Fitter report for DUNE_DAT_FPGA
Tue Jan 10 18:23:48 2023
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. I/O Assignment Warnings
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 10 18:23:48 2023           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; DUNE_DAT_FPGA                                   ;
; Top-level Entity Name              ; DUNE_DAT_FPGA                                   ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX50DF27C7                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 8,579 / 49,888 ( 17 % )                         ;
;     Total combinational functions  ; 5,463 / 49,888 ( 11 % )                         ;
;     Dedicated logic registers      ; 6,386 / 49,888 ( 13 % )                         ;
; Total registers                    ; 6386                                            ;
; Total pins                         ; 232 / 343 ( 68 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,409,280 / 2,562,048 ( 55 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 280 ( 0 % )                                 ;
; Total GXB Receiver Channel PCS     ; 0 / 8 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA     ; 0 / 8 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS  ; 0 / 8 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA  ; 0 / 8 ( 0 % )                                   ;
; Total PLLs                         ; 2 / 8 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CGX50DF27C7                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Active Serial clock source                                                 ; FREQ_20MHz                            ; FREQ_40MHz                            ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.27        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   2.0%      ;
;     Processor 4            ;   1.9%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.9%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.8%      ;
;     Processors 9-16        ;   1.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                       ;
+------------------+----------------+--------------+---------------------+-----------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value   ; Ignored Source ;
+------------------+----------------+--------------+---------------------+-----------------+----------------+
; Location         ;                ;              ; CLK_100MHz_OSC_P    ; PIN_T10         ; QSF Assignment ;
; Location         ;                ;              ; CLK_100MHz_OSC_P(n) ; PIN_U10         ; QSF Assignment ;
; Location         ;                ;              ; CLK_125MHz_OSC_P    ; PIN_L9          ; QSF Assignment ;
; Location         ;                ;              ; CLK_125MHz_OSC_P(n) ; PIN_K9          ; QSF Assignment ;
; Location         ;                ;              ; MISC_U1_IO[6]       ; PIN_A14         ; QSF Assignment ;
; Location         ;                ;              ; MISC_U1_IO[7]       ; PIN_N25         ; QSF Assignment ;
; Location         ;                ;              ; SBND_CLK_P          ; PIN_T9          ; QSF Assignment ;
; Location         ;                ;              ; SBND_CLK_P(n)       ; PIN_U9          ; QSF Assignment ;
; Current Strength ; DUNE_DAT_FPGA  ;              ; I2C_SDA_DIF_N       ; MAXIMUM CURRENT ; QSF Assignment ;
; Current Strength ; DUNE_DAT_FPGA  ;              ; I2C_SDA_DIF_P       ; MAXIMUM CURRENT ; QSF Assignment ;
; I/O Standard     ; DUNE_DAT_FPGA  ;              ; CLK_100MHz_OSC_P    ; LVDS            ; QSF Assignment ;
; I/O Standard     ; DUNE_DAT_FPGA  ;              ; CLK_125MHz_OSC_P    ; LVDS            ; QSF Assignment ;
; I/O Standard     ; DUNE_DAT_FPGA  ;              ; I2C_SDA_DIF_P       ; LVDS            ; QSF Assignment ;
; I/O Standard     ; DUNE_DAT_FPGA  ;              ; SBND_CLK_P          ; LVDS            ; QSF Assignment ;
+------------------+----------------+--------------+---------------------+-----------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12560 ) ; 0.00 % ( 0 / 12560 )       ; 0.00 % ( 0 / 12560 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12560 ) ; 0.00 % ( 0 / 12560 )       ; 0.00 % ( 0 / 12560 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_signaltap:dac_fe5          ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:dac_fe5          ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7023 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 309 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 3565 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:dac_fe5          ; 0.00 % ( 0 / 1646 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/output_files/DUNE_DAT_FPGA.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 8,579 / 49,888 ( 17 % )        ;
;     -- Combinational with no register       ; 2193                           ;
;     -- Register only                        ; 3116                           ;
;     -- Combinational with a register        ; 3270                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 3371                           ;
;     -- 3 input functions                    ; 967                            ;
;     -- <=2 input functions                  ; 1125                           ;
;     -- Register only                        ; 3116                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 4818                           ;
;     -- arithmetic mode                      ; 645                            ;
;                                             ;                                ;
; Total registers*                            ; 6,386 / 51,468 ( 12 % )        ;
;     -- Dedicated logic registers            ; 6,386 / 49,888 ( 13 % )        ;
;     -- I/O registers                        ; 0 / 1,580 ( 0 % )              ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 784 / 3,118 ( 25 % )           ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 232 / 343 ( 68 % )             ;
;     -- Clock pins                           ; 2 / 10 ( 20 % )                ;
;     -- Dedicated input pins                 ; 3 / 25 ( 12 % )                ;
;                                             ;                                ;
; M9Ks                                        ; 173 / 278 ( 62 % )             ;
; Total block memory bits                     ; 1,409,280 / 2,562,048 ( 55 % ) ;
; Total block memory implementation bits      ; 1,594,368 / 2,562,048 ( 62 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 280 ( 0 % )                ;
; PLLs                                        ; 2 / 8 ( 25 % )                 ;
; Global signals                              ; 9                              ;
;     -- Global clocks                        ; 9 / 30 ( 30 % )                ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; GXB Receiver channel PCSs                   ; 0 / 8 ( 0 % )                  ;
; GXB Receiver channel PMAs                   ; 0 / 8 ( 0 % )                  ;
; GXB Transmitter channel PCSs                ; 0 / 8 ( 0 % )                  ;
; GXB Transmitter channel PMAs                ; 0 / 8 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 5.1% / 4.5% / 6.0%             ;
; Peak interconnect usage (total/H/V)         ; 24.8% / 22.3% / 28.4%          ;
; Maximum fan-out                             ; 2270                           ;
; Highest non-global fan-out                  ; 540                            ;
; Total fan-out                               ; 47024                          ;
; Average fan-out                             ; 3.20                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                          ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; sld_signaltap:dac_fe5 ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Total logic elements                        ; 4574 / 49888 ( 9 % ) ; 199 / 49888 ( < 1 % ) ; 2619 / 49888 ( 5 % )           ; 1187 / 49888 ( 2 % )  ; 0 / 49888 ( 0 % )              ;
;     -- Combinational with no register       ; 1820                 ; 75                    ; 177                            ; 121                   ; 0                              ;
;     -- Register only                        ; 764                  ; 14                    ; 1666                           ; 672                   ; 0                              ;
;     -- Combinational with a register        ; 1990                 ; 110                   ; 776                            ; 394                   ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;                       ;                                ;
;     -- 4 input functions                    ; 2516                 ; 70                    ; 519                            ; 266                   ; 0                              ;
;     -- 3 input functions                    ; 452                  ; 75                    ; 291                            ; 149                   ; 0                              ;
;     -- <=2 input functions                  ; 842                  ; 40                    ; 143                            ; 100                   ; 0                              ;
;     -- Register only                        ; 764                  ; 14                    ; 1666                           ; 672                   ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;                       ;                                ;
;     -- normal mode                          ; 3335                 ; 177                   ; 859                            ; 447                   ; 0                              ;
;     -- arithmetic mode                      ; 475                  ; 8                     ; 94                             ; 68                    ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Total registers                             ; 2754                 ; 124                   ; 2442                           ; 1066                  ; 0                              ;
;     -- Dedicated logic registers            ; 2754 / 49888 ( 6 % ) ; 124 / 49888 ( < 1 % ) ; 2442 / 49888 ( 5 % )           ; 1066 / 49888 ( 2 % )  ; 0 / 49888 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Total LABs:  partially or completely used   ; 353 / 3118 ( 11 % )  ; 17 / 3118 ( < 1 % )   ; 334 / 3118 ( 11 % )            ; 111 / 3118 ( 4 % )    ; 0 / 3118 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ; 0                     ; 0                              ;
; I/O pins                                    ; 232                  ; 0                     ; 0                              ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 280 ( 0 % )      ; 0 / 280 ( 0 % )       ; 0 / 280 ( 0 % )                ; 0 / 280 ( 0 % )       ; 0 / 280 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                     ; 1400832                        ; 8448                  ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                     ; 1575936                        ; 18432                 ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 8 ( 0 % )        ; 0 / 8 ( 0 % )         ; 0 / 8 ( 0 % )                  ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                 ;
; M9K                                         ; 0 / 278 ( 0 % )      ; 0 / 278 ( 0 % )       ; 171 / 278 ( 61 % )             ; 2 / 278 ( < 1 % )     ; 0 / 278 ( 0 % )                ;
; Clock control block                         ; 2 / 38 ( 5 % )       ; 0 / 38 ( 0 % )        ; 1 / 38 ( 2 % )                 ; 1 / 38 ( 2 % )        ; 5 / 38 ( 13 % )                ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;                       ;                                ;
;     -- Input Connections                    ; 2244                 ; 181                   ; 3476                           ; 1374                  ; 2                              ;
;     -- Registered Input Connections         ; 2226                 ; 134                   ; 2635                           ; 1138                  ; 0                              ;
;     -- Output Connections                   ; 2168                 ; 467                   ; 35                             ; 35                    ; 4572                           ;
;     -- Registered Output Connections        ; 314                  ; 467                   ; 0                              ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;                       ;                                ;
;     -- Total Connections                    ; 26427                ; 1493                  ; 16578                          ; 5311                  ; 4586                           ;
;     -- Registered Connections               ; 12339                ; 1134                  ; 11208                          ; 2884                  ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;                       ;                                ;
;     -- Top                                  ; 20                   ; 156                   ; 1427                           ; 574                   ; 2235                           ;
;     -- sld_hub:auto_hub                     ; 156                  ; 40                    ; 315                            ; 137                   ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1427                 ; 315                   ; 64                             ; 0                     ; 1705                           ;
;     -- sld_signaltap:dac_fe5                ; 574                  ; 137                   ; 0                              ; 64                    ; 634                            ;
;     -- hard_block:auto_generated_inst       ; 2235                 ; 0                     ; 1705                           ; 634                   ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;                       ;                                ;
;     -- Input Ports                          ; 46                   ; 78                    ; 582                            ; 267                   ; 2                              ;
;     -- Output Ports                         ; 381                  ; 95                    ; 357                            ; 147                   ; 5                              ;
;     -- Bidir Ports                          ; 10                   ; 0                     ; 0                              ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 163                            ; 55                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 57                    ; 343                            ; 133                   ; 0                              ;
;                                             ;                      ;                       ;                                ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                     ; 47                             ; 24                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 28                    ; 2                              ; 2                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 17                             ; 20                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 1                              ; 1                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 46                    ; 175                            ; 70                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 51                    ; 189                            ; 84                    ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 30                    ; 345                            ; 135                   ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                               ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_MonADC_SDO[0]         ; AF18  ; 4        ; 49           ; 0            ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[1]         ; AD18  ; 4        ; 52           ; 0            ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[2]         ; AF6   ; 3        ; 19           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[3]         ; B13   ; 8        ; 33           ; 67           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[4]         ; C4    ; 8        ; 17           ; 67           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[5]         ; G25   ; 6        ; 81           ; 61           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[6]         ; L25   ; 6        ; 81           ; 47           ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_MonADC_SDO[7]         ; E7    ; 8        ; 8            ; 67           ; 14           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[0]             ; B17   ; 7        ; 44           ; 67           ; 7            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[1]             ; A21   ; 7        ; 54           ; 67           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[2]             ; D19   ; 7        ; 56           ; 67           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[3]             ; C18   ; 7        ; 52           ; 67           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[4]             ; B15   ; 7        ; 42           ; 67           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[5]             ; C22   ; 7        ; 65           ; 67           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[6]             ; E16   ; 7        ; 49           ; 67           ; 7            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ADC_RO_OUT[7]             ; A16   ; 7        ; 47           ; 67           ; 0            ; 66                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD1_CONTROL[0]            ; A23   ; 7        ; 65           ; 67           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD1_CONTROL[1]            ; D20   ; 7        ; 61           ; 67           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD1_CONTROL[2]            ; B23   ; 7        ; 63           ; 67           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD1_CONTROL[3]            ; A18   ; 7        ; 52           ; 67           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD1_CONTROL[4]            ; E17   ; 7        ; 54           ; 67           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD1_I2C_LVDS_SDA_C2W_P    ; T21   ; 5        ; 81           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; CD1_I2C_LVDS_SDA_C2W_P(n) ; U22   ; 5        ; 81           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
; CD1_MonADC_SDO            ; AD9   ; 3        ; 15           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD2_CONTROL[0]            ; C21   ; 7        ; 58           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD2_CONTROL[1]            ; C20   ; 7        ; 58           ; 67           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD2_CONTROL[2]            ; B19   ; 7        ; 54           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD2_CONTROL[3]            ; A24   ; 7        ; 63           ; 67           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD2_CONTROL[4]            ; A22   ; 7        ; 56           ; 67           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CD2_I2C_LVDS_SDA_C2W_P    ; Y24   ; 5        ; 81           ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; CD2_I2C_LVDS_SDA_C2W_P(n) ; Y25   ; 5        ; 81           ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
; CD2_MonADC_SDO            ; G22   ; 6        ; 81           ; 65           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CLK_64MHZ_SYS_P           ; R26   ; 5        ; 81           ; 34           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; CLK_64MHZ_SYS_P(n)        ; P26   ; 5        ; 81           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
; CLK_DAQ_P                 ; L15   ; 8A       ; 38           ; 67           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; CLK_DAQ_P(n)              ; L14   ; 8A       ; 38           ; 67           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; FASTCOMMAND_IN_P          ; R25   ; 5        ; 81           ; 23           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; FASTCOMMAND_IN_P(n)       ; T26   ; 5        ; 81           ; 21           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
; FE_MonADC_SDO[0]          ; AF17  ; 4        ; 49           ; 0            ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[1]          ; AC17  ; 4        ; 44           ; 0            ; 0            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[2]          ; AD24  ; 4        ; 68           ; 0            ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[3]          ; A13   ; 8        ; 33           ; 67           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[4]          ; C3    ; 8        ; 15           ; 67           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[5]          ; H26   ; 6        ; 81           ; 53           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[6]          ; L26   ; 6        ; 81           ; 47           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; FE_MonADC_SDO[7]          ; D7    ; 8        ; 8            ; 67           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; I2C_LVDS_SCL_P            ; T24   ; 5        ; 81           ; 20           ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; I2C_LVDS_SCL_P(n)         ; T25   ; 5        ; 81           ; 19           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
; I2C_LVDS_SDA_W2C_P        ; R22   ; 5        ; 81           ; 25           ; 21           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; User                 ; no        ;
; I2C_LVDS_SDA_W2C_P(n)     ; R23   ; 5        ; 81           ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVDS         ; Off         ; --                        ; Fitter               ; no        ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC1_CHIP_ACTIVE          ; D18   ; 7        ; 52           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC1_POR_NAND             ; AF19  ; 4        ; 54           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC2_CHIP_ACTIVE          ; A25   ; 7        ; 61           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC2_POR_NAND             ; AD23  ; 4        ; 68           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC3_CHIP_ACTIVE          ; D22   ; 7        ; 65           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC3_POR_NAND             ; AE7   ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC4_CHIP_ACTIVE          ; E20   ; 7        ; 63           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC4_POR_NAND             ; C13   ; 8        ; 33           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC5_CHIP_ACTIVE          ; C16   ; 7        ; 44           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC5_POR_NAND             ; B4    ; 8        ; 22           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC6_CHIP_ACTIVE          ; C17   ; 7        ; 49           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC6_POR_NAND             ; G26   ; 6        ; 81           ; 56           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC7_CHIP_ACTIVE          ; A17   ; 7        ; 47           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC7_POR_NAND             ; M26   ; 6        ; 81           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC8_CHIP_ACTIVE          ; D17   ; 7        ; 49           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC8_POR_NAND             ; L22   ; 6        ; 81           ; 46           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_MonADC_CS             ; AC11  ; 3        ; 19           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_MonADC_SCK            ; AA26  ; 5        ; 81           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_N_TST_AMON_INH        ; AC5   ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_N_TST_CSA             ; AD11  ; 3        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_N_TST_CSB             ; AC4   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_N_TST_CSC             ; AB12  ; 3        ; 22           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_P_TST_AMON_INH        ; AE13  ; 3        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_P_TST_CSA             ; B2    ; 8        ; 15           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_P_TST_CSB             ; A2    ; 8        ; 19           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_P_TST_CSC             ; AB11  ; 3        ; 19           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_CSA              ; AC26  ; 5        ; 81           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_CSB              ; AE5   ; 3        ; 17           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_CSC              ; A5    ; 8        ; 26           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[0]           ; AE21  ; 4        ; 56           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[1]           ; AF23  ; 4        ; 58           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[2]           ; AD21  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[3]           ; AD13  ; 3        ; 31           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[4]           ; D2    ; 8        ; 10           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[5]           ; B7    ; 8        ; 24           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[6]           ; H24   ; 6        ; 81           ; 61           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_INH[7]           ; C8    ; 8        ; 10           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TEST_IN_SEL           ; C1    ; 8        ; 8            ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[0]            ; A12   ; 8        ; 33           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[1]            ; A11   ; 8        ; 31           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[2]            ; B11   ; 8        ; 31           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[3]            ; C11   ; 8        ; 26           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[4]            ; H23   ; 6        ; 81           ; 61           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[5]            ; H22   ; 6        ; 81           ; 62           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[6]            ; K24   ; 6        ; 81           ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_TST_SEL[7]            ; J23   ; 6        ; 81           ; 56           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_ADC_I2C_ADD2          ; B21   ; 7        ; 56           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_ADC_I2C_ADD3          ; C23   ; 7        ; 68           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_AMON_CSA              ; AE11  ; 3        ; 29           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_AMON_CSB              ; AF8   ; 3        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_AMON_CSC              ; AE9   ; 3        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_AMON_INH              ; AE10  ; 3        ; 33           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_CHIP_ID               ; D15   ; 7        ; 42           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_CLK_64MHZ_SYS_P       ; P19   ; 5        ; 81           ; 25           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD1_CLK_64MHZ_SYS_P(n)    ; P20   ; 5        ; 81           ; 25           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD1_CMOS_MODE             ; A15   ; 7        ; 44           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_FASTCOMMAND_IN_P      ; R19   ; 5        ; 81           ; 21           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD1_FASTCOMMAND_IN_P(n)   ; R20   ; 5        ; 81           ; 20           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD1_FPGA_CD_INA_SCL       ; C10   ; 8        ; 19           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_I2C_LVDS_SCL_P        ; T22   ; 5        ; 81           ; 17           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD1_I2C_LVDS_SCL_P(n)     ; T23   ; 5        ; 81           ; 16           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD1_I2C_LVDS_SDA_W2C_P    ; V22   ; 5        ; 81           ; 7            ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD1_I2C_LVDS_SDA_W2C_P(n) ; U23   ; 5        ; 81           ; 6            ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD1_MonADC_CS             ; AD10  ; 3        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_MonADC_SCK            ; AC10  ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD1_PAD_RESET             ; C14   ; 7        ; 42           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_ADC_I2C_ADD2          ; A19   ; 7        ; 52           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_ADC_I2C_ADD3          ; B22   ; 7        ; 58           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_AMON_CSA              ; E25   ; 6        ; 81           ; 59           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_AMON_CSB              ; E24   ; 6        ; 81           ; 63           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_AMON_CSC              ; E26   ; 6        ; 81           ; 58           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_AMON_INH              ; F24   ; 6        ; 81           ; 63           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_CHIP_ID               ; C15   ; 7        ; 40           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_CLK_64MHZ_SYS_P       ; V21   ; 5        ; 81           ; 6            ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD2_CLK_64MHZ_SYS_P(n)    ; W22   ; 5        ; 81           ; 6            ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD2_CMOS_MODE             ; D16   ; 7        ; 44           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_FASTCOMMAND_IN_P      ; V23   ; 5        ; 81           ; 7            ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD2_FASTCOMMAND_IN_P(n)   ; V24   ; 5        ; 81           ; 7            ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD2_FPGA_CD_INA_SCL       ; L24   ; 6        ; 81           ; 49           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_I2C_LVDS_SCL_P        ; W24   ; 5        ; 81           ; 14           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD2_I2C_LVDS_SCL_P(n)     ; W25   ; 5        ; 81           ; 14           ; 14           ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD2_I2C_LVDS_SDA_W2C_P    ; U19   ; 5        ; 81           ; 12           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; CD2_I2C_LVDS_SDA_W2C_P(n) ; T19   ; 5        ; 81           ; 12           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; CD2_MonADC_CS             ; F23   ; 6        ; 81           ; 62           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_MonADC_SCK            ; F21   ; 6        ; 81           ; 65           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CD2_PAD_RESET             ; E15   ; 7        ; 42           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ADC_N_DIN             ; AF3   ; 3        ; 8            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ADC_N_SCK             ; AF2   ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ADC_N_SYNC            ; AE6   ; 3        ; 17           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ADC_P_DIN             ; AD7   ; 3        ; 10           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ADC_P_SCK             ; AE2   ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_ADC_P_SYNC            ; AE1   ; 3        ; 8            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_TP_DIN                ; D1    ; 8        ; 6            ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_TP_SCK                ; E1    ; 8        ; 6            ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_TP_SYNC               ; E2    ; 8        ; 6            ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EXT_PULSE_CNTL            ; AD8   ; 3        ; 10           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[0]             ; AE18  ; 4        ; 49           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[1]             ; AF21  ; 4        ; 56           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[2]             ; AD16  ; 4        ; 44           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[3]             ; AD17  ; 4        ; 47           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[4]             ; C26   ; 6        ; 81           ; 64           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[5]             ; C5    ; 8        ; 17           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[6]             ; J26   ; 6        ; 81           ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_CALI_CS[7]             ; M24   ; 6        ; 81           ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[0]          ; AF20  ; 4        ; 54           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[1]          ; AC12  ; 3        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[2]          ; AE17  ; 4        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[3]          ; C12   ; 8        ; 26           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[4]          ; A4    ; 8        ; 22           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[5]          ; F26   ; 6        ; 81           ; 55           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[6]          ; M25   ; 6        ; 81           ; 46           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_DIN[7]          ; K22   ; 6        ; 81           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_SCK             ; A10   ; 8        ; 31           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_DAC_TP_SYNC            ; A9    ; 8        ; 29           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[0]             ; AF16  ; 4        ; 42           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[1]             ; AF25  ; 4        ; 61           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[2]             ; AF15  ; 4        ; 42           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[3]             ; AD25  ; 5        ; 81           ; 5            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[4]             ; D3    ; 8        ; 13           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[5]             ; B5    ; 8        ; 24           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[6]             ; K26   ; 6        ; 81           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INA_SCL[7]             ; D9    ; 8        ; 17           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[0]          ; AE19  ; 4        ; 54           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[1]          ; AF22  ; 4        ; 58           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[2]          ; AE25  ; 5        ; 81           ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[3]          ; AC18  ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[4]          ; B25   ; 6        ; 81           ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[5]          ; C6    ; 8        ; 10           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[6]          ; H25   ; 6        ; 81           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_INS_PLS_CS[7]          ; B9    ; 8        ; 19           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[0]          ; AF9   ; 3        ; 31           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[10]         ; D25   ; 6        ; 81           ; 59           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[11]         ; D24   ; 6        ; 81           ; 65           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[12]         ; C24   ; 6        ; 81           ; 65           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[13]         ; C25   ; 6        ; 81           ; 64           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[14]         ; A3    ; 8        ; 19           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[15]         ; B1    ; 8        ; 15           ; 67           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[1]          ; AF10  ; 3        ; 33           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[2]          ; AF11  ; 3        ; 33           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[3]          ; AF12  ; 3        ; 33           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[4]          ; AD19  ; 4        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[5]          ; AB26  ; 5        ; 81           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[6]          ; AF4   ; 3        ; 17           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[7]          ; AF5   ; 3        ; 17           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[8]          ; AF7   ; 3        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_IN_TST_SEL[9]          ; D26   ; 6        ; 81           ; 59           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_MonADC_CS              ; N24   ; 6        ; 81           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_MonADC_SCK             ; K23   ; 6        ; 81           ; 58           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_CSA               ; P24   ; 5        ; 81           ; 26           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_CSB               ; P23   ; 5        ; 81           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_CSC               ; N23   ; 6        ; 81           ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH               ; K21   ; 6        ; 81           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[0]        ; AD20  ; 4        ; 56           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[1]        ; AE23  ; 4        ; 58           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[2]        ; AE26  ; 5        ; 81           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[3]        ; AD26  ; 5        ; 81           ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[4]        ; B26   ; 6        ; 81           ; 64           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[5]        ; C7    ; 8        ; 10           ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[6]        ; J25   ; 6        ; 81           ; 52           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FE_TEST_INH_ARR[7]        ; C9    ; 8        ; 8            ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_CD1_ADD_GND           ; C19   ; 7        ; 54           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_CD1_ADD_VDD           ; D21   ; 7        ; 58           ; 67           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_CD2_ADD_GND           ; E22   ; 7        ; 70           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_CD2_ADD_VDD           ; A20   ; 7        ; 56           ; 67           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; I2C_LVDS_SDA_C2W_P        ; U25   ; 5        ; 81           ; 19           ; 7            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; User                 ; -                    ; -                   ;
; I2C_LVDS_SDA_C2W_P(n)     ; U26   ; 5        ; 81           ; 17           ; 0            ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off                               ; --                        ; 1                          ; 1                           ; Fitter               ; -                    ; -                   ;
; MISC_U1_IO[0]             ; AD3   ; 3        ; 6            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISC_U1_IO[1]             ; AE3   ; 3        ; 6            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISC_U1_IO[2]             ; AC24  ; 5        ; 81           ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISC_U1_IO[3]             ; AC23  ; 5        ; 81           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISC_U1_IO[4]             ; AB24  ; 5        ; 81           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; MISC_U1_IO[5]             ; AB23  ; 5        ; 81           ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                             ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------+
; CD1_FPGA_CD_INA_SDA ; B10   ; 8        ; 29           ; 67           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:CD1_INA226_master|SDA_OUT~en (inverted)              ;
; CD2_FPGA_CD_INA_SDA ; L23   ; 6        ; 81           ; 49           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:CD2_INA226_master|SDA_OUT~en (inverted)              ;
; FE_INA_SDA[0]       ; AE22  ; 4        ; 56           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:0:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[1]       ; AF24  ; 4        ; 58           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:1:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[2]       ; AD22  ; 4        ; 65           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:2:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[3]       ; AD12  ; 3        ; 29           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:3:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[4]       ; C2    ; 8        ; 13           ; 67           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:4:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[5]       ; B6    ; 8        ; 24           ; 67           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:5:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[6]       ; G24   ; 6        ; 81           ; 62           ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:6:FE_INA226_master|SDA_OUT~en (inverted) ;
; FE_INA_SDA[7]       ; D10   ; 8        ; 17           ; 67           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; I2c_master:\gen_FE_INA:7:FE_INA226_master|SDA_OUT~en (inverted) ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                  ;
+----------+-----------------------+--------------------------+------------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name       ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------------+---------------------------+
; W7       ; MSEL3                 ; -                        ; -                      ; Dedicated Programming Pin ;
; Y6       ; MSEL2                 ; -                        ; -                      ; Dedicated Programming Pin ;
; Y7       ; MSEL1                 ; -                        ; -                      ; Dedicated Programming Pin ;
; AA6      ; MSEL0                 ; -                        ; -                      ; Dedicated Programming Pin ;
; AB6      ; CONF_DONE             ; -                        ; -                      ; Dedicated Programming Pin ;
; AA5      ; nSTATUS               ; -                        ; -                      ; Dedicated Programming Pin ;
; AE1      ; DIFFIO_B1p, DATA5     ; Use as regular IO        ; DAC_ADC_P_SYNC         ; Dual Purpose Pin          ;
; AE2      ; DIFFIO_B1n, DATA6     ; Use as regular IO        ; DAC_ADC_P_SCK          ; Dual Purpose Pin          ;
; AF2      ; DIFFIO_B2p, DATA7     ; Use as regular IO        ; DAC_ADC_N_SCK          ; Dual Purpose Pin          ;
; AC7      ; DIFFIO_B3n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~          ; Dual Purpose Pin          ;
; W22      ; DIFFIO_R44n, DEV_OE   ; Use as regular IO        ; CD2_CLK_64MHZ_SYS_P(n) ; Dual Purpose Pin          ;
; V21      ; DIFFIO_R44p, DEV_CLRn ; Use as regular IO        ; CD2_CLK_64MHZ_SYS_P    ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T2n, DATA4     ; Use as regular IO        ; FE_INS_PLS_CS[5]       ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T2p, DATA3     ; Use as regular IO        ; FE_TEST_INH_ARR[5]     ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T1n, DATA2     ; Use as regular IO        ; ADC_TEST_INH[7]        ; Dual Purpose Pin          ;
; D6       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~         ; Dual Purpose Pin          ;
; E6       ; DATA1, ASDO           ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~    ; Dual Purpose Pin          ;
; D5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~          ; Dual Purpose Pin          ;
; F6       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~          ; Dual Purpose Pin          ;
; E5       ; nCONFIG               ; -                        ; -                      ; Dedicated Programming Pin ;
; H7       ; nCE                   ; -                        ; -                      ; Dedicated Programming Pin ;
; G6       ; TDI                   ; -                        ; altera_reserved_tdi    ; JTAG Pin                  ;
; G8       ; TCK                   ; -                        ; altera_reserved_tck    ; JTAG Pin                  ;
; F5       ; TMS                   ; -                        ; altera_reserved_tms    ; JTAG Pin                  ;
; H8       ; TDO                   ; -                        ; altera_reserved_tdo    ; JTAG Pin                  ;
+----------+-----------------------+--------------------------+------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL1      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 37 / 46 ( 80 % ) ; 2.5V          ; --           ; --               ;
; 3B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 3A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 4        ; 28 / 45 ( 62 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 43 / 55 ( 78 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 42 / 55 ( 76 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 40 / 46 ( 87 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 2 / 2 ( 100 % )  ; --            ; --           ; 2.5V             ;
; 8        ; 41 / 48 ( 85 % ) ; 2.5V          ; --           ; --               ;
; 8B       ; 0 / 4 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                    ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                        ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ; 317        ; 8        ; ADC_P_TST_CSB                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 318        ; 8        ; FE_IN_TST_SEL[14]                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 313        ; 8        ; FE_DAC_TP_DIN[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 308        ; 8        ; ADC_TEST_CSC                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 304        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 305        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 302        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 303        ; 8        ; FE_DAC_TP_SYNC                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 300        ; 8        ; FE_DAC_TP_SCK                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 297        ; 8        ; ADC_TST_SEL[1]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 293        ; 8        ; ADC_TST_SEL[0]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 294        ; 8        ; FE_MonADC_SDO[3]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 289        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 283        ; 7        ; CD1_CMOS_MODE                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 278        ; 7        ; ADC_RO_OUT[7]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 279        ; 7        ; ADC7_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 272        ; 7        ; CD1_CONTROL[3]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 273        ; 7        ; CD2_ADC_I2C_ADD2                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 265        ; 7        ; I2C_CD2_ADD_VDD                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 266        ; 7        ; ADC_RO_OUT[1]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A22      ; 263        ; 7        ; CD2_CONTROL[4]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A23      ; 252        ; 7        ; CD1_CONTROL[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A24      ; 255        ; 7        ; CD2_CONTROL[3]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A25      ; 256        ; 7        ; ADC2_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA1      ; 31         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA2      ; 30         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA4      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA5      ; 37         ; 3        ; ^nSTATUS                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA6      ; 35         ; 3        ; ^MSEL0                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA7      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA8      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA9      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA11     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA14     ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA15     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA16     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA17     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA18     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 131        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 134        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA23     ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA25     ; 157        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 163        ; 5        ; ADC_MonADC_SCK                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB3      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB4      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB5      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 36         ; 3        ; ^CONF_DONE                                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB9      ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB10     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB11     ; 66         ; 3        ; ADC_P_TST_CSC                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 70         ; 3        ; ADC_N_TST_CSC                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB14     ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB15     ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB16     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB18     ; 109        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AB21     ; 132        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB23     ; 140        ; 5        ; MISC_U1_IO[5]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 139        ; 5        ; MISC_U1_IO[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB26     ; 156        ; 5        ; FE_IN_TST_SEL[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; RREF                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC3      ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AC4      ; 44         ; 3        ; ADC_N_TST_CSB                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC5      ; 43         ; 3        ; ADC_N_TST_AMON_INH                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC7      ; 54         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC9      ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC10     ; 73         ; 3        ; CD1_MonADC_SCK                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 67         ; 3        ; ADC_MonADC_CS                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 71         ; 3        ; FE_DAC_TP_DIN[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC14     ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC16     ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC17     ; 101        ; 4        ; FE_MonADC_SDO[1]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 107        ; 4        ; FE_INS_PLS_CS[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 110        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ; 124        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC21     ; 127        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 125        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ; 143        ; 5        ; MISC_U1_IO[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ; 142        ; 5        ; MISC_U1_IO[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 155        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 154        ; 5        ; ADC_TEST_CSA                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD2      ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AD3      ; 46         ; 3        ; MISC_U1_IO[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD4      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD7      ; 55         ; 3        ; DAC_ADC_P_DIN                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 56         ; 3        ; EXT_PULSE_CNTL                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ; 61         ; 3        ; CD1_MonADC_SDO                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD10     ; 74         ; 3        ; CD1_MonADC_CS                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 72         ; 3        ; ADC_N_TST_CSA                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 77         ; 3        ; FE_INA_SDA[3]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 82         ; 3        ; ADC_TEST_INH[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AD16     ; 100        ; 4        ; FE_CALI_CS[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 102        ; 4        ; FE_CALI_CS[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 108        ; 4        ; ADC_MonADC_SDO[1]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 111        ; 4        ; FE_IN_TST_SEL[4]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ; 116        ; 4        ; FE_TEST_INH_ARR[0]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD21     ; 128        ; 4        ; ADC_TEST_INH[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 126        ; 4        ; FE_INA_SDA[2]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 129        ; 4        ; ADC2_POR_NAND                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 130        ; 4        ; FE_MonADC_SDO[2]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 147        ; 5        ; FE_INA_SCL[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ; 146        ; 5        ; FE_TEST_INH_ARR[3]                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE1      ; 49         ; 3        ; DAC_ADC_P_SYNC                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE2      ; 50         ; 3        ; DAC_ADC_P_SCK                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE3      ; 47         ; 3        ; MISC_U1_IO[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE4      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE5      ; 62         ; 3        ; ADC_TEST_CSB                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 63         ; 3        ; DAC_ADC_N_SYNC                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 68         ; 3        ; ADC3_POR_NAND                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE9      ; 79         ; 3        ; CD1_AMON_CSC                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 84         ; 3        ; CD1_AMON_INH                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 78         ; 3        ; CD1_AMON_CSA                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE13     ; 83         ; 3        ; ADC_P_TST_AMON_INH                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE17     ; 103        ; 4        ; FE_DAC_TP_DIN[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 105        ; 4        ; FE_CALI_CS[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 112        ; 4        ; FE_INS_PLS_CS[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE21     ; 117        ; 4        ; ADC_TEST_INH[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 118        ; 4        ; FE_INA_SDA[0]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 120        ; 4        ; FE_TEST_INH_ARR[1]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE25     ; 145        ; 5        ; FE_INS_PLS_CS[2]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE26     ; 144        ; 5        ; FE_TEST_INH_ARR[2]                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF2      ; 51         ; 3        ; DAC_ADC_N_SCK                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF3      ; 52         ; 3        ; DAC_ADC_N_DIN                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 64         ; 3        ; FE_IN_TST_SEL[6]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 65         ; 3        ; FE_IN_TST_SEL[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 69         ; 3        ; ADC_MonADC_SDO[2]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 75         ; 3        ; FE_IN_TST_SEL[8]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 76         ; 3        ; CD1_AMON_CSB                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 80         ; 3        ; FE_IN_TST_SEL[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 85         ; 3        ; FE_IN_TST_SEL[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ; 86         ; 3        ; FE_IN_TST_SEL[2]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF12     ; 87         ; 3        ; FE_IN_TST_SEL[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF13     ; 90         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF14     ; 91         ; 4        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ; 96         ; 4        ; FE_INA_SCL[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 97         ; 4        ; FE_INA_SCL[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 104        ; 4        ; FE_MonADC_SDO[0]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 106        ; 4        ; ADC_MonADC_SDO[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 113        ; 4        ; ADC1_POR_NAND                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 114        ; 4        ; FE_DAC_TP_DIN[0]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 115        ; 4        ; FE_CALI_CS[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 119        ; 4        ; FE_INS_PLS_CS[1]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 121        ; 4        ; ADC_TEST_INH[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 122        ; 4        ; FE_INA_SDA[1]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 123        ; 4        ; FE_INA_SCL[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 324        ; 8        ; FE_IN_TST_SEL[15]                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B2       ; 325        ; 8        ; ADC_P_TST_CSA                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 314        ; 8        ; ADC5_POR_NAND                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 309        ; 8        ; FE_INA_SCL[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 311        ; 8        ; FE_INA_SDA[5]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 312        ; 8        ; ADC_TEST_INH[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 315        ; 8        ; FE_INS_PLS_CS[7]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 301        ; 8        ; CD1_FPGA_CD_INA_SDA                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 298        ; 8        ; ADC_TST_SEL[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 295        ; 8        ; ADC_MonADC_SDO[3]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 290        ; 7        ; GND+                                                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 284        ; 7        ; ADC_RO_OUT[4]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 281        ; 7        ; ADC_RO_OUT[0]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 268        ; 7        ; CD2_CONTROL[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 264        ; 7        ; CD1_ADC_I2C_ADD2                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B22      ; 259        ; 7        ; CD2_ADC_I2C_ADD3                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B23      ; 253        ; 7        ; CD1_CONTROL[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B24      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 240        ; 6        ; FE_INS_PLS_CS[4]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ; 239        ; 6        ; FE_TEST_INH_ARR[4]                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 336        ; 8        ; ADC_TEST_IN_SEL                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C2       ; 328        ; 8        ; FE_INA_SDA[4]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C3       ; 326        ; 8        ; FE_MonADC_SDO[4]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 319        ; 8        ; ADC_MonADC_SDO[4]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 320        ; 8        ; FE_CALI_CS[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 330        ; 8        ; FE_INS_PLS_CS[5]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 331        ; 8        ; FE_TEST_INH_ARR[5]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 332        ; 8        ; ADC_TEST_INH[7]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 333        ; 8        ; FE_TEST_INH_ARR[7]                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 316        ; 8        ; CD1_FPGA_CD_INA_SCL                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 306        ; 8        ; ADC_TST_SEL[3]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 307        ; 8        ; FE_DAC_TP_DIN[3]                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 296        ; 8        ; ADC4_POR_NAND                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 287        ; 7        ; CD1_PAD_RESET                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 288        ; 7        ; CD2_CHIP_ID                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 282        ; 7        ; ADC5_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 277        ; 7        ; ADC6_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 270        ; 7        ; ADC_RO_OUT[3]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 269        ; 7        ; I2C_CD1_ADD_GND                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 261        ; 7        ; CD2_CONTROL[1]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C21      ; 260        ; 7        ; CD2_CONTROL[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C22      ; 250        ; 7        ; ADC_RO_OUT[5]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 249        ; 7        ; CD1_ADC_I2C_ADD3                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C24      ; 241        ; 6        ; FE_IN_TST_SEL[12]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 238        ; 6        ; FE_IN_TST_SEL[13]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ; 237        ; 6        ; FE_CALI_CS[4]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 337        ; 8        ; DAC_TP_DIN                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D2       ; 329        ; 8        ; ADC_TEST_INH[4]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D3       ; 327        ; 8        ; FE_INA_SCL[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 347        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 345        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D7       ; 334        ; 8        ; FE_MonADC_SDO[7]                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ; 321        ; 8        ; FE_INA_SCL[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 322        ; 8        ; FE_INA_SDA[7]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 310        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D13      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D15      ; 285        ; 7        ; CD1_CHIP_ID                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 280        ; 7        ; CD2_CMOS_MODE                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 274        ; 7        ; ADC8_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 271        ; 7        ; ADC1_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D19      ; 262        ; 7        ; ADC_RO_OUT[2]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 257        ; 7        ; CD1_CONTROL[1]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D21      ; 258        ; 7        ; I2C_CD1_ADD_VDD                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D22      ; 251        ; 7        ; ADC3_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 246        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 242        ; 6        ; FE_IN_TST_SEL[11]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D25      ; 227        ; 6        ; FE_IN_TST_SEL[10]                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 226        ; 6        ; FE_IN_TST_SEL[9]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 338        ; 8        ; DAC_TP_SCK                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E2       ; 339        ; 8        ; DAC_TP_SYNC                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 349        ; 9        ; ^nCONFIG                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 346        ; 9        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; E7       ; 335        ; 8        ; ADC_MonADC_SDO[7]                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E11      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 286        ; 7        ; CD2_PAD_RESET                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; ADC_RO_OUT[6]                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 267        ; 7        ; CD1_CONTROL[4]                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 254        ; 7        ; ADC4_CHIP_ACTIVE                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E21      ; 247        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 248        ; 7        ; I2C_CD2_ADD_GND                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ; 245        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E24      ; 234        ; 6        ; CD2_AMON_CSB                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E25      ; 225        ; 6        ; CD2_AMON_CSA                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 224        ; 6        ; CD2_AMON_CSC                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 1          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ; 0          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 353        ; 9        ; altera_reserved_tms                                   ; input  ; 2.5 V        ;         ; --         ; Y               ; no       ; Off          ;
; F6       ; 348        ; 9        ; ~ALTERA_DCLK~                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; F7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F14      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; NC                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F21      ; 244        ; 6        ; CD2_MonADC_SCK                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F23      ; 233        ; 6        ; CD2_MonADC_CS                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6        ; CD2_AMON_INH                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F26      ; 220        ; 6        ; FE_DAC_TP_DIN[5]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 3          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 2          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G6       ; 351        ; 9        ; altera_reserved_tdi                                   ; input  ; 2.5 V        ;         ; --         ; Y               ; no       ; Off          ;
; G7       ;            ; 9        ; VCCIO9                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G8       ; 352        ; 9        ; altera_reserved_tck                                   ; input  ; 2.5 V        ;         ; --         ; Y               ; no       ; Off          ;
; G9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 8        ; VCCIO8                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G16      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G18      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G19      ;            ; 7        ; VCCIO7                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G22      ; 243        ; 6        ; CD2_MonADC_SDO                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G23      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G24      ; 232        ; 6        ; FE_INA_SDA[6]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 228        ; 6        ; ADC_MonADC_SDO[5]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6        ; ADC6_POR_NAND                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 5          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 4          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H7       ; 350        ; 9        ; ^nCE                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ; 354        ; 9        ; altera_reserved_tdo                                   ; output ; 2.5 V        ;         ; --         ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H20      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H21      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H22      ; 231        ; 6        ; ADC_TST_SEL[5]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 230        ; 6        ; ADC_TST_SEL[4]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 229        ; 6        ; ADC_TEST_INH[6]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 216        ; 6        ; FE_INS_PLS_CS[6]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 215        ; 6        ; FE_MonADC_SDO[5]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 7          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 6          ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ; 8B       ; VCC_CLKIN8B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J21      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J23      ; 222        ; 6        ; ADC_TST_SEL[7]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 219        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J25      ; 213        ; 6        ; FE_TEST_INH_ARR[6]                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 210        ; 6        ; FE_CALI_CS[6]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ; 9          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 8          ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ; 343        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K10      ; 341        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 8A       ; VCC_CLKIN8A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 212        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 218        ; 6        ; FE_TEST_INH                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 217        ; 6        ; FE_DAC_TP_DIN[7]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 223        ; 6        ; FE_MonADC_SCK                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 214        ; 6        ; ADC_TST_SEL[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K26      ; 209        ; 6        ; FE_INA_SCL[6]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 11         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 10         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 344        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L10      ; 342        ; 8B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L14      ; 291        ; 8A       ; CLK_DAQ_P(n)                                          ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; L15      ; 292        ; 8A       ; CLK_DAQ_P                                             ; input  ; LVDS         ;         ; Column I/O ; Y               ; no       ; Off          ;
; L16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ; 199        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L21      ; 211        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 203        ; 6        ; ADC8_POR_NAND                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L23      ; 208        ; 6        ; CD2_FPGA_CD_INA_SDA                                   ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 207        ; 6        ; CD2_FPGA_CD_INA_SCL                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 206        ; 6        ; ADC_MonADC_SDO[6]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 205        ; 6        ; FE_MonADC_SDO[6]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ; 13         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 12         ; QL1      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M19      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M23      ; 196        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M24      ; 197        ; 6        ; FE_CALI_CS[7]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 202        ; 6        ; FE_DAC_TP_DIN[6]                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ; 201        ; 6        ; ADC7_POR_NAND                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 15         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ; 14         ; QL1      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ; 193        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 192        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ;            ; 6        ; VCCIO6                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N22      ; 195        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N23      ; 194        ; 6        ; FE_TEST_CSC                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 198        ; 6        ; FE_MonADC_CS                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 191        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 190        ; 6        ; GND+                                                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ; 17         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P19      ; 185        ; 5        ; CD1_CLK_64MHZ_SYS_P                                   ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 184        ; 5        ; CD1_CLK_64MHZ_SYS_P(n)                                ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 187        ; 5        ; FE_TEST_CSB                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 186        ; 5        ; FE_TEST_CSA                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P26      ; 188        ; 5        ; CLK_64MHZ_SYS_P(n)                                    ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 19         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 18         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R7       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R19      ; 178        ; 5        ; CD1_FASTCOMMAND_IN_P                                  ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 177        ; 5        ; CD1_FASTCOMMAND_IN_P(n)                               ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R22      ; 182        ; 5        ; I2C_LVDS_SDA_W2C_P                                    ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R23      ; 181        ; 5        ; I2C_LVDS_SDA_W2C_P(n)                                 ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R25      ; 180        ; 5        ; FASTCOMMAND_IN_P                                      ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ; 189        ; 5        ; CLK_64MHZ_SYS_P                                       ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 21         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ; 20         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T9       ; 38         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 40         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ; 88         ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T15      ; 89         ; 3A       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T19      ; 165        ; 5        ; CD2_I2C_LVDS_SDA_W2C_P(n)                             ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T20      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T21      ; 159        ; 5        ; CD1_I2C_LVDS_SDA_C2W_P                                ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 172        ; 5        ; CD1_I2C_LVDS_SCL_P                                    ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 171        ; 5        ; CD1_I2C_LVDS_SCL_P(n)                                 ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 176        ; 5        ; I2C_LVDS_SCL_P                                        ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 175        ; 5        ; I2C_LVDS_SCL_P(n)                                     ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ; 179        ; 5        ; FASTCOMMAND_IN_P(n)                                   ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 23         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ; 22         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U7       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 39         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 41         ; 3B       ; GXB_GND*                                              ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ; 3A       ; VCC_CLKIN3A                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U19      ; 166        ; 5        ; CD2_I2C_LVDS_SDA_W2C_P                                ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U21      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U22      ; 158        ; 5        ; CD1_I2C_LVDS_SDA_C2W_P(n)                             ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U23      ; 150        ; 5        ; CD1_I2C_LVDS_SDA_W2C_P(n)                             ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 164        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 174        ; 5        ; I2C_LVDS_SDA_C2W_P                                    ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 173        ; 5        ; I2C_LVDS_SDA_C2W_P(n)                                 ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ; 25         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 24         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCH_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V9       ;            ; 3B       ; VCC_CLKIN3B                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V20      ;            ; 5        ; VCCIO5                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V21      ; 149        ; 5        ; CD2_CLK_64MHZ_SYS_P                                   ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 151        ; 5        ; CD1_I2C_LVDS_SDA_W2C_P                                ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 153        ; 5        ; CD2_FASTCOMMAND_IN_P                                  ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 152        ; 5        ; CD2_FASTCOMMAND_IN_P(n)                               ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; V25      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V26      ; 169        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 27         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W2       ; 26         ; QL0      ; GXB_GND*                                              ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCA_GXB                                              ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W7       ; 32         ; 3        ; ^MSEL3                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ;            ; 3        ; VCCIO3                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W9       ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCCA                                                  ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W22      ; 148        ; 5        ; CD2_CLK_64MHZ_SYS_P(n)                                ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W23      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W24      ; 168        ; 5        ; CD2_I2C_LVDS_SCL_P                                    ; output ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 167        ; 5        ; CD2_I2C_LVDS_SCL_P(n)                                 ; output ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; W26      ; 170        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 29         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y4       ; 28         ; QL0      ; GXB_NC                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCL_GXB                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y6       ; 33         ; 3        ; ^MSEL2                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ; 34         ; 3        ; ^MSEL1                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y13      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y14      ;            ;          ; VCCINT                                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                   ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 4        ; VCCIO4                                                ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL                                              ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 133        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y22      ; 135        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 161        ; 5        ; CD2_I2C_LVDS_SDA_C2W_P                                ; input  ; LVDS         ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 160        ; 5        ; CD2_I2C_LVDS_SDA_C2W_P(n)                             ; input  ; LVDS         ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ; 162        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                       ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                          ;
+-------------------------------+---------------------------------------------------------------------------------+------------------------------------------------------------------------------------+
; Name                          ; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1 ; DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+------------------------------------------------------------------------------------+
; SDC pin name                  ; DAT_PLL_inst|altpll_component|auto_generated|pll1                               ; DAT_PLL2_inst|altpll_component|auto_generated|pll1                                 ;
; PLL type                      ; GPLL                                                                            ; GPLL                                                                               ;
; PLL mode                      ; Normal                                                                          ; Normal                                                                             ;
; Compensate clock              ; clock2                                                                          ; clock0                                                                             ;
; Compensated input/output pins ; --                                                                              ; --                                                                                 ;
; Switchover type               ; --                                                                              ; --                                                                                 ;
; Input frequency 0             ; 64.0 MHz                                                                        ; 62.5 MHz                                                                           ;
; Input frequency 1             ; --                                                                              ; --                                                                                 ;
; Nominal PFD frequency         ; 8.0 MHz                                                                         ; 62.5 MHz                                                                           ;
; Nominal VCO frequency         ; 1000.0 MHz                                                                      ; 625.0 MHz                                                                          ;
; VCO post scale K counter      ; --                                                                              ; 2                                                                                  ;
; VCO frequency control         ; Auto                                                                            ; Auto                                                                               ;
; VCO phase shift step          ; 125 ps                                                                          ; 200 ps                                                                             ;
; VCO multiply                  ; --                                                                              ; --                                                                                 ;
; VCO divide                    ; --                                                                              ; --                                                                                 ;
; DPA multiply                  ; --                                                                              ; --                                                                                 ;
; DPA divide                    ; --                                                                              ; --                                                                                 ;
; DPA divider counter value     ; --                                                                              ; --                                                                                 ;
; Freq min lock                 ; 43.2 MHz                                                                        ; 30.0 MHz                                                                           ;
; Freq max lock                 ; 83.23 MHz                                                                       ; 65.02 MHz                                                                          ;
; M VCO Tap                     ; 0                                                                               ; 0                                                                                  ;
; M Initial                     ; 1                                                                               ; 1                                                                                  ;
; M value                       ; 125                                                                             ; 10                                                                                 ;
; N value                       ; 8                                                                               ; 1                                                                                  ;
; Charge pump current           ; setting 1                                                                       ; setting 1                                                                          ;
; Loop filter resistance        ; setting 16                                                                      ; setting 27                                                                         ;
; Loop filter capacitance       ; setting 0                                                                       ; setting 0                                                                          ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                              ; 1.03 MHz to 1.97 MHz                                                               ;
; Bandwidth type                ; Medium                                                                          ; Medium                                                                             ;
; Real time reconfigurable      ; Off                                                                             ; Off                                                                                ;
; Scan chain MIF file           ; --                                                                              ; --                                                                                 ;
; Preserve PLL counter order    ; Off                                                                             ; Off                                                                                ;
; PLL location                  ; PLL_3                                                                           ; PLL_4                                                                              ;
; Inclk0 signal                 ; CLK_64MHZ_SYS_P                                                                 ; CLK_64MHZ_SYS_P                                                                    ;
; Inclk1 signal                 ; --                                                                              ; --                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ; Dedicated Pin                                                                      ;
; Inclk1 signal type            ; --                                                                              ; --                                                                                 ;
+-------------------------------+---------------------------------------------------------------------------------+------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; Name                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                              ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[1]    ; clock1       ; 25   ; 16  ; 100.0 MHz        ; 0 (0 ps)    ; 4.50 (125 ps)    ; 50/50      ; C2      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[1]  ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[2]    ; clock2       ; 125  ; 128 ; 62.5 MHz         ; 0 (0 ps)    ; 2.81 (125 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; --            ; 1       ; 0       ; DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[2]  ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[3]    ; clock3       ; 25   ; 32  ; 50.0 MHz         ; 0 (0 ps)    ; 2.25 (125 ps)    ; 50/50      ; C3      ; 20            ; 10/10 Even ; --            ; 1       ; 0       ; DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[3]  ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4]    ; clock4       ; 25   ; 64  ; 25.0 MHz         ; 0 (0 ps)    ; 1.13 (125 ps)    ; 50/50      ; C1      ; 40            ; 20/20 Even ; --            ; 1       ; 0       ; DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[4]  ;
; DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 5   ; 12.5 MHz         ; 0 (0 ps)    ; 0.90 (200 ps)    ; 50/50      ; C0      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; DAT_PLL2_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------------------------------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; CD1_FPGA_CD_INA_SCL ; Missing drive strength and slew rate ;
; CD2_FPGA_CD_INA_SCL ; Missing drive strength and slew rate ;
; FE_INA_SCL[0]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[1]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[2]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[3]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[4]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[5]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[6]       ; Missing drive strength and slew rate ;
; FE_INA_SCL[7]       ; Missing drive strength and slew rate ;
; CD1_CMOS_MODE       ; Missing drive strength and slew rate ;
; CD1_PAD_RESET       ; Missing drive strength and slew rate ;
; CD1_CHIP_ID         ; Missing drive strength and slew rate ;
; CD2_CMOS_MODE       ; Missing drive strength and slew rate ;
; CD2_PAD_RESET       ; Missing drive strength and slew rate ;
; CD2_CHIP_ID         ; Missing drive strength and slew rate ;
; CD1_AMON_CSA        ; Missing drive strength and slew rate ;
; CD1_AMON_CSB        ; Missing drive strength and slew rate ;
; CD1_AMON_CSC        ; Missing drive strength and slew rate ;
; CD1_AMON_INH        ; Missing drive strength and slew rate ;
; CD2_AMON_CSA        ; Missing drive strength and slew rate ;
; CD2_AMON_CSB        ; Missing drive strength and slew rate ;
; CD2_AMON_CSC        ; Missing drive strength and slew rate ;
; CD2_AMON_INH        ; Missing drive strength and slew rate ;
; CD1_MonADC_CS       ; Missing drive strength and slew rate ;
; CD1_MonADC_SCK      ; Missing drive strength and slew rate ;
; CD2_MonADC_CS       ; Missing drive strength and slew rate ;
; CD2_MonADC_SCK      ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[0]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[1]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[2]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[3]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[4]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[5]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[6]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[7]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[8]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[9]    ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[10]   ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[11]   ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[12]   ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[13]   ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[14]   ; Missing drive strength and slew rate ;
; FE_IN_TST_SEL[15]   ; Missing drive strength and slew rate ;
; FE_CALI_CS[0]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[1]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[2]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[3]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[4]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[5]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[6]       ; Missing drive strength and slew rate ;
; FE_CALI_CS[7]       ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[0]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[1]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[2]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[3]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[4]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[5]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[6]    ; Missing drive strength and slew rate ;
; FE_INS_PLS_CS[7]    ; Missing drive strength and slew rate ;
; FE_TEST_INH         ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[0]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[1]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[2]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[3]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[4]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[5]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[6]  ; Missing drive strength and slew rate ;
; FE_TEST_INH_ARR[7]  ; Missing drive strength and slew rate ;
; FE_TEST_CSA         ; Missing drive strength and slew rate ;
; FE_TEST_CSB         ; Missing drive strength and slew rate ;
; FE_TEST_CSC         ; Missing drive strength and slew rate ;
; EXT_PULSE_CNTL      ; Missing drive strength and slew rate ;
; FE_MonADC_CS        ; Missing drive strength and slew rate ;
; FE_MonADC_SCK       ; Missing drive strength and slew rate ;
; DAC_TP_SYNC         ; Missing drive strength and slew rate ;
; DAC_TP_SCK          ; Missing drive strength and slew rate ;
; DAC_TP_DIN          ; Missing drive strength and slew rate ;
; FE_DAC_TP_SCK       ; Missing drive strength and slew rate ;
; FE_DAC_TP_SYNC      ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[0]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[1]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[2]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[3]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[4]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[5]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[6]    ; Missing drive strength and slew rate ;
; FE_DAC_TP_DIN[7]    ; Missing drive strength and slew rate ;
; ADC1_POR_NAND       ; Missing drive strength and slew rate ;
; ADC2_POR_NAND       ; Missing drive strength and slew rate ;
; ADC3_POR_NAND       ; Missing drive strength and slew rate ;
; ADC4_POR_NAND       ; Missing drive strength and slew rate ;
; ADC5_POR_NAND       ; Missing drive strength and slew rate ;
; ADC6_POR_NAND       ; Missing drive strength and slew rate ;
; ADC7_POR_NAND       ; Missing drive strength and slew rate ;
; ADC8_POR_NAND       ; Missing drive strength and slew rate ;
; I2C_CD1_ADD_VDD     ; Missing drive strength and slew rate ;
; I2C_CD1_ADD_GND     ; Missing drive strength and slew rate ;
; CD1_ADC_I2C_ADD2    ; Missing drive strength and slew rate ;
; CD1_ADC_I2C_ADD3    ; Missing drive strength and slew rate ;
; I2C_CD2_ADD_VDD     ; Missing drive strength and slew rate ;
; I2C_CD2_ADD_GND     ; Missing drive strength and slew rate ;
; CD2_ADC_I2C_ADD2    ; Missing drive strength and slew rate ;
; CD2_ADC_I2C_ADD3    ; Missing drive strength and slew rate ;
; ADC1_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC2_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC3_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC4_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC5_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC6_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC7_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC8_CHIP_ACTIVE    ; Missing drive strength and slew rate ;
; ADC_TST_SEL[0]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[1]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[2]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[3]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[4]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[5]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[6]      ; Missing drive strength and slew rate ;
; ADC_TST_SEL[7]      ; Missing drive strength and slew rate ;
; ADC_MonADC_CS       ; Missing drive strength and slew rate ;
; ADC_MonADC_SCK      ; Missing drive strength and slew rate ;
; ADC_TEST_INH[0]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[1]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[2]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[3]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[4]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[5]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[6]     ; Missing drive strength and slew rate ;
; ADC_TEST_INH[7]     ; Missing drive strength and slew rate ;
; ADC_TEST_IN_SEL     ; Missing drive strength and slew rate ;
; ADC_TEST_CSA        ; Missing drive strength and slew rate ;
; ADC_TEST_CSB        ; Missing drive strength and slew rate ;
; ADC_TEST_CSC        ; Missing drive strength and slew rate ;
; DAC_ADC_N_SYNC      ; Missing drive strength and slew rate ;
; DAC_ADC_N_SCK       ; Missing drive strength and slew rate ;
; DAC_ADC_N_DIN       ; Missing drive strength and slew rate ;
; DAC_ADC_P_SYNC      ; Missing drive strength and slew rate ;
; DAC_ADC_P_SCK       ; Missing drive strength and slew rate ;
; DAC_ADC_P_DIN       ; Missing drive strength and slew rate ;
; ADC_P_TST_CSA       ; Missing drive strength and slew rate ;
; ADC_P_TST_CSB       ; Missing drive strength and slew rate ;
; ADC_P_TST_CSC       ; Missing drive strength and slew rate ;
; ADC_P_TST_AMON_INH  ; Missing drive strength and slew rate ;
; ADC_N_TST_CSA       ; Missing drive strength and slew rate ;
; ADC_N_TST_CSB       ; Missing drive strength and slew rate ;
; ADC_N_TST_CSC       ; Missing drive strength and slew rate ;
; ADC_N_TST_AMON_INH  ; Missing drive strength and slew rate ;
; MISC_U1_IO[0]       ; Missing drive strength and slew rate ;
; MISC_U1_IO[1]       ; Missing drive strength and slew rate ;
; MISC_U1_IO[2]       ; Missing drive strength and slew rate ;
; MISC_U1_IO[3]       ; Missing drive strength and slew rate ;
; MISC_U1_IO[4]       ; Missing drive strength and slew rate ;
; MISC_U1_IO[5]       ; Missing drive strength and slew rate ;
; CD1_FPGA_CD_INA_SDA ; Missing drive strength and slew rate ;
; CD2_FPGA_CD_INA_SDA ; Missing drive strength and slew rate ;
; FE_INA_SDA[0]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[1]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[2]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[3]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[4]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[5]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[6]       ; Missing drive strength and slew rate ;
; FE_INA_SDA[7]       ; Missing drive strength and slew rate ;
+---------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                       ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |DUNE_DAT_FPGA                                                                                                                          ; 8579 (21)   ; 6386 (0)                  ; 0 (0)         ; 1409280     ; 173  ; 0            ; 0       ; 0         ; 0         ; 232  ; 0            ; 2193 (17)    ; 3116 (0)          ; 3270 (213)       ; |DUNE_DAT_FPGA                                                                                                                                                                                                                                                                                                                                            ; DUNE_DAT_FPGA                     ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|                                                                                               ; 120 (120)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 4 (4)             ; 95 (95)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|                                                                                               ; 68 (68)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 27 (27)           ; 39 (39)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|                                                                                               ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 28 (28)           ; 38 (38)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|                                                                                               ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (11)           ; 55 (55)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|                                                                                               ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 12 (12)           ; 54 (54)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|                                                                                               ; 68 (68)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 25 (25)           ; 41 (41)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|                                                                                               ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 28 (28)           ; 38 (38)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|                                                                                               ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 62 (62)          ; |DUNE_DAT_FPGA|COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst                                                                                                                                                                                                                                                                                                       ; COLDADC_RO_CNT                    ; work         ;
;    |COTS_AD7274:ADC1_MonADC_inst|                                                                                                       ; 44 (44)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 12 (12)           ; 28 (28)          ; |DUNE_DAT_FPGA|COTS_AD7274:ADC1_MonADC_inst                                                                                                                                                                                                                                                                                                               ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:CD1_MonADC_inst|                                                                                                        ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 11 (11)           ; 13 (13)          ; |DUNE_DAT_FPGA|COTS_AD7274:CD1_MonADC_inst                                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:CD2_MonADC_inst|                                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 11 (11)          ; |DUNE_DAT_FPGA|COTS_AD7274:CD2_MonADC_inst                                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:FE1_MonADC_inst|                                                                                                        ; 34 (34)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 12 (12)           ; 13 (13)          ; |DUNE_DAT_FPGA|COTS_AD7274:FE1_MonADC_inst                                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 5 (5)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 6 (6)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 3 (3)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|                                                                                      ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst                                                                                                                                                                                                                                                                                              ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 4 (4)            ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|                                                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 12 (12)          ; |DUNE_DAT_FPGA|COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst                                                                                                                                                                                                                                                                                                ; COTS_AD7274                       ; work         ;
;    |DAC8411:DAC_ADC_N_inst|                                                                                                             ; 47 (47)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 9 (9)             ; 22 (22)          ; |DUNE_DAT_FPGA|DAC8411:DAC_ADC_N_inst                                                                                                                                                                                                                                                                                                                     ; DAC8411                           ; work         ;
;    |DAC8411:DAC_ADC_P_inst|                                                                                                             ; 47 (47)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 9 (9)             ; 22 (22)          ; |DUNE_DAT_FPGA|DAC8411:DAC_ADC_P_inst                                                                                                                                                                                                                                                                                                                     ; DAC8411                           ; work         ;
;    |DAC8411:DAC_TP_inst|                                                                                                                ; 47 (47)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 9 (9)             ; 22 (22)          ; |DUNE_DAT_FPGA|DAC8411:DAC_TP_inst                                                                                                                                                                                                                                                                                                                        ; DAC8411                           ; work         ;
;    |DAC8411:FE1_DAC_TP_inst|                                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:FE1_DAC_TP_inst                                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|                                                                                            ; 57 (57)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 26 (26)      ; 3 (3)             ; 28 (28)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|                                                                                            ; 55 (55)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 30 (30)          ; |DUNE_DAT_FPGA|DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst                                                                                                                                                                                                                                                                                                    ; DAC8411                           ; work         ;
;    |DAT_PLL2:DAT_PLL2_inst|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst                                                                                                                                                                                                                                                                                                                     ; DAT_PLL2                          ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                             ; altpll                            ; work         ;
;          |DAT_PLL2_altpll:auto_generated|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated                                                                                                                                                                                                                                                              ; DAT_PLL2_altpll                   ; work         ;
;    |DAT_PLL:DAT_PLL_inst|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst                                                                                                                                                                                                                                                                                                                       ; DAT_PLL                           ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst|altpll:altpll_component                                                                                                                                                                                                                                                                                               ; altpll                            ; work         ;
;          |DAT_PLL_altpll:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated                                                                                                                                                                                                                                                                 ; DAT_PLL_altpll                    ; work         ;
;    |DUNE_DAT_Registers:DUNE_DAT_Registers_inst|                                                                                         ; 865 (865)   ; 344 (344)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 238 (238)    ; 131 (131)         ; 496 (496)        ; |DUNE_DAT_FPGA|DUNE_DAT_Registers:DUNE_DAT_Registers_inst                                                                                                                                                                                                                                                                                                 ; DUNE_DAT_Registers                ; work         ;
;    |I2CSLAVE:I2CSLAVE|                                                                                                                  ; 167 (167)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (93)      ; 34 (34)           ; 40 (40)          ; |DUNE_DAT_FPGA|I2CSLAVE:I2CSLAVE                                                                                                                                                                                                                                                                                                                          ; I2CSLAVE                          ; work         ;
;    |I2c_master:CD1_INA226_master|                                                                                                       ; 213 (213)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 110 (110)    ; 8 (8)             ; 95 (95)          ; |DUNE_DAT_FPGA|I2c_master:CD1_INA226_master                                                                                                                                                                                                                                                                                                               ; I2c_master                        ; work         ;
;    |I2c_master:CD2_INA226_master|                                                                                                       ; 210 (210)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 108 (108)    ; 3 (3)             ; 99 (99)          ; |DUNE_DAT_FPGA|I2c_master:CD2_INA226_master                                                                                                                                                                                                                                                                                                               ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:0:FE_INA226_master|                                                                                          ; 211 (211)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 114 (114)    ; 3 (3)             ; 94 (94)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:0:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:1:FE_INA226_master|                                                                                          ; 214 (214)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (116)    ; 19 (19)           ; 79 (79)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:1:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:2:FE_INA226_master|                                                                                          ; 212 (212)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (115)    ; 19 (19)           ; 78 (78)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:2:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:3:FE_INA226_master|                                                                                          ; 216 (216)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 119 (119)    ; 9 (9)             ; 88 (88)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:3:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:4:FE_INA226_master|                                                                                          ; 216 (216)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 119 (119)    ; 7 (7)             ; 90 (90)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:4:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:5:FE_INA226_master|                                                                                          ; 213 (213)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 115 (115)    ; 20 (20)           ; 78 (78)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:5:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:6:FE_INA226_master|                                                                                          ; 214 (214)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)    ; 21 (21)           ; 76 (76)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:6:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |I2c_master:\gen_FE_INA:7:FE_INA226_master|                                                                                          ; 214 (214)   ; 97 (97)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 111 (111)    ; 4 (4)             ; 99 (99)          ; |DUNE_DAT_FPGA|I2c_master:\gen_FE_INA:7:FE_INA226_master                                                                                                                                                                                                                                                                                                  ; I2c_master                        ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 199 (1)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 75 (1)       ; 14 (0)            ; 110 (0)          ; |DUNE_DAT_FPGA|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 198 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 14 (0)            ; 110 (0)          ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 198 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (0)       ; 14 (0)            ; 110 (0)          ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 198 (7)     ; 124 (6)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 74 (1)       ; 14 (4)            ; 110 (0)          ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 193 (0)     ; 118 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (0)       ; 10 (0)            ; 110 (0)          ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 193 (150)   ; 118 (90)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 73 (58)      ; 10 (10)           ; 110 (84)         ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DUNE_DAT_FPGA|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 2619 (344)  ; 2442 (342)                ; 0 (0)         ; 1400832     ; 171  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 177 (2)      ; 1666 (342)        ; 776 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                             ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 2275 (0)    ; 2100 (0)                  ; 0 (0)         ; 1400832     ; 171  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (0)      ; 1324 (0)          ; 776 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                       ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 2275 (803)  ; 2100 (770)                ; 0 (0)         ; 1400832     ; 171  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 175 (33)     ; 1324 (716)        ; 776 (56)         ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 84 (82)     ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 55 (55)           ; 27 (0)           ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                 ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                             ; lpm_decode                        ; work         ;
;                   |decode_73g:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                                   ; decode_73g                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 27 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (0)           ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                     ; lpm_mux                           ; work         ;
;                   |mux_p0d:auto_generated|                                                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 27 (27)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_p0d:auto_generated                                                                                                                              ; mux_p0d                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1400832     ; 171  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                ; altsyncram                        ; work         ;
;                |altsyncram_gi24:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1400832     ; 171  ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gi24:auto_generated                                                                                                                                                 ; altsyncram_gi24                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                 ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                   ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                        ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 115 (115)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 41 (41)      ; 12 (12)           ; 62 (62)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                     ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 928 (1)     ; 871 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (0)       ; 527 (0)           ; 344 (1)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                    ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 855 (0)     ; 855 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 513 (0)           ; 342 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                             ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 513 (513)   ; 513 (513)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 501 (501)         ; 12 (12)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                  ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 354 (0)     ; 342 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 342 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                              ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:116:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:117:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:118:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:119:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:120:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:121:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:122:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:123:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:124:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:125:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:126:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:127:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:128:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:129:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:130:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:131:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:132:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:133:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:134:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:135:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:136:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:137:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:138:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:139:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:140:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:141:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:142:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:143:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:144:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:145:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:146:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:147:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:148:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:149:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:150:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:151:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:152:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:153:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:154:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:155:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:156:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:157:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:158:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:159:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:160:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:161:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:162:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:163:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:164:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:165:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:166:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:167:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:168:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:169:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:170:sm1      ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1        ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1       ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1        ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 68 (58)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 57 (57)      ; 10 (0)            ; 1 (1)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                      ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                              ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 272 (11)    ; 252 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (11)      ; 1 (0)             ; 252 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                               ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                     ; lpm_counter                       ; work         ;
;                   |cntr_emi:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_emi:auto_generated                                                             ; cntr_emi                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 13 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_idj:auto_generated|                                                                                             ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_idj:auto_generated                                                                                      ; cntr_idj                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                    ; lpm_counter                       ; work         ;
;                   |cntr_cki:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cki:auto_generated                                                                            ; cntr_cki                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_s6j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                               ; cntr_s6j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 29 (29)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 27 (27)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                              ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 171 (171)   ; 171 (171)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 171 (171)        ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                               ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 28 (28)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 27 (27)          ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |DUNE_DAT_FPGA|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                          ; sld_rom_sr                        ; work         ;
;    |sld_signaltap:dac_fe5|                                                                                                              ; 1187 (134)  ; 1066 (132)                ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 121 (2)      ; 672 (132)         ; 394 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5                                                                                                                                                                                                                                                                                                                      ; sld_signaltap                     ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1053 (0)    ; 934 (0)                   ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 119 (0)      ; 540 (0)           ; 394 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                ; sld_signaltap_impl                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1053 (370)  ; 934 (338)                 ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 119 (34)     ; 540 (281)         ; 394 (55)         ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                         ; sld_signaltap_implb               ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 31 (31)           ; 15 (0)           ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                          ; altdpram                          ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                      ; lpm_decode                        ; work         ;
;                   |decode_73g:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated                                                                                                                            ; decode_73g                        ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                              ; lpm_mux                           ; work         ;
;                   |mux_m0d:auto_generated|                                                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_m0d:auto_generated                                                                                                                                       ; mux_m0d                           ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                         ; altsyncram                        ; work         ;
;                |altsyncram_8924:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8924:auto_generated                                                                                                                                                          ; altsyncram_8924                   ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                          ; lpm_shiftreg                      ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                            ; lpm_shiftreg                      ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                 ; serial_crc_16                     ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 67 (67)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 7 (7)             ; 38 (38)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                              ; sld_buffer_manager                ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 368 (1)     ; 346 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (0)       ; 211 (0)           ; 135 (1)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                             ; sld_ela_control                   ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                     ; lpm_shiftreg                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 330 (0)     ; 330 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 198 (0)           ; 132 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                      ; sld_ela_basic_multi_level_trigger ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 198 (198)   ; 198 (198)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 193 (193)         ; 5 (5)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                           ; lpm_shiftreg                      ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                                      ; 137 (0)     ; 132 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 132 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                       ; sld_mbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                 ; sld_sbpmg                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                 ; sld_sbpmg                         ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 33 (23)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 9 (0)             ; 2 (1)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                               ; sld_ela_trigger_flow_mgr          ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                       ; lpm_shiftreg                      ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 134 (9)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (9)       ; 3 (0)             ; 115 (0)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                        ; sld_offload_buffer_mgr            ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                              ; lpm_counter                       ; work         ;
;                   |cntr_oki:auto_generated|                                                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oki:auto_generated                                                                      ; cntr_oki                          ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                       ; lpm_counter                       ; work         ;
;                   |cntr_caj:auto_generated|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_caj:auto_generated                                                                                               ; cntr_caj                          ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                             ; lpm_counter                       ; work         ;
;                   |cntr_8ki:auto_generated|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8ki:auto_generated                                                                                     ; cntr_8ki                          ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                ; lpm_counter                       ; work         ;
;                   |cntr_s6j:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated                                                                                        ; cntr_s6j                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                       ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 66 (66)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                        ; lpm_shiftreg                      ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                     ; lpm_shiftreg                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; |DUNE_DAT_FPGA|sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                   ; sld_rom_sr                        ; work         ;
;    |sys_rst:sys_rst_inst|                                                                                                               ; 45 (45)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 17 (17)          ; |DUNE_DAT_FPGA|sys_rst:sys_rst_inst                                                                                                                                                                                                                                                                                                                       ; sys_rst                           ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name                      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+
; CLK_DAQ_P                 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CD1_CLK_64MHZ_SYS_P       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_CLK_64MHZ_SYS_P       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_FPGA_CD_INA_SCL       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_FPGA_CD_INA_SCL       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[3]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[4]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[5]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[6]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INA_SCL[7]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_CMOS_MODE             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_PAD_RESET             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_CHIP_ID               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_CMOS_MODE             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_PAD_RESET             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_CHIP_ID               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_FASTCOMMAND_IN_P      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_FASTCOMMAND_IN_P      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_LVDS_SDA_C2W_P        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_I2C_LVDS_SDA_W2C_P    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_I2C_LVDS_SDA_W2C_P    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_I2C_LVDS_SCL_P        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_I2C_LVDS_SCL_P        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_AMON_CSA              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_AMON_CSB              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_AMON_CSC              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_AMON_INH              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_AMON_CSA              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_AMON_CSB              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_AMON_CSC              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_AMON_INH              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_MonADC_CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_MonADC_SCK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_MonADC_CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_MonADC_SCK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_IN_TST_SEL[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[3]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[4]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[5]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[6]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_CALI_CS[7]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_INS_PLS_CS[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_INH_ARR[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_CSA               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_CSB               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_TEST_CSC               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EXT_PULSE_CNTL            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_MonADC_CS              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_MonADC_SCK             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_TP_SYNC               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_TP_SCK                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_TP_DIN                ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_SCK             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_SYNC            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FE_DAC_TP_DIN[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC1_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC2_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC3_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC4_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC5_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC6_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC7_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC8_POR_NAND             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_CD1_ADD_VDD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_CD1_ADD_GND           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_ADC_I2C_ADD2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_ADC_I2C_ADD3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_CD2_ADD_VDD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_CD2_ADD_GND           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_ADC_I2C_ADD2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_ADC_I2C_ADD3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC1_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC2_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC3_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC4_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC5_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC6_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC7_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC8_CHIP_ACTIVE          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[0]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[1]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[2]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[3]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[4]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[5]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[6]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TST_SEL[7]            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_CS             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SCK            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[0]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[1]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[2]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[3]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[4]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[5]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[6]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_INH[7]           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_IN_SEL           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_CSA              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_CSB              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_TEST_CSC              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ADC_N_SYNC            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ADC_N_SCK             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ADC_N_DIN             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ADC_P_SYNC            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ADC_P_SCK             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_ADC_P_DIN             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_P_TST_CSA             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_P_TST_CSB             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_P_TST_CSC             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_P_TST_AMON_INH        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_N_TST_CSA             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_N_TST_CSB             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_N_TST_CSC             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_N_TST_AMON_INH        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISC_U1_IO[0]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISC_U1_IO[1]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISC_U1_IO[2]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISC_U1_IO[3]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISC_U1_IO[4]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; MISC_U1_IO[5]             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_FPGA_CD_INA_SDA       ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD2_FPGA_CD_INA_SDA       ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; FE_INA_SDA[0]             ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_INA_SDA[1]             ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_INA_SDA[2]             ; Bidir    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; FE_INA_SDA[3]             ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_INA_SDA[4]             ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_INA_SDA[5]             ; Bidir    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_INA_SDA[6]             ; Bidir    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; FE_INA_SDA[7]             ; Bidir    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; CLK_64MHZ_SYS_P           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FASTCOMMAND_IN_P          ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; CD2_I2C_LVDS_SDA_C2W_P    ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; CD1_I2C_LVDS_SDA_C2W_P    ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; I2C_LVDS_SDA_W2C_P        ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; I2C_LVDS_SCL_P            ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; CD1_CONTROL[0]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD2_CONTROL[0]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD1_CONTROL[1]            ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; CD2_CONTROL[1]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD1_CONTROL[2]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD2_CONTROL[2]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD1_CONTROL[3]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD2_CONTROL[3]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD2_CONTROL[4]            ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; CD1_CONTROL[4]            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; ADC_RO_OUT[5]             ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_RO_OUT[6]             ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_RO_OUT[4]             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_RO_OUT[7]             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_RO_OUT[2]             ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; ADC_RO_OUT[1]             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_RO_OUT[0]             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADC_RO_OUT[3]             ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; CD1_MonADC_SDO            ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CD2_MonADC_SDO            ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[4]         ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[2]         ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[0]         ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[6]         ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[5]         ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[3]         ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[1]         ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; ADC_MonADC_SDO[7]         ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; FE_MonADC_SDO[4]          ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_MonADC_SDO[1]          ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_MonADC_SDO[0]          ; Input    ; --            ; (6) 1315 ps   ; --                    ; --  ; --   ;
; FE_MonADC_SDO[5]          ; Input    ; --            ; (6) 1320 ps   ; --                    ; --  ; --   ;
; FE_MonADC_SDO[6]          ; Input    ; (6) 1320 ps   ; --            ; --                    ; --  ; --   ;
; FE_MonADC_SDO[3]          ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_MonADC_SDO[2]          ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; FE_MonADC_SDO[7]          ; Input    ; (6) 1315 ps   ; --            ; --                    ; --  ; --   ;
; CLK_DAQ_P(n)              ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CD1_CLK_64MHZ_SYS_P(n)    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_CLK_64MHZ_SYS_P(n)    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_FASTCOMMAND_IN_P(n)   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_FASTCOMMAND_IN_P(n)   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; I2C_LVDS_SDA_C2W_P(n)     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_I2C_LVDS_SDA_W2C_P(n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_I2C_LVDS_SDA_W2C_P(n) ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD1_I2C_LVDS_SCL_P(n)     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CD2_I2C_LVDS_SCL_P(n)     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_64MHZ_SYS_P(n)        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; FASTCOMMAND_IN_P(n)       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CD2_I2C_LVDS_SDA_C2W_P(n) ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; CD1_I2C_LVDS_SDA_C2W_P(n) ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; I2C_LVDS_SDA_W2C_P(n)     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; I2C_LVDS_SCL_P(n)         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+---------------------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                         ;
+--------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------+-------------------+---------+
; CLK_DAQ_P                                                                ;                   ;         ;
; CD1_FPGA_CD_INA_SDA                                                      ;                   ;         ;
;      - I2c_master:CD1_INA226_master|I2C_ack~0                            ; 0                 ; 6       ;
;      - I2c_master:CD1_INA226_master|Selector84~4                         ; 0                 ; 6       ;
; CD2_FPGA_CD_INA_SDA                                                      ;                   ;         ;
;      - I2c_master:CD2_INA226_master|I2C_ack~0                            ; 1                 ; 6       ;
;      - I2c_master:CD2_INA226_master|Selector84~4                         ; 1                 ; 6       ;
; FE_INA_SDA[0]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_ack~0               ; 0                 ; 6       ;
;      - I2c_master:\gen_FE_INA:0:FE_INA226_master|Selector84~4            ; 0                 ; 6       ;
; FE_INA_SDA[1]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_ack~0               ; 0                 ; 6       ;
;      - I2c_master:\gen_FE_INA:1:FE_INA226_master|Selector84~6            ; 0                 ; 6       ;
; FE_INA_SDA[2]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_ack~0               ; 1                 ; 6       ;
;      - I2c_master:\gen_FE_INA:2:FE_INA226_master|Selector84~4            ; 1                 ; 6       ;
; FE_INA_SDA[3]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_ack~0               ; 0                 ; 6       ;
;      - I2c_master:\gen_FE_INA:3:FE_INA226_master|Selector84~4            ; 0                 ; 6       ;
; FE_INA_SDA[4]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_ack~0               ; 0                 ; 6       ;
;      - I2c_master:\gen_FE_INA:4:FE_INA226_master|Selector84~4            ; 0                 ; 6       ;
; FE_INA_SDA[5]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_ack~0               ; 0                 ; 6       ;
;      - I2c_master:\gen_FE_INA:5:FE_INA226_master|Selector84~4            ; 0                 ; 6       ;
; FE_INA_SDA[6]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_ack~0               ; 1                 ; 6       ;
;      - I2c_master:\gen_FE_INA:6:FE_INA226_master|Selector84~6            ; 1                 ; 6       ;
; FE_INA_SDA[7]                                                            ;                   ;         ;
;      - I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_ack~0               ; 1                 ; 6       ;
;      - I2c_master:\gen_FE_INA:7:FE_INA226_master|Selector84~6            ; 1                 ; 6       ;
; CLK_64MHZ_SYS_P                                                          ;                   ;         ;
; FASTCOMMAND_IN_P                                                         ;                   ;         ;
;      - CD1_FASTCOMMAND_IN_P~output                                       ; 0                 ; 6       ;
;      - CD2_FASTCOMMAND_IN_P~output                                       ; 0                 ; 6       ;
;      - MISC_U1_IO[1]~output                                              ; 0                 ; 6       ;
; CD2_I2C_LVDS_SDA_C2W_P                                                   ;                   ;         ;
;      - I2C_SDA_c2w~0                                                     ; 0                 ; 6       ;
; CD1_I2C_LVDS_SDA_C2W_P                                                   ;                   ;         ;
;      - I2C_SDA_c2w~0                                                     ; 1                 ; 6       ;
; I2C_LVDS_SDA_W2C_P                                                       ;                   ;         ;
;      - I2CSLAVE:I2CSLAVE|I2C_addr[0]                                     ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|SDA_IN[0]                                       ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|Selector19~0                                    ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|Selector7~5                                     ; 0                 ; 6       ;
;      - CD1_I2C_LVDS_SDA_W2C_P~output                                     ; 0                 ; 6       ;
;      - CD2_I2C_LVDS_SDA_W2C_P~output                                     ; 0                 ; 6       ;
;      - MISC_U1_IO[0]~output                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[165]            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[67]~feeder         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[165]~feeder        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[67]~feeder      ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|I2C_reg_data[0]~feeder                          ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]~feeder                          ; 0                 ; 6       ;
; I2C_LVDS_SCL_P                                                           ;                   ;         ;
;      - I2CSLAVE:I2CSLAVE|I2C_start                                       ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|I2C_stop                                        ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|SCL_IN[0]                                       ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|process_1~0                                     ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|Selector0~1                                     ; 0                 ; 6       ;
;      - I2CSLAVE:I2CSLAVE|I2C_STATE~49                                    ; 0                 ; 6       ;
;      - CD1_I2C_LVDS_SCL_P~output                                         ; 0                 ; 6       ;
;      - CD2_I2C_LVDS_SCL_P~output                                         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[66]~feeder         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[158]~feeder        ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[158]~feeder     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[66]~feeder      ; 0                 ; 6       ;
; CD1_CONTROL[0]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]~85     ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[49]~feeder      ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[49]~feeder         ; 0                 ; 6       ;
; CD2_CONTROL[0]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[0]~86     ; 0                 ; 6       ;
; CD1_CONTROL[1]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[1]~174    ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[50]             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[50]                ; 1                 ; 6       ;
; CD2_CONTROL[1]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[1]~175    ; 0                 ; 6       ;
; CD1_CONTROL[2]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[2]~264    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[51]                ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[51]~feeder      ; 0                 ; 6       ;
; CD2_CONTROL[2]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[2]~265    ; 0                 ; 6       ;
; CD1_CONTROL[3]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[3]~353    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[52]~feeder         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[52]~feeder      ; 0                 ; 6       ;
; CD2_CONTROL[3]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[3]~353    ; 0                 ; 6       ;
; CD2_CONTROL[4]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]~411    ; 1                 ; 6       ;
; CD1_CONTROL[4]                                                           ;                   ;         ;
;      - DUNE_DAT_Registers:DUNE_DAT_Registers_inst|WIB_data_out[4]~421    ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[53]~feeder         ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[53]~feeder      ; 0                 ; 6       ;
; ADC_RO_OUT[5]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[0]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[1]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[2]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[3]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[4]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[5]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[6]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[7]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[8]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[9]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[10]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[11]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[12]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[13]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[14]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[15]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[16]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[17]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[18]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[19]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[20]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[21]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[22]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[23]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[24]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[25]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[26]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[27]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[28]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[29]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[30]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[31]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[24]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[8]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[16]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[0]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[25]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[17]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[9]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[1]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[26]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[10]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[18]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[2]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[27]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[19]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[11]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[3]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[12]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[28]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[20]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[4]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[5]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[21]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[29]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[13]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[6]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[22]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[30]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[14]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[31]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[7]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[15]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt_reg[23]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_reg_2r                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|s1_reg_1r                    ; 1                 ; 0       ;
; ADC_RO_OUT[6]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[0]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[1]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[2]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[3]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[4]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[5]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[6]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[7]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[8]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[9]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[10]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[11]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[12]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[13]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[14]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[15]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[16]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[17]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[18]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[19]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[20]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[21]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[22]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[23]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[24]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[25]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[26]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[27]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[28]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[29]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[30]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[31]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[24]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[16]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[8]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[0]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[25]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[9]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[17]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[1]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[26]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[18]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[10]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[2]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[27]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[11]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[19]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[3]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[12]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[28]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[20]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[4]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[5]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[21]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[29]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[13]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[6]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[22]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[30]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[14]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[31]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[7]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[15]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt_reg[23]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_reg_2r                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|s1_reg_1r                    ; 1                 ; 0       ;
; ADC_RO_OUT[4]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[0]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[1]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[2]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[3]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[4]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[5]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[6]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[7]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[8]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[9]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[10]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[11]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[12]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[13]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[14]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[15]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[16]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[17]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[18]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[19]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[20]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[21]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[22]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[23]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[24]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[25]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[26]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[27]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[28]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[29]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[30]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[31]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[24]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[16]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[8]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[0]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[25]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[17]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[9]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[1]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[26]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[18]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[10]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[2]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[27]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[19]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[11]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[3]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[12]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[28]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[20]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[4]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[5]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[21]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[29]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[13]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[6]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[22]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[30]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[14]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[31]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[7]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[15]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt_reg[23]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_reg_2r                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|s1_reg_1r                    ; 0                 ; 0       ;
; ADC_RO_OUT[7]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[0]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[1]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[2]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[3]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[4]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[5]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[6]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[7]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[8]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[9]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[10]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[11]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[12]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[13]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[14]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[15]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[16]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[17]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[18]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[19]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[20]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[21]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[22]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[23]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[24]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[25]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[26]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[27]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[28]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[29]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[30]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[31]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[24]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[8]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[16]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[0]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[25]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[9]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[17]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[1]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[26]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[10]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[18]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[2]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[27]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[11]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[19]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[3]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[12]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[28]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[20]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[4]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[5]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[21]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[29]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[13]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[6]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[22]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[30]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[14]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[31]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[7]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[15]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt_reg[23]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_reg_2r                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|s1_reg_1r                    ; 0                 ; 0       ;
; ADC_RO_OUT[2]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[0]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[1]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[2]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[3]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[4]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[5]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[6]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[7]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[8]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[9]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[10]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[11]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[12]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[13]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[14]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[15]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[16]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[17]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[18]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[19]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[20]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[21]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[22]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[23]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[24]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[25]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[26]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[27]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[28]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[29]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[30]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[31]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[24]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[16]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[8]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[0]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[25]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[9]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[17]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[1]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[26]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[2]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[18]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[10]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[27]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[11]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[19]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[3]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[12]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[28]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[20]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[4]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[21]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[5]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[29]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[13]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[22]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[6]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[14]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[30]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[31]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[7]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[15]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt_reg[23]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_reg_2r                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|s1_reg_1r                    ; 1                 ; 0       ;
; ADC_RO_OUT[1]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[0]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[1]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[2]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[3]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[4]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[5]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[6]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[7]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[8]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[9]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[10]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[11]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[12]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[13]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[14]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[15]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[16]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[17]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[18]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[19]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[20]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[21]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[22]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[23]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[24]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[25]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[26]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[27]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[28]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[29]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[30]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[31]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[24]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[8]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[16]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[0]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[25]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[17]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[9]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[1]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[26]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[2]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[10]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[18]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[27]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[19]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[11]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[3]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[12]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[28]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[20]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[4]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[21]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[5]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[29]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[13]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[22]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[6]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[14]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[30]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[31]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[7]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[15]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt_reg[23]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_reg_2r                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|s1_reg_1r                    ; 0                 ; 0       ;
; ADC_RO_OUT[0]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[0]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[1]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[2]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[3]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[4]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[5]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[6]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[7]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[8]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[9]                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[10]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[11]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[12]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[13]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[14]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[15]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[16]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[17]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[18]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[19]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[20]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[21]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[22]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[23]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[24]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[25]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[26]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[27]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[28]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[29]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[30]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[31]                   ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[24]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[16]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[8]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[0]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[25]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[17]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[9]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[1]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[26]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[2]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[18]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[10]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[27]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[19]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[11]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[3]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[12]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[28]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[20]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[4]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[21]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[5]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[29]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[13]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[22]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[6]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[14]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[30]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[31]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[7]                ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[15]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt_reg[23]               ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg_2r                    ; 0                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_reg_1r                    ; 0                 ; 0       ;
; ADC_RO_OUT[3]                                                            ;                   ;         ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[0]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[1]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[2]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[3]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[4]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[5]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[6]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[7]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[8]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[9]                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[10]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[11]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[12]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[13]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[14]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[15]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[16]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[17]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[18]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[19]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[20]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[21]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[22]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[23]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[24]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[25]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[26]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[27]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[28]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[29]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[30]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[31]                   ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[24]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[8]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[16]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[0]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[25]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[9]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[17]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[1]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[26]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[2]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[10]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[18]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[27]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[11]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[19]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[3]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[12]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[28]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[20]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[4]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[21]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[5]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[29]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[13]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[22]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[6]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[14]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[30]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[31]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[7]                ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[15]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt_reg[23]               ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_reg_2r                    ; 1                 ; 0       ;
;      - COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|s1_reg_1r                    ; 1                 ; 0       ;
; CD1_MonADC_SDO                                                           ;                   ;         ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[0]                           ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[1]                           ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[9]                           ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[2]                           ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[3]                           ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[5]                           ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[10]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[4]~feeder                    ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[11]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[7]~feeder                    ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[8]~feeder                    ; 0                 ; 6       ;
;      - COTS_AD7274:CD1_MonADC_inst|DATA_OUT[6]~feeder                    ; 0                 ; 6       ;
; CD2_MonADC_SDO                                                           ;                   ;         ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[8]                           ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[2]                           ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[10]                          ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[11]                          ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[5]                           ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[6]                           ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[9]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[1]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[3]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[0]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[4]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:CD2_MonADC_inst|DATA_OUT[7]~feeder                    ; 1                 ; 6       ;
; ADC_MonADC_SDO[4]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[1]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[4]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[5]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[6]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[2]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[10]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[8]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[7]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[11]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[3]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[9]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:4:ADC_MonADC_inst|DATA_OUT[0]~feeder  ; 0                 ; 6       ;
; ADC_MonADC_SDO[2]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[1]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[9]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[6]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[7]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[5]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[10]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[2]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[0]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[3]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[4]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[11]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:2:ADC_MonADC_inst|DATA_OUT[8]~feeder  ; 0                 ; 6       ;
; ADC_MonADC_SDO[0]                                                        ;                   ;         ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[1]                          ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[10]                         ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[11]                         ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[6]                          ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[8]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[5]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[2]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[4]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[0]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[9]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[3]~feeder                   ; 0                 ; 6       ;
;      - COTS_AD7274:ADC1_MonADC_inst|DATA_OUT[7]~feeder                   ; 0                 ; 6       ;
; ADC_MonADC_SDO[6]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[0]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[8]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[1]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[2]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[3]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[11]        ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[5]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[7]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[9]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[6]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[4]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:6:ADC_MonADC_inst|DATA_OUT[10]~feeder ; 0                 ; 6       ;
; ADC_MonADC_SDO[5]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[0]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[1]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[9]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[10]        ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[3]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[4]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[7]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[8]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[2]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[11]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[5]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:5:ADC_MonADC_inst|DATA_OUT[6]~feeder  ; 0                 ; 6       ;
; ADC_MonADC_SDO[3]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[1]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[9]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[3]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[5]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[6]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[4]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[2]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[7]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[11]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[8]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[10]~feeder ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:3:ADC_MonADC_inst|DATA_OUT[0]~feeder  ; 0                 ; 6       ;
; ADC_MonADC_SDO[1]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[0]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[8]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[9]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[2]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[10]        ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[11]        ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[4]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[5]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[7]         ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[3]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[1]~feeder  ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:1:ADC_MonADC_inst|DATA_OUT[6]~feeder  ; 0                 ; 6       ;
; ADC_MonADC_SDO[7]                                                        ;                   ;         ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[9]         ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[2]         ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[3]         ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[4]         ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[5]         ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[7]         ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[11]~feeder ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[8]~feeder  ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[6]~feeder  ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[1]~feeder  ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[10]~feeder ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_ADC_MonADC:7:ADC_MonADC_inst|DATA_OUT[0]~feeder  ; 1                 ; 6       ;
; FE_MonADC_SDO[4]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[0]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[1]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[11]          ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[4]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[7]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[2]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[5]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[10]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[9]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[3]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[8]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:4:FE_MonADC_inst|DATA_OUT[6]~feeder    ; 0                 ; 6       ;
; FE_MonADC_SDO[1]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[0]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[2]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[3]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[10]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[6]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[4]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[5]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[9]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[11]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[8]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[1]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:1:FE_MonADC_inst|DATA_OUT[7]~feeder    ; 0                 ; 6       ;
; FE_MonADC_SDO[0]                                                         ;                   ;         ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[1]                           ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[3]                           ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[5]                           ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[6]                           ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[7]                           ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[9]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[10]~feeder                   ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[11]~feeder                   ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[8]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[4]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[2]~feeder                    ; 1                 ; 6       ;
;      - COTS_AD7274:FE1_MonADC_inst|DATA_OUT[0]~feeder                    ; 1                 ; 6       ;
; FE_MonADC_SDO[5]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[0]           ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[1]           ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[9]           ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[4]           ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[6]           ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[7]           ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[2]~feeder    ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[5]~feeder    ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[10]~feeder   ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[8]~feeder    ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[11]~feeder   ; 1                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:5:FE_MonADC_inst|DATA_OUT[3]~feeder    ; 1                 ; 6       ;
; FE_MonADC_SDO[6]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[0]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[1]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[9]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[2]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[3]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[4]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[7]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[10]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[6]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[5]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[8]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:6:FE_MonADC_inst|DATA_OUT[11]~feeder   ; 0                 ; 6       ;
; FE_MonADC_SDO[3]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[10]          ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[5]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[6]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[7]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[9]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[1]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[0]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[3]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[2]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[4]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[11]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:3:FE_MonADC_inst|DATA_OUT[8]~feeder    ; 0                 ; 6       ;
; FE_MonADC_SDO[2]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[0]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[8]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[9]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[2]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[10]          ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[3]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[6]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[7]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[11]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[5]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[4]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:2:FE_MonADC_inst|DATA_OUT[1]~feeder    ; 0                 ; 6       ;
; FE_MonADC_SDO[7]                                                         ;                   ;         ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[1]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[2]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[3]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[7]           ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[0]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[9]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[4]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[5]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[10]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[11]~feeder   ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[6]~feeder    ; 0                 ; 6       ;
;      - COTS_AD7274:\gen_FE_MonADC:7:FE_MonADC_inst|DATA_OUT[8]~feeder    ; 0                 ; 6       ;
; CLK_DAQ_P(n)                                                             ;                   ;         ;
; CLK_64MHZ_SYS_P(n)                                                       ;                   ;         ;
; FASTCOMMAND_IN_P(n)                                                      ;                   ;         ;
;      - CD1_FASTCOMMAND_IN_P~output                                       ; 0                 ; 0       ;
;      - CD2_FASTCOMMAND_IN_P~output                                       ; 0                 ; 0       ;
;      - MISC_U1_IO[1]~output                                              ; 0                 ; 0       ;
; CD2_I2C_LVDS_SDA_C2W_P(n)                                                ;                   ;         ;
;      - I2C_SDA_c2w~0                                                     ; 0                 ; 0       ;
; CD1_I2C_LVDS_SDA_C2W_P(n)                                                ;                   ;         ;
;      - I2C_SDA_c2w~0                                                     ; 1                 ; 0       ;
; I2C_LVDS_SDA_W2C_P(n)                                                    ;                   ;         ;
;      - I2CSLAVE:I2CSLAVE|I2C_addr[0]                                     ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|SDA_IN[0]                                       ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|Selector19~0                                    ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|Selector7~5                                     ; 0                 ; 0       ;
;      - CD1_I2C_LVDS_SDA_W2C_P~output                                     ; 0                 ; 0       ;
;      - CD2_I2C_LVDS_SDA_W2C_P~output                                     ; 0                 ; 0       ;
;      - MISC_U1_IO[0]~output                                              ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[165]            ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[67]~feeder         ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[165]~feeder        ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[67]~feeder      ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|I2C_reg_data[0]~feeder                          ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]~feeder                          ; 0                 ; 0       ;
; I2C_LVDS_SCL_P(n)                                                        ;                   ;         ;
;      - I2CSLAVE:I2CSLAVE|I2C_start                                       ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|I2C_stop                                        ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|SCL_IN[0]                                       ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|process_1~0                                     ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|Selector0~1                                     ; 0                 ; 0       ;
;      - I2CSLAVE:I2CSLAVE|I2C_STATE~49                                    ; 0                 ; 0       ;
;      - CD1_I2C_LVDS_SCL_P~output                                         ; 0                 ; 0       ;
;      - CD2_I2C_LVDS_SCL_P~output                                         ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[66]~feeder         ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[158]~feeder        ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[158]~feeder     ; 0                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[66]~feeder      ; 0                 ; 0       ;
+--------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ADC_RO_OUT[0]                                                                                                                                                                                                                                                                                                                                               ; PIN_B17            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[1]                                                                                                                                                                                                                                                                                                                                               ; PIN_A21            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[2]                                                                                                                                                                                                                                                                                                                                               ; PIN_D19            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[3]                                                                                                                                                                                                                                                                                                                                               ; PIN_C18            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[4]                                                                                                                                                                                                                                                                                                                                               ; PIN_B15            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[5]                                                                                                                                                                                                                                                                                                                                               ; PIN_C22            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[6]                                                                                                                                                                                                                                                                                                                                               ; PIN_E16            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ADC_RO_OUT[7]                                                                                                                                                                                                                                                                                                                                               ; PIN_A16            ; 66      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLK_64MHZ_SYS_P                                                                                                                                                                                                                                                                                                                                             ; PIN_R26            ; 5       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y24_N8  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X43_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X44_Y24_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|s1_cnt_reg~34                                                                                                                                                                                                                                                                                                          ; LCCOMB_X44_Y21_N6  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y25_N18 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y25_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y25_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y26_N6  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y26_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y29_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y29_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y29_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y25_N30 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y25_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y25_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y25_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y25_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y25_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N4  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y23_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|process_0~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N16 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|process_0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[0]~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X41_Y29_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:ADC1_MonADC_inst|WideOr6~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y35_N20 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:ADC1_MonADC_inst|rdy                                                                                                                                                                                                                                                                                                                            ; FF_X52_Y35_N19     ; 217     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:CD1_MonADC_inst|Decoder0~4                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y34_N10 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:CD1_MonADC_inst|Decoder0~5                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y34_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:CD1_MonADC_inst|Decoder0~6                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y34_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:CD1_MonADC_inst|Decoder0~7                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y35_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~10                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~11                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~12                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~13                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~14                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N14 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~15                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~16                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y35_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; COTS_AD7274:FE1_MonADC_inst|Decoder0~17                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y34_N16 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:DAC_ADC_N_inst|Selector9~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X32_Y30_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:DAC_ADC_P_inst|Selector9~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X31_Y29_N28 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X38_Y32_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:FE1_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y31_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:1:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X42_Y28_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:2:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y31_N28 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:3:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y30_N0  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y42_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:5:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X38_Y29_N22 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:6:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y29_N8  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAC8411:\gen_FE_DAC_TP:7:FE_DAC_TP_inst|Selector9~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y37_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                              ; PLL_4              ; 970     ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                                                 ; PLL_3              ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                                                                                                                                                                 ; PLL_3              ; 2123    ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                                                                                                                                                                 ; PLL_3              ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4]                                                                                                                                                                                                                                                                 ; PLL_3              ; 1424    ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|SCRATCH_PAD[0]~3                                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg10_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y38_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg17_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y36_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg1_o[0]~3                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg26_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg27_o[7]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y33_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg28_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y33_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg29_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y36_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg2_o[0]~3                                                                                                                                                                                                                                                                                                      ; LCCOMB_X34_Y35_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg30_o[0]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg31_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg32_o[0]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg33_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg34_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg35_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg36_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg37_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg38_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg39_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg40_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y35_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg41_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y36_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg42_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg43_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg44_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg45_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg46_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y36_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg47_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg48_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X38_Y35_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg4_o[2]~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y35_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg53_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg54_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg55_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg56_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y36_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg57_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y36_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg58_o[0]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y35_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg59_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y31_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg5_o[0]~4                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y36_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg60_o[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y31_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg6_o[0]~3                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y36_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg7_o[0]~3                                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y35_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg8_o[0]~1                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y38_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DUNE_DAT_Registers:DUNE_DAT_Registers_inst|reg9_o[0]~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y36_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_addr_ack                                                                                                                                                                                                                                                                                                                 ; FF_X33_Y34_N31     ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_send_reg_addr_ack                                                                                                                                                                                                                                                                                                             ; FF_X29_Y34_N31     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_STATE.s_write_data                                                                                                                                                                                                                                                                                                                    ; FF_X31_Y34_N5      ; 25      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_addr[0]~0                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X26_Y30_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]~13                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y34_N28 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_bit_cnt[1]~17                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y34_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_reg_addr[0]~1                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y37_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|I2C_reg_data[0]~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X25_Y37_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|REG_DIN~0                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X31_Y33_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2CSLAVE:I2CSLAVE|Selector27~6                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y35_N20 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|BYTE_CNT[0]~2                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y50_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|I2C_DOUT_T[13]~4                                                                                                                                                                                                                                                                                                               ; LCCOMB_X45_Y50_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|I2C_DOUT_T[5]~3                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y50_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y49_N30 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                               ; FF_X45_Y50_N17     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|I2C_bit_cnt[0]~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y49_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X47_Y49_N14 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                                     ; FF_X44_Y50_N21     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X44_Y51_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD1_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X44_Y50_N28 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|BYTE_CNT[0]~2                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y47_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|I2C_DOUT_T[0]~4                                                                                                                                                                                                                                                                                                                ; LCCOMB_X52_Y47_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|I2C_DOUT_T[9]~3                                                                                                                                                                                                                                                                                                                ; LCCOMB_X52_Y47_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y47_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                               ; FF_X52_Y47_N3      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|I2C_bit_cnt[0]~2                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y47_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y47_N20 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                                     ; FF_X55_Y47_N3      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y47_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:CD2_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y47_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|BYTE_CNT[1]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y42_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_DOUT_T[12]~4                                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y43_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_DOUT_T[6]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y43_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y41_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X44_Y43_N25     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|I2C_bit_cnt[2]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X45_Y41_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y41_N0  ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X42_Y41_N29     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y43_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:0:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y41_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|BYTE_CNT[3]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X50_Y45_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_DOUT_T[0]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y46_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_DOUT_T[8]~4                                                                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y46_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y42_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X49_Y45_N3      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|I2C_bit_cnt[4]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y42_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X50_Y46_N28 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X50_Y43_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X48_Y46_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:1:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y43_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|BYTE_CNT[2]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y49_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_DOUT_T[7]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y50_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_DOUT_T[8]~4                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y50_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X55_Y48_N2  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X53_Y49_N1      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|I2C_bit_cnt[3]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y50_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y50_N16 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X55_Y48_N13     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y50_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:2:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y48_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|BYTE_CNT[3]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y45_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_DOUT_T[0]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y44_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_DOUT_T[8]~4                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y44_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X57_Y45_N14 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X56_Y45_N1      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|I2C_bit_cnt[2]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y44_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X59_Y44_N4  ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X57_Y45_N23     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X55_Y45_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:3:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X57_Y45_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|BYTE_CNT[2]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y53_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_DOUT_T[0]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y53_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_DOUT_T[8]~4                                                                                                                                                                                                                                                                                                   ; LCCOMB_X48_Y53_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y53_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X44_Y53_N11     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|I2C_bit_cnt[4]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y54_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X41_Y54_N30 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X41_Y53_N5      ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y53_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:4:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y53_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|BYTE_CNT[2]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y41_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_DOUT_T[0]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y42_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_DOUT_T[10]~4                                                                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y42_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X55_Y41_N28 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X53_Y43_N27     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|I2C_bit_cnt[3]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y42_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X53_Y39_N24 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X52_Y41_N19     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y42_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:5:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y41_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|BYTE_CNT[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X55_Y52_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_DOUT_T[0]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y52_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_DOUT_T[13]~4                                                                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y52_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X55_Y53_N22 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X55_Y52_N25     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|I2C_bit_cnt[3]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y53_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X54_Y54_N20 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X54_Y52_N21     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X53_Y52_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:6:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X54_Y52_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|BYTE_CNT[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X50_Y51_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_DOUT_T[10]~4                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y51_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_DOUT_T[7]~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X50_Y51_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_DOUT~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y52_N20 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_STATE.s_idle                                                                                                                                                                                                                                                                                                  ; FF_X49_Y51_N1      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|I2C_bit_cnt[2]~2                                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y52_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|LessThan0~1                                                                                                                                                                                                                                                                                                       ; LCCOMB_X49_Y54_N20 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|SDA_OUT~en                                                                                                                                                                                                                                                                                                        ; FF_X45_Y52_N31     ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|Selector19~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y51_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2c_master:\gen_FE_INA:7:FE_INA226_master|Selector86~7                                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y52_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y66_N0     ; 1643    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X0_Y66_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X24_Y49_N1      ; 61      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X20_Y49_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X20_Y50_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_tdo_mux~0                              ; LCCOMB_X19_Y48_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~2            ; LCCOMB_X23_Y47_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~28                           ; LCCOMB_X23_Y48_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                              ; FF_X24_Y48_N3      ; 177     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                              ; FF_X22_Y48_N17     ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~30                           ; LCCOMB_X24_Y48_N16 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][4]                              ; FF_X26_Y48_N9      ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][7]                              ; FF_X23_Y47_N19     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~8                              ; LCCOMB_X24_Y48_N8  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~13              ; LCCOMB_X19_Y49_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~14              ; LCCOMB_X20_Y50_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                 ; LCCOMB_X25_Y49_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                       ; LCCOMB_X20_Y50_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~2                     ; LCCOMB_X24_Y48_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~14                    ; LCCOMB_X23_Y48_N26 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]~17      ; LCCOMB_X20_Y50_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~22 ; LCCOMB_X19_Y50_N14 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~23 ; LCCOMB_X20_Y50_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X24_Y49_N27     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X24_Y49_N19     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X24_Y49_N15     ; 66      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X20_Y50_N9      ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X24_Y49_N8  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X24_Y49_N31     ; 53      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X23_Y47_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X19_Y43_N10 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X19_Y43_N16 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X22_Y45_N15     ; 174     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X22_Y45_N30 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X18_Y48_N16 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X18_Y48_N10 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X22_Y46_N17     ; 829     ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]~1                                                                                                                                                                                               ; LCCOMB_X17_Y51_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X22_Y45_N10 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X22_Y45_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                       ; LCCOMB_X19_Y45_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X19_Y46_N14 ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_emi:auto_generated|counter_reg_bit[7]~0                                                         ; LCCOMB_X23_Y42_N26 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_cki:auto_generated|counter_reg_bit[4]~0                                                                        ; LCCOMB_X19_Y45_N28 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X19_Y46_N28 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X23_Y42_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X16_Y48_N4  ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X16_Y48_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]~5                                                                                                                                                                                                         ; LCCOMB_X16_Y48_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                           ; LCCOMB_X20_Y45_N10 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]~34                                                                                                                                                                                                                           ; LCCOMB_X18_Y48_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X18_Y48_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X18_Y48_N8  ; 540     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[0]~1                                                                                                                                ; LCCOMB_X31_Y47_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_73g:auto_generated|eq_node[1]~0                                                                                                                                ; LCCOMB_X31_Y47_N26 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                              ; FF_X34_Y46_N27     ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                             ; LCCOMB_X30_Y47_N26 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                              ; LCCOMB_X26_Y49_N16 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                              ; LCCOMB_X26_Y49_N26 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                ; FF_X25_Y47_N17     ; 355     ; Async. clear               ; yes    ; Global Clock         ; GCLK21           ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]~1                                                                                                                                                                                                        ; LCCOMB_X25_Y50_N12 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                           ; LCCOMB_X31_Y46_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                            ; LCCOMB_X37_Y43_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                                ; LCCOMB_X29_Y45_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                      ; LCCOMB_X59_Y42_N2  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_oki:auto_generated|counter_reg_bit[6]~0                                                                  ; LCCOMB_X45_Y43_N22 ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_8ki:auto_generated|counter_reg_bit[3]~0                                                                                 ; LCCOMB_X29_Y45_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_s6j:auto_generated|counter_reg_bit[0]~0                                                                                    ; LCCOMB_X30_Y45_N8  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                            ; LCCOMB_X45_Y43_N24 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~8                                                                                                                                                                                                                       ; LCCOMB_X25_Y46_N26 ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~9                                                                                                                                                                                                                       ; LCCOMB_X25_Y46_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                                  ; LCCOMB_X25_Y46_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                    ; LCCOMB_X27_Y48_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]~34                                                                                                                                                                                                                                    ; LCCOMB_X25_Y50_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                               ; LCCOMB_X26_Y49_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                        ; LCCOMB_X26_Y49_N12 ; 219     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys_rst:sys_rst_inst|RST_OUT                                                                                                                                                                                                                                                                                                                                ; FF_X32_Y22_N9      ; 101     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys_rst:sys_rst_inst|RST_OUT                                                                                                                                                                                                                                                                                                                                ; FF_X32_Y22_N9      ; 2270    ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|wire_pll1_clk[0]                        ; PLL_4          ; 970     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[1]                           ; PLL_3          ; 34      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[2]                           ; PLL_3          ; 2123    ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[3]                           ; PLL_3          ; 17      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4]                           ; PLL_3          ; 1424    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X0_Y66_N0 ; 1643    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X22_Y46_N17 ; 829     ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all          ; FF_X25_Y47_N17 ; 355     ; 0                                    ; Global Clock         ; GCLK21           ; --                        ;
; sys_rst:sys_rst_inst|RST_OUT                                                                                          ; FF_X32_Y22_N9  ; 2270    ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 540     ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_gi24:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 8192         ; 171          ; 8192         ; 171          ; yes                    ; no                      ; yes                    ; no                      ; 1400832 ; 8192                        ; 171                         ; 8192                        ; 171                         ; 1400832             ; 171  ; None ; M9K_X46_Y39_N0, M9K_X46_Y41_N0, M9K_X21_Y42_N0, M9K_X21_Y39_N0, M9K_X35_Y49_N0, M9K_X35_Y50_N0, M9K_X35_Y51_N0, M9K_X60_Y36_N0, M9K_X21_Y47_N0, M9K_X5_Y31_N0, M9K_X46_Y32_N0, M9K_X21_Y37_N0, M9K_X5_Y32_N0, M9K_X35_Y43_N0, M9K_X21_Y38_N0, M9K_X35_Y47_N0, M9K_X60_Y25_N0, M9K_X35_Y14_N0, M9K_X21_Y25_N0, M9K_X60_Y18_N0, M9K_X35_Y23_N0, M9K_X21_Y21_N0, M9K_X35_Y22_N0, M9K_X46_Y25_N0, M9K_X35_Y6_N0, M9K_X35_Y17_N0, M9K_X46_Y28_N0, M9K_X60_Y22_N0, M9K_X46_Y21_N0, M9K_X46_Y19_N0, M9K_X35_Y24_N0, M9K_X46_Y15_N0, M9K_X5_Y22_N0, M9K_X35_Y30_N0, M9K_X21_Y22_N0, M9K_X21_Y14_N0, M9K_X35_Y11_N0, M9K_X35_Y15_N0, M9K_X21_Y7_N0, M9K_X35_Y44_N0, M9K_X35_Y16_N0, M9K_X35_Y36_N0, M9K_X21_Y29_N0, M9K_X5_Y28_N0, M9K_X21_Y18_N0, M9K_X35_Y21_N0, M9K_X35_Y19_N0, M9K_X35_Y39_N0, M9K_X12_Y27_N0, M9K_X35_Y35_N0, M9K_X60_Y42_N0, M9K_X21_Y51_N0, M9K_X21_Y46_N0, M9K_X35_Y18_N0, M9K_X12_Y13_N0, M9K_X21_Y24_N0, M9K_X12_Y23_N0, M9K_X21_Y34_N0, M9K_X21_Y30_N0, M9K_X12_Y24_N0, M9K_X21_Y31_N0, M9K_X12_Y36_N0, M9K_X21_Y33_N0, M9K_X21_Y17_N0, M9K_X35_Y40_N0, M9K_X21_Y45_N0, M9K_X12_Y16_N0, M9K_X35_Y27_N0, M9K_X46_Y23_N0, M9K_X35_Y32_N0, M9K_X46_Y16_N0, M9K_X35_Y20_N0, M9K_X21_Y27_N0, M9K_X46_Y24_N0, M9K_X21_Y13_N0, M9K_X21_Y19_N0, M9K_X35_Y7_N0, M9K_X21_Y6_N0, M9K_X35_Y9_N0, M9K_X21_Y23_N0, M9K_X5_Y27_N0, M9K_X21_Y28_N0, M9K_X12_Y31_N0, M9K_X12_Y29_N0, M9K_X12_Y28_N0, M9K_X5_Y24_N0, M9K_X12_Y25_N0, M9K_X5_Y30_N0, M9K_X12_Y20_N0, M9K_X12_Y33_N0, M9K_X5_Y16_N0, M9K_X46_Y22_N0, M9K_X12_Y19_N0, M9K_X12_Y21_N0, M9K_X12_Y22_N0, M9K_X5_Y23_N0, M9K_X21_Y11_N0, M9K_X5_Y19_N0, M9K_X21_Y20_N0, M9K_X46_Y11_N0, M9K_X5_Y21_N0, M9K_X21_Y12_N0, M9K_X21_Y8_N0, M9K_X12_Y15_N0, M9K_X12_Y12_N0, M9K_X21_Y15_N0, M9K_X35_Y31_N0, M9K_X5_Y29_N0, M9K_X12_Y14_N0, M9K_X21_Y9_N0, M9K_X12_Y17_N0, M9K_X21_Y16_N0, M9K_X12_Y44_N0, M9K_X5_Y39_N0, M9K_X5_Y25_N0, M9K_X5_Y41_N0, M9K_X12_Y43_N0, M9K_X21_Y49_N0, M9K_X21_Y48_N0, M9K_X21_Y44_N0, M9K_X21_Y40_N0, M9K_X21_Y41_N0, M9K_X5_Y44_N0, M9K_X21_Y50_N0, M9K_X21_Y43_N0, M9K_X12_Y49_N0, M9K_X12_Y41_N0, M9K_X12_Y48_N0, M9K_X12_Y35_N0, M9K_X12_Y37_N0, M9K_X5_Y36_N0, M9K_X21_Y35_N0, M9K_X5_Y40_N0, M9K_X12_Y30_N0, M9K_X46_Y34_N0, M9K_X21_Y36_N0, M9K_X12_Y39_N0, M9K_X12_Y42_N0, M9K_X12_Y32_N0, M9K_X12_Y34_N0, M9K_X12_Y40_N0, M9K_X5_Y34_N0, M9K_X21_Y26_N0, M9K_X12_Y38_N0, M9K_X60_Y11_N0, M9K_X46_Y30_N0, M9K_X46_Y26_N0, M9K_X35_Y26_N0, M9K_X46_Y29_N0, M9K_X46_Y27_N0, M9K_X21_Y32_N0, M9K_X35_Y28_N0, M9K_X60_Y26_N0, M9K_X46_Y20_N0, M9K_X35_Y13_N0, M9K_X35_Y33_N0, M9K_X12_Y26_N0, M9K_X35_Y25_N0, M9K_X35_Y8_N0, M9K_X35_Y29_N0, M9K_X35_Y38_N0, M9K_X35_Y42_N0, M9K_X46_Y38_N0, M9K_X35_Y46_N0, M9K_X5_Y17_N0, M9K_X35_Y37_N0, M9K_X46_Y40_N0, M9K_X35_Y34_N0, M9K_X35_Y41_N0, M9K_X35_Y45_N0, M9K_X5_Y38_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8924:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 66           ; 128          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 8448    ; 128                         ; 66                          ; 128                         ; 66                          ; 8448                ; 2    ; None ; M9K_X60_Y38_N0, M9K_X60_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------------+
; Routing Usage Summary                                         ;
+-----------------------------------+---------------------------+
; Routing Resource Type             ; Usage                     ;
+-----------------------------------+---------------------------+
; Block interconnects               ; 13,532 / 232,464 ( 6 % )  ;
; C16 interconnects                 ; 447 / 6,642 ( 7 % )       ;
; C4 interconnects                  ; 7,423 / 136,080 ( 5 % )   ;
; Direct links                      ; 1,889 / 232,464 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 2,640 ( 0 % )         ;
; Global clocks                     ; 9 / 30 ( 30 % )           ;
; Interquad Reference Clock Outputs ; 0 / 2 ( 0 % )             ;
; Interquad TXRX Clocks             ; 0 / 16 ( 0 % )            ;
; Interquad TXRX PCSRX outputs      ; 0 / 8 ( 0 % )             ;
; Interquad TXRX PCSTX outputs      ; 0 / 8 ( 0 % )             ;
; Local interconnects               ; 5,522 / 73,920 ( 7 % )    ;
; R24 interconnects                 ; 444 / 6,930 ( 6 % )       ;
; R4 interconnects                  ; 7,167 / 190,740 ( 4 % )   ;
+-----------------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.94) ; Number of LABs  (Total = 784) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 104                           ;
; 2                                           ; 41                            ;
; 3                                           ; 22                            ;
; 4                                           ; 13                            ;
; 5                                           ; 20                            ;
; 6                                           ; 13                            ;
; 7                                           ; 12                            ;
; 8                                           ; 25                            ;
; 9                                           ; 16                            ;
; 10                                          ; 31                            ;
; 11                                          ; 20                            ;
; 12                                          ; 23                            ;
; 13                                          ; 29                            ;
; 14                                          ; 43                            ;
; 15                                          ; 68                            ;
; 16                                          ; 304                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.08) ; Number of LABs  (Total = 784) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 450                           ;
; 1 Clock                            ; 607                           ;
; 1 Clock enable                     ; 259                           ;
; 1 Sync. clear                      ; 24                            ;
; 1 Sync. load                       ; 9                             ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 130                           ;
; 2 Clocks                           ; 152                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.90) ; Number of LABs  (Total = 784) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 35                            ;
; 2                                            ; 77                            ;
; 3                                            ; 16                            ;
; 4                                            ; 23                            ;
; 5                                            ; 13                            ;
; 6                                            ; 7                             ;
; 7                                            ; 9                             ;
; 8                                            ; 11                            ;
; 9                                            ; 7                             ;
; 10                                           ; 8                             ;
; 11                                           ; 10                            ;
; 12                                           ; 12                            ;
; 13                                           ; 11                            ;
; 14                                           ; 14                            ;
; 15                                           ; 16                            ;
; 16                                           ; 23                            ;
; 17                                           ; 24                            ;
; 18                                           ; 21                            ;
; 19                                           ; 28                            ;
; 20                                           ; 43                            ;
; 21                                           ; 30                            ;
; 22                                           ; 31                            ;
; 23                                           ; 41                            ;
; 24                                           ; 27                            ;
; 25                                           ; 31                            ;
; 26                                           ; 33                            ;
; 27                                           ; 33                            ;
; 28                                           ; 26                            ;
; 29                                           ; 36                            ;
; 30                                           ; 21                            ;
; 31                                           ; 16                            ;
; 32                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 5.43) ; Number of LABs  (Total = 784) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 169                           ;
; 2                                               ; 154                           ;
; 3                                               ; 64                            ;
; 4                                               ; 72                            ;
; 5                                               ; 44                            ;
; 6                                               ; 26                            ;
; 7                                               ; 31                            ;
; 8                                               ; 38                            ;
; 9                                               ; 27                            ;
; 10                                              ; 22                            ;
; 11                                              ; 29                            ;
; 12                                              ; 15                            ;
; 13                                              ; 17                            ;
; 14                                              ; 14                            ;
; 15                                              ; 15                            ;
; 16                                              ; 35                            ;
; 17                                              ; 3                             ;
; 18                                              ; 2                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.76) ; Number of LABs  (Total = 784) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 143                           ;
; 3                                            ; 66                            ;
; 4                                            ; 57                            ;
; 5                                            ; 39                            ;
; 6                                            ; 19                            ;
; 7                                            ; 26                            ;
; 8                                            ; 29                            ;
; 9                                            ; 37                            ;
; 10                                           ; 29                            ;
; 11                                           ; 21                            ;
; 12                                           ; 14                            ;
; 13                                           ; 17                            ;
; 14                                           ; 44                            ;
; 15                                           ; 27                            ;
; 16                                           ; 23                            ;
; 17                                           ; 15                            ;
; 18                                           ; 13                            ;
; 19                                           ; 16                            ;
; 20                                           ; 25                            ;
; 21                                           ; 8                             ;
; 22                                           ; 20                            ;
; 23                                           ; 10                            ;
; 24                                           ; 8                             ;
; 25                                           ; 17                            ;
; 26                                           ; 16                            ;
; 27                                           ; 8                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 4                             ;
; 31                                           ; 6                             ;
; 32                                           ; 2                             ;
; 33                                           ; 3                             ;
; 34                                           ; 2                             ;
; 35                                           ; 1                             ;
; 36                                           ; 3                             ;
; 37                                           ; 0                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                   ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                                       ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; 0 such failures found.                                                   ; I/O                    ; 10 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                    ; 10 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                                             ; None     ; ----                                                                     ; Differential Signaling ;                                       ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination    ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                 ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                ; 221          ; 0            ; 221          ; 0            ; 0            ; 236       ; 221          ; 0            ; 236       ; 236       ; 0            ; 164          ; 0            ; 0            ; 46           ; 0            ; 164          ; 46           ; 0            ; 0            ; 10           ; 164          ; 0            ; 0            ; 0            ; 0            ; 0            ; 236       ; 197          ; 0            ;
; Total Unchecked           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable        ; 15           ; 236          ; 15           ; 236          ; 236          ; 0         ; 15           ; 236          ; 0         ; 0         ; 236          ; 72           ; 236          ; 236          ; 190          ; 236          ; 72           ; 190          ; 236          ; 236          ; 226          ; 72           ; 236          ; 236          ; 236          ; 236          ; 236          ; 0         ; 39           ; 236          ;
; Total Fail                ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLK_DAQ_P                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_CLK_64MHZ_SYS_P       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_CLK_64MHZ_SYS_P       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_FPGA_CD_INA_SCL       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_FPGA_CD_INA_SCL       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SCL[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_CMOS_MODE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_PAD_RESET             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_CHIP_ID               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_CMOS_MODE             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_PAD_RESET             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_CHIP_ID               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_FASTCOMMAND_IN_P      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_FASTCOMMAND_IN_P      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_LVDS_SDA_C2W_P        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_I2C_LVDS_SDA_W2C_P    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_I2C_LVDS_SDA_W2C_P    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_I2C_LVDS_SCL_P        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_I2C_LVDS_SCL_P        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_AMON_CSA              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_AMON_CSB              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_AMON_CSC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_AMON_INH              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_AMON_CSA              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_AMON_CSB              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_AMON_CSC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_AMON_INH              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_MonADC_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_MonADC_SCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_MonADC_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_MonADC_SCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_IN_TST_SEL[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_CALI_CS[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INS_PLS_CS[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_INH_ARR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_CSA               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_CSB               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_TEST_CSC               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; EXT_PULSE_CNTL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_MonADC_CS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_MonADC_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_TP_SYNC               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_TP_SCK                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_TP_DIN                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_SYNC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_DAC_TP_DIN[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC1_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC2_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC3_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC4_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC5_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC6_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC7_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC8_POR_NAND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_CD1_ADD_VDD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_CD1_ADD_GND           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_ADC_I2C_ADD2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_ADC_I2C_ADD3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_CD2_ADD_VDD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_CD2_ADD_GND           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_ADC_I2C_ADD2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_ADC_I2C_ADD3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC1_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC2_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC3_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC4_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC5_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC6_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC7_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC8_CHIP_ACTIVE          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TST_SEL[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_MonADC_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_MonADC_SCK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_INH[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_IN_SEL           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_CSA              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_CSB              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_TEST_CSC              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_ADC_N_SYNC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_ADC_N_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_ADC_N_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_ADC_P_SYNC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_ADC_P_SCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; DAC_ADC_P_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_P_TST_CSA             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_P_TST_CSB             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_P_TST_CSC             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_P_TST_AMON_INH        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_N_TST_CSA             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_N_TST_CSB             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_N_TST_CSC             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; ADC_N_TST_AMON_INH        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MISC_U1_IO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MISC_U1_IO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MISC_U1_IO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MISC_U1_IO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MISC_U1_IO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; MISC_U1_IO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_FPGA_CD_INA_SDA       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_FPGA_CD_INA_SDA       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FE_INA_SDA[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK_64MHZ_SYS_P           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FASTCOMMAND_IN_P          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_I2C_LVDS_SDA_C2W_P    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_I2C_LVDS_SDA_C2W_P    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_LVDS_SDA_W2C_P        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_LVDS_SCL_P            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_CONTROL[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD2_CONTROL[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD1_CONTROL[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD2_CONTROL[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD1_CONTROL[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD2_CONTROL[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD1_CONTROL[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD2_CONTROL[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD2_CONTROL[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD1_CONTROL[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_RO_OUT[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD1_MonADC_SDO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CD2_MonADC_SDO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_MonADC_SDO[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FE_MonADC_SDO[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK_DAQ_P(n)              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_CLK_64MHZ_SYS_P(n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_CLK_64MHZ_SYS_P(n)    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_FASTCOMMAND_IN_P(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_FASTCOMMAND_IN_P(n)   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_LVDS_SDA_C2W_P(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_I2C_LVDS_SDA_W2C_P(n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_I2C_LVDS_SDA_W2C_P(n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_I2C_LVDS_SCL_P(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_I2C_LVDS_SCL_P(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CLK_64MHZ_SYS_P(n)        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; FASTCOMMAND_IN_P(n)       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD2_I2C_LVDS_SDA_C2W_P(n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; CD1_I2C_LVDS_SDA_C2W_P(n) ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_LVDS_SDA_W2C_P(n)     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
; I2C_LVDS_SCL_P(n)         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ;
+---------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 20 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; On                         ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (119006): Selected device EP4CGX50DF27C7 for design "DUNE_DAT_FPGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" has been set to clock2 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX75DF27C7 is compatible
    Info (176445): Device EP4CGX75DF27I7 is compatible
    Info (176445): Device EP4CGX50DF27I7 is compatible
    Info (176445): Device EP4CGX150DF27C7 is compatible
    Info (176445): Device EP4CGX150DF27I7 is compatible
    Info (176445): Device EP4CGX150DF27I7AF is compatible
    Info (176445): Device EP4CGX110DF27C7 is compatible
    Info (176445): Device EP4CGX110DF27I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location AC7
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location D6
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location E6
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location D5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location F6
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176674): Following 16 pins are differential I/O pins but do not have their complement pins. Hence, the Fitter automatically created the complement pins.
    Warning (176118): Pin "CLK_DAQ_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CLK_DAQ_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 32
    Warning (176118): Pin "CD1_CLK_64MHZ_SYS_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD1_CLK_64MHZ_SYS_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 41
    Warning (176118): Pin "CD2_CLK_64MHZ_SYS_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD2_CLK_64MHZ_SYS_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 42
    Warning (176118): Pin "CD1_FASTCOMMAND_IN_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD1_FASTCOMMAND_IN_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 81
    Warning (176118): Pin "CD2_FASTCOMMAND_IN_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD2_FASTCOMMAND_IN_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 82
    Warning (176118): Pin "I2C_LVDS_SDA_C2W_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "I2C_LVDS_SDA_C2W_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 87
    Warning (176118): Pin "CD1_I2C_LVDS_SDA_W2C_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD1_I2C_LVDS_SDA_W2C_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 90
    Warning (176118): Pin "CD2_I2C_LVDS_SDA_W2C_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD2_I2C_LVDS_SDA_W2C_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 91
    Warning (176118): Pin "CD1_I2C_LVDS_SCL_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD1_I2C_LVDS_SCL_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 92
    Warning (176118): Pin "CD2_I2C_LVDS_SCL_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD2_I2C_LVDS_SCL_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 93
    Warning (176118): Pin "CLK_64MHZ_SYS_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CLK_64MHZ_SYS_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 40
    Warning (176118): Pin "FASTCOMMAND_IN_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "FASTCOMMAND_IN_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 80
    Warning (176118): Pin "CD2_I2C_LVDS_SDA_C2W_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD2_I2C_LVDS_SDA_C2W_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 89
    Warning (176118): Pin "CD1_I2C_LVDS_SDA_C2W_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "CD1_I2C_LVDS_SDA_C2W_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 88
    Warning (176118): Pin "I2C_LVDS_SDA_W2C_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "I2C_LVDS_SDA_W2C_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 86
    Warning (176118): Pin "I2C_LVDS_SCL_P" is a differential I/O pin but does not have its complement pin. Hence, fitter automatically created the complement pin "I2C_LVDS_SCL_P(n)" File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DUNE_DAT_FPGA.vhd Line: 85
Warning (176125): The input ports of the PLL DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|pll1 and the PLL DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v Line: 79
    Warning (176122): Input clock frequency of PLL DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|pll1 differs from input clock frequency of PLL DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1 File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v Line: 79
Info (15535): Implemented PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" as GPLL PLL type File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 25, clock division of 16, and phase shift of 0 degrees (0 ps) for DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 125, clock division of 128, and phase shift of 0 degrees (0 ps) for DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[2] port File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 25, clock division of 32, and phase shift of 0 degrees (0 ps) for DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[3] port File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
    Info (15099): Implementing clock multiplication of 25, clock division of 64, and phase shift of 0 degrees (0 ps) for DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] port File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Info (15535): Implemented PLL "DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|pll1" as GPLL PLL type File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v Line: 43
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUNE_DAT_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLK_64MHZ_SYS_P was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register I2CSLAVE:I2CSLAVE|REG_ADDRESS[7] is being clocked by CLK_64MHZ_SYS_P
Warning (332060): Node: ADC_RO_OUT[7] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:7:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[7]
Warning (332060): Node: ADC_RO_OUT[4] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:4:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[4]
Warning (332060): Node: ADC_RO_OUT[5] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:5:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[5]
Warning (332060): Node: ADC_RO_OUT[6] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:6:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[6]
Warning (332060): Node: ADC_RO_OUT[3] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:3:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[3]
Warning (332060): Node: ADC_RO_OUT[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:0:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[0]
Warning (332060): Node: ADC_RO_OUT[1] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:1:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[1]
Warning (332060): Node: ADC_RO_OUT[2] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register COLDADC_RO_CNT:\gen_ro_cnt:2:ro_inst|ro_cnt[1] is being clocked by ADC_RO_OUT[2]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 15.625
    Warning (332056): Node: DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 15.625
    Warning (332056): Node: DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 15.625
    Warning (332056): Node: DAT_PLL_inst|altpll_component|auto_generated|pll1|clk[4] was found missing 1 generated clock that corresponds to a base clock with a period of: 15.625
    Warning (332056): Node: DAT_PLL2_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 16.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node DAT_PLL2:DAT_PLL2_inst|altpll:altpll_component|DAT_PLL2_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4) File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll2_altpll.v Line: 79
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176353): Automatically promoted node DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_3) File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 82
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_3) File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 82
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C3 of PLL_3) File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 82
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C1 of PLL_3) File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 82
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sys_rst:sys_rst_inst|RST_OUT  File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/sys_rst.vhd Line: 33
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[0] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[1] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[2] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[3] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[4] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[5] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[6] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:\gen_FE_DAC_TP:4:FE_DAC_TP_inst|CLK_CNT[7] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:DAC_TP_inst|CLK_CNT[5] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176357): Destination node DAC8411:DAC_TP_inst|CLK_CNT[7] File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/SRC/DAC8411.vhd Line: 94
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:dac_fe5|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga/17.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "MISC_U1_IO[4]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15064): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" output port clk[2] feeds output pin "MISC_U1_IO[3]~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15064): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" output port clk[4] feeds output pin "DAC_ADC_P_SCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15064): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" output port clk[4] feeds output pin "DAC_ADC_N_SCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15064): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" output port clk[4] feeds output pin "FE_DAC_TP_SCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15064): PLL "DAT_PLL:DAT_PLL_inst|altpll:altpll_component|DAT_PLL_altpll:auto_generated|pll1" output port clk[4] feeds output pin "DAC_TP_SCK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/db/dat_pll_altpll.v Line: 45
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLK_100MHz_OSC_P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLK_100MHz_OSC_P(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLK_125MHz_OSC_P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLK_125MHz_OSC_P(n)" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MISC_U1_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MISC_U1_IO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SBND_CLK_P" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SBND_CLK_P(n)" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X35_Y34 to location X45_Y44
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 1.06 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/output_files/DUNE_DAT_FPGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 6861 megabytes
    Info: Processing ended: Tue Jan 10 18:23:50 2023
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Jillian/OneDrive - Brookhaven National Laboratory/Documents/DUNE/DAT/DUNE_DAT_FPGA_V2B/output_files/DUNE_DAT_FPGA.fit.smsg.


