
半導体プロセス・テクノロジの絶え間ない進化により、組込みシステムの高集積化や、高機能化、高性能化が進んでいます。高性能メモリ・システムは、性能向上によって大きな利点を実現する一方で、ソフト・エラーの影響に重点を置く必要性が増大しています。
電源電圧の低電圧化に伴い、集積回路はさまざまな種類の電磁放射線や粒子放射線の影響を受けやすくなっています。また、組込みシステムの DRAM メモリ・サイズが数百 M バイト規模になると、自然発生するアルファ粒子に起因するソフト・エラーが許容レベルを超える可能性もあります。さらに、インタフェース速度が 1 Gbps を超えると、過剰なノイズやジッタによって外部メモリとの間の伝送ラインにエラーが発生する可能性も高まります。 
誤り訂正コードによるソフト・エラー耐性
ソフト・エラー発生率の増加を受けて、多くの設計者が外部 DDR メモリへの誤り訂正コード (ECC) の追加を検討し始めています。ECC を使用すれば、シングル・ビット・エラーを訂正し、システム障害の可能性を大幅に低減することが可能です。アルテラの SoC は、ECC をサポートするのに最適なデバイスです。必要なロジック機能をすべて統合しているため、DDR メモリの幅を拡張するだけで外部メモリの ECC を実現できます (図 1 参照)。
図 1. 一般的な外部 DDR メモリ・アーキテクチャ
ソフト・エラー耐性に対するシステム・レベルのアプローチ
アルテラ SoC は、大容量内部メモリ (特に 512 KB レベル 2 キャッシュおよびオンチップ・ペリフェラル内のデータ・バッファ) の ECC サポートにより、ソフト・エラー耐性をさらに強化します。
高性能組込みシステムは、多くの場合、高スループット実現のために外部 DDR に対して 32 ビット・データ・バスを採用しており、ECC によるソフト・エラー耐性の強化が要求されます。アルテラ SoC を使用すれば、ECC と 32 ビット・インタフェースを高性能かつ高信頼に組み合わせることが可能になります。 
関連リンク:
オンライン・セミナー: アルテラ SoC の誤り訂正コードによる DRAM のソフト・エラー低減
ホワイトペーパー:  Error Correction Code in SoC FPGA-based Embedded Systems (英語版・PDF)
アルテラ SoC の概要
ホワイトペーパー: Enhancing Robust SEU Mitigation with 28-nm FPGAs (英語版・PDF)
アルテラ SoC ベースの組込みシステムにおける誤り訂正コード
