============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  11:14:25 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               4867  10634.490     0.000    10634.490 <none> (D)  
  a_module               align_mantisa                  498   1000.692     0.000     1000.692 <none> (D)  
  e_module               Extract                        618   1030.446     0.000     1030.446 <none> (D)  
  n_module               Normalization                  497    869.706     0.000      869.706 <none> (D)  
  o_module               Operation                      537    944.604     0.000      944.604 <none> (D)  
  p0                     pipeline_extract_align         461   1316.358     0.000     1316.358 <none> (D)  
  p1                     pipeline_align_op              407   1161.432     0.000     1161.432 <none> (D)  
  p2                     pipeline_op_norm               248    705.888     0.000      705.888 <none> (D)  
  p3                     pipeline_norm_res              457   1299.258     0.000     1299.258 <none> (D)  
  p4                     pipeline_res_out               215    613.206     0.000      613.206 <none> (D)  
  r_module               Result_and_exception           889   1597.140     0.000     1597.140 <none> (D)  
  (D) = wireload is default in technology library
