<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>基于FPGA的DDS任意波形发生器设计 - 编程鬼谷子的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="基于FPGA的DDS任意波形发生器设计" />
<meta property="og:description" content="一、简介
DDS技术最初是作为频率合成技术提出的，由于其易于控制，相位连续，输出频率稳定度高，分辨率高, 频率转换速度快等优点，现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表，通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形，而且还可以利用各种编辑手段，产生传统函数发生器所不能产生的真正意义上的任意波形。 二、原理 根据傅立叶变换定理可知，任何周期信号都可以分解为一系列正弦或余弦信号之和，不失一般性，以正弦信号的产生为例详细说明直接数字频率合成技术的原理。比如一个频率为fc的正弦信号，其时域表达式为： 其相位表达式为： 从两式可以看出，正弦信号是关于相位的一个周期函数，下图更加直观的描述相位与幅度的关系，16个相位与16个幅度值相对应，即每一个相位值对应一个幅度值，比如1100对应的相位为3π/2,对应的幅度值为-1.
MATLAB实现EMD分析振动信号时的波形匹配延拓
相位和幅值的一一对应关系就好比存储器中地址和存储内容的关系，如果把一个周期内每个相位对应的幅度值存入存储器当中，那么对于任意频率的正弦信号，在任意时刻，只要已知相位Φ(t)，也就知道地址，就可通过查表得到s(t)。下图是DDS的基本结构框图：
相位累加器在每个时钟脉冲输入时，把频率控制字累加一次，相位累加器的输出数据就是信号的相位，用输出的数据作为波形存储器(ROM)的相位取样地址，这样就可以把存取在波形存储器内的波形抽样值经查找表查处，完成相位到幅值的转换。频率控制字相当于Φ(t)中的2πfc,相位控制字相当于Φ(t)中的θ0。 由于相位累加器字长的限制，相位累加器累加到一定值后，其输出将会溢出，这样波形存储器的地址就会循环一次，即意味着输出波形循环一周。故改变频率控制字即相位增量，就可以改变相位累加器的溢出时间，在时钟频率不变的条件下就可以改变输出频率。改变查表寻址的时钟频率，同样也可以改变输出波形的频率。 为了获得较高的频率分辨率，则只有增加相位累加器的字长N，故一般N都取值较大。但是受存储器容量的限制，存储器地址线的位数w不可能很大，一般都要小于N。这样存储器的地址线一般都只能接在相位累加器输出的高w位，而相位累加器输出余下的(N-W)个低位则只能被舍弃，这就是相位截断误差的来源。 DDS模块的输出频率fout是系统工作频率fc、相位累加器位数N及频率控制字K满足如下关系 频率分辨率，即频率的变化间隔
三、实现代码 利用matlab或者Guagle_wave工具生成波形文件，存入ROM。基于Quartus II平台，并且调用了ROM核。 module DDS ( sys_clk,sys_rst_n,freq_word,phase_word,wave_out);input sys_clk ; //系统工作时钟input sys_rst_n ; //复位，低有效input [31:0] freq_word ; //频率控制字，控制输出波形频率input [11:0] phase_word ; //相位控制字，控制初始相位output[9:0] wave_out ; //输出波形,位宽10bitreg [31:0] freq_word_reg ;reg [11:0] phase_word_reg ;reg [31:0] phase_adder ; //相位累加器reg [9:0] rom_address ; //存储深度2^10always @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1&#39;b0) begin freq_word_reg &lt;= 32&#39;h0000;endelse freq_word_reg &lt;= freq_word;endalways @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1&#39;b0) begin phase_word_reg &lt;= 12&#39;h0000;endelse phase_word_reg &lt;= phase_word;endalways @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1&#39;b0) begin phase_adder &lt;= 32&#39;h0000;endelse phase_adder &lt;= phase_adder &#43; freq_word_reg; //对频率控制字进行累加endalways @(posedge sys_clk or negedge sys_rst_n) begin if (sys_rst_n ==1&#39;b0) begin rom_address &lt;= 32&#39;h0000;endelse rom_address &lt;= phase_adder[31:20] &#43; phase_word_reg; endsin_rom DDS_ROM_U0 (." />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcguiguzi.github.io/posts/3ea0df72c6b58a994fd9a6088aeae142/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2024-01-10T09:09:50+08:00" />
<meta property="article:modified_time" content="2024-01-10T09:09:50+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程鬼谷子的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程鬼谷子的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">基于FPGA的DDS任意波形发生器设计</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p>一、简介</p> 
<div> 
 <span style="color:#000000;">      DDS技术最初是作为频率合成技术提出的，由于其易于控制，相位连续，输出频率稳定度高，分辨率高, 频率转换速度快等优点，现在被广泛应用于任意波形发生器(AWG)。基于DDS技术的任意波形发生器用高速存储器作为查找表，通过高速D/A转换器来合成出存储在存储器内的波形。所以它不仅能产生正弦、余弦、方波、三角波和锯齿波等常见波形，而且还可以利用各种编辑手段，产生传统函数发生器所不能产生的真正意义上的任意波形。</span> 
 <div>
     
  <div> 
   <span style="color:#000000;">二、原理</span> 
   <div> 
    <div> 
     <span style="color:#000000;">    根据傅立叶变换定理可知，任何周期信号都可以分解为一系列正弦或余弦信号之和，不失一般性，以正弦信号的产生为例详细说明直接数字频率合成技术的原理。比如一个频率为fc的正弦信号，其时域表达式为：</span> 
     <div style="text-align:center;"> 
      <p class="img-center"><img alt="" height="33" src="https://images2.imgbox.com/42/3a/9xNc4xc7_o.png" width="204"></p> 
      <div style="text-align:left;"> 
       <span style="color:#000000;">其相位表达式为：</span> 
       <div style="text-align:center;"> 
        <p class="img-center"><img alt="" height="28" src="https://images2.imgbox.com/12/29/DXRbqJHg_o.png" width="148"></p> 
        <p><span style="color:#000000;">从两式可以看出，正弦信号是关于相位的一个周期函数，下图更加直观的描述相位与幅度的关系，16个相位与16个幅度值相对应，即每一个相位值对应一个幅度值，比如1100对应的相位为3π/2,对应的幅度值为-1.</span></p> 
        <p><span style="color:#000000;"><a class="link-info" href="https://www.codedown123.com/80872.html" rel="nofollow" title="MATLAB实现EMD分析振动信号时的波形匹配延拓">MATLAB实现EMD分析振动信号时的波形匹配延拓</a></span></p> 
        <div style="text-align:center;"> 
         <p class="img-center"><img alt="" height="359" src="https://images2.imgbox.com/28/da/rWjP5D2d_o.png" width="829"></p> 
         <p><span style="color:#000000;">相位和幅值的一一对应关系就好比存储器中地址和存储内容的关系，如果把一个周期内每个相位对应的幅度值存入存储器当中，那么对于任意频率的正弦信号，在任意时刻，只要已知相位Φ(t)，也就知道地址，就可通过查表得到s(t)。下图是DDS的基本结构框图：</span></p> 
         <p style="text-align:center;"></p> 
         <p class="img-center"><img alt="" height="329" src="https://images2.imgbox.com/51/15/P1CCLlYg_o.png" width="757"></p> 
         <span style="color:#000000;">    相位累加器在每个时钟脉冲输入时，把频率控制字累加一次，相位累加器的输出数据就是信号的相位，用输出的数据作为波形存储器(ROM)的相位取样地址，这样就可以把存取在波形存储器内的波形抽样值经查找表查处，完成相位到幅值的转换。频率控制字相当于Φ(t)中的2πfc,相位控制字相当于Φ(t)中的θ0。</span> 
         <blockquote></blockquote> 
         <div style="text-align:center;"> 
          <span style="color:#000000;">    由于相位累加器字长的限制，相位累加器累加到一定值后，其输出将会溢出，这样波形存储器的地址就会循环一次，即意味着输出波形循环一周。故改变频率控制字即相位增量，就可以改变相位累加器的溢出时间，在时钟频率不变的条件下就可以改变输出频率。改变查表寻址的时钟频率，同样也可以改变输出波形的频率。</span> 
          <blockquote></blockquote> 
          <span style="color:#000000;">    为了获得较高的频率分辨率，则只有增加相位累加器的字长N，故一般N都取值较大。但是受存储器容量的限制，存储器地址线的位数w不可能很大，一般都要小于N。这样存储器的地址线一般都只能接在相位累加器输出的高w位，而相位累加器输出余下的(N-W)个低位则只能被舍弃，这就是相位截断误差的来源。</span> 
          <div> 
           <span style="color:#000000;">    DDS模块的输出频率fout是系统工作频率fc、相位累加器位数N及频率控制字K满足如下关系</span> 
           <div> 
            <p><span style="color:#000000;">                                                                                               </span></p> 
            <p class="img-center"><img alt="" height="44" src="https://images2.imgbox.com/45/b0/SbypcgXd_o.png" width="73"></p> 
            <p><span style="color:#000000;">频率分辨率，即频率的变化间隔</span></p> 
            <p><span style="color:#000000;">                                                                                             </span></p> 
            <p class="img-center"><img alt="" height="42" src="https://images2.imgbox.com/f0/6f/UZik2sIQ_o.png" width="66"></p> 
            <span style="color:#000000;">三、实现代码</span> 
            <div> 
             <span style="color:#000000;">       利用matlab或者Guagle_wave工具生成波形文件，存入ROM。基于Quartus II平台，并且调用了ROM核。</span> 
             <div> 
              <div> 
               <pre></pre> 
               <ol><li><span style="color:#000000;"><code><code class="language-c">module DDS ( </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">sys_clk,</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">sys_rst_n,</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">freq_word,</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_word,</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">wave_out</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">);</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">input sys_clk ; //系统工作时钟</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">input sys_rst_n ; //复位，低有效</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">input [31:0] freq_word ; //频率控制字，控制输出波形频率</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">input [11:0] phase_word ; //相位控制字，控制初始相位</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">output[9:0] wave_out ; //输出波形,位宽10bit</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg [31:0] freq_word_reg ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg [11:0] phase_word_reg ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg [31:0] phase_adder ; //相位累加器</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg [9:0] rom_address ; //存储深度2^10</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">always @(posedge sys_clk or negedge sys_rst_n) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">if (sys_rst_n ==1'b0) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">freq_word_reg &lt;= 32'h0000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">else </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">freq_word_reg &lt;= freq_word;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">always @(posedge sys_clk or negedge sys_rst_n) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">if (sys_rst_n ==1'b0) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_word_reg &lt;= 12'h0000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">else </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_word_reg &lt;= phase_word;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">always @(posedge sys_clk or negedge sys_rst_n) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">if (sys_rst_n ==1'b0) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_adder &lt;= 32'h0000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">else </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_adder &lt;= phase_adder + freq_word_reg; //对频率控制字进行累加</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">always @(posedge sys_clk or negedge sys_rst_n) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">if (sys_rst_n ==1'b0) begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">rom_address &lt;= 32'h0000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">else </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">rom_address &lt;= phase_adder[31:20] + phase_word_reg; </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">sin_rom DDS_ROM_U0 (</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.address (rom_address) ,</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.clock (sys_clk) , </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.q (wave_out) </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">);</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">endmodule</code></code></span></li></ol> 
               <div> 
                <span style="color:#000000;">测试文件代码</span> 
                <div> 
                 <div> 
                  <pre></pre> 
                  <ol><li><span style="color:#000000;"><code><code class="language-c">`timescale 1 ns/ 1 ns</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">module DDS_tb();</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg [31:0] freq_word ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg [11:0] phase_word ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg sys_clk ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">reg sys_rst_n ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">wire [9:0] wave_out ;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">DDS i1 (</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.freq_word(freq_word),</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.phase_word(phase_word),</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.sys_clk(sys_clk),</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.sys_rst_n(sys_rst_n),</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">.wave_out(wave_out)</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">);</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">initial </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">begin </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">sys_clk = 0;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">sys_rst_n = 0;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">freq_word = 0;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_word = 0;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">#2000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">sys_rst_n = 1; </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">freq_word = 32'd1024; //25M</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_word = 32'd0; //相位0度 </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">#200000000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">freq_word = 32'd2048; //50M</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">phase_word = 32'd512; //相位90度</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">#200000000;</code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">$stop; </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">end </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">always sys_clk = #20 ~sys_clk; //系统时钟25M </code></code></span></li><li><span style="color:#000000;"><code><code class="language-c">endmodule</code></code></span></li></ol> 
                  <div> 
                   <span style="color:#000000;">仿真波形如下：</span> 
                   <div> 
                    <p class="img-center"><img alt="" height="154" src="https://images2.imgbox.com/04/93/8XC4KDaK_o.png" width="1012"></p> 
                    <span style="color:#000000;">           </span> 
                    <div> 
                     <span style="color:#000000;">改变ROM中的波形数据就可以输出相对应的波形。</span> 
                     <div>
                         
                      <div> 
                       <span style="color:#000000;"><span style="color:#808080;">参考资料：<strong>A Technical Tutorialon Digital Signal Synthesis</strong></span></span> 
                       <div> 
                        <span style="color:#000000;"><span style="color:#808080;"><span style="color:#808080;"><strong>               无线通信FPGA设计</strong> </span></span></span> 
                       </div> 
                      </div> 
                     </div> 
                    </div> 
                   </div> 
                  </div> 
                 </div> 
                </div> 
               </div> 
              </div> 
             </div> 
            </div> 
           </div> 
          </div> 
         </div> 
        </div> 
       </div> 
      </div> 
     </div> 
    </div> 
   </div> 
  </div> 
 </div> 
</div>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/efed5f0460c91c23e2d8f7bab9213470/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">ModuleNotFoundError: No module named ‘tqdm.auto’ 原因与解决方法</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/a29b3ef2145efd1dc29e3b2efbabe6d0/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">uniapp学习-登录/注册页面搭建</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程鬼谷子的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://www.w3counter.com/tracker.js?id=151347"></script>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>