{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "tb_fp_mac": [
        "tb_fp_mac",
        "T6IIT",
        "module",
        2
    ],
    "full_adder": [
        "full_adder",
        "BEdzp",
        "module",
        3
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        5
    ],
    "B_Cell": [
        "B_Cell",
        "bmnSU",
        "module",
        4
    ]
}