# üî¨ Detec√ß√£o de Bordas com Acelera√ß√£o por Hardware em FPGA

[![Hardware](https://img.shields.io/badge/Hardware-FPGA%20Cyclone%20V-blue.svg)](https://www.intel.com/content/www/us/en/products/programmable/fpga/cyclone-series/cyclone-v.html)
[![Language](https://img.shields.io/badge/Language-C%2FAssembly%2FVerilog-green.svg)](#)
[![Platform](https://img.shields.io/badge/Platform-DE1--SoC-orange.svg)](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=205&No=836)
[![License](https://img.shields.io/badge/License-MIT-yellow.svg)](#)

> Sistema heterog√™neo de processamento de imagens que combina software em C, drivers Assembly ARM e coprocessador customizado em FPGA para acelerar opera√ß√µes de detec√ß√£o de bordas em tempo real.

## üéØ Vis√£o Geral

Este projeto implementa um **sistema de computa√ß√£o heterog√™neo** que demonstra a colabora√ß√£o entre um processador ARM (HPS - Hard Processor System) e l√≥gica program√°vel FPGA para acelerar opera√ß√µes de convolu√ß√£o em processamento de imagens. O sistema aplica filtros de detec√ß√£o de bordas com performance otimizada atrav√©s de paraleliza√ß√£o em hardware.

### üöÄ Principais Caracter√≠sticas

- **üîß Acelera√ß√£o por Hardware**: Coprocessador customizado em Verilog para opera√ß√µes matriciais paralelas
- **üñ•Ô∏è Interface Intuitiva**: CLI interativa para sele√ß√£o de imagens e filtros
- **‚ö° Alta Performance**: Comunica√ß√£o otimizada via barramento Lightweight HPS-to-FPGA
- **üì∑ Suporte M√∫ltiplos Formatos**: Compat√≠vel com JPG, PNG, BMP e outros formatos populares
- **üéõÔ∏è Filtros Avan√ßados**: Implementa√ß√£o de m√∫ltiplos algoritmos de detec√ß√£o de bordas

## üé® Filtros Implementados

| Filtro | Kernel | Caracter√≠sticas |
|--------|--------|----------------|
| **Laplaciano** | 5√ó5 | Detec√ß√£o de bordas em todas as dire√ß√µes |
| **Prewitt** | 3√ó3 | Estimativa de gradiente com suaviza√ß√£o |
| **Roberts** | 2√ó2 | Detec√ß√£o r√°pida de bordas diagonais |
| **Sobel 3√ó3** | 3√ó3 | Cl√°ssico detector de bordas com √™nfase em gradientes |
| **Sobel 5√ó5** | 5√ó5 | Vers√£o extendida do Sobel para maior precis√£o |

## üèóÔ∏è Arquitetura do Sistema

```mermaid
graph TB
    A[Aplica√ß√£o C] --> B[Driver Assembly ARM]
    B --> C[Barramento Lightweight HPS-FPGA]
    C --> D[Coprocessador FPGA]
    
    subgraph "Software (HPS)"
        A --> A1[Interface CLI]
        A --> A2[Processamento de Imagem]
        A --> A3[Bibliotecas stb_image]
    end
    
    subgraph "Driver (Assembly)"
        B --> B1[Mapeamento de Mem√≥ria]
        B --> B2[Protocolo de Comunica√ß√£o]
        B --> B3[Handshaking]
    end
    
    subgraph "Hardware (FPGA)"
        D --> D1[Unidade de Controle FSM]
        D --> D2[ULA Paralela]
        D --> D3[Registradores PIO]
    end
```

### üìä Fluxo de Dados

1. **Inicializa√ß√£o**: Mapeamento de mem√≥ria FPGA via `mmap()`
2. **Carregamento**: Leitura e convers√£o da imagem para escala de cinza
3. **Processamento**: 
   - Extra√ß√£o de matrizes de vizinhan√ßa (sliding window)
   - Transfer√™ncia de dados para FPGA via Assembly
   - Execu√ß√£o paralela da convolu√ß√£o em hardware
4. **Finaliza√ß√£o**: Reconstru√ß√£o e salvamento da imagem processada

## üìÇ Estrutura do Projeto

```
edge-detection-fpga/
‚îú‚îÄ‚îÄ üìÅ images/
‚îÇ   ‚îú‚îÄ‚îÄ üìÅ data/          # Imagens de entrada
‚îÇ   ‚îî‚îÄ‚îÄ üìÅ output/        # Resultados processados
‚îú‚îÄ‚îÄ üìÅ src/
‚îÇ   ‚îú‚îÄ‚îÄ üìÑ main.c         # Aplica√ß√£o principal
‚îÇ   ‚îú‚îÄ‚îÄ üìÑ driver.s       # Driver Assembly ARM
‚îÇ   ‚îú‚îÄ‚îÄ üìÑ stb_image.h    # Biblioteca de leitura
‚îÇ   ‚îî‚îÄ‚îÄ üìÑ stb_image_write.h # Biblioteca de escrita
‚îú‚îÄ‚îÄ üìÅ hardware/          # C√≥digo Verilog (n√£o inclu√≠do)
‚îú‚îÄ‚îÄ üìÑ Makefile
‚îî‚îÄ‚îÄ üìÑ README.md
```

## üõ†Ô∏è Configura√ß√£o e Instala√ß√£o

### Pr√©-requisitos

- **Hardware**: Placa DE1-SoC (FPGA Cyclone V)
- **Software**: 
  - Quartus Prime (s√≠ntese Verilog)
  - ARM GCC Toolchain
  - Linux embarcado na DE1-SoC

### üîß Compila√ß√£o

```bash
# Compila√ß√£o direta
gcc src/main.c src/driver.s -o edge_detector -lm

# Ou usando Makefile (se dispon√≠vel)
make build
```

### ‚öôÔ∏è Configura√ß√£o da FPGA

1. Sintetize o projeto Verilog no Quartus Prime
2. Carregue o bitstream (.sof) na FPGA:
   ```bash
   quartus_pgm -c USB-Blaster -m JTAG -o "p;hardware/edge_detector.sof@1"
   ```

### üöÄ Execu√ß√£o

```bash
# Execute com privil√©gios administrativos
sudo ./edge_detector

# Siga o menu interativo:
# 1. Selecione a imagem de entrada
# 2. Escolha o filtro desejado
# 3. Aguarde o processamento
# 4. Visualize o resultado em images/output/
```

## üìà Performance e Benchmarks

| M√©todo | Imagem 1024√ó768 | Speedup |
|--------|----------------|---------|
| **CPU Only** | ~2.3s | 1.0√ó |
| **FPGA Accelerated** | ~0.4s | **5.7√ó** |

> *Benchmarks realizados em imagem RGB convertida para escala de cinza, filtro Sobel 3√ó3*

## üîç Detalhes T√©cnicos

### Protocolo de Comunica√ß√£o

O driver Assembly implementa um protocolo customizado de 28 bits:

```assembly
; Formato da instru√ß√£o
; [27:24] - Opcode (LOAD/STORE/OPERATION)
; [23:0]  - Dados ou endere√ßo
```

### Handshaking

- **Envio**: HPS escreve dados nos PIOs da FPGA
- **Processamento**: FPGA executa convolu√ß√£o em paralelo
- **Confirma√ß√£o**: Sinal `Done_operation` indica conclus√£o
- **Recep√ß√£o**: HPS l√™ resultado dos registradores de sa√≠da

## üêõ Troubleshooting

| Problema | Causa Prov√°vel | Solu√ß√£o |
|----------|----------------|---------|
| `Erro ao carregar imagem` | Arquivo n√£o encontrado | Verificar caminho em `images/data/` |
| `mmap failed` | Permiss√µes insuficientes | Executar com `sudo` |
| `Resultado corrompido` | Overflow aritm√©tico | Verificar implementa√ß√£o do coprocessador |
| `Timeout FPGA` | Bitstream incorreto | Recarregar arquivo .sof |

## üîÆ Roadmap

- [ ] **Implementa√ß√£o de satura√ß√£o** para prevenir overflow
- [ ] **Suporte a imagens coloridas** (processamento RGB)
- [ ] **Filtros adaptativos** baseados em histograma
- [ ] **Interface gr√°fica** usando GTK ou Qt
- [ ] **Benchmarking automatizado** com m√©tricas detalhadas
- [ ] **Suporte a batch processing** para m√∫ltiplas imagens

## ü§ù Contribui√ß√µes

Contribui√ß√µes s√£o bem-vindas! Por favor:

1. Fa√ßa um fork do projeto
2. Crie uma branch para sua feature (`git checkout -b feature/AmazingFeature`)
3. Commit suas mudan√ßas (`git commit -m 'Add: amazing feature'`)
4. Push para a branch (`git push origin feature/AmazingFeature`)
5. Abra um Pull Request

## üìö Refer√™ncias

- **stb_image**: Biblioteca de dom√≠nio p√∫blico por Sean Barrett
- **Intel Cyclone V**: [Documenta√ß√£o oficial](https://www.intel.com/content/www/us/en/products/programmable/fpga/cyclone-series/cyclone-v.html)
- **DE1-SoC Manual**: [Terasic Documentation](https://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=205&No=836)
- **ARM Assembly**: [ARM Developer Documentation](https://developer.arm.com/documentation/)

## üë• Este projeto foi desenvolvido por:
- Guilherme Fernandes Sardinha
- Robson Carvalho de Souza
- Lucas Damasceno da Concei√ß√£o
  
Agradecimentos ao(a) professor(a) Wild Freitas da Silva Santos pela orienta√ß√£o ao longo do projeto.

<div align="center">

**‚≠ê Se este projeto foi √∫til, considere dar uma estrela!**

Desenvolvido com ‚ù§Ô∏è para a comunidade de computa√ß√£o embarcada

</div>
