

================================================================
== Vivado HLS Report for 'myproject'
================================================================
* Date:           Wed Sep 21 01:22:51 2022

* Version:        2019.2 (Build 2704478 on Wed Nov 06 22:10:23 MST 2019)
* Project:        myproject_prj
* Solution:       solution1
* Product family: virtexuplus
* Target device:  xcvu9p-flgb2104-2-i


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  | 5.00 ns | 4.328 ns |   0.62 ns  |
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+----------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline |
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type   |
    +---------+---------+----------+----------+-------+-------+----------+
    |    69204|    69204| 0.346 ms | 0.346 ms |  15602|  54482| dataflow |
    +---------+---------+----------+----------+-------+-------+----------+

    + Detail: 
        * Instance: 
        +---------------------------------------------------------------+------------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+
        |                                                               |                                                            |  Latency (cycles) |   Latency (absolute)  |    Interval   | Pipeline|
        |                            Instance                           |                           Module                           |   min   |   max   |    min    |    max    |  min  |  max  |   Type  |
        +---------------------------------------------------------------+------------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_s               |    10621|    38941| 53.105 us |  0.195 ms |  10621|  38941|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_s              |     2611|    26101| 13.055 us |  0.131 ms |   2611|  26101|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_s              |     9289|    39385| 46.445 us |  0.197 ms |   9289|  39385|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_s              |     6576|    42226| 32.880 us |  0.211 ms |   6576|  42226|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_s              |    15601|    54481| 78.005 us |  0.272 ms |  15601|  54481|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_s              |     3226|    38476| 16.130 us |  0.192 ms |   3226|  38476|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_s              |     4681|    34777| 23.405 us |  0.174 ms |   4681|  34777|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_s               |     2611|    26101| 13.055 us |  0.131 ms |   2611|  26101|   none  |
        |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_s              |      721|    39601|  3.605 us |  0.198 ms |    721|  39601|   none  |
        |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0             |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_s           |     2564|     2564| 12.820 us | 12.820 us |   2564|   2564|   none  |
        |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0             |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_s           |      514|      514|  2.570 us |  2.570 us |    514|    514|   none  |
        |pooling_switch_ap_fixed_ap_fixed_config17_U0                   |pooling_switch_ap_fixed_ap_fixed_config17_s                 |      953|      953|  4.765 us |  4.765 us |    953|    953|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_603_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_603  |      760|      760|  3.800 us |  3.800 us |    760|    760|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_604_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_604  |      760|      760|  3.800 us |  3.800 us |    760|    760|   none  |
        |pooling_switch_ap_fixed_ap_fixed_32_16_5_3_0_config8_U0        |pooling_switch_ap_fixed_ap_fixed_32_16_5_3_0_config8_s      |     3865|     3865| 19.325 us | 19.325 us |   3865|   3865|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_602_U0   |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_602   |     3084|     3084| 15.420 us | 15.420 us |   3084|   3084|   none  |
        |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0          |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_s        |     3082|     3082| 15.410 us | 15.410 us |   3082|   3082|   none  |
        |pooling_switch_ap_fixed_ap_fixed_config26_U0                   |pooling_switch_ap_fixed_ap_fixed_config26_s                 |    14729|    14729| 73.645 us | 73.645 us |  14729|  14729|   none  |
        |pooling_switch_ap_fixed_ap_fixed_config35_U0                   |pooling_switch_ap_fixed_ap_fixed_config35_s                 |     6615|     6615| 33.075 us | 33.075 us |   6615|   6615|   none  |
        |normalize_switch_ap_fixed_ap_fixed_config3_U0                  |normalize_switch_ap_fixed_ap_fixed_config3_s                |     3084|     3084| 15.420 us | 15.420 us |   3084|   3084|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_s            |      873|      873|  4.365 us |  4.365 us |    873|    873|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_s            |      243|      243|  1.215 us |  1.215 us |    243|    243|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_s            |      873|      873|  4.365 us |  4.365 us |    873|    873|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_s            |     6426|     6426| 32.130 us | 32.130 us |   6426|   6426|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_s            |     9270|     9270| 46.350 us | 46.350 us |   9270|   9270|   none  |
        |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config53_U0             |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config53_s           |      259|      259|  1.295 us |  1.295 us |    259|    259|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_s            |    15463|    15463| 77.315 us | 77.315 us |  15463|  15463|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_s            |     3226|     3226| 16.130 us | 16.130 us |   3226|   3226|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_s            |     4662|     4662| 23.310 us | 23.310 us |   4662|   4662|   none  |
        |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_s            |     3775|     3775| 18.875 us | 18.875 us |   3775|   3775|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_605_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_605  |    11652|    11652| 58.260 us | 58.260 us |  11652|  11652|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_606_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_606  |    11652|    11652| 58.260 us | 58.260 us |  11652|  11652|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_607_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_607  |     5380|     5380| 26.900 us | 26.900 us |   5380|   5380|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_608_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_608  |     5380|     5380| 26.900 us | 26.900 us |   5380|   5380|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_609_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_609  |     2308|     2308| 11.540 us | 11.540 us |   2308|   2308|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_610_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_610  |     2308|     2308| 11.540 us | 11.540 us |   2308|   2308|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_611_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_611  |      260|      260|  1.300 us |  1.300 us |    260|    260|   none  |
        |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_612_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_612  |      260|      260|  1.300 us |  1.300 us |    260|    260|   none  |
        |relu_switch_ap_fixed_ap_fixed_relu_config55_U0                 |relu_switch_ap_fixed_ap_fixed_relu_config55_s               |        1|        1|  5.000 ns |  5.000 ns |      1|      1|   none  |
        |Block_ap_fixed_base_exit3123_proc_U0                           |Block_ap_fixed_base_exit3123_proc                           |        0|        0|    0 ns   |    0 ns   |      0|      0|   none  |
        +---------------------------------------------------------------+------------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+-------+---------+---------+-----+
|         Name        | BRAM_18K| DSP48E|    FF   |   LUT   | URAM|
+---------------------+---------+-------+---------+---------+-----+
|DSP                  |        -|      -|        -|        -|    -|
|Expression           |        -|      -|        0|       83|    -|
|FIFO                 |      892|      -|    20490|    32310|    -|
|Instance             |      921|  14277|   644974|   999998|    0|
|Memory               |        -|      -|        -|        -|    -|
|Multiplexer          |        -|      -|        -|      198|    -|
|Register             |        -|      -|       33|        -|    -|
+---------------------+---------+-------+---------+---------+-----+
|Total                |     1813|  14277|   665497|  1032589|    0|
+---------------------+---------+-------+---------+---------+-----+
|Available SLR        |     1440|   2280|   788160|   394080|  320|
+---------------------+---------+-------+---------+---------+-----+
|Utilization SLR (%)  |      125|    626|       84|      262|    0|
+---------------------+---------+-------+---------+---------+-----+
|Available            |     4320|   6840|  2364480|  1182240|  960|
+---------------------+---------+-------+---------+---------+-----+
|Utilization (%)      |       41|    208|       28|       87|    0|
+---------------------+---------+-------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+
    |                            Instance                           |                           Module                           | BRAM_18K| DSP48E|   FF   |   LUT  | URAM|
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+
    |Block_ap_fixed_base_exit3123_proc_U0                           |Block_ap_fixed_base_exit3123_proc                           |        0|      0|       2|      11|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_s              |        0|   1536|   36524|  175186|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_s              |        0|    768|   33193|   51938|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_s              |        0|   1536|   64039|  101961|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_s              |        0|   1024|   63975|   45802|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_s              |        0|   2048|  119399|   88896|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_s              |        0|   1024|  119429|   39837|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0                |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_s              |      456|   2049|  119963|  100506|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config4_s               |      285|   1280|   19118|  243006|    0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_U0                 |conv_2d_cl_switch_ap_fixed_ap_fixed_config9_s               |      171|    768|   18924|   88093|    0|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0             |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_s           |        0|   1024|   16758|   18100|    0|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0             |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_s           |        0|   1024|   16690|   18065|    0|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config53_U0             |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config53_s           |        1|      4|     103|     177|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_603_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config12_603  |        0|     64|    2164|    3013|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_604_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config16_604  |        0|     64|    2164|    3013|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_605_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config21_605  |        0|      2|     153|     227|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_606_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config25_606  |        0|      2|     153|     227|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_607_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config30_607  |        0|      2|     152|     226|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_608_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config34_608  |        0|      2|     152|     226|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_609_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config39_609  |        0|      2|     151|     225|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_610_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config43_610  |        0|      2|     150|     216|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_611_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config48_611  |        0|      2|     147|     213|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_612_U0  |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config52_612  |        0|      2|     148|     222|    0|
    |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_602_U0   |leaky_relu_switch_ap_fixed_ap_fixed_LeakyReLU_config7_602   |        0|     32|    1126|    1575|    0|
    |normalize_switch_ap_fixed_ap_fixed_config3_U0                  |normalize_switch_ap_fixed_ap_fixed_config3_s                |        0|     16|     342|     415|    0|
    |pooling_switch_ap_fixed_ap_fixed_32_16_5_3_0_config8_U0        |pooling_switch_ap_fixed_ap_fixed_32_16_5_3_0_config8_s      |        0|      0|    2594|    3856|    0|
    |pooling_switch_ap_fixed_ap_fixed_config17_U0                   |pooling_switch_ap_fixed_ap_fixed_config17_s                 |        0|      0|    5149|    7116|    0|
    |pooling_switch_ap_fixed_ap_fixed_config26_U0                   |pooling_switch_ap_fixed_ap_fixed_config26_s                 |        4|      0|     176|     771|    0|
    |pooling_switch_ap_fixed_ap_fixed_config35_U0                   |pooling_switch_ap_fixed_ap_fixed_config35_s                 |        4|      0|     167|     726|    0|
    |relu_switch_ap_fixed_ap_fixed_relu_config55_U0                 |relu_switch_ap_fixed_ap_fixed_relu_config55_s               |        0|      0|       3|      95|    0|
    |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0          |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_s        |        0|      0|    1226|     597|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config56_s            |        0|      0|      53|     397|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config57_s            |        0|      0|      32|     693|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config58_s            |        0|      0|      31|    1212|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config59_s            |        0|      0|      26|    1204|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config60_s            |        0|      0|      80|     389|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config61_s            |        0|      0|      77|     386|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config62_s            |        0|      0|      82|     395|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config63_s            |        0|      0|      77|     390|    0|
    |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_U0              |zeropad2d_cl_switch_ap_fixed_ap_fixed_config64_s            |        0|      0|      82|     395|    0|
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+
    |Total                                                          |                                                            |      921|  14277|  644974|  999998|    0|
    +---------------------------------------------------------------+------------------------------------------------------------+---------+-------+--------+--------+-----+

    * DSP48E: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    +----------------------+---------+-----+----+-----+------+-----+---------+
    |         Name         | BRAM_18K|  FF | LUT| URAM| Depth| Bits| Size:D*B|
    +----------------------+---------+-----+----+-----+------+-----+---------+
    |layer12_out_0_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_10_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_11_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_12_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_13_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_14_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_15_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_16_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_17_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_18_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_19_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_1_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_20_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_21_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_22_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_23_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_24_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_25_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_26_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_27_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_28_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_29_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_2_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_30_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_31_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_3_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_4_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_5_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_6_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_7_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_8_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer12_out_9_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_0_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_10_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_11_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_12_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_13_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_14_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_15_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_16_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_17_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_18_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_19_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_1_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_20_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_21_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_22_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_23_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_24_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_25_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_26_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_27_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_28_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_29_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_2_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_30_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_31_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_3_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_4_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_5_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_6_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_7_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_8_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer13_out_9_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_0_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_10_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_11_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_12_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_13_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_14_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_15_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_16_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_17_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_18_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_19_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_1_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_20_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_21_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_22_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_23_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_24_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_25_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_26_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_27_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_28_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_29_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_2_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_30_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_31_V_V_U  |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_3_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_4_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_5_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_6_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_7_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_8_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer16_out_9_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer17_out_0_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_10_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_11_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_12_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_13_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_14_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_15_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_16_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_17_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_18_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_19_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_1_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_20_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_21_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_22_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_23_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_24_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_25_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_26_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_27_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_28_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_29_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_2_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_30_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_31_V_V_U  |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_3_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_4_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_5_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_6_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_7_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_8_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer17_out_9_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer18_out_0_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer21_out_0_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer22_out_0_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer25_out_0_V_V_U   |        2|   55|   0|    -|   182|   32|     5824|
    |layer26_out_0_V_V_U   |        2|   50|   0|    -|    42|   32|     1344|
    |layer27_out_0_V_V_U   |        2|   50|   0|    -|    42|   32|     1344|
    |layer2_out_0_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer2_out_1_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer2_out_2_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer2_out_3_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer30_out_0_V_V_U   |        2|   50|   0|    -|    42|   32|     1344|
    |layer31_out_0_V_V_U   |        2|   50|   0|    -|    42|   32|     1344|
    |layer34_out_0_V_V_U   |        2|   50|   0|    -|    42|   32|     1344|
    |layer35_out_0_V_V_U   |        0|    6|   0|    -|     9|   32|      288|
    |layer36_out_0_V_V_U   |        0|    6|   0|    -|     9|   32|      288|
    |layer39_out_0_V_V_U   |        0|    6|   0|    -|     9|   32|      288|
    |layer3_out_0_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer3_out_1_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer3_out_2_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer3_out_3_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer40_out_0_V_V_U   |        0|    6|   0|    -|     9|   32|      288|
    |layer43_out_0_V_V_U   |        0|    6|   0|    -|     9|   32|      288|
    |layer45_out_0_V_V_U   |        0|    5|   0|    -|     1|   32|       32|
    |layer48_out_0_V_V_U   |        0|    5|   0|    -|     1|   32|       32|
    |layer49_out_0_V_V_U   |        0|    5|   0|    -|     1|   32|       32|
    |layer4_out_0_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_10_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_11_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_12_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_13_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_14_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_15_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_1_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_2_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_3_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_4_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_5_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_6_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_7_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_8_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer4_out_9_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer52_out_0_V_V_U   |        0|    5|   0|    -|     1|   32|       32|
    |layer53_out_0_V_V_U   |        0|    5|   0|    -|     1|   32|       32|
    |layer56_out_0_V_V_U   |        8|   95|   0|    -|  3540|   32|   113280|
    |layer56_out_1_V_V_U   |        8|   95|   0|    -|  3540|   32|   113280|
    |layer56_out_2_V_V_U   |        8|   95|   0|    -|  3540|   32|   113280|
    |layer56_out_3_V_V_U   |        8|   95|   0|    -|  3540|   32|   113280|
    |layer57_out_0_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_10_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_11_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_12_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_13_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_14_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_15_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_1_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_2_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_3_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_4_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_5_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_6_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_7_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_8_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer57_out_9_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_0_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_10_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_11_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_12_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_13_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_14_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_15_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_16_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_17_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_18_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_19_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_1_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_20_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_21_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_22_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_23_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_24_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_25_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_26_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_27_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_28_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_29_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_2_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_30_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_31_V_V_U  |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_3_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_4_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_5_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_6_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_7_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_8_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer58_out_9_V_V_U   |        2|   64|   0|    -|   870|   32|    27840|
    |layer59_out_0_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_10_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_11_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_12_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_13_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_14_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_15_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_16_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_17_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_18_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_19_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_1_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_20_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_21_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_22_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_23_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_24_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_25_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_26_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_27_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_28_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_29_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_2_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_30_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_31_V_V_U  |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_3_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_4_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_5_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_6_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_7_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_8_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer59_out_9_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer60_out_0_V_V_U   |        2|   57|   0|    -|   240|   32|     7680|
    |layer61_out_0_V_V_U   |        2|   51|   0|    -|    72|   32|     2304|
    |layer62_out_0_V_V_U   |        2|   51|   0|    -|    72|   32|     2304|
    |layer63_out_0_V_V_U   |        2|   49|   0|    -|    25|   32|      800|
    |layer64_out_0_V_V_U   |        2|   49|   0|    -|    25|   32|      800|
    |layer7_out_0_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_10_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_11_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_12_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_13_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_14_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_15_V_V_U   |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_1_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_2_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_3_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_4_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_5_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_6_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_7_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_8_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer7_out_9_V_V_U    |        8|   90|   0|    -|  3080|   32|    98560|
    |layer8_out_0_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_10_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_11_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_12_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_13_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_14_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_15_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_1_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_2_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_3_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_4_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_5_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_6_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_7_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_8_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer8_out_9_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_0_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_10_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_11_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_12_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_13_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_14_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_15_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_16_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_17_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_18_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_19_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_1_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_20_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_21_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_22_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_23_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_24_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_25_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_26_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_27_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_28_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_29_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_2_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_30_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_31_V_V_U   |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_3_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_4_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_5_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_6_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_7_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_8_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    |layer9_out_9_V_V_U    |        2|   63|   0|    -|   756|   32|    24192|
    +----------------------+---------+-----+----+-----+------+-----+---------+
    |Total                 |      892|20490|   0|    0|302910|10368|  9693120|
    +----------------------+---------+-----+----+-----+------+-----+---------+

    * Expression: 
    +------------------------------------------------------------------------+----------+-------+---+----+------------+------------+
    |                              Variable Name                             | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------------------------------------------------------+----------+-------+---+----+------------+------------+
    |Block_ap_fixed_base_exit3123_proc_U0_ap_ready_count                     |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready_count          |     +    |      0|  0|   3|           2|           1|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_ready_count       |     +    |      0|  0|   3|           2|           1|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_ready_count       |     +    |      0|  0|   3|           2|           1|
    |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_ready_count    |     +    |      0|  0|   3|           2|           1|
    |Block_ap_fixed_base_exit3123_proc_U0_ap_start                           |    and   |      0|  0|   2|           1|           1|
    |ap_idle                                                                 |    and   |      0|  0|   2|           1|           1|
    |ap_sync_done                                                            |    and   |      0|  0|   2|           1|           1|
    |ap_sync_ready                                                           |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_start                |    and   |      0|  0|   2|           1|           1|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_start             |    and   |      0|  0|   2|           1|           1|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_start             |    and   |      0|  0|   2|           1|           1|
    |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_start          |    and   |      0|  0|   2|           1|           1|
    |ap_sync_Block_ap_fixed_base_exit3123_proc_U0_ap_ready                   |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready        |    or    |      0|  0|   2|           1|           1|
    |ap_sync_dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_ready     |    or    |      0|  0|   2|           1|           1|
    |ap_sync_dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_ready     |    or    |      0|  0|   2|           1|           1|
    |ap_sync_resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_ready  |    or    |      0|  0|   2|           1|           1|
    +------------------------------------------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                                                   |          |      0|  0|  83|          47|          36|
    +------------------------------------------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +----------------------------------------------------------------------------+----+-----------+-----+-----------+
    |                                    Name                                    | LUT| Input Size| Bits| Total Bits|
    +----------------------------------------------------------------------------+----+-----------+-----+-----------+
    |Block_ap_fixed_base_exit3123_proc_U0_ap_ready_count                         |   9|          2|    2|          4|
    |ap_sync_reg_Block_ap_fixed_base_exit3123_proc_U0_ap_ready                   |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready        |   9|          2|    1|          2|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_ready     |   9|          2|    1|          2|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_ready     |   9|          2|    1|          2|
    |ap_sync_reg_resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_ready  |   9|          2|    1|          2|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready_count              |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready_count              |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready_count              |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready_count              |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready_count              |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready_count              |   9|          2|    2|          4|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready_count              |   9|          2|    2|          4|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_ready_count           |   9|          2|    2|          4|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_ready_count           |   9|          2|    2|          4|
    |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_ready_count        |   9|          2|    2|          4|
    +----------------------------------------------------------------------------+----+-----------+-----+-----------+
    |Total                                                                       | 198|         44|   33|         66|
    +----------------------------------------------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +----------------------------------------------------------------------------+---+----+-----+-----------+
    |                                    Name                                    | FF| LUT| Bits| Const Bits|
    +----------------------------------------------------------------------------+---+----+-----+-----------+
    |Block_ap_fixed_base_exit3123_proc_U0_ap_ready_count                         |  2|   0|    2|          0|
    |ap_sync_reg_Block_ap_fixed_base_exit3123_proc_U0_ap_ready                   |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready        |  1|   0|    1|          0|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_ready     |  1|   0|    1|          0|
    |ap_sync_reg_dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_ready     |  1|   0|    1|          0|
    |ap_sync_reg_resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_ready  |  1|   0|    1|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config13_U0_ap_ready_count              |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config18_U0_ap_ready_count              |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config22_U0_ap_ready_count              |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config27_U0_ap_ready_count              |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config31_U0_ap_ready_count              |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config36_U0_ap_ready_count              |  2|   0|    2|          0|
    |conv_2d_cl_switch_ap_fixed_ap_fixed_config40_U0_ap_ready_count              |  2|   0|    2|          0|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config45_U0_ap_ready_count           |  2|   0|    2|          0|
    |dense_ss_ap_fixed_ap_fixed_32_16_5_3_0_config49_U0_ap_ready_count           |  2|   0|    2|          0|
    |resize_nearest_switch_ap_fixed_32_16_5_3_0_config2_U0_ap_ready_count        |  2|   0|    2|          0|
    +----------------------------------------------------------------------------+---+----+-----+-----------+
    |Total                                                                       | 33|   0|   33|          0|
    +----------------------------------------------------------------------------+---+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------------+-----+-------+------------+-------------------+--------------+
|         RTL Ports        | Dir |  Bits |  Protocol  |   Source Object   |    C Type    |
+--------------------------+-----+-------+------------+-------------------+--------------+
|em_barrel_0_V_V_TDATA     |  in |     32|    axis    |  em_barrel_0_V_V  |    pointer   |
|em_barrel_0_V_V_TVALID    |  in |      1|    axis    |  em_barrel_0_V_V  |    pointer   |
|em_barrel_0_V_V_TREADY    | out |      1|    axis    |  em_barrel_0_V_V  |    pointer   |
|em_barrel_1_V_V_TDATA     |  in |     32|    axis    |  em_barrel_1_V_V  |    pointer   |
|em_barrel_1_V_V_TVALID    |  in |      1|    axis    |  em_barrel_1_V_V  |    pointer   |
|em_barrel_1_V_V_TREADY    | out |      1|    axis    |  em_barrel_1_V_V  |    pointer   |
|em_barrel_2_V_V_TDATA     |  in |     32|    axis    |  em_barrel_2_V_V  |    pointer   |
|em_barrel_2_V_V_TVALID    |  in |      1|    axis    |  em_barrel_2_V_V  |    pointer   |
|em_barrel_2_V_V_TREADY    | out |      1|    axis    |  em_barrel_2_V_V  |    pointer   |
|em_barrel_3_V_V_TDATA     |  in |     32|    axis    |  em_barrel_3_V_V  |    pointer   |
|em_barrel_3_V_V_TVALID    |  in |      1|    axis    |  em_barrel_3_V_V  |    pointer   |
|em_barrel_3_V_V_TREADY    | out |      1|    axis    |  em_barrel_3_V_V  |    pointer   |
|layer55_out_0_V_V_TDATA   | out |     32|    axis    | layer55_out_0_V_V |    pointer   |
|layer55_out_0_V_V_TVALID  | out |      1|    axis    | layer55_out_0_V_V |    pointer   |
|layer55_out_0_V_V_TREADY  |  in |      1|    axis    | layer55_out_0_V_V |    pointer   |
|const_size_in_1           | out |     16|   ap_vld   |  const_size_in_1  |    pointer   |
|const_size_in_1_ap_vld    | out |      1|   ap_vld   |  const_size_in_1  |    pointer   |
|const_size_out_1          | out |     16|   ap_vld   |  const_size_out_1 |    pointer   |
|const_size_out_1_ap_vld   | out |      1|   ap_vld   |  const_size_out_1 |    pointer   |
|w13_V_address0            | out |      5|  ap_memory |       w13_V       |     array    |
|w13_V_ce0                 | out |      1|  ap_memory |       w13_V       |     array    |
|w13_V_d0                  | out |  12288|  ap_memory |       w13_V       |     array    |
|w13_V_q0                  |  in |  12288|  ap_memory |       w13_V       |     array    |
|w13_V_we0                 | out |      1|  ap_memory |       w13_V       |     array    |
|w13_V_address1            | out |      5|  ap_memory |       w13_V       |     array    |
|w13_V_ce1                 | out |      1|  ap_memory |       w13_V       |     array    |
|w13_V_d1                  | out |  12288|  ap_memory |       w13_V       |     array    |
|w13_V_q1                  |  in |  12288|  ap_memory |       w13_V       |     array    |
|w13_V_we1                 | out |      1|  ap_memory |       w13_V       |     array    |
|w18_V_address0            | out |      7|  ap_memory |       w18_V       |     array    |
|w18_V_ce0                 | out |      1|  ap_memory |       w18_V       |     array    |
|w18_V_d0                  | out |   6144|  ap_memory |       w18_V       |     array    |
|w18_V_q0                  |  in |   6144|  ap_memory |       w18_V       |     array    |
|w18_V_we0                 | out |      1|  ap_memory |       w18_V       |     array    |
|w18_V_address1            | out |      7|  ap_memory |       w18_V       |     array    |
|w18_V_ce1                 | out |      1|  ap_memory |       w18_V       |     array    |
|w18_V_d1                  | out |   6144|  ap_memory |       w18_V       |     array    |
|w18_V_q1                  |  in |   6144|  ap_memory |       w18_V       |     array    |
|w18_V_we1                 | out |      1|  ap_memory |       w18_V       |     array    |
|w22_V_address0            | out |      7|  ap_memory |       w22_V       |     array    |
|w22_V_ce0                 | out |      1|  ap_memory |       w22_V       |     array    |
|w22_V_d0                  | out |  12288|  ap_memory |       w22_V       |     array    |
|w22_V_q0                  |  in |  12288|  ap_memory |       w22_V       |     array    |
|w22_V_we0                 | out |      1|  ap_memory |       w22_V       |     array    |
|w22_V_address1            | out |      7|  ap_memory |       w22_V       |     array    |
|w22_V_ce1                 | out |      1|  ap_memory |       w22_V       |     array    |
|w22_V_d1                  | out |  12288|  ap_memory |       w22_V       |     array    |
|w22_V_q1                  |  in |  12288|  ap_memory |       w22_V       |     array    |
|w22_V_we1                 | out |      1|  ap_memory |       w22_V       |     array    |
|w27_V_address0            | out |      9|  ap_memory |       w27_V       |     array    |
|w27_V_ce0                 | out |      1|  ap_memory |       w27_V       |     array    |
|w27_V_d0                  | out |   8192|  ap_memory |       w27_V       |     array    |
|w27_V_q0                  |  in |   8192|  ap_memory |       w27_V       |     array    |
|w27_V_we0                 | out |      1|  ap_memory |       w27_V       |     array    |
|w27_V_address1            | out |      9|  ap_memory |       w27_V       |     array    |
|w27_V_ce1                 | out |      1|  ap_memory |       w27_V       |     array    |
|w27_V_d1                  | out |   8192|  ap_memory |       w27_V       |     array    |
|w27_V_q1                  |  in |   8192|  ap_memory |       w27_V       |     array    |
|w27_V_we1                 | out |      1|  ap_memory |       w27_V       |     array    |
|w31_V_address0            | out |      9|  ap_memory |       w31_V       |     array    |
|w31_V_ce0                 | out |      1|  ap_memory |       w31_V       |     array    |
|w31_V_d0                  | out |  16384|  ap_memory |       w31_V       |     array    |
|w31_V_q0                  |  in |  16384|  ap_memory |       w31_V       |     array    |
|w31_V_we0                 | out |      1|  ap_memory |       w31_V       |     array    |
|w31_V_address1            | out |      9|  ap_memory |       w31_V       |     array    |
|w31_V_ce1                 | out |      1|  ap_memory |       w31_V       |     array    |
|w31_V_d1                  | out |  16384|  ap_memory |       w31_V       |     array    |
|w31_V_q1                  |  in |  16384|  ap_memory |       w31_V       |     array    |
|w31_V_we1                 | out |      1|  ap_memory |       w31_V       |     array    |
|w36_V_address0            | out |     11|  ap_memory |       w36_V       |     array    |
|w36_V_ce0                 | out |      1|  ap_memory |       w36_V       |     array    |
|w36_V_d0                  | out |   8192|  ap_memory |       w36_V       |     array    |
|w36_V_q0                  |  in |   8192|  ap_memory |       w36_V       |     array    |
|w36_V_we0                 | out |      1|  ap_memory |       w36_V       |     array    |
|w36_V_address1            | out |     11|  ap_memory |       w36_V       |     array    |
|w36_V_ce1                 | out |      1|  ap_memory |       w36_V       |     array    |
|w36_V_d1                  | out |   8192|  ap_memory |       w36_V       |     array    |
|w36_V_q1                  |  in |   8192|  ap_memory |       w36_V       |     array    |
|w36_V_we1                 | out |      1|  ap_memory |       w36_V       |     array    |
|w40_V_address0            | out |     11|  ap_memory |       w40_V       |     array    |
|w40_V_ce0                 | out |      1|  ap_memory |       w40_V       |     array    |
|w40_V_d0                  | out |  16384|  ap_memory |       w40_V       |     array    |
|w40_V_q0                  |  in |  16384|  ap_memory |       w40_V       |     array    |
|w40_V_we0                 | out |      1|  ap_memory |       w40_V       |     array    |
|w40_V_address1            | out |     11|  ap_memory |       w40_V       |     array    |
|w40_V_ce1                 | out |      1|  ap_memory |       w40_V       |     array    |
|w40_V_d1                  | out |  16384|  ap_memory |       w40_V       |     array    |
|w40_V_q1                  |  in |  16384|  ap_memory |       w40_V       |     array    |
|w40_V_we1                 | out |      1|  ap_memory |       w40_V       |     array    |
|w45_V_address0            | out |     12|  ap_memory |       w45_V       |     array    |
|w45_V_ce0                 | out |      1|  ap_memory |       w45_V       |     array    |
|w45_V_d0                  | out |   8192|  ap_memory |       w45_V       |     array    |
|w45_V_q0                  |  in |   8192|  ap_memory |       w45_V       |     array    |
|w45_V_we0                 | out |      1|  ap_memory |       w45_V       |     array    |
|w45_V_address1            | out |     12|  ap_memory |       w45_V       |     array    |
|w45_V_ce1                 | out |      1|  ap_memory |       w45_V       |     array    |
|w45_V_d1                  | out |   8192|  ap_memory |       w45_V       |     array    |
|w45_V_q1                  |  in |   8192|  ap_memory |       w45_V       |     array    |
|w45_V_we1                 | out |      1|  ap_memory |       w45_V       |     array    |
|w49_V_address0            | out |      8|  ap_memory |       w49_V       |     array    |
|w49_V_ce0                 | out |      1|  ap_memory |       w49_V       |     array    |
|w49_V_d0                  | out |   8192|  ap_memory |       w49_V       |     array    |
|w49_V_q0                  |  in |   8192|  ap_memory |       w49_V       |     array    |
|w49_V_we0                 | out |      1|  ap_memory |       w49_V       |     array    |
|w49_V_address1            | out |      8|  ap_memory |       w49_V       |     array    |
|w49_V_ce1                 | out |      1|  ap_memory |       w49_V       |     array    |
|w49_V_d1                  | out |   8192|  ap_memory |       w49_V       |     array    |
|w49_V_q1                  |  in |   8192|  ap_memory |       w49_V       |     array    |
|w49_V_we1                 | out |      1|  ap_memory |       w49_V       |     array    |
|ap_clk                    |  in |      1| ap_ctrl_hs |     myproject     | return value |
|ap_rst_n                  |  in |      1| ap_ctrl_hs |     myproject     | return value |
|ap_start                  |  in |      1| ap_ctrl_hs |     myproject     | return value |
|ap_done                   | out |      1| ap_ctrl_hs |     myproject     | return value |
|ap_ready                  | out |      1| ap_ctrl_hs |     myproject     | return value |
|ap_idle                   | out |      1| ap_ctrl_hs |     myproject     | return value |
+--------------------------+-----+-------+------------+-------------------+--------------+

