I clk clk
I rst rst
I start_in start_in
O ready_out ready_out
O score_out score_out
O ram_addr_out_6_0_6 ram_addr_out(6)
O ram_addr_out_6_0_5 ram_addr_out(5)
O ram_addr_out_6_0_4 ram_addr_out(4)
O ram_addr_out_6_0_3 ram_addr_out(3)
O ram_addr_out_6_0_2 ram_addr_out(2)
O ram_addr_out_6_0_1 ram_addr_out(1)
O ram_addr_out_6_0_0 ram_addr_out(0)
O ram_we ram_we
I ram_data_in ram_data_in
O ram_data_out ram_data_out
