
MOTOR_MANAGEMENT_V0_1_6_2.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000b74  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .bss          00000001  00800100  00800100  00000be8  2**0
                  ALLOC
  2 .comment      00000030  00000000  00000000  00000be8  2**0
                  CONTENTS, READONLY
  3 .debug_aranges 00000060  00000000  00000000  00000c18  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_info   000003d2  00000000  00000000  00000c78  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_abbrev 00000194  00000000  00000000  0000104a  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_line   000002fe  00000000  00000000  000011de  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_frame  000000f4  00000000  00000000  000014dc  2**2
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    000001f5  00000000  00000000  000015d0  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_loc    000001ad  00000000  00000000  000017c5  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_ranges 00000040  00000000  00000000  00001972  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a1 30       	cpi	r26, 0x01	; 1
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 59 00 	call	0xb2	; 0xb2 <main>
  88:	0c 94 b8 05 	jmp	0xb70	; 0xb70 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <twi_init>:
/**
* TWI Init
*
*/
void twi_init(void)
{
  90:	cf 93       	push	r28
  92:	df 93       	push	r29
  94:	cd b7       	in	r28, 0x3d	; 61
  96:	de b7       	in	r29, 0x3e	; 62
	//TWI Init
	TWAR = ( 0x0B << 1 );
  98:	8a eb       	ldi	r24, 0xBA	; 186
  9a:	90 e0       	ldi	r25, 0x00	; 0
  9c:	26 e1       	ldi	r18, 0x16	; 22
  9e:	fc 01       	movw	r30, r24
  a0:	20 83       	st	Z, r18
	//TWAR |= 0x01;
	TWCR = ( (1<<TWEN) | (1<<TWEA) );
  a2:	8c eb       	ldi	r24, 0xBC	; 188
  a4:	90 e0       	ldi	r25, 0x00	; 0
  a6:	24 e4       	ldi	r18, 0x44	; 68
  a8:	fc 01       	movw	r30, r24
  aa:	20 83       	st	Z, r18
}
  ac:	df 91       	pop	r29
  ae:	cf 91       	pop	r28
  b0:	08 95       	ret

000000b2 <main>:


int main(void)
{
  b2:	cf 93       	push	r28
  b4:	df 93       	push	r29
  b6:	cd b7       	in	r28, 0x3d	; 61
  b8:	de b7       	in	r29, 0x3e	; 62
    init_servo_1();                                                 //Initalize our Servo1
  ba:	0e 94 9e 00 	call	0x13c	; 0x13c <init_servo_1>
    init_motor_1();                                                 //Initalize our Motor1
  be:	0e 94 d9 01 	call	0x3b2	; 0x3b2 <init_motor_1>

    //transmit_uart_string("Motor Controller V0.1 Ready!!");
    //transmit_uart('\r');
    //transmit_uart('\n');    

	twi_init();
  c2:	0e 94 48 00 	call	0x90	; 0x90 <twi_init>

    while(1)
    {        
        
		switch(TWSR)        //TWDR    Unknown identifier    Error
  c6:	89 eb       	ldi	r24, 0xB9	; 185
  c8:	90 e0       	ldi	r25, 0x00	; 0
  ca:	fc 01       	movw	r30, r24
  cc:	80 81       	ld	r24, Z
  ce:	88 2f       	mov	r24, r24
  d0:	90 e0       	ldi	r25, 0x00	; 0
  d2:	80 38       	cpi	r24, 0x80	; 128
  d4:	91 05       	cpc	r25, r1
  d6:	89 f0       	breq	.+34     	; 0xfa <main+0x48>
  d8:	80 3a       	cpi	r24, 0xA0	; 160
  da:	91 05       	cpc	r25, r1
  dc:	21 f1       	breq	.+72     	; 0x126 <main+0x74>
  de:	80 36       	cpi	r24, 0x60	; 96
  e0:	91 05       	cpc	r25, r1
  e2:	09 f0       	breq	.+2      	; 0xe6 <main+0x34>
			case 0xA0:            /* Received Stop or Repeated Start while still addressed */
			TWCR |= ( (1<<TWINT) );                            /* Switch to not Addressed */
			break;
			
			default:
			break;
  e4:	2a c0       	rjmp	.+84     	; 0x13a <main+0x88>
    {        
        
		switch(TWSR)        //TWDR    Unknown identifier    Error
		{
			case 0x60:
			TWCR |= ( (1<<TWINT) | (1<<TWEA) );
  e6:	8c eb       	ldi	r24, 0xBC	; 188
  e8:	90 e0       	ldi	r25, 0x00	; 0
  ea:	2c eb       	ldi	r18, 0xBC	; 188
  ec:	30 e0       	ldi	r19, 0x00	; 0
  ee:	f9 01       	movw	r30, r18
  f0:	20 81       	ld	r18, Z
  f2:	20 6c       	ori	r18, 0xC0	; 192
  f4:	fc 01       	movw	r30, r24
  f6:	20 83       	st	Z, r18
			break;
  f8:	20 c0       	rjmp	.+64     	; 0x13a <main+0x88>
			
			case 0x80:
			data = TWDR;
  fa:	8b eb       	ldi	r24, 0xBB	; 187
  fc:	90 e0       	ldi	r25, 0x00	; 0
  fe:	fc 01       	movw	r30, r24
 100:	80 81       	ld	r24, Z
 102:	80 93 00 01 	sts	0x0100, r24
			control_motor_1(data);
 106:	80 91 00 01 	lds	r24, 0x0100
 10a:	88 2f       	mov	r24, r24
 10c:	90 e0       	ldi	r25, 0x00	; 0
 10e:	0e 94 14 03 	call	0x628	; 0x628 <control_motor_1>
			TWCR |= ( (1<<TWINT) );
 112:	8c eb       	ldi	r24, 0xBC	; 188
 114:	90 e0       	ldi	r25, 0x00	; 0
 116:	2c eb       	ldi	r18, 0xBC	; 188
 118:	30 e0       	ldi	r19, 0x00	; 0
 11a:	f9 01       	movw	r30, r18
 11c:	20 81       	ld	r18, Z
 11e:	20 68       	ori	r18, 0x80	; 128
 120:	fc 01       	movw	r30, r24
 122:	20 83       	st	Z, r18
			break;
 124:	0a c0       	rjmp	.+20     	; 0x13a <main+0x88>
			
			case 0xA0:            /* Received Stop or Repeated Start while still addressed */
			TWCR |= ( (1<<TWINT) );                            /* Switch to not Addressed */
 126:	8c eb       	ldi	r24, 0xBC	; 188
 128:	90 e0       	ldi	r25, 0x00	; 0
 12a:	2c eb       	ldi	r18, 0xBC	; 188
 12c:	30 e0       	ldi	r19, 0x00	; 0
 12e:	f9 01       	movw	r30, r18
 130:	20 81       	ld	r18, Z
 132:	20 68       	ori	r18, 0x80	; 128
 134:	fc 01       	movw	r30, r24
 136:	20 83       	st	Z, r18
			break;
 138:	00 00       	nop
        }

        _delay_ms(1000);
        
        */
    }
 13a:	c5 cf       	rjmp	.-118    	; 0xc6 <main+0x14>

0000013c <init_servo_1>:

#include <avr/io.h>                                                 //Include AVR Library to get the nice Bit definitions
#include "util/delay.h"                                             //Delay Function

void init_servo_1( void )
{
 13c:	cf 93       	push	r28
 13e:	df 93       	push	r29
 140:	cd b7       	in	r28, 0x3d	; 61
 142:	de b7       	in	r29, 0x3e	; 62
 144:	6c 97       	sbiw	r28, 0x1c	; 28
 146:	0f b6       	in	r0, 0x3f	; 63
 148:	f8 94       	cli
 14a:	de bf       	out	0x3e, r29	; 62
 14c:	0f be       	out	0x3f, r0	; 63
 14e:	cd bf       	out	0x3d, r28	; 61
    DDRB |= (1<<DDB1);                                              //Set PB1 (OC1A) to output
 150:	84 e2       	ldi	r24, 0x24	; 36
 152:	90 e0       	ldi	r25, 0x00	; 0
 154:	24 e2       	ldi	r18, 0x24	; 36
 156:	30 e0       	ldi	r19, 0x00	; 0
 158:	f9 01       	movw	r30, r18
 15a:	20 81       	ld	r18, Z
 15c:	22 60       	ori	r18, 0x02	; 2
 15e:	fc 01       	movw	r30, r24
 160:	20 83       	st	Z, r18
    DDRC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                  //SET PC0-PC2 (Debug LED's) to output
 162:	87 e2       	ldi	r24, 0x27	; 39
 164:	90 e0       	ldi	r25, 0x00	; 0
 166:	27 e2       	ldi	r18, 0x27	; 39
 168:	30 e0       	ldi	r19, 0x00	; 0
 16a:	f9 01       	movw	r30, r18
 16c:	20 81       	ld	r18, Z
 16e:	27 60       	ori	r18, 0x07	; 7
 170:	fc 01       	movw	r30, r24
 172:	20 83       	st	Z, r18
    
    TCCR1A |= ( (1<<COM1A1) |  (1<<WGM11) );                        //Set Compare to Fast PWM with match to clear and bottom to set    
 174:	80 e8       	ldi	r24, 0x80	; 128
 176:	90 e0       	ldi	r25, 0x00	; 0
 178:	20 e8       	ldi	r18, 0x80	; 128
 17a:	30 e0       	ldi	r19, 0x00	; 0
 17c:	f9 01       	movw	r30, r18
 17e:	20 81       	ld	r18, Z
 180:	22 68       	ori	r18, 0x82	; 130
 182:	fc 01       	movw	r30, r24
 184:	20 83       	st	Z, r18
    TCCR1B |= ( (1<<WGM12) | (1<<WGM13) | (1<<CS11) );              //Set Clock Dividor to 1024    
 186:	81 e8       	ldi	r24, 0x81	; 129
 188:	90 e0       	ldi	r25, 0x00	; 0
 18a:	21 e8       	ldi	r18, 0x81	; 129
 18c:	30 e0       	ldi	r19, 0x00	; 0
 18e:	f9 01       	movw	r30, r18
 190:	20 81       	ld	r18, Z
 192:	2a 61       	ori	r18, 0x1A	; 26
 194:	fc 01       	movw	r30, r24
 196:	20 83       	st	Z, r18

    OCR1A = 0x08FF;
 198:	88 e8       	ldi	r24, 0x88	; 136
 19a:	90 e0       	ldi	r25, 0x00	; 0
 19c:	2f ef       	ldi	r18, 0xFF	; 255
 19e:	38 e0       	ldi	r19, 0x08	; 8
 1a0:	fc 01       	movw	r30, r24
 1a2:	31 83       	std	Z+1, r19	; 0x01
 1a4:	20 83       	st	Z, r18

    ICR1 = 0x5000;													//Top of Counter
 1a6:	86 e8       	ldi	r24, 0x86	; 134
 1a8:	90 e0       	ldi	r25, 0x00	; 0
 1aa:	20 e0       	ldi	r18, 0x00	; 0
 1ac:	30 e5       	ldi	r19, 0x50	; 80
 1ae:	fc 01       	movw	r30, r24
 1b0:	31 83       	std	Z+1, r19	; 0x01
 1b2:	20 83       	st	Z, r18

    PORTC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                 //Signalize successfull bootup with all LED's
 1b4:	88 e2       	ldi	r24, 0x28	; 40
 1b6:	90 e0       	ldi	r25, 0x00	; 0
 1b8:	28 e2       	ldi	r18, 0x28	; 40
 1ba:	30 e0       	ldi	r19, 0x00	; 0
 1bc:	f9 01       	movw	r30, r18
 1be:	20 81       	ld	r18, Z
 1c0:	27 60       	ori	r18, 0x07	; 7
 1c2:	fc 01       	movw	r30, r24
 1c4:	20 83       	st	Z, r18
 1c6:	80 e0       	ldi	r24, 0x00	; 0
 1c8:	90 e0       	ldi	r25, 0x00	; 0
 1ca:	a6 e9       	ldi	r26, 0x96	; 150
 1cc:	b3 e4       	ldi	r27, 0x43	; 67
 1ce:	89 83       	std	Y+1, r24	; 0x01
 1d0:	9a 83       	std	Y+2, r25	; 0x02
 1d2:	ab 83       	std	Y+3, r26	; 0x03
 1d4:	bc 83       	std	Y+4, r27	; 0x04

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 1d6:	20 e0       	ldi	r18, 0x00	; 0
 1d8:	30 e0       	ldi	r19, 0x00	; 0
 1da:	4a ef       	ldi	r20, 0xFA	; 250
 1dc:	54 e4       	ldi	r21, 0x44	; 68
 1de:	69 81       	ldd	r22, Y+1	; 0x01
 1e0:	7a 81       	ldd	r23, Y+2	; 0x02
 1e2:	8b 81       	ldd	r24, Y+3	; 0x03
 1e4:	9c 81       	ldd	r25, Y+4	; 0x04
 1e6:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 1ea:	dc 01       	movw	r26, r24
 1ec:	cb 01       	movw	r24, r22
 1ee:	8d 83       	std	Y+5, r24	; 0x05
 1f0:	9e 83       	std	Y+6, r25	; 0x06
 1f2:	af 83       	std	Y+7, r26	; 0x07
 1f4:	b8 87       	std	Y+8, r27	; 0x08
	if (__tmp < 1.0)
 1f6:	20 e0       	ldi	r18, 0x00	; 0
 1f8:	30 e0       	ldi	r19, 0x00	; 0
 1fa:	40 e8       	ldi	r20, 0x80	; 128
 1fc:	5f e3       	ldi	r21, 0x3F	; 63
 1fe:	6d 81       	ldd	r22, Y+5	; 0x05
 200:	7e 81       	ldd	r23, Y+6	; 0x06
 202:	8f 81       	ldd	r24, Y+7	; 0x07
 204:	98 85       	ldd	r25, Y+8	; 0x08
 206:	0e 94 07 04 	call	0x80e	; 0x80e <__cmpsf2>
 20a:	88 23       	and	r24, r24
 20c:	2c f4       	brge	.+10     	; 0x218 <init_servo_1+0xdc>
		__ticks = 1;
 20e:	81 e0       	ldi	r24, 0x01	; 1
 210:	90 e0       	ldi	r25, 0x00	; 0
 212:	9a 87       	std	Y+10, r25	; 0x0a
 214:	89 87       	std	Y+9, r24	; 0x09
 216:	3f c0       	rjmp	.+126    	; 0x296 <init_servo_1+0x15a>
	else if (__tmp > 65535)
 218:	20 e0       	ldi	r18, 0x00	; 0
 21a:	3f ef       	ldi	r19, 0xFF	; 255
 21c:	4f e7       	ldi	r20, 0x7F	; 127
 21e:	57 e4       	ldi	r21, 0x47	; 71
 220:	6d 81       	ldd	r22, Y+5	; 0x05
 222:	7e 81       	ldd	r23, Y+6	; 0x06
 224:	8f 81       	ldd	r24, Y+7	; 0x07
 226:	98 85       	ldd	r25, Y+8	; 0x08
 228:	0e 94 51 05 	call	0xaa2	; 0xaa2 <__gesf2>
 22c:	18 16       	cp	r1, r24
 22e:	4c f5       	brge	.+82     	; 0x282 <init_servo_1+0x146>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 230:	20 e0       	ldi	r18, 0x00	; 0
 232:	30 e0       	ldi	r19, 0x00	; 0
 234:	40 e2       	ldi	r20, 0x20	; 32
 236:	51 e4       	ldi	r21, 0x41	; 65
 238:	69 81       	ldd	r22, Y+1	; 0x01
 23a:	7a 81       	ldd	r23, Y+2	; 0x02
 23c:	8b 81       	ldd	r24, Y+3	; 0x03
 23e:	9c 81       	ldd	r25, Y+4	; 0x04
 240:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 244:	dc 01       	movw	r26, r24
 246:	cb 01       	movw	r24, r22
 248:	bc 01       	movw	r22, r24
 24a:	cd 01       	movw	r24, r26
 24c:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 250:	dc 01       	movw	r26, r24
 252:	cb 01       	movw	r24, r22
 254:	9a 87       	std	Y+10, r25	; 0x0a
 256:	89 87       	std	Y+9, r24	; 0x09
 258:	0f c0       	rjmp	.+30     	; 0x278 <init_servo_1+0x13c>
 25a:	88 ec       	ldi	r24, 0xC8	; 200
 25c:	90 e0       	ldi	r25, 0x00	; 0
 25e:	9c 87       	std	Y+12, r25	; 0x0c
 260:	8b 87       	std	Y+11, r24	; 0x0b
    milliseconds can be achieved.
 */
void
_delay_loop_2(uint16_t __count)
{
	__asm__ volatile (
 262:	8b 85       	ldd	r24, Y+11	; 0x0b
 264:	9c 85       	ldd	r25, Y+12	; 0x0c
 266:	01 97       	sbiw	r24, 0x01	; 1
 268:	f1 f7       	brne	.-4      	; 0x266 <init_servo_1+0x12a>
 26a:	9c 87       	std	Y+12, r25	; 0x0c
 26c:	8b 87       	std	Y+11, r24	; 0x0b
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 26e:	89 85       	ldd	r24, Y+9	; 0x09
 270:	9a 85       	ldd	r25, Y+10	; 0x0a
 272:	01 97       	sbiw	r24, 0x01	; 1
 274:	9a 87       	std	Y+10, r25	; 0x0a
 276:	89 87       	std	Y+9, r24	; 0x09
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 278:	89 85       	ldd	r24, Y+9	; 0x09
 27a:	9a 85       	ldd	r25, Y+10	; 0x0a
 27c:	00 97       	sbiw	r24, 0x00	; 0
 27e:	69 f7       	brne	.-38     	; 0x25a <init_servo_1+0x11e>
 280:	14 c0       	rjmp	.+40     	; 0x2aa <init_servo_1+0x16e>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 282:	6d 81       	ldd	r22, Y+5	; 0x05
 284:	7e 81       	ldd	r23, Y+6	; 0x06
 286:	8f 81       	ldd	r24, Y+7	; 0x07
 288:	98 85       	ldd	r25, Y+8	; 0x08
 28a:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 28e:	dc 01       	movw	r26, r24
 290:	cb 01       	movw	r24, r22
 292:	9a 87       	std	Y+10, r25	; 0x0a
 294:	89 87       	std	Y+9, r24	; 0x09
 296:	89 85       	ldd	r24, Y+9	; 0x09
 298:	9a 85       	ldd	r25, Y+10	; 0x0a
 29a:	9e 87       	std	Y+14, r25	; 0x0e
 29c:	8d 87       	std	Y+13, r24	; 0x0d
 29e:	8d 85       	ldd	r24, Y+13	; 0x0d
 2a0:	9e 85       	ldd	r25, Y+14	; 0x0e
 2a2:	01 97       	sbiw	r24, 0x01	; 1
 2a4:	f1 f7       	brne	.-4      	; 0x2a2 <init_servo_1+0x166>
 2a6:	9e 87       	std	Y+14, r25	; 0x0e
 2a8:	8d 87       	std	Y+13, r24	; 0x0d
    _delay_ms(300);
    PORTC &= ~( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );
 2aa:	88 e2       	ldi	r24, 0x28	; 40
 2ac:	90 e0       	ldi	r25, 0x00	; 0
 2ae:	28 e2       	ldi	r18, 0x28	; 40
 2b0:	30 e0       	ldi	r19, 0x00	; 0
 2b2:	f9 01       	movw	r30, r18
 2b4:	20 81       	ld	r18, Z
 2b6:	28 7f       	andi	r18, 0xF8	; 248
 2b8:	fc 01       	movw	r30, r24
 2ba:	20 83       	st	Z, r18
 2bc:	80 e0       	ldi	r24, 0x00	; 0
 2be:	90 e0       	ldi	r25, 0x00	; 0
 2c0:	a6 e9       	ldi	r26, 0x96	; 150
 2c2:	b3 e4       	ldi	r27, 0x43	; 67
 2c4:	8f 87       	std	Y+15, r24	; 0x0f
 2c6:	98 8b       	std	Y+16, r25	; 0x10
 2c8:	a9 8b       	std	Y+17, r26	; 0x11
 2ca:	ba 8b       	std	Y+18, r27	; 0x12

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 2cc:	20 e0       	ldi	r18, 0x00	; 0
 2ce:	30 e0       	ldi	r19, 0x00	; 0
 2d0:	4a ef       	ldi	r20, 0xFA	; 250
 2d2:	54 e4       	ldi	r21, 0x44	; 68
 2d4:	6f 85       	ldd	r22, Y+15	; 0x0f
 2d6:	78 89       	ldd	r23, Y+16	; 0x10
 2d8:	89 89       	ldd	r24, Y+17	; 0x11
 2da:	9a 89       	ldd	r25, Y+18	; 0x12
 2dc:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 2e0:	dc 01       	movw	r26, r24
 2e2:	cb 01       	movw	r24, r22
 2e4:	8b 8b       	std	Y+19, r24	; 0x13
 2e6:	9c 8b       	std	Y+20, r25	; 0x14
 2e8:	ad 8b       	std	Y+21, r26	; 0x15
 2ea:	be 8b       	std	Y+22, r27	; 0x16
	if (__tmp < 1.0)
 2ec:	20 e0       	ldi	r18, 0x00	; 0
 2ee:	30 e0       	ldi	r19, 0x00	; 0
 2f0:	40 e8       	ldi	r20, 0x80	; 128
 2f2:	5f e3       	ldi	r21, 0x3F	; 63
 2f4:	6b 89       	ldd	r22, Y+19	; 0x13
 2f6:	7c 89       	ldd	r23, Y+20	; 0x14
 2f8:	8d 89       	ldd	r24, Y+21	; 0x15
 2fa:	9e 89       	ldd	r25, Y+22	; 0x16
 2fc:	0e 94 07 04 	call	0x80e	; 0x80e <__cmpsf2>
 300:	88 23       	and	r24, r24
 302:	2c f4       	brge	.+10     	; 0x30e <init_servo_1+0x1d2>
		__ticks = 1;
 304:	81 e0       	ldi	r24, 0x01	; 1
 306:	90 e0       	ldi	r25, 0x00	; 0
 308:	98 8f       	std	Y+24, r25	; 0x18
 30a:	8f 8b       	std	Y+23, r24	; 0x17
 30c:	3f c0       	rjmp	.+126    	; 0x38c <init_servo_1+0x250>
	else if (__tmp > 65535)
 30e:	20 e0       	ldi	r18, 0x00	; 0
 310:	3f ef       	ldi	r19, 0xFF	; 255
 312:	4f e7       	ldi	r20, 0x7F	; 127
 314:	57 e4       	ldi	r21, 0x47	; 71
 316:	6b 89       	ldd	r22, Y+19	; 0x13
 318:	7c 89       	ldd	r23, Y+20	; 0x14
 31a:	8d 89       	ldd	r24, Y+21	; 0x15
 31c:	9e 89       	ldd	r25, Y+22	; 0x16
 31e:	0e 94 51 05 	call	0xaa2	; 0xaa2 <__gesf2>
 322:	18 16       	cp	r1, r24
 324:	4c f5       	brge	.+82     	; 0x378 <init_servo_1+0x23c>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 326:	20 e0       	ldi	r18, 0x00	; 0
 328:	30 e0       	ldi	r19, 0x00	; 0
 32a:	40 e2       	ldi	r20, 0x20	; 32
 32c:	51 e4       	ldi	r21, 0x41	; 65
 32e:	6f 85       	ldd	r22, Y+15	; 0x0f
 330:	78 89       	ldd	r23, Y+16	; 0x10
 332:	89 89       	ldd	r24, Y+17	; 0x11
 334:	9a 89       	ldd	r25, Y+18	; 0x12
 336:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 33a:	dc 01       	movw	r26, r24
 33c:	cb 01       	movw	r24, r22
 33e:	bc 01       	movw	r22, r24
 340:	cd 01       	movw	r24, r26
 342:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 346:	dc 01       	movw	r26, r24
 348:	cb 01       	movw	r24, r22
 34a:	98 8f       	std	Y+24, r25	; 0x18
 34c:	8f 8b       	std	Y+23, r24	; 0x17
 34e:	0f c0       	rjmp	.+30     	; 0x36e <init_servo_1+0x232>
 350:	88 ec       	ldi	r24, 0xC8	; 200
 352:	90 e0       	ldi	r25, 0x00	; 0
 354:	9a 8f       	std	Y+26, r25	; 0x1a
 356:	89 8f       	std	Y+25, r24	; 0x19
 358:	89 8d       	ldd	r24, Y+25	; 0x19
 35a:	9a 8d       	ldd	r25, Y+26	; 0x1a
 35c:	01 97       	sbiw	r24, 0x01	; 1
 35e:	f1 f7       	brne	.-4      	; 0x35c <init_servo_1+0x220>
 360:	9a 8f       	std	Y+26, r25	; 0x1a
 362:	89 8f       	std	Y+25, r24	; 0x19
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 364:	8f 89       	ldd	r24, Y+23	; 0x17
 366:	98 8d       	ldd	r25, Y+24	; 0x18
 368:	01 97       	sbiw	r24, 0x01	; 1
 36a:	98 8f       	std	Y+24, r25	; 0x18
 36c:	8f 8b       	std	Y+23, r24	; 0x17
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 36e:	8f 89       	ldd	r24, Y+23	; 0x17
 370:	98 8d       	ldd	r25, Y+24	; 0x18
 372:	00 97       	sbiw	r24, 0x00	; 0
 374:	69 f7       	brne	.-38     	; 0x350 <init_servo_1+0x214>
 376:	14 c0       	rjmp	.+40     	; 0x3a0 <init_servo_1+0x264>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 378:	6b 89       	ldd	r22, Y+19	; 0x13
 37a:	7c 89       	ldd	r23, Y+20	; 0x14
 37c:	8d 89       	ldd	r24, Y+21	; 0x15
 37e:	9e 89       	ldd	r25, Y+22	; 0x16
 380:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 384:	dc 01       	movw	r26, r24
 386:	cb 01       	movw	r24, r22
 388:	98 8f       	std	Y+24, r25	; 0x18
 38a:	8f 8b       	std	Y+23, r24	; 0x17
 38c:	8f 89       	ldd	r24, Y+23	; 0x17
 38e:	98 8d       	ldd	r25, Y+24	; 0x18
 390:	9c 8f       	std	Y+28, r25	; 0x1c
 392:	8b 8f       	std	Y+27, r24	; 0x1b
 394:	8b 8d       	ldd	r24, Y+27	; 0x1b
 396:	9c 8d       	ldd	r25, Y+28	; 0x1c
 398:	01 97       	sbiw	r24, 0x01	; 1
 39a:	f1 f7       	brne	.-4      	; 0x398 <init_servo_1+0x25c>
 39c:	9c 8f       	std	Y+28, r25	; 0x1c
 39e:	8b 8f       	std	Y+27, r24	; 0x1b
    _delay_ms(300);
}
 3a0:	6c 96       	adiw	r28, 0x1c	; 28
 3a2:	0f b6       	in	r0, 0x3f	; 63
 3a4:	f8 94       	cli
 3a6:	de bf       	out	0x3e, r29	; 62
 3a8:	0f be       	out	0x3f, r0	; 63
 3aa:	cd bf       	out	0x3d, r28	; 61
 3ac:	df 91       	pop	r29
 3ae:	cf 91       	pop	r28
 3b0:	08 95       	ret

000003b2 <init_motor_1>:

    PORTC &= ~(1<<DDC1);                                            //Turn off LED
}

void init_motor_1( void )
{
 3b2:	cf 93       	push	r28
 3b4:	df 93       	push	r29
 3b6:	cd b7       	in	r28, 0x3d	; 61
 3b8:	de b7       	in	r29, 0x3e	; 62
 3ba:	6c 97       	sbiw	r28, 0x1c	; 28
 3bc:	0f b6       	in	r0, 0x3f	; 63
 3be:	f8 94       	cli
 3c0:	de bf       	out	0x3e, r29	; 62
 3c2:	0f be       	out	0x3f, r0	; 63
 3c4:	cd bf       	out	0x3d, r28	; 61
    DDRB |= (1<<DDB2);                                              //Set PB2 (OC1B) to output
 3c6:	84 e2       	ldi	r24, 0x24	; 36
 3c8:	90 e0       	ldi	r25, 0x00	; 0
 3ca:	24 e2       	ldi	r18, 0x24	; 36
 3cc:	30 e0       	ldi	r19, 0x00	; 0
 3ce:	f9 01       	movw	r30, r18
 3d0:	20 81       	ld	r18, Z
 3d2:	24 60       	ori	r18, 0x04	; 4
 3d4:	fc 01       	movw	r30, r24
 3d6:	20 83       	st	Z, r18
    DDRC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                  //SET PC0-PC2 (Debug LED's) to output
 3d8:	87 e2       	ldi	r24, 0x27	; 39
 3da:	90 e0       	ldi	r25, 0x00	; 0
 3dc:	27 e2       	ldi	r18, 0x27	; 39
 3de:	30 e0       	ldi	r19, 0x00	; 0
 3e0:	f9 01       	movw	r30, r18
 3e2:	20 81       	ld	r18, Z
 3e4:	27 60       	ori	r18, 0x07	; 7
 3e6:	fc 01       	movw	r30, r24
 3e8:	20 83       	st	Z, r18
    
    TCCR1A |= ( (1<<COM1B1) |  (1<<WGM11) );                        //Set Compare to Fast PWM with match to clear and bottom to set    
 3ea:	80 e8       	ldi	r24, 0x80	; 128
 3ec:	90 e0       	ldi	r25, 0x00	; 0
 3ee:	20 e8       	ldi	r18, 0x80	; 128
 3f0:	30 e0       	ldi	r19, 0x00	; 0
 3f2:	f9 01       	movw	r30, r18
 3f4:	20 81       	ld	r18, Z
 3f6:	22 62       	ori	r18, 0x22	; 34
 3f8:	fc 01       	movw	r30, r24
 3fa:	20 83       	st	Z, r18
    TCCR1B |= ( (1<<WGM12) | (1<<WGM13) | (1<<CS11) );              //Set Clock Dividor to 1024    
 3fc:	81 e8       	ldi	r24, 0x81	; 129
 3fe:	90 e0       	ldi	r25, 0x00	; 0
 400:	21 e8       	ldi	r18, 0x81	; 129
 402:	30 e0       	ldi	r19, 0x00	; 0
 404:	f9 01       	movw	r30, r18
 406:	20 81       	ld	r18, Z
 408:	2a 61       	ori	r18, 0x1A	; 26
 40a:	fc 01       	movw	r30, r24
 40c:	20 83       	st	Z, r18

    OCR1B = 0x08FF;
 40e:	8a e8       	ldi	r24, 0x8A	; 138
 410:	90 e0       	ldi	r25, 0x00	; 0
 412:	2f ef       	ldi	r18, 0xFF	; 255
 414:	38 e0       	ldi	r19, 0x08	; 8
 416:	fc 01       	movw	r30, r24
 418:	31 83       	std	Z+1, r19	; 0x01
 41a:	20 83       	st	Z, r18

    ICR1 = 0x5000;													//Top of Counter
 41c:	86 e8       	ldi	r24, 0x86	; 134
 41e:	90 e0       	ldi	r25, 0x00	; 0
 420:	20 e0       	ldi	r18, 0x00	; 0
 422:	30 e5       	ldi	r19, 0x50	; 80
 424:	fc 01       	movw	r30, r24
 426:	31 83       	std	Z+1, r19	; 0x01
 428:	20 83       	st	Z, r18

    PORTC |= ( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );                 //Signalize successfull bootup with all LED's
 42a:	88 e2       	ldi	r24, 0x28	; 40
 42c:	90 e0       	ldi	r25, 0x00	; 0
 42e:	28 e2       	ldi	r18, 0x28	; 40
 430:	30 e0       	ldi	r19, 0x00	; 0
 432:	f9 01       	movw	r30, r18
 434:	20 81       	ld	r18, Z
 436:	27 60       	ori	r18, 0x07	; 7
 438:	fc 01       	movw	r30, r24
 43a:	20 83       	st	Z, r18
 43c:	80 e0       	ldi	r24, 0x00	; 0
 43e:	90 e0       	ldi	r25, 0x00	; 0
 440:	a6 e9       	ldi	r26, 0x96	; 150
 442:	b3 e4       	ldi	r27, 0x43	; 67
 444:	89 83       	std	Y+1, r24	; 0x01
 446:	9a 83       	std	Y+2, r25	; 0x02
 448:	ab 83       	std	Y+3, r26	; 0x03
 44a:	bc 83       	std	Y+4, r27	; 0x04

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 44c:	20 e0       	ldi	r18, 0x00	; 0
 44e:	30 e0       	ldi	r19, 0x00	; 0
 450:	4a ef       	ldi	r20, 0xFA	; 250
 452:	54 e4       	ldi	r21, 0x44	; 68
 454:	69 81       	ldd	r22, Y+1	; 0x01
 456:	7a 81       	ldd	r23, Y+2	; 0x02
 458:	8b 81       	ldd	r24, Y+3	; 0x03
 45a:	9c 81       	ldd	r25, Y+4	; 0x04
 45c:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 460:	dc 01       	movw	r26, r24
 462:	cb 01       	movw	r24, r22
 464:	8d 83       	std	Y+5, r24	; 0x05
 466:	9e 83       	std	Y+6, r25	; 0x06
 468:	af 83       	std	Y+7, r26	; 0x07
 46a:	b8 87       	std	Y+8, r27	; 0x08
	if (__tmp < 1.0)
 46c:	20 e0       	ldi	r18, 0x00	; 0
 46e:	30 e0       	ldi	r19, 0x00	; 0
 470:	40 e8       	ldi	r20, 0x80	; 128
 472:	5f e3       	ldi	r21, 0x3F	; 63
 474:	6d 81       	ldd	r22, Y+5	; 0x05
 476:	7e 81       	ldd	r23, Y+6	; 0x06
 478:	8f 81       	ldd	r24, Y+7	; 0x07
 47a:	98 85       	ldd	r25, Y+8	; 0x08
 47c:	0e 94 07 04 	call	0x80e	; 0x80e <__cmpsf2>
 480:	88 23       	and	r24, r24
 482:	2c f4       	brge	.+10     	; 0x48e <init_motor_1+0xdc>
		__ticks = 1;
 484:	81 e0       	ldi	r24, 0x01	; 1
 486:	90 e0       	ldi	r25, 0x00	; 0
 488:	9a 87       	std	Y+10, r25	; 0x0a
 48a:	89 87       	std	Y+9, r24	; 0x09
 48c:	3f c0       	rjmp	.+126    	; 0x50c <init_motor_1+0x15a>
	else if (__tmp > 65535)
 48e:	20 e0       	ldi	r18, 0x00	; 0
 490:	3f ef       	ldi	r19, 0xFF	; 255
 492:	4f e7       	ldi	r20, 0x7F	; 127
 494:	57 e4       	ldi	r21, 0x47	; 71
 496:	6d 81       	ldd	r22, Y+5	; 0x05
 498:	7e 81       	ldd	r23, Y+6	; 0x06
 49a:	8f 81       	ldd	r24, Y+7	; 0x07
 49c:	98 85       	ldd	r25, Y+8	; 0x08
 49e:	0e 94 51 05 	call	0xaa2	; 0xaa2 <__gesf2>
 4a2:	18 16       	cp	r1, r24
 4a4:	4c f5       	brge	.+82     	; 0x4f8 <init_motor_1+0x146>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 4a6:	20 e0       	ldi	r18, 0x00	; 0
 4a8:	30 e0       	ldi	r19, 0x00	; 0
 4aa:	40 e2       	ldi	r20, 0x20	; 32
 4ac:	51 e4       	ldi	r21, 0x41	; 65
 4ae:	69 81       	ldd	r22, Y+1	; 0x01
 4b0:	7a 81       	ldd	r23, Y+2	; 0x02
 4b2:	8b 81       	ldd	r24, Y+3	; 0x03
 4b4:	9c 81       	ldd	r25, Y+4	; 0x04
 4b6:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 4ba:	dc 01       	movw	r26, r24
 4bc:	cb 01       	movw	r24, r22
 4be:	bc 01       	movw	r22, r24
 4c0:	cd 01       	movw	r24, r26
 4c2:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 4c6:	dc 01       	movw	r26, r24
 4c8:	cb 01       	movw	r24, r22
 4ca:	9a 87       	std	Y+10, r25	; 0x0a
 4cc:	89 87       	std	Y+9, r24	; 0x09
 4ce:	0f c0       	rjmp	.+30     	; 0x4ee <init_motor_1+0x13c>
 4d0:	88 ec       	ldi	r24, 0xC8	; 200
 4d2:	90 e0       	ldi	r25, 0x00	; 0
 4d4:	9c 87       	std	Y+12, r25	; 0x0c
 4d6:	8b 87       	std	Y+11, r24	; 0x0b
 4d8:	8b 85       	ldd	r24, Y+11	; 0x0b
 4da:	9c 85       	ldd	r25, Y+12	; 0x0c
 4dc:	01 97       	sbiw	r24, 0x01	; 1
 4de:	f1 f7       	brne	.-4      	; 0x4dc <init_motor_1+0x12a>
 4e0:	9c 87       	std	Y+12, r25	; 0x0c
 4e2:	8b 87       	std	Y+11, r24	; 0x0b
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 4e4:	89 85       	ldd	r24, Y+9	; 0x09
 4e6:	9a 85       	ldd	r25, Y+10	; 0x0a
 4e8:	01 97       	sbiw	r24, 0x01	; 1
 4ea:	9a 87       	std	Y+10, r25	; 0x0a
 4ec:	89 87       	std	Y+9, r24	; 0x09
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 4ee:	89 85       	ldd	r24, Y+9	; 0x09
 4f0:	9a 85       	ldd	r25, Y+10	; 0x0a
 4f2:	00 97       	sbiw	r24, 0x00	; 0
 4f4:	69 f7       	brne	.-38     	; 0x4d0 <init_motor_1+0x11e>
 4f6:	14 c0       	rjmp	.+40     	; 0x520 <init_motor_1+0x16e>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 4f8:	6d 81       	ldd	r22, Y+5	; 0x05
 4fa:	7e 81       	ldd	r23, Y+6	; 0x06
 4fc:	8f 81       	ldd	r24, Y+7	; 0x07
 4fe:	98 85       	ldd	r25, Y+8	; 0x08
 500:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 504:	dc 01       	movw	r26, r24
 506:	cb 01       	movw	r24, r22
 508:	9a 87       	std	Y+10, r25	; 0x0a
 50a:	89 87       	std	Y+9, r24	; 0x09
 50c:	89 85       	ldd	r24, Y+9	; 0x09
 50e:	9a 85       	ldd	r25, Y+10	; 0x0a
 510:	9e 87       	std	Y+14, r25	; 0x0e
 512:	8d 87       	std	Y+13, r24	; 0x0d
 514:	8d 85       	ldd	r24, Y+13	; 0x0d
 516:	9e 85       	ldd	r25, Y+14	; 0x0e
 518:	01 97       	sbiw	r24, 0x01	; 1
 51a:	f1 f7       	brne	.-4      	; 0x518 <init_motor_1+0x166>
 51c:	9e 87       	std	Y+14, r25	; 0x0e
 51e:	8d 87       	std	Y+13, r24	; 0x0d
    _delay_ms(300);
    PORTC &= ~( (1<<DDC0) | (1<<DDC1) | (1<<DDC2) );
 520:	88 e2       	ldi	r24, 0x28	; 40
 522:	90 e0       	ldi	r25, 0x00	; 0
 524:	28 e2       	ldi	r18, 0x28	; 40
 526:	30 e0       	ldi	r19, 0x00	; 0
 528:	f9 01       	movw	r30, r18
 52a:	20 81       	ld	r18, Z
 52c:	28 7f       	andi	r18, 0xF8	; 248
 52e:	fc 01       	movw	r30, r24
 530:	20 83       	st	Z, r18
 532:	80 e0       	ldi	r24, 0x00	; 0
 534:	90 e0       	ldi	r25, 0x00	; 0
 536:	a6 e9       	ldi	r26, 0x96	; 150
 538:	b3 e4       	ldi	r27, 0x43	; 67
 53a:	8f 87       	std	Y+15, r24	; 0x0f
 53c:	98 8b       	std	Y+16, r25	; 0x10
 53e:	a9 8b       	std	Y+17, r26	; 0x11
 540:	ba 8b       	std	Y+18, r27	; 0x12

	__builtin_avr_delay_cycles(__ticks_dc);

#else
	uint16_t __ticks;
	__tmp = ((F_CPU) / 4e3) * __ms;
 542:	20 e0       	ldi	r18, 0x00	; 0
 544:	30 e0       	ldi	r19, 0x00	; 0
 546:	4a ef       	ldi	r20, 0xFA	; 250
 548:	54 e4       	ldi	r21, 0x44	; 68
 54a:	6f 85       	ldd	r22, Y+15	; 0x0f
 54c:	78 89       	ldd	r23, Y+16	; 0x10
 54e:	89 89       	ldd	r24, Y+17	; 0x11
 550:	9a 89       	ldd	r25, Y+18	; 0x12
 552:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 556:	dc 01       	movw	r26, r24
 558:	cb 01       	movw	r24, r22
 55a:	8b 8b       	std	Y+19, r24	; 0x13
 55c:	9c 8b       	std	Y+20, r25	; 0x14
 55e:	ad 8b       	std	Y+21, r26	; 0x15
 560:	be 8b       	std	Y+22, r27	; 0x16
	if (__tmp < 1.0)
 562:	20 e0       	ldi	r18, 0x00	; 0
 564:	30 e0       	ldi	r19, 0x00	; 0
 566:	40 e8       	ldi	r20, 0x80	; 128
 568:	5f e3       	ldi	r21, 0x3F	; 63
 56a:	6b 89       	ldd	r22, Y+19	; 0x13
 56c:	7c 89       	ldd	r23, Y+20	; 0x14
 56e:	8d 89       	ldd	r24, Y+21	; 0x15
 570:	9e 89       	ldd	r25, Y+22	; 0x16
 572:	0e 94 07 04 	call	0x80e	; 0x80e <__cmpsf2>
 576:	88 23       	and	r24, r24
 578:	2c f4       	brge	.+10     	; 0x584 <init_motor_1+0x1d2>
		__ticks = 1;
 57a:	81 e0       	ldi	r24, 0x01	; 1
 57c:	90 e0       	ldi	r25, 0x00	; 0
 57e:	98 8f       	std	Y+24, r25	; 0x18
 580:	8f 8b       	std	Y+23, r24	; 0x17
 582:	3f c0       	rjmp	.+126    	; 0x602 <init_motor_1+0x250>
	else if (__tmp > 65535)
 584:	20 e0       	ldi	r18, 0x00	; 0
 586:	3f ef       	ldi	r19, 0xFF	; 255
 588:	4f e7       	ldi	r20, 0x7F	; 127
 58a:	57 e4       	ldi	r21, 0x47	; 71
 58c:	6b 89       	ldd	r22, Y+19	; 0x13
 58e:	7c 89       	ldd	r23, Y+20	; 0x14
 590:	8d 89       	ldd	r24, Y+21	; 0x15
 592:	9e 89       	ldd	r25, Y+22	; 0x16
 594:	0e 94 51 05 	call	0xaa2	; 0xaa2 <__gesf2>
 598:	18 16       	cp	r1, r24
 59a:	4c f5       	brge	.+82     	; 0x5ee <init_motor_1+0x23c>
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
 59c:	20 e0       	ldi	r18, 0x00	; 0
 59e:	30 e0       	ldi	r19, 0x00	; 0
 5a0:	40 e2       	ldi	r20, 0x20	; 32
 5a2:	51 e4       	ldi	r21, 0x41	; 65
 5a4:	6f 85       	ldd	r22, Y+15	; 0x0f
 5a6:	78 89       	ldd	r23, Y+16	; 0x10
 5a8:	89 89       	ldd	r24, Y+17	; 0x11
 5aa:	9a 89       	ldd	r25, Y+18	; 0x12
 5ac:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 5b0:	dc 01       	movw	r26, r24
 5b2:	cb 01       	movw	r24, r22
 5b4:	bc 01       	movw	r22, r24
 5b6:	cd 01       	movw	r24, r26
 5b8:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 5bc:	dc 01       	movw	r26, r24
 5be:	cb 01       	movw	r24, r22
 5c0:	98 8f       	std	Y+24, r25	; 0x18
 5c2:	8f 8b       	std	Y+23, r24	; 0x17
 5c4:	0f c0       	rjmp	.+30     	; 0x5e4 <init_motor_1+0x232>
 5c6:	88 ec       	ldi	r24, 0xC8	; 200
 5c8:	90 e0       	ldi	r25, 0x00	; 0
 5ca:	9a 8f       	std	Y+26, r25	; 0x1a
 5cc:	89 8f       	std	Y+25, r24	; 0x19
 5ce:	89 8d       	ldd	r24, Y+25	; 0x19
 5d0:	9a 8d       	ldd	r25, Y+26	; 0x1a
 5d2:	01 97       	sbiw	r24, 0x01	; 1
 5d4:	f1 f7       	brne	.-4      	; 0x5d2 <init_motor_1+0x220>
 5d6:	9a 8f       	std	Y+26, r25	; 0x1a
 5d8:	89 8f       	std	Y+25, r24	; 0x19
		while(__ticks)
		{
			// wait 1/10 ms
			_delay_loop_2(((F_CPU) / 4e3) / 10);
			__ticks --;
 5da:	8f 89       	ldd	r24, Y+23	; 0x17
 5dc:	98 8d       	ldd	r25, Y+24	; 0x18
 5de:	01 97       	sbiw	r24, 0x01	; 1
 5e0:	98 8f       	std	Y+24, r25	; 0x18
 5e2:	8f 8b       	std	Y+23, r24	; 0x17
		__ticks = 1;
	else if (__tmp > 65535)
	{
		//	__ticks = requested delay in 1/10 ms
		__ticks = (uint16_t) (__ms * 10.0);
		while(__ticks)
 5e4:	8f 89       	ldd	r24, Y+23	; 0x17
 5e6:	98 8d       	ldd	r25, Y+24	; 0x18
 5e8:	00 97       	sbiw	r24, 0x00	; 0
 5ea:	69 f7       	brne	.-38     	; 0x5c6 <init_motor_1+0x214>
 5ec:	14 c0       	rjmp	.+40     	; 0x616 <init_motor_1+0x264>
			__ticks --;
		}
		return;
	}
	else
		__ticks = (uint16_t)__tmp;
 5ee:	6b 89       	ldd	r22, Y+19	; 0x13
 5f0:	7c 89       	ldd	r23, Y+20	; 0x14
 5f2:	8d 89       	ldd	r24, Y+21	; 0x15
 5f4:	9e 89       	ldd	r25, Y+22	; 0x16
 5f6:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 5fa:	dc 01       	movw	r26, r24
 5fc:	cb 01       	movw	r24, r22
 5fe:	98 8f       	std	Y+24, r25	; 0x18
 600:	8f 8b       	std	Y+23, r24	; 0x17
 602:	8f 89       	ldd	r24, Y+23	; 0x17
 604:	98 8d       	ldd	r25, Y+24	; 0x18
 606:	9c 8f       	std	Y+28, r25	; 0x1c
 608:	8b 8f       	std	Y+27, r24	; 0x1b
 60a:	8b 8d       	ldd	r24, Y+27	; 0x1b
 60c:	9c 8d       	ldd	r25, Y+28	; 0x1c
 60e:	01 97       	sbiw	r24, 0x01	; 1
 610:	f1 f7       	brne	.-4      	; 0x60e <init_motor_1+0x25c>
 612:	9c 8f       	std	Y+28, r25	; 0x1c
 614:	8b 8f       	std	Y+27, r24	; 0x1b
    _delay_ms(300);
}
 616:	6c 96       	adiw	r28, 0x1c	; 28
 618:	0f b6       	in	r0, 0x3f	; 63
 61a:	f8 94       	cli
 61c:	de bf       	out	0x3e, r29	; 62
 61e:	0f be       	out	0x3f, r0	; 63
 620:	cd bf       	out	0x3d, r28	; 61
 622:	df 91       	pop	r29
 624:	cf 91       	pop	r28
 626:	08 95       	ret

00000628 <control_motor_1>:

void control_motor_1( int power )
{
 628:	0f 93       	push	r16
 62a:	1f 93       	push	r17
 62c:	cf 93       	push	r28
 62e:	df 93       	push	r29
 630:	cd b7       	in	r28, 0x3d	; 61
 632:	de b7       	in	r29, 0x3e	; 62
 634:	28 97       	sbiw	r28, 0x08	; 8
 636:	0f b6       	in	r0, 0x3f	; 63
 638:	f8 94       	cli
 63a:	de bf       	out	0x3e, r29	; 62
 63c:	0f be       	out	0x3f, r0	; 63
 63e:	cd bf       	out	0x3d, r28	; 61
 640:	98 87       	std	Y+8, r25	; 0x08
 642:	8f 83       	std	Y+7, r24	; 0x07
    int CAL = 0;
 644:	1a 82       	std	Y+2, r1	; 0x02
 646:	19 82       	std	Y+1, r1	; 0x01
	double temp = 0;
 648:	1b 82       	std	Y+3, r1	; 0x03
 64a:	1c 82       	std	Y+4, r1	; 0x04
 64c:	1d 82       	std	Y+5, r1	; 0x05
 64e:	1e 82       	std	Y+6, r1	; 0x06

    PORTC |= (1<<DDC1);                                             //Set orange LED to show that there is something happening
 650:	88 e2       	ldi	r24, 0x28	; 40
 652:	90 e0       	ldi	r25, 0x00	; 0
 654:	28 e2       	ldi	r18, 0x28	; 40
 656:	30 e0       	ldi	r19, 0x00	; 0
 658:	f9 01       	movw	r30, r18
 65a:	20 81       	ld	r18, Z
 65c:	22 60       	ori	r18, 0x02	; 2
 65e:	fc 01       	movw	r30, r24
 660:	20 83       	st	Z, r18

    CAL = 0x08FF - 0x01FF;                                          //Calibration Value. If you have Issues with this Parameter please consult Bmarty for a solution
 662:	80 e0       	ldi	r24, 0x00	; 0
 664:	97 e0       	ldi	r25, 0x07	; 7
 666:	9a 83       	std	Y+2, r25	; 0x02
 668:	89 83       	std	Y+1, r24	; 0x01

    //OCR1B = ((CAL/180)*grad) + 0x01FF;                            //Calculate the Value for the Timer based on the given °                                  
    temp = power + 100;
 66a:	8f 81       	ldd	r24, Y+7	; 0x07
 66c:	98 85       	ldd	r25, Y+8	; 0x08
 66e:	8c 59       	subi	r24, 0x9C	; 156
 670:	9f 4f       	sbci	r25, 0xFF	; 255
 672:	aa 27       	eor	r26, r26
 674:	97 fd       	sbrc	r25, 7
 676:	a0 95       	com	r26
 678:	ba 2f       	mov	r27, r26
 67a:	bc 01       	movw	r22, r24
 67c:	cd 01       	movw	r24, r26
 67e:	0e 94 a1 04 	call	0x942	; 0x942 <__floatsisf>
 682:	dc 01       	movw	r26, r24
 684:	cb 01       	movw	r24, r22
 686:	8b 83       	std	Y+3, r24	; 0x03
 688:	9c 83       	std	Y+4, r25	; 0x04
 68a:	ad 83       	std	Y+5, r26	; 0x05
 68c:	be 83       	std	Y+6, r27	; 0x06
	temp = temp * 1024/2;
 68e:	20 e0       	ldi	r18, 0x00	; 0
 690:	30 e0       	ldi	r19, 0x00	; 0
 692:	40 e8       	ldi	r20, 0x80	; 128
 694:	54 e4       	ldi	r21, 0x44	; 68
 696:	6b 81       	ldd	r22, Y+3	; 0x03
 698:	7c 81       	ldd	r23, Y+4	; 0x04
 69a:	8d 81       	ldd	r24, Y+5	; 0x05
 69c:	9e 81       	ldd	r25, Y+6	; 0x06
 69e:	0e 94 55 05 	call	0xaaa	; 0xaaa <__mulsf3>
 6a2:	dc 01       	movw	r26, r24
 6a4:	cb 01       	movw	r24, r22
 6a6:	20 e0       	ldi	r18, 0x00	; 0
 6a8:	30 e0       	ldi	r19, 0x00	; 0
 6aa:	40 e0       	ldi	r20, 0x00	; 0
 6ac:	50 e4       	ldi	r21, 0x40	; 64
 6ae:	bc 01       	movw	r22, r24
 6b0:	cd 01       	movw	r24, r26
 6b2:	0e 94 0b 04 	call	0x816	; 0x816 <__divsf3>
 6b6:	dc 01       	movw	r26, r24
 6b8:	cb 01       	movw	r24, r22
 6ba:	8b 83       	std	Y+3, r24	; 0x03
 6bc:	9c 83       	std	Y+4, r25	; 0x04
 6be:	ad 83       	std	Y+5, r26	; 0x05
 6c0:	be 83       	std	Y+6, r27	; 0x06
	temp = temp/100;
 6c2:	20 e0       	ldi	r18, 0x00	; 0
 6c4:	30 e0       	ldi	r19, 0x00	; 0
 6c6:	48 ec       	ldi	r20, 0xC8	; 200
 6c8:	52 e4       	ldi	r21, 0x42	; 66
 6ca:	6b 81       	ldd	r22, Y+3	; 0x03
 6cc:	7c 81       	ldd	r23, Y+4	; 0x04
 6ce:	8d 81       	ldd	r24, Y+5	; 0x05
 6d0:	9e 81       	ldd	r25, Y+6	; 0x06
 6d2:	0e 94 0b 04 	call	0x816	; 0x816 <__divsf3>
 6d6:	dc 01       	movw	r26, r24
 6d8:	cb 01       	movw	r24, r22
 6da:	8b 83       	std	Y+3, r24	; 0x03
 6dc:	9c 83       	std	Y+4, r25	; 0x04
 6de:	ad 83       	std	Y+5, r26	; 0x05
 6e0:	be 83       	std	Y+6, r27	; 0x06
	temp = temp + 1024;
 6e2:	20 e0       	ldi	r18, 0x00	; 0
 6e4:	30 e0       	ldi	r19, 0x00	; 0
 6e6:	40 e8       	ldi	r20, 0x80	; 128
 6e8:	54 e4       	ldi	r21, 0x44	; 68
 6ea:	6b 81       	ldd	r22, Y+3	; 0x03
 6ec:	7c 81       	ldd	r23, Y+4	; 0x04
 6ee:	8d 81       	ldd	r24, Y+5	; 0x05
 6f0:	9e 81       	ldd	r25, Y+6	; 0x06
 6f2:	0e 94 a3 03 	call	0x746	; 0x746 <__addsf3>
 6f6:	dc 01       	movw	r26, r24
 6f8:	cb 01       	movw	r24, r22
 6fa:	8b 83       	std	Y+3, r24	; 0x03
 6fc:	9c 83       	std	Y+4, r25	; 0x04
 6fe:	ad 83       	std	Y+5, r26	; 0x05
 700:	be 83       	std	Y+6, r27	; 0x06
	
	OCR1B = temp;
 702:	0a e8       	ldi	r16, 0x8A	; 138
 704:	10 e0       	ldi	r17, 0x00	; 0
 706:	6b 81       	ldd	r22, Y+3	; 0x03
 708:	7c 81       	ldd	r23, Y+4	; 0x04
 70a:	8d 81       	ldd	r24, Y+5	; 0x05
 70c:	9e 81       	ldd	r25, Y+6	; 0x06
 70e:	0e 94 73 04 	call	0x8e6	; 0x8e6 <__fixunssfsi>
 712:	dc 01       	movw	r26, r24
 714:	cb 01       	movw	r24, r22
 716:	f8 01       	movw	r30, r16
 718:	91 83       	std	Z+1, r25	; 0x01
 71a:	80 83       	st	Z, r24
	
	PORTC &= ~(1<<DDC1);                                            //Turn off LED
 71c:	88 e2       	ldi	r24, 0x28	; 40
 71e:	90 e0       	ldi	r25, 0x00	; 0
 720:	28 e2       	ldi	r18, 0x28	; 40
 722:	30 e0       	ldi	r19, 0x00	; 0
 724:	f9 01       	movw	r30, r18
 726:	20 81       	ld	r18, Z
 728:	2d 7f       	andi	r18, 0xFD	; 253
 72a:	fc 01       	movw	r30, r24
 72c:	20 83       	st	Z, r18
 72e:	28 96       	adiw	r28, 0x08	; 8
 730:	0f b6       	in	r0, 0x3f	; 63
 732:	f8 94       	cli
 734:	de bf       	out	0x3e, r29	; 62
 736:	0f be       	out	0x3f, r0	; 63
 738:	cd bf       	out	0x3d, r28	; 61
 73a:	df 91       	pop	r29
 73c:	cf 91       	pop	r28
 73e:	1f 91       	pop	r17
 740:	0f 91       	pop	r16
 742:	08 95       	ret

00000744 <__subsf3>:
 744:	50 58       	subi	r21, 0x80	; 128

00000746 <__addsf3>:
 746:	bb 27       	eor	r27, r27
 748:	aa 27       	eor	r26, r26
 74a:	0e d0       	rcall	.+28     	; 0x768 <__addsf3x>
 74c:	70 c1       	rjmp	.+736    	; 0xa2e <__fp_round>
 74e:	61 d1       	rcall	.+706    	; 0xa12 <__fp_pscA>
 750:	30 f0       	brcs	.+12     	; 0x75e <__addsf3+0x18>
 752:	66 d1       	rcall	.+716    	; 0xa20 <__fp_pscB>
 754:	20 f0       	brcs	.+8      	; 0x75e <__addsf3+0x18>
 756:	31 f4       	brne	.+12     	; 0x764 <__addsf3+0x1e>
 758:	9f 3f       	cpi	r25, 0xFF	; 255
 75a:	11 f4       	brne	.+4      	; 0x760 <__addsf3+0x1a>
 75c:	1e f4       	brtc	.+6      	; 0x764 <__addsf3+0x1e>
 75e:	56 c1       	rjmp	.+684    	; 0xa0c <__fp_nan>
 760:	0e f4       	brtc	.+2      	; 0x764 <__addsf3+0x1e>
 762:	e0 95       	com	r30
 764:	e7 fb       	bst	r30, 7
 766:	4c c1       	rjmp	.+664    	; 0xa00 <__fp_inf>

00000768 <__addsf3x>:
 768:	e9 2f       	mov	r30, r25
 76a:	72 d1       	rcall	.+740    	; 0xa50 <__fp_split3>
 76c:	80 f3       	brcs	.-32     	; 0x74e <__addsf3+0x8>
 76e:	ba 17       	cp	r27, r26
 770:	62 07       	cpc	r22, r18
 772:	73 07       	cpc	r23, r19
 774:	84 07       	cpc	r24, r20
 776:	95 07       	cpc	r25, r21
 778:	18 f0       	brcs	.+6      	; 0x780 <__addsf3x+0x18>
 77a:	71 f4       	brne	.+28     	; 0x798 <__addsf3x+0x30>
 77c:	9e f5       	brtc	.+102    	; 0x7e4 <__addsf3x+0x7c>
 77e:	8a c1       	rjmp	.+788    	; 0xa94 <__fp_zero>
 780:	0e f4       	brtc	.+2      	; 0x784 <__addsf3x+0x1c>
 782:	e0 95       	com	r30
 784:	0b 2e       	mov	r0, r27
 786:	ba 2f       	mov	r27, r26
 788:	a0 2d       	mov	r26, r0
 78a:	0b 01       	movw	r0, r22
 78c:	b9 01       	movw	r22, r18
 78e:	90 01       	movw	r18, r0
 790:	0c 01       	movw	r0, r24
 792:	ca 01       	movw	r24, r20
 794:	a0 01       	movw	r20, r0
 796:	11 24       	eor	r1, r1
 798:	ff 27       	eor	r31, r31
 79a:	59 1b       	sub	r21, r25
 79c:	99 f0       	breq	.+38     	; 0x7c4 <__addsf3x+0x5c>
 79e:	59 3f       	cpi	r21, 0xF9	; 249
 7a0:	50 f4       	brcc	.+20     	; 0x7b6 <__addsf3x+0x4e>
 7a2:	50 3e       	cpi	r21, 0xE0	; 224
 7a4:	68 f1       	brcs	.+90     	; 0x800 <__addsf3x+0x98>
 7a6:	1a 16       	cp	r1, r26
 7a8:	f0 40       	sbci	r31, 0x00	; 0
 7aa:	a2 2f       	mov	r26, r18
 7ac:	23 2f       	mov	r18, r19
 7ae:	34 2f       	mov	r19, r20
 7b0:	44 27       	eor	r20, r20
 7b2:	58 5f       	subi	r21, 0xF8	; 248
 7b4:	f3 cf       	rjmp	.-26     	; 0x79c <__addsf3x+0x34>
 7b6:	46 95       	lsr	r20
 7b8:	37 95       	ror	r19
 7ba:	27 95       	ror	r18
 7bc:	a7 95       	ror	r26
 7be:	f0 40       	sbci	r31, 0x00	; 0
 7c0:	53 95       	inc	r21
 7c2:	c9 f7       	brne	.-14     	; 0x7b6 <__addsf3x+0x4e>
 7c4:	7e f4       	brtc	.+30     	; 0x7e4 <__addsf3x+0x7c>
 7c6:	1f 16       	cp	r1, r31
 7c8:	ba 0b       	sbc	r27, r26
 7ca:	62 0b       	sbc	r22, r18
 7cc:	73 0b       	sbc	r23, r19
 7ce:	84 0b       	sbc	r24, r20
 7d0:	ba f0       	brmi	.+46     	; 0x800 <__addsf3x+0x98>
 7d2:	91 50       	subi	r25, 0x01	; 1
 7d4:	a1 f0       	breq	.+40     	; 0x7fe <__addsf3x+0x96>
 7d6:	ff 0f       	add	r31, r31
 7d8:	bb 1f       	adc	r27, r27
 7da:	66 1f       	adc	r22, r22
 7dc:	77 1f       	adc	r23, r23
 7de:	88 1f       	adc	r24, r24
 7e0:	c2 f7       	brpl	.-16     	; 0x7d2 <__addsf3x+0x6a>
 7e2:	0e c0       	rjmp	.+28     	; 0x800 <__addsf3x+0x98>
 7e4:	ba 0f       	add	r27, r26
 7e6:	62 1f       	adc	r22, r18
 7e8:	73 1f       	adc	r23, r19
 7ea:	84 1f       	adc	r24, r20
 7ec:	48 f4       	brcc	.+18     	; 0x800 <__addsf3x+0x98>
 7ee:	87 95       	ror	r24
 7f0:	77 95       	ror	r23
 7f2:	67 95       	ror	r22
 7f4:	b7 95       	ror	r27
 7f6:	f7 95       	ror	r31
 7f8:	9e 3f       	cpi	r25, 0xFE	; 254
 7fa:	08 f0       	brcs	.+2      	; 0x7fe <__addsf3x+0x96>
 7fc:	b3 cf       	rjmp	.-154    	; 0x764 <__addsf3+0x1e>
 7fe:	93 95       	inc	r25
 800:	88 0f       	add	r24, r24
 802:	08 f0       	brcs	.+2      	; 0x806 <__addsf3x+0x9e>
 804:	99 27       	eor	r25, r25
 806:	ee 0f       	add	r30, r30
 808:	97 95       	ror	r25
 80a:	87 95       	ror	r24
 80c:	08 95       	ret

0000080e <__cmpsf2>:
 80e:	d4 d0       	rcall	.+424    	; 0x9b8 <__fp_cmp>
 810:	08 f4       	brcc	.+2      	; 0x814 <__cmpsf2+0x6>
 812:	81 e0       	ldi	r24, 0x01	; 1
 814:	08 95       	ret

00000816 <__divsf3>:
 816:	0c d0       	rcall	.+24     	; 0x830 <__divsf3x>
 818:	0a c1       	rjmp	.+532    	; 0xa2e <__fp_round>
 81a:	02 d1       	rcall	.+516    	; 0xa20 <__fp_pscB>
 81c:	40 f0       	brcs	.+16     	; 0x82e <__divsf3+0x18>
 81e:	f9 d0       	rcall	.+498    	; 0xa12 <__fp_pscA>
 820:	30 f0       	brcs	.+12     	; 0x82e <__divsf3+0x18>
 822:	21 f4       	brne	.+8      	; 0x82c <__divsf3+0x16>
 824:	5f 3f       	cpi	r21, 0xFF	; 255
 826:	19 f0       	breq	.+6      	; 0x82e <__divsf3+0x18>
 828:	eb c0       	rjmp	.+470    	; 0xa00 <__fp_inf>
 82a:	51 11       	cpse	r21, r1
 82c:	34 c1       	rjmp	.+616    	; 0xa96 <__fp_szero>
 82e:	ee c0       	rjmp	.+476    	; 0xa0c <__fp_nan>

00000830 <__divsf3x>:
 830:	0f d1       	rcall	.+542    	; 0xa50 <__fp_split3>
 832:	98 f3       	brcs	.-26     	; 0x81a <__divsf3+0x4>

00000834 <__divsf3_pse>:
 834:	99 23       	and	r25, r25
 836:	c9 f3       	breq	.-14     	; 0x82a <__divsf3+0x14>
 838:	55 23       	and	r21, r21
 83a:	b1 f3       	breq	.-20     	; 0x828 <__divsf3+0x12>
 83c:	95 1b       	sub	r25, r21
 83e:	55 0b       	sbc	r21, r21
 840:	bb 27       	eor	r27, r27
 842:	aa 27       	eor	r26, r26
 844:	62 17       	cp	r22, r18
 846:	73 07       	cpc	r23, r19
 848:	84 07       	cpc	r24, r20
 84a:	38 f0       	brcs	.+14     	; 0x85a <__divsf3_pse+0x26>
 84c:	9f 5f       	subi	r25, 0xFF	; 255
 84e:	5f 4f       	sbci	r21, 0xFF	; 255
 850:	22 0f       	add	r18, r18
 852:	33 1f       	adc	r19, r19
 854:	44 1f       	adc	r20, r20
 856:	aa 1f       	adc	r26, r26
 858:	a9 f3       	breq	.-22     	; 0x844 <__divsf3_pse+0x10>
 85a:	33 d0       	rcall	.+102    	; 0x8c2 <__divsf3_pse+0x8e>
 85c:	0e 2e       	mov	r0, r30
 85e:	3a f0       	brmi	.+14     	; 0x86e <__divsf3_pse+0x3a>
 860:	e0 e8       	ldi	r30, 0x80	; 128
 862:	30 d0       	rcall	.+96     	; 0x8c4 <__divsf3_pse+0x90>
 864:	91 50       	subi	r25, 0x01	; 1
 866:	50 40       	sbci	r21, 0x00	; 0
 868:	e6 95       	lsr	r30
 86a:	00 1c       	adc	r0, r0
 86c:	ca f7       	brpl	.-14     	; 0x860 <__divsf3_pse+0x2c>
 86e:	29 d0       	rcall	.+82     	; 0x8c2 <__divsf3_pse+0x8e>
 870:	fe 2f       	mov	r31, r30
 872:	27 d0       	rcall	.+78     	; 0x8c2 <__divsf3_pse+0x8e>
 874:	66 0f       	add	r22, r22
 876:	77 1f       	adc	r23, r23
 878:	88 1f       	adc	r24, r24
 87a:	bb 1f       	adc	r27, r27
 87c:	26 17       	cp	r18, r22
 87e:	37 07       	cpc	r19, r23
 880:	48 07       	cpc	r20, r24
 882:	ab 07       	cpc	r26, r27
 884:	b0 e8       	ldi	r27, 0x80	; 128
 886:	09 f0       	breq	.+2      	; 0x88a <__divsf3_pse+0x56>
 888:	bb 0b       	sbc	r27, r27
 88a:	80 2d       	mov	r24, r0
 88c:	bf 01       	movw	r22, r30
 88e:	ff 27       	eor	r31, r31
 890:	93 58       	subi	r25, 0x83	; 131
 892:	5f 4f       	sbci	r21, 0xFF	; 255
 894:	2a f0       	brmi	.+10     	; 0x8a0 <__divsf3_pse+0x6c>
 896:	9e 3f       	cpi	r25, 0xFE	; 254
 898:	51 05       	cpc	r21, r1
 89a:	68 f0       	brcs	.+26     	; 0x8b6 <__divsf3_pse+0x82>
 89c:	b1 c0       	rjmp	.+354    	; 0xa00 <__fp_inf>
 89e:	fb c0       	rjmp	.+502    	; 0xa96 <__fp_szero>
 8a0:	5f 3f       	cpi	r21, 0xFF	; 255
 8a2:	ec f3       	brlt	.-6      	; 0x89e <__divsf3_pse+0x6a>
 8a4:	98 3e       	cpi	r25, 0xE8	; 232
 8a6:	dc f3       	brlt	.-10     	; 0x89e <__divsf3_pse+0x6a>
 8a8:	86 95       	lsr	r24
 8aa:	77 95       	ror	r23
 8ac:	67 95       	ror	r22
 8ae:	b7 95       	ror	r27
 8b0:	f7 95       	ror	r31
 8b2:	9f 5f       	subi	r25, 0xFF	; 255
 8b4:	c9 f7       	brne	.-14     	; 0x8a8 <__divsf3_pse+0x74>
 8b6:	88 0f       	add	r24, r24
 8b8:	91 1d       	adc	r25, r1
 8ba:	96 95       	lsr	r25
 8bc:	87 95       	ror	r24
 8be:	97 f9       	bld	r25, 7
 8c0:	08 95       	ret
 8c2:	e1 e0       	ldi	r30, 0x01	; 1
 8c4:	66 0f       	add	r22, r22
 8c6:	77 1f       	adc	r23, r23
 8c8:	88 1f       	adc	r24, r24
 8ca:	bb 1f       	adc	r27, r27
 8cc:	62 17       	cp	r22, r18
 8ce:	73 07       	cpc	r23, r19
 8d0:	84 07       	cpc	r24, r20
 8d2:	ba 07       	cpc	r27, r26
 8d4:	20 f0       	brcs	.+8      	; 0x8de <__divsf3_pse+0xaa>
 8d6:	62 1b       	sub	r22, r18
 8d8:	73 0b       	sbc	r23, r19
 8da:	84 0b       	sbc	r24, r20
 8dc:	ba 0b       	sbc	r27, r26
 8de:	ee 1f       	adc	r30, r30
 8e0:	88 f7       	brcc	.-30     	; 0x8c4 <__divsf3_pse+0x90>
 8e2:	e0 95       	com	r30
 8e4:	08 95       	ret

000008e6 <__fixunssfsi>:
 8e6:	bc d0       	rcall	.+376    	; 0xa60 <__fp_splitA>
 8e8:	88 f0       	brcs	.+34     	; 0x90c <__stack+0xd>
 8ea:	9f 57       	subi	r25, 0x7F	; 127
 8ec:	90 f0       	brcs	.+36     	; 0x912 <__stack+0x13>
 8ee:	b9 2f       	mov	r27, r25
 8f0:	99 27       	eor	r25, r25
 8f2:	b7 51       	subi	r27, 0x17	; 23
 8f4:	a0 f0       	brcs	.+40     	; 0x91e <__stack+0x1f>
 8f6:	d1 f0       	breq	.+52     	; 0x92c <__stack+0x2d>
 8f8:	66 0f       	add	r22, r22
 8fa:	77 1f       	adc	r23, r23
 8fc:	88 1f       	adc	r24, r24
 8fe:	99 1f       	adc	r25, r25
 900:	1a f0       	brmi	.+6      	; 0x908 <__stack+0x9>
 902:	ba 95       	dec	r27
 904:	c9 f7       	brne	.-14     	; 0x8f8 <__fixunssfsi+0x12>
 906:	12 c0       	rjmp	.+36     	; 0x92c <__stack+0x2d>
 908:	b1 30       	cpi	r27, 0x01	; 1
 90a:	81 f0       	breq	.+32     	; 0x92c <__stack+0x2d>
 90c:	c3 d0       	rcall	.+390    	; 0xa94 <__fp_zero>
 90e:	b1 e0       	ldi	r27, 0x01	; 1
 910:	08 95       	ret
 912:	c0 c0       	rjmp	.+384    	; 0xa94 <__fp_zero>
 914:	67 2f       	mov	r22, r23
 916:	78 2f       	mov	r23, r24
 918:	88 27       	eor	r24, r24
 91a:	b8 5f       	subi	r27, 0xF8	; 248
 91c:	39 f0       	breq	.+14     	; 0x92c <__stack+0x2d>
 91e:	b9 3f       	cpi	r27, 0xF9	; 249
 920:	cc f3       	brlt	.-14     	; 0x914 <__stack+0x15>
 922:	86 95       	lsr	r24
 924:	77 95       	ror	r23
 926:	67 95       	ror	r22
 928:	b3 95       	inc	r27
 92a:	d9 f7       	brne	.-10     	; 0x922 <__stack+0x23>
 92c:	3e f4       	brtc	.+14     	; 0x93c <__stack+0x3d>
 92e:	90 95       	com	r25
 930:	80 95       	com	r24
 932:	70 95       	com	r23
 934:	61 95       	neg	r22
 936:	7f 4f       	sbci	r23, 0xFF	; 255
 938:	8f 4f       	sbci	r24, 0xFF	; 255
 93a:	9f 4f       	sbci	r25, 0xFF	; 255
 93c:	08 95       	ret

0000093e <__floatunsisf>:
 93e:	e8 94       	clt
 940:	09 c0       	rjmp	.+18     	; 0x954 <__floatsisf+0x12>

00000942 <__floatsisf>:
 942:	97 fb       	bst	r25, 7
 944:	3e f4       	brtc	.+14     	; 0x954 <__floatsisf+0x12>
 946:	90 95       	com	r25
 948:	80 95       	com	r24
 94a:	70 95       	com	r23
 94c:	61 95       	neg	r22
 94e:	7f 4f       	sbci	r23, 0xFF	; 255
 950:	8f 4f       	sbci	r24, 0xFF	; 255
 952:	9f 4f       	sbci	r25, 0xFF	; 255
 954:	99 23       	and	r25, r25
 956:	a9 f0       	breq	.+42     	; 0x982 <__floatsisf+0x40>
 958:	f9 2f       	mov	r31, r25
 95a:	96 e9       	ldi	r25, 0x96	; 150
 95c:	bb 27       	eor	r27, r27
 95e:	93 95       	inc	r25
 960:	f6 95       	lsr	r31
 962:	87 95       	ror	r24
 964:	77 95       	ror	r23
 966:	67 95       	ror	r22
 968:	b7 95       	ror	r27
 96a:	f1 11       	cpse	r31, r1
 96c:	f8 cf       	rjmp	.-16     	; 0x95e <__floatsisf+0x1c>
 96e:	fa f4       	brpl	.+62     	; 0x9ae <__floatsisf+0x6c>
 970:	bb 0f       	add	r27, r27
 972:	11 f4       	brne	.+4      	; 0x978 <__floatsisf+0x36>
 974:	60 ff       	sbrs	r22, 0
 976:	1b c0       	rjmp	.+54     	; 0x9ae <__floatsisf+0x6c>
 978:	6f 5f       	subi	r22, 0xFF	; 255
 97a:	7f 4f       	sbci	r23, 0xFF	; 255
 97c:	8f 4f       	sbci	r24, 0xFF	; 255
 97e:	9f 4f       	sbci	r25, 0xFF	; 255
 980:	16 c0       	rjmp	.+44     	; 0x9ae <__floatsisf+0x6c>
 982:	88 23       	and	r24, r24
 984:	11 f0       	breq	.+4      	; 0x98a <__floatsisf+0x48>
 986:	96 e9       	ldi	r25, 0x96	; 150
 988:	11 c0       	rjmp	.+34     	; 0x9ac <__floatsisf+0x6a>
 98a:	77 23       	and	r23, r23
 98c:	21 f0       	breq	.+8      	; 0x996 <__floatsisf+0x54>
 98e:	9e e8       	ldi	r25, 0x8E	; 142
 990:	87 2f       	mov	r24, r23
 992:	76 2f       	mov	r23, r22
 994:	05 c0       	rjmp	.+10     	; 0x9a0 <__floatsisf+0x5e>
 996:	66 23       	and	r22, r22
 998:	71 f0       	breq	.+28     	; 0x9b6 <__floatsisf+0x74>
 99a:	96 e8       	ldi	r25, 0x86	; 134
 99c:	86 2f       	mov	r24, r22
 99e:	70 e0       	ldi	r23, 0x00	; 0
 9a0:	60 e0       	ldi	r22, 0x00	; 0
 9a2:	2a f0       	brmi	.+10     	; 0x9ae <__floatsisf+0x6c>
 9a4:	9a 95       	dec	r25
 9a6:	66 0f       	add	r22, r22
 9a8:	77 1f       	adc	r23, r23
 9aa:	88 1f       	adc	r24, r24
 9ac:	da f7       	brpl	.-10     	; 0x9a4 <__floatsisf+0x62>
 9ae:	88 0f       	add	r24, r24
 9b0:	96 95       	lsr	r25
 9b2:	87 95       	ror	r24
 9b4:	97 f9       	bld	r25, 7
 9b6:	08 95       	ret

000009b8 <__fp_cmp>:
 9b8:	99 0f       	add	r25, r25
 9ba:	00 08       	sbc	r0, r0
 9bc:	55 0f       	add	r21, r21
 9be:	aa 0b       	sbc	r26, r26
 9c0:	e0 e8       	ldi	r30, 0x80	; 128
 9c2:	fe ef       	ldi	r31, 0xFE	; 254
 9c4:	16 16       	cp	r1, r22
 9c6:	17 06       	cpc	r1, r23
 9c8:	e8 07       	cpc	r30, r24
 9ca:	f9 07       	cpc	r31, r25
 9cc:	c0 f0       	brcs	.+48     	; 0x9fe <__fp_cmp+0x46>
 9ce:	12 16       	cp	r1, r18
 9d0:	13 06       	cpc	r1, r19
 9d2:	e4 07       	cpc	r30, r20
 9d4:	f5 07       	cpc	r31, r21
 9d6:	98 f0       	brcs	.+38     	; 0x9fe <__fp_cmp+0x46>
 9d8:	62 1b       	sub	r22, r18
 9da:	73 0b       	sbc	r23, r19
 9dc:	84 0b       	sbc	r24, r20
 9de:	95 0b       	sbc	r25, r21
 9e0:	39 f4       	brne	.+14     	; 0x9f0 <__fp_cmp+0x38>
 9e2:	0a 26       	eor	r0, r26
 9e4:	61 f0       	breq	.+24     	; 0x9fe <__fp_cmp+0x46>
 9e6:	23 2b       	or	r18, r19
 9e8:	24 2b       	or	r18, r20
 9ea:	25 2b       	or	r18, r21
 9ec:	21 f4       	brne	.+8      	; 0x9f6 <__fp_cmp+0x3e>
 9ee:	08 95       	ret
 9f0:	0a 26       	eor	r0, r26
 9f2:	09 f4       	brne	.+2      	; 0x9f6 <__fp_cmp+0x3e>
 9f4:	a1 40       	sbci	r26, 0x01	; 1
 9f6:	a6 95       	lsr	r26
 9f8:	8f ef       	ldi	r24, 0xFF	; 255
 9fa:	81 1d       	adc	r24, r1
 9fc:	81 1d       	adc	r24, r1
 9fe:	08 95       	ret

00000a00 <__fp_inf>:
 a00:	97 f9       	bld	r25, 7
 a02:	9f 67       	ori	r25, 0x7F	; 127
 a04:	80 e8       	ldi	r24, 0x80	; 128
 a06:	70 e0       	ldi	r23, 0x00	; 0
 a08:	60 e0       	ldi	r22, 0x00	; 0
 a0a:	08 95       	ret

00000a0c <__fp_nan>:
 a0c:	9f ef       	ldi	r25, 0xFF	; 255
 a0e:	80 ec       	ldi	r24, 0xC0	; 192
 a10:	08 95       	ret

00000a12 <__fp_pscA>:
 a12:	00 24       	eor	r0, r0
 a14:	0a 94       	dec	r0
 a16:	16 16       	cp	r1, r22
 a18:	17 06       	cpc	r1, r23
 a1a:	18 06       	cpc	r1, r24
 a1c:	09 06       	cpc	r0, r25
 a1e:	08 95       	ret

00000a20 <__fp_pscB>:
 a20:	00 24       	eor	r0, r0
 a22:	0a 94       	dec	r0
 a24:	12 16       	cp	r1, r18
 a26:	13 06       	cpc	r1, r19
 a28:	14 06       	cpc	r1, r20
 a2a:	05 06       	cpc	r0, r21
 a2c:	08 95       	ret

00000a2e <__fp_round>:
 a2e:	09 2e       	mov	r0, r25
 a30:	03 94       	inc	r0
 a32:	00 0c       	add	r0, r0
 a34:	11 f4       	brne	.+4      	; 0xa3a <__fp_round+0xc>
 a36:	88 23       	and	r24, r24
 a38:	52 f0       	brmi	.+20     	; 0xa4e <__fp_round+0x20>
 a3a:	bb 0f       	add	r27, r27
 a3c:	40 f4       	brcc	.+16     	; 0xa4e <__fp_round+0x20>
 a3e:	bf 2b       	or	r27, r31
 a40:	11 f4       	brne	.+4      	; 0xa46 <__fp_round+0x18>
 a42:	60 ff       	sbrs	r22, 0
 a44:	04 c0       	rjmp	.+8      	; 0xa4e <__fp_round+0x20>
 a46:	6f 5f       	subi	r22, 0xFF	; 255
 a48:	7f 4f       	sbci	r23, 0xFF	; 255
 a4a:	8f 4f       	sbci	r24, 0xFF	; 255
 a4c:	9f 4f       	sbci	r25, 0xFF	; 255
 a4e:	08 95       	ret

00000a50 <__fp_split3>:
 a50:	57 fd       	sbrc	r21, 7
 a52:	90 58       	subi	r25, 0x80	; 128
 a54:	44 0f       	add	r20, r20
 a56:	55 1f       	adc	r21, r21
 a58:	59 f0       	breq	.+22     	; 0xa70 <__fp_splitA+0x10>
 a5a:	5f 3f       	cpi	r21, 0xFF	; 255
 a5c:	71 f0       	breq	.+28     	; 0xa7a <__fp_splitA+0x1a>
 a5e:	47 95       	ror	r20

00000a60 <__fp_splitA>:
 a60:	88 0f       	add	r24, r24
 a62:	97 fb       	bst	r25, 7
 a64:	99 1f       	adc	r25, r25
 a66:	61 f0       	breq	.+24     	; 0xa80 <__fp_splitA+0x20>
 a68:	9f 3f       	cpi	r25, 0xFF	; 255
 a6a:	79 f0       	breq	.+30     	; 0xa8a <__fp_splitA+0x2a>
 a6c:	87 95       	ror	r24
 a6e:	08 95       	ret
 a70:	12 16       	cp	r1, r18
 a72:	13 06       	cpc	r1, r19
 a74:	14 06       	cpc	r1, r20
 a76:	55 1f       	adc	r21, r21
 a78:	f2 cf       	rjmp	.-28     	; 0xa5e <__fp_split3+0xe>
 a7a:	46 95       	lsr	r20
 a7c:	f1 df       	rcall	.-30     	; 0xa60 <__fp_splitA>
 a7e:	08 c0       	rjmp	.+16     	; 0xa90 <__fp_splitA+0x30>
 a80:	16 16       	cp	r1, r22
 a82:	17 06       	cpc	r1, r23
 a84:	18 06       	cpc	r1, r24
 a86:	99 1f       	adc	r25, r25
 a88:	f1 cf       	rjmp	.-30     	; 0xa6c <__fp_splitA+0xc>
 a8a:	86 95       	lsr	r24
 a8c:	71 05       	cpc	r23, r1
 a8e:	61 05       	cpc	r22, r1
 a90:	08 94       	sec
 a92:	08 95       	ret

00000a94 <__fp_zero>:
 a94:	e8 94       	clt

00000a96 <__fp_szero>:
 a96:	bb 27       	eor	r27, r27
 a98:	66 27       	eor	r22, r22
 a9a:	77 27       	eor	r23, r23
 a9c:	cb 01       	movw	r24, r22
 a9e:	97 f9       	bld	r25, 7
 aa0:	08 95       	ret

00000aa2 <__gesf2>:
 aa2:	8a df       	rcall	.-236    	; 0x9b8 <__fp_cmp>
 aa4:	08 f4       	brcc	.+2      	; 0xaa8 <__gesf2+0x6>
 aa6:	8f ef       	ldi	r24, 0xFF	; 255
 aa8:	08 95       	ret

00000aaa <__mulsf3>:
 aaa:	0b d0       	rcall	.+22     	; 0xac2 <__mulsf3x>
 aac:	c0 cf       	rjmp	.-128    	; 0xa2e <__fp_round>
 aae:	b1 df       	rcall	.-158    	; 0xa12 <__fp_pscA>
 ab0:	28 f0       	brcs	.+10     	; 0xabc <__mulsf3+0x12>
 ab2:	b6 df       	rcall	.-148    	; 0xa20 <__fp_pscB>
 ab4:	18 f0       	brcs	.+6      	; 0xabc <__mulsf3+0x12>
 ab6:	95 23       	and	r25, r21
 ab8:	09 f0       	breq	.+2      	; 0xabc <__mulsf3+0x12>
 aba:	a2 cf       	rjmp	.-188    	; 0xa00 <__fp_inf>
 abc:	a7 cf       	rjmp	.-178    	; 0xa0c <__fp_nan>
 abe:	11 24       	eor	r1, r1
 ac0:	ea cf       	rjmp	.-44     	; 0xa96 <__fp_szero>

00000ac2 <__mulsf3x>:
 ac2:	c6 df       	rcall	.-116    	; 0xa50 <__fp_split3>
 ac4:	a0 f3       	brcs	.-24     	; 0xaae <__mulsf3+0x4>

00000ac6 <__mulsf3_pse>:
 ac6:	95 9f       	mul	r25, r21
 ac8:	d1 f3       	breq	.-12     	; 0xabe <__mulsf3+0x14>
 aca:	95 0f       	add	r25, r21
 acc:	50 e0       	ldi	r21, 0x00	; 0
 ace:	55 1f       	adc	r21, r21
 ad0:	62 9f       	mul	r22, r18
 ad2:	f0 01       	movw	r30, r0
 ad4:	72 9f       	mul	r23, r18
 ad6:	bb 27       	eor	r27, r27
 ad8:	f0 0d       	add	r31, r0
 ada:	b1 1d       	adc	r27, r1
 adc:	63 9f       	mul	r22, r19
 ade:	aa 27       	eor	r26, r26
 ae0:	f0 0d       	add	r31, r0
 ae2:	b1 1d       	adc	r27, r1
 ae4:	aa 1f       	adc	r26, r26
 ae6:	64 9f       	mul	r22, r20
 ae8:	66 27       	eor	r22, r22
 aea:	b0 0d       	add	r27, r0
 aec:	a1 1d       	adc	r26, r1
 aee:	66 1f       	adc	r22, r22
 af0:	82 9f       	mul	r24, r18
 af2:	22 27       	eor	r18, r18
 af4:	b0 0d       	add	r27, r0
 af6:	a1 1d       	adc	r26, r1
 af8:	62 1f       	adc	r22, r18
 afa:	73 9f       	mul	r23, r19
 afc:	b0 0d       	add	r27, r0
 afe:	a1 1d       	adc	r26, r1
 b00:	62 1f       	adc	r22, r18
 b02:	83 9f       	mul	r24, r19
 b04:	a0 0d       	add	r26, r0
 b06:	61 1d       	adc	r22, r1
 b08:	22 1f       	adc	r18, r18
 b0a:	74 9f       	mul	r23, r20
 b0c:	33 27       	eor	r19, r19
 b0e:	a0 0d       	add	r26, r0
 b10:	61 1d       	adc	r22, r1
 b12:	23 1f       	adc	r18, r19
 b14:	84 9f       	mul	r24, r20
 b16:	60 0d       	add	r22, r0
 b18:	21 1d       	adc	r18, r1
 b1a:	82 2f       	mov	r24, r18
 b1c:	76 2f       	mov	r23, r22
 b1e:	6a 2f       	mov	r22, r26
 b20:	11 24       	eor	r1, r1
 b22:	9f 57       	subi	r25, 0x7F	; 127
 b24:	50 40       	sbci	r21, 0x00	; 0
 b26:	8a f0       	brmi	.+34     	; 0xb4a <__mulsf3_pse+0x84>
 b28:	e1 f0       	breq	.+56     	; 0xb62 <__mulsf3_pse+0x9c>
 b2a:	88 23       	and	r24, r24
 b2c:	4a f0       	brmi	.+18     	; 0xb40 <__mulsf3_pse+0x7a>
 b2e:	ee 0f       	add	r30, r30
 b30:	ff 1f       	adc	r31, r31
 b32:	bb 1f       	adc	r27, r27
 b34:	66 1f       	adc	r22, r22
 b36:	77 1f       	adc	r23, r23
 b38:	88 1f       	adc	r24, r24
 b3a:	91 50       	subi	r25, 0x01	; 1
 b3c:	50 40       	sbci	r21, 0x00	; 0
 b3e:	a9 f7       	brne	.-22     	; 0xb2a <__mulsf3_pse+0x64>
 b40:	9e 3f       	cpi	r25, 0xFE	; 254
 b42:	51 05       	cpc	r21, r1
 b44:	70 f0       	brcs	.+28     	; 0xb62 <__mulsf3_pse+0x9c>
 b46:	5c cf       	rjmp	.-328    	; 0xa00 <__fp_inf>
 b48:	a6 cf       	rjmp	.-180    	; 0xa96 <__fp_szero>
 b4a:	5f 3f       	cpi	r21, 0xFF	; 255
 b4c:	ec f3       	brlt	.-6      	; 0xb48 <__mulsf3_pse+0x82>
 b4e:	98 3e       	cpi	r25, 0xE8	; 232
 b50:	dc f3       	brlt	.-10     	; 0xb48 <__mulsf3_pse+0x82>
 b52:	86 95       	lsr	r24
 b54:	77 95       	ror	r23
 b56:	67 95       	ror	r22
 b58:	b7 95       	ror	r27
 b5a:	f7 95       	ror	r31
 b5c:	e7 95       	ror	r30
 b5e:	9f 5f       	subi	r25, 0xFF	; 255
 b60:	c1 f7       	brne	.-16     	; 0xb52 <__mulsf3_pse+0x8c>
 b62:	fe 2b       	or	r31, r30
 b64:	88 0f       	add	r24, r24
 b66:	91 1d       	adc	r25, r1
 b68:	96 95       	lsr	r25
 b6a:	87 95       	ror	r24
 b6c:	97 f9       	bld	r25, 7
 b6e:	08 95       	ret

00000b70 <_exit>:
 b70:	f8 94       	cli

00000b72 <__stop_program>:
 b72:	ff cf       	rjmp	.-2      	; 0xb72 <__stop_program>
