# clock_divider - 时钟分频器

## 功能
将高频时钟分频产生周期性脉冲信号。

## 参数
- `DIV_VALUE`: 分频系数（默认100,000,000）

## 端口
| 端口 | 方向 | 位宽 | 说明 |
|------|------|------|------|
| clk | input | 1 | 输入时钟 |
| rst_n | input | 1 | 异步复位，低电平有效 |
| enable | input | 1 | 使能信号 |
| tick | output | 1 | 分频后的脉冲输出 |

## 工作原理
- 内部计数器从0累加至DIV_VALUE-1
- 计数到达后产生1个周期的脉冲并复位计数器
- enable=0时计数器保持复位状态
- 100MHz时钟+默认参数产生1Hz脉冲