Timing Analyzer report for Pruebas_ram
Tue Sep 17 14:48:52 2024
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; Pruebas_ram                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; Pruebas_ram.out.sdc ; OK     ; Tue Sep 17 14:48:51 2024 ;
+---------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 256.61 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 16.103 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.323 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.629 ; 0.000                             ;
+-------+-------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                               ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.103 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.815      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.220 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.698      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.266 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.652      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.280 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.638      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.283 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.635      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.382 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.536      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.443 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.475      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.559 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.359      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.600 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 3.318      ;
; 16.762 ; escritura_lectura:inst2|dir_interna[10] ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 3.156      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.323 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 0.981      ;
; 0.326 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 0.984      ;
; 0.382 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.039      ;
; 0.391 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.048      ;
; 0.393 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.050      ;
; 0.399 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.055      ;
; 0.402 ; escritura_lectura:inst2|contador_dato[0]   ; escritura_lectura:inst2|contador_dato[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; escritura_lectura:inst2|state.cambio_dir   ; escritura_lectura:inst2|state.cambio_dir                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; escritura_lectura:inst2|state.boton_press  ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|boton_prev                                                                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.421 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.078      ;
; 0.425 ; escritura_lectura:inst2|dir_interna[8]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.082      ;
; 0.433 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.090      ;
; 0.437 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.094      ;
; 0.533 ; escritura_lectura:inst2|contador_dato[9]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.197      ;
; 0.554 ; escritura_lectura:inst2|contador_dato[7]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.218      ;
; 0.561 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|state.lectura                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.828      ;
; 0.585 ; escritura_lectura:inst2|state.escritura    ; escritura_lectura:inst2|state.dir_y_enable                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.852      ;
; 0.586 ; escritura_lectura:inst2|contador_dato[10]  ; escritura_lectura:inst2|contador_dato[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.853      ;
; 0.595 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.253      ;
; 0.596 ; escritura_lectura:inst2|contador_dato[10]  ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.260      ;
; 0.596 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.254      ;
; 0.612 ; escritura_lectura:inst2|dir_interna[8]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.270      ;
; 0.625 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.283      ;
; 0.625 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.283      ;
; 0.643 ; escritura_lectura:inst2|contador_dato[9]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; escritura_lectura:inst2|contador_dato[8]   ; escritura_lectura:inst2|contador_dato[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.656 ; escritura_lectura:inst2|contador_dato[2]   ; escritura_lectura:inst2|contador_dato[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; escritura_lectura:inst2|state.lectura      ; escritura_lectura:inst2|state.cambio_dir                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.658 ; escritura_lectura:inst2|contador_dato[6]   ; escritura_lectura:inst2|contador_dato[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; escritura_lectura:inst2|contador_dato[4]   ; escritura_lectura:inst2|contador_dato[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.661 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.663 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.929      ;
; 0.665 ; escritura_lectura:inst2|dir_interna[1]     ; escritura_lectura:inst2|dir_interna[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.931      ;
; 0.665 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.931      ;
; 0.665 ; escritura_lectura:inst2|dir_interna[5]     ; escritura_lectura:inst2|dir_interna[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.931      ;
; 0.667 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.933      ;
; 0.667 ; escritura_lectura:inst2|dir_interna[3]     ; escritura_lectura:inst2|dir_interna[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.933      ;
; 0.668 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|dir_interna[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.668 ; escritura_lectura:inst2|dir_interna[7]     ; escritura_lectura:inst2|dir_interna[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.934      ;
; 0.669 ; escritura_lectura:inst2|dir_interna[10]    ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.935      ;
; 0.671 ; escritura_lectura:inst2|dir_interna[6]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.937      ;
; 0.674 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.941      ;
; 0.678 ; escritura_lectura:inst2|dir_interna[6]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.335      ;
; 0.688 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.344      ;
; 0.690 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.956      ;
; 0.723 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.379      ;
; 0.724 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.380      ;
; 0.733 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.389      ;
; 0.735 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.391      ;
; 0.739 ; escritura_lectura:inst2|state.dir_y_enable ; escritura_lectura:inst2|state.escritura                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.006      ;
; 0.838 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.436      ; 1.496      ;
; 0.841 ; escritura_lectura:inst2|state.dir_y_enable ; escritura_lectura:inst2|contador_dato[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.108      ;
; 0.850 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.514      ;
; 0.864 ; escritura_lectura:inst2|state.cambio_dir   ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.873 ; escritura_lectura:inst2|state.dir_y_enable ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.441      ; 1.536      ;
; 0.879 ; escritura_lectura:inst2|contador_dato[3]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.440      ; 1.541      ;
; 0.880 ; escritura_lectura:inst2|contador_dato[5]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.440      ; 1.542      ;
; 0.886 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.544      ;
; 0.897 ; escritura_lectura:inst2|state.boton_press  ; escritura_lectura:inst2|state.lectura                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.164      ;
; 0.900 ; escritura_lectura:inst2|dir_interna[3]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.557      ;
; 0.904 ; escritura_lectura:inst2|contador_dato[8]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.442      ; 1.568      ;
; 0.909 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.435      ; 1.566      ;
; 0.917 ; escritura_lectura:inst2|contador_dato[1]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.441      ; 1.580      ;
; 0.919 ; escritura_lectura:inst2|dir_interna[6]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.577      ;
; 0.926 ; escritura_lectura:inst2|contador_dato[0]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.441      ; 1.589      ;
; 0.949 ; escritura_lectura:inst2|dir_interna[9]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.436      ; 1.607      ;
; 0.957 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.441      ; 1.620      ;
; 0.960 ; escritura_lectura:inst2|contador_dato[8]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.227      ;
; 0.970 ; escritura_lectura:inst2|contador_dato[9]   ; escritura_lectura:inst2|contador_dato[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.974 ; escritura_lectura:inst2|contador_dato[2]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; escritura_lectura:inst2|contador_dato[6]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; escritura_lectura:inst2|contador_dato[4]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.982 ; escritura_lectura:inst2|dir_interna[1]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.248      ;
; 0.983 ; escritura_lectura:inst2|dir_interna[5]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.249      ;
; 0.984 ; escritura_lectura:inst2|dir_interna[3]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.250      ;
; 0.984 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|state.dir_y_enable                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.985 ; escritura_lectura:inst2|dir_interna[7]     ; escritura_lectura:inst2|dir_interna[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.985 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.251      ;
; 0.988 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.988 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.993 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.260      ;
; 0.994 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.260      ;
; 0.995 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.434      ; 1.651      ;
; 0.995 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.261      ;
; 0.997 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.263      ;
; 0.998 ; escritura_lectura:inst2|dir_interna[6]     ; escritura_lectura:inst2|dir_interna[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.264      ;
; 0.999 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.265      ;
; 0.999 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.265      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 280.58 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.436 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.326 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.648 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.436 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.491      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.526 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.401      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.574 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.353      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.610 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.317      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.611 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.316      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.682 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.245      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.748 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.179      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.855 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.072      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 16.909 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.072     ; 3.018      ;
; 17.045 ; escritura_lectura:inst2|dir_interna[10] ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.072     ; 2.882      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.326 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 0.916      ;
; 0.327 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 0.917      ;
; 0.354 ; escritura_lectura:inst2|contador_dato[0]   ; escritura_lectura:inst2|contador_dato[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; escritura_lectura:inst2|state.cambio_dir   ; escritura_lectura:inst2|state.cambio_dir                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; escritura_lectura:inst2|state.boton_press  ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|boton_prev                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.374 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 0.964      ;
; 0.384 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 0.974      ;
; 0.384 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 0.974      ;
; 0.394 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 0.983      ;
; 0.414 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.004      ;
; 0.417 ; escritura_lectura:inst2|dir_interna[8]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.007      ;
; 0.425 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.015      ;
; 0.428 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.018      ;
; 0.508 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|state.lectura                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.751      ;
; 0.518 ; escritura_lectura:inst2|contador_dato[9]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.112      ;
; 0.530 ; escritura_lectura:inst2|state.escritura    ; escritura_lectura:inst2|state.dir_y_enable                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.773      ;
; 0.539 ; escritura_lectura:inst2|contador_dato[7]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.133      ;
; 0.542 ; escritura_lectura:inst2|contador_dato[10]  ; escritura_lectura:inst2|contador_dato[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.785      ;
; 0.562 ; escritura_lectura:inst2|contador_dato[10]  ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.156      ;
; 0.562 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.152      ;
; 0.569 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.159      ;
; 0.584 ; escritura_lectura:inst2|dir_interna[8]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.174      ;
; 0.586 ; escritura_lectura:inst2|contador_dato[9]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.588 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; escritura_lectura:inst2|contador_dato[8]   ; escritura_lectura:inst2|contador_dato[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.180      ;
; 0.595 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.185      ;
; 0.600 ; escritura_lectura:inst2|contador_dato[2]   ; escritura_lectura:inst2|contador_dato[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; escritura_lectura:inst2|state.lectura      ; escritura_lectura:inst2|state.cambio_dir                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; escritura_lectura:inst2|contador_dato[6]   ; escritura_lectura:inst2|contador_dato[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; escritura_lectura:inst2|contador_dato[4]   ; escritura_lectura:inst2|contador_dato[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.605 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.849      ;
; 0.608 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.851      ;
; 0.608 ; escritura_lectura:inst2|dir_interna[1]     ; escritura_lectura:inst2|dir_interna[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.851      ;
; 0.608 ; escritura_lectura:inst2|dir_interna[5]     ; escritura_lectura:inst2|dir_interna[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; escritura_lectura:inst2|dir_interna[10]    ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.852      ;
; 0.610 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|dir_interna[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.610 ; escritura_lectura:inst2|dir_interna[3]     ; escritura_lectura:inst2|dir_interna[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.610 ; escritura_lectura:inst2|dir_interna[7]     ; escritura_lectura:inst2|dir_interna[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.853      ;
; 0.612 ; escritura_lectura:inst2|dir_interna[6]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.855      ;
; 0.620 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.863      ;
; 0.630 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.873      ;
; 0.633 ; escritura_lectura:inst2|dir_interna[6]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.223      ;
; 0.663 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.252      ;
; 0.682 ; escritura_lectura:inst2|state.dir_y_enable ; escritura_lectura:inst2|state.escritura                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.925      ;
; 0.686 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.275      ;
; 0.687 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.276      ;
; 0.696 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.285      ;
; 0.703 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.292      ;
; 0.765 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.388      ; 1.354      ;
; 0.773 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.367      ;
; 0.779 ; escritura_lectura:inst2|state.dir_y_enable ; escritura_lectura:inst2|contador_dato[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.022      ;
; 0.802 ; escritura_lectura:inst2|state.cambio_dir   ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.045      ;
; 0.810 ; escritura_lectura:inst2|contador_dato[3]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.403      ;
; 0.810 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.400      ;
; 0.814 ; escritura_lectura:inst2|contador_dato[5]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.392      ; 1.407      ;
; 0.822 ; escritura_lectura:inst2|state.dir_y_enable ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.416      ;
; 0.822 ; escritura_lectura:inst2|dir_interna[3]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.412      ;
; 0.828 ; escritura_lectura:inst2|state.boton_press  ; escritura_lectura:inst2|state.lectura                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.071      ;
; 0.835 ; escritura_lectura:inst2|dir_interna[6]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.425      ;
; 0.839 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.429      ;
; 0.843 ; escritura_lectura:inst2|contador_dato[1]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.437      ;
; 0.862 ; escritura_lectura:inst2|contador_dato[8]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.456      ;
; 0.874 ; escritura_lectura:inst2|contador_dato[9]   ; escritura_lectura:inst2|contador_dato[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.117      ;
; 0.876 ; escritura_lectura:inst2|contador_dato[8]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.878 ; escritura_lectura:inst2|dir_interna[9]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.389      ; 1.468      ;
; 0.879 ; escritura_lectura:inst2|contador_dato[0]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.473      ;
; 0.885 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|state.dir_y_enable                                                                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.129      ;
; 0.886 ; escritura_lectura:inst2|contador_dato[2]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.131      ;
; 0.890 ; escritura_lectura:inst2|contador_dato[6]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; escritura_lectura:inst2|contador_dato[4]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.893 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.136      ;
; 0.894 ; escritura_lectura:inst2|dir_interna[5]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.894 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.894 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.895 ; escritura_lectura:inst2|dir_interna[1]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.138      ;
; 0.896 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; escritura_lectura:inst2|dir_interna[7]     ; escritura_lectura:inst2|dir_interna[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.897 ; escritura_lectura:inst2|dir_interna[3]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.897 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.897 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.140      ;
; 0.899 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; escritura_lectura:inst2|dir_interna[6]     ; escritura_lectura:inst2|dir_interna[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.143      ;
; 0.904 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.905 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.906 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.393      ; 1.500      ;
; 0.907 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.150      ;
; 0.908 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.151      ;
; 0.910 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.388      ; 1.499      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 18.135 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.120 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.373 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.135 ; escritura_lectura:inst2|dir_interna[0]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.810      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.161 ; escritura_lectura:inst2|dir_interna[8]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.784      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.222 ; escritura_lectura:inst2|dir_interna[6]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.723      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.224 ; escritura_lectura:inst2|dir_interna[5]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.721      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.228 ; escritura_lectura:inst2|dir_interna[1]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.717      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.278 ; escritura_lectura:inst2|dir_interna[2]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.667      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.316 ; escritura_lectura:inst2|dir_interna[3]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.629      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[7]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[9]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[4]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[0]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[1]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[2]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[3]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[6]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[5]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[7]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.365 ; escritura_lectura:inst2|dir_interna[4]  ; escritura_lectura:inst2|dir_interna[8]  ; clk          ; clk         ; 20.000       ; -0.042     ; 1.580      ;
; 18.458 ; escritura_lectura:inst2|dir_interna[10] ; escritura_lectura:inst2|dir_interna[10] ; clk          ; clk         ; 20.000       ; -0.042     ; 1.487      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                   ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.120 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.448      ;
; 0.121 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.449      ;
; 0.164 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.491      ;
; 0.167 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.494      ;
; 0.169 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.496      ;
; 0.169 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.496      ;
; 0.179 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.506      ;
; 0.181 ; escritura_lectura:inst2|contador_dato[0]   ; escritura_lectura:inst2|contador_dato[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; escritura_lectura:inst2|state.cambio_dir   ; escritura_lectura:inst2|state.cambio_dir                                                                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; escritura_lectura:inst2|state.boton_press  ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|boton_prev                                                                                      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.183 ; escritura_lectura:inst2|dir_interna[1]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.510      ;
; 0.183 ; escritura_lectura:inst2|dir_interna[8]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.510      ;
; 0.188 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.515      ;
; 0.216 ; escritura_lectura:inst2|contador_dato[9]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.545      ;
; 0.222 ; escritura_lectura:inst2|contador_dato[7]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.551      ;
; 0.234 ; escritura_lectura:inst2|contador_dato[10]  ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.563      ;
; 0.255 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|state.lectura                                                                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.381      ;
; 0.258 ; escritura_lectura:inst2|contador_dato[10]  ; escritura_lectura:inst2|contador_dato[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.383      ;
; 0.259 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.587      ;
; 0.262 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.590      ;
; 0.270 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.598      ;
; 0.270 ; escritura_lectura:inst2|state.escritura    ; escritura_lectura:inst2|state.dir_y_enable                                                                              ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.272 ; escritura_lectura:inst2|dir_interna[8]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.600      ;
; 0.280 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.608      ;
; 0.292 ; escritura_lectura:inst2|dir_interna[6]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.619      ;
; 0.293 ; escritura_lectura:inst2|contador_dato[9]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; escritura_lectura:inst2|contador_dato[8]   ; escritura_lectura:inst2|contador_dato[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; escritura_lectura:inst2|contador_dato[2]   ; escritura_lectura:inst2|contador_dato[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; escritura_lectura:inst2|state.lectura      ; escritura_lectura:inst2|state.cambio_dir                                                                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; escritura_lectura:inst2|boton_prev         ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; escritura_lectura:inst2|contador_dato[4]   ; escritura_lectura:inst2|contador_dato[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; escritura_lectura:inst2|contador_dato[6]   ; escritura_lectura:inst2|contador_dato[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.304 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; escritura_lectura:inst2|dir_interna[1]     ; escritura_lectura:inst2|dir_interna[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; escritura_lectura:inst2|dir_interna[5]     ; escritura_lectura:inst2|dir_interna[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.430      ;
; 0.305 ; escritura_lectura:inst2|dir_interna[10]    ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|dir_interna[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; escritura_lectura:inst2|dir_interna[7]     ; escritura_lectura:inst2|dir_interna[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.431      ;
; 0.306 ; escritura_lectura:inst2|dir_interna[3]     ; escritura_lectura:inst2|dir_interna[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.306 ; escritura_lectura:inst2|dir_interna[6]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.432      ;
; 0.307 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.432      ;
; 0.314 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.641      ;
; 0.315 ; escritura_lectura:inst2|dir_interna[10]    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.642      ;
; 0.315 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.441      ;
; 0.326 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.653      ;
; 0.327 ; escritura_lectura:inst2|dir_interna[7]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.654      ;
; 0.330 ; escritura_lectura:inst2|dir_interna[5]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.657      ;
; 0.333 ; escritura_lectura:inst2|state.dir_y_enable ; escritura_lectura:inst2|state.escritura                                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.459      ;
; 0.354 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.683      ;
; 0.376 ; escritura_lectura:inst2|contador_dato[3]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.704      ;
; 0.379 ; escritura_lectura:inst2|contador_dato[5]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.707      ;
; 0.380 ; escritura_lectura:inst2|state.dir_y_enable ; escritura_lectura:inst2|contador_dato[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.042      ; 0.506      ;
; 0.386 ; escritura_lectura:inst2|contador_dato[1]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.714      ;
; 0.389 ; escritura_lectura:inst2|state.cambio_dir   ; escritura_lectura:inst2|state.boton_press                                                                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.515      ;
; 0.395 ; escritura_lectura:inst2|dir_interna[2]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.723      ;
; 0.397 ; escritura_lectura:inst2|state.dir_y_enable ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.725      ;
; 0.398 ; escritura_lectura:inst2|state.boton_press  ; escritura_lectura:inst2|state.lectura                                                                                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.524      ;
; 0.399 ; escritura_lectura:inst2|contador_dato[8]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.728      ;
; 0.399 ; escritura_lectura:inst2|dir_interna[3]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.726      ;
; 0.409 ; escritura_lectura:inst2|dir_interna[6]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.737      ;
; 0.411 ; escritura_lectura:inst2|contador_dato[0]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.739      ;
; 0.411 ; escritura_lectura:inst2|dir_interna[4]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.738      ;
; 0.418 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.223      ; 0.745      ;
; 0.428 ; escritura_lectura:inst2|state.escritura    ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a8~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.756      ;
; 0.434 ; escritura_lectura:inst2|dir_interna[9]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.762      ;
; 0.435 ; escritura_lectura:inst2|dir_interna[0]     ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.762      ;
; 0.443 ; escritura_lectura:inst2|contador_dato[8]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; escritura_lectura:inst2|contador_dato[4]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.772      ;
; 0.449 ; escritura_lectura:inst2|contador_dato[2]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; escritura_lectura:inst2|contador_dato[4]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; escritura_lectura:inst2|contador_dato[9]   ; escritura_lectura:inst2|contador_dato[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; escritura_lectura:inst2|contador_dato[6]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.453 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; escritura_lectura:inst2|dir_interna[1]     ; escritura_lectura:inst2|dir_interna[2]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; escritura_lectura:inst2|dir_interna[5]     ; escritura_lectura:inst2|dir_interna[6]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.579      ;
; 0.454 ; escritura_lectura:inst2|dir_interna[7]     ; escritura_lectura:inst2|dir_interna[8]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.454 ; escritura_lectura:inst2|dir_interna[9]     ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; escritura_lectura:inst2|dir_interna[3]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; escritura_lectura:inst2|state.dir_y_enable ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.225      ; 0.784      ;
; 0.456 ; escritura_lectura:inst2|contador_dato[7]   ; escritura_lectura:inst2|contador_dato[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.459 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[9]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[3]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; escritura_lectura:inst2|dir_interna[0]     ; escritura_lectura:inst2|dir_interna[1]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; escritura_lectura:inst2|dir_interna[4]     ; escritura_lectura:inst2|dir_interna[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; escritura_lectura:inst2|contador_dato[1]   ; escritura_lectura:inst2|contador_dato[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; escritura_lectura:inst2|contador_dato[3]   ; escritura_lectura:inst2|contador_dato[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; escritura_lectura:inst2|contador_dato[5]   ; escritura_lectura:inst2|contador_dato[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; escritura_lectura:inst2|dir_interna[8]     ; escritura_lectura:inst2|dir_interna[10]                                                                                 ; clk          ; clk         ; 0.000        ; 0.042      ; 0.589      ;
; 0.464 ; escritura_lectura:inst2|dir_interna[6]     ; escritura_lectura:inst2|dir_interna[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.590      ;
; 0.464 ; escritura_lectura:inst2|dir_interna[2]     ; escritura_lectura:inst2|dir_interna[4]                                                                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.590      ;
; 0.465 ; escritura_lectura:inst2|contador_dato[6]   ; Ram_grande_rtl:inst1|Syncore_ram:U1|altsyncram:mem_rtl_0|altsyncram_jg81:auto_generated|ram_block1a4~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.224      ; 0.793      ;
+-------+--------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 16.103 ; 0.120 ; N/A      ; N/A     ; 9.373               ;
;  clk             ; 16.103 ; 0.120 ; N/A      ; N/A     ; 9.373               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_dir[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_dir[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_estado[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; btn                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_dir[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led_dir[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_dir[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_estado[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led_estado[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_dir[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led_dir[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led_estado[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_dir[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_dir[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_dir[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_estado[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_estado[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 434      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; btn        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; led_dir[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; btn        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; led_dir[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[8]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[9]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_dir[10]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_estado[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Tue Sep 17 14:48:50 2024
Info: Command: quartus_sta Pruebas_ram -c Pruebas_ram
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Pruebas_ram.out.sdc'
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 16.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.103               0.000 clk 
Info (332146): Worst-case hold slack is 0.323
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.323               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.629
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.629               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 16.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.436               0.000 clk 
Info (332146): Worst-case hold slack is 0.326
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.326               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.648
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.648               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 18.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.135               0.000 clk 
Info (332146): Worst-case hold slack is 0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.120               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.373
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.373               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4918 megabytes
    Info: Processing ended: Tue Sep 17 14:48:52 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


