<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>数字逻辑基础与Verilog硬件描述语言[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="数字逻辑基础与Verilog硬件描述语言"/><meta name="description" content="数字逻辑基础与Verilog硬件描述语言pdf下载文件大小为30MB,PDF页数为301页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">数字逻辑基础与Verilog硬件描述语言PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/73/33857130.jpg" alt="数字逻辑基础与Verilog硬件描述语言"></div><div class="b-info"><ul><li>贾熹滨，王秀娟，魏坚华编著；彭建朝主审 著</li><li>出版社： 北京：清华大学出版社</li><li>ISBN：9787302290971</li><li>出版时间：2012</li><li>标注页数：290页</li><li>文件大小：30MB</li><li>文件页数：301页</li><li>主题词：数字逻辑－高等学校－教材；硬件描述语言－程序设计－高等学校－教材</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/2947822.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/08/33857130.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/08/33857130.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/68/33857130.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('893d23203fd6431655717f3fd1041a09')">点击复制MD5值：893d23203fd6431655717f3fd1041a09</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>数字逻辑基础与Verilog硬件描述语言PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 信息表示1</p><p>1.1数制1</p><p>1.1.1基本概念1</p><p>1.1.2常用数制的表示2</p><p>1.2不同数制间的转换4</p><p>1.2.1其他进制数转换为十进制数4</p><p>1.2.2十进制数转换为其他进制数4</p><p>1.2.3二、八、十六进制数间的转换6</p><p>1.3带符号二进制数的表示8</p><p>1.3.1真值与机器数8</p><p>1.3.2定点数与浮点数8</p><p>1.3.3原码9</p><p>1.3.4反码11</p><p>1.3.5补码12</p><p>1.3.6真值、原码、反码、补码之间的关系15</p><p>1.4编码17</p><p>1.4.1.数值数据编码17</p><p>1.4.2非数值数据编码23</p><p>本章小结25</p><p>思考题125</p><p>习题126</p><p>第2章 逻辑代数基础28</p><p>2.1概述28</p><p>2.2逻辑代数中的基本概念30</p><p>2.3逻辑代数的基本运算34</p><p>2.3.1与运算34</p><p>2.3.2或运算35</p><p>2.3.3非运算36</p><p>2.4逻辑代数的基本定理及规则37</p><p>2.4.1逻辑代数的基本公理37</p><p>2.4.2逻辑代数的基本定理38</p><p>2.4.3逻辑代数的3个基本规则39</p><p>2.5逻辑函数的性质43</p><p>2.5.1复合逻辑43</p><p>2.5.2逻辑函数的基本表达式47</p><p>2.5.3逻辑函数的标准表达式48</p><p>2.6逻辑函数的化简55</p><p>2.6.1逻辑函数的代数化简法56</p><p>2.6.2逻辑函数的卡诺图化简法58</p><p>2.6.3具有无关项的逻辑函数及其化简69</p><p>本章小结71</p><p>思考题273</p><p>习题273</p><p>第3章 硬件描述语言（Verilog HDL）基础77</p><p>3.1概述77</p><p>3.1.1发展历程77</p><p>3.1.2 Verilog HDL的特点78</p><p>3.1.3 Verilog HDL模块化设计理念79</p><p>3.2 Verilog HDL基础知识79</p><p>3.2.1 Verilog HDL模块结构79</p><p>3.2.2 Verilog HDL中的词法表示84</p><p>3.2.3 Verilog HDL的数据类型85</p><p>3.2.4 Verilog HDL的运算符88</p><p>3.3 Verilog HDL模块的3种建模方式93</p><p>3.3.1 Verilog HDL模块的结构描述方式94</p><p>3.3.2 Verilog HDL模块的数据流描述方式98</p><p>3.3.3 Verilog HDL模块的行为描述方式100</p><p>本章小结110</p><p>思考题3110</p><p>习题3111</p><p>第4章 组合电路的逻辑分析与设计113</p><p>4.1概述113</p><p>4.2组合电路的逻辑分析119</p><p>4.3组合电路的设计123</p><p>4.4典型组合逻辑电路127</p><p>4.4.1编码器128</p><p>4.4.2译码器132</p><p>4.4.3数据分配器142</p><p>4.4.4数据选择器144</p><p>4.4.5三态缓冲器150</p><p>4.4.6数值比较电路152</p><p>4.4.7加法器155</p><p>4.4.8奇偶校验电路158</p><p>4.5组合电路中的竞争与险象160</p><p>4.5.1竞争与险象161</p><p>4.5.2险象的分类162</p><p>4.5.3逻辑险象的判断164</p><p>4.5.4逻辑险象的消除165</p><p>本章小结166</p><p>思考题4167</p><p>习题4167</p><p>第5章 锁存器与触发器172</p><p>5.1概述172</p><p>5.2基本R-S锁存器173</p><p>5.3 D锁存器及D触发器175</p><p>5.3.1 D锁存器175</p><p>5.3.2正边沿D触发器176</p><p>5.3.3 D触发器的Verilog HDL模型177</p><p>5.4 J-K锁存器及触发器179</p><p>5.4.1 J-K锁存器179</p><p>5.4.2负边沿J-K触发器180</p><p>5.4.3 J-K触发器的Verilog HDL模型181</p><p>5.5 T触发器和T’触发器183</p><p>5.6锁存器和触发器的区别184</p><p>5.7不同类型触发器之间的转换185</p><p>本章小结185</p><p>思考题5186</p><p>习题5186</p><p>第6章 时序电路概要和同步时序电路分析188</p><p>6.1概述188</p><p>6.1.1时序电路的基本结构189</p><p>6.1.2时序电路的逻辑函数表达式189</p><p>6.1.3时序电路的分类190</p><p>6.1.4时序电路的描述方法190</p><p>6.2同步时序电路的分析方法与步骤193</p><p>6.3同步时序电路分析举例194</p><p>6.4同步时序电路中的“挂起”现象199</p><p>本章小结201</p><p>思考题6201</p><p>习题6202</p><p>第7章 典型同步时序电路的设计与应用204</p><p>7.1概述204</p><p>7.2计数器205</p><p>7.2.1基于触发器的二进制同步计数器设计205</p><p>7.2.2同步二进制计数器的Verilog HDL描述208</p><p>7.2.3多种编码十进制计数器的Verilog HDL参数化设计模型211</p><p>7.2.4多功能4位二进制加法计数器模块及应用电路分析215</p><p>7.2.5任意模数加1计数器的Verilog HDL参数化设计模型222</p><p>7.3寄存器及其Verilog HDL模型224</p><p>7.4移位寄存器226</p><p>7.4.1串入-串出结构的移位寄存器226</p><p>7.4.2串入-并出结构的移位寄存器227</p><p>7.4.3并入-串出结构的移位寄存器228</p><p>7.4.4多功能移位寄存器229</p><p>7.5移位寄存器型计数器232</p><p>7.5.1环形计数器232</p><p>7.5.2扭环形计数器237</p><p>7.5.3最大长度移位型计数器240</p><p>7.6节拍分配器240</p><p>7.7序列信号发生器242</p><p>本章小结244</p><p>思考题7244</p><p>习题7245</p><p>第8章 一般同步时序电路的设计248</p><p>8.1原始状态图（表）的建立249</p><p>8.2状态化简252</p><p>8.3状态分配257</p><p>8.4一般同步时序电路设计举例258</p><p>8.5 Verilog HDL综合设计举例263</p><p>本章小结271</p><p>思考题8271</p><p>习题8272</p><p>附录A基于Quartus环境和Verilog HDL的电路设计与仿真实例275</p><p>参考文献290</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/1596485.html">1596485.html</a></li><li><a href="/book/3325421.html">3325421.html</a></li><li><a href="/book/279301.html">279301.html</a></li><li><a href="/book/2468519.html">2468519.html</a></li><li><a href="/book/909967.html">909967.html</a></li><li><a href="/book/25965.html">25965.html</a></li><li><a href="/book/585611.html">585611.html</a></li><li><a href="/book/3469162.html">3469162.html</a></li><li><a href="/book/1406027.html">1406027.html</a></li><li><a href="/book/849141.html">849141.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>