汽车车身控制器（BCM）专用高压芯片的研究的依托单位？		上海飞乐股份有限公司
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的依托单位？		上海英联电子科技有限公司
4Gbps宽带无线通信RF SOC芯片测试环境建设的依托单位？		上海华岭集成电路技术股份有限公司
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的依托单位？		上海至顺电子科技有限公司
12bits高速ADC IP核的验证和标准化的依托单位？		上海硅知识产权交易中心有限公司
高端双界面智能卡关键技术研究与产品实现的依托单位？		上海复旦微电子股份有限公司
四合一全高清数字电视一体机图像处理SOC的依托单位？		华亚微电子(上海)有限公司
面向移动多媒体计算平台的图形加速处理器开发的依托单位？		图芯芯片技术（上海）有限公司
用于LCD TV背光的高亮度LED驱动集成电路研究的依托单位？		上海如韵电子有限公司
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的依托单位？		齐凌微电子科技（上海）有限公司
高性能双界面CPU卡安全芯片的依托单位？		上海华虹集成电路有限责任公司
汽车车身控制器（BCM）专用高压芯片的技术研究的依托单位？		上海飞乐股份有限公司
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的依托单位？		上海爱信诺航芯电子科技有限公司
12bits高速ADC IP核技术研发的依托单位？		中国科学院上海微系统与信息技术研究所
TD-LTE/TD-SCDMA双模加速固核的研发的依托单位？		联芯科技有限公司
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的依托单位？		上海富瀚微电子有限公司
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的依托单位？		上海杰得微电子有限公司
车身控制器专用高压芯片的设计的依托单位？		上海大学
12bits高速ADC IP核技术攻关的依托单位？		中国科学院上海微系统与信息技术研究所
支持国密算法的移动存储控制SoC芯片研制及应用的依托单位？		上海爱信诺航芯电子科技有限公司
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的依托单位？		澜起科技（上海）有限公司
65nm 12bit高性能ADC电路技术研究的依托单位？		复旦大学
65nm 12bit高性能ADC IP核产业化技术攻关的依托单位？		芯原微电子（上海）有限公司
CMMB移动电视单芯片SoC接收系统解决方案的依托单位？		上海视丰微电子有限公司
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的依托单位？		昂宝电子（上海）有限公司
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的依托单位？		捷顶微电子（上海）有限公司
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的依托单位？		上海交通大学
65nm 12bit高性能ADC IP核产业化研究的依托单位？		芯原微电子（上海）有限公司
万兆(10G)以太网无源光网络接入控制芯片的依托单位？		普然通讯技术（上海）有限公司
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的依托单位？		上海华聆人工耳医疗科技有限公司
高性能模数数模转换器测试技术研究的依托单位？		上海华岭集成电路技术股份有限公司
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的依托单位？		上海北京大学微电子研究院
手机移动支付核心SoC芯片的依托单位？		上海华虹集成电路有限责任公司
千兆赫兹低功耗运算放大器芯片的依托单位？		广芯电子技术（上海）有限公司
用于汽车电子燃油喷射系统的高精度运算放大器的依托单位？		中国科学院上海微系统与信息技术研究所
用于高端服务器内存模组的寄存器缓冲芯片的依托单位？		澜起科技（上海）有限公司
TD-LTE终端射频功率放大器芯片研究的依托单位？		上海无线通信研究中心
高频微波、毫米波宽带放大器的依托单位？		爱斯泰克（上海）高频通讯技术有限公司
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的依托单位？		复旦大学
基于先进时空域去噪算法的视频图像处理器开发的依托单位？		上海富瀚微电子有限公司
60GHz超高速通信T/R芯片技术研究的依托单位？		中国科学院上海微系统与信息技术研究所
60GHz超高速通信系统射频前端频率综合器电路研究的依托单位？		华东师范大学
数字电视家庭多媒体中心的高清主芯片和整体解决方案的依托单位？		华亚微电子（上海）有限公司
高性能移动通信终端应用处理器SoC芯片的研发及产业化的依托单位？		上海盈方微电子有限公司
高速高精度模数转换器（ADC）性能测试技术研发的依托单位？		上海萌芯电子科技有限公司
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的依托单位？		上海宏力半导体制造有限公司
60GHz超高速通信射频前端芯片技术研究的依托单位？		中国科学院上海微系统与信息技术研究所
国内Foundry的65nm及以下工艺的数模混合IP应用研究的依托单位？		上海集成电路技术与产业促进中心
研究用于国内Foundry的65nm及以下工艺的数模混合IP的依托单位？		上海集成电路技术与产业促进中心
软件无线电台应用的SoC芯片的依托单位？		中国电子科技集团公司第三十二研究所
CMOS高速高精度模数转换芯片关键技术研究和产品开发的依托单位？		上海信朴臻微电子有限公司
芯片级电路快速并行测试技术研究的依托单位？		上海华岭集成电路技术股份有限公司
集成OFDM电力线载波技术的智能电表SOC芯片的依托单位？		上海贝岭股份有限公司
芯片安全防护技术研究及卡SoC芯片开发的依托单位？		上海华虹集成电路有限责任公司
TPMS传感器芯片产品化规模制造技术的依托单位？		上海先进半导体制造股份有限公司
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的依托单位？		上海复旦微电子集团股份有限公司
自主智能三轴加速度传感系统集成芯片研究的依托单位？		广芯电子技术（上海）有限公司
面向物联网智能传感芯片技术研究的依托单位？		中芯国际集成电路制造（上海）有限公司
TPMS复合传感器芯片SiP封装技术研究的依托单位？		上海北京大学微电子研究院
自主智能压力复合传感系统集成芯片研究的依托单位？		上海丽恒光微电子科技有限公司
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的依托单位？		上海先进半导体制造股份有限公司
6500V超高压大功率IGBT芯片研发的依托单位？		上海北车永电电子科技有限公司
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的依托单位？		中国科学院上海微系统与信息技术研究所
CMOS高速高精度模数转换芯片关键技术研究和产品开发的依托单位？		上海信朴臻微电子有限公司
CMOS高速高精度模数转换芯片关键技术研究和产品开发的依托单位？		上海交通大学
自主智能三轴陀螺传感系统集成芯片研究的依托单位？		深迪半导体（上海）有限公司
汽车车身控制器（BCM）专用高压芯片的研究的课题编号？		9706201300
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题编号？		9706202000
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题编号？		9706200800
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题编号？		9706201700
12bits高速ADC IP核的验证和标准化的课题编号？		9706200302
高端双界面智能卡关键技术研究与产品实现的课题编号？		9706200100
四合一全高清数字电视一体机图像处理SOC的课题编号？		9706200200
面向移动多媒体计算平台的图形加速处理器开发的课题编号？		9706201000
用于LCD TV背光的高亮度LED驱动集成电路研究的课题编号？		9706201800
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题编号？		9706200400
高性能双界面CPU卡安全芯片的课题编号？		9706200600
汽车车身控制器（BCM）专用高压芯片的技术研究的课题编号？		9706201301
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题编号？		9706201101
12bits高速ADC IP核技术研发的课题编号？		9706200300
TD-LTE/TD-SCDMA双模加速固核的研发的课题编号？		9706200900
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题编号？		9706201600
基于自主开fff发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题编号？		9706201900
车身控制器专用高压芯片的设计的课题编号？		9706201302
12bits高速ADC IP核技术攻关的课题编号？		9706200301
支持国密算法的移动存储控制SoC芯片研制及应用的课题编号？		9706201100
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题编号？		9706200500
65nm 12bit高性能ADC电路技术研究的课题编号？		9706200702
65nm 12bit高性能ADC IP核产业化技术攻关的课题编号？		9706200700
CMMB移动电视单芯片SoC接收系统解决方案的课题编号？		9706201500
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题编号？		9706201400
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题编号？		9706201200
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题编号？		9706201102
65nm 12bit高性能ADC IP核产业化研究的课题编号？		9706200701
万兆(10G)以太网无源光网络接入控制芯片的课题编号？		10706201800
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题编号？		10706201100
高性能模数数模转换器测试技术研究的课题编号？		10706200600
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题编号？		10706201602
手机移动支付核心SoC芯片的课题编号？		10706201700
千兆赫兹低功耗运算放大器芯片的课题编号？		10706200900
用于汽车电子燃油喷射系统的高精度运算放大器的课题编号？		10706200800
用于高端服务器内存模组的寄存器缓冲芯片的课题编号？		10706200400
TD-LTE终端射频功率放大器芯片研究的课题编号？		10706200100
高频微波、毫米波宽带放大器的课题编号？		10706201000
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题编号？		10706200300
基于先进时空域去噪算法的视频图像处理器开发的课题编号？		10706201300
60GHz超高速通信T/R芯片技术研究的课题编号？		10706200201
60GHz超高速通信系统射频前端频率综合器电路研究的课题编号？		10706200202
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题编号？		10706201400
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题编号？		10706201200
高速高精度模数转换器（ADC）性能测试技术研发的课题编号？		10706200700
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题编号？		10706200500
60GHz超高速通信射频前端芯片技术研究的课题编号？		10706200200
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题编号？		10706201601
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题编号？		10706201600
软件无线电台应用的SoC芯片的课题编号？		10706201500
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题编号？		11511505000
芯片级电路快速并行测试技术研究的课题编号？		11511504900
集成OFDM电力线载波技术的智能电表SOC芯片的课题编号？		11511504800
芯片安全防护技术研究及卡SoC芯片开发的课题编号？		11511504600
TPMS传感器芯片产品化规模制造技术的课题编号？		11511500901
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题编号？		11511504700
自主智能三轴加速度传感系统集成芯片研究的课题编号？		11511500700
面向物联网智能传感芯片技术研究的课题编号？		11511500500
TPMS复合传感器芯片SiP封装技术研究的课题编号？		11511500903
自主智能压力复合传感系统集成芯片研究的课题编号？		11511500800
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题编号？		11511500900
6500V超高压大功率IGBT芯片研发的课题编号？		11511505100
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题编号？		11511500902
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题编号？		11511505001
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题编号？		11511505002
自主智能三轴陀螺传感系统集成芯片研究的课题编号？		11511500600
汽车车身控制器（BCM）专用高压芯片的研究的开始日期？		2009/6/1 0:00
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的开始日期？		2009/6/1 0:00
4Gbps宽带无线通信RF SOC芯片测试环境建设的开始日期？		2009/6/1 0:00
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的开始日期？		2009/6/1 0:00
12bits高速ADC IP核的验证和标准化的开始日期？		2009/6/1 0:00
高端双界面智能卡关键技术研究与产品实现的开始日期？		2009/6/1 0:00
四合一全高清数字电视一体机图像处理SOC的开始日期？		2009/6/1 0:00
面向移动多媒体计算平台的图形加速处理器开发的开始日期？		2009/6/1 0:00
用于LCD TV背光的高亮度LED驱动集成电路研究的开始日期？		2009/6/1 0:00
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的开始日期？		2009/6/1 0:00
高性能双界面CPU卡安全芯片的开始日期？		2009/6/1 0:00
汽车车身控制器（BCM）专用高压芯片的技术研究的开始日期？		2009/6/1 0:00
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的开始日期？		2009/6/1 0:00
12bits高速ADC IP核技术研发的开始日期？		2009/6/1 0:00
TD-LTE/TD-SCDMA双模加速固核的研发的开始日期？		2009/6/1 0:00
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的开始日期？		2009/6/1 0:00
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的开始日期？		2009/6/1 0:00
车身控制器专用高压芯片的设计的开始日期？		2009/6/1 0:00
12bits高速ADC IP核技术攻关的开始日期？		2009/6/1 0:00
支持国密算法的移动存储控制SoC芯片研制及应用的开始日期？		2009/6/1 0:00
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的开始日期？		2009/6/1 0:00
65nm 12bit高性能ADC电路技术研究的开始日期？		2009/6/1 0:00
65nm 12bit高性能ADC IP核产业化技术攻关的开始日期？		2009/6/1 0:00
CMMB移动电视单芯片SoC接收系统解决方案的开始日期？		2009/6/1 0:00
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的开始日期？		2009/6/1 0:00
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的开始日期？		2009/6/1 0:00
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的开始日期？		2009/6/1 0:00
65nm 12bit高性能ADC IP核产业化研究的开始日期？		2009/6/1 0:00
万兆(10G)以太网无源光网络接入控制芯片的开始日期？		2010/1/31 0:00
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的开始日期？		2010/1/31 0:00
高性能模数数模转换器测试技术研究的开始日期？		2010/1/31 0:00
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的开始日期？		2010/1/31 0:00
手机移动支付核心SoC芯片的开始日期？		2010/1/31 0:00
千兆赫兹低功耗运算放大器芯片的开始日期？		2010/1/31 0:00
用于汽车电子燃油喷射系统的高精度运算放大器的开始日期？		2010/1/31 0:00
用于高端服务器内存模组的寄存器缓冲芯片的开始日期？		2010/1/31 0:00
TD-LTE终端射频功率放大器芯片研究的开始日期？		2010/1/31 0:00
高频微波、毫米波宽带放大器的开始日期？		2010/1/31 0:00
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的开始日期？		2010/1/31 0:00
基于先进时空域去噪算法的视频图像处理器开发的开始日期？		2010/1/31 0:00
60GHz超高速通信T/R芯片技术研究的开始日期？		2010/1/31 0:00
60GHz超高速通信系统射频前端频率综合器电路研究的开始日期？		2010/1/31 0:00
数字电视家庭多媒体中心的高清主芯片和整体解决方案的开始日期？		2010/1/31 0:00
高性能移动通信终端应用处理器SoC芯片的研发及产业化的开始日期？		2010/1/31 0:00
高速高精度模数转换器（ADC）性能测试技术研发的开始日期？		2010/1/31 0:00
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的开始日期？		2010/1/31 0:00
60GHz超高速通信射频前端芯片技术研究的开始日期？		2010/1/31 0:00
国内Foundry的65nm及以下工艺的数模混合IP应用研究的开始日期？		2010/1/31 0:00
研究用于国内Foundry的65nm及以下工艺的数模混合IP的开始日期？		2010/1/31 0:00
软件无线电台应用的SoC芯片的开始日期？		2010/1/31 0:00
CMOS高速高精度模数转换芯片关键技术研究和产品开发的开始日期？		2011/11/1 0:00
芯片级电路快速并行测试技术研究的开始日期？		2011/11/1 0:00
集成OFDM电力线载波技术的智能电表SOC芯片的开始日期？		2011/11/1 0:00
芯片安全防护技术研究及卡SoC芯片开发的开始日期？		2011/11/1 0:00
TPMS传感器芯片产品化规模制造技术的开始日期？		2011/11/1 0:00
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的开始日期？		2011/11/1 0:00
自主智能三轴加速度传感系统集成芯片研究的开始日期？		2011/11/1 0:00
面向物联网智能传感芯片技术研究的开始日期？		2011/11/1 0:00
TPMS复合传感器芯片SiP封装技术研究的开始日期？		2011/11/1 0:00
自主智能压力复合传感系统集成芯片研究的开始日期？		2011/11/1 0:00
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的开始日期？		2011/11/1 0:00
6500V超高压大功率IGBT芯片研发的开始日期？		2011/11/1 0:00
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的开始日期？		2011/11/1 0:00
CMOS高速高精度模数转换芯片关键技术研究和产品开发的开始日期？		2011/11/1 0:00
CMOS高速高精度模数转换芯片关键技术研究和产品开发的开始日期？		2011/11/1 0:00
自主智能三轴陀螺传感系统集成芯片研究的开始日期？		2011/11/1 0:00
汽车车身控制器（BCM）专用高压芯片的研究的结束日期？		2011/9/30 0:00
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的结束日期？		2011/9/30 0:00
4Gbps宽带无线通信RF SOC芯片测试环境建设的结束日期？		2011/3/31 0:00
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的结束日期？		2011/9/30 0:00
12bits高速ADC IP核的验证和标准化的结束日期？		2012/3/31 0:00
高端双界面智能卡关键技术研究与产品实现的结束日期？		2011/9/30 0:00
四合一全高清数字电视一体机图像处理SOC的结束日期？		2012/9/30 0:00
面向移动多媒体计算平台的图形加速处理器开发的结束日期？		2011/9/30 0:00
用于LCD TV背光的高亮度LED驱动集成电路研究的结束日期？		2011/9/30 0:00
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的结束日期？		2011/9/30 0:00
高性能双界面CPU卡安全芯片的结束日期？		2011/9/30 0:00
汽车车身控制器（BCM）专用高压芯片的技术研究的结束日期？		2011/9/30 0:00
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的结束日期？		2011/9/30 0:00
12bits高速ADC IP核技术研发的结束日期？		2012/3/31 0:00
TD-LTE/TD-SCDMA双模加速固核的研发的结束日期？		2011/3/31 0:00
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的结束日期？		2011/3/31 0:00
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的结束日期？		2011/9/30 0:00
车身控制器专用高压芯片的设计的结束日期？		2011/9/30 0:00
12bits高速ADC IP核技术攻关的结束日期？		2012/3/31 0:00
支持国密算法的移动存储控制SoC芯片研制及应用的结束日期？		2011/9/30 0:00
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的结束日期？		2011/9/30 0:00
65nm 12bit高性能ADC电路技术研究的结束日期？		2011/9/30 0:00
65nm 12bit高性能ADC IP核产业化技术攻关的结束日期？		2011/9/30 0:00
CMMB移动电视单芯片SoC接收系统解决方案的结束日期？		2011/9/30 0:00
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的结束日期？		2011/9/30 0:00
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的结束日期？		2011/9/30 0:00
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的结束日期？		2011/9/30 0:00
65nm 12bit高性能ADC IP核产业化研究的结束日期？		2011/9/30 0:00
万兆(10G)以太网无源光网络接入控制芯片的结束日期？		2011/6/30 0:00
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的结束日期？		2012/6/30 0:00
高性能模数数模转换器测试技术研究的结束日期？		2011/12/31 0:00
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的结束日期？		2011/12/31 0:00
手机移动支付核心SoC芯片的结束日期？		2012/9/30 0:00
千兆赫兹低功耗运算放大器芯片的结束日期？		2012/3/31 0:00
用于汽车电子燃油喷射系统的高精度运算放大器的结束日期？		2012/9/30 0:00
用于高端服务器内存模组的寄存器缓冲芯片的结束日期？		2011/12/31 0:00
TD-LTE终端射频功率放大器芯片研究的结束日期？		2012/9/30 0:00
高频微波、毫米波宽带放大器的结束日期？		2012/5/31 0:00
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的结束日期？		2012/9/30 0:00
基于先进时空域去噪算法的视频图像处理器开发的结束日期？		2012/6/30 0:00
60GHz超高速通信T/R芯片技术研究的结束日期？		2011/9/30 0:00
60GHz超高速通信系统射频前端频率综合器电路研究的结束日期？		2011/9/30 0:00
数字电视家庭多媒体中心的高清主芯片和整体解决方案的结束日期？		2012/9/30 0:00
高性能移动通信终端应用处理器SoC芯片的研发及产业化的结束日期？		2011/9/30 0:00
高速高精度模数转换器（ADC）性能测试技术研发的结束日期？		2012/9/30 0:00
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的结束日期？		2012/9/30 0:00
60GHz超高速通信射频前端芯片技术研究的结束日期？		2011/9/30 0:00
国内Foundry的65nm及以下工艺的数模混合IP应用研究的结束日期？		2011/12/31 0:00
研究用于国内Foundry的65nm及以下工艺的数模混合IP的结束日期？		2011/12/31 0:00
软件无线电台应用的SoC芯片的结束日期？		2013/6/30 0:00
CMOS高速高精度模数转换芯片关键技术研究和产品开发的结束日期？		2013/9/30 0:00
芯片级电路快速并行测试技术研究的结束日期？		2013/9/30 0:00
集成OFDM电力线载波技术的智能电表SOC芯片的结束日期？		2013/9/30 0:00
芯片安全防护技术研究及卡SoC芯片开发的结束日期？		2013/9/30 0:00
TPMS传感器芯片产品化规模制造技术的结束日期？		2013/9/30 0:00
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的结束日期？		2013/9/30 0:00
自主智能三轴加速度传感系统集成芯片研究的结束日期？		2013/9/30 0:00
面向物联网智能传感芯片技术研究的结束日期？		2013/9/30 0:00
TPMS复合传感器芯片SiP封装技术研究的结束日期？		2013/9/30 0:00
自主智能压力复合传感系统集成芯片研究的结束日期？		2013/9/30 0:00
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的结束日期？		2013/9/30 0:00
6500V超高压大功率IGBT芯片研发的结束日期？		2013/9/30 0:00
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的结束日期？		2013/9/30 0:00
CMOS高速高精度模数转换芯片关键技术研究和产品开发的结束日期？		2013/9/30 0:00
CMOS高速高精度模数转换芯片关键技术研究和产品开发的结束日期？		2013/9/30 0:00
自主智能三轴陀螺传感系统集成芯片研究的结束日期？		2013/9/30 0:00
汽车车身控制器（BCM）专用高压芯片的研究的课题责任人？		胡越黎
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题责任人？		杨永华
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题责任人？		叶守银
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题责任人？		朱射章
12bits高速ADC IP核的验证和标准化的课题责任人？		俞慧月
高端双界面智能卡关键技术研究与产品实现的课题责任人？		张纲
四合一全高清数字电视一体机图像处理SOC的课题责任人？		张飚
面向移动多媒体计算平台的图形加速处理器开发的课题责任人？		王祚栋
用于LCD TV背光的高亮度LED驱动集成电路研究的课题责任人？		于志升
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题责任人？		孙润华
高性能双界面CPU卡安全芯片的课题责任人？		张仲华
汽车车身控制器（BCM）专用高压芯片的技术研究的课题责任人？		胡越黎
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题责任人？		周玉洁
12bits高速ADC IP核技术研发的课题责任人？		赵建龙
TD-LTE/TD-SCDMA双模加速固核的研发的课题责任人？		昆仑
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题责任人？		杨小奇
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题责任人？		欧阳合
车身控制器专用高压芯片的设计的课题责任人？		胡越黎
12bits高速ADC IP核技术攻关的课题责任人？		赵建龙
支持国密算法的移动存储控制SoC芯片研制及应用的课题责任人？		周玉洁
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题责任人？		杨崇和
65nm 12bit高性能ADC电路技术研究的课题责任人？		叶凡
65nm 12bit高性能ADC IP核产业化技术攻关的课题责任人？		任俊彦
CMMB移动电视单芯片SoC接收系统解决方案的课题责任人？		黎煜炘
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题责任人？		方烈义
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题责任人？		钱大宏
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题责任人？		周玉洁
65nm 12bit高性能ADC IP核产业化研究的课题责任人？		任俊彦
万兆(10G)以太网无源光网络接入控制芯片的课题责任人？		刘政
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题责任人？		吉为民
高性能模数数模转换器测试技术研究的课题责任人？		牛勇
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题责任人？		程玉华
手机移动支付核心SoC芯片的课题责任人？		谢文录
千兆赫兹低功耗运算放大器芯片的课题责任人？		戴忠伟
用于汽车电子燃油喷射系统的高精度运算放大器的课题责任人？		程莉莉
用于高端服务器内存模组的寄存器缓冲芯片的课题责任人？		杨崇和
TD-LTE终端射频功率放大器芯片研究的课题责任人？		林水洋
高频微波、毫米波宽带放大器的课题责任人？		黄风义
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题责任人？		虞志益
基于先进时空域去噪算法的视频图像处理器开发的课题责任人？		杨小奇
60GHz超高速通信T/R芯片技术研究的课题责任人？		孙晓玮
60GHz超高速通信系统射频前端频率综合器电路研究的课题责任人？		石春琦
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题责任人？		张飚
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题责任人？		李兴仁
高速高精度模数转换器（ADC）性能测试技术研发的课题责任人？		朱凯
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题责任人？		彭树根
60GHz超高速通信射频前端芯片技术研究的课题责任人？		孙晓玮
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题责任人？		吴宾
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题责任人？		吴宾
软件无线电台应用的SoC芯片的课题责任人？		马鹏
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题责任人？		陈东坡
芯片级电路快速并行测试技术研究的课题责任人？		祁建华
集成OFDM电力线载波技术的智能电表SOC芯片的课题责任人？		韩明
芯片安全防护技术研究及卡SoC芯片开发的课题责任人？		谢文录
TPMS传感器芯片产品化规模制造技术的课题责任人？		李昕欣
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题责任人？		沈磊
自主智能三轴加速度传感系统集成芯片研究的课题责任人？		戴忠伟
面向物联网智能传感芯片技术研究的课题责任人？		黄河
TPMS复合传感器芯片SiP封装技术研究的课题责任人？		陆宇
自主智能压力复合传感系统集成芯片研究的课题责任人？		唐德明
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题责任人？		李昕欣
6500V超高压大功率IGBT芯片研发的课题责任人？		蔡南雄
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题责任人？		王家畴
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题责任人？		陈东坡
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题责任人？		周健军
自主智能三轴陀螺传感系统集成芯片研究的课题责任人？		邹波
汽车车身控制器（BCM）专用高压芯片的研究的课题性质？		集成电路设计专项
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题性质？		科技攻关
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题性质？		专项
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题性质？		科技攻关
12bits高速ADC IP核的验证和标准化的课题性质？		上海市科学技术委员会科研计划项目
高端双界面智能卡关键技术研究与产品实现的课题性质？		上海市科委科研计划项目
四合一全高清数字电视一体机图像处理SOC的课题性质？		集成电路设计专项
面向移动多媒体计算平台的图形加速处理器开发的课题性质？		科技攻关
用于LCD TV背光的高亮度LED驱动集成电路研究的课题性质？		集成电路设计专项
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题性质？		科技攻关
高性能双界面CPU卡安全芯片的课题性质？		指南
汽车车身控制器（BCM）专用高压芯片的技术研究的课题性质？		集成电路设计专项
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题性质？		科技攻关
12bits高速ADC IP核技术研发的课题性质？		集成电路设计专项
TD-LTE/TD-SCDMA双模加速固核的研发的课题性质？		芯片设计的前沿技术研究和环境建设
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题性质？		集成电路设计专项
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题性质？		自有
车身控制器专用高压芯片的设计的课题性质？		集成电路设计专项
12bits高速ADC IP核技术攻关的课题性质？		集成电路设计专项
支持国密算法的移动存储控制SoC芯片研制及应用的课题性质？		科技攻关
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题性质？		2009年度集成电路设计专项
65nm 12bit高性能ADC电路技术研究的课题性质？		集成电路设计专项
65nm 12bit高性能ADC IP核产业化技术攻关的课题性质？		集成电路设计专项
CMMB移动电视单芯片SoC接收系统解决方案的课题性质？		集成电路专项
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题性质？		科技攻关
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题性质？		集成电路芯片设计的应用技术优化和实现
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题性质？		科技攻关
65nm 12bit高性能ADC IP核产业化研究的课题性质？		上海市科委项目
万兆(10G)以太网无源光网络接入控制芯片的课题性质？		科技攻关
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题性质？		科技攻关
高性能模数数模转换器测试技术研究的课题性质？		科技攻关
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题性质？		科技攻关
手机移动支付核心SoC芯片的课题性质？		指南
千兆赫兹低功耗运算放大器芯片的课题性质？		科技攻关
用于汽车电子燃油喷射系统的高精度运算放大器的课题性质？		科技攻关
用于高端服务器内存模组的寄存器缓冲芯片的课题性质？		科技攻关
TD-LTE终端射频功率放大器芯片研究的课题性质？		科技攻关
高频微波、毫米波宽带放大器的课题性质？		集成电路设计专项
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题性质？		科技攻关
基于先进时空域去噪算法的视频图像处理器开发的课题性质？		科技攻关
60GHz超高速通信T/R芯片技术研究的课题性质？		集成电路设计专项
60GHz超高速通信系统射频前端频率综合器电路研究的课题性质？		集成电路设计专项
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题性质？		集成电路专项
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题性质？		科技公关
高速高精度模数转换器（ADC）性能测试技术研发的课题性质？		科技攻关
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题性质？		科技攻关计划
60GHz超高速通信射频前端芯片技术研究的课题性质？		集成电路设计专项
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题性质？		科技攻关
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题性质？		科技攻关
软件无线电台应用的SoC芯片的课题性质？		科研攻关
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题性质？		科技攻关
芯片级电路快速并行测试技术研究的课题性质？		科技攻关
集成OFDM电力线载波技术的智能电表SOC芯片的课题性质？		科技攻关计划
芯片安全防护技术研究及卡SoC芯片开发的课题性质？		指南
TPMS传感器芯片产品化规模制造技术的课题性质？		科技攻关计划
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题性质？		攻关课题
自主智能三轴加速度传感系统集成芯片研究的课题性质？		指南
面向物联网智能传感芯片技术研究的课题性质？		科技攻关计划
TPMS复合传感器芯片SiP封装技术研究的课题性质？		科技攻关计划
自主智能压力复合传感系统集成芯片研究的课题性质？		物联网应用
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题性质？		科技攻关计划
6500V超高压大功率IGBT芯片研发的课题性质？		科技攻关
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题性质？		科技攻关计划
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题性质？		科研攻关
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题性质？		科研攻关
自主智能三轴陀螺传感系统集成芯片研究的课题性质？		科技攻关计划
汽车车身控制器（BCM）专用高压芯片的研究的申报课题摘要？		“企业净利润”：飞乐公司为上海华源股份有限公司提供担保金额8480万元已全部逾期，公司对该逾期担保计提了4240万元预计担保损失。
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的申报课题摘要？		上海英联电子科技有限公司是国家认定的集成电路设计企业,上海市科委认定的高新技术企业
4Gbps宽带无线通信RF SOC芯片测试环境建设的申报课题摘要？		无
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的申报课题摘要？		本公司已经有十多年从事汽车电子及通讯电子类产品专用集成电路设计生产的经验，已成功的为上海大众桑塔娜3000和一汽大众捷达配套了汽车发动机冷却风扇专用集成电路，同时也为沈阳华晨金客公司配套了门窗自动升降带保护的专用模块。近年来，公司瞄准市场需求，在移动通讯终端产品中寻找适合公司开发的产品，目前已准备开发移动终端产品系统中独立的电源管理芯片。公司本着在技术上不断创新，产品质量上精益求精，服务上以最快，最新的信息提供给客户，受到用户单位的一致好评。
12bits高速ADC IP核的验证和标准化的申报课题摘要？		无
高端双界面智能卡关键技术研究与产品实现的申报课题摘要？		/
四合一全高清数字电视一体机图像处理SOC的申报课题摘要？		无
面向移动多媒体计算平台的图形加速处理器开发的申报课题摘要？		无
用于LCD TV背光的高亮度LED驱动集成电路研究的申报课题摘要？		无
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的申报课题摘要？		齐凌微电子科技（上海）有限公司是由毕业于美国著名大学并在美国著名的芯片公司多年从事顶级芯片设计和管理工作的一批海归人员在上海所创办的一家从事高端芯片设计的留学生企业。我国正处于数字电视迅猛发展时期。尽管我国已经有数家芯片公司研发成功了数字信道解调芯片(demodulator). 但是最为核心的宽带射频调谐芯片(Broadband RF Tuner)至今还是全部依籁进口。经过两年的艰苦努力,齐凌微电子科技（上海）有限公司在近期已成功地自主研发了中国第一颗基于1.2V RF CMOS 技术的高性能宽带射频调谐器芯片(Highly Integrated Broadband RF Tuner)。这不仅打破了国外在此类高端芯片上一统天下的局面，而更为重要的是此款芯片无论在功耗、集成度、还是在性能上也都处于世界领先水平。黄浦区领导亲临我们公司指导工作并鼓励我们取得更大的成绩。我们将在已经取得的成就上再创辉煌,尽快研发出基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片.使我国在此领域上始终处于世界前沿.为我国在高端芯片的设计上赢得应有的国际地位和尊重。
高性能双界面CPU卡安全芯片的申报课题摘要？		无
汽车车身控制器（BCM）专用高压芯片的技术研究的申报课题摘要？		“企业净利润”：飞乐公司为上海华源股份有限公司提供担保金额8480万元已全部逾期，公司对该逾期担保计提了4240万元预计担保损失。
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的申报课题摘要？		无
12bits高速ADC IP核技术研发的申报课题摘要？		无。
TD-LTE/TD-SCDMA双模加速固核的研发的申报课题摘要？		联芯科技有限公司前身为上海大唐移动通信设备有限公司。为进一步增强大唐集团核心竞争力，集团在“十一五”发展战略中制定了“一体四翼三领域”总体产业布局，决定对终端产业进行业务重组，将终端业务从上海大唐剥离并成立新公司。根据以上精神，于2008年3月17日成立“联芯科技有限公司”，重点致力于TD-SCDMA终端解决方案、商用终端、高速数据卡及特殊测试终端产品开发及产业化工作、3G应用业务开发和应用推广方面的工作；上海大唐原先承担的终端产业部分全部置入联芯科技。
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的申报课题摘要？		无
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的申报课题摘要？		无
车身控制器专用高压芯片的设计的申报课题摘要？		上海大学属于高等院校，不是企业。
12bits高速ADC IP核技术攻关的申报课题摘要？		无。
支持国密算法的移动存储控制SoC芯片研制及应用的申报课题摘要？		无
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的申报课题摘要？		无
65nm 12bit高性能ADC电路技术研究的申报课题摘要？		无
65nm 12bit高性能ADC IP核产业化技术攻关的申报课题摘要？		无
CMMB移动电视单芯片SoC接收系统解决方案的申报课题摘要？		公司2008年新成立，财务数据为2009年3月份的财务数据。另外，公司注册资金200万元，实到140万元，另外60万元注册资金在2009年12月31日前到位。
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的申报课题摘要？		-
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的申报课题摘要？		无
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的申报课题摘要？		无
65nm 12bit高性能ADC IP核产业化研究的申报课题摘要？		无。
万兆(10G)以太网无源光网络接入控制芯片的申报课题摘要？		无
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的申报课题摘要？		上海华聆公司成立于2009年4月。其核心成员都是长期从事人体植入式集成电路和系统产品的高级科研人员，是目前在  国内的前沿尖端人才，公司专业从事人体植入式电子治疗产品的生产与开发。公司产业项目“人工耳蜗植入器的加工”  获科技部2009年度科技型中小企业技术创新基金项目（初创期）。
高性能模数数模转换器测试技术研究的申报课题摘要？		无
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的申报课题摘要？		无
手机移动支付核心SoC芯片的申报课题摘要？		无
千兆赫兹低功耗运算放大器芯片的申报课题摘要？		本公司由具有近20年模拟电路设计学习和开发经验的美国硅谷留学人员戴忠伟先生投资成立。公司于2007年6月筹建，并确立了模拟和混合集成电路芯片设计开发的发展方向。目前，公司已完成双SIM卡控制芯片，CMOS低噪声运算放大器、DC-DC 开关电源 、全系列模拟开关芯片，白光LED驱动，高压半桥驱动芯片等项目的开发。其中的双SIM卡控制芯片获得了上海市高新技术成果转化项目的证书。本项目已处于研发阶段，各项关键技术已成功攻关。
用于汽车电子燃油喷射系统的高精度运算放大器的申报课题摘要？		无
用于高端服务器内存模组的寄存器缓冲芯片的申报课题摘要？		无
TD-LTE终端射频功率放大器芯片研究的申报课题摘要？		无
高频微波、毫米波宽带放大器的申报课题摘要？		无。
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的申报课题摘要？		事业单位
基于先进时空域去噪算法的视频图像处理器开发的申报课题摘要？		无
60GHz超高速通信T/R芯片技术研究的申报课题摘要？		无
60GHz超高速通信系统射频前端频率综合器电路研究的申报课题摘要？		0
数字电视家庭多媒体中心的高清主芯片和整体解决方案的申报课题摘要？		无
高性能移动通信终端应用处理器SoC芯片的研发及产业化的申报课题摘要？		无
高速高精度模数转换器（ADC）性能测试技术研发的申报课题摘要？		无
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的申报课题摘要？		0
60GHz超高速通信射频前端芯片技术研究的申报课题摘要？		无。
国内Foundry的65nm及以下工艺的数模混合IP应用研究的申报课题摘要？		\
研究用于国内Foundry的65nm及以下工艺的数模混合IP的申报课题摘要？		无
软件无线电台应用的SoC芯片的申报课题摘要？		无
CMOS高速高精度模数转换芯片关键技术研究和产品开发的申报课题摘要？		无
芯片级电路快速并行测试技术研究的申报课题摘要？		无
集成OFDM电力线载波技术的智能电表SOC芯片的申报课题摘要？		无
芯片安全防护技术研究及卡SoC芯片开发的申报课题摘要？		无
TPMS传感器芯片产品化规模制造技术的申报课题摘要？		无
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的申报课题摘要？		无
自主智能三轴加速度传感系统集成芯片研究的申报课题摘要？		本公司由具有20多年模拟电路设计学习和开发经验的美国硅谷留学人员戴忠伟投资成立。公司于2007年6月筹建，并确立了模拟和混合集成电路芯片设计开发的发展方向。目前，公司已完成双SIM卡控制芯片，CMOS低噪声运算放大器、DC-DC 开关电源 、全系列模拟开关芯片，白光LED驱动，高压半桥驱动芯片等项目的开发。其中的双SIM卡控制芯片、白光LED驱动芯片获得了上海市高新技术成果转化项目的证书。本项目已处于研发阶段，各项关键技术已成功攻关。
面向物联网智能传感芯片技术研究的申报课题摘要？		无
TPMS复合传感器芯片SiP封装技术研究的申报课题摘要？		上海北京大学微电子研究院属事业性研究单位，由北京大学和上海浦东新区政府(投资6  500万元)共同创立。是一个致力于微电子技术领域且集产学研为一体的独立事业法人机  构。该院位于张江高科技园内，于2007年4月开始正式运营。目前有教授、研究员、工  程师、兼职教授50人和研究生40余人。
自主智能压力复合传感系统集成芯片研究的申报课题摘要？		无
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的申报课题摘要？		无
6500V超高压大功率IGBT芯片研发的申报课题摘要？		本公司目前处于产品研发阶段，目前还没有销售收入。
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的申报课题摘要？		无
CMOS高速高精度模数转换芯片关键技术研究和产品开发的申报课题摘要？		无
CMOS高速高精度模数转换芯片关键技术研究和产品开发的申报课题摘要？		无
自主智能三轴陀螺传感系统集成芯片研究的申报课题摘要？		本年度半年报的负债总额已比上年末减少了近80%，至2011年8月，公司已无负债经营。  到2011年1月，注册资本达到506.25万美元, 其中外资占74.07%.
汽车车身控制器（BCM）专用高压芯片的研究的课题研究的总目标和创新点？		总体目标  研制具有自主知识产权的可工作在高压的汽车车身控制器（BCM）专用芯片  汽车车身控制器（BCM）专用芯片，以基于ARM9为核心，集成脉宽调制（PWM）、模数转换（ADC）、定时/计数器、UART、CAN/LIN控制器等多个IP核以及针对汽车车身控制的多任务操作系统，是一个集硬件与软件、数字与模拟的高可靠性片上系统（SOC）。  主要内容  ①以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，研究总线式车身控制系统的规则化建模方法及其分层建模机制，并据此提出一种基于模型驱动的以ARM9为核心的数模混合SoC实现架构；  ② 脉宽调制（PWM）、模数转换（ADC）、CAN/LIN控制器、多源WDT、片上调试等IP核的设计；  ③ 在BCM专用芯片设计中，融合高压IC设计技术，高可靠性设计方法（宽温区、消除EMI、ESD；  ④ 建立基于本项目研制的BCM专用芯片开发套件。  所需要解决的技术难点：  1）BCM专用芯片的设计架构;2）总线式车身控制系统的规则化建模方法及其分层建模机制;3）基于模型驱动的以处理器为核心的数模混合SoC实现架构；4）智能脉宽调制（PWM）；5）CAN控制器；6）多源WDT；7）片上调试OCD模块；8）芯片ESD设计；9）LDO模块设计；10）BCM专用芯片的开发套件设计。  项目的创新点与可行性分析  本项目研发的高压车用车身集中控制（BCM）专用芯片创新点体现在：  1、 提出一种基于模型驱动的以处理器为核心的数模混合SoC实现架构，芯片具备扩充16M的数据与代码寻址空间结构、堆栈自动跟踪、多源WDT、独立、联动模式的多路智能PWM功能及可测性。  2、 提出总线式车身控制系统的规则化建模方法及其分层建模机制，具有“高内聚、低耦合”的特点，设计的参数化自主CAN/LIN总线网络的通讯内码，可适用不同的车型要求。  3、 提出的ESD NMOS的DC模型，用于BCM专用芯片设计，满足宽温区、EMC、ESD等高可靠性要求；芯片可工作在多点电压区(3.3伏，5伏，12伏，24伏，48伏)，可满足不同车型的需求。  
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题研究的总目标和创新点？		本项目的总体目标是设计开发应用于各种车载移动便携设备的高压DC-DC电源集成电路，进入中试阶段。并实现产业化。项目产品的创新点在于本项目产品是满足汽车用高压、军用工作温度范围、低静态电流、负载突降以及冷车发动的应用要求的高可靠性高压DC-DC电源集成电路，能为车载的移动多媒体便携式设备提供高质量的电源管理解决方案。  汽车中专用电子子系统在迅速增多，因此对汽车应用中的电源集成电路产生了苛刻的性能要求。视电源在汽车电源总线上位置的不同，电源还可能遇到负载突降以及冷车发动问题。需要车用电源集成电路具有宽阔的输入电压范围。另外，有些系统需要在备用模式下始终保持接通的环境工作，这需要最大限度地减小电源集成电路的静态电流。  本项目的主要研发内容和关键技术包括以下几个方面：工作在备用模式的汽车电子系统需要电源变换电路具有低静态电源电流: 研究开发新型汽车电源集成电路不但要满足电气和热限制都很苛刻的应用环境，还需要满足低静态电源电流的要求，在汽车中很多电子子系统需要工作在消耗最低电流的备用模式。在大多数导航、行车安全保障、车辆安全和发动机管理电源系统中，都有这种以备用模式工作的电路。每个子系统都采用几个微处理器和微控制器。首先当汽车运行时，这些 DSP 一般以电池馈送的满电流工作，同时汽车发电机对蓄电池充电。但是当汽车点火系统关闭时，这些微处理器中有很多必须保持工作状态，因此仍然消耗电池电流。由于导航、车辆安全、环境气氛控制和发动机管理系统可能需要 30 多个这类始终保持接通的处理器，因此，即使点火系统关闭了，对电池仍然有功率需求，而且这种需求在不断增大。为这些始终保持接通的处理器供电所需的总电源电流可能达到几百毫安，这有可能在几天之内彻底耗尽电池电量。这些电源的静态电流需要大幅降低，这样才能不用大量增加这些电子系统的尺寸或复杂性，就能节省电池电量。到目前为止，高输入电压和低静态电流一直是 DC/DC 转换器的两个相互制约的参数。如果一辆汽车的高压降压型转换器每个需要 2~10mA 的电源电流，那么几个这样的转换器加上 ABS 刹车、电动开窗等其它大量必须始终保持接通的系统，所产生的漏电流可能消耗极多的电池电量。为了更好地控制这些需求，几家汽车制造商为始终保持接通的 DC/DC 转换器确定了 100mA 的低静态电流目标。直到最近一直要求汽车电子系统制造商给降压型稳压器并联一个低静态电流 LDO，每次汽车点火装置关闭后，都要从转换器切换到电流低得多的 LDO。但这样的解决方案昂贵、笨重且效率相对较低。本项目所开发的电源电路能够承受80V 输入、<2A 的降压型 DC/DC 转换器，能以突发模式(Burst Mode)工作的开关稳压器可组成紧凑得多、效率也高得多的解决方案，在轻负载情况下自动进入节能模式,降低自身功耗，解决始终保持接通带来的问题。  　　汽车电子特有的负载突降和冷车发动所引起的蓄电池电压突变是汽车用电源集成电路另外一个很大的设计挑战：与普通的电子设备相比，汽车电子系统还会遇到负载突降和冷车发动情况。负载突降是指交流发电机正在给电池充电而电池电缆断接时出现的情况，在汽车正在工作时电池电缆松动或汽车运转时电池电缆断裂，会发生负载突降情况。这时交流发电机试图全力充电，而电池电缆突然断接，导致产生高达80V的瞬态电压尖峰。交流发电机上的瞬态电压抑制器通常将总线电压箝位在36V到60V之间，并吸收大部分浪涌电流。但是交流发电机的下游器件DC/DC转换器和电子子系统要承受这些36V至80V的瞬态尖峰。并且在这种瞬态事件发生期间不能损坏，因此DC/DC转换器能够处理这些高压瞬态是至关重要的。冷车发动是汽车发动机在寒冷或冰冻温度下度过一段时间后发生的情况。这时机油变得非常黏稠，需要发动机启动器提供更大的扭转力，而这就需要汽车蓄电池提供更大的电流。这种大电流负载能在点火时将电池供电总线电压拉到低于4.0V，之后电压才返回到标称的12V至13.8V电压。对发动机控制、行车安全保障和导航系统等应用，当务之急是在这么低的输入电压条件下能够产生一个非常稳定的输出电压(通常是3.3V)，以在冷车发动时这些电子系统能够平滑地正常工作。
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题研究的总目标和创新点？		总体目标：      建立应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境，研究集成RF芯片测试技术，取得自主知识产权。并通过测试环境验证，为不少于3种自主设计的相关产品提供测试服务。  创新点：  1、 射频互调失真的测试技术  2、 射频噪声系数的测试技术  3、 系统级射频测试技术  4、 晶圆级RF测试抗干扰技术  5、 射频环境下，数字信号抗干扰测试技术  6、 物理抗干扰测试技术  7、 开闭环嵌套测试技术  8、 算法补偿精度控制技术  9、 提供用户可测性设计测试验证分析与评估技术和故障分类与良率提升分析技术，实现测试增值  主要内容：      本项目的主要内容是建设应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境，并研究开发集成RF芯片测试技术，取得自主知识产权，为我国自主设计的相关产品提供测试服务，满足功能日益复杂、性能不断提高的无线通信电路设计验证分析和产业化测试的需求，提升整体产业的综合竞争力。  所需要解决的技术关键点:      项目通过集成RF芯片测试关键技术和测试环境建设研究，芯片典型故障分析，测试方法设计，典型产品测试分析实践和产业化测试优化，实现集成RF芯片测试技术研究和测试环境建设，取得不少于5项自主知识产权；建立集成RF芯片测试环境和公共技术服务平台与服务体系，完善和优化产业布局，加强产业链上下游合作互助和有机互动，增强无线通信芯片技术和生产综合实力，为我国自主设计的相关产品提供测试服务以及成果推广应用。      本项目预期解决技术关键点为：集成RF芯片测试共性关键技术，典型产品测试技术研究，支撑技术的自主知识产权，应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境建设和公共服务平台服务体系等5方面的重大问题。主要包括：  1、 系统级测试技术研究开发；  2、 稳定性测试技术开发研究；  3、 测试误差补偿技术研究开发；  4、 高速PLL测试技术研究；  5、 功率测试技术研究；  6、 测试模式条件分析；  7、 多信号驱动时间偏差软件补偿技术；  8、 申请不少于5项知识产权；  9、 培养不少于5名具有集成RF芯片测试技术研究和测试工程应用人才；  10、 完成设备升级；  11、 建立测试设计、芯片验证分析、产业化测试服务体系；  12、 提升价值服务、用户增值技术创新体系等。  
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题研究的总目标和创新点？		本课题研究的总目标是研发用于便携式设备等的PWM/PFM智能切换高效电源管理芯片。  本课题创新点是根据所带负载的不同，芯片可以智能切换PWM/PFM控制模式,使之达到较高的充电效率和高效的电源管理。  纵观目前国内外升压型DC/DC转换器，其控制方式皆采用单一的PFM或PWM控制方式。这种单一的控制方式会因控制方式本身的特点带来产品性能上的缺陷。  PWM控制方式虽然具有良好的噪声和纹波可控性，在高负载工作情况下效率能够很高，然而在轻负载情况功耗相对比较大，因为它有很大一部分功耗跟负载电流无关。图1为典型PWM 降压变换器在负载变化1000:1 的范围和总的功耗的关系，随着负载下降交流导通功耗开关功耗相对提高变换器总的功耗逐步逼近固定的最小的功耗。从图1可以看出在满载时PWM变换器的效率为94％， 在10％ 负载时效率降为77％， 而负载降到0.1％ 时效率仅为3％左右。  见图1:  PFM控制方式是在负载变化范围很大的情况下得到高效率的控制方式。这种方法的基本概念如图2所示，在轻负载情况下变换器只有比较稀的脉冲群，在脉冲群与脉冲群之间，两个功率管都关断，电路空闲不工作，所以电路中跟负载无关的损耗就下降了。理论上在负载降到0.1％ 时效率可以高达75％以上。  见图2:  PFM 控制模式的主要缺点是开关周期为负载的函数，于是变换器显得比较无序并且开关噪声无法预测，所以很难滤除。  从上面的分析可以看出，仅使用PWM控制模式会降低系统在待机等轻负载情况下的效率，而减少电池的使用寿命。而仅使用PFM控制模式会是EMI和噪声无法有效的控制，而限制转换器在无线通信领域的应用。  本项目研究的产品合理的应用了PWM和PFM控制方式的优点，规避了单模式控制的缺点。通过PWM/PFM 切换控制电路，在负载较轻时，将工作状态切换为占空系数为15%的PFM 控制电路，可以防止因IC 的工作电流引起的效率降低，提高了系统的效率（在10％ 负载时效率为85％， 而负载降到0.1％ 时效率高达78％）；在负载较重时，将工作状态切换为PWM 控制电路，有效降低了输出电压纹波（输出电压精度为2％），减少系统噪声。  本项目研究的产品为了提高负载的驱动能力，因此我们会考虑在芯片内部集成了高压LD MOS管，这样就提高了产品的可靠性，降低了生产成本。扩大了本项目的产品在通讯领域和其他移动产品上的应用范围，使之市场前景良好。  芯片的内部功能框图见图3:  由于本项目研究的产品所具备的各种技术优点,这就必须要求我司参研人员无论在设计上及生产工艺和芯片的整体版图的布局方面,都要实现技术上的突破和工艺上的创新,由此而存在的特殊性,我司会采用无锡华润上华微电子有限公司的CD MOS工艺进行生产，在传统设计芯片的层次上相应增加外延的生产层次数，以增加芯片外延的厚度和提高外延杂质分布均匀密度，以达到高压工艺之目的。图4是芯片典型的应用图，图5是芯片整体的效率与输出电流和输入电压关系图。  见图4,图5:  从图5整体效率与输出电流和输入电压关系图的表格中可以清楚的看到无论芯片在轻负载和重负载的情况下，通过内部智能切换PWM/PFM控制模式，芯片都能达到比较高的电源管理效率。  工艺特点:  从图3的功能框图中可以看出，为了提高负载的驱动能力，本项目的产品除了控制部分线路外，还内置了高压LD MOS管，这就决定了本项目研究的产品必须为高压产品，由于很难找到合适的标准高压生产工艺，基于本项目产品性能，市场竞争力和知识产权保护等诸多方面的考虑，我们前期通过和晶圆厂历经半年时间的前期预研，合作开发了一款能满足本项目需要的高压工艺，此工艺层次少，可靠性高，可有效的提高了本项目产品的性能，市场竞争力和产权的保护能力。  
12bits高速ADC IP核的验证和标准化的课题研究的总目标和创新点？		课题研究的总目标：  针对移动通讯和数字多媒体及和信息安全等领域SoC研发，对于基于中芯国际半导体制造有限公司90nm工艺线的嵌入式12bit、100Msps ADC IP核的布图设计、测试验证和标准化，包括布图设计设计、测试数据库(代码、电路、版图)、测试平台、测试向量、以及测试文档和标准化文档，为包含ADC IP的SOC设计提供完整的支持。  课题研究的创新点：  高速ADC的测试方法  ADC IP核的标准化规范  课题主要研究内容：  （１）IP核评测验证技术路线  针对高速、高位ADC性能参数的测试在整个IP设计过程中是设计完成和走向市场连接部分，包含基于基础参数测试、基于专用机台测试。基础参数测试，可在SSIPEX的软硬件环境中利用本身技术力量进行；基于专用机台测试，需要时可借用其他公司的测试仪器来进行。SSIPEX与Agilent合作建有测试实验室、与泰瑞达也有紧密合作关系，这些都有助于本项目的进行。  ADC测试的具体内容包括：测试电路的选择，特性测试，编程环境中的测试软件设计。  （a）.测试电路的选择：芯片基础性能测试和机台测试中均需要以测试接口电路板作为硬件平台。基础性能测试电路主要完成基本参数的测试，并将其传递给基于专用机台测试作为参考测试依据。专用机台测试中对测试电路板性能要求非常高，因为高端ADC芯片测试对噪音影响比较脆弱，所以需要选择电路噪声小的电路结构。   （b）.ADC特性测试  ADC性能测试包括线性特性和动态特性。其中，线性特性测试内容包括：积分非线性(INL)、微分非线性(DNL)、偏置误差（Offset Error）、满量程增益误差（Full-scale Gain Error）、最小有效位增益误差（LSB Gain Error）。动态线性特性测试内容包括： 信噪比(SNR)、信号与噪声＋失真之比(SINAD)、总谐波失真(THD)、无杂散动态范围(SFDR) 、双音互调失真(TTIMD) 。  某些应用了宽带线性SHA电路来降低谐波失真，减小纹波，就是为了保证高位分辨率所需的SNR性能。高带宽使ADC 能在尼奎斯特频率下获得非常精确的满刻度输入。该参数测试表现在宽带无线通信应用的A/D转换器选择中非常关键。  测试中，在测试芯片的输入端加上一个正弦信号作为激励，然后对在输出端采集到的信号进行分析，来验证该芯片对信号完整性的影响如何。  （c）.测试软件设计  对于专用机台测试环境的熟练掌握和针对ADC的测试程序的设计也是重要组成部分。  （２）IP核的标准化  为促进所设计IP的复用，本项目将依据国家“集成电路模拟与混合信号IP核规范”要求，注重将数模混合IP核的设计、评测环境标准化，一方面可以确保设计质量，另外一方面也使得数模混合IP核相关技术资源可以重复利用，有利于后继项目的开展，同时也可以给其它芯片设计和制造企业提供参考。  在对于IP的应用推广中，将根据应用需求结合IP核标准化文档，对IP的应用实现中提供完善的技术支持以及提出适合的IP复用授权模式。  需要解决的技术难点：  高速ADC测试中抗干扰
高端双界面智能卡关键技术研究与产品实现的课题研究的总目标和创新点？		本课题的研究的总体目标是研发具有自主知识产权的，支持ISO7816和ISO14443-A/B通讯协议的高端双界面CPU卡芯片，芯片内置高速8位处理器和16K byte 高可靠性EEPROM数据存储器，内置硬件协处理器，支持SSF33、DES、SHA-1和RSA等多种加密算法。本课题的研究成果将是实现能支持ISO/IEC14443-A/B的双界面智能卡产品，也是首个能支持SSF33和RSA算法的单芯片双界面智能卡产品，特别适合国内正在快速发展的非接触CPU卡升级、多应用市民卡和下一代双界面的银行卡的应用需求。芯片完成开发后，还将通过国际或国内权威机构的CC EAL4+安全性认证。  主要研究内容和需解决的技术难点：  1、双界面CPU智能卡的架构设计  2、非接触射频设计技术  3、硬件安全加密算法协处理器  4、双界面智能卡的安全性设计  5、低功耗设计技术
四合一全高清数字电视一体机图像处理SOC的课题研究的总目标和创新点？		（一）课题研究的总体目标      本项目方案是华亚微自行研发的四合一全高清数字电视一体机图像处理SOC，为先进的H.264广播及MPEG-4网络内容带来突破性的全高清电视(HDTV)画质，同时可兼容中国的双国标，即DMB-TH及AVS。      该芯片集成了各种高清及标清数字及模拟电视信号接收、解码及显示模块，可同时接收并处理各种制式音视频多媒体格式，采用主频高达400MHz的双MIPS处理器，可帮助电视制造商改善模拟信号及数字信号接收的画质，用户则可在舒适的客厅里将网络及数字视频内容一网打尽。  （二）创新点  (1)先进的芯片制程工艺：  国内数字电视领域，首颗以90nm工艺量产的四合一全高清数字电视一体机图像处理SOC  (2)支持多种制式的模拟和数字电视收看功能：  支持无线地面数字广播电视标准:DMB-TH(中国)  支持有线数字电视广播标准：DVB-C  支持数字卫星广播系统标准：ABS-S  支持各种制式的模拟广播电视标准：PAL(B,G,D,I,N,H,M), SECAM(D,K,L,B,G)和NTSC  (3)支持各种音视频格式的解码:  视频解码：HD/SD MPEG2/MPEG4/H.264/AVS/VC-1,HD JPEG,DivX,WMV,RealVideo  音频解码: Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等  (4)集成度高:  先进的Multiformat multimedia decoder  高速10bit Video ADC up to 1080P/WUXGA  高性能12bit Sigma Delta Audio ADC/DAC  3D Video decoder/3D Deinterlacer/3D NR  先进的图像增强处理器  高性能Scaler  2D图形引擎  HDMI1.3 Receiver  USB2.0 OTG  Card reader  Ethernet MAC and PHY  (5)丰富的音视频输入输出接口  CVBS/S-Video/YPbPr/VGA输入  RCA L/R声音输入/输出,I2S输入,耳机/SPDIF输出  HDMI 1.3 Receiver  USB2.0 OTG输入  Card reader:支持MS/MMC/SD  Ethernet Mac and PHY  (6)采用多核处理器，具有先进的扩展功能，支持多种复杂的应用      采用双CPU架构：内部集成2颗合计800MIPS的高性能MIPS? CPU，并支持Linux，WinCE等多种操作系统，适合开发复杂应用，如数据广播和浏览器；      提供模块化的软件结构和易于第三方开发应用的接口  (7)采用最新的高性能图像处理技术      数字视频采集格式由YUV4:2:2提高2倍至YUV4:4:4，可完美清晰地呈现出传统的视频以及电脑中的各种影像内容；  提高了去隔行及降噪电路的工作性能：在模拟视频输入方面，强化了3D Y/C分离技术，有效提高PAL制、SECAM制和NTSC制等视频解码功能。  （三）主要内容  在项目执行期间，主要完成以下工作：  (1)开发音/视频解码/解调，图像增强算法；  (2)开发FGPA验证平台；  (3)开发/优化IC结构；  (4)开发功能模块；  (5)开发/整合数字及模拟界面；  (6)开发驱动软件及应用程序；  (7)整体方案性能测试及评估；  (8)开发PCB硬件和系统；  (9)开发FULL HD LCD TV测试系统；  (10)开发软/硬件,开发生产调试工具,开发套装软件（PKS）。  （四）技术关键  （1）无线地面数字广播电视信号DMB-TH接收与处理；  （2）有线数字广播电视信号DVB-C接收与处理；  （3）数字卫星广播信号ABS-S接收与处理；  （4）各种制式的模拟广播电视信号(PAL/NTSC/SECAM)接收与处理；  （5）MPEG2/MPEG4/H.264/AVS/VC-1高清视频解码,JPEG高清解码，DivX, WMV, RealVideo视频解码；  （6）Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等音频解码；  （7）高阶图像缩放及增强 (Advanced Scaler and Enhancement)；  （8）动态图像残影校正 (Dynamic Over Driver)；  （9）数字电视噪音消除 (Mosquito Noise Cancellation)；  （10）第二代三维视频讯号梳状滤波器 (3D Decoder）；  （11）高速相位锁向环 (High Speed PLL)；  （12）模拟高清讯号高速ADC技术；  （13）新一代色彩管理與校正 (Advanced color management and correction)；  （14）高清晰多媒体接口HDMI 1.3 技术；  （15）数字差分讯号输出 Dual LVDS 技术；  （16）掌握Audio ADC，Audio DAC等相关电路技术；  （17）全制式音频解调技术 (Audio Demodulation)；  （18）音频基带音场处理技术 (Audio Baseband Processing)；  （19）掌握数百万门级SOC　IC设计技术；  （20）CMOS数模混合电路设计技术；  （21）内建 AMBA BUS 符合３２位元 CPU；  （22）系统软硬件的整合技术。  
面向移动多媒体计算平台的图形加速处理器开发的课题研究的总目标和创新点？		课题研究的总体目标是开发出功能完备的适用于移动计算平台的GPU IP核,具有高性能低功耗低成本特性,能够兼容OES 2.0, OES1.1, OVG 1.1标准,并提供完整的应用编程接口和驱动支持.研究创造性的采用:  1. 真正的统一着色器实现架构;  2. 全浮点流水线;  3. 全场景反锯齿;  4. 深度纹理映射技术;  5. 全电路动态功耗管理技术;  新技术的采用能够支持高精度运算、长指令(包含更多指令的程序)、像素着色器的动态分支跳转以及非常量可变寻址,使得大尺寸高清图形的显示成为现实,并能够最大限度地利用系统所消耗的每一毫瓦电能来提升图形显示的性能和质量。  此外，目标图形处理器完全支持OpenGL ES 2.0和OpenGL ES 1.1和Open VG 1.1，确保应用易开发;支持AXI和AHB总线接口，可以很容易地被集成到SoC产品上。由于有对DirectDraw和GDI的支持,能够在加强现有性能的同时，也使得图象技术的创新应用成为可能。  
用于LCD TV背光的高亮度LED驱动集成电路研究的课题研究的总目标和创新点？		本项目研究的总目标是开发一款具有自主知识产权的集成电路，主要用于驱动高亮度白光LED，应用于大中型LCD TV的背光源。该芯片采用PWM/PFM工作模式在整个交流输入电压范围内(交流16V到240V)，输出恒定电流以满足驱动高亮度LED(发光二极管)的要求。  1. 主要研究内容包括下面几项关键技术：      （1）PWM/PFM模式电流调制技术研究      高亮度LED是电流驱动器件，为了得到固定的亮度，要求用恒定的电流来驱动  LED。在整个输入电压范围内（交流16V到240V）和整个工作温度范围内（－40℃到85℃）都能输出恒定的电流是本项目所研究芯片的基本任务。本项目拟研究利用高精度的片内电压基准源和脉冲宽度/脉冲频率调制技术来精确调制LED的电流。在LED电流较小时采用脉冲频率调制技术，这样可以保证在轻负载时转换效率较高。      （2）LED平均电流检测技术研究      由于工艺条件的限制，在高输入电压条件下，对流经LED的平均电流进行检测是设计的难点，所以目前市场上其他的供应商均采用LED峰值电流检测方法，这种方法的缺点是不能对LED电流进行准确控制，在工作温度或者输入电压变化时，LED电流也会跟着变化。本课题的芯片拟采用高端电流镜技术来实现LED平均电流的检测。通过精确匹配的PNP型三极管构成高端电流镜，并通过电流平均运算电路而得到LED电流的平均值，可以对LED电流进行精确调制。     （3）数字控制软启动电路的技术研究      在系统上电瞬间，电感电流和LED电流需要从零增加到需要的值，由于这类系统一般为二阶或二阶以上的系统，系统包含多个极点，所以如果对上电过程不加以控制的话，将导致电感电流和LED电流有过冲的现象，即上电瞬间电感电流或LED电流超出所需要的值，从而导致系统工作异常，甚至会烧毁某些部件。所以在芯片内需要软启动电路对上电过程加以控制，使得电感电流或LED电流从零逐渐上升到所需要的值，不会产生过冲现象。本项目拟研究利用数字控制软启动电路，具有控制灵活，抗干扰能力强等优点。      （4）电感电流限制技术研究      在功率开关导通期间，输入电压向电感充电，电感电流逐渐上升，如果不对电感电流加以限制，电感可能达到磁饱和状态，导致较大的功率损耗而降低系统的转换效率，所以需要对电感电流加以限制，保证电感工作在线性区。被广泛使用的电感电流限制技术是采用功率电阻对电感电流进行采样，将电流信号转换为电压信号，这个方法具有精度差和成本高等缺点。本项目中，我们拟采用电流镜技术将电感电流映射到小电流回路中，这样不需要高成本的功率电阻，既提高了电感电流的检测精度，又降低了系统成本。  2. 创新点      采用高端电流镜技术来实现LED平均电流的检测。      目前主要采用LED峰值电流检测方法，不能对LED电流进行准确控制，在工作温度或者输入电压变化时，LED电流也会跟着变化，从而导致LED亮度变化。采用高端电流镜技术可以实现LED平均电流的检测，从而对LED电流进行精确调制，以保证发光二极管发光亮度稳定。同时避免使用高成本和低精度的功率电阻，既提高了电感电流的检测精度，又降低了系统成本。  3. 技术路线      关于本课题的研发，我们将采用自顶向下的正向设计方法，依次完成产品定义，系统设计，电路设计，版图设计，芯片加工，封装测试等一系列的设计过程。产品定义和系统设计需要进行充分的市场调查，分析竞争对手的产品的优点和缺点。  由于本课题的集成电路主要是模拟电路，包含少量的数字电路，所以将采用无锡华润上华的0.5微米高压CMOS集成电路工艺加工生产，这样既可以满足芯片对高压器件的需求，又可以满足数字电路高密度布线的需求。对工艺的其它要求包括40伏特的高压器件，双层金属布线以提高芯片的性能。      由于本课题的集成电路是高精度的模拟电路，所以要用高精度的电路仿真软件  HSpice和Hsim来完成电路仿真和系统仿真工作。  设计流程:  产品定义→系统设计→电路设计→版图设计→芯片加工（外协加工）→样品测试、封装（外协加工）→测试（外协加工）→销售 服务  
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题研究的总目标和创新点？		本课题研究的总体目标是在2011年设计完成并量产中国首款、世界领先的基于CMOS RF工艺和1.2V供压的覆盖整个VHF和UHF 频段(42MHz–878MHz) 以及L频段 (1450MHz-1492MHz和1660MHz - 1690MHz)的自适应多模多频段宽带射频调谐器芯片。我们本课题的技术路线首先是设计完成覆盖整个VHF和UHF 频段(42MHz–878MHz)的宽带射频调谐器。这是因为设计多模多频段的射频调谐器芯片所必须解决的包括谐波频率抑制在内的一系列世界级的关键核心技术大多发生在这个频段里。一旦设计成功包含VHF和UHF 频段 (42MHz–878MHz)的宽带射频调谐器，我们只需添加上L频段(1450MHz-1492MHz 和1660MHz - 1690MHz)即可实现涵盖整个VHF/UHF和L频段的功能。对拥有雄厚技术实力的我们公司而言，添加窄带的L频段的技术风险几乎是零。由于我们已经成功设计出覆盖整个VHF和UHF 频段 (42MHz–878MHz)的宽带射频调谐器工程样片，代表世界一流水平的覆盖整个VHF/ UHF 和L频段的名副其实的多模多频段射频调谐芯片已指日可待。  我们的研发是从其性能指标的要求着手，根据所需的性能指标设计出合理的系统结构并对其进行仿真，根据仿真的结果反复修改结构体系并制定出可行的各模块单元的指标要求，其后对各模块单元进行非常详细的线路设计和仿真，最后是板图设计并对设计的板图通过仿真进行不断的改进直到达到要求。接下来是送交台湾的晶园厂TSMC进行流片。流片后经过对晶片进行切割，并送交封装厂Unisem进行封装，其后对封装的射频调谐器芯片进行测试，将测试所得到的结果和期望的设计指标进行比较分析，为下今后量产的流片提出切实的改进意见，最终实现稳定性、可靠性、安全性等系列化标准化的量产。  本项目将要解决的关键技术：  1）自适应多模多频段宽带射频调谐器芯片的调谐范围包括了整个VHF和UHF频道（42MHz-878MHz）以及L频段 (1450MHz-1492MHz和1660MHz - 1690MHz)。 首要解决的技术难点是要求 CMOS RF调谐芯片在整个VHF/ UHF频段（42MHz-878MHz）、即最高频与最低频比例几乎是22倍如此宽的信号接受带宽内始终保持良好的线性度，足够的低噪音和较高的动态范围。  2）多模多频段宽带射频调谐器芯片的另一技术瓶颈是谐波抑制。由于宽广的接收范围，大量低频信号的谐波频率刚好和高频信号重叠在一起。如何对谐波频率上的高频信号进行有效的抑制是设计宽带射频调谐器的一个技术关键。  3）为了达到高集成度和低功耗，低花费的目标，射频调谐器必须在芯片内部而不是在外部解决谐波抑制、高线性度和低噪音等一系列技术难点。  4）1.2V的供压极大减小了各模块的电压摆幅。这就要求各射频和模拟模块必需具有极富想象力和创造性的设计结构，以期射频调谐器在如此宽的频段里始终保持良好的动态范围和线性度。  5）不同的数字电视标准具有不同的信号宽度。因此对于宽带的通用调谐器而言，其信号处理的宽度必须是可调的，而不是象大多数国外射频调谐器芯片那样是唯一固定的。  本项目（课题）主要技术创新点：  1）本项目（课题）的射频调谐器具有广阔的调谐范围：  我们齐凌微电子科技（上海）有限公司设计的自适应多模多频宽带射频调谐器芯片的调谐范围包括了整个VHF和UHF频道（42MHz-878MHz）以及L频段 (1450MHz-1492MHz和1660MHz - 1690MHz)。在如此宽阔的频段上可以接收任何一个的电视频道。这不仅是中国首创，而且在世界上也是处于领先地位。  2）使用1.2V 供压 TSMC RF CMOS工艺是世界第一款：  突出表现在采用了先进的 TSMC RF CMOS工艺，是世界第一款采用1.2V 供压的多模多频宽带射频调谐器芯片，目前世界上所有高端射频调谐器均采用2.5V以上供电，它们的功耗都特别高，2.5V以上电压远远高于基带普遍采用的1.2V，因而很难和基带部分集成在一起。  3）本项目射频调谐器可以和数字信道解调器(demodulator)直接高度地集成在一起  由于此款多模多频段宽带射频调谐器芯片采用了先进的1.2V供压的TSMC CMOS RF工艺，所以其本身可以和数字信道解调器(demodulator)直接高度地集成在一起。  4）本项目（课题）的射频调谐器具有广泛的通用性：  本项目研制的射频调谐器具有广泛的通用性，其不仅适用于中国广电部的移动数字电视标准 CMMB和中国地面传输标准 DMB-TH，而且也适用于几乎世界上所有的数字电视标准，例如：欧洲的 DVB-T、DVB-H、韩国和日本的T-DMB、ISDB-T 以及美国的ATSC 和MediaFLO。  5）本项目（课题）的射频调谐器采用了独特的一次变频结构：  采用了独特的一次变频结构，使射频调谐器的集成度大为提高而功耗和芯片尺寸显著减低。因而价格远远低于国外产品。  6）本项目（课题）的射频调谐器具有很强的市场竞争力：  其无需外部低噪声放大器（LNA）或平衡/不平衡变压器，在观看移动数字电视模式下的典型功耗只为35mW 左右。用于收看地面数字电视时的功耗也仅有130mW。因而其具有很强的市场竞争力。    
高性能双界面CPU卡安全芯片的课题研究的总目标和创新点？		*总目标：  立足于对双界面卡系统的认识，设计并实现具有多种密码算法的高性能双界面CPU卡安全芯片，并完成配套技术和辅助软硬件开发，实现双界面卡芯片的产业化和国产化。  本课题的创新点主要有：   可靠、灵活的双界面电源管理模块设计   低功耗环境下嵌入式微处理器的高安全性、高可靠性设计；   支持PKI体系的高速、低功耗、抗攻击的加解密协处理器；   支持高通信速率的低功耗射频通信电路；   低功耗、大容量、抗攻击非挥发存储器；   安全认证问题；   灵活适用的配套开发工具；   适用于大生产的双界面卡芯片质量指标体系与测试平台。  *主要研究内容：  本课题将设计双界面卡中最核心的元件：双界面卡芯片。该芯片包括：嵌入式微处理器、加解密协处理器、大容量非挥发存储器、若干数据存储器、双界面电源管理、射频通信电路、抗攻击电路。  该芯片具备较高的防逻辑攻击的能力、芯片级的防解剖能力、防物理攻击的能力。同时，芯片的封装也要能适应双界面卡的应用要求。其必须具备良好的天线连通性和安装适应性，能适应各种双界面卡工艺。  1. 双界面通讯接口  支持多界面的电源管理模块设计  由于双界面卡支持不同接口的通讯方式，在进入不同环境的过程中，电源的顺利切换确保了系统在不同环境下的适应能力，因此，多界面的电源管理模块设计是芯片最重要的部分之一。同时，电源管理模块的设计同样会给时钟选择模块和系统复位管理带来很大的影响，优秀的双界面电源管理模块设计不但可以满足双界面应用还能够在混合应用中带来应用层面上的突破。  高转化效率的射频整流模块  由于非接触界面工作时芯片不带电源，射频前端模拟电路负责为芯片提供能量，因此其整流效率、阻抗匹配度是芯片优化最重要的部分之一。同时，芯片在整个读写器识别范围内的输入场强变化可能达到几个数量级，整流模块中必须采用保护电路来防止输入能量过大而造成芯片损坏。保护电路设计不合理一方面会降低芯片可靠性，另一方面会影响整流效率进而影响工作距离。华虹通过改进电路结构、专利版图设计等实现了兼具高效率和大场强保护能力的射频整流模块。并已在公交一通卡、二代证等项目芯片中实现成功应用。  超低功耗电路模块设计  在芯片设计中，芯片功耗是一个非常重要的性能参数。除了射频整流的转化效率和匹配对非接触界面的工作距离的影响，作为纯粹消耗能量的模拟前端及数字基带与存储单元的功耗大小也直接决定芯片在识别距离的长短和芯片工作的可靠性。而根据目前取得的研究结果表明，模拟前端和非挥发存储器单元的功耗仍然较数字基带大。华虹对射频模拟前端中的关键模块进行研究与设计（包括低功耗检波电路，低功耗高灵敏度时钟提取电路等电路模块设计与优化）。通过设计开发这些超低功耗电路模块，大幅度提升双界面芯片及系统的性能指标。  高适应性的解码技术  解码技术是数字处理电路中最为关键的一项技术。由于天线匹配、信道干扰、射频电路解调能力等一系列复杂因素的影响，经过射频电路解调处理后的信号经常会出现占空比差、带有毛刺、具有通讯累积误差等问题，所以，解码技术作为数字电路处理的第一环，必须具有高度的适应性。在设计中需要采取准确滤波、自适应同步、精确采样、帧格式容错处理等多重手段来适应射频电路的各种变化。从实践来看，在高速率（848Kbps）通讯条件下，射频电路的解调将变得十分困难，直接体现在小场强和大场强工作条件下的解调信号占空比严重失真，从而使得解码电路无法正确提取出有效信息。如何利用数字解码技术解决高速率通讯带来的解调失真将成为本项目实施中的研究技术之一。  基于FIFO的异步数据传输技术  与传统的逻辑加密非接触式智能卡不同的是，双界面卡芯片是基于微处理器架构的智能卡芯片，这就使得非接触通讯的功能有了更大的拓展空间。在双界面卡芯片中，我们将尝试采用异步FIFO的方式来进行通讯模块和微处理器之间的异步数据交换，这样，接收/发送的灵活性大大提高。在功耗严格受限的应用场合中，可以通过异步FIFO和微处理器交替工作的方式来降低系统运行的功耗，此时，接收/发送一帧的数据长度将受限于异步FIFO的容量。在能量充裕的情况下，则可以采取异步FIFO和微处理器同时工作的方式，这时，只要合理地设计系统内部传输效率，就可以做到接收/发送一帧数据长度不再受限于FIFO本身的容量，从而远远超过ISO/IEC14443当前规定的最大帧长度（此时最大帧长度取决于芯片内部为通讯而开辟的数据存贮空间）。  通讯中的低功耗技术  在通讯期间，由于调制和负载调制的影响，使得天线上获得的能量要比非接收/发送期间的更少，尤其是在采用ISO/IEC14443 TYPEA通讯方式下，由于接收采用100%调制方式，所以在调制期间天线上是不能提供任何能量的，芯片内部只能依靠电容来短时期保持能量。因此，通讯过程中的低功耗处理技术往往显得更为重要。我们将采用智能功耗管理技术来实现通讯过程中的低功耗。相对于传统的逻辑加密智能卡芯片来说，基于微处理器架构的非接触式智能卡芯片的运行要复杂得多，将涉及软件操作系统对硬件系统的管理调度过程，因此，低功耗技术也必然是软硬件协同完成的。智能功耗管理技术将对芯片运行时的各个阶段、场景进行细分，分析这些场景下的功耗需求情况，在软件的调度管理下动态地对各硬件模块进行休眠/激活控制，合理地控制功耗和功能之间的关系，达到系统低功耗的目标。在智能功耗管理技术研究过程中，我们还将将结合对电压检测、自适应电流平衡、自动时钟管理等技术的研究来实现功耗管理的自动化和智能化。  2. 安全微处理器  微处理器是双界面卡芯片中的主控单元，选择一个合适的微处理器架构是双界面卡芯片架构中最重要的步骤。  双界面卡芯片对于微处理器的需求有三个方面  a) 高运算性能  由于快速通关、密码运算、大数据量传输等应用需求，微处理器必须提供足够的运算速度才能满足应用需求。  b) 高安全性  微处理器在应用过程中将承担部分敏感的密码运算处理，因此，许多攻击（如SPA、DPA等）都针对微处理器运行时的弱点来进行，所以，微处理器本身需要具有抗攻击的措施。此外，对于整个芯片体系来说，微处理器是一个安全体系架构建立的基础，其架构必须适合芯片软硬件系统建立一个安全的运行环境。  c) 低功耗  低功耗是非接触应用的一个通用需求，对于微处理器来说也是如此。但高运算性能往往和低功耗是矛盾的需求，一味地强调速度将使得整个系统无法满足非接触的应用环境，而一味地强调低功耗则可能导致运算性能低下从而无法满足应用需求。因此，如何提高性能/功耗的比值成为技术方案中的关键。  华虹公司在智能卡微处理器领域的研究和应用方面积累了多年的经验。公司从成立初期即自主研发了嵌入式8051微处理器，后来进行升级形成了Turbo8051+MMU（存贮器管理与保护单元）的微处理器架构，运算性能比传统的8051提高了3-5倍，并且提供了硬件防火墙的功能。2002年底，华虹公司前瞻性地与ARM公司合作，引入了专门为高安全智能卡领域量身定制的微处理器SecureCore100(简称SC100)的软核授权(RTL代码级授权)，该微处理器以ARM公司首个成功推广的32位RISC CPU- ARM7TDMI为基础改造并增加了安全抗攻击措施以适合智能卡等高安全领域的应用。  纵观当前国外主流智能卡芯片设计厂商的微处理器现状，普遍已经完成从初期的8位标准8051微处理器向16位的高安全性的微处理器升级。对于华虹公司来说，自行研发的Turbo51+MMU的微处理器架构已经在大量的CPU智能卡产品中进行了成熟的应用，而ARM公司的SC100微处理器技术也完全掌握吸收，并开始成功地应用于高端的接触式智能卡产品设计中。  对于双界面卡芯片设计来说，综合考虑各类需求，华虹公司将首次在非接触智能卡领域内引入32位的微处理器体系架构。在目前已经问市的高端非接触智能卡领域内，目前最多采用16位的微处理器体系架构，如果本项目得以成功实施，华虹公司将在非接触智能卡领域内处于技术领先地位。  3. 大容量的嵌入式非挥发性存贮器技术  双界面卡芯片对于非挥发性存贮器的需求提出了十分高的要求。从双界面卡应用来看，芯片中的非挥发性存贮器的容量将在64K字节以上。  华虹公司具有多年的非挥发性存贮器自主研发设计的经验。曾经在Chartered 0.6微米、HHNEC 0.54微米等工艺下成功开发各种容量的EEPROM，并成熟地应用于公司各类非接触产品中。  本项目对于嵌入式非挥发性存贮器的设计要求提出了更大的挑战，主要包括以下两个方面：  a) 工艺水平的提升  由于高端非接触式智能卡面临高速、低功耗、低成本的技术挑战，因此，采用先进的深亚微米工艺技术是至关重要的。从当前国外同类产品的工艺水平来看，普遍达到了0.18微米或0.13微米工艺水平。而相对来说，国内目前大规模的嵌入式非挥发性存贮器的应用还集中在0.35微米以上的工艺水平，距离国际上的先进水平存在一定的差距。但同时我们也可以看到，国内几家领先的代工厂商越来越致力于先进工艺的研发，华虹-NEC、SMIC等厂商已经成功研发了0.18微米EEPROM工艺。通过本项目的实施，华虹公司将通过与国内几家工艺厂商的合作，推进国内深亚微米嵌入式非挥发性存贮器工艺的发展，并达到规模性的应用。  b) 大容量低功耗的设计  根据国内的非接触式智能卡应用水平来看，目前主要还集中在8K字节以下的小容量应用上。双界面卡芯片提出的64K字节以上的大容量应用需求，使得低功耗技术变得极为关键。在大容量嵌入式非挥发性存贮器设计中，华虹公司采用多项低功耗技术，有效地降低了嵌入式存贮器的功耗。  根据华虹公司在EEPROM领域多年自行研发经验来看，本项目所涉及的大容量低功耗EEPROM设计将有以下几个技术关键：  i. 存储体阵列分割技术  ii. 低功耗CP_HV模块设计  iii. 低功耗读出电路（sense amplify）设计  4. 硬件加密协处理器技术  华虹公司在加密算法硬件方面进行了多年的研究和开发，至今已经形成了较为完善的技术积累，并成熟地掌握了算法研究、算法设计、算法验证、算法应用等算法硬件开发中的各个环节。  华虹公司开发的对称算法硬件协处理器涵盖了序列密码（包括Mifare算法、上海公交专用算法）、DES算法、AES算法等主流的加密算法并大量地应用于上海公交卡芯片、上海社保芯片、UCPS芯片中。公开密钥体系硬件协处理器则包括了两大国际主流算法-RSA算法和ECC算法，并在USBKEY芯片、高端SIM卡芯片中进行了应用。  同时，华虹公司是国家商用密码产品生产定点单位。已经或正在开发的国密算法包括：RFID专用128位算法、SSF33算法、SM1算法、SM2算法等。  双界面卡芯片中将同时实现对称加密算法硬件协处理器和公开密钥体系(PKI)硬件协处理器并加入国密算法协处理器。和以往的加密算法硬件协处理器设计相比，双界面卡芯片中的加密算法硬件协处理器具有更大的挑战性，主要有以下几个方面：  a) 双界面卡应用需对数据进行全程加密，将大量地运用对称加密算法来进行，在一次交易过程中可能涉及上万次的加密运算。所以，对称加密算法的效率将很大程度地影响交易速度。如何提高对称算法在应用中的效率是一个重要的问题。  b) 公开密钥体系相对于对称加密算法往往具有运算复杂、运算速度慢、电路规模庞大的劣势，但其功能又是对称算法所无法替代的。在非接触式智能卡中的公开密钥体系在实现过程中更是面临着性能和功耗的两难选择。  c) 双界面卡对于安全算法在硬件实现中的抗攻击提出了很高的需求，所以，在算法硬件设计时不仅仅需要考虑功能、速度、功耗、面积等这些传统的因素，更需要研究如何实现抗攻击的措施。  对称加密硬件协处理器  对于对称算法硬件协处理器的实现来说，其本身的设计原理和方法已经十分成熟，技术风险也比较低。在本项目中，需要重点研究和解决的问题有两个，一是如何提高整个系统的加密效率，二是如何实现低成本高效率的抗攻击措施。  对称算法硬件协处理器本身的运算速度十分快速，往往几十个时钟周期即可完成运算，但是，由于对称算法大多采用分组加密算法（比如3DES），所以，软件在加密前需对大片待加密数据进行分组，然后每次运算搬运一组至硬件协处理器中，等待运算完成后，再将结果搬出，这样，软件的调度过程所耗时间往往数十倍于硬件协处理器本身的运算时间。因此，影响整个加密应用效率的瓶颈不在于硬件协处理器的运算速度而在于数据吞吐效率。  在芯片系统设计时，采用多种技术手段可以大大加快加密数据的流转过程，从而大大提高整片数据的加密效率。比如，采用硬件DMA通道的方案，打通待加密数据和加密协处理器之间的直接硬件传输通道，大大减少软件的搬运负荷。  又比如，在采取了DMA通道解决了数据传输问题后，硬件协处理器设计再考虑采用流水线的结构，做到每个时钟周期均能产生一次加密结果的话，那么，整个大数据量加密将以最高的效率来运转。比如16轮的DES算法如果采用16级流水线的结构，那么只要源源不断地填充流水线，第一次的运算数据经过16个时钟周期输出第一个加密结果后，后续将每个周期均产生加密结果。  但同时，我们也将充分认识到这些加速措施将会在很大程度上增加硬件的开销和系统的复杂性，一味地追求快速将使得面积开销、功耗开销变得无法忍受，从而使得芯片整体不具有商业竞争力，所以，我们在项目实施过程中需要对应用的需求、运算瓶颈、硬件开销等各类因素进行综合分析，从而研究出一个最适合的方案。  公开密钥体系（PKI）硬件协处理器  公开密钥体系（PKI）硬件协处理器的设计复杂性要远远高于对称加密算法硬件协处理器，将成为本项目实施过程中的难点技术之一。  PKI应用往往是一个复杂的流程运算，在实现时，需要进行合理的软硬件分工，硬件适合处理规整的、大运算量的数学运算，而软件则适合处理繁琐的流程性调度。   PKI硬件协处理器主要将实现PKI应用中的大数的加减乘除运算以及模加、模减、模乘、模幂等运算，其运算量将远远超过对称加密算法运算量数个级别。比如，DES算法硬件协处理器16个时钟周期即可完成一次加密运算，而RSA完成一次签名运算（私钥长度1024位的模幂硬件运算）需要百万个时钟周期。  PKI硬件协处理器是极耗功耗的运算。PKI硬件协处理器每兆时钟下的功耗是对称算法硬件协处理器的数十倍。所以，对于非接触式智能卡来说，PKI运算往往成为整个芯片系统中的最大功耗瓶颈。  PKI应用中目前最为成熟的就是RSA算法，但是，随着安全需求和加密性能需求的不断升级，椭圆曲线算法(ECC)由于其在更短的密钥情况下即能达到更高的安全性，因此有逐步取代RSA算法的趋势。本项目如何设计一个功能完善的硬件加密协处理器从而同时支持RSA、ECC两大算法的应用将是一个具有挑战的技术创新。  5. 安全抗攻击技术  真随机数发生器技术  真随机数技术是智能卡芯片安全技术中的源头技术。芯片的认证体系、加密算法的密钥产生、各类加解和签名应用协议、各类抗攻击的安全措施往往都是从利用真随机数开始的。因此，芯片中如何实现高质量的真随机数发生器电路是一项至关重要的安全技术。  高质量的真随机数发生器的设计对于芯片设计来说是一个难点技术。主要的问题可归结为三大类：一是如何保证随机数产生器产生的随机数是“真”随机数（即熵随着每个随机数位的产生而增加），二是如何使得产生的真随机数具有统计上的完美性，三是如何检测真随机数电路的失效。  华虹公司在真随机数发生器设计方面进行过大量的研究，并在智能卡芯片产品中进行了大量的实践和应用，掌握了成熟的真随机数设计技术。  一个典型的真随机数发生器的结构中主要包含噪声源模块、数字化过程模块、数学后处理模块和缓冲器模块。其中，噪声源负责真随机源的生成。数字化过程负责将噪声源转化成随机的数字信号。数学后处理则对数字化的噪声信号进行处理，使得其具有完美的统计性能。缓冲器则根据外部需要对内部随机数进行缓存处理后最终输出。  噪声源是真随机数的源头，采用一个公认的具有物理不确定性原理的噪声源是真随机数的关键。在芯片内部，噪声源的选择可以归为几大类，即噪声源直接放大、离散时间混沌、亚稳态电路、振荡器固有抖动等。从我们的实践效果来看，利用振荡器固有抖动原理设计的噪声源具有良好的特性。  基于振荡器的随机数发生器，其基本思想就是利用两个独立工作的高、低频振荡器之间的相对关系来得到非确定噪声源，用带有抖动的低频慢振荡器通过D触发器，采样有固定周期的高频快振荡器，从而产生随机数序列X。  基于振荡器的随机数发生器输出序列的随机性能取决于慢振荡器抖动的范围及其分布。相对于噪声源直接放大等方法，基于振荡器的方法基本不受周期信号和1／f噪声的影响，输出序列仍保持良好的随机性能，抗干扰能力较强。  噪声源哪怕设计得再好，在带宽限制、工艺容差、老化、温漂、固有干扰以及来自攻击者的控制信号等的作用下，生成的数据流通常也会表现出一定的统计学缺陷。所以在噪声源后加上一个数字后处理器将很好地解决随机数质量的问题。后处理单元要完成两个目标：1）调节未经加工的数字化的噪声信号的概率分布，从而克服非确定性随机源或数字转换器上出现的统计上的缺陷。后处理输出内部随机数的概率分布比数字化的噪声信号更接近于均匀分布。2）后处理器用于增加输出序列中每一位的熵。采用压缩组件收集（提取）输入流的熵后，每一位的熵会增加，从而生成速度更低的输出数据流，随机性增强。  典型的数学后处理技术将包括:基于本原多项式构建的线性反馈移位寄存器(LFSR)、 冯?诺依曼（von Neumann）纠正器、异或熵累加电路等。通过这些后处理技术的联合运用，可以使得经过数学处理后的随机数具有完美的统计特性，并且解决了前级转换过程中熵可能发生损失的问题。  真随机数电路在应用中如此重要，如果失效将对整个体系的安全性带来极大的影响。所以，在真随机数设计中还需考虑如何检测真随机数发生器的失效。其中将涉及错误检测、熵评估和攻击检测技术。在传统的真随机数设计中，往往注重真随机数发生器本身功能或性能的设计，而对于失效报警功能往往研究不够。而对于双界面卡芯片来说，其对安全抗攻击的要求十分严格，因此，需要在项目实施过程中重点研究真随机数发生器的失效报警功能。  目前，我们对失效报警功能进行了充分的原理性研究，将结合本项目的开展着重进行实践，成为真随机数电路设计中的技术创新点。  这些技术将包括：   采取上电检测和随机检测相结合的手段，利用X^2检验算法对真随机数的失效进行检测   利用硬件的方式对真随机源的失效进行实时监控，采用快速高效的统计算法实时找出失效的发生并进行报警   对针对噪声源的攻击进行实时监控，研究专门针对噪声源实施的攻击手段，并采取抗攻击措施或进行攻击报警  芯片抗攻击技术  抗攻击技术的发展完全是和攻击技术发展相对应的。华虹公司投入了专业的人员对智能卡芯片的攻击技术进行研究和归纳，并长期从事抗攻击技术的开发，涉及芯片安全结构体系设计、软硬件联合安全开发、硬件抗攻击、版图抗攻击、特殊安全工艺等各个方面。  对于双界面卡芯片设计来说，将重点对以下的技术进行实践：   完善的环境检测电路，检测芯片运行中的环境异常，从而自动进入安全状态   这些电路包括：温度检测、频率检测、光检测、场强检测等   采用安全的时钟处理技术，包括内部自有时钟、随机变频时钟、时钟抗干扰等   芯片物理顶层采用屏蔽层来检测针对芯片在工作状态时实施的探测攻击   芯片级抵御SPA、DPA攻击措施   基于微处理器存贮器保护单元（MPU）的硬件域隔离设计   物理存贮器总线的实时加解密功能   测试模式与应用模式的隔离，防止测试模式被功能误用   特殊的存贮器工艺，防止逆向解剖   版图的打散混乱布局  通过一系列抗攻击技术在芯片中的实现，最终满足双界面卡芯片的高安全应用需求。  *需要解决的技术难点：   高适应性、快速反应、低功耗的双界面电源稳压技术   RF电路中的TYPEA/TYPEB兼容高速解调技术   双界面通讯智能管理技术   芯片的低功耗设计技术   高性能/功耗比的PKI密码协处理器设计技术   芯片抵抗物理攻击技术   大规模低功耗非挥发存储器可靠性设计技术  
汽车车身控制器（BCM）专用高压芯片的技术研究的课题研究的总目标和创新点？		研发一款能够集中控制整车电子控制系统的集成控制模块，该模块在集成多个现有汽车控制模块的基础上，通过总线协议集中控制其它汽车控制单元ECU，经过算法优化的方式，对各个ECU进行控制，从而将人为的简单控制转化为更为有效的、经济的并且可靠的电子优化控制，保证车辆性能的高效和高水平的安全驾乘。  1.主要内容  以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，研发一款汽车车身控制器（BCM）集成控制模块。  2.技术关键的实施：  BCM专用芯片的开发套件设计  考虑设计一套针对本项目研制的BCM专用芯片的开发套件，不仅能够以系统级设计来实现本芯片的所有功能，而且能够在PC机的虚拟环境中将这些功能予以实时反应。开发套件主要包括以下一些部件：  ① 用于对本芯片进行编程和烧录的调试器设备，该调试器采用JTAG接口与芯片之间进行通信，能够对该芯片进行在线编程与调试，也能够实现对该芯片的在线烧录；  ② 用于对本芯片进行开发以及代码功能验证的Demo板，能够对本芯片的所有功能进行验证，图1是该Demo板的主要功能模块图。该Demo板能够完成对汽车车用电压的调节、采样、检测，能够完成对汽车电机、汽车车灯、车门等模块的控制，能够完成对启动机的优化控制，能够完成对发动机数据的采集、智能化控制等功能；  ③ 用于与该Demo板连接工作的PC机Demo板系统配置软件，能够对该Demo板相关的CAN总线内码等功能进行配置的PC软件环境；  ④ 可以与该Demo板联合工作、也可以单独与该芯片协同工作的PC机虚拟车身软件，该软件能够及时将该Demo板相关的状态参数反馈到PC机界面中，也可以独立给予该芯片各种参数，并将芯片运行情况及时反馈到PC机界面中来。可以用于对该芯片功能的前期模拟，也可以用于对该芯片各项功能的软硬件协同仿真。  
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题研究的总目标和创新点？		1.1课题研究的总体目标      本课题的目标是通过自主研发，采用先进的设计技术，开发出拥有自主知识产权的具有高安全性、高性能、多功能、低功耗特点的移动存储控制SoC芯片。本项目研制全新架构的移动存储控制SoC芯片，基于国产32位高性能CPU，实现更高速的信息处理和更高的安全性。芯片集成基于国标密码算法硬件安全模块，极大地提高移动存储产品的安全性。研究多种低功耗设计技术并配合芯片高性能及小型化要求，进行芯片的低功耗设计确保对移动及手持终端安全应用的支持。支持可达32GB的大容量存储设计，集成更加丰富的应用扩展支持接口，灵活支持各类应用领域，形成具有市场竞争优势的产品。  1.2主要内容及所需要解决的技术关键     1.2.1 芯片SoC体系结构设计     本课题研制全新架构的低功耗高性能移动存储控制SoC芯片，芯片的系统结构如图2.1(图2.1 移动存储控制SoC芯片结构)所示。  创新的体系结构设计，确保性能高效, 支持大容量存储，实现更高速的信息处理和更高的安全性。      1.芯片内部集成了高性能低功耗32位微处理器，进行高速通信协议和闪存存储器控制，大大提升系统整体性能。      2.全硬件实现身份认证，数据内容保护，通过DMA方式实现数据高效安全传输。安全密钥在芯片内部不能被读出，所有的加解密运算都在芯片内部进行，从而实现最大程度的安全性。      3.内置Flash、SRAM、 ROM，便于开发大型工程。      4.配置灵活、高速性能的Flash控制器。具备对各种Flash器件的控制能力，逼近闪存读写极限，全硬件实现实时纠错。      5.芯片运行频率动态可调，实现芯片的最佳功耗性能。      1.2.2芯片相关接口IP核的开发      需要解决的主要关键技术包括：      1. 超大容量存储设计      根据应用的需要实现两种形式的大容量数据存储。第一种形式，芯片集成大容量存储器接口，支持达到32GB的外部存储器。第二种形式，将本芯片与大容量Nand Flash封装在单个芯片中，实现大容量存储的单芯片解决方案。      芯片内部配置多用途Flash控制器，具备对各种Flash器件的控制能力，实现对目前市场上的各种主要品牌以及不同容量的Flash进行控制，使智能移动存储产品可以按照具体业务的要求，配置所需要的存储容量。同时，芯片集成具有纠错功能的ECC编解码引擎，全硬件实时纠错大大提升闪存移动存储器的可靠性和稳定性。      2. 支持多通信协议设计  集成更加丰富的应用扩展接口，灵活支持各类应用领域。不仅支持传统的ISO7816接口，还同时支持USB2.0和SD等高速通信接口协议。芯片内部具有自动通信协议检测和切换功能，能够最大限度的满足在不同设备中的接口应用。      1.2.3 低功耗设计技术      研究多种低功耗设计技术并配合芯片高性能及小型化要求，实现低功率、小型化封装确保对移动及手持终端安全应用的支持。从系统结构级、RTL（寄存器传输）级、芯片电路级三层展开低功耗设计。在芯片的系统结构设计时，主要考虑的是如何来进行合理控制不同功耗的模块，使处理器的动态和静态功耗最低。芯片RTL级低功耗设计时，为了充分节省硅芯片资源，通过改变与动态功耗和漏电流功耗有关的因子来实现低功耗设计。采用门控时钟技术使开关活动状态达到最低，以最大程度的节省动态功耗。采用操作数隔离技术降低算数和逻辑运算模块的功耗。芯片电路级低功耗设计时，采用可变VDD电压技术来降低漏电功耗，根据不同工作状态选择不同的阈值电压,以节省功耗。      1.2.4 高安全性设计      将微处理器、密码运算部件、密钥管理部件和安全协议处理部件集成到单个芯片内，密钥的产生、存储和使用都在芯片内部，片上集成多种硬件安全模块，是多功能密码算法的集合，通过芯片整体安全性的设计，可以极大地提高移动存储产品的安全性。      RSA模块主要用于基于公共密钥加解密算法的各种应用，可以实现任意32~2048位的模乘和模幂运算。SM1模块支持通用和专用参数，密钥长度128/256比特可选，明文和密文长度均为128比特。SSF33模块支持密钥长度128比特，明文和密文长度均为128比特。HRNG模块是随机数发生器模块，内含可靠噪声振荡器，能产生高质量的真随机数。同时该存储控制SoC芯片独创安全防护模型体系。      具有如下安全性功能：      1.安全的存储器管理与访问保护，实时时钟和电源备份功能，同时具有告警、销毁、预防等安全处理功能。      2.实时环境监测保护系统（电压、频率、温度、紫外线），防探测、防解剖，具有极强的抗攻击能力。      3.内建安全特性有效避免SPA/DPA 攻击。  该课题所研制的移动存储控制SoC芯片将是一款真正意义上安全的芯片。      1.2.5 芯片产品化流程及测试开发平台      该芯片集成多种高速通信接口，高速密码运算单元及嵌入式存储单元，为保证芯片性能和控制面积，拟采用0.13um工艺流片，面向各类应用封装形式，开发CP及FT测试程序并建立完善的测试平台，为芯片的批量生产和规模化应用奠定基础。      1.2.6 应用开发平台建设      面向生产和应用，开发专用测试系统及应用平台，应用开发平台包括硬件开发平台和软件开发工具包。硬件开发平台包括一个硬件调试器以及一块开发板。软件开发工具包包括图形化界面的工程管理器、调试工具、集成快速指令集模拟器，使得用户可以在硬件实现以前，利用SDK完成一部分软件调试工作。该平台将移动存储控制SoC芯片的应用开发统一到一个通用的开发界面上，为芯片用户提供了一个友善、易用的开发平台，可以大大缩短产品上市时间。研发的应用支持系统具有以下的特性：      1.强大的实时操作系统支持多接口、多协议并行工作。      2.具备基础驱动、操作系统、文件管理、应用程序开发等功能。  
12bits高速ADC IP核技术研发的课题研究的总目标和创新点？		1. 课题的总体目标  面向国内高速、高位ADC应用需求，针对移动通讯和数字多媒体及和信息安全等领域SoC研发，基于中芯国际半导体制造有限公司90nm工艺线，按照自顶向下的流程，用全定制方法设计完成嵌入式12bits、100MSPS ADC IP核，包括设计数据库(代码、电路、版图)、仿真验证环境、测试平台、测试向量、以及设计文档、测试文档和应用文档，为包含ADC IP的SOC设计提供完整的支持，并实现应用。  2. 主要内容  本课题的实施涵盖IP设计的整个流程，主要分为四个部分： 12bits、100MSPS ADC IP核电路设计，ADC IP核版图设计，ADC IP核的测试和IP核的标准化。   1) IP核电路设计技术路线  业内较多采用的ADC整体结构包括：并行比较结构、流水线结构、逐次逼近机构和sigma-delta 结构。各结构具有不同的性能特点，对比如图1所示。  设计中，考虑到在速度、精度、功耗和芯片面积之间的取舍，我们拟采用设计流水线结构，同时在整体结构中注重对个别重要部件结构的设计，以达到速度、精度、功耗和芯片面积之间最好的折衷，如图2所示。  对于模拟部分的设计，当前的标准设计流程是：电路图输入=>电路模拟=>版图=>寄生参数提取=>HSPICE工具仿真分析电路的模拟波形，调整电路的设计。获得精确结果的关键是一个高质量的电路模型。工艺和晶体管参数在电路模拟中的作用至关重要。开发精确模型的任务绝不能忽视，对于给定的中芯国际的工艺，需要创建一套精确的模型。  2) IP核版图设计技术路线  深亚微米工艺下由于IP核的漏电流、静态功耗等都有所上升，要处理好这些问题不仅对IP的设计水平有一定的要求，对IP的版图处理也有着严格的要求，具体技术路线如下：  基于深亚微米版图冗余设计方法  单通孔结构的数量以及使用最小金属覆盖通孔设计规则的数量，在很大程度上会因工艺变异导致缺陷。设置第二个通孔来减少失败风险是一项未雨绸缪的举措，从而可以在投入制造之前就避免了成品率的下降。  电流源阵列的随机布局  电源阵列的随机布局可减少非线性误差，提高ADC的线性度。如图3所示  中心对称布局  中心对称布局可提高差分对管的过驱动电压的匹配性。如图4所示  3) IP核评测验证技术路线  针对高速、高位ADC性能参数的测试在整个IP设计过程中是设计完成和走向市场连接部分，包含基于基础参数测试、基于专用机台测试。基础参数测试，可在SSIPEX的软硬件环境中利用本身技术力量进行；基于专用机台测试，需要时可借用其他公司的测试仪器来进行。SSIPEX与Agilent合作建有测试实验室、与泰瑞达也有紧密合作关系，这些都有助于本课题的进行。  ADC测试的具体内容包括：测试电路的选择，特性测试，编程环境中的测试软件设计。  （1）ADC测试电路的选择  芯片基础性能测试和机台测试中均需要以测试接口电路板作为硬件平台。基础性能测试电路主要完成基本参数的测试，并将其传递给基于专用机台测试作为参考测试依据。专用机台测试中对测试电路板性能要求非常高，因为高端ADC芯片测试对噪音影响比较脆弱，所以需要选择电路噪声小的电路结构。   （2）ADC特性测试  ADC性能测试包括线性特性和动态特性。其中，线性特性测试内容包括：     积分非线性(INL)    微分非线性(DNL)    偏置误差（Offset Error）    满量程增益误差（Full-scale Gain Error）    最小有效位增益误差（LSB Gain Error）  动态线性特性测试内容包括：     信噪比(SNR)     信号与噪声＋失真之比(SINAD)     总谐波失真(THD)     无杂散动态范围(SFDR)      双音互调失真(TTIMD)   某些应用了宽带线性SHA电路来降低谐波失真，减小纹波，就是为了保证高位分辨率所需的SNR性能。高带宽使ADC 能在尼奎斯特频率下获得非常精确的满刻度输入。该参数测试表现在宽带无线通信应用的A/D转换器选择中非常关键。  测试中，在测试芯片的输入端加上一个正弦信号作为激励，然后对在输出端采集到的信号进行分析，来验证该芯片对信号完整性的影响如何。  FFT分析中常常要用到窗函数。在基于FFT的测量中正确选择窗函数非常关键。然而如果时间序列的长度不是信号周期的整数倍，就会发生频谱泄漏。频谱泄漏使给定频率分量的能量泄漏到相邻的频率点，从而在测量结果中引入误差。选择合适的窗函数可以减小频谱泄漏效应。  (3)测试软件设计  对于专用机台测试环境的熟练掌握和针对ADC的测试程序的设计也是重要组成部分。  4) IP核的标准化  为促进所设计IP的复用，本项目将依据国家“集成电路模拟与混合信号IP核规范”要求，注重将数模混合IP核的设计、评测环境标准化，一方面可以确保设计质量，另外一方面也使得数模混合IP核相关技术资源可以重复利用，有利于后继项目的开展，同时也可以给其它芯片设计和制造企业提供参考。  此外，IP核标准工作组还制定了“数字软核IP质量标准”和“数字硬核IP质量标准”，目前正处于征求意见稿阶段。国家IP核标准工作组制定的上述标准对IP核的设计流程、仿真模型、设计文档、验证平台和测试激励集等做出了详细的规定，例如标准规定了IP核的文档交付项需包含以下内容：项目将按照上述IP核标准规范库中所包含的IP核，此外还将据此形成参考设计、验证推荐流程、总线规范及交付项规范及标准IP核范例并推广，使IP核的设计更加标准化，提高IP核的可复用度，促进国内IP核的交易。如表1所示  在对于IP的应用推广中，将根据应用需求，例如应用于基站和移动终端中的SoC芯片，结合IP核标准化文档要求，提供的技术支持文件包括仿真模型、设计文档和测试激励集等，其中仿真模型要求包括功能/时序的数字模拟模型、模拟电学端口模型和虚拟FAB仿真环境；设计文档要求满足集成要求和工艺容差要求。  3. 本课题的技术难点  1) 时钟抖动会影响信噪比  采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。相同时种抖动情形下进入到ADC的信号频率越高，其性能恶化就越大，同一输入信号频率情形下，采样时钟抖动越大，则ADC信噪比性能恶化也越大。高速ADC中如何克服可能由时钟抖动对信噪比的影响是一个非常重要的问题。  2) 工艺上采样电容的失配  流水线结构(pipeline)的ADC很好地协调了面积与速度之间的矛盾。他具有相对低的功耗和芯片尺寸，同时可以实现较高的转换速率。但是在实现高分辨率的流水线ADC时，由器件失配等因素引起的误差(如比较器电压失调引起的阈值偏移，电容失配等)如果不消除，将对ADC的性能产生严重的影响。传统结构靠增加电容解决失配问题，但大电容会降低速度，增大芯片面积。如何解决电容失配问题也是设计中需要重点考虑的问题之一。  3) 开关线性度低会影响动态范围  采样线性度是ADC的一个非常重要的参数，对其性能有很大影响。如何取得较好的开关线形度性能是ADC设计中的一个难点。  4. 本课题的创新点  1) 优化数字误差校正模块  现代工艺的电容失配限制了更高精度ADC的发展，传统结构主要依靠增加电容来解决电容失配问题，但大电容不仅会降低速度，而且会增大芯片面积。本设计中采用后台数字校准技术提高了对电容失配的容差，实现了高精度，模块图如图5所示：  2) 采样开关设计  传统CMOS互补开关线性度差，开关线性度会影响ADC的动态增益。本课题中采用栅压自举电路,消除开关导通电阻的非线性,减小电荷注入效应和时钟溃通从而提高动态范围，电路如图6所示。  
TD-LTE/TD-SCDMA双模加速固核的研发的课题研究的总目标和创新点？		1.1 课题总体目标  本课题将在公司已有TD-SCDMA通信加速器固核的基础上研发终端TD-LTE/TD-SCDMA双模通信加速器固核IP产品，遵循3GPP及国内相关行业技术规范。  本课题将完成TD-LTE/TD-SCDMA双模通信加速器固核需求分析，确定技术规格。固核设计过程中，首先对TD-LTE系统关键算法研究和仿真，对芯片固核设计进行理论验证；然后进行固核RTL级开发，完成固核功能和时序验证，然后完成RTL到网表的转换，最终IP产品为网表形式。  1.2 主要内容  1.2.1 需求分析  本课题提供TD-LTE/TD-SCDMA双模固核IP满足3GPP相关规范要求，具体课题技术指标包括：  a) 物理层基本功能需求包括：  1) 支持标准定义的各种带宽模式：1.4 MHz，3 MHz，5 MHz，10 MHz，15 MHz，20 MHz；  2) 支持MIMO方式为下行4x2多天线配置，上行单天线配置；  3) 最大下行数据速率50 Mbps，最大上行数据速率25 Mbps；  4) 支持的CP：{Normal CP, extended CP}；  5) 支持的帧结构：TDD only；  6) 支持标准定义的上下行物理信道：PDSCH，PBCH，PMCH，PCFICH，PDCCH，PHICH，PUSCH，PUCCH，  PRACH；  b) 其他需求：  1) 支持RF/ABB接口（数字IQ）；  2) 支持AMBA2.0或者AMBA3.0总线接口；  3) 支持片外存储器SDRAM接口。  1.2.2 开发内容  开发内容包括仿真链路开发，固核总体架构开发，固核RTL设计开发，固核功能验证，FPGA验证平台开发，下面是具体的开发方案：  1) 仿真链方案  对于终端而言，复杂的算法主要集中在下行链路上。LTE物理层下行数据处理包含发送端（eNodeB）和接收端（UE）两部分。LTE物理层下行仿真链路基本可以按照下图1所示进行模块划分。  图1-LTE物理层下行仿真链路模块  其中：  DL Channel Coding Chain主要完成LTE eNodeB侧下行比特级（bit level）处理，进行传输信道（TrCH）及控制信息（Control Information）的信道编码，输出各个物理信道编码后的数据流；  Physical Signal Generation主要完成下行的物理信号（Physical Signals）生成，包括参考信号（RS）和同步信号（P-SCH、S-SCH数据）；  Physical Channels and Modulation主要完成LTE eNB侧下行数据符号级的处理，包括编码后数据流以及物理信号（Physical Signals）的QAM调制、MIMO处理、物理资源映射、组帧、OFDM调制等处理，输出各个天线口的数据流；  MIMO Channel for LTE完成MIMO信道模拟，并完成各种不理想因素（频偏、EVM、DCO等）的建模和叠加；  DL Sync主要完成LTE下行同步的处理，实现UE频率和定时的同步，获取小区ID并读取BCH等系统信息；  DL Demodulation主要完成LTE UE侧下行符号级数据的处理，包括不理想因素的校准、各种跟踪（频率、定时等）控制、时频域变换、信道估计、解物理资源映射、MIMO equalizer、QAM解调等；  Meas and Feedback主要负责UE侧测量及反馈数据的生成，包括3GPP TS36.214中要求的一些测量项的测量以及CQI、RI及codebook的反馈；  DL Channel Decoding Chain主要负责UE侧下行比特级数据的处理，是DL Channel Coding Chain的逆过程，包括传输信道、控制信息的信道译码以及HARQ合并功能等；  Control负责为所有模块生成动态变化的各种控制信息等，例如一些UE反馈信息。静态或半静态（仿真中固定不变）的一些信息和参数在仿真前直接设定。  2） 固核总体架构  TD-LTE固核的总体架构如下图2所示：  图2-TD-LTE固核总体架构  图中，TD-LTE固核包含下面几个主要部分：  RF接口：和片外RF电路（包括ABB）连接，提供两条独立的接收通道和一条发射通道；在各个发送和接收通道上，通过数字处理对来自和发往RF的数据进行补偿和矫正；通过RF控制接口对前端，RF和ABB进行控制。  上行处理模块：完成全部LTE上行物理层数据处理功能。   下行处理模块：完成全部LTE下行物理层数据处理功能。   AMBA2.0或3.0接口模块：完成AMBA2.0或3.0标准总线的接口功能。  SDRAM接口模块：完成SDRAM接口功能。  CRM模块：完成时钟/复位的生成和管理。  3） RTL级设计  RTL设计的主要难度在于数据通道的设计，在LTE算法中，固核需要很强的数据处理能力，比如Turbo解码器就必须能够支持下行数据速率的要求。同时，这些算法单元的设计还必须考虑到成本和功耗等的约束。对于这些模块，首先需要在算法级进行一定的优化，在算法设计的过程中就充分考虑实现的难度。通过在算法仿真，可以对不同算法进行对比，在整个链路性能的层面简化算法。在保证整个链路的性能可以满足标准要求的同时使用实现代价最小的算法。而在RTL设计中，需要对相同算法的实现方法进行优化，比如，减少运算次数，使用加法器代替乘法器，选择合适的加法器和乘法器，使用查表（访问ROM）替代加乘运算等等。为保证RTL设计的质量，本课题将使用RTL分析工具（如LEDA工具），对RTL设计的编码规则，可综合性（Synthesisibility），可测性（DFT），跨时钟域设计（Clock Domain Crossing，CDC），低功耗设计等进行检查，尽量在RTL设计阶段发现问题，保证RTL设计的质量，减少RTL到GDSII流程中的反复。  4） 固核功能验证  功能验证的目标是尽量确保设计能够实现设计文档中所描述的功能。而功能验证方法已由最初的直接测试向量生成(Directed Test Vector Generation)到约束随机测试(Constrainted Random Test)，再到覆盖驱动验证(Coverage-driven Verification)，一直发展到最新的基于断言的验证方法(Assertion-based Verification)。本课题选用SystemVerilog做为整个功能验证的设计语言。整个验证的环境支持以下特点：  功能覆盖驱动验证：一般在整个约束随机测试中让测试向量随机生成，在足够长的时间内可以产生大量的随机向量，这样可以比较容易覆盖到一些考虑不到的情况。因此可以有效地缩短验证时间，在短时间内达到令人满意的覆盖率。同时利用功能覆盖报告来指出对一个设计的验证进行到什么程度，具体地指出哪些部分需要进一步的验证。来进一步修改测试向量的约束条件，以达到更高的功能覆盖率。功能覆盖率也是一个决定功能验证是否完成的量化标准。根据覆盖率报告的反馈信息，可以去掉设计中的一些冗余，并且可以最小化地使用仿真资源。  断言验证：通过验证平台施加基于断言的测试向量，可以很好的对设计内部的信号直接监控，当监控的属性出现错误时，立刻进行报警，增加了设计在仿真时的可观测性。用断言描述的属性既可以用在仿真中起到监控设计行为的作用，也可以用在形式属性检查中作为要验证的属性。属性检查是对整个状态空间进行搜索，能够控制到每一个信号，解决了设计验证时的可控制性。  基于事务级的验证模式：所谓事务是指被设计对象与事务处理器之间通过接口所做的一次数据或控制的传输。事务可以是一次寄存器的读写这样的简单事务，也可以是具有一定比特个数且各比特间有一定关系的复杂事务。基于事务的思想把验证提高到更高的抽象层次——事务层，使验证不仅仅停留在信号级上，还提升到了事务级上，提高了验证效率。  本课题进行的功能验证将包括模块级和系统级，如下图3所示。  图3-功能仿真验证平台  模块级仿真验证。在进行模块级验证的时候，将DUT（Device Under Test）置于ANB M-aster的数据和控制总线上。测试程序根据测试计划产生，可以访问DUT的数据和控制接口。DUT的运行结果由同样连接在总线上的监控器进行分析，通过和参考模型的对比进行功能验证并获得验证覆盖率的信息。对于每一个DUT，都有一个特定的监控器。这些监控器的基本结构相似，只是其中的参考模型随着DUT功能的不同个人变化。在以ARM为驱动的验证之外，还可以直接通过总线接口驱动直接向DUT施加测试激励。这种方式可以很好的完成随机验证。对于有特殊接口的模块，如RF接口模块，需要专门设计测试驱动和监控器，覆盖其全部功能。  系统级仿真验证。在完成模块级验证后，需要对集成好的系统进行系统级验证。仍然使用上述平台，只是该平台中已经包括了所有的模块。验证仍然可以使用AHB M_aster作为测试的驱动或者使用专门的总结接口驱动模块。由于TD-LTE固核的规模较大，进行全系统级仿真可能耗费大量的运算和时间。在系统级仿真中应慎重选择测试用例，重点验证模块间的接口、通信机制以及上电复位等系统级功能，而不再重复测试模块内部的功能。  除了仿真验证之外，本课题实施过程中还将使用FPGA验证平台作为补充的验证手段。  5) FPGA验证平台实现方案  图4- 验证平台实现方案图  其中的FPGA负责实现射频控制器功能、LTE全套基带算法加速固核功能、基带整形滤波器功能等；DSP负责处理L1调度功能、MAC解包运算功能；MCU负责处理L3和L2（除MAC解包运算）功能；应用软件运行在外部PC上，PC与芯片通过高速USB2.0接口相连。  1.3 创新点与关键技术  本课题的技术创新点主要体现在通信算法、固核设计和固核验证三个方面：  通信算法方面开发，全套符合3GPP规范要求并且适合终端实现的TD-LTE算法，并以固核IP形式实现关键算法。LTE是一个前沿课题，算法上存在较多可供研究和创新的地方。TD-LTE的算法主要包括下行信道估计、下行多天线接收、下行软比特生成、物理层自主测量和校准、RI、CQI和PMI反馈、ISI、ICI干扰消除、高速信道译码、HARQ合并、小区搜索、终端测量、快速控制等，其中有些算法与网络侧原理相同但需要考虑终端的特点进行简化和优化，有些算法是终端特有的需要专门针对终端做研究、仿真和优化。  固核设计方面，通过建立链路级算法仿真平台对芯片设计和验证进行支持。在算法仿真平台中可以对算法的运算量、通信和存储需求进行估计以指导架构设计。同时，通过算法仿真，可以产生模块的测试向量，用于固核设计中的模块级仿真验证。通过建立基于SystemC的架构模型对芯片架构分析。在芯片的SystemC模型中对对架构进行定量分析，从运算负荷，通信负荷，功耗等方面评估和对比不同的构架选择方案，取得在性能，成本和功耗间的最优平衡。  固核验证方面，采用基于OVM的验证架构，结合算法和系统级模型产生测试向量，同时采用动态仿真和静态分析的方法，保证从RTL级到门级的验证质量。更多的晶体管数为片上多核处理器设计提供了有力支持，也为功能验证带来了巨大的挑战。利用覆盖率反馈来指导测试向量随机生成是提高仿真验证效率的重要途径。传统的覆盖率自动反馈技术针对规模相对较小设计，期望通过某种方法直接刻划测试向量和覆盖率之间的关系。因此传统覆盖率反馈方法并不适合大规模设计验证的特点。如何避免覆盖率直接反馈的高昂计算代价，提高实际验证效率是研究的重点。  
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题研究的总目标和创新点？		本课题的总目标是基于公司自主开发的H.264编码芯片FH8735开发面向16路D1的多通道嵌入式DVR和支持720p/1080i的高清IP摄像机系统解决方案。  主要研究内容：FH8735 固件的开发； 16路DVR和IP摄像机的硬件方案设计;通用DSP解码算法的开发；系统高速通信协议的设计，开发和调试； DVR用户界面的设计和实现；视频存储和文件系统方案的研究和开发。FH8735基于ucLinux的软件开发平台建立和编解码库的开发；IP摄像机应用程序和视频流服务器的开发；PC端解码库和ActiveX控件的开发。  公司自主开发的H.264编码芯片的主要技术指标如下：  ---支持H.264 Main Profile和Baseline Profile  ---支持CAVLC和CABAC  ---支持1路720p/1080i或8路D1视频的实时编码  ---支持移动侦测，去隔行，去噪，OSD等视频处理  ---系统时钟达到220MHz  本课题的16路D1的多通道DVR系统解决方案规格如下：  编码芯片:FH8735  主处理器:CPU(400MHz)  操作系统:嵌入式Linux操作系统  编码性能:16路D1编码  回放:D1本地回放  操作界面:图形化操作界面，支持鼠标、面板、遥控器操作  视频标准:PAL、NTSC  图像压缩:H.264  录像方式:手动、定时、报警、移动侦测  录像查询:时间检索、事件检索、通道检索、日志检索  视频输入:16路BNC  视频输出:1路BNC，1路VGA输出  音频输入:16路BNC  音频输出:1路BNC  监视质量:PAL：720x576（D1）；NTSC：720x480（D1）  回放质量:PAL：704x576（D1）；NTSC：704x480（D1）  图像控制:6档可调  移动侦测:每个通道可设置192(16×12)个检测区域，可设置多级灵敏度  画面显示:1、4、9、12、16画面显示  录像速度:PAL：25帧/秒(可调)　NTSC：30帧/秒(可调)  录像保存:本机硬盘、网络  报警输入:16个开关量输入  报警输出:4个开关量输出  云台控制:RS485  硬盘接口:8个SATA接口  网络接口:RJ45　10M/100M/1000M自适应以太网口  USB接口:2个USB2.0高速接口  电 源:ATX电源  本课题的高清IP摄像机系统解决方案规格如下：  系统主芯片:FH8735  操作系统:嵌入式ucLinux操作系统  视频分辨率:1920x1080  图像压缩:H.264  移动侦测:每个通道可设置192(16×12)个检测区域，可设置多级灵敏度  录像速度: 25帧/秒(可调)   录像保存:本机SD卡、网络  网络接口:RJ45　10M/100M自适应以太网口  网络功能:支持完整的TCP/IP协议簇，支持视频、报警、语音数据，内置WEB浏览器，支持IE访问；  其他功能:心跳，报警，语音对讲，用户管理；  特色和创新点：  方案采用公司自主开发的多通道H.264压缩芯片，搭配高性能嵌入式CPU和DSP作为主控平台和解码单元，应用系统构建在Linux操作系统基础之上。编码采用自主开发的纯硬件实施的多通道视频编码芯片，应用方案可扩展性好，多芯片协同处理，有效降低成本，大大降低功耗。突破了之前在单台DVR上实现16通道标清H.264编码的技术瓶颈，将结束DSP在该领域一统天下的局面。IP摄像机方案达到200万像素的分辨率，超过目前主流高清IP摄像机的130万像素。  系统方案开发所需要解决的技术关键：  a) 多处理器高速通信协议设计  该系统中包含有四个处理器，每个处理器运行各自的操作系统，处理器之间有大量的数据流，并要求高的实时性。例如，FH8735在进行媒体处理时会产生和消费大量的音视频数据，这些数据需要在FH8735与CPU(400M)，FH8735与通用DSP之间高速、稳定地交换。因此，设计多处理器高速通信协议，保证大量数据流的实时传输是系统的重点和难点。设计通讯协议的基本思路为，各个处理器在内存空间上开辟共享内存，并能使其他处理器访问，数据通讯的握手协议通过处理器的中断来实现，配合信号量的使用，达到高速、高效通讯的目的。  b)硬盘管理技术  由于安防系统设备需要高可靠性，要保证系统的稳定性。采用的技术措施有保持良好的散热结构设计和硬盘的休眠控制技术。  c)高速数字电路设计  本方案中处理器主频超过200MHz，对信号完整性及EMC性能构成极大挑战。本项目在元器件布局及布线过程中将严格遵守高速电路设计原则，确保系统功能的实现以及整机性能指标达到检测标准。  d)文件系统的实现  在嵌入式DVR设计中，文件系统的实现非常复杂，技术含量高。与通常PC机使用的文件系统不同的是，嵌入式DVR中通常采用音视频交叉存储文件格式，为有效解决大量文件索引占用CPU资源过多、断电损伤、TIME-SHIFTING等问题，需要建立特别的AV文件系统，在不增加冗余的同时仍能快速索引定位。  
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题研究的总目标和创新点？		1、总体目标和主要内容      上海杰得将在成功应用高端应用处理器X900基础上，结合3G、CMMB等移动多媒体发展需求及客户反映的信息，对芯片的相关模块如CPU速度，内存位宽及频率，多屏高分辨率（1280x1024）支持，500万高清拍照，高速USB 2.0 OTG，SDHC/SDIO 4bit控制器，H.264语法分析，片上多域电源管理等进行优化后专门研发出一款改进版X901芯片。      改进版的X901的应用重点面向音视频欣赏、无线宽带应用、影音娱乐、视频电话等，我们将重点推出一个基于X901的多功能移动数字多媒体终端Turnkey解决方案，这个方案能够满足用户在3G时代的生活、工作、娱乐需求，并推动相关产业的发展。  具体的研发内容包括：     ●对X900芯片的相关模块如CPU速度，内存位宽及频率，多屏高分辨率（1280x1     024）支持，500万高清拍照，高速USB 2.0 OTG，SDHC/SDIO 4bit控制器，H.2     64语法分析，片上多域电源管理等进行优化后专门研发出一款改进版X901芯       片     ●在X901上移植微软最新的Windows CE 、Windows Mobile 6.1和谷歌最先进的     Android操作系统，提供完整的BSP和SDK给终端合作厂商。     ●支持H.264 MP/VC-1 MP的标清解码(720x576@30fps)和MPEG-4 SP的编解码(64     0x480@30fps) ，提供硬件驱动和视频播放/录制的插件。     ●支持CDMA2000 EVDO高速自由移动上网，支持WiFi 802.11 abg局域网, 终端      可自动搜索AP，并记录其配置信息。     ●支持CMMB移动电视接收，在高速移动的情况下能稳定接受信号，提供条件访问     CA支持，相比USB Dongle的方案更有优势。     ●支持大容量存储。内嵌高达2GB的片上Nand Flash，还可支持高达32GB的SDH     C/TF高速存储卡，满足终端的数据存储需求。     ●可支持多触摸的电容式触摸屏，提供触摸屏的驱动程序和触摸的功能实现。     ●支持200万像素、130万像素双摄像头，支持静态图片拍摄，支持MPEG-4录像     （VGA@30fps），录像的分辨率和画质可调。     ● X901内嵌高速USB 2.0 OTG，用户可以通过Hub来扩充USB应用，可以连接CD      MA、WiFi、轨迹球、键盘鼠标等外设。     ●支持GPS卫星定位系统，支持语音自动导航。     ●提供智能电源管理，动态调整系统的功耗，加上X901多电源域的智能电源管理     技术，可让以终端拥有更强的续航能力。      综上所述，该平台为下游厂商开发先进的3G/WIFI/CMMB数字移动多媒体终端提供了可能。该平台提供的软件和参考设计套件，构成一个3G时代多媒体移动终端的Turkey解决方案，将极大地加速产品开发进程。  2、创新点      上海杰得作为国内优秀的芯片设计公司，拥有强大的研发力量，尤其在多媒体技术的基础算法、物理芯片和上层应用软件的高度协作和集成领域拥有非常突出的竞争优势。  1）强大的计算能力      本解决方案以杰得自主研发的X901应用处理器为核心，它内建ARM926嵌入式处理器内核，与X900相比，X901的运行频率可高达300MHz，并支持对Java程序的硬件加速，能为操作系统和应用软件提供强大的计算能力。杰得X901应用处理器继承了ARM系列CPU的通用性，具有很广泛的人力开发资源和应用软件资源。  2） 强大的多格式视频处理功能      X901继承了X900的所有视频功能（H.264 MP解码/ VC-1 MP解码/MPEG4 SP编解码）之外，X901对CMMB视频进行了特别的优化，如视频的缩放、双屏高分辨率（1280x800）、特别是当弱信号出现误码时，X901有纠错和再同步的功能，提高了CMMB系统的鲁棒性，此外，在X901上还专门针对音视频同步及快速换台做了优化。  3）CDMA2000高速上网      该解决方案支持CDMA2000高速上网，这是目前国内3G最成熟的无线接入方式，CDMA2000 EVDO Ver. A最高下载数据速率可达3.8Mbps  4） CMMB移动电视接收      杰得与CMMB信道芯片提供商紧密合作，使得该解决方案支持CMMB移动电视接收功能，在有CMMB信号覆盖的区域，可清晰地接受到数字电视信号，通过前端芯片的信道解调，用X901对解调后的信源数据进行处理，包括TS Demux, H.264视频解码，AAC音频解码等。由于使用硬件视频解码，系统的功耗很低，CPU的负载小于20%，使得终端更加稳定。  5）支持USB 2.0 Host功能      利用X901的USB 2.0 速度快且稳定，终端可作为主机，连接U盘、USB移动硬盘、USB键盘和鼠标等外设，无须用户配置，这样用户在传输数据时，无须借助PC。  6）支持微软最新的Windows CE 、Windows Mobile 6.1和谷歌最先进的Android操作系统     该解决方案的操作系统使用微软最新的Windows CE 、Windows Mobile 6.1和谷歌最先进的Android操作系统,具有移动Office套件，支持嵌入式IE浏览器，支持Push Mail，支持MSN和Windows Media Player，并提供更强大的安全保护。我们已经成功地将X900的硬件视频功能如H.264和V9和MPEG-4挂上了Android的播放器。  7）抗干扰、模块化设计，满足不同的市场需求      除了以上创新点，作为Turnkey方案，本项目还要在元器件选择（因为精美设计总是朝轻、薄方向发展），多种无线电器件的协同、抗干扰方面进行很多独到的创新。而且由于市场的需求多种多样，我们将把这个turnkey方案做成像变形金刚一样，模块化，例如：核心主板，无线模块，电源模块，外设模块等。  3、所要解决的技术关键  (1)WiFi/EDGE双模上网      终端内部将包含多根天线，WiFi, EDGE, Bluetooth，CMMB等，这些天线的射频信号会互相干扰，这些信号也会对低频信号，比如电源部分造成影响。实现双模上网功能，必须要解决EMI/EMC的信号完整性的问题。  (2)电源管理      由于系统负责，外设众多，终端内部需要多组电源，通过LDO/DC-DC对不同外设供电，为了延长终端的使用时间，在设计时，必须仔细考虑电源效率的问题；同时还比如兼顾到集成度和成本，以免使终端尺寸偏大和成本偏高。  (3)CMMB移动电视接收      在实现CMMB移动电视接收功能时，需要解决天线位置的摆放问题；还需要解决在高速移动接收的稳定性问题，例如，高速移动时，信道的误码率上升，当超过门限时，信源就会产成误码，后端的H.264解码器需要具有一定的容错性，才能保证系统不会死锁。  (4)嵌入式操作系统及软件      多媒体智能移动终端的应用丰富，软件复杂，为终端选择合适的操作系统是技术上的关键。操作系统的移植、硬件驱动程序的开发、中间件的开发、上层应用软件和用户界面的开发都是需要解决的问题。要充分考虑到软件效率和易用性，要解决系统级电源管理的问题。  (5)系统电路板的设计      设计稳定的具有成本优势的且能满足产品化生产的系统电路板，为平台的软件开发和测试提供充分的支持，为下游厂商直接用于产品设计提供便利。  
车身控制器专用高压芯片的设计的课题研究的总目标和创新点？		研制具有自主知识产权的可工作在高压的汽车车身控制器（BCM）专用芯片  汽车车身控制器（BCM）专用芯片，以基于微处理器为核心，集成脉宽调制（PWM）、模数转换（ADC）、定时/计数器、UART、CAN/LIN控制器等多个IP核以及针对汽车车身控制的多任务操作系统，是一个集硬件与软件、数字与模拟的高可靠性片上系统（SOC）。  主要内容  ①以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，研究总线式车身控制系统的规则化建模方法及其分层建模机制，并据此提出一种基于模型驱动的以ARM9为核心的数模混合SoC实现架构；  ② 脉宽调制（PWM）、模数转换（ADC）、CAN/LIN控制器、多源WDT、片上调试等IP核的设计；  ③ 在BCM专用芯片设计中，融合高压IC设计技术，高可靠性设计方法（宽温区、消除EMI、ESD），及基于精简结构Wrapper模型的DFT实现技术；  ④ 建立基于本项目研制的BCM专用芯片开发套件。  所需要解决的技术难点  1）BCM专用芯片的设计架构  BCM专用芯片的设计主要强调了汽车电子应用的高可靠性，芯片包括了ARM9核、UART通讯、数字逻辑运算、中断管理、定时器/计数器、I/O模块、寄存器堆、PWM、ADC、CAN/LIN控制、电源管理等模块，并且融合了可测性设计（DFT）以及ESD的防护设计，其芯片设计架构如图1所示。  2）总线式车身控制系统的规则化建模方法及其分层建模机制  研究总线式车身控制系统的规则化建模方法。针对用有限自动机模型对车身控制系统进行建模所存在的问题，提出了一种新的车身控制系统的建模和设计方法一规则化描述方法。  车身控制系统的状态体现为各种器件的状态，器件状态的改变是由用户操作、传感器检测等触发的离散事件驱动，从而导致系统状态动态演化。车身控制系统是个典型的离散事件控制系统，通常采用有限自动机模型进行建模。典型的有限自动机表示为一个五元组：   式中 为状态集， 为事件集， 为状态转移函数， 为初始状态， 为终止状态集。   是个非空集合， ，并且 。其含义是：若 ，当事件 发生时，系统的状态由 转变为 ， 将 与 的乘积映射到 。  由规则化描述方法引入分层建模机制；将系统对象分解为部件和接口两层。将系统的对象按照组成关系进行分层，同时也将系统的整个状态空间 划分为多个子空间。对系统的划分遵循“高内聚、低耦合”的原则，从而有效降低控制的复杂性。系统的控制任务被划分为多个子任务，分布到组成系统的各层对象中。高层对象充当管理器的角色，协调系统各个组成部分之间的控制任务；低层是传感器和执行器等，直接与外界进行交互，传感器实时感知环境信息并递交给高层对象，执行器主要用来把控制器的指令变换为实际的物理动作并作用于环境。系统各层对象之间存在着逻辑控制关系，对象之间的逻辑控制关系通过消息进行传递，由低层发送到高层的是通告消息，由高层发送到低层的是控制(命令)消息。  车身控制系统由多个部件组成，每个部件包含个或多个接口，形成如图2所示的树状层次模型。其中部件是对系统中每个在功能上相对独立的器件的逻辑抽象，接口是对控制单元I／0口的抽象,可以方便地采用形式化的逻辑规则表达式描述。  3）基于模型驱动的以处理器为核心的数模混合SoC实现架构  以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，建立一种以模型驱动的层次化SoC的构建方法。即根据领域模型的算法（顶层），以处理器为中心（上层），将模型分解为目标任务（中层），把复杂的模型算法处理分解为一系列的基本操作—基元（底层），建立针对模型的基元集并以此构建任务库，并以此构建基于任务的超级指令体系和任务的调度与管理方法，使得系统的运行达到最佳。  为了简化编译器的设计以及并行处理程序的编制，考虑一种基于任务库的编程模型。图3是基于任务库编程的系统结构图。任务可以像函数一样具有任务参数接口，这些任务可以通过任务号进行标识，程序员在编写程序的时候可以通过任务名调用这些任务。在图3中，用户程序调用了任务名为task1、task2和task3的任务，它们有各自的任务接口参数，例如task2的任务接口参数为a和b。编译器在编译用户程序时，根据程序中调用的任务完成从任务名到任务号的映射，编译器最终编译产生的是任务号流，这些任务号流将传递给单芯片多处理器内部的任务调度模块，任务调度控制模块就可以根据任务号流进行任务调度和分配。  4）智能脉宽调制（PWM）模块  本BCM芯片中计划嵌入两路智能脉宽调制（PWM）模块；通过设置寄存器内容，可调节占空比，脉冲周期。两路PWM输出具有独立和互补功能两种功能模式：当工作在独立模式时，两路PWM可分别自定义功能，独立输出；当工作在互补模式时，这时会自动插入死区时间，以防止同一线圈的上下连臂晶体管同时导通，从而导致处于导通状态的一个或两个场效应管被大电流击穿；当采取独立模式时，每路PWM作为直流电机的半桥驱动；用H桥电路对输出进行驱动时，这时候就采用互补模式。这时候根据设置，将以某路PWM为主，输出正好相反的波形。此外通过寄存器设置，就可启动捕获功能模式，捕获外部的脉冲通过PWM模块在输出。  图4是PWM模块系统功能框图。整个模块由两部分构成，一部分是PWM信号产生模块，另一部分是通道选择和死区时间生成模块。PWM信号生成模块主要由计数器，比较器，时钟分频组成。来自脉宽寄存器(OPW)和周期寄存器(OPT)的值不断地与16位计数器信号比较，当其中某一值和计数器的值相等的时候，做出相应的动作。图5的通道选择模块主要用于互补模式中，来选择以两路PWM信号在端口上形成互补的输出信号,其中含有死区时间生成模块，见图6。此模块主要用于在互补模式情况下，通过设置８位的死区时间寄存器来生成相应的死区时间。  5）CAN控制器  在定义CAN/LIN总线协议地基础上，运用多种外部接口以实现对包括CAN、LIN总线在内的多种总线信号的接口，同时实现了各种外部被控单元的信号的控制要求。采用本课题组的ADC软核实现了对输入电压信号的采样。在实现物理层技术的基础上，设计专用的多任务管理和执行平台，在此平台上，设计多种控制优化算法并集成为一个完善的软件系统，在实现了各个控制模块的算法的同时能够满足多任务处理的要求。图7是拟考虑的CAN总线控制器实现架构。  6）多源WDT  芯片中将设计一种具备多源的看门狗定时器（WDT），它是一种既能自动复位系统，又能通过一组状态位来告知系统工程师错误发生在哪里的WDT。  图8为多源看门狗定时器程序的结构图。其中T_1,WDT_2和WDT_3分别代表的是三个看门狗定时器，系统工程师在编系统程序的时候，把整个系统分为了六大模块，模块一，模块二和模块六是串行的，模块三，模块四和模块五是并行的。因为模块一和模块二内的调转指令和调用指令非常多，而且嵌套关系非常复杂，也就是说在这两个模块内很有可能产生程序指针走飞的情况，所以系统工程师可以在模块一和模块二之后分别放置了两个看门狗定时器。  7）片上调试OCD模块  图9是拟采用的片上调试OCD（On Chip Debug—OCD）模块结构，图中垂直虚线的右面是CPU核，左面是OCD模块。图15给出了片上调试模块OCD的内部电路结构，以及OCD模块与CPU之间的接口。按照OCD所能完成的片上调试功能，可以将OCD模块划分成4个主要的功能部分：调试复位、断点的设置和检测、单步运行、查看或者修改CPU内部状态等。另外，由于OCD模块需要与MCU外部进行数据交换，因此在OCD模块内部要集成一个负责串行通信的COMM子模块。  8）芯片ESD设计  BCM专用芯片静电保护（ESD）设计。考虑对工作在大电流区域的NMOS管的骤回现象和寄生效应进行研究，建立NMOS ESD保护器件的DC模型；该模型应包括基于BSIM3模型的MOS管、反映寄生效应的寄生NPN晶体管、衬底电阻和串联电阻等；对用于描述模型工作在大电流区域时状态的I-V特性计算公式进行验证，对模型所需晶体管参数进行提取，并在BCM专用芯片管脚输出设计中加以应用。  图10是一个NMOS管的横截面示意图。当正向ESD电压施加在漏极D时，漏-衬底形成的DB结反偏直至出现崩溃，雪崩现象发生并且产生大量空穴电子对。空穴电流ISUB 通过衬底流至地，并在寄生的衬底电阻RSUB上形成电压降。RSUB上的电压提高了衬底电阻的电位VR，当VR增加，衬底-源形成的BS结正向开启，形成了一个寄生的“漏-衬底-源” NPN型双极型晶体管，形成了一条电流泄放路径，漏极电压迅速降低，电压骤回现象发生。  通过对器件的骤回现象和寄生特性的分析，提出NMOS DC仿真模型的等效电路图（见图11）。模型主要由4部分组成：NMOS管，寄生NPN双极型晶体管，动态衬底电阻和漏极电阻。IDS 是NMOS管的漏源电流， RDRAIN 是器件工作在骤回区时的导通电阻， Igen 是由载流子构成的雪崩击穿电流，IC 是寄生双极型晶体管的集电极电流， RSUB 是动态衬底电阻。整个ESD保护器件可以用3个终端电流IDS, IC 和 ISUB以及两个电阻RDRAIN 和 RSUB来表示。  9）LDO模块设计  考虑设计一种片内集成的LDO变换器(Low Drop Linear Regulators，低压降线性变换器)。该LDO包括以下电路模块：带隙基准、误差放大器、温度保护电路、过流保护电路、功能控制模块等，见图12。设计的LDR能支持宽输入电压范围（3.3伏-60伏），并将其转换为平稳的输出电压（3.3伏），输出电压变化范围为±1.5%。同时还具有低噪声、更快的瞬态响应和很高的电源抑制比PSRR，良好的温度保护功能和过流保护功能，可以在-40℃~125℃范围内正常工作。当芯片温度超过150℃时，芯片将停止工作。模块最大工作电流为？mA，当超过600mA，模块将实现过流保护。拟采用先进半导体的BCD高压工艺。  
12bits高速ADC IP核技术攻关的课题研究的总目标和创新点？		1. 课题的总体目标  面向国内高速、高位ADC应用需求，针对移动通讯和数字多媒体及和信息安全等领域SoC研发，基于中芯国际半导体制造有限公司90nm工艺线，按照自顶向下的流程，用全定制方法设计完成嵌入式12bits、100MSPS ADC IP核，包括设计数据库(代码、电路、版图)、仿真验证环境、测试平台、测试向量、以及设计文档、测试文档和应用文档，为包含ADC IP的SOC设计提供完整的支持，并实现应用。  2. 主要内容  本课题的实施涵盖IP设计两个部分： 12bits、100MSPS ADC IP核电路设计，ADC IP核版图设计。   1) IP核电路设计技术路线  业内较多采用的ADC整体结构包括：并行比较结构、流水线结构、逐次逼近机构和sigma-delta 结构。各结构具有不同的性能特点。  设计中，考虑到在速度、精度、功耗和芯片面积之间的取舍，我们拟采用设计流水线结构，同时在整体结构中注重对个别重要部件结构的设计，以达到速度、精度、功耗和芯片面积之间最好的折衷。  对于模拟部分的设计，当前的标准设计流程是：电路图输入=>电路模拟=>版图=>寄生参数提取=>HSPICE工具仿真分析电路的模拟波形，调整电路的设计。获得精确结果的关键是一个高质量的电路模型。工艺和晶体管参数在电路模拟中的作用至关重要。开发精确模型的任务绝不能忽视，对于给定的中芯国际的工艺，需要创建一套精确的模型。  2) IP核版图设计技术路线  深亚微米工艺下由于IP核的漏电流、静态功耗等都有所上升，要处理好这些问题不仅对IP的设计水平有一定的要求，对IP的版图处理也有着严格的要求，具体技术路线如下：  基于深亚微米版图冗余设计方法  单通孔结构的数量以及使用最小金属覆盖通孔设计规则的数量，在很大程度上会因工艺变异导致缺陷。设置第二个通孔来减少失败风险是一项未雨绸缪的举措，从而可以在投入制造之前就避免了成品率的下降。  电流源阵列的随机布局  电源阵列的随机布局可减少非线性误差，提高ADC的线性度。  中心对称布局可提高差分对管的过驱动电压的匹配性。  3. 本课题的技术难点  1) 时钟抖动会影响信噪比  采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。相同时种抖动情形下进入到ADC的信号频率越高，其性能恶化就越大，同一输入信号频率情形下，采样时钟抖动越大，则ADC信噪比性能恶化也越大。高速ADC中如何克服可能由时钟抖动对信噪比的影响是一个非常重要的问题。  2) 工艺上采样电容的失配  流水线结构(pipeline)的ADC很好地协调了面积与速度之间的矛盾。他具有相对低的功耗和芯片尺寸，同时可以实现较高的转换速率。但是在实现高分辨率的流水线ADC时，由器件失配等因素引起的误差(如比较器电压失调引起的阈值偏移，电容失配等)如果不消除，将对ADC的性能产生严重的影响。传统结构靠增加电容解决失配问题，但大电容会降低速度，增大芯片面积。如何解决电容失配问题也是设计中需要重点考虑的问题之一。  3) 开关线性度低会影响动态范围  采样线性度是ADC的一个非常重要的参数，对其性能有很大影响。如何取得较好的开关线形度性能是ADC设计中的一个难点。  4. 本课题的创新点  1) 优化数字误差校正模块  现代工艺的电容失配限制了更高精度ADC的发展，传统结构主要依靠增加电容来解决电容失配问题，但大电容不仅会降低速度，而且会增大芯片面积。本设计中采用后台数字校准技术提高了对电容失配的容差，实现了高精度：  2) 采样开关设计  传统CMOS互补开关线性度差，开关线性度会影响ADC的动态增益。本课题中采用栅压自举电路,消除开关导通电阻的非线性,减小电荷注入效应和时钟溃通从而提高动态范围。  
支持国密算法的移动存储控制SoC芯片研制及应用的课题研究的总目标和创新点？		1.1课题研究的总体目标  本课题的目标是通过自主研发，采用先进的设计技术，开发出拥有自主知识产权的具有高安全性、高性能、多功能、低功耗特点的移动存储控制SoC芯片。本项目研制全新架构的移动存储控制SoC芯片，基于国产32位高性能CPU，实现更高速的信息处理和更高的安全性。芯片集成基于国标密码算法硬件安全模块，极大地提高移动存储产品的安全性。研究多种低功耗设计技术并配合芯片高性能及小型化要求，进行芯片的低功耗设计确保对移动及手持终端安全应用的支持。支持可达32GB的大容量存储设计，集成更加丰富的应用扩展支持接口，灵活支持各类应用领域，形成具有市场竞争优势的产品。  1.2主要内容及所需要解决的技术关键     1.2.1 芯片SoC体系结构设计     本课题研制全新架构的低功耗高性能移动存储控制SoC芯片，芯片的系统结构如图2.1(图2.1 移动存储控制SoC芯片结构)所示。  创新的体系结构设计，确保性能高效, 支持大容量存储，实现更高速的信息处理和更高的安全性。      1.芯片内部集成了高性能低功耗32位微处理器，进行高速通信协议和闪存存储器控制，大大提升系统整体性能。      2.全硬件实现身份认证，数据内容保护，通过DMA方式实现数据高效安全传输。安全密钥在芯片内部不能被读出，所有的加解密运算都在芯片内部进行，从而实现最大程度的安全性。      3.内置Flash、SRAM、 ROM，便于开发大型工程。      4.配置灵活、高速性能的Flash控制器。具备对各种Flash器件的控制能力，逼近闪存读写极限，全硬件实现实时纠错。      5.芯片运行频率动态可调，实现芯片的最佳功耗性能。      1.2.2芯片相关接口IP核的开发      需要解决的主要关键技术包括：      1. 超大容量存储设计      根据应用的需要实现两种形式的大容量数据存储。第一种形式，芯片集成大容量存储器接口，支持达到32GB的外部存储器。第二种形式，将本芯片与大容量Nand Flash封装在单个芯片中，实现大容量存储的单芯片解决方案。      芯片内部配置多用途Flash控制器，具备对各种Flash器件的控制能力，实现对目前市场上的各种主要品牌以及不同容量的Flash进行控制，使智能移动存储产品可以按照具体业务的要求，配置所需要的存储容量。同时，芯片集成具有纠错功能的ECC编解码引擎，全硬件实时纠错大大提升闪存移动存储器的可靠性和稳定性。      2. 支持多通信协议设计  集成更加丰富的应用扩展接口，灵活支持各类应用领域。不仅支持传统的ISO7816接口，还同时支持USB2.0和SD等高速通信接口协议。芯片内部具有自动通信协议检测和切换功能，能够最大限度的满足在不同设备中的接口应用。      1.2.3 低功耗设计技术      研究多种低功耗设计技术并配合芯片高性能及小型化要求，实现低功率、小型化封装确保对移动及手持终端安全应用的支持。从系统结构级、RTL（寄存器传输）级、芯片电路级三层展开低功耗设计。在芯片的系统结构设计时，主要考虑的是如何来进行合理控制不同功耗的模块，使处理器的动态和静态功耗最低。芯片RTL级低功耗设计时，为了充分节省硅芯片资源，通过改变与动态功耗和漏电流功耗有关的因子来实现低功耗设计。采用门控时钟技术使开关活动状态达到最低，以最大程度的节省动态功耗。采用操作数隔离技术降低算数和逻辑运算模块的功耗。芯片电路级低功耗设计时，采用可变VDD电压技术来降低漏电功耗，根据不同工作状态选择不同的阈值电压,以节省功耗。      1.2.4 高安全性设计  将微处理器、密码运算部件、密钥管理部件和安全协议处理部件集成到单个芯片内，密钥的产生、存储和使用都在芯片内部，片上集成多种硬件安全模块，是多功能密码算法的集合，通过芯片整体安全性的设计，可以极大地提高移动存储产品的安全性。  RSA模块主要用于基于公共密钥加解密算法的各种应用，可以实现任意32~2048位的模乘和模幂运算。SM1模块支持通用和专用参数，密钥长度128/256比特可选，明文和密文长度均为128比特。SSF33模块支持密钥长度128比特，明文和密文长度均为128比特。HRNG模块是随机数发生器模块，内含可靠噪声振荡器，能产生高质量的真随机数。同时该存储控制SoC芯片独创安全防护模型体系。      具有如下安全性功能：      1.安全的存储器管理与访问保护，实时时钟和电源备份功能，同时具有告警、销毁、预防等安全处理功能。      2.实时环境监测保护系统（电压、频率、温度、紫外线），防探测、防解剖，具有极强的抗攻击能力。      3.内建安全特性有效避免SPA/DPA 攻击。  该课题所研制的移动存储控制SoC芯片将是一款真正意义上安全的芯片。      1.2.5 芯片产品化流程及测试开发平台      该芯片集成多种高速通信接口，高速密码运算单元及嵌入式存储单元，为保证芯片性能和控制面积，拟采用0.13um工艺流片，面向各类应用封装形式，开发CP及FT测试程序并建立完善的测试平台，为芯片的批量生产和规模化应用奠定基础。      1.2.6 应用开发平台建设      面向生产和应用，开发专用测试系统及应用平台，应用开发平台包括硬件开发平台和软件开发工具包。硬件开发平台包括一个硬件调试器以及一块开发板。软件开发工具包包括图形化界面的工程管理器、调试工具、集成快速指令集模拟器，使得用户可以在硬件实现以前，利用SDK完成一部分软件调试工作。该平台将移动存储控制SoC芯片的应用开发统一到一个通用的开发界面上，为芯片用户提供了一个友善、易用的开发平台，可以大大缩短产品上市时间。研发的应用支持系统具有以下的特性：      1.强大的实时操作系统支持多接口、多协议并行工作。      2.具备基础驱动、操作系统、文件管理、应用程序开发等功能。  
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题研究的总目标和创新点？		本课题的总体目的，是开发基于90纳米CMOS工艺的超低功耗、高速高级内存缓冲（Advanced Memory Buffer, AMB）SoC芯片技术。  主要内容：  目前全世界能够设计AMB芯片的企业除了Intel只有IDT，NEC。澜起是国内乃至全亚洲唯一一家拥有高速串行低功耗AMB芯片设计能力的公司。   技术创新点：  1） 采用基于LC振荡器的中心控制PLL，并将其时钟分配至24个Serdes  2） 采用自适应的内部电源，可根据工艺、工作频率产生最佳的工作电压  3） 最合理划分模拟、数字功能块，最大限度数字化实现，以充分利用90纳米CMOS工艺技术  4） 自校准电路抵消电压偏移和相位偏移  5） 自校准PLL以达到最大调节范围  6） 采用90纳米CMOS工艺进行AMB的流水验证，可以达到最佳的性价比。而目前市场上的AMB芯片都使用130纳米CMOS工艺。本项目采用90纳米工艺，将技术创新升级到了新的高度。  7） 基于本课题超低功耗AMB的FB-DIMM可以不用散热器，节约了制造成本，减少了生产流程，更容易实现批量生产。  
65nm 12bit高性能ADC电路技术研究的课题研究的总目标和创新点？		1.1 总体目标  本课题的总体目标：采用65nm CMOS工艺，实现适于手机电视的50MHz 12bit的低功耗高性能ADC IP核。兼顾低电压、低功耗、高速、高精度和小面积等。  总体技术路线：通过系统架构确定电路模块指标；通过先进设计方法研究，完成高性能ADC芯片设计；通过MPW流片和高速高精度数模混合信号测试技术开发，完成芯片性能和功能测试，验证IP核性能；根据手机电视SoC应用需要，完成ADC的IP化应用技术。  1.2 主要内容  1.2.1 高性能低功耗ADC的总体结构  流水线ADC具有高速、高精度和低功耗的折中性能。不同级数和每级不同位数的流水线ADC具有不同的功耗特点，对ADC中的运算放大器等关键电路的性能要求不同。研究流水线结构中各级电路所引入的各种非理想误差，特别是在新工艺、低电压工作时，由于运放增益和摆幅下降，不完全建立和增益不够所导致的运放增益变化引起的严重的非线性影响，需要建立误差模型。  本课题研究高性能ADC的行为级建模仿真，结合数字校准算法，研究实现高速中高精度ADC的系统结构方案，从功耗、速度、精度、带宽、复杂度、面积等方面折中考虑，选择最优系统结构，降低对运算放大器等电路的性能要求，并提出合适的关键模块结构，以适应整体性能要求。  1.2.2 数字后台校准技术  流水线ADC的精度和SFDR受限于电容匹配。电容匹配误差主要由工艺匹配度决定。如果不解决电容匹配，流水线ADC只能达到10bit左右精度。随着电源电压下降和工艺尺寸减小，高增益运算放大器的实现难度将加大，运放有限增益对SFDR的限制也将变得显著。  对电容匹配误差以及运放有限增益的补偿主要通过数字校准方法。目前国际上主流技术是数字后台校准，通过随机信号对误差进行调制，并在数字域进行解调以提取误差信息，进行修正。  本课题研究基于多bit/级的数字后台校准算法，其基本原理是在多bit/级的余量增益电路中，根据信号幅度的差异注入受控的随机数调制信号，以防止校准信号影响冗余输出幅度；通过动态元件匹配（DEM）方式将注入信号混入输出中；在数字域进行误差的相关解调、滤波，并对数字输出进行误差修正。本算法和现有国际上数字后台校准相比，引入了更明确的误差调制信号，简化了DEM结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  1.2.3 高性能低功耗运算放大器  随着工艺技术进步到65nm工艺，电源电压下降，MOS管本征增益变小，栅氧化层变薄，漏电明显增加，高增益、宽带、低功耗运算放大器成为高性能ADC的一个瓶颈。提高增益、输出摆幅和线性度是运算放大器重要指标。针对50MHz 12bit基于运算放大器结构的流水线ADC，采用多级带嵌套补偿技术和class-AB输出技术的运算放大器已成必然，采用创新方法，在保证功耗不增加的情况下提高带宽，在增益不下降的情况下增加输出摆幅是本课题研究的重要内容。  1.2.4 免采样保持的前端设计  运算放大器一直是流水线ADC中最占功耗的关键模块，减少运算放大器个数是降低ADC功耗最有效的方法。本课题拟采用不带采样保持前端结构，这样可以消除整个流水线结构中最大消耗功耗的一个模块。然而由于采样保持的不曾在，输入端会有抖动误差和孔径误差，影响ADC的有效精度。本课题拟采用将第一级和采样保持级结合在一起的方法，通过改变时序消除输入端抖动和孔径误差。先通过系统建模，确定模块结构和时序，然后确定电路选取并实现。  1.2.5 多比特级流水线结构和运算放大器共享技术  电路在现有1.5bit级结构和2.5bit级流水线结构的基础上，深入研究不同的子结构，多bit级技术可以有效提高线性度，比多个1.5bit级联更节省功耗。采用采样多bit级结构和级间运算放大器共享结构以达到最少的运算放大器个数，从而达到更低的功耗和更小的面积。  1.2.6 片上低抖动时钟电路  ADC输入信号频率增加对电路的最大挑战之一在于时钟抖动。为达到高信噪比，采样时钟的孔径抖动必须满足非常苛刻的要求。本课题分析电源噪声、热噪声、高频信号干扰等对时钟电路的影响，建立时钟电路的噪声源仿真模型；优化时钟预放大器和时钟链结构。针对应用要求，设计时钟占空比可调电路，降低高性能ADC对应用系统的要求，使所设计产品更具竞争优势。  1.2.7 芯片后端设计与仿真研究  对于高性能ADC设计来说，后端版图的寄生效应对总体性能影响很大。本课题重点研究合理、精细的版图布局，以得到最佳的器件匹配性能，降低信号干扰和寄生效应。本课题拟研究版图后仿真的电路性能验证方法，开发基于行为级模型、电路网表和版图提取参数的混合层次仿真方法，克服现有版图性能后仿真的难点，提高仿真效率。  1.2.8 高速高精度芯片性能测试技术  本课题研究高性能ADC测试及可测性设计。研究基于仪表的高速、高精度ADC性能测试方法，掌握高频信号输入时的动态参数测试技术。研究高速电路板的设计方法，内容包括低失真的信号变换和耦合；ADC输入端的阻抗匹配；设计测试板电路低抖动时钟传输路径；设计稳定的片外基准电压等。  1.3 技术关键及创新点  1.3.1 技术关键  1、消除采样保持的宽带高精度前端设计  本课题组研究不带采样保持器结构的采样前端，通过改变时序操作，使得第一级兼带着采样功能，输入信号端采用基于混合信号CMOS工艺的采样开关技术，采用并优化自主创新的采样开关结构。新技术可以较好地消除大尺寸采样开关中较严重的体效应及非线性结电容的影响，减小导通电阻并保持导通电阻的稳定，提高ADC采样前端的线性度。  2、低抖动时钟驱动电路  高性能ADC中，时钟抖动要求很高，低抖动时钟驱动电路是设计难点。对于12bit精度要求来说，要求时钟抖动很小, 而一般时钟链路的抖动较大。本课题组将研究并优化新的低抖动时钟电路，它主要由预放大器和时钟链两部分组成。可以获得非常低的时钟抖动。  3、低功耗运算放大器技术  对于模拟电路来说，电源电压下降势必会导致可以处理的信号摆幅下降和相关参数如增益、线性度等的下降。在低电压下如何提高运算放大器的性能，在保证性能的情况下如何降低功耗和减少面积将是新工艺下运算放大器设计中最具挑战性的问题。  4、高性能ADC的数字后台校准技术  工艺的匹配度决定了电容的匹配精度。原理上，流水线ADC精度只能达到10bit左右，很难实现12bit及以上的精度。本课题组研究了基于相关算法的自适应数字后台校准，用来校准由于电容失配和运算放大器增益所引起的精度误差。可以使精度提高到12bit以上。  5、高性能ADC测试技术  对于高性能ADC，可以采用差分输入的纯正弦波得到谐波失真极低的输入和抖动很小的时钟，从而降低它们对ADC性能的影响。但高速输出数字信号在引出芯片时会发生一定的延时失配导致逻辑分析仪采样困难。  对这一难点本课题组考虑一些可测性设计，将数字输出暂存在片上存储器中，对所有样本采样变换后，再读出数据，进行快速傅立叶变换（FFT） 的信噪比分析。或者加宽数据宽度，以降低输出数据率。由此，提高测试的准确性，便于有效的电路测试分析。  1.3.2 创新点  1、基于相关算法的自适应数字后台校准  本课题拟提出一种基于多bit/级的数字后台校准算法。由于引入更明确的误差调制信号，因而其解调过程简单；无需采用蝶型随机单元，简化了数字校准电路的结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  2、采样开关技术  本课题拟提出基于混合信号CMOS工艺的新的采样开关技术，解决采样线性度差的缺点，克服传统采样开关衬底结电容对采样线性度的影响。提高高精度采样的输入信号带宽。  3、低功耗运算放大器技术  本设计中的新型运算放大器将采用多级带增益自举和嵌套米勒补偿技术以及动态CLASS-AB输出技术，可以在低电压和低功耗下获得大的带宽增益和输出摆幅。  
65nm 12bit高性能ADC IP核产业化技术攻关的课题研究的总目标和创新点？		一、趋势判断和需求分析  数模混合集成电路是通信系统和消费类电子产品的共性技术和核心技术。其核心是模数转换器（Analog-to-Digital Converter，ADC）。高性能ADC技术和产品始终是国际工业界和学术界讨论的热点课题。按照转换速度和精度的综合指标，ADC可以分为不同性能档次。  1、低速高精度ADC的速度为10KHz-100KHz，精度为14bit-24bit，一般应用于高保真音响、高精度信号测量、窄带无线通信等领域。通常采用过采样率技术。强调高精度。  2、超高速中等精度ADC的速度为500MHz-4GHz，精度为6bit-8bit。一般应用于数据通信、短距离无线通信以及数据采集等领域。通常采用全并行、折叠内插技术。强调高速度。  3、高速高精度ADC的速度为20MHz-100MHz，精度为10bit-14bit。一般应用于宽带移动通信、雷达、射频测量、HDTV及平板显示等领域。通常采用流水线技术，兼顾速度和精度。  本课题拟开发的是高速高精度ADC，其综合性能好，应用面宽。但设计难度大，技术门槛高。国际大公司将之视为核心技术。由于此类高性能ADC军民兼用，国外对中国施行严格出口许可管制。鉴于高速高精度ADC的战略地位，国家科技重大专项将无线通信基站和雷达用100MHz 14bit的高性能ADC列为重点，支持共性集成电路技术开发。  本课题拟在国家科技重大专项的基础上，根据宽带移动、手机电视、无线局域网等需求，采用65nm CMOS工艺，开发适于SoC嵌入应用的50MHz 12bit低功耗高性能ADC IP核技术。  下面简要分析国内外相关技术现状、应用需求和本课题技术的先进性。  1.1 国内外现状、水平和发展趋势  1.1.1 国际高速高精度ADC IP核技术现状、水平和发展趋势  针对宽带通信和移动电视的低功耗嵌入应用要求，国际上高速高精度ADC IP核的发展趋势是跟随SoC，开发90nm-65nm IP核。表1归纳了最近2-3年在集成电路领域顶尖国际会议和期刊上发表的研究最新成果。基于90nm和65nm的10bit-14bit高性能ADC设计。  表1 国外90nm-65nm 10-14bit ADC IP核的最新性能     归纳而言，其中的主流单项技术包括增加冗余流水线、OTA共享、免采样保持、低功耗运算放大器、数字校准、多bit级流水线和全差分过零比较器等。针对不同应用，采用不同的技术组合。在保证性能的情况下，尽量减少功耗，以利于IP核的嵌入应用。  90nm设计种类较多，新技术组合丰富，65nm设计技术相对单一。这和工艺的成熟度有关。设计电源电压为1.0v-1.2v；精度多为10bit，11bit-12bit不多。11bit及以上设计均采用数字校准；速度大多在20MHz-100MHz，更高采样率通过时间交错技术来实现；大多数设计的功耗在30mW以内，适合低功耗的应用要求。  国际上，高性能混合信号IP核的主要供应商包括Silicon & Software Systems、Chipidea、Alvand等。更多信息可以查阅http：//www.design-reuse.com/。  1.1.2 国内12bit高速高精度ADC技术现状  国内研究单位近年来开始研究12bit高性能ADC的设计方法。发表的相关论文见表2。国内设计大多采用0.18um CMOS工艺。采用的单项技术基本是：采用双层增益自举的折叠共源共栅放大器，栅压自举的采样开关，2.5bit MDAC，OTA共享、免采样保持放大器、按比例缩小、动态比较器、电流调制功耗缩放和开关运放等。  但国内大部分论文都只给仿真结果，无法验证设计的有效性。国内与国外相比，高性能ADC的设计水平和工艺差距很大。  表2 近年来国内11bit-14bit高速高精度ADC论文     国内工业界开发ADC IP核的主要是集成电路制造公司和设计服务公司，如芯原微电子、成都登巅、中芯国际和华虹NEC等。  目前所开发的ADC IP核的精度都不高于10比特。主要针对的是视频、音频用ADC。高速高精度ADC IP核没有。而工艺大多采用0.18um-0.13um（见表3）。65nm CMOS上的ADC IP核几乎没有。  表3 公开发布的国内工业界开发的ADC IP核性能     1.1.3 本课题团队的相关基础  本课题责任单位芯原微电子（上海）有限公司成立于2001年，专注于在多媒体、语音和无线通信等广大的应用市场领域提供专业的SoC设计服务、业内标准的半导体IP以及可升级的ASIC全包服务。为更好地支持客户的芯片设计，公司自主开发了一系列具有自己独立产权/版权的IP，包括各种模拟和数字信号转换器ADC/DAC，有高速、高分辨率、低功耗等各种IP，依据其在高速高精度ADC方面的核心技术和专利，已开发出80MHz-160MHz 10bit高性能低功耗ADC IP技术，并在境内65-90nm CMOS工艺完成了大量各种类型的IP核开发。  本课题合作单位复旦大学在过去十年长期注重高速、中高精度ADC技术的研究，取得了重要进展和突破，技术在国内处于领先地位。在低功耗设计方面，达到了国际先进水平。  这些技术为本课题开发50MHz 12bit ADC IP核打下了基础，提供了技术可行性依据。  1、针对视频应用的80MHz-160MHz 10bit ADC IP核（芯原微电子）  基于0.13um CMOS工艺的核心技术  （1）低功耗双通道ADC。指标为：采样率80MHz、精度10bit、电源电压1.3v、差分输入1.0Vp-p、IQ通道串扰-40dB  （2）单通道ADC。指标为：采样率160MHz、精度10bit、电源电压3.3v/1.2v、差分输入2.0Vp-p、SNR 59dB（输入1MHz）、THD 62dB（输入1MHz）、DNL ±1.5LSB、INL ±3LSB  2、针对多种应用的65nm-90nm数模混合信号IP核（芯原微电子）  基于65nm-90nm CMOS工艺的核心技术  （1）12bit 1MHz 应用于audio的Delta Sigma ADC  （2）24bit 1MHz 应用于audio的Delta Sigma DAC  （3）存储器SRAM（8k32）、锁相环PLL（500MHz-900MHz）、电源电路Power Regulator、高速接口USB2.0 PHY等多种数模混合信号IP核  3、针对手机电视应用的40MHz 11bit低功耗ADC IP核（复旦大学）  图1a为1.5bit级流水线结构ADC，采用共享OTA、新型OTA等低功耗技术。其综合品质因素FoM为0.05。  图1b为2.5bit级流水线结构ADC，采用共享OTA、免采样保持等低功耗电路技术。FoM为0.07（ISCAS论文）。  两款ADC IP核设计均采用0.18um CMOS实现。目前，国际上同类技术的FoM值最低为0.2。我们设计的低功耗水平优于国际最新技术。           （a）1.5bit级结构ADC版图照片及动态性能仿真   （b）多bit级结构ADC版图及动态性能仿真  图1 用于手机电视的低功耗40MHz 10bit ADC IP核  1.1.4 结论：本课题技术定位国际先进，团队技术互补，国内领先  本课题定位为高性能先进工艺的IP核开发。芯原微电子作为国内知名IP提供商，以提供完整、专业的设计服务为根本，以IP核发展和应用为基础，来提高行业竞争优势，策略性地选择一系列IP进行研发，对包括高性能ADC在内的各种数模混合IP模块有大量的研发经验。  对于IP的产业化，芯原微电子作为专业第三方IP提供商有其优势，其主营业务就是IP研发与推广。相比主营方向为某个特定应用的芯片开发商，独立第三方研发和推广IP的模式更有利于产业化。同时，芯原微电子和国内外各集成电路制造商有良好的合作关系，在最先进工艺节点上始终走在最前沿，例如65nm IP核，芯原微电子的研发基本与集成电路制造商的工艺研发同步。  从电路技术而言，复旦大学作为高校，拥有集成电路领域唯一的国家重点实验室，在创新技术方面有其优势。本课题将综合采用国际主流的先进技术和自主的创新技术（如多bit级流水线、基于比较器的流水线、OTA共享、低电压运算放大器、数字后台校准、免采样保持、全差分过零点比较器等），开发50MHz 12bit高性能低功耗ADC IP核。其综合性能定位国际最新水平。  本课题将结合芯原微电子在IP核产品开发和应用，复旦大学在电路技术研究的各自擅长，结合芯原微电子在65nm数模混合信号设计先期积累的经验，复旦大学在40MHz 11bit高速、高精度、低功耗ADC的创新技术优势，开发出本课题目标设定的50MHz 12bit高性能、低功耗ADC IP核。因此，该研发组合具有相对的优势。实现本课题开发目标是实际可行的。  1.2 经济建设和社会发展需求  1.2.1 本课题ADC IP核是移动通信和数字电视SoC的共性技术  本课题拟开发的50MHz 12bit高性能低功耗ADC IP核是应用于新一代无线通信和消费电子系统，如移动电视、宽带移动和无线网络等领域SoC的高性能数模混合集成电路共性技术，市场前景看好。本课题的成功实施将对推动相关产业发展起到重要的支撑作用。下面就本课题可以应用的领域进行简要的市场和技术需求分析。  1、手机电视芯片中的应用  自去年移动电视标准确定后，移动电视保持了强劲发展势头。赛迪资讯的预测（图2）表明，2012年将有接近1亿3千万的用户。而移动电视将成为手机的必备功能，市场前景看好。     图2 2008－2012年中国手机电视市场销售量预测（数据来源：赛迪资讯）  图3所示为手机电视SoC的功能框图。其中，使用了一颗50MHz 12bit ADC IP核，通过可以时分复用该IP核，可以满足I/Q两路25MHz 12bit模数信号转换，具备了低功耗特点。     图3 手机电视SoC系统框图（来源：ADI公司）  2、新一代宽带移动通信和无线网络中的应用  宽带移动终端是另一个有着巨大需求的应用领域。从市场需求来看，随着客户对通信数据率和通信质量要求的不断提高，新一代宽带移动终端将逐步替代目前的2G/3G手机。更新市场空间可观，将达上亿数量。  以新一代无线网络WiMax/WLAN（802.11n）为例，In-Stat的统计数据显示（图4），无线数字城市的兴起将带动Wi-Fi消费电子市场强劲增长。预计2012年，全球Wi-Fi的市场总值将达到190亿美元。WiMAX芯片市场也会从2006年30万片发展到2011年2100万片。     图4 2006-2012年全球Wi-Fi行业市场预测（数据来源：In-Stat）  图5所示为无线终端SoC接收通道。新一代宽带移动和无线网络芯片（LTE/WiMax/WLAN）对内嵌ADC的精度要求是80MHz 12bit，本课题ADC IP核的核心技术可以覆盖这一应用要求。     图5 无线数字通信接收SoC的基本结构  1.2.2 高性能IP核是支撑先进工艺线量产的关键因素  迄今为止，集成电路的发展依然遵循着“摩尔定律”。英特尔等公司继推出量产的45nm CPU芯片后，今年下半年将推出32nm产品。DRAM和FPGA也采用先进CMOS工艺以提高产品性价比。专用产品工艺稍落后于标准产品。但依然迈入90nm，部分产品尝试65nm工艺。  近年来，本土集成电路制造公司稳健崛起，国内工艺水平与国际差距有所缩小。但与国际先进工艺相比，仍相差两代。即中芯国际主流工艺为0.13um。90nm工艺开始量产，65nm工艺即将研发成功。  但真正的问题还不仅在于工艺落后两代，更是中芯国际65nm工艺线由于缺乏效应的IP核，阻碍了设计客户及时使用其65nm工艺生产SoC产品。65nm的产能不足又将进一步影响中芯国际工艺的成熟和升级。  从这个角度，开发65nmIP核是当务之急。本课题拟开发的高性能ADC IP核将有助于拉动本土先进集成电路工艺线的量产。  1.2.3 高性能IP核开发符合自主创新战略，利于高水平人才培养  从0.18um过渡到65nm，IP核，尤其是高性能数模混合信号IP核，设计方法有很大改变，如必须考虑可制造性设计（DFM）问题，考虑低电压设计问题等等。这些设计挑战会激发设计技术的创新。另外，高性能数模混合信号IP的应用将大大提高SoC产品的技术附加值，提高系统产品的核心竞争力，符合国家科技创新带动产业结构转型和产品升级。  高难度的数模混合信号设计，也有利于我们培养高水平的设计人才，提升我们国家在数模混合信号集成电路设计领域的科研水平。产生很好的社会效益。  1.2.4 芯原微电子在国内集成电路产业链中扮演的角色  芯原微电子成立于2001年8月，作为ASIC设计代工供应商，为客户提供设计服务和一站式服务，包括设计、芯片生产、封装、测试和出货。2002到2008年间，芯原微电子立足国内，已经向中芯国际（SMIC）、宏力（GSMC），先进（ASMC）和上海华虹NEC提供了半导体标准设计平台，技术涵盖65nm、90nm、0.13um、0.15um、0.18um、0.25um、0.35um和0.6um。  芯原微电子更多立足国内集成电路制造商开发大量IP。更多针对国内客户，在无线通信、多媒体和VoIP市场领域满足客户对低成本SoC的要求，提供从规格定制到量产的“一站式”增值服务。在下一波先进工艺技术来临时，芯原微电子将会越来越多地与本土厂商展开深入合作。  1.3 科学技术价值、特色和创新点  1.3.1 本课题的科学技术价值  本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。  1.3.2 本课题的特色  本课题的特色在于：开拓国内在65nm工艺线上开发12bit高性能ADC IP核的先河，填补国内相关技术空白，凸现自主创新能力，提升数模混合集成电路设计水平，提高SoC核心竞争力。  另一个特色是：本课题IP核针对手机电视，完成50MHz 12bit高性能低功耗ADC IP核的产业化技术攻关。但该技术也是其他应用产品的共性技术。课题结束后，可以根据应用适当扩展，将本课题技术沿用到新一代宽带移动核无线局域网等其他应用领域。  1.3.3 本课题的设计创新点  1、低抖动时钟电路：本课题将研究新的时钟驱动电路，以获得非常低的时钟抖动。  2、低功耗运算放大器：电源电压下降势必会导致信号摆幅下降和增益、线性度等的恶化。本课题将研究新的低电压运算放大器，在保证性能前提下，解决功耗和面积综合优化。  3、免采样保持的宽带高精度采样电路：本课题将研究不带采样保持结构的采样前端以降低功耗，采用新的时序，使得第一级兼带采样功能，提高采样前端的线性度。  4、自适应数字后台校准：本课题将研究新的算法，引入更明确的误差调制信号，简化解调过程，简化硬件复杂度。  二、研究内容和技术关键  2.1 总体目标  本课题的总体目标：采用65nm CMOS工艺，实现适于手机电视的50MHz 12bit的低功耗高性能ADC IP核。兼顾低电压、低功耗、高速、高精度和小面积等。  总体技术路线：通过系统架构确定电路模块指标；通过先进设计方法研究，完成高性能ADC芯片设计；通过MPW流片和高速高精度数模混合信号测试技术开发，完成芯片性能和功能测试，验证IP核性能；根据手机电视SoC应用需要，完成ADC的IP化应用技术。  2.2 主要内容  2.2.1 高性能低功耗ADC的总体结构  流水线ADC具有高速、高精度和低功耗的折中性能。不同级数和每级不同位数的流水线ADC具有不同的功耗特点，对ADC中的运算放大器等关键电路的性能要求不同。研究流水线结构中各级电路所引入的各种非理想误差，特别是在新工艺、低电压工作时，由于运放增益和摆幅下降，不完全建立和增益不够所导致的运放增益变化引起的严重的非线性影响，需要建立误差模型。  本课题研究高性能ADC的行为级建模仿真，结合数字校准算法，研究实现高速中高精度ADC的系统结构方案，从功耗、速度、精度、带宽、复杂度、面积等方面折中考虑，选择最优系统结构，降低对运算放大器等电路的性能要求，并提出合适的关键模块结构，以适应整体性能要求。  2.2.2 数字后台校准技术  流水线ADC的精度和SFDR受限于电容匹配。电容匹配误差主要由工艺匹配度决定。如果不解决电容匹配，流水线ADC只能达到10bit左右精度。随着电源电压下降和工艺尺寸减小，高增益运算放大器的实现难度将加大，运放有限增益对SFDR的限制也将变得显著。  对电容匹配误差以及运放有限增益的补偿主要通过数字校准方法。目前国际上主流技术是数字后台校准，通过随机信号对误差进行调制，并在数字域进行解调以提取误差信息，进行修正。  本课题研究基于多bit/级的数字后台校准算法，其基本原理是在多bit/级的余量增益电路中，根据信号幅度的差异注入受控的随机数调制信号，以防止校准信号影响冗余输出幅度；通过动态元件匹配（DEM）方式将注入信号混入输出中；在数字域进行误差的相关解调、滤波，并对数字输出进行误差修正。本算法和现有国际上数字后台校准相比，引入了更明确的误差调制信号，简化了DEM结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  2.2.3 高性能低功耗运算放大器  随着工艺技术进步到65nm工艺，电源电压下降，MOS管本征增益变小，栅氧化层变薄，漏电明显增加，高增益、宽带、低功耗运算放大器成为高性能ADC的一个瓶颈。提高增益、输出摆幅和线性度是运算放大器重要指标。针对50MHz 12bit基于运算放大器结构的流水线ADC，采用多级带嵌套补偿技术和class-AB输出技术的运算放大器已成必然，采用创新方法，在保证功耗不增加的情况下提高带宽，在增益不下降的情况下增加输出摆幅是本课题研究的重要内容。  2.2.4 免采样保持的前端设计  运算放大器一直是流水线ADC中最占功耗的关键模块，减少运算放大器个数是降低ADC功耗最有效的方法。本课题拟采用不带采样保持前端结构，这样可以消除整个流水线结构中最大消耗功耗的一个模块。然而由于采样保持的不曾在，输入端会有抖动误差和孔径误差，影响ADC的有效精度。本课题拟采用将第一级和采样保持级结合在一起的方法，通过改变时序消除输入端抖动和孔径误差。先通过系统建模，确定模块结构和时序，然后确定电路选取并实现。  2.2.5 多比特级流水线结构和运算放大器共享技术  电路在现有1.5bit级结构和2.5bit级流水线结构的基础上，深入研究不同的子结构，多bit级技术可以有效提高线性度，比多个1.5bit级联更节省功耗。采用采样多bit级结构和级间运算放大器共享结构以达到最少的运算放大器个数，从而达到更低的功耗和更小的面积。  2.2.6 片上低抖动时钟电路  ADC输入信号频率增加对电路的最大挑战之一在于时钟抖动。为达到高信噪比，采样时钟的孔径抖动必须满足非常苛刻的要求。本课题分析电源噪声、热噪声、高频信号干扰等对时钟电路的影响，建立时钟电路的噪声源仿真模型；优化时钟预放大器和时钟链结构。针对应用要求，设计时钟占空比可调电路，降低高性能ADC对应用系统的要求，使所设计产品更具竞争优势。  2.2.7 芯片后端设计与仿真研究  对于高性能ADC设计来说，后端版图的寄生效应对总体性能影响很大。本课题重点研究合理、精细的版图布局，以得到最佳的器件匹配性能，降低信号干扰和寄生效应。本课题拟研究版图后仿真的电路性能验证方法，开发基于行为级模型、电路网表和版图提取参数的混合层次仿真方法，克服现有版图性能后仿真的难点，提高仿真效率。  2.2.8 高速高精度芯片性能测试技术  本课题研究高性能ADC测试及可测性设计。研究基于仪表的高速、高精度ADC性能测试方法，掌握高频信号输入时的动态参数测试技术。研究高速电路板的设计方法，内容包括低失真的信号变换和耦合；ADC输入端的阻抗匹配；设计测试板电路低抖动时钟传输路径；设计稳定的片外基准电压等。  2.3 技术关键及创新点  2.3.1 技术关键  1、消除采样保持的宽带高精度前端设计  本课题组研究不带采样保持器结构的采样前端，通过改变时序操作，使得第一级兼带着采样功能，输入信号端采用基于混合信号CMOS工艺的采样开关技术，采用并优化自主创新的采样开关结构。新技术可以较好地消除大尺寸采样开关中较严重的体效应及非线性结电容的影响，减小导通电阻并保持导通电阻的稳定，提高ADC采样前端的线性度。  2、低抖动时钟驱动电路  高性能ADC中，时钟抖动要求很高，低抖动时钟驱动电路是设计难点。对于12bit精度要求来说，要求时钟抖动很小, 而一般时钟链路的抖动较大。本课题组将研究并优化新的低抖动时钟电路，它主要由预放大器和时钟链两部分组成。可以获得非常低的时钟抖动。  3、低功耗运算放大器技术  对于模拟电路来说，电源电压下降势必会导致可以处理的信号摆幅下降和相关参数如增益、线性度等的下降。在低电压下如何提高运算放大器的性能，在保证性能的情况下如何降低功耗和减少面积将是新工艺下运算放大器设计中最具挑战性的问题。  4、高性能ADC的数字后台校准技术  工艺的匹配度决定了电容的匹配精度。原理上，流水线ADC精度只能达到10bit左右，很难实现12bit及以上的精度。本课题组研究了基于相关算法的自适应数字后台校准，用来校准由于电容失配和运算放大器增益所引起的精度误差。可以使精度提高到12bit以上。  5、高性能ADC测试技术  对于高性能ADC，可以采用差分输入的纯正弦波得到谐波失真极低的输入和抖动很小的时钟，从而降低它们对ADC性能的影响。但高速输出数字信号在引出芯片时会发生一定的延时失配导致逻辑分析仪采样困难。  对这一难点本课题组考虑一些可测性设计，将数字输出暂存在片上存储器中，对所有样本采样变换后，再读出数据，进行快速傅立叶变换（FFT） 的信噪比分析。或者加宽数据宽度，以降低输出数据率。由此，提高测试的准确性，便于有效的电路测试分析。  2.3.2 创新点  1、基于相关算法的自适应数字后台校准  本课题拟提出一种基于多bit/级的数字后台校准算法。由于引入更明确的误差调制信号，因而其解调过程简单；无需采用蝶型随机单元，简化了数字校准电路的结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  2、采样开关技术  本课题拟提出基于混合信号CMOS工艺的新的采样开关技术，解决采样线性度差的缺点，克服传统采样开关衬底结电容对采样线性度的影响。提高高精度采样的输入信号带宽。  3、低功耗运算放大器技术  本设计中的新型运算放大器将采用多级带增益自举和嵌套米勒补偿技术以及动态CLASS-AB输出技术，可以在低电压和低功耗下获得大的带宽增益和输出摆幅。  
CMMB移动电视单芯片SoC接收系统解决方案的课题研究的总目标和创新点？		本课题总体目标为：单芯片CMMB接收SoC芯片的研发及其系统解决方案的产业化。  主要创新点如下：  ● 国内第一个完全自主产权的单芯片方案。基带解调器与调谐器两大模块均是自主研发，是国内同类型公司中的第一家。  ● 采用单次变频的零中频架构，调谐器的功耗可低至100mW；分时工作模式下可低至10mW。而国际主流产品的功耗为150mW左右。  ● 采用数字补偿技术补偿调谐器的非理想特性，成品率更高，性能更稳定。  ● 解调算法采用创新的信道估计方法，可以提高接收机在弱信号及移动信道下的性能。与市场已有方案相比，信噪比门限约提高0.2~1dB，增强了现场接收效果。在单频网环境下，本方案的效果将更加突出。  ● 芯片内部集成自主拥有的32-bit RISC CPU，大大方便应用程序开发也便于控制芯片整体成本，保证了本芯片性价比较优势。目前竞争对手普遍采用8-bit CPU，这种设计方法在CPU的处理能力和功能扩展上均有所欠缺，如其未来采用ARM7等外购的32Bit CPU，则其芯片成本控制将不如本芯片。  项目研发的主要内容包括：  * CMMB硅调谐器的芯片架构研究及其电路实现。  * CMMB基带解调器的算法/芯片架构及其电路实现。  * 单芯片CMMB接收芯片的开发，即在一个芯片上集成CMMB调谐器和解调器，完成相关配合与隔离的设计。  * 采用本项目的SoC芯片，与现有手机厂商迅速配合应用系统解决方案的设计，并共同推出基于本项目芯片的CMMB电视手机。  项目开发所涉及的关键技术包括：  1. 调谐器芯片的功耗优化。在系统架构、电路实现、版图实现等多方面进行功耗的优化。通过降低低噪声放大器、混频器、基带滤波器、压控振荡器等模块的功耗，将功耗压缩至约100mW。  2. CMMB解调算法的优化。通过创新的时频结合信道估计算法，与传统的频域二维维纳滤波方法相比，信道估计的准确度大大提高。从而使得本方案的接收性能明显优于竞争对手方案。  3. 调谐器的数字补偿算法。  
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题研究的总目标和创新点？		1、研究目标：      目标是抓住LCD TV电源IC全面技术升级的机遇，打破国外在高端电源控制芯片领域方面的垄断，通过项目研究出具有自主知识产权的创新的电源控制芯片和系统解决方案，为我国家电企业解决传统LCD TV电源IC存在芯片依赖进口的问题，增强我国液晶电视的品质和价格竞争力，体现IC产业与整机产业的联动发展，进一步完善产业链，从而提升我国在家电产业及相关机电产品的整体国际竞争力。同时也以先进的电源IC管理芯片，努力为推动上海集成电路设计产业持续发展做出积极贡献。具体目标体现在以下方面：      1.1、该项目成果将完全自主创新的知识产权转化为经济效益达1千4百万元人民币的销售目标；      1.2、该项目成果中，公司将申请3个自主知识产权的专利，填补我国在液晶电视电源IC产业链的空缺；      1.3、该项目电源控制芯片，用其自主开发的“GreenEngineTM”技术，待机功耗小于0.3W，满足美国能源之星各项规定、欧盟能源之星标准、中标认证及“十一五”规划提出的各项节能标准和环保指标；      1.4、该项目成果具有高度的兼容性，可靠性和安全性，符合所有安规，满足不同顾客、不同市场在品质上的要求；      1.5、该项目成果体现体积小，重量轻，结构紧凑要求，充分满足整机厂家降低成本的考虑；      1.6、该项目成果满足测试要求，可安全地集成到顾客的设计中，可在短期内实现IP产业化；      1.7、该项目成果具有国际竞争力，芯片采用无铅制程，符合ROHS等各项绿色环保要求；  2、研发主要内容：      液晶电视向来是轻、薄、美观的代名词，许多消费者在购买液晶电视的时候，都考虑把它挂在墙上观看，既节省空间，又美观大方，与现代家居简洁的风格相得益彰。内置电源已经成为消费者购买液晶电视的硬性标准之一，如果没有合适的处理方式，把电源适配器放置在机体内部将不可避免地使得机内温度提升，不仅存在安全隐患，还直接影响到电视的正常运转。另外，内置电源还可能引起图像的亮点干扰。这主要是因为电源会对电路产生诸多的干扰作用。随着技术和生产工艺的进步，成本的下降，今后的液晶电视更会向大尺寸发展，而实际上，从技术角度来讲，由于大尺寸液晶电视的功耗较大，要实现电源内置，比小尺寸存在着更大的困难。针对LCD TV的以上使用特性，昂宝电子凭借在电源管理领域上的多项专利技术，成立专门对LCD TV电源IC解决方案的项目研究小组，该项目所研究的是高集成、高性能、低功耗、低成本、节能环保型LCD TV电源IC，包括核心电源管理芯片和整个电源管理系统解决方案。  3、主要创新点：  以技术的力量突破液晶电视电源下列应用瓶颈：  3.1、要求低待机功耗      随着绿色电源的兴起，面对各个国际能源机构提出的节能标准，待机功率成为最主要的衡量指标之一。在待机条件下，开关模式变换器可能消耗相当大的功率。主要是在开关模式变换器的各种部件处的能量损耗，例如电源开关、变压器、电感和缓冲器等，这些损耗随着开关频率增大而增大。降低待机功耗，应着眼于开关频率的控制。传统的开关模式变换器使用振荡器来产生开关频率，基于输出负载的大小来调制开关频率，但在一定的电压下降低开关频率可能会导致磁芯饱和的问题，这是传统技术的局限性及不稳定性。项目小组将使用昂宝电子资助知识产权平台“GreenEngineTM”来为LCD－TV降低待机功耗研发解决方案。即当输出功率小于设定的临界值以后，控制器根据输出功率的大小间歇式地停止输出驱动信号但保持开关频率不变，这样可以很大程度上地降低待机功耗。待机功耗的降低程度取决于间歇时间的长短。该解决方案可在各种负载条件下自动调制间歇时间来调节开关输出频率，这种技术可以完全避免轻载情况下的磁芯饱和的问题，提高电源变换器的稳定性。  3.2、排除电磁干扰      由于LCD－TV内置开关电源，开关频率及其谐波会引起电磁干扰（EMI）问题，影响电视的效果。为抑制EMI，传统开关模式电源变换器需要通过时钟抖动来经常性改变开关频率。现有的各种控制技术有成本高、调整频率范围有限及设计难度高等不足。项目组将在“GreenEngineTM”为LCD－TV抗干扰技术进行研发改进。从而避免开关模式电源变换器中固定频率和谐波上的强单音信号，并可根据EMI的要求来提供频率变化。更有效的减小开关模式电源变换器的电磁干扰。  3.3、有效散热      LCD-TV的轻、薄特点也代表了内部空间有限，如何散热是个重要问题，项目组设计的解决方案是通过提升大功率开关电源IC使用效率来降低电源发热量，并且把AC/DC适配器的控制芯片，功率因数校正芯片和逆变器控制芯片也集成在一块板上，这样可使结构更紧凑，并节省成本和空间。  3.4、在异常条件下安全使用      前文已提到由于美国加州能源委员会(CEC)等环保条例的硬性规定，交换式技术势必成为未来主流，大多数电子设备，都是采用开关电路，将电网提供的85V～275V交流电转换为电子设备所需要的直流电压。由于开关电路在启动期间，开关电源变换器的输出电压通常低于用于正常工作的输出电压，反馈环路可以迫使电源变换器输送额外电流并且因此输出额外功率到输出端，结果，变压器绕组电流可能迅速升高到非常高的水平，这将使变压器发生饱和，从而损坏转换器系统，对电子产品造成安全隐患，容易引发触电、起火等事故。因此电源电路还需要各种部件控制器来提供过电压保护（OVP-over voltage protection）、过温度保护（OTP-over temperature protection）和过电流保护（OCP-over current protection）。而传统OCP使用的是单一阈值水平，通常不能保护某些特殊工作条件下的开关电源变换器。对于价值高并且要求产品轻、薄的LCD－TV来说，项目小组将在“GreenEngineTM”平台上来对LCD TV在非正常多级阈值的工作状态下研究开发用于电流限制和系统切断两者的解决方案。该解决方案可提高系统的灵活性、可靠性和安全性。  
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题研究的总目标和创新点？		本项目的研究目标是:研发一款能应用于多个领域的、带一次可编程存储器(OTP—One-Time Programming)的且符合蓝牙2.0国际标准的通用蓝牙单芯片，并使之产业化。      本项目的最大特色是：针对目前蓝牙越来越多的应用领域和越来越大的市场需求，开发一款可应用于多个领域的一次可编程蓝牙单芯片，通过编程来适用于不同的应用，以尽快地占领市场，尽快地实现产业化。      无线通讯的单芯片SoC集成了射频, 模拟AD/DA, 数字调制/解调, 数字基带处理单元、32位RISC、控制单元和各种外围接口电路像 UART, PCM, I2C等丰富、复杂的硬件资源外，它还应该包括底层软件和应用软件。除了这些以外, 和芯片硬件同样重要的嵌入式软件对硬件成本的影响往往被忽视. 嵌入式软件对于硬件的影响除了CPU的速度以外就是存储器了, 软件所需要的动态和静态存储器是影响芯片性能和成本的重要因素之一。     传统上的嵌入式软件存储器常规有三个可能性： 1）内置ROM的存储架构：即片上集成RAM+ROM;外挂EEPROM。 2）内置Flash的存储架构：即片上集成RAM+Flash;不需要外挂存储器。 3）外置Flash的存储架构：即片上集成RAM;外挂Flash。这三者的比较见下表：                      内置ROM    内置Flash    外置Flash  成本                 低          非常高         非常高  灵活性               低          高             非常高  产品良率             高          低             N/A  市场响应速度         非常慢      快             快  防复制               非常好      差             非常差  芯片面积             中          小             大  工艺要求             CMOS      特殊工艺        N/A  外置EEPRON         需要       不需要          不需要  本项目的主要研究内容为：  1)创新性的OTP硬件架构：在蓝牙2.0的基础上采取在片上集成多种存储器的方法, 即将RAM、ROM和所谓OTP（One-Time-Programmable）功能，即一次编程功能存储器用CMOS工艺集成到同一颗芯片里面，我们称之为内置OTP。它与上面三种方法的比较见下表：                  内置OTP    内置ROM    内置Flash    外置Flash  成本             低          低          非常高        非常高  灵活性           高          低          高            非常高  产品良率         高          高          低            N/A  市场响应速度     快          非常慢      快            快  防复制           非常好      非常好      差            非常差  芯片面积         小          小          中            大  工艺要求         CMOS      CMOS       特殊工艺      N/A  外置EEPRON     不需要      需要        不需要        不需要  2)创新性的OTP软件架构：  在RAM中存放运行数据；在ROM中存放Core BT Stack; 在OTP存储器中存放BT High Stack Application。  此架构为：* 代码存储空间由ROM和OTP构成。            * ROM中保存核心层代码（高速、通用、面对硬件）；            * OTP中存放高层协议软件和应用软件代码（低速、专用、多变）。  其特点是：* 存储结构灵活可变，可适应不同的应用；            * 从应用研发到批量生产无缝转换；            * 有效兼顾成本和应用灵活性；            * 低功耗；            * 快速Bug,Fix。  3）本项目的难点：全新的软、硬件架构。   其一，针对不同应用的蓝牙芯片，蓝牙单芯片的基板都是一样的，不同的应用可通过外部编程一次完成。  其二，方便、灵活，同时可大大节约产品的成本。      目前，蓝牙单芯片已应用于多个领域， 不同的应用需要不同的软件, 即使在同样的应用中也可以修改优化软件. 因此既可以灵活地变化软件, 又节省了芯片成本, 而且还加快了芯片在不同应用中的开发速度.  所以本项目的主要研究内容包括以下几个方面：  1）高集成度且符合蓝牙2.0国际标准的蓝牙单芯片的研究与实现；  2）OTP存储器和蓝牙2.0单芯片集成的研究与实现；  3）可编程接口的研究与实现；  4）本项目开发的可编程蓝牙单芯片应用于具体应用领域的应用软件的研究与开发；  5）产业化可能性研究。  本项目的创新点如下：  1）高集成度的蓝牙2.0单芯片；  2）OTP存储器和蓝牙2.0单芯片的集成；  3）可编程接口的研究；  4) 存储器中数据的可靠写进读出的研究；  5) 数据对于温度的可靠性, 数据对于射频工艺的可靠性的研究；  6) 软件在可编程和不可编程存储器中的最佳分割；  7) 不同的应用对于存储器速度的要求。  
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题研究的总目标和创新点？		1  课题研究的总体目标     本课题的目标是通过自主研发，采用先进的设计技术，研制开发出拥有自主知识产权的具有高安全性、高性能、小面积、低功耗特点的国家标准密码算法IP核,并成功应用于移动存储控制SoC芯片。使芯片的整体安全功能及性能达到国内领先水平，支持各类安全应用领域，形成具有市场竞争优势的产品。  2  主要内容及所需要解决的技术关键     2.1 国家标准密码模块SM1及SSF33算法IP研制       此为国家的两个标准数据加密分组算法模块，SM1模块支持通用和专用参数，密钥长度128/256比特可选，明文和密文长度均为128比特。SSF33模块支持密钥长度128比特，明文和密文长度均为128比特。        重点要解决算法实现中小面积、高性能及抗功耗及差分攻击。      2.2 国家标准密码模块SM2及RSA算法IP研制       RSA模块主要用于基于公共密钥加解密算法的各种应用，可以实现任意32~2048位的模乘和模幂运算。SM2是国家标准ECC身份认证安全模块，并在不同应用领域采用不同参数配置。        重点要解决算法实现中的低功耗及算法模块复用及应用参数下载的技术问题。      2.3 国家标准密码模块SM7及HRNG算法IP研制        SM7是国家标准杂凑算法，主要用于数据压缩及芯片完整性验证。HRNG模块是随机数发生器模块。      2.4 各算法IP接口设计        为成功应用于SoC中，需对接口进行标准设计，即能高效集成于内核为ARM或C*core的SoC平台上，也要便于其它平台的SoC应用。      2.5 各算法IP的安全性设计        充分研究密码算法的各类攻击性技术并从根本上解决算法设计的安全性问题。      2.6 各算法IP的底层驱动设计        为确保SoC应用，需对各算法IP充分验证并提供芯片级底层驱动设计。
65nm 12bit高性能ADC IP核产业化研究的课题研究的总目标和创新点？		一、趋势判断和需求分析  数模混合集成电路是通信系统和消费类电子产品的共性技术和核心技术。其核心是模数转换器（Analog-to-Digital Converter，ADC）。高性能ADC技术和产品始终是国际工业界和学术界讨论的热点课题。按照转换速度和精度的综合指标，ADC可以分为不同性能档次。  1、低速高精度ADC的速度为10KHz-100KHz，精度为14bit-24bit，一般应用于高保真音响、高精度信号测量、窄带无线通信等领域。通常采用过采样率技术。强调高精度。  2、超高速中等精度ADC的速度为500MHz-4GHz，精度为6bit-8bit。一般应用于数据通信、短距离无线通信以及数据采集等领域。通常采用全并行、折叠内插技术。强调高速度。  3、高速高精度ADC的速度为20MHz-100MHz，精度为10bit-14bit。一般应用于宽带移动通信、雷达、射频测量、HDTV及平板显示等领域。通常采用流水线技术，兼顾速度和精度。  本课题拟开发的是高速高精度ADC，其综合性能好，应用面宽。但设计难度大，技术门槛高。国际大公司将之视为核心技术。由于此类高性能ADC军民兼用，国外对中国施行严格出口许可管制。鉴于高速高精度ADC的战略地位，国家科技重大专项将无线通信基站和雷达用100MHz 14bit的高性能ADC列为重点，支持共性集成电路技术开发。  本课题拟在国家科技重大专项的基础上，根据宽带移动、手机电视、无线局域网等需求，采用65nm CMOS工艺，开发适于SoC嵌入应用的50MHz 12bit低功耗高性能ADC IP核技术。  下面简要分析国内外相关技术现状、应用需求和本课题技术的先进性。  1.1 国内外现状、水平和发展趋势  1.1.1 国际高速高精度ADC IP核技术现状、水平和发展趋势  针对宽带通信和移动电视的低功耗嵌入应用要求，国际上高速高精度ADC IP核的发展趋势是跟随SoC，开发90nm-65nm IP核。表1归纳了最近2-3年在集成电路领域顶尖国际会议和期刊上发表的研究最新成果。基于90nm和65nm的10bit-14bit高性能ADC设计。  表1 国外90nm-65nm 10-14bit ADC IP核的最新性能  归纳而言，其中的主流单项技术包括增加冗余流水线、OTA共享、免采样保持、低功耗运算放大器、数字校准、多bit级流水线和全差分过零比较器等。针对不同应用，采用不同的技术组合。在保证性能的情况下，尽量减少功耗，以利于IP核的嵌入应用。  90nm设计种类较多，新技术组合丰富，65nm设计技术相对单一。这和工艺的成熟度有关。设计电源电压为1.0v-1.2v；精度多为10bit，11bit-12bit不多。11bit及以上设计均采用数字校准；速度大多在20MHz-100MHz，更高采样率通过时间交错技术来实现；大多数设计的功耗在30mW以内，适合低功耗的应用要求。  国际上，高性能混合信号IP核的主要供应商包括Silicon & Software Systems、Chipidea、Alvand等。更多信息可以查阅http：//www.design-reuse.com/。  1.3 科学技术价值、特色和创新点  1.3.1 本课题的科学技术价值  本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。  1.1.2 国内12bit高速高精度ADC技术现状  国内研究单位近年来开始研究12bit高性能ADC的设计方法。发表的相关论文见表2。国内设计大多采用0.18um CMOS工艺。采用的单项技术基本是：采用双层增益自举的折叠共源共栅放大器，栅压自举的采样开关，2.5bit MDAC，OTA共享、免采样保持放大器、按比例缩小、动态比较器、电流调制功耗缩放和开关运放等。  但国内大部分论文都只给仿真结果，无法验证设计的有效性。国内与国外相比，高性能ADC的设计水平和工艺差距很大。  表2 近年来国内11bit-14bit高速高精度ADC论文     国内工业界开发ADC IP核的主要是集成电路制造公司和设计服务公司，如芯原微电子、成都登巅、中芯国际和华虹NEC等。  目前所开发的ADC IP核的精度都不高于10比特。主要针对的是视频、音频用ADC。高速高精度ADC IP核没有。而工艺大多采用0.18um-0.13um（见表3）。65nm CMOS上的ADC IP核几乎没有。  表3 公开发布的国内工业界开发的ADC IP核性能  1.1.3 本课题团队的相关基础  本课题责任单位芯原微电子（上海）有限公司成立于2001年，专注于在多媒体、语音和无线通信等广大的应用市场领域提供专业的SoC设计服务、业内标准的半导体IP以及可升级的ASIC全包服务。为更好地支持客户的芯片设计，公司自主开发了一系列具有自己独立产权/版权的IP，包括各种模拟和数字信号转换器ADC/DAC，有高速、高分辨率、低功耗等各种IP，依据其在高速高精度ADC方面的核心技术和专利，已开发出80MHz-160MHz 10bit高性能低功耗ADC IP技术，并在境内65-90nm CMOS工艺完成了大量各种类型的IP核开发。  本课题合作单位复旦大学在过去十年长期注重高速、中高精度ADC技术的研究，取得了重要进展和突破，技术在国内处于领先地位。在低功耗设计方面，达到了国际先进水平。  这些技术为本课题开发50MHz 12bit ADC IP核打下了基础，提供了技术可行性依据。  1、针对视频应用的80MHz-160MHz 10bit ADC IP核（芯原微电子）  基于0.13um CMOS工艺的核心技术  （1）低功耗双通道ADC。指标为：采样率80MHz、精度10bit、电源电压1.3v、差分输入1.0Vp-p、IQ通道串扰-40dB  （2）单通道ADC。指标为：采样率160MHz、精度10bit、电源电压3.3v/1.2v、差分输入2.0Vp-p、SNR 59dB（输入1MHz）、THD 62dB（输入1MHz）、DNL ±1.5LSB、INL ±3LSB  2、针对多种应用的65nm-90nm数模混合信号IP核（芯原微电子）  基于65nm-90nm CMOS工艺的核心技术  （1）12bit 1MHz 应用于audio的Delta Sigma ADC  （2）24bit 1MHz 应用于audio的Delta Sigma DAC  （3）存储器SRAM（8k32）、锁相环PLL（500MHz-900MHz）、电源电路Power Regulator、高速接口USB2.0 PHY等多种数模混合信号IP核  3、针对手机电视应用的40MHz 11bit低功耗ADC IP核（复旦大学）  图1a为1.5bit级流水线结构ADC，采用共享OTA、新型OTA等低功耗技术。其综合品质因素FoM为0.05。  图1b为2.5bit级流水线结构ADC，采用共享OTA、免采样保持等低功耗电路技术。FoM为0.07（ISCAS论文）。  两款ADC IP核设计均采用0.18um CMOS实现。目前，国际上同类技术的FoM值最低为0.2。我们设计的低功耗水平优于国际最新技术。           （a）1.5bit级结构ADC版图照片及动态性能仿真   （b）多bit级结构ADC版图及动态性能仿真  图1 用于手机电视的低功耗40MHz 10bit ADC IP核  1.1.4 结论：本课题技术定位国际先进，团队技术互补，国内领先  本课题定位为高性能先进工艺的IP核开发。芯原微电子作为国内知名IP提供商，以提供完整、专业的设计服务为根本，以IP核发展和应用为基础，来提高行业竞争优势，策略性地选择一系列IP进行研发，对包括高性能ADC在内的各种数模混合IP模块有大量的研发经验。  对于IP的产业化，芯原微电子作为专业第三方IP提供商有其优势，其主营业务就是IP研发与推广。相比主营方向为某个特定应用的芯片开发商，独立第三方研发和推广IP的模式更有利于产业化。同时，芯原微电子和国内外各集成电路制造商有良好的合作关系，在最先进工艺节点上始终走在最前沿，例如65nm IP核，芯原微电子的研发基本与集成电路制造商的工艺研发同步。  从电路技术而言，复旦大学作为高校，拥有集成电路领域唯一的国家重点实验室，在创新技术方面有其优势。本课题将综合采用国际主流的先进技术和自主的创新技术（如多bit级流水线、基于比较器的流水线、OTA共享、低电压运算放大器、数字后台校准、免采样保持、全差分过零点比较器等），开发50MHz 12bit高性能低功耗ADC IP核。其综合性能定位国际最新水平。  本课题将结合芯原微电子在IP核产品开发和应用，复旦大学在电路技术研究的各自擅长，结合芯原微电子在65nm数模混合信号设计先期积累的经验，复旦大学在40MHz 11bit高速、高精度、低功耗ADC的创新技术优势，开发出本课题目标设定的50MHz 12bit高性能、低功耗ADC IP核。因此，该研发组合具有相对的优势。实现本课题开发目标是实际可行的。  1.2 经济建设和社会发展需求  1.2.1 本课题ADC IP核是移动通信和数字电视SoC的共性技术  本课题拟开发的50MHz 12bit高性能低功耗ADC IP核是应用于新一代无线通信和消费电子系统，如移动电视、宽带移动和无线网络等领域SoC的高性能数模混合集成电路共性技术，市场前景看好。本课题的成功实施将对推动相关产业发展起到重要的支撑作用。下面就本课题可以应用的领域进行简要的市场和技术需求分析。  1、手机电视芯片中的应用  自去年移动电视标准确定后，移动电视保持了强劲发展势头。赛迪资讯的预测（图2）表明，2012年将有接近1亿3千万的用户。而移动电视将成为手机的必备功能，市场前景看好。     图2 2008－2012年中国手机电视市场销售量预测（数据来源：赛迪资讯）  图3所示为手机电视SoC的功能框图。其中，使用了一颗50MHz 12bit ADC IP核，通过可以时分复用该IP核，可以满足I/Q两路25MHz 12bit模数信号转换，具备了低功耗特点。     图3 手机电视SoC系统框图（来源：ADI公司）  2、新一代宽带移动通信和无线网络中的应用  宽带移动终端是另一个有着巨大需求的应用领域。从市场需求来看，随着客户对通信数据率和通信质量要求的不断提高，新一代宽带移动终端将逐步替代目前的2G/3G手机。更新市场空间可观，将达上亿数量。  以新一代无线网络WiMax/WLAN（802.11n）为例，In-Stat的统计数据显示（图4），无线数字城市的兴起将带动Wi-Fi消费电子市场强劲增长。预计2012年，全球Wi-Fi的市场总值将达到190亿美元。WiMAX芯片市场也会从2006年30万片发展到2011年2100万片。     图4 2006-2012年全球Wi-Fi行业市场预测（数据来源：In-Stat）  图5所示为无线终端SoC接收通道。新一代宽带移动和无线网络芯片（LTE/WiMax/WLAN）对内嵌ADC的精度要求是80MHz 12bit，本课题ADC IP核的核心技术可以覆盖这一应用要求。     图5 无线数字通信接收SoC的基本结构  1.2.2 高性能IP核是支撑先进工艺线量产的关键因素  迄今为止，集成电路的发展依然遵循着“摩尔定律”。英特尔等公司继推出量产的45nm CPU芯片后，今年下半年将推出32nm产品。DRAM和FPGA也采用先进CMOS工艺以提高产品性价比。专用产品工艺稍落后于标准产品。但依然迈入90nm，部分产品尝试65nm工艺。  近年来，本土集成电路制造公司稳健崛起，国内工艺水平与国际差距有所缩小。但与国际先进工艺相比，仍相差两代。即中芯国际主流工艺为0.13um。90nm工艺开始量产，65nm工艺即将研发成功。  但真正的问题还不仅在于工艺落后两代，更是中芯国际65nm工艺线由于缺乏效应的IP核，阻碍了设计客户及时使用其65nm工艺生产SoC产品。65nm的产能不足又将进一步影响中芯国际工艺的成熟和升级。  从这个角度，开发65nmIP核是当务之急。本课题拟开发的高性能ADC IP核将有助于拉动本土先进集成电路工艺线的量产。  1.2.3 高性能IP核开发符合自主创新战略，利于高水平人才培养  从0.18um过渡到65nm，IP核，尤其是高性能数模混合信号IP核，设计方法有很大改变，如必须考虑可制造性设计（DFM）问题，考虑低电压设计问题等等。这些设计挑战会激发设计技术的创新。另外，高性能数模混合信号IP的应用将大大提高SoC产品的技术附加值，提高系统产品的核心竞争力，符合国家科技创新带动产业结构转型和产品升级。  高难度的数模混合信号设计，也有利于我们培养高水平的设计人才，提升我们国家在数模混合信号集成电路设计领域的科研水平。产生很好的社会效益。  1.2.4 芯原微电子在国内集成电路产业链中扮演的角色  芯原微电子成立于2001年8月，作为ASIC设计代工供应商，为客户提供设计服务和一站式服务，包括设计、芯片生产、封装、测试和出货。2002到2008年间，芯原微电子立足国内，已经向中芯国际（SMIC）、宏力（GSMC），先进（ASMC）和上海华虹NEC提供了半导体标准设计平台，技术涵盖65nm、90nm、0.13um、0.15um、0.18um、0.25um、0.35um和0.6um。  芯原微电子更多立足国内集成电路制造商开发大量IP。更多针对国内客户，在无线通信、多媒体和VoIP市场领域满足客户对低成本SoC的要求，提供从规格定制到量产的“一站式”增值服务。在下一波先进工艺技术来临时，芯原微电子将会越来越多地与本土厂商展开深入合作。  1.3 科学技术价值、特色和创新点  1.3.1 本课题的科学技术价值  本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。  1.3.2 本课题的特色  本课题的特色在于：开拓国内在65nm工艺线上开发12bit高性能ADC IP核的先河，填补国内相关技术空白，凸现自主创新能力，提升数模混合集成电路设计水平，提高SoC核心竞争力。  另一个特色是：本课题IP核针对手机电视，完成50MHz 12bit高性能低功耗ADC IP核的产业化技术攻关。但该技术也是其他应用产品的共性技术。课题结束后，可以根据应用适当扩展，将本课题技术沿用到新一代宽带移动核无线局域网等其他应用领域。  1.3.3 本课题的设计创新点  1、低抖动时钟电路：本课题将研究新的时钟驱动电路，以获得非常低的时钟抖动。  2、低功耗运算放大器：电源电压下降势必会导致信号摆幅下降和增益、线性度等的恶化。本课题将研究新的低电压运算放大器，在保证性能前提下，解决功耗和面积综合优化。  3、免采样保持的宽带高精度采样电路：本课题将研究不带采样保持结构的采样前端以降低功耗，采用新的时序，使得第一级兼带采样功能，提高采样前端的线性度。  4、自适应数字后台校准：本课题将研究新的算法，引入更明确的误差调制信号，简化解调过程，简化硬件复杂度。  
万兆(10G)以太网无源光网络接入控制芯片的课题研究的总目标和创新点？		(一) 主要内容  普然通讯技术（上海）有限公司（以下简称“普然通讯”）针对目前宽带市场的急速发展，立项开发了万兆(10G)以太网无源光网络接入控制芯片（简称“10G EPON接入芯片组”）项目，它是本公司上一个项目产品“以太网无源光网络（EPON）芯片组（OpConn项目）”的下一代EPON芯片项目。OpConn项目的带宽速率为1G b/s，考虑到EPON技术的长期发展，用户对带宽的不断提升的需求，普然通讯特别规划开发了此项目——万兆(10G)以太网无源光网络接入控制芯片（简称“10G EPON接入芯片组”）。10G EPON接入芯片组可以提供更高接入速率，以高清电视的接入为例，OpConn接入设备，大约能接入30个用户，而10G EPON接入设备，能接入超过200多个用户。10G EPON接入芯片组，属于上海市“科技创新行动计划”2010年度集成电路设计专项指南中专题二：芯片设计的应用技术优化和实现——4、开发万兆(10G)以太网无源光网络接入控制芯片，它是与未来国民经济和人民生活密切相关的网络宽带接入设备所必需的集成电路芯片组。  10G EPON接入芯片组，包括10G b/s处理能力的OLT和10G b/s处理能力的ONU等两款芯片。它在OpConn的基础上，以更高的速率实现了强大的以太网QoS和数据业务管理、动态带宽管理（DBA）、前向揪错等功能。因此本项目产品研发成功将填补国内该技术领域的空白，满足电信宽带接入市场对该类IC的需求，为宽带网的普及及信息化建设的发展做出贡献，并增强了在国际市场上的竞争能力。  (二) 总体目标  本项目从2009年10月开始，计划于2011年6月完成并投入批量生产，项目完成的时间为2011年6月。 本项目的投资回收期为30个月，投资总额为1500万元。 我们开发的是供电信宽带综合业务配套使用的芯片组，根据国内宽带市场预测，我国未来几年的FTTB/FTTC接入用户将达到千万户。我们研发的芯片具有世界领先水平，在2011年后投入批量，预计次年可占到市场份额的20%，即销售量将达到20万片，并在以后至少3－4年内保持稳定的增长势头。  (三) 项目的应用领域与技术创新点  应用领域   ? 电信运营商FTTx (FTTB,FTTC 等)  应用举例  ? 10G EPON接入芯片组系统应用（详见附图二）  在10G EPON接入芯片组系统接入架构下，用户可以用10G b/s的OLT/ONU搭建高速率的光网络接入系统。  该光接入系统由10G OLT局端设备，10G ONU用户端设备和1G ONU用户端设备组成。10G OLT设备上的每个PON接口通过单模光纤为下联的10G ONU提供双向接近10G的带宽。同时10G OLT设备兼容1G ONU设备（比如，采用普然公司的OpConn芯片组的ONU设备），为下联的1G ONU提供双向1G的用户带宽。其下行采用广播机制，上行采用TDMA时分复用。     附图二：10G EPON宽带接入平台网络示意图  以下是10G b/s OLT/ONU的功能框架图（附图三、四）：     附图三：10G OLT功能框架图  附图四：10G ONU功能框架图  10G EPON接入芯片组相对于OpConn芯片组的技术性能指标的主要创新点：  a．近10倍处理能力的提升，全面满足未来十年用户对接入带宽的需求；  b．更强大的QoS引擎，支持一千个队列的管理，更精细的管理粒度；  c．高速加密算法   d. 高速FEC前向纠错算法；  f. 支持内置10G Serdes 收发器；  
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题研究的总目标和创新点？		RF射频技术用于植入式电子治疗产品的集成电路领域上是相当有价值的，同时开拓了应用思路。  1、体内模块装置的专用多道生物神经刺激器集成电路。  本项目开发的集成电路是封装于一个特殊的结构中，通过手术的方法开刀植入于人体组织内，整个电路与外部间是采用RF射频技术的非接触方式进行信号命令和能量传输的，具有应用的高效实时性和后期的非手术检测和功能调整、体外连续的供电能力。RF射频技术用于植入式电子治疗产品的集成电路领域上是相当有价值的，同时开拓了应用思路。  1、体内模块装置的专用多道生物神经刺激器集成电路。  本项目开发的集成电路是封装于一个特殊的结构中，通过手术的方法开刀植入于人体组织内，整个电路与外部间是采用RF射频技术的非接触方式进行信号命令和能量传输的，具有应用的高效实时性和后期的非手术检测和功能调整、体外连续的供电能力。  2、控制模块和内置系统的研制：  技术关键：  A：采用以ARM9核心模块和专用信号处理技术的仿生神经生物电的模式的研制开发。     为设计后续超小型专用电路，架起了关键的平台和路径。（通过项目申请发明专利）。  B：外部环境的数据信号处理，言语编码的策略研究开发。（通过项目申请发明专利）  C：射频发射模块和零件的开发。  D：手术中和术后检测、评估、康复训练的便携检测设备的开发。  E：专用集成电路控制、测试设备和密封防泄漏方案的开发。  F：满足生物相容性、高可靠性、安全性要求的多重密封技术的开发。  3、附件： 技术指标及各项技术参数   1 芯片尺寸： 4mm×4mm以下；   2 制造工艺： 0.5微米BCD；  3 双输出电流源形式/单路： 0.01～1.8mA；   4 内部工作电压：5～12V 多级；  5 输入RF允许峰值： 最大40V；   6 输出电压范围：2～10V；  7 输出电压脉宽： 20～2000微秒；  8 输出脉冲电压频率： 250Hz～15KHz；  9 工作中心频率： 10MHz；   10 RF数据速率： 最高800K位/秒；  11 带可充电结构可对内置电源调制；   12 检测刺激回路电阻和反应波形；  13 多用途生物神经刺激/遥测；   14 传输协议： ASK调制、温度计编码；  
高性能模数数模转换器测试技术研究的课题研究的总目标和创新点？		1. 课题研究的总体目标  本课题研究开发高速高性能模数/数模转换集成电路芯片的测试技术，完成14Bits-20Bits模数转换芯片与14Bits-18Bits数模转换芯片测试方法、芯片设计测试验证和产业化测试技术研究，其中14位精度模数转换芯片（或IP硬核）速度不低于100Msps，24位精度模数转换芯片（或IP硬核）速度不低于30Msps；精度不低于14位数模转换芯片（或IP硬核）速度达到200Msps；取得芯片测试核心技术的自主知识产权或相关技术标准。  14Bits-20Bits模数转换与14Bits-18Bits数模转换芯片大量应用于无线通信、数字音视频、检测仪表等领域，是高速高精度模数数模转换电路应用中量大面广的产品。课题完成高性能模数数模转换芯片测试技术研究开发，有助于促进设计验证和制造技术的发展，为高性能模数/数模转换器产业化生产和应用奠定良好的基础；通过建立和完善高性能模数/数模转换芯片测试技术开发平台和产业化测试线，掌握国内自主设计芯片测试的核心技术，推动我国自主知识产权高性能模数数模转换集成电路产业化进程。  本项目主要是为了建立上海地区高性能模数/数模转换集成电路芯片的测试验证分析和产业化测试环境基础，同时可以满足“01国家科技重大专项” 中高性能模数/数模转换集成电路设计的测试验证分析和产业化测试技术需求，是对国家重大专项有关技术开发的补充。  2.课题研究的创新点  1)数据并行处理技术：数据运算和测试的并行执行技术；  2)高精度测试中的算法补偿技术；  3)高速测试中的信号抖动补偿技术；  4)故障分类与良率提升分析技术；  5)生产测试中的在线校准技术。  3. 课题研究的主要内容  1）高性能模数/数模转换芯片的测试算法研究      高性能模数/数模转换芯片的测试主要基于DSP（数字信号处理器），DSP控制转换采样，并将转换后的数据存储，进行时域到频域的变换，生成频谱，进而来分析模数/数模转换器的各种静态及动态参数，高性能模数/数模转换器测试中的数据量非常庞大，即使有DSP做专门运算，仍然需要消耗大量的时间，所采用的测试算法，直接决定了测试效率和最终得到的结果，因此高效率的算法研究是本项目中的重要研究内容。  2）小信号低噪声测试线路研究      为了实现对高性能模数/数模转换芯片的准确测试，完美的测试激励信号波形、精确的测量源采样控制、极低的系统噪声非常重要，对测试LoadBoard提出了很高的要求，小信号低噪声测试线路设计针对高性能模数/数模转换器的高速、小信号、噪声抑制等测试要求，对线路板材料、布线布局、布线工具、仿真技术等要素进行研究和试验，获得影响信号完整性和噪声系数的线路设计参数，形成高性能模数/数模混合信号印刷电路板的设计规范。  3)高性能数模模数转换芯片的特征性能测试技术  a）非线性度（nonlinearity）：是指实际转换器的转移函数与理想直线的最大偏移。我们通常采用微分非线性（differential nonlinearity  DNL）和积分非线性（integral nonlinearity INL）这两个参数来描述，理想的DAC和ADC每个步距应该精确的等于一个理想的LSB，微分非线性（DNL）描述的是编码间步距的误差，用误差与LSB的比值表示。积分非线性（INL）表示在所有的数值点上对应的实际值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离，用误差与LSB的比值表示。    计算非线性微分与积分误差有多种方法，比如代码平均、电压抖动等方法，但是在高性能模数数模转换器测试中，由于位数比较高，这两种方法执行起来很费时，课题将研究开发更为先进的直方图测试方法，该技术具有时间短、效率高的特点。直方图测试方法是本课题研究开发的重要内容。   偏移与增益误差（Offset Gain Error）：器件理想输出与实际输出之差定义为偏移误差，所有数字代码都存在这种误差。在模数数模转换芯片的实际测试中，偏移误差会使传递函数或模拟输入电压与对应数值输出代码间存在一个固定的偏移。通常计算偏移误差方法是测量第一个数字代码转换或“零”转换的电压，并将它与理论零点电压相比较。模数数模转换芯片增益误差是预估传递函数和实际斜率的差别，增益误差通常在模数转换器最末或最后一个传输代码转换点计算。    为了找到零点与最后一个转换代码点以计算偏移和增益误差，本课题研究开发代码平均算法和电压抖动算法测试技术。代码平均测量就是不断增大器件的输入电压，然后检测转换输出结果。每次增大输入电压都会得到一些转换代码，用这些代码的和算出一个平均值，测量产生这些平均转换代码的输入电压，计算出器件偏移和增益；电压抖动法和代码平均法类似，不同的是它采用了一个动态反馈回路控制器件输入电压，根据转换代码和预期代码的差对输入电压进行增减调整，直到两代码之间的差值为零，当预期转换代码接近输入电压或在转换点附近变化时，测量所施加的“抖动”电压平均值，计算偏移和增益。  b）信噪比（signal-to-noise ratio SNR）是指有用信号(规定输入电压下的输出信号电压)和噪声信号(输入电压切断时，输出所残留之杂音电压)之间的比值。在高性能模数数模转化器的测试中，为了得到较好的测试结果，往往会进行大量的采样进行FFT运算，这样会导致测试时间很长，同时对硬件回路提出了较高的要求，这也是我们课题重点研究的内容。  c）总谐波失真（Total Harmonic Distotortion THD）：是输入信号与系统所有谐波的总功率比。当信号通过非线性电路时，会引起谐波失真，非线性电路输出的频谱不仅包括输入端的频率，还包括输入频率的整数倍，即谐波，谐波失真的测量通常采用特定频率的正弦波，采用FFT变换，分析并计算谐波分量。由于存在无数的可能谐波，通常测试中采用2次和3次谐波测试。   4）多芯片混合信号并行测试  在高性能模数数模转换芯片测试技术研究中，提高测试效率，降低测试成本是重要的问题，成本是阻碍新技术和新产品推广应用的主要因素。提高测试效率的重要方法是进行并行测试，在单位时间内测试尽可能多的电路，同时要保证测试精度，满足电路的电气规范要求。数字逻辑电路的抗干扰强，对于测试回路的要求较低，已经可以实现非常高的同测数量；而模拟电路需要测量的是连续信号波形，抗干扰能力差，测试回路中的噪声会干扰正确的测量，同时线路中的相互串扰和阻抗不匹配会使得波形失真，以上因素影响了模拟电路提升并行测试的能力，如何做到多路并行测试的数据结果一致性，同时消除多路之间的干扰和耦合影响，这些都是高性能模数数模转换器测试技术中需要重点研究的内容。  5）在线校准测试技术      在高性能模数数模转换芯片测试中，模拟部分的分辨率精度达uV级，在这样的要求下，整个测试硬件回路的接触状况和阻抗匹配非常重要，包括接口板、连接线、探针、负载板等各个部件，即使有了良好的硬件设计，每个部件之间的接触阻抗都是不能忽视的，电路的每一路输入和输出也不可能做到完全一致，导致测试得到的数据结果有差异，因此本项目需要开发可以在测试过程中自动进行的校准技术，用一个标准源来对测试输入激励模块和输出采样模块进行校准，确保测试回路中的每个节点都满足测试要求，同时也保证了在生产测试中更换测试回路部件后测试数据结果的稳定性。  6）高性能模数/数模转换芯片的产业化测试技术      本项目要将高性能模数/数模转换芯片的测试技术从实验室推向产业化测试，还必须研究产业化测试中的共性技术，包括测试成本控制方案研究，在保证测试故障覆盖率的前提下，如何减少测试时间，高效率的并行测试技术，测试稳定性研究等，只有解决了这些问题，高性能模数/数模转换器的产业化测试才能真正实现。  7）高性能模数/数模转换芯片测试技术开发平台建设      建立具有自主知识产权的高性能模数/数模转换芯片测试技术开发和产业化测试平台，适合我国的产业发展现状，开发与之配套的平台技术，测试通用平台硬件、软件的经济、高效配置技术，测试系统接口和网络技术，并将开发技术产业化，实现产业化平台及技术的较高起点，技术的稳定性、可靠性，方便操作，低成本，高效率，以使本项目在实现巨大的社会效益的同时，能够获得良好的经济效益。  4.项目需要解决的技术难点  1）测试中的海量数据处理      高性能模数/数模转换芯片的测试中，测试数据非常庞大，以16bits为例，有216阶输出，每阶采样8个点，采样5个周期，采样一次的数据量就为216×8×5＝2621440个点，全部点要进行频域的转换和频谱的运算，由于测试不同的参数和项目还需要多次采样，这样整个测试过程中的数据量非常庞大，即使使用专门的DSP处理，处理时间也很长，在实际测试中成本很高，为了解决这一问题，同时不降低采样的数量，项目将研究开发将DSP运算处理与测试过程同步进行、数据后台处理测试技术，这样可以大大降低测试时间，提高测试效率。  2）数字信号和模拟信号的串扰及噪声处理      数字信号的高速跳变会产生很高的谐波，影响模拟信号的传递和测量，同时噪声会干扰有效信号的正确测量，在测试硬件板的设计上采用分割的布线方式，将板上的数字电路区域和模拟电路区域进行地平面分割，数字电路中的频率一般很高，他们本身的信号会和地平面形成回流，如果数字电路的地和模拟电路的地混合在一起，那么这个回流就会在数字和模拟电路中相互串扰，而数字电路区域和模拟电路区域地平面分割就是让数字电路与模拟电路只能在各自的内部形成一个回流，它们之间采用零欧电阻或是磁珠连接起来，形成共地连接。在实际的测试硬件线路设计中，数字电路和模拟电路的走线分别在不同的信号层，之间用地层隔离。  3）高效率线性误差测试      在线性误差的测试中，如何快速而又准确的得到实际测试曲线是至关重要的，它直接影响线性误差的测量效率和准确性。传统的方法是采用最佳拟合曲线和端点法，前者准确度高而效率低，后者速度快而误差大，如何高效而又准确的进行线性误差的测试是急需解决的问题。  4）测试补偿和校准      在高性能模数数模转换器测试中，模拟部分的分辨率精度达uV级，在这样的要求下，整个测试硬件回路的接触状况和阻抗匹配非常重要，包括接口板、连接线、探针、负载板等各个部件，即使有了良好的测试线路硬件设计，电路的每一路输入和输出也不可能做到完全一致，导致测试得到的数据结果有差异，需要开发可以在测试过程中自动进行的校准技术，用一个标准源来对测试输入激励模块和输出采样模块进行校准，确保测试回路中的每个节点都满足测试要求，同时也保证了在生产测试中更换测试回路部件后测试数据结果的稳定性。  5）降低高速数字信号的抖动      在高性能模数数模转换器测试中，转换器的采样精度直接影响测试的准确性，采样精度受采样信号的控制，在理想情况下，一个频率固定的完美的脉冲信号的持续时间是固定的，每半个周期有一个跳变；但不幸的是，这种信号并不存在。信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是抖动，抖动的存在，会影响转换器的采样和同步，造成测试得到的数据不稳定，甚至得到错误的数据。降低高速信号的抖动成为高性能模数数模转换器必须解决的关键问题之一。    
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题研究的总目标和创新点？		本课题采用国内Foundry提供的65nm CMOS工艺，设计高速ADC和DAC IP，可应用于诸多需要极高数据传输率的领域，并且便于SOC集成。课题采用先进的失调消除技术等，在不损失分辨率的前提下实现高速、低功耗和高集成度的ADC和DAC设计。  主要研究内容包括高速CMOS ADC和DAC的系统结构及其单元电路设计，如电压基准源、偏置电路、开关电路、锁存器、比较器、运算放大器等。  需要解决的关键技术如下：  1.高速ADC/DAC系统结构设计：在65nm工艺条件下设计高速的ADC/DAC，首先要优化ADC/DAC的系统结构。传统使用的ADC/DAC结构，在工作频率超过GHz以后，由于高频噪声和65nm工艺的泄漏电流等工艺原因，会造成其他性能（分辨率、线性度等）的降低，影响ADC/DAC的整体性能。因此对ADC/DAC的系统结构进行优化是本项目首先要解决的问题。  2.高速ADC/DAC基准电压问题：在高速ADC/DAC中，比较器的回馈噪声（Kick-back Noise）会对电压基准产生影响，引发基准电压源的波动，从而影响电路的转换速率与精度。传统的解决方案是增加缓冲器（Buffer）来抑制噪声的影响，但这是以牺牲功耗为代价的，不适应集成电路向便携式发展的趋势和需要。因此，设计新的抑制回馈噪声的电路解决方案是本项目需要解决的又一问题。  3.高速转换电路的失调电压问题：由于工艺和版图的失配，模数和数模转换器中历来存在失调电压问题。另外由于信号电平差异引起的比较器失调目前也越来越被关注。因此降低转换电路的失调电压，是ADC/DAC设计中的重要环节。在中低速设计中可以采用自动调零等牺牲速度的方法来消除失调，但在高速ADC和DAC中，上述做法不能达到最好的效果。所以在不影响速度的前提下，降低转换电路的失调电压，是项目研究的又一个关键。  4.低功耗设计技术：目前人们对手持设备种类的需求越来越多，例如个人数字助理（PDA）、移动多媒体终端等，但是移动设备的续航能力成为困扰其应用的重要因素。为了提高移动设备的使用时间，现在的集成电路设计越来越强调低功耗技术，同时低功耗会降低器件和电路的散热量，提高设备的使用寿命。因此，本项目的ADC和DAC需要实现低功耗设计。但是目前的电路设计中低功耗以牺牲运放、比较器等电路的运行速度为代价，这对高速的ADC/DAC设计是一个制约。因此在高速的同时实现低功耗是本项目又一个需要解决的问题。  5.高速电路的过冲恢复问题：当输入信号出现剧烈的变化时，会造成比较器或运算放大器等电路的过冲，使电路需要一个较长的时间来恢复正常工作。在高速电路中，电路的恢复时间会受到严格限制，否则会影响整个电路的工作速度或精度。因此，在高速ADC/DAC设计中，电路的过冲恢复问题也十分关键。  6.高速采样电路中的孔径误差（Aperture Error）：由于时钟存在上升和下降时间，因此在采样电路采样时会产生孔径误差。这种误差会随信号的变化而变化，因此会增加电路的非线性度。尤其是在高速电路中，信号的变化频率很快，时钟的孔径误差会严重影响采样信号的精度，甚至引起误码。因此解决高速ADC/DAC电路中的孔径误差问题也是本项目的关键问题。  7. 65nm CMOS工艺中的漏电问题（Leakage）：众所周知，随着CMOS工艺向深亚微米挺进，工艺MOS管的阈值电压也在降低，而由此引起的CMOS亚阈值漏电问题越来越严重。对于数字电路，这会造成始终存在的静态电流，增加电路的功耗，同时对于动态数字电路，在MOS栅极电容中作为信息储存的电荷也会被慢慢泄漏，影响电路的功能。在模拟电路中，上述亚阈值漏电则会直接影响电路的性能，甚至使电路失效。而目前的工艺模型以及EDA工具对这方面的研究还不完善，所以解决深亚微米的泄漏电流是设计65nm CMOS高速ADC和DAC的关键问题。  8. 工艺匹配性问题：对于追求高速的电路，希望MOS管的长度尽量短，寄生电容尽量小，来达到高速的目的。但是小尺寸带来高速的同时，会增加电路对管的失配。尤其是对于65nm工艺，还需要考虑因各种新的非理想工艺因素如阱邻近效应（Well Proximity Effect）等造成的失配问题。因此，提高电路设计的灵活性和对工艺失配的抑制能力，是65nm工艺设计的重要问题。  
手机移动支付核心SoC芯片的课题研究的总目标和创新点？		总目标  1) 完成手机移动支付核心SOC芯片产品开发，并拥有自主知识产权；  在32bit ARM平台上，针对移动支付市场的发展，开发出拥有自主知识产权的，具有高安全性、高运算速度，支持多应用、多界面实时操作的移动支付核心SOC芯片。同时支持移动支付主流的NFC方案和RF SIM方案。芯片能充分满足移动运营商移动支付产业发展对于支付芯片的需求，适合开发手机支付、电子车票、优惠券等各类新业务。  2) 完成下一代3G多应用SOC芯片的技术积累；  借助移动支付核心SOC芯片开发的契机，掌握基于智能卡的32位CPU架构技术，多接口实时处理及快速中断响应技术，低功耗设计，多片系统封装等核心技术，迅速完成国内设计公司在高端产品设计方面的技术积累与提升。为下一代高端智能卡产品打下基础。  3) 完成手机移动支付核心SOC芯片相配套软件平台的研发与开发；  通过该项目的实施，将完成相关芯片设计配套的软件平台的开发，包括Boot Loader设计优化、各种协议栈及低层驱动函数开发（SWP/RSA /TCP/IP/DES/SPI/GPIO/NAND Flash API/FAT16）、RTOS移植与开发、上层应用程序task（GSM）等。通过此软件平台的开发大大缩短卡商应用开发时间以及手机移动支付核心SOC芯片的产品上市时间，同时也为卡商提供了整套的开发解决方案。另外，通过此项目的实施能够大力推动国内卡商的COS与应用的开发水平和能力。  4) 完成移动支付相关国家标准等的制定；  上海华虹作为国家金卡工程多功能卡应用联盟的核心成员，将承担移动支付相关国家标准的制定；作为国内RFEP工作组成员，华虹将参与《基于射频的移动支付》标准的射频接口和天线、传输协议和工作模式切换、非手机终端设备、应用管理和安全等部分的制定。同时，华虹还参与中国移动、中国联通、中国电信等运营商移动支付标准的制定。  5) 完成手机移动支付核心SOC芯片的批量销售。  6) 完成手机移动支付核心SOC芯片知识产权的策划及相关专利的申请  通过该项目的研发，能够使得国内的芯片设计公司，提高自主研发高端芯片产品的知识产权保护意识，在移动身份识别卡业务领域充分竞争的态势下，通过多应用移动安全芯的相关专利申请和保护改变国内企业的地位，获得更大的利润空间与话语权。  创新点  1) 32位CPU（ARMSC100）在智能卡中的应用，实现适合智能卡应用的32位CPU体系，既能体现32位CPU的运算能力，又满足智能卡对面积和功耗的要求；  2) 多应用系统安全平台，支持系统实时操作、多应用隔离、安全管理等功能，在一颗芯片上能集合多重应用并保证各应用的安全性；  3) 同时支持13.56MHz和2.4G多频段，SWP、7816、SPI多接口芯片设计技术；  4) 系统低功耗设计以及分时唤醒方案；  5) 片上系统封装技术；  6) 多界面卡片，其中包括ISO7816串行接口，SWP接口，SPI接口和GPIO等；  7) 快速响应的向量中断控制器；  主要研究内容  1) 基于32位CPU平台的手机移动支付核心SOC芯片系统架构技术：  根据手机移动支付核心SOC芯片的功能需求，芯片功能上能支持多种应用并行处理。这样就要求芯片有高速的运算能力，能将不同速度的接口分层处理，同时能快速响应中断请求。根据这样的要求，系统中采用Multi-Layer总线结构，具有AHB总线，和一条APB总线。CPU、FLASH、RAM和DES、RSA协处理器等放在AHB高速总线上，将SPI、SWP、7816、Timer、WatchDog和GPIO等慢速接口/器件放在APB低速总线上，结合中断控制器和软件设计，能够实现移动支付和多应用对芯片速度的要求。  2)高速加解密技术：  从非接移动支付重要应用之一——移动支付来看，每个用户都一直都很关心数据安全问题，无论是保护信息的保密性，还是防止数据丢失，不管是因为疏忽或者被盗。非接移动支付技术非常适用于手机移动支付应用。非接移动支付技术的安全的、扩大的存储容量和加密功能使其可用于多种应用--从一次性密码的生成，以确保用户在支付过程中数据的安全，因此对高速的加解密算法的研究尤为重要。  3)高速数据接口技术：  在移动支付业务的运行中，海量数据存取和搬移直接影响系统的处理性能，因此需要全面研究高速数据通讯接口就是SWP以及芯片内部各个数据通路之间高速传输数据技术。  4)低功耗技术：  由于非接移动支付使用在手机这样移动终端上，因此低功耗的设计直接影响手机的待机时间。非接移动支付内部的系统（软件和硬件）复杂度以及规模大大增加，因此芯片低功耗设计也是需要重点解决的课题之一。  5)芯片可测试性设计技术研究及多DIE同测量产测试技术：  非接移动支付芯片由于本身设计的复杂度，因此在芯片进行总体方按设计时，需要加强芯片可测性设计，需要研究采用何种可测性设计方案，才能平衡由此带来的芯片（面积）规模增加和各个模块能够被充分测试，需要评估Scan test方式与自定义测试规范串并转换协议，以及JTAG测试等几种测试方法的优缺点。并找出最适合的测试设计方案。另外在芯片的P&R以及PAD Location设计时需要特别注意多DIE同测的支持以及该设计在wafer sorting时的实现技术。  6） 实时处理软件技术（RTOS）  为解决智能多接口（ISO7816/SPI/SWP）数据并行处理的问题，更有效地管理和使用智能卡硬件资源，非接移动支付芯片需要考虑实现实时多任务环境，为智能卡的多应用搭建基础平台。因此，非接移动支付芯片RTOS的技术要求包括：  -实现开销较小，占用的系统硬件资源（包括代码空间，内存空间）少 ；  -结构清晰，运行稳定，便于移植；  -支持实时多任务调度，内核的实时响应好 ；  -系统服务，比如：信号量、事件标志、消息队列、时间管理等功能设计完备；  7）HCI函数库开发  HCI函数库是SWP接口的协议层软件。在SWP硬件接口IP开发的同时，按照HCI V7.5国际标准开发SWP接口函数库，能在最大程度上提高SWP接口的性能，保证手机刷卡的成功率。  8）底层驱动函数的开发；  通过该项目的实施，将完成相关芯片设计配套的软件平台的开发，包括Boot Loader设计优化、各种协议栈及低层驱动函数开发（SWP/RSA /TCP/IP/DES/SPI/GPIO/NAND Flash API/FAT16）、RTOS移植与开发、上层应用程序task（GSM）等。通过此软件平台的开发大大缩短卡商应用开发时间以及手机移动支付核心SOC芯片的产品上市时间，同时也为卡商提供了整套的开发解决方案。另外，通过此项目的实施能够大力推动国内卡商的COS与应用的开发水平和能力。  9）完成移动支付相关国家标准的制定；  上海华虹作为金卡工程的核心成员，在实施项目的同时，将项目进程中的经验及时总结，为移动支付国家标准的建立和完善作出贡献。  需要解决的技术难点  1) 全新的SWP(Single Wire Protocol) IP设计实现:以支持最新的NFC(Near Field Communication)移动支付架构；  2) 基于32位CPU平台的多接口（7816、SWP、SPI、GPIO）芯片架构技术  3) 芯片低功耗设计：增加了新的接口(SWP,SPI)和非对称算法加速模块(RSA/ECC)后，整个芯片的功耗（Dynamic/standby/stop clock）要满足GSM11.17，采用Gating Clock等设计技术；  4) 高安全设计：  -采用32位ARM高端智能卡专用CPU： SC100,以满足移动支付安全和高速的要求；  -非对称加密算法加速模块：RSA/ECC以支持支付安全，使应用能满足QuickPBOC的要求；  -温度检测、电压检测、频率检测（TD/VD/FD，Temperature/ Voltage/Frequency Detection）；  -内部数据/地址总线扰码设计；  -MPU(Memory Protection Unit)；  -更多安全考虑的Boot Loader设计（权限分级，认证体系）；  -硬件协处理器设计中采取了多重抗攻击措施抵御时间攻击、简单功耗分析（SPA）和差异功耗分析（DPA）。  5) 芯片在NFC系统匮电模式下应用的支持(低功耗设计和芯片架构设计支持)；  6) 运支持中断查询、中断嵌套、中断优先级可配的中断控制IP，确保中断响应时间最短；  7) 传统的SIM 卡封装技术无法满足要求,通过SIP 封装，主控芯片、非接射频芯片以及系统所需的其它构成元件井井有条地被封装在传统SIM 卡大小的空间里，物理形式上能完全兼容了传统SIM 卡。  8) 复杂的软件系统支持：非接移动支付 卡的接口性能和存储能力相比较传统SIM卡都显著增加。除了7816 协议栈，新增了各种高速接口的协议处理和控制(如：SWP, Mass Storage)，Flash 器件的控制，应用中的加解密控制，文件系统管理，多媒体数据处理等,要求丰富的底层协议栈支持：7816通讯协议栈，SWP协议栈，Mass Storage协议栈等；这些系统软件结构和功能提出了新的挑战。多接口、多协议并行工作也要求系统能够处理多任务调度和资源分配。传统的片上操作系统（COS）已经不能满足上述要求，实时操作系统成为必然的选择。而我们提供的丰富底层协议栈为客户的开发节省了时间，能加速Design IN，为客户创造价值。  
千兆赫兹低功耗运算放大器芯片的课题研究的总目标和创新点？		1、研究内容：  本项目研究的是千兆赫兹低功耗运算放大器，采用电流反馈模式，从而驱动大负载。目标是可以实现闭环带宽超过一千兆频率，主要应用于视频和数据通信领域的前端信号的前置采样和放大。  其关键技术成熟性分析如下：  1）.已经完成的关键技术：  本项目将采用0.18微米硅基BICOMOS工艺（锗化硅SiGe），目前已完成了具有短路保护的CLASS AB输出电路设计、低阻抗双源跟随电平驱动电路的设计、三路密勒电容补偿电路的设计、源和漏并联触点连接的版图设计等核心技术的开发。为千兆赫兹运算放大器的设计奠定了基础。  芯片分为3个功能模块：放大模块、反馈模块、偏置模块。  项目核心技术将申请2项发明和2项实用新型专利。  2）.还需完善的关键技术：  为了使该项目产品进一步适应市场需求，满足不断变化的用户需要，继续完善、开发、扩展产品功能，提升产品技术含量，还需完善以下技术：  性能方面：在电路设计、结构、功能、性能等方面的仿真都满足了要求，主要是在实际流片结果测试后还要对整个线路进行评估和改进。  2、技术路线  本项目通过创新的具有短路保护的CLASS AB输出电路设计、低阻抗双源跟随电平驱动电路的设计、三路密勒电容补偿电路的设计、源和漏并联触点连接的版图设计等核心技术开发出千兆赫兹低功耗运算放大器芯片，芯片分为3个功能模块：放大模块、反馈模块、偏置模块。  本项目是针对苛刻的、高速发展的视频与多媒体市场开发高性能解决方案，新芯片采用了创新的相位补偿和输出构架以实现整个放大器性能的大幅提高。具体内部功能模块见图1。     图1：芯片内部功能模块电路结构图  具体技术创新点如下：  （1）具有短路保护的CLASS AB输出电路设计（图2）：CLASS AB的输出使输出阻抗最小，输出驱动力强等优点。我们在电路设计中，上端（P边，Q1，Q3组成）和下端（N边，Q2，Q4组成）都采用了达灵顿（DARLINGTON）的构架，这样可以将输出电流的驱动力提高一个数量级，可是在实际运用中，Q3/Q4的基极输入电流过大时，Q1/Q2的输出电流将会变得很大，超出了输出三极管（Q1，Q2，Q3，Q4）的可承受范围，三极管就会被烧坏。为解决这个问题，同时在上下两边增加了短路保护电路（Q5，Q6）。通过调节两个输出电流采样电阻值（R1，R2），使进入输出三极管基极地电流得到了调节，避免了基极电流过大而烧坏输出三极管，实现了对最大输出电流的调整。同时又对短路起到了保护作用。这样的设计能保证我们实现最大输出电流值，从而极大的提高了芯片的速度（相同负载情况下，输出电流越大，极点频率越高，带宽就越宽）。                        图2：本项目电路示意图  （2）低阻抗双源跟随电平驱动电路的设计：   现有技术缺陷：在传统的CLASS AB的输出极偏置电路一般都采用高边（P边）和低边（N边）的三极管基极之间接两个二极管（或二极管接法的三极管），从而实现电流得偏置。这种构架的缺陷是这两个三极管基极点的阻抗较大，从而频率响应不高，影响了放大器的速度和相位。  本项目：为了解决以上问题，提高频率响应速度，我们提出了以下结构，高边（P边）和低边（N边）的三极管基极的偏置分两路分别进行，前一级放大器的输出端分高，低两边信号通道，高边用PNP（Q9）的源跟随电路驱动高边达灵顿（DARLINGTON）三极管的基极，低边用NPN（Q10）的源跟随电路驱动低边达灵顿（DARLINGTON）三极管的基极，这样一来，达灵顿（DARLINGTON）三极管的基极阻抗就变得很小，频率极点也被推向很高频率的位置。从而极大地提高了放大器的速度。但要注意，简单的这样设计会产生另外一个问题，高，低两边的偏置电流很难匹配一致，从而会使信号从高到低，或低到高切换时候，使信号交叉失真变得很严重。为了解决这个问题，我们设计了高，低边偏置电流自适应的回路（高边：Q7，Q13，R7，Q15，Q16， 低边：Q12，Q14，R8，Q18，Q17）），从而保证了高，低偏置电流的一致性，极大地减低了信号的交叉失真度。                       图3：本接口电路结构示意图  （3）三路密勒)MILLER)电容补偿电路的设计：         参照图1的电容C1，C2，C3的补偿效应。在运算放大器的设计中， 电容补偿是非常重要的，每个设计的补偿方式是不一样的，要根据具体的仿真的频率和相位响应做出判断和改进。另外也要考虑系统中整个环路的相位，带宽，的要求。目前我们的设计仿真结果显示我们在开环情况下，运算放大器的3dB带宽>1000兆赫兹。  （4）采用源和漏并联触点连接的新版图设计，使该芯片面积相对较小时，能成功封装在SOT23的封装里面。  本项目采用的并联触点连接办法（见图9）：C1和金属层2相连，C2和金属层3相连，金属层2和金属层3都是一整块，并且在C2周围的金属2挖孔。这样，C1和C2将不会相连，它们各自通过金属层2和金属层3连到PAD上。采用这种版图后，金属连线电阻能做到最小，数据传输做的最好，同样工艺下面积也能做到最小，减小芯片的体积。                            图4  3、预计项目完成时达到的关键技术及技术指标  （1）关键技术  本项目研究的是千兆赫兹低功耗运算放大器，采用电流反馈模式，从而驱动大负载。目标是可以实现闭环带宽超过一千兆频率，主要应用于视频和数据通信领域的前端信号的前置采样和放大。本项目将采用0.18微米硅基BICOMOS工艺（锗化硅SiGe），目前已完成了具有短路保护的CLASS AB输出电路设计、低阻抗双源跟随电平驱动电路的设计、三路密勒电容补偿电路的设计、源和漏并联触点连接的版图设计等核心技术的开发。为千兆赫兹运算放大器的设计奠定了基础。芯片分为3个功能模块：放大模块、反馈模块、偏置模块。项目核心技术将申请2项发明和2项实用新型专利。  （2）技术性能指标描述  1GHz带宽（-3dB，闭环增益=+1）；5纳秒的稳定时间（SETTLING TIME）；增益平坦度（0.1dB）：300Hz； 在 fc=10MHz时达到 -60dB的全失真(THD)；6毫安的静态电流；80毫安的输出驱动电流；关断模式下，功耗小于350微安；能驱动 75欧姆的电阻负载；面积（平方毫米）：1.5X1.5mm等。  
用于汽车电子燃油喷射系统的高精度运算放大器的课题研究的总目标和创新点？		本项目的总目标是开发一款用于汽车电子燃油喷射系统的高精度运算放大器集成电路，用于放大氧传感器的微弱模拟信号。  1. 主要研究内容包括下面几项关键技术：  （1）高精度运算放大器修正技术  为了保证运算放大器能够检测微弱信号，要求运算放大器的输入失调电压小于500微伏。一般，高精度运算放大器是指输入失调电压小于500微伏的运算放大器。在半导体集成电路加工过程中，由于工艺的偏差，一般CMOS运算放大器的输入失调电压在20毫伏以上，远远不能满足高精度的要求。所以在出厂前需要修正运算放大器的输入失调电压，以保证其满足高精度运算放大器的要求。目前在批量生产上主要采用三种方法，第一个是激光修正技术，第二个是熔丝修正技术，第三个是EEPROM修正技术。激光修正技术可以得到很好的修正精度，但是设备昂贵，一次性投资巨大，而且维护费用高，目前在大陆还没有这种设备投入批量生产；熔丝修正技术需要探针检测点，假设需要N位修正，那么就需要N+1个探针检测点，占用芯片面积大，修正精度比较低，而且探针容易耦合电磁干扰，所以不适合高精度运算放大器的修正；EEPROM修正技术在封装后进行修正，可以达到很高的修正精度，但是对于集成电路生产工艺要求高，需要兼容模拟集成电路工艺和EEPROM工艺，目前在国内这样的工艺还不成熟，而且代价比较高，所以也不适合高精度运算放大器的生产。在本项目的高精度运算放大器的研发中，我们计划采用悬浮栅MOS管修正技术，既可以在封装后修正以保证修正精度，又可以兼容普通CMOS模拟集成电路工艺以保证低成本。  （2）噪声抑制技术研究  汽车的工作环境非常恶劣，电子产品在工作时，既受到各种自然界的噪声干扰，也受到汽车发动机，空调等带来的电磁干扰。为了保证汽车各部件能够正常工作，要求相关的电子部件要有很好的噪声抑制功能。对于本项目所涉及的高精度运算放大器，噪声来源主要包括输入电压噪声，电源噪声和自身产生的热噪声，所以噪声抑制技术主要包括：  a. 对于输入信号进行带通滤波，以滤除输入电压噪声，只允许氧传感器的输出信号通过滤波电路  b. 对电源噪声，采用设计高电源抑制比的电流偏置电路和适当的放大器架构，以提高电路的电源噪声抑制比  c. 对于自身产生的热噪声，选择合适的器件和电路架构，使得整个电路的热噪声最小。  （3）高共模抑制比(CMRR)技术  在高精度运算放大器工作过程中，为了保证高精度，除了输入失调电压以外，共模抑制比也起着非常重要的作用。本项目的运算放大器在工作过程中，共模输入电压可能在负电源电压到正电源电压之间任意变化，共模输入电压范围很宽。如果运算放大器的共模抑制比不够高，即使静态输入失调电压满足高精度的要求，也会导致实际工作时输入失调电压增加，所以在设计运算放大器时，需要采用特殊技术，使得运算放大器的共模抑制比足够高。  在本项目的运算放大器中，我们准备采用共模反馈技术(CMFB)来实现高共模抑制比，其电路原理图如图1所示:  在图1所示的电路中，电流检测电路实时检测输入级晶体管对(M1，M2)的偏置电流，检测结果送到共模反馈电路，共模反馈电路的输出连接到作为电流镜输出的MOSFET M3的衬底连接端，通过改变M3的衬底电压来改变M3的阈值电压，从而达到改变漏极电流的目的。当由于输入共模电压增高或者电磁干扰导致输入级的偏置电流Ibias增加时，共模反馈电路输出电压增加，提高了MOSFET M3的阈值电压，偏置电流变小，反之亦然。通过这样的闭环控制，使得M3的输出电阻变大，达到了提高共模抑制比的目的。  （4）轨到轨输入/输出技术  轨到轨输入/输出指的是运算放大器的输入端电压/输出电压范围是负电源电压和正电源电压之间任意值。本课题涉及的高精度运算放大器将用于很多车型，因为不同厂家不同车型的氧传感器不尽相同，其输出信号的直流偏置电压都有差别，为了能够对更多车型的氧传感器输出信号进行正确放大，同时要求运算放大器的输出信号较宽的线性范围，要求运算放大器的输入端和输出端允许的电压范围在负电源端和正电源端之间的任意值，即轨到轨输入/输出。  2. 创新点  悬浮栅MOS管修正技术：  为了保证运算放大器能够检测微弱信号，要求运算放大器的输入失调电压小于500微伏。一般，高精度运算放大器是指输入失调电压小于500微伏的运算放大器。在半导体集成电路加工过程中，由于工艺的偏差，一般运算放大器的输入失调电压在20毫伏以上，远远不能满足高精度的需要。所以在集成电路测试的同时，需要修正输入失调电压，以保证其满足高精度运算放大器的要求。目前主要采用的三种方法，一个是激光修正技术，第二个是熔丝修正技术，第三个是EEPROM修正技术。这三种方法均存在不足，不能同时满足很好的修正精度和低成本。在本项目的高精度运算放大器的研发中，我们拟采用悬浮栅MOS管修正技术，既可以在封装后修正以保证修正精度，又可以兼容普通CMOS模拟集成电路工艺以保证低成本。因此具有较大的创新，从而使产品具有很大的竞争力。  3. 技术路线  本项目的研发，我们将采用自顶向下的正向设计方法，依次完成产品定义、系统设计、电路设计、版图设计、芯片加工和封装测试等一系列的设计过程。产品定义和系统设计需要进行充分的市场调查，分析竞争对手的产品的优点和缺点。  基于以前的工作基础，本项目拟研发的集成电路将采用无锡华润上华的0.5um 40V CMOS集成电路工艺加工生产，这样可以满足芯片对高输入电压的需求。对工艺的其它要求包括双层多晶电容，双层金属布线以提高芯片的性能。  由于本项目的集成电路是高精度的运算放大器电路，将要用高精度的电路仿真软件HSpice来完成电路仿真工作。     
用于高端服务器内存模组的寄存器缓冲芯片的课题研究的总目标和创新点？		本项目的总体目标，是开发应用于高端服务器内存模组的符合JEDEC SSTE32882 标准的DDR3寄存器缓冲芯片产品，支持两种Vdd工作电压：1.5 V和1.35 V，支持800MHZ-1866MHz工作速率，支持四排(quad rank)DRAM，支持28位1:2或26位1:2和4位1:1的地址及控制信号，并实现产品应用。  该DDR3 寄存器缓冲芯片具有以下创新点  1） 单颗芯片同时可以支持1.5V，1.35V 两种Vdd工作电压，  2） 业界最低功耗，并享有相关美国专利技术  3） 业界芯片面积最小  4） 独创的芯片测试模式大大加速了芯片的开发进程，并已申请美国专利  5） 最合理划分模拟、数字功能块，最大限度数字化实现  6） 优化的稳定锁相环（PLL）  澜起科技已经实现DDR2接口的高级缓冲器（AMB）的量产，积累了大量DRAM接口控制的自有技术和IP，在本项目中还需要解决的关键技术包括：  1.高速DDR3的物理层（PHY）/链路层接口设计，  1) SSTL IO:带有预加重（pre-emphasis）功能的SSTL IO驱动器，SSTL 1.5V 是DDR3的标准IO规范。预加重功能使得命令、地址、数据线在信号频谱上更加符合信道的频率特性，从而达到更好的信号完整性。澜起科技在DDR2高级缓冲器产品中已经开发了带有预加重（pre-emphasis）功能的SSTL 1.8V IO DDR2驱动器，其中的主要部分已经形成IP，可以在新项目中重用。  2) ODT (On-Die-Termination)：ODT是控制器内建的终结电阻器。不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率。控制器内建的终结电阻器可以根据内存模组动态选择合适的终结电阻，这样可以保证最佳的信号完整性。这部分基本上是IP重用，同时会考虑低功耗的交流阻抗技术。  3) OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等来提高信号品质，通过减/增加DQ-DQS的倾斜来提高信号的完整性。  2. 通过DDR3通道可配置的寄存器写/读（自有专利技术）      单芯片存储控制器缓冲器内建多个可配置寄存器，他们可以通过CS0#，CS1# 同时有效来访问，正常的工作模式只会有一个片选信号有效。通过这些内建寄存器可以对DDR3的物理接口以及逻辑时序进行有针对性的调整和优化。CPU可以通过这个编程接口来实现主存控制接口的局部优化，从而提升性能和可靠性。  3. 高性能锁相环和低抖动时钟分配技术      高性能锁相环为时钟分配/缓冲器提供低抖动的时钟源。同时，配合多相位的延迟锁相环（DLL）为单芯片内部逻辑提供所需相位偏移的多路时钟。该锁相环能够跟随低频的时钟扩谱调制（Spread spectrum）, 时钟扩谱调制可以减少系统的电磁辐射，保证系统的电磁兼容性  4. 高速低延迟混合信号逻辑电路设计技术      为了达到高速低延迟，这部分逻辑电路将采用完全定制的原理图和人工布局绕线的方法来实现。同时，为了保证时序的正确性还将采用自建的专用设计流程来进行电路设计。在时钟相位的使用上，采用自校准技术，使得时钟相位与逻辑延迟匹配，达到逻辑电路的低延迟。同时由于采用反馈校准使得输入输出延迟对温度，电压变化不敏感。  5. 带误码检测的内存保护技术      为了保证内存操作的可靠性，缓冲器可以对接收到的命令控制信号进行奇偶校验，并向CPU报告校验错误，使得CPU/系统可以对出错的内存控制命令进行重发等融错纠错措施，从而提高系统的可靠性。  
TD-LTE终端射频功率放大器芯片研究的课题研究的总目标和创新点？		1.1 总体目标      本项目结合国家重要战略，针对中国的TD-SCDMA的后续演进技术TD-LTE标准，实现终端射频收发集成电路设计领域的前沿技术突破，研究具有自主知识产权的终端射频功率放大器芯片，服务于中国的2300-2400MHz频带的TD-LTE系统；本项目采用业界主流的磷化镓铟/砷化镓异质结双极晶体管(InGaP/GaAs HBT)功率器件工艺，突破TD-LTE系统对PA芯片的线性度、带宽、峰谷比率和效率等方面的要求，在芯片的架构，版图，模块化设计，多芯片组装技术，功率线性化技术等方面实现技术创新，形成一系列知识产权专利；本项目将提供TD-LTE手机射频功率放大器工程样片，支持2300-2400MHz的TD-LTE标准，并且在集成度、功能方面都达到世界先进水平。  1.2 创新点      本项目结合国家重要战略，根据中国的TD-SCDMA的后续演进技术TD-LTE系统，研究具有自主知识产权的适合TD-LTE产业化的终端射频功率放大器芯片，其主要创新点如下：      1) 首先，国家科研项目上的创新。本项目基于中国政府力推的TD-LTE“准4G”技术，研究具有自主知识产权的适合TD-LTE产业化的终端射频功率放大器芯片，这是国内首次关于TD-LTE终端射频PA芯片的研究项目。因此，本项目的成功开展将会填补国内在TD-LTE终端射频PA芯片上的空白，推动整个TD-LTE产业链的发展，这是本项目最重要的创新点。      2)其次，设计技术上的创新。本项目采用目前终端PA产品中主流的磷化镓铟/砷化镓异质结双极晶体管(InGaP/GaAs HBT)功率器件工艺，以服务于中国标准下的2300-2400MHz频带的TD-LTE系统为出发点，突破TD-LTE系统对射频PA芯片的线性度、带宽、峰谷比率和效率等方面的要求，在芯片的架构，版图，模块化设计，多芯片组装技术，功率线性化技术等方面实现技术创新，形成一系列知识产权专利。      3) 最后，研究思路上的创新。本项目充分利用并结合了上海无线通信研究中心B3G/4G测试环境与测试平台，结合中心承担的国家重大专项2009ZX03003-009“IMT-Advanced关键技术试验平台开发”和2009ZX03002-003“TD-LTE终端基带芯片研发”项目，目标做到从无线通信终端基带芯片到射频芯片的研发与测试，到无线通信系统的测试和整个无线通信外场环境测试的融合，完成了从集成电路设计、测试到无线通信系统应用的融合。这是在中心固有的科研背景和硬件配套下的一种全新的思路。  1.3 主要研究内容      本项目结合国家重要战略，针对中国的TD-SCDMA的后续演进技术TD-LTE标准，实现终端射频收发集成电路设计领域的前沿技术突破，研究具有自主知识产权的终端射频功率放大器芯片，服务于中国的2300-2400MHz频带的TD-LTE系统，其主要的研究内容如下：      1)研究磷化镓铟/砷化镓异质结双极晶体管 (InGaP/GaAs HBT)功率器件特性，研究基于InGaP/GaAs HBT工艺的射频功率放大器芯片设计技术。      本项目采用商用的InGaP/GaAs HBT工艺(比如Triquint公司，Win半导体公司等)进行终端射频功率放大器设计，因此首先要深入研究InGaP/GaAs HBT功率器件的特性，分析其射频性能与特点，分析其器件模型，特别是有源器件的大信号模型。HBT是一种电流方向垂直于器件表面的双极型器件，器件速度由外延层的厚度和掺杂水平决定。目前采用先进的外延生长技术（MBE和MOCVD）能够生长单原子层精度的高质量外延层，应用能带工程与杂质工程优化异质结界面处非平衡载流子的输运特性，从而使HBT具有高频、高功率、高线性度等特性。由于HBT的横向尺寸对速度的影响相对较小，并且可以通过合理的器件结构来优化，所以HBT对光刻的要求比较低，其特征尺寸通常为1-3um。图4所示为Triquint公司的HBT工艺截面图。         图4 Triquint公司的HBT工艺截面图      InGaP/GaAs HBT的工艺特点决定了它具有高跨导Gm(20-100)，更低的输出电导Go和更高的功率密度等特性，因此，它非常适合于线性功率放大器设计。但是，好的工艺只是基础，为了实现性能优良的终端PA芯片，本项目深入研究基于HBT工艺下的线性PA设计技术。首先，利用其高的跨导特性，可以在小的输入电压摆幅和低的输出阻抗时，实现对负载电容的快速充电，这对于采用射极跟随器作为缓冲级的驱动电路是非常重要的，它可以提高电路驱动能力，并且高增益允许在电路中采用负反馈形式，通过牺牲一部分增益来拓展带宽，从而提高电路的带宽与高频性能；另外，利用低的输出电导Go特性，用于提高直流电压增益的线性度，这在线性功率放大器尤为重要；最后，利用其更高的功率密度特性，通过技巧性的设计，实现芯片尺寸和芯片功率附加效率(PAE)的最优化等。      2) 研究射频PA芯片线性度对TD-LTE系统的影响      功率放大器的线性度将直接影响到手机的性能，为避免与其它频道或系统间的相互干扰，不管在何种情况下，也不能为达到这些规格的要求而妥协。因此，本项目将深入研究射频PA芯片的非线性失真对TD-LTE系统的影响，从TD-LTE的系统要求出发，确保设计出的PA样品能够可靠的用于TD-LTE终端。      在TD-LTE系统中，用户最大信号带宽可达20M，由功率放大器产生的非线性失真分布在更宽的带宽内，增加射频功率放大器的线性度的设计难度。同时为了提高上传速率和增加频谱利用效率TD-LTE上传采用QPSK和16QAM调制波形，要求功率放大器必须具有良好的线性度。需要研究由于射频功率放大器产生的AM-AM和AM-PM特性导致调制信号的幅度和相位失真，避免因此引起基站接收系统的误码率上升，导致系统通信品质的降低。另外，由于远近效应的存在，PA的输出动态范围大。TD-LTE整个发射机应具有超过80dB的动态范围。发射机芯片动态指标往往受限于高功率时的ACPR指标和低功率时的噪声底，而临近信道泄漏功率的大小与输入功率的三次方成正比，为避免对临近信道用户产生过大干扰，最大功率输出时ACPR不应大于-36dBc。      3) 研究射频PA芯片失配下的振荡问题      一般手机射频PA 在正常的操作模式下，输出端所看到的阻抗为50Ω负载，但是当手机使用者不当使用手机，例如手握天线，甚至拔掉天线，将会发生PA 负载阻抗完全偏离正常工作50Ω负载，这就是所谓的PA 失配(mismatch)，在这样的状况下，PA 功率送不出去，将会导致更多的热散在IC 上，易导致PA 烧坏，此外，因PA本身是大功率组件，除了输出功率，同时会产生很大的热噪声，PA本身即会有很大的稳定度问题，若是再发生失配状况，更易导致PA 振荡，因而产生其它频率之噪声(Spurious Oscillation noise) ，影响到其它手机系统使用者，本项目将深入研究射频PA芯片在失配下的工作情况，在PA设计中确保在失配状况下，PA不会发生振荡与烧坏之现象。      4) 研究射频功率放大器线性化技术      实现射频功放线性化的技术很多，常见的有以下三种：功率回退法、前馈法和预失真法。在众多线性化技术中，功率回退技术是最常用的方法，即把功率放大器的输入功率从1dB压缩点向后回退几个分贝，工作在远小于1dB压缩点的电平上，使功率放大器远离饱和区，进入线性工作区，从而改善功率放大器的ACPR。即选用功率较大的管子作小功率管使用，实际上是以牺牲直流功耗来提高功放的线性度。功率回退法简单且易实现，不需要增加任何附加设备，是改善放大器线性度行之有效的方法，缺点是功率放大器的效率大为降低。本项目将根据TD-LTE系统对终端射频PA芯片的要求，研究最适当的功率线性化技术，实现TD-LTE技术指标要求。      5) 研究功率放大器模块中集成耦合器解决方案      本项目将研究在功率放大器模块中集成耦合器解决方案，用于监测在功率控制时的PA输出信号幅度，并且这项技术还可用来监测由于天线不匹配而产生的传输能量和发射能量，密集天线环境中的任何改变都可能导致匹配不当，并且在某些特定场合，还会增加反射能量。通过功率放大器内部集成的高方向性的耦合器，我们可以获得以下几个方面的好处：可大大延长手机的通话时间；PA输出能量可以被精确控制；不再需要隔离器；成本降低；在PA和天线间的插入损失被减少到最小值。  1.4 拟解决的技术关键      本课题根据前面的研究内容，拟解决如下几项关键技术问题。      1)TD-LTE 手机端射频功率放大器高峰谷比率下的线性化技术  LTE的手机端上传调制为QPSK/16 QAM，与WCDMA的Rel99，HSDPA，HSUPA和HSPA技术相比，更复杂的调制技术将使射频功率放大器具有更高的峰谷比率，在同样的饱和功率下，更高峰谷比率的功率放大器必须回退更多的功率来满足系统对于线性度的指标。回退更多的功率将使得手机的功率放大器工作效率降低，这样对手机的整机功耗提出严峻的挑战。本课题首要的解决的技术关键是在高峰谷比率的条件下，优化功率放大器的线性度。      2)功率放大器模块内部的动态功率监测技术      TD-LTE的技术采用CDMA的技术，要求基站收到的手机端发射功率始终保持在一定的功率精度以内，这样对于手机端功率放大器的功率控制提出了很高的要求。通常在TD-SCDMA的手机射频前端都会集成耦合器，监控手机输出功率。本课题拟在射频功率放大器内部集成高方向性的耦合器，提高射频功率模块集成度。      3)TD-LTE 手机端功率放大器模块封装技术      功率放大器的封装一直是难以解决的技术难点，功率放大器存在功耗高，散热难。同时射频器件对封装也具有很高的敏感性，通常的封装技术都会对射频的性能指标都具有较大的影响。本课题拟解决的技术关键之一采用电磁场仿真技术，在仿真阶段就评估封装对射频功率放大器的影响，在设计阶段留有足够的余量。同时在封装阶段，比较各种不同的封装技术，选用最适合手机射频功率放大器的封装，将封装对芯片的性能降低到最小。  
高频微波、毫米波宽带放大器的课题研究的总目标和创新点？		1、总体目标和创新点    1.1课题研究的总体目标    本项目“高频微波、毫米波宽带放大器”是在自主设计芯片的基础上，利用接近国际最先进水平的化合物半导体（砷化镓）芯片加工厂家提供的异质结高速场效应管（0.15um GaAs PHEMT）工艺，完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。项目前期已经开展了30GHz波段的芯片设计、流片与测试，本项目期将优化设计，实现产品定型和销售；在30GHz波段放大器芯片基础上，将开展升级产品60GHz放大器芯片的研制。项目期将实现相关产品的开发和产业化。    项目预期目标：    项目期内完成毫米波（30GHz, 60GHz）高频宽带放大器芯片的设计、流片、测试；    项目期内实现产品销售850万。    项目新增投资800万元，其中自筹620万。    公司2008年经过审计的总资产达到2483万，其中主要部分是流动资金。    公司具有足够的资金保证自筹资金620万到位。    知识产权指标：    申请1件发明专利，1件实用新型专利，获得2项集成电路布图设计登记授权。         具体技术指标：    1）30GHz宽带放大器：    中心频率35 GHz，带宽15%，增益≥ 15 dB，功率≥ 30dBm。    2）60GHz宽带放大器：    频率60 GHz，带宽10%，增益≥10 dB，功率≥15dBm。            1.2创新性分析    主要的创新点包括：     -采用0.15um GaAs PHEMT工艺，开发毫米波（30GHz, 60GHz）高频宽带放大器芯片；     -具体表现为设计思想的创新，结构的创新和版图设计的创新；     -射频模型的自主优化         下面是具体的创新性分析：    （1）毫米波（30GHz, 60GHz）高频宽带放大器芯片：    本项目开发的毫米波（30GHz, 60GHz）高频宽带放大器芯片开发，是国际集成电路领域的前沿，在我国处于起步阶段。相关的芯片设计开发具有重大的原始创新性。相关的设计技术和工艺都是国际大公司的保密技术，国内以前几乎没有任何相关的研究和开发报道。本项目的开发将突破国际技术和产品的垄断，具有很高的创新性。功率放大器开发方面的创新性，具体表现在设计思路的创新性，结构的新颖性和对芯片性能的大幅度提高。         1）技术创新：设计思想的创新性    本项目的创新性设计思路，是将所采用的器件工艺应用到接近极限情况，主要包括晶体管的数目，栅长，插指数等，以实现高功率输出。同时采用三级放大线路增加输出功率以及增益。同这些接近极限情况的器件和线路结构相匹配的线路采用了分单元的匹配，以适应大功率要求的电流对称性。此外，对起保护作用的电容等也都做了针对大功率特性的优化。         2）结构创新：    a）采用三级放大结构    目前国外报道的类似毫米波高频宽带放大器芯片通常采用的是级联结构。这种结构容易获得比较宽的带宽，但相应的输出功率较小并且芯片面积相对较大。项目具有创新性的采用了高集成度的三级放大结构，缩小了版图面积，从而降低成本。其中第三级的晶体管数目达到16个，晶体管的栅长接近工艺极限，更好的实现了输出功率性能。同时为了达到大功率输出性能对电流对称性的特殊要求,采用了分单元匹配结构。使线路在实现高增益的同时获得很高的输出功率。结合具有创新性的优化技术，对具有约15个重要线路指标的复杂系统参数进行优化，将放大器芯片的单片输出功率提高到1瓦以上。       图1国外宽带放大器与本项目宽带放大器结构对比      国外产品采用的级联结构（上）本项目宽带放大器产品采用的三级放大结构（下）         b）版图设计的创新    本项目在结构方面的创新性，还体现在版图设计的创新性。    对于砷化镓大功率放大器的设计技术，国际上相关的公开报道比较少。相关的产品和技术都是国际大公司的保密技术。其中，我们搜索到的一篇具有代表性的国外报道，其工作频率在5 – 10GHz频率区间，并且同本项目的芯片具有可比性[参考文献1]：    本项目所设计的毫米波38GHz通信系统的射频收发模块性能同国际上类似产品性能指标比较如表1所示：             表1                  表2       参考文献1:  [1] S.L.G. Chu, “A 7.4 to 8.4 GHz High Efficiency PHEMT Three-Stage Power Amplifier”,   IMS 2000.  其他功率放大器方面的相关参考文献：  [2] A.P. de Hek, “X-band High-Power High-Efficieny MMIC Amplifier”, TNO Physics and Electronics Laboratory 2000.  [3] P.F. ALLEAUME,“HBT TECHNOLOGY FOR HIGH POWER X BAND AND BROADBAND AMPLIFICATION”, Gallium Arsenide applications symposium 2000.  [4] P. C. Chao “Very high Performance and Reliable 60GHz GaAs PHEMT MMIC Technology” GaAs Mantech, 1999  [5] Wang H, “A monolithic Ka-band 0.25 μm GaAs MESFET transmitter for high volume production”, IEEE Journal of Solid-State Circuits,1992  [6] Mahon, S.J.,“35 dBm, 35 GHz power amplifier MMICs using 6-inch GaAs pHEMT commercial technology”, Microwave Symposium Digest, IEEE MTT-S International 2008.  [7] Wang, H. ,“A monolithic Ka-band 0.25 μm GaAs MESFET transmitter for high volume production”, Microwave Symposium Digest, IEEE Journal of Solid-State Circuits, IEEE MTT-S International 2008.  [8] Chia-Song Wu,“A Power AmplifierMMIC Using the CPW Structure Technology”, Microwave Journal, 2007  [9] Woojin Chang, “A 60 GHz medium power amplifier for radio-over-fiber system”, ETRI Journal, 2007  其他硅或者锗硅方面的参考文献：  [10] 毛军发，“硅衬底微波集成电路，”微波学报，2001，17，54-61.   [11]“0.6μm CMOS Laser Diode Driver for Optical Access Networks”，Liang Bangli, et al.,《CHINESE JOURNAL OF SEMICONDUCTORS, Oct.,2003.  [12] G. Freeman, et al., F. Huang, et al., “ 0.18um SiGe BiCMOS with 100 GHz Ft, Cu interconnect, fully Si CMOS ASIC compatible technology,”IEEE IEDM 1999, 569-572.    同《参考文献1》所报道的结构对比，本设计主要进行了大功率优化。在大功率放大器设计中，将其中第二级FET晶体管由 2 只改为 4 只，第三级由 4 只改成 16 只。基于电流对称的考虑，第三级采用分单元匹配。其次在设计相应的匹配电路后又对带宽进行优化，使之可以在更高的频率、更宽的频带上工作。基于电路稳定性考虑，在偏置电路中都集成有容值大的单个电容或者容值小的双电容。另外，在电路的输出端采用较宽的微带线进行匹配。最后出于成本的考虑，版图的布局在不影响性能的前提下尽可能采用紧凑设计，缩小面积。其中第三级 FET 晶体管采用共用源极接地的方法，使得在比上述参考文献的版图更小的尺寸下总栅宽增大到原来的 1.5 倍。         （2）射频模型的自主优化：    射频集成电路以及毫米波集成电路的设计，同基带数字芯片设计相比的一大特点是对器件模型的精确性依赖更强，而目前国际上射频模型并不完全成熟。这对设计师的经验提出了很高要求。模型的不精确，常常导致设计和测试结果之间的偏差增大，并需要多次流片优化。为了确保设计的精确性，需要在芯片测试结果的基础上，自主开发高精确度器件模型。      因为本项目所采用毫米波芯片需要国际一流水平的 GaAs(0.13 微米 PHEMT) 工艺，对射频模型的研究和优化也成为项目研究内容的一部分。    a）毫米波晶体管器件模型的优化    本项目技术方面的一个重大问题，也是本项目的一个具有重大特色的创新性，是对国际大公司提供的砷化镓工艺加工生产线的器件模型，做进一步的修正和优化。具体分析如下：    比如，毫米波芯片将需要采用砷化镓工艺，国际生产线提供的模型，有时候并不能满足设计者高精度仿真的要求。比如，在项目前期的芯片开发中，我们发现了生产线厂家提供的模型和测试结果比较有很大的误差。在本项目对集成电路测试和仿真结果比较的基础上，我们自主开发了相关的子单元模型，从而解决了输出端信号反射系数异常过大的问题。利用我们修正后的模型参数，所设计的芯片同设计指标符合的很好。图 2 （ a ）中，我们显示利用生产线的器件模型，其特性曲线在一定工作条件下发生发散，这种模型来仿真集成电路和测试结果相差很大（图 2(b) ）。而利用我们自主开发的器件模型和测试结果拟合很好（图 2(c) ）。          图2 生产线的器件模型在一定工作条件下特性曲线发生发散（a），利用生产线给出的器件模型仿真的集成电路和测试结果相差很大（b）, 而本项目自主开发的模型其仿真结果同实际测试结果吻合很好（c）。         b）无源器件及微带线的自主优化    无源电路占用GaAs面积也将带来成本的提高。因此减小元器件数量，尺寸也是一个需要解决的关键问题。本项目将在自主开发的电感、微带线等无源器件模型的基础上，实现低成本，低功耗的射频前端系统集成。    项目前期通过研究各种电感模型参数的提取方法，自主开发了一种新的解析方法提取电感参数。这种方法是通过对一系列特征函数的分析，不需要迭代和拟合步骤就可以直接求出参数值。这种解析模型因为是建立在物理的基础上，所以具有很好的可缩放性。针对国际上普遍采用的非对称的double-pi电感模型，利我们开发的算法，所提取的参数实现和测试结果很好的符合。电感的等效电路图如图3所示。从图4和图5中我们可以看到我们的结果符合的非常好。              图3  double-pi电感等效模型               图4 测试和仿真的L的比较       图5 测试和仿真的Q值的比较           c）宽带性能指标的优化：针对不同频段的系统应用进行宽带优化，同时对插入损耗、功率、噪声等方面的性能参数进行优化。         2、主要内容及所需要解决的技术关键    2.1主要内容    本项目是在自主设计芯片的基础上，利用接近国际最先进水平的化合物半导体（砷化镓）芯片加工厂家提供的异质结高速场效应管（0.15um GaAs PHEMT）工艺，完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。     砷化镓微波集成电路是把砷化镓有源器件如双极晶体管（HBT），或者异质结场效应管(PHEMT), 以及无源器件如电阻, 电感, 电容等，设计在同一芯片上，形成特定功能的微波器件如功率放大器等。同其他的微波集成电路芯片如开关电路, 震荡器电路，及低噪声放大器比较, 高频、大功率放大器是砷化镓工艺最具市场和技术竞争力的芯片。虽然最先进的CMOS工艺以及锗硅BiCMOS工艺，其频率响应也可以达到很高的频率，但大功率方面却无法同砷化镓相比。     砷化镓高频功率以及低噪声放大器芯片设计技术的基本原理包括：对工艺线提供的砷化镓器件参数和模型进行详细研究，并针对线路设计的大功率输出特性指标，选择适当的线路结构、器件以及参数；利用合适的器件，构成集成电路核心放大线路和匹配电路，并利用微波集成电路仿真软件做微波线路的仿真；根据线路图和工艺规则制作版图；在版图基础上进行后仿真和线路优化。         项目的主要技术内容如下：    （1）对工艺线提供的砷化镓器件参数和模型进行详细研究，并针对线路设计的高频宽带特性指标，选择适当的线路结构、器件以及参数；    （2）利用合适的器件，构成集成电路核心放大线路和匹配电路，并利用微波集成电路仿真软件做微波线路的仿真；    （3）根据线路图和工艺规则制作版图，在版图基础上进行后仿真和线路优化；    （4）通过工艺代加工生产线进行加工流片。         2.2所需解决的关键技术    （1）工艺模型和器件选取 - 根据砷化镓工艺线提供的工艺能力以及相关的器件模型，选取适当的有源器件和无源器件。其中对有源器件晶体管，主要是根据放大器的输出功率，确定其合适的栅极叉指数目，宽度等参数。    （2）线路设计 – 根据放大器的功率和增益要求，设计电路的拓扑结构，如采用3级放大，并确定每级晶体管数目，以及匹配电路的选择。为实现最大的功率输出，所采用的器件指标需接近工艺极限水平。    （3）仿真 – 在线路设计图的基础上，按照功率放大器的设计要求，如工作频率、频宽、输出功率、稳定性、效率等，利用砷化镓工艺线提供的器件参数，在高频设计软件（MDS，ADS）等系统利用EDA工具进行线路仿真，并确定相应匹配线路的具体元件值。    （4）版图设计 – 按照模拟设计的线路图，结合砷化镓工艺生产线提供的设计手册，做版图设计。    （5）后仿真和线路优化 – 在版图基础上，对线路中的微波传输线做电磁场精确仿真。并代入线路仿真，进一步优化设计和匹配线路参数。并且，考虑成品率、可靠性等因素，做最终设计优化和版图制备。    （6）流片加工 – 把按照设计规则做的线路版图交给国外合作方的砷化镓工艺生产线，进行流片。    （7）芯片测试 – 测试芯片性能，测试工具包括信号发生源，频谱仪，网络分析仪等。如测试结果和设计目标吻合，进入下一步；如测试结果和设计目标不吻合，返回第1步，通过匹配和补偿电路再次优化。    （8）封装和测试：芯片封装后（或者直接贴装）在微波模块上测试。         1）项目的硬件结构：     高频收发模块微波集成电路芯片和在载体封装后的结构如下图6所示。芯片的加工是在砷化镓衬底材料上，通过光刻，离子注入，外延材料生长，刻蚀，金属化等工艺步骤，在一个芯片上，集成了晶体管，电阻，电容，电感等器件而形成。    a）项目前期所开发功率放大器（局部）和载体上焊盘、电容等如图6所示           图6宽带微波单片集成电路放大器芯片和在载体封装后的结构图         b）封装后的芯片如图7所示          图7 封装后的芯片照片         c）芯片的测试，以及和仿真结果的比较    在芯片流片加工后，测试芯片的性能，并和仿真结果比较。如果发生偏差，在排除模型的精确度误差之外，进一步优化设计。最终实现芯片性能指标。         2）项目的软件结构：    a）集成电路芯片线路图：本项目所设计的放大器集成电路芯片线路示意图（局部单元）如下图8所示。芯片线路的组成是把晶体管，电感，电容，电阻等器件，通过微波传输线结合在一起。通常采用多级放大的结构，在保证有足够的功率输出的情况下，同时实现较大增益。线路示意图通过微波集成电路仿真软件（ADS）模拟仿真，调节各匹配元件包括传输线的参数值，以达到设计的性能指标。           图8仿真用线路示意图         b）线路仿真：通过微波集成电路仿真软件的模拟仿真，在选择合适的器件种类、器件参数、和线路拓扑的基础上，对所设计线路进行匹配。本项目30GHz的放大器的仿真结果（优化后），显示增益超过20dB, 输出功率大于30dBm。           图9仿真结果示意图         c）线路的版图：在线路示意图的基础上，根据工艺线的版图布局布线规则，实现线路版图。通过设计规则检查后，工艺生产线将根据所制备的线路版图，进行制版和流片加工。    项目前期开发的毫米波放大器芯片，已经完成了流片和测试，并取得比较理想的测试结果。其中 30GHz 波段（30-40GHz）的放大器芯片已经完成设计和流片加工，测试的结果显示芯片的增益在 35GHz 达到了 13dB （如下图10所示），相应的输出功率约 25dBm ，接近本项目的指标。目前已经完成的优化设计，38GHz 的功率输出超过 30dBm(图10-2) 。            图 10-1 30GHz毫米波放大器芯片局部照片（左）与测试结果（右）       图 10-2  30GHz毫米波放大器优化仿真结果         3）射频模型自主开发    为实现所开发芯片的高精度仿真设计，本项目前期所开发的无源器件如电感模型，以及有源晶体管的噪声模型，将可以为设计提供部分模型支持。    项目的技术路线下图11所示：             图11 项目技术路线图         本项目产品将应用的宽带无线通信系统：宽带微波视频无线通讯系统。            图12 宽带无线视频图象传输系统正在进行数字图象的传输实验         部分（12种）前期开发芯片销售产品的型号清单见表3：           表3       
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题研究的总目标和创新点？		1.1．课题研究的总体目标  本课题研究的总体目标是面向多标准通信和多媒体应用领域，研究开发高性能低功耗的众核处理器，突破低功耗单核处理器设计技术及众核处理器内互连技术，实现上海、我国、及国际在众核处理器设计领域的技术升级，并推动其产业化应用。  1.2．主要内容及技术关键  众核处理器的研究工作是一个庞大的课题，本课题主要的研究内容包括：1）众核处理器中单核的设计，2）众核处理器内各核之间的互连设计，3）基于所设计众核平台的通信及多媒体的应用系统方案， 4)安全性分析与架构设计。  1.2.1众核处理器中高性能低功耗的单核的设计  在众核处理器的设计中，首先的问题是如何设计（或选择）单核。单核处理器存在多种不同的架构，从数据读取的方式、指令复杂度、指令宽度、流水线深度、存储器大小，等等各方面均存在巨大的差异。不同架构的单核处理器在面积、性能、功耗等方面的区别可以是数十倍甚至上百倍，由不同单核构成的众核会有非常不同的特性。我们的第一个研究内容就是：设计出适合于众核处理器的高性能低功耗的单核。  1.2.1.1 异构众核的总体架构  对于面向专用领域的众核处理器，采用异构的总体架构能够有效的提高性能、降低功耗。图1是一个异构众核的架构示意图。通常而言处理器核的数量大于10个就称为众核处理器。为了保证系统的高性能，我们的芯片内处理器核的数量将大于16个。在这个系统中，要寻求和设计2个（或2个以上）适合于众核处理器系统的具有很高性能/功耗比的单核。基本的思想是其中的一种为单指令单数据（SISD）的简单的RISC核，主要用于控制功能；然后设计一种单指令多数据（SIMD）的核，以达到较强的数据计算功能。选择SIMD处理器的原因我们会在下面作更为具体的描述。     图1:异构众核的架构示意图  此外，对于每个核，还需要研究其各个可能的设计方式，比如不同的流水线(pipeline)深度，不同的存储器大小，不同的数据寻址方式如寄存器-存储器型(register-memory based) vs. 堆栈架构型(stack-based），等等。然后，对于这些不同的设计方式，考察其面积、性能、功耗等参数，以及其是否容易融合到众核处理器中，来发现众核处理器中单核设计的最佳方案，从而打好众核处理器设计的基石。其主要技术创新点在于评估单核时不仅仅考察单核本身的性能指标，最关键的是要考虑这些单核组成众核后总体的性能。  1.2.1.2 关注高性能与低功耗：SIMD处理器及存储系统的优化  对于面向专用领域的众核处理器，其是否能成功地关键取决于单核的性能/功耗比能多大程度上接近于ASIC实现方案。传统的通用处理器的性能/功耗比与ASIC相差上百倍，当前的DSP处理器其性能/功耗比也与ASIC相差数十倍。所以，直接采用已有的处理器核并不是一个可行的方案，必然要对现有的处理器架构作出一定的调整。我们认为，最关键的两点将是采用SIMD 架构，及简化指令/数据的读取和存储，理由如下：  1）最简单的处理器一般采用单指令单数据（Single-issue-single-data）的架构，这种架构能具有很小的功耗，但并不能达到最大的性能/功耗比。高性能处理器一般采用多指令（multi-issue）的架构如VLIW 或SuperScalar，使用这种架构虽然能增加处理器的性能，但是，多指令架构需要相对应的增加指令内存，指令读取逻辑，数据执行模块，结果写回等等所有的资源，另外，还需要增加控制逻辑。所以，多指令架构会使系统的功耗/性能比反而变差。单指令多数据（SIMD）的架构在很多应用领域能随着内部执行单元的增加而增加性能，并且由于单指令的特点其指令读取及控制逻辑并不需要相应的增加，所以，SIMD 架构应该具有最佳的功耗/性能比，是专用领域众核处理器中单核选择的最具发展潜力的架构。  2）在当前的处理器中，最占用面积的基本都是存储器（指令存储器及数据存储器），相对应的，指令读取及数据的读取/写回消耗了处理器绝大部分的功耗。所以，要提高性能/功耗比，另一关键之一是要近可能减少存储器，并且优化（简化）存储器的读取方式。虽然通用领域的应用一般要求很大的指令及数据内存，但专用领域的应用其内存的需求量具有一些特点并且需要的内存大小也小很多，这就为我们简化存储器架构，降低指令/数据的读取所消耗的功耗提供了可能性。  1.2.1.3 综上，高性能低功耗的单核设计中的关键技术包括：  1）采用并优化单指令多数据（SIMD）架构  2）优化指令和数据的读取/存储架构  3）尽可能采用精简的架构来减小处理器面积，降低功耗  4）需要考虑所设计的单核是否能很好的集合成为众核  高性能的通用处理器的时钟频率可达3-4 GHz左右，采用wide-issue的架构，其每秒可完成约10G operation；但是其功耗一般超过100W，所以单操作功耗约10000pj/op。而著名的RAW众核处理器中单核处理器每秒可完成500M operation，功耗大于1W，所以单操作功耗约2000pj/op。通过我们的各种优化手段，我们的目标是使处理器的单操作功耗小于100pJ/op。  1.2.2众核处理器内各核之间低面积（低功耗）高性能的互连设计  众多的核之间如何互连通讯是众核处理器研究的另一个重要内容，通常被称为片上网络系统(Network-on-Chip)，基本思想是在每个处理器核中加入类似于路由器(router)的电路，借鉴网络技术来解决芯片中各处理器互连的问题。这里包含互连拓扑结构及通讯方式等问题。用于各处理器之间通讯的拓扑结构有多种，如总线(bus)、纵横式(crossbar)网络、全连接型(completely-connected)网络等，但他们均存在着一个缺乏可扩展性的缺点。在2 维网状（2-D mesh）互连架构中，每个处理器只与其相邻的处理器有直接的互连，有着明显的可扩展性，从而在众核处理器设计中受到了最广泛的关注。另外，新近提出的Spidergon架构也具有较多的优点，值得深入研究。在一定的通讯拓扑结构中，还存在不同的通讯方式的问题。当前的片上网络系统一个比较突出的问题是电路面积较大。本课题的第二个研究内容就是：研究设计一个高效、低面积的片上网络互连系统用于众核处理器中各核之间的通讯。  1.2.2.1 低面积片上网络系统的设计：输出缓冲器非对称架构     图2：低面积片上网络系统  当前片上网络系统研究的基本思想是在每个处理器核中加入类似于路由器(router)的电路，借鉴网络技术来解决芯片中各处理器互连的问题。路由电路的输入端及输出端一般包括本处理器核（core）及邻近的4个处理器核(east, north, west, south)。路由电路从输入端得到数据，然后把数据传递到所需要的输出端。当不同输入端需要到达同一个输出端，或者输出端由于数据处理缓慢不能马上接收数据，就会出现数据传输阻塞的现象。为了解决这个问题，传统的方式是在输入端加入缓冲器，如图2（a）所示。一般而言，缓冲器会占用互连电路的绝大部分面积，并由此使得互连电路成为影响众核处理器面积及性能等方面不可忽略的因素，因此，如何降低缓冲器的面积也就成了降低互连电路以致众核处理器面积、提高其性能的关键之一。  在去年，我们就提出了采用输出缓冲非对称的互连电路来降低其面积，如图2（b）所示。这个设计的思路主要来源于一个发现：从输入端得到的数据绝大部分会被传递到本处理器核，只有少量数据被传递到邻近的其他核。基于这个发现，我们对传统的输入缓冲对称互连电路作了两个修改：  1）缓冲器放置位置从路由电路的输入端改为输出端。  2）在输出端的缓冲器采用不同的大小。放置在本处理器核的缓冲器由于数据流量大所以缓冲器也需要较大，而其他方向上采用相对较小的缓冲器。  如果忽略那些较小的缓冲器的面积，输出缓冲非对称式互连电路的面积仅为输入缓冲对称式互连电路的五分之一。  另一方面，对于互连电路系统，又可从时序上分为静态互连和动态互连两种。对于静态互连电路，它从输入到输出的路由通道在程序运行前由静态配置的方式确定，在程序运行过程中不变。这种方式的电路相对简单，当然由于灵活性相对欠佳，性能方面也有其缺陷。对于动态互连电路，它从输入到输出的路由通道能在程序运行过程中不断变化，从而具有更好的灵活性。  在过去一段时间的研究过程中，我们已经对采用静态时序的非对称互连电路作了一定的研究。我们将在以前的工作基础上对静态非对称互连电路作更深入的研究，并着手研究采用动态时序的非对称互连电路。  1.2.2.2 高效片上网络系统的设计：基于数据流控制器的架构  在众核处理器的数据传递过程中，源处理器（需要传递数据的处理器）通常先将需要传递的数据放置在其内存中，然后通过指令把内存的数据放置到FIFO端口向其他处理器发送。这样做的一个缺点是数据的传递过程会占用处理器的很多时间。为了克服这个缺点，我们设计了一个数据流控制器 (data flow controller, DFC) 来辅助处理器核之间的互相通信。在数据流控制模式下，源处理器只须向DFC控制器下达指令，让DFC控制器来把数据直接从内存传送到FIFO中，这样就很大程度上减轻了CPU资源占有率。图3是使用DFC来辅助处理器之间相互通讯的示意图。数据流控制器的思想可以追溯到单核处理器的直接内存访问单元（Direct Memory Access，DMA），因为DMA的思想就是不经过CPU而直接从内存存取数据从而增加内存数据存取的效率。     图3：使用数据流控制器辅助处理器核之间的互相通信以提高其效率  另外，如果需要进一步增加传输效率，也可以把源处理器的数据从ALU结果直接传到FIFO中，不通过内存。这样做的缺点是一定程度上降低了易编程性，但是对于专用领域的众核应该不失为一个方法。  1.2.2.3综上，众核处理器内各核之间低面积高性能的互连设计中的关键技术包括：  1）使用数据流控制器辅助处理器核之间的互相通信以提高其效率  2）低面积片上网络系统的设计：输出缓冲器非对称架构以降低片上网络系统的面积  1.2.3面向通信及多媒体的应用系统方案  1.2.3.1 通信及多媒体应用系统方案  我们研究的应用主要包括下一代无线通信基带算法（LTE）、多媒体、HDTV传输等对运算量或功耗要求较高的应用。这些应用传统上是由ASIC来实现的，我们相信能在众核处理器上实现并且达到基本的性能及功耗，这将是集成电路设计方面的一大突破，也是我们设计众核处理器的最重要的目标。  在具体应用的实现过程当中，我们会首先针对某些关键的模块开始入手，如FFT、LDPC、以及基于CCMP的数据加密等。图4是一种使用众核架构来实现中国HDTV无线传输标准中重要的3780点FFT的示意图，算法基于Winograd傅里叶变换算法（WFTA）。     图4：一种3780点FFT的众核实现方案  目前多媒体视频标准包括：MPEG4、H.263、H.264以及国内的AVS，其中MPEG4和H.263的关键模块是离散余弦变换（IDCT）；H.264和AVS的关键模块是基于上下文的自适应可变长编码（CAVLC）和基于上下文的自适应二进制算术编码（CABAC）。因此采用ASIC设计，需要针对不同的标准设计不同的硬件模块，成本高难度大；而采用众核处理器可以充分利用算法中计算的并行特点，充分提高各标准的编解码效率。图5给出可以在众核平台上采用Chen-Wang算法实现IDCT的示例，因为Chen-Wang算法把2维IDCT运算转换成两个行列1维IDCT运算，在1维的IDCT中又是8次完全相同的计算过程组成，并且计算过程相互独立，因此具有并行计算的特点，可以分配到多个处理器上同时完成。单核完成Chen-Wang算法需要176次乘法，而如果分配到众核上并行运算每个核仅需要22次乘法。     图 5：IDCT的众核实现方案  在实现应用的过程中，应用层面研究人员将研究如何把应用映射到多核（众核）中去；另外还需要根据应用的特点提出对架构的需求，供硬件层面研究人员的探讨。  1.2.3.2 编程环境及降低通讯功耗的编程技巧  如何利用数量众多的处理器来进行具体应用的处理，或者说众核处理器的编程问题，是一个非常关键的问题。对于通用的多核及众核处理器，编程的重要性及所受到的关注度甚至超过处理器的硬件实现本身，编程所涉及的课题包括系统软件设计、编译器设计、应用软件任务调度和分配等。对于面向专用领域的众核处理器，编程的重要性相对弱化一点。但如何建立一个有效的编程环境仍然非常重要。本研究课题对于编程环境的建立主要将包含如下3部分：  1.单核（包括SISD处理器及SIMD处理器）的C编译器及完整的工具链  2.众核系统的仿真器  3.应用的工作量评估器（profile）用于辅助应用到众核处理器的分配过程  除了建立有效的编程环境之外，我们还将研究一定的编程技巧。在传统的多处理器编程中，编程人员最看重的通常是平衡各处理器之间的运算量，从而不浪费运算能力。而在众核处理器当中，由于存在数量众多的处理器，我们意识到平衡各核的运算任务变得不是最重要了。我们将设计新的编程方式，侧重于尽量减少处理器间相互通讯所带来的消耗。  1.2.4 安全性分析与架构设计  微处理器的发展历史表明，体系结构的缺陷会导致操作系统和应用软件发生严重的信息问题。众核作为新型的处理器结构，与以往的单核处理器相比，其整体的系统复杂度更高，致力支持多个操作系统，多个用户，多个进程的并行工作，因此其也将面临更大的安全挑战。目前众核的安全性分析与相关研究还处于起始阶段，许多问题亟待研究者进行系统的研究和整理，进而提出相应的软硬件解决方案。特别是在分布式存储条件下，如何实现不同进程，不同用户的有效隔离，防止信息泄漏，从而对众核操作系统提供有效的安全支持，这是众核架构在发展过程中有待解决的重要问题之一。另外，如何分析和排除众核架构下潜在的安全漏洞，屏蔽各类软件攻击也是一项重要的研究内容。  1.3．本研究课题的创新点  本课题将进一步提高众核处理器的性能、降低其功耗，力图使众核处理器的功耗/性能的指标接近ASIC，然后用众核处理器去实现一些原先需要用ASIC来实现的通信和多媒体应用，以达到性能、功耗、灵活性等各方面完美的结合，这将是集成电路设计的一大突破。  本课题的创新点主要包括：  1.在单核的设计中，我们将采用多个创新点，包括：1）优化单指令多数据（SIMD）架构，2）优化指令和数据的读取/存储架构，3）采用精简处理器架构。4）在单核设计中，不仅仅考虑单核本身的性能和功耗，还考虑其是否适合集成于众核处理器之中。通过这些技术极大的提高单核处理器的性能/功耗比并能实现高效的众核。  2.在互连设计中，用尽可能小的面积实现灵活的数据传递能力。其创新点包括：1）借鉴DMA的思想优化互连性能，2）优化互连电路中的缓冲器设计。  3.在众核处理器上实现具体应用时，不仅仅考虑各核之间任务的分配是否平均，更关键的是尽量减少各核之间的相互通讯来降低功耗并且提高性能。  
基于先进时空域去噪算法的视频图像处理器开发的课题研究的总目标和创新点？		(1)总体目标  本课题研究的总体目标是研究开发基于先进时空域的视频去噪算法及高性能视频图像处理器芯片。该芯片具有高性能和可编程的灵活性，能够适应不同的噪声场景应用环境，尤其是适应低照度下的强噪声环境，在去除噪声的同时可以很好的保留图像的细节，有效的提高视频图像的清晰度，填补国内在此方面的空白，达到世界先进的技术水平。  本课题芯片的主要规格：  1) 采用自主知识产权的时空域去噪技术，对于典型视频序列，在白噪声标准差为25的情况下，处理后PSNR提高不低于10dB；  2) 支持1路标清视频（720x576@25fps）的实时处理  3) 支持数字YUV视频输入和输出  4) 采用90nm或更先进的工艺  5) 工作频率达到500MHz  6) 功耗不大于3W  (2)本课题的创新点：  1. 基于可配置处理器的矢量图像处理引擎；  2. 基于先进时空域的块匹配去噪算法  3. 自适应的噪声估计技术  4. 自适应的运动搜索和块匹配方案  (3) 本课题的主要内容和技术难点  本课题的主要内容和技术难点主要体现在算法的研究与优化和芯片实现两个方面。  （一）算法的研究与优化  1. 基于时空域的块匹配去噪算法研究和优化  普通的空域去噪，没有利用到视频序列前后相邻帧的时域信息。同时利用视频序列的空域信息和时域信息去噪不仅能够进一步提高去噪后输出视频序列的客观质量而且能消除普通空域去噪带来的闪烁问题，提升主观感受。时空域去噪算法框图如图1所示：  图1：时空域去噪算法框图  2. 自适应的噪声估计技术的算法研究  噪声估计在时空域去噪算法中决定了滤波和自适应模块的关键参数，对去噪效果有非常重要的作用。在实际应用中，需要准确地估计当前视频的噪声特征，由于视频源环境存在各种复杂情况，因此噪声可能也随之波动。自适应的噪声估计算法能够实时智能检测并跟踪噪声在视频序列的变化趋势并自动调整相应的参数设置，不仅可以有效的跟踪噪声，而且能降低产品功耗。噪声估计的基本原理是通过将视频帧划分为若干像素宏块，计算所有宏块的方差，并选取方差值较小的一些宏块，把这些宏块的特征值带入经验公式得出整幅图像的估计噪声方差。  3. 自适应的运动搜索和块匹配方案  基于多参考帧的自适应运动搜索能够判断物体运动的趋势，可以提升时空域块匹配的精确度。同时在运动搜索中采用预滤波以及拥有自主专利技术的三维块匹配等先进技术，可以有效降低视频序列中噪声对其搜索精度的影响，即使在中、高噪声环境下也能保证有效去噪。  自适应的运动搜索和块匹配涉及到巨量的运算和带宽，要做到硬件可实现，需要做大量的研究和优化工作，包括：  A. C+/D高效率数据复用，节省75%以上的块匹配内存访问带宽  B. 自适应块匹配搜索方案以及适用的图形缓冲结构，以尽量降低数据准备时间并提高访问效率  C. 亮度色度联合处理以大幅度减少色度处理所需的数据量  D. 高效图像集合过程，在低存储器带宽开销下实现内部图像集合与重建，将相关过程的带宽消耗降低到1/4  E. 智能数据缓冲管理，降低数据等待时间并提高运算单元的利用率  F. 优化的数据结构和索引机制，使得数据可以连续访问以提高访问效率  G. 可指令化并高度并行的运算单元  （二）芯片架构和实现：  1. 基于128位矢量图像处理单元的视频图像去噪引擎  图2 基于处理器的128位矢量图像引擎的基本架构  本课题的视频图像去噪引擎采用在ARC的可配置处理器上扩展定制专用的128位高性能矢量图像处理单元的方法来实现。  ARC公司是世界上能提供可配置处理器的两家公司之一，ARC 700是ARC的新一代可配置处理器，具有7段流水线的架构，并有很强的DSP扩展指令，支持Linux，在90nm工艺下可以达到近600MHz的运行频率，在性能上可以和ARM11竞争。  ARC 700具有灵活和可配置的架构，允许用户对CPU进行配置，包括Cache和各种运算指令，还具有很强的总线和指令扩展能力，用户可以基于其架构进行各种指令和运算部件的扩展和定制，从而满足用户的各种运算需要，并且在编译器和开发系统里进行了完善的支持。  本课题将采用ARC 700 CPU设计128位的矢量图像处理单元，由3个128位的矢量处理单元和ARC CPU组成一个能满足课题去噪算法需要的高性能视频图像去噪处理引擎。  矢量处理引擎的3个128位的矢量处理单元，分别用于处理噪声估计、参考帧运动估计、块匹配和集合。  每个矢量处理单元具有基本相同的结构，实现主要采用SIMD（单指令多数据流）的方式，局部具有VLIW（超长指令字）的特征，用于增加指令的灵活度和密度（比如噪声估计运算）。128位的矢量处理单元，具有独立的数据访问接口，支持8位或16位数据，最多可以单条指令处理8、12或者16个像素数据。本课题将设计的矢量化的指令和处理单元，对有二维或三维属性的图像块的运算和操作具有很高的效率，并且对于通常的视频图像处理算法也有很好的通用性和适用性，性能预计可以达到3000MOPS。  ARC CPU是矢量处理引擎的核心，除了直接驱动矢量处理单元，还用于进行一些灵活的计算和控制，比如实时噪声估计的模型参数的计算、搜索和块匹配的动态策略选择和判决。  ARC XY存储器接口是双独立总线结构，用于提高ARC CPU本身的数据访问带宽和效率；  图像专用DMA控制器用于给矢量处理器提供高效率和连续的局部数据DMA快速访问。  2. 高性能的SoC系统架构  时空域去噪算法的高性能得益于其高冗余度，然而极高的冗余度也给实现带来很大的困难。对于同样的视频流，时空域去噪所需的运算量与内存带宽需求远高于H.264等先进视频编码器，给芯片设计带来了更高的挑战。  为解决此问题，芯片拟采用高性能的SoC架构进行实现，架构如下图：  图3 芯片架构图  64位 AXI总线和DDR2/3控制器组成了系统的高性能基础架构，AXI支持多通道、不阻塞的乱序访问，结合DDR2/3，可以提供超过3GBps的峰值带宽，能够满足本课题的要求。  芯片的视频输入和输出支持标准的视频接口，主机局部总线(HPI)用于和外部主机的通讯，外部接口用于访问标准的设备。  本课题芯片将采用90nm工艺设计，核心部件频率将达到500MHz。  
60GHz超高速通信T/R芯片技术研究的课题研究的总目标和创新点？		1.课题研究总目标      本课题总目标瞄准新一代宽带无线通信应用，开展60GHz高速无线通信系统中射频芯片组的开发，完成射频前端TX和RX芯片的设计和流片验证，实现T/R前端的发射和接收功能。  2.本课题的创新点      (1) 为克服毫米波频段芯片电路间电磁串扰，提出了一种芯片与系统级芯片电路模型的二次提取建模方法。      (2) 采用路－场混合设计原理，在60GHz 频率下有效设计和控制各种分布和寄生参数效应，实现高可靠、高重复性的射频多功能芯片技术也是本项目的创新之一。  3.本课题的主要研究内容      (1) 研究设计满足IEEE国际标准的60GHz射频前端子系统的优化和分芯片单元电路的指标规划与系统物理层结构优化。      (2) 发射单元芯片电路优化设计与仿真，流片验证。      采用大信号分析与拟合方法，对发射支路的上变频器与功率放大电路进行集成一体化设计芯片，考虑到非线性效应和大信号电磁串扰的影响，在芯片设计中对器件参数进行二次提取和建模，满足发射信道的实际要求。      (3) 接收单元芯片电路的优化设计与仿真，流片验证。      要满足接收信道对低噪声的要求，提高接收灵敏度。在接收单元中低噪声放大器和下变频器电路一体化集成中，将采用低噪声阻抗匹配技术，对芯片进行设计，在原始工艺器件模型中，在低噪声条件下进行噪声模型参数提取，达到接收信道高接收灵敏度的要求。      (4) 60GHz T/R芯片射频综合参数测试方法研究      对射频前端流片成功的T/R单元芯片电路进行在片测试，利用本实验室目前已经建成的110GHz在片测试系统进行实际测试。其中，重点研究毫米波测试系统的精确校准和波导－同轴转化系统误差校准方法。  4.本课题所需解决的技术难点      (1) 60GHz射频芯片电磁场仿真协同设计方法      60GHz波段的射频芯片耦合效应十分严重，在60GHz频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作。所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。因而电磁去耦技术十分重要，采取有效的场分析技术，研究直流与交流工作模式下，减少电磁耦合的方法，提高芯片工作的可靠性和满足低噪声、低功耗的工作模式。尤其是多种功能芯片集成后多功能芯片中电磁串扰、端口最佳匹配、耦合模式等，需要认真研究。      (2) 60GHz射频前端多功能芯片组的优化设计      60GHz频带芯片设计是本项目最重要的技术难点，60GHz已经是目前商用工艺建模的最高频率。本课题需要将通用模型与实际测试模型进行设计模型再重构，才能有效的完成60 GHz 射频芯片设计。      a) 解决60GHz接收芯片的接收灵敏度难题      芯片的工作频率越高其噪声也就越差，而信号增益却急剧降低，为达到一定的接收灵敏度，就要尽可能的减小低噪声放大器的噪声系数，同时在毫米波频率下有效的控制芯片乃至整个接收机的噪声特性，是很关键的技术难题。在接收多功能芯片设计中将线性工作模式(LNA)与非线性工作模式（Mixer, Multiple）的子芯片设计在同一块芯片上，这其中会存在很多要解决的难题。       b) 解决发射芯片功率泄露难题      在发射多功能芯片中是中功率电路芯片（MPA）与上变频器芯片之间会存在隔离度不够产生功率泄漏而无法正常工作的难题。      c) 60GHz频带芯片设计解决电磁耦合问题      在这个频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作，所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。  
60GHz超高速通信系统射频前端频率综合器电路研究的课题研究的总目标和创新点？		1、课题研究的总目标  采用130/90 nm CMOS工艺完成60GHz高速无线通信系统中15GHz频率综合器的设计和功能验证。  2、本课题主要的创新点有：  A、引入基于传输线电感、NMOS Varactor的LC 交叉耦合压控振荡器，在毫米波频段获得最小相位噪声；  B、组合使用高速注入锁定分频器与低速源耦合逻辑分频器，改善传统静态分频器的速度限制及注入锁定分频器的锁定范围限制，适应无线收发器使用；  C、研究微波频段频率综合器输出接口的有损匹配问题、提供足够的功率输出供后级倍频器使用。  3、本课题的主要研究内容及研究方案  采用130/90 nm CMOS工艺完成符合IEEE802.15.3C规范的15 GHz频率综合器设计。  根据系统设计方案，频率综合器的输出频率为15GHz，拟采用整数分频锁相环结构实现，其结构框图如图1所示。       图1 频率综合器结构框图  频率综合器电路包括15 GHz差分LC－VCO、高速注入锁定2分频(Injection-Locked Divider)、静态分频器（Source Coupling Divider）、高速鉴频鉴相器（PFD）、电荷泵（Charge Pump）和环路滤波器（Loop Filter）等电路模块。其参考频率拟为58.6MHz，环路带宽约为500kHz。  A．VCO的设计考虑  VCO拟采用的结构如图2所示，为PMOS交叉耦合LC－VCO。C1、C2、L1、L2构成LC谐振回路，C1、C2为NMOS变容二极管，L1、L2为传输线电感。      图2 拟采用的带缓冲器的VCO电路结构  B．分频器的设计考虑  在该频率综合器电路中，设计了不同类型的分频器，以满足工作频率和工作范围的折中考虑。注入锁定式分频器由于结构简单，可以工作在较高的频率，但是其锁定范围相对较窄。静态分频器有较宽的工作范围，但其工作频率较低。因此，根据分频的频率高低，以此通过注入锁定2分频、静态分频器实现PLL环路需要的分频比。  C．鉴频鉴相器（PFD）的设计考虑  PFD拟采用三态PFD结构，如图3所示，其中的延迟单元（delay）模块用于消除锁定状态时的死区效应。     图3 无死区效应的PFD结构  4、技术难点  工作于15 GHz的CMOS VCO优化设计：根据60GHz超高速通信系统射频前端中频率综合器的设计方案，需要设计工作在15 GHz的VCO，微波－毫米波频段的CMOS VCO设计极具挑战性，目前国内还未有报道。这是本课题所要解决的技术难点之一。  
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题研究的总目标和创新点？		（一）课题研究的总体目标      本项目方案是华亚微自行研发的数字电视家庭多媒体中心的高清主芯片和整体解决方案，为先进的H.264及MPEG-2/VC1等网络内容带来突破性的处理效果。本项目将完成以下成果：  1.高集成度的数字电视家庭多媒体中心高清SOC单芯片：      支持高清多格式音视频解码（MPEG2、DivX&XviD、H.264、RM/RMVB、VC1、国标AVS等视频解码格式，Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等音频格式）、PVR可录、电视时移功能、网络电视、USB多媒体播放等应用功能。  2.完整的系统解决方案：  底层软件：包括嵌入式操作系统(OS)，底层驱动(Driver)的开发，提供稳定高效的开发平台。  中上层系统软件：包括数字电视中间件(Middleware)、用户界面模块(UI)，支持条件接收系统（CA）、电子节目指南（EPG）、数据广播等多种应用和业务系统。  支持PVR可录、电视时移、网络电视、Flash视频播放、USB多媒体播放等多种应用。此外，通过内置的10M/100M Ethernet MAC可实现有线网络连接，亦可通过内置的USB接口连接无线网卡漫游无线网络世界,两种方式均可实现高清网络多媒体内容的在线点播、直播及高速下载。  （二）创新点  1. 高集成度的数字电视家庭多媒体中心的高清SOC主芯片：  (1) 先进的芯片制程工艺：      国内数字电视家庭多媒体中心处理领域，首颗以85nm工艺量产的全格式全高清多媒体处理SOC。本项目预计有一千多万门的规模，运行频率最高可达500MHz， 无论芯片面积和工作频率，在0.18um工艺上实现比较困难。TSMC 85nm是目前主流的先进加工工艺， 该工艺有着成熟的工艺流程和充足产能，并且在这个平台上有丰富的经过验证的第三方IP可供选择，这对本项目的实现带来极大方便。85nm是90nm的直接光学缩小，可以在90nm的基础上得到接近15％的硅片成本节省。85nm相比0.18um工艺，相同规模的设计可以缩小芯片面积达4倍多，工作频率可提高一倍以上，而动态功耗只有0.18um的5～7分之一。经过评估采用85nm工艺能很好地满足本项目的面积、速度、功耗以及成本等各方面要求，30～50mm2的芯片预估面积也为本产品大规模量产取得良好的成品率提供了必要的条件。      采用85nm工艺业面临一些挑战，主要是实现流程的复杂度大大超过0.18um，需要更长的设计周期，同时开发的NRE会大大超过0.18um， 项目设计的风险随之提高。华亚微电子已经和世界知名的EDA厂商合作，完善了一套高效的85nm工艺实现流程，为该芯片的顺利量产打下了坚实的基础。  (2) 支持各种音视频格式的解码:  视频解码：HD MPEG2/H.264/AVS/VC1/DivX&XviD,RM/RMVB,Flash8/9/10，HD JPEG  音频解码: Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等      本芯片内置高性能多格式数字音视频解码器，最高支持高清1080P@30视频解码和输出，同时支持高品质音频解码和输出。  从市场需求方面：  1、欣赏照片、音乐、电视、电影等数字多媒体内容是现代家庭最重要的日常休闲娱乐方式；  2、与电脑相比而言，电视拥有更大的屏幕、更好的视听效果、老少咸宜的简单操作并且拥有几乎百分之百的家庭普及率，是家庭日常休闲娱乐更好的选择；  3、家庭电视机的更新换代比较慢，通过外围设备扩展电视机成为家庭数字多媒体中心成为长期存在的强劲市场需求；  4、用户可以通过各种方式获取数字多媒体内容，而且这些内容采用的音频、视频编码技术多种多样，普通电视用户不知道也不应该需要知道这些差异，支持单一格式内容、需要用户在电脑上进行转码后才能播放的产品已经被市场淘汰；  5、这几年高清晰度内容的发展迅速，并且呈现加速度越来越大的趋势，高清晰度对标准清晰度的取代比任何预测都要快，对于新产品来说，高清晰度的支持已经成为必须；  技术角度：  1、虽然多媒体内容的编码技术多种多样，但是基础技术基本一致，IC设计时，通过模块化、可配置等架构方法，可以实现以1+1<2的成本支持多格式解码。  2、软件开发时，通过把多媒体文件的解析与音视频解码分开，组装设备链的方法，可实现不同文件格式、不同音视频编码格式的软件兼容。      目前市场还没有一种能支持从MPEG2、H264到VC-1、AVS，从DiVX、XVid到RMVB，全部格式都能支持、并且全都能支持到高清晰度的产品，市场呼唤支持多格式解码的全高清数字家庭多媒体中心主芯片的早日出现，华亚微电子开发数字电视家庭多媒体中心的高清主芯片和整体解决方案正当其时。  (3) 集成度高:  支持国标AVS标准的高清多格式信源视频解码器  高性能12bit Sigma Delta Audio DAC  高性能Scaler  2D图形引擎  HDMI1.3 Transmiter  USB2.0 OTG  Card reader，支持SD/SDIO/MMC  10M/100M Ethernet MAC  丰富的音视频输入输出接口  DDR1/DDR2控制器      本芯片以AMBA (Advanced Microcontroller Bus Architecture)总线为架构，采用高性能的嵌入式CPU，集成了多格式多媒体解码器，高性能视频缩放和处理器，2D图像处理模块以及丰富的输入输出接口处理模块，同时采用了高性能的DDR控制器，可以支持DDR1/DDR2等SDRAM。在该设计中采用了AMBA 3 AXI 的总线协议。AMBA总线协议ARM 公司设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统单元的可重用性。AMBA 3.0 是ARM公司发布的AMBA总线协议3.0版本，该版本包括了AMBA 3.0 AXI、AMBA 3.0 APB等部分。AMBA 3.0 AXI 协议面向高性能、高频率的系统设计，主要为了实现高带宽，高速度，低延时的需要时事性要求较高的视频解码和处理模块的互连，通过该总线协议，可以满足这些模块对外部存储器大容量访问的要求。AMAB 3.0 规范中的APB 总线适用于连接低功耗的外部设备模块。它是一个经过优化的可以减少系统功耗和降低外设接口设计复杂度的外设总线，本芯片采用该协议来实现低速输入输出设备的互连。AMBA因其特有的功能可以满足本芯片多种需求和宽广的应用，更重要的是该总线提供的crossbar的结构能够提供更高的信息吞吐量，适合该设计的工艺并给设计留出足够的余量。本芯片共包含十多个总线主设备和多个总线从设备，其中包括CPU，视频解码处理，视频处理和音频的解码等高带宽需求的模块，和外部的设备如USB/Ethenet等接口设备。本芯片内部采用两条64位宽的AXI总线，可以运行在最高200Mhz的工作频率，总共能提供超过25Gb/s的数据吞吐量。既满足了设计要求，并为扩展应用提供了足够的空间。      本芯片的应用需要搭配片外的储存器，由于PC市场的带动，目前的DDR2存储器拥有最合适的性价比和很高的带宽，所以成为本芯片的最佳选择。本芯片包含了高性能的DDR2控制器和DDR2的PHY（物理接口），能够支持最少DDR2 800Mbps。该DDR2控制器拥有良好的兼容性，兼容JEDEC标准。支持动态配置各种请求的优先级配置，支持低功耗模式。内建ODT，和自动动态漂移补偿，能够跟随电压和温度的变化随时调整。支持针对提高DDR2效率的重排序，提高系统的访问效率。  本芯片带有高速USB2.0 OTG接口，可以非常方便的外接各种USB设备，实现多媒体文件的播放，录制等功能。同时，本芯片还带有高速网络接口，具备了实现多种网络多媒体处理的应用。      合理的总线结构搭配高效率的DDR2控制器，同时配备各种输入输出接口，可以使采用本芯片的系统更加高效，不但可以达到预期的设计需求，同时很大的灵活性和扩展性。  (4) 采用高性能32位嵌入式CPU，具有先进的扩展功能，支持多种复杂的应用      内部集成高性能450MHz主频的32位嵌入式CPU，并支持Linux，WinCE等多种操作系统，适合开发复杂应用，如数据广播和浏览器；提供模块化的软件结构和易于第三方开发应用的接口。  2.完整的系统解决方案：      完全自主研发的高性能低成本嵌入式操作系统(Embedded OS)，可任意裁剪配置，应用扩展性强；      先进的One-Tree软件架构，一套软件来支持所有应用，大大提高了客户软件的稳定性和成熟度，支持各种复杂的系统应用。  （三）主要内容      在项目执行期间，主要完成以下工作：  开发多格式音视频解码  开发图像缩放算法；  开发FGPA验证平台；  开发/优化IC结构；  开发/整合数字及模拟界面；  开发驱动软件及应用程序；  开发PCB硬件和系统；  开发底层驱动软件；  开发先进的用户界面；  开发PCB硬件和系统；  开发整体测试系统，整体方案性能测试及评估；  开发软件调试工具：以太网接口ICE调试工具、并口ICE调试工具；  开发USB协议栈，及相关USB应用（JPEG电子相册、多媒体播放等）；  开发以太网（Ethernet）TCP/IP协议栈，及相关网络应用（高清在线点播/直播，下载等）  开发高清网络多媒体测试系统；  开发软/硬件,开发生产调试工具,开发套装软件（PKS）。  （四）技术关键  (1) MPEG2/H.264/AVS/VC1/DivX&XviD,RM/RMVB,Flash8/9/10高清视频解码,JPEG高清解码；  (2) Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等音频解码；  (3) 高阶图像缩放(Advanced Scaler)；  (4) 高清晰多媒体输出接口HDMI 1.3 技术；  (5) 高速USB2.0 OTG技术；  (6) 高速Card reader技术；  (7) 掌握数百万门级SOC IC设计技术；  (8) CMOS数模混合电路设计技术；  (9) 内建 AMBA BUS 符合３２位元 CPU；  (10) 集成可编程存储器控制模块：支持到32bit DDR2；  (11) 集成10M/100M以太网控制模块；  (12) 嵌入式操作系统，以及嵌入式软件体系架构；  (13) 系统软硬件整合技术。
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题研究的总目标和创新点？		(一) 课题研究的总体目标      本课题将采用TSMC 65nm低功耗工艺，设计一款高性能、低功耗、高集成度的移动通信和多媒体应用处理器SoC芯片；基于该芯片，开发应用系统整体解决方案，并最终实现芯片产业化。  (二) 应用处理器SOC芯片的设计开发  1．主要研究内容      调研移动通信和多媒体应用处理器芯片的市场需求和整机BOM成本状态，采用TSMC 65nm低功耗工艺，开发一款时钟主频800MHz以上、低功耗、低成本的应用处理器SoC芯片。芯片的功能结构如图1所示。      本芯片集成了ARM1136JF-S处理器核、1080p视频解码器、720p视频编码器、2D/3D图形加速引擎、GPS基带、LCD显示控制器、DDR2/DDR/mDDR存储器接口、功耗管理、SD/MMC/NandFlash/CF存储卡接口、IDE硬盘接口、USB控制器等功能模块，并集成了一个多媒体协处理器，用以完成复杂算法计算和块设备通道管理。      芯片主要特征如下：  （1）中央处理器（CPU）      中央处理器采用ARM1136JF-S CPU核，支持16KB的I- CACHE和D-CACHE，目标主频为800MHz。芯片总线将采用多条、多层、并行总线架构，确保处理器数据和指令总线高度并行化，最大程度提升芯片的性能。  （2）多媒体功能      为满足移动多媒体通信终端对语音、视频和图像业务的多样性需求，支持与数字电视信道解调芯片、摄像头、高分辨率LCD显示器、电视机的无缝连接，本芯片内含高清视频解码器、视频编码器、2D/3D图形加速器、摄像头输入接口、TV输出接口、带OSD功能的LCD显示控制器。      全硬件高清视频解码模块能够支持目前几乎所有的视频格式，包括MPEG-1、MPEG-2、MPEG-4/H.263、H.264、JPEG、VC1、RV8/9/10等，并能够达到高清分辨率的标准，而且只占用很少的处理器资源。      视频编码模块支持JPEG、H.264和MPEG4三种格式，H.264和MPEG4最高分辨率可达1280x1024@30fps，JPEG编码器最高支持1600万像素。      2D/3D图形加速模块可以满足游戏娱乐和3D导航等应用需求。  （3）协处理器      对于一个超大规模的SOC系统，如何调度和控制各个模块是一项复杂的任务，直接影响到系统的整体性能。一般说来，主处理器主要完成调度、协议处理和用户界面响应等，而协处理器则扮演了一个后台控制器的角色，可以有效地执行主处理器分配过来的任务，使得众多模块可以在主处理器和协处理器的调度和控制下，能够并行且高效地工作，发挥出多层总线架构的优势。此外，本芯片的协处理器还能够用于实现音频数据解码，从而进一步提高系统性能。  （4）存储系统      存储系统的性能对于高性能应用处理器芯片来说是至关重要的，多层总线架构所具有的性能与优势能不能发挥出来，一个最关键的地方就是存储系统能不能适应并达到要求。本芯片的存储系统包括一个DRAM控制器、SRAM控制器、NandFlash控制器和IDE控制器，在接口上采用多个并行总线接口，通过内部高效的仲裁调度功能，实现了内部资源访问的并行化。同时为适应多方面的应用领域，DRAM控制器能够支持DDR2、DDR和Mobile DDR不同类型内存颗粒。  （5）显示系统      本芯片的显示系统包括LCD、i80和TV接口，可以很方便地和LVDS/ RGB的LCD、手机屏和电视机对接，最大分辨率可达2048x2048。显示系统内含一个功能强大的OSD，能够实现四层图像的混叠和一层硬件鼠标，同时每个图层支持1个像素精度的水平和垂直移动。  （6）丰富的外设接口      对于SOC系统来说，评估一款SOC芯片，不仅仅是要看SOC芯片本身是否满足系统需求，还要看基于SOC芯片的整个应用方案是否具有竞争力。因此，外设接口的配置就显得格外重要，本芯片集成了丰富的外围设备接口，包括IIS/AC97（音频接口）、两通道的I2C接口、4个UART接口/Modem接口（调试和串行通信接口，Modem接口可方便与手机基带芯片对接）、红外接口IrDA、3个USB2.0 Host接口、1个USB OTG接口、3个SD/SDHC/SDIO接口（方便对接SD卡，Wifi无线网卡等），2通道PS2接口（对接触摸板，PS2鼠标等）、8x18键盘接口、10/100M以太网接口、通用串行接口SSI/SPI和众多的GPIO管脚（灵活方便，便于功能扩展）等。  2．技术路线      由于本芯片功能复杂、规模庞大，为加快研发和产业化进程，采用自主开发和IP授权相结合的技术路线。  在上述功能模块中，将通过IP授权的方式获得ARM1136JF-S内核、视频编解码器、2D/3D图形加速器、DRAM控制器、USB控制器、USB PHY、以太网控制器以及锁相环等模块，其它的功能模块全部自主开发完成。  3．芯片主要技术指标    （1）芯片规模：～800万门    （2）CPU时钟主频：≥800Mhz    　（3）流片工艺：TSMC 65nm CMOS General Logic (LP) 1.2V/3.3V 1P6M。该工艺是目前最先进、同时成熟度和稳定度都最高的芯片制造工艺。采用低功耗工艺可以大幅降低芯片的静态功耗和动态功耗。    （4）最大功耗：1.0W左右，典型功耗：≤500mW，待机功耗：≤10mW  　（5）视频解码：支持JPEG、MPEG-1、MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10等格式的硬件解码，最大分辨率：1920x1080@30fps。    （6）视频编码：支持JPEG、MPEG-4/H.263、H.264硬件编码，最大分辨率：1280x1024@30fps  　（7）支持2D/3D图形加速，符合OPENGL ES 1.1 & 2.0、OPENVG 1.1标准  4. 关键技术与难点     （1）高性能总线架构      对于传统的应用处理器芯片，由于功能和应用较为简单，标准总线架构容易满足性能指标要求。但本芯片针对智能手机、移动互联网终端、宽带网络高清数字电视（机顶盒）等高端应用，芯片内部不仅包括传统处理器所具有的处理器内核和存储管理单元，同时还具有包括多媒体协处理器、视频编解码器、2D/3D图形加速器、摄像头输入和视频输出等多个功能强大而复杂的功能单元，系统内部总线的架构规划在芯片整体性能、总线效率、资源平衡等多个限制条件下，是芯片设计中最为重要和复杂的技术环节。      仅以高清TFT LCD显示器的显示带宽需求为例，取60Hz最低刷新率，每个象素点为24bit（实际情况下以32bit传输和存储），带宽需求为：1920×1080×32×60＝3.985Gbps，若采用64位总线架构，总线频率在200MHz的情况下，即使LCD显示控制器独占存储器接口，也需要保证32％的总线效率，而在多个模块共享存储器带宽的情况下，这是一个异常困难的指标。    （2）深亚微米的SoC设计流程      基于本项目的功能规划和性能需求，本芯片将采用TSMC 65nm低功耗工艺（这是目前全球最先进、成熟度和稳定度都最高的芯片制造工艺），在深亚微米的工艺条件下，芯片的前端设计、后端设计、电源规划、可测性设计、封装测试等多个技术环节都将最终决定芯片的成品率乃至成败，同时由于本芯片还支持复杂的时钟和电源管理模式，支持多个独立的电源域，对芯片的前后端设计流程提出了非常高的要求，只有规范的、严谨的设计流程才能保证芯片设计的正确性以及可靠性。    （3）系统的功能和性能的测试验证      随着芯片的设计规模逐步上升以及芯片应用功能的日益复杂，对整个芯片系统的功能完备性和性能达到性的测试和验证逐渐成为当前芯片设计工作中最为重要及最具有挑战性的环节之一。芯片的测试验证，不仅影响着设计工作中的进度和质量保证，也直接影响着芯片的上市时间和生产成本。测试验证的主要任务是确立一个设计是否能正确实现设计的预期功能和性能指标。伴随着设计规模的增长，测试验证的工作量往往是指数级的增长，芯片测试验证的人力物理投入也远多于芯片设计环节。  本项目芯片作为一款近千万门级、超大规模的SoC芯片，其整个系统的测试验证工作是整个项目进展的重中之重，同时测试验证的完备性也直接决定了整个芯片设计研发的成败与否。一方面，芯片内部集成了众多的功能复杂的子模块，每个功能的模块的功能和性能完整验证都要求了大量的验证时间和验证方法，另一方面，由这些众多的功能模块构成的完整的芯片系统，其整个系统的协调性、功能配合、性能优化等都是测试验证工作完成的核心问题。     （4）低功耗设计      本项目芯片主要面向便携式消费类电子产品应用，系统的待机时间、续航能力以及设备发热量都将是决定产品推广和用户体验的重要因素。同时，芯片的运行功耗也决定了采用此芯片的应用系统方案的整体功耗、外围电源管理芯片数量和规格、设备装载电池电芯容量、系统散热装置等多个技术和生产环节，严重影响着整机设备的体积、重量、成本等多方面因素。低功耗是本项目芯片的首要设计指标。     （5）芯片的可测性设计      芯片的生产测试目前一般都是通过专业的测试公司完成的，其收费方式一般是计时收费的，因此在芯片的可测性设计显得尤为重要，合理的设计可以大幅的降低测试时间，同时又可以确保故障覆盖率。本芯片目标是批量生产的商用芯片，因此测试成本和测试方法也是芯片设计过程中应该充分考虑的问题。  5. 创新点      本项目芯片采用多项独特的设计技术来实现芯片的系统集成，以此确保高性能、低功耗、高集成度的总体设计指标。有如下主要创新点：     （1）复杂多并行总线架构      总线访问效率是决定应用处理器性能的主要因素之一。本项目将采用复杂的多并行总线架构，通过对多条并行总线的灵活调度、资源分配，达到带宽需求、芯片面积、总线主频各因素的最佳平衡。     （2）软件功耗控制      本项目芯片采用了8个电源域，对所有近40个功能模块采用了时钟门控技术，并支持了6种工作模式，电源域的上下电、功能模块的时钟开关、以及工作模式切换，均由软件控制，最大程度的在架构级实现功耗控制。     （3）加速总线访问      DDR/DDR2/mDDR存储器颗粒的长访问等待时间（latency）严重影响着CPU的执行效率和性能，本项目通过在关键环节实现访问预取技术，来提高芯片的整体性能。     （4）智能存储设备访问      对于块设备来讲，传统的CPU调度机制严重浪费CPU资源，降低硬盘、SD/CF卡、Nand Flash、U盘等存储设备的有效带宽。本项目通过支持巧妙定义的描述符，减少CPU参与，来实现大批量数据的快速传输。     （5）硬件鼠标      鼠标事件在大屏幕（800x480～1026*600）应用中对系统效率产生了严重的影响，导致用户界面人机交互涩滞，本项目实现了鼠标事件的硬件处理，大大提高了GUI效果，同时提高的CPU性能。     （6）显示加速技术      RGB颜色是应用系统中最常用的颜色表示方式，但它也严重浪费了总线带宽。本项目对视频解码等环节，将输出内容以YCbCr颜色表示并传输到LCD显示控制器，再实时转换为RGB格式进行显示。此方法降低了50％总线带宽需求。     （7）智能DMA      DMA是应用处理器产品中最常用、高效的数据搬移方式，但对于多块不连续数据的访问效率低，仍然需要CPU大量参与。本项目改进了个问题。     （8）内建逻辑分析仪      基于高性能应用处理器的整机系统软件调试是一个非常复杂、困难的环节，一旦系统出现异常情况或不稳定时，由于缺少有效的调试或观测手段，导致研发进度无法控制地被拖延。本项目在芯片内部设计了逻辑分析仪功能，用来检测各类总线访问情况，从系统最低层给软件开发工程师提供了相关信息，帮助快速定位解决问题。     （9）内建总线监控器      多并行总线系统的总线运行状态、负载情况是带宽平衡和调度的依据，对芯片功耗控制也具有指导意义。本项目设计了总线监控器，用来提供上述状态。     （10）出错自修复      本项目的功能模块多达40个，各模块在各种复杂环境和应用中难免会异常出错，导致系统死机或异常出错，本项目采用了多项软件可控的自修复技术，确保应用系统的强健稳定。  (三) 应用系统整体解决方案的设计开发      应用系统整体解决方案的完善程度，决定着设备厂商对芯片的抉择。现在，所有应用处理器芯片厂家，为了加快市场销售的速度，拓展市场规模，都耗费大量的人力物力开发并提供完整的应用系统整体解决方案，即MTK模式。为了确保本项目芯片的产业化目标成功实现，在芯片设计的过程中，盈方微电子将同步进行基于本项目芯片的应用系统整体解决方案的设计开发。  1. 设计目标      基于本课题芯片，开发移动互联网终端（上网本）、宽带网络高清数字机顶盒（网络高清播放器）方案各一套，供客户使用。  2. 研究设计内容      移动互联网终端即上网本，是一种紧凑而又实惠的精简版的笔记本，基于功能强大的应用处理器，可以轻松实现各种网络功能和日常应用包括上网冲浪，聊天，在线视频等等以及日常的文字处理，办公应用，电子邮件等，同时还支持2D/3D游戏软件，影片播放等功能，成为超轻，便携，超长待机时间的灵巧笔记本。  宽带网络高清数字机顶盒是一种功能强大的网络播放器，通过无线及有线网络与互联网连接，在电视机上播放互联网上的高清影片视频，支持功能包括在线点播，搜索，影片录制等多种功能，同时还支持播放移动硬盘和U盘等移动存储设备上的高清影片。用户通过遥控器的简单操作就可以轻松实现在电视上观看互联网上多达数十万部的各种影片和视频。  系统方案的设计工作主要包括两个部分：硬件电路及设备的设计和制作、系统软件的设计与开发。主要涉及的工作如图2所示：     （1） 硬件电路及设备的设计和制作      硬件的设计与开发是系统方案的基础，好的硬件设计是系统整体方案的有力保障。硬件相关的具体工作内容有：电路板的设计与制作、产品外部硬件接口设计、产品外观及模具设计等。      对于移动互联网终端来说，功能要求越来越多样化，也就意味着板上集成的模块也越来越多，见图3所示，主要将包括：      1) 应用处理器芯片：采用本课题芯片（IMAP200），用于运行操作系统和各类应用程序，控制和协调各底层设备的工作      2) 大容量存储器：方便用户可以存储大量的视频、音乐和个人数据；      3) 高分辨率触摸屏：让用户可以直接在屏幕上进行操作，并在观看视频的时候有更好的用户体验；      4) 蓝牙：方便用户跟周围的设备进行数据交互；      5) 3G模块：通过3G模块可以随时随地的访问互联网；      6) WIFI：方便用户可以在家里、酒店等地免费的访问互联网；      7) USB接口：方便用户通过USB接口进行设备扩展；      8) SD卡扩展：允许用户通过SD卡来扩展存储器容量；      9) 音频模块：通过音频编解码器来收听高质量的语音和音乐。      对于宽带网络高清数字机顶盒来说，见图4所示，主要模块包括：      1) 应用处理器芯片：采用本课题芯片（IMAP200），对高质量压缩的高清视频和压缩的各种音频进行解码。另外，由于本课题芯片（IMAP200）集成了高性能的CPU处理器，使播放盒可以完成更多更复杂的功能，它可以运行复杂的操作系统，如Linux，运行各类应用软件完成诸多任务，例如股票接收、网页浏览、网络视频下载和播放等，也可以通过2D/3D图形加速引擎，为用户提供更美观的GUI界面，实现交互式游戏等高画质应用。      2) 10/100以太网接口：允许设备可以连接到宽带网络上；      3) HDMI电视接口：允许设备可以连接到高清电视机上；      4) 硬盘接口：用户可以录制高清片源到硬盘上，保存网络下载数据等；      5) 红外遥控器接口：用户可以通过红外遥控器来控制设备；      6) USB接口：方便用户通过USB接口进行设备扩展，比如鼠标、键盘和存储设备；      7) 音频模块：通过音频编解码器来产生高质量的声音信号。     （2）系统软件的设计和开发      软件相关的工作内容主要包括：操作系统的移植、驱动程序开发、应用程序及中间件开发、图形用户界面设计等。根据不同的产品需求，其系统软件方案也不尽相同，但总体框架也相差无几，见图5所示。      无论是移动互联网终端，还是宽带网络高清数字机顶盒，由于都需要涉及到多媒体的解码、网络的访问和用户界面，所以都可以采用同一套操作系统和中间件。本公司目前采用的操作系统为Ubuntu Linux，该操作系统在多媒体、图形、网络和文件系统等中间件上已经有了非常成熟的软件架构和上下层接口定义，开发人员只需要根据自己硬件的特性来编写符合这些定义的中间件就可以实现上层应用程序和底层硬件的对接。      中间件的工作内容主要有：      1) 多媒体编解码框架GStreamer的实现；      2) 2D/3D的图形中间件的实现；      由于移动互联网终端和宽带网络高清数字机顶盒都采用了相同的中间件，所以这两者之间的软件差异主要体现在应用软件上。移动互联网终端的应用软件见表1，宽带网络高清数字机顶盒的应用软件见表2。  3. 技术难点和关键技术      无论是移动互联网终端还是宽带网络高清数字机顶盒，由于都采用相同的操作系统和中间件架构，必须要解决如下一些难点和关键技术。     （1）操作系统的移植和优化      操作系统技术一直是应用处理器的关键技术，并且是整个解决方案的核心。对于嵌入式处理器的应用平台的研发，其操作系统的支持度直接决定了设计应用的普及性和推广性。针对移动通信终端设备的应用特点，本项目将支持目前主流的UBUNTU Linux操作系统，该方案中涉及的主要操作系统技术难点如下：      1）操作系统裁剪技术；      2）操作系统移植技术；      3）操作系统优化技术；      4）操作系统的稳定性评估。     （2）板级支持包的开发      由于本芯片集成了全格式多媒体处理器、多格式存储设备、各种外设接口等功能强大而又复杂的硬件模块，所以开发高效的硬件驱动程序成为能否有效利用这些硬件资源强大功能的首要条件，也是决定整个系统应用最终实现效果的重要保证。硬件驱动的集成与优化尤以以下为技术难点：      1）获得设备的极限性能；      2）复杂硬件设备间的同步与异步配合；      3）驱动的稳定性及兼容性测试。     （3）中间件的开发      中间件是方案设计中实现设备无关性的核心模块，同时也是决定方案整体性能的关键模块。中间件是架起盈方平台和具体应用之间最直接的桥梁。在移动互联网终端设备中，尤以多媒体框架中间件、图形引擎库中间件为重，他们直接决定着移动互联网终端设备的核心应用，多媒体播放器及UI的用户体验，主要包括。      1）多媒体框架的设计与优化；      2）图形引擎库的设计与优化；      3）Flashplayer与Firefox浏览器里用到的核心图形库的设计与优化。     （4） GUI设计      对于便携式消费类电子产品，漂亮的外观和友好的用户界面是非常重要的。     （5）软件恢复和升级      允许用户在系统崩溃的时候可以恢复软件，也允许用户自行升级软件，获得最新的版本。  4.  创新点      无论是移动互联网终端还是宽带网络高清数字机顶盒，多媒体和图形处理是体现其功能和性能的关键，盈方微通过如下两个创新有效的提高了多媒体和图形引擎的性能：     （1）多媒体框架中的Direct Rendering技术      在多媒体应用中，数据传输量极大。以YUV420格式的数据为例，一帧高清图像的数据量将是24.8Mbits，如果以30fps播放一部高清电影，其每秒钟的数据传输量将是24.8*30=744M bits。而且数据传输如果用CPU处理，将极大地影响CPU处理其它应用程序的性能。在传统的多媒体框架实现中，至少有一次数据拷贝的动作，在普通PC上也许不是大问题，但在嵌入式应用中这就是性能的关键瓶颈。在盈方的方案中，我们结合盈方人员对应用和底层设计兼精通的特点，采用Direct rendering技术解决了该性能瓶颈问题。参见图6和图7所示。     （2）X图形引擎库优化中的简约路径技术      X图形引擎库是Linux下图形显示的核心模块，该引擎库是UI设计的基础部件，其性能直接决定着用户对产品的体验。盈方微在该方面做了很多卓有成效的努力，我们优化后的引擎库可以获得原先的4倍加速。在该过程中，我们用到了一类简约路径技术，这给我们的开发进展带来了很大的跨越。在X图形引擎库加速的实现中，核心操作composiste的操作模式是：C=Ca*alpha_a + Cb*alpha_b*(1-alpha_a), 该模式不能直接应用2D硬件加速，经过大量的实践及统计分析，盈方微员工发现在实际工作环境中alpha_b在80%的情况下值是1，因而我们可以增加一个简约路径为：C=Ca*alpha_a+Cb*(1-alpha_a)， 该模式就可以直接利用2D硬件加速模块，从而获得很大的性能提升。  
高速高精度模数转换器（ADC）性能测试技术研发的课题研究的总目标和创新点？		1.1课题研究的总目标  开发14bit 100-150MS/s高速高精度模数转换器（ADC）性能测试技术。  1.2总体技术路线  （1）对业界公认的美国ADI公司的14bit 150MS/s ADC产品AD9254为待测器件进行动静态性能测试，验证本课题开发的高速高精度ADC性能测试技术。  （2）结合上海萌芯电子科技有限公司正在开发的高速高精度ADC产品MA14100（14bit 100MS/s）、MA14150（14bit 150MS/s），进一步应用本课题开发的高速高精度ADC性能测试技术，以证明该测试技术的通用性。  （3）通过上述测试，按照IEEE测试标准，优化测试方案（包括构建仪器平台，开发测试评估板和测试分析程序），规范测试流程，给出产品测试手册。  （4）考虑技术的应用和推广模式，提出产业化构想。  1.3技术关键及创新点  1.3.1抑制输入信号的谐波  测试时，输入正弦波信号的谐波失真与ADC动静态性能测试有很大的关系。为得到正确的测试结果，输入正弦波的谐波失真必须尽可能地低。要做到这一点，一方面要降低产生正弦波信号的仪表的输出信号失真，另一方面是要提高连接在仪表输出和ADC输入之间的滤波器的滤波性能。由于一般仪表的输出信号的二次谐波失真在40-50dB之间，远远低于高精度ADC测试的要求，所以提高滤波器的滤波性能至关重要。  1.3.2创新的降低时钟抖动的技术  时钟抖动是指时钟上升沿或下降沿位置的变化。时钟抖动使采样时间发生误差，直接导致转换精度的降低。输入信号频率越高，就要求时钟抖动越小。测试中引入的时钟抖动主要来源于时钟源仪表和测试板上的时钟产生电路。降低时钟信号抖动的方法主要有：采用低相位噪声的时钟发生器，采用窄带带通滤波器滤除相位噪声等方法。如果没有满足要求的低抖动时钟源，可以将高频信号通过分频至低频来获得低的时钟抖动性能。ADI公司AD951X系列产品可以实现这种分频功能。理论上，通过这种创新的方法可以将抖动降低10log（x）倍，其中x为分频倍数。  1.3.3高精度测试评估板设计  ADC的测试是通过测试电路评估板（PCB）来实现的。PCB的设计质量对于测试结果有着至关重要的影响。如何抑制输入信号的谐波失真、降低电路板耦合到被测器件的噪声、产生低抖动时钟信号、降低电源的噪声等都是PCB设计所要重点考虑的问题。具体包括测试方案的选取、测试电路的设计、元器件的选择、测试板的布局和布线等。  1.3.4符合IEEE国际规范的创新的测试数据分析方法  测试中ADC的输出数据要经过测试程序的处理才能得到测试结果。ADC测试程序基于符合IEEE标准Std1241-2000的算法来开发。本公司已开发了符合上述IEEE标准的测试ADC动静态性能参数的Matlab分析程序。它采用了创新的输出迭代法测试数据分析方法。不仅可以评估时钟抖动和输入噪声对ADC性能测试结果的影响，还便于观察ADC在转换过程中的畸变、失码、非单调、跳码等现象，更好地指导ADC设计的改进。  
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题研究的总目标和创新点？		1、趋势判断  1.1 硅光子技术发展的驱动力      硅光子集成电路是利用现有的大规模集成电路工艺(CMOS)把光电器件与各种逻辑控制和驱动电路集成在同一SOI圆片上，制造高速、低功耗、超小尺寸和低成本的通讯与计算芯片（图1）。硅光子集成电路是一门正在蓬勃发展的学科，具有广阔应用，比如高清电视连接、数据服务中心、处理器芯片的光互连和光交换等。极具潜力的产业化前景为硅光子集成电路带来了巨大的机会。      按照ITRS预测，至2020年，特征尺寸为10nm左右的微电子制造工艺将投入量产。随着硅半导体工艺特征尺寸的下降，处理器上晶体管集成密度呈指数增长。至2020年，可集成的晶体管密度将是现在(2009年)的16倍。当前单核处理器的性能提升和实现复杂性都临近于物理限制，因而随着集成电路技术的高速发展，微处理器已进入多核时代。相应地，为了给计算能力巨大的计算部件供数，片上通信规模和片间通信带宽也将达到每秒10TB的量级。这样的处理器结构面临着非常大的挑战。例如随着工艺特征尺寸的缩小，处理器上局部互连线延迟基本不变，但全局互连线延迟大大增加，芯片内处理器核间的非局部通信将越来越慢；此外，长延迟通信依赖片上网络更多的跳数来转发信息，意味着将消耗更多的能量。      另一方面，随着超级计算中心等数据处理中心计算能力的增加，所需要的数据带宽越来越大，由于铜缆传输带宽随着传输距离的增加而降低，为了兼顾传输距离和带宽，必然对计算中心的规模有所限制，从而可能对其计算能力和处理能力产生巨大的限制。尽管在这些系统中已经广泛使用光学传输方案，以解决传输距离与带宽之间的矛盾，但由于传统的光学传输方案多采用分立的光学器件，尺寸、功耗比较大，集成水平比较低，限制了系统性能的进一步提升。      因而，在处理器系统频率和规模不断增加的背景下，芯片间和系统间以电互连和电交换方式的互连系统已成为严重制约系统整体性能的关键因素之一，成为巨大的瓶颈，主要体现在：  〉扩展性问题。  电互连在系统规模增加时，随着互连距离的增加，信号传输更加困难，如果采用多级中继，会导致互连网络设计复杂、延迟增加、可靠性降低。  〉信号高速互连问题。  由于对互连系统的速度和带宽要求不断升高，基于铜导线的传统互连系统渐渐显得力不从心。高频电互连面临严重的信号完整性问题，例如信号的衰减、反射、信号间的串扰、电磁干扰等问题。为克服这些问题，导致电互连收发器的复杂性、功耗、体积等增加。这些问题限制了带宽的提高、功耗的降低和可靠性的提高，并使得高性能处理器芯片的成本和研发周期大大增加。  〉功耗问题。  在片上多核处理器中，片上互连网络的规模随着处理器规模的增大而显著增大，其中一个明显的问题是功耗的增加。在采用电互连的片上多核处理器中，芯片的功耗大部分耗费在互连网络，增加了芯片的散热问题，从而进一步限制了片上多核处理器的规模。对于超级计算中心，系统功耗也是一个重要的因素。对于当前采用传统光纤传输方案的超级计算中心，平均功耗在50mW/Gbps量级，为达到10TBps的传输速度，功耗将达到4000Wps。      由于上述问题，目前基于铜导线的传统电互连的发展现状和发展速度远不能满足未来的需求，基于光电技术的互连系统（简称光互连系统）渐渐走入计算机系统研发人员的视野并逐步得到重视。因为光子对于电磁辐射免疫，而且相互之间不会发生串扰，并且具有高频率、低损耗的特点，所以光互连技术能够很好的解决电互连所碰到的众多问题。就目前而言，商业化光互连系统的单通道传输带宽能达到4Gbps，而实验室中已经成熟的技术则能轻松达到10Gbps。更有甚者，由IBM研发的光互连系统的带宽能够达到惊人的120Gbps，同时，Intel等公司在硅基光互连和混合光互连也取得了很大突破，大大加快了芯片内光互连的应用进程。由此可见，光互连系统被人们寄予厚望，众多研究机构均投入了大量的人力物力进行相关技术的开发并希望制定属于自己的光互连标准。光电互连技术在处理器互连系统中的应用前景是非常明晰的。      CPU芯片上的核间光互连技术由于具备大带宽、低功耗、短延迟、无中继等优势，可构建片上的核间通信网络，用于未来体系结构中的全局数据交换，有利于多核CPU的持续发展，提升并行计算能力。首先，光通信的延迟主要取决于物理距离和光速的比值，功耗主要消耗在光电转换端点上而在传递过程中不增加额外的功耗，因此片内光互连技术用于全局通信将有望降低全局通信延迟和提高全局通信的带宽/功耗比值。其次，片间光互连技术不受到芯片引脚的限制，大大增加片外带宽。因此采用光互连可以克服电互连的带宽瓶颈，获得更好的系统性能；克服多核处理器上的片上互联瓶颈，支持更大规模的处理器。      对于芯片间的光互连技术，也具有上述优势，同时由于使用低功耗高密度光电接口模块和更轻、更容易布线的光波导或光纤，可以降低整个系统的功耗并获得很高的系统密度。      与传统的光学传输方案相比，硅光子集成电路由于采用CMOS标准工艺，因此可大批量生产，并同时具有电缆的低成本和传统光学的长距离、高速率的优势。自2004年Intel在硅光子调制器领域获得重大突破后，经过世界各大公司（比如IBM，Luxtera）和先进研究机构（比如斯坦福大学，麻省理工学院）的研究和开发，硅光子器件已经日臻成熟，正处于从实验室到产品的产业化过渡阶段。而就国内目前研究的现状而言，需要突破的难关则包括了如何制作稳定可靠的硅光子器件，包括片上光源、硅光调制器、硅基探测器等。此外与国外同样面临的重要挑战来自光路与电路的集成。光电器件一般需要在SOI 上加工，而现有的商用集成电路的foundry 大多在体硅上进行加工。硅光子集成电路要求摸索成套的基于SOI 的集成电路加工工艺、电路模型等，这样光路和电路才能实现在同一芯片上的集成。      综上所述，高频和多核时代，电互连成为越来越严重的瓶颈，制约了系统性能的提高。芯片内和系统间采用光互连技术，不仅可以克服电互连的限制，而且可以支持新型的计算机系统结构的研究。基于硅光子集成电路和光电互连技术的单片多核处理器互连系统的研究具有现实的理论意义和应用价值。数据传输速度不断加快的需求，为光互连技术的进步提供了强大的推动力，使光互连成为一种最具潜力的新技术。  1.2 光互连技术发展的现状和蓝图      如图2所示，20世纪80～90年代，光互连主要应用于数千米以上的远距离传输。代表应用为城市与城市之间、国家与国家之间的互联网以及语音通讯网络。90年代后，光互连技术更加广泛为的应用于局域网，城市内部的不同区域、甚至同一区域内的宽带互联，都已经应用光互连技术。      而当今正在高速发展，大规模的商业化产品正在出现的光互连技术，是机架与机架间（Rack to Rack）间和同一设备内卡之间（Card to Card）的光互连，例如超级计算机或者大型服务器中运算单元间数据传输的光互连应用，还有同一卡上不同芯片间的数据传输。      2015年之后，多芯片组件技术（multi-chip module）将逐步出现并走向应用。多芯片组件技术应用后若干年，研究工作者将致力于实现同一芯片上不同单元间的光互连技术。      现阶段光互连技术发展的现状，使得机架与机架间（Rack to Rack）间、卡之间（Card to Card）、同一卡上的光互连技术，有可能在几年内实现规模化应用。这一技术应用价值的凸显， 使这一技术在全球范围内成为研究热点。IBM、Intel等知名公司也对这一技术投入大量的研究工作。      本项目针对光互连技术的发展情况，重点开发为机架间（Rack to Rack）、卡之间（Card to Card）光互连产品，提供规模化生产的、与CMOS生产工艺兼容的硅基光电调制器制造工艺。  1.3 光互连技术市场应用分析      硅光子集成电路具有广泛应用，其中最容易市场化的产品是高速连接线（如图3也可以看作为上述的机架与机架间的光互连应用），代表应用为超级计算中心、大型服务器等。 而更为广泛的家庭和个人化应用，则具有更广阔的市场，用于连接高清电视，数码相机，DVD，游戏机，数据服务器等各类需要高速数据传输的设备。      和市场上以电缆线为代表的铜等金属线产品比较，光互连高速连接有两个明显的优势。一是能够把传输速度提高10倍以上，满足了信号传输日益增长的带宽要求。二是其单位传输距离上信号损耗低。三是以成熟而低成本的集成电路加工工艺制造，具有显而易见的低成本优势。以下主要就高清数字电视连接和数据中心网络市场进行分析。      1.3.1）高清数字电视连接      高清数字电视相比传统模拟电视和标清数字电视，其图像分辨率成倍提高，达到1920×1080；同时高清数字电视采用的宽高比为16：9的大屏幕播映方式，使电视节目具有更强的逼真性和感染力。高清数字电视能满足人们对高清音视频娱乐的需求，是数字电视的长期发展的方向。目前，全球已有12个国家开播高清电视节目，包括美国、加拿大、日本、澳大利亚、韩国、德国、奥地利及一些北欧国家。我国将在2015年基本停止模拟电视信号播出，此后，逐步转向全数字高清信号的有线、无线和卫星播出。据全球知名半导体调研公司iSuppli报告指出（图4），2012年全球高清数字电视出货量将达到241.2百万套，2007年-2012年年复合成长率高达20%。      完整的高清数字电视体系包括：高清电视节目源、高清机顶盒、高清电视机和必要的传输网络，缺一不可。在整个高清数字电视市场中，近10%是高清数字电视连接的市场。      1.3.2）数据中心网络市场      在众多的硅光子集成电路市场中，数据中心网络市场是一个巨大的现有市场。世界各大软件和网络公司，比如Google，Yahoo，微软等公司都是重要的客户。图5可见10Gbps网络收发器的在2006到2011年的市场容量，在2010年每年将达超过两千万个的单位需求量。10Gbps系统的收发器单位价格100-200美元，以此计算，2010年的市场需求将达到十亿至二十亿美金。     1.4 本项目研究内容和技术关键      在硅基光电集成电路中，光发射器、光波导/调制器、光电探测器及驱动电路和接收电路都集成在同一片衬底上，且所有器件均采用标准集成电路（CMOS）工艺制备，或仅对部分工艺进行微小修改，从而实现全光互连和超大规模集成电路的单片集成。通过将电、光器件集成在一起，硅基光电集成电路减少了外部接口的数目，从而减小了因为耦合带来的光功率损失，同时也可以减小寄生电容等效应，电路的频响得到改善，并显著提高了光电电路的性能。      硅电光调制器是光互连中重要的组成元件，示意图如图6。随着芯片特征尺寸的减小，芯片的集成度和速度也越来越高。由于串扰和损耗的问题，芯片与芯片之间的带宽并没有随芯片速度的提高而按比例增长，芯片间的数据传输逐渐成为限制系统性能的主要瓶颈。而相比于电互连，光互连具有高带宽，低损耗，无串扰和电磁兼容的优点，可以很好的缓解传输带宽与传输距离两者之间的矛盾，是解决芯片间的通信瓶颈的一种重要解决方案。硅基电光调制器将芯片产生的电信号转变为光信号，在光纤等传输通道中进行传输，接收器将接收到的光信号转换为电信号，送给芯片进行处理，最终实现光互连。      综上所述，本项目的总体目标为，基于宏力的标准CMOS工艺平台，研究基于标准CMOS工艺的硅基光电集成电路，开展高速光互连的核心器件硅基光电调制器的制造工艺研究和开发。研究在CMOS工艺下的光子器件性能，通过优化工艺条件和开发工艺流程，提高光器件性能，达到世界先进水平，为实现大规模光电集成芯片奠定基础。      1.4.1）本项目创新点：  目前，在CMOS工艺线上生产硅光子器件在全球范围内还处于发展创新阶段，还未出现大规模商业生产。我国类似的研究，特别是在规模化CMOS工艺线上生产光波导调制器的研究，还刚刚起步。此研究开发将成为未来硅光子器件产业化发展，的重要基础。      实现硅基光电集成电路，必须开发出在CMOS工艺线上生产硅光子器件的大批量制造工艺流程，从而将电器件和光器件集成在一起。光波导调制器的生产工艺有相当一部分可以利用现有的CMOS集成电路工艺设备例如，掺杂注入、光刻等。但光波导调制器对工艺的要求与CMOS集成电路工艺要求并不完全相同。例如光波导脊的蚀刻，就可以利用CMOS集成电路的浅槽蚀刻设备，在研究开发阶段不需要投入昂贵的设备购置费用；而光波导脊的蚀刻的工艺要求与CMOS集成电路的浅槽蚀刻的工艺要求并不相同。因此，在研究光波导调制器的规模化生产工艺时，必须进行工艺创新，提出与CMOS集成电路工艺不同的解决办法，并通过反复地试验、测试，从而得到满足光波导调制器的光/电学性能要求的优化解决方案。      此外，在CMOS工艺平台上，尽管每个单元的加工都可能是可行的，但工艺步骤之间的相互影响可能使得器件性能降低，在极端情况下器件甚至完全丧失功能，如热预算，硅片表面的平整度，和化学污染物等，因而需要大量研发工作从而优化工艺流程和工艺条件，减小工艺步骤之间的相互影响，并可能需要通过工艺对器件进行补偿。  本项目针对光波导制造工艺进行研究，将开发出一整套完整的工艺流程，并使用该工艺平台对光器件进行加工，为实现大规模光电集成芯片制造工艺的开发奠定基础，低损耗小尺寸硅光波导的制造，硅高速电光调制器的制作，以下热预算等关键点均将有所创新  1.4.2）研究主要内容和指标：  1) 在标准商用CMOS工艺平台上实现和验证具有和电路兼容的硅基光电调制器所需的基本波导结构。   2) 通过工艺优化和设计优化，减少硅基光电调制器所需波导结构的插入损耗。优化后的波导插入损耗小于4dB/cm，单个分光器和合光器的插入损耗小于3dB；  3) 通过器件结构优化和工艺技术改良，提高调制器的调制效率，从而减少器件的功耗水平，达到约50pJ/bit；  4) SOI CMOS工艺兼容的硅基光波导调制器工艺模块开发；  5) 通过整体设计和工艺优化，开发出高速的硅基光电调制器，实现10-20Gbit/s的高速传输速率,达到世界先进水平。  1.4.3）技术关键：      在宏力标准CMOS工艺平台上开发出生产硅电光调制器的大批量制造工艺流程，需要对超大规模集成电路工艺进行综合考虑。传统的电器件制造工艺通常分为两部分，前端晶体管制造包括高温步骤（温度高于450度和900度对制备栅氧化层和注入扩散都很正常），并且要求一个非常清洁的环境（没有金属等杂质颗粒），例如外延层生长，热氧化等。由于温度限制和较高的杂质浓度，后端所包括的工艺步骤不能在前端之前进行的，主要包括金属互联，wafer/die层次的检查/测试（温度低于450度）。对于加入的光工艺来说也需要进行相似的分类，前端和后端部分。明显的，任何高温步骤，如氧化、杂质激活等，必须放置在前端工艺中。即使如此，由于加工光器件所新增加的这样一个步骤也可能使先前注入的杂质造成扩散，从而导致晶体管性能降低，而如果交换工艺步骤的顺序，则可能使光器件性能降低。此外晶片的表面平整度对工艺流程也有很大影响。现代光刻对晶片的表面平整度往往有很高要求，而光电集成电路的潜在应用通常需要一个高速电路，只有较先进的CMOS制程才能满足其速度要求，这提高了对光刻的要求。因此需要经常使用CMP技术提高晶片的表面平整程度，需要在工艺步骤中合理安排CMP。但由于CMP在短距离的平整度同器件的密度有很大关系，因此电工艺的掩膜通常包括一些伪器件以减小密度在几个微米量级范围内的波动。这样的方法对光掩膜版设计来说比较困难，因为它们往往需要大的掩膜区或者曝光区，因此对CMP在局部区域内的平坦能力有较高的要求。在工艺开发过程中可能遇到的技术关键如下：  1.4.3.1）低损耗小尺寸硅光波导的制造：      光波导是由光的透明介质(如石英玻璃)构成的传输光频电磁波的导行结构。它利用当光从高折射率介质入射进入低折射率介质时，在介质界面处发生全反射，从而将光波局限在波导及其周围有限区域内传播，从而实现长距离无辐射的传输。  当波行进遇到不同介质的接口时，会有部份的波反射，其余的波则可能进入新介质，如图7所示。而入射角与折射角遵循以下关系：入射角的正弦跟折射角的正弦，与两种介质的折射率成反比。如果用n1和n2来表示这两种介质的折射率，就有   Sin(Theta1)*n1 = Sin(Theta2)*n2。      当光从折射率大的介质入射到两种介质的界面，进入折射率小的介质的时候，折射角 会大于入射角 。入射角 继续增大时， 也继续增大。当 增大到90度的时候达到极限，无法继续增大。如下图8所示，将此时的入射角定义为临界角。当入射角大于临界角的时候，光线将无法透射，而被完全反射回到原来的介质中。全反射现象就会发生。      在SOI晶片上加工的光波导器件，正是利用了这种全反射现象。以下为SOI晶片的示意图。硅的折射率为3.5，二氧化硅的折射率为1.5，具有很高的折射率对比。如果在硅的顶部覆盖一层二氧化硅薄膜，则这种二氧化硅-硅-二氧化硅结构是一种很好的光波导结构。而这种光波导薄膜结构的临界入射角约为40度。当光从硅中入射到硅-二氧化硅表面，并且入射角度大于临界入射角的时候，光在硅-二氧化硅表面被反复全反射，光就被限制在硅的薄层中。如下图9所示。      而在CMOS集成电路工艺平台上，可以很容易的定义出亚微米尺寸的硅线条。这些硅线条就可以作为光波导，使用于光电-集成电路器件。常用的SOI晶片上硅光波导如下图10所示：      光波导的宽度和形状，可以根据光波导器件的性能需要，在EDA设计软件定义，然后制作在光刻板上，通过CMOS集成电路工艺光刻机，制作于SOI晶片。如下图11所示：      光波导不仅是芯片中光的传输结构，也是许多硅光子器件的重要组成部分。实现低损耗小尺寸的硅基光波导是硅光电调制器的关键。光波导的传输损耗主要包括波导层材料的吸收损耗，衬底的泄露损耗，和光发生在波导界面的散射损耗。通信波长范围（1270-1625nm）内的光在硅中的吸收损耗很低。而且SOI晶片利用埋层二氧化硅作为波导底部的覆层，具有很高的折射率对比（Si的折射率为3.5，二氧化硅的折射率为1.5），从而增加了波导对光场的限制，最终减小了器件尺寸，并降低了光在波导中传输时的辐射损失。然而实验显示，当芯层-覆层界面十分粗糙时，会导致波导中的光场产生很大的散射损耗。为获得低损耗的硅波导，不仅需要减小波导的辐射损耗和材料吸收损耗，还需要减小芯层-覆层界面的粗糙程度，从而减小光在芯层-覆层界面产生的散射损耗。模型显示，当波导尺寸为1-2um时，应当实现平均粗糙程度小于3nm从而获得合理的散射损耗。高质量制备的SOI材料可以实现平直的埋氧化层界面，因此 在埋氧化层界面的散射损耗很小。同时工艺中制备的SOI光波导的上界面的粗糙程度也可以达到很小的程度（对波导顶部，可以通过沉积二氧化硅保护波导表面的方法防止在后面的工艺步骤中损坏表面），其粗糙度引起的散射损耗也很低。SOI波导侧壁的界面粗糙引起的散射损耗是光波导主要的损耗来源，而波导侧壁的粗糙程度主要由刻蚀工艺决定,光刻胶侧壁的条纹在刻蚀过程中被带到底部的Si层。为了减小光波导的散射损耗，必须合理选择波导的刻蚀程式，控制刻蚀气流流速，或者采用新的刻蚀方法，如氧化刻蚀方法，先对硅进行热氧化然后再将其腐蚀去除，从而尽可能减小因波导侧壁及顶部粗糙带来的散射损耗。图12显示出光阻侧壁的粗糙表面和蚀刻后光波导侧壁的粗糙表面情况。      此外，在加工脊形（rib）波导时，由于在刻蚀过程中可能无法采用终点或者端面监测的方法进行控制，需要对刻蚀程式中的参数进行合理调整，控制刻蚀速率和刻蚀时间，以获得合适尺寸的脊形波导，防止因为过多地过刻蚀（overetch）造成硅损失（silicon loss）影响器件性能。同时还需要保证wafer-to-wafer以及lot-to-lot刻蚀具有较高的均匀性和可复制性，避免器件性能发生大的波动。      光电集成电路的光损耗由片上损耗和插入损耗两部分组成。为了减小光波导器件的插入损耗，一般采用光斑转换器将外部光纤信号集中起来，减小发散，以提高耦合效率，减小插入损耗。由于光斑耦合器的尺寸较小，对光照和刻蚀的工艺精准度要求较高，可能需要对刻蚀程式中的参数进行合理调整，以获得所需要的形状和尺寸。      1.4.3.2）硅高速电光调制器的制作：      电光调制器用于将高速的电信号转变为光信号，是实现光互连的重要组成部分。由于硅为中心对称反演结构，不具有普克尔斯（Pockels）线性电光效应，而由Franz-Keldysh效应和Kerr效应导致的折射率变化也很小，因此在硅上很难实现高速电光功率调制。直到最近，基于自由载流子等离子色散效应（free carrier plasma dispersion effect）的硅高速电光调制器（超过Ghz）才被制造出来。当掺杂或者注入导致硅中的自由载流子浓度发生变化时，硅的吸收系数及反射率会随硅中载流子（包括自由电子和自由空穴）浓度的变化而变化，这种效应被称作自由载流子等离子色散效应。基于这种效应，在光波导中嵌入p-i-n二极管或金属-氧化物-半导体（MOS）晶体管，通过外加电压实现载流子注入、反型或者积累，改变波导中自由载流子的数量，从而对波导的有效折射率和有效吸收系数进行调制。      硅电光调制器主要有两种形式，一种利用自由载流子等离子体色散效应对硅光吸收损耗的调制来实现。通过在硅光波导上嵌入p-i-n二极管、MOS晶体管，硅光波导的本证损耗很低，光在波导中传播时几乎不发生损耗，施加一定的外部电压，向光波导中注入大量的载流子，使光波导的吸收损耗增加，经过一定的传输长度之后，光功率几乎被吸收到很低的水平；通过施加外部电压对硅波导中的载流子数量进行调制，从而对波导的吸收系数进行调制，最终实现对光信号强度的调制。这种方法为实现较高的消光比往往需要较长的硅波导和较高的注入载流子浓度以实现对光功率的完全吸收。另一种利用自由载流子对硅光波导折射率的调制来实现。通过改变光波导的折射率来改变光传输的光程和相位。一般采用马赫曾德干涉仪（MZI）的形式。由于硅的折射率比较大， 约为3.5，光在硅中传输的波长变短，光在硅波导中传播距离L相位也相应改变。通过改变折射率可以改变光在波导中传输的相位。在MZI干涉仪中，首先利用分波器将入射的光功率等分为两份，分别经过两臂的硅波导进行传输。MZI的相移元件为嵌入在两臂硅波导中的p-i-n二极管或金属-氧化物-半导体（MOS）晶体管。通过外加电压在p-i-n二极管的p区和n区，在波导中央产生载流子的注入或耗尽，对于MOS晶体管，通过栅外加电压在波导中产生载流子的积累和耗尽。当波导中自由载流子的浓度发生变化时，波导的折射率也随之发生变化，因此通过干涉仪两臂的光产生相位差。当通过干涉仪两臂的光相位差达到180度时，在合波器处两束光发生干涉相消，而当通过干涉仪两臂的光相位察为360度时，在合波器处两束光干涉相长。最终实现电信号对光功率的调制。      调制器的相移效率由p-i-n管的杂质分布所决定。当外部施加电压V比较小时，p-i-n注入脊形光波导的载流子浓度比较低，导致折射率变化比较小，因此需要较长的光波导长度 来达到180度的相位差；相反，当外部施加电压V比较大时，注入脊形波导的载流子浓度比较高因此折射率变化比较大，只需要较短的光波导长度 就可以达到180度相位差。因此p-i-n管的杂质分布对调制器的相移效率很大的影响。为减小器件尺寸，可以通过提高外加电压，增加注入载流子的浓度，但会使器件功耗增加；减小电压则可能使调制器器件尺寸太大。因此需要提高调制器的相移效率使器件的尺寸和功耗达到理想水平。提高p-i-n管的掺杂水平可以提高调制器的相移效率，但由于载流子的吸收效应，会使芯片的损耗增加。同时当对两臂传输光的相位进行调制时，由于注入载流子数量不同导致两臂传输波导的吸收系数不同，造成两臂光的强度也不再相等，在合波器处两束光可能无法完全干涉消除，从而影响调制器的消光比。只有通过优化载流子的掺杂，以及MZI分支器设计，我们才能进一步改进调制器的性能，并在损耗、带宽、相移效率之间进行折衷。图14是一种调制器的截面图。      1.4.3.3）热预算：由于温度升高以后载流子在硅中的迁移率升高，当温度较高且高温处理的时间比较长时注入的载流子将发生漂移，使杂质在硅中的掺杂分布发生改变，从而影响调制器的相移效率、带宽，对电器件的性能也有较大影响，甚至可能失效。因此需要对掺杂之后的高温处理过程进行严格控制。在调制器掺杂之后的热处理主要包括在接触孔区域形成salicide，以及接触孔内形成glue RTA。必须对工艺流程进行适当调整，降低热处理的温度或者减小高温时间，使得载流子的漂移不会显著影响光调制器和电器件的性能，并保证接触孔区域的接触电阻维持在较低的水平，以避免因寄生电阻导致调制器带宽衰减。      1.4.3.4）层间介质沉积（ILD）：      随着半导体器件尺寸的降低，在各个薄膜层之间均匀无孔的填充绝缘介质以提供充分有效的隔离保护也越来越难。传统的等离子加强化学气相沉积（PECVD）在填充小于0.8微米的孔隙时可能会发生夹断和空洞。为了解决这个问题，淀积-刻蚀-淀积工艺被用在填充0.5微米至0.8微米大小的孔隙。也就是在初始完成部分填孔，尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充如图。显而易见，为了填充更小的空隙，越来越多的工艺循环需要执行，在不断降低产量的同时也显著增加了芯片的成本。而且由于工艺本身的局限性，即便采用循环工艺，PECVD对于小于0.5微米的空隙还是无能为力。而传统的其它CVD工艺如常压CVD，和亚常压CVD虽然可以提供对小至0.25微米的间隙的无孔填充，但这些缺乏等离子体辅助淀积产生的薄膜会依赖下层表面而显示出不同的淀积特性，另外还有低密度和吸潮的特点，需要PECVD增加上保护层和下保护层，或者进行后淀积处理（如退火回流等）。这些工艺的加入同样提高了生产成本，增加了整个工艺流程的步骤和复杂性。在探索如何同时满足对高深宽比的间隙的填充和控制生产成本的过程中产生了高密度等离子沉积（HDP）方法，它的突破在于在反映腔中同步地进行刻蚀和淀积的工艺，通过合理控制沉积/溅射速率来填充沟道。由于高密度等离子沉积（HDP）对高深宽比的沟道具有较高的填充能力，因此在标准CMOS工艺中层间介质沉积一般采用这种方法，实现平坦化的表面结构。但正如上面所提到的，高密度等离子沉积在对沟道进行填充时由于同时进行刻蚀和沉积过程，如果程式控制不当，可能会影响刻蚀形成的光波导器件的形状和尺寸，从而影响光器件性能，甚至使器件无法正常工作。光器件的最终尺寸决定了器件所作用的光波段，因此在光器件的加工中，需要对器件的尺寸进行精确控制，并具有较高的可重复性。在层间介质沉积时，需要合理调整工艺程式，或者采用新的沉积方法，填充缓冲层，避免因尺寸变化导致器件性能衰减甚至失效。      此外，层间介质层的厚度、成份及沉积方法必须进行合理选择。由于氮化硅（SiN）可能对光器件的性能造成影响，因此在层间介质沉积中没有沉积氮化硅（SiN）。在CMOS工艺中，氮化硅一般作为接触孔刻蚀的停止层，因此在沉积层间介质层时必须考虑到对接触孔刻蚀的影响。若层间介质层的厚度太厚，接触孔的刻蚀时间太长，而层间介质层的成分和沉积方法会影响刻蚀速度。层间介质中的氮化硅还可以防止后端工艺中的金属等杂质可能通过热扩散进入器件，使器件的开启电压发生漂移，漏电流增加，甚至使器件无法工作，在合理选择层间介质的组分和厚度时必须考虑金属等杂质的扩散。       1.4.3. 5）接触孔刻蚀：      如上所述，氮化硅（SiN）可能对光器件的性能造成影响，因此在层间介质沉积中没有使用氮化硅（SiN）沉积。CMOS工艺中层间介质沉积中沉积的氮化硅（SiN）在随后的接触孔刻蚀中被用作停止层，因此光器件的接触孔刻蚀不能采用终点监测的方法，需要对接触孔刻蚀的时间，速度进行调整，以保证接触孔中没有残余介质存留，同时也要防止由于接触孔处重掺杂区域过刻蚀造成接触电阻过大，使得光调制器带宽降低，严重时甚至器件失效。      1.4.3.6）牺牲层氧化层厚度（SAC OX）,salicide阻挡层厚度（SAB OX）：      由于光器件的尺寸决定了器件所作用的光波段，因此在光器件的加工中，需要对器件的尺寸进行精确控制，并具有较高的可重复性。在生长牺牲层氧化层以及salicide阻挡层时，需要对氧化速率，氧化时间进行合理控制，生长合适厚度的氧化层，同时在去除牺牲层氧化层和salicide阻挡层时，对刻蚀时间和速率也需要进行合理控制，避免由于过刻蚀造成硅损失，使器件尺寸发生改变，最终影响器件性能。      1.4.3.7）用于接触孔的silicide：      在CMOS工艺中，为减小接触电阻，一般在接触孔金属沉积区域形成制备一层silicide，形成的silicide不仅改善了金属和硅之间的粘合，而且大大减小了金属与硅直接接触时接触电阻，从而改善了电路性能。但形成的silicide可能会影响光器件的性能。在工艺开发过程中，将对silicide工艺对光器件性能产生的影响进行研究和评估。若silicide工艺严重影响光器件性能，或者采用接触区域高注入的方法减小接触电阻，取代silicide工艺。
60GHz超高速通信射频前端芯片技术研究的课题研究的总目标和创新点？		1.课题研究总目标      本课题总目标瞄准新一代宽带无线通信应用，开展60GHz高速无线通信系统中射频芯片组的开发，完成射频前端TX和RX芯片、频率综合芯片的设计和流片验证，并用三块SOC芯片实现T/R前端发射和接收功能，并满足IEEE.803.15.3c的标准。  2.本课题的创新点      (1) 为克服毫米波频段芯片电路间电磁串扰，提出了一种芯片与系统级芯片电路模型的二次提取建模方法。      (2) 采用路－场混合设计原理，在60GHz 频率下有效设计和控制各种分布和寄生参数效应，实现高可靠、高重复性的射频多功能芯片技术也是本项目的创新之一。      (3) 频率综合器采用交叉耦合压控振荡器，以获得最小相位噪声；组合使用高速注入锁定分频器与低速源耦合逻辑分频器，改善传统静态分频器的速度限制及注入锁定分频器的锁定范围限制。  3.本课题的主要研究内容      (1) 研究设计满足IEEE国际标准的60GHz射频前端子系统的优化和分芯片单元电路的指标规划与系统物理层结构优化。      (2) 发射单元芯片电路优化设计与仿真，流片验证。      采用大信号分析与拟合方法，对发射支路的上变频器与功率放大电路进行集成一体化设计芯片，考虑到非线性效应和大信号电磁串扰的影响，在芯片设计中对器件参数进行二次提取和建模，满足发射信道的实际要求。      (3) 接收单元芯片电路的优化设计与仿真，流片验证。      要满足接收信道对低噪声的要求，提高接收灵敏度。在接收单元中低噪声放大器和下变频器电路一体化集成中，将采用低噪声阻抗匹配技术，对芯片进行设计，在原始工艺器件模型中，在低噪声条件下进行噪声模型参数提取，达到接收信道高接收灵敏度的要求。      (4) 频率综合源芯片优化设计、仿真与流片验证。      采用130/90 nm CMOS工艺完成符合IEEE802.15.3C规范的15GHz锁相环设计。引入基于传输线电感、NMOS Varactor的LC 交叉耦合压控振荡器，在毫米波频段获得最小相位噪声；组合使用高速注入锁定分频器与低速源耦合逻辑分频器，改善传统静态分频器的速度限制及注入锁定分频器的锁定范围限制，适应无线收发器使用；研究微波频段锁相环输出接口的有损匹配问题、提供足够的功率输出供后级倍频器使用。      (5) 60GHz 收发芯片组射频综合参数测试方法研究      对射频前端流片成功的三个单元芯片电路进行在片测试，利用本实验室目前已经建成的110GHz在片测试系统进行实际测试。其中，重点研究毫米波测试系统的精确校准和波导－同轴转化系统误差校准方法。  4.本课题所需解决的技术难点      (1) 60GHz射频芯片电磁场仿真协同设计方法      60GHz波段的射频芯片耦合效应十分严重，在60GHz频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作。所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。因而电磁去耦技术十分重要，采取有效的场分析技术，研究直流与交流工作模式下，减少电磁耦合的方法，提高芯片工作的可靠性和满足低噪声、低功耗的工作模式。尤其是多种功能芯片集成后多功能芯片中电磁串扰、端口最佳匹配、耦合模式等，需要认真研究。      (2) 60GHz射频前端多功能芯片组的优化设计      60GHz频带芯片设计是本项目最重要的技术难点，60GHz已经是目前商用工艺建模的最高频率。本课题需要将通用模型与实际测试模型进行设计模型再重构，才能有效的完成60 GHz 射频芯片设计。      a) 解决60GHz接收芯片的接收灵敏度难题  芯片的工作频率越高其噪声也就越差，而信号增益却急剧降低，为达到一定的接收灵敏度，就要尽可能的减小低噪声放大器的噪声系数，同时在毫米波频率下有效的控制芯片乃至整个接收机的噪声特性，是很关键的技术难题。在接收多功能芯片设计中将线性工作模式(LNA)与非线性工作模式（Mixer, Multiple）的子芯片设计在同一块芯片上，这其中会存在很多要解决的难题。       b) 解决发射芯片功率泄露难题      在发射多功能芯片中是中功率电路芯片（MPA）与上变频器芯片之间会存在隔离度不够产生功率泄漏而无法正常工作的难题。      c) 60GHz频带芯片设计解决电磁耦合问题      在这个频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作，所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。      (3) 工作于15 GHz的CMOS VCO优化设计      根据60GHz超高速通信系统射频前端中的锁相环的设计方案，需要设计工作在15 GHz的VCO，微波－毫米波频段的CMOS VCO设计极具挑战性，目前国内还未有报道。这是本课题所要解决的技术难点之一。  
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题研究的总目标和创新点？		1、总目标  参与中芯国际（SMIC）的65nm工艺制程的高速ADC和DAC IP的研发验证工作，并在国内集成电路芯片研发项目中进行推广应用。  2、创新点  提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力。  3、主要研究内容  65nm工艺是目前国际市场上大多数SoC设计采用的主流工艺，也是国内设计产业发展的趋势；数模混合IP作为高端SoC中不可或缺的重要部分之一，既代表了Foundry的服务能力，也能帮助设计公司尽快的提升在高端SoC设计领域的设计能力。本课题将参与中芯国际（SMIC）的65nm工艺制程的高速ADC和DAC IP的研发验证工作，并面对上海地区的设计企业加以应用推广，进而加强设计企业和Foundry之间的互动。本课题在实施过程中注重建设IP的应用推广体系，面对国内设计单位推广应用相关IP，提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力，增强国内集成电路产业的市场竞争力。主要包括：  1）参与中芯国际（SMIC）的65nm工艺制程的高速ADC和DAC IP的研发验证  2）培训IP技术支持人员；掌握65nm工艺ADC和DAC的应用技能，为相关设计项目提供必要的技术支持；  3）召开65nm工艺数模混合IP开发应用研讨会；向上海地区设计单位介绍和推广65nm工艺和包括ADC和DAC在内的数模混合IP；  4）提供技术支持服务，在具体研发项目中推广该ADC和DAC的应用。  3、技术难点  1）建立高效率的IP应用推广体系，降低设计单位成本和技术壁垒。  2）掌握65nm工艺ADC和DAC的应用技能，与设计单位的设计需求相结合，提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题研究的总目标和创新点？		总体目标：  本课题将基于中芯国际（SMIC）的65nm工艺制程开发达到国际先进水平的高速ADC和DAC IP，并针对该IP在国内集成电路芯片研发项目中进行推广应用。  创新点：  本课题采用65nm CMOS工艺下的先进得失调消除技术，对 ADC/DAC的系统结构进行优化，开发基于65nm超深亚微米工艺的高速ADC和DAC IP，整个研发工作具有技术前瞻性。  研究内容：  65nm工艺是目前国际市场上大多数SoC设计采用的主流工艺，也是国内设计产业发展的趋势；数模混合IP作为高端SoC中不可或缺的重要部分之一，既代表了Foundry的服务能力，也能帮助设计公司尽快的提升在高端SoC设计领域的设计能力。本课题采用65nm CMOS工艺下的先进的失调消除技术等，在不损失分辨率的前提下实现高速、低功耗和高集成度的ADC和DAC设计，并面对上海地区的设计企业加以应用推广，进而加强设计企业和Foundry之间的互动。主要研究内容包括如下：  1、高速CMOS ADC和DAC的系统结构及其单元电路设计，如电压基准源、偏置电路、开关电路、锁存器、比较器、运算放大器等；  2、培训IP技术支持人员；掌握65nm工艺ADC和DAC的应用技能，为相关设计项目提供必要的技术支持；  3、召开65nm工艺数模混合IP开发应用研讨会；向上海地区设计单位介绍和推广65nm工艺和包括ADC和DAC在内的数模混合IP；  4、提供技术支持服务，在具体研发项目中推广该ADC和DAC的应用。  需要解决的技术关键如下：  1.高速ADC/DAC系统结构设计。设计高速的ADC/DAC，首先要优化ADC/DAC的系统结构。传统使用的ADC/DAC结构，在工作频率超过GHz以后，会造成其他性能（分辨率、线性度等）的降低，影响ADC/DAC的整体性能。因此对ADC/DAC的系统结构进行优化是本项目首先要解决的问题。  2.高速ADC/DAC基准电压问题。在高速ADC/DAC中，比较器对电压基准会产生回馈噪声（kick-back noise），引发基准电压源的波动，从而影响电路的转换速率与精度。传统的解决方案是增加缓冲器（buffer）来抑制噪声的影响，但这是以牺牲功耗为代价的，不适应集成电路向便携式发展的趋势和需要。因此，设计新的抑制回馈噪声的电路解决方案是本项目需要解决的又一问题。  3.高速转换电路的失调电压问题。由于工艺和版图的失配，模数和数模转换器中历来存在失调电压问题。另外由于信号电平引起的比较器失调目前也越来越被关注。因此降低转换电路的失调电压，是ADC/DAC设计中的重要环节。在中低速设计中可以采用自动调零等牺牲速度的方法来消除失调，但在高速ADC和DAC中，上述做法不能达到最好的效果。所以在不影响速度的前提下，降低转换电路的失调电压，是项目研究的又一个关键。  4.低功耗设计技术。目前人们对手持设备种类的需求越来越多，例如个人数字助理（PDA）、移动多媒体终端等，但是移动设备的续航能力成为困扰其应用的重要因素。现在的集成电路设计越来越强调低功耗技术，同时低功耗会降低器件和电路的散热量，提高设备的使用寿命。因此，本项目的ADC和DAC需要实现低功耗设计。但是目前的设计中低功耗会严重影响运放、比较器等电路的运行速度，这对高速的ADC/DAC设计是一个制约。因此在高速的同时实现低功耗是本项目又一个需要解决的问题。  5.高速电路的过冲恢复问题。当信号出现剧烈的变化时，会造成比较器或运算放大器等电路的过冲，在高速电路中，电路的恢复时间会受到严格限制，否则会影响整个电路的工作速度或精度。因此，在高速ADC/DAC设计中，电路的过冲恢复问题也十分关键。  6.高速采样电路中的孔径误差（aperture error）。由于时钟存在上升和下降时间，因此在采样电路采样时会产生孔径误差。这种误差会随信号的变化而变化，因此会增加电路的非线性度。尤其是在高速电路中，信号的变化频率很快，时钟的孔径误差会严重影响采样信号的精度，甚至引起误码。因此解决高速ADC/DAC电路中的孔径误差问题也是本项目的关键问题。  7. 65nm CMOS工艺中的漏电问题（Leakage）。众所周知，随着CMOS工艺向深亚微米挺进，工艺MOS管的阈值电压也在降低，而由此引起的CMOS亚阈值漏电问题越来越严重。对于数字电路，这会造成始终存在的静态功耗，增加电路的功耗，同时对于动态数字电路，在MOS栅极电容中作为信息储存的电荷也会被慢慢泄漏，影响电路的功能。在模拟电路中，上述亚阈值漏电则会直接影响电路的性能，甚至使电路失效。所以解决深亚微米的泄漏电流是设计65nm CMOS高速ADC和DAC的关键问题。  8. 65nm工艺中的匹配性问题。对于追求高速的电路，希望MOS管的长度尽量短，寄生电容尽量小，来达到高速的目的。小尺寸带来高速的同时，会增加电路对管的失配。尤其是对于65nm工艺，还需要考虑因各种新的非理想工艺因素如阱邻近效应（Well Proximity Effect）等造成的失配问题。因此，提高电路设计的灵活性和对工艺失配的抑制能力，是65nm工艺设计的重要问题。  本项目通过采用先进的电路结构来实现高速、高线性的ADC/DAC IP设计，同时采用先进的电路滤波技术等在不影响速度的前提下提高ADC/DAC的分辨率，降低失调电压，并采用动态模拟电路实现低功耗设计，来解决上述问题，并形成新的专利技术。另一方面，本项目在实施过程中注重建设IP的应用推广体系，面对国内设计单位推广应用相关IP，提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力，增强国内集成电路产业的市场竞争力。  
软件无线电台应用的SoC芯片的课题研究的总目标和创新点？		本课题的总体目标是：针对软件无线电台的应用需求，自主开发一款SoC芯片（本文也称嵌入式CPU），用于软件无线电台的通用硬件平台。据调研，目前市场上还没有类似的芯片。本课题的主要创新在于提供一套全新的硬件平台，以支持软件无线电台的硬件设计，同时在实现技术上创新，以提高硬件处理通信程序的性能。      针对课题目标，本课题拟分成以下研究内容进行研究，包括目标系统的性能要求分析、嵌入式CPU的微架构设计、嵌入式CPU的仿真验证与FPGA验证、嵌入式的物理实现和应用支撑环境的研究与开发。下面具体介绍这些研究内容及具体的解决方案。      1. 性能分析      在当前的软件无线电台中，调制/解调等功能采用FPGA实现。本课题将采用一个通用硬件平台，即嵌入式CPU，来实现这些功能。在这种情况下，必须将调制/解调等功能用算法描述出来，并将这些算法转化成CPU指令集的指令序列，从而实现与FPGA相同的调制/解调等功能。基于CPU实现软件无线电台的最大优点是平台通用性好、软件移植方便。      由于FPGA是硬件可编程的，因此在实现调制/解调算法时，可以通过优化硬件设计，高效地实现调制/解调等算法。而嵌入式CPU的硬件是固定的，支持的指令集也是固定的，因此在实现调制/解调算法时，灵活性不及FPGA。      为了弥补嵌入式CPU灵活性的不足，本课题将从两个方面着手。首先，在确定嵌入式CPU的指令集时，针对软件无线电台中主要算法的特点，优化指令集设计。除了实现CPU的基本指令集之外，还将扩展一个DSP运算子集，以支持软件无线电台中的一些基本运算。其次，本课题将提升嵌入式CPU的性能，以性能换灵活性。      性能分析的主要目标是分析软件无线电台的主要运算，根据这些运算确定嵌入式CPU的性能指标和技术方案。性能分析的重点将放在调制/解调、信源编解码等主要功能的算法分析及算法转化成CPU指令序列后的指令分析上。      为了提高嵌入式CPU的处理能力，初步的方案是分析主要算法的指令序列，将一些基本运算整合成可调用的库函数，并将这些库函数放在通信处理器核上执行，从而满足软件无线电台的性能要求。      2．微架构设计技术      结合软件无线电台的性能要求和应用方案，下面的图1展示了嵌入式CPU的系统结构设计方案。                                                                图1 嵌入式CPU系统结构框图      在本课题的系统设计方案中，采用多核并行处理技术提升嵌入式CPU的处理性能。其中嵌入式CPU核（即主CPU核）执行软件无线电的框架程序，主框架程序通过系统调用执行库函数，库函数的由通信处理器核辅助执行。      在目前的方案中，将采用非对称的异构多核架构。主要原因是：（1）嵌入式操作系统支持方便；（2）处理器之间的通信协议简单，容易实现；（3）片上Cache可作为两者通信的通道。      在本课题中，通信处理器核只执行库函数和一个基本的主控函数。通信处理器核执行库函数的方法受主CPU核控制。主CPU核与通信处理器核通过片上Cache通信。双核的组织结构图如图2所示：     图2 双核的组织结构      在初始化阶段，主CPU核通过Load/Store指令将库函数的指令写入片上Cache的库函数区。初始化之后，主CPU核执行到库函数调用时，系统调用处理函数将向片上Cache的消息区写一个消息。通信CPU核在复位之后一直检查是否存在有效的消息，如果存在消息，则根据消息的内容执行相应的库函数。在库函数执行完成后，返回一个消息。      在本课题中，通信CPU核与主CPU核使用相同的基本指令集。此外通信处理器核的指令集扩展了DSP指令集；而主CPU核扩展了系统控制和存储管理等指令。主CPU核是一个功能完整的嵌入式CPU核，而通信处理器核简化了主CPU核的存储管理、Cache管理、系统寄存器操作等指令，但通信处理器增加了执行DSP指令的执行单元。      采用这种设计方案可以利用课题组前期开发的嵌入式CPU成果。同时，这两个核的微体系结构基本相同，这样可以减小设计两个不同CPU核的难度与工作量。      本课题将首先设计主CPU核的微体系结构，待主CPU核的微体系结构确定之后，再通过简化改造，设计通信处理器核。  主CPU核是一个独立的、完整的嵌入式CPU核。图3显示了主CPU核的微体系结构设计方案。     图3 主CPU核的微体系结构      在本课题的设计方案中，主CPU核采用超标量技术，每个周期取两条指令和分派两条指令，CPU核内部有五个执行单元并行工作：分支执行单元、简单整数执行单元、复杂整数执行单元、浮点指令执行单元和Load/Store存取单元。主流水线为四级：取指级、分派级、执行级和完成级。      取指级与分派级之间通过指令队列隔离，指令队列可以暂存8条指令。只要指令队列有空闲空间，取指单元就从指令Cache读取指令。除非取指地址跨Cache块边界，取指单元每个周期从指令Cache取出2条指令。      为了降低分支指令对流水线性能的影响，本课题将采用先进的分支预测技术。分支预测机制是基于BHT（Branch History Table：分支历史表）实施，BHT表维护分支的动态预测。组合分支地址和一个4位GHR（Global History Register：全局历史寄存器）中的hash值，形成BHT表索引地址。      在访问指令Cache的同时，也访问BHT表，BHT表的结果传递到取指控制逻辑。预译码逻辑检查分支指令，并将检查结果通知取指控制逻辑。取指控制逻辑收到分支指令后，根据BHT表的结果计算分支的目标地址。分支执行单元在解析分支指令之后，将分支的真实跳转状况反馈给BHT表。      在流水线的分派级，指令从指令队列送到相应的保留站。指令分派之前，需要检查执行分派所需的资源是否满足。下面是指令0和指令1（指令0在指令1之前）分派时的资源检查规则：      分派指令0所需资源：      1、指令0的执行单元空闲或即将空闲；      2、指令0所需的重命名寄存器可以获得；      3、完成队列有空闲空间；      4、如果之前的指令有同步要求，则需等到同步条件满足。      分派指令1所需资源：      1、指令0的分派条件满足；      2、指令0没有指令同步要求      3、指令1的执行单元空闲或即将空闲；      4、指令1所需的重命名寄存器可以获得；      5、完成队列可以为指令1分配空闲空间。      在分派指令时，完全按程序顺序进行。由于完成队列分配空闲空间也是按顺序进行，因此只需按完成队列的分派顺序提交指令即可保证乱序执行的指令按程序顺序提交，也可实现精确异常。      在分派指令的同时，访问通用寄存器文件/浮点寄存器文件。通用寄存器文件有5个读口，其中两个用于指令0的操作数访问，两个用于指令1的操作数访问，另一个用于Store指令的读操作数。浮点寄存器文件有4个读口，其中三个用于浮点操作数访问，另一个用于浮点Store指令的操作数访问。指令传递到保留站时，操作数并不一定都准备好。如果指令的操作数是重命名寄存器，则等待重命名寄存器的结果。执行单元在执行完成指令后，将执行结果送到重命名寄存器总线上。保留站监听重命名寄存器总线，获得有效的操作数。一旦操作数有效，则执行单元开始执行指令。      执行级有5条独立的流水线，分别执行不同类型的指令。这些执行流水线的级数也不一样，其中浮点执行流水线为三级，Load/Store指令的执行流水线为两级，其它执行流水线为一级。事实上，除整数乘法指令和除法指令之外，大部分整数指令可以在一个时钟周期执行完成。      完成级将重命名寄存器的结果回写到通用寄存器/浮点寄存器，同时检查程序异常和外部中断。由于指令按序顺序提交，因此可以实现精确异常。      在取指通路和Load/Store通路上，分别设置了16K字节的指令Cache和16K字节的数据Cache。为了支持实时性要求高的应用，Cache支持按路加锁的功能。      3．验证系统和验证技术      本课题中，主CPU核与通信处理器核都以前期开发的嵌入式CPU核为基础，根据性能分析结果重新优化设计。这与直接采用已有的成熟的CPU核有一定区别，导致课题组的验证工作必须分阶段实施：首先验证主CPU核的功能；然后验证通信协处理器核的功能；最后验证集成的SoC的功能。      为了简化验证系统，本课题将采用一个通用的验证系统（指仿真验证平台和FPGA验证平台）。在这个验证系统上，SoC芯片的外围设备/器件/模型是固定的，而SoC芯片内部集成的CPU核先采用已有的核，然后采用新开发的嵌入式CPU核，接着采用通信处理器核，最后集成嵌入式CPU核与通信处理器核。      此外，根据已有的经验，CPU的验证需要采用一些新的验证技术，因为CPU的一些边界问题很难用普通的测试向量组合产生。本课题将采用多层次验证方法，尽量在高层次模型中充分验证设计思想。此外，本课题还将建立测试程序数据库，每个层次的验证共享该数据库中的测试程序。      本课题拟采用的验证策略是----验证贯穿设计过程的每一步。      3.1 模块验证      模块是指具有独立逻辑功能的单元，例如CPU核中的指令队列、整数单元、浮点处理单元等。在逻辑设计过程中，对每个模块进行逻辑功能仿真验证。在模块仿真验证时，要求功能点覆盖率100%。      3.2 系统级仿真      系统级的功能仿真是在系统结构的层次上，从CPU的指令集着手，编写相应的测试程序，验证指令集功能的正确性，并从简单到复杂，逐步扩充，实现全功能仿真。为能使系统级仿真更真实，需要构建仿真CPU的软件平台，把CPU的逻辑网表放在虚拟环境中，根据需要运行相应程序，模拟CPU的实际工作情况。      3.3 FPGA验证      将CPU的RTL代码下载到FPGA芯片中，围绕FPGA芯片开发一个原型系统以及验证板，在硬件环境下进行验证。FPGA除了验证CPU的指令集，还要运行操作系统和编译器，充分验证CPU的系统级功能。      3.4 时序分析和形式验证      由于本项目设计CPU时序要求高，为降低验证代价，加快开发进度，在分析、验证的过程中采用静态时序分析和形式验证等EDA工具。      3.5 物理验证      用物理验证工具，对CPU的版图进行设计规则检查和版图与电路图一致性比较。  仿真验证流程如图4所示：     图4 简要仿真流程      4．芯片设计和实现      本课题将采用全正向设计方法，从系统定义、部件划分、RTL描述直至逻辑综合进行自上而下的层次化设计，重点放在系统级功能仿真和FPGA验证上。由于本课题将采用90nm设计规则，需要对设计方法学和设计流程进行研究。另外，在芯片设计阶段将涉及的研究内容有：引脚分配和电气参数确定、逻辑综合、形式验证和综合后功能仿真、布局布线设计、信号完整性分析、压降分析、低功耗设计、可制造性设计（DFM）、物理验证、参数提取、后仿真、可测性设计和测试码生成等。  为规范设计工作和记录每阶段的设计思路，本课题在整个设计过程中将非常关注文档的规范化。课题拟定的开发流程如下：      4.1 系统设计      内容：对CPU核的系统层次进行详细的分析设计，涉及总线设计时，遵循的基本原则包括：同步设计、可综合、无三态信号、低延时、单触发沿、支持多主控及总线仲裁、高时钟频率独立性、支持突发(高效率)和低门数。      目标：确定SoC芯片和CPU核的功能、工作频率、接口信号等参数，并确定系统结构。      输出：系统说明书和CPU核系统说明书（包括系统功能、体系结构、数据通路、性能、软硬接口、接口信号等描述以及系统功能框图）。      4.2 高级语言模型设计验证      内容：为了减少项目的风险，先编写高级模型用来验证CPU可实现性，选用C++（SystemC）模型。      目标：用高级语言验证CPU核的可实现性，特别是验证数据通路及算法。      输出：高级模型、验证平台。      4.3 验证平台设计      内容：为后期仿真搭建软件平台，包括配合CPU工作的各种接口模型、实现CPU各种工作模式的配置模型、产生各种激励的模型。      目标：构造CPU应用的一个软件平台。      输出：验证平台。      4.4 模块划分      内容：由项目负责人按功能把CPU划分到模块级，模块内单元划分由逻辑设计人员实现。      目标：划分模块并确定模块的接口信号时序，确定设计人员。      输出：模块构成图（包括模块名及代号）、模块间接口信号、源时钟域、时序关系（要求对每个接口信号进行描述）。      4.5 模块、单元设计      内容：把CPU划分成具体的模块，从单元级进行分析设计，设计时需考虑后端工艺。      目标：确定模块/单元功能，实现方案，采用算法，互连接口等。      输出：模块设计说明书。      4.6 RTL代码设计      内容：编写RTL代码，代码通过FPGA综合工具（比如synplify）的检验和nlint工具检查。      目标：RTL级代码实现。      输出：RTL代码、FPGA综合报告、Nlint检查报告。      4.7 模块仿真      内容： 进行详细的模块仿真，与RTL设计背靠背进行，对应模块仿真工程师仿真的基础是该模块设计说明书。      目标： 实现详细的模块仿真，减少系统仿真工作量，仿真时采用NC工具检查代码覆盖率。      输出： 相关辅助模型、Testbench、模块仿真方案、仿真结果报告。      4.8 系统级代码仿真      内容：RTL级系统整合，并仿真。      目标：完成CPU前端RTL级实现，通过仿真确认设计的正确性。      输出：CPU的RTL代码、Testbench，模块仿真方案、仿真调式过程文档、仿真结果报告。      4.9 FPGA验证      内容：对CPU的RTL代码作FPGA综合并进行系统验证。      目标：通过FPGA验证进一步保证电路功能正确。      输出： FPGA验证板设计方案、FPGA验证板硬件详细设计方案、FPGA验证板硬件调试过程文档、FPGA硬件测试计划及测试报告。      4.10 逻辑综合      内容：编写综合约束，对RTL代码进行综合优化，验证结果符合技术指标。      目标：完成逻辑综合。      输出：约束文件、综合后的逻辑网表、综合结果报告（包括面积、单元数、setup/hold等信息）。      4.12 DFT      内容：插入Scan chain、Boundary scan、隔离结构，评价电路的可测性和故障覆盖率，可测性设计后的模拟验证。      目标：故障覆盖率95%以上，模拟验证结果符合原设计要求。      输出： DFT结果报告、测试码。      4.13 形式验证（贯穿于整个设计阶段）      内容：对修改前后的网表进行功能一致性检验。      目标：保证网表修改后功能不变。      输出：形式验证结果报告。      4.14 布局布线      内容：布局，时钟树生成，布线，电源分析，明确Die Size和封装形式。      目标：完成布局布线。      输出：布局布线后的网表、布局布线结果报告。      4.15 参数提取      内容：对布局布线后的电路进行相关参数提取。      目标：为CPU的后仿真和静态时序分析做准备。      输出：参数提取结果文件 。      4.16 静态时序分析（贯穿于后端设计阶段，主要用于布局布线后）      内容：对CPU进行静态时序分析。      目标：时序符合要求（主要是建立时间和保持时间）。      输出：静态时序分析结果报告、延时文件（sdf文件）。      4.17 后仿真及DFT仿真      内容：对CPU进行带时序验证和DFT验证。      目标：CPU带时序验证符合功能及性能要求，DFT验证并行测试码通过。（后仿真最好在静态时序分析全通过后再进行，而且还可能需要修网表，当然相应的就要做ECO）。      输出：仿真结果报告。      4.18 电路模拟      内容：对CPU进行Spice模拟（工具：Hsim）。      目标：模拟结果符合技术指标要求。      输出：模拟结果报告。      4.19 IR分析      内容：压降分析。      目标：IR分析结果符合要求。      输出：IR分析结果报告。      4.20 功耗分析      内容：功耗分析。      目标：功耗分析结果符合要求。      输出：功耗分析结果报告。      4.21 SI分析      内容：信号完整性分析。      目标：SI分析结果符合要求。      输出：SI分析结果报告。      4.22 物理验证      内容：DRC、ERC、LVS。      目标：DRC、ERC、LVS符合要求。      输出：DRC、ERC、LVS结果报告。      4.23 Tape out       内容：设计数据输出。      目标：委托Foundry制造芯片。      输出：GDSII文件。      4.24 外协       内容：流片、封装。      目标：制造样片和封装。      输出：CPU样品。      4.24 CPU测试       内容：对流片后的CPU样片测试。      目标：通过测试码测试。      输出：测试程序、测试报告。      4.25 CPU调试/试用      内容：CPU样片在应用环境下调试。      目标：通过调试判断CPU的可用性。      输出：调试报告。      5．应用开发支撑环境的研究与实现      实时硬件调试功能为软件开发人员和硬件开发人员提供了调试便利。本方案将提供两种调试模式：内部调试模式和外部调试模式。调试模式和调试事件一起，实现实时硬件调试功能。调试模式和调试事件都是通过调试寄存器DBCR（Debug Control Register：调试控制寄存器）和DBSR（Debug Status Register：调试状态寄存器）控制的，这些调试寄存器可以通过运行在处理器上的软件修改，也可以通过JTAG调试端口读写。      设置不同的调试模式，主要是为了支持嵌入式系统开发过程中不同类型的调试工具和调试任务。在内部调试模式下，可以访问所有体系架构定义的资源，支持软断点和硬件断点。在这种模式下，调试条件当作异常处理。如果允许调试异常，则异常处理程序处的调试程序被启动。调试程序将检查处理器状态，以及与调试事件有关的条件。这种模式是通过软件来实现调试功能。      外部调试模式通过JTAG端口访问处理器状态，控制处理器的启动、停止、单步执行等。在这种模式，调试条件触发调试事件，调试条件记录在调试状态寄存器DBSR中，处理器进入到停止状态（只是正常的指令流执行停止，处理器仍然可以执行JTAG端口下载的程序）。      外部调试模式只依赖于处理器内部资源，而不依赖于调试异常处理程序，因此适合于系统硬件和系统软件的调试。调试条件记录在调试状态寄存器DBSR中，调试条件的使能信号在DBCR寄存器中定义。表1列出了可能的调试事件。  表1调试事件定义  IAC：指令地址比较 引起这个调试事件的条件是：执行指令的地址匹配指令断点寄存器中的地址。  DAC：数据地址比较 引起这个调试事件的条件是：load/store地址匹配数据地址断点寄存器中的地址。  DVC：数据内容比较 引起这个调试事件的条件是：在数据地址比较条件满足的前提下，load/store数据匹配数据内容断点寄存器。  BRT：分支发生 执行指令时，遇到分支指令，且分支的条件满足  RET：返回 执行指令流中的中断返回指令rfi  ICMP：指令完成 引起这个调试事件的条件是：成功执行一条指令。  IRPT：中断 引起这个调试事件的条件是：出现外部中断条件。  出现上述异常条件时，将触发异常事件。      本课题开发的嵌入式CPU是一款非常复杂的芯片，研究内容涉及嵌入式系统技术、嵌入式CPU技术、微电子技术和软件技术等多个研究领域，在开发过程中需要攻克以下技术难点：      1）微体系结构设计技术  在本课题中，应用环境对CPU核的运算性能要求比较高。为了提升CPU核的运算性能，本项目将以前期开发的嵌入式CPU核为基础，通过改进CPU核的微体系结构设计，从而达到提升性能的目的。  指令并行处理是提升CPU性能的基本途径之一，因此本项目将扩展CPU核内部的执行单元，采用多发射、超标量、流水、分支预测、指令乱序执行等技术，提高CPU核的指令并行处理能力。另外，本项目采用的多核技术也可以提升CPU的性能。  此外，为了确保CPU核能达到要求的技术指标，本课题将为CPU核开发一个周期精确的C模型，通过模型先行分析CPU核的性能状况，并优化CPU核的微体系结构设计。      2）纳米级集成电路设计技术  本课题开发的SoC芯片计划采用90nm工艺流片。在这种工艺水平下，芯片的物理实现会遇到很多全新的问题：      1、连线决定芯片的性能。在90nm工艺时，连线延时将达到总延时的75%，设计过程中需要将电路优化的重点从逻辑优化转到连线优化。      2、信号完整性和IR-drop对时序的影响。到了90nm工艺，如果时序分析不包括信号完整性和IR-drop的时序影响，那么时序分析就是没有任何意义的。      3、时序收敛问题。在130nm工艺以下，物理设计流程是一个不断循环迭代的过程，它要求物理设计的一开始就要考虑连线的影响，设计者要很快得到布线后的时序信息来优化下一轮的物理综合、布线，这要求这个流程要能在很短的时间里完成迭代。      4、新工艺对布线的影响。在新工艺下，布线要考虑到新工艺的物理特性，需要考虑布线产生的IR-drop问题、信号串扰问题，同时还要考虑对光学校正OPC的影响。      5、物理验证受到的影响，包括：光刻的所见非所得、寄生参数提取、更精确的延时计算、连线的EM分析、电源网格分析、电感效应的影响等。      为了解决上述的问题，需要建立一个进行的基于纳米级工艺的物理实现和验证流程。      3）测试/调试技术      在以CPU为核心的系统中，无论是CPU外围硬件的开发，还是CPU上运行程序的开发，都要求CPU有强大的测试调试能力。在传统的系统中，通过监测/控制CPU的地址与数据总线，可以实现调试功能。但在高度集成的SoC芯片中，由于封装尺寸的限制，不可能将嵌入片内的CPU核的信号引出到片外，通过外部端口测试和调试。这就要求SoC芯片从硬件上支持片上测试和调试功能。      在目前的SoC设计中，通常通过JTAG接口提供测试/调试功能。虽然JTAG接口协议非常简单，JTAG的控制器设计也不复杂，但要通过JTAG接口访问片内CPU核的各种寄存器，并且对CPU核的运行不产生影响，都要求测试/调试逻辑精心设计。  除了精心设计片上的测试/调试逻辑外，还要考虑外部设备如何通过JTAG访问片上的寄存器。这要求片上测试/调试系统的的开发必须符合开发环境的接口协议和规范。      4）低功耗设计技术      低功耗是SoC的基本特性之一，本课题需要探索降低SoC芯片功耗的一些主要手段，包括高层次系统级到底层电路级的各种低功耗技术。本课题将建立行之有效的功耗分析方法，获取准确的功耗分析结果，从而指导本课题SoC芯片的设计。  一般而言，芯片的功耗包括静态功耗和动态功耗：静态功耗由芯片内晶体管的泄漏电流引起， 随着晶体管尺寸越来越小，泄漏电流则随晶体管尺寸变小而增大；动态功耗是由芯片内晶体管的状态跳变引起的，因此，本课题的低功耗设计对动态功耗和静态功耗都必须考虑。另外，从系统层面，将设置SoC芯片不同的工作模式，控制不同模式下的活动时钟域等方法来降低整个芯片的功耗。  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题研究的总目标和创新点？		本项目以开发采样精度高于16位,采样速率达100-200兆/秒的高线性度、低功耗模数转换器(ADC)芯片IP为目标,达到第四代移动通信（LTE）、雷达信号处理、高端电子测量、以及医用诊断等应用对模数转换器的性能要求，以及产业化应用的要求。重点突破深亚微米CMOS工艺下ADC芯片设计、制造和测试的技术难点。该芯片主要通过0.18 um 和65 nm CMOS低电压、小尺寸先进工艺下的设计实现，以求突破主流ADC技术在采样速率和功耗等性能上所遇到的瓶颈。完成芯片的设计、流片和封装测试流程，解决设计中的关键问题，掌握高速、高位、高精度数模转换器的低功耗结构、高效数字后台校准算法及其大规模数字电路实现、低功耗模拟电路单元、高层次建模和工艺偏差抑制、测试验证等关键技术，积累设计经验和相关技术，培养公司研发团队，弥补国内在高端通用ADC芯片方面的技术空白。  1. 研究内容  ? ADC建模和低功耗流水线架构设计  ? 流水线型ADC的数学建模  ? 架构对噪声、功耗、面积的方面的影响与折衷策略  ? 流水线级数和有效位、功耗、电容在各级间的优化分配方案  ? SHA-less结构前端采样技术研究  ? 高性能模拟电路设计  ? 高线性度、低噪声、宽带前端采样网络设计  ? 低电压条件下的高速、高增益运算放大器设计，功耗优化  ? 高速、低失调比较器设计，回踢噪声抑制  ? 低抖动片外时钟信号接收  ? 时钟占空比稳定技术  ? 低功耗、高驱动能力片内电压基准  ? 片上电源系统分配管理  ? 宽工作环境支持（工艺/电压/温度）  ? 版图布局  ? 信号和时钟输入端的寄生效应控制  ? 信号通路的差分对称版图设计，偶次非线性抑制  ? 长距离时钟走线寄生效应，屏蔽串扰和时序关系保持技术研究  ? 长距离电压基准走线对驱动能力的影响  ? 高速数字信号的长距离传输  ? 开关电路与模拟信号通路、片内偏置间的耦合抑制  ? 电源噪声的滤波和隔离  ? 自适应后台数字校准技术  ? 基于伪随机量的后台校准算法研究及改良  ? 基于伪随机量的后台校准算法的MATLAB建模  ? 基于伪随机量的后台校准算法的VERILOG实现  ? 基于伪随机量的后台校准算法FPGA实现及联调  ? 基于伪随机量的后台校准算法ASIC实现及测试  ? 高性能ADC芯片的测试和系统评估平台  ? 测试PCB板设计  ? 适用于不同输入频率段的片外匹配网络  ? 低抖动差分时钟产生、滤波和整形  ? 性能参数测试：SFDR(无散杂动态范围) , DNL（差分非线性），INL（积分非线性），SNR（信噪比），SINAD（信号噪声失真比），ENOB（有效数位）等  其中，自适应后台校准算法由本项目合作单位上海交通大学微电子所负责，其余部分由项目主要承担单位，上海信朴臻微电子有限公司负责完成。  2. 技术关键  1) 芯片总体架构     无线通信基站是高端模数转换器的重要应用场合，随着产业的高速发展，第四代(4G)无线通信系统已经逐步进入部署和运营阶段。4G（LTE）无线通信系统是多载波系统，各载波频带间的间隔很小，导致干扰信号的谐波失真和三阶互调失真非常接近有用信号，甚至可能在带内，难以滤除，同时，其信号带宽最高可达20MHz，并且使用64QAM调制实现高速信息传输，因此要求应用于4G通信基站中的ADC同时具有高采样率、高信噪比和高转换线性度的性能特点，一般要求采样率在100MSPS以上，信噪比在80dB左右，且具有中频采样的能力。在现有技术中，只有流水线结构的ADC能够同时实现上述性能，这种结构对输入信号进行分级量化，以一定的延迟换取速度与精度，在级数选择和各级间量化精度、噪声贡献，功耗分配等架构问题中有很大的自由度，且在特定性能指标要求下，不同的架构选择对面积、功耗等成本因素有较大的影响。  芯片总体架构的具体问题包括：  流水线型ADC数学建模  流水线级数选择和各级转换精度、噪声和功耗分配  子量化级余量传输函数设计  前端采样保持级和第一级量化级的合并结构研究  放大器等模拟模块的重构和复用  时序方案设计和各级时钟分配  片上电源系统的布局和智能化管理  2) 低电压条件下的核心模拟电路单元设计  高性能模拟电路设计是实现ADC芯片总体性能的关键。首先，在使用先进CMOS工艺时，较低的供电电压成为设计高性能模拟电路的主要困难，由于信号幅度受限于供电电压，实现高信噪比需要模拟电路具有低噪声性能，在高精度ADC电路中采样积分热噪声是主要噪声来源，由于其功率反比于采样电容，故为实现高信噪比，需要使用较大的采样电容，但电容增大则增加对输入网络和运算放大器驱动能力的要求，通常需要增加模拟电路的工作电流来保持电路工作速度，不利于控制功耗，因此，设计高性能核心模拟电路是本项目的主要难点之一。其次，在中频采样的应用中，采样时钟抖动会成为噪声的主要来源，需要设计低噪声时钟接收电路，将片外时钟信号整形并产生不同相位和占空比的信号控制各级中的开关，实现100fs左右的低抖动时钟接收电路具有很大的挑战性。再次，对于实现量化功能的电路来说，稳定准确的量化基准至关重要，在应用级的ADC芯片中，基准电压源及其驱动缓冲级均需做在片内，其稳定性容易受开关电路噪声的影响，如何实现较好的隔离和较高电源抑制比的电压基准电路也是电路设计中需要重点考虑的问题。  片上核心模拟电路单元包括：  高速低噪声前端采样网络  高速、低功耗运算放大器  高速，低失调，低回踢噪声比较器  低抖动非交叠时钟产生电路与占空比稳定电路  高驱动和电源抑制能力基准电压源  高频数字信号输出缓冲  3) 版图设计  由于高精度ADC通常使用差分电路结构设计，其性能对版图对称性和寄生效应极度敏感，为了有效抑制偶次阶非线性，信号通路走线须高度对称，信号与时钟输入端尽量短，以减小寄生效应，关键信号线与时钟线须进行屏蔽保护，以避免相互干扰。由于电路规模和版图面积较大，长距离电压基准和时钟信号传输可能会收到较大的线上寄生效应影响，需要仔细建模的版图布局，保证电压基准的驱动能力和时钟信号的边沿波形、时序关系。另外，采样电容阵列的匹配直接关系到转换精度，需要高度对称。  在数模混合集成电路设计中，数字电路需与模拟电路部分进行电源、地和衬底隔离，但是在模数转换电路中存在大量快速切换的开关电路，无法与模拟信号通路完全分离，即便是运算放大器，也需要通过开关电容电路来维持合适的工作点，大量开关和反相器在切换时会从电源和地中抽取或注入大量电流，由于封装时键合线电感的存在，片外电容不能产生有效的高频滤波作用，电源电压会随着时钟节奏出现纹波，影响供电稳定，因此需要大量片上电容接于电源和地之间以滤除高频抖动。为了节约芯片面积，电容在片上各电源域间的分配以及本地电源滤波对模块间干扰的抑制都将是电源版图设计的重要考量点。另外，高频数字信号在各量化级和数字电路模块间的长距离传输也是潜在的难点。  4) 数字校准算法和电路实现  在高精度模数转换器集成电路中，电路单元的非理想特性，如电容失配，放大器的有限增益和非线性特性，都会影响最终实现的转换精度。因此，高精度ADC必须采用某些校准方法来克服由工艺和电路性能缺陷引入的固定误差。  本研究项目拟采用数字后台校准方法，可简化模拟电路设计，降低功耗，提高工作速度，适用于在低电压先进工艺下实现高采样率模数转换。  其基本思路为，对ADC中模拟电路的高次非线性进行测量，然后在数字域中把高次非线性补偿掉。具体的做法是在输入端加入伪随机序列，则输出信号里就包含了伪随即序列的成分。因为伪随机序列是已知的，并且和输入的需要采样的信号是非相关的。则对输出信号使用输入的伪随机序列进行相关运算，则可以提取出ADC高次非线性的系数。这种方法的好处是是可以实时地对ADC进行调整，而不需要中断ADC的正常工作。这样，可以很好地跟踪温度、电压的变化对ADC产生的影响。  拟采用的仿真器是spectre+matlab。对于模拟电路，使用可以并行计算的spectre电路仿真器，同时，使用matlab验证数字校准算法。两者可以协同仿真，这样就可以得到ADC整体的仿真结果。  数字模块的设计：使用verilog编辑器编写数字模块的代码。并且，使用matlab和verilog仿真器进行联合仿真，以验证verilog代码的正确性。  系统整体仿真：目前，EDA软件正逐步引入多核多线程技术，原先仿真速度非常缓慢的芯片整体仿真在引入该技术后，所用的仿真时间有了极大的缩短。拟使用spectre-verilog混合仿真，对系统进行整体的功能仿真。  最后对数字部分电路使用FPGA实现，最终ASIC实现。  5) 测试板设计，测试方法研究  为使ADC芯片发挥最佳性能，须为其设计合适的应用PCB板及片外配套电路，如片外匹配网络，单端转差分变压器（balun），输入共模偏置，板上滤波电容等，PCB版图的对称性和信号间隔离抗干扰能力也会影响系统的总体性能。  3. 先进性与可行性分析  本项目拟联合信朴臻公司和上海交大微电子所的研发力量，以0.18um CMOS先进工艺为基础，吸收借鉴国外最先进ADC芯片设计技术，重点研究快速高效数字校准算法和小尺寸工艺下的高速低功耗模拟电路设计方法，实现一款高性能模数转换器，其采样率不低于100兆每秒(MSPS)、转换精度不低于16位，并以此为基础，利用65 nm CMOS工艺优势，研究实现200 MSPS采样率的可能技术方案，使芯片各项指标达到国际一流和国内领先水平，并完成流片测试和应用平台搭建。  1）技术路线  芯片采用正向Top－down的设计方法，基于Cadence公司混合信号设计环境。首先进行需求规格分析，关键技术的调研与解决：制定芯片规格，同时进行系统建模、分析与仿真，得到性能、成本与实现复杂度最优的系统方案。第二步进行模拟单元电路和数字校准算法设计：合理划分各子电路模块设计指标与性能,并优化电路设计，根据系统模型和实际电路制定校正策略并进行电路级验证。第三步是版图设计：先进行版图整体布局，然后根据电路原理图生成每个单元模块版图，完善版图并确保后仿真也能满足系统指标。第四步是芯片验证阶段。采用多芯片流片（MPW）方式验证设计，降低经济风险，设计测试PCB并制定测试方案。  2）工艺选择  高速模数转换电路传统上采用GaAs，SiGe，HBT，BiCMOS等昂贵工艺，近年来，随着CMOS工艺水平的不断进步，器件速度的不断提高，采用CMOS工艺制造的高性能ADC已经成为学术研究和民用产品中的主流。采用CMOS工艺不但降低芯片成本，保证量产能力，同时，由于在CMOS工艺下模拟电路能与大规模数字集成电路实现单芯片整合，在技术创新上可以大量利用辅助数字电路进行数模混合设计，弥补模拟电路本身的缺陷，提高整体系统的性能，这一点在设计基于数字校准技术的高速、高精度ADC时尤其关键。在国外公司发布的高速高精度ADC产品中，使用0.35um和0.18um CMOS工艺的芯片占绝大多数，此类产品采样率一般为100 MSPS 至 125 MSPS，而200 MSPS以上采样率的产品往往使用昂贵工艺。  随着CMOS工艺尺寸日渐缩小，MOS晶体管开关性能也不断提高，因此，基于先进CMOS工艺的高速、低功耗ADC成为现实选择，高性能数字校准算法研究在最近的学术刊物上出现，已成为当今ADC研究领域的热点。预计未来几年，使用先进CMOS工艺的高速、低成本ADC将会出现在ADI、LinearTech等公司的产品目录中。  基于上述技术发展趋势分析，本项目拟采用台积电(TSMC) 0.18um CMOS混合信号工艺进行芯片设计，在片内集成信号通路、时钟接收电路、电压基准与缓冲器、数字校准电路等所有关键模拟和数字电路模块，实现转换精度在16bit以上，采样率在100MSPS以上的模数转换性能，达到国内领先水平，而后，探索利用TSMC 65nm CMOS先进工艺实现更高采样率ADC所需的各项技术，如超低供电电压下高速放大器设计，信噪比提高方法，非线性误差的快速收敛校正算法及其数字电路实现等。  3）流水线构架  传统的流水线型ADC一般使用独立的前端采样保持电路，将高速变化的交流输入信号转换成时间离散的直流信号，再送到量化级中进行量化，方便了后级采样和时序设计，但由于采样保持电路没有增益，产生的噪声直接折算到输入端，且不能对后级噪声产生衰减作用，因此常常是系统噪声的主要贡献者。为了达到16位的信噪比指标(约80dB)，采样保持级和第一量化级均需要使用较大的采样电容，为了保证百兆以上的开关电容电路工作频率，运算放大器等有源电路需要消耗大量电流，这对芯片功耗和面积是一种浪费。另外，1.5比特每级的传统量化精度分配策略只适用于整体精度较低的ADC，使用在14位、16位等高精度ADC中，会影响系统噪声性能。因此，前端电路架构选择和量化精度级间分配是高速、高精度模数转换器架构设计中的主要问题。     本项目拟舍弃独立采样保持级，选择采样网络与第一量化级合并的前端结构，这种结构对采样网络匹配程度以及第一级的运算放大器、比较器性能要求较高，且增加了时序控制的复杂度，但可以降低约20%左右芯片功耗和相应的版图面积，是最近国际上模数转换领域的研究热点，是一种比较先进的前端电路结构，并且已有成功达到16位、125兆性能的样片测试报告。在量化精度分配方案上，本设计拟采用2+3+2×4+3的有效位分布，每级留0.5～1bit冗余位，在保证低噪声性能的条件下，尽量降低系统功耗，并降低后级子量化器性能要求。从已有的仿真结果中看，上述系统架构能够达到既定设计指标，并实现性能、功耗与面积之间的平衡。  4）自适应数字后台校准技术      本课题拟采用对ADC的主要误差源—余量放大器的参数进行实时校准的方式来提高ADC的性能。具体的做法是对ADC的余量放大器输入与待采样信号不相关的伪随机信号，并对余量放大器的输出信号做自相关运算，可以从运算结果中提取出余量放大器的非线性参数而不破坏原来的待采样信号，并在数字域中对余量放大器所产生的误差进行补偿。  本算法可以有效提高输出信号的SFDR，同时以上提到的数字算法大大降低了余量放大器的设计要求，却也提高了自身数字算法的实现复杂性。同时，需要进行上千万次的采样才能到达收敛精度。为了减小收敛时间，对现有算法进行改良，以求实现最短的收敛时间和最节省的硬件开支。  5）可靠性设计与版图优化  作为以产业化为目的的模数转换芯片设计，本课题拟在多个方面提高芯片的稳定性和可靠性，以达到工业化量产的要求。具体措施包括：  保证芯片能在较宽的工作环境条件下达到既定性能指标，工作电压支持1.7-2.0V输入，环境温度支持-40℃-110℃的变化并支持所有工艺角；  对所有输入输出管脚加入静电释放（ESD）保护电路；再在片内集成稳压器，为电路提供稳定的电源电压并抑制电源干扰；  开发后台自适应数字校正技术，对电容失配，运算放大器增益变化、以及电路非线性进行实时校准；  此外在芯片版图设计中，将着重优化版图布局，减小数模干扰，并对关键电路与信号实施保护措施。  6 ) 测试方案     测试平台搭建对高精度模数转换器的测试性能有较大影响，本项目测试方案拟采用低噪声信号发生器产生时钟和输入信号，经滤波器进一步滤除带外噪声，通过变压器转换成差分信号与时钟输入片内，16比特量化结果经缓冲级输出，并储存在由片内时钟控制的寄存器中，由逻辑分析仪收集数据并输入计算机，在Matlab中进行数据分析，得到信噪比（SNR）与无杂散动态范围（SFDR）等性能指标。     本测试方案需要两台高性能信号发生器，分别控制输入信号频率和时钟频率，数台标准电源以测量芯片中不同模块的功耗和系统功耗，还需要温度箱以检验芯片在不同温度下的性能变化。  项目主要技术创新点:  ? 采用改进的前端采样与量化器结构，同时实现高信噪比和低功耗的性能；  ? 研究使用65nm CMOS工艺设计低寄生效应、高线性度采样开关，使采样网络能够在高中频输入信号下保持较高的无杂散动态范围（SFDR）；  ? 优化的各级量化精度分配策略，降低芯片功耗、面积，简化后级设计复杂度；  ? 针对低电压下模拟电路性能缺陷设计的快速收敛后台数字校准算法  ? 对模拟电路的功耗、数字后台校准电路的功耗、以及模拟电路的性能和数字校准电路的精度进行精确的建模，以得到对功耗的最优化设计。  ? 快速收敛的后台数字校准算法，可以使ADC能够在冷开机状态下快速启动，对于某些特殊应用场合，具有重要意义。  ? 对数字校准算法的参数的软件可定义，可以实现校准算法的收敛时间、精度的优化设计。  ? 充分利用CMOS工艺大规模数字集成电路的计算能力，以较低的功耗与版图面积实现复杂的校准算法，降低模拟电路的设计难度，降低系统的整体成本；  ? 开发低抖动时钟接收技术，提高芯片应用于于高中频采样时的信噪比；  
芯片级电路快速并行测试技术研究的课题研究的总目标和创新点？		总目标：      本课题研究经济高效、适应能力强的芯片级电路快速并行测试技术，完成探针卡/接口板高密度复杂设计技术、测试资源高并行驱动扩展设计，测试优化技术，测试流程动态全自动调整技术，测试效率评估和芯片级电路高并行度测试网络拓扑技术，实现单晶圆芯片测试时间比传统方法缩短90% ，取得芯片测试核心技术的自主知识产权或相关技术标准，申请5项发明专利或软件著作权。  创新点：  1、探针卡/接口板Z空间高密度扩展技术  2、多类型信号高并行度驱动接收扩展技术  3、测试优化算法及实现技术  4、在线测试流程动态自动调整技术  5、多模块IP平行测试技术  6、并行测试中干扰源物理隔离技术  7、多芯片测试一致性验证技术  8、并行测试效率提升综合技术  主要研究内容：      本课题主要内容是在测试设备、DFT、测试接口等多种提升芯片级电路并行测试技术的基础上，结合测试算法、测试数据分析、测试解决方案设计等研究经济高效、适应能力强的芯片级电路快速并行测试技术，通过探针卡/接口板Z空间高密度扩展，模拟/混合信号高平行度驱动接收扩展，高并行度电源网络驱动拓扑，测试流程参数的优化，在线测试流程动态调整，芯片内部多模块平行测试技术，测试参数前后台协作技术辅助晶圆测试中干扰源隔离和一致性验证技术，达到在具有高适应性和经济性的情况下芯片级电路并行测试效率的提升，并应用到芯片级电路的量产测试中，同时取得相关自主知识产权，为我国自主设计的相关产品提供快速并行测试服务，满足产业化测试的需求，提升整体产业的综合竞争力。  需要解决的技术难点：      课题通过研究测试设备、DFT、测试接口、测试算法、测试数据分析、测试解决方案设计等技术研究，实现在具有高适应性和经济性的情况下芯片级电路单晶圆并行测试效率的综合提升，并应用到芯片级电路的量产测试中，同时取得相关自主知识产权，为我国自主设计的相关产品提供快速并行测试服务，满足产业化测试的需求，提升整体产业的综合竞争力。  本课题预期解决技术关键点为：  1、探针卡/接口板的Z空间高密度扩展技术      在芯片级电路测试中，为了保障整个测试信号传输质量和测试频率，自动测试设备与晶圆之间的连接方式通常采用对接（Docking）的方式，由于需要综合提升并行测试效率，多管芯（die）同测的数目不断增加，为保障高适应性和高经济性，在芯片和自动测试设备间的测试优化方案必然需要更多的空间和更高的密度，为此研究改进多空间扩展是本课题需要解决的技术关键之一。  2、多类型信号高并行度驱动接收扩展模块技术      在芯片级电路高并行测试时，通常会需要对自动测试设备的测试资源进行共享，提高每个信号的驱动能力，同时需要对芯片输出信号进行比较判断，数字信号相对抗噪音能力强，但模拟信号、混合信号、RF信号对路径的质量要求较高，因此在设计继电器控制信号和多种严苛性能要求信号的传输通路扩展上需要精心设计。  3、测试优化算法及实现      对于失效的芯片，在量产测试后，当自动测试设备检测到芯片有故障后即立即停止测试，后续的测试项目将不会再运行，因此失效芯片的测试时间取决于测试发现失效的时间，而这一时间决定于发现故障的测试项在整个测试流程中的位置。因此可以通过对测试项目故障覆盖有效性和故障出现的概率进行排序，优化测试进程，减少失效芯片的检测时间，从而减少整个测试时间。因此本课题对测试项目有效性进行研究并设计测试流程优化算法，开发综合动态规划算法和启发式搜索算法进行测试优化，实现芯片级电路的快速测试。  4、在线测试流程动态自动调整技术      在芯片级电路测试的过程中，为解决降低测试时间与提高测试质量的矛盾，课题将通过检测冗余测试和数据实时分析，设计分析算法，在保持完整测试流程一致性的前提下，动态生成新的测试进程，改变测试判据，减少测试项目，使良率差异控制在20PPM以内的条件下，实现单晶圆测试提升测试效率20%以上。  5、多模块IP平行测试技术      由于芯片设计能力的提升，目前在芯片级测试中主要产品均为SoC架构，在芯片内部嵌入大量的IP，其中既有数字IP也有模拟IP、LDO、ADC、DAC等，原先的测试流程对于多IP一般采用串行测试模式或结构性测试方案，通过自动测试设备算法设计，引导进入芯片测试模式并实现芯片内部多个IP或功能模块在同一时间启动测试，以较大程度降低测试时间，达到多模块IP平行测试的效果。  6、并行测试中干扰源物理隔离技术      在晶圆上进行并行测试的过程中，必然会发生同时测试的管芯中有的管芯无图案或图案不全；有的管芯短路、功耗过大；有的管芯开路；有的管芯性能较差等等，这些都可能成为影响并行测试信号输入或响应输出的“干扰源”，从而降低测试质量。我们通过测试进程设计和测试资源拓扑扩展结构设计，研究干扰源物理隔离技术，使测试精确性、相关性得到保障。  7、多芯片测试一致性验证技术      在晶圆并行测试中，不同测试资源与同一被测芯片和自动测试设备与实验室测试仪器之间的测试结果要保持一致性，基于测试稳定性、相关性、准确性的考虑，课题将研究开发设计多芯片测试一致性验证技术，保证芯片级电路的测试准确性。  8、并行测试效率提升综合技术      通常在多芯片并行测试中涉及到测试资源扩展分享的情况下，并行测试效率（PTE）的计算如下：  Xeffective=(i=1 to n)∑(Xi*TSi)/TS  Xi  = 测试模块i的并行效率  Tsi  = 测试模块i的单site测试时间  Ts  = 测试程序的单site测试时间  n  = 测试模块的数量  而测试模块i的并行效率计算方式如下：  Xi=(N-Ki)/(N-1)*Xbaseline  N = 并行测试数  Ki = 测试模块i的串行测试序号  Xbaseline = 自动测试设备基本的并行效率      通过多技术研究，解决测试的共性关键技术问题，综合提升单晶圆芯片级电路快速并行测试效率，实现单晶圆芯片测试时间比传统方法缩短90%。  
集成OFDM电力线载波技术的智能电表SOC芯片的课题研究的总目标和创新点？		根据目前国内新一代国家电网建设对智能电表和未来智能电器的需求，计划开发一款款片上集成OFDM电力线载波技术，低功耗MCU、宽量程电能计量单元和LCD驱动电路的专用SOC芯片（简称智能电表SOC芯片）。  项目实施目标是：在二年内，完成基于0.18um CMOS工艺的智能电表SOC芯片。  创新内容:  目前国际和国内实用中的远距离窄带电力线通信的物理层技术主要是FSK和BPSK调制. 例如欧洲IEC61334标准在物理层使用了扩频型频移键控S-FSK, 工作频率是63.3kHz和74kHz, 通信速率为2.4kbps; 美国的Echelon公司的Lonworks技术物理层使用了BPSK, 工作在131.58kHz, 通信速率为5.48kbps;FSK与BPSK技术应用于电力线信道的主要问题在于工作频率过于单一, 若其工作频率范围内有同频强噪声干扰, 则整个通信链路将被打断且没有备用的工作频率. 此外, FSK和BPSK的技术特点也决定了如提高传输速率至几百kbps以上, 信道的多径效应此时将趋于明显, 将需要极其复杂的均衡器解决信号的码间干扰问题, 这将使得成本大幅度上升, 从而使得FSK技术和BPSK技术难以实现高数据率的传输. OFDM技术针对上述两个问题均有极好的解决方案. 首先OFDM是一种宽频通信技术, 可以在相当宽的频带范围内有选择的分配数据流到合适的子载波频率范围内进行传输, 消除单一工作频率对固定频点信道特性的依赖. 同时OFDM还可以使用循环冗余前缀以极低的额外开销解决码间干扰问题. 从而成为远距离高速电力线通信唯一的候选技术. 目前国外正在建立基于OFDM技术的第二代PLC通信标准(IEC61334是第一代)  主要研究内容及需要解决的技术关键：  研究物理层芯片内集成低噪声AGC电路及相应低功耗ADC和DAC；  研究低信噪比下OFDM信号的识别和同步问题；  研究不需收发预先约定的自适应码流分配-接收算法;  研究嵌入MCU技术，实现多种工作模式控制，达到实际应用需求的低功耗指标；  研究宽量程高精度模拟测量前端、宽量程测量算法、防窃电机制、高可靠性及抗外部干扰设计等技术。   研究基于OFDM的低压电力网数据通讯技术；  研究物理层芯片内集成低噪声AGC电路及相应低功耗ADC和DAC；  研究前向纠错、编码和CRC检测技术，提高通讯的稳定性和可靠性；  研究嵌入MCU技术，实现多种工作模式控制，达到实际应用需求的低功耗指标；  研究宽量程高精度模拟测量前端、宽量程测量算法、防窃电机制、高可靠性及抗外部干扰设计等技术。  项目的主要设计难点如下：  电力线载波部分：  （1）低信噪比下的OFDM接收同步技术;  （2）信道自适应的比特流分配-接收算法;  （3）低输出阻抗的输出驱动电路（Driver）；  （4）具有增益可控功能的灵敏放大器：由于传输环境的变化和传输能量的变化，会导致接收到的信号幅度随之变化，为了减小幅度变化对BER的影响，通过自动调整输入灵敏放大器的增益来保证信号的正确判决。  （5）电力线数据层、网络层协议的开发  （6）智能终端网络的构建和软件平台开发   电力线载波开发：  （1）信道自适应算法  （2）冗余信道技术，实现字节纠错  （3）低输出阻抗的输出驱动电路（Driver）；  （4）具有增益可控功能的灵敏放大器：由于传输环境的变化和传输能量的变化，会导致接收到的信号幅度随之变化，为了减小幅度变化对BER的影响，通过自动调整输入灵敏放大器的增益来保证信号的正确判决。1uV输入信号灵敏度  （5）电力线数据层、网络层协议的开发  （6）智能终端网络的构建和软件平台开发  OFDM模块期望指标：（以下指标在实现过程中可能略调整）  Base Band Clock(Hz) 1250000  Sub-carrier bandwidth(Hz) 5482.5  FFT interval(samples) 228  FFT interval(us) 182.4  Number of effective subcarriers 81  Method of subcarriers DBPSK, DQPSK  Forward Error Correction RS + Convolutional Code  Min Subcarrier Freq(kHz) 60.31kHz  Max Subcarrier Freq(kHz) 498.9kHz  Max Raw Bit Rate 888.16kbps  MCU的开发：  （1）嵌入式MCU主要解决：能够提供足够多的资源，完成PLC算法和协议，同时又额外的资源满足电表的设计。另外低功耗是重点。  （2）Flash IP的使用和接口电路设计  计量电路的开发：  （1）低噪声宽量程输入端的开发，噪声指标应该能够满足19 nV√Hz @50Hz。  （2）给出电流电压有效值，功率因子等电网参数。  
芯片安全防护技术研究及卡SoC芯片开发的课题研究的总目标和创新点？		1.1 项目的总体目标和创新点      本项目的总体目标是：研究开发芯片安全防护技术、开展芯片安全攻击测试、建设芯片安全联合实验室、研究开发芯片安全实验设备、开展芯片安全理论研究、实际研制应用于银行卡与电子护照等高安全智能卡SOC芯片。      本项目的创新点在于：实现国产自主芯片安全防护技术的突破，实现国产自主双界面银行卡芯片通过国际CC EAL4+安全认证，弥补国产自主智能卡芯片产业短板，打破国外智能卡芯片在银行卡与电子护照等高安全应用领域的垄断局面。  1.2 项目主要内容  1.2.1芯片安全防护技术研究      芯片安全技术是在攻击技术与防护技术的相互竞争过程中不断发展的。在过去的十年内，随着芯片攻击技术能力的不断提升，芯片安全已从单一的几项关键技术发展为多层次的、全面系统的技术体系，而同时每一个层次也向纵深方向发展。     华虹在前几代安全智能卡的研究方面已经初步形成了系统化的防护技术体系，本课题的重点研究内容之一将集中在最近几年的芯片安全防护技术发展领域，针对当前急需解决的几个技术环节进行深入研究，形成几项关键的新技术，并且应用于现有的防护技术体系中，使得智能卡SOC芯片的整体抗攻击能力大幅提升，能够抵御最新的各类高强度的安全攻击。  （1）基于32位安全处理器来构建高安全的SOC智能卡芯片架构      随着智能卡芯片向高安全、大容量和高运算能力发展，32位安全处理器在下一代CPU智能卡芯片中将成为主流配置。华虹在数年前就开始致力于适用于智能卡应用特点的32位安全处理器的架构技术，并以ARM Secure Core处理器为基础，研发了高安全双界面智能卡SOC平台。和传统的8位CPU相比，ARM SC处理器除了在计算能力上有了飞速的提升，更是在CPU安全架构的构建上趋于完善，包括：CPU体系架构上设计为特权模式和用户模式分离，为权限隔离的安全操作系统的构造提供了基础；CPU定义了完整的异常模式，除了8位CPU中所具有的复位模式和中断模式外，CPU还对取指令失败、取数据失败和未定义指令等异常情况进行监控，大幅提高了CPU故障分析的能力，为软件的运行提供了完善的安全环境；CPU内含存贮器保护单元（MPU），以硬件防火墙的方式实现对CPU总线上的各类存贮器和外设按权限进行访问隔离；CPU内部开发了多项随机时间/功耗变化技术或平衡技术，以抵御典型的针对软件实施的旁路攻击。  本项目将在ARM SC处理器所提供的安全防护技术的基础上，研究如何结合系统级的设计，充分体现处理器安全架构的优势，构建系统级的软硬件安全平台。主要内容将包括：研究如何利用CPU的权限分离和存贮器保护单元的设计构建完善的片内防火墙体系，以适用于Java等高安全操作系统的构建；研究如何充分利用CPU的各类异常模式，结合外围故障检测电路的开发，实现软硬件协同的故障检测技术；研究如何结合CPU本身的抗攻击措施，对纯软件执行的加密算法和敏感程序实现完善的抗旁路攻击抵御。  （2）高强度的抗旁路攻击技术的研究与实现      旁路攻击由美国学者Paul Kocher于1996年公开发表，并且从1999年的第一届CHES国际会议开始被大量研究至今已经超过了10年的时间。在此期间，攻击技术与防护技术不断竞争发展，该领域已经成为智能卡安全的首要主题。利用旁路攻击，研究者已经成功破解了所有主流的高强度密码算法，其中包括智能卡中最广泛使用的DES、AES、RSA和ECC等密码算法。而防御方面，芯片研发人员则不断地发展出从芯片系统层到密码电路层直到低层单元电路层的一系列抗旁路攻击技术。然而，时至今日，从芯片防护的角度来看，还面临着一系列新的挑战：首先是新型的旁路攻击手段被提出，使得传统的防御手段面临新的威胁。最近几年，旁路攻击又在传统的SPA/DPA/EMA的基础上发展出一系列的精细化的分析技术，包括模板攻击（Template Attack）技术、 高灵敏度的电磁分析（EMA）技术、相关性增强的碰撞攻击（Correlation-Enhanced Collision Attack）以及故障技术与功耗分析技术相结合的攻击等等，给传统的高强度防护手段如Masking、Dual Rail Logic等带来了新的威胁。据最新的学术论文报道，这些手段甚至已破解了国外领先的智能卡芯片厂商的某些通过海外CC EAL4+认证的芯片样品。其次，芯片开发者仅依靠一两项基本防御技术已经无法抵御最新的旁路攻击了，从而必须结合采用多层次的防御技术才能够有完善的效果。然而，一些被认为高强度的抗攻击措施其带来的时间、面积或功耗开销十分大，在智能卡工程领域的接受程度较低。比如，双轨逻辑电路需要完全重新开发一套底层逻辑电路单元库，并将影响目前工程中的传统IC开发流程，最终的密码电路面积将至少比采用传统实现方式的电路增加一倍以上。DES密码硬件如果采用最佳的S-box Masking防护方案，则电路面积将增加数倍。如果只是以到达最高强度的抗攻击为目标，而不考虑工程上的可实现性以及竞争性，则将因噎废食，反而阻碍了高端产品的发展。此外，目前新发展出来的旁路攻击技术开始呈现出跨技术领域的特点，攻击技术的研究者开始结合旁路攻击和其它攻击类型的技术，如故障注入、数学分析以及物理分析等。      本项目在实施过程中将重点解决旁路攻击技术发展所带来的新的防护问题。首先，我们将跟踪国际上最新的旁路攻击学术进展，研究攻击技术发展的前沿理论，对新型的旁路攻击的能力与防护技术进行全面深入的分析。其次，我们将以智能卡工程领域的需求为指导，重点研究如何在工程可接受的面积、功耗和执行时间代价下，实现完善的防护技术，并且达到高强度的抗攻击效果。在研究的方法上，我们将强调通过跨层次和跨领域的技术结合共同来达到完善的防护效果，通过芯片层的功耗随机扰动和特征功耗平坦化技术、芯片内部数据传输过程中的去相关性技术、密码电路层的算法级流程改造方案以及物理版图层的分散布局技术的联合应用，期望能够高效地抵御所有历史上的和新发展起来的旁路攻击，并且在防护代价方面完全能够适应高端双界面CPU智能卡芯片的需求。  （3）抵御精确故障注入技术的研究与实现      故障注入攻击是近几年得到快速发展的攻击技术，利用该技术可以成功实施针对密码电路的差分故障分析（DFA）以及导致一系列由于故障所引起的芯片安全问题，因此，对于芯片安全来说尤其具有威胁。从实验手段上来看，故障注入攻击就是通过对工作中的芯片施加环境的压力或者永久性地破坏某些电路细节，从而使得芯片运行被导入故障，攻击者对故障加以利用，就有可能发展出各类安全攻击。比如，旁路攻击中的DFA技术能够对DES、RSA等经典密码电路进行破解；CPU在执行敏感的判断程序时有可能被跳过关键判断从而直接导致应用安全漏洞；存贮器的数据在传输中被导入故障有可能直接造成严重的安全后果等等。传统的故障导入手段主要集中在非侵入式的手段上，包括对芯片的电源进行操纵，制造电源Glitch；对芯片的时钟进行操纵，制造时钟Glitch；控制环境温度，使之超出芯片安全工作范围；用强光照射芯片表面，利用半导体光敏感的特性来导致芯片异常。针对这些类型的故障，前一代智能卡芯片基本通过直接检测工作环境的方式进行抵御，发展出了电压检测、频率检测、温度检测、光检测等传感器报警电路，较为完善地解决了抵御故障注入的问题。然而，随着近几年激光等新的实验设备开始被应用于故障注入攻击中，芯片抵御故障注入攻击的能力面临着新的挑战。激光注入的特点是可以在版图中的任意位置精确地导入故障，从而直接绕开有限的光检测传感器，达到成功注入故障的目的。更为严重的是，红外波长的激光可以渗透芯片背面的衬底层，从芯片背面直接注入到晶体管中。激光故障注入技术的发展已经成为芯片安全的重大威胁，甚至大有超过传统功耗分析技术的趋势，成为未来几年内对芯片最具威胁的攻击技术。目前，仅通过传统的传感器技术，还没有任何的芯片厂商可以开发出完全抵御激光攻击的芯片。现有的主流抵御激光攻击的技术普遍集中在模块级的检错技术上，由于激光可以针对芯片中任意模块注入故障，因此，所有安全链上的模块，包括CPU、各类存贮器、密码电路、关键的寄存器等等都需增加检错功能，这些措施使得芯片电路架构趋向于复杂，为了高强度地抵御精确故障注入攻击，欧洲领先的智能卡芯片商Infineon在其最新一代的SLE78系列的智能卡芯片中甚至实现了双CPU的设计来相互检测执行状态，大大增加了芯片的开发难度和实现成本。而如果硬件无法实现模块级的检错措施，则需要应用软件开发时，针对所有敏感操作均实施检错流程，这无疑将大大增加软件的代码量和执行时间，极大地影响最终的应用效率。      本项目将研究如何通过各个层次的防护技术的组合来共同抵御精确故障注入技术的威胁，而不仅仅集中在某一个层面防护技术上，这可能为抗故障技术的研究带来有价值的工程解决方案。从传感器层面，针对激光注入的特点，研究光传感器阵列，并辅以版图布局措施，首先从第一层防护上尽可能地实现对激光的检测；从模块级的检错层面，则实现对存贮器存贮和传输数据的完整性检查；从密码模块层面，则结合软硬件流程实现彻底的加解密结果验算，从源头上抵御DFA攻击；从处理器层面，则利用32位安全处理器本身所具有的异常处理模式，结合外部检错逻辑，为运行中的软件提供完善的出错防护，等等。通过项目开发过程中的研究，我们希望能够形成国内颇具特色的，适合于智能卡芯片的，高强度的抵御故障注入的整体技术解决方案。  （4）高强度的抗物理攻击技术的研究与实现      物理攻击是利用芯片失效分析的专业设备和实验技术对芯片实施的侵入式攻击技术，该攻击往往结合针对芯片的逆向工程。由于物理攻击需要极为昂贵的专业设备和复杂的实验手段，因此，在国内前几代智能卡芯片开发过程中并未引起足够的重视，尤其是在电信SIM卡、公交、电子门票等应用领域，由于芯片承载的应用价值一般，因此，几乎不会面临像物理攻击这样的高成本的攻击。然而，随着智能卡应用进入到金融、电子护照等承载着高应用价值的或者对安全有着极高需求的领域，通过物理攻击来破解智能卡芯片将成为现实可能。2010年，Christopher Tarnovsky在全球著名的黑客大会上展示了其利用物理攻击的技术对高安全智能卡芯片Infineon SLE66的破解，直接获取了芯片内部总线上传输的加密密钥，引起了智能卡业内巨大的震动。目前，物理攻击技术已经发展出了通过逆向工程对版图进行重构，提取出有价值的电路；用自动图像识别、染色等技术逆向ROM中的二进制代码；利用微探针探测传输总线上的数据，甚至注入故障；利用聚焦离子束（FIB）修改电路，切断或旁路芯片内部的安全防御电路；利用电子显微镜和电压对比技术直接获得RAM中存贮的数据以及总线上传输的数据；对随机数电路进行物理攻击；对芯片测试模式进行恢复等等各项安全攻击方法。各类物理攻击技术使得智能卡芯片不再是一个完美的黑盒，内部组件将直接暴露在攻击者面前。彻底防御所有的物理攻击无疑是极为困难的，物理攻击与防护是高度专业的矛与盾的竞争，是攻击代价与防御代价之间的竞争，随着微电子实验设备不断向尖端化发展，防御技术的难度不断提升。当代的智能卡安全技术将不能仅仅集中在一两项抗攻击技术的发展上，而是需要从多个方面同时入手进行研究才能最终达到高强度的抵御物理攻击的效果。      本项目将同时研究芯片各个实现环节的物理防御技术，包括高复杂度的有源屏蔽层技术，存贮器地址总线和数据总线实时加密技术，安全电路的自我防御技术，测试模式和应用模式的高强度隔离技术，版图多层次的布线技术及数字电路混乱布局技术，以及寻求特殊的工艺解决方案等等。通过这些物理防护技术或措施的紧密结合应用，最终使得现有的各类专业物理攻击从实施成本、实施时间和实施复杂度来看，均大大超过破解芯片所获得的收益，从而达到高强度的防护目的。  （5）新一代真随机数电路的研发      随机数是芯片源头性的安全问题，由于密钥产生、安全协议应用以及芯片内部各类抗攻击措施的实现都依赖于随机数的质量，因此，随机数电路的开发是芯片安全开发中的核心环节之一。在当代的智能卡芯片研发中，基于物理不确定性机理的真随机数电路被重点地进行研究和实现。真随机数电路质量的优劣，国内目前普遍通过各类统计性测试来判断，各种检测方法往往是在芯片样品上采集大量的（数兆比特）随机数，然后用专业的统计标准（如FIPS140-2，NIST SP800-22，中国商用密码局的随机数检测标准等）来分析电路的质量是否符合要求。但是，这些类型的检测无法评价随着应用环境发生变化或者电路老化甚至面临攻击时，真随机数电路是否依然能够确保输出高质量的随机数的效果。在国际CC安全认证中，真随机数的评估异常复杂，不仅要对最终产生的随机数进行统计性测试，而且还要针对未经过任何处理的物理随机源进行测试和分析，同时要求电路在设计时考虑通过自动检测的方式对随机数的质量进行实时监测，一旦发现潜在的风险即停止输出随机数。      本项目将根据国内外针对随机数电路的各项评测要求，结合研究针对随机数实施的攻击技术，开发高安全性的真随机数电路模块。该电路不仅具有明确的物理原理和数学后处理原理，而且还将实现对随机数的失效进行实时检测告警功能，同时还将研究高效的在线统计性检测手段，以实时地判断随机数质量是否下降。通过项目的实施，我们期望国内在真随机数的设计和评价方面均能够达到国际先进的水平。  1.2.2芯片安全攻击测试技术研究      芯片安全领域是攻击技术与防御技术竞相发展的领域，其中对攻击测试技术进行深入的研究将大大提高防御技术的发展水平。正如密码学领域中，密码算法的设计水平极其依赖密码分析学理论的发展水平。纵观智能卡芯片技术最为领先的欧洲，各智能卡芯片厂商不仅专注于安全防护技术的研发，而且同时着力于安全实验技术的发展。在欧洲，有一个由安全实验室、智能卡厂商、应用开发商等产业链中的代表性机构共同组成的并隶属于CC组织的安全技术研究联盟-JIL Hardware Attack Subgroup（JHAS），每年将专业地对当今各类针对智能卡硬件的攻击技术进行研究和评估，并提出实验标准应用于CC认证中。      本项目在实施过程中，在研究各类高强度防护技术的同时，也将在安全攻击实验技术方面投入专业的研究，以准确判断所研发的各项防御措施是否足以抵御专业的攻击。同时，改变以往“纸上谈兵”的安全研究模式，推动国内智能卡安全研究向深度方向发展。这些安全实验技术将涵盖：  （1）旁路攻击实验技术      建立全面的旁路攻击实验能力，实验类型上能够覆盖SPA/DPA/EMA/DEMA/DFA等最主流的攻击技术，密码算法方面则能够在DES、AES、RSA和ECC等最主流的算法上实施专业的旁路攻击实验，同时，针对学术界提出的新的算法，如Present算法，KANTAN算法，也能够自主进行实验技术的研发，形成实验能力。此外，从实验目标芯片类型上来看，不仅能够同时包含接触式芯片、非接触式芯片以及双界面芯片，而且还能够针对非智能卡形式的安全产品，如USBKEY，嵌入式系统等形成分析能力。      从实施条件上来看，我们将引入国际上最为专业的旁路攻击实验设备，并结合每年最新的旁路攻击学术成果，进行二次开发，不断地升级实验环境，达到国内最领先的实验水平。  （2）故障注入实验技术      建立全面的故障注入实验技术能力，通过引入国际上最为专业的故障注入实验环境，发展和掌握电源Glitch、时钟Glitch和激光故障注入实验能力。尤其是激光注入攻击，最近一两年国际上无论在激光设备能力方面还是由此带来的故障攻击模型方面均发展迅速。从激光注入技术上来说，已经从最初的每次只能单点注入，发展为目前的多点同时注入，而从激光种类来看，目前已经同时具有能够从芯片正面注入的高精度激光束以及从芯片背面注入的红外激光束。  （3）物理攻击实验技术      物理攻击技术是一项极其依赖微电子失效分析专业设备和专业操作人员的实验技术。从最基本的去封装、化学刻蚀和激光切割等逆向工程准备到各类专业的物理分析实验均将涉及大量的失效分析实验设备和操作技术，并且设备的精度每年都在不断地发展。      华虹在各类芯片研制过程中，通过委托专业的第三方失效分析实验室的方式，已经进行了较多的逆向工程和IC失效分析实验，积累了丰富的经验。本项目将结合华虹以往在标准的失效分析实验中积累的技术能力，继续发展出各项芯片安全领域实验能力，包括芯片版图的逆向和重构、用染色技术和自动图像识别技术逆向ROM码点、用微探针探测芯片内部的数据总线和地址总线、用微探针在芯片内部精确地注入故障、用FIB断路或旁路安全检测模块以及重构芯片的测试模式等等。      从实验环境方面来看，除了继续委托第三方失效分析实验室外，我们还将积极寻求与国内安全测评检测机构以及学术机构的合作，对复杂的物理攻击实验技术共同进行攻关，以达到专业的分析水准。  1.2.3研究开发芯片安全实验设备      在本项目中，结合芯片安全攻击测试技术的研究，我们还计划自主研发部分芯片安全实验设备。      由于国内在芯片安全攻击实验上起步普遍较晚，因此，专业的芯片安全测试技术所需的实验设备基本依赖于向欧洲的设备开发商引进。随着实验能力的发展，我们将面临着较多的设备定制化需求和实验环境二次开发需求。      目前，关于芯片安全攻击实验环境中的旁路攻击实验设备和故障注入实验设备的研制，欧洲和美国发展得较为成熟，但由于安全技术输出的敏感性，当前仅荷兰的两家实验室能够对中国输出实验设备。我们在本项目的实施过程中将在引进吸收消化国外实验环境的基础上，进一步针对非接触式智能卡、USBkey、移动支付等应用开发出专用的实验环境。      通过设备引进结合部分自主研发，我们将建立较为全面的智能卡芯片安全领域的实验环境，并掌握其中的核心技术能力。  1.2.4芯片安全理论研究      本项目在重点研究和实现芯片安全攻防技术的同时，还将对芯片安全理论进行扩展研究，包括：  （1） 适用于非接触式智能卡的轻量级对称密码算法的研究  （2） 基于椭圆曲线的双线性对计算的高效和安全实现研究  1.2.5安全芯片研制      本项目所研制高安全智能卡芯片系列将可满足金融IC卡、电子护照等领域的应用需求。      为了满足金融IC卡与电子护照等应用所要求的数据存储年限与修改次数的要求，本项目将基于0.18um及以下线宽的EEPROM半导体工艺进行芯片开发。     本项目所研制高安全智能卡芯片系列计划采用32位安全处理器，芯片内部应用双总线结构，实现总线带宽在不同数据速率要求的模块之间的合理分配。处理器、存储器、密码算法处理器、高速通信接口等模块连接在高速总线上，低速通信接口、定时器、看门狗、中断控制器、安全控制器、系统控制器、环境传感器等模块连接在低速总线上，通过总线转接器与高速总线相同。双总线结构可减少内部高速总线上的模块数量，减少总线竞争，缓解低速模块对总线时间的占用，是实现智能卡芯片性能大幅提升的基础。  □ 高安全智能卡芯片系列各功能模块的说明如下。  a)32位安全处理器  采用ARM的SC100作为处理器。处理器采用16位的thumb指令和32位的ARM指令，均为RISC结构的指令，而指令中的数据分别可以为8位（byte）、16位(half-word)和32位（word）；处理器支持两个中断，快速中断(FIQ)和普通中断(IRQ)，可通过外部中断处理器进行扩展；处理器支持7种操作模式和两种安全模式（用户模式和特权模式），具有存储器保护电路（MPU），可以分别对存储器的不同部分进行权限设置；处理器采用三级流水（pipeline）结构，取指(Fetch)、译码(Decode)、执行(Execute)可形成流水操作；提供安全机制，如通过时序插入、数据极性变化等措施防止攻击。  b)存储器  用户程序存储器PROM用于存放应用程序；硬件驱动程序存储器HROM用于存放底层硬件驱动程序；RAM存储器用于在程序执行时存放临时数据；EEPROM存储器用来存储断电后需保存的数据；EEPROM存储器在通常的操作条件下，将提供至少100,000次擦写寿命和至少10年的数据保存时间。  c)DES/3DES算法模块  执行DES/3DES算法标准的加密流程和解密流程，其执行结果完全符合“FIPS PUB 46-3”对算法原理的描述；提供ECB操作模式和CBC操作模式；提供一个安全的硬件实现架构，能够有效抵御Side Channel Attack中的差异功耗分析（DPA）的攻击。  d)PKI算法模块  本模块硬件提供了丰富的函数来支持两大主流的公钥算法，RSA算法和ECC（椭圆曲线加密）算法，并且针对RSA算法提供了特殊的安全功能来抵御Side Channel Attack。针对RSA算法，软件利用本模块提供的相关硬件函数将可以开发以下的典型RSA应用：1024位和2048位RSA直接进行公钥运算（加密/签名验证）和私钥运算（解密/签名），用CRT算法实现2048位和4096位RSA的私钥运算（解密/签名），1024位RSA密钥产生流程，2048位RSA密钥产生流程。本模块硬件对于安全功能的支持包括：无论指数为何值，均以固定时间运行模幂函数；运行模幂函数时，可选择随机插入“假模乘”操作；运行模幂函数时，支持在标准的指数长度上（512位或1024位）增长64位以支持指数“盲化”流程；除了以上的三个硬件功能外，应用中还可以利用本模块提供的各种函数实现“明文盲化”流程。针对ECC算法，软件利用本模块提供的相关硬件函数可以开发以下的典型ECC应用：支持素域P-192、P-224、P-256的运算和二进制域B-163、B-193、B-233的运算，密钥的产生流程，ECDSA签名和验证，ECIES加密和解密，SM2算法密钥交换、SM2算法加解密、SM2算法签名与验签。  e)商用密码算法模块  芯片支持多种商用密码算法，包括各种对称密钥算法，如SM1、SM7、SSF33等，还包括杂凑算法SM3。对SM2算法的支持由配套软件利用PKI算法模块提供的ECC椭圆曲线算法大数操作功能实现。  f)CRC模块  在许多应用中，都需要用CRC算法来校验数据的完整性和正确性。尤其是在数据传输中，CRC校验更是被广泛运用。本模块将按照ISO/IEC13239标准提供CRC编码的生成以及CRC编码的校验。本模块既可按字节为单位输入需要运算的数据又可按32比特字长为单位输入需要运算的数据，以满足不同的使用场合。  g)SCI7816模块  本模块的功能主要负责字符帧结构层的处理，在接收时解析I/O口上的字符帧并转换成字节提供软件读取，发送时则将软件提供的字节转换成字符帧通过I/O口发送。此外，本模块同时提供了一些控制选项来适应ISO/IEC7816-3标准中定义的字符帧结构的各种情况。软件在本模块硬件功能的支持下，可以开发符合ISO/IEC7816-3中定义的两种传输协议，分别是异步半双工字符传输协议(T=0)和异步半双工分组传输协议(T=1)。  h)RF模块  本模块是芯片的非接触通讯模块，负责芯片射频（RF）电路和CPU之间的通讯协议处理和数据传输，主要功能包括：同时支持ISO/IEC14443-2 TYPEA/TYPEB协议，包括最高847Kbps的通讯速率；硬件处理ISO/IEC14443-3 TYPEA抗冲突流程；硬件处理Mifare标准和华虹标准的认证和通讯流加密；使用FIFO进行数据传输，并提供睡眠接收、睡眠发送、自动接收发送、流接收、流发送等多种传输模式。  i)看门狗模块  看门狗模块在芯片中是用于防止程序意外死锁。应用时，先估计一个合理的周期数量作为看门狗的初值，在该数量的周期内，程序必定会重新对看门狗进行初值设定，否则就说明发生死锁，看门狗计满了该周期数后将自动产生复位请求，使芯片复位重新开始运行。  j)中断控制模块  芯片的处理器（SC100）本身提供了两个中断输入端口：FIQ(快速中断)和IRQ(普通中断)。但是本芯片中需要处理器进行处理的中断请求将超过两个，因此，中断模块将负责对这些中断请求进行处理，并根据优先级排序，送入SC100。  k)随机数模块  芯片中本模块有两个用途：产生随机数提供软件使用；产生串行的随机序列供本芯片的内部模块使用。芯片中安全处理器和密码算法处理器将在打开它们的安全功能时需要输入串行的随机序列，模块将提供串行的随机序列来供这些模块使用。     1.3解决的技术难点  □ 848Kbps高速通信非接触射频电路技术：  高转换效率整流电路技术、多级限幅解调电路技术、高适应性的解码技术、基于FIFO的异步数据传输技术、通讯中的低功耗技术。  □ 大容量、低功耗的EEPROM设计：  存储体阵列分割技术、低功耗电荷泵电路技术、高压稳压电路技术、低功耗读出电路技术。  □ 支持存储器权限保护的32位安全专用微处理器技术：  存储器区域访问权限控制技术、随机指令时序调整技术、随机空指令插入技术、随机数据极性转换技术。  □ 多界面管理技术：  多界面电源管理技术、多界面时钟管理技术、多界面并发通信管理技术。  □ 密码算法基本问题研究：  大整数分解算法的研究与实现；椭圆曲线离散对数问题求解算法的优化与实现；轻量级分组密码算法的安全性分析；新型分组密码分析方法的研究；PKI的快速实现及其在短签名、基于身份的密码、隐式认证等领域的应用。  □ 旁路攻击的理论与实践研究：  功耗与电磁辐射软硬件平台的研发；Q型聚类功耗分析方法的实现；基于多元相关系数的DPA（MCPA）；RSA-CRT算法的功耗分析；KATAN算法的防护措施；Present算法的防护；相关分析和防护专利研究。  □ 公开密钥体系（PKI）硬件协处理器技术：  同时支持RSA、ECC两大主流公钥算法的应用，在功能上具有领先性。此外，硬件设计过程中采用先进的实现算法和电路架构，提升速度/功耗的比值，和国外同类产品中的协处理器相比，在相同的性能下实现更低的功耗，以适合非接触式产品的应用。  □ 硬件抗旁路攻击防护技术：  算法级掩码防护技术；算法级随机时钟与随机延迟技术；结构级处理器随机指令执行技术；结构级寄存器重命名技术；差分逻辑、电流模型逻辑和随机翻转逻辑技术  □ 物理攻击防护技术：  各类高性能的环境检测电路，包括光检测、频率检测、温度检测、场强检测、芯片屏蔽层检测等电路；存储器与总线加密技术；版图扰乱技术等。  □ 真随机数发生器技术：  在传统的真随机数发生器功能基础上增加失效检测报警和攻击提示技术，在真随机数电路的安全抗攻击上具有创新性。
TPMS传感器芯片产品化规模制造技术的课题研究的总目标和创新点？		1．课题研究的总目标  研发出适合在标准半导体生产线兼容规模生产的新型汽车胎压智能检测系统（TPMS）用复合（压力+加速度）传感器集成芯片产品化技术，完成具有高性价比市场竞争优势的双敏感结构单片集成结构设计和工艺研发，传感器芯片技术指标达到国际主流先进产品的水平。将创新技术固化在标准半导体生产线上实现工艺兼容的规模化传感器芯片加工生产能力。通过开发传感器芯片的封测技术来实现与用户TPMS功能模块的接口和可应用化。最终实现TPMS传感器芯片的产品化应用。  2. 创新点  1) 开发出具有自主知识产权的创新芯片集成技术， 实现TPMS用双敏感单元在单个硅片上的超微小化集成，在指标达到国际先进主流产品水平的同时实现更高的性价比；  2) 该传感器芯片将摒弃传统的芯片双面MEMS加工技术，而用一种创新的单硅片单面微加工技术来实现与半导体生产线规模化加工模式的兼容性，进而实现低成本和高规模化生产能力；  3) 预期实现与市场已有的TPMS模块具有友好接口能力的芯片产品封测技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，也在结合汽车电子模块企业实现商品化应用之外提供一条直接销售传感芯片的商业化模式。  3. 主要研究内容：  1) TPMS传感器芯片产品化规模制造技术   （a） 批量制造TPMS传感器芯片的工艺高度一致性和重复性控制技术。TPMS复合集成传感器芯片制造过程中重要工艺步骤如浅槽刻蚀、TMAH横向腐蚀、trench-refilling真空参考腔封口等工艺控制将直接导致同一圆片不同器件间性能的巨大差异，还会影响到不同批次间器件性能参数的一致性，这些给后续器件性能补偿带来很大的挑战，不利于产品大批量规模制造和产品成品率的提高，因此需要研究传感器芯片产品规模化制造技术来降低上述的风险。需要通过工艺优化使各关键工艺具有较大的容忍性，并通过生产过程中进行的严格控制以获得高度的一致性和重复性。此外，通过工艺稳定性控制技术的研究，还可消除在同一圆晶上不同位置器件间可能存在的工艺差异性，进而提升成品率，并消除在不同批次圆晶之间各器件参数可能存在的漂移，达到提升工艺的稳定性的目的，最后还可以在此基础上进一步通过设计提升器件的灵敏度。  （b） 批量芯片加工中关键工艺在线/离线监控参数设置以及芯片上测试结构的设计技术。在半导体集成电路的制造中，对关键工艺进行在线和离线的检测是通用而重要的方法，而传感器的结构和工艺不同于IC，除了需要监控芯片的电学性能外，还要顾及其微机械性能，因此需要研究并设计新的在线/离线监控方法，并进行参数设置，以监控传感器芯片在制造过程中的工艺，降低风险，提高检测效率。  （c） 批量加工中工艺验证与工艺优化相关技术。将合作单位在实验室开发的工艺技术转移到芯片生产企业的半导体加工线上实现规模化的制造，由于需要在大规模制造中获得有竞争力的良率，重新进行工艺验证和工艺优化，不仅需要将工艺成功转移获得规模化制造能力，还需要进行优化来进一步提高产能，提升成品率，降低制造成本。  （d） 芯片批量制造优化控制与工艺优化匹配提高产能的技术。结合半导体加工线对MENS加工工艺的特殊要求，需要在半导体工艺线上对制造TPMS传感器芯片工艺进行重新验证，结合TPMS传感器芯片工艺流程通过与半导体制造工艺间不同工艺的优化组合匹配，在不影响传感器芯片性能指标基础上达到提高传感器芯片质量和最大化降低成本的目的。另外，在实现传感器芯片大部分工艺在半导体生产线上兼容批量制造之后，为了适合传感器MEMS后续工艺的特殊性，还要为此定制打造MEMS专用后道工艺平台。  （e） 与标准半导体工艺生产线兼容TPMS芯片制造 “混线生产”控制技术。“混线生产”是当前考虑到MEMS工艺特殊性而采用的产业化方案，由于MEMS制造工艺与标准半导体工艺的差异，必须要解决MEMS制造工艺与半导体工艺的兼容性问题，这就要求在优化MEMS自身制造工艺与IC工艺兼容性基础上，进一步研究标准半导体工艺生产线与MEMS混线生产过程中的合理分流和隔离控制等技术，确保两者的产能和质量。      4. 需要解决的技术难点：  1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图1给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。      该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图2给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。      图3给出了我们集成复合芯片的结构设计。如图3（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图3（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。  3） 在TPMS传感器芯片封测中，与其它芯片一起封装前对传感器芯片的Knows Good Die（KGD）廉价高效率自动化评估和初步测试技术是最后一个低成本大批量产品化成功的关键技术。      采用用户企业正在该汽车整车厂进行TPMS安装业务的模块，将国产化传感器初步样品经过原理性封测并在系统上进行初步接口联调，已经表明了实现传感器芯片的国产化产品应用的可行性。图4为安装我们初步样品的TPMS模块和系统照片。
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题研究的总目标和创新点？		1、项目主要研究内容  针对当前对信息安全产品特别是智能IC卡芯片的最新攻击技术（物理攻击、旁路攻击和错误分析攻击等），本项目的主要研究内容包括：  （1）研究芯片级抗旁路、抗错误、抗物理等攻击技术，针对国密算法、低功耗/高性能技术平衡做特别的设计改进和优化，成果形式为相关IP及专利；  （2）基于安全抗攻击的研究成果，采用中芯国际或GLOBALFOUNDRIES 0.13μm EEPROM工艺研制出一款适合国内高端智能IC卡应用需求的高安全性智能卡SoC芯片，成果形式为智能卡SoC芯片和集成电路布图保护登记。  高安全性智能卡SoC芯片主要指标如下，  ? 内嵌16位高速CPU核  ? 支持ISO/IEC 14443-A/B非接触通讯协议  ? 支持ISO/IEC 7816接触接口  ? 硬件加密算法支持DES/AES/SM1/RSA/ECC/SM2   ? 安全性能  ? 抗旁路攻击（SPA、DPA电源分析等）  ? 抗错误攻击  ? 电压/频率/温度/光检测复位  ? 存储器(ROM、EEPROM、RAM)数据加密  ? ROM码点防逆向读取  ? 6Kbyte XRAM  ? 内置大容量EEPROM存储器（不小于64Kbyte）  ? 高可靠性EEPROM（20万次擦写，50年数据保存时间）  2、项目涉及的关键技术  （1）高速安全加密算法协处理器设计实现  安全加密模块的设计一直是保证芯片安全工作的关键技术之一。  本项目将开展多个硬件安全加密算法协处理器的研究以保证芯片的安全工作，可以处理包括DES，RSA，SSF33，国密SM1，国密SM2、国密SM7等算法在内的多种安全加密算法，用户可以根据自己不同的应用要求来选择不同的安全加密算法。另外，由于这些算法都由硬件实现，因此处理速度将大大优于软件处理算法的速度，这对智能卡芯片性能的提高来说是十分必要的。  算法模块设计中采用在相应硬件上增加随机MASK的方法，这是目前最先进的抗DPA（差分功耗分析）攻击的技术之一。使用了随机MASK技术的协处理器可以有效地对DPA及SPA进行防护。特别的，为了应对DFT错误攻击，协处理器还会在加密完成后会做巧妙的后处理验证，保证安全芯片计算结果是正确而不会被攻击者利用DFT技术进行攻击。  （2）基于剩余定理（CRT）的RSA算法实现  RSA算法的实现采用了“中国剩余定理（CRT）”的方法，这是目前公认的最安全的RSA实现方法之一。此外，本芯片在算法的硬件实现上保证了模乘和模平方的功耗是相同的，这也大大增加了攻击者破解RSA算法的难度。  （3）基于软件调度和验证算法的抗攻击技术实现  在硬件的安全性设计之外，还会研究抗旁路攻击、抗错误攻击的软件调度和验证算法，通过软件的调度和验证来有效抵御错误和旁路攻击。为了提高算法效率，缩小运算时间。需要对调度算法和电路设计做专门的研究和优化，以保证安全算法的快速、低功耗性能。  （4）芯片级安全抗攻击结构设计  目前“黑客”的攻击手段越来越高，同时用户对芯片的安全性要求也日益增强，因此除了需要设计硬件安全加密算法协处理器，还必须对芯片采取多种安全防范措施来应对攻击者针对芯片的频率攻击、电压攻击、温度攻击、光攻击、反向工程和探针探测攻击、电磁分析(EMA)攻击等威胁。  针对这些安全威胁，芯片的安全性设计包括频率检测、低电压检测、高低温检测、光检测以及金属屏蔽层电路设计等。  芯片设计的策略在当检测到超过一定频率范围的频率时，或检测到低于一定值的低电压时，或检测到超过一定温度范围时，以及检测到超过一定范围的光信号时，都会产生一个全局复位，让芯片进入一个安全的工作状态，以确保芯片内的重要数据不被泄漏。  芯片专门设计了一个顶层金属屏蔽层。这个金属屏蔽层可以防止电磁信号泄漏，这样就能有效地抵御EMA攻击。同时，这个金属屏蔽层如果被破坏也会使芯片进入复位状态，从而防止了反向工程和探针探测攻击的威胁。  另外，随机数发生器是安全加密算法模块进行有效工作的关键技术之一，因此必须设计一个随机性能好的随机数发生器，本芯片的随机数发生器通过精心设计，所产生的随机数能够通过NIST SP800-22测试,该测试是目前全球最权威的对真随机数的测试。  安全算法协处理器在综合时并不单独进行，而是与其他数字模块一起进行，这也大大加强设计的安全性，防止了“黑客”通过反向工程等手段进行攻击。芯片在布局布线时将重要数据放在了最底层，这也大大增加了攻击者的攻击难度，使攻击者难于获取关键数据和信息。芯片还专门设立了安全存储区存储重要数据，对此安全存储区的使用设置了权限管理的方法，必须有特殊权限才能对此进行访问。芯片在设计时还同时考虑功耗平衡，以防止攻击者通过功耗分析对芯片进行攻击。  （5）低功耗设计技术  一般而言，芯片的低功耗电路设计技术不是单纯依靠一个特别有效的方法解决，而是需要在电路设计的许多方面结合实际经验加以特别设计和考虑。  本项目将从芯片电压和时钟策略、算法级优化、电路模块级优化等几个方面来进行低功耗设计和优化。  特别在芯片的数字电路设计上，将考虑利用设计难度很高的异步电路设计方法来最大程度地降低芯片功耗和占用的芯片面积。同样的功能用异步电路设计的数字电路功耗通常只有同步设计电路功耗的十分之一，而所用的面积却只有一半左右。  复旦微电子在模拟电路低功耗设计方面也将主要依靠自身丰富的设计经验和技巧来最大程度的降低功耗，比如利用对存储器的经验来最大程度降低EEPROM存储器擦写时的功耗。  （6）芯片的SoC架构设计  首先，必须保证CPU卡芯片能够有序可靠的工作，因此芯片在架构设计时充分使用了SoC的设计方法，即由MCU作为芯片的主控单元，由其来控制其它模块的有序工作。在MCU的选择上应选择安全可靠，市场接受度高的内核，这样才能使用户更快更好地进行使用。  其次，在架构设计时必须要考虑各个模块间的数据传输能够有序高效地进行，芯片以内置MCU作为核心控制单元，控制各个模块的工作，MMU（存储器管理单元）为控制存储器的关键模块，专门负责对存储器内数据的管理，同时为了加快芯片内部数据的搬运速度，特别设计了DMA模块来提高数据的搬运速度以提高芯片的工作效率和数据响应时间。  最后，由于本项目SoC芯片所需要低功耗工作模式比较复杂，必须引入多个时钟，因此在架构设计时必须全面考虑不同工作时钟切换时的可靠性，必须采取特殊设计方法保证时钟切换时的平稳过渡以防止出现毛刺而引发芯片工作状态的不稳定性。  
自主智能三轴加速度传感系统集成芯片研究的课题研究的总目标和创新点？		1、 研究内容  本课题所开发的电容式加速度传感微器件，能够感测不同方向的加速度或振动等运动状况。三轴加速度传感器将包含一个单纯的机械性MEMS传感器和一枚ASIC接口芯片两部分，前者内部有三个方向可移动极板的电容，三个电容值将随XY及Z轴的重力加速度而改变，后者则将微小的电容值的变化转换为电压输出。  本项目将先分两个部分设计，微电机加速度传感器的设计将采用目前中芯国际现有的加工设备以及SOI-MEMS基本工艺平台，按照广芯电子的设计规范来进行调制和优化，反复流片实验不断改进和优化工艺和设计，找到最佳的总体方案和加工制程。  三轴加速度传感器部分工艺技术图如下：     系统芯片的ASIC设计，将采用中芯国际标准0.25u CMOS工艺设计，将采用广芯电子自主创新的信号采样构架，目的是能确保采集到10-15法拉的电容值变化。  同时，进一步的延伸将在ASIC上面直接加工产生微电机加速度传感器，这样一来微电机传感器和ASIC芯片就能完整地重叠在一起形成立体单芯片集成，从而使它们之间的信号传输距离最短，极大地提高了传感器芯片的灵敏度，同时相对于目前两个部分并排连接的方式，整个传感器芯片的面积将会缩小一半，这样将极大地拓展了芯片的整个应用领域，同时整个工艺的成本也会大大的降低。  整体的技术路线为：ASIC通过创新的去失调开关电容放大电路设计、高精度模数转换电路，IIR/FIR数字滤波电路等核心技术的开发来完成对10-15法拉电容值变化的提取，从而完成对加速度信号的感应，ASIC芯片部分大体分为3个功能模块：开关电容放大模块、模数转换模块、数字信号处理模块。  去失调开关电容放大电路设计功能模块见下图：智能三轴加速度传感系统芯片的ASIC芯片内部功能模块电路结构图。                  该课题主要研究与开发内容包括：  （1）用于CMOS集成的智能三轴加速度传感系统芯片加工，对中芯国际现有CMOS兼容SOI-MEMS工艺技术以及Ge-Al晶圆键合真空密封技术平台的设置、改进和优化；  （2）SOI-MEMS电容式三轴加速度传感微器件的设计、验证和优化；  （3）智能三轴加速度传感系统芯片ASIC电路（包括温度校正）的设计和验证；  （4）智能三轴加速度传感系统芯片后封装技术开发；  （5）智能三轴加速度传感系统芯片晶圆片上测试系统开发；  （6）智能三轴加速度传感系统芯片后封装自动化测试系统开发；  （7）智能三轴加速度传感系统芯片的基本可靠性测试与验证。  2、主要解决的技术关键  （1）SOI-MEMS三轴加速度传感微器件加工，必须与CMOS工艺完全兼容，同时实现低成本；  （2）保证三轴加速度传感微器件的高性噪比、宽量程、高精度；  （3）解决三轴加速度传感微器件的晶圆级真空封装问题；  （4）解决晶圆真空封装后三轴加速度传感微器件的可靠性问题；  （5）解决智能三轴加速度传感系统集成芯片级封装的可靠性问题。  3、技术开发的创新点  （1）智能传感器单一芯片系统，集成了压力传感器、温度传感器、可见光探测传感器以及它们的控制电路，多功能、智能化；  （2）拥有传感器器件设计和制造工艺的多项自主知识产权，完全掌握核心技术；  （3）单一芯片集成与传感器片内自封装，保证了智能传感器芯片的高良率、低成本；  （4）智能压力复合传感系统集成芯片高度集成，小体积、信噪比高和可靠性高。  （5）智能压力复合传感系统集成芯片由设计、制造到封装、测试全部本土化，整个产业链稳定、可靠；  （6）压力复合传感微器件制造与CMOS制造技术完全兼容，系统集成芯片一气呵成；开发完成后，迅速导入大规模生产，保证了能在最短时间内创造经济价值。  
面向物联网智能传感芯片技术研究的课题研究的总目标和创新点？		以智能传感芯片产业的上下游联合为主线，形成有机和紧密的技术和商业一对一上下游战略合作，根据为了充分调动参与项目各方的技术储备和产业条件，以应用市场为导向，有选择地选定以下两类具有大规模应用市场的智能传感系统集成芯片产品，为主攻方向：1）面向多轴惯性传感系统集成芯片应用的,基于CMOS片上介电质薄膜牺牲层MEMS工艺的规模制造、晶圆级封装及在片测试加工工艺平台；2）面向压力复合智能感应系统集成芯片应用的,基于与CMOS兼容SOI MEMS工艺的规模制造、晶圆级封装及在片测试加工工艺平台   本项目共体两年分两个阶段执行，第一阶段从2011年9月开始至2012年8月结束，第二阶段从2012年9月至2013年8月结束。本项目申请第一阶段的具体目标：完成上述两个类别的晶圆加工平台的开发设计、试验加工和系统测试，并达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备；本项目完成后进入第二期的主要核心目标是：进一步提高上述两个类别的晶圆加工平台的技术与经济指标，构建和加强大批量产业化及商业化的产业基础，以取得必备的市场竞争能力，并实施大规模生产和商业化推广。  1. 课题研究的总体目标   项目第一阶段为期一年（2011年9月至2012年8月），第一阶段项目的具体目标是完成上述两个类别的晶圆加工平台的开发、设计、试验加工和系统测试，达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备。本项目以商业化应用为目标的核心问题研究和产品技术开发，具体的第一阶段的具体目标是：建立面向多轴惯性传感系统和压力复合智能感应系统的芯片设计,基于CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容体硅MEMS规模加工、晶圆级封装及在片测试技术;   在完成项目第一阶段的任务之后，项目的第二阶段任务，主要是实现第一阶段产品样品成功后的规模产业化和商业化初步成功，具体目标为：1) 建立CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容MEMS-SOI规模加工、晶圆级封装及在片测试工艺平台，并在2013年底建成超过月产2000片200毫米晶圆的批量生产能力； 2）基于中芯国际提供的工艺平台而设计的多轴惯性传感系统和智能压力复合传感系统集成芯片进入量产，并在2013年底实现超过2000片200毫米晶圆的商业化销售。  2. 主要内容及所需要解决的技术关键   按照对应的两个工艺平台，项目主要内容及所需解决技术关键，详述如下。  建立，面向多轴惯性传感系统和压力复合智能感应系统应用的,基于CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容SOI MEMS规模制造、晶圆级封装及在片测试加工工艺平台  将以开发两套与CMOS全兼容的MEMS规模产业化技术平台为最终目标，在现有工艺线和已取得技术开发成果的基础上，完成核心技术提升、工艺成熟化发展以及初步产业化验证。  该课题主要解决的技术关键为如下。  所建立的整套工艺平台基本可分为：CMOS工艺段、MEMS及封盖晶圆工艺段、MEMS晶圆级真空封装、晶圆片上CP测试以及芯片后封装与测试五段，工艺部分最关键部分为MEMS工艺段和MEMS晶圆级真空封装。  与主流8英寸CMOS工艺线和CMOS前端工艺实现微电子学及材料的达到相互匹配，本项目拟将采用两个相互补充但互通的CMOS兼容MEMS微加工、真空密封封装与CMOS后端互连工艺线相兼容的技术方案：  1. 基于中芯国际在开发中的CMOS上薄膜MEMS器件加工平台，凭借创新的硅基薄膜介质牺牲材料及其全干法释放技术，与标准CMOS后端金属/硅基薄膜介质结构材料镀膜和光刻等模块工艺技术结合，为集成度要求高、尺寸微小的CMOS-MEMS主流集成芯片的8英寸规模产业化加工，提供构造低成本、高精度的基本工艺平台；  2. 基于中芯国际在开发中的8英寸SOI MEMS加工、晶圆级键合封装与互联线技术，以及基于TSV技术的晶圆级气密/真空封装技术，结合与CMOS电路垂直互联和平面互联集成技术，为高性能MEMS芯片8英寸规模产业化加工，提供构高可靠性、短加工周期的基本工艺平台。  以上两个技术平台相互之间具备核心工艺技术构架、工艺流程及设备配置的基本互通性，可以支持不同尺寸的技术借鉴与平台移植，并均与业界标准CMOS工艺及其设备线完全兼容，对前端CMOS器件没有热效应和负面影响。  为了达到高可靠性真空MEMS器件系统封装，本项目提案将同样采用两个相互补充的晶圆级MEMS真空封装技术方案：  1. 基于中芯国际自主开发的薄膜自真空晶圆封盖技术路线，实现最低成本、最高效率的小尺度嵌入式MEMS器件与系统芯片晶圆级封装；  2. 基于含片上MEMS的CMOS晶圆与盖板晶圆真空健合封装的基本技术路线，实现高真空度、晶圆级的中尺寸MEMS器件与系统芯片的晶圆级封装；   该课题主要技术创新点如下。  （1） 拥有传感器器件架构和制造工艺的多项自主知识产权，完全掌握核心技术；  （2） 单一芯片集成与传感器片内自封装，保证了智能传感器芯片的高良率、低成本；  （3） 传感微器件制造与CMOS制造技术完全兼容，系统集成芯片一气呵成；开发完成后，迅速导入大规模生产，保证了能在最短时间内创造经济价值。  （4） SOI 工艺加工MEMS结构和晶圆级真空封装。经过对SOI圆片进行蚀刻加工处理，形成MEMS传感器内部的梳齿状驱动结构、感测结构、质量块结构和弹簧等复杂机械结构，进行圆片级高真空封装后，实现了高真空低阻尼的结构运动环境，这将大大提高传感器灵敏度并降低机械噪声，为设计生产出高性能的MEMS陀螺仪芯片提供了必要条件。  
TPMS复合传感器芯片SiP封装技术研究的课题研究的总目标和创新点？		课题研究的总目标为：开发传感器芯片的SiP封装技术并实现传感器芯片在TPMS系统上的产品化应用。  本课题创新点为：实现与国际市场已有TPMS模块产品类似的SiP封装技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，同时结合汽车电子模块企业实现商品化应用之外提供直接销售传感芯片SiP模块。  主要研究内容为TPMS传感器芯片产品化封装技术研究，具体包括：  （a） TPMS复合传感器模块系统集成可制造性封装设计技术。传感器芯片是TPMS中的关键芯片但要和MCU及射频发射芯片一起构成一个完整传感模块系统从而实现产品化。上海先进和中国科学院上海微系统与信息技术研究所完成满足产品要求的传感器芯片并提供SIP模块集成所需要的成熟MCU和射频芯片基础上，上海北大研究院完成满足产品要求的TPMS传感器SIP封装模块。特别是本项目产品化途径中，需要对上海航盛等汽车电子商已经用进口传感器为上汽等的汽车进行的TPMS安装业务进行传感器芯片的国产化替代，需要帮助用户企业进行国产化芯片替代中模块的接口技术研究。  目前随着工艺发展至深亚微米以下，SoC技术正面临极大的技术发展瓶颈，如研发时间往往长达18个月以上，长于摩尔定律预测的CMOS工艺节点发展周期，所需研发费用和研发风险急剧增加，特别是像TPMS这样的系统产品，射频(RF)电路、传感器、驱动器和被动元件等异质元件的整合上面临巨大困难。为满足汽车电子应用需要，目前TPMS传感器模块的系统集成方式普遍采用系统级封装(SiP)方案。系统级封装的布线设计、芯片与封装结构的连接及可制造性设计是本项目需要解决的关键技术问题。  通过热、电、可靠性的协同设计（Co-design）来优化封装结构与选材，从而有的放矢确立封装试样群。在先进封装技术中实现DFR（Design For Reliability）， DFM ( Design For Manufacturability) 和DFP（Design For Performance）是本项目的重大特色。  采用保护层厚的减薄、划片胶膜（包括UV膜及划片胶膜片），减薄后的产品及时划片。采用激光划片机进行多步式工艺。减薄、划片后的减薄晶圆放置时间超过工艺规定时间，要采取消除应力及除潮措施。  在现有低弧度引线键合及超低弧度控制技术的基础上，开展工艺攻关试验，选择合适的焊线机及金（铜）线径规格，调整键合工艺参数。并根据键合指标检测数据和塑封后3D透视图片数据比较，优化键合工艺参数，取得最佳效果，总结出适合TPMS SiP 封装的优化工艺文件，指导批量生产。  塑封工艺对产品质量的改善提高有重要作用，如持续性针孔、冲丝、翘曲、分层等方面。塑封工艺包括选择的塑封料和工艺参数（模温、合模压力、注塑压力及时间，固化时间等），通过设计的几种工艺方案对比，根据检测数据，找出最理想的方案，进一步试验优化和完善。小批量生产实践后总结固化工艺条件，必要时采取真空塑封。  （b） 传感模块的介质兼容性和可靠性设计技术。本项目要开发的TPMS SiP传感模块包括压力加速度复合传感器、微控制器和射频发射器。由于其汽车胎压监测的特殊应用要求，轮胎模块是置于轮胎内部的，因此电子组件面对的是轮胎内部的恶劣环境。电子组件将工作在较宽的温度范围内，并将面对潮湿、灰尘和刹车油等其他介质的侵袭。因为它的压力进口必须与空气接触才能监测周围的压力， TPMS的传感器特别容易被腐蚀。除了要求制造成本尽量低外，传感模块SiP封装的介质兼容性和可靠性设计技术研究对TPMS传感器模块而言至关重要。如果没有这些关键技术作为基本保证，整个系统的精确性和可靠性将成问题。因此要着重研究这样的传感器芯片应用中必须面对的环境可靠性问题。  建立TPMS系统SiP封装工艺力学模型，包括本项目设计的封装材料参数库和力学等模型库，考虑温度循环载荷振幅、平均温度、芯片尺寸和热膨胀系数、PCB板厚度、PCB板热膨胀系数、模塑化合物（MC）的热和化学收缩、焊点(Solder joints) 的结构和尺寸、芯片胶(DA)的厚度和热膨胀系数等因素，首先进行单一因素分析，然后采用田口正交试验方法（Taguchi Method）、变异分析法(Analysis of Variance)和2k设计法，然后联合使用实验测试和计算机仿真方法优化封装工艺参数,解决翘曲、分层、焊点热疲劳、湿度敏感性等可靠性问题,同时缩短工艺开发周期。具体请参见附件1-SiP封装工艺优化与可靠性设计技术路线图。  （c） 传感模块SiP结构的电热性能分析方法和电磁兼容设计技术。为实现TPMS复合传感器模块的产品化，需要按照系统应用指标对传感模块SiP结构进行优化设计，这需要进行仔细的电热性能分析和电磁兼容设计。因此，需要建立针对传感模块SiP结构的仿真分析和优化设计环境，建立寄生参数分析方法和电热效应分析方法；在此基础上开展参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS复合传感器模块封装设计与电、热特性分析技术平台。  具体来讲，我们将搭建高频特性和热特性表征系统， 通过对SiP封装结构进行仿真分析和测试表征，建立寄生参数分析方法和电热效应分析方法；在此基础上开展高频寄生参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS SiP系统封装设计与电、热特性分析技术平台。具体请参见附件2-TPMS SiP封装设计与电、热特性分析技术平台设计图  技术难点：  （1）TPMS复合传感器模块系统集成可制造性封装设计技术；  （2）传感器模块系统集成封装电热性能设计协同分析技术。  
自主智能压力复合传感系统集成芯片研究的课题研究的总目标和创新点？		本课题研究的总体目标      面向物联网应用，开发智能传感器系统集成芯片，实现在单一芯片上集成电容式压力传感器、温度传感器甚至可见光或者湿度探测传感器。量测范围、精确度、功耗和芯片尺寸上达到或者超过业界的平均水平；发挥丽恒的自主知识产权优势，提高集成度，降低成本。      所开发的智能传感器系统集成芯片制造技术，涵盖6英寸、8英寸乃至12英寸工艺平台，并保持互通性。其前端集成CMOS工艺包括0.5、0.35、0.25、0.18直至0.13微米乃至90纳米和65纳米这些主流节点。      项目在2011年9月启动；2012年9月之前完成CMOS电路设计、电容式压力器件设计以及样品制造；2012年9月至2013年8月，优化电路和器件性能，完成产品质量验证，并开始小规模试产；2013年底规模化量产，实现10万颗以上销售。  创新点  1. 智能传感器单一芯片集成了压力传感器、温度传感器、可见光探测传感器以及它们的控制电路，多功能、智能化；  2. 拥有传感器器件设计和制造工艺的多项自主知识产权，牢牢掌握核心技术；  3. 单一芯片集成与传感器片内自封装，保证了智能传感器芯片的高良率、低成本，  4. 芯片高度集成，小体积、信噪比高和可靠性高。  5. 芯片由设计、制造到封装、测试全部本土化，整个产业链稳定可靠；  6. 传感器制造与CMOS制造技术完全兼容，开发完成后，迅速导入大规模生产，保证了能在最短时间内创造经济价值。  主要研究内容  智能传感器系统集成芯片技术开发包括如下几个主要研究内容：   1. 电容式压力传感器的设计、验证和优化；  2. 温度传感器及其控制电路的设计和验证；  3. 可见光探测传感器的设计、验证和优化；  4. 智能传感器ASIC电路的设计和验证；  5. 智能传感器封装技术开发；  6. 智能传感器测试系统开发；  7. 智能传感器可靠性验证；  要解决的技术关键  智能传感器系统集成芯片开发，关键技术如下：  1． 电容式压力传感器制造工艺必须与CMOS工艺完全兼容；  2． 保证压力传感器高性噪比、宽量程、高精度；  3． 解决压力传感器和可见光探测传感器的封装问题；  4． 解决压力传感器，器件的可靠性问题；  5． 解决智能传感器，封装的可靠性问题；  6． 解决智能传感器芯片自身发热对温度传感器的影响问题；  
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题研究的总目标和创新点？		1．课题研究的总目标  研发出适合在标准半导体生产线兼容规模生产的新型汽车胎压智能检测系统（TPMS）用复合（压力+加速度）传感器集成芯片产品化技术，完成具有高性价比市场竞争优势的双敏感结构单片集成结构设计和工艺研发，传感器芯片技术指标达到国际主流先进产品的水平。将创新技术固化在标准半导体生产线上实现工艺兼容的规模化传感器芯片加工生产能力。通过开发传感器芯片的封测技术来实现与用户TPMS功能模块的接口和可应用化。最终实现TPMS传感器芯片的产品化应用。  2. 创新点  1) 开发出具有自主知识产权的创新芯片集成技术， 实现TPMS用双敏感单元在单个硅片上的超微小化集成，在指标达到国际先进主流产品水平的同时实现更高的性价比；  2) 该传感器芯片将摒弃传统的芯片双面MEMS加工技术，而用一种创新的单硅片单面微加工技术来实现与半导体生产线规模化加工模式的兼容性，进而实现低成本和高规模化生产能力；  3) 预期实现与市场已有的TPMS模块具有友好接口能力的芯片产品封测技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，也在结合汽车电子模块企业实现商品化应用之外提供一条直接销售传感芯片的商业化模式。  3. 主要研究内容：  1) TPMS传感器芯片结构设计与工艺开发技术  （a）研究基于单硅片的TPMS复合敏感功能芯片集成结构设计技术。为了能在一个硅片上实现压力和加速度两种敏感结构的集成，我们采用一般用于制作双极型IC的硅片来构建压力传感器敏感薄膜和加速度敏感悬臂梁—质量块微机械敏感结构。所有微机械敏感结构加工和半导体压阻敏感元件的加工都从硅片的正面进行。为了与半导体压阻杂质掺杂等高温工艺相兼容，微机械加工采用接近室温的干法trench刻蚀结合TMAH各向异性湿法横向腐蚀（lateral under-etch）的方法从硅片正面进行，过程中利用钝化层覆盖压阻部分进行保护。在完成了微机械结构free-standing释放之后对原来微小的腐蚀用微孔进行真空trench-refilling封口，可以形成参考压力为真空的轮胎绝对压力参考腔和加速度主体基础结构。在完成了金属薄膜化和电子互联工艺后，采用干法刻蚀形成加速度敏感悬臂梁—质量快结构。这样的芯片结构与传统的采用双面微机械加工以及芯片键合的技术相比，可以减小芯片的尺寸并节省双面加工和键合复杂工艺带来的成本，因此可以显著提升芯片的性价比。这样的工艺制作的压力传感器敏感膜片呈对称多边形结构，需要对压力作用下的微机械挠动和产生应力的最佳敏感位置和压阻器件的定位进行分析、模拟和精确设计。  （b）研究TPMS复合敏感器件的技术指标优化技术。采用单面微机械加工技术带来了一个问题：与压力传感器敏感膜和加速度敏感悬臂梁同时形成的加速度传感器惯性质量块较薄，对提高加速度传感器的灵敏度不利。研究中拟采用在金属化互联之后利用形成的金属种子层进行高密度金属的电镀（如铜电镀，该工艺与目前IC铜互连工艺具有兼容性）来形成较大的惯性质量快，进而提升加速度传感器的灵敏度指标。  （c） 研究传感器芯片加工关键技术。为了从硅片正面形成微机械薄膜结构和其下方的空腔，需要首先用纵向刻蚀形成提供其后横向腐蚀的开口浅槽。需要研究一种分两步实施的纵向刻蚀工艺，并采用刻蚀阻挡层覆盖保护槽中较上方的部分（其深度等于要形成微机械结构的厚度），同时暴露槽的底部深度（其等于空腔的厚度）提供其后进行的横向腐蚀。因此需要研究该槽两段结构的形成技术。另外，在空腔腐蚀完成之后，需要对原有开孔和槽内部进行真空封口。要研究具有气密性的非泄漏封口材料和淀积工艺，特别是研究封口材料应力消除技术，以保证压阻敏感特性的温度稳定性。  （d） 研究复合敏感结构单片集成传感器芯片的大圆片级封盖预封装（wafer-level packaging）技术。为了保护可动加速度敏感微机械结构在后工序（如划片和封装等）中不易损坏，需要研究6-8英寸硅圆片级对准键和封帽（capping）技术。为了避免该工艺对已形成敏感器件性能的影响，需要研究在较低温度下高可靠性地进行芯片对准键合技术。  （e） 研究在标准半导体加工线上可兼容制造MEMS结构的TPMS传感器芯片技术。为了适应标准半导体芯片制造企业生产线的工艺特点，一方面需要尽量避免半导体制造中不易采用的双面光刻和高温键合等MEMS特殊工艺；另一方面需要避免对半导体工艺有害（如碱金属离子沾污）的特殊MEMS工艺。在工艺实现兼容的同时，要尽量消除因MEMS工艺改变而带来的传感器性能指标下降的问题。需要研究针对以上兼容制造方面的一系列关键技术。  2) TPMS传感器芯片产品化规模制造技术   （a） 批量制造TPMS传感器芯片的工艺高度一致性和重复性控制技术。TPMS复合集成传感器芯片制造过程中重要工艺步骤如浅槽刻蚀、TMAH横向腐蚀、trench-refilling真空参考腔封口等工艺控制将直接导致同一圆片不同器件间性能的巨大差异，还会影响到不同批次间器件性能参数的一致性，这些给后续器件性能补偿带来很大的挑战，不利于产品大批量规模制造和产品成品率的提高，因此需要研究传感器芯片产品规模化制造技术来降低上述的风险。需要通过工艺优化使各关键工艺具有较大的容忍性，并通过生产过程中进行的严格控制以获得高度的一致性和重复性。此外，通过工艺稳定性控制技术的研究，还可消除在同一圆晶上不同位置器件间可能存在的工艺差异性，进而提升成品率，并消除在不同批次圆晶之间各器件参数可能存在的漂移，达到提升工艺的稳定性的目的，最后还可以在此基础上进一步通过设计提升器件的灵敏度。  （b） 批量芯片加工中关键工艺在线/离线监控参数设置以及芯片上测试结构的设计技术。在半导体集成电路的制造中，对关键工艺进行在线和离线的检测是通用而重要的方法，而传感器的结构和工艺不同于IC，除了需要监控芯片的电学性能外，还要顾及其微机械性能，因此需要研究并设计新的在线/离线监控方法，并进行参数设置，以监控传感器芯片在制造过程中的工艺，降低风险，提高检测效率。  （c） 批量加工中工艺验证与工艺优化相关技术。将合作单位在实验室开发的工艺技术转移到芯片生产企业的半导体加工线上实现规模化的制造，由于需要在大规模制造中获得有竞争力的良率，重新进行工艺验证和工艺优化，不仅需要将工艺成功转移获得规模化制造能力，还需要进行优化来进一步提高产能，提升成品率，降低制造成本。  （d） 芯片批量制造优化控制与工艺优化匹配提高产能的技术。结合半导体加工线对MENS加工工艺的特殊要求，需要在半导体工艺线上对制造TPMS传感器芯片工艺进行重新验证，结合TPMS传感器芯片工艺流程通过与半导体制造工艺间不同工艺的优化组合匹配，在不影响传感器芯片性能指标基础上达到提高传感器芯片质量和最大化降低成本的目的。另外，在实现传感器芯片大部分工艺在半导体生产线上兼容批量制造之后，为了适合传感器MEMS后续工艺的特殊性，还要为此定制打造MEMS专用后道工艺平台。  （e） 与标准半导体工艺生产线兼容TPMS芯片制造 “混线生产”控制技术。“混线生产”是当前考虑到MEMS工艺特殊性而采用的产业化方案，由于MEMS制造工艺与标准半导体工艺的差异，必须要解决MEMS制造工艺与半导体工艺的兼容性问题，这就要求在优化MEMS自身制造工艺与IC工艺兼容性基础上，进一步研究标准半导体工艺生产线与MEMS混线生产过程中的合理分流和隔离控制等技术，确保两者的产能和质量。  3) TPMS传感器芯片产品化封测技术研究：  （a） TPMS复合传感器模块系统集成可制造性封装设计技术。传感器芯片是TPMS中的关键芯片但要和MCU及射频发射芯片一起构成一个完整传感模块系统从而实现产品化。特别是本项目产品化途径中，需要对上海航盛等汽车电子商已经用进口传感器为上汽等的汽车进行的TPMS安装业务进行传感器芯片的国产化替代，需要帮助用户企业进行国产化芯片替代中模块的接口技术研究。  目前随着工艺发展至深亚微米以下，SoC技术正面临极大的技术发展瓶颈，如研发时间往往长达18个月以上，长于摩尔定律预测的CMOS工艺节点发展周期，所需研发费用和研发风险急剧增加，特别是像TPMS这样的系统产品，射频(RF)电路、传感器、驱动器和被动元件等异质元件的整合上面临巨大困难。为满足汽车电子应用需要，目前TPMS传感器模块的系统集成方式普遍采用系统级封装(SiP)方案。系统级封装的布线设计、芯片与封装结构的连接及可制造性设计是本项目需要解决的关键技术问题。  通过热、电、可靠性的协同设计（Co-design）来优化封装结构与选材，从而有的放矢确立封装试样群。在先进封装技术中实现DFR（Design For Reliability）， DFM ( Design For Manufacturability) 和DFP（Design For Performance）是本项目的重大特色。  采用保护层厚的减薄、划片胶膜（包括UV膜及划片胶膜片），减薄后的产品及时划片。采用激光划片机进行多步式工艺。减薄、划片后的减薄晶圆放置时间超过工艺规定时间，要采取消除应力及除潮措施。  在现有低弧度引线键合及超低弧度控制技术的基础上，开展工艺攻关试验，选择合适的焊线机及金（铜）线径规格，调整键合工艺参数。并根据键合指标检测数据和塑封后3D透视图片数据比较，优化键合工艺参数，取得最佳效果，总结出适合TPMS SiP 封装的优化工艺文件，指导批量生产。  塑封工艺对产品质量的改善提高有重要作用，如持续性针孔、冲丝、翘曲、分层等方面。塑封工艺包括选择的塑封料和工艺参数（模温、合模压力、注塑压力及时间，固化时间等），通过设计的几种工艺方案对比，根据检测数据，找出最理想的方案，进一步试验优化和完善。小批量生产实践后总结固化工艺条件，必要时采取真空塑封。  （b） 传感模块的介质兼容性和可靠性设计技术。本项目要开发的TPMS SiP传感模块包括压力加速度复合传感器、微控制器和射频发射器。由于其汽车胎压监测的特殊应用要求，轮胎模块是置于轮胎内部的，因此电子组件面对的是轮胎内部的恶劣环境。电子组件将工作在较宽的温度范围内，并将面对潮湿、灰尘和刹车油等其他介质的侵袭。因为它的压力进口必须与空气接触才能监测周围的压力， TPMS的传感器特别容易被腐蚀。除了要求制造成本尽量低外，传感模块SiP封装的介质兼容性和可靠性设计技术研究对TPMS传感器模块而言至关重要。如果没有这些关键技术作为基本保证，整个系统的精确性和可靠性将成问题。因此要着重研究这样的传感器芯片应用中必须面对的环境可靠性问题。  建立TPMS系统SiP封装工艺力学模型，包括本项目设计的封装材料参数库和力学等模型库，考虑温度循环载荷振幅、平均温度、芯片尺寸和热膨胀系数、PCB板厚度、PCB板热膨胀系数、模塑化合物（MC）的热和化学收缩、焊点(Solder joints) 的结构和尺寸、芯片胶(DA)的厚度和热膨胀系数等因素，首先进行单一因素分析，然后采用田口正交试验方法（Taguchi Method）、变异分析法(Analysis of Variance)和2k设计法，然后联合使用实验测试和计算机仿真方法优化封装工艺参数,解决翘曲、分层、焊点热疲劳、湿度敏感性等可靠性问题,同时缩短工艺开发周期。技术路线图如图1所示。  （c） 传感模块SiP结构的电热性能分析方法和电磁兼容设计技术。为实现TPMS复合传感器模块的产品化，需要按照系统应用指标对传感模块SiP结构进行优化设计，这需要进行仔细的电热性能分析和电磁兼容设计。因此，需要建立针对传感模块SiP结构的仿真分析和优化设计环境，建立寄生参数分析方法和电热效应分析方法；在此基础上开展参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS复合传感器模块封装设计与电、热特性分析技术平台。  具体来讲，我们将搭建高频特性和热特性表征系统， 通过对SiP封装结构进行仿真分析和测试表征，建立寄生参数分析方法和电热效应分析方法；在此基础上开展高频寄生参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS SiP系统封装设计与电、热特性分析技术平台，具体技术路线如图2所示。     4. 需要解决的技术难点：  1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图3给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。  该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图4给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。  图5给出了我们集成复合芯片的结构设计。如图5（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图5（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。  3） 在TPMS传感器芯片封测中，与其它芯片一起封装前对传感器芯片的Knows Good Die（KGD）廉价高效率自动化评估和初步测试技术是最后一个低成本大批量产品化成功的关键技术。  采用用户企业正在该汽车整车厂进行TPMS安装业务的模块，将国产化传感器初步样品经过原理性封测并在系统上进行初步接口联调，已经表明了实现传感器芯片的国产化产品应用的可行性。图6为安装我们初步样品的TPMS模块和系统照片。
6500V超高压大功率IGBT芯片研发的课题研究的总目标和创新点？		1、开展本课题研究的必要性：  在全球气候变暖的背景下，“低碳经济”是全球热点，也成为未来中国新的发展战略取向。IGBT器件应用技术是公认的实现全球能效和二氧化碳减排目标的最佳综合性方法之一。IGBT是新型电力半导体器件具有代表性的平台器件，电力电子技术通过IGBT对电能进行变换及控制，节能效果可达10%-40%。  在国家一系列政策支持和推动下，近年来我国IGBT器件的市场需求迅速增长，应用领域不断扩大，产业化所需的各项条件逐渐具备，如下图所示,中国IGBT产业的雏形已经形成。  图1：中国IGBT产业分布图  在家科技部、发改委、工信部等部门的产业专项引导下，中国IGBT产业近几年得到了迅速发展，部分企业已经掌握了1200V平面/沟槽型IGBT器件的核心技术，并且已经成功进入电磁炉等消费类市场。但对于1700V及以上应用于工业领域的IGBT器件，国内目前仍没有明显突破，市场被欧美日等外资企业所垄断，主要是Infineon、ABB、Mitsubishi等。  近年以来我国也创建了一些开发高压IGBT芯片的企业，但由于在技术积淀、人才储备以及设备等各方面的问题，我国整体的工业级高压IGBT产品研发还处于起步阶段。从工信部的《我国IGBT器件产业化发展路线图》也可以发现，十二五期间，我国将重点展开3300V、6500V高压IGBT研究开发工作。因此本项目的及时开展是非常有必要的。  图2：我国IGBT产业如发展路线图  2、实施本课题的战略意义及研发单位的优势：  1)6500V超高压IGBT芯片研发战略意义重大：  本项目所开发的6500V超高电压大功率IGBT芯片属于国内空白产品,目前市场被欧美日等外资企业所垄断。且这类芯片主要应用于轨道牵引、智能电网、风力发电、电动汽车以及应用于冶金、矿山、UPS、石油化工、机床、电梯等行业的高压变频器等重要领域，从保障国家重要民生战略安全，填补大功率研发和生产空白，提高大功率器件整体制造应用水平，促进国家节能减排等方面考虑，发展超高电压大功率IGBT/FRD芯片具有重要的战略意义。  2)  北车永电的优势和基础：  本项目申请单位上海北车永电电子科技有限公司，是由中国北车集团与上海卓骋电子于2010年12月合资成立，是国内目前唯一专注于高压IGBT/FRD芯片开发的企业。公司研发团队具备在高压IGBT/FRD器件研发和模块封装测试等环节的实际经验，目前已经获得3300V IGBT/FRD合格芯片，在国内高压IGBT领域，公司处于绝对领先地位。具有以下几个方面的优势：  图3：北车永电是国内唯一专注于高压IGBT芯片研发的设计企业  （1）成功开发出具有自主知识产权的3300V大功率IGBT/FRD芯片  目前上海北车永电在3300V IGBT/FRD芯片的研发上已经取得重大成功。单芯片基本静态和动态特性经国内其他单位测试确认达到国际同类产品相当水平，目前已进行大功率模块封装，进入模块化测试验证阶段。  公司研发团队曾主导研发铁道部226项目（中国高速列车关键技术研究及装备研制）中的“IGBT新技术研究”，拥有丰富的IGBT开发经验。  目前公司高压IGBT芯片研发项目，已经申请3项IGBT芯片方面的发明专利和3个布图登记。  专利申请号或专利号：  201010204924.5,  201010142509.1, 201010204916.0  布图登记申请号：  11500162.X， 11500163.8， 11500161.1  （2）已建立基础研发平台  上海北车永电已具备大功率IGBT芯片制造工艺平台。与国内知名的半导体代工企业上海先进半导体制造合作开发了大功率IGBT芯片的制造工艺平台，开发出了一整套正面和背面工艺流程，以及所需的多个特殊工艺步骤菜单。使国内具备了制造此类器件的生产能力，为将来持续改进与大量生产做好了工艺准备。  （3）已初步建立起具有保障的产业链平台  通过上下游企业合作，上海北车永电已经建立起产品大规模量产的产业链平台。在衬底材料方面，上海北车永电已与国际上主要功率半导体硅片供应商（Topsil,SEH）建立良好的合作关系，保证了原材料的供应。  在硅片的代工方面，上海北车永电与上海先进半导体公司在硅片加工方面建立了密切的关系，保证了产品开发进度与未来的量产能力。  在模块的封装环节，目前上海北车永电已和北车集团下的兄弟公司西安永电等积极配合，西安永电将为3300V IGBT/FRD芯片进行模块化封装，并协助完成产品验证和应用验证工作，将确保最终产品质量与推广。  （4）拥有北车集团的强大的市场需求作保障  在市场与应用方面，北车集团是国内超高压IGBT芯片的最大使用者之一，不但在轨道交通领域，而且在风力发电，船舶驱动，冶金、矿山设备领域都具有很好的市场保障，这也是我们相比于其他国内竞争者的主要优势之一。  3、本项目研发总目标及主要研究内容和创新点：  针对机车牵引，智能电网、船舶驱动、风力发电等市场应用需求，本研究课题是：对6500V 超高压IGBT/FRD进行自主研发与开发，形成具有自主知识产权的6500V 超高压IGBT芯片的设计方案和具有自主知识产权的工艺技术，为实现产业化奠定基础。  本研究课题实施过程中所要解决的关键研究内容及创新点主要有：  （1）场截止技术（Field Stop）  IGBT工艺的技术发展路线如下图4所示，场截止技术是IGBT器件最近几年发展的最新技术。目前世界上能够成熟生产6500V IGBT的仅有三家公司，Infineon、ABB和三菱。我们把场截止技术作为本研究课题的一个重要研究方向。  图4： IGBT工艺技术发展路线  IGBT的背面结构是一个PN结，根据其结构，可以把IGBT可分为三类，如图5所示：穿通型（Punch Through, PT）、非穿通型（Non-Punch Through, NPT）和场截止型（Field Stop, FS）。有些公司也将FS型称为轻穿通型（LPT）和软穿通型（SPT）。  穿通型IGBT由于采用较薄的漂移区厚度，因此具有导通压降低（Vcesat）的优点，但是由于其发射效率过高，从而导致瞬态开关性能不佳，开关功耗过大等缺点。  非穿通型IGBT作为穿通型IGBT的下一代技术，通过使用透明电极技术，精确控制IGBT芯片背面的注入效率，使得IGBT的瞬态性能大大改善，但是由于其使用的漂移区的厚度较厚，导通压降又会比较高。  场截止型IGBT结合了前两种技术的优点，既使用较薄的漂移区厚度，背面结构又使用透明电极来精确控制发射效率，从而使得静态，瞬态性能都得到大大的提高。本技术方案即采用国际上领先的场截止型FS IGBT。  图5：IGBT芯片技术比较  场截止型IGBT虽然比穿通型IGBT以及非穿通型IGBT具有性能上的优势，但是其设计难度以及工艺难度都更具挑战性。现今已发表的6500V IGBT相关论文都没有公开场截止型形成的细节技术。我们针对于场截止型的设计以及工艺，根据自身经验，做了大量研究，提出了自己的技术方案，并且已经申请专利。  A)设计方面研究  从设计角度来说，场截止的设计必须同时考虑四个因素：目标应用，器件特性要求，场截止结构，以及加工工艺可行性。这四个因素互相关联，又互相制约，在设计过程中必须对此四个因素深入了解，通盘考虑。  不同的目标应用，对器件特性需求不同。例如，不同应用对器件的开关速度要求不同，器件开关速度设计快又势必影响到器件的导通功耗以及引发开关时的电压震荡问题。因此对器件特性需求不明确，会对器件设计以及工艺设计带来很大困难。本项目以国产高铁中的逆变器为目标应用。同业界其它公司相比，本公司依托于北车集团，同北车永济电机有密切的合作开发机车用IGBT模块的经验，因此无论在了解目标应用对器件特性的需求方面，还是IGBT芯片在实际应用中的评估都具有得天独厚的优势。  IGBT场截止结构参数的设计，选取既会影响器件特性又会影响工艺可行性。下图为场截止结构的参数设计，选取同器件特性以及工艺要求的一些关系。  图6：IGBT 静态特性和器件结构/工艺参数关系  场截止结构主要是由芯片底层表面的一个P型发射层和其上方一个较宽的轻掺杂的N型缓冲层组成。在设计时，将N型缓冲层的节深加深，可以帮助降低漏电流，提高击穿电压，降低二次击穿效应，从而改善器件性能，但是这就要求提高工艺时的退火温度以及退火时间，从而增加了工艺的难度。例如超过1200度的退火温度会给芯片加工厂带来工艺上的困难。因此，在设计时，必须同时考虑器件特性的需求以及国内芯片代工厂的实际能力。  N型缓冲层的掺杂浓度则对器件的静态性能，瞬态性能均有非常大的影响：N型缓冲层的浓度增加，可以帮助提高击穿电压，但是掺杂浓度过高时，背面发射效率降低，使得导通压降提高，瞬态导通功耗增大，导通压降的正温度系数变差。如何选择最优的掺杂浓度，就需要非常明确应用时对器件的要求如何，这就要求芯片设计者必须同应用厂商具有紧密和合作关系。  背面P型发射层的设计同样非常具有挑战性。为了改善IGBT的瞬态开关性能，场截止结构通常采用透明电极结构。透明电极结构主要特点为P型发射层浓度淡，节深浅，从而降低IGBT芯片背面的发射效率，使得导通时漂移区少子分布更加均匀，最终减小IGBT尾电流以及IGBT关断时间。但是，P型发射层的浓度过低会导致IGBT芯片背面的金属和半导体之间的接触电阻偏大，从而引起导通压降增大以及开关功耗增大。因此，如何选取最优的P型发射层的浓度以及如何选取背面金属的材料为开发IGBT工艺的一个难题。而本公司之前通过3300V 非穿通型IGBT的开发，已在此方面积累丰富经验，成功开发出了具有低发射效率以及低接触电阻的透明电极。我们在非穿通型IGBT透明电极方面经验，可以很好的应用的场截止技术中来。  B）工艺方面研究方向  国内的芯片代工厂商目前在形成N型缓冲层以及P型发射层方面均无成熟经验。因此这两方面工艺的研究也是本课题的主要研究方向之一。  为在衬底背面形成N型缓冲层，国际上有在正面工艺结束后采用H或He等高能离子注入和退火形成N掺型缓冲层。然而目前国内无适合IGBT量产需要的注H或He高能加速器设备及相应的工艺条件。对此，我们在形成N型缓冲层方面提出了相关技术有器件仿真技术、正面保护技术、高温扩散技术，其部分技术已向国家专利局提出相关专利申请。  我们通过同国内芯片代工厂合作，已经成功形成20-30um左右的N型缓冲层。我们采用此工艺方案的测试芯片显示其击穿电压在6500V以上，这表明我们的N型缓冲层在场截止方面已经成功的达到其目标。  P型发射层制造对于国内的芯片代工厂同样属于非传统工艺。芯片代工厂通常不在生产线上对芯片进行背面注入，而且传统的注入后激活退火会使得IGBT芯片的背面发射效率过高。而在金属化后对芯片背面进行注入，退火温度又受限于金属的熔点，不能过高，因此有注入激活效率过低，背面金属和半导体接触电阻过大的风险。我们根据自身在3300V非穿通型IGBT方面的经验，通过同背面工艺代工厂合作，开发一套工艺既可以降低接触电阻，又可以将IGBT的背面发射效率控制在理想值的范围内。  和传统的场截止技术相比，本工艺方案同国内典型的半导体集成电路产线的兼容性更好，成本更低。这一技术解决了6500V IGBT芯片纵向击穿的场截止技术在国内产线实施的瓶颈问题。  C)优势及创新点小结  综上所述，场截止结构的设计在国际上属于领先技术，而场截止结构的设计需要考虑到最终应用对器件特性的需求，场截止结构对器件特性的影响以及对加工工艺的要求。而本公司在此方面具有以下优势：  a)依托北车集团，同应用厂商具有紧密和合作开发经验。  b)对6500V IGBT目标应用需求，场截止结构参数设计，器件特性，以及工艺设计之间的关系理解深刻。并且对其设计难点以及工艺难点均已提出解决方案。  c)已经成功的开发了N型缓冲层的制造工艺，并且已通过测试芯片来验证击穿电压为6500V以上。  d)已有成功的开发非穿通型的透明电极工艺经验，并且该技术可以应用到场截止技术上来。  （2）终端保护环设计  场终止技术使芯片的纵向反向击穿达到6500V以上，芯片的横向击穿需要通过终端保护环的设计实现。终端保护环设计在IGBT设计中具有至关重要的作用。终端保护环的设计主要需要考虑两方面因素：一，终端保护环的面积，二，终端保护环的电压稳定性。  对于6500V以上的超高压IGBT芯片来说，终端保护环的面积通常需要占到整个芯片面积的一半以上。因此终端保护环面积的增加会导致芯片面积增大，从而致使芯片制造成本提高，芯片加工的良品率降低。因此如何将终端保护环面积降到最低是国际上研究IGBT设计的热点之一。  常见的终端保护环包括场限环(field limiting ring)，节终端延长结构(junction termination extension)，场板保护环(field plate guard ring)，场限环加场板等。场限环虽然工艺简单，但是占用面积大，而且抗表面电荷能力差，不适合用于超高压的终端保护环。节终端延长结构占用面积小，但是其抗表面电荷能力差。而场限环加场板结构占用面积较小，抗表面电荷能力强，但是由于其结构复杂，设计参数繁多，因此其工艺设计以及结构设计都更具挑战性。  我们采用了场环加场板的复合场板技术，并且采用N型场环与P型场环配合使用，这种设计可以减少环的数量和环的尺寸，从而大大减少了终端保护环区域的面积，使有效芯片区面积增加。在此终端保护环的结构中，P型环的主要目的是分散IGBT芯片主结(main junction)处的电场分布，使得横向电势能够分布在较大的面积内，从而使得电场分布均匀，而场板的主要作用则是减少环的数目，使用更少的环数即可将电场分布均匀，使得终端保护环面积减小，N型环的主要作用是提高环与环之间可承受的电势差，从而进一步减小终端保护环所占用的面积。  图7：TCAD数据：终端保护结构的前三个保护环结构图  图8：6500V终端保护环仿真的电势分布  从图8 6500V终端保护环仿真的电势分布，可以看出，6500V被几乎均匀地吸收在720um深的体硅和1900um宽的保护环范围内。  为了得到最优设计，需要对终端保护环相关的十几个结构参数以及它们之间的组合进行设计，优化。这些参数包括：P型场环的分布以及宽度，P型环的掺杂浓度，P型环的深度， N型场环的分布以及宽度，N型环的掺杂浓度，N型环的深度，多晶硅场板的分布以及长度，金属场板的分布以及长度，场板介质层的厚度，以及P型环，N型环和场板之间的相对位置等。我们通过理论分析加仿真的方式，设计出终端保护环结构，其仿真结果如上图所示，6500V电势差被几乎均匀地分布在720um深的体硅和1900um宽的保护环范围内。而且，我们已经成功流片出了击穿电压在6500V以上的测试芯片。  最近几年，超高电压IGBT芯片的击穿电压随时间蠕变现象广泛报道，成为超高压IGBT技术的难题之一。业界普遍认为，击穿电压随时间的蠕变的原因是由于芯片的表面电荷以及体内电荷引起的。引起电压蠕变的电荷即可能是生长氧化层时的缺陷产生的，也可能是淀积氮化物钝化层时的Si-H键引起的，还可能是加工过程中的表面电荷引起的。而超高压6500V IGBT由于采用了高电阻率的衬底，其对电荷的影响尤为敏感，因此更容易发生击穿电压蠕变的现象。本公司根据之前开发3300V 非穿通型IGBT的经验，在芯片版图设计方面，对场板结构进行优化，使得终端保护环对表面电荷的屏蔽能力增强，在工艺方面，通过开发非常规的低温退火去除电荷，从而消除击穿电压的蠕变性。  综上所述，本项目的终端保护环结构采用场限环加场板结构，和其它终端保护环相比，此结构性能更优，但是设计和工艺的难度较大，本公司在克服设计以及工艺难题方面，有以下优势：  a) 已经通过理论分析加模拟仿真，对终端保护环的众多参数进行优化，仿真结果显示击穿电压在6500V以上。  b) 以及完成测试芯片流片，流片结果显示测试芯片击穿电压在6500V以上。  c) 之前已有对电压随时间蠕变性改善的经验，其经验可用到6500V 终端保护环上。  （3）6500V平面场截止型IGBT以及FRD芯片工艺平台建立  近几年中国的IGBT产业得到迅速发展，但目前仍主要集中于1200V及以下平面型/沟槽型IGBT的开发，对于超过1700V应用于工业领域的IGBT器件，国内目前还没有明显突破。针对该问题，我们寻求与国内现有的前后段生产线支持，开发整合超高压IGBT以及FRD芯片全套工艺平台。  本项目在研究国内外IGBT器件发展的基础上，与上海先进半导体制造公司合作，率先在国内开发6500V平面场截止型（Field Stop）IGBT及配套FRD芯片。6500V IGBT和FRD的工艺制造流程的开发属于本项目的重点研究内容，如下是开发的6500V IGBT芯片的主要工艺步骤。  FS：用于在硅片背面形成20~30um的场终止层，以保证Vces达到6500V。  PR：形成P型环，以降低表面电场，PR注入杂质的热推进过程中形成第一层场氧化层，用于场板保护。  NR：与PR配合使用，通过横向尺寸变化，形成横向变掺杂分布，进一步提高保护环的抗击穿能力。NR注入杂质的热推进过程中形成第二层场氧化层，用作场板。  OD：通过OD光刻，刻蚀，在保护环和元胞区域留下需要的场氧。  Poly：形成多晶栅、栅布线以及多晶场板。  PSG：4.5um厚的磷硅玻璃，用于抬高金属场板，进一步降低表面电场。  CO：接触通孔，在ILD（inter layer dielectric）的介质层刻蚀后，进一步刻蚀形成约0.3um的硅槽，用于降低latch up效应。  IN：3.2um厚的金属布线。  CB：在芯片表面形成保护层，通过光刻，刻蚀打开栅极、源极引线窗口。  Backside process：  正面加工完成后的硅片背面残留层去除，背面注入，背金等。  图9：6500V IGBT芯片开发主要工艺步骤  综上所述，IGBT的工艺同传统的逻辑芯片工艺，存储芯片工艺以及BCD工艺均有很大不同，目前国内尚没有制造6500V IGBT/FRD成熟的工艺平台。其难点包括：使用超高电阻率的FZ衬底，背面场截止层形成技术，小角度的场氧刻蚀技术，低应力的厚PSG介质层淀积技术，晶圆工艺中翘曲度控制，耐高温聚酰亚胺(polyimide)技术，背面注入以及低温退火技术，背面金属化技术。因此，本项目的成功将帮助国内的6500V平面场截止型IGBT以及FRD芯片工艺平台建立。  （4）功率ＩＧＢＴ芯片测试平台建立      超高压IGBT的测试不同于传统的芯片测试，其不同点主要体现在：  a) 测试要求具有大电压（7500V以上）以及大电流(100A级别)；  b) 由于是高压测试，因此芯片测试时，会发生空气打火；  c) 业界尚没有完善的可靠性评估方案；  d) 对测试环境安全要求严格，否则容易发生人身危险。  针对国内现有的生产线并不具备现成的超高压IGBT测试平台的现状，目前上海北车永电公司已经具备了部分的测试能力，包括静态测试仪，高压探针台和简易型动态测试仪，高温反偏测试设备等，并且通过以往的IGBT产品开发过程中，对于如何解决空气打火问题，可靠性评估，保证测试环境安全，形成自己的方案。  本项目完成后，项目单位将进一步增强测试能力，建成可测试耐压超过6500V的 IGBT/FRD电性及可靠性的测试平台。  图10：目前上海北车永电公司主要的高压测试设备
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题研究的总目标和创新点？		1．课题研究的总目标  研发出适合在标准半导体生产线兼容规模生产的新型汽车胎压智能检测系统（TPMS）用复合（压力+加速度）传感器集成芯片产品化技术，完成具有高性价比市场竞争优势的双敏感结构单片集成结构设计和工艺研发，传感器芯片技术指标达到国际主流先进产品的水平。将创新技术固化在标准半导体生产线上实现工艺兼容的规模化传感器芯片加工生产能力。通过开发传感器芯片的封测技术来实现与用户TPMS功能模块的接口和可应用化。最终实现TPMS传感器芯片的产品化应用。  2. 创新点  1) 开发出具有自主知识产权的创新芯片集成技术， 实现TPMS用双敏感单元在单个硅片上的超微小化集成，在指标达到国际先进主流产品水平的同时实现更高的性价比；  2) 该传感器芯片将摒弃传统的芯片双面MEMS加工技术，而用一种创新的单硅片单面微加工技术来实现与半导体生产线规模化加工模式的兼容性，进而实现低成本和高规模化生产能力；  3) 预期实现与市场已有的TPMS模块具有友好接口能力的芯片产品封测技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，也在结合汽车电子模块企业实现商品化应用之外提供一条直接销售传感芯片的商业化模式。  3. 主要研究内容：  1）TPMS传感器芯片结构设计与工艺开发技术  （a）研究基于单硅片的TPMS复合敏感功能芯片集成结构设计技术。为了能在一个硅片上实现压力和加速度两种敏感结构的集成，我们采用一般用于制作双极型IC的硅片来构建压力传感器敏感薄膜和加速度敏感悬臂梁—质量块微机械敏感结构。所有微机械敏感结构加工和半导体压阻敏感元件的加工都从硅片的正面进行。为了与半导体压阻杂质掺杂等高温工艺相兼容，微机械加工采用接近室温的干法trench刻蚀结合TMAH各向异性湿法横向腐蚀（lateral under-etch）的方法从硅片正面进行，过程中利用钝化层覆盖压阻部分进行保护。在完成了微机械结构free-standing释放之后对原来微小的腐蚀用微孔进行真空trench-refilling封口，可以形成参考压力为真空的轮胎绝对压力参考腔和加速度主体基础结构。在完成了金属薄膜化和电子互联工艺后，采用干法刻蚀形成加速度敏感悬臂梁—质量快结构。这样的芯片结构与传统的采用双面微机械加工以及芯片键合的技术相比，可以减小芯片的尺寸并节省双面加工和键合复杂工艺带来的成本，因此可以显著提升芯片的性价比。这样的工艺制作的压力传感器敏感膜片呈对称多边形结构，需要对压力作用下的微机械挠动和产生应力的最佳敏感位置和压阻器件的定位进行分析、模拟和精确设计。  （b）研究TPMS复合敏感器件的技术指标优化技术。采用单面微机械加工技术带来了一个问题：与压力传感器敏感膜和加速度敏感悬臂梁同时形成的加速度传感器惯性质量块较薄，对提高加速度传感器的灵敏度不利。研究中拟采用在金属化互联之后利用形成的金属种子层进行高密度金属的电镀（如铜电镀，该工艺与目前IC铜互连工艺具有兼容性）来形成较大的惯性质量快，进而提升加速度传感器的灵敏度指标。  （c） 研究传感器芯片加工关键技术。为了从硅片正面形成微机械薄膜结构和其下方的空腔，需要首先用纵向刻蚀形成提供其后横向腐蚀的开口浅槽。需要研究一种分两步实施的纵向刻蚀工艺，并采用刻蚀阻挡层覆盖保护槽中较上方的部分（其深度等于要形成微机械结构的厚度），同时暴露槽的底部深度（其等于空腔的厚度）提供其后进行的横向腐蚀。因此需要研究该槽两段结构的形成技术。另外，在空腔腐蚀完成之后，需要对原有开孔和槽内部进行真空封口。要研究具有气密性的非泄漏封口材料和淀积工艺，特别是研究封口材料应力消除技术，以保证压阻敏感特性的温度稳定性。  （d） 研究复合敏感结构单片集成传感器芯片的大圆片级封盖预封装（wafer-level packaging）技术。为了保护可动加速度敏感微机械结构在后工序（如划片和封装等）中不易损坏，需要研究6-8英寸硅圆片级对准键和封帽（capping）技术。为了避免该工艺对已形成敏感器件性能的影响，需要研究在较低温度下高可靠性地进行芯片对准键合技术。  （e） 研究在标准半导体加工线上可兼容制造MEMS结构的TPMS传感器芯片技术。为了适应标准半导体芯片制造企业生产线的工艺特点，一方面需要尽量避免半导体制造中不易采用的双面光刻和高温键合等MEMS特殊工艺；另一方面需要避免对半导体工艺有害（如碱金属离子沾污）的特殊MEMS工艺。在工艺实现兼容的同时，要尽量消除因MEMS工艺改变而带来的传感器性能指标下降的问题。需要研究针对以上兼容制造方面的一系列关键技术。  4. 需要解决的技术难点：  1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图1给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。      该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图2给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。  图3给出了我们集成复合芯片的结构设计。如图3（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图3（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题研究的总目标和创新点？		本项目以开发采样精度高于16位,采样速率达100-200兆/秒的高线性度、低功耗模数转换器(ADC)芯片IP为目标,达到第四代移动通信（LTE）、雷达信号处理、高端电子测量、以及医用诊断等应用对模数转换器的性能要求，以及产业化应用的要求。重点突破深亚微米CMOS工艺下ADC芯片设计、制造和测试的技术难点。该芯片主要通过0.18 um 和65 nm CMOS低电压、小尺寸先进工艺下的设计实现，以求突破主流ADC技术在采样速率和功耗等性能上所遇到的瓶颈。完成芯片的设计、流片和封装测试流程，解决设计中的关键问题，掌握高速、高位、高精度数模转换器的低功耗结构、高效数字后台校准算法及其大规模数字电路实现、低功耗模拟电路单元、高层次建模和工艺偏差抑制、测试验证等关键技术，积累设计经验和相关技术，培养公司研发团队，弥补国内在高端通用ADC芯片方面的技术空白。  1. 研究内容  ? ADC建模和低功耗流水线架构设计  ? 流水线型ADC的数学建模  ? 架构对噪声、功耗、面积的方面的影响与折衷策略  ? 流水线级数和有效位、功耗、电容在各级间的优化分配方案  ? SHA-less结构前端采样技术研究  ? 高性能模拟电路设计  ? 高线性度、低噪声、宽带前端采样网络设计  ? 低电压条件下的高速、高增益运算放大器设计，功耗优化  ? 高速、低失调比较器设计，回踢噪声抑制  ? 低抖动片外时钟信号接收  ? 时钟占空比稳定技术  ? 低功耗、高驱动能力片内电压基准  ? 片上电源系统分配管理  ? 宽工作环境支持（工艺/电压/温度）  ? 版图布局  ? 信号和时钟输入端的寄生效应控制  ? 信号通路的差分对称版图设计，偶次非线性抑制  ? 长距离时钟走线寄生效应，屏蔽串扰和时序关系保持技术研究  ? 长距离电压基准走线对驱动能力的影响  ? 高速数字信号的长距离传输  ? 开关电路与模拟信号通路、片内偏置间的耦合抑制  ? 电源噪声的滤波和隔离  ? 自适应后台数字校准技术  ? 基于伪随机量的后台校准算法研究及改良  ? 基于伪随机量的后台校准算法的MATLAB建模  ? 基于伪随机量的后台校准算法的VERILOG实现  ? 基于伪随机量的后台校准算法FPGA实现及联调  ? 基于伪随机量的后台校准算法ASIC实现及测试  ? 高性能ADC芯片的测试和系统评估平台  ? 测试PCB板设计  ? 适用于不同输入频率段的片外匹配网络  ? 低抖动差分时钟产生、滤波和整形  ? 性能参数测试：SFDR(无散杂动态范围) , DNL（差分非线性），INL（积分非线性），SNR（信噪比），SINAD（信号噪声失真比），ENOB（有效数位）等  其中，自适应后台校准算法由本项目合作单位上海交通大学微电子所负责，其余部分由项目主要承担单位，上海信朴臻微电子有限公司负责完成。  2. 技术关键  1) 芯片总体架构     无线通信基站是高端模数转换器的重要应用场合，随着产业的高速发展，第四代(4G)无线通信系统已经逐步进入部署和运营阶段。4G（LTE）无线通信系统是多载波系统，各载波频带间的间隔很小，导致干扰信号的谐波失真和三阶互调失真非常接近有用信号，甚至可能在带内，难以滤除，同时，其信号带宽最高可达20MHz，并且使用64QAM调制实现高速信息传输，因此要求应用于4G通信基站中的ADC同时具有高采样率、高信噪比和高转换线性度的性能特点，一般要求采样率在100MSPS以上，信噪比在80dB左右，且具有中频采样的能力。在现有技术中，只有流水线结构的ADC能够同时实现上述性能，这种结构对输入信号进行分级量化，以一定的延迟换取速度与精度，在级数选择和各级间量化精度、噪声贡献，功耗分配等架构问题中有很大的自由度，且在特定性能指标要求下，不同的架构选择对面积、功耗等成本因素有较大的影响。  芯片总体架构的具体问题包括：  流水线型ADC数学建模  流水线级数选择和各级转换精度、噪声和功耗分配  子量化级余量传输函数设计  前端采样保持级和第一级量化级的合并结构研究  放大器等模拟模块的重构和复用  时序方案设计和各级时钟分配  片上电源系统的布局和智能化管理  2) 低电压条件下的核心模拟电路单元设计  高性能模拟电路设计是实现ADC芯片总体性能的关键。首先，在使用先进CMOS工艺时，较低的供电电压成为设计高性能模拟电路的主要困难，由于信号幅度受限于供电电压，实现高信噪比需要模拟电路具有低噪声性能，在高精度ADC电路中采样积分热噪声是主要噪声来源，由于其功率反比于采样电容，故为实现高信噪比，需要使用较大的采样电容，但电容增大则增加对输入网络和运算放大器驱动能力的要求，通常需要增加模拟电路的工作电流来保持电路工作速度，不利于控制功耗，因此，设计高性能核心模拟电路是本项目的主要难点之一。其次，在中频采样的应用中，采样时钟抖动会成为噪声的主要来源，需要设计低噪声时钟接收电路，将片外时钟信号整形并产生不同相位和占空比的信号控制各级中的开关，实现100fs左右的低抖动时钟接收电路具有很大的挑战性。再次，对于实现量化功能的电路来说，稳定准确的量化基准至关重要，在应用级的ADC芯片中，基准电压源及其驱动缓冲级均需做在片内，其稳定性容易受开关电路噪声的影响，如何实现较好的隔离和较高电源抑制比的电压基准电路也是电路设计中需要重点考虑的问题。  片上核心模拟电路单元包括：  高速低噪声前端采样网络  高速、低功耗运算放大器  高速，低失调，低回踢噪声比较器  低抖动非交叠时钟产生电路与占空比稳定电路  高驱动和电源抑制能力基准电压源  高频数字信号输出缓冲  3) 版图设计  由于高精度ADC通常使用差分电路结构设计，其性能对版图对称性和寄生效应极度敏感，为了有效抑制偶次阶非线性，信号通路走线须高度对称，信号与时钟输入端尽量短，以减小寄生效应，关键信号线与时钟线须进行屏蔽保护，以避免相互干扰。由于电路规模和版图面积较大，长距离电压基准和时钟信号传输可能会收到较大的线上寄生效应影响，需要仔细建模的版图布局，保证电压基准的驱动能力和时钟信号的边沿波形、时序关系。另外，采样电容阵列的匹配直接关系到转换精度，需要高度对称。  在数模混合集成电路设计中，数字电路需与模拟电路部分进行电源、地和衬底隔离，但是在模数转换电路中存在大量快速切换的开关电路，无法与模拟信号通路完全分离，即便是运算放大器，也需要通过开关电容电路来维持合适的工作点，大量开关和反相器在切换时会从电源和地中抽取或注入大量电流，由于封装时键合线电感的存在，片外电容不能产生有效的高频滤波作用，电源电压会随着时钟节奏出现纹波，影响供电稳定，因此需要大量片上电容接于电源和地之间以滤除高频抖动。为了节约芯片面积，电容在片上各电源域间的分配以及本地电源滤波对模块间干扰的抑制都将是电源版图设计的重要考量点。另外，高频数字信号在各量化级和数字电路模块间的长距离传输也是潜在的难点。  4) 数字校准算法和电路实现  在高精度模数转换器集成电路中，电路单元的非理想特性，如电容失配，放大器的有限增益和非线性特性，都会影响最终实现的转换精度。因此，高精度ADC必须采用某些校准方法来克服由工艺和电路性能缺陷引入的固定误差。  本研究项目拟采用数字后台校准方法，可简化模拟电路设计，降低功耗，提高工作速度，适用于在低电压先进工艺下实现高采样率模数转换。  其基本思路为，对ADC中模拟电路的高次非线性进行测量，然后在数字域中把高次非线性补偿掉。具体的做法是在输入端加入伪随机序列，则输出信号里就包含了伪随即序列的成分。因为伪随机序列是已知的，并且和输入的需要采样的信号是非相关的。则对输出信号使用输入的伪随机序列进行相关运算，则可以提取出ADC高次非线性的系数。这种方法的好处是是可以实时地对ADC进行调整，而不需要中断ADC的正常工作。这样，可以很好地跟踪温度、电压的变化对ADC产生的影响。  拟采用的仿真器是spectre+matlab。对于模拟电路，使用可以并行计算的spectre电路仿真器，同时，使用matlab验证数字校准算法。两者可以协同仿真，这样就可以得到ADC整体的仿真结果。  数字模块的设计：使用verilog编辑器编写数字模块的代码。并且，使用matlab和verilog仿真器进行联合仿真，以验证verilog代码的正确性。  系统整体仿真：目前，EDA软件正逐步引入多核多线程技术，原先仿真速度非常缓慢的芯片整体仿真在引入该技术后，所用的仿真时间有了极大的缩短。拟使用spectre-verilog混合仿真，对系统进行整体的功能仿真。  最后对数字部分电路使用FPGA实现，最终ASIC实现。  5) 测试板设计，测试方法研究  为使ADC芯片发挥最佳性能，须为其设计合适的应用PCB板及片外配套电路，如片外匹配网络，单端转差分变压器（balun），输入共模偏置，板上滤波电容等，PCB版图的对称性和信号间隔离抗干扰能力也会影响系统的总体性能。  3. 先进性与可行性分析  本项目拟联合信朴臻公司和上海交大微电子所的研发力量，以0.18um CMOS先进工艺为基础，吸收借鉴国外最先进ADC芯片设计技术，重点研究快速高效数字校准算法和小尺寸工艺下的高速低功耗模拟电路设计方法，实现一款高性能模数转换器，其采样率不低于100兆每秒(MSPS)、转换精度不低于16位，并以此为基础，利用65 nm CMOS工艺优势，研究实现200 MSPS采样率的可能技术方案，使芯片各项指标达到国际一流和国内领先水平，并完成流片测试和应用平台搭建。  1）技术路线  芯片采用正向Top－down的设计方法，基于Cadence公司混合信号设计环境。首先进行需求规格分析，关键技术的调研与解决：制定芯片规格，同时进行系统建模、分析与仿真，得到性能、成本与实现复杂度最优的系统方案。第二步进行模拟单元电路和数字校准算法设计：合理划分各子电路模块设计指标与性能,并优化电路设计，根据系统模型和实际电路制定校正策略并进行电路级验证。第三步是版图设计：先进行版图整体布局，然后根据电路原理图生成每个单元模块版图，完善版图并确保后仿真也能满足系统指标。第四步是芯片验证阶段。采用多芯片流片（MPW）方式验证设计，降低经济风险，设计测试PCB并制定测试方案。  2）工艺选择  高速模数转换电路传统上采用GaAs，SiGe，HBT，BiCMOS等昂贵工艺，近年来，随着CMOS工艺水平的不断进步，器件速度的不断提高，采用CMOS工艺制造的高性能ADC已经成为学术研究和民用产品中的主流。采用CMOS工艺不但降低芯片成本，保证量产能力，同时，由于在CMOS工艺下模拟电路能与大规模数字集成电路实现单芯片整合，在技术创新上可以大量利用辅助数字电路进行数模混合设计，弥补模拟电路本身的缺陷，提高整体系统的性能，这一点在设计基于数字校准技术的高速、高精度ADC时尤其关键。在国外公司发布的高速高精度ADC产品中，使用0.35um和0.18um CMOS工艺的芯片占绝大多数，此类产品采样率一般为100 MSPS 至 125 MSPS，而200 MSPS以上采样率的产品往往使用昂贵工艺。  随着CMOS工艺尺寸日渐缩小，MOS晶体管开关性能也不断提高，因此，基于先进CMOS工艺的高速、低功耗ADC成为现实选择，高性能数字校准算法研究在最近的学术刊物上出现，已成为当今ADC研究领域的热点。预计未来几年，使用先进CMOS工艺的高速、低成本ADC将会出现在ADI、LinearTech等公司的产品目录中。  基于上述技术发展趋势分析，本项目拟采用台积电(TSMC) 0.18um CMOS混合信号工艺进行芯片设计，在片内集成信号通路、时钟接收电路、电压基准与缓冲器、数字校准电路等所有关键模拟和数字电路模块，实现转换精度在16bit以上，采样率在100MSPS以上的模数转换性能，达到国内领先水平，而后，探索利用TSMC 65nm CMOS先进工艺实现更高采样率ADC所需的各项技术，如超低供电电压下高速放大器设计，信噪比提高方法，非线性误差的快速收敛校正算法及其数字电路实现等。  3）流水线构架  传统的流水线型ADC一般使用独立的前端采样保持电路，将高速变化的交流输入信号转换成时间离散的直流信号，再送到量化级中进行量化，方便了后级采样和时序设计，但由于采样保持电路没有增益，产生的噪声直接折算到输入端，且不能对后级噪声产生衰减作用，因此常常是系统噪声的主要贡献者。为了达到16位的信噪比指标(约80dB)，采样保持级和第一量化级均需要使用较大的采样电容，为了保证百兆以上的开关电容电路工作频率，运算放大器等有源电路需要消耗大量电流，这对芯片功耗和面积是一种浪费。另外，1.5比特每级的传统量化精度分配策略只适用于整体精度较低的ADC，使用在14位、16位等高精度ADC中，会影响系统噪声性能。因此，前端电路架构选择和量化精度级间分配是高速、高精度模数转换器架构设计中的主要问题。     本项目拟舍弃独立采样保持级，选择采样网络与第一量化级合并的前端结构，这种结构对采样网络匹配程度以及第一级的运算放大器、比较器性能要求较高，且增加了时序控制的复杂度，但可以降低约20%左右芯片功耗和相应的版图面积，是最近国际上模数转换领域的研究热点，是一种比较先进的前端电路结构，并且已有成功达到16位、125兆性能的样片测试报告。在量化精度分配方案上，本设计拟采用2+3+2×4+3的有效位分布，每级留0.5～1bit冗余位，在保证低噪声性能的条件下，尽量降低系统功耗，并降低后级子量化器性能要求。从已有的仿真结果中看，上述系统架构能够达到既定设计指标，并实现性能、功耗与面积之间的平衡。  4）自适应数字后台校准技术      本课题拟采用对ADC的主要误差源—余量放大器的参数进行实时校准的方式来提高ADC的性能。具体的做法是对ADC的余量放大器输入与待采样信号不相关的伪随机信号，并对余量放大器的输出信号做自相关运算，可以从运算结果中提取出余量放大器的非线性参数而不破坏原来的待采样信号，并在数字域中对余量放大器所产生的误差进行补偿。  本算法可以有效提高输出信号的SFDR，同时以上提到的数字算法大大降低了余量放大器的设计要求，却也提高了自身数字算法的实现复杂性。同时，需要进行上千万次的采样才能到达收敛精度。为了减小收敛时间，对现有算法进行改良，以求实现最短的收敛时间和最节省的硬件开支。  5）可靠性设计与版图优化  作为以产业化为目的的模数转换芯片设计，本课题拟在多个方面提高芯片的稳定性和可靠性，以达到工业化量产的要求。具体措施包括：  保证芯片能在较宽的工作环境条件下达到既定性能指标，工作电压支持1.7-2.0V输入，环境温度支持-40℃-110℃的变化并支持所有工艺角；  对所有输入输出管脚加入静电释放（ESD）保护电路；再在片内集成稳压器，为电路提供稳定的电源电压并抑制电源干扰；  开发后台自适应数字校正技术，对电容失配，运算放大器增益变化、以及电路非线性进行实时校准；  此外在芯片版图设计中，将着重优化版图布局，减小数模干扰，并对关键电路与信号实施保护措施。  6 ) 测试方案     测试平台搭建对高精度模数转换器的测试性能有较大影响，本项目测试方案拟采用低噪声信号发生器产生时钟和输入信号，经滤波器进一步滤除带外噪声，通过变压器转换成差分信号与时钟输入片内，16比特量化结果经缓冲级输出，并储存在由片内时钟控制的寄存器中，由逻辑分析仪收集数据并输入计算机，在Matlab中进行数据分析，得到信噪比（SNR）与无杂散动态范围（SFDR）等性能指标。     本测试方案需要两台高性能信号发生器，分别控制输入信号频率和时钟频率，数台标准电源以测量芯片中不同模块的功耗和系统功耗，还需要温度箱以检验芯片在不同温度下的性能变化。  项目主要技术创新点:  ? 采用改进的前端采样与量化器结构，同时实现高信噪比和低功耗的性能；  ? 研究使用65nm CMOS工艺设计低寄生效应、高线性度采样开关，使采样网络能够在高中频输入信号下保持较高的无杂散动态范围（SFDR）；  ? 优化的各级量化精度分配策略，降低芯片功耗、面积，简化后级设计复杂度；  ? 针对低电压下模拟电路性能缺陷设计的快速收敛后台数字校准算法  ? 对模拟电路的功耗、数字后台校准电路的功耗、以及模拟电路的性能和数字校准电路的精度进行精确的建模，以得到对功耗的最优化设计。  ? 快速收敛的后台数字校准算法，可以使ADC能够在冷开机状态下快速启动，对于某些特殊应用场合，具有重要意义。  ? 对数字校准算法的参数的软件可定义，可以实现校准算法的收敛时间、精度的优化设计。  ? 充分利用CMOS工艺大规模数字集成电路的计算能力，以较低的功耗与版图面积实现复杂的校准算法，降低模拟电路的设计难度，降低系统的整体成本；  ? 开发低抖动时钟接收技术，提高芯片应用于于高中频采样时的信噪比；  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题研究的总目标和创新点？		本项目拟开发一种高效数字后台校准算法，并用大规模数字电路实现，使其适用于16位精度,采样速率高于在100兆/秒的高线性度、低功耗模数转换器(ADC)芯片中的应用，积累相关算法设计经验和高速数字电路实现技术，培养学生，加强学校在相关领域的研究力量。  1. 研究内容  ? ADC建模和流水线架构的误差分析  ? 流水线型ADC的数学建模  ? 误差分析、校正策略研究  ? 自适应后台校准技术  ? 基于伪随机量的后台校准算法研究及改良  ? 基于伪随机量的后台校准算法的MATLAB建模  ? 基于伪随机量的后台校准算法的VERILOG实现  ? 基于伪随机量的后台校准算法FPGA实现及联调  ? 基于伪随机量的后台校准算法ASIC实现及测试  ? 版图布局  ? 大规模数字集成电路的综合，速度优化  2. 技术关键  在高精度模数转换器集成电路中，电路单元的非理想特性，如电容失配，放大器的有限增益和非线性特性，都会影响最终实现的转换精度。因此，高精度ADC必须采用某些校准方法来克服由工艺和电路性能缺陷引入的固定误差。  本研究项目拟采用数字后台校准方法，可简化模拟电路设计，降低功耗，提高工作速度，适用于在低电压先进工艺下实现高采样率模数转换。  其基本思路为，对ADC中模拟电路的高次非线性进行测量，然后在数字域中把高次非线性补偿掉。具体的做法是在输入端加入伪随机序列，则输出信号里就包含了伪随即序列的成分。因为伪随机序列是已知的，并且和输入的需要采样的信号是非相关的。则对输出信号使用输入的伪随机序列进行相关运算，则可以提取出ADC高次非线性的系数。这种方法的好处是是可以实时地对ADC进行调整，而不需要中断ADC的正常工作。这样，可以很好地跟踪温度、电压的变化对ADC产生的影响。  拟采用的仿真器是spectre+matlab。对于模拟电路，使用可以并行计算的spectre电路仿真器，同时，使用matlab验证数字校准算法。两者可以协同仿真，这样就可以得到ADC整体的仿真结果。  数字模块的设计：使用verilog编辑器编写数字模块的代码。并且，使用matlab和verilog仿真器进行联合仿真，以验证verilog代码的正确性。  系统整体仿真：目前，EDA软件正逐步引入多核多线程技术，原先仿真速度非常缓慢的芯片整体仿真在引入该技术后，所用的仿真时间有了极大的缩短。拟使用spectre-verilog混合仿真，对系统进行整体的功能仿真。  最后对数字部分电路使用FPGA实现，最终ASIC实现。   本课题的关键技术，是对ADC的主要误差源—余量放大器的参数进行实时校准的方式来提高ADC的性能。具体的做法是对ADC的余量放大器输入与待采样信号不相关的伪随机信号，并对余量放大器的输出信号做自相关运算，可以从运算结果中提取出余量放大器的非线性参数而不破坏原来的待采样信号，并在数字域中对余量放大器所产生的误差进行补偿。  本算法可以有效提高输出信号的SFDR，同时以上提到的数字算法大大降低了余量放大器的设计要求，却也提高了自身数字算法的实现复杂性。同时，需要进行上千万次的采样才能到达收敛精度。为了减小收敛时间，对现有算法进行改良，以求实现最短的收敛时间和最节省的硬件开支。       项目主要技术创新点:  ? 针对低电压下模拟电路性能缺陷设计的快速收敛后台校准算法  ? 对数字后台校准电路的功耗、以及模拟电路的性能和数字校准电路的精度进行精确的建模，以得到对功耗的最优化设计。  ? 快速收敛的后台校准算法，可以使ADC能够在冷开机状态下快速启动，对于某些特殊应用场合，具有重要意义。  ? 对校准算法的参数的软件可定义，可以实现校准算法的收敛时间、精度的优化设计。  ? 探索充分利用CMOS工艺大规模数字集成电路的计算能力，以较低的功耗与版图面积实现复杂的校准算法，降低模拟电路的设计难度，降低系统的整体成本；  
自主智能三轴陀螺传感系统集成芯片研究的课题研究的总目标和创新点？		1. 课题研究的总目标      自主智能三轴陀螺仪传感系统芯片可精确地同时测量所有运动物体在三个方向（X、Y、Z）的角速度，其精度高，响应速度快，不易受外界电磁干扰，目前尚无其他器件可以替代陀螺仪传感器。深迪半导体（上海）有限公司所设计的自主智能三轴陀螺仪传感系统芯片将利用科里奥利力原理来测量角速度，借助于最先进的CMOS兼容SOI-MEMS加工技术平台来实现MEMS传感器晶圆加工，其中采用了真空及密封度高的晶圆级键合封装来实现芯片内部的高真空工作环境，另外，我们设计了高性能的信号处理电路，采用传统成熟的集成电路制造工艺，实现了相当强大的信号处理能力，并提供多种接口和多种中断方式方便客户使用。  在智能陀螺传感系统集成芯片领域，发挥SOI工艺和晶圆级高真空封装实现高Q值单晶硅的特点，采用深迪半导体自主创新的基于科里奥利力原理的陀螺振子来同时感测三个方向的角加速度，设计上就能能够大大提高陀螺感应信号的强度，凭借高真空及密封度的晶圆级键合封装，有效增强陀螺振子的Q值，同时通过立体化的系统集成，缩短采集信号互联线的距离、进一步提高采集模拟信号的保真性和信噪比，降低系统芯片总功耗；之后，通过先进的片上模数转化及微处理器，实现全数字和模拟双信号输出接口，以方便不同客户及其应用。  项目第一阶段为期一年（2011年9月至2012年8月），第一阶段项目的具体目标是完成自主智能三轴陀螺仪传感系统芯片产品的开发、设计、试验加工和系统测试，达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备。对于本课题，展开以商业化应用为目标的核心问题研究和产品技术开发，第一阶段的具体目标是：面向移动通讯及智能电子个人终端应用，设计、开发和试制出自主智能三轴陀螺传感系统集成芯片，以及所匹配的CMOS兼容SOI-MEMS加工技术平台，并通过基本性能及可靠性测试。  完成项目第一阶段的任务之后，在该项目的第二年（2012年9月至2013年8月），该子课题的第二阶段任务，主要是实现第一阶段产品样品成功后的规模产业化和商业化初步成功，具体目标为：自主智能三轴陀螺传感系统集成芯片进入量产，并在2013年底实现超过10万颗的商业化销售。  2.创新点      深迪半导体（上海）有限公司是国内首家成功将实验室内的智能单轴微机械陀螺仪传感系统芯片样品发展为大规模量产产品的企业，我们在微机械陀螺仪传感器结构设计、电路设计、工艺方案、封装、自动测试设备、应用方案等方面已做出了多项创新，填补了该产品在国内的空白。基于以上丰富的产品研发经验，我们将在三轴微机械陀螺仪传感器结构设计、电路设计、工艺方案、封装、自动测试设备、应用方案等方面做出更多创新，填补多项国内空白。  （1） 在微小体积上高度集成三轴或六轴或九轴传感器芯片及其控制电路芯片。已量产的单轴MEMS陀螺仪芯片为中国最小，体积仅为5*5*1.2毫米；目前正在研发的三轴MEMS陀螺仪芯片体积仅为4*4*0.9毫米，为全球业界最小。  （2） SOI 工艺加工MEMS结构和晶圆级真空封装。经过对SOI圆片进行蚀刻加工处理，形成MEMS传感器内部的梳齿状驱动结构、感测结构、质量块结构和弹簧等复杂机械结构，进行圆片级高真空封装后，实现了高真空低阻尼的结构运动环境，这将大大提高传感器灵敏度并降低机械噪声，为设计生产出高性能的MEMS陀螺仪芯片提供了必要条件。  （3） 陀螺仪解耦结构设计与优。MEMS陀螺仪传感芯片采用了稳定可靠的三轴解耦结构设计，具备抗冲击特性；另外，进行结构设计优化以改善其温度特性；选择合适的MEMS结构厚度对于X、Y和Z三个方向的运动都比较有利，既可实现小芯片尺寸以控制成本，又能提高器件性能。  （4） 芯片级的温度补偿功能。通过内部ASIC测量电路内置温度传感器，实时补偿因外部环境温度变化而造成的漂移，对零点输出漂移进行补正和控制，实现了传感器在变化的环境温度中的高度稳定性。  （5） 超低功耗。ASIC控制电路在设计中，采用各种手段以实现产品低功耗特性，如内嵌多种中断，有效减轻用户的系统负担；内嵌缓存器，有效降低系统的功耗；数据输出率可配置，用户可根据系统要求调整，以降低芯片功耗。  （6） 应用算法集成。ASIC控制电路在设计时，将通过数字手段把各种三轴MEMS微型陀螺仪芯片的传统或创新的应用算法集成在该产品中，以缩短客户的设计开发周期，提升三轴MEMS微型陀螺仪芯片的市场竞争力。  （7） 陀螺芯片与控制／测量电路芯片的集成封装。MEMS芯片实现了晶圆级高真空封装，故MEMS传感器芯片可与ASIC控制/测量电路以传统的QFN或LGA等塑料封装方式集成于一颗器件内，具有体积小和成本低的巨大优势。  （8） 三轴陀螺仪芯片的测试平台研发。MEMS陀螺仪芯片的自动测试平台是MEMS业界的难题，没有现成的设备可供选择使用，故深迪半导体将有效利用单轴MEMS陀螺仪测试平台的研发经验来自主研发更先进的半自动三轴MEMS陀螺仪测试平台，对三轴MEMS陀螺仪集成芯片进行动态测试与性能验证，并且能够达到量产要求。在该项目进行过程中，我们将申请有关测试平台的软件设计、硬件设计和外观设计的专利以保护我们对测试平台的知识产权。  3.主要研究内容      深迪半导体所设计和开发的智能三轴陀螺传感系统芯片，主要包括MEMS陀螺仪传感芯片和ASIC处理电路芯片。深迪半导体所设计的陀螺仪传感芯片，创新地利用科里奥利力原理来测量角速度，采用创新性的三轴解耦结构设计，基于中芯国际SOI-MEMS工艺平台优化加工制成；同时，应用了先进的Ge-Al键合晶圆级真空封装工艺，以实现芯片内部的高真空工作环境。深迪自主设计和研发ASIC处理电路，采用性能稳定的电路结构和复杂的数模混合电路，完成高性能的信号处理功能，提供数字和模拟两种接口方便客户使用，采用成熟的集成电路制造工艺，进一步提升处理电路芯片的稳定性、可靠性和良率。      三轴MEMS陀螺仪的传感器芯片采用了中芯的SOI加工工艺和Al/Ge晶圆级真空键合工艺，其结构图如附图1自主三轴陀螺仪传感器器件构架示意图所示。      三轴MEMS微型陀螺仪的电路工作主要原理如下：在机械结构中，电路可以控制机械结构稳幅震荡，然后机械结构可以通过哥氏力效应将转速信号调制到谐振频率上，从特性上看类似于调幅信号。电路上首先采用电荷放大器将陀螺的位移信号转化为电压信号，再通过驱动环路控制陀螺结构稳幅谐振，使得机械结构谐振在增益最大的谐振频率上。同时，谐振产生的时钟信号可以用来对感应信号进行解调。解调之后的模拟信号转换成数字信号，再通过数字信号处理的方式实现各种功能，包括中断，缓存，以及自动归零等等，参考电路系统框图（附图2：自主三轴陀螺仪传感器读出电路系统框架图）。      智能三轴陀螺传感系统芯片的系统后封装，也具有一定挑战性。由于传统IC电路多采用塑封，而传感系统产品多用陶瓷或金属等封装，其过高的成本无法应用在消费电子产品上，故我们将采用传统塑封来包封出最终产品。塑封中各种热膨胀系数不同的封装材料会对智能三轴陀螺传感系统芯片有很大影响，其热应力较大，将导致温度特性变差，可靠性也会降低。我们在产品研发阶段会通过封装技术的改善来解决以上问题。      目前市场上还没有专门针对三轴MEMS陀螺仪芯片的测试机台，都需要根据客户需求进行定制，并且目前只有国外设备公司有能力定制该机台，但是价格相当昂贵，并且不能根据量产时实际的需求变化进行灵活修改。我们将在该项目期间深入研发并完善三轴MEMS陀螺仪传感器的测试技术，稳定测试平台，提升量产测试效率，并建立中央数据分析控制系统对量产测试机台进行管控。测试机台的最终研发成功将意味着MEMS产品线的完成，从芯片设计、封装到量产测试，是实现产品商业化量产的前提条件。      深迪半导体（上海）有限公司曾获得国家科技型中小企业技术创新基金无偿资助，已开发完成的单轴MEMS陀螺仪传感器芯片参与了2010年世博会未来馆的展出。在“十二五”期间，深迪半导体将坚持不懈努力研发中国独家且世界领先的智能三轴陀螺传感系统芯片，并在此基础上继续研发六轴IMU（三轴陀螺仪传感器+三轴加速度计）和九轴IMU（三轴陀螺仪传感器+三轴加速度计+三轴地磁仪）传感系统芯片，竭尽全力使中国的智能传感器事业长期持续地保持世界领先的地位。  4.所需用解决的技术难点  深迪半导体（上海）有限公司正在自主研发的智能三轴陀螺仪传感系统芯片为国内首创产品，是微机械传感器众多产品中比较有难度的产品，其消费级产品的供应商主要是意法半导体（意大利）和应美盛（美国）。智能三轴陀螺仪传感系统芯片的研发生产难点主要分布于三轴微机械陀螺仪传感器结构设计、处理电路/接口电路设计、工艺方案、产品封装技术、自动测试设备、应用方案等方面，我们将吸取单轴陀螺仪传感器芯片研发与生产中的经验，努力克服如下难点。  （1） 智能三轴陀螺仪传感系统芯片中包括三轴MEMS陀螺仪芯片主要包括MEMS陀螺仪传感芯片和ASIC处理电路芯片，其中MEMS传感器芯片要包括同时感应三个轴向角速度的机械结构，其机械机构与运动模态远远比Z轴单轴结构复杂，需要结构能降低各轴向间的耦合，同时要提高结构抗震性和温度特性以及鲁棒性，使得结构能容忍封装压力及恶劣的工作环境。这些都是急需突破的三轴微机械陀螺仪传感器结构设计难题。  （2） 三轴微机械陀螺仪传感器的设计原理中存在面外运动，故必须使用底电极进行驱动或感应，此运动模态会造成其空气阻尼很高因而质量因子非常低。为了提升器件的高灵敏度特性，高真空的晶圆级键合是至关重要的工艺步骤，也是工艺过程中的难点。中芯国际的SOI MEMS结构加工工艺和Al/Ge晶圆级真空键合，将可以同时满足以上三轴微机械陀螺仪传感器的各种设计需求。  （3） 智能三轴陀螺仪传感系统芯片内部的ASIC控制电路芯片必须具有较低功耗和强大的内嵌ARM处理器电路，来满足不同的应用需求。电路芯片还必须提供数字和模拟两种接口，方便客户的产品开发。另外，ASIC电路必须具有复杂的处理功能，以保证产品应用时需要较少的片外元件，在提供高性能电路的同时也降低客户的生产成本，提高客户的产品竞争力。  （4） 智能三轴陀螺仪传感系统芯片的产品功能设计中，将注意各种细节设计以便于协助客户完成低成本和高性能的系统设计，如内嵌多种中断，有效减轻用户的系统负担；内嵌缓存器，有效降低系统的功耗；量程可选择，满足多场合用途；内置自动归零功能；内部滤波器可配置，用户可根据需要调整；数据输出率可配置，用户可根据系统要求调整，以降低芯片功耗。  （5） 市场上还没有专门针对智能三轴陀螺仪传感系统芯片的量产测试机台，都需要根据客户需求进行定制，并且目前只有国外设备公司有能力定制该机台，但是价格相当昂贵，并且不能根据量产时实际的需求变化进行灵活修改。我们将在该项目期间深入研发并完善智能三轴陀螺仪传感系统芯片的测试技术，稳定测试平台，提升量产测试效率，并建立中央数据分析控制系统对量产测试机台进行管控。量产测试设备是智能三轴陀螺仪传感系统芯片能够大规模商业量产不可缺少的前提条件。  （6） 进一步开发降低成本的微机械传感器圆片制造工艺，持续稳定该工艺以发展为量产工艺，并将成品率发展到98%左右。  （7） 开发电子消费类应用市场的同时，我们必须看准智能陀螺仪传感系统芯片在汽车ESP模块中的巨大应用市场,这就要求智能陀螺仪传感系统芯片必须达到汽车质量标准，并要求开发首款车用ESP模块时要突破ESP和ECU结合的瓶颈。  
汽车车身控制器（BCM）专用高压芯片的研究的项目实施目标？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的项目实施目标？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的项目实施目标？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的项目实施目标？		
12bits高速ADC IP核的验证和标准化的项目实施目标？		
高端双界面智能卡关键技术研究与产品实现的项目实施目标？		
四合一全高清数字电视一体机图像处理SOC的项目实施目标？		
面向移动多媒体计算平台的图形加速处理器开发的项目实施目标？		
用于LCD TV背光的高亮度LED驱动集成电路研究的项目实施目标？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的项目实施目标？		
高性能双界面CPU卡安全芯片的项目实施目标？		
汽车车身控制器（BCM）专用高压芯片的技术研究的项目实施目标？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的项目实施目标？		
12bits高速ADC IP核技术研发的项目实施目标？		
TD-LTE/TD-SCDMA双模加速固核的研发的项目实施目标？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的项目实施目标？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的项目实施目标？		
车身控制器专用高压芯片的设计的项目实施目标？		
12bits高速ADC IP核技术攻关的项目实施目标？		
支持国密算法的移动存储控制SoC芯片研制及应用的项目实施目标？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的项目实施目标？		
65nm 12bit高性能ADC电路技术研究的项目实施目标？		
65nm 12bit高性能ADC IP核产业化技术攻关的项目实施目标？		
CMMB移动电视单芯片SoC接收系统解决方案的项目实施目标？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的项目实施目标？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的项目实施目标？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的项目实施目标？		
65nm 12bit高性能ADC IP核产业化研究的项目实施目标？		
万兆(10G)以太网无源光网络接入控制芯片的项目实施目标？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的项目实施目标？		
高性能模数数模转换器测试技术研究的项目实施目标？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的项目实施目标？		
手机移动支付核心SoC芯片的项目实施目标？		
千兆赫兹低功耗运算放大器芯片的项目实施目标？		
用于汽车电子燃油喷射系统的高精度运算放大器的项目实施目标？		
用于高端服务器内存模组的寄存器缓冲芯片的项目实施目标？		
TD-LTE终端射频功率放大器芯片研究的项目实施目标？		
高频微波、毫米波宽带放大器的项目实施目标？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的项目实施目标？		
基于先进时空域去噪算法的视频图像处理器开发的项目实施目标？		
60GHz超高速通信T/R芯片技术研究的项目实施目标？		
60GHz超高速通信系统射频前端频率综合器电路研究的项目实施目标？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的项目实施目标？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的项目实施目标？		
高速高精度模数转换器（ADC）性能测试技术研发的项目实施目标？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的项目实施目标？		
60GHz超高速通信射频前端芯片技术研究的项目实施目标？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的项目实施目标？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的项目实施目标？		
软件无线电台应用的SoC芯片的项目实施目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的项目实施目标？		
芯片级电路快速并行测试技术研究的项目实施目标？		
集成OFDM电力线载波技术的智能电表SOC芯片的项目实施目标？		在二年内，完成基于0.18um CMOS工艺的智能电表SOC芯片。
芯片安全防护技术研究及卡SoC芯片开发的项目实施目标？		
TPMS传感器芯片产品化规模制造技术的项目实施目标？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的项目实施目标？		
自主智能三轴加速度传感系统集成芯片研究的项目实施目标？		
面向物联网智能传感芯片技术研究的项目实施目标？		
TPMS复合传感器芯片SiP封装技术研究的项目实施目标？		
自主智能压力复合传感系统集成芯片研究的项目实施目标？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的项目实施目标？		
6500V超高压大功率IGBT芯片研发的项目实施目标？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的项目实施目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的项目实施目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的项目实施目标？		
自主智能三轴陀螺传感系统集成芯片研究的项目实施目标？		
汽车车身控制器（BCM）专用高压芯片的研究的研发单位的优势？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的研发单位的优势？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的研发单位的优势？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的研发单位的优势？		
12bits高速ADC IP核的验证和标准化的研发单位的优势？		
高端双界面智能卡关键技术研究与产品实现的研发单位的优势？		
四合一全高清数字电视一体机图像处理SOC的研发单位的优势？		
面向移动多媒体计算平台的图形加速处理器开发的研发单位的优势？		
用于LCD TV背光的高亮度LED驱动集成电路研究的研发单位的优势？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的研发单位的优势？		
高性能双界面CPU卡安全芯片的研发单位的优势？		
汽车车身控制器（BCM）专用高压芯片的技术研究的研发单位的优势？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的研发单位的优势？		
12bits高速ADC IP核技术研发的研发单位的优势？		
TD-LTE/TD-SCDMA双模加速固核的研发的研发单位的优势？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的研发单位的优势？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的研发单位的优势？		
车身控制器专用高压芯片的设计的研发单位的优势？		
12bits高速ADC IP核技术攻关的研发单位的优势？		
支持国密算法的移动存储控制SoC芯片研制及应用的研发单位的优势？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的研发单位的优势？		
65nm 12bit高性能ADC电路技术研究的研发单位的优势？		
65nm 12bit高性能ADC IP核产业化技术攻关的研发单位的优势？		
CMMB移动电视单芯片SoC接收系统解决方案的研发单位的优势？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的研发单位的优势？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的研发单位的优势？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的研发单位的优势？		
65nm 12bit高性能ADC IP核产业化研究的研发单位的优势？		
万兆(10G)以太网无源光网络接入控制芯片的研发单位的优势？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的研发单位的优势？		
高性能模数数模转换器测试技术研究的研发单位的优势？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的研发单位的优势？		
手机移动支付核心SoC芯片的研发单位的优势？		
千兆赫兹低功耗运算放大器芯片的研发单位的优势？		
用于汽车电子燃油喷射系统的高精度运算放大器的研发单位的优势？		
用于高端服务器内存模组的寄存器缓冲芯片的研发单位的优势？		
TD-LTE终端射频功率放大器芯片研究的研发单位的优势？		
高频微波、毫米波宽带放大器的研发单位的优势？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的研发单位的优势？		
基于先进时空域去噪算法的视频图像处理器开发的研发单位的优势？		
60GHz超高速通信T/R芯片技术研究的研发单位的优势？		
60GHz超高速通信系统射频前端频率综合器电路研究的研发单位的优势？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的研发单位的优势？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的研发单位的优势？		
高速高精度模数转换器（ADC）性能测试技术研发的研发单位的优势？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的研发单位的优势？		
60GHz超高速通信射频前端芯片技术研究的研发单位的优势？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的研发单位的优势？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的研发单位的优势？		
软件无线电台应用的SoC芯片的研发单位的优势？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研发单位的优势？		
芯片级电路快速并行测试技术研究的研发单位的优势？		
集成OFDM电力线载波技术的智能电表SOC芯片的研发单位的优势？		
芯片安全防护技术研究及卡SoC芯片开发的研发单位的优势？		
TPMS传感器芯片产品化规模制造技术的研发单位的优势？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的研发单位的优势？		
自主智能三轴加速度传感系统集成芯片研究的研发单位的优势？		
面向物联网智能传感芯片技术研究的研发单位的优势？		
TPMS复合传感器芯片SiP封装技术研究的研发单位的优势？		
自主智能压力复合传感系统集成芯片研究的研发单位的优势？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的研发单位的优势？		
6500V超高压大功率IGBT芯片研发的研发单位的优势？		（1）成功开发出具有自主知识产权的3300V大功率IGBT/FRD芯片  目前上海北车永电在3300V IGBT/FRD芯片的研发上已经取得重大成功。单芯片基本静态和动态特性经国内其他单位测试确认达到国际同类产品相当水平，目前已进行大功率模块封装，进入模块化测试验证阶段。  公司研发团队曾主导研发铁道部226项目（中国高速列车关键技术研究及装备研制）中的“IGBT新技术研究”，拥有丰富的IGBT开发经验。  目前公司高压IGBT芯片研发项目，已经申请3项IGBT芯片方面的发明专利和3个布图登记。  专利申请号或专利号：  201010204924.5,  201010142509.1, 201010204916.0  布图登记申请号：  11500162.X， 11500163.8， 11500161.1  （2）已建立基础研发平台  上海北车永电已具备大功率IGBT芯片制造工艺平台。与国内知名的半导体代工企业上海先进半导体制造合作开发了大功率IGBT芯片的制造工艺平台，开发出了一整套正面和背面工艺流程，以及所需的多个特殊工艺步骤菜单。使国内具备了制造此类器件的生产能力，为将来持续改进与大量生产做好了工艺准备。  （3）已初步建立起具有保障的产业链平台  通过上下游企业合作，上海北车永电已经建立起产品大规模量产的产业链平台。在衬底材料方面，上海北车永电已与国际上主要功率半导体硅片供应商（Topsil,SEH）建立良好的合作关系，保证了原材料的供应。  在硅片的代工方面，上海北车永电与上海先进半导体公司在硅片加工方面建立了密切的关系，保证了产品开发进度与未来的量产能力。  在模块的封装环节，目前上海北车永电已和北车集团下的兄弟公司西安永电等积极配合，西安永电将为3300V IGBT/FRD芯片进行模块化封装，并协助完成产品验证和应用验证工作，将确保最终产品质量与推广。  （4）拥有北车集团的强大的市场需求作保障  在市场与应用方面，北车集团是国内超高压IGBT芯片的最大使用者之一，不但在轨道交通领域，而且在风力发电，船舶驱动，冶金、矿山设备领域都具有很好的市场保障，这也是我们相比于其他国内竞争者的主要优势之一。 
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的研发单位的优势？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研发单位的优势？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研发单位的优势？		
自主智能三轴陀螺传感系统集成芯片研究的研发单位的优势？		
汽车车身控制器（BCM）专用高压芯片的研究的战略意义？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的战略意义？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的战略意义？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的战略意义？		
12bits高速ADC IP核的验证和标准化的战略意义？		
高端双界面智能卡关键技术研究与产品实现的战略意义？		
四合一全高清数字电视一体机图像处理SOC的战略意义？		
面向移动多媒体计算平台的图形加速处理器开发的战略意义？		
用于LCD TV背光的高亮度LED驱动集成电路研究的战略意义？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的战略意义？		
高性能双界面CPU卡安全芯片的战略意义？		
汽车车身控制器（BCM）专用高压芯片的技术研究的战略意义？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的战略意义？		
12bits高速ADC IP核技术研发的战略意义？		
TD-LTE/TD-SCDMA双模加速固核的研发的战略意义？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的战略意义？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的战略意义？		
车身控制器专用高压芯片的设计的战略意义？		
12bits高速ADC IP核技术攻关的战略意义？		
支持国密算法的移动存储控制SoC芯片研制及应用的战略意义？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的战略意义？		
65nm 12bit高性能ADC电路技术研究的战略意义？		
65nm 12bit高性能ADC IP核产业化技术攻关的战略意义？		
CMMB移动电视单芯片SoC接收系统解决方案的战略意义？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的战略意义？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的战略意义？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的战略意义？		
65nm 12bit高性能ADC IP核产业化研究的战略意义？		
万兆(10G)以太网无源光网络接入控制芯片的战略意义？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的战略意义？		
高性能模数数模转换器测试技术研究的战略意义？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的战略意义？		
手机移动支付核心SoC芯片的战略意义？		
千兆赫兹低功耗运算放大器芯片的战略意义？		
用于汽车电子燃油喷射系统的高精度运算放大器的战略意义？		
用于高端服务器内存模组的寄存器缓冲芯片的战略意义？		
TD-LTE终端射频功率放大器芯片研究的战略意义？		
高频微波、毫米波宽带放大器的战略意义？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的战略意义？		
基于先进时空域去噪算法的视频图像处理器开发的战略意义？		
60GHz超高速通信T/R芯片技术研究的战略意义？		
60GHz超高速通信系统射频前端频率综合器电路研究的战略意义？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的战略意义？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的战略意义？		
高速高精度模数转换器（ADC）性能测试技术研发的战略意义？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的战略意义？		
60GHz超高速通信射频前端芯片技术研究的战略意义？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的战略意义？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的战略意义？		
软件无线电台应用的SoC芯片的战略意义？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的战略意义？		
芯片级电路快速并行测试技术研究的战略意义？		
集成OFDM电力线载波技术的智能电表SOC芯片的战略意义？		
芯片安全防护技术研究及卡SoC芯片开发的战略意义？		
TPMS传感器芯片产品化规模制造技术的战略意义？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的战略意义？		
自主智能三轴加速度传感系统集成芯片研究的战略意义？		
面向物联网智能传感芯片技术研究的战略意义？		
TPMS复合传感器芯片SiP封装技术研究的战略意义？		
自主智能压力复合传感系统集成芯片研究的战略意义？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的战略意义？		
6500V超高压大功率IGBT芯片研发的战略意义？		 1)6500V超高压IGBT芯片研发战略意义重大：  本项目所开发的6500V超高电压大功率IGBT芯片属于国内空白产品,目前市场被欧美日等外资企业所垄断。且这类芯片主要应用于轨道牵引、智能电网、风力发电、电动汽车以及应用于冶金、矿山、UPS、石油化工、机床、电梯等行业的高压变频器等重要领域，从保障国家重要民生战略安全，填补大功率研发和生产空白，提高大功率器件整体制造应用水平，促进国家节能减排等方面考虑，发展超高电压大功率IGBT/FRD芯片具有重要的战略意义。  2)  北车永电的优势和基础：  本项目申请单位上海北车永电电子科技有限公司，是由中国北车集团与上海卓骋电子于2010年12月合资成立，是国内目前唯一专注于高压IGBT/FRD芯片开发的企业。公司研发团队具备在高压IGBT/FRD器件研发和模块封装测试等环节的实际经验，目前已经获得3300V IGBT/FRD合格芯片，在国内高压IGBT领域，公司处于绝对领先地位。
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的战略意义？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的战略意义？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的战略意义？		
自主智能三轴陀螺传感系统集成芯片研究的战略意义？		
汽车车身控制器（BCM）专用高压芯片的研究的课题研究的必要性？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题研究的必要性？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题研究的必要性？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题研究的必要性？		
12bits高速ADC IP核的验证和标准化的课题研究的必要性？		
高端双界面智能卡关键技术研究与产品实现的课题研究的必要性？		
四合一全高清数字电视一体机图像处理SOC的课题研究的必要性？		
面向移动多媒体计算平台的图形加速处理器开发的课题研究的必要性？		
用于LCD TV背光的高亮度LED驱动集成电路研究的课题研究的必要性？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题研究的必要性？		
高性能双界面CPU卡安全芯片的课题研究的必要性？		
汽车车身控制器（BCM）专用高压芯片的技术研究的课题研究的必要性？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题研究的必要性？		
12bits高速ADC IP核技术研发的课题研究的必要性？		
TD-LTE/TD-SCDMA双模加速固核的研发的课题研究的必要性？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题研究的必要性？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题研究的必要性？		
车身控制器专用高压芯片的设计的课题研究的必要性？		
12bits高速ADC IP核技术攻关的课题研究的必要性？		
支持国密算法的移动存储控制SoC芯片研制及应用的课题研究的必要性？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题研究的必要性？		
65nm 12bit高性能ADC电路技术研究的课题研究的必要性？		
65nm 12bit高性能ADC IP核产业化技术攻关的课题研究的必要性？		
CMMB移动电视单芯片SoC接收系统解决方案的课题研究的必要性？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题研究的必要性？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题研究的必要性？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题研究的必要性？		
65nm 12bit高性能ADC IP核产业化研究的课题研究的必要性？		
万兆(10G)以太网无源光网络接入控制芯片的课题研究的必要性？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题研究的必要性？		
高性能模数数模转换器测试技术研究的课题研究的必要性？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题研究的必要性？		
手机移动支付核心SoC芯片的课题研究的必要性？		
千兆赫兹低功耗运算放大器芯片的课题研究的必要性？		
用于汽车电子燃油喷射系统的高精度运算放大器的课题研究的必要性？		
用于高端服务器内存模组的寄存器缓冲芯片的课题研究的必要性？		
TD-LTE终端射频功率放大器芯片研究的课题研究的必要性？		
高频微波、毫米波宽带放大器的课题研究的必要性？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题研究的必要性？		
基于先进时空域去噪算法的视频图像处理器开发的课题研究的必要性？		
60GHz超高速通信T/R芯片技术研究的课题研究的必要性？		
60GHz超高速通信系统射频前端频率综合器电路研究的课题研究的必要性？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题研究的必要性？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题研究的必要性？		
高速高精度模数转换器（ADC）性能测试技术研发的课题研究的必要性？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题研究的必要性？		
60GHz超高速通信射频前端芯片技术研究的课题研究的必要性？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题研究的必要性？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题研究的必要性？		
软件无线电台应用的SoC芯片的课题研究的必要性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题研究的必要性？		
芯片级电路快速并行测试技术研究的课题研究的必要性？		
集成OFDM电力线载波技术的智能电表SOC芯片的课题研究的必要性？		
芯片安全防护技术研究及卡SoC芯片开发的课题研究的必要性？		
TPMS传感器芯片产品化规模制造技术的课题研究的必要性？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题研究的必要性？		
自主智能三轴加速度传感系统集成芯片研究的课题研究的必要性？		
面向物联网智能传感芯片技术研究的课题研究的必要性？		
TPMS复合传感器芯片SiP封装技术研究的课题研究的必要性？		
自主智能压力复合传感系统集成芯片研究的课题研究的必要性？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题研究的必要性？		
6500V超高压大功率IGBT芯片研发的课题研究的必要性？		 在全球气候变暖的背景下，“低碳经济”是全球热点，也成为未来中国新的发展战略取向。IGBT器件应用技术是公认的实现全球能效和二氧化碳减排目标的最佳综合性方法之一。IGBT是新型电力半导体器件具有代表性的平台器件，电力电子技术通过IGBT对电能进行变换及控制，节能效果可达10%-40%。  在国家一系列政策支持和推动下，近年来我国IGBT器件的市场需求迅速增长，应用领域不断扩大，产业化所需的各项条件逐渐具备，如下图所示,中国IGBT产业的雏形已经形成。  图1：中国IGBT产业分布图  在家科技部、发改委、工信部等部门的产业专项引导下，中国IGBT产业近几年得到了迅速发展，部分企业已经掌握了1200V平面/沟槽型IGBT器件的核心技术，并且已经成功进入电磁炉等消费类市场。但对于1700V及以上应用于工业领域的IGBT器件，国内目前仍没有明显突破，市场被欧美日等外资企业所垄断，主要是Infineon、ABB、Mitsubishi等。  近年以来我国也创建了一些开发高压IGBT芯片的企业，但由于在技术积淀、人才储备以及设备等各方面的问题，我国整体的工业级高压IGBT产品研发还处于起步阶段。从工信部的《我国IGBT器件产业化发展路线图》也可以发现，十二五期间，我国将重点展开3300V、6500V高压IGBT研究开发工作。因此本项目的及时开展是非常有必要的。  图2：我国IGBT产业如发展路线图
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题研究的必要性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题研究的必要性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题研究的必要性？		
自主智能三轴陀螺传感系统集成芯片研究的课题研究的必要性？		
汽车车身控制器（BCM）专用高压芯片的研究的主攻方向？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的主攻方向？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的主攻方向？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的主攻方向？		
12bits高速ADC IP核的验证和标准化的主攻方向？		
高端双界面智能卡关键技术研究与产品实现的主攻方向？		
四合一全高清数字电视一体机图像处理SOC的主攻方向？		
面向移动多媒体计算平台的图形加速处理器开发的主攻方向？		
用于LCD TV背光的高亮度LED驱动集成电路研究的主攻方向？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的主攻方向？		
高性能双界面CPU卡安全芯片的主攻方向？		
汽车车身控制器（BCM）专用高压芯片的技术研究的主攻方向？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的主攻方向？		
12bits高速ADC IP核技术研发的主攻方向？		
TD-LTE/TD-SCDMA双模加速固核的研发的主攻方向？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的主攻方向？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的主攻方向？		
车身控制器专用高压芯片的设计的主攻方向？		
12bits高速ADC IP核技术攻关的主攻方向？		
支持国密算法的移动存储控制SoC芯片研制及应用的主攻方向？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的主攻方向？		
65nm 12bit高性能ADC电路技术研究的主攻方向？		
65nm 12bit高性能ADC IP核产业化技术攻关的主攻方向？		
CMMB移动电视单芯片SoC接收系统解决方案的主攻方向？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的主攻方向？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的主攻方向？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的主攻方向？		
65nm 12bit高性能ADC IP核产业化研究的主攻方向？		
万兆(10G)以太网无源光网络接入控制芯片的主攻方向？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的主攻方向？		
高性能模数数模转换器测试技术研究的主攻方向？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的主攻方向？		
手机移动支付核心SoC芯片的主攻方向？		
千兆赫兹低功耗运算放大器芯片的主攻方向？		
用于汽车电子燃油喷射系统的高精度运算放大器的主攻方向？		
用于高端服务器内存模组的寄存器缓冲芯片的主攻方向？		
TD-LTE终端射频功率放大器芯片研究的主攻方向？		
高频微波、毫米波宽带放大器的主攻方向？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的主攻方向？		
基于先进时空域去噪算法的视频图像处理器开发的主攻方向？		
60GHz超高速通信T/R芯片技术研究的主攻方向？		
60GHz超高速通信系统射频前端频率综合器电路研究的主攻方向？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的主攻方向？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的主攻方向？		
高速高精度模数转换器（ADC）性能测试技术研发的主攻方向？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的主攻方向？		
60GHz超高速通信射频前端芯片技术研究的主攻方向？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的主攻方向？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的主攻方向？		
软件无线电台应用的SoC芯片的主攻方向？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主攻方向？		
芯片级电路快速并行测试技术研究的主攻方向？		
集成OFDM电力线载波技术的智能电表SOC芯片的主攻方向？		
芯片安全防护技术研究及卡SoC芯片开发的主攻方向？		
TPMS传感器芯片产品化规模制造技术的主攻方向？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的主攻方向？		
自主智能三轴加速度传感系统集成芯片研究的主攻方向？		
面向物联网智能传感芯片技术研究的主攻方向？		1）面向多轴惯性传感系统集成芯片应用的,基于CMOS片上介电质薄膜牺牲层MEMS工艺的规模制造、晶圆级封装及在片测试加工工艺平台；2）面向压力复合智能感应系统集成芯片应用的,基于与CMOS兼容SOI MEMS工艺的规模制造、晶圆级封装及在片测试加工工艺平台   本项目共体两年分两个阶段执行，第一阶段从2011年9月开始至2012年8月结束，第二阶段从2012年9月至2013年8月结束。本项目申请第一阶段的具体目标：完成上述两个类别的晶圆加工平台的开发设计、试验加工和系统测试，并达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备；本项目完成后进入第二期的主要核心目标是：进一步提高上述两个类别的晶圆加工平台的技术与经济指标，构建和加强大批量产业化及商业化的产业基础，以取得必备的市场竞争能力，并实施大规模生产和商业化推广。
TPMS复合传感器芯片SiP封装技术研究的主攻方向？		
自主智能压力复合传感系统集成芯片研究的主攻方向？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的主攻方向？		
6500V超高压大功率IGBT芯片研发的主攻方向？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的主攻方向？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主攻方向？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主攻方向？		
自主智能三轴陀螺传感系统集成芯片研究的主攻方向？		
汽车车身控制器（BCM）专用高压芯片的研究的研究内容？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的研究内容？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的研究内容？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的研究内容？		
12bits高速ADC IP核的验证和标准化的研究内容？		
高端双界面智能卡关键技术研究与产品实现的研究内容？		
四合一全高清数字电视一体机图像处理SOC的研究内容？		
面向移动多媒体计算平台的图形加速处理器开发的研究内容？		
用于LCD TV背光的高亮度LED驱动集成电路研究的研究内容？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的研究内容？		
高性能双界面CPU卡安全芯片的研究内容？		
汽车车身控制器（BCM）专用高压芯片的技术研究的研究内容？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的研究内容？		
12bits高速ADC IP核技术研发的研究内容？		
TD-LTE/TD-SCDMA双模加速固核的研发的研究内容？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的研究内容？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的研究内容？		
车身控制器专用高压芯片的设计的研究内容？		
12bits高速ADC IP核技术攻关的研究内容？		
支持国密算法的移动存储控制SoC芯片研制及应用的研究内容？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的研究内容？		
65nm 12bit高性能ADC电路技术研究的研究内容？		
65nm 12bit高性能ADC IP核产业化技术攻关的研究内容？		
CMMB移动电视单芯片SoC接收系统解决方案的研究内容？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的研究内容？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的研究内容？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的研究内容？		
65nm 12bit高性能ADC IP核产业化研究的研究内容？		
万兆(10G)以太网无源光网络接入控制芯片的研究内容？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的研究内容？		
高性能模数数模转换器测试技术研究的研究内容？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的研究内容？		
手机移动支付核心SoC芯片的研究内容？		
千兆赫兹低功耗运算放大器芯片的研究内容？		
用于汽车电子燃油喷射系统的高精度运算放大器的研究内容？		
用于高端服务器内存模组的寄存器缓冲芯片的研究内容？		
TD-LTE终端射频功率放大器芯片研究的研究内容？		
高频微波、毫米波宽带放大器的研究内容？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的研究内容？		
基于先进时空域去噪算法的视频图像处理器开发的研究内容？		
60GHz超高速通信T/R芯片技术研究的研究内容？		
60GHz超高速通信系统射频前端频率综合器电路研究的研究内容？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的研究内容？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的研究内容？		
高速高精度模数转换器（ADC）性能测试技术研发的研究内容？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的研究内容？		
60GHz超高速通信射频前端芯片技术研究的研究内容？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的研究内容？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的研究内容？		
软件无线电台应用的SoC芯片的研究内容？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研究内容？		
芯片级电路快速并行测试技术研究的研究内容？		
集成OFDM电力线载波技术的智能电表SOC芯片的研究内容？		
芯片安全防护技术研究及卡SoC芯片开发的研究内容？		
TPMS传感器芯片产品化规模制造技术的研究内容？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的研究内容？		
自主智能三轴加速度传感系统集成芯片研究的研究内容？		本课题所开发的电容式加速度传感微器件，能够感测不同方向的加速度或振动等运动状况。三轴加速度传感器将包含一个单纯的机械性MEMS传感器和一枚ASIC接口芯片两部分，前者内部有三个方向可移动极板的电容，三个电容值将随XY及Z轴的重力加速度而改变，后者则将微小的电容值的变化转换为电压输出。  本项目将先分两个部分设计，微电机加速度传感器的设计将采用目前中芯国际现有的加工设备以及SOI-MEMS基本工艺平台，按照广芯电子的设计规范来进行调制和优化，反复流片实验不断改进和优化工艺和设计，找到最佳的总体方案和加工制程。  三轴加速度传感器部分工艺技术图如下：     系统芯片的ASIC设计，将采用中芯国际标准0.25u CMOS工艺设计，将采用广芯电子自主创新的信号采样构架，目的是能确保采集到10-15法拉的电容值变化。  同时，进一步的延伸将在ASIC上面直接加工产生微电机加速度传感器，这样一来微电机传感器和ASIC芯片就能完整地重叠在一起形成立体单芯片集成，从而使它们之间的信号传输距离最短，极大地提高了传感器芯片的灵敏度，同时相对于目前两个部分并排连接的方式，整个传感器芯片的面积将会缩小一半，这样将极大地拓展了芯片的整个应用领域，同时整个工艺的成本也会大大的降低。  整体的技术路线为：ASIC通过创新的去失调开关电容放大电路设计、高精度模数转换电路，IIR/FIR数字滤波电路等核心技术的开发来完成对10-15法拉电容值变化的提取，从而完成对加速度信号的感应，ASIC芯片部分大体分为3个功能模块：开关电容放大模块、模数转换模块、数字信号处理模块。  去失调开关电容放大电路设计功能模块见下图：智能三轴加速度传感系统芯片的ASIC芯片内部功能模块电路结构图。  
面向物联网智能传感芯片技术研究的研究内容？		
TPMS复合传感器芯片SiP封装技术研究的研究内容？		
自主智能压力复合传感系统集成芯片研究的研究内容？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的研究内容？		
6500V超高压大功率IGBT芯片研发的研究内容？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的研究内容？		1）TPMS传感器芯片结构设计与工艺开发技术  （a）研究基于单硅片的TPMS复合敏感功能芯片集成结构设计技术。为了能在一个硅片上实现压力和加速度两种敏感结构的集成，我们采用一般用于制作双极型IC的硅片来构建压力传感器敏感薄膜和加速度敏感悬臂梁—质量块微机械敏感结构。所有微机械敏感结构加工和半导体压阻敏感元件的加工都从硅片的正面进行。为了与半导体压阻杂质掺杂等高温工艺相兼容，微机械加工采用接近室温的干法trench刻蚀结合TMAH各向异性湿法横向腐蚀（lateral under-etch）的方法从硅片正面进行，过程中利用钝化层覆盖压阻部分进行保护。在完成了微机械结构free-standing释放之后对原来微小的腐蚀用微孔进行真空trench-refilling封口，可以形成参考压力为真空的轮胎绝对压力参考腔和加速度主体基础结构。在完成了金属薄膜化和电子互联工艺后，采用干法刻蚀形成加速度敏感悬臂梁—质量快结构。这样的芯片结构与传统的采用双面微机械加工以及芯片键合的技术相比，可以减小芯片的尺寸并节省双面加工和键合复杂工艺带来的成本，因此可以显著提升芯片的性价比。这样的工艺制作的压力传感器敏感膜片呈对称多边形结构，需要对压力作用下的微机械挠动和产生应力的最佳敏感位置和压阻器件的定位进行分析、模拟和精确设计。  （b）研究TPMS复合敏感器件的技术指标优化技术。采用单面微机械加工技术带来了一个问题：与压力传感器敏感膜和加速度敏感悬臂梁同时形成的加速度传感器惯性质量块较薄，对提高加速度传感器的灵敏度不利。研究中拟采用在金属化互联之后利用形成的金属种子层进行高密度金属的电镀（如铜电镀，该工艺与目前IC铜互连工艺具有兼容性）来形成较大的惯性质量快，进而提升加速度传感器的灵敏度指标。  （c） 研究传感器芯片加工关键技术。为了从硅片正面形成微机械薄膜结构和其下方的空腔，需要首先用纵向刻蚀形成提供其后横向腐蚀的开口浅槽。需要研究一种分两步实施的纵向刻蚀工艺，并采用刻蚀阻挡层覆盖保护槽中较上方的部分（其深度等于要形成微机械结构的厚度），同时暴露槽的底部深度（其等于空腔的厚度）提供其后进行的横向腐蚀。因此需要研究该槽两段结构的形成技术。另外，在空腔腐蚀完成之后，需要对原有开孔和槽内部进行真空封口。要研究具有气密性的非泄漏封口材料和淀积工艺，特别是研究封口材料应力消除技术，以保证压阻敏感特性的温度稳定性。  （d） 研究复合敏感结构单片集成传感器芯片的大圆片级封盖预封装（wafer-level packaging）技术。为了保护可动加速度敏感微机械结构在后工序（如划片和封装等）中不易损坏，需要研究6-8英寸硅圆片级对准键和封帽（capping）技术。为了避免该工艺对已形成敏感器件性能的影响，需要研究在较低温度下高可靠性地进行芯片对准键合技术。  （e） 研究在标准半导体加工线上可兼容制造MEMS结构的TPMS传感器芯片技术。为了适应标准半导体芯片制造企业生产线的工艺特点，一方面需要尽量避免半导体制造中不易采用的双面光刻和高温键合等MEMS特殊工艺；另一方面需要避免对半导体工艺有害（如碱金属离子沾污）的特殊MEMS工艺。在工艺实现兼容的同时，要尽量消除因MEMS工艺改变而带来的传感器性能指标下降的问题。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研究内容？		 ? ADC建模和低功耗流水线架构设计  ? 流水线型ADC的数学建模  ? 架构对噪声、功耗、面积的方面的影响与折衷策略  ? 流水线级数和有效位、功耗、电容在各级间的优化分配方案  ? SHA-less结构前端采样技术研究  ? 高性能模拟电路设计  ? 高线性度、低噪声、宽带前端采样网络设计  ? 低电压条件下的高速、高增益运算放大器设计，功耗优化  ? 高速、低失调比较器设计，回踢噪声抑制  ? 低抖动片外时钟信号接收  ? 时钟占空比稳定技术  ? 低功耗、高驱动能力片内电压基准  ? 片上电源系统分配管理  ? 宽工作环境支持（工艺/电压/温度）  ? 版图布局  ? 信号和时钟输入端的寄生效应控制  ? 信号通路的差分对称版图设计，偶次非线性抑制  ? 长距离时钟走线寄生效应，屏蔽串扰和时序关系保持技术研究  ? 长距离电压基准走线对驱动能力的影响  ? 高速数字信号的长距离传输  ? 开关电路与模拟信号通路、片内偏置间的耦合抑制  ? 电源噪声的滤波和隔离  ? 自适应后台数字校准技术  ? 基于伪随机量的后台校准算法研究及改良  ? 基于伪随机量的后台校准算法的MATLAB建模  ? 基于伪随机量的后台校准算法的VERILOG实现  ? 基于伪随机量的后台校准算法FPGA实现及联调  ? 基于伪随机量的后台校准算法ASIC实现及测试  ? 高性能ADC芯片的测试和系统评估平台  ? 测试PCB板设计  ? 适用于不同输入频率段的片外匹配网络  ? 低抖动差分时钟产生、滤波和整形  ? 性能参数测试：SFDR(无散杂动态范围) , DNL（差分非线性），INL（积分非线性），SNR（信噪比），SINAD（信号噪声失真比），ENOB（有效数位）等  其中，自适应后台校准算法由本项目合作单位上海交通大学微电子所负责，其余部分由项目主要承担单位，上海信朴臻微电子有限公司负责完成。 
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研究内容？		? ADC建模和流水线架构的误差分析  ? 流水线型ADC的数学建模  ? 误差分析、校正策略研究  ? 自适应后台校准技术  ? 基于伪随机量的后台校准算法研究及改良  ? 基于伪随机量的后台校准算法的MATLAB建模  ? 基于伪随机量的后台校准算法的VERILOG实现  ? 基于伪随机量的后台校准算法FPGA实现及联调  ? 基于伪随机量的后台校准算法ASIC实现及测试  ? 版图布局  ? 大规模数字集成电路的综合，速度优化  
自主智能三轴陀螺传感系统集成芯片研究的研究内容？		
汽车车身控制器（BCM）专用高压芯片的研究的总体目标？		研制具有自主知识产权的可工作在高压的汽车车身控制器（BCM）专用芯片  汽车车身控制器（BCM）专用芯片，以基于ARM9为核心，集成脉宽调制（PWM）、模数转换（ADC）、定时/计数器、UART、CAN/LIN控制器等多个IP核以及针对汽车车身控制的多任务操作系统，是一个集硬件与软件、数字与模拟的高可靠性片上系统（SOC）。
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的总体目标？		设计开发应用于各种车载移动便携设备的高压DC-DC电源集成电路，进入中试阶段。并实现产业化。
4Gbps宽带无线通信RF SOC芯片测试环境建设的总体目标？		建立应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境，研究集成RF芯片测试技术，取得自主知识产权。并通过测试环境验证，为不少于3种自主设计的相关产品提供测试服务。
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的总体目标？		研发用于便携式设备等的PWM/PFM智能切换高效电源管理芯片。  本课题创新点是根据所带负载的不同，芯片可以智能切换PWM/PFM控制模式,使之达到较高的充电效率和高效的电源管理。
12bits高速ADC IP核的验证和标准化的总体目标？		针对移动通讯和数字多媒体及和信息安全等领域SoC研发，对于基于中芯国际半导体制造有限公司90nm工艺线的嵌入式12bit、100Msps ADC IP核的布图设计、测试验证和标准化，包括布图设计设计、测试数据库(代码、电路、版图)、测试平台、测试向量、以及测试文档和标准化文档，为包含ADC IP的SOC设计提供完整的支持。
高端双界面智能卡关键技术研究与产品实现的总体目标？		研发具有自主知识产权的，支持ISO7816和ISO14443-A/B通讯协议的高端双界面CPU卡芯片，芯片内置高速8位处理器和16K byte 高可靠性EEPROM数据存储器，内置硬件协处理器，支持SSF33、DES、SHA-1和RSA等多种加密算法。
四合一全高清数字电视一体机图像处理SOC的总体目标？		本项目方案是华亚微自行研发的四合一全高清数字电视一体机图像处理SOC，为先进的H.264广播及MPEG-4网络内容带来突破性的全高清电视(HDTV)画质，同时可兼容中国的双国标，即DMB-TH及AVS。      该芯片集成了各种高清及标清数字及模拟电视信号接收、解码及显示模块，可同时接收并处理各种制式音视频多媒体格式，采用主频高达400MHz的双MIPS处理器，可帮助电视制造商改善模拟信号及数字信号接收的画质，用户则可在舒适的客厅里将网络及数字视频内容一网打尽。 
面向移动多媒体计算平台的图形加速处理器开发的总体目标？		开发出功能完备的适用于移动计算平台的GPU IP核,具有高性能低功耗低成本特性,能够兼容OES 2.0, OES1.1, OVG 1.1标准,并提供完整的应用编程接口和驱动支持.
用于LCD TV背光的高亮度LED驱动集成电路研究的总体目标？		开发一款具有自主知识产权的集成电路，主要用于驱动高亮度白光LED，应用于大中型LCD TV的背光源。该芯片采用PWM/PFM工作模式在整个交流输入电压范围内(交流16V到240V)，输出恒定电流以满足驱动高亮度LED(发光二极管)的要求。
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的总体目标？		在2011年设计完成并量产中国首款、世界领先的基于CMOS RF工艺和1.2V供压的覆盖整个VHF和UHF 频段(42MHz–878MHz) 以及L频段 (1450MHz-1492MHz和1660MHz - 1690MHz)的自适应多模多频段宽带射频调谐器芯片。
高性能双界面CPU卡安全芯片的总体目标？		立足于对双界面卡系统的认识，设计并实现具有多种密码算法的高性能双界面CPU卡安全芯片，并完成配套技术和辅助软硬件开发，实现双界面卡芯片的产业化和国产化。  本课题的创新点主要有：   可靠、灵活的双界面电源管理模块设计   低功耗环境下嵌入式微处理器的高安全性、高可靠性设计；   支持PKI体系的高速、低功耗、抗攻击的加解密协处理器；   支持高通信速率的低功耗射频通信电路；   低功耗、大容量、抗攻击非挥发存储器；   安全认证问题；   灵活适用的配套开发工具；   适用于大生产的双界面卡芯片质量指标体系与测试平台。 
汽车车身控制器（BCM）专用高压芯片的技术研究的总体目标？		研发一款能够集中控制整车电子控制系统的集成控制模块，该模块在集成多个现有汽车控制模块的基础上，通过总线协议集中控制其它汽车控制单元ECU，经过算法优化的方式，对各个ECU进行控制，从而将人为的简单控制转化为更为有效的、经济的并且可靠的电子优化控制，保证车辆性能的高效和高水平的安全驾乘。
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的总体目标？		通过自主研发，采用先进的设计技术，开发出拥有自主知识产权的具有高安全性、高性能、多功能、低功耗特点的移动存储控制SoC芯片。本项目研制全新架构的移动存储控制SoC芯片，基于国产32位高性能CPU，实现更高速的信息处理和更高的安全性。芯片集成基于国标密码算法硬件安全模块，极大地提高移动存储产品的安全性。研究多种低功耗设计技术并配合芯片高性能及小型化要求，进行芯片的低功耗设计确保对移动及手持终端安全应用的支持。支持可达32GB的大容量存储设计，集成更加丰富的应用扩展支持接口，灵活支持各类应用领域，形成具有市场竞争优势的产品。
12bits高速ADC IP核技术研发的总体目标？		面向国内高速、高位ADC应用需求，针对移动通讯和数字多媒体及和信息安全等领域SoC研发，基于中芯国际半导体制造有限公司90nm工艺线，按照自顶向下的流程，用全定制方法设计完成嵌入式12bits、100MSPS ADC IP核，包括设计数据库(代码、电路、版图)、仿真验证环境、测试平台、测试向量、以及设计文档、测试文档和应用文档，为包含ADC IP的SOC设计提供完整的支持，并实现应用。
TD-LTE/TD-SCDMA双模加速固核的研发的总体目标？		本课题将在公司已有TD-SCDMA通信加速器固核的基础上研发终端TD-LTE/TD-SCDMA双模通信加速器固核IP产品，遵循3GPP及国内相关行业技术规范。  本课题将完成TD-LTE/TD-SCDMA双模通信加速器固核需求分析，确定技术规格。固核设计过程中，首先对TD-LTE系统关键算法研究和仿真，对芯片固核设计进行理论验证；然后进行固核RTL级开发，完成固核功能和时序验证，然后完成RTL到网表的转换，最终IP产品为网表形式。
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的总体目标？		于公司自主开发的H.264编码芯片FH8735开发面向16路D1的多通道嵌入式DVR和支持720p/1080i的高清IP摄像机系统解决方案。
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的总体目标？		a) 多处理器高速通信协议设计  该系统中包含有四个处理器，每个处理器运行各自的操作系统，处理器之间有大量的数据流，并要求高的实时性。例如，FH8735在进行媒体处理时会产生和消费大量的音视频数据，这些数据需要在FH8735与CPU(400M)，FH8735与通用DSP之间高速、稳定地交换。因此，设计多处理器高速通信协议，保证大量数据流的实时传输是系统的重点和难点。设计通讯协议的基本思路为，各个处理器在内存空间上开辟共享内存，并能使其他处理器访问，数据通讯的握手协议通过处理器的中断来实现，配合信号量的使用，达到高速、高效通讯的目的。  b)硬盘管理技术  由于安防系统设备需要高可靠性，要保证系统的稳定性。采用的技术措施有保持良好的散热结构设计和硬盘的休眠控制技术。  c)高速数字电路设计  本方案中处理器主频超过200MHz，对信号完整性及EMC性能构成极大挑战。本项目在元器件布局及布线过程中将严格遵守高速电路设计原则，确保系统功能的实现以及整机性能指标达到检测标准。  d)文件系统的实现  在嵌入式DVR设计中，文件系统的实现非常复杂，技术含量高。与通常PC机使用的文件系统不同的是，嵌入式DVR中通常采用音视频交叉存储文件格式，为有效解决大量文件索引占用CPU资源过多、断电损伤、TIME-SHIFTING等问题，需要建立特别的AV文件系统，在不增加冗余的同时仍能快速索引定位。  
车身控制器专用高压芯片的设计的总体目标？		研制具有自主知识产权的可工作在高压的汽车车身控制器（BCM）专用芯片  汽车车身控制器（BCM）专用芯片，以基于微处理器为核心，集成脉宽调制（PWM）、模数转换（ADC）、定时/计数器、UART、CAN/LIN控制器等多个IP核以及针对汽车车身控制的多任务操作系统，是一个集硬件与软件、数字与模拟的高可靠性片上系统（SOC）。 
12bits高速ADC IP核技术攻关的总体目标？		面向国内高速、高位ADC应用需求，针对移动通讯和数字多媒体及和信息安全等领域SoC研发，基于中芯国际半导体制造有限公司90nm工艺线，按照自顶向下的流程，用全定制方法设计完成嵌入式12bits、100MSPS ADC IP核，包括设计数据库(代码、电路、版图)、仿真验证环境、测试平台、测试向量、以及设计文档、测试文档和应用文档，为包含ADC IP的SOC设计提供完整的支持，并实现应用。 
支持国密算法的移动存储控制SoC芯片研制及应用的总体目标？		通过自主研发，采用先进的设计技术，开发出拥有自主知识产权的具有高安全性、高性能、多功能、低功耗特点的移动存储控制SoC芯片。本项目研制全新架构的移动存储控制SoC芯片，基于国产32位高性能CPU，实现更高速的信息处理和更高的安全性。芯片集成基于国标密码算法硬件安全模块，极大地提高移动存储产品的安全性。研究多种低功耗设计技术并配合芯片高性能及小型化要求，进行芯片的低功耗设计确保对移动及手持终端安全应用的支持。支持可达32GB的大容量存储设计，集成更加丰富的应用扩展支持接口，灵活支持各类应用领域，形成具有市场竞争优势的产品。
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的总体目标？		开发基于90纳米CMOS工艺的超低功耗、高速高级内存缓冲（Advanced Memory Buffer, AMB）SoC芯片技术。
65nm 12bit高性能ADC电路技术研究的总体目标？		本课题的总体目标：采用65nm CMOS工艺，实现适于手机电视的50MHz 12bit的低功耗高性能ADC IP核。兼顾低电压、低功耗、高速、高精度和小面积等。  总体技术路线：通过系统架构确定电路模块指标；通过先进设计方法研究，完成高性能ADC芯片设计；通过MPW流片和高速高精度数模混合信号测试技术开发，完成芯片性能和功能测试，验证IP核性能；根据手机电视SoC应用需要，完成ADC的IP化应用技术。 
65nm 12bit高性能ADC IP核产业化技术攻关的总体目标？		1、低抖动时钟电路：本课题将研究新的时钟驱动电路，以获得非常低的时钟抖动。  2、低功耗运算放大器：电源电压下降势必会导致信号摆幅下降和增益、线性度等的恶化。本课题将研究新的低电压运算放大器，在保证性能前提下，解决功耗和面积综合优化。  3、免采样保持的宽带高精度采样电路：本课题将研究不带采样保持结构的采样前端以降低功耗，采用新的时序，使得第一级兼带采样功能，提高采样前端的线性度。  4、自适应数字后台校准：本课题将研究新的算法，引入更明确的误差调制信号，简化解调过程，简化硬件复杂度。
CMMB移动电视单芯片SoC接收系统解决方案的总体目标？		单芯片CMMB接收SoC芯片的研发及其系统解决方案的产业化。
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的总体目标？		目标是抓住LCD TV电源IC全面技术升级的机遇，打破国外在高端电源控制芯片领域方面的垄断，通过项目研究出具有自主知识产权的创新的电源控制芯片和系统解决方案，为我国家电企业解决传统LCD TV电源IC存在芯片依赖进口的问题，增强我国液晶电视的品质和价格竞争力，体现IC产业与整机产业的联动发展，进一步完善产业链，从而提升我国在家电产业及相关机电产品的整体国际竞争力。同时也以先进的电源IC管理芯片，努力为推动上海集成电路设计产业持续发展做出积极贡献。
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的总体目标？		研发一款能应用于多个领域的、带一次可编程存储器(OTP—One-Time Programming)的且符合蓝牙2.0国际标准的通用蓝牙单芯片，并使之产业化。 
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的总体目标？		通过自主研发，采用先进的设计技术，研制开发出拥有自主知识产权的具有高安全性、高性能、小面积、低功耗特点的国家标准密码算法IP核,并成功应用于移动存储控制SoC芯片。使芯片的整体安全功能及性能达到国内领先水平，支持各类安全应用领域，形成具有市场竞争优势的产品。 
65nm 12bit高性能ADC IP核产业化研究的总体目标？		
万兆(10G)以太网无源光网络接入控制芯片的总体目标？		本项目从2009年10月开始，计划于2011年6月完成并投入批量生产，项目完成的时间为2011年6月。 本项目的投资回收期为30个月，投资总额为1500万元。 我们开发的是供电信宽带综合业务配套使用的芯片组，根据国内宽带市场预测，我国未来几年的FTTB/FTTC接入用户将达到千万户。我们研发的芯片具有世界领先水平，在2011年后投入批量，预计次年可占到市场份额的20%，即销售量将达到20万片，并在以后至少3－4年内保持稳定的增长势头。
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的总体目标？		
高性能模数数模转换器测试技术研究的总体目标？		本课题研究开发高速高性能模数/数模转换集成电路芯片的测试技术，完成14Bits-20Bits模数转换芯片与14Bits-18Bits数模转换芯片测试方法、芯片设计测试验证和产业化测试技术研究，其中14位精度模数转换芯片（或IP硬核）速度不低于100Msps，24位精度模数转换芯片（或IP硬核）速度不低于30Msps；精度不低于14位数模转换芯片（或IP硬核）速度达到200Msps；取得芯片测试核心技术的自主知识产权或相关技术标准。  14Bits-20Bits模数转换与14Bits-18Bits数模转换芯片大量应用于无线通信、数字音视频、检测仪表等领域，是高速高精度模数数模转换电路应用中量大面广的产品。课题完成高性能模数数模转换芯片测试技术研究开发，有助于促进设计验证和制造技术的发展，为高性能模数/数模转换器产业化生产和应用奠定良好的基础；通过建立和完善高性能模数/数模转换芯片测试技术开发平台和产业化测试线，掌握国内自主设计芯片测试的核心技术，推动我国自主知识产权高性能模数数模转换集成电路产业化进程。  本项目主要是为了建立上海地区高性能模数/数模转换集成电路芯片的测试验证分析和产业化测试环境基础，同时可以满足“01国家科技重大专项” 中高性能模数/数模转换集成电路设计的测试验证分析和产业化测试技术需求，是对国家重大专项有关技术开发的补充。
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的总体目标？		本课题采用国内Foundry提供的65nm CMOS工艺，设计高速ADC和DAC IP，可应用于诸多需要极高数据传输率的领域，并且便于SOC集成。课题采用先进的失调消除技术等，在不损失分辨率的前提下实现高速、低功耗和高集成度的ADC和DAC设计。 
手机移动支付核心SoC芯片的总体目标？		1) 完成手机移动支付核心SOC芯片产品开发，并拥有自主知识产权；  在32bit ARM平台上，针对移动支付市场的发展，开发出拥有自主知识产权的，具有高安全性、高运算速度，支持多应用、多界面实时操作的移动支付核心SOC芯片。同时支持移动支付主流的NFC方案和RF SIM方案。芯片能充分满足移动运营商移动支付产业发展对于支付芯片的需求，适合开发手机支付、电子车票、优惠券等各类新业务。  2) 完成下一代3G多应用SOC芯片的技术积累；  借助移动支付核心SOC芯片开发的契机，掌握基于智能卡的32位CPU架构技术，多接口实时处理及快速中断响应技术，低功耗设计，多片系统封装等核心技术，迅速完成国内设计公司在高端产品设计方面的技术积累与提升。为下一代高端智能卡产品打下基础。  3) 完成手机移动支付核心SOC芯片相配套软件平台的研发与开发；  通过该项目的实施，将完成相关芯片设计配套的软件平台的开发，包括Boot Loader设计优化、各种协议栈及低层驱动函数开发（SWP/RSA /TCP/IP/DES/SPI/GPIO/NAND Flash API/FAT16）、RTOS移植与开发、上层应用程序task（GSM）等。通过此软件平台的开发大大缩短卡商应用开发时间以及手机移动支付核心SOC芯片的产品上市时间，同时也为卡商提供了整套的开发解决方案。另外，通过此项目的实施能够大力推动国内卡商的COS与应用的开发水平和能力。  4) 完成移动支付相关国家标准等的制定；  上海华虹作为国家金卡工程多功能卡应用联盟的核心成员，将承担移动支付相关国家标准的制定；作为国内RFEP工作组成员，华虹将参与《基于射频的移动支付》标准的射频接口和天线、传输协议和工作模式切换、非手机终端设备、应用管理和安全等部分的制定。同时，华虹还参与中国移动、中国联通、中国电信等运营商移动支付标准的制定。  5) 完成手机移动支付核心SOC芯片的批量销售。  6) 完成手机移动支付核心SOC芯片知识产权的策划及相关专利的申请  通过该项目的研发，能够使得国内的芯片设计公司，提高自主研发高端芯片产品的知识产权保护意识，在移动身份识别卡业务领域充分竞争的态势下，通过多应用移动安全芯的相关专利申请和保护改变国内企业的地位，获得更大的利润空间与话语权。
千兆赫兹低功耗运算放大器芯片的总体目标？		
用于汽车电子燃油喷射系统的高精度运算放大器的总体目标？		开发一款用于汽车电子燃油喷射系统的高精度运算放大器集成电路，用于放大氧传感器的微弱模拟信号。
用于高端服务器内存模组的寄存器缓冲芯片的总体目标？		是开发应用于高端服务器内存模组的符合JEDEC SSTE32882 标准的DDR3寄存器缓冲芯片产品，支持两种Vdd工作电压：1.5 V和1.35 V，支持800MHZ-1866MHz工作速率，支持四排(quad rank)DRAM，支持28位1:2或26位1:2和4位1:1的地址及控制信号，并实现产品应用。 
TD-LTE终端射频功率放大器芯片研究的总体目标？		 本项目结合国家重要战略，针对中国的TD-SCDMA的后续演进技术TD-LTE标准，实现终端射频收发集成电路设计领域的前沿技术突破，研究具有自主知识产权的终端射频功率放大器芯片，服务于中国的2300-2400MHz频带的TD-LTE系统；本项目采用业界主流的磷化镓铟/砷化镓异质结双极晶体管(InGaP/GaAs HBT)功率器件工艺，突破TD-LTE系统对PA芯片的线性度、带宽、峰谷比率和效率等方面的要求，在芯片的架构，版图，模块化设计，多芯片组装技术，功率线性化技术等方面实现技术创新，形成一系列知识产权专利；本项目将提供TD-LTE手机射频功率放大器工程样片，支持2300-2400MHz的TD-LTE标准，并且在集成度、功能方面都达到世界先进水平。
高频微波、毫米波宽带放大器的总体目标？		本项目“高频微波、毫米波宽带放大器”是在自主设计芯片的基础上，利用接近国际最先进水平的化合物半导体（砷化镓）芯片加工厂家提供的异质结高速场效应管（0.15um GaAs PHEMT）工艺，完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。项目前期已经开展了30GHz波段的芯片设计、流片与测试，本项目期将优化设计，实现产品定型和销售；在30GHz波段放大器芯片基础上，将开展升级产品60GHz放大器芯片的研制。项目期将实现相关产品的开发和产业化。    项目预期目标：    项目期内完成毫米波（30GHz, 60GHz）高频宽带放大器芯片的设计、流片、测试；    项目期内实现产品销售850万。    项目新增投资800万元，其中自筹620万。    公司2008年经过审计的总资产达到2483万，其中主要部分是流动资金。    公司具有足够的资金保证自筹资金620万到位。    知识产权指标：    申请1件发明专利，1件实用新型专利，获得2项集成电路布图设计登记授权。         具体技术指标：    1）30GHz宽带放大器：    中心频率35 GHz，带宽15%，增益≥ 15 dB，功率≥ 30dBm。    2）60GHz宽带放大器：    频率60 GHz，带宽10%，增益≥10 dB，功率≥15dBm。 
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的总体目标？		本课题研究的总体目标是面向多标准通信和多媒体应用领域，研究开发高性能低功耗的众核处理器，突破低功耗单核处理器设计技术及众核处理器内互连技术，实现上海、我国、及国际在众核处理器设计领域的技术升级，并推动其产业化应用。
基于先进时空域去噪算法的视频图像处理器开发的总体目标？		本课题研究的总体目标是研究开发基于先进时空域的视频去噪算法及高性能视频图像处理器芯片。该芯片具有高性能和可编程的灵活性，能够适应不同的噪声场景应用环境，尤其是适应低照度下的强噪声环境，在去除噪声的同时可以很好的保留图像的细节，有效的提高视频图像的清晰度，填补国内在此方面的空白，达到世界先进的技术水平。  本课题芯片的主要规格：  1) 采用自主知识产权的时空域去噪技术，对于典型视频序列，在白噪声标准差为25的情况下，处理后PSNR提高不低于10dB；  2) 支持1路标清视频（720x576@25fps）的实时处理  3) 支持数字YUV视频输入和输出  4) 采用90nm或更先进的工艺  5) 工作频率达到500MHz  6) 功耗不大于3W
60GHz超高速通信T/R芯片技术研究的总体目标？		 本课题总目标瞄准新一代宽带无线通信应用，开展60GHz高速无线通信系统中射频芯片组的开发，完成射频前端TX和RX芯片的设计和流片验证，实现T/R前端的发射和接收功能。
60GHz超高速通信系统射频前端频率综合器电路研究的总体目标？		采用130/90 nm CMOS工艺完成60GHz高速无线通信系统中15GHz频率综合器的设计和功能验证。 
数字电视家庭多媒体中心的高清主芯片和整体解决方案的总体目标？		本项目方案是华亚微自行研发的数字电视家庭多媒体中心的高清主芯片和整体解决方案，为先进的H.264及MPEG-2/VC1等网络内容带来突破性的处理效果。本项目将完成以下成果：  1.高集成度的数字电视家庭多媒体中心高清SOC单芯片：      支持高清多格式音视频解码（MPEG2、DivX&XviD、H.264、RM/RMVB、VC1、国标AVS等视频解码格式，Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等音频格式）、PVR可录、电视时移功能、网络电视、USB多媒体播放等应用功能。  2.完整的系统解决方案：  底层软件：包括嵌入式操作系统(OS)，底层驱动(Driver)的开发，提供稳定高效的开发平台。  中上层系统软件：包括数字电视中间件(Middleware)、用户界面模块(UI)，支持条件接收系统（CA）、电子节目指南（EPG）、数据广播等多种应用和业务系统。  支持PVR可录、电视时移、网络电视、Flash视频播放、USB多媒体播放等多种应用。此外，通过内置的10M/100M Ethernet MAC可实现有线网络连接，亦可通过内置的USB接口连接无线网卡漫游无线网络世界,两种方式均可实现高清网络多媒体内容的在线点播、直播及高速下载。 
高性能移动通信终端应用处理器SoC芯片的研发及产业化的总体目标？		本课题将采用TSMC 65nm低功耗工艺，设计一款高性能、低功耗、高集成度的移动通信和多媒体应用处理器SoC芯片；基于该芯片，开发应用系统整体解决方案，并最终实现芯片产业化。
高速高精度模数转换器（ADC）性能测试技术研发的总体目标？		开发14bit 100-150MS/s高速高精度模数转换器（ADC）性能测试技术。
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的总体目标？		
60GHz超高速通信射频前端芯片技术研究的总体目标？		本课题总目标瞄准新一代宽带无线通信应用，开展60GHz高速无线通信系统中射频芯片组的开发，完成射频前端TX和RX芯片、频率综合芯片的设计和流片验证，并用三块SOC芯片实现T/R前端发射和接收功能，并满足IEEE.803.15.3c的标准。
国内Foundry的65nm及以下工艺的数模混合IP应用研究的总体目标？		参与中芯国际（SMIC）的65nm工艺制程的高速ADC和DAC IP的研发验证工作，并在国内集成电路芯片研发项目中进行推广应用。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的总体目标？		本课题将基于中芯国际（SMIC）的65nm工艺制程开发达到国际先进水平的高速ADC和DAC IP，并针对该IP在国内集成电路芯片研发项目中进行推广应用。
软件无线电台应用的SoC芯片的总体目标？		针对软件无线电台的应用需求，自主开发一款SoC芯片（本文也称嵌入式CPU），用于软件无线电台的通用硬件平台。据调研，目前市场上还没有类似的芯片。本课题的主要创新在于提供一套全新的硬件平台，以支持软件无线电台的硬件设计，同时在实现技术上创新，以提高硬件处理通信程序的性能。      针对课题目标，本课题拟分成以下研究内容进行研究，包括目标系统的性能要求分析、嵌入式CPU的微架构设计、嵌入式CPU的仿真验证与FPGA验证、嵌入式的物理实现和应用支撑环境的研究与开发。下面具体介绍这些研究内容及具体的解决方案。 
CMOS高速高精度模数转换芯片关键技术研究和产品开发的总体目标？		本项目以开发采样精度高于16位,采样速率达100-200兆/秒的高线性度、低功耗模数转换器(ADC)芯片IP为目标,达到第四代移动通信（LTE）、雷达信号处理、高端电子测量、以及医用诊断等应用对模数转换器的性能要求，以及产业化应用的要求。重点突破深亚微米CMOS工艺下ADC芯片设计、制造和测试的技术难点。该芯片主要通过0.18 um 和65 nm CMOS低电压、小尺寸先进工艺下的设计实现，以求突破主流ADC技术在采样速率和功耗等性能上所遇到的瓶颈。完成芯片的设计、流片和封装测试流程，解决设计中的关键问题，掌握高速、高位、高精度数模转换器的低功耗结构、高效数字后台校准算法及其大规模数字电路实现、低功耗模拟电路单元、高层次建模和工艺偏差抑制、测试验证等关键技术，积累设计经验和相关技术，培养公司研发团队，弥补国内在高端通用ADC芯片方面的技术空白。
芯片级电路快速并行测试技术研究的总体目标？		本课题研究经济高效、适应能力强的芯片级电路快速并行测试技术，完成探针卡/接口板高密度复杂设计技术、测试资源高并行驱动扩展设计，测试优化技术，测试流程动态全自动调整技术，测试效率评估和芯片级电路高并行度测试网络拓扑技术，实现单晶圆芯片测试时间比传统方法缩短90% ，取得芯片测试核心技术的自主知识产权或相关技术标准，申请5项发明专利或软件著作权。
集成OFDM电力线载波技术的智能电表SOC芯片的总体目标？		
芯片安全防护技术研究及卡SoC芯片开发的总体目标？		研究开发芯片安全防护技术、开展芯片安全攻击测试、建设芯片安全联合实验室、研究开发芯片安全实验设备、开展芯片安全理论研究、实际研制应用于银行卡与电子护照等高安全智能卡SOC芯片。
TPMS传感器芯片产品化规模制造技术的总体目标？		研发出适合在标准半导体生产线兼容规模生产的新型汽车胎压智能检测系统（TPMS）用复合（压力+加速度）传感器集成芯片产品化技术，完成具有高性价比市场竞争优势的双敏感结构单片集成结构设计和工艺研发，传感器芯片技术指标达到国际主流先进产品的水平。将创新技术固化在标准半导体生产线上实现工艺兼容的规模化传感器芯片加工生产能力。通过开发传感器芯片的封测技术来实现与用户TPMS功能模块的接口和可应用化。最终实现TPMS传感器芯片的产品化应用。
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的总体目标？		
自主智能三轴加速度传感系统集成芯片研究的总体目标？		
面向物联网智能传感芯片技术研究的总体目标？		项目第一阶段为期一年（2011年9月至2012年8月），第一阶段项目的具体目标是完成上述两个类别的晶圆加工平台的开发、设计、试验加工和系统测试，达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备。本项目以商业化应用为目标的核心问题研究和产品技术开发，具体的第一阶段的具体目标是：建立面向多轴惯性传感系统和压力复合智能感应系统的芯片设计,基于CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容体硅MEMS规模加工、晶圆级封装及在片测试技术;   在完成项目第一阶段的任务之后，项目的第二阶段任务，主要是实现第一阶段产品样品成功后的规模产业化和商业化初步成功，具体目标为：1) 建立CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容MEMS-SOI规模加工、晶圆级封装及在片测试工艺平台，并在2013年底建成超过月产2000片200毫米晶圆的批量生产能力； 2）基于中芯国际提供的工艺平台而设计的多轴惯性传感系统和智能压力复合传感系统集成芯片进入量产，并在2013年底实现超过2000片200毫米晶圆的商业化销售。  
TPMS复合传感器芯片SiP封装技术研究的总体目标？		开发传感器芯片的SiP封装技术并实现传感器芯片在TPMS系统上的产品化应用。  本课题创新点为：实现与国际市场已有TPMS模块产品类似的SiP封装技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，同时结合汽车电子模块企业实现商品化应用之外提供直接销售传感芯片SiP模块。
自主智能压力复合传感系统集成芯片研究的总体目标？		 面向物联网应用，开发智能传感器系统集成芯片，实现在单一芯片上集成电容式压力传感器、温度传感器甚至可见光或者湿度探测传感器。量测范围、精确度、功耗和芯片尺寸上达到或者超过业界的平均水平；发挥丽恒的自主知识产权优势，提高集成度，降低成本。      所开发的智能传感器系统集成芯片制造技术，涵盖6英寸、8英寸乃至12英寸工艺平台，并保持互通性。其前端集成CMOS工艺包括0.5、0.35、0.25、0.18直至0.13微米乃至90纳米和65纳米这些主流节点。      项目在2011年9月启动；2012年9月之前完成CMOS电路设计、电容式压力器件设计以及样品制造；2012年9月至2013年8月，优化电路和器件性能，完成产品质量验证，并开始小规模试产；2013年底规模化量产，实现10万颗以上销售。
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的总体目标？		研发出适合在标准半导体生产线兼容规模生产的新型汽车胎压智能检测系统（TPMS）用复合（压力+加速度）传感器集成芯片产品化技术，完成具有高性价比市场竞争优势的双敏感结构单片集成结构设计和工艺研发，传感器芯片技术指标达到国际主流先进产品的水平。将创新技术固化在标准半导体生产线上实现工艺兼容的规模化传感器芯片加工生产能力。通过开发传感器芯片的封测技术来实现与用户TPMS功能模块的接口和可应用化。最终实现TPMS传感器芯片的产品化应用。
6500V超高压大功率IGBT芯片研发的总体目标？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的总体目标？		研发出适合在标准半导体生产线兼容规模生产的新型汽车胎压智能检测系统（TPMS）用复合（压力+加速度）传感器集成芯片产品化技术，完成具有高性价比市场竞争优势的双敏感结构单片集成结构设计和工艺研发，传感器芯片技术指标达到国际主流先进产品的水平。将创新技术固化在标准半导体生产线上实现工艺兼容的规模化传感器芯片加工生产能力。通过开发传感器芯片的封测技术来实现与用户TPMS功能模块的接口和可应用化。最终实现TPMS传感器芯片的产品化应用。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的总体目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的总体目标？		
自主智能三轴陀螺传感系统集成芯片研究的总体目标？		自主智能三轴陀螺仪传感系统芯片可精确地同时测量所有运动物体在三个方向（X、Y、Z）的角速度，其精度高，响应速度快，不易受外界电磁干扰，目前尚无其他器件可以替代陀螺仪传感器。深迪半导体（上海）有限公司所设计的自主智能三轴陀螺仪传感系统芯片将利用科里奥利力原理来测量角速度，借助于最先进的CMOS兼容SOI-MEMS加工技术平台来实现MEMS传感器晶圆加工，其中采用了真空及密封度高的晶圆级键合封装来实现芯片内部的高真空工作环境，另外，我们设计了高性能的信号处理电路，采用传统成熟的集成电路制造工艺，实现了相当强大的信号处理能力，并提供多种接口和多种中断方式方便客户使用。  在智能陀螺传感系统集成芯片领域，发挥SOI工艺和晶圆级高真空封装实现高Q值单晶硅的特点，采用深迪半导体自主创新的基于科里奥利力原理的陀螺振子来同时感测三个方向的角加速度，设计上就能能够大大提高陀螺感应信号的强度，凭借高真空及密封度的晶圆级键合封装，有效增强陀螺振子的Q值，同时通过立体化的系统集成，缩短采集信号互联线的距离、进一步提高采集模拟信号的保真性和信噪比，降低系统芯片总功耗；之后，通过先进的片上模数转化及微处理器，实现全数字和模拟双信号输出接口，以方便不同客户及其应用。  项目第一阶段为期一年（2011年9月至2012年8月），第一阶段项目的具体目标是完成自主智能三轴陀螺仪传感系统芯片产品的开发、设计、试验加工和系统测试，达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备。对于本课题，展开以商业化应用为目标的核心问题研究和产品技术开发，第一阶段的具体目标是：面向移动通讯及智能电子个人终端应用，设计、开发和试制出自主智能三轴陀螺传感系统集成芯片，以及所匹配的CMOS兼容SOI-MEMS加工技术平台，并通过基本性能及可靠性测试。  完成项目第一阶段的任务之后，在该项目的第二年（2012年9月至2013年8月），该子课题的第二阶段任务，主要是实现第一阶段产品样品成功后的规模产业化和商业化初步成功，具体目标为：自主智能三轴陀螺传感系统集成芯片进入量产，并在2013年底实现超过10万颗的商业化销售。
汽车车身控制器（BCM）专用高压芯片的研究的研究成果？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的研究成果？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的研究成果？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的研究成果？		
12bits高速ADC IP核的验证和标准化的研究成果？		
高端双界面智能卡关键技术研究与产品实现的研究成果？		实现能支持ISO/IEC14443-A/B的双界面智能卡产品，也是首个能支持SSF33和RSA算法的单芯片双界面智能卡产品，特别适合国内正在快速发展的非接触CPU卡升级、多应用市民卡和下一代双界面的银行卡的应用需求。芯片完成开发后，还将通过国际或国内权威机构的CC EAL4+安全性认证。
四合一全高清数字电视一体机图像处理SOC的研究成果？		
面向移动多媒体计算平台的图形加速处理器开发的研究成果？		
用于LCD TV背光的高亮度LED驱动集成电路研究的研究成果？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的研究成果？		
高性能双界面CPU卡安全芯片的研究成果？		
汽车车身控制器（BCM）专用高压芯片的技术研究的研究成果？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的研究成果？		
12bits高速ADC IP核技术研发的研究成果？		
TD-LTE/TD-SCDMA双模加速固核的研发的研究成果？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的研究成果？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的研究成果？		
车身控制器专用高压芯片的设计的研究成果？		
12bits高速ADC IP核技术攻关的研究成果？		
支持国密算法的移动存储控制SoC芯片研制及应用的研究成果？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的研究成果？		
65nm 12bit高性能ADC电路技术研究的研究成果？		
65nm 12bit高性能ADC IP核产业化技术攻关的研究成果？		
CMMB移动电视单芯片SoC接收系统解决方案的研究成果？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的研究成果？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的研究成果？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的研究成果？		
65nm 12bit高性能ADC IP核产业化研究的研究成果？		
万兆(10G)以太网无源光网络接入控制芯片的研究成果？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的研究成果？		
高性能模数数模转换器测试技术研究的研究成果？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的研究成果？		
手机移动支付核心SoC芯片的研究成果？		
千兆赫兹低功耗运算放大器芯片的研究成果？		
用于汽车电子燃油喷射系统的高精度运算放大器的研究成果？		
用于高端服务器内存模组的寄存器缓冲芯片的研究成果？		
TD-LTE终端射频功率放大器芯片研究的研究成果？		
高频微波、毫米波宽带放大器的研究成果？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的研究成果？		
基于先进时空域去噪算法的视频图像处理器开发的研究成果？		
60GHz超高速通信T/R芯片技术研究的研究成果？		
60GHz超高速通信系统射频前端频率综合器电路研究的研究成果？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的研究成果？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的研究成果？		
高速高精度模数转换器（ADC）性能测试技术研发的研究成果？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的研究成果？		
60GHz超高速通信射频前端芯片技术研究的研究成果？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的研究成果？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的研究成果？		
软件无线电台应用的SoC芯片的研究成果？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研究成果？		
芯片级电路快速并行测试技术研究的研究成果？		
集成OFDM电力线载波技术的智能电表SOC芯片的研究成果？		
芯片安全防护技术研究及卡SoC芯片开发的研究成果？		
TPMS传感器芯片产品化规模制造技术的研究成果？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的研究成果？		
自主智能三轴加速度传感系统集成芯片研究的研究成果？		
面向物联网智能传感芯片技术研究的研究成果？		
TPMS复合传感器芯片SiP封装技术研究的研究成果？		
自主智能压力复合传感系统集成芯片研究的研究成果？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的研究成果？		
6500V超高压大功率IGBT芯片研发的研究成果？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的研究成果？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研究成果？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的研究成果？		
自主智能三轴陀螺传感系统集成芯片研究的研究成果？		
汽车车身控制器（BCM）专用高压芯片的研究的主要内容？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的主要内容？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的主要内容？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的主要内容？		纵观目前国内外升压型DC/DC转换器，其控制方式皆采用单一的PFM或PWM控制方式。这种单一的控制方式会因控制方式本身的特点带来产品性能上的缺陷。  PWM控制方式虽然具有良好的噪声和纹波可控性，在高负载工作情况下效率能够很高，然而在轻负载情况功耗相对比较大，因为它有很大一部分功耗跟负载电流无关。图1为典型PWM 降压变换器在负载变化1000:1 的范围和总的功耗的关系，随着负载下降交流导通功耗开关功耗相对提高变换器总的功耗逐步逼近固定的最小的功耗。从图1可以看出在满载时PWM变换器的效率为94％， 在10％ 负载时效率降为77％， 而负载降到0.1％ 时效率仅为3％左右。  见图1:  PFM控制方式是在负载变化范围很大的情况下得到高效率的控制方式。这种方法的基本概念如图2所示，在轻负载情况下变换器只有比较稀的脉冲群，在脉冲群与脉冲群之间，两个功率管都关断，电路空闲不工作，所以电路中跟负载无关的损耗就下降了。理论上在负载降到0.1％ 时效率可以高达75％以上。  见图2:  PFM 控制模式的主要缺点是开关周期为负载的函数，于是变换器显得比较无序并且开关噪声无法预测，所以很难滤除。  从上面的分析可以看出，仅使用PWM控制模式会降低系统在待机等轻负载情况下的效率，而减少电池的使用寿命。而仅使用PFM控制模式会是EMI和噪声无法有效的控制，而限制转换器在无线通信领域的应用。  本项目研究的产品合理的应用了PWM和PFM控制方式的优点，规避了单模式控制的缺点。通过PWM/PFM 切换控制电路，在负载较轻时，将工作状态切换为占空系数为15%的PFM 控制电路，可以防止因IC 的工作电流引起的效率降低，提高了系统的效率（在10％ 负载时效率为85％， 而负载降到0.1％ 时效率高达78％）；在负载较重时，将工作状态切换为PWM 控制电路，有效降低了输出电压纹波（输出电压精度为2％），减少系统噪声。  本项目研究的产品为了提高负载的驱动能力，因此我们会考虑在芯片内部集成了高压LD MOS管，这样就提高了产品的可靠性，降低了生产成本。扩大了本项目的产品在通讯领域和其他移动产品上的应用范围，使之市场前景良好。  芯片的内部功能框图见图3:  由于本项目研究的产品所具备的各种技术优点,这就必须要求我司参研人员无论在设计上及生产工艺和芯片的整体版图的布局方面,都要实现技术上的突破和工艺上的创新,由此而存在的特殊性,我司会采用无锡华润上华微电子有限公司的CD MOS工艺进行生产，在传统设计芯片的层次上相应增加外延的生产层次数，以增加芯片外延的厚度和提高外延杂质分布均匀密度，以达到高压工艺之目的。图4是芯片典型的应用图，图5是芯片整体的效率与输出电流和输入电压关系图。  见图4,图5:  从图5整体效率与输出电流和输入电压关系图的表格中可以清楚的看到无论芯片在轻负载和重负载的情况下，通过内部智能切换PWM/PFM控制模式，芯片都能达到比较高的电源管理效率。 
12bits高速ADC IP核的验证和标准化的主要内容？		（１）IP核评测验证技术路线  针对高速、高位ADC性能参数的测试在整个IP设计过程中是设计完成和走向市场连接部分，包含基于基础参数测试、基于专用机台测试。基础参数测试，可在SSIPEX的软硬件环境中利用本身技术力量进行；基于专用机台测试，需要时可借用其他公司的测试仪器来进行。SSIPEX与Agilent合作建有测试实验室、与泰瑞达也有紧密合作关系，这些都有助于本项目的进行。  ADC测试的具体内容包括：测试电路的选择，特性测试，编程环境中的测试软件设计。  （a）.测试电路的选择：芯片基础性能测试和机台测试中均需要以测试接口电路板作为硬件平台。基础性能测试电路主要完成基本参数的测试，并将其传递给基于专用机台测试作为参考测试依据。专用机台测试中对测试电路板性能要求非常高，因为高端ADC芯片测试对噪音影响比较脆弱，所以需要选择电路噪声小的电路结构。   （b）.ADC特性测试  ADC性能测试包括线性特性和动态特性。其中，线性特性测试内容包括：积分非线性(INL)、微分非线性(DNL)、偏置误差（Offset Error）、满量程增益误差（Full-scale Gain Error）、最小有效位增益误差（LSB Gain Error）。动态线性特性测试内容包括： 信噪比(SNR)、信号与噪声＋失真之比(SINAD)、总谐波失真(THD)、无杂散动态范围(SFDR) 、双音互调失真(TTIMD) 。  某些应用了宽带线性SHA电路来降低谐波失真，减小纹波，就是为了保证高位分辨率所需的SNR性能。高带宽使ADC 能在尼奎斯特频率下获得非常精确的满刻度输入。该参数测试表现在宽带无线通信应用的A/D转换器选择中非常关键。  测试中，在测试芯片的输入端加上一个正弦信号作为激励，然后对在输出端采集到的信号进行分析，来验证该芯片对信号完整性的影响如何。  （c）.测试软件设计  对于专用机台测试环境的熟练掌握和针对ADC的测试程序的设计也是重要组成部分。  （２）IP核的标准化  为促进所设计IP的复用，本项目将依据国家“集成电路模拟与混合信号IP核规范”要求，注重将数模混合IP核的设计、评测环境标准化，一方面可以确保设计质量，另外一方面也使得数模混合IP核相关技术资源可以重复利用，有利于后继项目的开展，同时也可以给其它芯片设计和制造企业提供参考。  在对于IP的应用推广中，将根据应用需求结合IP核标准化文档，对IP的应用实现中提供完善的技术支持以及提出适合的IP复用授权模式。 
高端双界面智能卡关键技术研究与产品实现的主要内容？		
四合一全高清数字电视一体机图像处理SOC的主要内容？		在项目执行期间，主要完成以下工作：  (1)开发音/视频解码/解调，图像增强算法；  (2)开发FGPA验证平台；  (3)开发/优化IC结构；  (4)开发功能模块；  (5)开发/整合数字及模拟界面；  (6)开发驱动软件及应用程序；  (7)整体方案性能测试及评估；  (8)开发PCB硬件和系统；  (9)开发FULL HD LCD TV测试系统；  (10)开发软/硬件,开发生产调试工具,开发套装软件（PKS）。  （四）技术关键  （1）无线地面数字广播电视信号DMB-TH接收与处理；  （2）有线数字广播电视信号DVB-C接收与处理；  （3）数字卫星广播信号ABS-S接收与处理；  （4）各种制式的模拟广播电视信号(PAL/NTSC/SECAM)接收与处理；  （5）MPEG2/MPEG4/H.264/AVS/VC-1高清视频解码,JPEG高清解码，DivX, WMV, RealVideo视频解码；  （6）Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等音频解码；  （7）高阶图像缩放及增强 (Advanced Scaler and Enhancement)；  （8）动态图像残影校正 (Dynamic Over Driver)；  （9）数字电视噪音消除 (Mosquito Noise Cancellation)；  （10）第二代三维视频讯号梳状滤波器 (3D Decoder）；  （11）高速相位锁向环 (High Speed PLL)；  （12）模拟高清讯号高速ADC技术；  （13）新一代色彩管理與校正 (Advanced color management and correction)；  （14）高清晰多媒体接口HDMI 1.3 技术；  （15）数字差分讯号输出 Dual LVDS 技术；  （16）掌握Audio ADC，Audio DAC等相关电路技术；  （17）全制式音频解调技术 (Audio Demodulation)；  （18）音频基带音场处理技术 (Audio Baseband Processing)；  （19）掌握数百万门级SOC　IC设计技术；  （20）CMOS数模混合电路设计技术；  （21）内建 AMBA BUS 符合３２位元 CPU；  （22）系统软硬件的整合技术。
面向移动多媒体计算平台的图形加速处理器开发的主要内容？		
用于LCD TV背光的高亮度LED驱动集成电路研究的主要内容？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的主要内容？		
高性能双界面CPU卡安全芯片的主要内容？		本课题将设计双界面卡中最核心的元件：双界面卡芯片。该芯片包括：嵌入式微处理器、加解密协处理器、大容量非挥发存储器、若干数据存储器、双界面电源管理、射频通信电路、抗攻击电路。  该芯片具备较高的防逻辑攻击的能力、芯片级的防解剖能力、防物理攻击的能力。同时，芯片的封装也要能适应双界面卡的应用要求。其必须具备良好的天线连通性和安装适应性，能适应各种双界面卡工艺。  1. 双界面通讯接口  支持多界面的电源管理模块设计  由于双界面卡支持不同接口的通讯方式，在进入不同环境的过程中，电源的顺利切换确保了系统在不同环境下的适应能力，因此，多界面的电源管理模块设计是芯片最重要的部分之一。同时，电源管理模块的设计同样会给时钟选择模块和系统复位管理带来很大的影响，优秀的双界面电源管理模块设计不但可以满足双界面应用还能够在混合应用中带来应用层面上的突破。  高转化效率的射频整流模块  由于非接触界面工作时芯片不带电源，射频前端模拟电路负责为芯片提供能量，因此其整流效率、阻抗匹配度是芯片优化最重要的部分之一。同时，芯片在整个读写器识别范围内的输入场强变化可能达到几个数量级，整流模块中必须采用保护电路来防止输入能量过大而造成芯片损坏。保护电路设计不合理一方面会降低芯片可靠性，另一方面会影响整流效率进而影响工作距离。华虹通过改进电路结构、专利版图设计等实现了兼具高效率和大场强保护能力的射频整流模块。并已在公交一通卡、二代证等项目芯片中实现成功应用。  超低功耗电路模块设计  在芯片设计中，芯片功耗是一个非常重要的性能参数。除了射频整流的转化效率和匹配对非接触界面的工作距离的影响，作为纯粹消耗能量的模拟前端及数字基带与存储单元的功耗大小也直接决定芯片在识别距离的长短和芯片工作的可靠性。而根据目前取得的研究结果表明，模拟前端和非挥发存储器单元的功耗仍然较数字基带大。华虹对射频模拟前端中的关键模块进行研究与设计（包括低功耗检波电路，低功耗高灵敏度时钟提取电路等电路模块设计与优化）。通过设计开发这些超低功耗电路模块，大幅度提升双界面芯片及系统的性能指标。  高适应性的解码技术  解码技术是数字处理电路中最为关键的一项技术。由于天线匹配、信道干扰、射频电路解调能力等一系列复杂因素的影响，经过射频电路解调处理后的信号经常会出现占空比差、带有毛刺、具有通讯累积误差等问题，所以，解码技术作为数字电路处理的第一环，必须具有高度的适应性。在设计中需要采取准确滤波、自适应同步、精确采样、帧格式容错处理等多重手段来适应射频电路的各种变化。从实践来看，在高速率（848Kbps）通讯条件下，射频电路的解调将变得十分困难，直接体现在小场强和大场强工作条件下的解调信号占空比严重失真，从而使得解码电路无法正确提取出有效信息。如何利用数字解码技术解决高速率通讯带来的解调失真将成为本项目实施中的研究技术之一。  基于FIFO的异步数据传输技术  与传统的逻辑加密非接触式智能卡不同的是，双界面卡芯片是基于微处理器架构的智能卡芯片，这就使得非接触通讯的功能有了更大的拓展空间。在双界面卡芯片中，我们将尝试采用异步FIFO的方式来进行通讯模块和微处理器之间的异步数据交换，这样，接收/发送的灵活性大大提高。在功耗严格受限的应用场合中，可以通过异步FIFO和微处理器交替工作的方式来降低系统运行的功耗，此时，接收/发送一帧的数据长度将受限于异步FIFO的容量。在能量充裕的情况下，则可以采取异步FIFO和微处理器同时工作的方式，这时，只要合理地设计系统内部传输效率，就可以做到接收/发送一帧数据长度不再受限于FIFO本身的容量，从而远远超过ISO/IEC14443当前规定的最大帧长度（此时最大帧长度取决于芯片内部为通讯而开辟的数据存贮空间）。  通讯中的低功耗技术  在通讯期间，由于调制和负载调制的影响，使得天线上获得的能量要比非接收/发送期间的更少，尤其是在采用ISO/IEC14443 TYPEA通讯方式下，由于接收采用100%调制方式，所以在调制期间天线上是不能提供任何能量的，芯片内部只能依靠电容来短时期保持能量。因此，通讯过程中的低功耗处理技术往往显得更为重要。我们将采用智能功耗管理技术来实现通讯过程中的低功耗。相对于传统的逻辑加密智能卡芯片来说，基于微处理器架构的非接触式智能卡芯片的运行要复杂得多，将涉及软件操作系统对硬件系统的管理调度过程，因此，低功耗技术也必然是软硬件协同完成的。智能功耗管理技术将对芯片运行时的各个阶段、场景进行细分，分析这些场景下的功耗需求情况，在软件的调度管理下动态地对各硬件模块进行休眠/激活控制，合理地控制功耗和功能之间的关系，达到系统低功耗的目标。在智能功耗管理技术研究过程中，我们还将将结合对电压检测、自适应电流平衡、自动时钟管理等技术的研究来实现功耗管理的自动化和智能化。  2. 安全微处理器  微处理器是双界面卡芯片中的主控单元，选择一个合适的微处理器架构是双界面卡芯片架构中最重要的步骤。  双界面卡芯片对于微处理器的需求有三个方面  a) 高运算性能  由于快速通关、密码运算、大数据量传输等应用需求，微处理器必须提供足够的运算速度才能满足应用需求。  b) 高安全性  微处理器在应用过程中将承担部分敏感的密码运算处理，因此，许多攻击（如SPA、DPA等）都针对微处理器运行时的弱点来进行，所以，微处理器本身需要具有抗攻击的措施。此外，对于整个芯片体系来说，微处理器是一个安全体系架构建立的基础，其架构必须适合芯片软硬件系统建立一个安全的运行环境。  c) 低功耗  低功耗是非接触应用的一个通用需求，对于微处理器来说也是如此。但高运算性能往往和低功耗是矛盾的需求，一味地强调速度将使得整个系统无法满足非接触的应用环境，而一味地强调低功耗则可能导致运算性能低下从而无法满足应用需求。因此，如何提高性能/功耗的比值成为技术方案中的关键。  华虹公司在智能卡微处理器领域的研究和应用方面积累了多年的经验。公司从成立初期即自主研发了嵌入式8051微处理器，后来进行升级形成了Turbo8051+MMU（存贮器管理与保护单元）的微处理器架构，运算性能比传统的8051提高了3-5倍，并且提供了硬件防火墙的功能。2002年底，华虹公司前瞻性地与ARM公司合作，引入了专门为高安全智能卡领域量身定制的微处理器SecureCore100(简称SC100)的软核授权(RTL代码级授权)，该微处理器以ARM公司首个成功推广的32位RISC CPU- ARM7TDMI为基础改造并增加了安全抗攻击措施以适合智能卡等高安全领域的应用。  纵观当前国外主流智能卡芯片设计厂商的微处理器现状，普遍已经完成从初期的8位标准8051微处理器向16位的高安全性的微处理器升级。对于华虹公司来说，自行研发的Turbo51+MMU的微处理器架构已经在大量的CPU智能卡产品中进行了成熟的应用，而ARM公司的SC100微处理器技术也完全掌握吸收，并开始成功地应用于高端的接触式智能卡产品设计中。  对于双界面卡芯片设计来说，综合考虑各类需求，华虹公司将首次在非接触智能卡领域内引入32位的微处理器体系架构。在目前已经问市的高端非接触智能卡领域内，目前最多采用16位的微处理器体系架构，如果本项目得以成功实施，华虹公司将在非接触智能卡领域内处于技术领先地位。  3. 大容量的嵌入式非挥发性存贮器技术  双界面卡芯片对于非挥发性存贮器的需求提出了十分高的要求。从双界面卡应用来看，芯片中的非挥发性存贮器的容量将在64K字节以上。  华虹公司具有多年的非挥发性存贮器自主研发设计的经验。曾经在Chartered 0.6微米、HHNEC 0.54微米等工艺下成功开发各种容量的EEPROM，并成熟地应用于公司各类非接触产品中。  本项目对于嵌入式非挥发性存贮器的设计要求提出了更大的挑战，主要包括以下两个方面：  a) 工艺水平的提升  由于高端非接触式智能卡面临高速、低功耗、低成本的技术挑战，因此，采用先进的深亚微米工艺技术是至关重要的。从当前国外同类产品的工艺水平来看，普遍达到了0.18微米或0.13微米工艺水平。而相对来说，国内目前大规模的嵌入式非挥发性存贮器的应用还集中在0.35微米以上的工艺水平，距离国际上的先进水平存在一定的差距。但同时我们也可以看到，国内几家领先的代工厂商越来越致力于先进工艺的研发，华虹-NEC、SMIC等厂商已经成功研发了0.18微米EEPROM工艺。通过本项目的实施，华虹公司将通过与国内几家工艺厂商的合作，推进国内深亚微米嵌入式非挥发性存贮器工艺的发展，并达到规模性的应用。  b) 大容量低功耗的设计  根据国内的非接触式智能卡应用水平来看，目前主要还集中在8K字节以下的小容量应用上。双界面卡芯片提出的64K字节以上的大容量应用需求，使得低功耗技术变得极为关键。在大容量嵌入式非挥发性存贮器设计中，华虹公司采用多项低功耗技术，有效地降低了嵌入式存贮器的功耗。  根据华虹公司在EEPROM领域多年自行研发经验来看，本项目所涉及的大容量低功耗EEPROM设计将有以下几个技术关键：  i. 存储体阵列分割技术  ii. 低功耗CP_HV模块设计  iii. 低功耗读出电路（sense amplify）设计  4. 硬件加密协处理器技术  华虹公司在加密算法硬件方面进行了多年的研究和开发，至今已经形成了较为完善的技术积累，并成熟地掌握了算法研究、算法设计、算法验证、算法应用等算法硬件开发中的各个环节。  华虹公司开发的对称算法硬件协处理器涵盖了序列密码（包括Mifare算法、上海公交专用算法）、DES算法、AES算法等主流的加密算法并大量地应用于上海公交卡芯片、上海社保芯片、UCPS芯片中。公开密钥体系硬件协处理器则包括了两大国际主流算法-RSA算法和ECC算法，并在USBKEY芯片、高端SIM卡芯片中进行了应用。  同时，华虹公司是国家商用密码产品生产定点单位。已经或正在开发的国密算法包括：RFID专用128位算法、SSF33算法、SM1算法、SM2算法等。  双界面卡芯片中将同时实现对称加密算法硬件协处理器和公开密钥体系(PKI)硬件协处理器并加入国密算法协处理器。和以往的加密算法硬件协处理器设计相比，双界面卡芯片中的加密算法硬件协处理器具有更大的挑战性，主要有以下几个方面：  a) 双界面卡应用需对数据进行全程加密，将大量地运用对称加密算法来进行，在一次交易过程中可能涉及上万次的加密运算。所以，对称加密算法的效率将很大程度地影响交易速度。如何提高对称算法在应用中的效率是一个重要的问题。  b) 公开密钥体系相对于对称加密算法往往具有运算复杂、运算速度慢、电路规模庞大的劣势，但其功能又是对称算法所无法替代的。在非接触式智能卡中的公开密钥体系在实现过程中更是面临着性能和功耗的两难选择。  c) 双界面卡对于安全算法在硬件实现中的抗攻击提出了很高的需求，所以，在算法硬件设计时不仅仅需要考虑功能、速度、功耗、面积等这些传统的因素，更需要研究如何实现抗攻击的措施。  对称加密硬件协处理器  对于对称算法硬件协处理器的实现来说，其本身的设计原理和方法已经十分成熟，技术风险也比较低。在本项目中，需要重点研究和解决的问题有两个，一是如何提高整个系统的加密效率，二是如何实现低成本高效率的抗攻击措施。  对称算法硬件协处理器本身的运算速度十分快速，往往几十个时钟周期即可完成运算，但是，由于对称算法大多采用分组加密算法（比如3DES），所以，软件在加密前需对大片待加密数据进行分组，然后每次运算搬运一组至硬件协处理器中，等待运算完成后，再将结果搬出，这样，软件的调度过程所耗时间往往数十倍于硬件协处理器本身的运算时间。因此，影响整个加密应用效率的瓶颈不在于硬件协处理器的运算速度而在于数据吞吐效率。  在芯片系统设计时，采用多种技术手段可以大大加快加密数据的流转过程，从而大大提高整片数据的加密效率。比如，采用硬件DMA通道的方案，打通待加密数据和加密协处理器之间的直接硬件传输通道，大大减少软件的搬运负荷。  又比如，在采取了DMA通道解决了数据传输问题后，硬件协处理器设计再考虑采用流水线的结构，做到每个时钟周期均能产生一次加密结果的话，那么，整个大数据量加密将以最高的效率来运转。比如16轮的DES算法如果采用16级流水线的结构，那么只要源源不断地填充流水线，第一次的运算数据经过16个时钟周期输出第一个加密结果后，后续将每个周期均产生加密结果。  但同时，我们也将充分认识到这些加速措施将会在很大程度上增加硬件的开销和系统的复杂性，一味地追求快速将使得面积开销、功耗开销变得无法忍受，从而使得芯片整体不具有商业竞争力，所以，我们在项目实施过程中需要对应用的需求、运算瓶颈、硬件开销等各类因素进行综合分析，从而研究出一个最适合的方案。  公开密钥体系（PKI）硬件协处理器  公开密钥体系（PKI）硬件协处理器的设计复杂性要远远高于对称加密算法硬件协处理器，将成为本项目实施过程中的难点技术之一。  PKI应用往往是一个复杂的流程运算，在实现时，需要进行合理的软硬件分工，硬件适合处理规整的、大运算量的数学运算，而软件则适合处理繁琐的流程性调度。   PKI硬件协处理器主要将实现PKI应用中的大数的加减乘除运算以及模加、模减、模乘、模幂等运算，其运算量将远远超过对称加密算法运算量数个级别。比如，DES算法硬件协处理器16个时钟周期即可完成一次加密运算，而RSA完成一次签名运算（私钥长度1024位的模幂硬件运算）需要百万个时钟周期。  PKI硬件协处理器是极耗功耗的运算。PKI硬件协处理器每兆时钟下的功耗是对称算法硬件协处理器的数十倍。所以，对于非接触式智能卡来说，PKI运算往往成为整个芯片系统中的最大功耗瓶颈。  PKI应用中目前最为成熟的就是RSA算法，但是，随着安全需求和加密性能需求的不断升级，椭圆曲线算法(ECC)由于其在更短的密钥情况下即能达到更高的安全性，因此有逐步取代RSA算法的趋势。本项目如何设计一个功能完善的硬件加密协处理器从而同时支持RSA、ECC两大算法的应用将是一个具有挑战的技术创新。  5. 安全抗攻击技术  真随机数发生器技术  真随机数技术是智能卡芯片安全技术中的源头技术。芯片的认证体系、加密算法的密钥产生、各类加解和签名应用协议、各类抗攻击的安全措施往往都是从利用真随机数开始的。因此，芯片中如何实现高质量的真随机数发生器电路是一项至关重要的安全技术。  高质量的真随机数发生器的设计对于芯片设计来说是一个难点技术。主要的问题可归结为三大类：一是如何保证随机数产生器产生的随机数是“真”随机数（即熵随着每个随机数位的产生而增加），二是如何使得产生的真随机数具有统计上的完美性，三是如何检测真随机数电路的失效。  华虹公司在真随机数发生器设计方面进行过大量的研究，并在智能卡芯片产品中进行了大量的实践和应用，掌握了成熟的真随机数设计技术。  一个典型的真随机数发生器的结构中主要包含噪声源模块、数字化过程模块、数学后处理模块和缓冲器模块。其中，噪声源负责真随机源的生成。数字化过程负责将噪声源转化成随机的数字信号。数学后处理则对数字化的噪声信号进行处理，使得其具有完美的统计性能。缓冲器则根据外部需要对内部随机数进行缓存处理后最终输出。  噪声源是真随机数的源头，采用一个公认的具有物理不确定性原理的噪声源是真随机数的关键。在芯片内部，噪声源的选择可以归为几大类，即噪声源直接放大、离散时间混沌、亚稳态电路、振荡器固有抖动等。从我们的实践效果来看，利用振荡器固有抖动原理设计的噪声源具有良好的特性。  基于振荡器的随机数发生器，其基本思想就是利用两个独立工作的高、低频振荡器之间的相对关系来得到非确定噪声源，用带有抖动的低频慢振荡器通过D触发器，采样有固定周期的高频快振荡器，从而产生随机数序列X。  基于振荡器的随机数发生器输出序列的随机性能取决于慢振荡器抖动的范围及其分布。相对于噪声源直接放大等方法，基于振荡器的方法基本不受周期信号和1／f噪声的影响，输出序列仍保持良好的随机性能，抗干扰能力较强。  噪声源哪怕设计得再好，在带宽限制、工艺容差、老化、温漂、固有干扰以及来自攻击者的控制信号等的作用下，生成的数据流通常也会表现出一定的统计学缺陷。所以在噪声源后加上一个数字后处理器将很好地解决随机数质量的问题。后处理单元要完成两个目标：1）调节未经加工的数字化的噪声信号的概率分布，从而克服非确定性随机源或数字转换器上出现的统计上的缺陷。后处理输出内部随机数的概率分布比数字化的噪声信号更接近于均匀分布。2）后处理器用于增加输出序列中每一位的熵。采用压缩组件收集（提取）输入流的熵后，每一位的熵会增加，从而生成速度更低的输出数据流，随机性增强。  典型的数学后处理技术将包括:基于本原多项式构建的线性反馈移位寄存器(LFSR)、 冯?诺依曼（von Neumann）纠正器、异或熵累加电路等。通过这些后处理技术的联合运用，可以使得经过数学处理后的随机数具有完美的统计特性，并且解决了前级转换过程中熵可能发生损失的问题。  真随机数电路在应用中如此重要，如果失效将对整个体系的安全性带来极大的影响。所以，在真随机数设计中还需考虑如何检测真随机数发生器的失效。其中将涉及错误检测、熵评估和攻击检测技术。在传统的真随机数设计中，往往注重真随机数发生器本身功能或性能的设计，而对于失效报警功能往往研究不够。而对于双界面卡芯片来说，其对安全抗攻击的要求十分严格，因此，需要在项目实施过程中重点研究真随机数发生器的失效报警功能。  目前，我们对失效报警功能进行了充分的原理性研究，将结合本项目的开展着重进行实践，成为真随机数电路设计中的技术创新点。  这些技术将包括：   采取上电检测和随机检测相结合的手段，利用X^2检验算法对真随机数的失效进行检测   利用硬件的方式对真随机源的失效进行实时监控，采用快速高效的统计算法实时找出失效的发生并进行报警   对针对噪声源的攻击进行实时监控，研究专门针对噪声源实施的攻击手段，并采取抗攻击措施或进行攻击报警  芯片抗攻击技术  抗攻击技术的发展完全是和攻击技术发展相对应的。华虹公司投入了专业的人员对智能卡芯片的攻击技术进行研究和归纳，并长期从事抗攻击技术的开发，涉及芯片安全结构体系设计、软硬件联合安全开发、硬件抗攻击、版图抗攻击、特殊安全工艺等各个方面。  对于双界面卡芯片设计来说，将重点对以下的技术进行实践：   完善的环境检测电路，检测芯片运行中的环境异常，从而自动进入安全状态   这些电路包括：温度检测、频率检测、光检测、场强检测等   采用安全的时钟处理技术，包括内部自有时钟、随机变频时钟、时钟抗干扰等   芯片物理顶层采用屏蔽层来检测针对芯片在工作状态时实施的探测攻击   芯片级抵御SPA、DPA攻击措施   基于微处理器存贮器保护单元（MPU）的硬件域隔离设计   物理存贮器总线的实时加解密功能   测试模式与应用模式的隔离，防止测试模式被功能误用   特殊的存贮器工艺，防止逆向解剖   版图的打散混乱布局  通过一系列抗攻击技术在芯片中的实现，最终满足双界面卡芯片的高安全应用需求。
汽车车身控制器（BCM）专用高压芯片的技术研究的主要内容？		 以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，研发一款汽车车身控制器（BCM）集成控制模块。
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的主要内容？		
12bits高速ADC IP核技术研发的主要内容？		本课题的实施涵盖IP设计的整个流程，主要分为四个部分： 12bits、100MSPS ADC IP核电路设计，ADC IP核版图设计，ADC IP核的测试和IP核的标准化。   1) IP核电路设计技术路线  业内较多采用的ADC整体结构包括：并行比较结构、流水线结构、逐次逼近机构和sigma-delta 结构。各结构具有不同的性能特点，对比如图1所示。  设计中，考虑到在速度、精度、功耗和芯片面积之间的取舍，我们拟采用设计流水线结构，同时在整体结构中注重对个别重要部件结构的设计，以达到速度、精度、功耗和芯片面积之间最好的折衷，如图2所示。  对于模拟部分的设计，当前的标准设计流程是：电路图输入=>电路模拟=>版图=>寄生参数提取=>HSPICE工具仿真分析电路的模拟波形，调整电路的设计。获得精确结果的关键是一个高质量的电路模型。工艺和晶体管参数在电路模拟中的作用至关重要。开发精确模型的任务绝不能忽视，对于给定的中芯国际的工艺，需要创建一套精确的模型。  2) IP核版图设计技术路线  深亚微米工艺下由于IP核的漏电流、静态功耗等都有所上升，要处理好这些问题不仅对IP的设计水平有一定的要求，对IP的版图处理也有着严格的要求，具体技术路线如下：  基于深亚微米版图冗余设计方法  单通孔结构的数量以及使用最小金属覆盖通孔设计规则的数量，在很大程度上会因工艺变异导致缺陷。设置第二个通孔来减少失败风险是一项未雨绸缪的举措，从而可以在投入制造之前就避免了成品率的下降。  电流源阵列的随机布局  电源阵列的随机布局可减少非线性误差，提高ADC的线性度。如图3所示  中心对称布局  中心对称布局可提高差分对管的过驱动电压的匹配性。如图4所示  3) IP核评测验证技术路线  针对高速、高位ADC性能参数的测试在整个IP设计过程中是设计完成和走向市场连接部分，包含基于基础参数测试、基于专用机台测试。基础参数测试，可在SSIPEX的软硬件环境中利用本身技术力量进行；基于专用机台测试，需要时可借用其他公司的测试仪器来进行。SSIPEX与Agilent合作建有测试实验室、与泰瑞达也有紧密合作关系，这些都有助于本课题的进行。  ADC测试的具体内容包括：测试电路的选择，特性测试，编程环境中的测试软件设计。  （1）ADC测试电路的选择  芯片基础性能测试和机台测试中均需要以测试接口电路板作为硬件平台。基础性能测试电路主要完成基本参数的测试，并将其传递给基于专用机台测试作为参考测试依据。专用机台测试中对测试电路板性能要求非常高，因为高端ADC芯片测试对噪音影响比较脆弱，所以需要选择电路噪声小的电路结构。   （2）ADC特性测试  ADC性能测试包括线性特性和动态特性。其中，线性特性测试内容包括：     积分非线性(INL)    微分非线性(DNL)    偏置误差（Offset Error）    满量程增益误差（Full-scale Gain Error）    最小有效位增益误差（LSB Gain Error）  动态线性特性测试内容包括：     信噪比(SNR)     信号与噪声＋失真之比(SINAD)     总谐波失真(THD)     无杂散动态范围(SFDR)      双音互调失真(TTIMD)   某些应用了宽带线性SHA电路来降低谐波失真，减小纹波，就是为了保证高位分辨率所需的SNR性能。高带宽使ADC 能在尼奎斯特频率下获得非常精确的满刻度输入。该参数测试表现在宽带无线通信应用的A/D转换器选择中非常关键。  测试中，在测试芯片的输入端加上一个正弦信号作为激励，然后对在输出端采集到的信号进行分析，来验证该芯片对信号完整性的影响如何。  FFT分析中常常要用到窗函数。在基于FFT的测量中正确选择窗函数非常关键。然而如果时间序列的长度不是信号周期的整数倍，就会发生频谱泄漏。频谱泄漏使给定频率分量的能量泄漏到相邻的频率点，从而在测量结果中引入误差。选择合适的窗函数可以减小频谱泄漏效应。  (3)测试软件设计  对于专用机台测试环境的熟练掌握和针对ADC的测试程序的设计也是重要组成部分。  4) IP核的标准化  为促进所设计IP的复用，本项目将依据国家“集成电路模拟与混合信号IP核规范”要求，注重将数模混合IP核的设计、评测环境标准化，一方面可以确保设计质量，另外一方面也使得数模混合IP核相关技术资源可以重复利用，有利于后继项目的开展，同时也可以给其它芯片设计和制造企业提供参考。  此外，IP核标准工作组还制定了“数字软核IP质量标准”和“数字硬核IP质量标准”，目前正处于征求意见稿阶段。国家IP核标准工作组制定的上述标准对IP核的设计流程、仿真模型、设计文档、验证平台和测试激励集等做出了详细的规定，例如标准规定了IP核的文档交付项需包含以下内容：项目将按照上述IP核标准规范库中所包含的IP核，此外还将据此形成参考设计、验证推荐流程、总线规范及交付项规范及标准IP核范例并推广，使IP核的设计更加标准化，提高IP核的可复用度，促进国内IP核的交易。如表1所示  在对于IP的应用推广中，将根据应用需求，例如应用于基站和移动终端中的SoC芯片，结合IP核标准化文档要求，提供的技术支持文件包括仿真模型、设计文档和测试激励集等，其中仿真模型要求包括功能/时序的数字模拟模型、模拟电学端口模型和虚拟FAB仿真环境；设计文档要求满足集成要求和工艺容差要求。
TD-LTE/TD-SCDMA双模加速固核的研发的主要内容？		1.2.1 需求分析  本课题提供TD-LTE/TD-SCDMA双模固核IP满足3GPP相关规范要求，具体课题技术指标包括：  a) 物理层基本功能需求包括：  1) 支持标准定义的各种带宽模式：1.4 MHz，3 MHz，5 MHz，10 MHz，15 MHz，20 MHz；  2) 支持MIMO方式为下行4x2多天线配置，上行单天线配置；  3) 最大下行数据速率50 Mbps，最大上行数据速率25 Mbps；  4) 支持的CP：{Normal CP, extended CP}；  5) 支持的帧结构：TDD only；  6) 支持标准定义的上下行物理信道：PDSCH，PBCH，PMCH，PCFICH，PDCCH，PHICH，PUSCH，PUCCH，  PRACH；  b) 其他需求：  1) 支持RF/ABB接口（数字IQ）；  2) 支持AMBA2.0或者AMBA3.0总线接口；  3) 支持片外存储器SDRAM接口。  1.2.2 开发内容  开发内容包括仿真链路开发，固核总体架构开发，固核RTL设计开发，固核功能验证，FPGA验证平台开发，下面是具体的开发方案：  1) 仿真链方案  对于终端而言，复杂的算法主要集中在下行链路上。LTE物理层下行数据处理包含发送端（eNodeB）和接收端（UE）两部分。LTE物理层下行仿真链路基本可以按照下图1所示进行模块划分。  图1-LTE物理层下行仿真链路模块  其中：  DL Channel Coding Chain主要完成LTE eNodeB侧下行比特级（bit level）处理，进行传输信道（TrCH）及控制信息（Control Information）的信道编码，输出各个物理信道编码后的数据流；  Physical Signal Generation主要完成下行的物理信号（Physical Signals）生成，包括参考信号（RS）和同步信号（P-SCH、S-SCH数据）；  Physical Channels and Modulation主要完成LTE eNB侧下行数据符号级的处理，包括编码后数据流以及物理信号（Physical Signals）的QAM调制、MIMO处理、物理资源映射、组帧、OFDM调制等处理，输出各个天线口的数据流；  MIMO Channel for LTE完成MIMO信道模拟，并完成各种不理想因素（频偏、EVM、DCO等）的建模和叠加；  DL Sync主要完成LTE下行同步的处理，实现UE频率和定时的同步，获取小区ID并读取BCH等系统信息；  DL Demodulation主要完成LTE UE侧下行符号级数据的处理，包括不理想因素的校准、各种跟踪（频率、定时等）控制、时频域变换、信道估计、解物理资源映射、MIMO equalizer、QAM解调等；  Meas and Feedback主要负责UE侧测量及反馈数据的生成，包括3GPP TS36.214中要求的一些测量项的测量以及CQI、RI及codebook的反馈；  DL Channel Decoding Chain主要负责UE侧下行比特级数据的处理，是DL Channel Coding Chain的逆过程，包括传输信道、控制信息的信道译码以及HARQ合并功能等；  Control负责为所有模块生成动态变化的各种控制信息等，例如一些UE反馈信息。静态或半静态（仿真中固定不变）的一些信息和参数在仿真前直接设定。  2） 固核总体架构  TD-LTE固核的总体架构如下图2所示：  图2-TD-LTE固核总体架构  图中，TD-LTE固核包含下面几个主要部分：  RF接口：和片外RF电路（包括ABB）连接，提供两条独立的接收通道和一条发射通道；在各个发送和接收通道上，通过数字处理对来自和发往RF的数据进行补偿和矫正；通过RF控制接口对前端，RF和ABB进行控制。  上行处理模块：完成全部LTE上行物理层数据处理功能。   下行处理模块：完成全部LTE下行物理层数据处理功能。   AMBA2.0或3.0接口模块：完成AMBA2.0或3.0标准总线的接口功能。  SDRAM接口模块：完成SDRAM接口功能。  CRM模块：完成时钟/复位的生成和管理。  3） RTL级设计  RTL设计的主要难度在于数据通道的设计，在LTE算法中，固核需要很强的数据处理能力，比如Turbo解码器就必须能够支持下行数据速率的要求。同时，这些算法单元的设计还必须考虑到成本和功耗等的约束。对于这些模块，首先需要在算法级进行一定的优化，在算法设计的过程中就充分考虑实现的难度。通过在算法仿真，可以对不同算法进行对比，在整个链路性能的层面简化算法。在保证整个链路的性能可以满足标准要求的同时使用实现代价最小的算法。而在RTL设计中，需要对相同算法的实现方法进行优化，比如，减少运算次数，使用加法器代替乘法器，选择合适的加法器和乘法器，使用查表（访问ROM）替代加乘运算等等。为保证RTL设计的质量，本课题将使用RTL分析工具（如LEDA工具），对RTL设计的编码规则，可综合性（Synthesisibility），可测性（DFT），跨时钟域设计（Clock Domain Crossing，CDC），低功耗设计等进行检查，尽量在RTL设计阶段发现问题，保证RTL设计的质量，减少RTL到GDSII流程中的反复。  4） 固核功能验证  功能验证的目标是尽量确保设计能够实现设计文档中所描述的功能。而功能验证方法已由最初的直接测试向量生成(Directed Test Vector Generation)到约束随机测试(Constrainted Random Test)，再到覆盖驱动验证(Coverage-driven Verification)，一直发展到最新的基于断言的验证方法(Assertion-based Verification)。本课题选用SystemVerilog做为整个功能验证的设计语言。整个验证的环境支持以下特点：  功能覆盖驱动验证：一般在整个约束随机测试中让测试向量随机生成，在足够长的时间内可以产生大量的随机向量，这样可以比较容易覆盖到一些考虑不到的情况。因此可以有效地缩短验证时间，在短时间内达到令人满意的覆盖率。同时利用功能覆盖报告来指出对一个设计的验证进行到什么程度，具体地指出哪些部分需要进一步的验证。来进一步修改测试向量的约束条件，以达到更高的功能覆盖率。功能覆盖率也是一个决定功能验证是否完成的量化标准。根据覆盖率报告的反馈信息，可以去掉设计中的一些冗余，并且可以最小化地使用仿真资源。  断言验证：通过验证平台施加基于断言的测试向量，可以很好的对设计内部的信号直接监控，当监控的属性出现错误时，立刻进行报警，增加了设计在仿真时的可观测性。用断言描述的属性既可以用在仿真中起到监控设计行为的作用，也可以用在形式属性检查中作为要验证的属性。属性检查是对整个状态空间进行搜索，能够控制到每一个信号，解决了设计验证时的可控制性。  基于事务级的验证模式：所谓事务是指被设计对象与事务处理器之间通过接口所做的一次数据或控制的传输。事务可以是一次寄存器的读写这样的简单事务，也可以是具有一定比特个数且各比特间有一定关系的复杂事务。基于事务的思想把验证提高到更高的抽象层次——事务层，使验证不仅仅停留在信号级上，还提升到了事务级上，提高了验证效率。  本课题进行的功能验证将包括模块级和系统级，如下图3所示。  图3-功能仿真验证平台  模块级仿真验证。在进行模块级验证的时候，将DUT（Device Under Test）置于ANB M-aster的数据和控制总线上。测试程序根据测试计划产生，可以访问DUT的数据和控制接口。DUT的运行结果由同样连接在总线上的监控器进行分析，通过和参考模型的对比进行功能验证并获得验证覆盖率的信息。对于每一个DUT，都有一个特定的监控器。这些监控器的基本结构相似，只是其中的参考模型随着DUT功能的不同个人变化。在以ARM为驱动的验证之外，还可以直接通过总线接口驱动直接向DUT施加测试激励。这种方式可以很好的完成随机验证。对于有特殊接口的模块，如RF接口模块，需要专门设计测试驱动和监控器，覆盖其全部功能。  系统级仿真验证。在完成模块级验证后，需要对集成好的系统进行系统级验证。仍然使用上述平台，只是该平台中已经包括了所有的模块。验证仍然可以使用AHB M_aster作为测试的驱动或者使用专门的总结接口驱动模块。由于TD-LTE固核的规模较大，进行全系统级仿真可能耗费大量的运算和时间。在系统级仿真中应慎重选择测试用例，重点验证模块间的接口、通信机制以及上电复位等系统级功能，而不再重复测试模块内部的功能。  除了仿真验证之外，本课题实施过程中还将使用FPGA验证平台作为补充的验证手段。  5) FPGA验证平台实现方案  图4- 验证平台实现方案图  其中的FPGA负责实现射频控制器功能、LTE全套基带算法加速固核功能、基带整形滤波器功能等；DSP负责处理L1调度功能、MAC解包运算功能；MCU负责处理L3和L2（除MAC解包运算）功能；应用软件运行在外部PC上，PC与芯片通过高速USB2.0接口相连。  1.3 创新点与关键技术  本课题的技术创新点主要体现在通信算法、固核设计和固核验证三个方面：  通信算法方面开发，全套符合3GPP规范要求并且适合终端实现的TD-LTE算法，并以固核IP形式实现关键算法。LTE是一个前沿课题，算法上存在较多可供研究和创新的地方。TD-LTE的算法主要包括下行信道估计、下行多天线接收、下行软比特生成、物理层自主测量和校准、RI、CQI和PMI反馈、ISI、ICI干扰消除、高速信道译码、HARQ合并、小区搜索、终端测量、快速控制等，其中有些算法与网络侧原理相同但需要考虑终端的特点进行简化和优化，有些算法是终端特有的需要专门针对终端做研究、仿真和优化。  固核设计方面，通过建立链路级算法仿真平台对芯片设计和验证进行支持。在算法仿真平台中可以对算法的运算量、通信和存储需求进行估计以指导架构设计。同时，通过算法仿真，可以产生模块的测试向量，用于固核设计中的模块级仿真验证。通过建立基于SystemC的架构模型对芯片架构分析。在芯片的SystemC模型中对对架构进行定量分析，从运算负荷，通信负荷，功耗等方面评估和对比不同的构架选择方案，取得在性能，成本和功耗间的最优平衡。  固核验证方面，采用基于OVM的验证架构，结合算法和系统级模型产生测试向量，同时采用动态仿真和静态分析的方法，保证从RTL级到门级的验证质量。更多的晶体管数为片上多核处理器设计提供了有力支持，也为功能验证带来了巨大的挑战。利用覆盖率反馈来指导测试向量随机生成是提高仿真验证效率的重要途径。传统的覆盖率自动反馈技术针对规模相对较小设计，期望通过某种方法直接刻划测试向量和覆盖率之间的关系。因此传统覆盖率反馈方法并不适合大规模设计验证的特点。如何避免覆盖率直接反馈的高昂计算代价，提高实际验证效率是研究的重点。  
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的主要内容？		FH8735 固件的开发； 16路DVR和IP摄像机的硬件方案设计;通用DSP解码算法的开发；系统高速通信协议的设计，开发和调试； DVR用户界面的设计和实现；视频存储和文件系统方案的研究和开发。FH8735基于ucLinux的软件开发平台建立和编解码库的开发；IP摄像机应用程序和视频流服务器的开发；PC端解码库和ActiveX控件的开发。
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的主要内容？		●对X900芯片的相关模块如CPU速度，内存位宽及频率，多屏高分辨率（1280x1     024）支持，500万高清拍照，高速USB 2.0 OTG，SDHC/SDIO 4bit控制器，H.2     64语法分析，片上多域电源管理等进行优化后专门研发出一款改进版X901芯       片     ●在X901上移植微软最新的Windows CE 、Windows Mobile 6.1和谷歌最先进的     Android操作系统，提供完整的BSP和SDK给终端合作厂商。     ●支持H.264 MP/VC-1 MP的标清解码(720x576@30fps)和MPEG-4 SP的编解码(64     0x480@30fps) ，提供硬件驱动和视频播放/录制的插件。     ●支持CDMA2000 EVDO高速自由移动上网，支持WiFi 802.11 abg局域网, 终端      可自动搜索AP，并记录其配置信息。     ●支持CMMB移动电视接收，在高速移动的情况下能稳定接受信号，提供条件访问     CA支持，相比USB Dongle的方案更有优势。     ●支持大容量存储。内嵌高达2GB的片上Nand Flash，还可支持高达32GB的SDH     C/TF高速存储卡，满足终端的数据存储需求。     ●可支持多触摸的电容式触摸屏，提供触摸屏的驱动程序和触摸的功能实现。     ●支持200万像素、130万像素双摄像头，支持静态图片拍摄，支持MPEG-4录像     （VGA@30fps），录像的分辨率和画质可调。     ● X901内嵌高速USB 2.0 OTG，用户可以通过Hub来扩充USB应用，可以连接CD      MA、WiFi、轨迹球、键盘鼠标等外设。     ●支持GPS卫星定位系统，支持语音自动导航。     ●提供智能电源管理，动态调整系统的功耗，加上X901多电源域的智能电源管理     技术，可让以终端拥有更强的续航能力。      综上所述，该平台为下游厂商开发先进的3G/WIFI/CMMB数字移动多媒体终端提供了可能。该平台提供的软件和参考设计套件，构成一个3G时代多媒体移动终端的Turkey解决方案，将极大地加速产品开发进程。 
车身控制器专用高压芯片的设计的主要内容？		①以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，研究总线式车身控制系统的规则化建模方法及其分层建模机制，并据此提出一种基于模型驱动的以ARM9为核心的数模混合SoC实现架构；  ② 脉宽调制（PWM）、模数转换（ADC）、CAN/LIN控制器、多源WDT、片上调试等IP核的设计；  ③ 在BCM专用芯片设计中，融合高压IC设计技术，高可靠性设计方法（宽温区、消除EMI、ESD），及基于精简结构Wrapper模型的DFT实现技术；  ④ 建立基于本项目研制的BCM专用芯片开发套件。 
12bits高速ADC IP核技术攻关的主要内容？		本课题的实施涵盖IP设计两个部分： 12bits、100MSPS ADC IP核电路设计，ADC IP核版图设计。   1) IP核电路设计技术路线  业内较多采用的ADC整体结构包括：并行比较结构、流水线结构、逐次逼近机构和sigma-delta 结构。各结构具有不同的性能特点。  设计中，考虑到在速度、精度、功耗和芯片面积之间的取舍，我们拟采用设计流水线结构，同时在整体结构中注重对个别重要部件结构的设计，以达到速度、精度、功耗和芯片面积之间最好的折衷。  对于模拟部分的设计，当前的标准设计流程是：电路图输入=>电路模拟=>版图=>寄生参数提取=>HSPICE工具仿真分析电路的模拟波形，调整电路的设计。获得精确结果的关键是一个高质量的电路模型。工艺和晶体管参数在电路模拟中的作用至关重要。开发精确模型的任务绝不能忽视，对于给定的中芯国际的工艺，需要创建一套精确的模型。  2) IP核版图设计技术路线  深亚微米工艺下由于IP核的漏电流、静态功耗等都有所上升，要处理好这些问题不仅对IP的设计水平有一定的要求，对IP的版图处理也有着严格的要求，具体技术路线如下：  基于深亚微米版图冗余设计方法  单通孔结构的数量以及使用最小金属覆盖通孔设计规则的数量，在很大程度上会因工艺变异导致缺陷。设置第二个通孔来减少失败风险是一项未雨绸缪的举措，从而可以在投入制造之前就避免了成品率的下降。  电流源阵列的随机布局  电源阵列的随机布局可减少非线性误差，提高ADC的线性度。  中心对称布局可提高差分对管的过驱动电压的匹配性。
支持国密算法的移动存储控制SoC芯片研制及应用的主要内容？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的主要内容？		目前全世界能够设计AMB芯片的企业除了Intel只有IDT，NEC。澜起是国内乃至全亚洲唯一一家拥有高速串行低功耗AMB芯片设计能力的公司。
65nm 12bit高性能ADC电路技术研究的主要内容？		 1.2.1 高性能低功耗ADC的总体结构  流水线ADC具有高速、高精度和低功耗的折中性能。不同级数和每级不同位数的流水线ADC具有不同的功耗特点，对ADC中的运算放大器等关键电路的性能要求不同。研究流水线结构中各级电路所引入的各种非理想误差，特别是在新工艺、低电压工作时，由于运放增益和摆幅下降，不完全建立和增益不够所导致的运放增益变化引起的严重的非线性影响，需要建立误差模型。  本课题研究高性能ADC的行为级建模仿真，结合数字校准算法，研究实现高速中高精度ADC的系统结构方案，从功耗、速度、精度、带宽、复杂度、面积等方面折中考虑，选择最优系统结构，降低对运算放大器等电路的性能要求，并提出合适的关键模块结构，以适应整体性能要求。  1.2.2 数字后台校准技术  流水线ADC的精度和SFDR受限于电容匹配。电容匹配误差主要由工艺匹配度决定。如果不解决电容匹配，流水线ADC只能达到10bit左右精度。随着电源电压下降和工艺尺寸减小，高增益运算放大器的实现难度将加大，运放有限增益对SFDR的限制也将变得显著。  对电容匹配误差以及运放有限增益的补偿主要通过数字校准方法。目前国际上主流技术是数字后台校准，通过随机信号对误差进行调制，并在数字域进行解调以提取误差信息，进行修正。  本课题研究基于多bit/级的数字后台校准算法，其基本原理是在多bit/级的余量增益电路中，根据信号幅度的差异注入受控的随机数调制信号，以防止校准信号影响冗余输出幅度；通过动态元件匹配（DEM）方式将注入信号混入输出中；在数字域进行误差的相关解调、滤波，并对数字输出进行误差修正。本算法和现有国际上数字后台校准相比，引入了更明确的误差调制信号，简化了DEM结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  1.2.3 高性能低功耗运算放大器  随着工艺技术进步到65nm工艺，电源电压下降，MOS管本征增益变小，栅氧化层变薄，漏电明显增加，高增益、宽带、低功耗运算放大器成为高性能ADC的一个瓶颈。提高增益、输出摆幅和线性度是运算放大器重要指标。针对50MHz 12bit基于运算放大器结构的流水线ADC，采用多级带嵌套补偿技术和class-AB输出技术的运算放大器已成必然，采用创新方法，在保证功耗不增加的情况下提高带宽，在增益不下降的情况下增加输出摆幅是本课题研究的重要内容。  1.2.4 免采样保持的前端设计  运算放大器一直是流水线ADC中最占功耗的关键模块，减少运算放大器个数是降低ADC功耗最有效的方法。本课题拟采用不带采样保持前端结构，这样可以消除整个流水线结构中最大消耗功耗的一个模块。然而由于采样保持的不曾在，输入端会有抖动误差和孔径误差，影响ADC的有效精度。本课题拟采用将第一级和采样保持级结合在一起的方法，通过改变时序消除输入端抖动和孔径误差。先通过系统建模，确定模块结构和时序，然后确定电路选取并实现。  1.2.5 多比特级流水线结构和运算放大器共享技术  电路在现有1.5bit级结构和2.5bit级流水线结构的基础上，深入研究不同的子结构，多bit级技术可以有效提高线性度，比多个1.5bit级联更节省功耗。采用采样多bit级结构和级间运算放大器共享结构以达到最少的运算放大器个数，从而达到更低的功耗和更小的面积。  1.2.6 片上低抖动时钟电路  ADC输入信号频率增加对电路的最大挑战之一在于时钟抖动。为达到高信噪比，采样时钟的孔径抖动必须满足非常苛刻的要求。本课题分析电源噪声、热噪声、高频信号干扰等对时钟电路的影响，建立时钟电路的噪声源仿真模型；优化时钟预放大器和时钟链结构。针对应用要求，设计时钟占空比可调电路，降低高性能ADC对应用系统的要求，使所设计产品更具竞争优势。  1.2.7 芯片后端设计与仿真研究  对于高性能ADC设计来说，后端版图的寄生效应对总体性能影响很大。本课题重点研究合理、精细的版图布局，以得到最佳的器件匹配性能，降低信号干扰和寄生效应。本课题拟研究版图后仿真的电路性能验证方法，开发基于行为级模型、电路网表和版图提取参数的混合层次仿真方法，克服现有版图性能后仿真的难点，提高仿真效率。  1.2.8 高速高精度芯片性能测试技术  本课题研究高性能ADC测试及可测性设计。研究基于仪表的高速、高精度ADC性能测试方法，掌握高频信号输入时的动态参数测试技术。研究高速电路板的设计方法，内容包括低失真的信号变换和耦合；ADC输入端的阻抗匹配；设计测试板电路低抖动时钟传输路径；设计稳定的片外基准电压等。
65nm 12bit高性能ADC IP核产业化技术攻关的主要内容？		 2.2.1 高性能低功耗ADC的总体结构  流水线ADC具有高速、高精度和低功耗的折中性能。不同级数和每级不同位数的流水线ADC具有不同的功耗特点，对ADC中的运算放大器等关键电路的性能要求不同。研究流水线结构中各级电路所引入的各种非理想误差，特别是在新工艺、低电压工作时，由于运放增益和摆幅下降，不完全建立和增益不够所导致的运放增益变化引起的严重的非线性影响，需要建立误差模型。  本课题研究高性能ADC的行为级建模仿真，结合数字校准算法，研究实现高速中高精度ADC的系统结构方案，从功耗、速度、精度、带宽、复杂度、面积等方面折中考虑，选择最优系统结构，降低对运算放大器等电路的性能要求，并提出合适的关键模块结构，以适应整体性能要求。  2.2.2 数字后台校准技术  流水线ADC的精度和SFDR受限于电容匹配。电容匹配误差主要由工艺匹配度决定。如果不解决电容匹配，流水线ADC只能达到10bit左右精度。随着电源电压下降和工艺尺寸减小，高增益运算放大器的实现难度将加大，运放有限增益对SFDR的限制也将变得显著。  对电容匹配误差以及运放有限增益的补偿主要通过数字校准方法。目前国际上主流技术是数字后台校准，通过随机信号对误差进行调制，并在数字域进行解调以提取误差信息，进行修正。  本课题研究基于多bit/级的数字后台校准算法，其基本原理是在多bit/级的余量增益电路中，根据信号幅度的差异注入受控的随机数调制信号，以防止校准信号影响冗余输出幅度；通过动态元件匹配（DEM）方式将注入信号混入输出中；在数字域进行误差的相关解调、滤波，并对数字输出进行误差修正。本算法和现有国际上数字后台校准相比，引入了更明确的误差调制信号，简化了DEM结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  2.2.3 高性能低功耗运算放大器  随着工艺技术进步到65nm工艺，电源电压下降，MOS管本征增益变小，栅氧化层变薄，漏电明显增加，高增益、宽带、低功耗运算放大器成为高性能ADC的一个瓶颈。提高增益、输出摆幅和线性度是运算放大器重要指标。针对50MHz 12bit基于运算放大器结构的流水线ADC，采用多级带嵌套补偿技术和class-AB输出技术的运算放大器已成必然，采用创新方法，在保证功耗不增加的情况下提高带宽，在增益不下降的情况下增加输出摆幅是本课题研究的重要内容。  2.2.4 免采样保持的前端设计  运算放大器一直是流水线ADC中最占功耗的关键模块，减少运算放大器个数是降低ADC功耗最有效的方法。本课题拟采用不带采样保持前端结构，这样可以消除整个流水线结构中最大消耗功耗的一个模块。然而由于采样保持的不曾在，输入端会有抖动误差和孔径误差，影响ADC的有效精度。本课题拟采用将第一级和采样保持级结合在一起的方法，通过改变时序消除输入端抖动和孔径误差。先通过系统建模，确定模块结构和时序，然后确定电路选取并实现。  2.2.5 多比特级流水线结构和运算放大器共享技术  电路在现有1.5bit级结构和2.5bit级流水线结构的基础上，深入研究不同的子结构，多bit级技术可以有效提高线性度，比多个1.5bit级联更节省功耗。采用采样多bit级结构和级间运算放大器共享结构以达到最少的运算放大器个数，从而达到更低的功耗和更小的面积。  2.2.6 片上低抖动时钟电路  ADC输入信号频率增加对电路的最大挑战之一在于时钟抖动。为达到高信噪比，采样时钟的孔径抖动必须满足非常苛刻的要求。本课题分析电源噪声、热噪声、高频信号干扰等对时钟电路的影响，建立时钟电路的噪声源仿真模型；优化时钟预放大器和时钟链结构。针对应用要求，设计时钟占空比可调电路，降低高性能ADC对应用系统的要求，使所设计产品更具竞争优势。  2.2.7 芯片后端设计与仿真研究  对于高性能ADC设计来说，后端版图的寄生效应对总体性能影响很大。本课题重点研究合理、精细的版图布局，以得到最佳的器件匹配性能，降低信号干扰和寄生效应。本课题拟研究版图后仿真的电路性能验证方法，开发基于行为级模型、电路网表和版图提取参数的混合层次仿真方法，克服现有版图性能后仿真的难点，提高仿真效率。  2.2.8 高速高精度芯片性能测试技术  本课题研究高性能ADC测试及可测性设计。研究基于仪表的高速、高精度ADC性能测试方法，掌握高频信号输入时的动态参数测试技术。研究高速电路板的设计方法，内容包括低失真的信号变换和耦合；ADC输入端的阻抗匹配；设计测试板电路低抖动时钟传输路径；设计稳定的片外基准电压等。 
CMMB移动电视单芯片SoC接收系统解决方案的主要内容？		* CMMB硅调谐器的芯片架构研究及其电路实现。  * CMMB基带解调器的算法/芯片架构及其电路实现。  * 单芯片CMMB接收芯片的开发，即在一个芯片上集成CMMB调谐器和解调器，完成相关配合与隔离的设计。  * 采用本项目的SoC芯片，与现有手机厂商迅速配合应用系统解决方案的设计，并共同推出基于本项目芯片的CMMB电视手机。 
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的主要内容？		1.1、该项目成果将完全自主创新的知识产权转化为经济效益达1千4百万元人民币的销售目标；      1.2、该项目成果中，公司将申请3个自主知识产权的专利，填补我国在液晶电视电源IC产业链的空缺；      1.3、该项目电源控制芯片，用其自主开发的“GreenEngineTM”技术，待机功耗小于0.3W，满足美国能源之星各项规定、欧盟能源之星标准、中标认证及“十一五”规划提出的各项节能标准和环保指标；      1.4、该项目成果具有高度的兼容性，可靠性和安全性，符合所有安规，满足不同顾客、不同市场在品质上的要求；      1.5、该项目成果体现体积小，重量轻，结构紧凑要求，充分满足整机厂家降低成本的考虑；      1.6、该项目成果满足测试要求，可安全地集成到顾客的设计中，可在短期内实现IP产业化；      1.7、该项目成果具有国际竞争力，芯片采用无铅制程，符合ROHS等各项绿色环保要求；  2、研发主要内容：      液晶电视向来是轻、薄、美观的代名词，许多消费者在购买液晶电视的时候，都考虑把它挂在墙上观看，既节省空间，又美观大方，与现代家居简洁的风格相得益彰。内置电源已经成为消费者购买液晶电视的硬性标准之一，如果没有合适的处理方式，把电源适配器放置在机体内部将不可避免地使得机内温度提升，不仅存在安全隐患，还直接影响到电视的正常运转。另外，内置电源还可能引起图像的亮点干扰。这主要是因为电源会对电路产生诸多的干扰作用。随着技术和生产工艺的进步，成本的下降，今后的液晶电视更会向大尺寸发展，而实际上，从技术角度来讲，由于大尺寸液晶电视的功耗较大，要实现电源内置，比小尺寸存在着更大的困难。针对LCD TV的以上使用特性，昂宝电子凭借在电源管理领域上的多项专利技术，成立专门对LCD TV电源IC解决方案的项目研究小组，该项目所研究的是高集成、高性能、低功耗、低成本、节能环保型LCD TV电源IC，包括核心电源管理芯片和整个电源管理系统解决方案。
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的主要内容？		 1）高集成度且符合蓝牙2.0国际标准的蓝牙单芯片的研究与实现；  2）OTP存储器和蓝牙2.0单芯片集成的研究与实现；  3）可编程接口的研究与实现；  4）本项目开发的可编程蓝牙单芯片应用于具体应用领域的应用软件的研究与开发；  5）产业化可能性研究。  本项目的创新点如下：  1）高集成度的蓝牙2.0单芯片；  2）OTP存储器和蓝牙2.0单芯片的集成；  3）可编程接口的研究；  4) 存储器中数据的可靠写进读出的研究；  5) 数据对于温度的可靠性, 数据对于射频工艺的可靠性的研究；  6) 软件在可编程和不可编程存储器中的最佳分割；  7) 不同的应用对于存储器速度的要求。  
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的主要内容？		
65nm 12bit高性能ADC IP核产业化研究的主要内容？		
万兆(10G)以太网无源光网络接入控制芯片的主要内容？		普然通讯技术（上海）有限公司（以下简称“普然通讯”）针对目前宽带市场的急速发展，立项开发了万兆(10G)以太网无源光网络接入控制芯片（简称“10G EPON接入芯片组”）项目，它是本公司上一个项目产品“以太网无源光网络（EPON）芯片组（OpConn项目）”的下一代EPON芯片项目。OpConn项目的带宽速率为1G b/s，考虑到EPON技术的长期发展，用户对带宽的不断提升的需求，普然通讯特别规划开发了此项目——万兆(10G)以太网无源光网络接入控制芯片（简称“10G EPON接入芯片组”）。10G EPON接入芯片组可以提供更高接入速率，以高清电视的接入为例，OpConn接入设备，大约能接入30个用户，而10G EPON接入设备，能接入超过200多个用户。10G EPON接入芯片组，属于上海市“科技创新行动计划”2010年度集成电路设计专项指南中专题二：芯片设计的应用技术优化和实现——4、开发万兆(10G)以太网无源光网络接入控制芯片，它是与未来国民经济和人民生活密切相关的网络宽带接入设备所必需的集成电路芯片组。  10G EPON接入芯片组，包括10G b/s处理能力的OLT和10G b/s处理能力的ONU等两款芯片。它在OpConn的基础上，以更高的速率实现了强大的以太网QoS和数据业务管理、动态带宽管理（DBA）、前向揪错等功能。因此本项目产品研发成功将填补国内该技术领域的空白，满足电信宽带接入市场对该类IC的需求，为宽带网的普及及信息化建设的发展做出贡献，并增强了在国际市场上的竞争能力。
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的主要内容？		
高性能模数数模转换器测试技术研究的主要内容？		 1）高性能模数/数模转换芯片的测试算法研究      高性能模数/数模转换芯片的测试主要基于DSP（数字信号处理器），DSP控制转换采样，并将转换后的数据存储，进行时域到频域的变换，生成频谱，进而来分析模数/数模转换器的各种静态及动态参数，高性能模数/数模转换器测试中的数据量非常庞大，即使有DSP做专门运算，仍然需要消耗大量的时间，所采用的测试算法，直接决定了测试效率和最终得到的结果，因此高效率的算法研究是本项目中的重要研究内容。  2）小信号低噪声测试线路研究      为了实现对高性能模数/数模转换芯片的准确测试，完美的测试激励信号波形、精确的测量源采样控制、极低的系统噪声非常重要，对测试LoadBoard提出了很高的要求，小信号低噪声测试线路设计针对高性能模数/数模转换器的高速、小信号、噪声抑制等测试要求，对线路板材料、布线布局、布线工具、仿真技术等要素进行研究和试验，获得影响信号完整性和噪声系数的线路设计参数，形成高性能模数/数模混合信号印刷电路板的设计规范。  3)高性能数模模数转换芯片的特征性能测试技术  a）非线性度（nonlinearity）：是指实际转换器的转移函数与理想直线的最大偏移。我们通常采用微分非线性（differential nonlinearity  DNL）和积分非线性（integral nonlinearity INL）这两个参数来描述，理想的DAC和ADC每个步距应该精确的等于一个理想的LSB，微分非线性（DNL）描述的是编码间步距的误差，用误差与LSB的比值表示。积分非线性（INL）表示在所有的数值点上对应的实际值和真实值之间误差最大的那一点的误差值，也就是输出数值偏离线性最大的距离，用误差与LSB的比值表示。    计算非线性微分与积分误差有多种方法，比如代码平均、电压抖动等方法，但是在高性能模数数模转换器测试中，由于位数比较高，这两种方法执行起来很费时，课题将研究开发更为先进的直方图测试方法，该技术具有时间短、效率高的特点。直方图测试方法是本课题研究开发的重要内容。   偏移与增益误差（Offset Gain Error）：器件理想输出与实际输出之差定义为偏移误差，所有数字代码都存在这种误差。在模数数模转换芯片的实际测试中，偏移误差会使传递函数或模拟输入电压与对应数值输出代码间存在一个固定的偏移。通常计算偏移误差方法是测量第一个数字代码转换或“零”转换的电压，并将它与理论零点电压相比较。模数数模转换芯片增益误差是预估传递函数和实际斜率的差别，增益误差通常在模数转换器最末或最后一个传输代码转换点计算。    为了找到零点与最后一个转换代码点以计算偏移和增益误差，本课题研究开发代码平均算法和电压抖动算法测试技术。代码平均测量就是不断增大器件的输入电压，然后检测转换输出结果。每次增大输入电压都会得到一些转换代码，用这些代码的和算出一个平均值，测量产生这些平均转换代码的输入电压，计算出器件偏移和增益；电压抖动法和代码平均法类似，不同的是它采用了一个动态反馈回路控制器件输入电压，根据转换代码和预期代码的差对输入电压进行增减调整，直到两代码之间的差值为零，当预期转换代码接近输入电压或在转换点附近变化时，测量所施加的“抖动”电压平均值，计算偏移和增益。  b）信噪比（signal-to-noise ratio SNR）是指有用信号(规定输入电压下的输出信号电压)和噪声信号(输入电压切断时，输出所残留之杂音电压)之间的比值。在高性能模数数模转化器的测试中，为了得到较好的测试结果，往往会进行大量的采样进行FFT运算，这样会导致测试时间很长，同时对硬件回路提出了较高的要求，这也是我们课题重点研究的内容。  c）总谐波失真（Total Harmonic Distotortion THD）：是输入信号与系统所有谐波的总功率比。当信号通过非线性电路时，会引起谐波失真，非线性电路输出的频谱不仅包括输入端的频率，还包括输入频率的整数倍，即谐波，谐波失真的测量通常采用特定频率的正弦波，采用FFT变换，分析并计算谐波分量。由于存在无数的可能谐波，通常测试中采用2次和3次谐波测试。   4）多芯片混合信号并行测试  在高性能模数数模转换芯片测试技术研究中，提高测试效率，降低测试成本是重要的问题，成本是阻碍新技术和新产品推广应用的主要因素。提高测试效率的重要方法是进行并行测试，在单位时间内测试尽可能多的电路，同时要保证测试精度，满足电路的电气规范要求。数字逻辑电路的抗干扰强，对于测试回路的要求较低，已经可以实现非常高的同测数量；而模拟电路需要测量的是连续信号波形，抗干扰能力差，测试回路中的噪声会干扰正确的测量，同时线路中的相互串扰和阻抗不匹配会使得波形失真，以上因素影响了模拟电路提升并行测试的能力，如何做到多路并行测试的数据结果一致性，同时消除多路之间的干扰和耦合影响，这些都是高性能模数数模转换器测试技术中需要重点研究的内容。  5）在线校准测试技术      在高性能模数数模转换芯片测试中，模拟部分的分辨率精度达uV级，在这样的要求下，整个测试硬件回路的接触状况和阻抗匹配非常重要，包括接口板、连接线、探针、负载板等各个部件，即使有了良好的硬件设计，每个部件之间的接触阻抗都是不能忽视的，电路的每一路输入和输出也不可能做到完全一致，导致测试得到的数据结果有差异，因此本项目需要开发可以在测试过程中自动进行的校准技术，用一个标准源来对测试输入激励模块和输出采样模块进行校准，确保测试回路中的每个节点都满足测试要求，同时也保证了在生产测试中更换测试回路部件后测试数据结果的稳定性。  6）高性能模数/数模转换芯片的产业化测试技术      本项目要将高性能模数/数模转换芯片的测试技术从实验室推向产业化测试，还必须研究产业化测试中的共性技术，包括测试成本控制方案研究，在保证测试故障覆盖率的前提下，如何减少测试时间，高效率的并行测试技术，测试稳定性研究等，只有解决了这些问题，高性能模数/数模转换器的产业化测试才能真正实现。  7）高性能模数/数模转换芯片测试技术开发平台建设      建立具有自主知识产权的高性能模数/数模转换芯片测试技术开发和产业化测试平台，适合我国的产业发展现状，开发与之配套的平台技术，测试通用平台硬件、软件的经济、高效配置技术，测试系统接口和网络技术，并将开发技术产业化，实现产业化平台及技术的较高起点，技术的稳定性、可靠性，方便操作，低成本，高效率，以使本项目在实现巨大的社会效益的同时，能够获得良好的经济效益。
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的主要内容？		高速CMOS ADC和DAC的系统结构及其单元电路设计，如电压基准源、偏置电路、开关电路、锁存器、比较器、运算放大器等。  需要解决的关键技术如下：  1.高速ADC/DAC系统结构设计：在65nm工艺条件下设计高速的ADC/DAC，首先要优化ADC/DAC的系统结构。传统使用的ADC/DAC结构，在工作频率超过GHz以后，由于高频噪声和65nm工艺的泄漏电流等工艺原因，会造成其他性能（分辨率、线性度等）的降低，影响ADC/DAC的整体性能。因此对ADC/DAC的系统结构进行优化是本项目首先要解决的问题。  2.高速ADC/DAC基准电压问题：在高速ADC/DAC中，比较器的回馈噪声（Kick-back Noise）会对电压基准产生影响，引发基准电压源的波动，从而影响电路的转换速率与精度。传统的解决方案是增加缓冲器（Buffer）来抑制噪声的影响，但这是以牺牲功耗为代价的，不适应集成电路向便携式发展的趋势和需要。因此，设计新的抑制回馈噪声的电路解决方案是本项目需要解决的又一问题。  3.高速转换电路的失调电压问题：由于工艺和版图的失配，模数和数模转换器中历来存在失调电压问题。另外由于信号电平差异引起的比较器失调目前也越来越被关注。因此降低转换电路的失调电压，是ADC/DAC设计中的重要环节。在中低速设计中可以采用自动调零等牺牲速度的方法来消除失调，但在高速ADC和DAC中，上述做法不能达到最好的效果。所以在不影响速度的前提下，降低转换电路的失调电压，是项目研究的又一个关键。  4.低功耗设计技术：目前人们对手持设备种类的需求越来越多，例如个人数字助理（PDA）、移动多媒体终端等，但是移动设备的续航能力成为困扰其应用的重要因素。为了提高移动设备的使用时间，现在的集成电路设计越来越强调低功耗技术，同时低功耗会降低器件和电路的散热量，提高设备的使用寿命。因此，本项目的ADC和DAC需要实现低功耗设计。但是目前的电路设计中低功耗以牺牲运放、比较器等电路的运行速度为代价，这对高速的ADC/DAC设计是一个制约。因此在高速的同时实现低功耗是本项目又一个需要解决的问题。  5.高速电路的过冲恢复问题：当输入信号出现剧烈的变化时，会造成比较器或运算放大器等电路的过冲，使电路需要一个较长的时间来恢复正常工作。在高速电路中，电路的恢复时间会受到严格限制，否则会影响整个电路的工作速度或精度。因此，在高速ADC/DAC设计中，电路的过冲恢复问题也十分关键。  6.高速采样电路中的孔径误差（Aperture Error）：由于时钟存在上升和下降时间，因此在采样电路采样时会产生孔径误差。这种误差会随信号的变化而变化，因此会增加电路的非线性度。尤其是在高速电路中，信号的变化频率很快，时钟的孔径误差会严重影响采样信号的精度，甚至引起误码。因此解决高速ADC/DAC电路中的孔径误差问题也是本项目的关键问题。  7. 65nm CMOS工艺中的漏电问题（Leakage）：众所周知，随着CMOS工艺向深亚微米挺进，工艺MOS管的阈值电压也在降低，而由此引起的CMOS亚阈值漏电问题越来越严重。对于数字电路，这会造成始终存在的静态电流，增加电路的功耗，同时对于动态数字电路，在MOS栅极电容中作为信息储存的电荷也会被慢慢泄漏，影响电路的功能。在模拟电路中，上述亚阈值漏电则会直接影响电路的性能，甚至使电路失效。而目前的工艺模型以及EDA工具对这方面的研究还不完善，所以解决深亚微米的泄漏电流是设计65nm CMOS高速ADC和DAC的关键问题。  8. 工艺匹配性问题：对于追求高速的电路，希望MOS管的长度尽量短，寄生电容尽量小，来达到高速的目的。但是小尺寸带来高速的同时，会增加电路对管的失配。尤其是对于65nm工艺，还需要考虑因各种新的非理想工艺因素如阱邻近效应（Well Proximity Effect）等造成的失配问题。因此，提高电路设计的灵活性和对工艺失配的抑制能力，是65nm工艺设计的重要问题。  
手机移动支付核心SoC芯片的主要内容？		1) 基于32位CPU平台的手机移动支付核心SOC芯片系统架构技术：  根据手机移动支付核心SOC芯片的功能需求，芯片功能上能支持多种应用并行处理。这样就要求芯片有高速的运算能力，能将不同速度的接口分层处理，同时能快速响应中断请求。根据这样的要求，系统中采用Multi-Layer总线结构，具有AHB总线，和一条APB总线。CPU、FLASH、RAM和DES、RSA协处理器等放在AHB高速总线上，将SPI、SWP、7816、Timer、WatchDog和GPIO等慢速接口/器件放在APB低速总线上，结合中断控制器和软件设计，能够实现移动支付和多应用对芯片速度的要求。  2)高速加解密技术：  从非接移动支付重要应用之一——移动支付来看，每个用户都一直都很关心数据安全问题，无论是保护信息的保密性，还是防止数据丢失，不管是因为疏忽或者被盗。非接移动支付技术非常适用于手机移动支付应用。非接移动支付技术的安全的、扩大的存储容量和加密功能使其可用于多种应用--从一次性密码的生成，以确保用户在支付过程中数据的安全，因此对高速的加解密算法的研究尤为重要。  3)高速数据接口技术：  在移动支付业务的运行中，海量数据存取和搬移直接影响系统的处理性能，因此需要全面研究高速数据通讯接口就是SWP以及芯片内部各个数据通路之间高速传输数据技术。  4)低功耗技术：  由于非接移动支付使用在手机这样移动终端上，因此低功耗的设计直接影响手机的待机时间。非接移动支付内部的系统（软件和硬件）复杂度以及规模大大增加，因此芯片低功耗设计也是需要重点解决的课题之一。  5)芯片可测试性设计技术研究及多DIE同测量产测试技术：  非接移动支付芯片由于本身设计的复杂度，因此在芯片进行总体方按设计时，需要加强芯片可测性设计，需要研究采用何种可测性设计方案，才能平衡由此带来的芯片（面积）规模增加和各个模块能够被充分测试，需要评估Scan test方式与自定义测试规范串并转换协议，以及JTAG测试等几种测试方法的优缺点。并找出最适合的测试设计方案。另外在芯片的P&R以及PAD Location设计时需要特别注意多DIE同测的支持以及该设计在wafer sorting时的实现技术。  6） 实时处理软件技术（RTOS）  为解决智能多接口（ISO7816/SPI/SWP）数据并行处理的问题，更有效地管理和使用智能卡硬件资源，非接移动支付芯片需要考虑实现实时多任务环境，为智能卡的多应用搭建基础平台。因此，非接移动支付芯片RTOS的技术要求包括：  -实现开销较小，占用的系统硬件资源（包括代码空间，内存空间）少 ；  -结构清晰，运行稳定，便于移植；  -支持实时多任务调度，内核的实时响应好 ；  -系统服务，比如：信号量、事件标志、消息队列、时间管理等功能设计完备；  7）HCI函数库开发  HCI函数库是SWP接口的协议层软件。在SWP硬件接口IP开发的同时，按照HCI V7.5国际标准开发SWP接口函数库，能在最大程度上提高SWP接口的性能，保证手机刷卡的成功率。  8）底层驱动函数的开发；  通过该项目的实施，将完成相关芯片设计配套的软件平台的开发，包括Boot Loader设计优化、各种协议栈及低层驱动函数开发（SWP/RSA /TCP/IP/DES/SPI/GPIO/NAND Flash API/FAT16）、RTOS移植与开发、上层应用程序task（GSM）等。通过此软件平台的开发大大缩短卡商应用开发时间以及手机移动支付核心SOC芯片的产品上市时间，同时也为卡商提供了整套的开发解决方案。另外，通过此项目的实施能够大力推动国内卡商的COS与应用的开发水平和能力。  9）完成移动支付相关国家标准的制定；  上海华虹作为金卡工程的核心成员，在实施项目的同时，将项目进程中的经验及时总结，为移动支付国家标准的建立和完善作出贡献。
千兆赫兹低功耗运算放大器芯片的主要内容？		 本项目研究的是千兆赫兹低功耗运算放大器，采用电流反馈模式，从而驱动大负载。目标是可以实现闭环带宽超过一千兆频率，主要应用于视频和数据通信领域的前端信号的前置采样和放大。
用于汽车电子燃油喷射系统的高精度运算放大器的主要内容？		（1）高精度运算放大器修正技术  为了保证运算放大器能够检测微弱信号，要求运算放大器的输入失调电压小于500微伏。一般，高精度运算放大器是指输入失调电压小于500微伏的运算放大器。在半导体集成电路加工过程中，由于工艺的偏差，一般CMOS运算放大器的输入失调电压在20毫伏以上，远远不能满足高精度的要求。所以在出厂前需要修正运算放大器的输入失调电压，以保证其满足高精度运算放大器的要求。目前在批量生产上主要采用三种方法，第一个是激光修正技术，第二个是熔丝修正技术，第三个是EEPROM修正技术。激光修正技术可以得到很好的修正精度，但是设备昂贵，一次性投资巨大，而且维护费用高，目前在大陆还没有这种设备投入批量生产；熔丝修正技术需要探针检测点，假设需要N位修正，那么就需要N+1个探针检测点，占用芯片面积大，修正精度比较低，而且探针容易耦合电磁干扰，所以不适合高精度运算放大器的修正；EEPROM修正技术在封装后进行修正，可以达到很高的修正精度，但是对于集成电路生产工艺要求高，需要兼容模拟集成电路工艺和EEPROM工艺，目前在国内这样的工艺还不成熟，而且代价比较高，所以也不适合高精度运算放大器的生产。在本项目的高精度运算放大器的研发中，我们计划采用悬浮栅MOS管修正技术，既可以在封装后修正以保证修正精度，又可以兼容普通CMOS模拟集成电路工艺以保证低成本。  （2）噪声抑制技术研究  汽车的工作环境非常恶劣，电子产品在工作时，既受到各种自然界的噪声干扰，也受到汽车发动机，空调等带来的电磁干扰。为了保证汽车各部件能够正常工作，要求相关的电子部件要有很好的噪声抑制功能。对于本项目所涉及的高精度运算放大器，噪声来源主要包括输入电压噪声，电源噪声和自身产生的热噪声，所以噪声抑制技术主要包括：  a. 对于输入信号进行带通滤波，以滤除输入电压噪声，只允许氧传感器的输出信号通过滤波电路  b. 对电源噪声，采用设计高电源抑制比的电流偏置电路和适当的放大器架构，以提高电路的电源噪声抑制比  c. 对于自身产生的热噪声，选择合适的器件和电路架构，使得整个电路的热噪声最小。  （3）高共模抑制比(CMRR)技术  在高精度运算放大器工作过程中，为了保证高精度，除了输入失调电压以外，共模抑制比也起着非常重要的作用。本项目的运算放大器在工作过程中，共模输入电压可能在负电源电压到正电源电压之间任意变化，共模输入电压范围很宽。如果运算放大器的共模抑制比不够高，即使静态输入失调电压满足高精度的要求，也会导致实际工作时输入失调电压增加，所以在设计运算放大器时，需要采用特殊技术，使得运算放大器的共模抑制比足够高。  在本项目的运算放大器中，我们准备采用共模反馈技术(CMFB)来实现高共模抑制比，其电路原理图如图1所示:  在图1所示的电路中，电流检测电路实时检测输入级晶体管对(M1，M2)的偏置电流，检测结果送到共模反馈电路，共模反馈电路的输出连接到作为电流镜输出的MOSFET M3的衬底连接端，通过改变M3的衬底电压来改变M3的阈值电压，从而达到改变漏极电流的目的。当由于输入共模电压增高或者电磁干扰导致输入级的偏置电流Ibias增加时，共模反馈电路输出电压增加，提高了MOSFET M3的阈值电压，偏置电流变小，反之亦然。通过这样的闭环控制，使得M3的输出电阻变大，达到了提高共模抑制比的目的。  （4）轨到轨输入/输出技术  轨到轨输入/输出指的是运算放大器的输入端电压/输出电压范围是负电源电压和正电源电压之间任意值。本课题涉及的高精度运算放大器将用于很多车型，因为不同厂家不同车型的氧传感器不尽相同，其输出信号的直流偏置电压都有差别，为了能够对更多车型的氧传感器输出信号进行正确放大，同时要求运算放大器的输出信号较宽的线性范围，要求运算放大器的输入端和输出端允许的电压范围在负电源端和正电源端之间的任意值，即轨到轨输入/输出。
用于高端服务器内存模组的寄存器缓冲芯片的主要内容？		
TD-LTE终端射频功率放大器芯片研究的主要内容？		本项目结合国家重要战略，针对中国的TD-SCDMA的后续演进技术TD-LTE标准，实现终端射频收发集成电路设计领域的前沿技术突破，研究具有自主知识产权的终端射频功率放大器芯片，服务于中国的2300-2400MHz频带的TD-LTE系统，其主要的研究内容如下：      1)研究磷化镓铟/砷化镓异质结双极晶体管 (InGaP/GaAs HBT)功率器件特性，研究基于InGaP/GaAs HBT工艺的射频功率放大器芯片设计技术。      本项目采用商用的InGaP/GaAs HBT工艺(比如Triquint公司，Win半导体公司等)进行终端射频功率放大器设计，因此首先要深入研究InGaP/GaAs HBT功率器件的特性，分析其射频性能与特点，分析其器件模型，特别是有源器件的大信号模型。HBT是一种电流方向垂直于器件表面的双极型器件，器件速度由外延层的厚度和掺杂水平决定。目前采用先进的外延生长技术（MBE和MOCVD）能够生长单原子层精度的高质量外延层，应用能带工程与杂质工程优化异质结界面处非平衡载流子的输运特性，从而使HBT具有高频、高功率、高线性度等特性。由于HBT的横向尺寸对速度的影响相对较小，并且可以通过合理的器件结构来优化，所以HBT对光刻的要求比较低，其特征尺寸通常为1-3um。图4所示为Triquint公司的HBT工艺截面图。         图4 Triquint公司的HBT工艺截面图      InGaP/GaAs HBT的工艺特点决定了它具有高跨导Gm(20-100)，更低的输出电导Go和更高的功率密度等特性，因此，它非常适合于线性功率放大器设计。但是，好的工艺只是基础，为了实现性能优良的终端PA芯片，本项目深入研究基于HBT工艺下的线性PA设计技术。首先，利用其高的跨导特性，可以在小的输入电压摆幅和低的输出阻抗时，实现对负载电容的快速充电，这对于采用射极跟随器作为缓冲级的驱动电路是非常重要的，它可以提高电路驱动能力，并且高增益允许在电路中采用负反馈形式，通过牺牲一部分增益来拓展带宽，从而提高电路的带宽与高频性能；另外，利用低的输出电导Go特性，用于提高直流电压增益的线性度，这在线性功率放大器尤为重要；最后，利用其更高的功率密度特性，通过技巧性的设计，实现芯片尺寸和芯片功率附加效率(PAE)的最优化等。      2) 研究射频PA芯片线性度对TD-LTE系统的影响      功率放大器的线性度将直接影响到手机的性能，为避免与其它频道或系统间的相互干扰，不管在何种情况下，也不能为达到这些规格的要求而妥协。因此，本项目将深入研究射频PA芯片的非线性失真对TD-LTE系统的影响，从TD-LTE的系统要求出发，确保设计出的PA样品能够可靠的用于TD-LTE终端。      在TD-LTE系统中，用户最大信号带宽可达20M，由功率放大器产生的非线性失真分布在更宽的带宽内，增加射频功率放大器的线性度的设计难度。同时为了提高上传速率和增加频谱利用效率TD-LTE上传采用QPSK和16QAM调制波形，要求功率放大器必须具有良好的线性度。需要研究由于射频功率放大器产生的AM-AM和AM-PM特性导致调制信号的幅度和相位失真，避免因此引起基站接收系统的误码率上升，导致系统通信品质的降低。另外，由于远近效应的存在，PA的输出动态范围大。TD-LTE整个发射机应具有超过80dB的动态范围。发射机芯片动态指标往往受限于高功率时的ACPR指标和低功率时的噪声底，而临近信道泄漏功率的大小与输入功率的三次方成正比，为避免对临近信道用户产生过大干扰，最大功率输出时ACPR不应大于-36dBc。      3) 研究射频PA芯片失配下的振荡问题      一般手机射频PA 在正常的操作模式下，输出端所看到的阻抗为50Ω负载，但是当手机使用者不当使用手机，例如手握天线，甚至拔掉天线，将会发生PA 负载阻抗完全偏离正常工作50Ω负载，这就是所谓的PA 失配(mismatch)，在这样的状况下，PA 功率送不出去，将会导致更多的热散在IC 上，易导致PA 烧坏，此外，因PA本身是大功率组件，除了输出功率，同时会产生很大的热噪声，PA本身即会有很大的稳定度问题，若是再发生失配状况，更易导致PA 振荡，因而产生其它频率之噪声(Spurious Oscillation noise) ，影响到其它手机系统使用者，本项目将深入研究射频PA芯片在失配下的工作情况，在PA设计中确保在失配状况下，PA不会发生振荡与烧坏之现象。      4) 研究射频功率放大器线性化技术      实现射频功放线性化的技术很多，常见的有以下三种：功率回退法、前馈法和预失真法。在众多线性化技术中，功率回退技术是最常用的方法，即把功率放大器的输入功率从1dB压缩点向后回退几个分贝，工作在远小于1dB压缩点的电平上，使功率放大器远离饱和区，进入线性工作区，从而改善功率放大器的ACPR。即选用功率较大的管子作小功率管使用，实际上是以牺牲直流功耗来提高功放的线性度。功率回退法简单且易实现，不需要增加任何附加设备，是改善放大器线性度行之有效的方法，缺点是功率放大器的效率大为降低。本项目将根据TD-LTE系统对终端射频PA芯片的要求，研究最适当的功率线性化技术，实现TD-LTE技术指标要求。      5) 研究功率放大器模块中集成耦合器解决方案      本项目将研究在功率放大器模块中集成耦合器解决方案，用于监测在功率控制时的PA输出信号幅度，并且这项技术还可用来监测由于天线不匹配而产生的传输能量和发射能量，密集天线环境中的任何改变都可能导致匹配不当，并且在某些特定场合，还会增加反射能量。通过功率放大器内部集成的高方向性的耦合器，我们可以获得以下几个方面的好处：可大大延长手机的通话时间；PA输出能量可以被精确控制；不再需要隔离器；成本降低；在PA和天线间的插入损失被减少到最小值。
高频微波、毫米波宽带放大器的主要内容？		本项目是在自主设计芯片的基础上，利用接近国际最先进水平的化合物半导体（砷化镓）芯片加工厂家提供的异质结高速场效应管（0.15um GaAs PHEMT）工艺，完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。     砷化镓微波集成电路是把砷化镓有源器件如双极晶体管（HBT），或者异质结场效应管(PHEMT), 以及无源器件如电阻, 电感, 电容等，设计在同一芯片上，形成特定功能的微波器件如功率放大器等。同其他的微波集成电路芯片如开关电路, 震荡器电路，及低噪声放大器比较, 高频、大功率放大器是砷化镓工艺最具市场和技术竞争力的芯片。虽然最先进的CMOS工艺以及锗硅BiCMOS工艺，其频率响应也可以达到很高的频率，但大功率方面却无法同砷化镓相比。     砷化镓高频功率以及低噪声放大器芯片设计技术的基本原理包括：对工艺线提供的砷化镓器件参数和模型进行详细研究，并针对线路设计的大功率输出特性指标，选择适当的线路结构、器件以及参数；利用合适的器件，构成集成电路核心放大线路和匹配电路，并利用微波集成电路仿真软件做微波线路的仿真；根据线路图和工艺规则制作版图；在版图基础上进行后仿真和线路优化。         项目的主要技术内容如下：    （1）对工艺线提供的砷化镓器件参数和模型进行详细研究，并针对线路设计的高频宽带特性指标，选择适当的线路结构、器件以及参数；    （2）利用合适的器件，构成集成电路核心放大线路和匹配电路，并利用微波集成电路仿真软件做微波线路的仿真；    （3）根据线路图和工艺规则制作版图，在版图基础上进行后仿真和线路优化；    （4）通过工艺代加工生产线进行加工流片。
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的主要内容？		1）众核处理器中单核的设计，2）众核处理器内各核之间的互连设计，3）基于所设计众核平台的通信及多媒体的应用系统方案， 4)安全性分析与架构设计。  1.2.1众核处理器中高性能低功耗的单核的设计  在众核处理器的设计中，首先的问题是如何设计（或选择）单核。单核处理器存在多种不同的架构，从数据读取的方式、指令复杂度、指令宽度、流水线深度、存储器大小，等等各方面均存在巨大的差异。不同架构的单核处理器在面积、性能、功耗等方面的区别可以是数十倍甚至上百倍，由不同单核构成的众核会有非常不同的特性。我们的第一个研究内容就是：设计出适合于众核处理器的高性能低功耗的单核。  1.2.1.1 异构众核的总体架构  对于面向专用领域的众核处理器，采用异构的总体架构能够有效的提高性能、降低功耗。图1是一个异构众核的架构示意图。通常而言处理器核的数量大于10个就称为众核处理器。为了保证系统的高性能，我们的芯片内处理器核的数量将大于16个。在这个系统中，要寻求和设计2个（或2个以上）适合于众核处理器系统的具有很高性能/功耗比的单核。基本的思想是其中的一种为单指令单数据（SISD）的简单的RISC核，主要用于控制功能；然后设计一种单指令多数据（SIMD）的核，以达到较强的数据计算功能。选择SIMD处理器的原因我们会在下面作更为具体的描述。     图1:异构众核的架构示意图  此外，对于每个核，还需要研究其各个可能的设计方式，比如不同的流水线(pipeline)深度，不同的存储器大小，不同的数据寻址方式如寄存器-存储器型(register-memory based) vs. 堆栈架构型(stack-based），等等。然后，对于这些不同的设计方式，考察其面积、性能、功耗等参数，以及其是否容易融合到众核处理器中，来发现众核处理器中单核设计的最佳方案，从而打好众核处理器设计的基石。其主要技术创新点在于评估单核时不仅仅考察单核本身的性能指标，最关键的是要考虑这些单核组成众核后总体的性能。  1.2.1.2 关注高性能与低功耗：SIMD处理器及存储系统的优化  对于面向专用领域的众核处理器，其是否能成功地关键取决于单核的性能/功耗比能多大程度上接近于ASIC实现方案。传统的通用处理器的性能/功耗比与ASIC相差上百倍，当前的DSP处理器其性能/功耗比也与ASIC相差数十倍。所以，直接采用已有的处理器核并不是一个可行的方案，必然要对现有的处理器架构作出一定的调整。我们认为，最关键的两点将是采用SIMD 架构，及简化指令/数据的读取和存储，理由如下：  1）最简单的处理器一般采用单指令单数据（Single-issue-single-data）的架构，这种架构能具有很小的功耗，但并不能达到最大的性能/功耗比。高性能处理器一般采用多指令（multi-issue）的架构如VLIW 或SuperScalar，使用这种架构虽然能增加处理器的性能，但是，多指令架构需要相对应的增加指令内存，指令读取逻辑，数据执行模块，结果写回等等所有的资源，另外，还需要增加控制逻辑。所以，多指令架构会使系统的功耗/性能比反而变差。单指令多数据（SIMD）的架构在很多应用领域能随着内部执行单元的增加而增加性能，并且由于单指令的特点其指令读取及控制逻辑并不需要相应的增加，所以，SIMD 架构应该具有最佳的功耗/性能比，是专用领域众核处理器中单核选择的最具发展潜力的架构。  2）在当前的处理器中，最占用面积的基本都是存储器（指令存储器及数据存储器），相对应的，指令读取及数据的读取/写回消耗了处理器绝大部分的功耗。所以，要提高性能/功耗比，另一关键之一是要近可能减少存储器，并且优化（简化）存储器的读取方式。虽然通用领域的应用一般要求很大的指令及数据内存，但专用领域的应用其内存的需求量具有一些特点并且需要的内存大小也小很多，这就为我们简化存储器架构，降低指令/数据的读取所消耗的功耗提供了可能性。  1.2.1.3 综上，高性能低功耗的单核设计中的关键技术包括：  1）采用并优化单指令多数据（SIMD）架构  2）优化指令和数据的读取/存储架构  3）尽可能采用精简的架构来减小处理器面积，降低功耗  4）需要考虑所设计的单核是否能很好的集合成为众核  高性能的通用处理器的时钟频率可达3-4 GHz左右，采用wide-issue的架构，其每秒可完成约10G operation；但是其功耗一般超过100W，所以单操作功耗约10000pj/op。而著名的RAW众核处理器中单核处理器每秒可完成500M operation，功耗大于1W，所以单操作功耗约2000pj/op。通过我们的各种优化手段，我们的目标是使处理器的单操作功耗小于100pJ/op。  1.2.2众核处理器内各核之间低面积（低功耗）高性能的互连设计  众多的核之间如何互连通讯是众核处理器研究的另一个重要内容，通常被称为片上网络系统(Network-on-Chip)，基本思想是在每个处理器核中加入类似于路由器(router)的电路，借鉴网络技术来解决芯片中各处理器互连的问题。这里包含互连拓扑结构及通讯方式等问题。用于各处理器之间通讯的拓扑结构有多种，如总线(bus)、纵横式(crossbar)网络、全连接型(completely-connected)网络等，但他们均存在着一个缺乏可扩展性的缺点。在2 维网状（2-D mesh）互连架构中，每个处理器只与其相邻的处理器有直接的互连，有着明显的可扩展性，从而在众核处理器设计中受到了最广泛的关注。另外，新近提出的Spidergon架构也具有较多的优点，值得深入研究。在一定的通讯拓扑结构中，还存在不同的通讯方式的问题。当前的片上网络系统一个比较突出的问题是电路面积较大。本课题的第二个研究内容就是：研究设计一个高效、低面积的片上网络互连系统用于众核处理器中各核之间的通讯。  1.2.2.1 低面积片上网络系统的设计：输出缓冲器非对称架构     图2：低面积片上网络系统  当前片上网络系统研究的基本思想是在每个处理器核中加入类似于路由器(router)的电路，借鉴网络技术来解决芯片中各处理器互连的问题。路由电路的输入端及输出端一般包括本处理器核（core）及邻近的4个处理器核(east, north, west, south)。路由电路从输入端得到数据，然后把数据传递到所需要的输出端。当不同输入端需要到达同一个输出端，或者输出端由于数据处理缓慢不能马上接收数据，就会出现数据传输阻塞的现象。为了解决这个问题，传统的方式是在输入端加入缓冲器，如图2（a）所示。一般而言，缓冲器会占用互连电路的绝大部分面积，并由此使得互连电路成为影响众核处理器面积及性能等方面不可忽略的因素，因此，如何降低缓冲器的面积也就成了降低互连电路以致众核处理器面积、提高其性能的关键之一。  在去年，我们就提出了采用输出缓冲非对称的互连电路来降低其面积，如图2（b）所示。这个设计的思路主要来源于一个发现：从输入端得到的数据绝大部分会被传递到本处理器核，只有少量数据被传递到邻近的其他核。基于这个发现，我们对传统的输入缓冲对称互连电路作了两个修改：  1）缓冲器放置位置从路由电路的输入端改为输出端。  2）在输出端的缓冲器采用不同的大小。放置在本处理器核的缓冲器由于数据流量大所以缓冲器也需要较大，而其他方向上采用相对较小的缓冲器。  如果忽略那些较小的缓冲器的面积，输出缓冲非对称式互连电路的面积仅为输入缓冲对称式互连电路的五分之一。  另一方面，对于互连电路系统，又可从时序上分为静态互连和动态互连两种。对于静态互连电路，它从输入到输出的路由通道在程序运行前由静态配置的方式确定，在程序运行过程中不变。这种方式的电路相对简单，当然由于灵活性相对欠佳，性能方面也有其缺陷。对于动态互连电路，它从输入到输出的路由通道能在程序运行过程中不断变化，从而具有更好的灵活性。  在过去一段时间的研究过程中，我们已经对采用静态时序的非对称互连电路作了一定的研究。我们将在以前的工作基础上对静态非对称互连电路作更深入的研究，并着手研究采用动态时序的非对称互连电路。  1.2.2.2 高效片上网络系统的设计：基于数据流控制器的架构  在众核处理器的数据传递过程中，源处理器（需要传递数据的处理器）通常先将需要传递的数据放置在其内存中，然后通过指令把内存的数据放置到FIFO端口向其他处理器发送。这样做的一个缺点是数据的传递过程会占用处理器的很多时间。为了克服这个缺点，我们设计了一个数据流控制器 (data flow controller, DFC) 来辅助处理器核之间的互相通信。在数据流控制模式下，源处理器只须向DFC控制器下达指令，让DFC控制器来把数据直接从内存传送到FIFO中，这样就很大程度上减轻了CPU资源占有率。图3是使用DFC来辅助处理器之间相互通讯的示意图。数据流控制器的思想可以追溯到单核处理器的直接内存访问单元（Direct Memory Access，DMA），因为DMA的思想就是不经过CPU而直接从内存存取数据从而增加内存数据存取的效率。     图3：使用数据流控制器辅助处理器核之间的互相通信以提高其效率  另外，如果需要进一步增加传输效率，也可以把源处理器的数据从ALU结果直接传到FIFO中，不通过内存。这样做的缺点是一定程度上降低了易编程性，但是对于专用领域的众核应该不失为一个方法。  1.2.2.3综上，众核处理器内各核之间低面积高性能的互连设计中的关键技术包括：  1）使用数据流控制器辅助处理器核之间的互相通信以提高其效率  2）低面积片上网络系统的设计：输出缓冲器非对称架构以降低片上网络系统的面积  1.2.3面向通信及多媒体的应用系统方案  1.2.3.1 通信及多媒体应用系统方案  我们研究的应用主要包括下一代无线通信基带算法（LTE）、多媒体、HDTV传输等对运算量或功耗要求较高的应用。这些应用传统上是由ASIC来实现的，我们相信能在众核处理器上实现并且达到基本的性能及功耗，这将是集成电路设计方面的一大突破，也是我们设计众核处理器的最重要的目标。  在具体应用的实现过程当中，我们会首先针对某些关键的模块开始入手，如FFT、LDPC、以及基于CCMP的数据加密等。图4是一种使用众核架构来实现中国HDTV无线传输标准中重要的3780点FFT的示意图，算法基于Winograd傅里叶变换算法（WFTA）。     图4：一种3780点FFT的众核实现方案  目前多媒体视频标准包括：MPEG4、H.263、H.264以及国内的AVS，其中MPEG4和H.263的关键模块是离散余弦变换（IDCT）；H.264和AVS的关键模块是基于上下文的自适应可变长编码（CAVLC）和基于上下文的自适应二进制算术编码（CABAC）。因此采用ASIC设计，需要针对不同的标准设计不同的硬件模块，成本高难度大；而采用众核处理器可以充分利用算法中计算的并行特点，充分提高各标准的编解码效率。图5给出可以在众核平台上采用Chen-Wang算法实现IDCT的示例，因为Chen-Wang算法把2维IDCT运算转换成两个行列1维IDCT运算，在1维的IDCT中又是8次完全相同的计算过程组成，并且计算过程相互独立，因此具有并行计算的特点，可以分配到多个处理器上同时完成。单核完成Chen-Wang算法需要176次乘法，而如果分配到众核上并行运算每个核仅需要22次乘法。     图 5：IDCT的众核实现方案  在实现应用的过程中，应用层面研究人员将研究如何把应用映射到多核（众核）中去；另外还需要根据应用的特点提出对架构的需求，供硬件层面研究人员的探讨。  1.2.3.2 编程环境及降低通讯功耗的编程技巧  如何利用数量众多的处理器来进行具体应用的处理，或者说众核处理器的编程问题，是一个非常关键的问题。对于通用的多核及众核处理器，编程的重要性及所受到的关注度甚至超过处理器的硬件实现本身，编程所涉及的课题包括系统软件设计、编译器设计、应用软件任务调度和分配等。对于面向专用领域的众核处理器，编程的重要性相对弱化一点。但如何建立一个有效的编程环境仍然非常重要。本研究课题对于编程环境的建立主要将包含如下3部分：  1.单核（包括SISD处理器及SIMD处理器）的C编译器及完整的工具链  2.众核系统的仿真器  3.应用的工作量评估器（profile）用于辅助应用到众核处理器的分配过程  除了建立有效的编程环境之外，我们还将研究一定的编程技巧。在传统的多处理器编程中，编程人员最看重的通常是平衡各处理器之间的运算量，从而不浪费运算能力。而在众核处理器当中，由于存在数量众多的处理器，我们意识到平衡各核的运算任务变得不是最重要了。我们将设计新的编程方式，侧重于尽量减少处理器间相互通讯所带来的消耗。  1.2.4 安全性分析与架构设计  微处理器的发展历史表明，体系结构的缺陷会导致操作系统和应用软件发生严重的信息问题。众核作为新型的处理器结构，与以往的单核处理器相比，其整体的系统复杂度更高，致力支持多个操作系统，多个用户，多个进程的并行工作，因此其也将面临更大的安全挑战。目前众核的安全性分析与相关研究还处于起始阶段，许多问题亟待研究者进行系统的研究和整理，进而提出相应的软硬件解决方案。特别是在分布式存储条件下，如何实现不同进程，不同用户的有效隔离，防止信息泄漏，从而对众核操作系统提供有效的安全支持，这是众核架构在发展过程中有待解决的重要问题之一。另外，如何分析和排除众核架构下潜在的安全漏洞，屏蔽各类软件攻击也是一项重要的研究内容。  1.3．本研究课题的创新点  本课题将进一步提高众核处理器的性能、降低其功耗，力图使众核处理器的功耗/性能的指标接近ASIC，然后用众核处理器去实现一些原先需要用ASIC来实现的通信和多媒体应用，以达到性能、功耗、灵活性等各方面完美的结合，这将是集成电路设计的一大突破。 
基于先进时空域去噪算法的视频图像处理器开发的主要内容？		本课题的主要内容和技术难点主要体现在算法的研究与优化和芯片实现两个方面。  （一）算法的研究与优化  1. 基于时空域的块匹配去噪算法研究和优化  普通的空域去噪，没有利用到视频序列前后相邻帧的时域信息。同时利用视频序列的空域信息和时域信息去噪不仅能够进一步提高去噪后输出视频序列的客观质量而且能消除普通空域去噪带来的闪烁问题，提升主观感受。时空域去噪算法框图如图1所示：  图1：时空域去噪算法框图  2. 自适应的噪声估计技术的算法研究  噪声估计在时空域去噪算法中决定了滤波和自适应模块的关键参数，对去噪效果有非常重要的作用。在实际应用中，需要准确地估计当前视频的噪声特征，由于视频源环境存在各种复杂情况，因此噪声可能也随之波动。自适应的噪声估计算法能够实时智能检测并跟踪噪声在视频序列的变化趋势并自动调整相应的参数设置，不仅可以有效的跟踪噪声，而且能降低产品功耗。噪声估计的基本原理是通过将视频帧划分为若干像素宏块，计算所有宏块的方差，并选取方差值较小的一些宏块，把这些宏块的特征值带入经验公式得出整幅图像的估计噪声方差。  3. 自适应的运动搜索和块匹配方案  基于多参考帧的自适应运动搜索能够判断物体运动的趋势，可以提升时空域块匹配的精确度。同时在运动搜索中采用预滤波以及拥有自主专利技术的三维块匹配等先进技术，可以有效降低视频序列中噪声对其搜索精度的影响，即使在中、高噪声环境下也能保证有效去噪。  自适应的运动搜索和块匹配涉及到巨量的运算和带宽，要做到硬件可实现，需要做大量的研究和优化工作，包括：  A. C+/D高效率数据复用，节省75%以上的块匹配内存访问带宽  B. 自适应块匹配搜索方案以及适用的图形缓冲结构，以尽量降低数据准备时间并提高访问效率  C. 亮度色度联合处理以大幅度减少色度处理所需的数据量  D. 高效图像集合过程，在低存储器带宽开销下实现内部图像集合与重建，将相关过程的带宽消耗降低到1/4  E. 智能数据缓冲管理，降低数据等待时间并提高运算单元的利用率  F. 优化的数据结构和索引机制，使得数据可以连续访问以提高访问效率  G. 可指令化并高度并行的运算单元  （二）芯片架构和实现：  1. 基于128位矢量图像处理单元的视频图像去噪引擎  图2 基于处理器的128位矢量图像引擎的基本架构  本课题的视频图像去噪引擎采用在ARC的可配置处理器上扩展定制专用的128位高性能矢量图像处理单元的方法来实现。  ARC公司是世界上能提供可配置处理器的两家公司之一，ARC 700是ARC的新一代可配置处理器，具有7段流水线的架构，并有很强的DSP扩展指令，支持Linux，在90nm工艺下可以达到近600MHz的运行频率，在性能上可以和ARM11竞争。  ARC 700具有灵活和可配置的架构，允许用户对CPU进行配置，包括Cache和各种运算指令，还具有很强的总线和指令扩展能力，用户可以基于其架构进行各种指令和运算部件的扩展和定制，从而满足用户的各种运算需要，并且在编译器和开发系统里进行了完善的支持。  本课题将采用ARC 700 CPU设计128位的矢量图像处理单元，由3个128位的矢量处理单元和ARC CPU组成一个能满足课题去噪算法需要的高性能视频图像去噪处理引擎。  矢量处理引擎的3个128位的矢量处理单元，分别用于处理噪声估计、参考帧运动估计、块匹配和集合。  每个矢量处理单元具有基本相同的结构，实现主要采用SIMD（单指令多数据流）的方式，局部具有VLIW（超长指令字）的特征，用于增加指令的灵活度和密度（比如噪声估计运算）。128位的矢量处理单元，具有独立的数据访问接口，支持8位或16位数据，最多可以单条指令处理8、12或者16个像素数据。本课题将设计的矢量化的指令和处理单元，对有二维或三维属性的图像块的运算和操作具有很高的效率，并且对于通常的视频图像处理算法也有很好的通用性和适用性，性能预计可以达到3000MOPS。  ARC CPU是矢量处理引擎的核心，除了直接驱动矢量处理单元，还用于进行一些灵活的计算和控制，比如实时噪声估计的模型参数的计算、搜索和块匹配的动态策略选择和判决。  ARC XY存储器接口是双独立总线结构，用于提高ARC CPU本身的数据访问带宽和效率；  图像专用DMA控制器用于给矢量处理器提供高效率和连续的局部数据DMA快速访问。  2. 高性能的SoC系统架构  时空域去噪算法的高性能得益于其高冗余度，然而极高的冗余度也给实现带来很大的困难。对于同样的视频流，时空域去噪所需的运算量与内存带宽需求远高于H.264等先进视频编码器，给芯片设计带来了更高的挑战。  为解决此问题，芯片拟采用高性能的SoC架构进行实现，架构如下图：  图3 芯片架构图  64位 AXI总线和DDR2/3控制器组成了系统的高性能基础架构，AXI支持多通道、不阻塞的乱序访问，结合DDR2/3，可以提供超过3GBps的峰值带宽，能够满足本课题的要求。  芯片的视频输入和输出支持标准的视频接口，主机局部总线(HPI)用于和外部主机的通讯，外部接口用于访问标准的设备。  本课题芯片将采用90nm工艺设计，核心部件频率将达到500MHz。  
60GHz超高速通信T/R芯片技术研究的主要内容？		 (1) 研究设计满足IEEE国际标准的60GHz射频前端子系统的优化和分芯片单元电路的指标规划与系统物理层结构优化。      (2) 发射单元芯片电路优化设计与仿真，流片验证。      采用大信号分析与拟合方法，对发射支路的上变频器与功率放大电路进行集成一体化设计芯片，考虑到非线性效应和大信号电磁串扰的影响，在芯片设计中对器件参数进行二次提取和建模，满足发射信道的实际要求。      (3) 接收单元芯片电路的优化设计与仿真，流片验证。      要满足接收信道对低噪声的要求，提高接收灵敏度。在接收单元中低噪声放大器和下变频器电路一体化集成中，将采用低噪声阻抗匹配技术，对芯片进行设计，在原始工艺器件模型中，在低噪声条件下进行噪声模型参数提取，达到接收信道高接收灵敏度的要求。      (4) 60GHz T/R芯片射频综合参数测试方法研究      对射频前端流片成功的T/R单元芯片电路进行在片测试，利用本实验室目前已经建成的110GHz在片测试系统进行实际测试。其中，重点研究毫米波测试系统的精确校准和波导－同轴转化系统误差校准方法。 
60GHz超高速通信系统射频前端频率综合器电路研究的主要内容？		采用130/90 nm CMOS工艺完成符合IEEE802.15.3C规范的15 GHz频率综合器设计。  根据系统设计方案，频率综合器的输出频率为15GHz，拟采用整数分频锁相环结构实现，其结构框图如图1所示。       图1 频率综合器结构框图  频率综合器电路包括15 GHz差分LC－VCO、高速注入锁定2分频(Injection-Locked Divider)、静态分频器（Source Coupling Divider）、高速鉴频鉴相器（PFD）、电荷泵（Charge Pump）和环路滤波器（Loop Filter）等电路模块。其参考频率拟为58.6MHz，环路带宽约为500kHz。  A．VCO的设计考虑  VCO拟采用的结构如图2所示，为PMOS交叉耦合LC－VCO。C1、C2、L1、L2构成LC谐振回路，C1、C2为NMOS变容二极管，L1、L2为传输线电感。      图2 拟采用的带缓冲器的VCO电路结构  B．分频器的设计考虑  在该频率综合器电路中，设计了不同类型的分频器，以满足工作频率和工作范围的折中考虑。注入锁定式分频器由于结构简单，可以工作在较高的频率，但是其锁定范围相对较窄。静态分频器有较宽的工作范围，但其工作频率较低。因此，根据分频的频率高低，以此通过注入锁定2分频、静态分频器实现PLL环路需要的分频比。  C．鉴频鉴相器（PFD）的设计考虑  PFD拟采用三态PFD结构，如图3所示，其中的延迟单元（delay）模块用于消除锁定状态时的死区效应。     图3 无死区效应的PFD结构
数字电视家庭多媒体中心的高清主芯片和整体解决方案的主要内容？		 开发多格式音视频解码  开发图像缩放算法；  开发FGPA验证平台；  开发/优化IC结构；  开发/整合数字及模拟界面；  开发驱动软件及应用程序；  开发PCB硬件和系统；  开发底层驱动软件；  开发先进的用户界面；  开发PCB硬件和系统；  开发整体测试系统，整体方案性能测试及评估；  开发软件调试工具：以太网接口ICE调试工具、并口ICE调试工具；  开发USB协议栈，及相关USB应用（JPEG电子相册、多媒体播放等）；  开发以太网（Ethernet）TCP/IP协议栈，及相关网络应用（高清在线点播/直播，下载等）  开发高清网络多媒体测试系统；  开发软/硬件,开发生产调试工具,开发套装软件（PKS）。  （四）技术关键  (1) MPEG2/H.264/AVS/VC1/DivX&XviD,RM/RMVB,Flash8/9/10高清视频解码,JPEG高清解码；  (2) Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等音频解码；  (3) 高阶图像缩放(Advanced Scaler)；  (4) 高清晰多媒体输出接口HDMI 1.3 技术；  (5) 高速USB2.0 OTG技术；  (6) 高速Card reader技术；  (7) 掌握数百万门级SOC IC设计技术；  (8) CMOS数模混合电路设计技术；  (9) 内建 AMBA BUS 符合３２位元 CPU；  (10) 集成可编程存储器控制模块：支持到32bit DDR2；  (11) 集成10M/100M以太网控制模块；  (12) 嵌入式操作系统，以及嵌入式软件体系架构；  (13) 系统软硬件整合技术。
高性能移动通信终端应用处理器SoC芯片的研发及产业化的主要内容？		  调研移动通信和多媒体应用处理器芯片的市场需求和整机BOM成本状态，采用TSMC 65nm低功耗工艺，开发一款时钟主频800MHz以上、低功耗、低成本的应用处理器SoC芯片。芯片的功能结构如图1所示。      本芯片集成了ARM1136JF-S处理器核、1080p视频解码器、720p视频编码器、2D/3D图形加速引擎、GPS基带、LCD显示控制器、DDR2/DDR/mDDR存储器接口、功耗管理、SD/MMC/NandFlash/CF存储卡接口、IDE硬盘接口、USB控制器等功能模块，并集成了一个多媒体协处理器，用以完成复杂算法计算和块设备通道管理。      芯片主要特征如下：  （1）中央处理器（CPU）      中央处理器采用ARM1136JF-S CPU核，支持16KB的I- CACHE和D-CACHE，目标主频为800MHz。芯片总线将采用多条、多层、并行总线架构，确保处理器数据和指令总线高度并行化，最大程度提升芯片的性能。  （2）多媒体功能      为满足移动多媒体通信终端对语音、视频和图像业务的多样性需求，支持与数字电视信道解调芯片、摄像头、高分辨率LCD显示器、电视机的无缝连接，本芯片内含高清视频解码器、视频编码器、2D/3D图形加速器、摄像头输入接口、TV输出接口、带OSD功能的LCD显示控制器。      全硬件高清视频解码模块能够支持目前几乎所有的视频格式，包括MPEG-1、MPEG-2、MPEG-4/H.263、H.264、JPEG、VC1、RV8/9/10等，并能够达到高清分辨率的标准，而且只占用很少的处理器资源。      视频编码模块支持JPEG、H.264和MPEG4三种格式，H.264和MPEG4最高分辨率可达1280x1024@30fps，JPEG编码器最高支持1600万像素。      2D/3D图形加速模块可以满足游戏娱乐和3D导航等应用需求。  （3）协处理器      对于一个超大规模的SOC系统，如何调度和控制各个模块是一项复杂的任务，直接影响到系统的整体性能。一般说来，主处理器主要完成调度、协议处理和用户界面响应等，而协处理器则扮演了一个后台控制器的角色，可以有效地执行主处理器分配过来的任务，使得众多模块可以在主处理器和协处理器的调度和控制下，能够并行且高效地工作，发挥出多层总线架构的优势。此外，本芯片的协处理器还能够用于实现音频数据解码，从而进一步提高系统性能。  （4）存储系统      存储系统的性能对于高性能应用处理器芯片来说是至关重要的，多层总线架构所具有的性能与优势能不能发挥出来，一个最关键的地方就是存储系统能不能适应并达到要求。本芯片的存储系统包括一个DRAM控制器、SRAM控制器、NandFlash控制器和IDE控制器，在接口上采用多个并行总线接口，通过内部高效的仲裁调度功能，实现了内部资源访问的并行化。同时为适应多方面的应用领域，DRAM控制器能够支持DDR2、DDR和Mobile DDR不同类型内存颗粒。  （5）显示系统      本芯片的显示系统包括LCD、i80和TV接口，可以很方便地和LVDS/ RGB的LCD、手机屏和电视机对接，最大分辨率可达2048x2048。显示系统内含一个功能强大的OSD，能够实现四层图像的混叠和一层硬件鼠标，同时每个图层支持1个像素精度的水平和垂直移动。  （6）丰富的外设接口      对于SOC系统来说，评估一款SOC芯片，不仅仅是要看SOC芯片本身是否满足系统需求，还要看基于SOC芯片的整个应用方案是否具有竞争力。因此，外设接口的配置就显得格外重要，本芯片集成了丰富的外围设备接口，包括IIS/AC97（音频接口）、两通道的I2C接口、4个UART接口/Modem接口（调试和串行通信接口，Modem接口可方便与手机基带芯片对接）、红外接口IrDA、3个USB2.0 Host接口、1个USB OTG接口、3个SD/SDHC/SDIO接口（方便对接SD卡，Wifi无线网卡等），2通道PS2接口（对接触摸板，PS2鼠标等）、8x18键盘接口、10/100M以太网接口、通用串行接口SSI/SPI和众多的GPIO管脚（灵活方便，便于功能扩展）等。
高速高精度模数转换器（ADC）性能测试技术研发的主要内容？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的主要内容？		  1) 在标准商用CMOS工艺平台上实现和验证具有和电路兼容的硅基光电调制器所需的基本波导结构。   2) 通过工艺优化和设计优化，减少硅基光电调制器所需波导结构的插入损耗。优化后的波导插入损耗小于4dB/cm，单个分光器和合光器的插入损耗小于3dB；  3) 通过器件结构优化和工艺技术改良，提高调制器的调制效率，从而减少器件的功耗水平，达到约50pJ/bit；  4) SOI CMOS工艺兼容的硅基光波导调制器工艺模块开发；  5) 通过整体设计和工艺优化，开发出高速的硅基光电调制器，实现10-20Gbit/s的高速传输速率,达到世界先进水平。
60GHz超高速通信射频前端芯片技术研究的主要内容？		(1) 研究设计满足IEEE国际标准的60GHz射频前端子系统的优化和分芯片单元电路的指标规划与系统物理层结构优化。      (2) 发射单元芯片电路优化设计与仿真，流片验证。      采用大信号分析与拟合方法，对发射支路的上变频器与功率放大电路进行集成一体化设计芯片，考虑到非线性效应和大信号电磁串扰的影响，在芯片设计中对器件参数进行二次提取和建模，满足发射信道的实际要求。      (3) 接收单元芯片电路的优化设计与仿真，流片验证。      要满足接收信道对低噪声的要求，提高接收灵敏度。在接收单元中低噪声放大器和下变频器电路一体化集成中，将采用低噪声阻抗匹配技术，对芯片进行设计，在原始工艺器件模型中，在低噪声条件下进行噪声模型参数提取，达到接收信道高接收灵敏度的要求。      (4) 频率综合源芯片优化设计、仿真与流片验证。      采用130/90 nm CMOS工艺完成符合IEEE802.15.3C规范的15GHz锁相环设计。引入基于传输线电感、NMOS Varactor的LC 交叉耦合压控振荡器，在毫米波频段获得最小相位噪声；组合使用高速注入锁定分频器与低速源耦合逻辑分频器，改善传统静态分频器的速度限制及注入锁定分频器的锁定范围限制，适应无线收发器使用；研究微波频段锁相环输出接口的有损匹配问题、提供足够的功率输出供后级倍频器使用。      (5) 60GHz 收发芯片组射频综合参数测试方法研究      对射频前端流片成功的三个单元芯片电路进行在片测试，利用本实验室目前已经建成的110GHz在片测试系统进行实际测试。其中，重点研究毫米波测试系统的精确校准和波导－同轴转化系统误差校准方法。
国内Foundry的65nm及以下工艺的数模混合IP应用研究的主要内容？		 65nm工艺是目前国际市场上大多数SoC设计采用的主流工艺，也是国内设计产业发展的趋势；数模混合IP作为高端SoC中不可或缺的重要部分之一，既代表了Foundry的服务能力，也能帮助设计公司尽快的提升在高端SoC设计领域的设计能力。本课题将参与中芯国际（SMIC）的65nm工艺制程的高速ADC和DAC IP的研发验证工作，并面对上海地区的设计企业加以应用推广，进而加强设计企业和Foundry之间的互动。本课题在实施过程中注重建设IP的应用推广体系，面对国内设计单位推广应用相关IP，提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力，增强国内集成电路产业的市场竞争力。主要包括：  1）参与中芯国际（SMIC）的65nm工艺制程的高速ADC和DAC IP的研发验证  2）培训IP技术支持人员；掌握65nm工艺ADC和DAC的应用技能，为相关设计项目提供必要的技术支持；  3）召开65nm工艺数模混合IP开发应用研讨会；向上海地区设计单位介绍和推广65nm工艺和包括ADC和DAC在内的数模混合IP；  4）提供技术支持服务，在具体研发项目中推广该ADC和DAC的应用。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的主要内容？		 1、高速CMOS ADC和DAC的系统结构及其单元电路设计，如电压基准源、偏置电路、开关电路、锁存器、比较器、运算放大器等；  2、培训IP技术支持人员；掌握65nm工艺ADC和DAC的应用技能，为相关设计项目提供必要的技术支持；  3、召开65nm工艺数模混合IP开发应用研讨会；向上海地区设计单位介绍和推广65nm工艺和包括ADC和DAC在内的数模混合IP；  4、提供技术支持服务，在具体研发项目中推广该ADC和DAC的应用。 
软件无线电台应用的SoC芯片的主要内容？		 1. 性能分析      在当前的软件无线电台中，调制/解调等功能采用FPGA实现。本课题将采用一个通用硬件平台，即嵌入式CPU，来实现这些功能。在这种情况下，必须将调制/解调等功能用算法描述出来，并将这些算法转化成CPU指令集的指令序列，从而实现与FPGA相同的调制/解调等功能。基于CPU实现软件无线电台的最大优点是平台通用性好、软件移植方便。      由于FPGA是硬件可编程的，因此在实现调制/解调算法时，可以通过优化硬件设计，高效地实现调制/解调等算法。而嵌入式CPU的硬件是固定的，支持的指令集也是固定的，因此在实现调制/解调算法时，灵活性不及FPGA。      为了弥补嵌入式CPU灵活性的不足，本课题将从两个方面着手。首先，在确定嵌入式CPU的指令集时，针对软件无线电台中主要算法的特点，优化指令集设计。除了实现CPU的基本指令集之外，还将扩展一个DSP运算子集，以支持软件无线电台中的一些基本运算。其次，本课题将提升嵌入式CPU的性能，以性能换灵活性。      性能分析的主要目标是分析软件无线电台的主要运算，根据这些运算确定嵌入式CPU的性能指标和技术方案。性能分析的重点将放在调制/解调、信源编解码等主要功能的算法分析及算法转化成CPU指令序列后的指令分析上。      为了提高嵌入式CPU的处理能力，初步的方案是分析主要算法的指令序列，将一些基本运算整合成可调用的库函数，并将这些库函数放在通信处理器核上执行，从而满足软件无线电台的性能要求。      2．微架构设计技术      结合软件无线电台的性能要求和应用方案，下面的图1展示了嵌入式CPU的系统结构设计方案。                                                                图1 嵌入式CPU系统结构框图      在本课题的系统设计方案中，采用多核并行处理技术提升嵌入式CPU的处理性能。其中嵌入式CPU核（即主CPU核）执行软件无线电的框架程序，主框架程序通过系统调用执行库函数，库函数的由通信处理器核辅助执行。      在目前的方案中，将采用非对称的异构多核架构。主要原因是：（1）嵌入式操作系统支持方便；（2）处理器之间的通信协议简单，容易实现；（3）片上Cache可作为两者通信的通道。      在本课题中，通信处理器核只执行库函数和一个基本的主控函数。通信处理器核执行库函数的方法受主CPU核控制。主CPU核与通信处理器核通过片上Cache通信。双核的组织结构图如图2所示：     图2 双核的组织结构      在初始化阶段，主CPU核通过Load/Store指令将库函数的指令写入片上Cache的库函数区。初始化之后，主CPU核执行到库函数调用时，系统调用处理函数将向片上Cache的消息区写一个消息。通信CPU核在复位之后一直检查是否存在有效的消息，如果存在消息，则根据消息的内容执行相应的库函数。在库函数执行完成后，返回一个消息。      在本课题中，通信CPU核与主CPU核使用相同的基本指令集。此外通信处理器核的指令集扩展了DSP指令集；而主CPU核扩展了系统控制和存储管理等指令。主CPU核是一个功能完整的嵌入式CPU核，而通信处理器核简化了主CPU核的存储管理、Cache管理、系统寄存器操作等指令，但通信处理器增加了执行DSP指令的执行单元。      采用这种设计方案可以利用课题组前期开发的嵌入式CPU成果。同时，这两个核的微体系结构基本相同，这样可以减小设计两个不同CPU核的难度与工作量。      本课题将首先设计主CPU核的微体系结构，待主CPU核的微体系结构确定之后，再通过简化改造，设计通信处理器核。  主CPU核是一个独立的、完整的嵌入式CPU核。图3显示了主CPU核的微体系结构设计方案。     图3 主CPU核的微体系结构      在本课题的设计方案中，主CPU核采用超标量技术，每个周期取两条指令和分派两条指令，CPU核内部有五个执行单元并行工作：分支执行单元、简单整数执行单元、复杂整数执行单元、浮点指令执行单元和Load/Store存取单元。主流水线为四级：取指级、分派级、执行级和完成级。      取指级与分派级之间通过指令队列隔离，指令队列可以暂存8条指令。只要指令队列有空闲空间，取指单元就从指令Cache读取指令。除非取指地址跨Cache块边界，取指单元每个周期从指令Cache取出2条指令。      为了降低分支指令对流水线性能的影响，本课题将采用先进的分支预测技术。分支预测机制是基于BHT（Branch History Table：分支历史表）实施，BHT表维护分支的动态预测。组合分支地址和一个4位GHR（Global History Register：全局历史寄存器）中的hash值，形成BHT表索引地址。      在访问指令Cache的同时，也访问BHT表，BHT表的结果传递到取指控制逻辑。预译码逻辑检查分支指令，并将检查结果通知取指控制逻辑。取指控制逻辑收到分支指令后，根据BHT表的结果计算分支的目标地址。分支执行单元在解析分支指令之后，将分支的真实跳转状况反馈给BHT表。      在流水线的分派级，指令从指令队列送到相应的保留站。指令分派之前，需要检查执行分派所需的资源是否满足。下面是指令0和指令1（指令0在指令1之前）分派时的资源检查规则：      分派指令0所需资源：      1、指令0的执行单元空闲或即将空闲；      2、指令0所需的重命名寄存器可以获得；      3、完成队列有空闲空间；      4、如果之前的指令有同步要求，则需等到同步条件满足。      分派指令1所需资源：      1、指令0的分派条件满足；      2、指令0没有指令同步要求      3、指令1的执行单元空闲或即将空闲；      4、指令1所需的重命名寄存器可以获得；      5、完成队列可以为指令1分配空闲空间。      在分派指令时，完全按程序顺序进行。由于完成队列分配空闲空间也是按顺序进行，因此只需按完成队列的分派顺序提交指令即可保证乱序执行的指令按程序顺序提交，也可实现精确异常。      在分派指令的同时，访问通用寄存器文件/浮点寄存器文件。通用寄存器文件有5个读口，其中两个用于指令0的操作数访问，两个用于指令1的操作数访问，另一个用于Store指令的读操作数。浮点寄存器文件有4个读口，其中三个用于浮点操作数访问，另一个用于浮点Store指令的操作数访问。指令传递到保留站时，操作数并不一定都准备好。如果指令的操作数是重命名寄存器，则等待重命名寄存器的结果。执行单元在执行完成指令后，将执行结果送到重命名寄存器总线上。保留站监听重命名寄存器总线，获得有效的操作数。一旦操作数有效，则执行单元开始执行指令。      执行级有5条独立的流水线，分别执行不同类型的指令。这些执行流水线的级数也不一样，其中浮点执行流水线为三级，Load/Store指令的执行流水线为两级，其它执行流水线为一级。事实上，除整数乘法指令和除法指令之外，大部分整数指令可以在一个时钟周期执行完成。      完成级将重命名寄存器的结果回写到通用寄存器/浮点寄存器，同时检查程序异常和外部中断。由于指令按序顺序提交，因此可以实现精确异常。      在取指通路和Load/Store通路上，分别设置了16K字节的指令Cache和16K字节的数据Cache。为了支持实时性要求高的应用，Cache支持按路加锁的功能。      3．验证系统和验证技术      本课题中，主CPU核与通信处理器核都以前期开发的嵌入式CPU核为基础，根据性能分析结果重新优化设计。这与直接采用已有的成熟的CPU核有一定区别，导致课题组的验证工作必须分阶段实施：首先验证主CPU核的功能；然后验证通信协处理器核的功能；最后验证集成的SoC的功能。      为了简化验证系统，本课题将采用一个通用的验证系统（指仿真验证平台和FPGA验证平台）。在这个验证系统上，SoC芯片的外围设备/器件/模型是固定的，而SoC芯片内部集成的CPU核先采用已有的核，然后采用新开发的嵌入式CPU核，接着采用通信处理器核，最后集成嵌入式CPU核与通信处理器核。      此外，根据已有的经验，CPU的验证需要采用一些新的验证技术，因为CPU的一些边界问题很难用普通的测试向量组合产生。本课题将采用多层次验证方法，尽量在高层次模型中充分验证设计思想。此外，本课题还将建立测试程序数据库，每个层次的验证共享该数据库中的测试程序。      本课题拟采用的验证策略是----验证贯穿设计过程的每一步。      3.1 模块验证      模块是指具有独立逻辑功能的单元，例如CPU核中的指令队列、整数单元、浮点处理单元等。在逻辑设计过程中，对每个模块进行逻辑功能仿真验证。在模块仿真验证时，要求功能点覆盖率100%。      3.2 系统级仿真      系统级的功能仿真是在系统结构的层次上，从CPU的指令集着手，编写相应的测试程序，验证指令集功能的正确性，并从简单到复杂，逐步扩充，实现全功能仿真。为能使系统级仿真更真实，需要构建仿真CPU的软件平台，把CPU的逻辑网表放在虚拟环境中，根据需要运行相应程序，模拟CPU的实际工作情况。      3.3 FPGA验证      将CPU的RTL代码下载到FPGA芯片中，围绕FPGA芯片开发一个原型系统以及验证板，在硬件环境下进行验证。FPGA除了验证CPU的指令集，还要运行操作系统和编译器，充分验证CPU的系统级功能。      3.4 时序分析和形式验证      由于本项目设计CPU时序要求高，为降低验证代价，加快开发进度，在分析、验证的过程中采用静态时序分析和形式验证等EDA工具。      3.5 物理验证      用物理验证工具，对CPU的版图进行设计规则检查和版图与电路图一致性比较。  仿真验证流程如图4所示：     图4 简要仿真流程      4．芯片设计和实现      本课题将采用全正向设计方法，从系统定义、部件划分、RTL描述直至逻辑综合进行自上而下的层次化设计，重点放在系统级功能仿真和FPGA验证上。由于本课题将采用90nm设计规则，需要对设计方法学和设计流程进行研究。另外，在芯片设计阶段将涉及的研究内容有：引脚分配和电气参数确定、逻辑综合、形式验证和综合后功能仿真、布局布线设计、信号完整性分析、压降分析、低功耗设计、可制造性设计（DFM）、物理验证、参数提取、后仿真、可测性设计和测试码生成等。  为规范设计工作和记录每阶段的设计思路，本课题在整个设计过程中将非常关注文档的规范化。课题拟定的开发流程如下：      4.1 系统设计      内容：对CPU核的系统层次进行详细的分析设计，涉及总线设计时，遵循的基本原则包括：同步设计、可综合、无三态信号、低延时、单触发沿、支持多主控及总线仲裁、高时钟频率独立性、支持突发(高效率)和低门数。      目标：确定SoC芯片和CPU核的功能、工作频率、接口信号等参数，并确定系统结构。      输出：系统说明书和CPU核系统说明书（包括系统功能、体系结构、数据通路、性能、软硬接口、接口信号等描述以及系统功能框图）。      4.2 高级语言模型设计验证      内容：为了减少项目的风险，先编写高级模型用来验证CPU可实现性，选用C++（SystemC）模型。      目标：用高级语言验证CPU核的可实现性，特别是验证数据通路及算法。      输出：高级模型、验证平台。      4.3 验证平台设计      内容：为后期仿真搭建软件平台，包括配合CPU工作的各种接口模型、实现CPU各种工作模式的配置模型、产生各种激励的模型。      目标：构造CPU应用的一个软件平台。      输出：验证平台。      4.4 模块划分      内容：由项目负责人按功能把CPU划分到模块级，模块内单元划分由逻辑设计人员实现。      目标：划分模块并确定模块的接口信号时序，确定设计人员。      输出：模块构成图（包括模块名及代号）、模块间接口信号、源时钟域、时序关系（要求对每个接口信号进行描述）。      4.5 模块、单元设计      内容：把CPU划分成具体的模块，从单元级进行分析设计，设计时需考虑后端工艺。      目标：确定模块/单元功能，实现方案，采用算法，互连接口等。      输出：模块设计说明书。      4.6 RTL代码设计      内容：编写RTL代码，代码通过FPGA综合工具（比如synplify）的检验和nlint工具检查。      目标：RTL级代码实现。      输出：RTL代码、FPGA综合报告、Nlint检查报告。      4.7 模块仿真      内容： 进行详细的模块仿真，与RTL设计背靠背进行，对应模块仿真工程师仿真的基础是该模块设计说明书。      目标： 实现详细的模块仿真，减少系统仿真工作量，仿真时采用NC工具检查代码覆盖率。      输出： 相关辅助模型、Testbench、模块仿真方案、仿真结果报告。      4.8 系统级代码仿真      内容：RTL级系统整合，并仿真。      目标：完成CPU前端RTL级实现，通过仿真确认设计的正确性。      输出：CPU的RTL代码、Testbench，模块仿真方案、仿真调式过程文档、仿真结果报告。      4.9 FPGA验证      内容：对CPU的RTL代码作FPGA综合并进行系统验证。      目标：通过FPGA验证进一步保证电路功能正确。      输出： FPGA验证板设计方案、FPGA验证板硬件详细设计方案、FPGA验证板硬件调试过程文档、FPGA硬件测试计划及测试报告。      4.10 逻辑综合      内容：编写综合约束，对RTL代码进行综合优化，验证结果符合技术指标。      目标：完成逻辑综合。      输出：约束文件、综合后的逻辑网表、综合结果报告（包括面积、单元数、setup/hold等信息）。      4.12 DFT      内容：插入Scan chain、Boundary scan、隔离结构，评价电路的可测性和故障覆盖率，可测性设计后的模拟验证。      目标：故障覆盖率95%以上，模拟验证结果符合原设计要求。      输出： DFT结果报告、测试码。      4.13 形式验证（贯穿于整个设计阶段）      内容：对修改前后的网表进行功能一致性检验。      目标：保证网表修改后功能不变。      输出：形式验证结果报告。      4.14 布局布线      内容：布局，时钟树生成，布线，电源分析，明确Die Size和封装形式。      目标：完成布局布线。      输出：布局布线后的网表、布局布线结果报告。      4.15 参数提取      内容：对布局布线后的电路进行相关参数提取。      目标：为CPU的后仿真和静态时序分析做准备。      输出：参数提取结果文件 。      4.16 静态时序分析（贯穿于后端设计阶段，主要用于布局布线后）      内容：对CPU进行静态时序分析。      目标：时序符合要求（主要是建立时间和保持时间）。      输出：静态时序分析结果报告、延时文件（sdf文件）。      4.17 后仿真及DFT仿真      内容：对CPU进行带时序验证和DFT验证。      目标：CPU带时序验证符合功能及性能要求，DFT验证并行测试码通过。（后仿真最好在静态时序分析全通过后再进行，而且还可能需要修网表，当然相应的就要做ECO）。      输出：仿真结果报告。      4.18 电路模拟      内容：对CPU进行Spice模拟（工具：Hsim）。      目标：模拟结果符合技术指标要求。      输出：模拟结果报告。      4.19 IR分析      内容：压降分析。      目标：IR分析结果符合要求。      输出：IR分析结果报告。      4.20 功耗分析      内容：功耗分析。      目标：功耗分析结果符合要求。      输出：功耗分析结果报告。      4.21 SI分析      内容：信号完整性分析。      目标：SI分析结果符合要求。      输出：SI分析结果报告。      4.22 物理验证      内容：DRC、ERC、LVS。      目标：DRC、ERC、LVS符合要求。      输出：DRC、ERC、LVS结果报告。      4.23 Tape out       内容：设计数据输出。      目标：委托Foundry制造芯片。      输出：GDSII文件。      4.24 外协       内容：流片、封装。      目标：制造样片和封装。      输出：CPU样品。      4.24 CPU测试       内容：对流片后的CPU样片测试。      目标：通过测试码测试。      输出：测试程序、测试报告。      4.25 CPU调试/试用      内容：CPU样片在应用环境下调试。      目标：通过调试判断CPU的可用性。      输出：调试报告。      5．应用开发支撑环境的研究与实现      实时硬件调试功能为软件开发人员和硬件开发人员提供了调试便利。本方案将提供两种调试模式：内部调试模式和外部调试模式。调试模式和调试事件一起，实现实时硬件调试功能。调试模式和调试事件都是通过调试寄存器DBCR（Debug Control Register：调试控制寄存器）和DBSR（Debug Status Register：调试状态寄存器）控制的，这些调试寄存器可以通过运行在处理器上的软件修改，也可以通过JTAG调试端口读写。      设置不同的调试模式，主要是为了支持嵌入式系统开发过程中不同类型的调试工具和调试任务。在内部调试模式下，可以访问所有体系架构定义的资源，支持软断点和硬件断点。在这种模式下，调试条件当作异常处理。如果允许调试异常，则异常处理程序处的调试程序被启动。调试程序将检查处理器状态，以及与调试事件有关的条件。这种模式是通过软件来实现调试功能。      外部调试模式通过JTAG端口访问处理器状态，控制处理器的启动、停止、单步执行等。在这种模式，调试条件触发调试事件，调试条件记录在调试状态寄存器DBSR中，处理器进入到停止状态（只是正常的指令流执行停止，处理器仍然可以执行JTAG端口下载的程序）。      外部调试模式只依赖于处理器内部资源，而不依赖于调试异常处理程序，因此适合于系统硬件和系统软件的调试。调试条件记录在调试状态寄存器DBSR中，调试条件的使能信号在DBCR寄存器中定义。表1列出了可能的调试事件。  表1调试事件定义  IAC：指令地址比较 引起这个调试事件的条件是：执行指令的地址匹配指令断点寄存器中的地址。  DAC：数据地址比较 引起这个调试事件的条件是：load/store地址匹配数据地址断点寄存器中的地址。  DVC：数据内容比较 引起这个调试事件的条件是：在数据地址比较条件满足的前提下，load/store数据匹配数据内容断点寄存器。  BRT：分支发生 执行指令时，遇到分支指令，且分支的条件满足  RET：返回 执行指令流中的中断返回指令rfi  ICMP：指令完成 引起这个调试事件的条件是：成功执行一条指令。  IRPT：中断 引起这个调试事件的条件是：出现外部中断条件。  出现上述异常条件时，将触发异常事件。      本课题开发的嵌入式CPU是一款非常复杂的芯片，研究内容涉及嵌入式系统技术、嵌入式CPU技术、微电子技术和软件技术等多个研究领域，在开发过程中需要攻克以下技术难点：      1）微体系结构设计技术  在本课题中，应用环境对CPU核的运算性能要求比较高。为了提升CPU核的运算性能，本项目将以前期开发的嵌入式CPU核为基础，通过改进CPU核的微体系结构设计，从而达到提升性能的目的。  指令并行处理是提升CPU性能的基本途径之一，因此本项目将扩展CPU核内部的执行单元，采用多发射、超标量、流水、分支预测、指令乱序执行等技术，提高CPU核的指令并行处理能力。另外，本项目采用的多核技术也可以提升CPU的性能。  此外，为了确保CPU核能达到要求的技术指标，本课题将为CPU核开发一个周期精确的C模型，通过模型先行分析CPU核的性能状况，并优化CPU核的微体系结构设计。      2）纳米级集成电路设计技术  本课题开发的SoC芯片计划采用90nm工艺流片。在这种工艺水平下，芯片的物理实现会遇到很多全新的问题：      1、连线决定芯片的性能。在90nm工艺时，连线延时将达到总延时的75%，设计过程中需要将电路优化的重点从逻辑优化转到连线优化。      2、信号完整性和IR-drop对时序的影响。到了90nm工艺，如果时序分析不包括信号完整性和IR-drop的时序影响，那么时序分析就是没有任何意义的。      3、时序收敛问题。在130nm工艺以下，物理设计流程是一个不断循环迭代的过程，它要求物理设计的一开始就要考虑连线的影响，设计者要很快得到布线后的时序信息来优化下一轮的物理综合、布线，这要求这个流程要能在很短的时间里完成迭代。      4、新工艺对布线的影响。在新工艺下，布线要考虑到新工艺的物理特性，需要考虑布线产生的IR-drop问题、信号串扰问题，同时还要考虑对光学校正OPC的影响。      5、物理验证受到的影响，包括：光刻的所见非所得、寄生参数提取、更精确的延时计算、连线的EM分析、电源网格分析、电感效应的影响等。      为了解决上述的问题，需要建立一个进行的基于纳米级工艺的物理实现和验证流程。      3）测试/调试技术      在以CPU为核心的系统中，无论是CPU外围硬件的开发，还是CPU上运行程序的开发，都要求CPU有强大的测试调试能力。在传统的系统中，通过监测/控制CPU的地址与数据总线，可以实现调试功能。但在高度集成的SoC芯片中，由于封装尺寸的限制，不可能将嵌入片内的CPU核的信号引出到片外，通过外部端口测试和调试。这就要求SoC芯片从硬件上支持片上测试和调试功能。      在目前的SoC设计中，通常通过JTAG接口提供测试/调试功能。虽然JTAG接口协议非常简单，JTAG的控制器设计也不复杂，但要通过JTAG接口访问片内CPU核的各种寄存器，并且对CPU核的运行不产生影响，都要求测试/调试逻辑精心设计。  除了精心设计片上的测试/调试逻辑外，还要考虑外部设备如何通过JTAG访问片上的寄存器。这要求片上测试/调试系统的的开发必须符合开发环境的接口协议和规范。      4）低功耗设计技术      低功耗是SoC的基本特性之一，本课题需要探索降低SoC芯片功耗的一些主要手段，包括高层次系统级到底层电路级的各种低功耗技术。本课题将建立行之有效的功耗分析方法，获取准确的功耗分析结果，从而指导本课题SoC芯片的设计。  一般而言，芯片的功耗包括静态功耗和动态功耗：静态功耗由芯片内晶体管的泄漏电流引起， 随着晶体管尺寸越来越小，泄漏电流则随晶体管尺寸变小而增大；动态功耗是由芯片内晶体管的状态跳变引起的，因此，本课题的低功耗设计对动态功耗和静态功耗都必须考虑。另外，从系统层面，将设置SoC芯片不同的工作模式，控制不同模式下的活动时钟域等方法来降低整个芯片的功耗。  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要内容？		 ? ADC建模和低功耗流水线架构设计  ? 流水线型ADC的数学建模  ? 架构对噪声、功耗、面积的方面的影响与折衷策略  ? 流水线级数和有效位、功耗、电容在各级间的优化分配方案  ? SHA-less结构前端采样技术研究  ? 高性能模拟电路设计  ? 高线性度、低噪声、宽带前端采样网络设计  ? 低电压条件下的高速、高增益运算放大器设计，功耗优化  ? 高速、低失调比较器设计，回踢噪声抑制  ? 低抖动片外时钟信号接收  ? 时钟占空比稳定技术  ? 低功耗、高驱动能力片内电压基准  ? 片上电源系统分配管理  ? 宽工作环境支持（工艺/电压/温度）  ? 版图布局  ? 信号和时钟输入端的寄生效应控制  ? 信号通路的差分对称版图设计，偶次非线性抑制  ? 长距离时钟走线寄生效应，屏蔽串扰和时序关系保持技术研究  ? 长距离电压基准走线对驱动能力的影响  ? 高速数字信号的长距离传输  ? 开关电路与模拟信号通路、片内偏置间的耦合抑制  ? 电源噪声的滤波和隔离  ? 自适应后台数字校准技术  ? 基于伪随机量的后台校准算法研究及改良  ? 基于伪随机量的后台校准算法的MATLAB建模  ? 基于伪随机量的后台校准算法的VERILOG实现  ? 基于伪随机量的后台校准算法FPGA实现及联调  ? 基于伪随机量的后台校准算法ASIC实现及测试  ? 高性能ADC芯片的测试和系统评估平台  ? 测试PCB板设计  ? 适用于不同输入频率段的片外匹配网络  ? 低抖动差分时钟产生、滤波和整形  ? 性能参数测试：SFDR(无散杂动态范围) , DNL（差分非线性），INL（积分非线性），SNR（信噪比），SINAD（信号噪声失真比），ENOB（有效数位）等  其中，自适应后台校准算法由本项目合作单位上海交通大学微电子所负责，其余部分由项目主要承担单位，上海信朴臻微电子有限公司负责完成。 
芯片级电路快速并行测试技术研究的主要内容？		 本课题主要内容是在测试设备、DFT、测试接口等多种提升芯片级电路并行测试技术的基础上，结合测试算法、测试数据分析、测试解决方案设计等研究经济高效、适应能力强的芯片级电路快速并行测试技术，通过探针卡/接口板Z空间高密度扩展，模拟/混合信号高平行度驱动接收扩展，高并行度电源网络驱动拓扑，测试流程参数的优化，在线测试流程动态调整，芯片内部多模块平行测试技术，测试参数前后台协作技术辅助晶圆测试中干扰源隔离和一致性验证技术，达到在具有高适应性和经济性的情况下芯片级电路并行测试效率的提升，并应用到芯片级电路的量产测试中，同时取得相关自主知识产权，为我国自主设计的相关产品提供快速并行测试服务，满足产业化测试的需求，提升整体产业的综合竞争力。
集成OFDM电力线载波技术的智能电表SOC芯片的主要内容？		
芯片安全防护技术研究及卡SoC芯片开发的主要内容？		1.2.1芯片安全防护技术研究      芯片安全技术是在攻击技术与防护技术的相互竞争过程中不断发展的。在过去的十年内，随着芯片攻击技术能力的不断提升，芯片安全已从单一的几项关键技术发展为多层次的、全面系统的技术体系，而同时每一个层次也向纵深方向发展。     华虹在前几代安全智能卡的研究方面已经初步形成了系统化的防护技术体系，本课题的重点研究内容之一将集中在最近几年的芯片安全防护技术发展领域，针对当前急需解决的几个技术环节进行深入研究，形成几项关键的新技术，并且应用于现有的防护技术体系中，使得智能卡SOC芯片的整体抗攻击能力大幅提升，能够抵御最新的各类高强度的安全攻击。  （1）基于32位安全处理器来构建高安全的SOC智能卡芯片架构      随着智能卡芯片向高安全、大容量和高运算能力发展，32位安全处理器在下一代CPU智能卡芯片中将成为主流配置。华虹在数年前就开始致力于适用于智能卡应用特点的32位安全处理器的架构技术，并以ARM Secure Core处理器为基础，研发了高安全双界面智能卡SOC平台。和传统的8位CPU相比，ARM SC处理器除了在计算能力上有了飞速的提升，更是在CPU安全架构的构建上趋于完善，包括：CPU体系架构上设计为特权模式和用户模式分离，为权限隔离的安全操作系统的构造提供了基础；CPU定义了完整的异常模式，除了8位CPU中所具有的复位模式和中断模式外，CPU还对取指令失败、取数据失败和未定义指令等异常情况进行监控，大幅提高了CPU故障分析的能力，为软件的运行提供了完善的安全环境；CPU内含存贮器保护单元（MPU），以硬件防火墙的方式实现对CPU总线上的各类存贮器和外设按权限进行访问隔离；CPU内部开发了多项随机时间/功耗变化技术或平衡技术，以抵御典型的针对软件实施的旁路攻击。  本项目将在ARM SC处理器所提供的安全防护技术的基础上，研究如何结合系统级的设计，充分体现处理器安全架构的优势，构建系统级的软硬件安全平台。主要内容将包括：研究如何利用CPU的权限分离和存贮器保护单元的设计构建完善的片内防火墙体系，以适用于Java等高安全操作系统的构建；研究如何充分利用CPU的各类异常模式，结合外围故障检测电路的开发，实现软硬件协同的故障检测技术；研究如何结合CPU本身的抗攻击措施，对纯软件执行的加密算法和敏感程序实现完善的抗旁路攻击抵御。  （2）高强度的抗旁路攻击技术的研究与实现      旁路攻击由美国学者Paul Kocher于1996年公开发表，并且从1999年的第一届CHES国际会议开始被大量研究至今已经超过了10年的时间。在此期间，攻击技术与防护技术不断竞争发展，该领域已经成为智能卡安全的首要主题。利用旁路攻击，研究者已经成功破解了所有主流的高强度密码算法，其中包括智能卡中最广泛使用的DES、AES、RSA和ECC等密码算法。而防御方面，芯片研发人员则不断地发展出从芯片系统层到密码电路层直到低层单元电路层的一系列抗旁路攻击技术。然而，时至今日，从芯片防护的角度来看，还面临着一系列新的挑战：首先是新型的旁路攻击手段被提出，使得传统的防御手段面临新的威胁。最近几年，旁路攻击又在传统的SPA/DPA/EMA的基础上发展出一系列的精细化的分析技术，包括模板攻击（Template Attack）技术、 高灵敏度的电磁分析（EMA）技术、相关性增强的碰撞攻击（Correlation-Enhanced Collision Attack）以及故障技术与功耗分析技术相结合的攻击等等，给传统的高强度防护手段如Masking、Dual Rail Logic等带来了新的威胁。据最新的学术论文报道，这些手段甚至已破解了国外领先的智能卡芯片厂商的某些通过海外CC EAL4+认证的芯片样品。其次，芯片开发者仅依靠一两项基本防御技术已经无法抵御最新的旁路攻击了，从而必须结合采用多层次的防御技术才能够有完善的效果。然而，一些被认为高强度的抗攻击措施其带来的时间、面积或功耗开销十分大，在智能卡工程领域的接受程度较低。比如，双轨逻辑电路需要完全重新开发一套底层逻辑电路单元库，并将影响目前工程中的传统IC开发流程，最终的密码电路面积将至少比采用传统实现方式的电路增加一倍以上。DES密码硬件如果采用最佳的S-box Masking防护方案，则电路面积将增加数倍。如果只是以到达最高强度的抗攻击为目标，而不考虑工程上的可实现性以及竞争性，则将因噎废食，反而阻碍了高端产品的发展。此外，目前新发展出来的旁路攻击技术开始呈现出跨技术领域的特点，攻击技术的研究者开始结合旁路攻击和其它攻击类型的技术，如故障注入、数学分析以及物理分析等。      本项目在实施过程中将重点解决旁路攻击技术发展所带来的新的防护问题。首先，我们将跟踪国际上最新的旁路攻击学术进展，研究攻击技术发展的前沿理论，对新型的旁路攻击的能力与防护技术进行全面深入的分析。其次，我们将以智能卡工程领域的需求为指导，重点研究如何在工程可接受的面积、功耗和执行时间代价下，实现完善的防护技术，并且达到高强度的抗攻击效果。在研究的方法上，我们将强调通过跨层次和跨领域的技术结合共同来达到完善的防护效果，通过芯片层的功耗随机扰动和特征功耗平坦化技术、芯片内部数据传输过程中的去相关性技术、密码电路层的算法级流程改造方案以及物理版图层的分散布局技术的联合应用，期望能够高效地抵御所有历史上的和新发展起来的旁路攻击，并且在防护代价方面完全能够适应高端双界面CPU智能卡芯片的需求。  （3）抵御精确故障注入技术的研究与实现      故障注入攻击是近几年得到快速发展的攻击技术，利用该技术可以成功实施针对密码电路的差分故障分析（DFA）以及导致一系列由于故障所引起的芯片安全问题，因此，对于芯片安全来说尤其具有威胁。从实验手段上来看，故障注入攻击就是通过对工作中的芯片施加环境的压力或者永久性地破坏某些电路细节，从而使得芯片运行被导入故障，攻击者对故障加以利用，就有可能发展出各类安全攻击。比如，旁路攻击中的DFA技术能够对DES、RSA等经典密码电路进行破解；CPU在执行敏感的判断程序时有可能被跳过关键判断从而直接导致应用安全漏洞；存贮器的数据在传输中被导入故障有可能直接造成严重的安全后果等等。传统的故障导入手段主要集中在非侵入式的手段上，包括对芯片的电源进行操纵，制造电源Glitch；对芯片的时钟进行操纵，制造时钟Glitch；控制环境温度，使之超出芯片安全工作范围；用强光照射芯片表面，利用半导体光敏感的特性来导致芯片异常。针对这些类型的故障，前一代智能卡芯片基本通过直接检测工作环境的方式进行抵御，发展出了电压检测、频率检测、温度检测、光检测等传感器报警电路，较为完善地解决了抵御故障注入的问题。然而，随着近几年激光等新的实验设备开始被应用于故障注入攻击中，芯片抵御故障注入攻击的能力面临着新的挑战。激光注入的特点是可以在版图中的任意位置精确地导入故障，从而直接绕开有限的光检测传感器，达到成功注入故障的目的。更为严重的是，红外波长的激光可以渗透芯片背面的衬底层，从芯片背面直接注入到晶体管中。激光故障注入技术的发展已经成为芯片安全的重大威胁，甚至大有超过传统功耗分析技术的趋势，成为未来几年内对芯片最具威胁的攻击技术。目前，仅通过传统的传感器技术，还没有任何的芯片厂商可以开发出完全抵御激光攻击的芯片。现有的主流抵御激光攻击的技术普遍集中在模块级的检错技术上，由于激光可以针对芯片中任意模块注入故障，因此，所有安全链上的模块，包括CPU、各类存贮器、密码电路、关键的寄存器等等都需增加检错功能，这些措施使得芯片电路架构趋向于复杂，为了高强度地抵御精确故障注入攻击，欧洲领先的智能卡芯片商Infineon在其最新一代的SLE78系列的智能卡芯片中甚至实现了双CPU的设计来相互检测执行状态，大大增加了芯片的开发难度和实现成本。而如果硬件无法实现模块级的检错措施，则需要应用软件开发时，针对所有敏感操作均实施检错流程，这无疑将大大增加软件的代码量和执行时间，极大地影响最终的应用效率。      本项目将研究如何通过各个层次的防护技术的组合来共同抵御精确故障注入技术的威胁，而不仅仅集中在某一个层面防护技术上，这可能为抗故障技术的研究带来有价值的工程解决方案。从传感器层面，针对激光注入的特点，研究光传感器阵列，并辅以版图布局措施，首先从第一层防护上尽可能地实现对激光的检测；从模块级的检错层面，则实现对存贮器存贮和传输数据的完整性检查；从密码模块层面，则结合软硬件流程实现彻底的加解密结果验算，从源头上抵御DFA攻击；从处理器层面，则利用32位安全处理器本身所具有的异常处理模式，结合外部检错逻辑，为运行中的软件提供完善的出错防护，等等。通过项目开发过程中的研究，我们希望能够形成国内颇具特色的，适合于智能卡芯片的，高强度的抵御故障注入的整体技术解决方案。  （4）高强度的抗物理攻击技术的研究与实现      物理攻击是利用芯片失效分析的专业设备和实验技术对芯片实施的侵入式攻击技术，该攻击往往结合针对芯片的逆向工程。由于物理攻击需要极为昂贵的专业设备和复杂的实验手段，因此，在国内前几代智能卡芯片开发过程中并未引起足够的重视，尤其是在电信SIM卡、公交、电子门票等应用领域，由于芯片承载的应用价值一般，因此，几乎不会面临像物理攻击这样的高成本的攻击。然而，随着智能卡应用进入到金融、电子护照等承载着高应用价值的或者对安全有着极高需求的领域，通过物理攻击来破解智能卡芯片将成为现实可能。2010年，Christopher Tarnovsky在全球著名的黑客大会上展示了其利用物理攻击的技术对高安全智能卡芯片Infineon SLE66的破解，直接获取了芯片内部总线上传输的加密密钥，引起了智能卡业内巨大的震动。目前，物理攻击技术已经发展出了通过逆向工程对版图进行重构，提取出有价值的电路；用自动图像识别、染色等技术逆向ROM中的二进制代码；利用微探针探测传输总线上的数据，甚至注入故障；利用聚焦离子束（FIB）修改电路，切断或旁路芯片内部的安全防御电路；利用电子显微镜和电压对比技术直接获得RAM中存贮的数据以及总线上传输的数据；对随机数电路进行物理攻击；对芯片测试模式进行恢复等等各项安全攻击方法。各类物理攻击技术使得智能卡芯片不再是一个完美的黑盒，内部组件将直接暴露在攻击者面前。彻底防御所有的物理攻击无疑是极为困难的，物理攻击与防护是高度专业的矛与盾的竞争，是攻击代价与防御代价之间的竞争，随着微电子实验设备不断向尖端化发展，防御技术的难度不断提升。当代的智能卡安全技术将不能仅仅集中在一两项抗攻击技术的发展上，而是需要从多个方面同时入手进行研究才能最终达到高强度的抵御物理攻击的效果。      本项目将同时研究芯片各个实现环节的物理防御技术，包括高复杂度的有源屏蔽层技术，存贮器地址总线和数据总线实时加密技术，安全电路的自我防御技术，测试模式和应用模式的高强度隔离技术，版图多层次的布线技术及数字电路混乱布局技术，以及寻求特殊的工艺解决方案等等。通过这些物理防护技术或措施的紧密结合应用，最终使得现有的各类专业物理攻击从实施成本、实施时间和实施复杂度来看，均大大超过破解芯片所获得的收益，从而达到高强度的防护目的。  （5）新一代真随机数电路的研发      随机数是芯片源头性的安全问题，由于密钥产生、安全协议应用以及芯片内部各类抗攻击措施的实现都依赖于随机数的质量，因此，随机数电路的开发是芯片安全开发中的核心环节之一。在当代的智能卡芯片研发中，基于物理不确定性机理的真随机数电路被重点地进行研究和实现。真随机数电路质量的优劣，国内目前普遍通过各类统计性测试来判断，各种检测方法往往是在芯片样品上采集大量的（数兆比特）随机数，然后用专业的统计标准（如FIPS140-2，NIST SP800-22，中国商用密码局的随机数检测标准等）来分析电路的质量是否符合要求。但是，这些类型的检测无法评价随着应用环境发生变化或者电路老化甚至面临攻击时，真随机数电路是否依然能够确保输出高质量的随机数的效果。在国际CC安全认证中，真随机数的评估异常复杂，不仅要对最终产生的随机数进行统计性测试，而且还要针对未经过任何处理的物理随机源进行测试和分析，同时要求电路在设计时考虑通过自动检测的方式对随机数的质量进行实时监测，一旦发现潜在的风险即停止输出随机数。      本项目将根据国内外针对随机数电路的各项评测要求，结合研究针对随机数实施的攻击技术，开发高安全性的真随机数电路模块。该电路不仅具有明确的物理原理和数学后处理原理，而且还将实现对随机数的失效进行实时检测告警功能，同时还将研究高效的在线统计性检测手段，以实时地判断随机数质量是否下降。通过项目的实施，我们期望国内在真随机数的设计和评价方面均能够达到国际先进的水平。  1.2.2芯片安全攻击测试技术研究      芯片安全领域是攻击技术与防御技术竞相发展的领域，其中对攻击测试技术进行深入的研究将大大提高防御技术的发展水平。正如密码学领域中，密码算法的设计水平极其依赖密码分析学理论的发展水平。纵观智能卡芯片技术最为领先的欧洲，各智能卡芯片厂商不仅专注于安全防护技术的研发，而且同时着力于安全实验技术的发展。在欧洲，有一个由安全实验室、智能卡厂商、应用开发商等产业链中的代表性机构共同组成的并隶属于CC组织的安全技术研究联盟-JIL Hardware Attack Subgroup（JHAS），每年将专业地对当今各类针对智能卡硬件的攻击技术进行研究和评估，并提出实验标准应用于CC认证中。      本项目在实施过程中，在研究各类高强度防护技术的同时，也将在安全攻击实验技术方面投入专业的研究，以准确判断所研发的各项防御措施是否足以抵御专业的攻击。同时，改变以往“纸上谈兵”的安全研究模式，推动国内智能卡安全研究向深度方向发展。这些安全实验技术将涵盖：  （1）旁路攻击实验技术      建立全面的旁路攻击实验能力，实验类型上能够覆盖SPA/DPA/EMA/DEMA/DFA等最主流的攻击技术，密码算法方面则能够在DES、AES、RSA和ECC等最主流的算法上实施专业的旁路攻击实验，同时，针对学术界提出的新的算法，如Present算法，KANTAN算法，也能够自主进行实验技术的研发，形成实验能力。此外，从实验目标芯片类型上来看，不仅能够同时包含接触式芯片、非接触式芯片以及双界面芯片，而且还能够针对非智能卡形式的安全产品，如USBKEY，嵌入式系统等形成分析能力。      从实施条件上来看，我们将引入国际上最为专业的旁路攻击实验设备，并结合每年最新的旁路攻击学术成果，进行二次开发，不断地升级实验环境，达到国内最领先的实验水平。  （2）故障注入实验技术      建立全面的故障注入实验技术能力，通过引入国际上最为专业的故障注入实验环境，发展和掌握电源Glitch、时钟Glitch和激光故障注入实验能力。尤其是激光注入攻击，最近一两年国际上无论在激光设备能力方面还是由此带来的故障攻击模型方面均发展迅速。从激光注入技术上来说，已经从最初的每次只能单点注入，发展为目前的多点同时注入，而从激光种类来看，目前已经同时具有能够从芯片正面注入的高精度激光束以及从芯片背面注入的红外激光束。  （3）物理攻击实验技术      物理攻击技术是一项极其依赖微电子失效分析专业设备和专业操作人员的实验技术。从最基本的去封装、化学刻蚀和激光切割等逆向工程准备到各类专业的物理分析实验均将涉及大量的失效分析实验设备和操作技术，并且设备的精度每年都在不断地发展。      华虹在各类芯片研制过程中，通过委托专业的第三方失效分析实验室的方式，已经进行了较多的逆向工程和IC失效分析实验，积累了丰富的经验。本项目将结合华虹以往在标准的失效分析实验中积累的技术能力，继续发展出各项芯片安全领域实验能力，包括芯片版图的逆向和重构、用染色技术和自动图像识别技术逆向ROM码点、用微探针探测芯片内部的数据总线和地址总线、用微探针在芯片内部精确地注入故障、用FIB断路或旁路安全检测模块以及重构芯片的测试模式等等。      从实验环境方面来看，除了继续委托第三方失效分析实验室外，我们还将积极寻求与国内安全测评检测机构以及学术机构的合作，对复杂的物理攻击实验技术共同进行攻关，以达到专业的分析水准。  1.2.3研究开发芯片安全实验设备      在本项目中，结合芯片安全攻击测试技术的研究，我们还计划自主研发部分芯片安全实验设备。      由于国内在芯片安全攻击实验上起步普遍较晚，因此，专业的芯片安全测试技术所需的实验设备基本依赖于向欧洲的设备开发商引进。随着实验能力的发展，我们将面临着较多的设备定制化需求和实验环境二次开发需求。      目前，关于芯片安全攻击实验环境中的旁路攻击实验设备和故障注入实验设备的研制，欧洲和美国发展得较为成熟，但由于安全技术输出的敏感性，当前仅荷兰的两家实验室能够对中国输出实验设备。我们在本项目的实施过程中将在引进吸收消化国外实验环境的基础上，进一步针对非接触式智能卡、USBkey、移动支付等应用开发出专用的实验环境。      通过设备引进结合部分自主研发，我们将建立较为全面的智能卡芯片安全领域的实验环境，并掌握其中的核心技术能力。  1.2.4芯片安全理论研究      本项目在重点研究和实现芯片安全攻防技术的同时，还将对芯片安全理论进行扩展研究，包括：  （1） 适用于非接触式智能卡的轻量级对称密码算法的研究  （2） 基于椭圆曲线的双线性对计算的高效和安全实现研究  1.2.5安全芯片研制      本项目所研制高安全智能卡芯片系列将可满足金融IC卡、电子护照等领域的应用需求。      为了满足金融IC卡与电子护照等应用所要求的数据存储年限与修改次数的要求，本项目将基于0.18um及以下线宽的EEPROM半导体工艺进行芯片开发。     本项目所研制高安全智能卡芯片系列计划采用32位安全处理器，芯片内部应用双总线结构，实现总线带宽在不同数据速率要求的模块之间的合理分配。处理器、存储器、密码算法处理器、高速通信接口等模块连接在高速总线上，低速通信接口、定时器、看门狗、中断控制器、安全控制器、系统控制器、环境传感器等模块连接在低速总线上，通过总线转接器与高速总线相同。双总线结构可减少内部高速总线上的模块数量，减少总线竞争，缓解低速模块对总线时间的占用，是实现智能卡芯片性能大幅提升的基础。  □ 高安全智能卡芯片系列各功能模块的说明如下。  a)32位安全处理器  采用ARM的SC100作为处理器。处理器采用16位的thumb指令和32位的ARM指令，均为RISC结构的指令，而指令中的数据分别可以为8位（byte）、16位(half-word)和32位（word）；处理器支持两个中断，快速中断(FIQ)和普通中断(IRQ)，可通过外部中断处理器进行扩展；处理器支持7种操作模式和两种安全模式（用户模式和特权模式），具有存储器保护电路（MPU），可以分别对存储器的不同部分进行权限设置；处理器采用三级流水（pipeline）结构，取指(Fetch)、译码(Decode)、执行(Execute)可形成流水操作；提供安全机制，如通过时序插入、数据极性变化等措施防止攻击。  b)存储器  用户程序存储器PROM用于存放应用程序；硬件驱动程序存储器HROM用于存放底层硬件驱动程序；RAM存储器用于在程序执行时存放临时数据；EEPROM存储器用来存储断电后需保存的数据；EEPROM存储器在通常的操作条件下，将提供至少100,000次擦写寿命和至少10年的数据保存时间。  c)DES/3DES算法模块  执行DES/3DES算法标准的加密流程和解密流程，其执行结果完全符合“FIPS PUB 46-3”对算法原理的描述；提供ECB操作模式和CBC操作模式；提供一个安全的硬件实现架构，能够有效抵御Side Channel Attack中的差异功耗分析（DPA）的攻击。  d)PKI算法模块  本模块硬件提供了丰富的函数来支持两大主流的公钥算法，RSA算法和ECC（椭圆曲线加密）算法，并且针对RSA算法提供了特殊的安全功能来抵御Side Channel Attack。针对RSA算法，软件利用本模块提供的相关硬件函数将可以开发以下的典型RSA应用：1024位和2048位RSA直接进行公钥运算（加密/签名验证）和私钥运算（解密/签名），用CRT算法实现2048位和4096位RSA的私钥运算（解密/签名），1024位RSA密钥产生流程，2048位RSA密钥产生流程。本模块硬件对于安全功能的支持包括：无论指数为何值，均以固定时间运行模幂函数；运行模幂函数时，可选择随机插入“假模乘”操作；运行模幂函数时，支持在标准的指数长度上（512位或1024位）增长64位以支持指数“盲化”流程；除了以上的三个硬件功能外，应用中还可以利用本模块提供的各种函数实现“明文盲化”流程。针对ECC算法，软件利用本模块提供的相关硬件函数可以开发以下的典型ECC应用：支持素域P-192、P-224、P-256的运算和二进制域B-163、B-193、B-233的运算，密钥的产生流程，ECDSA签名和验证，ECIES加密和解密，SM2算法密钥交换、SM2算法加解密、SM2算法签名与验签。  e)商用密码算法模块  芯片支持多种商用密码算法，包括各种对称密钥算法，如SM1、SM7、SSF33等，还包括杂凑算法SM3。对SM2算法的支持由配套软件利用PKI算法模块提供的ECC椭圆曲线算法大数操作功能实现。  f)CRC模块  在许多应用中，都需要用CRC算法来校验数据的完整性和正确性。尤其是在数据传输中，CRC校验更是被广泛运用。本模块将按照ISO/IEC13239标准提供CRC编码的生成以及CRC编码的校验。本模块既可按字节为单位输入需要运算的数据又可按32比特字长为单位输入需要运算的数据，以满足不同的使用场合。  g)SCI7816模块  本模块的功能主要负责字符帧结构层的处理，在接收时解析I/O口上的字符帧并转换成字节提供软件读取，发送时则将软件提供的字节转换成字符帧通过I/O口发送。此外，本模块同时提供了一些控制选项来适应ISO/IEC7816-3标准中定义的字符帧结构的各种情况。软件在本模块硬件功能的支持下，可以开发符合ISO/IEC7816-3中定义的两种传输协议，分别是异步半双工字符传输协议(T=0)和异步半双工分组传输协议(T=1)。  h)RF模块  本模块是芯片的非接触通讯模块，负责芯片射频（RF）电路和CPU之间的通讯协议处理和数据传输，主要功能包括：同时支持ISO/IEC14443-2 TYPEA/TYPEB协议，包括最高847Kbps的通讯速率；硬件处理ISO/IEC14443-3 TYPEA抗冲突流程；硬件处理Mifare标准和华虹标准的认证和通讯流加密；使用FIFO进行数据传输，并提供睡眠接收、睡眠发送、自动接收发送、流接收、流发送等多种传输模式。  i)看门狗模块  看门狗模块在芯片中是用于防止程序意外死锁。应用时，先估计一个合理的周期数量作为看门狗的初值，在该数量的周期内，程序必定会重新对看门狗进行初值设定，否则就说明发生死锁，看门狗计满了该周期数后将自动产生复位请求，使芯片复位重新开始运行。  j)中断控制模块  芯片的处理器（SC100）本身提供了两个中断输入端口：FIQ(快速中断)和IRQ(普通中断)。但是本芯片中需要处理器进行处理的中断请求将超过两个，因此，中断模块将负责对这些中断请求进行处理，并根据优先级排序，送入SC100。  k)随机数模块  芯片中本模块有两个用途：产生随机数提供软件使用；产生串行的随机序列供本芯片的内部模块使用。芯片中安全处理器和密码算法处理器将在打开它们的安全功能时需要输入串行的随机序列，模块将提供串行的随机序列来供这些模块使用。     1.3解决的技术难点  □ 848Kbps高速通信非接触射频电路技术：  高转换效率整流电路技术、多级限幅解调电路技术、高适应性的解码技术、基于FIFO的异步数据传输技术、通讯中的低功耗技术。  □ 大容量、低功耗的EEPROM设计：  存储体阵列分割技术、低功耗电荷泵电路技术、高压稳压电路技术、低功耗读出电路技术。  □ 支持存储器权限保护的32位安全专用微处理器技术：  存储器区域访问权限控制技术、随机指令时序调整技术、随机空指令插入技术、随机数据极性转换技术。  □ 多界面管理技术：  多界面电源管理技术、多界面时钟管理技术、多界面并发通信管理技术。  □ 密码算法基本问题研究：  大整数分解算法的研究与实现；椭圆曲线离散对数问题求解算法的优化与实现；轻量级分组密码算法的安全性分析；新型分组密码分析方法的研究；PKI的快速实现及其在短签名、基于身份的密码、隐式认证等领域的应用。  □ 旁路攻击的理论与实践研究：  功耗与电磁辐射软硬件平台的研发；Q型聚类功耗分析方法的实现；基于多元相关系数的DPA（MCPA）；RSA-CRT算法的功耗分析；KATAN算法的防护措施；Present算法的防护；相关分析和防护专利研究。  □ 公开密钥体系（PKI）硬件协处理器技术：  同时支持RSA、ECC两大主流公钥算法的应用，在功能上具有领先性。此外，硬件设计过程中采用先进的实现算法和电路架构，提升速度/功耗的比值，和国外同类产品中的协处理器相比，在相同的性能下实现更低的功耗，以适合非接触式产品的应用。  □ 硬件抗旁路攻击防护技术：  算法级掩码防护技术；算法级随机时钟与随机延迟技术；结构级处理器随机指令执行技术；结构级寄存器重命名技术；差分逻辑、电流模型逻辑和随机翻转逻辑技术  □ 物理攻击防护技术：  各类高性能的环境检测电路，包括光检测、频率检测、温度检测、场强检测、芯片屏蔽层检测等电路；存储器与总线加密技术；版图扰乱技术等。  □ 真随机数发生器技术：  在传统的真随机数发生器功能基础上增加失效检测报警和攻击提示技术，在真随机数电路的安全抗攻击上具有创新性。
TPMS传感器芯片产品化规模制造技术的主要内容？		 1) TPMS传感器芯片产品化规模制造技术   （a） 批量制造TPMS传感器芯片的工艺高度一致性和重复性控制技术。TPMS复合集成传感器芯片制造过程中重要工艺步骤如浅槽刻蚀、TMAH横向腐蚀、trench-refilling真空参考腔封口等工艺控制将直接导致同一圆片不同器件间性能的巨大差异，还会影响到不同批次间器件性能参数的一致性，这些给后续器件性能补偿带来很大的挑战，不利于产品大批量规模制造和产品成品率的提高，因此需要研究传感器芯片产品规模化制造技术来降低上述的风险。需要通过工艺优化使各关键工艺具有较大的容忍性，并通过生产过程中进行的严格控制以获得高度的一致性和重复性。此外，通过工艺稳定性控制技术的研究，还可消除在同一圆晶上不同位置器件间可能存在的工艺差异性，进而提升成品率，并消除在不同批次圆晶之间各器件参数可能存在的漂移，达到提升工艺的稳定性的目的，最后还可以在此基础上进一步通过设计提升器件的灵敏度。  （b） 批量芯片加工中关键工艺在线/离线监控参数设置以及芯片上测试结构的设计技术。在半导体集成电路的制造中，对关键工艺进行在线和离线的检测是通用而重要的方法，而传感器的结构和工艺不同于IC，除了需要监控芯片的电学性能外，还要顾及其微机械性能，因此需要研究并设计新的在线/离线监控方法，并进行参数设置，以监控传感器芯片在制造过程中的工艺，降低风险，提高检测效率。  （c） 批量加工中工艺验证与工艺优化相关技术。将合作单位在实验室开发的工艺技术转移到芯片生产企业的半导体加工线上实现规模化的制造，由于需要在大规模制造中获得有竞争力的良率，重新进行工艺验证和工艺优化，不仅需要将工艺成功转移获得规模化制造能力，还需要进行优化来进一步提高产能，提升成品率，降低制造成本。  （d） 芯片批量制造优化控制与工艺优化匹配提高产能的技术。结合半导体加工线对MENS加工工艺的特殊要求，需要在半导体工艺线上对制造TPMS传感器芯片工艺进行重新验证，结合TPMS传感器芯片工艺流程通过与半导体制造工艺间不同工艺的优化组合匹配，在不影响传感器芯片性能指标基础上达到提高传感器芯片质量和最大化降低成本的目的。另外，在实现传感器芯片大部分工艺在半导体生产线上兼容批量制造之后，为了适合传感器MEMS后续工艺的特殊性，还要为此定制打造MEMS专用后道工艺平台。  （e） 与标准半导体工艺生产线兼容TPMS芯片制造 “混线生产”控制技术。“混线生产”是当前考虑到MEMS工艺特殊性而采用的产业化方案，由于MEMS制造工艺与标准半导体工艺的差异，必须要解决MEMS制造工艺与半导体工艺的兼容性问题，这就要求在优化MEMS自身制造工艺与IC工艺兼容性基础上，进一步研究标准半导体工艺生产线与MEMS混线生产过程中的合理分流和隔离控制等技术，确保两者的产能和质量。
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的主要内容？		1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图1给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。      该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图2给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。      图3给出了我们集成复合芯片的结构设计。如图3（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图3（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。  3） 在TPMS传感器芯片封测中，与其它芯片一起封装前对传感器芯片的Knows Good Die（KGD）廉价高效率自动化评估和初步测试技术是最后一个低成本大批量产品化成功的关键技术。      采用用户企业正在该汽车整车厂进行TPMS安装业务的模块，将国产化传感器初步样品经过原理性封测并在系统上进行初步接口联调，已经表明了实现传感器芯片的国产化产品应用的可行性。图4为安装我们初步样品的TPMS模块和系统照片。
自主智能三轴加速度传感系统集成芯片研究的主要内容？		（1）用于CMOS集成的智能三轴加速度传感系统芯片加工，对中芯国际现有CMOS兼容SOI-MEMS工艺技术以及Ge-Al晶圆键合真空密封技术平台的设置、改进和优化；  （2）SOI-MEMS电容式三轴加速度传感微器件的设计、验证和优化；  （3）智能三轴加速度传感系统芯片ASIC电路（包括温度校正）的设计和验证；  （4）智能三轴加速度传感系统芯片后封装技术开发；  （5）智能三轴加速度传感系统芯片晶圆片上测试系统开发；  （6）智能三轴加速度传感系统芯片后封装自动化测试系统开发；  （7）智能三轴加速度传感系统芯片的基本可靠性测试与验证。  2、主要解决的技术关键  （1）SOI-MEMS三轴加速度传感微器件加工，必须与CMOS工艺完全兼容，同时实现低成本；  （2）保证三轴加速度传感微器件的高性噪比、宽量程、高精度；  （3）解决三轴加速度传感微器件的晶圆级真空封装问题；  （4）解决晶圆真空封装后三轴加速度传感微器件的可靠性问题；  （5）解决智能三轴加速度传感系统集成芯片级封装的可靠性问题。 
面向物联网智能传感芯片技术研究的主要内容？		项目第一阶段为期一年（2011年9月至2012年8月），第一阶段项目的具体目标是完成上述两个类别的晶圆加工平台的开发、设计、试验加工和系统测试，达到走向商业化的基本技术和经济指标，为下一阶段进入批量生产及商业化推广奠定技术基础和产业化准备。本项目以商业化应用为目标的核心问题研究和产品技术开发，具体的第一阶段的具体目标是：建立面向多轴惯性传感系统和压力复合智能感应系统的芯片设计,基于CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容体硅MEMS规模加工、晶圆级封装及在片测试技术;   在完成项目第一阶段的任务之后，项目的第二阶段任务，主要是实现第一阶段产品样品成功后的规模产业化和商业化初步成功，具体目标为：1) 建立CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容MEMS-SOI规模加工、晶圆级封装及在片测试工艺平台，并在2013年底建成超过月产2000片200毫米晶圆的批量生产能力； 2）基于中芯国际提供的工艺平台而设计的多轴惯性传感系统和智能压力复合传感系统集成芯片进入量产，并在2013年底实现超过2000片200毫米晶圆的商业化销售。  
TPMS复合传感器芯片SiP封装技术研究的主要内容？		主要研究内容为TPMS传感器芯片产品化封装技术研究，具体包括：  （a） TPMS复合传感器模块系统集成可制造性封装设计技术。传感器芯片是TPMS中的关键芯片但要和MCU及射频发射芯片一起构成一个完整传感模块系统从而实现产品化。上海先进和中国科学院上海微系统与信息技术研究所完成满足产品要求的传感器芯片并提供SIP模块集成所需要的成熟MCU和射频芯片基础上，上海北大研究院完成满足产品要求的TPMS传感器SIP封装模块。特别是本项目产品化途径中，需要对上海航盛等汽车电子商已经用进口传感器为上汽等的汽车进行的TPMS安装业务进行传感器芯片的国产化替代，需要帮助用户企业进行国产化芯片替代中模块的接口技术研究。  目前随着工艺发展至深亚微米以下，SoC技术正面临极大的技术发展瓶颈，如研发时间往往长达18个月以上，长于摩尔定律预测的CMOS工艺节点发展周期，所需研发费用和研发风险急剧增加，特别是像TPMS这样的系统产品，射频(RF)电路、传感器、驱动器和被动元件等异质元件的整合上面临巨大困难。为满足汽车电子应用需要，目前TPMS传感器模块的系统集成方式普遍采用系统级封装(SiP)方案。系统级封装的布线设计、芯片与封装结构的连接及可制造性设计是本项目需要解决的关键技术问题。  通过热、电、可靠性的协同设计（Co-design）来优化封装结构与选材，从而有的放矢确立封装试样群。在先进封装技术中实现DFR（Design For Reliability）， DFM ( Design For Manufacturability) 和DFP（Design For Performance）是本项目的重大特色。  采用保护层厚的减薄、划片胶膜（包括UV膜及划片胶膜片），减薄后的产品及时划片。采用激光划片机进行多步式工艺。减薄、划片后的减薄晶圆放置时间超过工艺规定时间，要采取消除应力及除潮措施。  在现有低弧度引线键合及超低弧度控制技术的基础上，开展工艺攻关试验，选择合适的焊线机及金（铜）线径规格，调整键合工艺参数。并根据键合指标检测数据和塑封后3D透视图片数据比较，优化键合工艺参数，取得最佳效果，总结出适合TPMS SiP 封装的优化工艺文件，指导批量生产。  塑封工艺对产品质量的改善提高有重要作用，如持续性针孔、冲丝、翘曲、分层等方面。塑封工艺包括选择的塑封料和工艺参数（模温、合模压力、注塑压力及时间，固化时间等），通过设计的几种工艺方案对比，根据检测数据，找出最理想的方案，进一步试验优化和完善。小批量生产实践后总结固化工艺条件，必要时采取真空塑封。  （b） 传感模块的介质兼容性和可靠性设计技术。本项目要开发的TPMS SiP传感模块包括压力加速度复合传感器、微控制器和射频发射器。由于其汽车胎压监测的特殊应用要求，轮胎模块是置于轮胎内部的，因此电子组件面对的是轮胎内部的恶劣环境。电子组件将工作在较宽的温度范围内，并将面对潮湿、灰尘和刹车油等其他介质的侵袭。因为它的压力进口必须与空气接触才能监测周围的压力， TPMS的传感器特别容易被腐蚀。除了要求制造成本尽量低外，传感模块SiP封装的介质兼容性和可靠性设计技术研究对TPMS传感器模块而言至关重要。如果没有这些关键技术作为基本保证，整个系统的精确性和可靠性将成问题。因此要着重研究这样的传感器芯片应用中必须面对的环境可靠性问题。  建立TPMS系统SiP封装工艺力学模型，包括本项目设计的封装材料参数库和力学等模型库，考虑温度循环载荷振幅、平均温度、芯片尺寸和热膨胀系数、PCB板厚度、PCB板热膨胀系数、模塑化合物（MC）的热和化学收缩、焊点(Solder joints) 的结构和尺寸、芯片胶(DA)的厚度和热膨胀系数等因素，首先进行单一因素分析，然后采用田口正交试验方法（Taguchi Method）、变异分析法(Analysis of Variance)和2k设计法，然后联合使用实验测试和计算机仿真方法优化封装工艺参数,解决翘曲、分层、焊点热疲劳、湿度敏感性等可靠性问题,同时缩短工艺开发周期。具体请参见附件1-SiP封装工艺优化与可靠性设计技术路线图。  （c） 传感模块SiP结构的电热性能分析方法和电磁兼容设计技术。为实现TPMS复合传感器模块的产品化，需要按照系统应用指标对传感模块SiP结构进行优化设计，这需要进行仔细的电热性能分析和电磁兼容设计。因此，需要建立针对传感模块SiP结构的仿真分析和优化设计环境，建立寄生参数分析方法和电热效应分析方法；在此基础上开展参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS复合传感器模块封装设计与电、热特性分析技术平台。  具体来讲，我们将搭建高频特性和热特性表征系统， 通过对SiP封装结构进行仿真分析和测试表征，建立寄生参数分析方法和电热效应分析方法；在此基础上开展高频寄生参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS SiP系统封装设计与电、热特性分析技术平台。具体请参见附件2-TPMS SiP封装设计与电、热特性分析技术平台设计图 
自主智能压力复合传感系统集成芯片研究的主要内容？		 1. 电容式压力传感器的设计、验证和优化；  2. 温度传感器及其控制电路的设计和验证；  3. 可见光探测传感器的设计、验证和优化；  4. 智能传感器ASIC电路的设计和验证；  5. 智能传感器封装技术开发；  6. 智能传感器测试系统开发；  7. 智能传感器可靠性验证；
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的主要内容？		1) TPMS传感器芯片结构设计与工艺开发技术  （a）研究基于单硅片的TPMS复合敏感功能芯片集成结构设计技术。为了能在一个硅片上实现压力和加速度两种敏感结构的集成，我们采用一般用于制作双极型IC的硅片来构建压力传感器敏感薄膜和加速度敏感悬臂梁—质量块微机械敏感结构。所有微机械敏感结构加工和半导体压阻敏感元件的加工都从硅片的正面进行。为了与半导体压阻杂质掺杂等高温工艺相兼容，微机械加工采用接近室温的干法trench刻蚀结合TMAH各向异性湿法横向腐蚀（lateral under-etch）的方法从硅片正面进行，过程中利用钝化层覆盖压阻部分进行保护。在完成了微机械结构free-standing释放之后对原来微小的腐蚀用微孔进行真空trench-refilling封口，可以形成参考压力为真空的轮胎绝对压力参考腔和加速度主体基础结构。在完成了金属薄膜化和电子互联工艺后，采用干法刻蚀形成加速度敏感悬臂梁—质量快结构。这样的芯片结构与传统的采用双面微机械加工以及芯片键合的技术相比，可以减小芯片的尺寸并节省双面加工和键合复杂工艺带来的成本，因此可以显著提升芯片的性价比。这样的工艺制作的压力传感器敏感膜片呈对称多边形结构，需要对压力作用下的微机械挠动和产生应力的最佳敏感位置和压阻器件的定位进行分析、模拟和精确设计。  （b）研究TPMS复合敏感器件的技术指标优化技术。采用单面微机械加工技术带来了一个问题：与压力传感器敏感膜和加速度敏感悬臂梁同时形成的加速度传感器惯性质量块较薄，对提高加速度传感器的灵敏度不利。研究中拟采用在金属化互联之后利用形成的金属种子层进行高密度金属的电镀（如铜电镀，该工艺与目前IC铜互连工艺具有兼容性）来形成较大的惯性质量快，进而提升加速度传感器的灵敏度指标。  （c） 研究传感器芯片加工关键技术。为了从硅片正面形成微机械薄膜结构和其下方的空腔，需要首先用纵向刻蚀形成提供其后横向腐蚀的开口浅槽。需要研究一种分两步实施的纵向刻蚀工艺，并采用刻蚀阻挡层覆盖保护槽中较上方的部分（其深度等于要形成微机械结构的厚度），同时暴露槽的底部深度（其等于空腔的厚度）提供其后进行的横向腐蚀。因此需要研究该槽两段结构的形成技术。另外，在空腔腐蚀完成之后，需要对原有开孔和槽内部进行真空封口。要研究具有气密性的非泄漏封口材料和淀积工艺，特别是研究封口材料应力消除技术，以保证压阻敏感特性的温度稳定性。  （d） 研究复合敏感结构单片集成传感器芯片的大圆片级封盖预封装（wafer-level packaging）技术。为了保护可动加速度敏感微机械结构在后工序（如划片和封装等）中不易损坏，需要研究6-8英寸硅圆片级对准键和封帽（capping）技术。为了避免该工艺对已形成敏感器件性能的影响，需要研究在较低温度下高可靠性地进行芯片对准键合技术。  （e） 研究在标准半导体加工线上可兼容制造MEMS结构的TPMS传感器芯片技术。为了适应标准半导体芯片制造企业生产线的工艺特点，一方面需要尽量避免半导体制造中不易采用的双面光刻和高温键合等MEMS特殊工艺；另一方面需要避免对半导体工艺有害（如碱金属离子沾污）的特殊MEMS工艺。在工艺实现兼容的同时，要尽量消除因MEMS工艺改变而带来的传感器性能指标下降的问题。需要研究针对以上兼容制造方面的一系列关键技术。  2) TPMS传感器芯片产品化规模制造技术   （a） 批量制造TPMS传感器芯片的工艺高度一致性和重复性控制技术。TPMS复合集成传感器芯片制造过程中重要工艺步骤如浅槽刻蚀、TMAH横向腐蚀、trench-refilling真空参考腔封口等工艺控制将直接导致同一圆片不同器件间性能的巨大差异，还会影响到不同批次间器件性能参数的一致性，这些给后续器件性能补偿带来很大的挑战，不利于产品大批量规模制造和产品成品率的提高，因此需要研究传感器芯片产品规模化制造技术来降低上述的风险。需要通过工艺优化使各关键工艺具有较大的容忍性，并通过生产过程中进行的严格控制以获得高度的一致性和重复性。此外，通过工艺稳定性控制技术的研究，还可消除在同一圆晶上不同位置器件间可能存在的工艺差异性，进而提升成品率，并消除在不同批次圆晶之间各器件参数可能存在的漂移，达到提升工艺的稳定性的目的，最后还可以在此基础上进一步通过设计提升器件的灵敏度。  （b） 批量芯片加工中关键工艺在线/离线监控参数设置以及芯片上测试结构的设计技术。在半导体集成电路的制造中，对关键工艺进行在线和离线的检测是通用而重要的方法，而传感器的结构和工艺不同于IC，除了需要监控芯片的电学性能外，还要顾及其微机械性能，因此需要研究并设计新的在线/离线监控方法，并进行参数设置，以监控传感器芯片在制造过程中的工艺，降低风险，提高检测效率。  （c） 批量加工中工艺验证与工艺优化相关技术。将合作单位在实验室开发的工艺技术转移到芯片生产企业的半导体加工线上实现规模化的制造，由于需要在大规模制造中获得有竞争力的良率，重新进行工艺验证和工艺优化，不仅需要将工艺成功转移获得规模化制造能力，还需要进行优化来进一步提高产能，提升成品率，降低制造成本。  （d） 芯片批量制造优化控制与工艺优化匹配提高产能的技术。结合半导体加工线对MENS加工工艺的特殊要求，需要在半导体工艺线上对制造TPMS传感器芯片工艺进行重新验证，结合TPMS传感器芯片工艺流程通过与半导体制造工艺间不同工艺的优化组合匹配，在不影响传感器芯片性能指标基础上达到提高传感器芯片质量和最大化降低成本的目的。另外，在实现传感器芯片大部分工艺在半导体生产线上兼容批量制造之后，为了适合传感器MEMS后续工艺的特殊性，还要为此定制打造MEMS专用后道工艺平台。  （e） 与标准半导体工艺生产线兼容TPMS芯片制造 “混线生产”控制技术。“混线生产”是当前考虑到MEMS工艺特殊性而采用的产业化方案，由于MEMS制造工艺与标准半导体工艺的差异，必须要解决MEMS制造工艺与半导体工艺的兼容性问题，这就要求在优化MEMS自身制造工艺与IC工艺兼容性基础上，进一步研究标准半导体工艺生产线与MEMS混线生产过程中的合理分流和隔离控制等技术，确保两者的产能和质量。  3) TPMS传感器芯片产品化封测技术研究：  （a） TPMS复合传感器模块系统集成可制造性封装设计技术。传感器芯片是TPMS中的关键芯片但要和MCU及射频发射芯片一起构成一个完整传感模块系统从而实现产品化。特别是本项目产品化途径中，需要对上海航盛等汽车电子商已经用进口传感器为上汽等的汽车进行的TPMS安装业务进行传感器芯片的国产化替代，需要帮助用户企业进行国产化芯片替代中模块的接口技术研究。  目前随着工艺发展至深亚微米以下，SoC技术正面临极大的技术发展瓶颈，如研发时间往往长达18个月以上，长于摩尔定律预测的CMOS工艺节点发展周期，所需研发费用和研发风险急剧增加，特别是像TPMS这样的系统产品，射频(RF)电路、传感器、驱动器和被动元件等异质元件的整合上面临巨大困难。为满足汽车电子应用需要，目前TPMS传感器模块的系统集成方式普遍采用系统级封装(SiP)方案。系统级封装的布线设计、芯片与封装结构的连接及可制造性设计是本项目需要解决的关键技术问题。  通过热、电、可靠性的协同设计（Co-design）来优化封装结构与选材，从而有的放矢确立封装试样群。在先进封装技术中实现DFR（Design For Reliability）， DFM ( Design For Manufacturability) 和DFP（Design For Performance）是本项目的重大特色。  采用保护层厚的减薄、划片胶膜（包括UV膜及划片胶膜片），减薄后的产品及时划片。采用激光划片机进行多步式工艺。减薄、划片后的减薄晶圆放置时间超过工艺规定时间，要采取消除应力及除潮措施。  在现有低弧度引线键合及超低弧度控制技术的基础上，开展工艺攻关试验，选择合适的焊线机及金（铜）线径规格，调整键合工艺参数。并根据键合指标检测数据和塑封后3D透视图片数据比较，优化键合工艺参数，取得最佳效果，总结出适合TPMS SiP 封装的优化工艺文件，指导批量生产。  塑封工艺对产品质量的改善提高有重要作用，如持续性针孔、冲丝、翘曲、分层等方面。塑封工艺包括选择的塑封料和工艺参数（模温、合模压力、注塑压力及时间，固化时间等），通过设计的几种工艺方案对比，根据检测数据，找出最理想的方案，进一步试验优化和完善。小批量生产实践后总结固化工艺条件，必要时采取真空塑封。  （b） 传感模块的介质兼容性和可靠性设计技术。本项目要开发的TPMS SiP传感模块包括压力加速度复合传感器、微控制器和射频发射器。由于其汽车胎压监测的特殊应用要求，轮胎模块是置于轮胎内部的，因此电子组件面对的是轮胎内部的恶劣环境。电子组件将工作在较宽的温度范围内，并将面对潮湿、灰尘和刹车油等其他介质的侵袭。因为它的压力进口必须与空气接触才能监测周围的压力， TPMS的传感器特别容易被腐蚀。除了要求制造成本尽量低外，传感模块SiP封装的介质兼容性和可靠性设计技术研究对TPMS传感器模块而言至关重要。如果没有这些关键技术作为基本保证，整个系统的精确性和可靠性将成问题。因此要着重研究这样的传感器芯片应用中必须面对的环境可靠性问题。  建立TPMS系统SiP封装工艺力学模型，包括本项目设计的封装材料参数库和力学等模型库，考虑温度循环载荷振幅、平均温度、芯片尺寸和热膨胀系数、PCB板厚度、PCB板热膨胀系数、模塑化合物（MC）的热和化学收缩、焊点(Solder joints) 的结构和尺寸、芯片胶(DA)的厚度和热膨胀系数等因素，首先进行单一因素分析，然后采用田口正交试验方法（Taguchi Method）、变异分析法(Analysis of Variance)和2k设计法，然后联合使用实验测试和计算机仿真方法优化封装工艺参数,解决翘曲、分层、焊点热疲劳、湿度敏感性等可靠性问题,同时缩短工艺开发周期。技术路线图如图1所示。  （c） 传感模块SiP结构的电热性能分析方法和电磁兼容设计技术。为实现TPMS复合传感器模块的产品化，需要按照系统应用指标对传感模块SiP结构进行优化设计，这需要进行仔细的电热性能分析和电磁兼容设计。因此，需要建立针对传感模块SiP结构的仿真分析和优化设计环境，建立寄生参数分析方法和电热效应分析方法；在此基础上开展参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS复合传感器模块封装设计与电、热特性分析技术平台。  具体来讲，我们将搭建高频特性和热特性表征系统， 通过对SiP封装结构进行仿真分析和测试表征，建立寄生参数分析方法和电热效应分析方法；在此基础上开展高频寄生参数建模和电热特性建模，研究满足封装要求的键合机理以及封装结构的电磁屏蔽与散热效应等；建立建立信号完整性分析环境，开发多因素影响的表征和设计技术；建立电-热耦合效应仿真环境及优化设计技术；开发系统级封装模型和模拟技术，建立起有效的系统级封装设计/仿真方法与设计环境；从而搭建起TPMS SiP系统封装设计与电、热特性分析技术平台，具体技术路线如图2所示。
6500V超高压大功率IGBT芯片研发的主要内容？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的主要内容？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要内容？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要内容？		
自主智能三轴陀螺传感系统集成芯片研究的主要内容？		深迪半导体所设计和开发的智能三轴陀螺传感系统芯片，主要包括MEMS陀螺仪传感芯片和ASIC处理电路芯片。深迪半导体所设计的陀螺仪传感芯片，创新地利用科里奥利力原理来测量角速度，采用创新性的三轴解耦结构设计，基于中芯国际SOI-MEMS工艺平台优化加工制成；同时，应用了先进的Ge-Al键合晶圆级真空封装工艺，以实现芯片内部的高真空工作环境。深迪自主设计和研发ASIC处理电路，采用性能稳定的电路结构和复杂的数模混合电路，完成高性能的信号处理功能，提供数字和模拟两种接口方便客户使用，采用成熟的集成电路制造工艺，进一步提升处理电路芯片的稳定性、可靠性和良率。      三轴MEMS陀螺仪的传感器芯片采用了中芯的SOI加工工艺和Al/Ge晶圆级真空键合工艺，其结构图如附图1自主三轴陀螺仪传感器器件构架示意图所示。      三轴MEMS微型陀螺仪的电路工作主要原理如下：在机械结构中，电路可以控制机械结构稳幅震荡，然后机械结构可以通过哥氏力效应将转速信号调制到谐振频率上，从特性上看类似于调幅信号。电路上首先采用电荷放大器将陀螺的位移信号转化为电压信号，再通过驱动环路控制陀螺结构稳幅谐振，使得机械结构谐振在增益最大的谐振频率上。同时，谐振产生的时钟信号可以用来对感应信号进行解调。解调之后的模拟信号转换成数字信号，再通过数字信号处理的方式实现各种功能，包括中断，缓存，以及自动归零等等，参考电路系统框图（附图2：自主三轴陀螺仪传感器读出电路系统框架图）。      智能三轴陀螺传感系统芯片的系统后封装，也具有一定挑战性。由于传统IC电路多采用塑封，而传感系统产品多用陶瓷或金属等封装，其过高的成本无法应用在消费电子产品上，故我们将采用传统塑封来包封出最终产品。塑封中各种热膨胀系数不同的封装材料会对智能三轴陀螺传感系统芯片有很大影响，其热应力较大，将导致温度特性变差，可靠性也会降低。我们在产品研发阶段会通过封装技术的改善来解决以上问题。      目前市场上还没有专门针对三轴MEMS陀螺仪芯片的测试机台，都需要根据客户需求进行定制，并且目前只有国外设备公司有能力定制该机台，但是价格相当昂贵，并且不能根据量产时实际的需求变化进行灵活修改。我们将在该项目期间深入研发并完善三轴MEMS陀螺仪传感器的测试技术，稳定测试平台，提升量产测试效率，并建立中央数据分析控制系统对量产测试机台进行管控。测试机台的最终研发成功将意味着MEMS产品线的完成，从芯片设计、封装到量产测试，是实现产品商业化量产的前提条件。      深迪半导体（上海）有限公司曾获得国家科技型中小企业技术创新基金无偿资助，已开发完成的单轴MEMS陀螺仪传感器芯片参与了2010年世博会未来馆的展出。在“十二五”期间，深迪半导体将坚持不懈努力研发中国独家且世界领先的智能三轴陀螺传感系统芯片，并在此基础上继续研发六轴IMU（三轴陀螺仪传感器+三轴加速度计）和九轴IMU（三轴陀螺仪传感器+三轴加速度计+三轴地磁仪）传感系统芯片，竭尽全力使中国的智能传感器事业长期持续地保持世界领先的地位。
汽车车身控制器（BCM）专用高压芯片的研究的技术关键及创新点？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的技术关键及创新点？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的技术关键及创新点？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的技术关键及创新点？		
12bits高速ADC IP核的验证和标准化的技术关键及创新点？		
高端双界面智能卡关键技术研究与产品实现的技术关键及创新点？		
四合一全高清数字电视一体机图像处理SOC的技术关键及创新点？		
面向移动多媒体计算平台的图形加速处理器开发的技术关键及创新点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的技术关键及创新点？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的技术关键及创新点？		
高性能双界面CPU卡安全芯片的技术关键及创新点？		
汽车车身控制器（BCM）专用高压芯片的技术研究的技术关键及创新点？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的技术关键及创新点？		
12bits高速ADC IP核技术研发的技术关键及创新点？		
TD-LTE/TD-SCDMA双模加速固核的研发的技术关键及创新点？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的技术关键及创新点？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的技术关键及创新点？		
车身控制器专用高压芯片的设计的技术关键及创新点？		
12bits高速ADC IP核技术攻关的技术关键及创新点？		
支持国密算法的移动存储控制SoC芯片研制及应用的技术关键及创新点？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的技术关键及创新点？		
65nm 12bit高性能ADC电路技术研究的技术关键及创新点？		
65nm 12bit高性能ADC IP核产业化技术攻关的技术关键及创新点？		
CMMB移动电视单芯片SoC接收系统解决方案的技术关键及创新点？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的技术关键及创新点？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的技术关键及创新点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的技术关键及创新点？		
65nm 12bit高性能ADC IP核产业化研究的技术关键及创新点？		
万兆(10G)以太网无源光网络接入控制芯片的技术关键及创新点？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的技术关键及创新点？		
高性能模数数模转换器测试技术研究的技术关键及创新点？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的技术关键及创新点？		
手机移动支付核心SoC芯片的技术关键及创新点？		
千兆赫兹低功耗运算放大器芯片的技术关键及创新点？		
用于汽车电子燃油喷射系统的高精度运算放大器的技术关键及创新点？		
用于高端服务器内存模组的寄存器缓冲芯片的技术关键及创新点？		
TD-LTE终端射频功率放大器芯片研究的技术关键及创新点？		
高频微波、毫米波宽带放大器的技术关键及创新点？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的技术关键及创新点？		
基于先进时空域去噪算法的视频图像处理器开发的技术关键及创新点？		
60GHz超高速通信T/R芯片技术研究的技术关键及创新点？		
60GHz超高速通信系统射频前端频率综合器电路研究的技术关键及创新点？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的技术关键及创新点？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的技术关键及创新点？		
高速高精度模数转换器（ADC）性能测试技术研发的技术关键及创新点？		1.3.1抑制输入信号的谐波  测试时，输入正弦波信号的谐波失真与ADC动静态性能测试有很大的关系。为得到正确的测试结果，输入正弦波的谐波失真必须尽可能地低。要做到这一点，一方面要降低产生正弦波信号的仪表的输出信号失真，另一方面是要提高连接在仪表输出和ADC输入之间的滤波器的滤波性能。由于一般仪表的输出信号的二次谐波失真在40-50dB之间，远远低于高精度ADC测试的要求，所以提高滤波器的滤波性能至关重要。  1.3.2创新的降低时钟抖动的技术  时钟抖动是指时钟上升沿或下降沿位置的变化。时钟抖动使采样时间发生误差，直接导致转换精度的降低。输入信号频率越高，就要求时钟抖动越小。测试中引入的时钟抖动主要来源于时钟源仪表和测试板上的时钟产生电路。降低时钟信号抖动的方法主要有：采用低相位噪声的时钟发生器，采用窄带带通滤波器滤除相位噪声等方法。如果没有满足要求的低抖动时钟源，可以将高频信号通过分频至低频来获得低的时钟抖动性能。ADI公司AD951X系列产品可以实现这种分频功能。理论上，通过这种创新的方法可以将抖动降低10log（x）倍，其中x为分频倍数。  1.3.3高精度测试评估板设计  ADC的测试是通过测试电路评估板（PCB）来实现的。PCB的设计质量对于测试结果有着至关重要的影响。如何抑制输入信号的谐波失真、降低电路板耦合到被测器件的噪声、产生低抖动时钟信号、降低电源的噪声等都是PCB设计所要重点考虑的问题。具体包括测试方案的选取、测试电路的设计、元器件的选择、测试板的布局和布线等。  1.3.4符合IEEE国际规范的创新的测试数据分析方法  测试中ADC的输出数据要经过测试程序的处理才能得到测试结果。ADC测试程序基于符合IEEE标准Std1241-2000的算法来开发。本公司已开发了符合上述IEEE标准的测试ADC动静态性能参数的Matlab分析程序。它采用了创新的输出迭代法测试数据分析方法。不仅可以评估时钟抖动和输入噪声对ADC性能测试结果的影响，还便于观察ADC在转换过程中的畸变、失码、非单调、跳码等现象，更好地指导ADC设计的改进。  
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的技术关键及创新点？		
60GHz超高速通信射频前端芯片技术研究的技术关键及创新点？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的技术关键及创新点？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的技术关键及创新点？		
软件无线电台应用的SoC芯片的技术关键及创新点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术关键及创新点？		
芯片级电路快速并行测试技术研究的技术关键及创新点？		
集成OFDM电力线载波技术的智能电表SOC芯片的技术关键及创新点？		
芯片安全防护技术研究及卡SoC芯片开发的技术关键及创新点？		
TPMS传感器芯片产品化规模制造技术的技术关键及创新点？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的技术关键及创新点？		
自主智能三轴加速度传感系统集成芯片研究的技术关键及创新点？		
面向物联网智能传感芯片技术研究的技术关键及创新点？		
TPMS复合传感器芯片SiP封装技术研究的技术关键及创新点？		
自主智能压力复合传感系统集成芯片研究的技术关键及创新点？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的技术关键及创新点？		
6500V超高压大功率IGBT芯片研发的技术关键及创新点？		（1）场截止技术（Field Stop）  IGBT工艺的技术发展路线如下图4所示，场截止技术是IGBT器件最近几年发展的最新技术。目前世界上能够成熟生产6500V IGBT的仅有三家公司，Infineon、ABB和三菱。我们把场截止技术作为本研究课题的一个重要研究方向。  图4： IGBT工艺技术发展路线  IGBT的背面结构是一个PN结，根据其结构，可以把IGBT可分为三类，如图5所示：穿通型（Punch Through, PT）、非穿通型（Non-Punch Through, NPT）和场截止型（Field Stop, FS）。有些公司也将FS型称为轻穿通型（LPT）和软穿通型（SPT）。  穿通型IGBT由于采用较薄的漂移区厚度，因此具有导通压降低（Vcesat）的优点，但是由于其发射效率过高，从而导致瞬态开关性能不佳，开关功耗过大等缺点。  非穿通型IGBT作为穿通型IGBT的下一代技术，通过使用透明电极技术，精确控制IGBT芯片背面的注入效率，使得IGBT的瞬态性能大大改善，但是由于其使用的漂移区的厚度较厚，导通压降又会比较高。  场截止型IGBT结合了前两种技术的优点，既使用较薄的漂移区厚度，背面结构又使用透明电极来精确控制发射效率，从而使得静态，瞬态性能都得到大大的提高。本技术方案即采用国际上领先的场截止型FS IGBT。  图5：IGBT芯片技术比较  场截止型IGBT虽然比穿通型IGBT以及非穿通型IGBT具有性能上的优势，但是其设计难度以及工艺难度都更具挑战性。现今已发表的6500V IGBT相关论文都没有公开场截止型形成的细节技术。我们针对于场截止型的设计以及工艺，根据自身经验，做了大量研究，提出了自己的技术方案，并且已经申请专利。  A)设计方面研究  从设计角度来说，场截止的设计必须同时考虑四个因素：目标应用，器件特性要求，场截止结构，以及加工工艺可行性。这四个因素互相关联，又互相制约，在设计过程中必须对此四个因素深入了解，通盘考虑。  不同的目标应用，对器件特性需求不同。例如，不同应用对器件的开关速度要求不同，器件开关速度设计快又势必影响到器件的导通功耗以及引发开关时的电压震荡问题。因此对器件特性需求不明确，会对器件设计以及工艺设计带来很大困难。本项目以国产高铁中的逆变器为目标应用。同业界其它公司相比，本公司依托于北车集团，同北车永济电机有密切的合作开发机车用IGBT模块的经验，因此无论在了解目标应用对器件特性的需求方面，还是IGBT芯片在实际应用中的评估都具有得天独厚的优势。  IGBT场截止结构参数的设计，选取既会影响器件特性又会影响工艺可行性。下图为场截止结构的参数设计，选取同器件特性以及工艺要求的一些关系。  图6：IGBT 静态特性和器件结构/工艺参数关系  场截止结构主要是由芯片底层表面的一个P型发射层和其上方一个较宽的轻掺杂的N型缓冲层组成。在设计时，将N型缓冲层的节深加深，可以帮助降低漏电流，提高击穿电压，降低二次击穿效应，从而改善器件性能，但是这就要求提高工艺时的退火温度以及退火时间，从而增加了工艺的难度。例如超过1200度的退火温度会给芯片加工厂带来工艺上的困难。因此，在设计时，必须同时考虑器件特性的需求以及国内芯片代工厂的实际能力。  N型缓冲层的掺杂浓度则对器件的静态性能，瞬态性能均有非常大的影响：N型缓冲层的浓度增加，可以帮助提高击穿电压，但是掺杂浓度过高时，背面发射效率降低，使得导通压降提高，瞬态导通功耗增大，导通压降的正温度系数变差。如何选择最优的掺杂浓度，就需要非常明确应用时对器件的要求如何，这就要求芯片设计者必须同应用厂商具有紧密和合作关系。  背面P型发射层的设计同样非常具有挑战性。为了改善IGBT的瞬态开关性能，场截止结构通常采用透明电极结构。透明电极结构主要特点为P型发射层浓度淡，节深浅，从而降低IGBT芯片背面的发射效率，使得导通时漂移区少子分布更加均匀，最终减小IGBT尾电流以及IGBT关断时间。但是，P型发射层的浓度过低会导致IGBT芯片背面的金属和半导体之间的接触电阻偏大，从而引起导通压降增大以及开关功耗增大。因此，如何选取最优的P型发射层的浓度以及如何选取背面金属的材料为开发IGBT工艺的一个难题。而本公司之前通过3300V 非穿通型IGBT的开发，已在此方面积累丰富经验，成功开发出了具有低发射效率以及低接触电阻的透明电极。我们在非穿通型IGBT透明电极方面经验，可以很好的应用的场截止技术中来。  B）工艺方面研究方向  国内的芯片代工厂商目前在形成N型缓冲层以及P型发射层方面均无成熟经验。因此这两方面工艺的研究也是本课题的主要研究方向之一。  为在衬底背面形成N型缓冲层，国际上有在正面工艺结束后采用H或He等高能离子注入和退火形成N掺型缓冲层。然而目前国内无适合IGBT量产需要的注H或He高能加速器设备及相应的工艺条件。对此，我们在形成N型缓冲层方面提出了相关技术有器件仿真技术、正面保护技术、高温扩散技术，其部分技术已向国家专利局提出相关专利申请。  我们通过同国内芯片代工厂合作，已经成功形成20-30um左右的N型缓冲层。我们采用此工艺方案的测试芯片显示其击穿电压在6500V以上，这表明我们的N型缓冲层在场截止方面已经成功的达到其目标。  P型发射层制造对于国内的芯片代工厂同样属于非传统工艺。芯片代工厂通常不在生产线上对芯片进行背面注入，而且传统的注入后激活退火会使得IGBT芯片的背面发射效率过高。而在金属化后对芯片背面进行注入，退火温度又受限于金属的熔点，不能过高，因此有注入激活效率过低，背面金属和半导体接触电阻过大的风险。我们根据自身在3300V非穿通型IGBT方面的经验，通过同背面工艺代工厂合作，开发一套工艺既可以降低接触电阻，又可以将IGBT的背面发射效率控制在理想值的范围内。  和传统的场截止技术相比，本工艺方案同国内典型的半导体集成电路产线的兼容性更好，成本更低。这一技术解决了6500V IGBT芯片纵向击穿的场截止技术在国内产线实施的瓶颈问题。  C)优势及创新点小结  综上所述，场截止结构的设计在国际上属于领先技术，而场截止结构的设计需要考虑到最终应用对器件特性的需求，场截止结构对器件特性的影响以及对加工工艺的要求。而本公司在此方面具有以下优势：  a)依托北车集团，同应用厂商具有紧密和合作开发经验。  b)对6500V IGBT目标应用需求，场截止结构参数设计，器件特性，以及工艺设计之间的关系理解深刻。并且对其设计难点以及工艺难点均已提出解决方案。  c)已经成功的开发了N型缓冲层的制造工艺，并且已通过测试芯片来验证击穿电压为6500V以上。  d)已有成功的开发非穿通型的透明电极工艺经验，并且该技术可以应用到场截止技术上来。  （2）终端保护环设计  场终止技术使芯片的纵向反向击穿达到6500V以上，芯片的横向击穿需要通过终端保护环的设计实现。终端保护环设计在IGBT设计中具有至关重要的作用。终端保护环的设计主要需要考虑两方面因素：一，终端保护环的面积，二，终端保护环的电压稳定性。  对于6500V以上的超高压IGBT芯片来说，终端保护环的面积通常需要占到整个芯片面积的一半以上。因此终端保护环面积的增加会导致芯片面积增大，从而致使芯片制造成本提高，芯片加工的良品率降低。因此如何将终端保护环面积降到最低是国际上研究IGBT设计的热点之一。  常见的终端保护环包括场限环(field limiting ring)，节终端延长结构(junction termination extension)，场板保护环(field plate guard ring)，场限环加场板等。场限环虽然工艺简单，但是占用面积大，而且抗表面电荷能力差，不适合用于超高压的终端保护环。节终端延长结构占用面积小，但是其抗表面电荷能力差。而场限环加场板结构占用面积较小，抗表面电荷能力强，但是由于其结构复杂，设计参数繁多，因此其工艺设计以及结构设计都更具挑战性。  我们采用了场环加场板的复合场板技术，并且采用N型场环与P型场环配合使用，这种设计可以减少环的数量和环的尺寸，从而大大减少了终端保护环区域的面积，使有效芯片区面积增加。在此终端保护环的结构中，P型环的主要目的是分散IGBT芯片主结(main junction)处的电场分布，使得横向电势能够分布在较大的面积内，从而使得电场分布均匀，而场板的主要作用则是减少环的数目，使用更少的环数即可将电场分布均匀，使得终端保护环面积减小，N型环的主要作用是提高环与环之间可承受的电势差，从而进一步减小终端保护环所占用的面积。  图7：TCAD数据：终端保护结构的前三个保护环结构图  图8：6500V终端保护环仿真的电势分布  从图8 6500V终端保护环仿真的电势分布，可以看出，6500V被几乎均匀地吸收在720um深的体硅和1900um宽的保护环范围内。  为了得到最优设计，需要对终端保护环相关的十几个结构参数以及它们之间的组合进行设计，优化。这些参数包括：P型场环的分布以及宽度，P型环的掺杂浓度，P型环的深度， N型场环的分布以及宽度，N型环的掺杂浓度，N型环的深度，多晶硅场板的分布以及长度，金属场板的分布以及长度，场板介质层的厚度，以及P型环，N型环和场板之间的相对位置等。我们通过理论分析加仿真的方式，设计出终端保护环结构，其仿真结果如上图所示，6500V电势差被几乎均匀地分布在720um深的体硅和1900um宽的保护环范围内。而且，我们已经成功流片出了击穿电压在6500V以上的测试芯片。  最近几年，超高电压IGBT芯片的击穿电压随时间蠕变现象广泛报道，成为超高压IGBT技术的难题之一。业界普遍认为，击穿电压随时间的蠕变的原因是由于芯片的表面电荷以及体内电荷引起的。引起电压蠕变的电荷即可能是生长氧化层时的缺陷产生的，也可能是淀积氮化物钝化层时的Si-H键引起的，还可能是加工过程中的表面电荷引起的。而超高压6500V IGBT由于采用了高电阻率的衬底，其对电荷的影响尤为敏感，因此更容易发生击穿电压蠕变的现象。本公司根据之前开发3300V 非穿通型IGBT的经验，在芯片版图设计方面，对场板结构进行优化，使得终端保护环对表面电荷的屏蔽能力增强，在工艺方面，通过开发非常规的低温退火去除电荷，从而消除击穿电压的蠕变性。  综上所述，本项目的终端保护环结构采用场限环加场板结构，和其它终端保护环相比，此结构性能更优，但是设计和工艺的难度较大，本公司在克服设计以及工艺难题方面，有以下优势：  a) 已经通过理论分析加模拟仿真，对终端保护环的众多参数进行优化，仿真结果显示击穿电压在6500V以上。  b) 以及完成测试芯片流片，流片结果显示测试芯片击穿电压在6500V以上。  c) 之前已有对电压随时间蠕变性改善的经验，其经验可用到6500V 终端保护环上。  （3）6500V平面场截止型IGBT以及FRD芯片工艺平台建立  近几年中国的IGBT产业得到迅速发展，但目前仍主要集中于1200V及以下平面型/沟槽型IGBT的开发，对于超过1700V应用于工业领域的IGBT器件，国内目前还没有明显突破。针对该问题，我们寻求与国内现有的前后段生产线支持，开发整合超高压IGBT以及FRD芯片全套工艺平台。  本项目在研究国内外IGBT器件发展的基础上，与上海先进半导体制造公司合作，率先在国内开发6500V平面场截止型（Field Stop）IGBT及配套FRD芯片。6500V IGBT和FRD的工艺制造流程的开发属于本项目的重点研究内容，如下是开发的6500V IGBT芯片的主要工艺步骤。  FS：用于在硅片背面形成20~30um的场终止层，以保证Vces达到6500V。  PR：形成P型环，以降低表面电场，PR注入杂质的热推进过程中形成第一层场氧化层，用于场板保护。  NR：与PR配合使用，通过横向尺寸变化，形成横向变掺杂分布，进一步提高保护环的抗击穿能力。NR注入杂质的热推进过程中形成第二层场氧化层，用作场板。  OD：通过OD光刻，刻蚀，在保护环和元胞区域留下需要的场氧。  Poly：形成多晶栅、栅布线以及多晶场板。  PSG：4.5um厚的磷硅玻璃，用于抬高金属场板，进一步降低表面电场。  CO：接触通孔，在ILD（inter layer dielectric）的介质层刻蚀后，进一步刻蚀形成约0.3um的硅槽，用于降低latch up效应。  IN：3.2um厚的金属布线。  CB：在芯片表面形成保护层，通过光刻，刻蚀打开栅极、源极引线窗口。  Backside process：  正面加工完成后的硅片背面残留层去除，背面注入，背金等。  图9：6500V IGBT芯片开发主要工艺步骤  综上所述，IGBT的工艺同传统的逻辑芯片工艺，存储芯片工艺以及BCD工艺均有很大不同，目前国内尚没有制造6500V IGBT/FRD成熟的工艺平台。其难点包括：使用超高电阻率的FZ衬底，背面场截止层形成技术，小角度的场氧刻蚀技术，低应力的厚PSG介质层淀积技术，晶圆工艺中翘曲度控制，耐高温聚酰亚胺(polyimide)技术，背面注入以及低温退火技术，背面金属化技术。因此，本项目的成功将帮助国内的6500V平面场截止型IGBT以及FRD芯片工艺平台建立。  （4）功率ＩＧＢＴ芯片测试平台建立      超高压IGBT的测试不同于传统的芯片测试，其不同点主要体现在：  a) 测试要求具有大电压（7500V以上）以及大电流(100A级别)；  b) 由于是高压测试，因此芯片测试时，会发生空气打火；  c) 业界尚没有完善的可靠性评估方案；  d) 对测试环境安全要求严格，否则容易发生人身危险。  针对国内现有的生产线并不具备现成的超高压IGBT测试平台的现状，目前上海北车永电公司已经具备了部分的测试能力，包括静态测试仪，高压探针台和简易型动态测试仪，高温反偏测试设备等，并且通过以往的IGBT产品开发过程中，对于如何解决空气打火问题，可靠性评估，保证测试环境安全，形成自己的方案。  本项目完成后，项目单位将进一步增强测试能力，建成可测试耐压超过6500V的 IGBT/FRD电性及可靠性的测试平台。  图10：目前上海北车永电公司主要的高压测试设备
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的技术关键及创新点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术关键及创新点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术关键及创新点？		
自主智能三轴陀螺传感系统集成芯片研究的技术关键及创新点？		
汽车车身控制器（BCM）专用高压芯片的研究的难点？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的难点？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的难点？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的难点？		
12bits高速ADC IP核的验证和标准化的难点？		
高端双界面智能卡关键技术研究与产品实现的难点？		
四合一全高清数字电视一体机图像处理SOC的难点？		
面向移动多媒体计算平台的图形加速处理器开发的难点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的难点？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的难点？		
高性能双界面CPU卡安全芯片的难点？		
汽车车身控制器（BCM）专用高压芯片的技术研究的难点？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的难点？		
12bits高速ADC IP核技术研发的难点？		
TD-LTE/TD-SCDMA双模加速固核的研发的难点？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的难点？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的难点？		
车身控制器专用高压芯片的设计的难点？		
12bits高速ADC IP核技术攻关的难点？		
支持国密算法的移动存储控制SoC芯片研制及应用的难点？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的难点？		
65nm 12bit高性能ADC电路技术研究的难点？		
65nm 12bit高性能ADC IP核产业化技术攻关的难点？		
CMMB移动电视单芯片SoC接收系统解决方案的难点？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的难点？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的难点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的难点？		
65nm 12bit高性能ADC IP核产业化研究的难点？		
万兆(10G)以太网无源光网络接入控制芯片的难点？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的难点？		
高性能模数数模转换器测试技术研究的难点？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的难点？		
手机移动支付核心SoC芯片的难点？		
千兆赫兹低功耗运算放大器芯片的难点？		
用于汽车电子燃油喷射系统的高精度运算放大器的难点？		
用于高端服务器内存模组的寄存器缓冲芯片的难点？		
TD-LTE终端射频功率放大器芯片研究的难点？		
高频微波、毫米波宽带放大器的难点？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的难点？		
基于先进时空域去噪算法的视频图像处理器开发的难点？		
60GHz超高速通信T/R芯片技术研究的难点？		
60GHz超高速通信系统射频前端频率综合器电路研究的难点？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的难点？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的难点？		
高速高精度模数转换器（ADC）性能测试技术研发的难点？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的难点？		
60GHz超高速通信射频前端芯片技术研究的难点？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的难点？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的难点？		
软件无线电台应用的SoC芯片的难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的难点？		
芯片级电路快速并行测试技术研究的难点？		
集成OFDM电力线载波技术的智能电表SOC芯片的难点？		  电力线载波部分：  （1）低信噪比下的OFDM接收同步技术;  （2）信道自适应的比特流分配-接收算法;  （3）低输出阻抗的输出驱动电路（Driver）；  （4）具有增益可控功能的灵敏放大器：由于传输环境的变化和传输能量的变化，会导致接收到的信号幅度随之变化，为了减小幅度变化对BER的影响，通过自动调整输入灵敏放大器的增益来保证信号的正确判决。  （5）电力线数据层、网络层协议的开发  （6）智能终端网络的构建和软件平台开发   电力线载波开发：  （1）信道自适应算法  （2）冗余信道技术，实现字节纠错  （3）低输出阻抗的输出驱动电路（Driver）；  （4）具有增益可控功能的灵敏放大器：由于传输环境的变化和传输能量的变化，会导致接收到的信号幅度随之变化，为了减小幅度变化对BER的影响，通过自动调整输入灵敏放大器的增益来保证信号的正确判决。1uV输入信号灵敏度  （5）电力线数据层、网络层协议的开发  （6）智能终端网络的构建和软件平台开发  OFDM模块期望指标：（以下指标在实现过程中可能略调整）  Base Band Clock(Hz) 1250000  Sub-carrier bandwidth(Hz) 5482.5  FFT interval(samples) 228  FFT interval(us) 182.4  Number of effective subcarriers 81  Method of subcarriers DBPSK, DQPSK  Forward Error Correction RS + Convolutional Code  Min Subcarrier Freq(kHz) 60.31kHz  Max Subcarrier Freq(kHz) 498.9kHz  Max Raw Bit Rate 888.16kbps  MCU的开发：  （1）嵌入式MCU主要解决：能够提供足够多的资源，完成PLC算法和协议，同时又额外的资源满足电表的设计。另外低功耗是重点。  （2）Flash IP的使用和接口电路设计  计量电路的开发：  （1）低噪声宽量程输入端的开发，噪声指标应该能够满足19 nV√Hz @50Hz。  （2）给出电流电压有效值，功率因子等电网参数。  
芯片安全防护技术研究及卡SoC芯片开发的难点？		
TPMS传感器芯片产品化规模制造技术的难点？		1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图1给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。      该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图2给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。      图3给出了我们集成复合芯片的结构设计。如图3（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图3（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。  3） 在TPMS传感器芯片封测中，与其它芯片一起封装前对传感器芯片的Knows Good Die（KGD）廉价高效率自动化评估和初步测试技术是最后一个低成本大批量产品化成功的关键技术。      采用用户企业正在该汽车整车厂进行TPMS安装业务的模块，将国产化传感器初步样品经过原理性封测并在系统上进行初步接口联调，已经表明了实现传感器芯片的国产化产品应用的可行性。图4为安装我们初步样品的TPMS模块和系统照片。
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的难点？		
自主智能三轴加速度传感系统集成芯片研究的难点？		
面向物联网智能传感芯片技术研究的难点？		
TPMS复合传感器芯片SiP封装技术研究的难点？		（1）TPMS复合传感器模块系统集成可制造性封装设计技术；  （2）传感器模块系统集成封装电热性能设计协同分析技术。  
自主智能压力复合传感系统集成芯片研究的难点？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的难点？		1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图3给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。  该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图4给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。  图5给出了我们集成复合芯片的结构设计。如图5（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图5（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。  3） 在TPMS传感器芯片封测中，与其它芯片一起封装前对传感器芯片的Knows Good Die（KGD）廉价高效率自动化评估和初步测试技术是最后一个低成本大批量产品化成功的关键技术。  采用用户企业正在该汽车整车厂进行TPMS安装业务的模块，将国产化传感器初步样品经过原理性封测并在系统上进行初步接口联调，已经表明了实现传感器芯片的国产化产品应用的可行性。图6为安装我们初步样品的TPMS模块和系统照片。
6500V超高压大功率IGBT芯片研发的难点？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的难点？		 1） 在半导体生产线上兼容地规模制造传感器芯片时，芯片性能一致性的成功控制技术是十分关键的。  图1给出了我们前期阶段研究基础中采用创新的单硅片单面微加工技术所形成的压力传感器微机械结构的顶视红外显微照片和结构剖面SEM照片。可以清晰看到所形成的压力敏感薄膜和其下方的真空压力参考腔。该工艺可以准确控制数微米的硅敏感膜厚，另外低应力多晶硅真空封口的效果和成品率很好。经过我们长达数年的连续测试表明没有真空泄漏发生。另外仿真和实测结构都表明微封口处应力很低，对特殊设计的压阻元件的应力信号没有产生显著的温度特性影响。      该工艺一个重要技术优势是不需要时间控制微机械腐蚀的停止，巧妙利用了结构边界多个（111）腐蚀自终止的特点。因此在大片生产时，一部分微结构腐蚀自停止后，可以等待其它未腐蚀好的结构直至腐蚀也达到自停止，而自身结构并没有变化。该技术优势特别适合用来提高芯片生产的成品率。图2给出了软件仿真的两个不同面积微结构腔体结构腐蚀随时间的变化，说明了这一点。  2） 将压力传感器和加速度传感器集成在一片微小尺寸的芯片上并取得足够高的芯片成品率，将批量制造芯片的成本显著降低到具有较高市场竞争力的技术也是十分关键的。  图3给出了我们集成复合芯片的结构设计。如图3（a）所示，该复合芯片包括一块单晶硅基片和均集成在该单晶硅基片上的加速度传感器及压力传感器。采用单硅片单面微加工方法把压力和加速度传感器集成在该单晶硅基片的同一表面，通过侧壁根部横向刻蚀技术形成厚度均匀可控的单晶硅压力薄膜和嵌入式腔体，并在单晶硅薄膜上表面合理分布压阻制作压力传感器；加速度传感器采用双悬臂梁和质量块结构，通过对单晶硅薄膜的后续选择性电镀和刻蚀，加工并释放质量块和悬臂梁，采用电镀铜方法增加质量块质量，提高灵敏度。图3（b）和（c）为我们尺寸更小的传感芯片初步样品与英飞凌产品传感芯片照片对比，可见我们的技术优势。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的难点？		
自主智能三轴陀螺传感系统集成芯片研究的难点？		深迪半导体（上海）有限公司正在自主研发的智能三轴陀螺仪传感系统芯片为国内首创产品，是微机械传感器众多产品中比较有难度的产品，其消费级产品的供应商主要是意法半导体（意大利）和应美盛（美国）。智能三轴陀螺仪传感系统芯片的研发生产难点主要分布于三轴微机械陀螺仪传感器结构设计、处理电路/接口电路设计、工艺方案、产品封装技术、自动测试设备、应用方案等方面，我们将吸取单轴陀螺仪传感器芯片研发与生产中的经验，努力克服如下难点。  （1） 智能三轴陀螺仪传感系统芯片中包括三轴MEMS陀螺仪芯片主要包括MEMS陀螺仪传感芯片和ASIC处理电路芯片，其中MEMS传感器芯片要包括同时感应三个轴向角速度的机械结构，其机械机构与运动模态远远比Z轴单轴结构复杂，需要结构能降低各轴向间的耦合，同时要提高结构抗震性和温度特性以及鲁棒性，使得结构能容忍封装压力及恶劣的工作环境。这些都是急需突破的三轴微机械陀螺仪传感器结构设计难题。  （2） 三轴微机械陀螺仪传感器的设计原理中存在面外运动，故必须使用底电极进行驱动或感应，此运动模态会造成其空气阻尼很高因而质量因子非常低。为了提升器件的高灵敏度特性，高真空的晶圆级键合是至关重要的工艺步骤，也是工艺过程中的难点。中芯国际的SOI MEMS结构加工工艺和Al/Ge晶圆级真空键合，将可以同时满足以上三轴微机械陀螺仪传感器的各种设计需求。  （3） 智能三轴陀螺仪传感系统芯片内部的ASIC控制电路芯片必须具有较低功耗和强大的内嵌ARM处理器电路，来满足不同的应用需求。电路芯片还必须提供数字和模拟两种接口，方便客户的产品开发。另外，ASIC电路必须具有复杂的处理功能，以保证产品应用时需要较少的片外元件，在提供高性能电路的同时也降低客户的生产成本，提高客户的产品竞争力。  （4） 智能三轴陀螺仪传感系统芯片的产品功能设计中，将注意各种细节设计以便于协助客户完成低成本和高性能的系统设计，如内嵌多种中断，有效减轻用户的系统负担；内嵌缓存器，有效降低系统的功耗；量程可选择，满足多场合用途；内置自动归零功能；内部滤波器可配置，用户可根据需要调整；数据输出率可配置，用户可根据系统要求调整，以降低芯片功耗。  （5） 市场上还没有专门针对智能三轴陀螺仪传感系统芯片的量产测试机台，都需要根据客户需求进行定制，并且目前只有国外设备公司有能力定制该机台，但是价格相当昂贵，并且不能根据量产时实际的需求变化进行灵活修改。我们将在该项目期间深入研发并完善智能三轴陀螺仪传感系统芯片的测试技术，稳定测试平台，提升量产测试效率，并建立中央数据分析控制系统对量产测试机台进行管控。量产测试设备是智能三轴陀螺仪传感系统芯片能够大规模商业量产不可缺少的前提条件。  （6） 进一步开发降低成本的微机械传感器圆片制造工艺，持续稳定该工艺以发展为量产工艺，并将成品率发展到98%左右。  （7） 开发电子消费类应用市场的同时，我们必须看准智能陀螺仪传感系统芯片在汽车ESP模块中的巨大应用市场,这就要求智能陀螺仪传感系统芯片必须达到汽车质量标准，并要求开发首款车用ESP模块时要突破ESP和ECU结合的瓶颈。  
汽车车身控制器（BCM）专用高压芯片的研究的关键技术/关键点？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的关键技术/关键点？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的关键技术/关键点？		所需要解决的技术关键点:      项目通过集成RF芯片测试关键技术和测试环境建设研究，芯片典型故障分析，测试方法设计，典型产品测试分析实践和产业化测试优化，实现集成RF芯片测试技术研究和测试环境建设，取得不少于5项自主知识产权；建立集成RF芯片测试环境和公共技术服务平台与服务体系，完善和优化产业布局，加强产业链上下游合作互助和有机互动，增强无线通信芯片技术和生产综合实力，为我国自主设计的相关产品提供测试服务以及成果推广应用。      本项目预期解决技术关键点为：集成RF芯片测试共性关键技术，典型产品测试技术研究，支撑技术的自主知识产权，应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境建设和公共服务平台服务体系等5方面的重大问题。主要包括：  1、 系统级测试技术研究开发；  2、 稳定性测试技术开发研究；  3、 测试误差补偿技术研究开发；  4、 高速PLL测试技术研究；  5、 功率测试技术研究；  6、 测试模式条件分析；  7、 多信号驱动时间偏差软件补偿技术；  8、 申请不少于5项知识产权；  9、 培养不少于5名具有集成RF芯片测试技术研究和测试工程应用人才；  10、 完成设备升级；  11、 建立测试设计、芯片验证分析、产业化测试服务体系；  12、 提升价值服务、用户增值技术创新体系等。  
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的关键技术/关键点？		
12bits高速ADC IP核的验证和标准化的关键技术/关键点？		
高端双界面智能卡关键技术研究与产品实现的关键技术/关键点？		
四合一全高清数字电视一体机图像处理SOC的关键技术/关键点？		
面向移动多媒体计算平台的图形加速处理器开发的关键技术/关键点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的关键技术/关键点？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的关键技术/关键点？		 1）自适应多模多频段宽带射频调谐器芯片的调谐范围包括了整个VHF和UHF频道（42MHz-878MHz）以及L频段 (1450MHz-1492MHz和1660MHz - 1690MHz)。 首要解决的技术难点是要求 CMOS RF调谐芯片在整个VHF/ UHF频段（42MHz-878MHz）、即最高频与最低频比例几乎是22倍如此宽的信号接受带宽内始终保持良好的线性度，足够的低噪音和较高的动态范围。  2）多模多频段宽带射频调谐器芯片的另一技术瓶颈是谐波抑制。由于宽广的接收范围，大量低频信号的谐波频率刚好和高频信号重叠在一起。如何对谐波频率上的高频信号进行有效的抑制是设计宽带射频调谐器的一个技术关键。  3）为了达到高集成度和低功耗，低花费的目标，射频调谐器必须在芯片内部而不是在外部解决谐波抑制、高线性度和低噪音等一系列技术难点。  4）1.2V的供压极大减小了各模块的电压摆幅。这就要求各射频和模拟模块必需具有极富想象力和创造性的设计结构，以期射频调谐器在如此宽的频段里始终保持良好的动态范围和线性度。  5）不同的数字电视标准具有不同的信号宽度。因此对于宽带的通用调谐器而言，其信号处理的宽度必须是可调的，而不是象大多数国外射频调谐器芯片那样是唯一固定的。
高性能双界面CPU卡安全芯片的关键技术/关键点？		高适应性、快速反应、低功耗的双界面电源稳压技术   RF电路中的TYPEA/TYPEB兼容高速解调技术   双界面通讯智能管理技术   芯片的低功耗设计技术   高性能/功耗比的PKI密码协处理器设计技术   芯片抵抗物理攻击技术   大规模低功耗非挥发存储器可靠性设计技术  
汽车车身控制器（BCM）专用高压芯片的技术研究的关键技术/关键点？		BCM专用芯片的开发套件设计  考虑设计一套针对本项目研制的BCM专用芯片的开发套件，不仅能够以系统级设计来实现本芯片的所有功能，而且能够在PC机的虚拟环境中将这些功能予以实时反应。开发套件主要包括以下一些部件：  ① 用于对本芯片进行编程和烧录的调试器设备，该调试器采用JTAG接口与芯片之间进行通信，能够对该芯片进行在线编程与调试，也能够实现对该芯片的在线烧录；  ② 用于对本芯片进行开发以及代码功能验证的Demo板，能够对本芯片的所有功能进行验证，图1是该Demo板的主要功能模块图。该Demo板能够完成对汽车车用电压的调节、采样、检测，能够完成对汽车电机、汽车车灯、车门等模块的控制，能够完成对启动机的优化控制，能够完成对发动机数据的采集、智能化控制等功能；  ③ 用于与该Demo板连接工作的PC机Demo板系统配置软件，能够对该Demo板相关的CAN总线内码等功能进行配置的PC软件环境；  ④ 可以与该Demo板联合工作、也可以单独与该芯片协同工作的PC机虚拟车身软件，该软件能够及时将该Demo板相关的状态参数反馈到PC机界面中，也可以独立给予该芯片各种参数，并将芯片运行情况及时反馈到PC机界面中来。可以用于对该芯片功能的前期模拟，也可以用于对该芯片各项功能的软硬件协同仿真。  
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的关键技术/关键点？		1.2.1 芯片SoC体系结构设计     本课题研制全新架构的低功耗高性能移动存储控制SoC芯片，芯片的系统结构如图2.1(图2.1 移动存储控制SoC芯片结构)所示。  创新的体系结构设计，确保性能高效, 支持大容量存储，实现更高速的信息处理和更高的安全性。      1.芯片内部集成了高性能低功耗32位微处理器，进行高速通信协议和闪存存储器控制，大大提升系统整体性能。      2.全硬件实现身份认证，数据内容保护，通过DMA方式实现数据高效安全传输。安全密钥在芯片内部不能被读出，所有的加解密运算都在芯片内部进行，从而实现最大程度的安全性。      3.内置Flash、SRAM、 ROM，便于开发大型工程。      4.配置灵活、高速性能的Flash控制器。具备对各种Flash器件的控制能力，逼近闪存读写极限，全硬件实现实时纠错。      5.芯片运行频率动态可调，实现芯片的最佳功耗性能。      1.2.2芯片相关接口IP核的开发      需要解决的主要关键技术包括：      1. 超大容量存储设计      根据应用的需要实现两种形式的大容量数据存储。第一种形式，芯片集成大容量存储器接口，支持达到32GB的外部存储器。第二种形式，将本芯片与大容量Nand Flash封装在单个芯片中，实现大容量存储的单芯片解决方案。      芯片内部配置多用途Flash控制器，具备对各种Flash器件的控制能力，实现对目前市场上的各种主要品牌以及不同容量的Flash进行控制，使智能移动存储产品可以按照具体业务的要求，配置所需要的存储容量。同时，芯片集成具有纠错功能的ECC编解码引擎，全硬件实时纠错大大提升闪存移动存储器的可靠性和稳定性。      2. 支持多通信协议设计  集成更加丰富的应用扩展接口，灵活支持各类应用领域。不仅支持传统的ISO7816接口，还同时支持USB2.0和SD等高速通信接口协议。芯片内部具有自动通信协议检测和切换功能，能够最大限度的满足在不同设备中的接口应用。      1.2.3 低功耗设计技术      研究多种低功耗设计技术并配合芯片高性能及小型化要求，实现低功率、小型化封装确保对移动及手持终端安全应用的支持。从系统结构级、RTL（寄存器传输）级、芯片电路级三层展开低功耗设计。在芯片的系统结构设计时，主要考虑的是如何来进行合理控制不同功耗的模块，使处理器的动态和静态功耗最低。芯片RTL级低功耗设计时，为了充分节省硅芯片资源，通过改变与动态功耗和漏电流功耗有关的因子来实现低功耗设计。采用门控时钟技术使开关活动状态达到最低，以最大程度的节省动态功耗。采用操作数隔离技术降低算数和逻辑运算模块的功耗。芯片电路级低功耗设计时，采用可变VDD电压技术来降低漏电功耗，根据不同工作状态选择不同的阈值电压,以节省功耗。      1.2.4 高安全性设计      将微处理器、密码运算部件、密钥管理部件和安全协议处理部件集成到单个芯片内，密钥的产生、存储和使用都在芯片内部，片上集成多种硬件安全模块，是多功能密码算法的集合，通过芯片整体安全性的设计，可以极大地提高移动存储产品的安全性。      RSA模块主要用于基于公共密钥加解密算法的各种应用，可以实现任意32~2048位的模乘和模幂运算。SM1模块支持通用和专用参数，密钥长度128/256比特可选，明文和密文长度均为128比特。SSF33模块支持密钥长度128比特，明文和密文长度均为128比特。HRNG模块是随机数发生器模块，内含可靠噪声振荡器，能产生高质量的真随机数。同时该存储控制SoC芯片独创安全防护模型体系。      具有如下安全性功能：      1.安全的存储器管理与访问保护，实时时钟和电源备份功能，同时具有告警、销毁、预防等安全处理功能。      2.实时环境监测保护系统（电压、频率、温度、紫外线），防探测、防解剖，具有极强的抗攻击能力。      3.内建安全特性有效避免SPA/DPA 攻击。  该课题所研制的移动存储控制SoC芯片将是一款真正意义上安全的芯片。      1.2.5 芯片产品化流程及测试开发平台      该芯片集成多种高速通信接口，高速密码运算单元及嵌入式存储单元，为保证芯片性能和控制面积，拟采用0.13um工艺流片，面向各类应用封装形式，开发CP及FT测试程序并建立完善的测试平台，为芯片的批量生产和规模化应用奠定基础。      1.2.6 应用开发平台建设      面向生产和应用，开发专用测试系统及应用平台，应用开发平台包括硬件开发平台和软件开发工具包。硬件开发平台包括一个硬件调试器以及一块开发板。软件开发工具包包括图形化界面的工程管理器、调试工具、集成快速指令集模拟器，使得用户可以在硬件实现以前，利用SDK完成一部分软件调试工作。该平台将移动存储控制SoC芯片的应用开发统一到一个通用的开发界面上，为芯片用户提供了一个友善、易用的开发平台，可以大大缩短产品上市时间。
12bits高速ADC IP核技术研发的关键技术/关键点？		 1) 时钟抖动会影响信噪比  采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。相同时种抖动情形下进入到ADC的信号频率越高，其性能恶化就越大，同一输入信号频率情形下，采样时钟抖动越大，则ADC信噪比性能恶化也越大。高速ADC中如何克服可能由时钟抖动对信噪比的影响是一个非常重要的问题。  2) 工艺上采样电容的失配  流水线结构(pipeline)的ADC很好地协调了面积与速度之间的矛盾。他具有相对低的功耗和芯片尺寸，同时可以实现较高的转换速率。但是在实现高分辨率的流水线ADC时，由器件失配等因素引起的误差(如比较器电压失调引起的阈值偏移，电容失配等)如果不消除，将对ADC的性能产生严重的影响。传统结构靠增加电容解决失配问题，但大电容会降低速度，增大芯片面积。如何解决电容失配问题也是设计中需要重点考虑的问题之一。  3) 开关线性度低会影响动态范围  采样线性度是ADC的一个非常重要的参数，对其性能有很大影响。如何取得较好的开关线形度性能是ADC设计中的一个难点。
TD-LTE/TD-SCDMA双模加速固核的研发的关键技术/关键点？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的关键技术/关键点？		a) 多处理器高速通信协议设计  该系统中包含有四个处理器，每个处理器运行各自的操作系统，处理器之间有大量的数据流，并要求高的实时性。例如，FH8735在进行媒体处理时会产生和消费大量的音视频数据，这些数据需要在FH8735与CPU(400M)，FH8735与通用DSP之间高速、稳定地交换。因此，设计多处理器高速通信协议，保证大量数据流的实时传输是系统的重点和难点。设计通讯协议的基本思路为，各个处理器在内存空间上开辟共享内存，并能使其他处理器访问，数据通讯的握手协议通过处理器的中断来实现，配合信号量的使用，达到高速、高效通讯的目的。  b)硬盘管理技术  由于安防系统设备需要高可靠性，要保证系统的稳定性。采用的技术措施有保持良好的散热结构设计和硬盘的休眠控制技术。  c)高速数字电路设计  本方案中处理器主频超过200MHz，对信号完整性及EMC性能构成极大挑战。本项目在元器件布局及布线过程中将严格遵守高速电路设计原则，确保系统功能的实现以及整机性能指标达到检测标准。  d)文件系统的实现  在嵌入式DVR设计中，文件系统的实现非常复杂，技术含量高。与通常PC机使用的文件系统不同的是，嵌入式DVR中通常采用音视频交叉存储文件格式，为有效解决大量文件索引占用CPU资源过多、断电损伤、TIME-SHIFTING等问题，需要建立特别的AV文件系统，在不增加冗余的同时仍能快速索引定位。  
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的关键技术/关键点？		(1)WiFi/EDGE双模上网      终端内部将包含多根天线，WiFi, EDGE, Bluetooth，CMMB等，这些天线的射频信号会互相干扰，这些信号也会对低频信号，比如电源部分造成影响。实现双模上网功能，必须要解决EMI/EMC的信号完整性的问题。  (2)电源管理      由于系统负责，外设众多，终端内部需要多组电源，通过LDO/DC-DC对不同外设供电，为了延长终端的使用时间，在设计时，必须仔细考虑电源效率的问题；同时还比如兼顾到集成度和成本，以免使终端尺寸偏大和成本偏高。  (3)CMMB移动电视接收      在实现CMMB移动电视接收功能时，需要解决天线位置的摆放问题；还需要解决在高速移动接收的稳定性问题，例如，高速移动时，信道的误码率上升，当超过门限时，信源就会产成误码，后端的H.264解码器需要具有一定的容错性，才能保证系统不会死锁。  (4)嵌入式操作系统及软件      多媒体智能移动终端的应用丰富，软件复杂，为终端选择合适的操作系统是技术上的关键。操作系统的移植、硬件驱动程序的开发、中间件的开发、上层应用软件和用户界面的开发都是需要解决的问题。要充分考虑到软件效率和易用性，要解决系统级电源管理的问题。  (5)系统电路板的设计      设计稳定的具有成本优势的且能满足产品化生产的系统电路板，为平台的软件开发和测试提供充分的支持，为下游厂商直接用于产品设计提供便利。  
车身控制器专用高压芯片的设计的关键技术/关键点？		1）BCM专用芯片的设计架构  BCM专用芯片的设计主要强调了汽车电子应用的高可靠性，芯片包括了ARM9核、UART通讯、数字逻辑运算、中断管理、定时器/计数器、I/O模块、寄存器堆、PWM、ADC、CAN/LIN控制、电源管理等模块，并且融合了可测性设计（DFT）以及ESD的防护设计，其芯片设计架构如图1所示。  2）总线式车身控制系统的规则化建模方法及其分层建模机制  研究总线式车身控制系统的规则化建模方法。针对用有限自动机模型对车身控制系统进行建模所存在的问题，提出了一种新的车身控制系统的建模和设计方法一规则化描述方法。  车身控制系统的状态体现为各种器件的状态，器件状态的改变是由用户操作、传感器检测等触发的离散事件驱动，从而导致系统状态动态演化。车身控制系统是个典型的离散事件控制系统，通常采用有限自动机模型进行建模。典型的有限自动机表示为一个五元组：   式中 为状态集， 为事件集， 为状态转移函数， 为初始状态， 为终止状态集。   是个非空集合， ，并且 。其含义是：若 ，当事件 发生时，系统的状态由 转变为 ， 将 与 的乘积映射到 。  由规则化描述方法引入分层建模机制；将系统对象分解为部件和接口两层。将系统的对象按照组成关系进行分层，同时也将系统的整个状态空间 划分为多个子空间。对系统的划分遵循“高内聚、低耦合”的原则，从而有效降低控制的复杂性。系统的控制任务被划分为多个子任务，分布到组成系统的各层对象中。高层对象充当管理器的角色，协调系统各个组成部分之间的控制任务；低层是传感器和执行器等，直接与外界进行交互，传感器实时感知环境信息并递交给高层对象，执行器主要用来把控制器的指令变换为实际的物理动作并作用于环境。系统各层对象之间存在着逻辑控制关系，对象之间的逻辑控制关系通过消息进行传递，由低层发送到高层的是通告消息，由高层发送到低层的是控制(命令)消息。  车身控制系统由多个部件组成，每个部件包含个或多个接口，形成如图2所示的树状层次模型。其中部件是对系统中每个在功能上相对独立的器件的逻辑抽象，接口是对控制单元I／0口的抽象,可以方便地采用形式化的逻辑规则表达式描述。  3）基于模型驱动的以处理器为核心的数模混合SoC实现架构  以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，建立一种以模型驱动的层次化SoC的构建方法。即根据领域模型的算法（顶层），以处理器为中心（上层），将模型分解为目标任务（中层），把复杂的模型算法处理分解为一系列的基本操作—基元（底层），建立针对模型的基元集并以此构建任务库，并以此构建基于任务的超级指令体系和任务的调度与管理方法，使得系统的运行达到最佳。  为了简化编译器的设计以及并行处理程序的编制，考虑一种基于任务库的编程模型。图3是基于任务库编程的系统结构图。任务可以像函数一样具有任务参数接口，这些任务可以通过任务号进行标识，程序员在编写程序的时候可以通过任务名调用这些任务。在图3中，用户程序调用了任务名为task1、task2和task3的任务，它们有各自的任务接口参数，例如task2的任务接口参数为a和b。编译器在编译用户程序时，根据程序中调用的任务完成从任务名到任务号的映射，编译器最终编译产生的是任务号流，这些任务号流将传递给单芯片多处理器内部的任务调度模块，任务调度控制模块就可以根据任务号流进行任务调度和分配。  4）智能脉宽调制（PWM）模块  本BCM芯片中计划嵌入两路智能脉宽调制（PWM）模块；通过设置寄存器内容，可调节占空比，脉冲周期。两路PWM输出具有独立和互补功能两种功能模式：当工作在独立模式时，两路PWM可分别自定义功能，独立输出；当工作在互补模式时，这时会自动插入死区时间，以防止同一线圈的上下连臂晶体管同时导通，从而导致处于导通状态的一个或两个场效应管被大电流击穿；当采取独立模式时，每路PWM作为直流电机的半桥驱动；用H桥电路对输出进行驱动时，这时候就采用互补模式。这时候根据设置，将以某路PWM为主，输出正好相反的波形。此外通过寄存器设置，就可启动捕获功能模式，捕获外部的脉冲通过PWM模块在输出。  图4是PWM模块系统功能框图。整个模块由两部分构成，一部分是PWM信号产生模块，另一部分是通道选择和死区时间生成模块。PWM信号生成模块主要由计数器，比较器，时钟分频组成。来自脉宽寄存器(OPW)和周期寄存器(OPT)的值不断地与16位计数器信号比较，当其中某一值和计数器的值相等的时候，做出相应的动作。图5的通道选择模块主要用于互补模式中，来选择以两路PWM信号在端口上形成互补的输出信号,其中含有死区时间生成模块，见图6。此模块主要用于在互补模式情况下，通过设置８位的死区时间寄存器来生成相应的死区时间。  5）CAN控制器  在定义CAN/LIN总线协议地基础上，运用多种外部接口以实现对包括CAN、LIN总线在内的多种总线信号的接口，同时实现了各种外部被控单元的信号的控制要求。采用本课题组的ADC软核实现了对输入电压信号的采样。在实现物理层技术的基础上，设计专用的多任务管理和执行平台，在此平台上，设计多种控制优化算法并集成为一个完善的软件系统，在实现了各个控制模块的算法的同时能够满足多任务处理的要求。图7是拟考虑的CAN总线控制器实现架构。  6）多源WDT  芯片中将设计一种具备多源的看门狗定时器（WDT），它是一种既能自动复位系统，又能通过一组状态位来告知系统工程师错误发生在哪里的WDT。  图8为多源看门狗定时器程序的结构图。其中T_1,WDT_2和WDT_3分别代表的是三个看门狗定时器，系统工程师在编系统程序的时候，把整个系统分为了六大模块，模块一，模块二和模块六是串行的，模块三，模块四和模块五是并行的。因为模块一和模块二内的调转指令和调用指令非常多，而且嵌套关系非常复杂，也就是说在这两个模块内很有可能产生程序指针走飞的情况，所以系统工程师可以在模块一和模块二之后分别放置了两个看门狗定时器。  7）片上调试OCD模块  图9是拟采用的片上调试OCD（On Chip Debug—OCD）模块结构，图中垂直虚线的右面是CPU核，左面是OCD模块。图15给出了片上调试模块OCD的内部电路结构，以及OCD模块与CPU之间的接口。按照OCD所能完成的片上调试功能，可以将OCD模块划分成4个主要的功能部分：调试复位、断点的设置和检测、单步运行、查看或者修改CPU内部状态等。另外，由于OCD模块需要与MCU外部进行数据交换，因此在OCD模块内部要集成一个负责串行通信的COMM子模块。  8）芯片ESD设计  BCM专用芯片静电保护（ESD）设计。考虑对工作在大电流区域的NMOS管的骤回现象和寄生效应进行研究，建立NMOS ESD保护器件的DC模型；该模型应包括基于BSIM3模型的MOS管、反映寄生效应的寄生NPN晶体管、衬底电阻和串联电阻等；对用于描述模型工作在大电流区域时状态的I-V特性计算公式进行验证，对模型所需晶体管参数进行提取，并在BCM专用芯片管脚输出设计中加以应用。  图10是一个NMOS管的横截面示意图。当正向ESD电压施加在漏极D时，漏-衬底形成的DB结反偏直至出现崩溃，雪崩现象发生并且产生大量空穴电子对。空穴电流ISUB 通过衬底流至地，并在寄生的衬底电阻RSUB上形成电压降。RSUB上的电压提高了衬底电阻的电位VR，当VR增加，衬底-源形成的BS结正向开启，形成了一个寄生的“漏-衬底-源” NPN型双极型晶体管，形成了一条电流泄放路径，漏极电压迅速降低，电压骤回现象发生。  通过对器件的骤回现象和寄生特性的分析，提出NMOS DC仿真模型的等效电路图（见图11）。模型主要由4部分组成：NMOS管，寄生NPN双极型晶体管，动态衬底电阻和漏极电阻。IDS 是NMOS管的漏源电流， RDRAIN 是器件工作在骤回区时的导通电阻， Igen 是由载流子构成的雪崩击穿电流，IC 是寄生双极型晶体管的集电极电流， RSUB 是动态衬底电阻。整个ESD保护器件可以用3个终端电流IDS, IC 和 ISUB以及两个电阻RDRAIN 和 RSUB来表示。  9）LDO模块设计  考虑设计一种片内集成的LDO变换器(Low Drop Linear Regulators，低压降线性变换器)。该LDO包括以下电路模块：带隙基准、误差放大器、温度保护电路、过流保护电路、功能控制模块等，见图12。设计的LDR能支持宽输入电压范围（3.3伏-60伏），并将其转换为平稳的输出电压（3.3伏），输出电压变化范围为±1.5%。同时还具有低噪声、更快的瞬态响应和很高的电源抑制比PSRR，良好的温度保护功能和过流保护功能，可以在-40℃~125℃范围内正常工作。当芯片温度超过150℃时，芯片将停止工作。模块最大工作电流为？mA，当超过600mA，模块将实现过流保护。拟采用先进半导体的BCD高压工艺。  
12bits高速ADC IP核技术攻关的关键技术/关键点？		1) 时钟抖动会影响信噪比  采样时钟的抖动是一个短期的、非积累性变量，表示数字信号的实际定时位置与其理想位置的时间偏差。时钟源产生的抖动会使ADC的内部电路错误地触发采样时间，结果造成模拟输入信号在幅度上的误采样，从而恶化ADC的信噪比。相同时种抖动情形下进入到ADC的信号频率越高，其性能恶化就越大，同一输入信号频率情形下，采样时钟抖动越大，则ADC信噪比性能恶化也越大。高速ADC中如何克服可能由时钟抖动对信噪比的影响是一个非常重要的问题。  2) 工艺上采样电容的失配  流水线结构(pipeline)的ADC很好地协调了面积与速度之间的矛盾。他具有相对低的功耗和芯片尺寸，同时可以实现较高的转换速率。但是在实现高分辨率的流水线ADC时，由器件失配等因素引起的误差(如比较器电压失调引起的阈值偏移，电容失配等)如果不消除，将对ADC的性能产生严重的影响。传统结构靠增加电容解决失配问题，但大电容会降低速度，增大芯片面积。如何解决电容失配问题也是设计中需要重点考虑的问题之一。  3) 开关线性度低会影响动态范围  采样线性度是ADC的一个非常重要的参数，对其性能有很大影响。如何取得较好的开关线形度性能是ADC设计中的一个难点。 
支持国密算法的移动存储控制SoC芯片研制及应用的关键技术/关键点？		 1.2.1 芯片SoC体系结构设计     本课题研制全新架构的低功耗高性能移动存储控制SoC芯片，芯片的系统结构如图2.1(图2.1 移动存储控制SoC芯片结构)所示。  创新的体系结构设计，确保性能高效, 支持大容量存储，实现更高速的信息处理和更高的安全性。      1.芯片内部集成了高性能低功耗32位微处理器，进行高速通信协议和闪存存储器控制，大大提升系统整体性能。      2.全硬件实现身份认证，数据内容保护，通过DMA方式实现数据高效安全传输。安全密钥在芯片内部不能被读出，所有的加解密运算都在芯片内部进行，从而实现最大程度的安全性。      3.内置Flash、SRAM、 ROM，便于开发大型工程。      4.配置灵活、高速性能的Flash控制器。具备对各种Flash器件的控制能力，逼近闪存读写极限，全硬件实现实时纠错。      5.芯片运行频率动态可调，实现芯片的最佳功耗性能。      1.2.2芯片相关接口IP核的开发      需要解决的主要关键技术包括：      1. 超大容量存储设计      根据应用的需要实现两种形式的大容量数据存储。第一种形式，芯片集成大容量存储器接口，支持达到32GB的外部存储器。第二种形式，将本芯片与大容量Nand Flash封装在单个芯片中，实现大容量存储的单芯片解决方案。      芯片内部配置多用途Flash控制器，具备对各种Flash器件的控制能力，实现对目前市场上的各种主要品牌以及不同容量的Flash进行控制，使智能移动存储产品可以按照具体业务的要求，配置所需要的存储容量。同时，芯片集成具有纠错功能的ECC编解码引擎，全硬件实时纠错大大提升闪存移动存储器的可靠性和稳定性。      2. 支持多通信协议设计  集成更加丰富的应用扩展接口，灵活支持各类应用领域。不仅支持传统的ISO7816接口，还同时支持USB2.0和SD等高速通信接口协议。芯片内部具有自动通信协议检测和切换功能，能够最大限度的满足在不同设备中的接口应用。      1.2.3 低功耗设计技术      研究多种低功耗设计技术并配合芯片高性能及小型化要求，实现低功率、小型化封装确保对移动及手持终端安全应用的支持。从系统结构级、RTL（寄存器传输）级、芯片电路级三层展开低功耗设计。在芯片的系统结构设计时，主要考虑的是如何来进行合理控制不同功耗的模块，使处理器的动态和静态功耗最低。芯片RTL级低功耗设计时，为了充分节省硅芯片资源，通过改变与动态功耗和漏电流功耗有关的因子来实现低功耗设计。采用门控时钟技术使开关活动状态达到最低，以最大程度的节省动态功耗。采用操作数隔离技术降低算数和逻辑运算模块的功耗。芯片电路级低功耗设计时，采用可变VDD电压技术来降低漏电功耗，根据不同工作状态选择不同的阈值电压,以节省功耗。      1.2.4 高安全性设计  将微处理器、密码运算部件、密钥管理部件和安全协议处理部件集成到单个芯片内，密钥的产生、存储和使用都在芯片内部，片上集成多种硬件安全模块，是多功能密码算法的集合，通过芯片整体安全性的设计，可以极大地提高移动存储产品的安全性。  RSA模块主要用于基于公共密钥加解密算法的各种应用，可以实现任意32~2048位的模乘和模幂运算。SM1模块支持通用和专用参数，密钥长度128/256比特可选，明文和密文长度均为128比特。SSF33模块支持密钥长度128比特，明文和密文长度均为128比特。HRNG模块是随机数发生器模块，内含可靠噪声振荡器，能产生高质量的真随机数。同时该存储控制SoC芯片独创安全防护模型体系。      具有如下安全性功能：      1.安全的存储器管理与访问保护，实时时钟和电源备份功能，同时具有告警、销毁、预防等安全处理功能。      2.实时环境监测保护系统（电压、频率、温度、紫外线），防探测、防解剖，具有极强的抗攻击能力。      3.内建安全特性有效避免SPA/DPA 攻击。  该课题所研制的移动存储控制SoC芯片将是一款真正意义上安全的芯片。      1.2.5 芯片产品化流程及测试开发平台      该芯片集成多种高速通信接口，高速密码运算单元及嵌入式存储单元，为保证芯片性能和控制面积，拟采用0.13um工艺流片，面向各类应用封装形式，开发CP及FT测试程序并建立完善的测试平台，为芯片的批量生产和规模化应用奠定基础。      1.2.6 应用开发平台建设      面向生产和应用，开发专用测试系统及应用平台，应用开发平台包括硬件开发平台和软件开发工具包。硬件开发平台包括一个硬件调试器以及一块开发板。软件开发工具包包括图形化界面的工程管理器、调试工具、集成快速指令集模拟器，使得用户可以在硬件实现以前，利用SDK完成一部分软件调试工作。该平台将移动存储控制SoC芯片的应用开发统一到一个通用的开发界面上，为芯片用户提供了一个友善、易用的开发平台，可以大大缩短产品上市时间。
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的关键技术/关键点？		
65nm 12bit高性能ADC电路技术研究的关键技术/关键点？		1.3.1 技术关键  1、消除采样保持的宽带高精度前端设计  本课题组研究不带采样保持器结构的采样前端，通过改变时序操作，使得第一级兼带着采样功能，输入信号端采用基于混合信号CMOS工艺的采样开关技术，采用并优化自主创新的采样开关结构。新技术可以较好地消除大尺寸采样开关中较严重的体效应及非线性结电容的影响，减小导通电阻并保持导通电阻的稳定，提高ADC采样前端的线性度。  2、低抖动时钟驱动电路  高性能ADC中，时钟抖动要求很高，低抖动时钟驱动电路是设计难点。对于12bit精度要求来说，要求时钟抖动很小, 而一般时钟链路的抖动较大。本课题组将研究并优化新的低抖动时钟电路，它主要由预放大器和时钟链两部分组成。可以获得非常低的时钟抖动。  3、低功耗运算放大器技术  对于模拟电路来说，电源电压下降势必会导致可以处理的信号摆幅下降和相关参数如增益、线性度等的下降。在低电压下如何提高运算放大器的性能，在保证性能的情况下如何降低功耗和减少面积将是新工艺下运算放大器设计中最具挑战性的问题。  4、高性能ADC的数字后台校准技术  工艺的匹配度决定了电容的匹配精度。原理上，流水线ADC精度只能达到10bit左右，很难实现12bit及以上的精度。本课题组研究了基于相关算法的自适应数字后台校准，用来校准由于电容失配和运算放大器增益所引起的精度误差。可以使精度提高到12bit以上。  5、高性能ADC测试技术  对于高性能ADC，可以采用差分输入的纯正弦波得到谐波失真极低的输入和抖动很小的时钟，从而降低它们对ADC性能的影响。但高速输出数字信号在引出芯片时会发生一定的延时失配导致逻辑分析仪采样困难。  对这一难点本课题组考虑一些可测性设计，将数字输出暂存在片上存储器中，对所有样本采样变换后，再读出数据，进行快速傅立叶变换（FFT） 的信噪比分析。或者加宽数据宽度，以降低输出数据率。由此，提高测试的准确性，便于有效的电路测试分析。  
65nm 12bit高性能ADC IP核产业化技术攻关的关键技术/关键点？		 1、消除采样保持的宽带高精度前端设计  本课题组研究不带采样保持器结构的采样前端，通过改变时序操作，使得第一级兼带着采样功能，输入信号端采用基于混合信号CMOS工艺的采样开关技术，采用并优化自主创新的采样开关结构。新技术可以较好地消除大尺寸采样开关中较严重的体效应及非线性结电容的影响，减小导通电阻并保持导通电阻的稳定，提高ADC采样前端的线性度。  2、低抖动时钟驱动电路  高性能ADC中，时钟抖动要求很高，低抖动时钟驱动电路是设计难点。对于12bit精度要求来说，要求时钟抖动很小, 而一般时钟链路的抖动较大。本课题组将研究并优化新的低抖动时钟电路，它主要由预放大器和时钟链两部分组成。可以获得非常低的时钟抖动。  3、低功耗运算放大器技术  对于模拟电路来说，电源电压下降势必会导致可以处理的信号摆幅下降和相关参数如增益、线性度等的下降。在低电压下如何提高运算放大器的性能，在保证性能的情况下如何降低功耗和减少面积将是新工艺下运算放大器设计中最具挑战性的问题。  4、高性能ADC的数字后台校准技术  工艺的匹配度决定了电容的匹配精度。原理上，流水线ADC精度只能达到10bit左右，很难实现12bit及以上的精度。本课题组研究了基于相关算法的自适应数字后台校准，用来校准由于电容失配和运算放大器增益所引起的精度误差。可以使精度提高到12bit以上。  5、高性能ADC测试技术  对于高性能ADC，可以采用差分输入的纯正弦波得到谐波失真极低的输入和抖动很小的时钟，从而降低它们对ADC性能的影响。但高速输出数字信号在引出芯片时会发生一定的延时失配导致逻辑分析仪采样困难。  对这一难点本课题组考虑一些可测性设计，将数字输出暂存在片上存储器中，对所有样本采样变换后，再读出数据，进行快速傅立叶变换（FFT） 的信噪比分析。或者加宽数据宽度，以降低输出数据率。由此，提高测试的准确性，便于有效的电路测试分析。
CMMB移动电视单芯片SoC接收系统解决方案的关键技术/关键点？		 1. 调谐器芯片的功耗优化。在系统架构、电路实现、版图实现等多方面进行功耗的优化。通过降低低噪声放大器、混频器、基带滤波器、压控振荡器等模块的功耗，将功耗压缩至约100mW。  2. CMMB解调算法的优化。通过创新的时频结合信道估计算法，与传统的频域二维维纳滤波方法相比，信道估计的准确度大大提高。从而使得本方案的接收性能明显优于竞争对手方案。  3. 调谐器的数字补偿算法。  
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的关键技术/关键点？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的关键技术/关键点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的关键技术/关键点？		
65nm 12bit高性能ADC IP核产业化研究的关键技术/关键点？		
万兆(10G)以太网无源光网络接入控制芯片的关键技术/关键点？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的关键技术/关键点？		
高性能模数数模转换器测试技术研究的关键技术/关键点？		1）测试中的海量数据处理      高性能模数/数模转换芯片的测试中，测试数据非常庞大，以16bits为例，有216阶输出，每阶采样8个点，采样5个周期，采样一次的数据量就为216×8×5＝2621440个点，全部点要进行频域的转换和频谱的运算，由于测试不同的参数和项目还需要多次采样，这样整个测试过程中的数据量非常庞大，即使使用专门的DSP处理，处理时间也很长，在实际测试中成本很高，为了解决这一问题，同时不降低采样的数量，项目将研究开发将DSP运算处理与测试过程同步进行、数据后台处理测试技术，这样可以大大降低测试时间，提高测试效率。  2）数字信号和模拟信号的串扰及噪声处理      数字信号的高速跳变会产生很高的谐波，影响模拟信号的传递和测量，同时噪声会干扰有效信号的正确测量，在测试硬件板的设计上采用分割的布线方式，将板上的数字电路区域和模拟电路区域进行地平面分割，数字电路中的频率一般很高，他们本身的信号会和地平面形成回流，如果数字电路的地和模拟电路的地混合在一起，那么这个回流就会在数字和模拟电路中相互串扰，而数字电路区域和模拟电路区域地平面分割就是让数字电路与模拟电路只能在各自的内部形成一个回流，它们之间采用零欧电阻或是磁珠连接起来，形成共地连接。在实际的测试硬件线路设计中，数字电路和模拟电路的走线分别在不同的信号层，之间用地层隔离。  3）高效率线性误差测试      在线性误差的测试中，如何快速而又准确的得到实际测试曲线是至关重要的，它直接影响线性误差的测量效率和准确性。传统的方法是采用最佳拟合曲线和端点法，前者准确度高而效率低，后者速度快而误差大，如何高效而又准确的进行线性误差的测试是急需解决的问题。  4）测试补偿和校准      在高性能模数数模转换器测试中，模拟部分的分辨率精度达uV级，在这样的要求下，整个测试硬件回路的接触状况和阻抗匹配非常重要，包括接口板、连接线、探针、负载板等各个部件，即使有了良好的测试线路硬件设计，电路的每一路输入和输出也不可能做到完全一致，导致测试得到的数据结果有差异，需要开发可以在测试过程中自动进行的校准技术，用一个标准源来对测试输入激励模块和输出采样模块进行校准，确保测试回路中的每个节点都满足测试要求，同时也保证了在生产测试中更换测试回路部件后测试数据结果的稳定性。  5）降低高速数字信号的抖动      在高性能模数数模转换器测试中，转换器的采样精度直接影响测试的准确性，采样精度受采样信号的控制，在理想情况下，一个频率固定的完美的脉冲信号的持续时间是固定的，每半个周期有一个跳变；但不幸的是，这种信号并不存在。信号周期的长度总会有一定变化，从而导致下一个沿的到来时间不确定。这种不确定就是抖动，抖动的存在，会影响转换器的采样和同步，造成测试得到的数据不稳定，甚至得到错误的数据。降低高速信号的抖动成为高性能模数数模转换器必须解决的关键问题之一。    
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的关键技术/关键点？		
手机移动支付核心SoC芯片的关键技术/关键点？		1) 全新的SWP(Single Wire Protocol) IP设计实现:以支持最新的NFC(Near Field Communication)移动支付架构；  2) 基于32位CPU平台的多接口（7816、SWP、SPI、GPIO）芯片架构技术  3) 芯片低功耗设计：增加了新的接口(SWP,SPI)和非对称算法加速模块(RSA/ECC)后，整个芯片的功耗（Dynamic/standby/stop clock）要满足GSM11.17，采用Gating Clock等设计技术；  4) 高安全设计：  -采用32位ARM高端智能卡专用CPU： SC100,以满足移动支付安全和高速的要求；  -非对称加密算法加速模块：RSA/ECC以支持支付安全，使应用能满足QuickPBOC的要求；  -温度检测、电压检测、频率检测（TD/VD/FD，Temperature/ Voltage/Frequency Detection）；  -内部数据/地址总线扰码设计；  -MPU(Memory Protection Unit)；  -更多安全考虑的Boot Loader设计（权限分级，认证体系）；  -硬件协处理器设计中采取了多重抗攻击措施抵御时间攻击、简单功耗分析（SPA）和差异功耗分析（DPA）。  5) 芯片在NFC系统匮电模式下应用的支持(低功耗设计和芯片架构设计支持)；  6) 运支持中断查询、中断嵌套、中断优先级可配的中断控制IP，确保中断响应时间最短；  7) 传统的SIM 卡封装技术无法满足要求,通过SIP 封装，主控芯片、非接射频芯片以及系统所需的其它构成元件井井有条地被封装在传统SIM 卡大小的空间里，物理形式上能完全兼容了传统SIM 卡。  8) 复杂的软件系统支持：非接移动支付 卡的接口性能和存储能力相比较传统SIM卡都显著增加。除了7816 协议栈，新增了各种高速接口的协议处理和控制(如：SWP, Mass Storage)，Flash 器件的控制，应用中的加解密控制，文件系统管理，多媒体数据处理等,要求丰富的底层协议栈支持：7816通讯协议栈，SWP协议栈，Mass Storage协议栈等；这些系统软件结构和功能提出了新的挑战。多接口、多协议并行工作也要求系统能够处理多任务调度和资源分配。传统的片上操作系统（COS）已经不能满足上述要求，实时操作系统成为必然的选择。而我们提供的丰富底层协议栈为客户的开发节省了时间，能加速Design IN，为客户创造价值。  
千兆赫兹低功耗运算放大器芯片的关键技术/关键点？		1）.已经完成的关键技术：  本项目将采用0.18微米硅基BICOMOS工艺（锗化硅SiGe），目前已完成了具有短路保护的CLASS AB输出电路设计、低阻抗双源跟随电平驱动电路的设计、三路密勒电容补偿电路的设计、源和漏并联触点连接的版图设计等核心技术的开发。为千兆赫兹运算放大器的设计奠定了基础。  芯片分为3个功能模块：放大模块、反馈模块、偏置模块。  项目核心技术将申请2项发明和2项实用新型专利。  2）.还需完善的关键技术：  为了使该项目产品进一步适应市场需求，满足不断变化的用户需要，继续完善、开发、扩展产品功能，提升产品技术含量，还需完善以下技术：  性能方面：在电路设计、结构、功能、性能等方面的仿真都满足了要求，主要是在实际流片结果测试后还要对整个线路进行评估和改进。本项目研究的是千兆赫兹低功耗运算放大器，采用电流反馈模式，从而驱动大负载。目标是可以实现闭环带宽超过一千兆频率，主要应用于视频和数据通信领域的前端信号的前置采样和放大。本项目将采用0.18微米硅基BICOMOS工艺（锗化硅SiGe），目前已完成了具有短路保护的CLASS AB输出电路设计、低阻抗双源跟随电平驱动电路的设计、三路密勒电容补偿电路的设计、源和漏并联触点连接的版图设计等核心技术的开发。为千兆赫兹运算放大器的设计奠定了基础。芯片分为3个功能模块：放大模块、反馈模块、偏置模块。项目核心技术将申请2项发明和2项实用新型专利。  
用于汽车电子燃油喷射系统的高精度运算放大器的关键技术/关键点？		
用于高端服务器内存模组的寄存器缓冲芯片的关键技术/关键点？		1.高速DDR3的物理层（PHY）/链路层接口设计，  1) SSTL IO:带有预加重（pre-emphasis）功能的SSTL IO驱动器，SSTL 1.5V 是DDR3的标准IO规范。预加重功能使得命令、地址、数据线在信号频谱上更加符合信道的频率特性，从而达到更好的信号完整性。澜起科技在DDR2高级缓冲器产品中已经开发了带有预加重（pre-emphasis）功能的SSTL 1.8V IO DDR2驱动器，其中的主要部分已经形成IP，可以在新项目中重用。  2) ODT (On-Die-Termination)：ODT是控制器内建的终结电阻器。不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率。控制器内建的终结电阻器可以根据内存模组动态选择合适的终结电阻，这样可以保证最佳的信号完整性。这部分基本上是IP重用，同时会考虑低功耗的交流阻抗技术。  3) OCD（Off-Chip Driver）：也就是所谓的离线驱动调整，通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等来提高信号品质，通过减/增加DQ-DQS的倾斜来提高信号的完整性。  2. 通过DDR3通道可配置的寄存器写/读（自有专利技术）      单芯片存储控制器缓冲器内建多个可配置寄存器，他们可以通过CS0#，CS1# 同时有效来访问，正常的工作模式只会有一个片选信号有效。通过这些内建寄存器可以对DDR3的物理接口以及逻辑时序进行有针对性的调整和优化。CPU可以通过这个编程接口来实现主存控制接口的局部优化，从而提升性能和可靠性。  3. 高性能锁相环和低抖动时钟分配技术      高性能锁相环为时钟分配/缓冲器提供低抖动的时钟源。同时，配合多相位的延迟锁相环（DLL）为单芯片内部逻辑提供所需相位偏移的多路时钟。该锁相环能够跟随低频的时钟扩谱调制（Spread spectrum）, 时钟扩谱调制可以减少系统的电磁辐射，保证系统的电磁兼容性  4. 高速低延迟混合信号逻辑电路设计技术      为了达到高速低延迟，这部分逻辑电路将采用完全定制的原理图和人工布局绕线的方法来实现。同时，为了保证时序的正确性还将采用自建的专用设计流程来进行电路设计。在时钟相位的使用上，采用自校准技术，使得时钟相位与逻辑延迟匹配，达到逻辑电路的低延迟。同时由于采用反馈校准使得输入输出延迟对温度，电压变化不敏感。  5. 带误码检测的内存保护技术      为了保证内存操作的可靠性，缓冲器可以对接收到的命令控制信号进行奇偶校验，并向CPU报告校验错误，使得CPU/系统可以对出错的内存控制命令进行重发等融错纠错措施，从而提高系统的可靠性。  
TD-LTE终端射频功率放大器芯片研究的关键技术/关键点？		本课题根据前面的研究内容，拟解决如下几项关键技术问题。      1)TD-LTE 手机端射频功率放大器高峰谷比率下的线性化技术  LTE的手机端上传调制为QPSK/16 QAM，与WCDMA的Rel99，HSDPA，HSUPA和HSPA技术相比，更复杂的调制技术将使射频功率放大器具有更高的峰谷比率，在同样的饱和功率下，更高峰谷比率的功率放大器必须回退更多的功率来满足系统对于线性度的指标。回退更多的功率将使得手机的功率放大器工作效率降低，这样对手机的整机功耗提出严峻的挑战。本课题首要的解决的技术关键是在高峰谷比率的条件下，优化功率放大器的线性度。      2)功率放大器模块内部的动态功率监测技术      TD-LTE的技术采用CDMA的技术，要求基站收到的手机端发射功率始终保持在一定的功率精度以内，这样对于手机端功率放大器的功率控制提出了很高的要求。通常在TD-SCDMA的手机射频前端都会集成耦合器，监控手机输出功率。本课题拟在射频功率放大器内部集成高方向性的耦合器，提高射频功率模块集成度。      3)TD-LTE 手机端功率放大器模块封装技术      功率放大器的封装一直是难以解决的技术难点，功率放大器存在功耗高，散热难。同时射频器件对封装也具有很高的敏感性，通常的封装技术都会对射频的性能指标都具有较大的影响。本课题拟解决的技术关键之一采用电磁场仿真技术，在仿真阶段就评估封装对射频功率放大器的影响，在设计阶段留有足够的余量。同时在封装阶段，比较各种不同的封装技术，选用最适合手机射频功率放大器的封装，将封装对芯片的性能降低到最小。  
高频微波、毫米波宽带放大器的关键技术/关键点？		（1）工艺模型和器件选取 - 根据砷化镓工艺线提供的工艺能力以及相关的器件模型，选取适当的有源器件和无源器件。其中对有源器件晶体管，主要是根据放大器的输出功率，确定其合适的栅极叉指数目，宽度等参数。    （2）线路设计 – 根据放大器的功率和增益要求，设计电路的拓扑结构，如采用3级放大，并确定每级晶体管数目，以及匹配电路的选择。为实现最大的功率输出，所采用的器件指标需接近工艺极限水平。    （3）仿真 – 在线路设计图的基础上，按照功率放大器的设计要求，如工作频率、频宽、输出功率、稳定性、效率等，利用砷化镓工艺线提供的器件参数，在高频设计软件（MDS，ADS）等系统利用EDA工具进行线路仿真，并确定相应匹配线路的具体元件值。    （4）版图设计 – 按照模拟设计的线路图，结合砷化镓工艺生产线提供的设计手册，做版图设计。    （5）后仿真和线路优化 – 在版图基础上，对线路中的微波传输线做电磁场精确仿真。并代入线路仿真，进一步优化设计和匹配线路参数。并且，考虑成品率、可靠性等因素，做最终设计优化和版图制备。    （6）流片加工 – 把按照设计规则做的线路版图交给国外合作方的砷化镓工艺生产线，进行流片。    （7）芯片测试 – 测试芯片性能，测试工具包括信号发生源，频谱仪，网络分析仪等。如测试结果和设计目标吻合，进入下一步；如测试结果和设计目标不吻合，返回第1步，通过匹配和补偿电路再次优化。    （8）封装和测试：芯片封装后（或者直接贴装）在微波模块上测试。         1）项目的硬件结构：     高频收发模块微波集成电路芯片和在载体封装后的结构如下图6所示。芯片的加工是在砷化镓衬底材料上，通过光刻，离子注入，外延材料生长，刻蚀，金属化等工艺步骤，在一个芯片上，集成了晶体管，电阻，电容，电感等器件而形成。    a）项目前期所开发功率放大器（局部）和载体上焊盘、电容等如图6所示           图6宽带微波单片集成电路放大器芯片和在载体封装后的结构图         b）封装后的芯片如图7所示          图7 封装后的芯片照片         c）芯片的测试，以及和仿真结果的比较    在芯片流片加工后，测试芯片的性能，并和仿真结果比较。如果发生偏差，在排除模型的精确度误差之外，进一步优化设计。最终实现芯片性能指标。         2）项目的软件结构：    a）集成电路芯片线路图：本项目所设计的放大器集成电路芯片线路示意图（局部单元）如下图8所示。芯片线路的组成是把晶体管，电感，电容，电阻等器件，通过微波传输线结合在一起。通常采用多级放大的结构，在保证有足够的功率输出的情况下，同时实现较大增益。线路示意图通过微波集成电路仿真软件（ADS）模拟仿真，调节各匹配元件包括传输线的参数值，以达到设计的性能指标。           图8仿真用线路示意图         b）线路仿真：通过微波集成电路仿真软件的模拟仿真，在选择合适的器件种类、器件参数、和线路拓扑的基础上，对所设计线路进行匹配。本项目30GHz的放大器的仿真结果（优化后），显示增益超过20dB, 输出功率大于30dBm。           图9仿真结果示意图         c）线路的版图：在线路示意图的基础上，根据工艺线的版图布局布线规则，实现线路版图。通过设计规则检查后，工艺生产线将根据所制备的线路版图，进行制版和流片加工。    项目前期开发的毫米波放大器芯片，已经完成了流片和测试，并取得比较理想的测试结果。其中 30GHz 波段（30-40GHz）的放大器芯片已经完成设计和流片加工，测试的结果显示芯片的增益在 35GHz 达到了 13dB （如下图10所示），相应的输出功率约 25dBm ，接近本项目的指标。目前已经完成的优化设计，38GHz 的功率输出超过 30dBm(图10-2) 。            图 10-1 30GHz毫米波放大器芯片局部照片（左）与测试结果（右）       图 10-2  30GHz毫米波放大器优化仿真结果         3）射频模型自主开发    为实现所开发芯片的高精度仿真设计，本项目前期所开发的无源器件如电感模型，以及有源晶体管的噪声模型，将可以为设计提供部分模型支持。    项目的技术路线下图11所示：             图11 项目技术路线图         本项目产品将应用的宽带无线通信系统：宽带微波视频无线通讯系统。            图12 宽带无线视频图象传输系统正在进行数字图象的传输实验         部分（12种）前期开发芯片销售产品的型号清单见表3：           表3       
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的关键技术/关键点？		众核处理器的研究工作是一个庞大的课题，
基于先进时空域去噪算法的视频图像处理器开发的关键技术/关键点？		
60GHz超高速通信T/R芯片技术研究的关键技术/关键点？		(1) 60GHz射频芯片电磁场仿真协同设计方法      60GHz波段的射频芯片耦合效应十分严重，在60GHz频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作。所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。因而电磁去耦技术十分重要，采取有效的场分析技术，研究直流与交流工作模式下，减少电磁耦合的方法，提高芯片工作的可靠性和满足低噪声、低功耗的工作模式。尤其是多种功能芯片集成后多功能芯片中电磁串扰、端口最佳匹配、耦合模式等，需要认真研究。      (2) 60GHz射频前端多功能芯片组的优化设计      60GHz频带芯片设计是本项目最重要的技术难点，60GHz已经是目前商用工艺建模的最高频率。本课题需要将通用模型与实际测试模型进行设计模型再重构，才能有效的完成60 GHz 射频芯片设计。      a) 解决60GHz接收芯片的接收灵敏度难题      芯片的工作频率越高其噪声也就越差，而信号增益却急剧降低，为达到一定的接收灵敏度，就要尽可能的减小低噪声放大器的噪声系数，同时在毫米波频率下有效的控制芯片乃至整个接收机的噪声特性，是很关键的技术难题。在接收多功能芯片设计中将线性工作模式(LNA)与非线性工作模式（Mixer, Multiple）的子芯片设计在同一块芯片上，这其中会存在很多要解决的难题。       b) 解决发射芯片功率泄露难题      在发射多功能芯片中是中功率电路芯片（MPA）与上变频器芯片之间会存在隔离度不够产生功率泄漏而无法正常工作的难题。      c) 60GHz频带芯片设计解决电磁耦合问题      在这个频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作，所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。  
60GHz超高速通信系统射频前端频率综合器电路研究的关键技术/关键点？		工作于15 GHz的CMOS VCO优化设计：根据60GHz超高速通信系统射频前端中频率综合器的设计方案，需要设计工作在15 GHz的VCO，微波－毫米波频段的CMOS VCO设计极具挑战性，目前国内还未有报道。这是本课题所要解决的技术难点之一。  
数字电视家庭多媒体中心的高清主芯片和整体解决方案的关键技术/关键点？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的关键技术/关键点？		（1）操作系统的移植和优化      操作系统技术一直是应用处理器的关键技术，并且是整个解决方案的核心。对于嵌入式处理器的应用平台的研发，其操作系统的支持度直接决定了设计应用的普及性和推广性。针对移动通信终端设备的应用特点，本项目将支持目前主流的UBUNTU Linux操作系统，该方案中涉及的主要操作系统技术难点如下：      1）操作系统裁剪技术；      2）操作系统移植技术；      3）操作系统优化技术；      4）操作系统的稳定性评估。     （2）板级支持包的开发      由于本芯片集成了全格式多媒体处理器、多格式存储设备、各种外设接口等功能强大而又复杂的硬件模块，所以开发高效的硬件驱动程序成为能否有效利用这些硬件资源强大功能的首要条件，也是决定整个系统应用最终实现效果的重要保证。硬件驱动的集成与优化尤以以下为技术难点：      1）获得设备的极限性能；      2）复杂硬件设备间的同步与异步配合；      3）驱动的稳定性及兼容性测试。     （3）中间件的开发      中间件是方案设计中实现设备无关性的核心模块，同时也是决定方案整体性能的关键模块。中间件是架起盈方平台和具体应用之间最直接的桥梁。在移动互联网终端设备中，尤以多媒体框架中间件、图形引擎库中间件为重，他们直接决定着移动互联网终端设备的核心应用，多媒体播放器及UI的用户体验，主要包括。      1）多媒体框架的设计与优化；      2）图形引擎库的设计与优化；      3）Flashplayer与Firefox浏览器里用到的核心图形库的设计与优化。     （4） GUI设计      对于便携式消费类电子产品，漂亮的外观和友好的用户界面是非常重要的。     （5）软件恢复和升级      允许用户在系统崩溃的时候可以恢复软件，也允许用户自行升级软件，获得最新的版本。
高速高精度模数转换器（ADC）性能测试技术研发的关键技术/关键点？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的关键技术/关键点？		 在宏力标准CMOS工艺平台上开发出生产硅电光调制器的大批量制造工艺流程，需要对超大规模集成电路工艺进行综合考虑。传统的电器件制造工艺通常分为两部分，前端晶体管制造包括高温步骤（温度高于450度和900度对制备栅氧化层和注入扩散都很正常），并且要求一个非常清洁的环境（没有金属等杂质颗粒），例如外延层生长，热氧化等。由于温度限制和较高的杂质浓度，后端所包括的工艺步骤不能在前端之前进行的，主要包括金属互联，wafer/die层次的检查/测试（温度低于450度）。对于加入的光工艺来说也需要进行相似的分类，前端和后端部分。明显的，任何高温步骤，如氧化、杂质激活等，必须放置在前端工艺中。即使如此，由于加工光器件所新增加的这样一个步骤也可能使先前注入的杂质造成扩散，从而导致晶体管性能降低，而如果交换工艺步骤的顺序，则可能使光器件性能降低。此外晶片的表面平整度对工艺流程也有很大影响。现代光刻对晶片的表面平整度往往有很高要求，而光电集成电路的潜在应用通常需要一个高速电路，只有较先进的CMOS制程才能满足其速度要求，这提高了对光刻的要求。因此需要经常使用CMP技术提高晶片的表面平整程度，需要在工艺步骤中合理安排CMP。但由于CMP在短距离的平整度同器件的密度有很大关系，因此电工艺的掩膜通常包括一些伪器件以减小密度在几个微米量级范围内的波动。这样的方法对光掩膜版设计来说比较困难，因为它们往往需要大的掩膜区或者曝光区，因此对CMP在局部区域内的平坦能力有较高的要求。在工艺开发过程中可能遇到的技术关键如下：  1.4.3.1）低损耗小尺寸硅光波导的制造：      光波导是由光的透明介质(如石英玻璃)构成的传输光频电磁波的导行结构。它利用当光从高折射率介质入射进入低折射率介质时，在介质界面处发生全反射，从而将光波局限在波导及其周围有限区域内传播，从而实现长距离无辐射的传输。  当波行进遇到不同介质的接口时，会有部份的波反射，其余的波则可能进入新介质，如图7所示。而入射角与折射角遵循以下关系：入射角的正弦跟折射角的正弦，与两种介质的折射率成反比。如果用n1和n2来表示这两种介质的折射率，就有   Sin(Theta1)*n1 = Sin(Theta2)*n2。      当光从折射率大的介质入射到两种介质的界面，进入折射率小的介质的时候，折射角 会大于入射角 。入射角 继续增大时， 也继续增大。当 增大到90度的时候达到极限，无法继续增大。如下图8所示，将此时的入射角定义为临界角。当入射角大于临界角的时候，光线将无法透射，而被完全反射回到原来的介质中。全反射现象就会发生。      在SOI晶片上加工的光波导器件，正是利用了这种全反射现象。以下为SOI晶片的示意图。硅的折射率为3.5，二氧化硅的折射率为1.5，具有很高的折射率对比。如果在硅的顶部覆盖一层二氧化硅薄膜，则这种二氧化硅-硅-二氧化硅结构是一种很好的光波导结构。而这种光波导薄膜结构的临界入射角约为40度。当光从硅中入射到硅-二氧化硅表面，并且入射角度大于临界入射角的时候，光在硅-二氧化硅表面被反复全反射，光就被限制在硅的薄层中。如下图9所示。      而在CMOS集成电路工艺平台上，可以很容易的定义出亚微米尺寸的硅线条。这些硅线条就可以作为光波导，使用于光电-集成电路器件。常用的SOI晶片上硅光波导如下图10所示：      光波导的宽度和形状，可以根据光波导器件的性能需要，在EDA设计软件定义，然后制作在光刻板上，通过CMOS集成电路工艺光刻机，制作于SOI晶片。如下图11所示：      光波导不仅是芯片中光的传输结构，也是许多硅光子器件的重要组成部分。实现低损耗小尺寸的硅基光波导是硅光电调制器的关键。光波导的传输损耗主要包括波导层材料的吸收损耗，衬底的泄露损耗，和光发生在波导界面的散射损耗。通信波长范围（1270-1625nm）内的光在硅中的吸收损耗很低。而且SOI晶片利用埋层二氧化硅作为波导底部的覆层，具有很高的折射率对比（Si的折射率为3.5，二氧化硅的折射率为1.5），从而增加了波导对光场的限制，最终减小了器件尺寸，并降低了光在波导中传输时的辐射损失。然而实验显示，当芯层-覆层界面十分粗糙时，会导致波导中的光场产生很大的散射损耗。为获得低损耗的硅波导，不仅需要减小波导的辐射损耗和材料吸收损耗，还需要减小芯层-覆层界面的粗糙程度，从而减小光在芯层-覆层界面产生的散射损耗。模型显示，当波导尺寸为1-2um时，应当实现平均粗糙程度小于3nm从而获得合理的散射损耗。高质量制备的SOI材料可以实现平直的埋氧化层界面，因此 在埋氧化层界面的散射损耗很小。同时工艺中制备的SOI光波导的上界面的粗糙程度也可以达到很小的程度（对波导顶部，可以通过沉积二氧化硅保护波导表面的方法防止在后面的工艺步骤中损坏表面），其粗糙度引起的散射损耗也很低。SOI波导侧壁的界面粗糙引起的散射损耗是光波导主要的损耗来源，而波导侧壁的粗糙程度主要由刻蚀工艺决定,光刻胶侧壁的条纹在刻蚀过程中被带到底部的Si层。为了减小光波导的散射损耗，必须合理选择波导的刻蚀程式，控制刻蚀气流流速，或者采用新的刻蚀方法，如氧化刻蚀方法，先对硅进行热氧化然后再将其腐蚀去除，从而尽可能减小因波导侧壁及顶部粗糙带来的散射损耗。图12显示出光阻侧壁的粗糙表面和蚀刻后光波导侧壁的粗糙表面情况。      此外，在加工脊形（rib）波导时，由于在刻蚀过程中可能无法采用终点或者端面监测的方法进行控制，需要对刻蚀程式中的参数进行合理调整，控制刻蚀速率和刻蚀时间，以获得合适尺寸的脊形波导，防止因为过多地过刻蚀（overetch）造成硅损失（silicon loss）影响器件性能。同时还需要保证wafer-to-wafer以及lot-to-lot刻蚀具有较高的均匀性和可复制性，避免器件性能发生大的波动。      光电集成电路的光损耗由片上损耗和插入损耗两部分组成。为了减小光波导器件的插入损耗，一般采用光斑转换器将外部光纤信号集中起来，减小发散，以提高耦合效率，减小插入损耗。由于光斑耦合器的尺寸较小，对光照和刻蚀的工艺精准度要求较高，可能需要对刻蚀程式中的参数进行合理调整，以获得所需要的形状和尺寸。      1.4.3.2）硅高速电光调制器的制作：      电光调制器用于将高速的电信号转变为光信号，是实现光互连的重要组成部分。由于硅为中心对称反演结构，不具有普克尔斯（Pockels）线性电光效应，而由Franz-Keldysh效应和Kerr效应导致的折射率变化也很小，因此在硅上很难实现高速电光功率调制。直到最近，基于自由载流子等离子色散效应（free carrier plasma dispersion effect）的硅高速电光调制器（超过Ghz）才被制造出来。当掺杂或者注入导致硅中的自由载流子浓度发生变化时，硅的吸收系数及反射率会随硅中载流子（包括自由电子和自由空穴）浓度的变化而变化，这种效应被称作自由载流子等离子色散效应。基于这种效应，在光波导中嵌入p-i-n二极管或金属-氧化物-半导体（MOS）晶体管，通过外加电压实现载流子注入、反型或者积累，改变波导中自由载流子的数量，从而对波导的有效折射率和有效吸收系数进行调制。      硅电光调制器主要有两种形式，一种利用自由载流子等离子体色散效应对硅光吸收损耗的调制来实现。通过在硅光波导上嵌入p-i-n二极管、MOS晶体管，硅光波导的本证损耗很低，光在波导中传播时几乎不发生损耗，施加一定的外部电压，向光波导中注入大量的载流子，使光波导的吸收损耗增加，经过一定的传输长度之后，光功率几乎被吸收到很低的水平；通过施加外部电压对硅波导中的载流子数量进行调制，从而对波导的吸收系数进行调制，最终实现对光信号强度的调制。这种方法为实现较高的消光比往往需要较长的硅波导和较高的注入载流子浓度以实现对光功率的完全吸收。另一种利用自由载流子对硅光波导折射率的调制来实现。通过改变光波导的折射率来改变光传输的光程和相位。一般采用马赫曾德干涉仪（MZI）的形式。由于硅的折射率比较大， 约为3.5，光在硅中传输的波长变短，光在硅波导中传播距离L相位也相应改变。通过改变折射率可以改变光在波导中传输的相位。在MZI干涉仪中，首先利用分波器将入射的光功率等分为两份，分别经过两臂的硅波导进行传输。MZI的相移元件为嵌入在两臂硅波导中的p-i-n二极管或金属-氧化物-半导体（MOS）晶体管。通过外加电压在p-i-n二极管的p区和n区，在波导中央产生载流子的注入或耗尽，对于MOS晶体管，通过栅外加电压在波导中产生载流子的积累和耗尽。当波导中自由载流子的浓度发生变化时，波导的折射率也随之发生变化，因此通过干涉仪两臂的光产生相位差。当通过干涉仪两臂的光相位差达到180度时，在合波器处两束光发生干涉相消，而当通过干涉仪两臂的光相位察为360度时，在合波器处两束光干涉相长。最终实现电信号对光功率的调制。      调制器的相移效率由p-i-n管的杂质分布所决定。当外部施加电压V比较小时，p-i-n注入脊形光波导的载流子浓度比较低，导致折射率变化比较小，因此需要较长的光波导长度 来达到180度的相位差；相反，当外部施加电压V比较大时，注入脊形波导的载流子浓度比较高因此折射率变化比较大，只需要较短的光波导长度 就可以达到180度相位差。因此p-i-n管的杂质分布对调制器的相移效率很大的影响。为减小器件尺寸，可以通过提高外加电压，增加注入载流子的浓度，但会使器件功耗增加；减小电压则可能使调制器器件尺寸太大。因此需要提高调制器的相移效率使器件的尺寸和功耗达到理想水平。提高p-i-n管的掺杂水平可以提高调制器的相移效率，但由于载流子的吸收效应，会使芯片的损耗增加。同时当对两臂传输光的相位进行调制时，由于注入载流子数量不同导致两臂传输波导的吸收系数不同，造成两臂光的强度也不再相等，在合波器处两束光可能无法完全干涉消除，从而影响调制器的消光比。只有通过优化载流子的掺杂，以及MZI分支器设计，我们才能进一步改进调制器的性能，并在损耗、带宽、相移效率之间进行折衷。图14是一种调制器的截面图。      1.4.3.3）热预算：由于温度升高以后载流子在硅中的迁移率升高，当温度较高且高温处理的时间比较长时注入的载流子将发生漂移，使杂质在硅中的掺杂分布发生改变，从而影响调制器的相移效率、带宽，对电器件的性能也有较大影响，甚至可能失效。因此需要对掺杂之后的高温处理过程进行严格控制。在调制器掺杂之后的热处理主要包括在接触孔区域形成salicide，以及接触孔内形成glue RTA。必须对工艺流程进行适当调整，降低热处理的温度或者减小高温时间，使得载流子的漂移不会显著影响光调制器和电器件的性能，并保证接触孔区域的接触电阻维持在较低的水平，以避免因寄生电阻导致调制器带宽衰减。      1.4.3.4）层间介质沉积（ILD）：      随着半导体器件尺寸的降低，在各个薄膜层之间均匀无孔的填充绝缘介质以提供充分有效的隔离保护也越来越难。传统的等离子加强化学气相沉积（PECVD）在填充小于0.8微米的孔隙时可能会发生夹断和空洞。为了解决这个问题，淀积-刻蚀-淀积工艺被用在填充0.5微米至0.8微米大小的孔隙。也就是在初始完成部分填孔，尚未发生夹断时紧跟着进行刻蚀工艺以重新打开间隙入口，之后再次淀积以完成对整个间隙的填充如图。显而易见，为了填充更小的空隙，越来越多的工艺循环需要执行，在不断降低产量的同时也显著增加了芯片的成本。而且由于工艺本身的局限性，即便采用循环工艺，PECVD对于小于0.5微米的空隙还是无能为力。而传统的其它CVD工艺如常压CVD，和亚常压CVD虽然可以提供对小至0.25微米的间隙的无孔填充，但这些缺乏等离子体辅助淀积产生的薄膜会依赖下层表面而显示出不同的淀积特性，另外还有低密度和吸潮的特点，需要PECVD增加上保护层和下保护层，或者进行后淀积处理（如退火回流等）。这些工艺的加入同样提高了生产成本，增加了整个工艺流程的步骤和复杂性。在探索如何同时满足对高深宽比的间隙的填充和控制生产成本的过程中产生了高密度等离子沉积（HDP）方法，它的突破在于在反映腔中同步地进行刻蚀和淀积的工艺，通过合理控制沉积/溅射速率来填充沟道。由于高密度等离子沉积（HDP）对高深宽比的沟道具有较高的填充能力，因此在标准CMOS工艺中层间介质沉积一般采用这种方法，实现平坦化的表面结构。但正如上面所提到的，高密度等离子沉积在对沟道进行填充时由于同时进行刻蚀和沉积过程，如果程式控制不当，可能会影响刻蚀形成的光波导器件的形状和尺寸，从而影响光器件性能，甚至使器件无法正常工作。光器件的最终尺寸决定了器件所作用的光波段，因此在光器件的加工中，需要对器件的尺寸进行精确控制，并具有较高的可重复性。在层间介质沉积时，需要合理调整工艺程式，或者采用新的沉积方法，填充缓冲层，避免因尺寸变化导致器件性能衰减甚至失效。      此外，层间介质层的厚度、成份及沉积方法必须进行合理选择。由于氮化硅（SiN）可能对光器件的性能造成影响，因此在层间介质沉积中没有沉积氮化硅（SiN）。在CMOS工艺中，氮化硅一般作为接触孔刻蚀的停止层，因此在沉积层间介质层时必须考虑到对接触孔刻蚀的影响。若层间介质层的厚度太厚，接触孔的刻蚀时间太长，而层间介质层的成分和沉积方法会影响刻蚀速度。层间介质中的氮化硅还可以防止后端工艺中的金属等杂质可能通过热扩散进入器件，使器件的开启电压发生漂移，漏电流增加，甚至使器件无法工作，在合理选择层间介质的组分和厚度时必须考虑金属等杂质的扩散。       1.4.3. 5）接触孔刻蚀：      如上所述，氮化硅（SiN）可能对光器件的性能造成影响，因此在层间介质沉积中没有使用氮化硅（SiN）沉积。CMOS工艺中层间介质沉积中沉积的氮化硅（SiN）在随后的接触孔刻蚀中被用作停止层，因此光器件的接触孔刻蚀不能采用终点监测的方法，需要对接触孔刻蚀的时间，速度进行调整，以保证接触孔中没有残余介质存留，同时也要防止由于接触孔处重掺杂区域过刻蚀造成接触电阻过大，使得光调制器带宽降低，严重时甚至器件失效。      1.4.3.6）牺牲层氧化层厚度（SAC OX）,salicide阻挡层厚度（SAB OX）：      由于光器件的尺寸决定了器件所作用的光波段，因此在光器件的加工中，需要对器件的尺寸进行精确控制，并具有较高的可重复性。在生长牺牲层氧化层以及salicide阻挡层时，需要对氧化速率，氧化时间进行合理控制，生长合适厚度的氧化层，同时在去除牺牲层氧化层和salicide阻挡层时，对刻蚀时间和速率也需要进行合理控制，避免由于过刻蚀造成硅损失，使器件尺寸发生改变，最终影响器件性能。      1.4.3.7）用于接触孔的silicide：      在CMOS工艺中，为减小接触电阻，一般在接触孔金属沉积区域形成制备一层silicide，形成的silicide不仅改善了金属和硅之间的粘合，而且大大减小了金属与硅直接接触时接触电阻，从而改善了电路性能。但形成的silicide可能会影响光器件的性能。在工艺开发过程中，将对silicide工艺对光器件性能产生的影响进行研究和评估。若silicide工艺严重影响光器件性能，或者采用接触区域高注入的方法减小接触电阻，取代silicide工艺。
60GHz超高速通信射频前端芯片技术研究的关键技术/关键点？		 (1) 60GHz射频芯片电磁场仿真协同设计方法      60GHz波段的射频芯片耦合效应十分严重，在60GHz频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作。所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。因而电磁去耦技术十分重要，采取有效的场分析技术，研究直流与交流工作模式下，减少电磁耦合的方法，提高芯片工作的可靠性和满足低噪声、低功耗的工作模式。尤其是多种功能芯片集成后多功能芯片中电磁串扰、端口最佳匹配、耦合模式等，需要认真研究。      (2) 60GHz射频前端多功能芯片组的优化设计      60GHz频带芯片设计是本项目最重要的技术难点，60GHz已经是目前商用工艺建模的最高频率。本课题需要将通用模型与实际测试模型进行设计模型再重构，才能有效的完成60 GHz 射频芯片设计。      a) 解决60GHz接收芯片的接收灵敏度难题  芯片的工作频率越高其噪声也就越差，而信号增益却急剧降低，为达到一定的接收灵敏度，就要尽可能的减小低噪声放大器的噪声系数，同时在毫米波频率下有效的控制芯片乃至整个接收机的噪声特性，是很关键的技术难题。在接收多功能芯片设计中将线性工作模式(LNA)与非线性工作模式（Mixer, Multiple）的子芯片设计在同一块芯片上，这其中会存在很多要解决的难题。       b) 解决发射芯片功率泄露难题      在发射多功能芯片中是中功率电路芯片（MPA）与上变频器芯片之间会存在隔离度不够产生功率泄漏而无法正常工作的难题。      c) 60GHz频带芯片设计解决电磁耦合问题      在这个频率下，信号传输线表现出强烈的分布效应和寄生效应，甚至会工作在与低频完全不同的模式下，从而使电路失效而无法工作，所以必须有效避免在毫米波频率下寄生效应对最终芯片性能影响。      (3) 工作于15 GHz的CMOS VCO优化设计      根据60GHz超高速通信系统射频前端中的锁相环的设计方案，需要设计工作在15 GHz的VCO，微波－毫米波频段的CMOS VCO设计极具挑战性，目前国内还未有报道。这是本课题所要解决的技术难点之一。  
国内Foundry的65nm及以下工艺的数模混合IP应用研究的关键技术/关键点？		1）建立高效率的IP应用推广体系，降低设计单位成本和技术壁垒。  2）掌握65nm工艺ADC和DAC的应用技能，与设计单位的设计需求相结合，提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的关键技术/关键点？		 1.高速ADC/DAC系统结构设计。设计高速的ADC/DAC，首先要优化ADC/DAC的系统结构。传统使用的ADC/DAC结构，在工作频率超过GHz以后，会造成其他性能（分辨率、线性度等）的降低，影响ADC/DAC的整体性能。因此对ADC/DAC的系统结构进行优化是本项目首先要解决的问题。  2.高速ADC/DAC基准电压问题。在高速ADC/DAC中，比较器对电压基准会产生回馈噪声（kick-back noise），引发基准电压源的波动，从而影响电路的转换速率与精度。传统的解决方案是增加缓冲器（buffer）来抑制噪声的影响，但这是以牺牲功耗为代价的，不适应集成电路向便携式发展的趋势和需要。因此，设计新的抑制回馈噪声的电路解决方案是本项目需要解决的又一问题。  3.高速转换电路的失调电压问题。由于工艺和版图的失配，模数和数模转换器中历来存在失调电压问题。另外由于信号电平引起的比较器失调目前也越来越被关注。因此降低转换电路的失调电压，是ADC/DAC设计中的重要环节。在中低速设计中可以采用自动调零等牺牲速度的方法来消除失调，但在高速ADC和DAC中，上述做法不能达到最好的效果。所以在不影响速度的前提下，降低转换电路的失调电压，是项目研究的又一个关键。  4.低功耗设计技术。目前人们对手持设备种类的需求越来越多，例如个人数字助理（PDA）、移动多媒体终端等，但是移动设备的续航能力成为困扰其应用的重要因素。现在的集成电路设计越来越强调低功耗技术，同时低功耗会降低器件和电路的散热量，提高设备的使用寿命。因此，本项目的ADC和DAC需要实现低功耗设计。但是目前的设计中低功耗会严重影响运放、比较器等电路的运行速度，这对高速的ADC/DAC设计是一个制约。因此在高速的同时实现低功耗是本项目又一个需要解决的问题。  5.高速电路的过冲恢复问题。当信号出现剧烈的变化时，会造成比较器或运算放大器等电路的过冲，在高速电路中，电路的恢复时间会受到严格限制，否则会影响整个电路的工作速度或精度。因此，在高速ADC/DAC设计中，电路的过冲恢复问题也十分关键。  6.高速采样电路中的孔径误差（aperture error）。由于时钟存在上升和下降时间，因此在采样电路采样时会产生孔径误差。这种误差会随信号的变化而变化，因此会增加电路的非线性度。尤其是在高速电路中，信号的变化频率很快，时钟的孔径误差会严重影响采样信号的精度，甚至引起误码。因此解决高速ADC/DAC电路中的孔径误差问题也是本项目的关键问题。  7. 65nm CMOS工艺中的漏电问题（Leakage）。众所周知，随着CMOS工艺向深亚微米挺进，工艺MOS管的阈值电压也在降低，而由此引起的CMOS亚阈值漏电问题越来越严重。对于数字电路，这会造成始终存在的静态功耗，增加电路的功耗，同时对于动态数字电路，在MOS栅极电容中作为信息储存的电荷也会被慢慢泄漏，影响电路的功能。在模拟电路中，上述亚阈值漏电则会直接影响电路的性能，甚至使电路失效。所以解决深亚微米的泄漏电流是设计65nm CMOS高速ADC和DAC的关键问题。  8. 65nm工艺中的匹配性问题。对于追求高速的电路，希望MOS管的长度尽量短，寄生电容尽量小，来达到高速的目的。小尺寸带来高速的同时，会增加电路对管的失配。尤其是对于65nm工艺，还需要考虑因各种新的非理想工艺因素如阱邻近效应（Well Proximity Effect）等造成的失配问题。因此，提高电路设计的灵活性和对工艺失配的抑制能力，是65nm工艺设计的重要问题。  本项目通过采用先进的电路结构来实现高速、高线性的ADC/DAC IP设计，同时采用先进的电路滤波技术等在不影响速度的前提下提高ADC/DAC的分辨率，降低失调电压，并采用动态模拟电路实现低功耗设计，来解决上述问题，并形成新的专利技术。另一方面，本项目在实施过程中注重建设IP的应用推广体系，面对国内设计单位推广应用相关IP，提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力，增强国内集成电路产业的市场竞争力。  
软件无线电台应用的SoC芯片的关键技术/关键点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的关键技术/关键点？		1) 芯片总体架构     无线通信基站是高端模数转换器的重要应用场合，随着产业的高速发展，第四代(4G)无线通信系统已经逐步进入部署和运营阶段。4G（LTE）无线通信系统是多载波系统，各载波频带间的间隔很小，导致干扰信号的谐波失真和三阶互调失真非常接近有用信号，甚至可能在带内，难以滤除，同时，其信号带宽最高可达20MHz，并且使用64QAM调制实现高速信息传输，因此要求应用于4G通信基站中的ADC同时具有高采样率、高信噪比和高转换线性度的性能特点，一般要求采样率在100MSPS以上，信噪比在80dB左右，且具有中频采样的能力。在现有技术中，只有流水线结构的ADC能够同时实现上述性能，这种结构对输入信号进行分级量化，以一定的延迟换取速度与精度，在级数选择和各级间量化精度、噪声贡献，功耗分配等架构问题中有很大的自由度，且在特定性能指标要求下，不同的架构选择对面积、功耗等成本因素有较大的影响。  芯片总体架构的具体问题包括：  流水线型ADC数学建模  流水线级数选择和各级转换精度、噪声和功耗分配  子量化级余量传输函数设计  前端采样保持级和第一级量化级的合并结构研究  放大器等模拟模块的重构和复用  时序方案设计和各级时钟分配  片上电源系统的布局和智能化管理  2) 低电压条件下的核心模拟电路单元设计  高性能模拟电路设计是实现ADC芯片总体性能的关键。首先，在使用先进CMOS工艺时，较低的供电电压成为设计高性能模拟电路的主要困难，由于信号幅度受限于供电电压，实现高信噪比需要模拟电路具有低噪声性能，在高精度ADC电路中采样积分热噪声是主要噪声来源，由于其功率反比于采样电容，故为实现高信噪比，需要使用较大的采样电容，但电容增大则增加对输入网络和运算放大器驱动能力的要求，通常需要增加模拟电路的工作电流来保持电路工作速度，不利于控制功耗，因此，设计高性能核心模拟电路是本项目的主要难点之一。其次，在中频采样的应用中，采样时钟抖动会成为噪声的主要来源，需要设计低噪声时钟接收电路，将片外时钟信号整形并产生不同相位和占空比的信号控制各级中的开关，实现100fs左右的低抖动时钟接收电路具有很大的挑战性。再次，对于实现量化功能的电路来说，稳定准确的量化基准至关重要，在应用级的ADC芯片中，基准电压源及其驱动缓冲级均需做在片内，其稳定性容易受开关电路噪声的影响，如何实现较好的隔离和较高电源抑制比的电压基准电路也是电路设计中需要重点考虑的问题。  片上核心模拟电路单元包括：  高速低噪声前端采样网络  高速、低功耗运算放大器  高速，低失调，低回踢噪声比较器  低抖动非交叠时钟产生电路与占空比稳定电路  高驱动和电源抑制能力基准电压源  高频数字信号输出缓冲  3) 版图设计  由于高精度ADC通常使用差分电路结构设计，其性能对版图对称性和寄生效应极度敏感，为了有效抑制偶次阶非线性，信号通路走线须高度对称，信号与时钟输入端尽量短，以减小寄生效应，关键信号线与时钟线须进行屏蔽保护，以避免相互干扰。由于电路规模和版图面积较大，长距离电压基准和时钟信号传输可能会收到较大的线上寄生效应影响，需要仔细建模的版图布局，保证电压基准的驱动能力和时钟信号的边沿波形、时序关系。另外，采样电容阵列的匹配直接关系到转换精度，需要高度对称。  在数模混合集成电路设计中，数字电路需与模拟电路部分进行电源、地和衬底隔离，但是在模数转换电路中存在大量快速切换的开关电路，无法与模拟信号通路完全分离，即便是运算放大器，也需要通过开关电容电路来维持合适的工作点，大量开关和反相器在切换时会从电源和地中抽取或注入大量电流，由于封装时键合线电感的存在，片外电容不能产生有效的高频滤波作用，电源电压会随着时钟节奏出现纹波，影响供电稳定，因此需要大量片上电容接于电源和地之间以滤除高频抖动。为了节约芯片面积，电容在片上各电源域间的分配以及本地电源滤波对模块间干扰的抑制都将是电源版图设计的重要考量点。另外，高频数字信号在各量化级和数字电路模块间的长距离传输也是潜在的难点。  4) 数字校准算法和电路实现  在高精度模数转换器集成电路中，电路单元的非理想特性，如电容失配，放大器的有限增益和非线性特性，都会影响最终实现的转换精度。因此，高精度ADC必须采用某些校准方法来克服由工艺和电路性能缺陷引入的固定误差。  本研究项目拟采用数字后台校准方法，可简化模拟电路设计，降低功耗，提高工作速度，适用于在低电压先进工艺下实现高采样率模数转换。  其基本思路为，对ADC中模拟电路的高次非线性进行测量，然后在数字域中把高次非线性补偿掉。具体的做法是在输入端加入伪随机序列，则输出信号里就包含了伪随即序列的成分。因为伪随机序列是已知的，并且和输入的需要采样的信号是非相关的。则对输出信号使用输入的伪随机序列进行相关运算，则可以提取出ADC高次非线性的系数。这种方法的好处是是可以实时地对ADC进行调整，而不需要中断ADC的正常工作。这样，可以很好地跟踪温度、电压的变化对ADC产生的影响。  拟采用的仿真器是spectre+matlab。对于模拟电路，使用可以并行计算的spectre电路仿真器，同时，使用matlab验证数字校准算法。两者可以协同仿真，这样就可以得到ADC整体的仿真结果。  数字模块的设计：使用verilog编辑器编写数字模块的代码。并且，使用matlab和verilog仿真器进行联合仿真，以验证verilog代码的正确性。  系统整体仿真：目前，EDA软件正逐步引入多核多线程技术，原先仿真速度非常缓慢的芯片整体仿真在引入该技术后，所用的仿真时间有了极大的缩短。拟使用spectre-verilog混合仿真，对系统进行整体的功能仿真。  最后对数字部分电路使用FPGA实现，最终ASIC实现。  5) 测试板设计，测试方法研究  为使ADC芯片发挥最佳性能，须为其设计合适的应用PCB板及片外配套电路，如片外匹配网络，单端转差分变压器（balun），输入共模偏置，板上滤波电容等，PCB版图的对称性和信号间隔离抗干扰能力也会影响系统的总体性能。  3. 先进性与可行性分析  本项目拟联合信朴臻公司和上海交大微电子所的研发力量，以0.18um CMOS先进工艺为基础，吸收借鉴国外最先进ADC芯片设计技术，重点研究快速高效数字校准算法和小尺寸工艺下的高速低功耗模拟电路设计方法，实现一款高性能模数转换器，其采样率不低于100兆每秒(MSPS)、转换精度不低于16位，并以此为基础，利用65 nm CMOS工艺优势，研究实现200 MSPS采样率的可能技术方案，使芯片各项指标达到国际一流和国内领先水平，并完成流片测试和应用平台搭建。 
芯片级电路快速并行测试技术研究的关键技术/关键点？		课题通过研究测试设备、DFT、测试接口、测试算法、测试数据分析、测试解决方案设计等技术研究，实现在具有高适应性和经济性的情况下芯片级电路单晶圆并行测试效率的综合提升，并应用到芯片级电路的量产测试中，同时取得相关自主知识产权，为我国自主设计的相关产品提供快速并行测试服务，满足产业化测试的需求，提升整体产业的综合竞争力。  本课题预期解决技术关键点为：  1、探针卡/接口板的Z空间高密度扩展技术      在芯片级电路测试中，为了保障整个测试信号传输质量和测试频率，自动测试设备与晶圆之间的连接方式通常采用对接（Docking）的方式，由于需要综合提升并行测试效率，多管芯（die）同测的数目不断增加，为保障高适应性和高经济性，在芯片和自动测试设备间的测试优化方案必然需要更多的空间和更高的密度，为此研究改进多空间扩展是本课题需要解决的技术关键之一。  2、多类型信号高并行度驱动接收扩展模块技术      在芯片级电路高并行测试时，通常会需要对自动测试设备的测试资源进行共享，提高每个信号的驱动能力，同时需要对芯片输出信号进行比较判断，数字信号相对抗噪音能力强，但模拟信号、混合信号、RF信号对路径的质量要求较高，因此在设计继电器控制信号和多种严苛性能要求信号的传输通路扩展上需要精心设计。  3、测试优化算法及实现      对于失效的芯片，在量产测试后，当自动测试设备检测到芯片有故障后即立即停止测试，后续的测试项目将不会再运行，因此失效芯片的测试时间取决于测试发现失效的时间，而这一时间决定于发现故障的测试项在整个测试流程中的位置。因此可以通过对测试项目故障覆盖有效性和故障出现的概率进行排序，优化测试进程，减少失效芯片的检测时间，从而减少整个测试时间。因此本课题对测试项目有效性进行研究并设计测试流程优化算法，开发综合动态规划算法和启发式搜索算法进行测试优化，实现芯片级电路的快速测试。  4、在线测试流程动态自动调整技术      在芯片级电路测试的过程中，为解决降低测试时间与提高测试质量的矛盾，课题将通过检测冗余测试和数据实时分析，设计分析算法，在保持完整测试流程一致性的前提下，动态生成新的测试进程，改变测试判据，减少测试项目，使良率差异控制在20PPM以内的条件下，实现单晶圆测试提升测试效率20%以上。  5、多模块IP平行测试技术      由于芯片设计能力的提升，目前在芯片级测试中主要产品均为SoC架构，在芯片内部嵌入大量的IP，其中既有数字IP也有模拟IP、LDO、ADC、DAC等，原先的测试流程对于多IP一般采用串行测试模式或结构性测试方案，通过自动测试设备算法设计，引导进入芯片测试模式并实现芯片内部多个IP或功能模块在同一时间启动测试，以较大程度降低测试时间，达到多模块IP平行测试的效果。  6、并行测试中干扰源物理隔离技术      在晶圆上进行并行测试的过程中，必然会发生同时测试的管芯中有的管芯无图案或图案不全；有的管芯短路、功耗过大；有的管芯开路；有的管芯性能较差等等，这些都可能成为影响并行测试信号输入或响应输出的“干扰源”，从而降低测试质量。我们通过测试进程设计和测试资源拓扑扩展结构设计，研究干扰源物理隔离技术，使测试精确性、相关性得到保障。  7、多芯片测试一致性验证技术      在晶圆并行测试中，不同测试资源与同一被测芯片和自动测试设备与实验室测试仪器之间的测试结果要保持一致性，基于测试稳定性、相关性、准确性的考虑，课题将研究开发设计多芯片测试一致性验证技术，保证芯片级电路的测试准确性。  8、并行测试效率提升综合技术      通常在多芯片并行测试中涉及到测试资源扩展分享的情况下，并行测试效率（PTE）的计算如下：  Xeffective=(i=1 to n)∑(Xi*TSi)/TS  Xi  = 测试模块i的并行效率  Tsi  = 测试模块i的单site测试时间  Ts  = 测试程序的单site测试时间  n  = 测试模块的数量  而测试模块i的并行效率计算方式如下：  Xi=(N-Ki)/(N-1)*Xbaseline  N = 并行测试数  Ki = 测试模块i的串行测试序号  Xbaseline = 自动测试设备基本的并行效率      通过多技术研究，解决测试的共性关键技术问题，综合提升单晶圆芯片级电路快速并行测试效率，实现单晶圆芯片测试时间比传统方法缩短90%。  
集成OFDM电力线载波技术的智能电表SOC芯片的关键技术/关键点？		究物理层芯片内集成低噪声AGC电路及相应低功耗ADC和DAC；  研究低信噪比下OFDM信号的识别和同步问题；  研究不需收发预先约定的自适应码流分配-接收算法;  研究嵌入MCU技术，实现多种工作模式控制，达到实际应用需求的低功耗指标；  研究宽量程高精度模拟测量前端、宽量程测量算法、防窃电机制、高可靠性及抗外部干扰设计等技术。   研究基于OFDM的低压电力网数据通讯技术；  研究物理层芯片内集成低噪声AGC电路及相应低功耗ADC和DAC；  研究前向纠错、编码和CRC检测技术，提高通讯的稳定性和可靠性；  研究嵌入MCU技术，实现多种工作模式控制，达到实际应用需求的低功耗指标；  研究宽量程高精度模拟测量前端、宽量程测量算法、防窃电机制、高可靠性及抗外部干扰设计等技术。
芯片安全防护技术研究及卡SoC芯片开发的关键技术/关键点？		
TPMS传感器芯片产品化规模制造技术的关键技术/关键点？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的关键技术/关键点？		（1）高速安全加密算法协处理器设计实现  安全加密模块的设计一直是保证芯片安全工作的关键技术之一。  本项目将开展多个硬件安全加密算法协处理器的研究以保证芯片的安全工作，可以处理包括DES，RSA，SSF33，国密SM1，国密SM2、国密SM7等算法在内的多种安全加密算法，用户可以根据自己不同的应用要求来选择不同的安全加密算法。另外，由于这些算法都由硬件实现，因此处理速度将大大优于软件处理算法的速度，这对智能卡芯片性能的提高来说是十分必要的。  算法模块设计中采用在相应硬件上增加随机MASK的方法，这是目前最先进的抗DPA（差分功耗分析）攻击的技术之一。使用了随机MASK技术的协处理器可以有效地对DPA及SPA进行防护。特别的，为了应对DFT错误攻击，协处理器还会在加密完成后会做巧妙的后处理验证，保证安全芯片计算结果是正确而不会被攻击者利用DFT技术进行攻击。  （2）基于剩余定理（CRT）的RSA算法实现  RSA算法的实现采用了“中国剩余定理（CRT）”的方法，这是目前公认的最安全的RSA实现方法之一。此外，本芯片在算法的硬件实现上保证了模乘和模平方的功耗是相同的，这也大大增加了攻击者破解RSA算法的难度。  （3）基于软件调度和验证算法的抗攻击技术实现  在硬件的安全性设计之外，还会研究抗旁路攻击、抗错误攻击的软件调度和验证算法，通过软件的调度和验证来有效抵御错误和旁路攻击。为了提高算法效率，缩小运算时间。需要对调度算法和电路设计做专门的研究和优化，以保证安全算法的快速、低功耗性能。  （4）芯片级安全抗攻击结构设计  目前“黑客”的攻击手段越来越高，同时用户对芯片的安全性要求也日益增强，因此除了需要设计硬件安全加密算法协处理器，还必须对芯片采取多种安全防范措施来应对攻击者针对芯片的频率攻击、电压攻击、温度攻击、光攻击、反向工程和探针探测攻击、电磁分析(EMA)攻击等威胁。  针对这些安全威胁，芯片的安全性设计包括频率检测、低电压检测、高低温检测、光检测以及金属屏蔽层电路设计等。  芯片设计的策略在当检测到超过一定频率范围的频率时，或检测到低于一定值的低电压时，或检测到超过一定温度范围时，以及检测到超过一定范围的光信号时，都会产生一个全局复位，让芯片进入一个安全的工作状态，以确保芯片内的重要数据不被泄漏。  芯片专门设计了一个顶层金属屏蔽层。这个金属屏蔽层可以防止电磁信号泄漏，这样就能有效地抵御EMA攻击。同时，这个金属屏蔽层如果被破坏也会使芯片进入复位状态，从而防止了反向工程和探针探测攻击的威胁。  另外，随机数发生器是安全加密算法模块进行有效工作的关键技术之一，因此必须设计一个随机性能好的随机数发生器，本芯片的随机数发生器通过精心设计，所产生的随机数能够通过NIST SP800-22测试,该测试是目前全球最权威的对真随机数的测试。  安全算法协处理器在综合时并不单独进行，而是与其他数字模块一起进行，这也大大加强设计的安全性，防止了“黑客”通过反向工程等手段进行攻击。芯片在布局布线时将重要数据放在了最底层，这也大大增加了攻击者的攻击难度，使攻击者难于获取关键数据和信息。芯片还专门设立了安全存储区存储重要数据，对此安全存储区的使用设置了权限管理的方法，必须有特殊权限才能对此进行访问。芯片在设计时还同时考虑功耗平衡，以防止攻击者通过功耗分析对芯片进行攻击。  （5）低功耗设计技术  一般而言，芯片的低功耗电路设计技术不是单纯依靠一个特别有效的方法解决，而是需要在电路设计的许多方面结合实际经验加以特别设计和考虑。  本项目将从芯片电压和时钟策略、算法级优化、电路模块级优化等几个方面来进行低功耗设计和优化。  特别在芯片的数字电路设计上，将考虑利用设计难度很高的异步电路设计方法来最大程度地降低芯片功耗和占用的芯片面积。同样的功能用异步电路设计的数字电路功耗通常只有同步设计电路功耗的十分之一，而所用的面积却只有一半左右。  复旦微电子在模拟电路低功耗设计方面也将主要依靠自身丰富的设计经验和技巧来最大程度的降低功耗，比如利用对存储器的经验来最大程度降低EEPROM存储器擦写时的功耗。  （6）芯片的SoC架构设计  首先，必须保证CPU卡芯片能够有序可靠的工作，因此芯片在架构设计时充分使用了SoC的设计方法，即由MCU作为芯片的主控单元，由其来控制其它模块的有序工作。在MCU的选择上应选择安全可靠，市场接受度高的内核，这样才能使用户更快更好地进行使用。  其次，在架构设计时必须要考虑各个模块间的数据传输能够有序高效地进行，芯片以内置MCU作为核心控制单元，控制各个模块的工作，MMU（存储器管理单元）为控制存储器的关键模块，专门负责对存储器内数据的管理，同时为了加快芯片内部数据的搬运速度，特别设计了DMA模块来提高数据的搬运速度以提高芯片的工作效率和数据响应时间。  最后，由于本项目SoC芯片所需要低功耗工作模式比较复杂，必须引入多个时钟，因此在架构设计时必须全面考虑不同工作时钟切换时的可靠性，必须采取特殊设计方法保证时钟切换时的平稳过渡以防止出现毛刺而引发芯片工作状态的不稳定性。  
自主智能三轴加速度传感系统集成芯片研究的关键技术/关键点？		
面向物联网智能传感芯片技术研究的关键技术/关键点？		所建立的整套工艺平台基本可分为：CMOS工艺段、MEMS及封盖晶圆工艺段、MEMS晶圆级真空封装、晶圆片上CP测试以及芯片后封装与测试五段，工艺部分最关键部分为MEMS工艺段和MEMS晶圆级真空封装。  与主流8英寸CMOS工艺线和CMOS前端工艺实现微电子学及材料的达到相互匹配，本项目拟将采用两个相互补充但互通的CMOS兼容MEMS微加工、真空密封封装与CMOS后端互连工艺线相兼容的技术方案：  1. 基于中芯国际在开发中的CMOS上薄膜MEMS器件加工平台，凭借创新的硅基薄膜介质牺牲材料及其全干法释放技术，与标准CMOS后端金属/硅基薄膜介质结构材料镀膜和光刻等模块工艺技术结合，为集成度要求高、尺寸微小的CMOS-MEMS主流集成芯片的8英寸规模产业化加工，提供构造低成本、高精度的基本工艺平台；  2. 基于中芯国际在开发中的8英寸SOI MEMS加工、晶圆级键合封装与互联线技术，以及基于TSV技术的晶圆级气密/真空封装技术，结合与CMOS电路垂直互联和平面互联集成技术，为高性能MEMS芯片8英寸规模产业化加工，提供构高可靠性、短加工周期的基本工艺平台。  以上两个技术平台相互之间具备核心工艺技术构架、工艺流程及设备配置的基本互通性，可以支持不同尺寸的技术借鉴与平台移植，并均与业界标准CMOS工艺及其设备线完全兼容，对前端CMOS器件没有热效应和负面影响。  为了达到高可靠性真空MEMS器件系统封装，本项目提案将同样采用两个相互补充的晶圆级MEMS真空封装技术方案：  1. 基于中芯国际自主开发的薄膜自真空晶圆封盖技术路线，实现最低成本、最高效率的小尺度嵌入式MEMS器件与系统芯片晶圆级封装；  2. 基于含片上MEMS的CMOS晶圆与盖板晶圆真空健合封装的基本技术路线，实现高真空度、晶圆级的中尺寸MEMS器件与系统芯片的晶圆级封装；   该课题主要技术创新点如下。  （1） 拥有传感器器件架构和制造工艺的多项自主知识产权，完全掌握核心技术；  （2） 单一芯片集成与传感器片内自封装，保证了智能传感器芯片的高良率、低成本；  （3） 传感微器件制造与CMOS制造技术完全兼容，系统集成芯片一气呵成；开发完成后，迅速导入大规模生产，保证了能在最短时间内创造经济价值。  （4） SOI 工艺加工MEMS结构和晶圆级真空封装。经过对SOI圆片进行蚀刻加工处理，形成MEMS传感器内部的梳齿状驱动结构、感测结构、质量块结构和弹簧等复杂机械结构，进行圆片级高真空封装后，实现了高真空低阻尼的结构运动环境，这将大大提高传感器灵敏度并降低机械噪声，为设计生产出高性能的MEMS陀螺仪芯片提供了必要条件。  
TPMS复合传感器芯片SiP封装技术研究的关键技术/关键点？		
自主智能压力复合传感系统集成芯片研究的关键技术/关键点？		智能传感器系统集成芯片开发，关键技术如下：  1． 电容式压力传感器制造工艺必须与CMOS工艺完全兼容；  2． 保证压力传感器高性噪比、宽量程、高精度；  3． 解决压力传感器和可见光探测传感器的封装问题；  4． 解决压力传感器，器件的可靠性问题；  5． 解决智能传感器，封装的可靠性问题；  6． 解决智能传感器芯片自身发热对温度传感器的影响问题；  
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的关键技术/关键点？		
6500V超高压大功率IGBT芯片研发的关键技术/关键点？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的关键技术/关键点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的关键技术/关键点？		 1) 芯片总体架构     无线通信基站是高端模数转换器的重要应用场合，随着产业的高速发展，第四代(4G)无线通信系统已经逐步进入部署和运营阶段。4G（LTE）无线通信系统是多载波系统，各载波频带间的间隔很小，导致干扰信号的谐波失真和三阶互调失真非常接近有用信号，甚至可能在带内，难以滤除，同时，其信号带宽最高可达20MHz，并且使用64QAM调制实现高速信息传输，因此要求应用于4G通信基站中的ADC同时具有高采样率、高信噪比和高转换线性度的性能特点，一般要求采样率在100MSPS以上，信噪比在80dB左右，且具有中频采样的能力。在现有技术中，只有流水线结构的ADC能够同时实现上述性能，这种结构对输入信号进行分级量化，以一定的延迟换取速度与精度，在级数选择和各级间量化精度、噪声贡献，功耗分配等架构问题中有很大的自由度，且在特定性能指标要求下，不同的架构选择对面积、功耗等成本因素有较大的影响。  芯片总体架构的具体问题包括：  流水线型ADC数学建模  流水线级数选择和各级转换精度、噪声和功耗分配  子量化级余量传输函数设计  前端采样保持级和第一级量化级的合并结构研究  放大器等模拟模块的重构和复用  时序方案设计和各级时钟分配  片上电源系统的布局和智能化管理  2) 低电压条件下的核心模拟电路单元设计  高性能模拟电路设计是实现ADC芯片总体性能的关键。首先，在使用先进CMOS工艺时，较低的供电电压成为设计高性能模拟电路的主要困难，由于信号幅度受限于供电电压，实现高信噪比需要模拟电路具有低噪声性能，在高精度ADC电路中采样积分热噪声是主要噪声来源，由于其功率反比于采样电容，故为实现高信噪比，需要使用较大的采样电容，但电容增大则增加对输入网络和运算放大器驱动能力的要求，通常需要增加模拟电路的工作电流来保持电路工作速度，不利于控制功耗，因此，设计高性能核心模拟电路是本项目的主要难点之一。其次，在中频采样的应用中，采样时钟抖动会成为噪声的主要来源，需要设计低噪声时钟接收电路，将片外时钟信号整形并产生不同相位和占空比的信号控制各级中的开关，实现100fs左右的低抖动时钟接收电路具有很大的挑战性。再次，对于实现量化功能的电路来说，稳定准确的量化基准至关重要，在应用级的ADC芯片中，基准电压源及其驱动缓冲级均需做在片内，其稳定性容易受开关电路噪声的影响，如何实现较好的隔离和较高电源抑制比的电压基准电路也是电路设计中需要重点考虑的问题。  片上核心模拟电路单元包括：  高速低噪声前端采样网络  高速、低功耗运算放大器  高速，低失调，低回踢噪声比较器  低抖动非交叠时钟产生电路与占空比稳定电路  高驱动和电源抑制能力基准电压源  高频数字信号输出缓冲  3) 版图设计  由于高精度ADC通常使用差分电路结构设计，其性能对版图对称性和寄生效应极度敏感，为了有效抑制偶次阶非线性，信号通路走线须高度对称，信号与时钟输入端尽量短，以减小寄生效应，关键信号线与时钟线须进行屏蔽保护，以避免相互干扰。由于电路规模和版图面积较大，长距离电压基准和时钟信号传输可能会收到较大的线上寄生效应影响，需要仔细建模的版图布局，保证电压基准的驱动能力和时钟信号的边沿波形、时序关系。另外，采样电容阵列的匹配直接关系到转换精度，需要高度对称。  在数模混合集成电路设计中，数字电路需与模拟电路部分进行电源、地和衬底隔离，但是在模数转换电路中存在大量快速切换的开关电路，无法与模拟信号通路完全分离，即便是运算放大器，也需要通过开关电容电路来维持合适的工作点，大量开关和反相器在切换时会从电源和地中抽取或注入大量电流，由于封装时键合线电感的存在，片外电容不能产生有效的高频滤波作用，电源电压会随着时钟节奏出现纹波，影响供电稳定，因此需要大量片上电容接于电源和地之间以滤除高频抖动。为了节约芯片面积，电容在片上各电源域间的分配以及本地电源滤波对模块间干扰的抑制都将是电源版图设计的重要考量点。另外，高频数字信号在各量化级和数字电路模块间的长距离传输也是潜在的难点。  4) 数字校准算法和电路实现  在高精度模数转换器集成电路中，电路单元的非理想特性，如电容失配，放大器的有限增益和非线性特性，都会影响最终实现的转换精度。因此，高精度ADC必须采用某些校准方法来克服由工艺和电路性能缺陷引入的固定误差。  本研究项目拟采用数字后台校准方法，可简化模拟电路设计，降低功耗，提高工作速度，适用于在低电压先进工艺下实现高采样率模数转换。  其基本思路为，对ADC中模拟电路的高次非线性进行测量，然后在数字域中把高次非线性补偿掉。具体的做法是在输入端加入伪随机序列，则输出信号里就包含了伪随即序列的成分。因为伪随机序列是已知的，并且和输入的需要采样的信号是非相关的。则对输出信号使用输入的伪随机序列进行相关运算，则可以提取出ADC高次非线性的系数。这种方法的好处是是可以实时地对ADC进行调整，而不需要中断ADC的正常工作。这样，可以很好地跟踪温度、电压的变化对ADC产生的影响。  拟采用的仿真器是spectre+matlab。对于模拟电路，使用可以并行计算的spectre电路仿真器，同时，使用matlab验证数字校准算法。两者可以协同仿真，这样就可以得到ADC整体的仿真结果。  数字模块的设计：使用verilog编辑器编写数字模块的代码。并且，使用matlab和verilog仿真器进行联合仿真，以验证verilog代码的正确性。  系统整体仿真：目前，EDA软件正逐步引入多核多线程技术，原先仿真速度非常缓慢的芯片整体仿真在引入该技术后，所用的仿真时间有了极大的缩短。拟使用spectre-verilog混合仿真，对系统进行整体的功能仿真。  最后对数字部分电路使用FPGA实现，最终ASIC实现。  5) 测试板设计，测试方法研究  为使ADC芯片发挥最佳性能，须为其设计合适的应用PCB板及片外配套电路，如片外匹配网络，单端转差分变压器（balun），输入共模偏置，板上滤波电容等，PCB版图的对称性和信号间隔离抗干扰能力也会影响系统的总体性能。  3. 先进性与可行性分析  本项目拟联合信朴臻公司和上海交大微电子所的研发力量，以0.18um CMOS先进工艺为基础，吸收借鉴国外最先进ADC芯片设计技术，重点研究快速高效数字校准算法和小尺寸工艺下的高速低功耗模拟电路设计方法，实现一款高性能模数转换器，其采样率不低于100兆每秒(MSPS)、转换精度不低于16位，并以此为基础，利用65 nm CMOS工艺优势，研究实现200 MSPS采样率的可能技术方案，使芯片各项指标达到国际一流和国内领先水平，并完成流片测试和应用平台搭建。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的关键技术/关键点？		在高精度模数转换器集成电路中，电路单元的非理想特性，如电容失配，放大器的有限增益和非线性特性，都会影响最终实现的转换精度。因此，高精度ADC必须采用某些校准方法来克服由工艺和电路性能缺陷引入的固定误差。  本研究项目拟采用数字后台校准方法，可简化模拟电路设计，降低功耗，提高工作速度，适用于在低电压先进工艺下实现高采样率模数转换。  其基本思路为，对ADC中模拟电路的高次非线性进行测量，然后在数字域中把高次非线性补偿掉。具体的做法是在输入端加入伪随机序列，则输出信号里就包含了伪随即序列的成分。因为伪随机序列是已知的，并且和输入的需要采样的信号是非相关的。则对输出信号使用输入的伪随机序列进行相关运算，则可以提取出ADC高次非线性的系数。这种方法的好处是是可以实时地对ADC进行调整，而不需要中断ADC的正常工作。这样，可以很好地跟踪温度、电压的变化对ADC产生的影响。  拟采用的仿真器是spectre+matlab。对于模拟电路，使用可以并行计算的spectre电路仿真器，同时，使用matlab验证数字校准算法。两者可以协同仿真，这样就可以得到ADC整体的仿真结果。  数字模块的设计：使用verilog编辑器编写数字模块的代码。并且，使用matlab和verilog仿真器进行联合仿真，以验证verilog代码的正确性。  系统整体仿真：目前，EDA软件正逐步引入多核多线程技术，原先仿真速度非常缓慢的芯片整体仿真在引入该技术后，所用的仿真时间有了极大的缩短。拟使用spectre-verilog混合仿真，对系统进行整体的功能仿真。  最后对数字部分电路使用FPGA实现，最终ASIC实现。   本课题的关键技术，是对ADC的主要误差源—余量放大器的参数进行实时校准的方式来提高ADC的性能。具体的做法是对ADC的余量放大器输入与待采样信号不相关的伪随机信号，并对余量放大器的输出信号做自相关运算，可以从运算结果中提取出余量放大器的非线性参数而不破坏原来的待采样信号，并在数字域中对余量放大器所产生的误差进行补偿。  本算法可以有效提高输出信号的SFDR，同时以上提到的数字算法大大降低了余量放大器的设计要求，却也提高了自身数字算法的实现复杂性。同时，需要进行上千万次的采样才能到达收敛精度。为了减小收敛时间，对现有算法进行改良，以求实现最短的收敛时间和最节省的硬件开支。
自主智能三轴陀螺传感系统集成芯片研究的关键技术/关键点？		
汽车车身控制器（BCM）专用高压芯片的研究的设计开发？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的设计开发？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的设计开发？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的设计开发？		
12bits高速ADC IP核的验证和标准化的设计开发？		
高端双界面智能卡关键技术研究与产品实现的设计开发？		
四合一全高清数字电视一体机图像处理SOC的设计开发？		
面向移动多媒体计算平台的图形加速处理器开发的设计开发？		
用于LCD TV背光的高亮度LED驱动集成电路研究的设计开发？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的设计开发？		
高性能双界面CPU卡安全芯片的设计开发？		
汽车车身控制器（BCM）专用高压芯片的技术研究的设计开发？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的设计开发？		
12bits高速ADC IP核技术研发的设计开发？		
TD-LTE/TD-SCDMA双模加速固核的研发的设计开发？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的设计开发？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的设计开发？		
车身控制器专用高压芯片的设计的设计开发？		
12bits高速ADC IP核技术攻关的设计开发？		
支持国密算法的移动存储控制SoC芯片研制及应用的设计开发？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的设计开发？		
65nm 12bit高性能ADC电路技术研究的设计开发？		
65nm 12bit高性能ADC IP核产业化技术攻关的设计开发？		
CMMB移动电视单芯片SoC接收系统解决方案的设计开发？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的设计开发？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的设计开发？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的设计开发？		
65nm 12bit高性能ADC IP核产业化研究的设计开发？		
万兆(10G)以太网无源光网络接入控制芯片的设计开发？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的设计开发？		
高性能模数数模转换器测试技术研究的设计开发？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的设计开发？		
手机移动支付核心SoC芯片的设计开发？		
千兆赫兹低功耗运算放大器芯片的设计开发？		
用于汽车电子燃油喷射系统的高精度运算放大器的设计开发？		
用于高端服务器内存模组的寄存器缓冲芯片的设计开发？		
TD-LTE终端射频功率放大器芯片研究的设计开发？		
高频微波、毫米波宽带放大器的设计开发？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的设计开发？		
基于先进时空域去噪算法的视频图像处理器开发的设计开发？		
60GHz超高速通信T/R芯片技术研究的设计开发？		
60GHz超高速通信系统射频前端频率综合器电路研究的设计开发？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的设计开发？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的设计开发？		应用系统整体解决方案的完善程度，决定着设备厂商对芯片的抉择。现在，所有应用处理器芯片厂家，为了加快市场销售的速度，拓展市场规模，都耗费大量的人力物力开发并提供完整的应用系统整体解决方案，即MTK模式。为了确保本项目芯片的产业化目标成功实现，在芯片设计的过程中，盈方微电子将同步进行基于本项目芯片的应用系统整体解决方案的设计开发。  1. 设计目标      基于本课题芯片，开发移动互联网终端（上网本）、宽带网络高清数字机顶盒（网络高清播放器）方案各一套，供客户使用。  2. 研究设计内容      移动互联网终端即上网本，是一种紧凑而又实惠的精简版的笔记本，基于功能强大的应用处理器，可以轻松实现各种网络功能和日常应用包括上网冲浪，聊天，在线视频等等以及日常的文字处理，办公应用，电子邮件等，同时还支持2D/3D游戏软件，影片播放等功能，成为超轻，便携，超长待机时间的灵巧笔记本。  宽带网络高清数字机顶盒是一种功能强大的网络播放器，通过无线及有线网络与互联网连接，在电视机上播放互联网上的高清影片视频，支持功能包括在线点播，搜索，影片录制等多种功能，同时还支持播放移动硬盘和U盘等移动存储设备上的高清影片。用户通过遥控器的简单操作就可以轻松实现在电视上观看互联网上多达数十万部的各种影片和视频。  系统方案的设计工作主要包括两个部分：硬件电路及设备的设计和制作、系统软件的设计与开发。主要涉及的工作如图2所示：     （1） 硬件电路及设备的设计和制作      硬件的设计与开发是系统方案的基础，好的硬件设计是系统整体方案的有力保障。硬件相关的具体工作内容有：电路板的设计与制作、产品外部硬件接口设计、产品外观及模具设计等。      对于移动互联网终端来说，功能要求越来越多样化，也就意味着板上集成的模块也越来越多，见图3所示，主要将包括：      1) 应用处理器芯片：采用本课题芯片（IMAP200），用于运行操作系统和各类应用程序，控制和协调各底层设备的工作      2) 大容量存储器：方便用户可以存储大量的视频、音乐和个人数据；      3) 高分辨率触摸屏：让用户可以直接在屏幕上进行操作，并在观看视频的时候有更好的用户体验；      4) 蓝牙：方便用户跟周围的设备进行数据交互；      5) 3G模块：通过3G模块可以随时随地的访问互联网；      6) WIFI：方便用户可以在家里、酒店等地免费的访问互联网；      7) USB接口：方便用户通过USB接口进行设备扩展；      8) SD卡扩展：允许用户通过SD卡来扩展存储器容量；      9) 音频模块：通过音频编解码器来收听高质量的语音和音乐。      对于宽带网络高清数字机顶盒来说，见图4所示，主要模块包括：      1) 应用处理器芯片：采用本课题芯片（IMAP200），对高质量压缩的高清视频和压缩的各种音频进行解码。另外，由于本课题芯片（IMAP200）集成了高性能的CPU处理器，使播放盒可以完成更多更复杂的功能，它可以运行复杂的操作系统，如Linux，运行各类应用软件完成诸多任务，例如股票接收、网页浏览、网络视频下载和播放等，也可以通过2D/3D图形加速引擎，为用户提供更美观的GUI界面，实现交互式游戏等高画质应用。      2) 10/100以太网接口：允许设备可以连接到宽带网络上；      3) HDMI电视接口：允许设备可以连接到高清电视机上；      4) 硬盘接口：用户可以录制高清片源到硬盘上，保存网络下载数据等；      5) 红外遥控器接口：用户可以通过红外遥控器来控制设备；      6) USB接口：方便用户通过USB接口进行设备扩展，比如鼠标、键盘和存储设备；      7) 音频模块：通过音频编解码器来产生高质量的声音信号。     （2）系统软件的设计和开发      软件相关的工作内容主要包括：操作系统的移植、驱动程序开发、应用程序及中间件开发、图形用户界面设计等。根据不同的产品需求，其系统软件方案也不尽相同，但总体框架也相差无几，见图5所示。      无论是移动互联网终端，还是宽带网络高清数字机顶盒，由于都需要涉及到多媒体的解码、网络的访问和用户界面，所以都可以采用同一套操作系统和中间件。本公司目前采用的操作系统为Ubuntu Linux，该操作系统在多媒体、图形、网络和文件系统等中间件上已经有了非常成熟的软件架构和上下层接口定义，开发人员只需要根据自己硬件的特性来编写符合这些定义的中间件就可以实现上层应用程序和底层硬件的对接。      中间件的工作内容主要有：      1) 多媒体编解码框架GStreamer的实现；      2) 2D/3D的图形中间件的实现；      由于移动互联网终端和宽带网络高清数字机顶盒都采用了相同的中间件，所以这两者之间的软件差异主要体现在应用软件上。移动互联网终端的应用软件见表1，宽带网络高清数字机顶盒的应用软件见表2。
高速高精度模数转换器（ADC）性能测试技术研发的设计开发？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的设计开发？		
60GHz超高速通信射频前端芯片技术研究的设计开发？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的设计开发？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的设计开发？		
软件无线电台应用的SoC芯片的设计开发？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的设计开发？		
芯片级电路快速并行测试技术研究的设计开发？		
集成OFDM电力线载波技术的智能电表SOC芯片的设计开发？		
芯片安全防护技术研究及卡SoC芯片开发的设计开发？		
TPMS传感器芯片产品化规模制造技术的设计开发？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的设计开发？		
自主智能三轴加速度传感系统集成芯片研究的设计开发？		
面向物联网智能传感芯片技术研究的设计开发？		
TPMS复合传感器芯片SiP封装技术研究的设计开发？		
自主智能压力复合传感系统集成芯片研究的设计开发？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的设计开发？		
6500V超高压大功率IGBT芯片研发的设计开发？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的设计开发？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的设计开发？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的设计开发？		
自主智能三轴陀螺传感系统集成芯片研究的设计开发？		
汽车车身控制器（BCM）专用高压芯片的研究的主要内容和关键技术/技术难点？		①以汽车车身控制的实现为具体对象，以能源集成、发动机及启动机优化管理作为具体领域模型，研究总线式车身控制系统的规则化建模方法及其分层建模机制，并据此提出一种基于模型驱动的以ARM9为核心的数模混合SoC实现架构；  ② 脉宽调制（PWM）、模数转换（ADC）、CAN/LIN控制器、多源WDT、片上调试等IP核的设计；  ③ 在BCM专用芯片设计中，融合高压IC设计技术，高可靠性设计方法（宽温区、消除EMI、ESD；  ④ 建立基于本项目研制的BCM专用芯片开发套件。
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的主要内容和关键技术/技术难点？		工作在备用模式的汽车电子系统需要电源变换电路具有低静态电源电流: 研究开发新型汽车电源集成电路不但要满足电气和热限制都很苛刻的应用环境，还需要满足低静态电源电流的要求，在汽车中很多电子子系统需要工作在消耗最低电流的备用模式。在大多数导航、行车安全保障、车辆安全和发动机管理电源系统中，都有这种以备用模式工作的电路。每个子系统都采用几个微处理器和微控制器。首先当汽车运行时，这些 DSP 一般以电池馈送的满电流工作，同时汽车发电机对蓄电池充电。但是当汽车点火系统关闭时，这些微处理器中有很多必须保持工作状态，因此仍然消耗电池电流。由于导航、车辆安全、环境气氛控制和发动机管理系统可能需要 30 多个这类始终保持接通的处理器，因此，即使点火系统关闭了，对电池仍然有功率需求，而且这种需求在不断增大。为这些始终保持接通的处理器供电所需的总电源电流可能达到几百毫安，这有可能在几天之内彻底耗尽电池电量。这些电源的静态电流需要大幅降低，这样才能不用大量增加这些电子系统的尺寸或复杂性，就能节省电池电量。到目前为止，高输入电压和低静态电流一直是 DC/DC 转换器的两个相互制约的参数。如果一辆汽车的高压降压型转换器每个需要 2~10mA 的电源电流，那么几个这样的转换器加上 ABS 刹车、电动开窗等其它大量必须始终保持接通的系统，所产生的漏电流可能消耗极多的电池电量。为了更好地控制这些需求，几家汽车制造商为始终保持接通的 DC/DC 转换器确定了 100mA 的低静态电流目标。直到最近一直要求汽车电子系统制造商给降压型稳压器并联一个低静态电流 LDO，每次汽车点火装置关闭后，都要从转换器切换到电流低得多的 LDO。但这样的解决方案昂贵、笨重且效率相对较低。本项目所开发的电源电路能够承受80V 输入、<2A 的降压型 DC/DC 转换器，能以突发模式(Burst Mode)工作的开关稳压器可组成紧凑得多、效率也高得多的解决方案，在轻负载情况下自动进入节能模式,降低自身功耗，解决始终保持接通带来的问题。  　　汽车电子特有的负载突降和冷车发动所引起的蓄电池电压突变是汽车用电源集成电路另外一个很大的设计挑战：与普通的电子设备相比，汽车电子系统还会遇到负载突降和冷车发动情况。负载突降是指交流发电机正在给电池充电而电池电缆断接时出现的情况，在汽车正在工作时电池电缆松动或汽车运转时电池电缆断裂，会发生负载突降情况。这时交流发电机试图全力充电，而电池电缆突然断接，导致产生高达80V的瞬态电压尖峰。交流发电机上的瞬态电压抑制器通常将总线电压箝位在36V到60V之间，并吸收大部分浪涌电流。但是交流发电机的下游器件DC/DC转换器和电子子系统要承受这些36V至80V的瞬态尖峰。并且在这种瞬态事件发生期间不能损坏，因此DC/DC转换器能够处理这些高压瞬态是至关重要的。冷车发动是汽车发动机在寒冷或冰冻温度下度过一段时间后发生的情况。这时机油变得非常黏稠，需要发动机启动器提供更大的扭转力，而这就需要汽车蓄电池提供更大的电流。这种大电流负载能在点火时将电池供电总线电压拉到低于4.0V，之后电压才返回到标称的12V至13.8V电压。对发动机控制、行车安全保障和导航系统等应用，当务之急是在这么低的输入电压条件下能够产生一个非常稳定的输出电压(通常是3.3V)，以在冷车发动时这些电子系统能够平滑地正常工作。
4Gbps宽带无线通信RF SOC芯片测试环境建设的主要内容和关键技术/技术难点？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的主要内容和关键技术/技术难点？		
12bits高速ADC IP核的验证和标准化的主要内容和关键技术/技术难点？		
高端双界面智能卡关键技术研究与产品实现的主要内容和关键技术/技术难点？		1、双界面CPU智能卡的架构设计  2、非接触射频设计技术  3、硬件安全加密算法协处理器  4、双界面智能卡的安全性设计  5、低功耗设计技术
四合一全高清数字电视一体机图像处理SOC的主要内容和关键技术/技术难点？		
面向移动多媒体计算平台的图形加速处理器开发的主要内容和关键技术/技术难点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的主要内容和关键技术/技术难点？		（1）PWM/PFM模式电流调制技术研究      高亮度LED是电流驱动器件，为了得到固定的亮度，要求用恒定的电流来驱动  LED。在整个输入电压范围内（交流16V到240V）和整个工作温度范围内（－40℃到85℃）都能输出恒定的电流是本项目所研究芯片的基本任务。本项目拟研究利用高精度的片内电压基准源和脉冲宽度/脉冲频率调制技术来精确调制LED的电流。在LED电流较小时采用脉冲频率调制技术，这样可以保证在轻负载时转换效率较高。      （2）LED平均电流检测技术研究      由于工艺条件的限制，在高输入电压条件下，对流经LED的平均电流进行检测是设计的难点，所以目前市场上其他的供应商均采用LED峰值电流检测方法，这种方法的缺点是不能对LED电流进行准确控制，在工作温度或者输入电压变化时，LED电流也会跟着变化。本课题的芯片拟采用高端电流镜技术来实现LED平均电流的检测。通过精确匹配的PNP型三极管构成高端电流镜，并通过电流平均运算电路而得到LED电流的平均值，可以对LED电流进行精确调制。     （3）数字控制软启动电路的技术研究      在系统上电瞬间，电感电流和LED电流需要从零增加到需要的值，由于这类系统一般为二阶或二阶以上的系统，系统包含多个极点，所以如果对上电过程不加以控制的话，将导致电感电流和LED电流有过冲的现象，即上电瞬间电感电流或LED电流超出所需要的值，从而导致系统工作异常，甚至会烧毁某些部件。所以在芯片内需要软启动电路对上电过程加以控制，使得电感电流或LED电流从零逐渐上升到所需要的值，不会产生过冲现象。本项目拟研究利用数字控制软启动电路，具有控制灵活，抗干扰能力强等优点。      （4）电感电流限制技术研究      在功率开关导通期间，输入电压向电感充电，电感电流逐渐上升，如果不对电感电流加以限制，电感可能达到磁饱和状态，导致较大的功率损耗而降低系统的转换效率，所以需要对电感电流加以限制，保证电感工作在线性区。被广泛使用的电感电流限制技术是采用功率电阻对电感电流进行采样，将电流信号转换为电压信号，这个方法具有精度差和成本高等缺点。本项目中，我们拟采用电流镜技术将电感电流映射到小电流回路中，这样不需要高成本的功率电阻，既提高了电感电流的检测精度，又降低了系统成本。
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的主要内容和关键技术/技术难点？		
高性能双界面CPU卡安全芯片的主要内容和关键技术/技术难点？		
汽车车身控制器（BCM）专用高压芯片的技术研究的主要内容和关键技术/技术难点？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的主要内容和关键技术/技术难点？		
12bits高速ADC IP核技术研发的主要内容和关键技术/技术难点？		
TD-LTE/TD-SCDMA双模加速固核的研发的主要内容和关键技术/技术难点？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的主要内容和关键技术/技术难点？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的主要内容和关键技术/技术难点？		
车身控制器专用高压芯片的设计的主要内容和关键技术/技术难点？		
12bits高速ADC IP核技术攻关的主要内容和关键技术/技术难点？		
支持国密算法的移动存储控制SoC芯片研制及应用的主要内容和关键技术/技术难点？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的主要内容和关键技术/技术难点？		
65nm 12bit高性能ADC电路技术研究的主要内容和关键技术/技术难点？		
65nm 12bit高性能ADC IP核产业化技术攻关的主要内容和关键技术/技术难点？		
CMMB移动电视单芯片SoC接收系统解决方案的主要内容和关键技术/技术难点？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的主要内容和关键技术/技术难点？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的主要内容和关键技术/技术难点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的主要内容和关键技术/技术难点？		2.1 国家标准密码模块SM1及SSF33算法IP研制       此为国家的两个标准数据加密分组算法模块，SM1模块支持通用和专用参数，密钥长度128/256比特可选，明文和密文长度均为128比特。SSF33模块支持密钥长度128比特，明文和密文长度均为128比特。        重点要解决算法实现中小面积、高性能及抗功耗及差分攻击。      2.2 国家标准密码模块SM2及RSA算法IP研制       RSA模块主要用于基于公共密钥加解密算法的各种应用，可以实现任意32~2048位的模乘和模幂运算。SM2是国家标准ECC身份认证安全模块，并在不同应用领域采用不同参数配置。        重点要解决算法实现中的低功耗及算法模块复用及应用参数下载的技术问题。      2.3 国家标准密码模块SM7及HRNG算法IP研制        SM7是国家标准杂凑算法，主要用于数据压缩及芯片完整性验证。HRNG模块是随机数发生器模块。      2.4 各算法IP接口设计        为成功应用于SoC中，需对接口进行标准设计，即能高效集成于内核为ARM或C*core的SoC平台上，也要便于其它平台的SoC应用。      2.5 各算法IP的安全性设计        充分研究密码算法的各类攻击性技术并从根本上解决算法设计的安全性问题。      2.6 各算法IP的底层驱动设计        为确保SoC应用，需对各算法IP充分验证并提供芯片级底层驱动设计。
65nm 12bit高性能ADC IP核产业化研究的主要内容和关键技术/技术难点？		
万兆(10G)以太网无源光网络接入控制芯片的主要内容和关键技术/技术难点？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的主要内容和关键技术/技术难点？		
高性能模数数模转换器测试技术研究的主要内容和关键技术/技术难点？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的主要内容和关键技术/技术难点？		
手机移动支付核心SoC芯片的主要内容和关键技术/技术难点？		
千兆赫兹低功耗运算放大器芯片的主要内容和关键技术/技术难点？		
用于汽车电子燃油喷射系统的高精度运算放大器的主要内容和关键技术/技术难点？		
用于高端服务器内存模组的寄存器缓冲芯片的主要内容和关键技术/技术难点？		
TD-LTE终端射频功率放大器芯片研究的主要内容和关键技术/技术难点？		
高频微波、毫米波宽带放大器的主要内容和关键技术/技术难点？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的主要内容和关键技术/技术难点？		
基于先进时空域去噪算法的视频图像处理器开发的主要内容和关键技术/技术难点？		
60GHz超高速通信T/R芯片技术研究的主要内容和关键技术/技术难点？		
60GHz超高速通信系统射频前端频率综合器电路研究的主要内容和关键技术/技术难点？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的主要内容和关键技术/技术难点？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的主要内容和关键技术/技术难点？		（1）高性能总线架构      对于传统的应用处理器芯片，由于功能和应用较为简单，标准总线架构容易满足性能指标要求。但本芯片针对智能手机、移动互联网终端、宽带网络高清数字电视（机顶盒）等高端应用，芯片内部不仅包括传统处理器所具有的处理器内核和存储管理单元，同时还具有包括多媒体协处理器、视频编解码器、2D/3D图形加速器、摄像头输入和视频输出等多个功能强大而复杂的功能单元，系统内部总线的架构规划在芯片整体性能、总线效率、资源平衡等多个限制条件下，是芯片设计中最为重要和复杂的技术环节。      仅以高清TFT LCD显示器的显示带宽需求为例，取60Hz最低刷新率，每个象素点为24bit（实际情况下以32bit传输和存储），带宽需求为：1920×1080×32×60＝3.985Gbps，若采用64位总线架构，总线频率在200MHz的情况下，即使LCD显示控制器独占存储器接口，也需要保证32％的总线效率，而在多个模块共享存储器带宽的情况下，这是一个异常困难的指标。    （2）深亚微米的SoC设计流程      基于本项目的功能规划和性能需求，本芯片将采用TSMC 65nm低功耗工艺（这是目前全球最先进、成熟度和稳定度都最高的芯片制造工艺），在深亚微米的工艺条件下，芯片的前端设计、后端设计、电源规划、可测性设计、封装测试等多个技术环节都将最终决定芯片的成品率乃至成败，同时由于本芯片还支持复杂的时钟和电源管理模式，支持多个独立的电源域，对芯片的前后端设计流程提出了非常高的要求，只有规范的、严谨的设计流程才能保证芯片设计的正确性以及可靠性。    （3）系统的功能和性能的测试验证      随着芯片的设计规模逐步上升以及芯片应用功能的日益复杂，对整个芯片系统的功能完备性和性能达到性的测试和验证逐渐成为当前芯片设计工作中最为重要及最具有挑战性的环节之一。芯片的测试验证，不仅影响着设计工作中的进度和质量保证，也直接影响着芯片的上市时间和生产成本。测试验证的主要任务是确立一个设计是否能正确实现设计的预期功能和性能指标。伴随着设计规模的增长，测试验证的工作量往往是指数级的增长，芯片测试验证的人力物理投入也远多于芯片设计环节。  本项目芯片作为一款近千万门级、超大规模的SoC芯片，其整个系统的测试验证工作是整个项目进展的重中之重，同时测试验证的完备性也直接决定了整个芯片设计研发的成败与否。一方面，芯片内部集成了众多的功能复杂的子模块，每个功能的模块的功能和性能完整验证都要求了大量的验证时间和验证方法，另一方面，由这些众多的功能模块构成的完整的芯片系统，其整个系统的协调性、功能配合、性能优化等都是测试验证工作完成的核心问题。     （4）低功耗设计      本项目芯片主要面向便携式消费类电子产品应用，系统的待机时间、续航能力以及设备发热量都将是决定产品推广和用户体验的重要因素。同时，芯片的运行功耗也决定了采用此芯片的应用系统方案的整体功耗、外围电源管理芯片数量和规格、设备装载电池电芯容量、系统散热装置等多个技术和生产环节，严重影响着整机设备的体积、重量、成本等多方面因素。低功耗是本项目芯片的首要设计指标。     （5）芯片的可测性设计      芯片的生产测试目前一般都是通过专业的测试公司完成的，其收费方式一般是计时收费的，因此在芯片的可测性设计显得尤为重要，合理的设计可以大幅的降低测试时间，同时又可以确保故障覆盖率。本芯片目标是批量生产的商用芯片，因此测试成本和测试方法也是芯片设计过程中应该充分考虑的问题。
高速高精度模数转换器（ADC）性能测试技术研发的主要内容和关键技术/技术难点？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的主要内容和关键技术/技术难点？		
60GHz超高速通信射频前端芯片技术研究的主要内容和关键技术/技术难点？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的主要内容和关键技术/技术难点？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的主要内容和关键技术/技术难点？		
软件无线电台应用的SoC芯片的主要内容和关键技术/技术难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要内容和关键技术/技术难点？		
芯片级电路快速并行测试技术研究的主要内容和关键技术/技术难点？		
集成OFDM电力线载波技术的智能电表SOC芯片的主要内容和关键技术/技术难点？		
芯片安全防护技术研究及卡SoC芯片开发的主要内容和关键技术/技术难点？		
TPMS传感器芯片产品化规模制造技术的主要内容和关键技术/技术难点？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的主要内容和关键技术/技术难点？		
自主智能三轴加速度传感系统集成芯片研究的主要内容和关键技术/技术难点？		
面向物联网智能传感芯片技术研究的主要内容和关键技术/技术难点？		
TPMS复合传感器芯片SiP封装技术研究的主要内容和关键技术/技术难点？		
自主智能压力复合传感系统集成芯片研究的主要内容和关键技术/技术难点？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的主要内容和关键技术/技术难点？		
6500V超高压大功率IGBT芯片研发的主要内容和关键技术/技术难点？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的主要内容和关键技术/技术难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要内容和关键技术/技术难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要内容和关键技术/技术难点？		
自主智能三轴陀螺传感系统集成芯片研究的主要内容和关键技术/技术难点？		
汽车车身控制器（BCM）专用高压芯片的研究的应用领域？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的应用领域？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的应用领域？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的应用领域？		
12bits高速ADC IP核的验证和标准化的应用领域？		
高端双界面智能卡关键技术研究与产品实现的应用领域？		
四合一全高清数字电视一体机图像处理SOC的应用领域？		
面向移动多媒体计算平台的图形加速处理器开发的应用领域？		
用于LCD TV背光的高亮度LED驱动集成电路研究的应用领域？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的应用领域？		
高性能双界面CPU卡安全芯片的应用领域？		
汽车车身控制器（BCM）专用高压芯片的技术研究的应用领域？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的应用领域？		
12bits高速ADC IP核技术研发的应用领域？		
TD-LTE/TD-SCDMA双模加速固核的研发的应用领域？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的应用领域？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的应用领域？		
车身控制器专用高压芯片的设计的应用领域？		
12bits高速ADC IP核技术攻关的应用领域？		
支持国密算法的移动存储控制SoC芯片研制及应用的应用领域？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的应用领域？		
65nm 12bit高性能ADC电路技术研究的应用领域？		
65nm 12bit高性能ADC IP核产业化技术攻关的应用领域？		
CMMB移动电视单芯片SoC接收系统解决方案的应用领域？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的应用领域？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的应用领域？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的应用领域？		
65nm 12bit高性能ADC IP核产业化研究的应用领域？		
万兆(10G)以太网无源光网络接入控制芯片的应用领域？		   ? 电信运营商FTTx (FTTB,FTTC 等)  应用举例  ? 10G EPON接入芯片组系统应用（详见附图二）  在10G EPON接入芯片组系统接入架构下，用户可以用10G b/s的OLT/ONU搭建高速率的光网络接入系统。  该光接入系统由10G OLT局端设备，10G ONU用户端设备和1G ONU用户端设备组成。10G OLT设备上的每个PON接口通过单模光纤为下联的10G ONU提供双向接近10G的带宽。同时10G OLT设备兼容1G ONU设备（比如，采用普然公司的OpConn芯片组的ONU设备），为下联的1G ONU提供双向1G的用户带宽。其下行采用广播机制，上行采用TDMA时分复用。     附图二：10G EPON宽带接入平台网络示意图  以下是10G b/s OLT/ONU的功能框架图（附图三、四）：     附图三：10G OLT功能框架图  附图四：10G ONU功能框架图  
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的应用领域？		
高性能模数数模转换器测试技术研究的应用领域？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的应用领域？		
手机移动支付核心SoC芯片的应用领域？		
千兆赫兹低功耗运算放大器芯片的应用领域？		
用于汽车电子燃油喷射系统的高精度运算放大器的应用领域？		
用于高端服务器内存模组的寄存器缓冲芯片的应用领域？		
TD-LTE终端射频功率放大器芯片研究的应用领域？		
高频微波、毫米波宽带放大器的应用领域？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的应用领域？		
基于先进时空域去噪算法的视频图像处理器开发的应用领域？		
60GHz超高速通信T/R芯片技术研究的应用领域？		
60GHz超高速通信系统射频前端频率综合器电路研究的应用领域？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的应用领域？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的应用领域？		
高速高精度模数转换器（ADC）性能测试技术研发的应用领域？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的应用领域？		
60GHz超高速通信射频前端芯片技术研究的应用领域？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的应用领域？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的应用领域？		
软件无线电台应用的SoC芯片的应用领域？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的应用领域？		
芯片级电路快速并行测试技术研究的应用领域？		
集成OFDM电力线载波技术的智能电表SOC芯片的应用领域？		
芯片安全防护技术研究及卡SoC芯片开发的应用领域？		
TPMS传感器芯片产品化规模制造技术的应用领域？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的应用领域？		
自主智能三轴加速度传感系统集成芯片研究的应用领域？		
面向物联网智能传感芯片技术研究的应用领域？		
TPMS复合传感器芯片SiP封装技术研究的应用领域？		
自主智能压力复合传感系统集成芯片研究的应用领域？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的应用领域？		
6500V超高压大功率IGBT芯片研发的应用领域？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的应用领域？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的应用领域？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的应用领域？		
自主智能三轴陀螺传感系统集成芯片研究的应用领域？		
汽车车身控制器（BCM）专用高压芯片的研究的趋势判断和需求分析 ？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的趋势判断和需求分析 ？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的趋势判断和需求分析 ？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的趋势判断和需求分析 ？		
12bits高速ADC IP核的验证和标准化的趋势判断和需求分析 ？		
高端双界面智能卡关键技术研究与产品实现的趋势判断和需求分析 ？		
四合一全高清数字电视一体机图像处理SOC的趋势判断和需求分析 ？		
面向移动多媒体计算平台的图形加速处理器开发的趋势判断和需求分析 ？		
用于LCD TV背光的高亮度LED驱动集成电路研究的趋势判断和需求分析 ？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的趋势判断和需求分析 ？		
高性能双界面CPU卡安全芯片的趋势判断和需求分析 ？		
汽车车身控制器（BCM）专用高压芯片的技术研究的趋势判断和需求分析 ？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的趋势判断和需求分析 ？		
12bits高速ADC IP核技术研发的趋势判断和需求分析 ？		
TD-LTE/TD-SCDMA双模加速固核的研发的趋势判断和需求分析 ？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的趋势判断和需求分析 ？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的趋势判断和需求分析 ？		
车身控制器专用高压芯片的设计的趋势判断和需求分析 ？		
12bits高速ADC IP核技术攻关的趋势判断和需求分析 ？		
支持国密算法的移动存储控制SoC芯片研制及应用的趋势判断和需求分析 ？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的趋势判断和需求分析 ？		
65nm 12bit高性能ADC电路技术研究的趋势判断和需求分析 ？		
65nm 12bit高性能ADC IP核产业化技术攻关的趋势判断和需求分析 ？		 数模混合集成电路是通信系统和消费类电子产品的共性技术和核心技术。其核心是模数转换器（Analog-to-Digital Converter，ADC）。高性能ADC技术和产品始终是国际工业界和学术界讨论的热点课题。按照转换速度和精度的综合指标，ADC可以分为不同性能档次。  1、低速高精度ADC的速度为10KHz-100KHz，精度为14bit-24bit，一般应用于高保真音响、高精度信号测量、窄带无线通信等领域。通常采用过采样率技术。强调高精度。  2、超高速中等精度ADC的速度为500MHz-4GHz，精度为6bit-8bit。一般应用于数据通信、短距离无线通信以及数据采集等领域。通常采用全并行、折叠内插技术。强调高速度。  3、高速高精度ADC的速度为20MHz-100MHz，精度为10bit-14bit。一般应用于宽带移动通信、雷达、射频测量、HDTV及平板显示等领域。通常采用流水线技术，兼顾速度和精度。  本课题拟开发的是高速高精度ADC，其综合性能好，应用面宽。但设计难度大，技术门槛高。国际大公司将之视为核心技术。由于此类高性能ADC军民兼用，国外对中国施行严格出口许可管制。鉴于高速高精度ADC的战略地位，国家科技重大专项将无线通信基站和雷达用100MHz 14bit的高性能ADC列为重点，支持共性集成电路技术开发。  本课题拟在国家科技重大专项的基础上，根据宽带移动、手机电视、无线局域网等需求，采用65nm CMOS工艺，开发适于SoC嵌入应用的50MHz 12bit低功耗高性能ADC IP核技术。
CMMB移动电视单芯片SoC接收系统解决方案的趋势判断和需求分析 ？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的趋势判断和需求分析 ？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的趋势判断和需求分析 ？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的趋势判断和需求分析 ？		
65nm 12bit高性能ADC IP核产业化研究的趋势判断和需求分析 ？		数模混合集成电路是通信系统和消费类电子产品的共性技术和核心技术。其核心是模数转换器（Analog-to-Digital Converter，ADC）。高性能ADC技术和产品始终是国际工业界和学术界讨论的热点课题。按照转换速度和精度的综合指标，ADC可以分为不同性能档次。  1、低速高精度ADC的速度为10KHz-100KHz，精度为14bit-24bit，一般应用于高保真音响、高精度信号测量、窄带无线通信等领域。通常采用过采样率技术。强调高精度。  2、超高速中等精度ADC的速度为500MHz-4GHz，精度为6bit-8bit。一般应用于数据通信、短距离无线通信以及数据采集等领域。通常采用全并行、折叠内插技术。强调高速度。  3、高速高精度ADC的速度为20MHz-100MHz，精度为10bit-14bit。一般应用于宽带移动通信、雷达、射频测量、HDTV及平板显示等领域。通常采用流水线技术，兼顾速度和精度。  本课题拟开发的是高速高精度ADC，其综合性能好，应用面宽。但设计难度大，技术门槛高。国际大公司将之视为核心技术。由于此类高性能ADC军民兼用，国外对中国施行严格出口许可管制。鉴于高速高精度ADC的战略地位，国家科技重大专项将无线通信基站和雷达用100MHz 14bit的高性能ADC列为重点，支持共性集成电路技术开发。  本课题拟在国家科技重大专项的基础上，根据宽带移动、手机电视、无线局域网等需求，采用65nm CMOS工艺，开发适于SoC嵌入应用的50MHz 12bit低功耗高性能ADC IP核技术。  下面简要分析国内外相关技术现状、应用需求和本课题技术的先进性。  1.1 国内外现状、水平和发展趋势  1.1.1 国际高速高精度ADC IP核技术现状、水平和发展趋势  针对宽带通信和移动电视的低功耗嵌入应用要求，国际上高速高精度ADC IP核的发展趋势是跟随SoC，开发90nm-65nm IP核。表1归纳了最近2-3年在集成电路领域顶尖国际会议和期刊上发表的研究最新成果。基于90nm和65nm的10bit-14bit高性能ADC设计。  表1 国外90nm-65nm 10-14bit ADC IP核的最新性能  归纳而言，其中的主流单项技术包括增加冗余流水线、OTA共享、免采样保持、低功耗运算放大器、数字校准、多bit级流水线和全差分过零比较器等。针对不同应用，采用不同的技术组合。在保证性能的情况下，尽量减少功耗，以利于IP核的嵌入应用。  90nm设计种类较多，新技术组合丰富，65nm设计技术相对单一。这和工艺的成熟度有关。设计电源电压为1.0v-1.2v；精度多为10bit，11bit-12bit不多。11bit及以上设计均采用数字校准；速度大多在20MHz-100MHz，更高采样率通过时间交错技术来实现；大多数设计的功耗在30mW以内，适合低功耗的应用要求。  国际上，高性能混合信号IP核的主要供应商包括Silicon & Software Systems、Chipidea、Alvand等。更多信息可以查阅http：//www.design-reuse.com/。  1.3 科学技术价值、特色和创新点  1.3.1 本课题的科学技术价值  本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。  1.1.2 国内12bit高速高精度ADC技术现状  国内研究单位近年来开始研究12bit高性能ADC的设计方法。发表的相关论文见表2。国内设计大多采用0.18um CMOS工艺。采用的单项技术基本是：采用双层增益自举的折叠共源共栅放大器，栅压自举的采样开关，2.5bit MDAC，OTA共享、免采样保持放大器、按比例缩小、动态比较器、电流调制功耗缩放和开关运放等。  但国内大部分论文都只给仿真结果，无法验证设计的有效性。国内与国外相比，高性能ADC的设计水平和工艺差距很大。  表2 近年来国内11bit-14bit高速高精度ADC论文     国内工业界开发ADC IP核的主要是集成电路制造公司和设计服务公司，如芯原微电子、成都登巅、中芯国际和华虹NEC等。  目前所开发的ADC IP核的精度都不高于10比特。主要针对的是视频、音频用ADC。高速高精度ADC IP核没有。而工艺大多采用0.18um-0.13um（见表3）。65nm CMOS上的ADC IP核几乎没有。  表3 公开发布的国内工业界开发的ADC IP核性能  1.1.3 本课题团队的相关基础  本课题责任单位芯原微电子（上海）有限公司成立于2001年，专注于在多媒体、语音和无线通信等广大的应用市场领域提供专业的SoC设计服务、业内标准的半导体IP以及可升级的ASIC全包服务。为更好地支持客户的芯片设计，公司自主开发了一系列具有自己独立产权/版权的IP，包括各种模拟和数字信号转换器ADC/DAC，有高速、高分辨率、低功耗等各种IP，依据其在高速高精度ADC方面的核心技术和专利，已开发出80MHz-160MHz 10bit高性能低功耗ADC IP技术，并在境内65-90nm CMOS工艺完成了大量各种类型的IP核开发。
万兆(10G)以太网无源光网络接入控制芯片的趋势判断和需求分析 ？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的趋势判断和需求分析 ？		
高性能模数数模转换器测试技术研究的趋势判断和需求分析 ？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的趋势判断和需求分析 ？		
手机移动支付核心SoC芯片的趋势判断和需求分析 ？		
千兆赫兹低功耗运算放大器芯片的趋势判断和需求分析 ？		
用于汽车电子燃油喷射系统的高精度运算放大器的趋势判断和需求分析 ？		
用于高端服务器内存模组的寄存器缓冲芯片的趋势判断和需求分析 ？		
TD-LTE终端射频功率放大器芯片研究的趋势判断和需求分析 ？		
高频微波、毫米波宽带放大器的趋势判断和需求分析 ？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的趋势判断和需求分析 ？		
基于先进时空域去噪算法的视频图像处理器开发的趋势判断和需求分析 ？		
60GHz超高速通信T/R芯片技术研究的趋势判断和需求分析 ？		
60GHz超高速通信系统射频前端频率综合器电路研究的趋势判断和需求分析 ？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的趋势判断和需求分析 ？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的趋势判断和需求分析 ？		
高速高精度模数转换器（ADC）性能测试技术研发的趋势判断和需求分析 ？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的趋势判断和需求分析 ？		  1.1 硅光子技术发展的驱动力      硅光子集成电路是利用现有的大规模集成电路工艺(CMOS)把光电器件与各种逻辑控制和驱动电路集成在同一SOI圆片上，制造高速、低功耗、超小尺寸和低成本的通讯与计算芯片（图1）。硅光子集成电路是一门正在蓬勃发展的学科，具有广阔应用，比如高清电视连接、数据服务中心、处理器芯片的光互连和光交换等。极具潜力的产业化前景为硅光子集成电路带来了巨大的机会。      按照ITRS预测，至2020年，特征尺寸为10nm左右的微电子制造工艺将投入量产。随着硅半导体工艺特征尺寸的下降，处理器上晶体管集成密度呈指数增长。至2020年，可集成的晶体管密度将是现在(2009年)的16倍。当前单核处理器的性能提升和实现复杂性都临近于物理限制，因而随着集成电路技术的高速发展，微处理器已进入多核时代。相应地，为了给计算能力巨大的计算部件供数，片上通信规模和片间通信带宽也将达到每秒10TB的量级。这样的处理器结构面临着非常大的挑战。例如随着工艺特征尺寸的缩小，处理器上局部互连线延迟基本不变，但全局互连线延迟大大增加，芯片内处理器核间的非局部通信将越来越慢；此外，长延迟通信依赖片上网络更多的跳数来转发信息，意味着将消耗更多的能量。      另一方面，随着超级计算中心等数据处理中心计算能力的增加，所需要的数据带宽越来越大，由于铜缆传输带宽随着传输距离的增加而降低，为了兼顾传输距离和带宽，必然对计算中心的规模有所限制，从而可能对其计算能力和处理能力产生巨大的限制。尽管在这些系统中已经广泛使用光学传输方案，以解决传输距离与带宽之间的矛盾，但由于传统的光学传输方案多采用分立的光学器件，尺寸、功耗比较大，集成水平比较低，限制了系统性能的进一步提升。      因而，在处理器系统频率和规模不断增加的背景下，芯片间和系统间以电互连和电交换方式的互连系统已成为严重制约系统整体性能的关键因素之一，成为巨大的瓶颈，主要体现在：  〉扩展性问题。  电互连在系统规模增加时，随着互连距离的增加，信号传输更加困难，如果采用多级中继，会导致互连网络设计复杂、延迟增加、可靠性降低。  〉信号高速互连问题。  由于对互连系统的速度和带宽要求不断升高，基于铜导线的传统互连系统渐渐显得力不从心。高频电互连面临严重的信号完整性问题，例如信号的衰减、反射、信号间的串扰、电磁干扰等问题。为克服这些问题，导致电互连收发器的复杂性、功耗、体积等增加。这些问题限制了带宽的提高、功耗的降低和可靠性的提高，并使得高性能处理器芯片的成本和研发周期大大增加。  〉功耗问题。  在片上多核处理器中，片上互连网络的规模随着处理器规模的增大而显著增大，其中一个明显的问题是功耗的增加。在采用电互连的片上多核处理器中，芯片的功耗大部分耗费在互连网络，增加了芯片的散热问题，从而进一步限制了片上多核处理器的规模。对于超级计算中心，系统功耗也是一个重要的因素。对于当前采用传统光纤传输方案的超级计算中心，平均功耗在50mW/Gbps量级，为达到10TBps的传输速度，功耗将达到4000Wps。      由于上述问题，目前基于铜导线的传统电互连的发展现状和发展速度远不能满足未来的需求，基于光电技术的互连系统（简称光互连系统）渐渐走入计算机系统研发人员的视野并逐步得到重视。因为光子对于电磁辐射免疫，而且相互之间不会发生串扰，并且具有高频率、低损耗的特点，所以光互连技术能够很好的解决电互连所碰到的众多问题。就目前而言，商业化光互连系统的单通道传输带宽能达到4Gbps，而实验室中已经成熟的技术则能轻松达到10Gbps。更有甚者，由IBM研发的光互连系统的带宽能够达到惊人的120Gbps，同时，Intel等公司在硅基光互连和混合光互连也取得了很大突破，大大加快了芯片内光互连的应用进程。由此可见，光互连系统被人们寄予厚望，众多研究机构均投入了大量的人力物力进行相关技术的开发并希望制定属于自己的光互连标准。光电互连技术在处理器互连系统中的应用前景是非常明晰的。      CPU芯片上的核间光互连技术由于具备大带宽、低功耗、短延迟、无中继等优势，可构建片上的核间通信网络，用于未来体系结构中的全局数据交换，有利于多核CPU的持续发展，提升并行计算能力。首先，光通信的延迟主要取决于物理距离和光速的比值，功耗主要消耗在光电转换端点上而在传递过程中不增加额外的功耗，因此片内光互连技术用于全局通信将有望降低全局通信延迟和提高全局通信的带宽/功耗比值。其次，片间光互连技术不受到芯片引脚的限制，大大增加片外带宽。因此采用光互连可以克服电互连的带宽瓶颈，获得更好的系统性能；克服多核处理器上的片上互联瓶颈，支持更大规模的处理器。      对于芯片间的光互连技术，也具有上述优势，同时由于使用低功耗高密度光电接口模块和更轻、更容易布线的光波导或光纤，可以降低整个系统的功耗并获得很高的系统密度。      与传统的光学传输方案相比，硅光子集成电路由于采用CMOS标准工艺，因此可大批量生产，并同时具有电缆的低成本和传统光学的长距离、高速率的优势。自2004年Intel在硅光子调制器领域获得重大突破后，经过世界各大公司（比如IBM，Luxtera）和先进研究机构（比如斯坦福大学，麻省理工学院）的研究和开发，硅光子器件已经日臻成熟，正处于从实验室到产品的产业化过渡阶段。而就国内目前研究的现状而言，需要突破的难关则包括了如何制作稳定可靠的硅光子器件，包括片上光源、硅光调制器、硅基探测器等。此外与国外同样面临的重要挑战来自光路与电路的集成。光电器件一般需要在SOI 上加工，而现有的商用集成电路的foundry 大多在体硅上进行加工。硅光子集成电路要求摸索成套的基于SOI 的集成电路加工工艺、电路模型等，这样光路和电路才能实现在同一芯片上的集成。      综上所述，高频和多核时代，电互连成为越来越严重的瓶颈，制约了系统性能的提高。芯片内和系统间采用光互连技术，不仅可以克服电互连的限制，而且可以支持新型的计算机系统结构的研究。基于硅光子集成电路和光电互连技术的单片多核处理器互连系统的研究具有现实的理论意义和应用价值。数据传输速度不断加快的需求，为光互连技术的进步提供了强大的推动力，使光互连成为一种最具潜力的新技术。  1.2 光互连技术发展的现状和蓝图      如图2所示，20世纪80～90年代，光互连主要应用于数千米以上的远距离传输。代表应用为城市与城市之间、国家与国家之间的互联网以及语音通讯网络。90年代后，光互连技术更加广泛为的应用于局域网，城市内部的不同区域、甚至同一区域内的宽带互联，都已经应用光互连技术。      而当今正在高速发展，大规模的商业化产品正在出现的光互连技术，是机架与机架间（Rack to Rack）间和同一设备内卡之间（Card to Card）的光互连，例如超级计算机或者大型服务器中运算单元间数据传输的光互连应用，还有同一卡上不同芯片间的数据传输。      2015年之后，多芯片组件技术（multi-chip module）将逐步出现并走向应用。多芯片组件技术应用后若干年，研究工作者将致力于实现同一芯片上不同单元间的光互连技术。      现阶段光互连技术发展的现状，使得机架与机架间（Rack to Rack）间、卡之间（Card to Card）、同一卡上的光互连技术，有可能在几年内实现规模化应用。这一技术应用价值的凸显， 使这一技术在全球范围内成为研究热点。IBM、Intel等知名公司也对这一技术投入大量的研究工作。      本项目针对光互连技术的发展情况，重点开发为机架间（Rack to Rack）、卡之间（Card to Card）光互连产品，提供规模化生产的、与CMOS生产工艺兼容的硅基光电调制器制造工艺。  1.3 光互连技术市场应用分析      硅光子集成电路具有广泛应用，其中最容易市场化的产品是高速连接线（如图3也可以看作为上述的机架与机架间的光互连应用），代表应用为超级计算中心、大型服务器等。 而更为广泛的家庭和个人化应用，则具有更广阔的市场，用于连接高清电视，数码相机，DVD，游戏机，数据服务器等各类需要高速数据传输的设备。      和市场上以电缆线为代表的铜等金属线产品比较，光互连高速连接有两个明显的优势。一是能够把传输速度提高10倍以上，满足了信号传输日益增长的带宽要求。二是其单位传输距离上信号损耗低。三是以成熟而低成本的集成电路加工工艺制造，具有显而易见的低成本优势。以下主要就高清数字电视连接和数据中心网络市场进行分析。      1.3.1）高清数字电视连接      高清数字电视相比传统模拟电视和标清数字电视，其图像分辨率成倍提高，达到1920×1080；同时高清数字电视采用的宽高比为16：9的大屏幕播映方式，使电视节目具有更强的逼真性和感染力。高清数字电视能满足人们对高清音视频娱乐的需求，是数字电视的长期发展的方向。目前，全球已有12个国家开播高清电视节目，包括美国、加拿大、日本、澳大利亚、韩国、德国、奥地利及一些北欧国家。我国将在2015年基本停止模拟电视信号播出，此后，逐步转向全数字高清信号的有线、无线和卫星播出。据全球知名半导体调研公司iSuppli报告指出（图4），2012年全球高清数字电视出货量将达到241.2百万套，2007年-2012年年复合成长率高达20%。      完整的高清数字电视体系包括：高清电视节目源、高清机顶盒、高清电视机和必要的传输网络，缺一不可。在整个高清数字电视市场中，近10%是高清数字电视连接的市场。      1.3.2）数据中心网络市场      在众多的硅光子集成电路市场中，数据中心网络市场是一个巨大的现有市场。世界各大软件和网络公司，比如Google，Yahoo，微软等公司都是重要的客户。图5可见10Gbps网络收发器的在2006到2011年的市场容量，在2010年每年将达超过两千万个的单位需求量。10Gbps系统的收发器单位价格100-200美元，以此计算，2010年的市场需求将达到十亿至二十亿美金。     1.4 本项目研究内容和技术关键      在硅基光电集成电路中，光发射器、光波导/调制器、光电探测器及驱动电路和接收电路都集成在同一片衬底上，且所有器件均采用标准集成电路（CMOS）工艺制备，或仅对部分工艺进行微小修改，从而实现全光互连和超大规模集成电路的单片集成。通过将电、光器件集成在一起，硅基光电集成电路减少了外部接口的数目，从而减小了因为耦合带来的光功率损失，同时也可以减小寄生电容等效应，电路的频响得到改善，并显著提高了光电电路的性能。      硅电光调制器是光互连中重要的组成元件，示意图如图6。随着芯片特征尺寸的减小，芯片的集成度和速度也越来越高。由于串扰和损耗的问题，芯片与芯片之间的带宽并没有随芯片速度的提高而按比例增长，芯片间的数据传输逐渐成为限制系统性能的主要瓶颈。而相比于电互连，光互连具有高带宽，低损耗，无串扰和电磁兼容的优点，可以很好的缓解传输带宽与传输距离两者之间的矛盾，是解决芯片间的通信瓶颈的一种重要解决方案。硅基电光调制器将芯片产生的电信号转变为光信号，在光纤等传输通道中进行传输，接收器将接收到的光信号转换为电信号，送给芯片进行处理，最终实现光互连。      综上所述，本项目的总体目标为，基于宏力的标准CMOS工艺平台，研究基于标准CMOS工艺的硅基光电集成电路，开展高速光互连的核心器件硅基光电调制器的制造工艺研究和开发。研究在CMOS工艺下的光子器件性能，通过优化工艺条件和开发工艺流程，提高光器件性能，达到世界先进水平，为实现大规模光电集成芯片奠定基础。    
60GHz超高速通信射频前端芯片技术研究的趋势判断和需求分析 ？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的趋势判断和需求分析 ？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的趋势判断和需求分析 ？		
软件无线电台应用的SoC芯片的趋势判断和需求分析 ？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的趋势判断和需求分析 ？		
芯片级电路快速并行测试技术研究的趋势判断和需求分析 ？		
集成OFDM电力线载波技术的智能电表SOC芯片的趋势判断和需求分析 ？		
芯片安全防护技术研究及卡SoC芯片开发的趋势判断和需求分析 ？		
TPMS传感器芯片产品化规模制造技术的趋势判断和需求分析 ？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的趋势判断和需求分析 ？		
自主智能三轴加速度传感系统集成芯片研究的趋势判断和需求分析 ？		
面向物联网智能传感芯片技术研究的趋势判断和需求分析 ？		
TPMS复合传感器芯片SiP封装技术研究的趋势判断和需求分析 ？		
自主智能压力复合传感系统集成芯片研究的趋势判断和需求分析 ？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的趋势判断和需求分析 ？		
6500V超高压大功率IGBT芯片研发的趋势判断和需求分析 ？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的趋势判断和需求分析 ？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的趋势判断和需求分析 ？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的趋势判断和需求分析 ？		
自主智能三轴陀螺传感系统集成芯片研究的趋势判断和需求分析 ？		
汽车车身控制器（BCM）专用高压芯片的研究的经济建设和社会发展需求？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的经济建设和社会发展需求？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的经济建设和社会发展需求？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的经济建设和社会发展需求？		
12bits高速ADC IP核的验证和标准化的经济建设和社会发展需求？		
高端双界面智能卡关键技术研究与产品实现的经济建设和社会发展需求？		
四合一全高清数字电视一体机图像处理SOC的经济建设和社会发展需求？		
面向移动多媒体计算平台的图形加速处理器开发的经济建设和社会发展需求？		
用于LCD TV背光的高亮度LED驱动集成电路研究的经济建设和社会发展需求？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的经济建设和社会发展需求？		
高性能双界面CPU卡安全芯片的经济建设和社会发展需求？		
汽车车身控制器（BCM）专用高压芯片的技术研究的经济建设和社会发展需求？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的经济建设和社会发展需求？		
12bits高速ADC IP核技术研发的经济建设和社会发展需求？		
TD-LTE/TD-SCDMA双模加速固核的研发的经济建设和社会发展需求？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的经济建设和社会发展需求？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的经济建设和社会发展需求？		
车身控制器专用高压芯片的设计的经济建设和社会发展需求？		
12bits高速ADC IP核技术攻关的经济建设和社会发展需求？		
支持国密算法的移动存储控制SoC芯片研制及应用的经济建设和社会发展需求？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的经济建设和社会发展需求？		
65nm 12bit高性能ADC电路技术研究的经济建设和社会发展需求？		
65nm 12bit高性能ADC IP核产业化技术攻关的经济建设和社会发展需求？		
CMMB移动电视单芯片SoC接收系统解决方案的经济建设和社会发展需求？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的经济建设和社会发展需求？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的经济建设和社会发展需求？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的经济建设和社会发展需求？		
65nm 12bit高性能ADC IP核产业化研究的经济建设和社会发展需求？		1.2.1 本课题ADC IP核是移动通信和数字电视SoC的共性技术  本课题拟开发的50MHz 12bit高性能低功耗ADC IP核是应用于新一代无线通信和消费电子系统，如移动电视、宽带移动和无线网络等领域SoC的高性能数模混合集成电路共性技术，市场前景看好。本课题的成功实施将对推动相关产业发展起到重要的支撑作用。下面就本课题可以应用的领域进行简要的市场和技术需求分析。  1、手机电视芯片中的应用  自去年移动电视标准确定后，移动电视保持了强劲发展势头。赛迪资讯的预测（图2）表明，2012年将有接近1亿3千万的用户。而移动电视将成为手机的必备功能，市场前景看好。     图2 2008－2012年中国手机电视市场销售量预测（数据来源：赛迪资讯）  图3所示为手机电视SoC的功能框图。其中，使用了一颗50MHz 12bit ADC IP核，通过可以时分复用该IP核，可以满足I/Q两路25MHz 12bit模数信号转换，具备了低功耗特点。     图3 手机电视SoC系统框图（来源：ADI公司）  2、新一代宽带移动通信和无线网络中的应用  宽带移动终端是另一个有着巨大需求的应用领域。从市场需求来看，随着客户对通信数据率和通信质量要求的不断提高，新一代宽带移动终端将逐步替代目前的2G/3G手机。更新市场空间可观，将达上亿数量。  以新一代无线网络WiMax/WLAN（802.11n）为例，In-Stat的统计数据显示（图4），无线数字城市的兴起将带动Wi-Fi消费电子市场强劲增长。预计2012年，全球Wi-Fi的市场总值将达到190亿美元。WiMAX芯片市场也会从2006年30万片发展到2011年2100万片。     图4 2006-2012年全球Wi-Fi行业市场预测（数据来源：In-Stat）  图5所示为无线终端SoC接收通道。新一代宽带移动和无线网络芯片（LTE/WiMax/WLAN）对内嵌ADC的精度要求是80MHz 12bit，本课题ADC IP核的核心技术可以覆盖这一应用要求。     图5 无线数字通信接收SoC的基本结构  1.2.2 高性能IP核是支撑先进工艺线量产的关键因素  迄今为止，集成电路的发展依然遵循着“摩尔定律”。英特尔等公司继推出量产的45nm CPU芯片后，今年下半年将推出32nm产品。DRAM和FPGA也采用先进CMOS工艺以提高产品性价比。专用产品工艺稍落后于标准产品。但依然迈入90nm，部分产品尝试65nm工艺。  近年来，本土集成电路制造公司稳健崛起，国内工艺水平与国际差距有所缩小。但与国际先进工艺相比，仍相差两代。即中芯国际主流工艺为0.13um。90nm工艺开始量产，65nm工艺即将研发成功。  但真正的问题还不仅在于工艺落后两代，更是中芯国际65nm工艺线由于缺乏效应的IP核，阻碍了设计客户及时使用其65nm工艺生产SoC产品。65nm的产能不足又将进一步影响中芯国际工艺的成熟和升级。  从这个角度，开发65nmIP核是当务之急。本课题拟开发的高性能ADC IP核将有助于拉动本土先进集成电路工艺线的量产。  1.2.3 高性能IP核开发符合自主创新战略，利于高水平人才培养  从0.18um过渡到65nm，IP核，尤其是高性能数模混合信号IP核，设计方法有很大改变，如必须考虑可制造性设计（DFM）问题，考虑低电压设计问题等等。这些设计挑战会激发设计技术的创新。另外，高性能数模混合信号IP的应用将大大提高SoC产品的技术附加值，提高系统产品的核心竞争力，符合国家科技创新带动产业结构转型和产品升级。  高难度的数模混合信号设计，也有利于我们培养高水平的设计人才，提升我们国家在数模混合信号集成电路设计领域的科研水平。产生很好的社会效益。  1.2.4 芯原微电子在国内集成电路产业链中扮演的角色  芯原微电子成立于2001年8月，作为ASIC设计代工供应商，为客户提供设计服务和一站式服务，包括设计、芯片生产、封装、测试和出货。2002到2008年间，芯原微电子立足国内，已经向中芯国际（SMIC）、宏力（GSMC），先进（ASMC）和上海华虹NEC提供了半导体标准设计平台，技术涵盖65nm、90nm、0.13um、0.15um、0.18um、0.25um、0.35um和0.6um。  芯原微电子更多立足国内集成电路制造商开发大量IP。更多针对国内客户，在无线通信、多媒体和VoIP市场领域满足客户对低成本SoC的要求，提供从规格定制到量产的“一站式”增值服务。在下一波先进工艺技术来临时，芯原微电子将会越来越多地与本土厂商展开深入合作。
万兆(10G)以太网无源光网络接入控制芯片的经济建设和社会发展需求？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的经济建设和社会发展需求？		
高性能模数数模转换器测试技术研究的经济建设和社会发展需求？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的经济建设和社会发展需求？		
手机移动支付核心SoC芯片的经济建设和社会发展需求？		
千兆赫兹低功耗运算放大器芯片的经济建设和社会发展需求？		
用于汽车电子燃油喷射系统的高精度运算放大器的经济建设和社会发展需求？		
用于高端服务器内存模组的寄存器缓冲芯片的经济建设和社会发展需求？		
TD-LTE终端射频功率放大器芯片研究的经济建设和社会发展需求？		
高频微波、毫米波宽带放大器的经济建设和社会发展需求？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的经济建设和社会发展需求？		
基于先进时空域去噪算法的视频图像处理器开发的经济建设和社会发展需求？		
60GHz超高速通信T/R芯片技术研究的经济建设和社会发展需求？		
60GHz超高速通信系统射频前端频率综合器电路研究的经济建设和社会发展需求？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的经济建设和社会发展需求？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的经济建设和社会发展需求？		
高速高精度模数转换器（ADC）性能测试技术研发的经济建设和社会发展需求？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的经济建设和社会发展需求？		
60GHz超高速通信射频前端芯片技术研究的经济建设和社会发展需求？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的经济建设和社会发展需求？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的经济建设和社会发展需求？		
软件无线电台应用的SoC芯片的经济建设和社会发展需求？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的经济建设和社会发展需求？		
芯片级电路快速并行测试技术研究的经济建设和社会发展需求？		
集成OFDM电力线载波技术的智能电表SOC芯片的经济建设和社会发展需求？		
芯片安全防护技术研究及卡SoC芯片开发的经济建设和社会发展需求？		
TPMS传感器芯片产品化规模制造技术的经济建设和社会发展需求？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的经济建设和社会发展需求？		
自主智能三轴加速度传感系统集成芯片研究的经济建设和社会发展需求？		
面向物联网智能传感芯片技术研究的经济建设和社会发展需求？		
TPMS复合传感器芯片SiP封装技术研究的经济建设和社会发展需求？		
自主智能压力复合传感系统集成芯片研究的经济建设和社会发展需求？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的经济建设和社会发展需求？		
6500V超高压大功率IGBT芯片研发的经济建设和社会发展需求？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的经济建设和社会发展需求？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的经济建设和社会发展需求？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的经济建设和社会发展需求？		
自主智能三轴陀螺传感系统集成芯片研究的经济建设和社会发展需求？		
汽车车身控制器（BCM）专用高压芯片的研究的特色？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的特色？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的特色？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的特色？		
12bits高速ADC IP核的验证和标准化的特色？		
高端双界面智能卡关键技术研究与产品实现的特色？		
四合一全高清数字电视一体机图像处理SOC的特色？		
面向移动多媒体计算平台的图形加速处理器开发的特色？		
用于LCD TV背光的高亮度LED驱动集成电路研究的特色？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的特色？		
高性能双界面CPU卡安全芯片的特色？		
汽车车身控制器（BCM）专用高压芯片的技术研究的特色？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的特色？		
12bits高速ADC IP核技术研发的特色？		
TD-LTE/TD-SCDMA双模加速固核的研发的特色？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的特色？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的特色？		
车身控制器专用高压芯片的设计的特色？		
12bits高速ADC IP核技术攻关的特色？		
支持国密算法的移动存储控制SoC芯片研制及应用的特色？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的特色？		
65nm 12bit高性能ADC电路技术研究的特色？		
65nm 12bit高性能ADC IP核产业化技术攻关的特色？		本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。 
CMMB移动电视单芯片SoC接收系统解决方案的特色？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的特色？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的特色？		针对目前蓝牙越来越多的应用领域和越来越大的市场需求，开发一款可应用于多个领域的一次可编程蓝牙单芯片，通过编程来适用于不同的应用，以尽快地占领市场，尽快地实现产业化。      无线通讯的单芯片SoC集成了射频, 模拟AD/DA, 数字调制/解调, 数字基带处理单元、32位RISC、控制单元和各种外围接口电路像 UART, PCM, I2C等丰富、复杂的硬件资源外，它还应该包括底层软件和应用软件。除了这些以外, 和芯片硬件同样重要的嵌入式软件对硬件成本的影响往往被忽视. 嵌入式软件对于硬件的影响除了CPU的速度以外就是存储器了, 软件所需要的动态和静态存储器是影响芯片性能和成本的重要因素之一。     传统上的嵌入式软件存储器常规有三个可能性： 1）内置ROM的存储架构：即片上集成RAM+ROM;外挂EEPROM。 2）内置Flash的存储架构：即片上集成RAM+Flash;不需要外挂存储器。 3）外置Flash的存储架构：即片上集成RAM;外挂Flash。这三者的比较见下表：                      内置ROM    内置Flash    外置Flash  成本                 低          非常高         非常高  灵活性               低          高             非常高  产品良率             高          低             N/A  市场响应速度         非常慢      快             快  防复制               非常好      差             非常差  芯片面积             中          小             大  工艺要求             CMOS      特殊工艺        N/A  外置EEPRON         需要       不需要          不需要  本项目的主要研究内容为：  1)创新性的OTP硬件架构：在蓝牙2.0的基础上采取在片上集成多种存储器的方法, 即将RAM、ROM和所谓OTP（One-Time-Programmable）功能，即一次编程功能存储器用CMOS工艺集成到同一颗芯片里面，我们称之为内置OTP。它与上面三种方法的比较见下表：                  内置OTP    内置ROM    内置Flash    外置Flash  成本             低          低          非常高        非常高  灵活性           高          低          高            非常高  产品良率         高          高          低            N/A  市场响应速度     快          非常慢      快            快  防复制           非常好      非常好      差            非常差  芯片面积         小          小          中            大  工艺要求         CMOS      CMOS       特殊工艺      N/A  外置EEPRON     不需要      需要        不需要        不需要  2)创新性的OTP软件架构：  在RAM中存放运行数据；在ROM中存放Core BT Stack; 在OTP存储器中存放BT High Stack Application。  此架构为：* 代码存储空间由ROM和OTP构成。            * ROM中保存核心层代码（高速、通用、面对硬件）；            * OTP中存放高层协议软件和应用软件代码（低速、专用、多变）。  其特点是：* 存储结构灵活可变，可适应不同的应用；            * 从应用研发到批量生产无缝转换；            * 有效兼顾成本和应用灵活性；            * 低功耗；            * 快速Bug,Fix。  3）本项目的难点：全新的软、硬件架构。   其一，针对不同应用的蓝牙芯片，蓝牙单芯片的基板都是一样的，不同的应用可通过外部编程一次完成。  其二，方便、灵活，同时可大大节约产品的成本。      目前，蓝牙单芯片已应用于多个领域， 不同的应用需要不同的软件, 即使在同样的应用中也可以修改优化软件. 因此既可以灵活地变化软件, 又节省了芯片成本, 而且还加快了芯片在不同应用中的开发速度.
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的特色？		
65nm 12bit高性能ADC IP核产业化研究的特色？		本课题的特色在于：开拓国内在65nm工艺线上开发12bit高性能ADC IP核的先河，填补国内相关技术空白，凸现自主创新能力，提升数模混合集成电路设计水平，提高SoC核心竞争力。  另一个特色是：本课题IP核针对手机电视，完成50MHz 12bit高性能低功耗ADC IP核的产业化技术攻关。但该技术也是其他应用产品的共性技术。课题结束后，可以根据应用适当扩展，将本课题技术沿用到新一代宽带移动核无线局域网等其他应用领域。
万兆(10G)以太网无源光网络接入控制芯片的特色？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的特色？		
高性能模数数模转换器测试技术研究的特色？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的特色？		
手机移动支付核心SoC芯片的特色？		
千兆赫兹低功耗运算放大器芯片的特色？		
用于汽车电子燃油喷射系统的高精度运算放大器的特色？		
用于高端服务器内存模组的寄存器缓冲芯片的特色？		
TD-LTE终端射频功率放大器芯片研究的特色？		
高频微波、毫米波宽带放大器的特色？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的特色？		
基于先进时空域去噪算法的视频图像处理器开发的特色？		
60GHz超高速通信T/R芯片技术研究的特色？		
60GHz超高速通信系统射频前端频率综合器电路研究的特色？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的特色？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的特色？		
高速高精度模数转换器（ADC）性能测试技术研发的特色？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的特色？		
60GHz超高速通信射频前端芯片技术研究的特色？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的特色？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的特色？		
软件无线电台应用的SoC芯片的特色？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的特色？		
芯片级电路快速并行测试技术研究的特色？		
集成OFDM电力线载波技术的智能电表SOC芯片的特色？		
芯片安全防护技术研究及卡SoC芯片开发的特色？		
TPMS传感器芯片产品化规模制造技术的特色？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的特色？		
自主智能三轴加速度传感系统集成芯片研究的特色？		
面向物联网智能传感芯片技术研究的特色？		
TPMS复合传感器芯片SiP封装技术研究的特色？		
自主智能压力复合传感系统集成芯片研究的特色？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的特色？		
6500V超高压大功率IGBT芯片研发的特色？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的特色？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的特色？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的特色？		
自主智能三轴陀螺传感系统集成芯片研究的特色？		
汽车车身控制器（BCM）专用高压芯片的研究的科学技术价值 ？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的科学技术价值 ？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的科学技术价值 ？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的科学技术价值 ？		
12bits高速ADC IP核的验证和标准化的科学技术价值 ？		
高端双界面智能卡关键技术研究与产品实现的科学技术价值 ？		
四合一全高清数字电视一体机图像处理SOC的科学技术价值 ？		
面向移动多媒体计算平台的图形加速处理器开发的科学技术价值 ？		
用于LCD TV背光的高亮度LED驱动集成电路研究的科学技术价值 ？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的科学技术价值 ？		
高性能双界面CPU卡安全芯片的科学技术价值 ？		
汽车车身控制器（BCM）专用高压芯片的技术研究的科学技术价值 ？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的科学技术价值 ？		
12bits高速ADC IP核技术研发的科学技术价值 ？		
TD-LTE/TD-SCDMA双模加速固核的研发的科学技术价值 ？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的科学技术价值 ？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的科学技术价值 ？		
车身控制器专用高压芯片的设计的科学技术价值 ？		
12bits高速ADC IP核技术攻关的科学技术价值 ？		
支持国密算法的移动存储控制SoC芯片研制及应用的科学技术价值 ？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的科学技术价值 ？		
65nm 12bit高性能ADC电路技术研究的科学技术价值 ？		
65nm 12bit高性能ADC IP核产业化技术攻关的科学技术价值 ？		本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。 
CMMB移动电视单芯片SoC接收系统解决方案的科学技术价值 ？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的科学技术价值 ？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的科学技术价值 ？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的科学技术价值 ？		
65nm 12bit高性能ADC IP核产业化研究的科学技术价值 ？		 本课题拟开发的65nm CMOS 50MHz 12bit高性能ADC IP核技术。其科学技术价值在于：1）解决在低电压、低功耗应用的前提下，解决高速、高精度模拟和数字信号处理的难点。2）结合65nm先进工艺，针对芯片设计和制造工艺统计波动之间的不匹配。需要探索可制造性设计问题。
万兆(10G)以太网无源光网络接入控制芯片的科学技术价值 ？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的科学技术价值 ？		
高性能模数数模转换器测试技术研究的科学技术价值 ？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的科学技术价值 ？		
手机移动支付核心SoC芯片的科学技术价值 ？		
千兆赫兹低功耗运算放大器芯片的科学技术价值 ？		
用于汽车电子燃油喷射系统的高精度运算放大器的科学技术价值 ？		
用于高端服务器内存模组的寄存器缓冲芯片的科学技术价值 ？		
TD-LTE终端射频功率放大器芯片研究的科学技术价值 ？		
高频微波、毫米波宽带放大器的科学技术价值 ？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的科学技术价值 ？		
基于先进时空域去噪算法的视频图像处理器开发的科学技术价值 ？		
60GHz超高速通信T/R芯片技术研究的科学技术价值 ？		
60GHz超高速通信系统射频前端频率综合器电路研究的科学技术价值 ？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的科学技术价值 ？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的科学技术价值 ？		
高速高精度模数转换器（ADC）性能测试技术研发的科学技术价值 ？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的科学技术价值 ？		
60GHz超高速通信射频前端芯片技术研究的科学技术价值 ？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的科学技术价值 ？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的科学技术价值 ？		
软件无线电台应用的SoC芯片的科学技术价值 ？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的科学技术价值 ？		
芯片级电路快速并行测试技术研究的科学技术价值 ？		
集成OFDM电力线载波技术的智能电表SOC芯片的科学技术价值 ？		
芯片安全防护技术研究及卡SoC芯片开发的科学技术价值 ？		
TPMS传感器芯片产品化规模制造技术的科学技术价值 ？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的科学技术价值 ？		
自主智能三轴加速度传感系统集成芯片研究的科学技术价值 ？		
面向物联网智能传感芯片技术研究的科学技术价值 ？		
TPMS复合传感器芯片SiP封装技术研究的科学技术价值 ？		
自主智能压力复合传感系统集成芯片研究的科学技术价值 ？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的科学技术价值 ？		
6500V超高压大功率IGBT芯片研发的科学技术价值 ？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的科学技术价值 ？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的科学技术价值 ？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的科学技术价值 ？		
自主智能三轴陀螺传感系统集成芯片研究的科学技术价值 ？		
汽车车身控制器（BCM）专用高压芯片的研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的国内外相关技术现状、应用需求和本课题技术的先进性？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
12bits高速ADC IP核的验证和标准化的国内外相关技术现状、应用需求和本课题技术的先进性？		
高端双界面智能卡关键技术研究与产品实现的国内外相关技术现状、应用需求和本课题技术的先进性？		
四合一全高清数字电视一体机图像处理SOC的国内外相关技术现状、应用需求和本课题技术的先进性？		
面向移动多媒体计算平台的图形加速处理器开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
用于LCD TV背光的高亮度LED驱动集成电路研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
高性能双界面CPU卡安全芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
汽车车身控制器（BCM）专用高压芯片的技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的国内外相关技术现状、应用需求和本课题技术的先进性？		
12bits高速ADC IP核技术研发的国内外相关技术现状、应用需求和本课题技术的先进性？		
TD-LTE/TD-SCDMA双模加速固核的研发的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的国内外相关技术现状、应用需求和本课题技术的先进性？		
车身控制器专用高压芯片的设计的国内外相关技术现状、应用需求和本课题技术的先进性？		
12bits高速ADC IP核技术攻关的国内外相关技术现状、应用需求和本课题技术的先进性？		
支持国密算法的移动存储控制SoC芯片研制及应用的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的国内外相关技术现状、应用需求和本课题技术的先进性？		
65nm 12bit高性能ADC电路技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
65nm 12bit高性能ADC IP核产业化技术攻关的国内外相关技术现状、应用需求和本课题技术的先进性？		1.1 国内外现状、水平和发展趋势  1.1.1 国际高速高精度ADC IP核技术现状、水平和发展趋势  针对宽带通信和移动电视的低功耗嵌入应用要求，国际上高速高精度ADC IP核的发展趋势是跟随SoC，开发90nm-65nm IP核。表1归纳了最近2-3年在集成电路领域顶尖国际会议和期刊上发表的研究最新成果。基于90nm和65nm的10bit-14bit高性能ADC设计。  表1 国外90nm-65nm 10-14bit ADC IP核的最新性能     归纳而言，其中的主流单项技术包括增加冗余流水线、OTA共享、免采样保持、低功耗运算放大器、数字校准、多bit级流水线和全差分过零比较器等。针对不同应用，采用不同的技术组合。在保证性能的情况下，尽量减少功耗，以利于IP核的嵌入应用。  90nm设计种类较多，新技术组合丰富，65nm设计技术相对单一。这和工艺的成熟度有关。设计电源电压为1.0v-1.2v；精度多为10bit，11bit-12bit不多。11bit及以上设计均采用数字校准；速度大多在20MHz-100MHz，更高采样率通过时间交错技术来实现；大多数设计的功耗在30mW以内，适合低功耗的应用要求。  国际上，高性能混合信号IP核的主要供应商包括Silicon & Software Systems、Chipidea、Alvand等。更多信息可以查阅http：//www.design-reuse.com/。  1.1.2 国内12bit高速高精度ADC技术现状  国内研究单位近年来开始研究12bit高性能ADC的设计方法。发表的相关论文见表2。国内设计大多采用0.18um CMOS工艺。采用的单项技术基本是：采用双层增益自举的折叠共源共栅放大器，栅压自举的采样开关，2.5bit MDAC，OTA共享、免采样保持放大器、按比例缩小、动态比较器、电流调制功耗缩放和开关运放等。  但国内大部分论文都只给仿真结果，无法验证设计的有效性。国内与国外相比，高性能ADC的设计水平和工艺差距很大。  表2 近年来国内11bit-14bit高速高精度ADC论文     国内工业界开发ADC IP核的主要是集成电路制造公司和设计服务公司，如芯原微电子、成都登巅、中芯国际和华虹NEC等。  目前所开发的ADC IP核的精度都不高于10比特。主要针对的是视频、音频用ADC。高速高精度ADC IP核没有。而工艺大多采用0.18um-0.13um（见表3）。65nm CMOS上的ADC IP核几乎没有。  表3 公开发布的国内工业界开发的ADC IP核性能     1.1.3 本课题团队的相关基础  本课题责任单位芯原微电子（上海）有限公司成立于2001年，专注于在多媒体、语音和无线通信等广大的应用市场领域提供专业的SoC设计服务、业内标准的半导体IP以及可升级的ASIC全包服务。为更好地支持客户的芯片设计，公司自主开发了一系列具有自己独立产权/版权的IP，包括各种模拟和数字信号转换器ADC/DAC，有高速、高分辨率、低功耗等各种IP，依据其在高速高精度ADC方面的核心技术和专利，已开发出80MHz-160MHz 10bit高性能低功耗ADC IP技术，并在境内65-90nm CMOS工艺完成了大量各种类型的IP核开发。  本课题合作单位复旦大学在过去十年长期注重高速、中高精度ADC技术的研究，取得了重要进展和突破，技术在国内处于领先地位。在低功耗设计方面，达到了国际先进水平。  这些技术为本课题开发50MHz 12bit ADC IP核打下了基础，提供了技术可行性依据。  1、针对视频应用的80MHz-160MHz 10bit ADC IP核（芯原微电子）  基于0.13um CMOS工艺的核心技术  （1）低功耗双通道ADC。指标为：采样率80MHz、精度10bit、电源电压1.3v、差分输入1.0Vp-p、IQ通道串扰-40dB  （2）单通道ADC。指标为：采样率160MHz、精度10bit、电源电压3.3v/1.2v、差分输入2.0Vp-p、SNR 59dB（输入1MHz）、THD 62dB（输入1MHz）、DNL ±1.5LSB、INL ±3LSB  2、针对多种应用的65nm-90nm数模混合信号IP核（芯原微电子）  基于65nm-90nm CMOS工艺的核心技术  （1）12bit 1MHz 应用于audio的Delta Sigma ADC  （2）24bit 1MHz 应用于audio的Delta Sigma DAC  （3）存储器SRAM（8k32）、锁相环PLL（500MHz-900MHz）、电源电路Power Regulator、高速接口USB2.0 PHY等多种数模混合信号IP核  3、针对手机电视应用的40MHz 11bit低功耗ADC IP核（复旦大学）  图1a为1.5bit级流水线结构ADC，采用共享OTA、新型OTA等低功耗技术。其综合品质因素FoM为0.05。  图1b为2.5bit级流水线结构ADC，采用共享OTA、免采样保持等低功耗电路技术。FoM为0.07（ISCAS论文）。  两款ADC IP核设计均采用0.18um CMOS实现。目前，国际上同类技术的FoM值最低为0.2。我们设计的低功耗水平优于国际最新技术。           （a）1.5bit级结构ADC版图照片及动态性能仿真   （b）多bit级结构ADC版图及动态性能仿真  图1 用于手机电视的低功耗40MHz 10bit ADC IP核  1.1.4 结论：本课题技术定位国际先进，团队技术互补，国内领先  本课题定位为高性能先进工艺的IP核开发。芯原微电子作为国内知名IP提供商，以提供完整、专业的设计服务为根本，以IP核发展和应用为基础，来提高行业竞争优势，策略性地选择一系列IP进行研发，对包括高性能ADC在内的各种数模混合IP模块有大量的研发经验。  对于IP的产业化，芯原微电子作为专业第三方IP提供商有其优势，其主营业务就是IP研发与推广。相比主营方向为某个特定应用的芯片开发商，独立第三方研发和推广IP的模式更有利于产业化。同时，芯原微电子和国内外各集成电路制造商有良好的合作关系，在最先进工艺节点上始终走在最前沿，例如65nm IP核，芯原微电子的研发基本与集成电路制造商的工艺研发同步。  从电路技术而言，复旦大学作为高校，拥有集成电路领域唯一的国家重点实验室，在创新技术方面有其优势。本课题将综合采用国际主流的先进技术和自主的创新技术（如多bit级流水线、基于比较器的流水线、OTA共享、低电压运算放大器、数字后台校准、免采样保持、全差分过零点比较器等），开发50MHz 12bit高性能低功耗ADC IP核。其综合性能定位国际最新水平。  本课题将结合芯原微电子在IP核产品开发和应用，复旦大学在电路技术研究的各自擅长，结合芯原微电子在65nm数模混合信号设计先期积累的经验，复旦大学在40MHz 11bit高速、高精度、低功耗ADC的创新技术优势，开发出本课题目标设定的50MHz 12bit高性能、低功耗ADC IP核。因此，该研发组合具有相对的优势。实现本课题开发目标是实际可行的。  1.2 经济建设和社会发展需求  1.2.1 本课题ADC IP核是移动通信和数字电视SoC的共性技术  本课题拟开发的50MHz 12bit高性能低功耗ADC IP核是应用于新一代无线通信和消费电子系统，如移动电视、宽带移动和无线网络等领域SoC的高性能数模混合集成电路共性技术，市场前景看好。本课题的成功实施将对推动相关产业发展起到重要的支撑作用。下面就本课题可以应用的领域进行简要的市场和技术需求分析。  1、手机电视芯片中的应用  自去年移动电视标准确定后，移动电视保持了强劲发展势头。赛迪资讯的预测（图2）表明，2012年将有接近1亿3千万的用户。而移动电视将成为手机的必备功能，市场前景看好。     图2 2008－2012年中国手机电视市场销售量预测（数据来源：赛迪资讯）  图3所示为手机电视SoC的功能框图。其中，使用了一颗50MHz 12bit ADC IP核，通过可以时分复用该IP核，可以满足I/Q两路25MHz 12bit模数信号转换，具备了低功耗特点。     图3 手机电视SoC系统框图（来源：ADI公司）  2、新一代宽带移动通信和无线网络中的应用  宽带移动终端是另一个有着巨大需求的应用领域。从市场需求来看，随着客户对通信数据率和通信质量要求的不断提高，新一代宽带移动终端将逐步替代目前的2G/3G手机。更新市场空间可观，将达上亿数量。  以新一代无线网络WiMax/WLAN（802.11n）为例，In-Stat的统计数据显示（图4），无线数字城市的兴起将带动Wi-Fi消费电子市场强劲增长。预计2012年，全球Wi-Fi的市场总值将达到190亿美元。WiMAX芯片市场也会从2006年30万片发展到2011年2100万片。     图4 2006-2012年全球Wi-Fi行业市场预测（数据来源：In-Stat）  图5所示为无线终端SoC接收通道。新一代宽带移动和无线网络芯片（LTE/WiMax/WLAN）对内嵌ADC的精度要求是80MHz 12bit，本课题ADC IP核的核心技术可以覆盖这一应用要求。     图5 无线数字通信接收SoC的基本结构  1.2.2 高性能IP核是支撑先进工艺线量产的关键因素  迄今为止，集成电路的发展依然遵循着“摩尔定律”。英特尔等公司继推出量产的45nm CPU芯片后，今年下半年将推出32nm产品。DRAM和FPGA也采用先进CMOS工艺以提高产品性价比。专用产品工艺稍落后于标准产品。但依然迈入90nm，部分产品尝试65nm工艺。  近年来，本土集成电路制造公司稳健崛起，国内工艺水平与国际差距有所缩小。但与国际先进工艺相比，仍相差两代。即中芯国际主流工艺为0.13um。90nm工艺开始量产，65nm工艺即将研发成功。  但真正的问题还不仅在于工艺落后两代，更是中芯国际65nm工艺线由于缺乏效应的IP核，阻碍了设计客户及时使用其65nm工艺生产SoC产品。65nm的产能不足又将进一步影响中芯国际工艺的成熟和升级。  从这个角度，开发65nmIP核是当务之急。本课题拟开发的高性能ADC IP核将有助于拉动本土先进集成电路工艺线的量产。  1.2.3 高性能IP核开发符合自主创新战略，利于高水平人才培养  从0.18um过渡到65nm，IP核，尤其是高性能数模混合信号IP核，设计方法有很大改变，如必须考虑可制造性设计（DFM）问题，考虑低电压设计问题等等。这些设计挑战会激发设计技术的创新。另外，高性能数模混合信号IP的应用将大大提高SoC产品的技术附加值，提高系统产品的核心竞争力，符合国家科技创新带动产业结构转型和产品升级。  高难度的数模混合信号设计，也有利于我们培养高水平的设计人才，提升我们国家在数模混合信号集成电路设计领域的科研水平。产生很好的社会效益。  1.2.4 芯原微电子在国内集成电路产业链中扮演的角色  芯原微电子成立于2001年8月，作为ASIC设计代工供应商，为客户提供设计服务和一站式服务，包括设计、芯片生产、封装、测试和出货。2002到2008年间，芯原微电子立足国内，已经向中芯国际（SMIC）、宏力（GSMC），先进（ASMC）和上海华虹NEC提供了半导体标准设计平台，技术涵盖65nm、90nm、0.13um、0.15um、0.18um、0.25um、0.35um和0.6um。  芯原微电子更多立足国内集成电路制造商开发大量IP。更多针对国内客户，在无线通信、多媒体和VoIP市场领域满足客户对低成本SoC的要求，提供从规格定制到量产的“一站式”增值服务。在下一波先进工艺技术来临时，芯原微电子将会越来越多地与本土厂商展开深入合作。 
CMMB移动电视单芯片SoC接收系统解决方案的国内外相关技术现状、应用需求和本课题技术的先进性？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的国内外相关技术现状、应用需求和本课题技术的先进性？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的国内外相关技术现状、应用需求和本课题技术的先进性？		
65nm 12bit高性能ADC IP核产业化研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
万兆(10G)以太网无源光网络接入控制芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的国内外相关技术现状、应用需求和本课题技术的先进性？		
高性能模数数模转换器测试技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
手机移动支付核心SoC芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
千兆赫兹低功耗运算放大器芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
用于汽车电子燃油喷射系统的高精度运算放大器的国内外相关技术现状、应用需求和本课题技术的先进性？		
用于高端服务器内存模组的寄存器缓冲芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
TD-LTE终端射频功率放大器芯片研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
高频微波、毫米波宽带放大器的国内外相关技术现状、应用需求和本课题技术的先进性？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于先进时空域去噪算法的视频图像处理器开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
60GHz超高速通信T/R芯片技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
60GHz超高速通信系统射频前端频率综合器电路研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的国内外相关技术现状、应用需求和本课题技术的先进性？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的国内外相关技术现状、应用需求和本课题技术的先进性？		
高速高精度模数转换器（ADC）性能测试技术研发的国内外相关技术现状、应用需求和本课题技术的先进性？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的国内外相关技术现状、应用需求和本课题技术的先进性？		
60GHz超高速通信射频前端芯片技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的国内外相关技术现状、应用需求和本课题技术的先进性？		
软件无线电台应用的SoC芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
芯片级电路快速并行测试技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
集成OFDM电力线载波技术的智能电表SOC芯片的国内外相关技术现状、应用需求和本课题技术的先进性？		
芯片安全防护技术研究及卡SoC芯片开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
TPMS传感器芯片产品化规模制造技术的国内外相关技术现状、应用需求和本课题技术的先进性？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的国内外相关技术现状、应用需求和本课题技术的先进性？		
自主智能三轴加速度传感系统集成芯片研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
面向物联网智能传感芯片技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
TPMS复合传感器芯片SiP封装技术研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
自主智能压力复合传感系统集成芯片研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的国内外相关技术现状、应用需求和本课题技术的先进性？		
6500V超高压大功率IGBT芯片研发的国内外相关技术现状、应用需求和本课题技术的先进性？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的国内外相关技术现状、应用需求和本课题技术的先进性？		
自主智能三轴陀螺传感系统集成芯片研究的国内外相关技术现状、应用需求和本课题技术的先进性？		
汽车车身控制器（BCM）专用高压芯片的研究的技术指标？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的技术指标？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的技术指标？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的技术指标？		
12bits高速ADC IP核的验证和标准化的技术指标？		
高端双界面智能卡关键技术研究与产品实现的技术指标？		
四合一全高清数字电视一体机图像处理SOC的技术指标？		
面向移动多媒体计算平台的图形加速处理器开发的技术指标？		
用于LCD TV背光的高亮度LED驱动集成电路研究的技术指标？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的技术指标？		
高性能双界面CPU卡安全芯片的技术指标？		
汽车车身控制器（BCM）专用高压芯片的技术研究的技术指标？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的技术指标？		
12bits高速ADC IP核技术研发的技术指标？		
TD-LTE/TD-SCDMA双模加速固核的研发的技术指标？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的技术指标？		 ---支持H.264 Main Profile和Baseline Profile  ---支持CAVLC和CABAC  ---支持1路720p/1080i或8路D1视频的实时编码  ---支持移动侦测，去隔行，去噪，OSD等视频处理  ---系统时钟达到220MHz  本课题的16路D1的多通道DVR系统解决方案规格如下：  编码芯片:FH8735  主处理器:CPU(400MHz)  操作系统:嵌入式Linux操作系统  编码性能:16路D1编码  回放:D1本地回放  操作界面:图形化操作界面，支持鼠标、面板、遥控器操作  视频标准:PAL、NTSC  图像压缩:H.264  录像方式:手动、定时、报警、移动侦测  录像查询:时间检索、事件检索、通道检索、日志检索  视频输入:16路BNC  视频输出:1路BNC，1路VGA输出  音频输入:16路BNC  音频输出:1路BNC  监视质量:PAL：720x576（D1）；NTSC：720x480（D1）  回放质量:PAL：704x576（D1）；NTSC：704x480（D1）  图像控制:6档可调  移动侦测:每个通道可设置192(16×12)个检测区域，可设置多级灵敏度  画面显示:1、4、9、12、16画面显示  录像速度:PAL：25帧/秒(可调)　NTSC：30帧/秒(可调)  录像保存:本机硬盘、网络  报警输入:16个开关量输入  报警输出:4个开关量输出  云台控制:RS485  硬盘接口:8个SATA接口  网络接口:RJ45　10M/100M/1000M自适应以太网口  USB接口:2个USB2.0高速接口  电 源:ATX电源  本课题的高清IP摄像机系统解决方案规格如下：  系统主芯片:FH8735  操作系统:嵌入式ucLinux操作系统  视频分辨率:1920x1080  图像压缩:H.264  移动侦测:每个通道可设置192(16×12)个检测区域，可设置多级灵敏度  录像速度: 25帧/秒(可调)   录像保存:本机SD卡、网络  网络接口:RJ45　10M/100M自适应以太网口  网络功能:支持完整的TCP/IP协议簇，支持视频、报警、语音数据，内置WEB浏览器，支持IE访问；  其他功能:心跳，报警，语音对讲，用户管理；  特色和创新点：  方案采用公司自主开发的多通道H.264压缩芯片，搭配高性能嵌入式CPU和DSP作为主控平台和解码单元，应用系统构建在Linux操作系统基础之上。编码采用自主开发的纯硬件实施的多通道视频编码芯片，应用方案可扩展性好，多芯片协同处理，有效降低成本，大大降低功耗。突破了之前在单台DVR上实现16通道标清H.264编码的技术瓶颈，将结束DSP在该领域一统天下的局面。IP摄像机方案达到200万像素的分辨率，超过目前主流高清IP摄像机的130万像素。
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的技术指标？		
车身控制器专用高压芯片的设计的技术指标？		
12bits高速ADC IP核技术攻关的技术指标？		
支持国密算法的移动存储控制SoC芯片研制及应用的技术指标？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的技术指标？		
65nm 12bit高性能ADC电路技术研究的技术指标？		
65nm 12bit高性能ADC IP核产业化技术攻关的技术指标？		
CMMB移动电视单芯片SoC接收系统解决方案的技术指标？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的技术指标？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的技术指标？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的技术指标？		
65nm 12bit高性能ADC IP核产业化研究的技术指标？		
万兆(10G)以太网无源光网络接入控制芯片的技术指标？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的技术指标？		
高性能模数数模转换器测试技术研究的技术指标？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的技术指标？		
手机移动支付核心SoC芯片的技术指标？		
千兆赫兹低功耗运算放大器芯片的技术指标？		 1GHz带宽（-3dB，闭环增益=+1）；5纳秒的稳定时间（SETTLING TIME）；增益平坦度（0.1dB）：300Hz； 在 fc=10MHz时达到 -60dB的全失真(THD)；6毫安的静态电流；80毫安的输出驱动电流；关断模式下，功耗小于350微安；能驱动 75欧姆的电阻负载；面积（平方毫米）：1.5X1.5mm等。  
用于汽车电子燃油喷射系统的高精度运算放大器的技术指标？		
用于高端服务器内存模组的寄存器缓冲芯片的技术指标？		
TD-LTE终端射频功率放大器芯片研究的技术指标？		
高频微波、毫米波宽带放大器的技术指标？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的技术指标？		
基于先进时空域去噪算法的视频图像处理器开发的技术指标？		
60GHz超高速通信T/R芯片技术研究的技术指标？		
60GHz超高速通信系统射频前端频率综合器电路研究的技术指标？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的技术指标？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的技术指标？		
高速高精度模数转换器（ADC）性能测试技术研发的技术指标？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的技术指标？		
60GHz超高速通信射频前端芯片技术研究的技术指标？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的技术指标？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的技术指标？		
软件无线电台应用的SoC芯片的技术指标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术指标？		
芯片级电路快速并行测试技术研究的技术指标？		
集成OFDM电力线载波技术的智能电表SOC芯片的技术指标？		
芯片安全防护技术研究及卡SoC芯片开发的技术指标？		
TPMS传感器芯片产品化规模制造技术的技术指标？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的技术指标？		
自主智能三轴加速度传感系统集成芯片研究的技术指标？		
面向物联网智能传感芯片技术研究的技术指标？		
TPMS复合传感器芯片SiP封装技术研究的技术指标？		
自主智能压力复合传感系统集成芯片研究的技术指标？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的技术指标？		
6500V超高压大功率IGBT芯片研发的技术指标？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的技术指标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术指标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术指标？		
自主智能三轴陀螺传感系统集成芯片研究的技术指标？		
汽车车身控制器（BCM）专用高压芯片的研究的系统特性？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的系统特性？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的系统特性？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的系统特性？		
12bits高速ADC IP核的验证和标准化的系统特性？		
高端双界面智能卡关键技术研究与产品实现的系统特性？		
四合一全高清数字电视一体机图像处理SOC的系统特性？		
面向移动多媒体计算平台的图形加速处理器开发的系统特性？		
用于LCD TV背光的高亮度LED驱动集成电路研究的系统特性？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的系统特性？		
高性能双界面CPU卡安全芯片的系统特性？		
汽车车身控制器（BCM）专用高压芯片的技术研究的系统特性？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的系统特性？		 1.强大的实时操作系统支持多接口、多协议并行工作。      2.具备基础驱动、操作系统、文件管理、应用程序开发等功能。  
12bits高速ADC IP核技术研发的系统特性？		
TD-LTE/TD-SCDMA双模加速固核的研发的系统特性？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的系统特性？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的系统特性？		
车身控制器专用高压芯片的设计的系统特性？		
12bits高速ADC IP核技术攻关的系统特性？		
支持国密算法的移动存储控制SoC芯片研制及应用的系统特性？		 1.强大的实时操作系统支持多接口、多协议并行工作。      2.具备基础驱动、操作系统、文件管理、应用程序开发等功能。  
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的系统特性？		
65nm 12bit高性能ADC电路技术研究的系统特性？		
65nm 12bit高性能ADC IP核产业化技术攻关的系统特性？		
CMMB移动电视单芯片SoC接收系统解决方案的系统特性？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的系统特性？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的系统特性？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的系统特性？		
65nm 12bit高性能ADC IP核产业化研究的系统特性？		
万兆(10G)以太网无源光网络接入控制芯片的系统特性？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的系统特性？		
高性能模数数模转换器测试技术研究的系统特性？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的系统特性？		
手机移动支付核心SoC芯片的系统特性？		
千兆赫兹低功耗运算放大器芯片的系统特性？		
用于汽车电子燃油喷射系统的高精度运算放大器的系统特性？		
用于高端服务器内存模组的寄存器缓冲芯片的系统特性？		
TD-LTE终端射频功率放大器芯片研究的系统特性？		
高频微波、毫米波宽带放大器的系统特性？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的系统特性？		
基于先进时空域去噪算法的视频图像处理器开发的系统特性？		
60GHz超高速通信T/R芯片技术研究的系统特性？		
60GHz超高速通信系统射频前端频率综合器电路研究的系统特性？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的系统特性？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的系统特性？		
高速高精度模数转换器（ADC）性能测试技术研发的系统特性？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的系统特性？		
60GHz超高速通信射频前端芯片技术研究的系统特性？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的系统特性？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的系统特性？		
软件无线电台应用的SoC芯片的系统特性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的系统特性？		
芯片级电路快速并行测试技术研究的系统特性？		
集成OFDM电力线载波技术的智能电表SOC芯片的系统特性？		
芯片安全防护技术研究及卡SoC芯片开发的系统特性？		
TPMS传感器芯片产品化规模制造技术的系统特性？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的系统特性？		
自主智能三轴加速度传感系统集成芯片研究的系统特性？		
面向物联网智能传感芯片技术研究的系统特性？		
TPMS复合传感器芯片SiP封装技术研究的系统特性？		
自主智能压力复合传感系统集成芯片研究的系统特性？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的系统特性？		
6500V超高压大功率IGBT芯片研发的系统特性？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的系统特性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的系统特性？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的系统特性？		
自主智能三轴陀螺传感系统集成芯片研究的系统特性？		
汽车车身控制器（BCM）专用高压芯片的研究的流程设计？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的流程设计？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的流程设计？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的流程设计？		
12bits高速ADC IP核的验证和标准化的流程设计？		
高端双界面智能卡关键技术研究与产品实现的流程设计？		
四合一全高清数字电视一体机图像处理SOC的流程设计？		
面向移动多媒体计算平台的图形加速处理器开发的流程设计？		
用于LCD TV背光的高亮度LED驱动集成电路研究的流程设计？		产品定义→系统设计→电路设计→版图设计→芯片加工（外协加工）→样品测试、封装（外协加工）→测试（外协加工）→销售 服务  
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的流程设计？		
高性能双界面CPU卡安全芯片的流程设计？		
汽车车身控制器（BCM）专用高压芯片的技术研究的流程设计？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的流程设计？		
12bits高速ADC IP核技术研发的流程设计？		
TD-LTE/TD-SCDMA双模加速固核的研发的流程设计？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的流程设计？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的流程设计？		
车身控制器专用高压芯片的设计的流程设计？		
12bits高速ADC IP核技术攻关的流程设计？		
支持国密算法的移动存储控制SoC芯片研制及应用的流程设计？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的流程设计？		
65nm 12bit高性能ADC电路技术研究的流程设计？		
65nm 12bit高性能ADC IP核产业化技术攻关的流程设计？		
CMMB移动电视单芯片SoC接收系统解决方案的流程设计？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的流程设计？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的流程设计？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的流程设计？		
65nm 12bit高性能ADC IP核产业化研究的流程设计？		
万兆(10G)以太网无源光网络接入控制芯片的流程设计？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的流程设计？		
高性能模数数模转换器测试技术研究的流程设计？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的流程设计？		
手机移动支付核心SoC芯片的流程设计？		
千兆赫兹低功耗运算放大器芯片的流程设计？		
用于汽车电子燃油喷射系统的高精度运算放大器的流程设计？		
用于高端服务器内存模组的寄存器缓冲芯片的流程设计？		
TD-LTE终端射频功率放大器芯片研究的流程设计？		
高频微波、毫米波宽带放大器的流程设计？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的流程设计？		
基于先进时空域去噪算法的视频图像处理器开发的流程设计？		
60GHz超高速通信T/R芯片技术研究的流程设计？		
60GHz超高速通信系统射频前端频率综合器电路研究的流程设计？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的流程设计？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的流程设计？		
高速高精度模数转换器（ADC）性能测试技术研发的流程设计？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的流程设计？		
60GHz超高速通信射频前端芯片技术研究的流程设计？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的流程设计？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的流程设计？		
软件无线电台应用的SoC芯片的流程设计？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的流程设计？		
芯片级电路快速并行测试技术研究的流程设计？		
集成OFDM电力线载波技术的智能电表SOC芯片的流程设计？		
芯片安全防护技术研究及卡SoC芯片开发的流程设计？		
TPMS传感器芯片产品化规模制造技术的流程设计？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的流程设计？		
自主智能三轴加速度传感系统集成芯片研究的流程设计？		
面向物联网智能传感芯片技术研究的流程设计？		
TPMS复合传感器芯片SiP封装技术研究的流程设计？		
自主智能压力复合传感系统集成芯片研究的流程设计？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的流程设计？		
6500V超高压大功率IGBT芯片研发的流程设计？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的流程设计？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的流程设计？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的流程设计？		
自主智能三轴陀螺传感系统集成芯片研究的流程设计？		
汽车车身控制器（BCM）专用高压芯片的研究的技术路线？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的技术路线？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的技术路线？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的技术路线？		
12bits高速ADC IP核的验证和标准化的技术路线？		
高端双界面智能卡关键技术研究与产品实现的技术路线？		
四合一全高清数字电视一体机图像处理SOC的技术路线？		
面向移动多媒体计算平台的图形加速处理器开发的技术路线？		
用于LCD TV背光的高亮度LED驱动集成电路研究的技术路线？		关于本课题的研发，我们将采用自顶向下的正向设计方法，依次完成产品定义，系统设计，电路设计，版图设计，芯片加工，封装测试等一系列的设计过程。产品定义和系统设计需要进行充分的市场调查，分析竞争对手的产品的优点和缺点。  由于本课题的集成电路主要是模拟电路，包含少量的数字电路，所以将采用无锡华润上华的0.5微米高压CMOS集成电路工艺加工生产，这样既可以满足芯片对高压器件的需求，又可以满足数字电路高密度布线的需求。对工艺的其它要求包括40伏特的高压器件，双层金属布线以提高芯片的性能。      由于本课题的集成电路是高精度的模拟电路，所以要用高精度的电路仿真软件  HSpice和Hsim来完成电路仿真和系统仿真工作。
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的技术路线？		首先是设计完成覆盖整个VHF和UHF 频段(42MHz–878MHz)的宽带射频调谐器。这是因为设计多模多频段的射频调谐器芯片所必须解决的包括谐波频率抑制在内的一系列世界级的关键核心技术大多发生在这个频段里。一旦设计成功包含VHF和UHF 频段 (42MHz–878MHz)的宽带射频调谐器，我们只需添加上L频段(1450MHz-1492MHz 和1660MHz - 1690MHz)即可实现涵盖整个VHF/UHF和L频段的功能。对拥有雄厚技术实力的我们公司而言，添加窄带的L频段的技术风险几乎是零。由于我们已经成功设计出覆盖整个VHF和UHF 频段 (42MHz–878MHz)的宽带射频调谐器工程样片，代表世界一流水平的覆盖整个VHF/ UHF 和L频段的名副其实的多模多频段射频调谐芯片已指日可待。  我们的研发是从其性能指标的要求着手，根据所需的性能指标设计出合理的系统结构并对其进行仿真，根据仿真的结果反复修改结构体系并制定出可行的各模块单元的指标要求，其后对各模块单元进行非常详细的线路设计和仿真，最后是板图设计并对设计的板图通过仿真进行不断的改进直到达到要求。接下来是送交台湾的晶园厂TSMC进行流片。流片后经过对晶片进行切割，并送交封装厂Unisem进行封装，其后对封装的射频调谐器芯片进行测试，将测试所得到的结果和期望的设计指标进行比较分析，为下今后量产的流片提出切实的改进意见，最终实现稳定性、可靠性、安全性等系列化标准化的量产。
高性能双界面CPU卡安全芯片的技术路线？		
汽车车身控制器（BCM）专用高压芯片的技术研究的技术路线？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的技术路线？		
12bits高速ADC IP核技术研发的技术路线？		
TD-LTE/TD-SCDMA双模加速固核的研发的技术路线？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的技术路线？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的技术路线？		
车身控制器专用高压芯片的设计的技术路线？		
12bits高速ADC IP核技术攻关的技术路线？		
支持国密算法的移动存储控制SoC芯片研制及应用的技术路线？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的技术路线？		
65nm 12bit高性能ADC电路技术研究的技术路线？		
65nm 12bit高性能ADC IP核产业化技术攻关的技术路线？		通过系统架构确定电路模块指标；通过先进设计方法研究，完成高性能ADC芯片设计；通过MPW流片和高速高精度数模混合信号测试技术开发，完成芯片性能和功能测试，验证IP核性能；根据手机电视SoC应用需要，完成ADC的IP化应用技术。
CMMB移动电视单芯片SoC接收系统解决方案的技术路线？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的技术路线？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的技术路线？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的技术路线？		
65nm 12bit高性能ADC IP核产业化研究的技术路线？		
万兆(10G)以太网无源光网络接入控制芯片的技术路线？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的技术路线？		
高性能模数数模转换器测试技术研究的技术路线？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的技术路线？		
手机移动支付核心SoC芯片的技术路线？		
千兆赫兹低功耗运算放大器芯片的技术路线？		本项目通过创新的具有短路保护的CLASS AB输出电路设计、低阻抗双源跟随电平驱动电路的设计、三路密勒电容补偿电路的设计、源和漏并联触点连接的版图设计等核心技术开发出千兆赫兹低功耗运算放大器芯片，芯片分为3个功能模块：放大模块、反馈模块、偏置模块。  本项目是针对苛刻的、高速发展的视频与多媒体市场开发高性能解决方案，新芯片采用了创新的相位补偿和输出构架以实现整个放大器性能的大幅提高。具体内部功能模块见图1。     图1：芯片内部功能模块电路结构图 
用于汽车电子燃油喷射系统的高精度运算放大器的技术路线？		本项目的研发，我们将采用自顶向下的正向设计方法，依次完成产品定义、系统设计、电路设计、版图设计、芯片加工和封装测试等一系列的设计过程。产品定义和系统设计需要进行充分的市场调查，分析竞争对手的产品的优点和缺点。  基于以前的工作基础，本项目拟研发的集成电路将采用无锡华润上华的0.5um 40V CMOS集成电路工艺加工生产，这样可以满足芯片对高输入电压的需求。对工艺的其它要求包括双层多晶电容，双层金属布线以提高芯片的性能。  由于本项目的集成电路是高精度的运算放大器电路，将要用高精度的电路仿真软件HSpice来完成电路仿真工作。     
用于高端服务器内存模组的寄存器缓冲芯片的技术路线？		
TD-LTE终端射频功率放大器芯片研究的技术路线？		
高频微波、毫米波宽带放大器的技术路线？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的技术路线？		
基于先进时空域去噪算法的视频图像处理器开发的技术路线？		
60GHz超高速通信T/R芯片技术研究的技术路线？		
60GHz超高速通信系统射频前端频率综合器电路研究的技术路线？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的技术路线？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的技术路线？		由于本芯片功能复杂、规模庞大，为加快研发和产业化进程，采用自主开发和IP授权相结合的技术路线。  在上述功能模块中，将通过IP授权的方式获得ARM1136JF-S内核、视频编解码器、2D/3D图形加速器、DRAM控制器、USB控制器、USB PHY、以太网控制器以及锁相环等模块，其它的功能模块全部自主开发完成。  3．芯片主要技术指标    （1）芯片规模：～800万门    （2）CPU时钟主频：≥800Mhz    　（3）流片工艺：TSMC 65nm CMOS General Logic (LP) 1.2V/3.3V 1P6M。该工艺是目前最先进、同时成熟度和稳定度都最高的芯片制造工艺。采用低功耗工艺可以大幅降低芯片的静态功耗和动态功耗。    （4）最大功耗：1.0W左右，典型功耗：≤500mW，待机功耗：≤10mW  　（5）视频解码：支持JPEG、MPEG-1、MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10等格式的硬件解码，最大分辨率：1920x1080@30fps。    （6）视频编码：支持JPEG、MPEG-4/H.263、H.264硬件编码，最大分辨率：1280x1024@30fps  　（7）支持2D/3D图形加速，符合OPENGL ES 1.1 & 2.0、OPENVG 1.1标准
高速高精度模数转换器（ADC）性能测试技术研发的技术路线？		（1）对业界公认的美国ADI公司的14bit 150MS/s ADC产品AD9254为待测器件进行动静态性能测试，验证本课题开发的高速高精度ADC性能测试技术。  （2）结合上海萌芯电子科技有限公司正在开发的高速高精度ADC产品MA14100（14bit 100MS/s）、MA14150（14bit 150MS/s），进一步应用本课题开发的高速高精度ADC性能测试技术，以证明该测试技术的通用性。  （3）通过上述测试，按照IEEE测试标准，优化测试方案（包括构建仪器平台，开发测试评估板和测试分析程序），规范测试流程，给出产品测试手册。  （4）考虑技术的应用和推广模式，提出产业化构想。
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的技术路线？		
60GHz超高速通信射频前端芯片技术研究的技术路线？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的技术路线？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的技术路线？		
软件无线电台应用的SoC芯片的技术路线？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术路线？		
芯片级电路快速并行测试技术研究的技术路线？		
集成OFDM电力线载波技术的智能电表SOC芯片的技术路线？		
芯片安全防护技术研究及卡SoC芯片开发的技术路线？		
TPMS传感器芯片产品化规模制造技术的技术路线？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的技术路线？		
自主智能三轴加速度传感系统集成芯片研究的技术路线？		
面向物联网智能传感芯片技术研究的技术路线？		
TPMS复合传感器芯片SiP封装技术研究的技术路线？		
自主智能压力复合传感系统集成芯片研究的技术路线？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的技术路线？		
6500V超高压大功率IGBT芯片研发的技术路线？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的技术路线？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术路线？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术路线？		
自主智能三轴陀螺传感系统集成芯片研究的技术路线？		
汽车车身控制器（BCM）专用高压芯片的研究的工艺特点？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的工艺特点？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的工艺特点？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的工艺特点？		从图3的功能框图中可以看出，为了提高负载的驱动能力，本项目的产品除了控制部分线路外，还内置了高压LD MOS管，这就决定了本项目研究的产品必须为高压产品，由于很难找到合适的标准高压生产工艺，基于本项目产品性能，市场竞争力和知识产权保护等诸多方面的考虑，我们前期通过和晶圆厂历经半年时间的前期预研，合作开发了一款能满足本项目需要的高压工艺，此工艺层次少，可靠性高，可有效的提高了本项目产品的性能，市场竞争力和产权的保护能力。
12bits高速ADC IP核的验证和标准化的工艺特点？		
高端双界面智能卡关键技术研究与产品实现的工艺特点？		
四合一全高清数字电视一体机图像处理SOC的工艺特点？		
面向移动多媒体计算平台的图形加速处理器开发的工艺特点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的工艺特点？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的工艺特点？		
高性能双界面CPU卡安全芯片的工艺特点？		
汽车车身控制器（BCM）专用高压芯片的技术研究的工艺特点？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的工艺特点？		
12bits高速ADC IP核技术研发的工艺特点？		
TD-LTE/TD-SCDMA双模加速固核的研发的工艺特点？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的工艺特点？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的工艺特点？		
车身控制器专用高压芯片的设计的工艺特点？		
12bits高速ADC IP核技术攻关的工艺特点？		
支持国密算法的移动存储控制SoC芯片研制及应用的工艺特点？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的工艺特点？		
65nm 12bit高性能ADC电路技术研究的工艺特点？		
65nm 12bit高性能ADC IP核产业化技术攻关的工艺特点？		
CMMB移动电视单芯片SoC接收系统解决方案的工艺特点？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的工艺特点？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的工艺特点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的工艺特点？		
65nm 12bit高性能ADC IP核产业化研究的工艺特点？		
万兆(10G)以太网无源光网络接入控制芯片的工艺特点？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的工艺特点？		
高性能模数数模转换器测试技术研究的工艺特点？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的工艺特点？		
手机移动支付核心SoC芯片的工艺特点？		
千兆赫兹低功耗运算放大器芯片的工艺特点？		
用于汽车电子燃油喷射系统的高精度运算放大器的工艺特点？		
用于高端服务器内存模组的寄存器缓冲芯片的工艺特点？		
TD-LTE终端射频功率放大器芯片研究的工艺特点？		
高频微波、毫米波宽带放大器的工艺特点？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的工艺特点？		
基于先进时空域去噪算法的视频图像处理器开发的工艺特点？		
60GHz超高速通信T/R芯片技术研究的工艺特点？		
60GHz超高速通信系统射频前端频率综合器电路研究的工艺特点？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的工艺特点？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的工艺特点？		
高速高精度模数转换器（ADC）性能测试技术研发的工艺特点？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的工艺特点？		
60GHz超高速通信射频前端芯片技术研究的工艺特点？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的工艺特点？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的工艺特点？		
软件无线电台应用的SoC芯片的工艺特点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的工艺特点？		
芯片级电路快速并行测试技术研究的工艺特点？		
集成OFDM电力线载波技术的智能电表SOC芯片的工艺特点？		
芯片安全防护技术研究及卡SoC芯片开发的工艺特点？		
TPMS传感器芯片产品化规模制造技术的工艺特点？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的工艺特点？		
自主智能三轴加速度传感系统集成芯片研究的工艺特点？		
面向物联网智能传感芯片技术研究的工艺特点？		
TPMS复合传感器芯片SiP封装技术研究的工艺特点？		
自主智能压力复合传感系统集成芯片研究的工艺特点？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的工艺特点？		
6500V超高压大功率IGBT芯片研发的工艺特点？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的工艺特点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的工艺特点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的工艺特点？		
自主智能三轴陀螺传感系统集成芯片研究的工艺特点？		
汽车车身控制器（BCM）专用高压芯片的研究的技术难点？		 1）BCM专用芯片的设计架构;2）总线式车身控制系统的规则化建模方法及其分层建模机制;3）基于模型驱动的以处理器为核心的数模混合SoC实现架构；4）智能脉宽调制（PWM）；5）CAN控制器；6）多源WDT；7）片上调试OCD模块；8）芯片ESD设计；9）LDO模块设计；10）BCM专用芯片的开发套件设计。
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的技术难点？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的技术难点？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的技术难点？		
12bits高速ADC IP核的验证和标准化的技术难点？		高速ADC测试中抗干扰
高端双界面智能卡关键技术研究与产品实现的技术难点？		
四合一全高清数字电视一体机图像处理SOC的技术难点？		
面向移动多媒体计算平台的图形加速处理器开发的技术难点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的技术难点？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的技术难点？		
高性能双界面CPU卡安全芯片的技术难点？		
汽车车身控制器（BCM）专用高压芯片的技术研究的技术难点？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的技术难点？		
12bits高速ADC IP核技术研发的技术难点？		
TD-LTE/TD-SCDMA双模加速固核的研发的技术难点？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的技术难点？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的技术难点？		
车身控制器专用高压芯片的设计的技术难点？		
12bits高速ADC IP核技术攻关的技术难点？		
支持国密算法的移动存储控制SoC芯片研制及应用的技术难点？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的技术难点？		
65nm 12bit高性能ADC电路技术研究的技术难点？		
65nm 12bit高性能ADC IP核产业化技术攻关的技术难点？		
CMMB移动电视单芯片SoC接收系统解决方案的技术难点？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的技术难点？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的技术难点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的技术难点？		
65nm 12bit高性能ADC IP核产业化研究的技术难点？		
万兆(10G)以太网无源光网络接入控制芯片的技术难点？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的技术难点？		
高性能模数数模转换器测试技术研究的技术难点？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的技术难点？		
手机移动支付核心SoC芯片的技术难点？		
千兆赫兹低功耗运算放大器芯片的技术难点？		
用于汽车电子燃油喷射系统的高精度运算放大器的技术难点？		
用于高端服务器内存模组的寄存器缓冲芯片的技术难点？		
TD-LTE终端射频功率放大器芯片研究的技术难点？		
高频微波、毫米波宽带放大器的技术难点？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的技术难点？		
基于先进时空域去噪算法的视频图像处理器开发的技术难点？		
60GHz超高速通信T/R芯片技术研究的技术难点？		
60GHz超高速通信系统射频前端频率综合器电路研究的技术难点？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的技术难点？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的技术难点？		
高速高精度模数转换器（ADC）性能测试技术研发的技术难点？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的技术难点？		
60GHz超高速通信射频前端芯片技术研究的技术难点？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的技术难点？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的技术难点？		
软件无线电台应用的SoC芯片的技术难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术难点？		
芯片级电路快速并行测试技术研究的技术难点？		
集成OFDM电力线载波技术的智能电表SOC芯片的技术难点？		
芯片安全防护技术研究及卡SoC芯片开发的技术难点？		
TPMS传感器芯片产品化规模制造技术的技术难点？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的技术难点？		
自主智能三轴加速度传感系统集成芯片研究的技术难点？		
面向物联网智能传感芯片技术研究的技术难点？		
TPMS复合传感器芯片SiP封装技术研究的技术难点？		
自主智能压力复合传感系统集成芯片研究的技术难点？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的技术难点？		
6500V超高压大功率IGBT芯片研发的技术难点？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的技术难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术难点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的技术难点？		
自主智能三轴陀螺传感系统集成芯片研究的技术难点？		
汽车车身控制器（BCM）专用高压芯片的研究的创新点与可行性分析？		本项目研发的高压车用车身集中控制（BCM）专用芯片创新点体现在：  1、 提出一种基于模型驱动的以处理器为核心的数模混合SoC实现架构，芯片具备扩充16M的数据与代码寻址空间结构、堆栈自动跟踪、多源WDT、独立、联动模式的多路智能PWM功能及可测性。  2、 提出总线式车身控制系统的规则化建模方法及其分层建模机制，具有“高内聚、低耦合”的特点，设计的参数化自主CAN/LIN总线网络的通讯内码，可适用不同的车型要求。  3、 提出的ESD NMOS的DC模型，用于BCM专用芯片设计，满足宽温区、EMC、ESD等高可靠性要求；芯片可工作在多点电压区(3.3伏，5伏，12伏，24伏，48伏)，可满足不同车型的需求。
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的创新点与可行性分析？		设计开发应用于各种车载移动便携设备的高压DC-DC电源集成电路，进入中试阶段。并实现产业化。
4Gbps宽带无线通信RF SOC芯片测试环境建设的创新点与可行性分析？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的创新点与可行性分析？		
12bits高速ADC IP核的验证和标准化的创新点与可行性分析？		
高端双界面智能卡关键技术研究与产品实现的创新点与可行性分析？		
四合一全高清数字电视一体机图像处理SOC的创新点与可行性分析？		
面向移动多媒体计算平台的图形加速处理器开发的创新点与可行性分析？		1. 真正的统一着色器实现架构;  2. 全浮点流水线;  3. 全场景反锯齿;  4. 深度纹理映射技术;  5. 全电路动态功耗管理技术;  新技术的采用能够支持高精度运算、长指令(包含更多指令的程序)、像素着色器的动态分支跳转以及非常量可变寻址,使得大尺寸高清图形的显示成为现实,并能够最大限度地利用系统所消耗的每一毫瓦电能来提升图形显示的性能和质量。  此外，目标图形处理器完全支持OpenGL ES 2.0和OpenGL ES 1.1和Open VG 1.1，确保应用易开发;支持AXI和AHB总线接口，可以很容易地被集成到SoC产品上。由于有对DirectDraw和GDI的支持,能够在加强现有性能的同时，也使得图象技术的创新应用成为可能。
用于LCD TV背光的高亮度LED驱动集成电路研究的创新点与可行性分析？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的创新点与可行性分析？		
高性能双界面CPU卡安全芯片的创新点与可行性分析？		
汽车车身控制器（BCM）专用高压芯片的技术研究的创新点与可行性分析？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的创新点与可行性分析？		
12bits高速ADC IP核技术研发的创新点与可行性分析？		
TD-LTE/TD-SCDMA双模加速固核的研发的创新点与可行性分析？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的创新点与可行性分析？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的创新点与可行性分析？		
车身控制器专用高压芯片的设计的创新点与可行性分析？		
12bits高速ADC IP核技术攻关的创新点与可行性分析？		
支持国密算法的移动存储控制SoC芯片研制及应用的创新点与可行性分析？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的创新点与可行性分析？		
65nm 12bit高性能ADC电路技术研究的创新点与可行性分析？		
65nm 12bit高性能ADC IP核产业化技术攻关的创新点与可行性分析？		
CMMB移动电视单芯片SoC接收系统解决方案的创新点与可行性分析？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的创新点与可行性分析？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的创新点与可行性分析？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的创新点与可行性分析？		
65nm 12bit高性能ADC IP核产业化研究的创新点与可行性分析？		
万兆(10G)以太网无源光网络接入控制芯片的创新点与可行性分析？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的创新点与可行性分析？		
高性能模数数模转换器测试技术研究的创新点与可行性分析？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的创新点与可行性分析？		
手机移动支付核心SoC芯片的创新点与可行性分析？		
千兆赫兹低功耗运算放大器芯片的创新点与可行性分析？		
用于汽车电子燃油喷射系统的高精度运算放大器的创新点与可行性分析？		
用于高端服务器内存模组的寄存器缓冲芯片的创新点与可行性分析？		
TD-LTE终端射频功率放大器芯片研究的创新点与可行性分析？		
高频微波、毫米波宽带放大器的创新点与可行性分析？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的创新点与可行性分析？		
基于先进时空域去噪算法的视频图像处理器开发的创新点与可行性分析？		
60GHz超高速通信T/R芯片技术研究的创新点与可行性分析？		
60GHz超高速通信系统射频前端频率综合器电路研究的创新点与可行性分析？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的创新点与可行性分析？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的创新点与可行性分析？		
高速高精度模数转换器（ADC）性能测试技术研发的创新点与可行性分析？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的创新点与可行性分析？		
60GHz超高速通信射频前端芯片技术研究的创新点与可行性分析？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的创新点与可行性分析？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的创新点与可行性分析？		
软件无线电台应用的SoC芯片的创新点与可行性分析？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的创新点与可行性分析？		 本项目拟联合信朴臻公司和上海交大微电子所的研发力量，以0.18um CMOS先进工艺为基础，吸收借鉴国外最先进ADC芯片设计技术，重点研究快速高效数字校准算法和小尺寸工艺下的高速低功耗模拟电路设计方法，实现一款高性能模数转换器，其采样率不低于100兆每秒(MSPS)、转换精度不低于16位，并以此为基础，利用65 nm CMOS工艺优势，研究实现200 MSPS采样率的可能技术方案，使芯片各项指标达到国际一流和国内领先水平，并完成流片测试和应用平台搭建。  1）技术路线  芯片采用正向Top－down的设计方法，基于Cadence公司混合信号设计环境。首先进行需求规格分析，关键技术的调研与解决：制定芯片规格，同时进行系统建模、分析与仿真，得到性能、成本与实现复杂度最优的系统方案。第二步进行模拟单元电路和数字校准算法设计：合理划分各子电路模块设计指标与性能,并优化电路设计，根据系统模型和实际电路制定校正策略并进行电路级验证。第三步是版图设计：先进行版图整体布局，然后根据电路原理图生成每个单元模块版图，完善版图并确保后仿真也能满足系统指标。第四步是芯片验证阶段。采用多芯片流片（MPW）方式验证设计，降低经济风险，设计测试PCB并制定测试方案。  2）工艺选择  高速模数转换电路传统上采用GaAs，SiGe，HBT，BiCMOS等昂贵工艺，近年来，随着CMOS工艺水平的不断进步，器件速度的不断提高，采用CMOS工艺制造的高性能ADC已经成为学术研究和民用产品中的主流。采用CMOS工艺不但降低芯片成本，保证量产能力，同时，由于在CMOS工艺下模拟电路能与大规模数字集成电路实现单芯片整合，在技术创新上可以大量利用辅助数字电路进行数模混合设计，弥补模拟电路本身的缺陷，提高整体系统的性能，这一点在设计基于数字校准技术的高速、高精度ADC时尤其关键。在国外公司发布的高速高精度ADC产品中，使用0.35um和0.18um CMOS工艺的芯片占绝大多数，此类产品采样率一般为100 MSPS 至 125 MSPS，而200 MSPS以上采样率的产品往往使用昂贵工艺。  随着CMOS工艺尺寸日渐缩小，MOS晶体管开关性能也不断提高，因此，基于先进CMOS工艺的高速、低功耗ADC成为现实选择，高性能数字校准算法研究在最近的学术刊物上出现，已成为当今ADC研究领域的热点。预计未来几年，使用先进CMOS工艺的高速、低成本ADC将会出现在ADI、LinearTech等公司的产品目录中。  基于上述技术发展趋势分析，本项目拟采用台积电(TSMC) 0.18um CMOS混合信号工艺进行芯片设计，在片内集成信号通路、时钟接收电路、电压基准与缓冲器、数字校准电路等所有关键模拟和数字电路模块，实现转换精度在16bit以上，采样率在100MSPS以上的模数转换性能，达到国内领先水平，而后，探索利用TSMC 65nm CMOS先进工艺实现更高采样率ADC所需的各项技术，如超低供电电压下高速放大器设计，信噪比提高方法，非线性误差的快速收敛校正算法及其数字电路实现等。  3）流水线构架  传统的流水线型ADC一般使用独立的前端采样保持电路，将高速变化的交流输入信号转换成时间离散的直流信号，再送到量化级中进行量化，方便了后级采样和时序设计，但由于采样保持电路没有增益，产生的噪声直接折算到输入端，且不能对后级噪声产生衰减作用，因此常常是系统噪声的主要贡献者。为了达到16位的信噪比指标(约80dB)，采样保持级和第一量化级均需要使用较大的采样电容，为了保证百兆以上的开关电容电路工作频率，运算放大器等有源电路需要消耗大量电流，这对芯片功耗和面积是一种浪费。另外，1.5比特每级的传统量化精度分配策略只适用于整体精度较低的ADC，使用在14位、16位等高精度ADC中，会影响系统噪声性能。因此，前端电路架构选择和量化精度级间分配是高速、高精度模数转换器架构设计中的主要问题。     本项目拟舍弃独立采样保持级，选择采样网络与第一量化级合并的前端结构，这种结构对采样网络匹配程度以及第一级的运算放大器、比较器性能要求较高，且增加了时序控制的复杂度，但可以降低约20%左右芯片功耗和相应的版图面积，是最近国际上模数转换领域的研究热点，是一种比较先进的前端电路结构，并且已有成功达到16位、125兆性能的样片测试报告。在量化精度分配方案上，本设计拟采用2+3+2×4+3的有效位分布，每级留0.5～1bit冗余位，在保证低噪声性能的条件下，尽量降低系统功耗，并降低后级子量化器性能要求。从已有的仿真结果中看，上述系统架构能够达到既定设计指标，并实现性能、功耗与面积之间的平衡。  4）自适应数字后台校准技术      本课题拟采用对ADC的主要误差源—余量放大器的参数进行实时校准的方式来提高ADC的性能。具体的做法是对ADC的余量放大器输入与待采样信号不相关的伪随机信号，并对余量放大器的输出信号做自相关运算，可以从运算结果中提取出余量放大器的非线性参数而不破坏原来的待采样信号，并在数字域中对余量放大器所产生的误差进行补偿。  本算法可以有效提高输出信号的SFDR，同时以上提到的数字算法大大降低了余量放大器的设计要求，却也提高了自身数字算法的实现复杂性。同时，需要进行上千万次的采样才能到达收敛精度。为了减小收敛时间，对现有算法进行改良，以求实现最短的收敛时间和最节省的硬件开支。  5）可靠性设计与版图优化  作为以产业化为目的的模数转换芯片设计，本课题拟在多个方面提高芯片的稳定性和可靠性，以达到工业化量产的要求。具体措施包括：  保证芯片能在较宽的工作环境条件下达到既定性能指标，工作电压支持1.7-2.0V输入，环境温度支持-40℃-110℃的变化并支持所有工艺角；  对所有输入输出管脚加入静电释放（ESD）保护电路；再在片内集成稳压器，为电路提供稳定的电源电压并抑制电源干扰；  开发后台自适应数字校正技术，对电容失配，运算放大器增益变化、以及电路非线性进行实时校准；  此外在芯片版图设计中，将着重优化版图布局，减小数模干扰，并对关键电路与信号实施保护措施。  6 ) 测试方案     测试平台搭建对高精度模数转换器的测试性能有较大影响，本项目测试方案拟采用低噪声信号发生器产生时钟和输入信号，经滤波器进一步滤除带外噪声，通过变压器转换成差分信号与时钟输入片内，16比特量化结果经缓冲级输出，并储存在由片内时钟控制的寄存器中，由逻辑分析仪收集数据并输入计算机，在Matlab中进行数据分析，得到信噪比（SNR）与无杂散动态范围（SFDR）等性能指标。     本测试方案需要两台高性能信号发生器，分别控制输入信号频率和时钟频率，数台标准电源以测量芯片中不同模块的功耗和系统功耗，还需要温度箱以检验芯片在不同温度下的性能变化。  项目主要技术创新点:  ? 采用改进的前端采样与量化器结构，同时实现高信噪比和低功耗的性能；  ? 研究使用65nm CMOS工艺设计低寄生效应、高线性度采样开关，使采样网络能够在高中频输入信号下保持较高的无杂散动态范围（SFDR）；  ? 优化的各级量化精度分配策略，降低芯片功耗、面积，简化后级设计复杂度；  ? 针对低电压下模拟电路性能缺陷设计的快速收敛后台数字校准算法  ? 对模拟电路的功耗、数字后台校准电路的功耗、以及模拟电路的性能和数字校准电路的精度进行精确的建模，以得到对功耗的最优化设计。  ? 快速收敛的后台数字校准算法，可以使ADC能够在冷开机状态下快速启动，对于某些特殊应用场合，具有重要意义。  ? 对数字校准算法的参数的软件可定义，可以实现校准算法的收敛时间、精度的优化设计。  ? 充分利用CMOS工艺大规模数字集成电路的计算能力，以较低的功耗与版图面积实现复杂的校准算法，降低模拟电路的设计难度，降低系统的整体成本；  ? 开发低抖动时钟接收技术，提高芯片应用于于高中频采样时的信噪比；  
芯片级电路快速并行测试技术研究的创新点与可行性分析？		
集成OFDM电力线载波技术的智能电表SOC芯片的创新点与可行性分析？		
芯片安全防护技术研究及卡SoC芯片开发的创新点与可行性分析？		
TPMS传感器芯片产品化规模制造技术的创新点与可行性分析？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的创新点与可行性分析？		
自主智能三轴加速度传感系统集成芯片研究的创新点与可行性分析？		
面向物联网智能传感芯片技术研究的创新点与可行性分析？		
TPMS复合传感器芯片SiP封装技术研究的创新点与可行性分析？		
自主智能压力复合传感系统集成芯片研究的创新点与可行性分析？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的创新点与可行性分析？		
6500V超高压大功率IGBT芯片研发的创新点与可行性分析？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的创新点与可行性分析？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的创新点与可行性分析？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的创新点与可行性分析？		
自主智能三轴陀螺传感系统集成芯片研究的创新点与可行性分析？		
汽车车身控制器（BCM）专用高压芯片的研究的可行性分析？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的可行性分析？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的可行性分析？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的可行性分析？		
12bits高速ADC IP核的验证和标准化的可行性分析？		
高端双界面智能卡关键技术研究与产品实现的可行性分析？		
四合一全高清数字电视一体机图像处理SOC的可行性分析？		
面向移动多媒体计算平台的图形加速处理器开发的可行性分析？		
用于LCD TV背光的高亮度LED驱动集成电路研究的可行性分析？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的可行性分析？		
高性能双界面CPU卡安全芯片的可行性分析？		
汽车车身控制器（BCM）专用高压芯片的技术研究的可行性分析？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的可行性分析？		
12bits高速ADC IP核技术研发的可行性分析？		
TD-LTE/TD-SCDMA双模加速固核的研发的可行性分析？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的可行性分析？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的可行性分析？		
车身控制器专用高压芯片的设计的可行性分析？		
12bits高速ADC IP核技术攻关的可行性分析？		
支持国密算法的移动存储控制SoC芯片研制及应用的可行性分析？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的可行性分析？		
65nm 12bit高性能ADC电路技术研究的可行性分析？		
65nm 12bit高性能ADC IP核产业化技术攻关的可行性分析？		
CMMB移动电视单芯片SoC接收系统解决方案的可行性分析？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的可行性分析？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的可行性分析？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的可行性分析？		
65nm 12bit高性能ADC IP核产业化研究的可行性分析？		本课题合作单位复旦大学在过去十年长期注重高速、中高精度ADC技术的研究，取得了重要进展和突破，技术在国内处于领先地位。在低功耗设计方面，达到了国际先进水平。  这些技术为本课题开发50MHz 12bit ADC IP核打下了基础，提供了技术可行性依据。  1、针对视频应用的80MHz-160MHz 10bit ADC IP核（芯原微电子）  基于0.13um CMOS工艺的核心技术  （1）低功耗双通道ADC。指标为：采样率80MHz、精度10bit、电源电压1.3v、差分输入1.0Vp-p、IQ通道串扰-40dB  （2）单通道ADC。指标为：采样率160MHz、精度10bit、电源电压3.3v/1.2v、差分输入2.0Vp-p、SNR 59dB（输入1MHz）、THD 62dB（输入1MHz）、DNL ±1.5LSB、INL ±3LSB  2、针对多种应用的65nm-90nm数模混合信号IP核（芯原微电子）  基于65nm-90nm CMOS工艺的核心技术  （1）12bit 1MHz 应用于audio的Delta Sigma ADC  （2）24bit 1MHz 应用于audio的Delta Sigma DAC  （3）存储器SRAM（8k32）、锁相环PLL（500MHz-900MHz）、电源电路Power Regulator、高速接口USB2.0 PHY等多种数模混合信号IP核  3、针对手机电视应用的40MHz 11bit低功耗ADC IP核（复旦大学）  图1a为1.5bit级流水线结构ADC，采用共享OTA、新型OTA等低功耗技术。其综合品质因素FoM为0.05。  图1b为2.5bit级流水线结构ADC，采用共享OTA、免采样保持等低功耗电路技术。FoM为0.07（ISCAS论文）。  两款ADC IP核设计均采用0.18um CMOS实现。目前，国际上同类技术的FoM值最低为0.2。我们设计的低功耗水平优于国际最新技术。           （a）1.5bit级结构ADC版图照片及动态性能仿真   （b）多bit级结构ADC版图及动态性能仿真  图1 用于手机电视的低功耗40MHz 10bit ADC IP核  1.1.4 结论：本课题技术定位国际先进，团队技术互补，国内领先  本课题定位为高性能先进工艺的IP核开发。芯原微电子作为国内知名IP提供商，以提供完整、专业的设计服务为根本，以IP核发展和应用为基础，来提高行业竞争优势，策略性地选择一系列IP进行研发，对包括高性能ADC在内的各种数模混合IP模块有大量的研发经验。  对于IP的产业化，芯原微电子作为专业第三方IP提供商有其优势，其主营业务就是IP研发与推广。相比主营方向为某个特定应用的芯片开发商，独立第三方研发和推广IP的模式更有利于产业化。同时，芯原微电子和国内外各集成电路制造商有良好的合作关系，在最先进工艺节点上始终走在最前沿，例如65nm IP核，芯原微电子的研发基本与集成电路制造商的工艺研发同步。  从电路技术而言，复旦大学作为高校，拥有集成电路领域唯一的国家重点实验室，在创新技术方面有其优势。本课题将综合采用国际主流的先进技术和自主的创新技术（如多bit级流水线、基于比较器的流水线、OTA共享、低电压运算放大器、数字后台校准、免采样保持、全差分过零点比较器等），开发50MHz 12bit高性能低功耗ADC IP核。其综合性能定位国际最新水平。  本课题将结合芯原微电子在IP核产品开发和应用，复旦大学在电路技术研究的各自擅长，结合芯原微电子在65nm数模混合信号设计先期积累的经验，复旦大学在40MHz 11bit高速、高精度、低功耗ADC的创新技术优势，开发出本课题目标设定的50MHz 12bit高性能、低功耗ADC IP核。因此，该研发组合具有相对的优势。实现本课题开发目标是实际可行的。 
万兆(10G)以太网无源光网络接入控制芯片的可行性分析？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的可行性分析？		
高性能模数数模转换器测试技术研究的可行性分析？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的可行性分析？		
手机移动支付核心SoC芯片的可行性分析？		
千兆赫兹低功耗运算放大器芯片的可行性分析？		
用于汽车电子燃油喷射系统的高精度运算放大器的可行性分析？		
用于高端服务器内存模组的寄存器缓冲芯片的可行性分析？		
TD-LTE终端射频功率放大器芯片研究的可行性分析？		
高频微波、毫米波宽带放大器的可行性分析？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的可行性分析？		
基于先进时空域去噪算法的视频图像处理器开发的可行性分析？		
60GHz超高速通信T/R芯片技术研究的可行性分析？		
60GHz超高速通信系统射频前端频率综合器电路研究的可行性分析？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的可行性分析？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的可行性分析？		
高速高精度模数转换器（ADC）性能测试技术研发的可行性分析？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的可行性分析？		
60GHz超高速通信射频前端芯片技术研究的可行性分析？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的可行性分析？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的可行性分析？		
软件无线电台应用的SoC芯片的可行性分析？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的可行性分析？		
芯片级电路快速并行测试技术研究的可行性分析？		
集成OFDM电力线载波技术的智能电表SOC芯片的可行性分析？		
芯片安全防护技术研究及卡SoC芯片开发的可行性分析？		
TPMS传感器芯片产品化规模制造技术的可行性分析？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的可行性分析？		
自主智能三轴加速度传感系统集成芯片研究的可行性分析？		
面向物联网智能传感芯片技术研究的可行性分析？		
TPMS复合传感器芯片SiP封装技术研究的可行性分析？		
自主智能压力复合传感系统集成芯片研究的可行性分析？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的可行性分析？		
6500V超高压大功率IGBT芯片研发的可行性分析？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的可行性分析？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的可行性分析？		本项目拟联合信朴臻公司和上海交大微电子所的研发力量，以0.18um CMOS先进工艺为基础，吸收借鉴国外最先进ADC芯片设计技术，重点研究快速高效数字校准算法和小尺寸工艺下的高速低功耗模拟电路设计方法，实现一款高性能模数转换器，其采样率不低于100兆每秒(MSPS)、转换精度不低于16位，并以此为基础，利用65 nm CMOS工艺优势，研究实现200 MSPS采样率的可能技术方案，使芯片各项指标达到国际一流和国内领先水平，并完成流片测试和应用平台搭建。  1）技术路线  芯片采用正向Top－down的设计方法，基于Cadence公司混合信号设计环境。首先进行需求规格分析，关键技术的调研与解决：制定芯片规格，同时进行系统建模、分析与仿真，得到性能、成本与实现复杂度最优的系统方案。第二步进行模拟单元电路和数字校准算法设计：合理划分各子电路模块设计指标与性能,并优化电路设计，根据系统模型和实际电路制定校正策略并进行电路级验证。第三步是版图设计：先进行版图整体布局，然后根据电路原理图生成每个单元模块版图，完善版图并确保后仿真也能满足系统指标。第四步是芯片验证阶段。采用多芯片流片（MPW）方式验证设计，降低经济风险，设计测试PCB并制定测试方案。  2）工艺选择  高速模数转换电路传统上采用GaAs，SiGe，HBT，BiCMOS等昂贵工艺，近年来，随着CMOS工艺水平的不断进步，器件速度的不断提高，采用CMOS工艺制造的高性能ADC已经成为学术研究和民用产品中的主流。采用CMOS工艺不但降低芯片成本，保证量产能力，同时，由于在CMOS工艺下模拟电路能与大规模数字集成电路实现单芯片整合，在技术创新上可以大量利用辅助数字电路进行数模混合设计，弥补模拟电路本身的缺陷，提高整体系统的性能，这一点在设计基于数字校准技术的高速、高精度ADC时尤其关键。在国外公司发布的高速高精度ADC产品中，使用0.35um和0.18um CMOS工艺的芯片占绝大多数，此类产品采样率一般为100 MSPS 至 125 MSPS，而200 MSPS以上采样率的产品往往使用昂贵工艺。  随着CMOS工艺尺寸日渐缩小，MOS晶体管开关性能也不断提高，因此，基于先进CMOS工艺的高速、低功耗ADC成为现实选择，高性能数字校准算法研究在最近的学术刊物上出现，已成为当今ADC研究领域的热点。预计未来几年，使用先进CMOS工艺的高速、低成本ADC将会出现在ADI、LinearTech等公司的产品目录中。  基于上述技术发展趋势分析，本项目拟采用台积电(TSMC) 0.18um CMOS混合信号工艺进行芯片设计，在片内集成信号通路、时钟接收电路、电压基准与缓冲器、数字校准电路等所有关键模拟和数字电路模块，实现转换精度在16bit以上，采样率在100MSPS以上的模数转换性能，达到国内领先水平，而后，探索利用TSMC 65nm CMOS先进工艺实现更高采样率ADC所需的各项技术，如超低供电电压下高速放大器设计，信噪比提高方法，非线性误差的快速收敛校正算法及其数字电路实现等。  3）流水线构架  传统的流水线型ADC一般使用独立的前端采样保持电路，将高速变化的交流输入信号转换成时间离散的直流信号，再送到量化级中进行量化，方便了后级采样和时序设计，但由于采样保持电路没有增益，产生的噪声直接折算到输入端，且不能对后级噪声产生衰减作用，因此常常是系统噪声的主要贡献者。为了达到16位的信噪比指标(约80dB)，采样保持级和第一量化级均需要使用较大的采样电容，为了保证百兆以上的开关电容电路工作频率，运算放大器等有源电路需要消耗大量电流，这对芯片功耗和面积是一种浪费。另外，1.5比特每级的传统量化精度分配策略只适用于整体精度较低的ADC，使用在14位、16位等高精度ADC中，会影响系统噪声性能。因此，前端电路架构选择和量化精度级间分配是高速、高精度模数转换器架构设计中的主要问题。     本项目拟舍弃独立采样保持级，选择采样网络与第一量化级合并的前端结构，这种结构对采样网络匹配程度以及第一级的运算放大器、比较器性能要求较高，且增加了时序控制的复杂度，但可以降低约20%左右芯片功耗和相应的版图面积，是最近国际上模数转换领域的研究热点，是一种比较先进的前端电路结构，并且已有成功达到16位、125兆性能的样片测试报告。在量化精度分配方案上，本设计拟采用2+3+2×4+3的有效位分布，每级留0.5～1bit冗余位，在保证低噪声性能的条件下，尽量降低系统功耗，并降低后级子量化器性能要求。从已有的仿真结果中看，上述系统架构能够达到既定设计指标，并实现性能、功耗与面积之间的平衡。  4）自适应数字后台校准技术      本课题拟采用对ADC的主要误差源—余量放大器的参数进行实时校准的方式来提高ADC的性能。具体的做法是对ADC的余量放大器输入与待采样信号不相关的伪随机信号，并对余量放大器的输出信号做自相关运算，可以从运算结果中提取出余量放大器的非线性参数而不破坏原来的待采样信号，并在数字域中对余量放大器所产生的误差进行补偿。  本算法可以有效提高输出信号的SFDR，同时以上提到的数字算法大大降低了余量放大器的设计要求，却也提高了自身数字算法的实现复杂性。同时，需要进行上千万次的采样才能到达收敛精度。为了减小收敛时间，对现有算法进行改良，以求实现最短的收敛时间和最节省的硬件开支。  5）可靠性设计与版图优化  作为以产业化为目的的模数转换芯片设计，本课题拟在多个方面提高芯片的稳定性和可靠性，以达到工业化量产的要求。具体措施包括：  保证芯片能在较宽的工作环境条件下达到既定性能指标，工作电压支持1.7-2.0V输入，环境温度支持-40℃-110℃的变化并支持所有工艺角；  对所有输入输出管脚加入静电释放（ESD）保护电路；再在片内集成稳压器，为电路提供稳定的电源电压并抑制电源干扰；  开发后台自适应数字校正技术，对电容失配，运算放大器增益变化、以及电路非线性进行实时校准；  此外在芯片版图设计中，将着重优化版图布局，减小数模干扰，并对关键电路与信号实施保护措施。  6 ) 测试方案     测试平台搭建对高精度模数转换器的测试性能有较大影响，本项目测试方案拟采用低噪声信号发生器产生时钟和输入信号，经滤波器进一步滤除带外噪声，通过变压器转换成差分信号与时钟输入片内，16比特量化结果经缓冲级输出，并储存在由片内时钟控制的寄存器中，由逻辑分析仪收集数据并输入计算机，在Matlab中进行数据分析，得到信噪比（SNR）与无杂散动态范围（SFDR）等性能指标。     本测试方案需要两台高性能信号发生器，分别控制输入信号频率和时钟频率，数台标准电源以测量芯片中不同模块的功耗和系统功耗，还需要温度箱以检验芯片在不同温度下的性能变化。  项目主要技术创新点:  ? 采用改进的前端采样与量化器结构，同时实现高信噪比和低功耗的性能；  ? 研究使用65nm CMOS工艺设计低寄生效应、高线性度采样开关，使采样网络能够在高中频输入信号下保持较高的无杂散动态范围（SFDR）；  ? 优化的各级量化精度分配策略，降低芯片功耗、面积，简化后级设计复杂度；  ? 针对低电压下模拟电路性能缺陷设计的快速收敛后台数字校准算法  ? 对模拟电路的功耗、数字后台校准电路的功耗、以及模拟电路的性能和数字校准电路的精度进行精确的建模，以得到对功耗的最优化设计。  ? 快速收敛的后台数字校准算法，可以使ADC能够在冷开机状态下快速启动，对于某些特殊应用场合，具有重要意义。  ? 对数字校准算法的参数的软件可定义，可以实现校准算法的收敛时间、精度的优化设计。  ? 充分利用CMOS工艺大规模数字集成电路的计算能力，以较低的功耗与版图面积实现复杂的校准算法，降低模拟电路的设计难度，降低系统的整体成本；  ? 开发低抖动时钟接收技术，提高芯片应用于于高中频采样时的信噪比；  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的可行性分析？		
自主智能三轴陀螺传感系统集成芯片研究的可行性分析？		
汽车车身控制器（BCM）专用高压芯片的研究的创新点？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的创新点？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的创新点？		1、 射频互调失真的测试技术  2、 射频噪声系数的测试技术  3、 系统级射频测试技术  4、 晶圆级RF测试抗干扰技术  5、 射频环境下，数字信号抗干扰测试技术  6、 物理抗干扰测试技术  7、 开闭环嵌套测试技术  8、 算法补偿精度控制技术  9、 提供用户可测性设计测试验证分析与评估技术和故障分类与良率提升分析技术，实现测试增值  主要内容：      本项目的主要内容是建设应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境，并研究开发集成RF芯片测试技术，取得自主知识产权，为我国自主设计的相关产品提供测试服务，满足功能日益复杂、性能不断提高的无线通信电路设计验证分析和产业化测试的需求，提升整体产业的综合竞争力。
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的创新点？		
12bits高速ADC IP核的验证和标准化的创新点？		高速ADC的测试方法  ADC IP核的标准化规范
高端双界面智能卡关键技术研究与产品实现的创新点？		
四合一全高清数字电视一体机图像处理SOC的创新点？		(1)先进的芯片制程工艺：  国内数字电视领域，首颗以90nm工艺量产的四合一全高清数字电视一体机图像处理SOC  (2)支持多种制式的模拟和数字电视收看功能：  支持无线地面数字广播电视标准:DMB-TH(中国)  支持有线数字电视广播标准：DVB-C  支持数字卫星广播系统标准：ABS-S  支持各种制式的模拟广播电视标准：PAL(B,G,D,I,N,H,M), SECAM(D,K,L,B,G)和NTSC  (3)支持各种音视频格式的解码:  视频解码：HD/SD MPEG2/MPEG4/H.264/AVS/VC-1,HD JPEG,DivX,WMV,RealVideo  音频解码: Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等  (4)集成度高:  先进的Multiformat multimedia decoder  高速10bit Video ADC up to 1080P/WUXGA  高性能12bit Sigma Delta Audio ADC/DAC  3D Video decoder/3D Deinterlacer/3D NR  先进的图像增强处理器  高性能Scaler  2D图形引擎  HDMI1.3 Receiver  USB2.0 OTG  Card reader  Ethernet MAC and PHY  (5)丰富的音视频输入输出接口  CVBS/S-Video/YPbPr/VGA输入  RCA L/R声音输入/输出,I2S输入,耳机/SPDIF输出  HDMI 1.3 Receiver  USB2.0 OTG输入  Card reader:支持MS/MMC/SD  Ethernet Mac and PHY  (6)采用多核处理器，具有先进的扩展功能，支持多种复杂的应用      采用双CPU架构：内部集成2颗合计800MIPS的高性能MIPS? CPU，并支持Linux，WinCE等多种操作系统，适合开发复杂应用，如数据广播和浏览器；      提供模块化的软件结构和易于第三方开发应用的接口  (7)采用最新的高性能图像处理技术      数字视频采集格式由YUV4:2:2提高2倍至YUV4:4:4，可完美清晰地呈现出传统的视频以及电脑中的各种影像内容；  提高了去隔行及降噪电路的工作性能：在模拟视频输入方面，强化了3D Y/C分离技术，有效提高PAL制、SECAM制和NTSC制等视频解码功能。
面向移动多媒体计算平台的图形加速处理器开发的创新点？		
用于LCD TV背光的高亮度LED驱动集成电路研究的创新点？		采用高端电流镜技术来实现LED平均电流的检测。      目前主要采用LED峰值电流检测方法，不能对LED电流进行准确控制，在工作温度或者输入电压变化时，LED电流也会跟着变化，从而导致LED亮度变化。采用高端电流镜技术可以实现LED平均电流的检测，从而对LED电流进行精确调制，以保证发光二极管发光亮度稳定。同时避免使用高成本和低精度的功率电阻，既提高了电感电流的检测精度，又降低了系统成本。
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的创新点？		 1）本项目（课题）的射频调谐器具有广阔的调谐范围：  我们齐凌微电子科技（上海）有限公司设计的自适应多模多频宽带射频调谐器芯片的调谐范围包括了整个VHF和UHF频道（42MHz-878MHz）以及L频段 (1450MHz-1492MHz和1660MHz - 1690MHz)。在如此宽阔的频段上可以接收任何一个的电视频道。这不仅是中国首创，而且在世界上也是处于领先地位。  2）使用1.2V 供压 TSMC RF CMOS工艺是世界第一款：  突出表现在采用了先进的 TSMC RF CMOS工艺，是世界第一款采用1.2V 供压的多模多频宽带射频调谐器芯片，目前世界上所有高端射频调谐器均采用2.5V以上供电，它们的功耗都特别高，2.5V以上电压远远高于基带普遍采用的1.2V，因而很难和基带部分集成在一起。  3）本项目射频调谐器可以和数字信道解调器(demodulator)直接高度地集成在一起  由于此款多模多频段宽带射频调谐器芯片采用了先进的1.2V供压的TSMC CMOS RF工艺，所以其本身可以和数字信道解调器(demodulator)直接高度地集成在一起。  4）本项目（课题）的射频调谐器具有广泛的通用性：  本项目研制的射频调谐器具有广泛的通用性，其不仅适用于中国广电部的移动数字电视标准 CMMB和中国地面传输标准 DMB-TH，而且也适用于几乎世界上所有的数字电视标准，例如：欧洲的 DVB-T、DVB-H、韩国和日本的T-DMB、ISDB-T 以及美国的ATSC 和MediaFLO。  5）本项目（课题）的射频调谐器采用了独特的一次变频结构：  采用了独特的一次变频结构，使射频调谐器的集成度大为提高而功耗和芯片尺寸显著减低。因而价格远远低于国外产品。  6）本项目（课题）的射频调谐器具有很强的市场竞争力：  其无需外部低噪声放大器（LNA）或平衡/不平衡变压器，在观看移动数字电视模式下的典型功耗只为35mW 左右。用于收看地面数字电视时的功耗也仅有130mW。因而其具有很强的市场竞争力。    
高性能双界面CPU卡安全芯片的创新点？		
汽车车身控制器（BCM）专用高压芯片的技术研究的创新点？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的创新点？		
12bits高速ADC IP核技术研发的创新点？		
TD-LTE/TD-SCDMA双模加速固核的研发的创新点？		本课题的技术创新点主要体现在通信算法、固核设计和固核验证三个方面：  通信算法方面开发，全套符合3GPP规范要求并且适合终端实现的TD-LTE算法，并以固核IP形式实现关键算法。LTE是一个前沿课题，算法上存在较多可供研究和创新的地方。TD-LTE的算法主要包括下行信道估计、下行多天线接收、下行软比特生成、物理层自主测量和校准、RI、CQI和PMI反馈、ISI、ICI干扰消除、高速信道译码、HARQ合并、小区搜索、终端测量、快速控制等，其中有些算法与网络侧原理相同但需要考虑终端的特点进行简化和优化，有些算法是终端特有的需要专门针对终端做研究、仿真和优化。  固核设计方面，通过建立链路级算法仿真平台对芯片设计和验证进行支持。在算法仿真平台中可以对算法的运算量、通信和存储需求进行估计以指导架构设计。同时，通过算法仿真，可以产生模块的测试向量，用于固核设计中的模块级仿真验证。通过建立基于SystemC的架构模型对芯片架构分析。在芯片的SystemC模型中对对架构进行定量分析，从运算负荷，通信负荷，功耗等方面评估和对比不同的构架选择方案，取得在性能，成本和功耗间的最优平衡。  固核验证方面，采用基于OVM的验证架构，结合算法和系统级模型产生测试向量，同时采用动态仿真和静态分析的方法，保证从RTL级到门级的验证质量。更多的晶体管数为片上多核处理器设计提供了有力支持，也为功能验证带来了巨大的挑战。利用覆盖率反馈来指导测试向量随机生成是提高仿真验证效率的重要途径。传统的覆盖率自动反馈技术针对规模相对较小设计，期望通过某种方法直接刻划测试向量和覆盖率之间的关系。因此传统覆盖率反馈方法并不适合大规模设计验证的特点。如何避免覆盖率直接反馈的高昂计算代价，提高实际验证效率是研究的重点。  
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的创新点？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的创新点？		上海杰得作为国内优秀的芯片设计公司，拥有强大的研发力量，尤其在多媒体技术的基础算法、物理芯片和上层应用软件的高度协作和集成领域拥有非常突出的竞争优势。  1）强大的计算能力      本解决方案以杰得自主研发的X901应用处理器为核心，它内建ARM926嵌入式处理器内核，与X900相比，X901的运行频率可高达300MHz，并支持对Java程序的硬件加速，能为操作系统和应用软件提供强大的计算能力。杰得X901应用处理器继承了ARM系列CPU的通用性，具有很广泛的人力开发资源和应用软件资源。  2） 强大的多格式视频处理功能      X901继承了X900的所有视频功能（H.264 MP解码/ VC-1 MP解码/MPEG4 SP编解码）之外，X901对CMMB视频进行了特别的优化，如视频的缩放、双屏高分辨率（1280x800）、特别是当弱信号出现误码时，X901有纠错和再同步的功能，提高了CMMB系统的鲁棒性，此外，在X901上还专门针对音视频同步及快速换台做了优化。  3）CDMA2000高速上网      该解决方案支持CDMA2000高速上网，这是目前国内3G最成熟的无线接入方式，CDMA2000 EVDO Ver. A最高下载数据速率可达3.8Mbps  4） CMMB移动电视接收      杰得与CMMB信道芯片提供商紧密合作，使得该解决方案支持CMMB移动电视接收功能，在有CMMB信号覆盖的区域，可清晰地接受到数字电视信号，通过前端芯片的信道解调，用X901对解调后的信源数据进行处理，包括TS Demux, H.264视频解码，AAC音频解码等。由于使用硬件视频解码，系统的功耗很低，CPU的负载小于20%，使得终端更加稳定。  5）支持USB 2.0 Host功能      利用X901的USB 2.0 速度快且稳定，终端可作为主机，连接U盘、USB移动硬盘、USB键盘和鼠标等外设，无须用户配置，这样用户在传输数据时，无须借助PC。  6）支持微软最新的Windows CE 、Windows Mobile 6.1和谷歌最先进的Android操作系统     该解决方案的操作系统使用微软最新的Windows CE 、Windows Mobile 6.1和谷歌最先进的Android操作系统,具有移动Office套件，支持嵌入式IE浏览器，支持Push Mail，支持MSN和Windows Media Player，并提供更强大的安全保护。我们已经成功地将X900的硬件视频功能如H.264和V9和MPEG-4挂上了Android的播放器。  7）抗干扰、模块化设计，满足不同的市场需求      除了以上创新点，作为Turnkey方案，本项目还要在元器件选择（因为精美设计总是朝轻、薄方向发展），多种无线电器件的协同、抗干扰方面进行很多独到的创新。而且由于市场的需求多种多样，我们将把这个turnkey方案做成像变形金刚一样，模块化，例如：核心主板，无线模块，电源模块，外设模块等。
车身控制器专用高压芯片的设计的创新点？		
12bits高速ADC IP核技术攻关的创新点？		 1) 优化数字误差校正模块  现代工艺的电容失配限制了更高精度ADC的发展，传统结构主要依靠增加电容来解决电容失配问题，但大电容不仅会降低速度，而且会增大芯片面积。本设计中采用后台数字校准技术提高了对电容失配的容差，实现了高精度：  2) 采样开关设计  传统CMOS互补开关线性度差，开关线性度会影响ADC的动态增益。本课题中采用栅压自举电路,消除开关导通电阻的非线性,减小电荷注入效应和时钟溃通从而提高动态范围。  
支持国密算法的移动存储控制SoC芯片研制及应用的创新点？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的创新点？		1） 采用基于LC振荡器的中心控制PLL，并将其时钟分配至24个Serdes  2） 采用自适应的内部电源，可根据工艺、工作频率产生最佳的工作电压  3） 最合理划分模拟、数字功能块，最大限度数字化实现，以充分利用90纳米CMOS工艺技术  4） 自校准电路抵消电压偏移和相位偏移  5） 自校准PLL以达到最大调节范围  6） 采用90纳米CMOS工艺进行AMB的流水验证，可以达到最佳的性价比。而目前市场上的AMB芯片都使用130纳米CMOS工艺。本项目采用90纳米工艺，将技术创新升级到了新的高度。  7） 基于本课题超低功耗AMB的FB-DIMM可以不用散热器，节约了制造成本，减少了生产流程，更容易实现批量生产。  
65nm 12bit高性能ADC电路技术研究的创新点？		 1、基于相关算法的自适应数字后台校准  本课题拟提出一种基于多bit/级的数字后台校准算法。由于引入更明确的误差调制信号，因而其解调过程简单；无需采用蝶型随机单元，简化了数字校准电路的结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  2、采样开关技术  本课题拟提出基于混合信号CMOS工艺的新的采样开关技术，解决采样线性度差的缺点，克服传统采样开关衬底结电容对采样线性度的影响。提高高精度采样的输入信号带宽。  3、低功耗运算放大器技术  本设计中的新型运算放大器将采用多级带增益自举和嵌套米勒补偿技术以及动态CLASS-AB输出技术，可以在低电压和低功耗下获得大的带宽增益和输出摆幅。  
65nm 12bit高性能ADC IP核产业化技术攻关的创新点？		1、低抖动时钟电路：本课题将研究新的时钟驱动电路，以获得非常低的时钟抖动。  2、低功耗运算放大器：电源电压下降势必会导致信号摆幅下降和增益、线性度等的恶化。本课题将研究新的低电压运算放大器，在保证性能前提下，解决功耗和面积综合优化。  3、免采样保持的宽带高精度采样电路：本课题将研究不带采样保持结构的采样前端以降低功耗，采用新的时序，使得第一级兼带采样功能，提高采样前端的线性度。  4、自适应数字后台校准：本课题将研究新的算法，引入更明确的误差调制信号，简化解调过程，简化硬件复杂度。 1、基于相关算法的自适应数字后台校准  本课题拟提出一种基于多bit/级的数字后台校准算法。由于引入更明确的误差调制信号，因而其解调过程简单；无需采用蝶型随机单元，简化了数字校准电路的结构；一次提取电容失配和有限增益误差，无需进行分离校准，简化了硬件复杂度。  2、采样开关技术  本课题拟提出基于混合信号CMOS工艺的新的采样开关技术，解决采样线性度差的缺点，克服传统采样开关衬底结电容对采样线性度的影响。提高高精度采样的输入信号带宽。  3、低功耗运算放大器技术  本设计中的新型运算放大器将采用多级带增益自举和嵌套米勒补偿技术以及动态CLASS-AB输出技术，可以在低电压和低功耗下获得大的带宽增益和输出摆幅。  
CMMB移动电视单芯片SoC接收系统解决方案的创新点？		● 国内第一个完全自主产权的单芯片方案。基带解调器与调谐器两大模块均是自主研发，是国内同类型公司中的第一家。  ● 采用单次变频的零中频架构，调谐器的功耗可低至100mW；分时工作模式下可低至10mW。而国际主流产品的功耗为150mW左右。  ● 采用数字补偿技术补偿调谐器的非理想特性，成品率更高，性能更稳定。  ● 解调算法采用创新的信道估计方法，可以提高接收机在弱信号及移动信道下的性能。与市场已有方案相比，信噪比门限约提高0.2~1dB，增强了现场接收效果。在单频网环境下，本方案的效果将更加突出。  ● 芯片内部集成自主拥有的32-bit RISC CPU，大大方便应用程序开发也便于控制芯片整体成本，保证了本芯片性价比较优势。目前竞争对手普遍采用8-bit CPU，这种设计方法在CPU的处理能力和功能扩展上均有所欠缺，如其未来采用ARM7等外购的32Bit CPU，则其芯片成本控制将不如本芯片。 
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的创新点？		以技术的力量突破液晶电视电源下列应用瓶颈：  3.1、要求低待机功耗      随着绿色电源的兴起，面对各个国际能源机构提出的节能标准，待机功率成为最主要的衡量指标之一。在待机条件下，开关模式变换器可能消耗相当大的功率。主要是在开关模式变换器的各种部件处的能量损耗，例如电源开关、变压器、电感和缓冲器等，这些损耗随着开关频率增大而增大。降低待机功耗，应着眼于开关频率的控制。传统的开关模式变换器使用振荡器来产生开关频率，基于输出负载的大小来调制开关频率，但在一定的电压下降低开关频率可能会导致磁芯饱和的问题，这是传统技术的局限性及不稳定性。项目小组将使用昂宝电子资助知识产权平台“GreenEngineTM”来为LCD－TV降低待机功耗研发解决方案。即当输出功率小于设定的临界值以后，控制器根据输出功率的大小间歇式地停止输出驱动信号但保持开关频率不变，这样可以很大程度上地降低待机功耗。待机功耗的降低程度取决于间歇时间的长短。该解决方案可在各种负载条件下自动调制间歇时间来调节开关输出频率，这种技术可以完全避免轻载情况下的磁芯饱和的问题，提高电源变换器的稳定性。  3.2、排除电磁干扰      由于LCD－TV内置开关电源，开关频率及其谐波会引起电磁干扰（EMI）问题，影响电视的效果。为抑制EMI，传统开关模式电源变换器需要通过时钟抖动来经常性改变开关频率。现有的各种控制技术有成本高、调整频率范围有限及设计难度高等不足。项目组将在“GreenEngineTM”为LCD－TV抗干扰技术进行研发改进。从而避免开关模式电源变换器中固定频率和谐波上的强单音信号，并可根据EMI的要求来提供频率变化。更有效的减小开关模式电源变换器的电磁干扰。  3.3、有效散热      LCD-TV的轻、薄特点也代表了内部空间有限，如何散热是个重要问题，项目组设计的解决方案是通过提升大功率开关电源IC使用效率来降低电源发热量，并且把AC/DC适配器的控制芯片，功率因数校正芯片和逆变器控制芯片也集成在一块板上，这样可使结构更紧凑，并节省成本和空间。  3.4、在异常条件下安全使用      前文已提到由于美国加州能源委员会(CEC)等环保条例的硬性规定，交换式技术势必成为未来主流，大多数电子设备，都是采用开关电路，将电网提供的85V～275V交流电转换为电子设备所需要的直流电压。由于开关电路在启动期间，开关电源变换器的输出电压通常低于用于正常工作的输出电压，反馈环路可以迫使电源变换器输送额外电流并且因此输出额外功率到输出端，结果，变压器绕组电流可能迅速升高到非常高的水平，这将使变压器发生饱和，从而损坏转换器系统，对电子产品造成安全隐患，容易引发触电、起火等事故。因此电源电路还需要各种部件控制器来提供过电压保护（OVP-over voltage protection）、过温度保护（OTP-over temperature protection）和过电流保护（OCP-over current protection）。而传统OCP使用的是单一阈值水平，通常不能保护某些特殊工作条件下的开关电源变换器。对于价值高并且要求产品轻、薄的LCD－TV来说，项目小组将在“GreenEngineTM”平台上来对LCD TV在非正常多级阈值的工作状态下研究开发用于电流限制和系统切断两者的解决方案。该解决方案可提高系统的灵活性、可靠性和安全性。  
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的创新点？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的创新点？		
65nm 12bit高性能ADC IP核产业化研究的创新点？		 1、低抖动时钟电路：本课题将研究新的时钟驱动电路，以获得非常低的时钟抖动。  2、低功耗运算放大器：电源电压下降势必会导致信号摆幅下降和增益、线性度等的恶化。本课题将研究新的低电压运算放大器，在保证性能前提下，解决功耗和面积综合优化。  3、免采样保持的宽带高精度采样电路：本课题将研究不带采样保持结构的采样前端以降低功耗，采用新的时序，使得第一级兼带采样功能，提高采样前端的线性度。  4、自适应数字后台校准：本课题将研究新的算法，引入更明确的误差调制信号，简化解调过程，简化硬件复杂度。
万兆(10G)以太网无源光网络接入控制芯片的创新点？		 a．近10倍处理能力的提升，全面满足未来十年用户对接入带宽的需求；  b．更强大的QoS引擎，支持一千个队列的管理，更精细的管理粒度；  c．高速加密算法   d. 高速FEC前向纠错算法；  f. 支持内置10G Serdes 收发器；  
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的创新点？		
高性能模数数模转换器测试技术研究的创新点？		1)数据并行处理技术：数据运算和测试的并行执行技术；  2)高精度测试中的算法补偿技术；  3)高速测试中的信号抖动补偿技术；  4)故障分类与良率提升分析技术；  5)生产测试中的在线校准技术。  
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的创新点？		
手机移动支付核心SoC芯片的创新点？		  1) 32位CPU（ARMSC100）在智能卡中的应用，实现适合智能卡应用的32位CPU体系，既能体现32位CPU的运算能力，又满足智能卡对面积和功耗的要求；  2) 多应用系统安全平台，支持系统实时操作、多应用隔离、安全管理等功能，在一颗芯片上能集合多重应用并保证各应用的安全性；  3) 同时支持13.56MHz和2.4G多频段，SWP、7816、SPI多接口芯片设计技术；  4) 系统低功耗设计以及分时唤醒方案；  5) 片上系统封装技术；  6) 多界面卡片，其中包括ISO7816串行接口，SWP接口，SPI接口和GPIO等；  7) 快速响应的向量中断控制器；
千兆赫兹低功耗运算放大器芯片的创新点？		（1）具有短路保护的CLASS AB输出电路设计（图2）：CLASS AB的输出使输出阻抗最小，输出驱动力强等优点。我们在电路设计中，上端（P边，Q1，Q3组成）和下端（N边，Q2，Q4组成）都采用了达灵顿（DARLINGTON）的构架，这样可以将输出电流的驱动力提高一个数量级，可是在实际运用中，Q3/Q4的基极输入电流过大时，Q1/Q2的输出电流将会变得很大，超出了输出三极管（Q1，Q2，Q3，Q4）的可承受范围，三极管就会被烧坏。为解决这个问题，同时在上下两边增加了短路保护电路（Q5，Q6）。通过调节两个输出电流采样电阻值（R1，R2），使进入输出三极管基极地电流得到了调节，避免了基极电流过大而烧坏输出三极管，实现了对最大输出电流的调整。同时又对短路起到了保护作用。这样的设计能保证我们实现最大输出电流值，从而极大的提高了芯片的速度（相同负载情况下，输出电流越大，极点频率越高，带宽就越宽）。                        图2：本项目电路示意图  （2）低阻抗双源跟随电平驱动电路的设计：   现有技术缺陷：在传统的CLASS AB的输出极偏置电路一般都采用高边（P边）和低边（N边）的三极管基极之间接两个二极管（或二极管接法的三极管），从而实现电流得偏置。这种构架的缺陷是这两个三极管基极点的阻抗较大，从而频率响应不高，影响了放大器的速度和相位。  本项目：为了解决以上问题，提高频率响应速度，我们提出了以下结构，高边（P边）和低边（N边）的三极管基极的偏置分两路分别进行，前一级放大器的输出端分高，低两边信号通道，高边用PNP（Q9）的源跟随电路驱动高边达灵顿（DARLINGTON）三极管的基极，低边用NPN（Q10）的源跟随电路驱动低边达灵顿（DARLINGTON）三极管的基极，这样一来，达灵顿（DARLINGTON）三极管的基极阻抗就变得很小，频率极点也被推向很高频率的位置。从而极大地提高了放大器的速度。但要注意，简单的这样设计会产生另外一个问题，高，低两边的偏置电流很难匹配一致，从而会使信号从高到低，或低到高切换时候，使信号交叉失真变得很严重。为了解决这个问题，我们设计了高，低边偏置电流自适应的回路（高边：Q7，Q13，R7，Q15，Q16， 低边：Q12，Q14，R8，Q18，Q17）），从而保证了高，低偏置电流的一致性，极大地减低了信号的交叉失真度。                       图3：本接口电路结构示意图  （3）三路密勒)MILLER)电容补偿电路的设计：         参照图1的电容C1，C2，C3的补偿效应。在运算放大器的设计中， 电容补偿是非常重要的，每个设计的补偿方式是不一样的，要根据具体的仿真的频率和相位响应做出判断和改进。另外也要考虑系统中整个环路的相位，带宽，的要求。目前我们的设计仿真结果显示我们在开环情况下，运算放大器的3dB带宽>1000兆赫兹。  （4）采用源和漏并联触点连接的新版图设计，使该芯片面积相对较小时，能成功封装在SOT23的封装里面。  本项目采用的并联触点连接办法（见图9）：C1和金属层2相连，C2和金属层3相连，金属层2和金属层3都是一整块，并且在C2周围的金属2挖孔。这样，C1和C2将不会相连，它们各自通过金属层2和金属层3连到PAD上。采用这种版图后，金属连线电阻能做到最小，数据传输做的最好，同样工艺下面积也能做到最小，减小芯片的体积。                            图4 
用于汽车电子燃油喷射系统的高精度运算放大器的创新点？		悬浮栅MOS管修正技术：  为了保证运算放大器能够检测微弱信号，要求运算放大器的输入失调电压小于500微伏。一般，高精度运算放大器是指输入失调电压小于500微伏的运算放大器。在半导体集成电路加工过程中，由于工艺的偏差，一般运算放大器的输入失调电压在20毫伏以上，远远不能满足高精度的需要。所以在集成电路测试的同时，需要修正输入失调电压，以保证其满足高精度运算放大器的要求。目前主要采用的三种方法，一个是激光修正技术，第二个是熔丝修正技术，第三个是EEPROM修正技术。这三种方法均存在不足，不能同时满足很好的修正精度和低成本。在本项目的高精度运算放大器的研发中，我们拟采用悬浮栅MOS管修正技术，既可以在封装后修正以保证修正精度，又可以兼容普通CMOS模拟集成电路工艺以保证低成本。因此具有较大的创新，从而使产品具有很大的竞争力。 
用于高端服务器内存模组的寄存器缓冲芯片的创新点？		1） 单颗芯片同时可以支持1.5V，1.35V 两种Vdd工作电压，  2） 业界最低功耗，并享有相关美国专利技术  3） 业界芯片面积最小  4） 独创的芯片测试模式大大加速了芯片的开发进程，并已申请美国专利  5） 最合理划分模拟、数字功能块，最大限度数字化实现  6） 优化的稳定锁相环（PLL）  澜起科技已经实现DDR2接口的高级缓冲器（AMB）的量产，积累了大量DRAM接口控制的自有技术和IP，
TD-LTE终端射频功率放大器芯片研究的创新点？		 本项目结合国家重要战略，根据中国的TD-SCDMA的后续演进技术TD-LTE系统，研究具有自主知识产权的适合TD-LTE产业化的终端射频功率放大器芯片，其主要创新点如下：      1) 首先，国家科研项目上的创新。本项目基于中国政府力推的TD-LTE“准4G”技术，研究具有自主知识产权的适合TD-LTE产业化的终端射频功率放大器芯片，这是国内首次关于TD-LTE终端射频PA芯片的研究项目。因此，本项目的成功开展将会填补国内在TD-LTE终端射频PA芯片上的空白，推动整个TD-LTE产业链的发展，这是本项目最重要的创新点。      2)其次，设计技术上的创新。本项目采用目前终端PA产品中主流的磷化镓铟/砷化镓异质结双极晶体管(InGaP/GaAs HBT)功率器件工艺，以服务于中国标准下的2300-2400MHz频带的TD-LTE系统为出发点，突破TD-LTE系统对射频PA芯片的线性度、带宽、峰谷比率和效率等方面的要求，在芯片的架构，版图，模块化设计，多芯片组装技术，功率线性化技术等方面实现技术创新，形成一系列知识产权专利。      3) 最后，研究思路上的创新。本项目充分利用并结合了上海无线通信研究中心B3G/4G测试环境与测试平台，结合中心承担的国家重大专项2009ZX03003-009“IMT-Advanced关键技术试验平台开发”和2009ZX03002-003“TD-LTE终端基带芯片研发”项目，目标做到从无线通信终端基带芯片到射频芯片的研发与测试，到无线通信系统的测试和整个无线通信外场环境测试的融合，完成了从集成电路设计、测试到无线通信系统应用的融合。这是在中心固有的科研背景和硬件配套下的一种全新的思路。
高频微波、毫米波宽带放大器的创新点？		  1）技术创新：设计思想的创新性    本项目的创新性设计思路，是将所采用的器件工艺应用到接近极限情况，主要包括晶体管的数目，栅长，插指数等，以实现高功率输出。同时采用三级放大线路增加输出功率以及增益。同这些接近极限情况的器件和线路结构相匹配的线路采用了分单元的匹配，以适应大功率要求的电流对称性。此外，对起保护作用的电容等也都做了针对大功率特性的优化。         2）结构创新：    a）采用三级放大结构    目前国外报道的类似毫米波高频宽带放大器芯片通常采用的是级联结构。这种结构容易获得比较宽的带宽，但相应的输出功率较小并且芯片面积相对较大。项目具有创新性的采用了高集成度的三级放大结构，缩小了版图面积，从而降低成本。其中第三级的晶体管数目达到16个，晶体管的栅长接近工艺极限，更好的实现了输出功率性能。同时为了达到大功率输出性能对电流对称性的特殊要求,采用了分单元匹配结构。使线路在实现高增益的同时获得很高的输出功率。结合具有创新性的优化技术，对具有约15个重要线路指标的复杂系统参数进行优化，将放大器芯片的单片输出功率提高到1瓦以上。       图1国外宽带放大器与本项目宽带放大器结构对比      国外产品采用的级联结构（上）本项目宽带放大器产品采用的三级放大结构（下）         b）版图设计的创新    本项目在结构方面的创新性，还体现在版图设计的创新性。    对于砷化镓大功率放大器的设计技术，国际上相关的公开报道比较少。相关的产品和技术都是国际大公司的保密技术。其中，我们搜索到的一篇具有代表性的国外报道，其工作频率在5 – 10GHz频率区间，并且同本项目的芯片具有可比性[参考文献1]：    本项目所设计的毫米波38GHz通信系统的射频收发模块性能同国际上类似产品性能指标比较如表1所示：             表1                  表2       参考文献1:  [1] S.L.G. Chu, “A 7.4 to 8.4 GHz High Efficiency PHEMT Three-Stage Power Amplifier”,   IMS 2000.  其他功率放大器方面的相关参考文献：  [2] A.P. de Hek, “X-band High-Power High-Efficieny MMIC Amplifier”, TNO Physics and Electronics Laboratory 2000.  [3] P.F. ALLEAUME,“HBT TECHNOLOGY FOR HIGH POWER X BAND AND BROADBAND AMPLIFICATION”, Gallium Arsenide applications symposium 2000.  [4] P. C. Chao “Very high Performance and Reliable 60GHz GaAs PHEMT MMIC Technology” GaAs Mantech, 1999  [5] Wang H, “A monolithic Ka-band 0.25 μm GaAs MESFET transmitter for high volume production”, IEEE Journal of Solid-State Circuits,1992  [6] Mahon, S.J.,“35 dBm, 35 GHz power amplifier MMICs using 6-inch GaAs pHEMT commercial technology”, Microwave Symposium Digest, IEEE MTT-S International 2008.  [7] Wang, H. ,“A monolithic Ka-band 0.25 μm GaAs MESFET transmitter for high volume production”, Microwave Symposium Digest, IEEE Journal of Solid-State Circuits, IEEE MTT-S International 2008.  [8] Chia-Song Wu,“A Power AmplifierMMIC Using the CPW Structure Technology”, Microwave Journal, 2007  [9] Woojin Chang, “A 60 GHz medium power amplifier for radio-over-fiber system”, ETRI Journal, 2007  其他硅或者锗硅方面的参考文献：  [10] 毛军发，“硅衬底微波集成电路，”微波学报，2001，17，54-61.   [11]“0.6μm CMOS Laser Diode Driver for Optical Access Networks”，Liang Bangli, et al.,《CHINESE JOURNAL OF SEMICONDUCTORS, Oct.,2003.  [12] G. Freeman, et al., F. Huang, et al., “ 0.18um SiGe BiCMOS with 100 GHz Ft, Cu interconnect, fully Si CMOS ASIC compatible technology,”IEEE IEDM 1999, 569-572.    同《参考文献1》所报道的结构对比，本设计主要进行了大功率优化。在大功率放大器设计中，将其中第二级FET晶体管由 2 只改为 4 只，第三级由 4 只改成 16 只。基于电流对称的考虑，第三级采用分单元匹配。其次在设计相应的匹配电路后又对带宽进行优化，使之可以在更高的频率、更宽的频带上工作。基于电路稳定性考虑，在偏置电路中都集成有容值大的单个电容或者容值小的双电容。另外，在电路的输出端采用较宽的微带线进行匹配。最后出于成本的考虑，版图的布局在不影响性能的前提下尽可能采用紧凑设计，缩小面积。其中第三级 FET 晶体管采用共用源极接地的方法，使得在比上述参考文献的版图更小的尺寸下总栅宽增大到原来的 1.5 倍。         （2）射频模型的自主优化：    射频集成电路以及毫米波集成电路的设计，同基带数字芯片设计相比的一大特点是对器件模型的精确性依赖更强，而目前国际上射频模型并不完全成熟。这对设计师的经验提出了很高要求。模型的不精确，常常导致设计和测试结果之间的偏差增大，并需要多次流片优化。为了确保设计的精确性，需要在芯片测试结果的基础上，自主开发高精确度器件模型。      因为本项目所采用毫米波芯片需要国际一流水平的 GaAs(0.13 微米 PHEMT) 工艺，对射频模型的研究和优化也成为项目研究内容的一部分。    a）毫米波晶体管器件模型的优化    本项目技术方面的一个重大问题，也是本项目的一个具有重大特色的创新性，是对国际大公司提供的砷化镓工艺加工生产线的器件模型，做进一步的修正和优化。具体分析如下：    比如，毫米波芯片将需要采用砷化镓工艺，国际生产线提供的模型，有时候并不能满足设计者高精度仿真的要求。比如，在项目前期的芯片开发中，我们发现了生产线厂家提供的模型和测试结果比较有很大的误差。在本项目对集成电路测试和仿真结果比较的基础上，我们自主开发了相关的子单元模型，从而解决了输出端信号反射系数异常过大的问题。利用我们修正后的模型参数，所设计的芯片同设计指标符合的很好。图 2 （ a ）中，我们显示利用生产线的器件模型，其特性曲线在一定工作条件下发生发散，这种模型来仿真集成电路和测试结果相差很大（图 2(b) ）。而利用我们自主开发的器件模型和测试结果拟合很好（图 2(c) ）。          图2 生产线的器件模型在一定工作条件下特性曲线发生发散（a），利用生产线给出的器件模型仿真的集成电路和测试结果相差很大（b）, 而本项目自主开发的模型其仿真结果同实际测试结果吻合很好（c）。         b）无源器件及微带线的自主优化    无源电路占用GaAs面积也将带来成本的提高。因此减小元器件数量，尺寸也是一个需要解决的关键问题。本项目将在自主开发的电感、微带线等无源器件模型的基础上，实现低成本，低功耗的射频前端系统集成。    项目前期通过研究各种电感模型参数的提取方法，自主开发了一种新的解析方法提取电感参数。这种方法是通过对一系列特征函数的分析，不需要迭代和拟合步骤就可以直接求出参数值。这种解析模型因为是建立在物理的基础上，所以具有很好的可缩放性。针对国际上普遍采用的非对称的double-pi电感模型，利我们开发的算法，所提取的参数实现和测试结果很好的符合。电感的等效电路图如图3所示。从图4和图5中我们可以看到我们的结果符合的非常好。              图3  double-pi电感等效模型               图4 测试和仿真的L的比较       图5 测试和仿真的Q值的比较           c）宽带性能指标的优化：针对不同频段的系统应用进行宽带优化，同时对插入损耗、功率、噪声等方面的性能参数进行优化。   
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的创新点？		1.在单核的设计中，我们将采用多个创新点，包括：1）优化单指令多数据（SIMD）架构，2）优化指令和数据的读取/存储架构，3）采用精简处理器架构。4）在单核设计中，不仅仅考虑单核本身的性能和功耗，还考虑其是否适合集成于众核处理器之中。通过这些技术极大的提高单核处理器的性能/功耗比并能实现高效的众核。  2.在互连设计中，用尽可能小的面积实现灵活的数据传递能力。其创新点包括：1）借鉴DMA的思想优化互连性能，2）优化互连电路中的缓冲器设计。  3.在众核处理器上实现具体应用时，不仅仅考虑各核之间任务的分配是否平均，更关键的是尽量减少各核之间的相互通讯来降低功耗并且提高性能。  
基于先进时空域去噪算法的视频图像处理器开发的创新点？		 1. 基于可配置处理器的矢量图像处理引擎；  2. 基于先进时空域的块匹配去噪算法  3. 自适应的噪声估计技术  4. 自适应的运动搜索和块匹配方案 
60GHz超高速通信T/R芯片技术研究的创新点？		 (1) 为克服毫米波频段芯片电路间电磁串扰，提出了一种芯片与系统级芯片电路模型的二次提取建模方法。      (2) 采用路－场混合设计原理，在60GHz 频率下有效设计和控制各种分布和寄生参数效应，实现高可靠、高重复性的射频多功能芯片技术也是本项目的创新之一。
60GHz超高速通信系统射频前端频率综合器电路研究的创新点？		  A、引入基于传输线电感、NMOS Varactor的LC 交叉耦合压控振荡器，在毫米波频段获得最小相位噪声；  B、组合使用高速注入锁定分频器与低速源耦合逻辑分频器，改善传统静态分频器的速度限制及注入锁定分频器的锁定范围限制，适应无线收发器使用；  C、研究微波频段频率综合器输出接口的有损匹配问题、提供足够的功率输出供后级倍频器使用。 
数字电视家庭多媒体中心的高清主芯片和整体解决方案的创新点？		 1. 高集成度的数字电视家庭多媒体中心的高清SOC主芯片：  (1) 先进的芯片制程工艺：      国内数字电视家庭多媒体中心处理领域，首颗以85nm工艺量产的全格式全高清多媒体处理SOC。本项目预计有一千多万门的规模，运行频率最高可达500MHz， 无论芯片面积和工作频率，在0.18um工艺上实现比较困难。TSMC 85nm是目前主流的先进加工工艺， 该工艺有着成熟的工艺流程和充足产能，并且在这个平台上有丰富的经过验证的第三方IP可供选择，这对本项目的实现带来极大方便。85nm是90nm的直接光学缩小，可以在90nm的基础上得到接近15％的硅片成本节省。85nm相比0.18um工艺，相同规模的设计可以缩小芯片面积达4倍多，工作频率可提高一倍以上，而动态功耗只有0.18um的5～7分之一。经过评估采用85nm工艺能很好地满足本项目的面积、速度、功耗以及成本等各方面要求，30～50mm2的芯片预估面积也为本产品大规模量产取得良好的成品率提供了必要的条件。      采用85nm工艺业面临一些挑战，主要是实现流程的复杂度大大超过0.18um，需要更长的设计周期，同时开发的NRE会大大超过0.18um， 项目设计的风险随之提高。华亚微电子已经和世界知名的EDA厂商合作，完善了一套高效的85nm工艺实现流程，为该芯片的顺利量产打下了坚实的基础。  (2) 支持各种音视频格式的解码:  视频解码：HD MPEG2/H.264/AVS/VC1/DivX&XviD,RM/RMVB,Flash8/9/10，HD JPEG  音频解码: Dolby digital(AC3),HE-AAC,MP3,WMA,RealAudio等      本芯片内置高性能多格式数字音视频解码器，最高支持高清1080P@30视频解码和输出，同时支持高品质音频解码和输出。  从市场需求方面：  1、欣赏照片、音乐、电视、电影等数字多媒体内容是现代家庭最重要的日常休闲娱乐方式；  2、与电脑相比而言，电视拥有更大的屏幕、更好的视听效果、老少咸宜的简单操作并且拥有几乎百分之百的家庭普及率，是家庭日常休闲娱乐更好的选择；  3、家庭电视机的更新换代比较慢，通过外围设备扩展电视机成为家庭数字多媒体中心成为长期存在的强劲市场需求；  4、用户可以通过各种方式获取数字多媒体内容，而且这些内容采用的音频、视频编码技术多种多样，普通电视用户不知道也不应该需要知道这些差异，支持单一格式内容、需要用户在电脑上进行转码后才能播放的产品已经被市场淘汰；  5、这几年高清晰度内容的发展迅速，并且呈现加速度越来越大的趋势，高清晰度对标准清晰度的取代比任何预测都要快，对于新产品来说，高清晰度的支持已经成为必须；  技术角度：  1、虽然多媒体内容的编码技术多种多样，但是基础技术基本一致，IC设计时，通过模块化、可配置等架构方法，可以实现以1+1<2的成本支持多格式解码。  2、软件开发时，通过把多媒体文件的解析与音视频解码分开，组装设备链的方法，可实现不同文件格式、不同音视频编码格式的软件兼容。      目前市场还没有一种能支持从MPEG2、H264到VC-1、AVS，从DiVX、XVid到RMVB，全部格式都能支持、并且全都能支持到高清晰度的产品，市场呼唤支持多格式解码的全高清数字家庭多媒体中心主芯片的早日出现，华亚微电子开发数字电视家庭多媒体中心的高清主芯片和整体解决方案正当其时。  (3) 集成度高:  支持国标AVS标准的高清多格式信源视频解码器  高性能12bit Sigma Delta Audio DAC  高性能Scaler  2D图形引擎  HDMI1.3 Transmiter  USB2.0 OTG  Card reader，支持SD/SDIO/MMC  10M/100M Ethernet MAC  丰富的音视频输入输出接口  DDR1/DDR2控制器      本芯片以AMBA (Advanced Microcontroller Bus Architecture)总线为架构，采用高性能的嵌入式CPU，集成了多格式多媒体解码器，高性能视频缩放和处理器，2D图像处理模块以及丰富的输入输出接口处理模块，同时采用了高性能的DDR控制器，可以支持DDR1/DDR2等SDRAM。在该设计中采用了AMBA 3 AXI 的总线协议。AMBA总线协议ARM 公司设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统单元的可重用性。AMBA 3.0 是ARM公司发布的AMBA总线协议3.0版本，该版本包括了AMBA 3.0 AXI、AMBA 3.0 APB等部分。AMBA 3.0 AXI 协议面向高性能、高频率的系统设计，主要为了实现高带宽，高速度，低延时的需要时事性要求较高的视频解码和处理模块的互连，通过该总线协议，可以满足这些模块对外部存储器大容量访问的要求。AMAB 3.0 规范中的APB 总线适用于连接低功耗的外部设备模块。它是一个经过优化的可以减少系统功耗和降低外设接口设计复杂度的外设总线，本芯片采用该协议来实现低速输入输出设备的互连。AMBA因其特有的功能可以满足本芯片多种需求和宽广的应用，更重要的是该总线提供的crossbar的结构能够提供更高的信息吞吐量，适合该设计的工艺并给设计留出足够的余量。本芯片共包含十多个总线主设备和多个总线从设备，其中包括CPU，视频解码处理，视频处理和音频的解码等高带宽需求的模块，和外部的设备如USB/Ethenet等接口设备。本芯片内部采用两条64位宽的AXI总线，可以运行在最高200Mhz的工作频率，总共能提供超过25Gb/s的数据吞吐量。既满足了设计要求，并为扩展应用提供了足够的空间。      本芯片的应用需要搭配片外的储存器，由于PC市场的带动，目前的DDR2存储器拥有最合适的性价比和很高的带宽，所以成为本芯片的最佳选择。本芯片包含了高性能的DDR2控制器和DDR2的PHY（物理接口），能够支持最少DDR2 800Mbps。该DDR2控制器拥有良好的兼容性，兼容JEDEC标准。支持动态配置各种请求的优先级配置，支持低功耗模式。内建ODT，和自动动态漂移补偿，能够跟随电压和温度的变化随时调整。支持针对提高DDR2效率的重排序，提高系统的访问效率。  本芯片带有高速USB2.0 OTG接口，可以非常方便的外接各种USB设备，实现多媒体文件的播放，录制等功能。同时，本芯片还带有高速网络接口，具备了实现多种网络多媒体处理的应用。      合理的总线结构搭配高效率的DDR2控制器，同时配备各种输入输出接口，可以使采用本芯片的系统更加高效，不但可以达到预期的设计需求，同时很大的灵活性和扩展性。  (4) 采用高性能32位嵌入式CPU，具有先进的扩展功能，支持多种复杂的应用      内部集成高性能450MHz主频的32位嵌入式CPU，并支持Linux，WinCE等多种操作系统，适合开发复杂应用，如数据广播和浏览器；提供模块化的软件结构和易于第三方开发应用的接口。  2.完整的系统解决方案：      完全自主研发的高性能低成本嵌入式操作系统(Embedded OS)，可任意裁剪配置，应用扩展性强；      先进的One-Tree软件架构，一套软件来支持所有应用，大大提高了客户软件的稳定性和成熟度，支持各种复杂的系统应用。  （三）主要内容      在项目执行期间，主要完成以下工作：  开发多格式音视频解码  开发图像缩放算法；  开发FGPA验证平台；  开发/优化IC结构；  开发/整合数字及模拟界面；  开发驱动软件及应用程序；  开发PCB硬件和系统；  开发底层驱动软件；  开发先进的用户界面；  开发PCB硬件和系统；  开发整体测试系统，整体方案性能测试及评估；  开发软件调试工具：以太网接口ICE调试工具、并口ICE调试工具；  开发USB协议栈，及相关USB应用（JPEG电子相册、多媒体播放等）；  开发以太网（Ethernet）TCP/IP协议栈，及相关网络应用（高清在线点播/直播，下载等）  开发高清网络多媒体测试系统；  开发软/硬件,开发生产调试工具,开发套装软件（PKS）。 
高性能移动通信终端应用处理器SoC芯片的研发及产业化的创新点？		本项目芯片采用多项独特的设计技术来实现芯片的系统集成，以此确保高性能、低功耗、高集成度的总体设计指标。有如下主要创新点：     （1）复杂多并行总线架构      总线访问效率是决定应用处理器性能的主要因素之一。本项目将采用复杂的多并行总线架构，通过对多条并行总线的灵活调度、资源分配，达到带宽需求、芯片面积、总线主频各因素的最佳平衡。     （2）软件功耗控制      本项目芯片采用了8个电源域，对所有近40个功能模块采用了时钟门控技术，并支持了6种工作模式，电源域的上下电、功能模块的时钟开关、以及工作模式切换，均由软件控制，最大程度的在架构级实现功耗控制。     （3）加速总线访问      DDR/DDR2/mDDR存储器颗粒的长访问等待时间（latency）严重影响着CPU的执行效率和性能，本项目通过在关键环节实现访问预取技术，来提高芯片的整体性能。     （4）智能存储设备访问      对于块设备来讲，传统的CPU调度机制严重浪费CPU资源，降低硬盘、SD/CF卡、Nand Flash、U盘等存储设备的有效带宽。本项目通过支持巧妙定义的描述符，减少CPU参与，来实现大批量数据的快速传输。     （5）硬件鼠标      鼠标事件在大屏幕（800x480～1026*600）应用中对系统效率产生了严重的影响，导致用户界面人机交互涩滞，本项目实现了鼠标事件的硬件处理，大大提高了GUI效果，同时提高的CPU性能。     （6）显示加速技术      RGB颜色是应用系统中最常用的颜色表示方式，但它也严重浪费了总线带宽。本项目对视频解码等环节，将输出内容以YCbCr颜色表示并传输到LCD显示控制器，再实时转换为RGB格式进行显示。此方法降低了50％总线带宽需求。     （7）智能DMA      DMA是应用处理器产品中最常用、高效的数据搬移方式，但对于多块不连续数据的访问效率低，仍然需要CPU大量参与。本项目改进了个问题。     （8）内建逻辑分析仪      基于高性能应用处理器的整机系统软件调试是一个非常复杂、困难的环节，一旦系统出现异常情况或不稳定时，由于缺少有效的调试或观测手段，导致研发进度无法控制地被拖延。本项目在芯片内部设计了逻辑分析仪功能，用来检测各类总线访问情况，从系统最低层给软件开发工程师提供了相关信息，帮助快速定位解决问题。     （9）内建总线监控器      多并行总线系统的总线运行状态、负载情况是带宽平衡和调度的依据，对芯片功耗控制也具有指导意义。本项目设计了总线监控器，用来提供上述状态。     （10）出错自修复      本项目的功能模块多达40个，各模块在各种复杂环境和应用中难免会异常出错，导致系统死机或异常出错，本项目采用了多项软件可控的自修复技术，确保应用系统的强健稳定。无论是移动互联网终端还是宽带网络高清数字机顶盒，多媒体和图形处理是体现其功能和性能的关键，盈方微通过如下两个创新有效的提高了多媒体和图形引擎的性能：     （1）多媒体框架中的Direct Rendering技术      在多媒体应用中，数据传输量极大。以YUV420格式的数据为例，一帧高清图像的数据量将是24.8Mbits，如果以30fps播放一部高清电影，其每秒钟的数据传输量将是24.8*30=744M bits。而且数据传输如果用CPU处理，将极大地影响CPU处理其它应用程序的性能。在传统的多媒体框架实现中，至少有一次数据拷贝的动作，在普通PC上也许不是大问题，但在嵌入式应用中这就是性能的关键瓶颈。在盈方的方案中，我们结合盈方人员对应用和底层设计兼精通的特点，采用Direct rendering技术解决了该性能瓶颈问题。参见图6和图7所示。     （2）X图形引擎库优化中的简约路径技术      X图形引擎库是Linux下图形显示的核心模块，该引擎库是UI设计的基础部件，其性能直接决定着用户对产品的体验。盈方微在该方面做了很多卓有成效的努力，我们优化后的引擎库可以获得原先的4倍加速。在该过程中，我们用到了一类简约路径技术，这给我们的开发进展带来了很大的跨越。在X图形引擎库加速的实现中，核心操作composiste的操作模式是：C=Ca*alpha_a + Cb*alpha_b*(1-alpha_a), 该模式不能直接应用2D硬件加速，经过大量的实践及统计分析，盈方微员工发现在实际工作环境中alpha_b在80%的情况下值是1，因而我们可以增加一个简约路径为：C=Ca*alpha_a+Cb*(1-alpha_a)， 该模式就可以直接利用2D硬件加速模块，从而获得很大的性能提升。  
高速高精度模数转换器（ADC）性能测试技术研发的创新点？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的创新点？		 目前，在CMOS工艺线上生产硅光子器件在全球范围内还处于发展创新阶段，还未出现大规模商业生产。我国类似的研究，特别是在规模化CMOS工艺线上生产光波导调制器的研究，还刚刚起步。此研究开发将成为未来硅光子器件产业化发展，的重要基础。      实现硅基光电集成电路，必须开发出在CMOS工艺线上生产硅光子器件的大批量制造工艺流程，从而将电器件和光器件集成在一起。光波导调制器的生产工艺有相当一部分可以利用现有的CMOS集成电路工艺设备例如，掺杂注入、光刻等。但光波导调制器对工艺的要求与CMOS集成电路工艺要求并不完全相同。例如光波导脊的蚀刻，就可以利用CMOS集成电路的浅槽蚀刻设备，在研究开发阶段不需要投入昂贵的设备购置费用；而光波导脊的蚀刻的工艺要求与CMOS集成电路的浅槽蚀刻的工艺要求并不相同。因此，在研究光波导调制器的规模化生产工艺时，必须进行工艺创新，提出与CMOS集成电路工艺不同的解决办法，并通过反复地试验、测试，从而得到满足光波导调制器的光/电学性能要求的优化解决方案。      此外，在CMOS工艺平台上，尽管每个单元的加工都可能是可行的，但工艺步骤之间的相互影响可能使得器件性能降低，在极端情况下器件甚至完全丧失功能，如热预算，硅片表面的平整度，和化学污染物等，因而需要大量研发工作从而优化工艺流程和工艺条件，减小工艺步骤之间的相互影响，并可能需要通过工艺对器件进行补偿。  本项目针对光波导制造工艺进行研究，将开发出一整套完整的工艺流程，并使用该工艺平台对光器件进行加工，为实现大规模光电集成芯片制造工艺的开发奠定基础，低损耗小尺寸硅光波导的制造，硅高速电光调制器的制作，以下热预算等关键点均将有所创新
60GHz超高速通信射频前端芯片技术研究的创新点？		(1) 为克服毫米波频段芯片电路间电磁串扰，提出了一种芯片与系统级芯片电路模型的二次提取建模方法。      (2) 采用路－场混合设计原理，在60GHz 频率下有效设计和控制各种分布和寄生参数效应，实现高可靠、高重复性的射频多功能芯片技术也是本项目的创新之一。      (3) 频率综合器采用交叉耦合压控振荡器，以获得最小相位噪声；组合使用高速注入锁定分频器与低速源耦合逻辑分频器，改善传统静态分频器的速度限制及注入锁定分频器的锁定范围限制。
国内Foundry的65nm及以下工艺的数模混合IP应用研究的创新点？		提升国内设计单位在65nm超深亚微米领域内的数模混合SoC设计能力。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的创新点？		本课题采用65nm CMOS工艺下的先进得失调消除技术，对 ADC/DAC的系统结构进行优化，开发基于65nm超深亚微米工艺的高速ADC和DAC IP，整个研发工作具有技术前瞻性。  研究内容：  65nm工艺是目前国际市场上大多数SoC设计采用的主流工艺，也是国内设计产业发展的趋势；数模混合IP作为高端SoC中不可或缺的重要部分之一，既代表了Foundry的服务能力，也能帮助设计公司尽快的提升在高端SoC设计领域的设计能力。本课题采用65nm CMOS工艺下的先进的失调消除技术等，在不损失分辨率的前提下实现高速、低功耗和高集成度的ADC和DAC设计，并面对上海地区的设计企业加以应用推广，进而加强设计企业和Foundry之间的互动。
软件无线电台应用的SoC芯片的创新点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的创新点？		
芯片级电路快速并行测试技术研究的创新点？		  1、探针卡/接口板Z空间高密度扩展技术  2、多类型信号高并行度驱动接收扩展技术  3、测试优化算法及实现技术  4、在线测试流程动态自动调整技术  5、多模块IP平行测试技术  6、并行测试中干扰源物理隔离技术  7、多芯片测试一致性验证技术  8、并行测试效率提升综合技术
集成OFDM电力线载波技术的智能电表SOC芯片的创新点？		目前国际和国内实用中的远距离窄带电力线通信的物理层技术主要是FSK和BPSK调制. 例如欧洲IEC61334标准在物理层使用了扩频型频移键控S-FSK, 工作频率是63.3kHz和74kHz, 通信速率为2.4kbps; 美国的Echelon公司的Lonworks技术物理层使用了BPSK, 工作在131.58kHz, 通信速率为5.48kbps;FSK与BPSK技术应用于电力线信道的主要问题在于工作频率过于单一, 若其工作频率范围内有同频强噪声干扰, 则整个通信链路将被打断且没有备用的工作频率. 此外, FSK和BPSK的技术特点也决定了如提高传输速率至几百kbps以上, 信道的多径效应此时将趋于明显, 将需要极其复杂的均衡器解决信号的码间干扰问题, 这将使得成本大幅度上升, 从而使得FSK技术和BPSK技术难以实现高数据率的传输. OFDM技术针对上述两个问题均有极好的解决方案. 首先OFDM是一种宽频通信技术, 可以在相当宽的频带范围内有选择的分配数据流到合适的子载波频率范围内进行传输, 消除单一工作频率对固定频点信道特性的依赖. 同时OFDM还可以使用循环冗余前缀以极低的额外开销解决码间干扰问题. 从而成为远距离高速电力线通信唯一的候选技术. 目前国外正在建立基于OFDM技术的第二代PLC通信标准(IEC61334是第一代) 
芯片安全防护技术研究及卡SoC芯片开发的创新点？		实现国产自主芯片安全防护技术的突破，实现国产自主双界面银行卡芯片通过国际CC EAL4+安全认证，弥补国产自主智能卡芯片产业短板，打破国外智能卡芯片在银行卡与电子护照等高安全应用领域的垄断局面。 
TPMS传感器芯片产品化规模制造技术的创新点？		 1) 开发出具有自主知识产权的创新芯片集成技术， 实现TPMS用双敏感单元在单个硅片上的超微小化集成，在指标达到国际先进主流产品水平的同时实现更高的性价比；  2) 该传感器芯片将摒弃传统的芯片双面MEMS加工技术，而用一种创新的单硅片单面微加工技术来实现与半导体生产线规模化加工模式的兼容性，进而实现低成本和高规模化生产能力；  3) 预期实现与市场已有的TPMS模块具有友好接口能力的芯片产品封测技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，也在结合汽车电子模块企业实现商品化应用之外提供一条直接销售传感芯片的商业化模式。
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的创新点？		
自主智能三轴加速度传感系统集成芯片研究的创新点？		（1）智能传感器单一芯片系统，集成了压力传感器、温度传感器、可见光探测传感器以及它们的控制电路，多功能、智能化；  （2）拥有传感器器件设计和制造工艺的多项自主知识产权，完全掌握核心技术；  （3）单一芯片集成与传感器片内自封装，保证了智能传感器芯片的高良率、低成本；  （4）智能压力复合传感系统集成芯片高度集成，小体积、信噪比高和可靠性高。  （5）智能压力复合传感系统集成芯片由设计、制造到封装、测试全部本土化，整个产业链稳定、可靠；  （6）压力复合传感微器件制造与CMOS制造技术完全兼容，系统集成芯片一气呵成；开发完成后，迅速导入大规模生产，保证了能在最短时间内创造经济价值。  
面向物联网智能传感芯片技术研究的创新点？		
TPMS复合传感器芯片SiP封装技术研究的创新点？		
自主智能压力复合传感系统集成芯片研究的创新点？		1. 智能传感器单一芯片集成了压力传感器、温度传感器、可见光探测传感器以及它们的控制电路，多功能、智能化；  2. 拥有传感器器件设计和制造工艺的多项自主知识产权，牢牢掌握核心技术；  3. 单一芯片集成与传感器片内自封装，保证了智能传感器芯片的高良率、低成本，  4. 芯片高度集成，小体积、信噪比高和可靠性高。  5. 芯片由设计、制造到封装、测试全部本土化，整个产业链稳定可靠；  6. 传感器制造与CMOS制造技术完全兼容，开发完成后，迅速导入大规模生产，保证了能在最短时间内创造经济价值。
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的创新点？		 1) 开发出具有自主知识产权的创新芯片集成技术， 实现TPMS用双敏感单元在单个硅片上的超微小化集成，在指标达到国际先进主流产品水平的同时实现更高的性价比；  2) 该传感器芯片将摒弃传统的芯片双面MEMS加工技术，而用一种创新的单硅片单面微加工技术来实现与半导体生产线规模化加工模式的兼容性，进而实现低成本和高规模化生产能力；  3) 预期实现与市场已有的TPMS模块具有友好接口能力的芯片产品封测技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，也在结合汽车电子模块企业实现商品化应用之外提供一条直接销售传感芯片的商业化模式。
6500V超高压大功率IGBT芯片研发的创新点？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的创新点？		 1) 开发出具有自主知识产权的创新芯片集成技术， 实现TPMS用双敏感单元在单个硅片上的超微小化集成，在指标达到国际先进主流产品水平的同时实现更高的性价比；  2) 该传感器芯片将摒弃传统的芯片双面MEMS加工技术，而用一种创新的单硅片单面微加工技术来实现与半导体生产线规模化加工模式的兼容性，进而实现低成本和高规模化生产能力；  3) 预期实现与市场已有的TPMS模块具有友好接口能力的芯片产品封测技术，以保证芯片产品在商用TPMS模块中成功实现国产化替代和推广应用，也在结合汽车电子模块企业实现商品化应用之外提供一条直接销售传感芯片的商业化模式。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的创新点？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的创新点？		? 针对低电压下模拟电路性能缺陷设计的快速收敛后台校准算法  ? 对数字后台校准电路的功耗、以及模拟电路的性能和数字校准电路的精度进行精确的建模，以得到对功耗的最优化设计。  ? 快速收敛的后台校准算法，可以使ADC能够在冷开机状态下快速启动，对于某些特殊应用场合，具有重要意义。  ? 对校准算法的参数的软件可定义，可以实现校准算法的收敛时间、精度的优化设计。  ? 探索充分利用CMOS工艺大规模数字集成电路的计算能力，以较低的功耗与版图面积实现复杂的校准算法，降低模拟电路的设计难度，降低系统的整体成本； 
自主智能三轴陀螺传感系统集成芯片研究的创新点？		深迪半导体（上海）有限公司是国内首家成功将实验室内的智能单轴微机械陀螺仪传感系统芯片样品发展为大规模量产产品的企业，我们在微机械陀螺仪传感器结构设计、电路设计、工艺方案、封装、自动测试设备、应用方案等方面已做出了多项创新，填补了该产品在国内的空白。基于以上丰富的产品研发经验，我们将在三轴微机械陀螺仪传感器结构设计、电路设计、工艺方案、封装、自动测试设备、应用方案等方面做出更多创新，填补多项国内空白。  （1） 在微小体积上高度集成三轴或六轴或九轴传感器芯片及其控制电路芯片。已量产的单轴MEMS陀螺仪芯片为中国最小，体积仅为5*5*1.2毫米；目前正在研发的三轴MEMS陀螺仪芯片体积仅为4*4*0.9毫米，为全球业界最小。  （2） SOI 工艺加工MEMS结构和晶圆级真空封装。经过对SOI圆片进行蚀刻加工处理，形成MEMS传感器内部的梳齿状驱动结构、感测结构、质量块结构和弹簧等复杂机械结构，进行圆片级高真空封装后，实现了高真空低阻尼的结构运动环境，这将大大提高传感器灵敏度并降低机械噪声，为设计生产出高性能的MEMS陀螺仪芯片提供了必要条件。  （3） 陀螺仪解耦结构设计与优。MEMS陀螺仪传感芯片采用了稳定可靠的三轴解耦结构设计，具备抗冲击特性；另外，进行结构设计优化以改善其温度特性；选择合适的MEMS结构厚度对于X、Y和Z三个方向的运动都比较有利，既可实现小芯片尺寸以控制成本，又能提高器件性能。  （4） 芯片级的温度补偿功能。通过内部ASIC测量电路内置温度传感器，实时补偿因外部环境温度变化而造成的漂移，对零点输出漂移进行补正和控制，实现了传感器在变化的环境温度中的高度稳定性。  （5） 超低功耗。ASIC控制电路在设计中，采用各种手段以实现产品低功耗特性，如内嵌多种中断，有效减轻用户的系统负担；内嵌缓存器，有效降低系统的功耗；数据输出率可配置，用户可根据系统要求调整，以降低芯片功耗。  （6） 应用算法集成。ASIC控制电路在设计时，将通过数字手段把各种三轴MEMS微型陀螺仪芯片的传统或创新的应用算法集成在该产品中，以缩短客户的设计开发周期，提升三轴MEMS微型陀螺仪芯片的市场竞争力。  （7） 陀螺芯片与控制／测量电路芯片的集成封装。MEMS芯片实现了晶圆级高真空封装，故MEMS传感器芯片可与ASIC控制/测量电路以传统的QFN或LGA等塑料封装方式集成于一颗器件内，具有体积小和成本低的巨大优势。  （8） 三轴陀螺仪芯片的测试平台研发。MEMS陀螺仪芯片的自动测试平台是MEMS业界的难题，没有现成的设备可供选择使用，故深迪半导体将有效利用单轴MEMS陀螺仪测试平台的研发经验来自主研发更先进的半自动三轴MEMS陀螺仪测试平台，对三轴MEMS陀螺仪集成芯片进行动态测试与性能验证，并且能够达到量产要求。在该项目进行过程中，我们将申请有关测试平台的软件设计、硬件设计和外观设计的专利以保护我们对测试平台的知识产权。
汽车车身控制器（BCM）专用高压芯片的研究的课题的完成形式和考核指标？		成果形式为满足设计要求、可以进行系统级功能验证的、流片成功的实物芯片及基于本项目研制的BCM专用芯片开发平台。  1、主要技术指标：  （1）提供能够满足车身控制器模块功能要求的BCM专用芯片  ①CAN/LIN总线接口；  ②内嵌CAN的通讯内码；  ③多点输入工作电压选择；  ④多路脉宽调制（PWM）、模数转换（ADC）、多源WDT、片上调试等功能；  （2）基于BCM专用芯片的开发平台；  （3）提供车身控制器模块样品；  （4）申请国家发明专利2项，申请集成电路布图设计登记3项，申请软件著作权3项；  （5）在国内外核心期刊或会议发表学术论文8篇（进入三大检索）；  （6）培养具有较高理论素质和较强动手能力的博士研究生1名,硕士研究生3名;   (7)申请新产品1项。  
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题的完成形式和考核指标？		汽车电子系统用超宽输入电压轨电源转换集成电路的开发的总体目标是设计开发应用于各种车载移动便携设备的高压DC-DC电源集成电路，进入中试阶段,并实现产业化。此项目的技术指标如下:  1、 输入电压范围3.3V至80V ；  2、峰值输出电流达到2A；  3、 ESD保护等级达到HBM模型15KV；  4、 低EMI电路设计；  5、电路效率大于85%。  项目开发完成后得到符合以下技术指标的集成电路小批量生产样品25片晶园,进入产品中试生产流程, 获得客户的小批量应用,实现销售额20万元.   获得2项中国发明专利,申请布图设计登记2项,发表论文1篇。培养5名模拟、混合电路的高级设计人才。  
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题的完成形式和考核指标？		1. 建设一个应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境，具有RF SOC芯片测试验证分析和产品测试能力  2. 完成不少于3个量产RF SOC产品的测试技术开发，提供技术报告  3. 申请7项自主知识产权  4. 培养5名具有RF SOC芯片测试技术研究和测试工程应用的人才  5. 测试环境建成后产能达到2000万颗/年
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题的完成形式和考核指标？		本课题项目主要完成的产品是用于便携式设备等的PWM/PFM智能切换高效电源管理芯片。  此芯片最终主要达到的技术指标:  1）低电压工作：可保证以0.9 V (IOUT = 1 mA)启动  2）低消耗电流：工作时50 μA   3）休眠时0.5 μA (最大值)  4）占空系数：15 ~ 78% 内置PWM / PFM 切换控制电路  5）输出电压： 在1.5 ~ 20 V之间  6）输出电压精度：±2.4%  7）振荡频率：300 kHz、  8）软启动功能：3 ms   9）带开/关控制功能      本项目研发成功后，基于产品性能，市场竞争力，知识产权保护等诸方面的考虑。我司会争取申请电路的版图专利。      本项目完成时候，实现本芯片的量产出货，达到80-100万片/月左右的规模。项目完成之后的一年，实现近千万人民币/年的芯片销售目标。      在本项目的研制过程中，我司采用以老带新的人才培育理念，培养相关设计人员3名，生产测试人员2名。
12bits高速ADC IP核的验证和标准化的课题的完成形式和考核指标？		完成形式：  完成一个IP的布图设计。  完成对所设计ADC IP核的以下性能参数的测试：积分非线性、微分非线性、偏置误差、信噪比、信号与噪声＋失真之比、总谐波失真、无杂散动态范围等参数的测试报告。  完成对所设计ADC IP核的标准化文档。  考核指标：  项目所设计ADC IP核测试报告一份；  项目所设计ADC IP核的标准化文档一份；  项目所设计ADC IP核的布图保护一份；  培养精通ADC IP测试工程师1名。
高端双界面智能卡关键技术研究与产品实现的课题的完成形式和考核指标？		本项目主要实现的是一种支持DES、SF33、RSA和SHA1等加密算法，通过EAL4+信息安全评估保证等级论证的高端双界面CPU智能卡。  一、技术考核指标：     1、芯片内置8位高速MCU     接触和非接触双界面     支持ISO/IEC 7816通信协议     支持ISO/IEC 14443-A/B通信协议     2、高速传输     ISO/IEC 14443协议支持106Kbps、212Kbps和424Kbps传输速率     ISO/IEC 7816接口支持最高115200Bps的传输速率     3、多种加密算法实现    Triple-DES    2048位RSA    SSF33    SHA-1算法    SM-1    4、内置PLL，最高工作频率30MHz    5、存储器    程序存储器64K x 8bit ROM    数据存储器16K x 8bit EEPROM    处理存储器2048x8bit xRAM    6、安全防攻击    低压检测复位    高低频检测复位    存储器数据加密    防SPA、DPA等旁路攻击    通过CC EAL4+安全性认证    7、高可靠性EEPROM：10万次擦写（常温下），10年数据保存    8、能兼容主流非接触逻辑加密卡，方便用户升级过渡  二、经济考核指标：    验收时累计销售160万片，平均售价6.5元/片（以模块销售形式计），实现销售收入1000万元左右。  三、知识产权考核指标：  申请专利2项，进行集成电路布图保护登记1项，进行软件著作权登记1项。  四、人才培养：  通过该项目的建设，培养出不少于10人的双端CPU智能卡研究与开发的高级专业人才。  
四合一全高清数字电视一体机图像处理SOC的课题的完成形式和考核指标？		1、本项目执行期内，华亚微电子进行了音/视频解码/解调、图像增强算法的开发； 并对FGPA验证平台、 IC结构进行了开发与优化；对功能模块、数字及模拟界面进行了开发与整合；并进行了驱动软件及应用程序的开发；整体方案性能测试及评估； PCB硬件和系统、FULL HD LCD TV测试系统开发；软/硬件,生产调试工具,套装软件（PKS）的开发。本项目在完成这一系列工作之后，形成了一颗四合一全高清数字电视一体机图像处理SOC。基于芯片内部强大的双CPU核架构，华亚微电子可提供给客户以模块化的软件平台和易于第三方开发应用的接口,具有先进的扩展功能，适合开发复杂应用,如数据广播和浏览器。  2、主要技术指标  （1）可接收、处理包括数字地面广播电视标准(DMB-TH)、数字有线广播电视标准(DVB-C)、数字卫星广播电视标准(ABS-S)及所有的模拟广播电视标准(PAL/NTSC/SECAM)在内的数字及模拟电视系统；  （2）支持MPEG-2/MPEG4/H.264/AVS/VC-1高清视频解码；  （3）支持RM/RMVB；  （4）支持AC3/HE-AAC,MP3,WMA,RealAudio等音频解码；  （5）带有USB2.0/HDMI1.3Rx/Ethernet MAC等接口；  （6）支持电视上网功能；   （7）可以直接驱动1080P液晶屏  3、经济考核指标  本项目产品预计在2011年6月实现销售，至2011年9月30日，销量有望达到1万颗；至2009年年底，销量有望达到10万颗，至2012年年底销量有望达到100万颗，到2013年年底预计累计销售额为5,200万元左右，毛利率可以达到40%，在实现销售后的2年内可占有25%的市场份额，其市场前景十分广阔。  4、申请专利  在本项目的开展过程中，预计可以申请各项发明专利共计5项，涵盖图象质量、图像解码以及Analog的部分，另外还预计会进行1项集成电路布图设计的版权登记。  
面向移动多媒体计算平台的图形加速处理器开发的课题的完成形式和考核指标？		通过项目的实施,预计实现如下目标:      1. GPU IP 技术指标       研发出完整的具有自主知识产权的面向产业应用的GPU IP核,并通过芯片样片予以验证.       具体实现如下定量技术指标:       a.能够兼容OES 2.0, OES1.0, OVG 1.1标准,提供完整的应用编程接口和驱动支持, 可提供futuremark的认证报告;      b.支持复杂的3D应用,GUI应用,Flash应用, 可现场展示;      c.基于TSMC65nm工艺的样片工作频率>250Mhz,芯片面积小于2.0平方毫米,功耗低于0.20mw/MHZ      d.性能达到每秒3亿8千万个像素,1千2百万个三角形,6千2百万个顶点.      2. 产业化指标       课题结束时,所开发的GPU核成功进入商业市场,能够签约1-5个国内外终端客户      3. 人才培养       通过项目实施,培养一批掌握图形处理器开发核心技术的专业技术人才.      4. 专利保护       课题结束时, 将对课题的研究成果进行有效的知识产权保护,申请1-2项集成电路设计相关的专利.  
用于LCD TV背光的高亮度LED驱动集成电路研究的课题的完成形式和考核指标？		1. 技术指标      研制成功一款具有自主知识产权的集成电路，该集成电路主要用于 LCD TV背光源的高亮度LED的驱动，该电路满足以下技术指标：  （1）可控制交流输入电压范围：交流16伏特到交流240伏特  （2）芯片工作电流小于500微安  （3）最大恒定输出电流大于0.4安培  （4）采用高端电流传感技术以调制输出电流  （5）采用片内电感电流限制技术    2. 申请1份集成电路版图布局保护和申请1个发明专利。  3. 人才培养情况     我们采用“人才强企”战略，积极引进各类人才，加强对青年科技工作者的培养选拨和使用。通过本项目的研究可以培养模拟电路设计工程师2人，同时将掌握PWM/PFM模式直流－直流转换电路的控制原理等系统知识，为公司后续的工作打下坚实的基础。  
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题的完成形式和考核指标？		项目验收时我们将设计完成具有自主知识产权的高端电视自适应多模多频段宽带射频调谐器芯片。  其技术指标如下：  1、尺寸Outline Dimensions: ≤ ６x６x0.２；  2、频率范围Frequency Range: 42-878Hz；1450-1492MHz；1660- 1690MHz；  3、输入阻抗Input impedance: 75/50 Ω；  4、VSWR (typical): < 2.5；  5、噪声指数 Noise Figure: 〈 5dB；  6、Phase noise @10KHz: < -85dBc/Hz；  7、频道宽度 Channel Spacing: 5MHz, 6MHz,7MHz,8MHz；  8、输入信号范围 Input Signal Range: -86dBm to 0dBm；  9、AGC Range: > 90dB；  10、3th Order In-Band ⅡP3: > -12dBm；  11、Image Rejection: > 40dB；  12、I/Q Imbalance: < -40dBc；  13、功耗 Power Dissipation: < 150mW (在收看地面数字电视状态下)；  齐凌微电子关于多模多频段射频调谐器在项目验收时所申请专利数不少于5个。  本项目完成后预计在2011年实现多模多频段宽带射频调谐器芯片的销售收入达到1200万元，创造利税250万元。
高性能双界面CPU卡安全芯片的课题的完成形式和考核指标？		完成形式：高性能双界面CPU卡安全芯片  芯片的主要技术指标  CPU：32位   接触式通讯接口：支持ISO/IEC 7816-3 T=0协议  非接触式通讯接口：支持ISO/IEC 14443 Type A/B协议  内存存储器：8K字节容量RAM  程序存储器：应用程序存储器160K字节，测试用程序存储器64K字节  数据存储器：72K字节EERPOM  硬件安全加密算法协处理器：DES、2048 bit RSA、256bit ECC、SSF33、SM1、SM3  随机数发生器：64位真随机数发生器  数据保存时间：不小于10年  数据擦写次数：不小于10万次  接触式工作电源电压：2.7V — 5.5V  ESD HBM：大于4000V  工作温度： -25℃～+75℃  存储温度： -40℃～+120℃  形成的专利：  完成5项及以上专利申请、1项及以上版权登记。  形成的标准：  产生1项及以上的行业双界面卡标准草案，达到国内先进水平。  经济考核指标：  本项目验收时销售数量60万颗，实现销售收入727万元，净利润79万元，上交税金116万元，利税合计195万元  人才培养计划：  无
汽车车身控制器（BCM）专用高压芯片的技术研究的课题的完成形式和考核指标？		成果形式为满足设计要求的一款能够集中控制整车电子控制系统的集成控制模块。作为一种新技术、新产品，该集成控制模块的主要技术指标：  （1）具备CAN总线接口；  （2）可与故障诊断分析仪通讯，故障诊断协议为KWP2000；  （3）具备2组LIN总线接口，其中：①1组为可接收具备LIN接口的传感器信号，如电瓶电压、车速、雨量等；②1组为具备LIN总线接口的防夹电动窗控制；  （4）具备CAN通讯内码的可编程性，可适用不同的厂家和车型；  （5）具备车身主控、车锁车门无线控制、车身状态监控、车灯雨刮防雾驱动的功能；  （6）具备发动机及启动机优化控制、混和动力新型汽车燃料优化分配功能。  2、课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等  通过本项目的研究，力争在汽车车身控制模块的设计方面达到国内领先水平，为今后参与国际竞争奠定坚实基础。上海飞乐股份有限公司与上海大学建立“上海大学—飞乐股份汽车电子联合实验室”，结合双方的资源，优势互补，资源共享，以国内汽车整车企业产业应用的技术需求为导向，联合研发汽车电子产品，形成产业化并培养一支汽车电子领域高素质的研发队伍，为企业源源不断地提供高级工程技术与管理人才，实现可持续发展。既要使研究成果处于国内领先水平，又能在国民经济建设的重要领域中有积极的影响和效益，使该实验室成为进行汽车电子领域产学研合作的平台。研制的汽车车身控制模块将在上海沪工汽车电器有限公司实现中试生产。  3、经济考核指标  采用市场化操作模式，推动该项成果的转化。上海飞乐股份有限公司负责汽车车身控制（BCM）模块的研发，上海沪工汽车电器有限公司负责汽车车身控制（BCM）模块的加工和生产，以最快的速度和最好的质量实现汽车车身控制（BCM）模块的市场化运作，并尽快实现社会效益和经济效益，预计在项目完成时，BCM专用芯片及BCM模块可实现2000万左右的产值。  4、人才培养情况  在人才建设方面，一方面是积极引进、重用国内外优秀人才，另一方面是重视现有人才的培育和提高，积极联系、选派研究人员赴国外相关研究单位进行合作交流。  
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题的完成形式和考核指标？		5.1 成果形式      课题完成后，将研制完成基于国标密码算法的移动存储控制SoC芯片及应用解决方案。  5.2 主要技术考核指标      （1）支持国标密码算法的移动存储控制SoC芯片      支持超大容量NandFlash存储器，达到32GB。      高性能读写速度，普通U盘写速度20MB/S,读25MB/S，加密U盘写速度16MB/S，读速度21MB/S，SDHC卡写速度10MB/S以上；      支持多种通信接口协议，包括USB2.0、ISO7816、SDHC、SPI、UART；     片上集成安全模块，具有身份认证、数据内容保护功能。RSA身份认证模块，2048位RSA签名每秒钟4次，1024位RSA签名每秒钟40次。支持国家标准数据加密算法，SM1算法模块加解密速率达到120Mbps，SSF33算法模块加解密速率达到100Mbps。     采用低功耗设计技术，工作功耗小于200mW，待机功耗小于1mW。      (2) 提供完整的基于该芯片的32GB以上大容量安全U-盘及SD-卡解决方案     （3）申请发明专利3项     5.3 经济考核指标      项目预计于2011年9月完成，计划用半年的时间进行产品的试用及应用方案的推广及完善，至项目验收时芯片销售达100万元; 2012年1月开始进入量产期，计划年销售2000万元以上，年利润400万元以上。  5.4 课题中可形成的实验室、研发中心，人才培养情况等     通过课题研究与开发，进一步完善公司SoC应用开发平台，建立低功耗技术实验研究中心，不断优化产品结构和性能，提高产品的市场竞争力与企业整体实力。通过该课题培养扎实掌握SoC芯片设计的高水平高素质的博硕士人才，形成以课题负责人和教授为首，博硕士为中坚力量的科研团队。培养一批具有较强科研能力的博士、硕士，资深工程师为中坚力量的科研团队。  
12bits高速ADC IP核技术研发的课题的完成形式和考核指标？		成果形式：本项目将依托中芯国际90nm CMOS 工艺，开发12bits 100MSPS的ADC IP核，在工艺线上得到硅验证，并且1家以上设计公司将复用课题成果进行SOC设计，进行示范应用。  考核指标：  1．12bits 100MSPS  信噪比：67.7dB（典型值）@ 10MHz，67dB（典型值）@ 100MHz  信噪和失真比：67.7dB（典型值）@ 10MHz，67dB @ 100MHz  无杂散动态范围: 88dBc（典型值） @ 10 MHz，87dBc（典型值） @ 100 MHz  模拟供给电流IAVCC：336毫安（典型值） @ 100MHz  数字供给电流IOVCC：80毫安（典型值） @ 100MHz  2.在IP构架研究、IP电路设计和优化等方面形成2-3件专利。  3．培养2-3名精通高性能ADC设计和ADC 性能测试的高级专业人才。  
TD-LTE/TD-SCDMA双模加速固核的研发的课题的完成形式和考核指标？		2.1 主要技术指标、形成的专利（申请不同类别专利数和可望授权专利数）、标准（标准草案和形成的技术标准水平）、新技术、新产品、新装置、论文专著等数量、指标及其水平等  项目成果：固核形式的IP，具体为netlist网表文件。  主要功能指标：  支持标准定义的各种带宽模式：1.4 MHz，3 MHz，5 MHz，10 MHz，15 MHz，20 MHz；  支持MIMO方式为下行4x2多天线配置，上行单天线配置；  最大下行数据速率50 Mbps，最大上行数据速率25 Mbps；  支持的CP：{Normal CP, extended CP}；  通过本课题的实现，课题申请单位拟申请专利不少于3个  2.2 课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等  无  2.3 经济考核指标  IP固核作为产品将不直接产生经济效益，但将集成在我们的SOC基带芯片中形成销售，产生间接经济效益，我们预期在2012年后LTE将有望试商用。  2.4 人才培养情况  在人才队伍建设方面，我们一方面注重加大人力资本投资力度，注重建立阶梯式的人才培养的发展体系。公司注重加强员工在技术和技能上的再教育培训，通过建立系统化的培训，使得新员工能够很快的融入到工作岗位中，老员工能够迅速的适应新的开发任务需要。  在长期的科研项目开发过程中培养和积累企业核心技术人才的同时，公司还注意加大吸收、引进关键人才的力度，对企业发展过程中所需的关键人才，注重“拿来主义”的策略，面对行业快速发展和需求不断变化的大环境，我们加大人才引进力度，以实现跳跃式发展的目标。公司还注重人才引进后的管理机制，注意将其个人职业发展目标同企业的发展目标相结合，给人才以施展抱负的空间。  具体到本课题，公司将通过本项目的实施进一步积累和引进算法、仿真方面的专业人才，并带动一批新人的成长，保持公司长期的技术人才优势，计划至少培养1名合格的项目经理和4到~5名骨干员工。  
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题的完成形式和考核指标？		(一)成果形式：  多通道DVR样机和高清IP摄像机样机，分别支持16路D1和720p/1080i的视频采集和H.264编码，应用于视频安防监控领域。  (二)技术考核指标  多通道DVR样机指标：  1. 支持16路D1视频的采集和处理  2. 支持16路D1视频(25fps)的H.264实时编码  3. 支持本地存储及回放  4. 支持移动侦测和报警输入输出  5. 支持网络访问  6. 支持16路画面显示  高清IP摄像机样机指标：  1. 支持1路720p或1080i高清视频的采集和处理；  2. 支持1路720p或1080i高清视频的H.264实时编码(25fps)  3. 支持本地存储  4. 支持移动侦测和报警输入输出  5. 支持网络远程管理和回放  专利指标:  1项以上的发明专利和1项集成电路布图设计版权  (三)经济考核指标；  在项目验收时，通过方案带动芯片销售10万片，完成销售额2000万元。  （四）人才培养情况。  在项目验收时，公司总人数达到60人以上，其中技术人员40人，研发团队全面掌握开发支持H.264标准视频解码和大规模SoC芯片设计的核心技术，具备多路视频编解码系统和IP摄像机的方案开发能力，掌握视频安防监控和嵌入式系统的实现技术。
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题的完成形式和考核指标？		1、技术指标      该项目完成后将包括一款优化升级后的芯片X901及一个多功能移动数字多媒体终端的Turnkey解决方案     ●X901芯片相对于X900芯片而言，在下列几个方面进行了优化升级：(1) 通过系统控制管理器的优化，内核时钟可运行于308MHz，提高了系统的整体性能；(2) 升级Nand控制器，加强ECC数据校验，由原来的支持2GB升级到最大支持32GB容量；(3) 升级H264解码器解码等级，有原来支持到Level 1，升级到支持Level 4；(4) 优化DDRII控制器时序，支持32bit数据宽度；     ●在X901上移植微软最新的Windons CE 、Windows Mobile 6.1和谷歌最先进的Android操作系统，提供完整的BSP和SDK给终端厂商     ●支持H.264 MP/ VC-1 MP的标清解码(720x576@30fps)和MPEG-4 SP的编解码(640x480@30fps) ，开发硬件驱动和视频播放/录制的插件     ●支持CDMA2000高速上网；      ●支持CMMB移动电视接收，在高速移动的情况下能稳定接受信号     ●支持大容量存储，满足终端的数据存储需求。它支持高达2GB的片上Nand Flash，还可支持高达32GB的SD/Mini SD存储卡     ●支持触摸的电容式触摸屏，提供触摸屏的驱动程序和触摸的功能实现     ●支持2百万像素、130万像素双摄像头，支持静态图片拍摄，支持MPEG-4录像（VGA@30fps），录像的分辨率和画质可调     ●支持USB 2.0 OTG高速，可直接支持U盘、USB键盘和鼠标等外设     ●支持GPS卫星定位系统     ●超低功耗、2000mAh以上高容量电池，使用超过6小时  2、经济指标      改进版的X901的应用重点面向音视频欣赏、无线宽带应用、影音娱乐、视频电话等，我们将重点推出一个基于X901的多功能移动数字多媒体终端Turnkey解决方案，这个方案能够满足用户在3G时代的生活、工作、娱乐需求，并推动相关产业的发展。该项目完成时将新增产值1000万人民币，给公司带来丰厚的利润。  3、专利指标     在该项目的执行过程中,预计将申请4项专利,获得4项专利授权。
车身控制器专用高压芯片的设计的课题的完成形式和考核指标？		1、主要技术指标：  （1）提供能够满足车身控制器模块功能要求的BCM专用芯片  ①CAN/LIN总线接口；②内嵌CAN的通讯内码；③多点输入工作电压选择；  ④多路脉宽调制（PWM）、模数转换（ADC）、多源WDT、片上调试等功能；  （2）基于BCM专用芯片的开发平台；  （3）申请国家发明专利2-4项，申请集成电路布图设计登记2-3项，申请软件著作权2-3项；  （4）在国内外核心期刊或会议发表学术论文8篇（进入三大检索）；  （5）培养具有较高理论素质和较强动手能力的博士研究生/硕士研究生4名。  
12bits高速ADC IP核技术攻关的课题的完成形式和考核指标？		成果形式：本项目将依托中芯国际90nm CMOS 工艺，开发12bits 100MSPS的ADC IP核，并且1家以上设计公司将复用课题成果进行SOC设计，并进行示范应用。  考核指标：  1．12bits 100MSPS  信噪比：67.7dB（典型值）@ 10MHz，67dB（典型值）@ 100MHz  信噪和失真比：67.7dB（典型值）@ 10MHz，67dB @ 100MHz  无杂散动态范围: 88dBc（典型值） @ 10 MHz，87dBc（典型值） @ 100 MHz  模拟供给电流IAVCC：336毫安（典型值） @ 100MHz  数字供给电流IOVCC：80毫安（典型值） @ 100MHz  2.在IP构架研究、IP电路设计和优化等方面形成2件专利。  3．培养1-2名精通高性能ADC设计和ADC 性能测试的高级专业人才。  
支持国密算法的移动存储控制SoC芯片研制及应用的课题的完成形式和考核指标？		5.1 成果形式  课题完成后，将研制完成基于国标密码算法的移动存储控制SoC芯片及应用解决方案。  5.2 主要技术考核指标    （1）支持国标密码算法的移动存储控制SoC芯片  支持超大容量NandFlash存储器，达到32GB。  高性能读写速度，普通U盘写速度20MB/S,读25MB/S，加密U盘写速度16MB/S，读速度21MB/S，SDHC卡写速度10MB/S以上；  支持多种通信接口协议，包括USB2.0、ISO7816、SDHC、SPI、UART；  片上集成安全模块，具有身份认证、数据内容保护功能。RSA身份认证模块，2048位RSA签名每秒钟4次，1024位RSA签名每秒钟80次。支持国家标准数据加密算法，SM1算法模块加解密速率达到320Mbps，SSF33算法模块加解密速率达到200Mbps。  采用低功耗设计技术，工作功耗小于200mW，待机功耗小于1mW。   (2) 提供完整的基于该芯片的32GB以上大容量安全U-盘及SD-卡解决方案  （3）国内外期刊发表论文8篇以上，专利3项以上  （4）培养硕士研究生10名，博士研究生4名  5.3 经济考核指标      项目预计于2011年9月完成，计划用半年的时间进行产品的试用及应用方案的推广及完善，至项目验收时芯片销售达100万元; 2012年1月开始进入量产期，计划年销售2000万元以上，年利润400万元以上。  5.4 课题中可形成的实验室、研发中心，人才培养情况等      通过课题研究与开发，进一步完善公司SoC应用开发平台，建立低功耗技术实验研究中心，不断优化产品结构和性能，提高产品的市场竞争力与企业整体实力。通过该课题培养扎实掌握SoC芯片设计的高水平高素质的博硕士人才，形成以课题负责人和教授为首，博硕士为中坚力量的科研团队。培养一批具有较强科研能力的博士、硕士，资深工程师为中坚力量的科研团队。  
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题的完成形式和考核指标？		1. 技术成果  本项目的研究成果是成功开发出基于90NM工艺的超低功耗高级内存缓冲（AMB）芯片产品  2. 技术指标：  1） 基于90NM工艺的超低功耗高级内存缓冲（AMB）芯片完全支持JEDEC 标准，具体如下   - 支持 3.2，4.0 及 4.8 Gbps FB-DIMM 信道比特率   - 支持 533 MHz，667 MHz 和 800 MHz 的 DDR2 DRAM   - 支持 4 列 DRAM   - DDR2 I/O 接口支持双电压（1.8 V / 1.55 V）   - 支持以下功能或模式：    - 故障切换（fail-over）模式    - 转发器模式    - 重校准状态    - 电压容限测试   - 支持以下可选功能：    - L0s 低功耗状态    - 数据屏蔽    - 可变的读取反应时间    - 时序容限测试   - 提供下列可测试设计：    - 存储器内建自测（MemBIST）用于 DIMM 的缺陷检测    - 互连内建自测（IBIST）用于高速链路的互连测试     - 透明模式用于 DRAM 内存测试   - 完全支持 FB-DIMM 配置寄存器组   - 绿色封装：655 管脚 FCBGA（倒封装）   - 工作电压：1.5 V，1.8 V 和 3.3 V    - 超低功耗：正常工作时，功耗小于 3.2 瓦  3.经济指标：  预计在项目执行期可完成芯片销售1000余万元       4. 专利及布图登记：  申请发明专利数量： 2项  获得发明专利数量： 2项  布图登记数量：1项  
65nm 12bit高性能ADC电路技术研究的课题的完成形式和考核指标？		2.1 成果表达形式  1、提供IP核的动静态性能测试报告和使用手册。  2、提供IP核的性能评估板及应用验证。  2.2 技术考核指标  1、采用65nm CMOS工艺实现，电源电压不高于1.2v，采样时钟50MHz。  2、室温下，分辨率12bit，有效位数（ENOB）10bit，动态范围（SFDR）65dB  3、室温下，电路功耗不高于40mW。  2.3 申请专利  申请发明专利3项。授权1项。集成电路布图保护2项。  2.4 发表论文  发表论文5篇。  2.5 人才培养情况  培养研究生7名。  2.6 水平查新与检索  2项。  
65nm 12bit高性能ADC IP核产业化技术攻关的课题的完成形式和考核指标？		1、成果表达形式  1.1、通过MPW流片，提供50MHz 12bit高性能ADC IP核裸片，每次提供30片以上。  1.2、提供IP核的动静态性能测试报告和使用手册。  1.3、提供IP核的性能评估板及应用验证。  2、技术考核指标  2.1、采用65nm CMOS工艺实现，电源电压不高于1.2v，采样时钟50MHz。  2.2、室温下，分辨率12bit，有效位数（ENOB）10bit，动态范围（SFDR）65dB  2.3、室温下，电路功耗不高于40mW。  2.4、完成IP封装与规范，提供前端设计包、后端设计包，在主流IC设计中完成数据的质量验证  3、申请专利  申请发明专利3项。发明专利授权1项，集成电路布图设计申请2项。  4 发表论文  发表论文5篇。  5 人才培养情况  培养研究生7名。  6 科技检索与查新2项  7 经济考核指标  本课题实施期间，无经济考核指标。  本课题技术属于目前国际最新水平的数模混合集成电路，课题属于前沿芯片共性技术。芯片采用65nm先进CMOS工艺，设计需要考虑低电压、低功耗、高速、高精度，以及可制造性设计，技术难度较大，项目期内，针对手机电视应用，重点完成产业化技术攻关。  本课题结束后，希望进一步完成该IP核在手机电视SoC中的嵌入应用。  
CMMB移动电视单芯片SoC接收系统解决方案的课题的完成形式和考核指标？		本项目开发单片式CMMB接收芯片SoC，并完成该芯片在主要应用终端产品中的方案设计及产业化工作。  本项目SoC芯片的主要技术指标包括：  ● RF 输入频率范围：470~863MHz  ● 支持CMMB移动电视标准   ● 输入动态范围：-102~0dBm  ● 功耗(调谐器+解调器)：200mW(全时工作), 25mW(分时工作)  ● 支持8MHz带宽  ● 支持BPSK/4-QAM/16-QAM调制方式  ● 片上集成32bit处理器  ● 集成I2C/SPI/SDIO等接口  ● BGA封装  预期可以通过本项目新申请相关知识产权2项以上，其中包括最少一项发明专利，发表相关论文2篇。  经济考核指标：项目完成时候，实现本芯片的量产出货，达到5万片/月的规模。项目完成之后的一年，实现1500万人民币/年左右的芯片销售目标。  人才培养：培养相关RF芯片设计人员3名，RF生产测试人员2名，数字通信芯片设计人才3名。  
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题的完成形式和考核指标？		1、其他考核指标：  1.1.成功开发出满足欧洲能源之星标准3.0的LCD TV电源IC管理系统。  1.2.最终产品的性能达到或超过国外同类先进产品。  2、技术指标：  2.1、PWM控制关键性能指标  指标 额定输出功率        欧洲能源之星标准 本项目可实现技术指标(待机功耗)  待机功耗 > 50 W and < 60 W 0.30 W          0.27W  效率 25.0<W<150.0            80%           83.5%  起动电流                                6.5u  2.2、AC/DC控制关键性能指标：  参数                      现代主流技术指标 本项目可实现技术指标  效率 半桥               80%                   90%   全桥               85%                   93%  输出电流抑制比(全电压范围)     5%                   1%  调光动态范围              10%-100%           2%-100%  2.3、PFC控制关键性能指标：  参数        现代主流系统 应用昂宝电子PFC控制系统  总谐波失真 < 20%         < 10%  功率因数          >0.95          >0.99  3、专利指标：整个研发过程中将至少产生3个自主研发的发明专利，在关键技术领域拥有完全的自主开发知识产权。  4、经济指标：在项目验收时销售额预期将达到1千4百万元人民币。  
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题的完成形式和考核指标？		成果形式：在公司原有成功开发蓝牙2.0的基础上，优化设计一款带OTP存储器的蓝牙2.0单芯片并用该芯片开发两个应用领域的应用。  考核指标：  技术考核指标：  1） 蓝牙2.0芯片实现1Mbps传输速率，支持GFSK调制解调；  2） 蓝牙2.0芯片的最大射频发射功率达到2dBm以上，接收灵敏度优于-80dBm；  3） 蓝牙2.0芯片的射频部分通过Bluetooth SIG 蓝牙标准Bluetooth V2.0全部强制测试项目；  4） 蓝牙2.0芯片的基带部分和底层协议栈通过Bluetooth SIG蓝牙标准Bluetooth V2.0全部强制测试项目；  5） 带1M比特的一次可编程存储器；  6） 带可编程接口；  7） 片内集成RAM和OTP存储器。  经济考核指标：      项目完成时，可达到50万件的销售量。  自主知识产权考核指标：      通过该项目的研究，申请1项专利和1项集成电路版图保护专利。  
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题的完成形式和考核指标？		1 成果形式  课题完成后，将研制完成应用于移动存储控制SoC芯片的6个国标密码算法IP的设计。  2 主要技术考核指标 、    在100MHz的工作频率下，    SM1算法模块加解密速率达到120Mbps，SSF33算法模块加解密速率达到100Mbps。    SM2算法达到每秒签名20次以上，1024bit RSA数字签名速度达到40次/秒以上  3 国内外期刊发表论文8篇以上  4 培养硕士研究生10名，博士研究生4名  
65nm 12bit高性能ADC IP核产业化研究的课题的完成形式和考核指标？		1、通过MPW流片，提供50MHz 12bit高性能模数转换器IP核裸片，每次提供30片以上。  2、IP封装、规范与推广  2.1 前端设计包：提供Synopsys模型，虚拟Verilog模型，加密后仿真模型，数据外框的Apollo/Astro Milkway和LEF数据  2.2 后端设计包：标准GDS文件，通用CDL网表  2.3 在Synopsys或Cadence等主流IC设计中完成数据的质量验证  2.4 提供在高低温（0~85摄氏度）及电压范围（+/- 10%）下的参数指标  3、经济考核指标  本课题实施期间，无经济考核指标。  本课题技术属于目前国际最新水平的数模混合集成电路，课题属于前沿芯片共性技术。芯片采用65nm先进CMOS工艺，设计需要考虑低电压、低功耗、高速、高精度，以及可制造性设计，技术难度较大，项目期内，针对手机电视应用，重点完成产业化技术攻关。  本课题结束后，希望进一步完成该IP核在手机电视SoC中的嵌入应用。  
万兆(10G)以太网无源光网络接入控制芯片的课题的完成形式和考核指标？		(一)  总体目标      本项目从2009年10月开始，计划于2011年6月完成并投入批量生产，项目完成的时间为2011年6月。  本项目投资总额为1500万元。项目完成时达到批量生产的阶段（2011后），预计次年可占到市场份额的20%，即销售量将达到40万片，并在以后至少3－4年内保持稳定的增长势头。企业资产规模达到1580万元，企业人数达到130人，因项目实施而新增就业人数30人。  (二)  经济目标及考核目标      截至项目完成时，实现累计销售收入2600万元、缴税总额为156万元、净利润为254万元。      同时，取得不少于4件的发明专利，并参与不少于1项的国内标准的制订，培养不少于4名的博士及不少于15名的硕士。  (三)  技术指标      该芯片的技术性能指标的主要创新点：      a．支持5~10G b/s的用户下行速率      b．支持一千个队列的管理；      c．支持10G速率的加解密算法；      e．支持10G速率的前向纠错算法；      f. 支持10G的动态带宽管理（DBA）算法；  (四) 阶段目标       项目执行期20个月，通过项目实施，达到年销售目标。      * 第一阶段：2009年10月～2009年12月  进度指标：完成设计大纲编制；完成性能指标权衡和总体布局；       * 第二阶段：2010年1月～2010年8月    进度指标：完成全部设计工作；编码锁定。      * 第三阶段：2010年9月～2010年11月   进度指标：FPGA验证通过；样机原型验证通过。      * 第四阶段：2010年12月～2011年5月   进度指标：产品定型，小批量生产；      * 第五阶段：2011年6月～              进度指标：正常批生产，提供完善售后服务。  (六) 专利申请情况        该项目产品完成时，新增专利申请4项。    (七) 主要技术、经济指标对比      * 项目实施前后主要经济指标对比      序号   主 要 经 济 指 标 项目实施前  项目实施后       1         产品销售额    1753    8900       2         净利润     -198    1545      3         缴税总额   0    275      * 技术指标：      性能    普然                       10G EPON      GE/XGE接口     OLT （1 XGMII）                       ONU （2 GMII）       PON接口 1      桥接功能 全桥接      吞吐量 双向     10~20G      流控支持 支持      包分类 支持      多播组 支持      二层转发 支持      存储单元 OLT：4/8个DDR2接口(4x16位/8x16位)                   ONU：4/6个DDR2接口       封装    OLT： 1738 pin PBGA                   ONU: 1738 pin PBGA  
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题的完成形式和考核指标？		成果形式和考核指标  1、成果以整体产品为成果：电子耳蜗产品通过国家医疗器械专业机构的技术测试、进入临床试验。  2、专用20片耳蜗工程样片专用电路、10只整套刺激器模块。  集成电路考核指标：  1 芯片尺寸： 4mm×4mm以下；    2 制造工艺： 0.5微米BCD；  3 双输出电流源形式/单路： 0.01～1.75mA；    4 内部工作电压： 5/12V 二级；  5 输入RF峰峰值： 最大40V；    6 输出电压范围： 2～10V；  7 输出电压脉宽： 20～2000微秒；  8 输出脉冲电压频率： 250Hz～10KHz；  9 工作中心频率： 10MHz；     10 RF数据速率： 最高800K位/秒；  11 内置电源调制带可充电结构；   12 检测刺激回路电阻和反应波形；  13 多用途生物神经刺激/遥测；    14 传输协议： ASK调制、温度计编码、复合交叠码；  控制模块的研制：300~8000Hz，环境声音模拟生物电仿真，控制信号，能客观检测患者不舒阈值及可调正各点刺激电流  (与刺激器模块配套使用)，效果提取评估系统。尿路控制、哮喘等病的治疗方案和机理的定义，样机的预设计。  3、可形成专利6项：  发明专利申请2项；  实用新型申请2项，授权2项；  外观申请1项，授权1项；  著作权登记申请2项，授权2项；  4、同时为医院建立研究团队的技术实施和开发平台、建立硕士及以上研究人员的培训和合作基地。  
高性能模数数模转换器测试技术研究的课题的完成形式和考核指标？		1、主要技术指标及知识产权  1）技术指标：完成14Bits到20Bits分辨率范围模数转换芯片和14Bits到18Bits分辨率范围的数模转换芯片的测试方法研究开发，模数转换器（或IP硬核）不低于14位精度,速度达到100Msps，24位精度时速度达到30Msps；数模转换器（或IP硬核）不低于14位精度，速度达到200Msps；完成不少于3个高性能模数数模转换器和嵌入式IP的测试线路及测试板制作。  2）自主知识产权：在技术研究和应用过程中，形成具有自己特色和比较完善的知识产权保护体系，将项目研究开发技术进行归纳总结完善，申请2项技术专利，3件测试软件著作权。  2、课题实施过程中建立高性能模数数模转换器测试生产线，形成完备的测试技术研发、生产、服务的能力，具有每月100万颗电路生产测试能力。  3、经济考核指标  项目执行期间相关技术研发成果和测试平台新增产值300万元，实现利税120万元。  4、人才培养情况  项目研发中培养3－5名掌握测试开发技术的的研究人员，建立一支高素质的测试技术研发和测试工程技术应用的人才队伍。  
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题的完成形式和考核指标？		课题完成形式  本项目通过采用先进的电路的结构来实现高速、高线性度、低功耗的ADC/DAC IP设计，同时采用先进的电路滤波技术等在不影响速度的前提下提高ADC/DAC的分辨率，降低失调电压，并采用动态模拟电路等实现低功耗设计。在解决上述几大问题的同时，形成新的专利技术和电路技术。  课题考核技术指标：  a.完成2GS/s采样率、6位分辨率、功耗小于200mW、有效位数大于4.5位、INL/DNL均小于1LSB的ADC和2GS/s采样率、6位分辨率、功耗小于50mW、有效位数大于4.5位、INL/DNL均小于0.5LSB的DAC的完整IP。  b.完成对CMOS电路高速（大于2GHz）、低功耗、高匹配度的设计方法研究，形成系统的设计方法，发表有关此设计方法的论文一篇。  c. ADC和DAC IP在高速数据传输系统中应用推广。  
手机移动支付核心SoC芯片的课题的完成形式和考核指标？		成果形式：   手机移动支付核心SoC芯片  考核指标：  5.1主要技术指标  1) CPU平台  ----采用ARM公司的SC100 32位CPU平台，支持高性能的32位宽ARM指令和高代码效率的16位宽的Thumb指令  2) 存储器  ----384KB(512BPS) Flash，程序和数据存储器共享，具体空间可以固定字节为步长进行配置  ---- 24KB(数据端口支持8/16/32 bit可选)RAM  ---- SP范围00000H～～FFFFFH  3) 串行 I/O 接口  ----采用异步串行通讯方式(半双工),一个硬7816接口，速率最高支持512：32；一个软7816接口。7816接口速率可通过设置F、D参数配置(支持T=0。T=1可选)  4) SWP I/O 接口  ----采用异步串行通讯方式(全双工)，传输速率最高支持1Mbps；支持slide window等于2的操作  5) 随机数发生器  ---- 真随机数发生器（符合FIPS140-2标准）  6) SPI接口  ----采用同步串行通讯方式(全双工)，外部时钟可配置实现与不同速率的外围器件接口，数据发送和接受时钟的极性和相位可配置  7) GPIO  ---- 最多可支持8个GPIO管脚，每个GPIO都可以被配置为沿触发或者电平触发的中断源，读写操作支持通过地址总线进行位屏蔽  8) 加密模块  ---- 内含硬RSA模块（模乘运算）1024位RSA密钥对生成时间小于2.5s；  ---- 内含硬DES模块，支持3重硬件DES加解密功能；完成一次标准的单DES运算4us，完成一次标准的3DES运算12us。  9) 安全机制  　　安检超出，系统复位  ----提供非正常的工作频率检查功能（正常频率范围为900K～5.5MHZ）  ----非正常工作电压检查功能（正常电压范围为1.62～5.5V）  ----非正常工作温度检查功能（正常电压范围为-25?C～+85?C）  10) 工作电压  ----  1.62V to 5.5V  11) 工作频率  -----外部端口时钟1～5 MHz (典型工作频率3.57MHz)  -----内含OSC电路，最高频率20MHz  12) 上电复位(POR)  ---- 芯片内部含有上电复位机制，该模块同时带有掉电检测保护功能  13) 低功耗工作模式  -----IDLE模式下的电流目标小于等于500uA，并可接收唤醒字节  14) ESD  ----人体模式：4000V具体测试方法参考GB/T 17626.2-1998（IEC 61000-4-2：1995）  15）    可靠性  ----flash擦写次数≥10万次；保存时间≥10年  5.2形成的专利、标准   完成5项以上发明专利申请、1项及以上版权登记   完成1项企业标准制定，参与8项以上国家和行业标准制定  5.3经济指标   本项目验收时实现销售收入740万元，净利润100万元，利税合计232万元。  5.4人才培养情况   完成2人及以上公司中高级人才培养计划  
千兆赫兹低功耗运算放大器芯片的课题的完成形式和考核指标？		（一）预计项目完成时达到的关键技术及技术指标  1）千兆赫兹低功耗运算放大器关键技术性能指标描述：  1GHz带宽（-3dB，闭环增益=+1）；5纳秒的稳定时间（SETTLING TIME）；增益平坦度（0.1dB）：300Hz； 在 fc=10MHz时达到 -60dB的全失真(THD)；6毫安的静态电流；80毫安的输出驱动电流；关断模式下，功耗小于350微安；能驱动 75欧姆的电阻负载；面积（平方毫米）：1.5X1.5mm等。  2）本项目形成的专利  项目核心技术将申请2项发明专利和2项实用新型专利。  （二）经济考核指标  本项目验收时实现产销量28万片，销售额112万元，净利润14.3万元，纳税10.3万元。  （三）人才培养情况  企业现阶段投入本项目6名直接人员，预计增加2名，总人数达到8人。  
用于汽车电子燃油喷射系统的高精度运算放大器的课题的完成形式和考核指标？		1. 技术指标      研制成功一款具有自主知识产权高精度运算放大器集成电路，该集成电路可用于汽车电子燃油喷射系统中，该集成电路的主要技术指标如下：  （1） 工作电压范围：直流8伏特到28伏特  （2） 芯片工作电流小于3毫安  （3） 最大输入失调电压小于500微伏特  （4） 轨到轨输入/输出  （5） 电源抑制比：30dB＠10KHz    （6） 工作环境温度：－40℃到＋125℃  2. 申请1份集成电路版图布局保护和申请2个发明专利。培养硕士研究生2名和电路设计工程师1名。  
用于高端服务器内存模组的寄存器缓冲芯片的课题的完成形式和考核指标？		本项目是开发应用于高端服务器内存模组的符合JEDEC SSTE32882 标准的DDR3寄存器缓冲芯片产品，该产品支持两种Vdd工作电压：1.5 V和1.35 V，支持800MHZ-1866MHz工作速率，并实现产品应用。本项目开发完成后可以委托芯片加工厂商如中芯国际进行生产，最后将以芯片的形式销售给生产高端服务器内存条的厂商如三星，海力士，金士顿等，最终以内存条的形式出售给服务器厂商如联想，浪潮，戴尔，惠普等，从而形成项目的产业化。  该产品主要技术指标  - 28位1:2或26位1:2和4位1:1的地址及控制信号的寄存缓冲器  - 支持四排(quad rank)DRAM  - 支持两种VDD电压：1.5 V / 1.35 V  - 支持读寄存器操作（专利申请中）  - 支持S3低功耗模式  - 支持1T/3T MRS 时序  - 支持Pre-launch特性  - 支持DDR3-800/1066/1333/1600/1866MHz SDRAM  - 内置PLL时钟驱动器，接受一对差分时钟输入，提供四对差分时钟输出  - 传输时延恒定，不随电压和温度变化  - 1.5 V CMOS兼容的时钟和数据输入  - 1.5 V CMOS输出  - 对命令和地址输入信号提供奇偶校验  - 输出接口特性可通过控制寄存器配置  - 支持不同的节电模式  - 超低功耗，在CK Stop模式下功耗仅为3.5 mW  - 绿色封装: 176-ball TFBGA  澜起科技计划采用SMIC 0.15um CMOS工艺开发该芯片.  本项目知识产权指标：  澜起科技开发本项目基于独立自主知识产权，基于在DDR2 FB-DIMM核心芯片AMB上的技术积累，和包括如低功耗的高速收发器，桥接存储总线的存储接口，寄存器读取机构，寄存式DIMM存储器系统，经由高级存储器缓冲器对读取/写入存储器存取的校准，产生读使能信号的方法以及采用该方法的存储系统等等多项已申请的专利技术（其中有4个专利申请在美国已获授权，在中国的申请也均已进入实审阶段，授权前景乐观）。澜起科技预计本项目申请核心专利技术2项。申请布图登记证1项。  产业化指标：  本项目将在2012年开始大规模市场推广，实现产品产业化。  在公司内部建立国内领先的专业级高端服务器内存模组测试实验室。  人才培养:  该项目预计培养3-5名芯片设计人员，5-10名测试人员  
TD-LTE终端射频功率放大器芯片研究的课题的完成形式和考核指标？		本课题结合国家重要战略，针对中国的TD-SCDMA的后续演进技术TD-LTE标准，实现终端射频收发集成电路设计领域的前沿技术突破，研究具有自主知识产权的终端射频功率放大器芯片，服务于中国的2300-2400MHz频带的TD-LTE系统；采用业界主流的磷化镓铟/砷化镓异质结双极晶体管(InGaP/GaAs HBT)功率器件工艺，突破TD-LTE系统对PA芯片的线性度、带宽、峰谷比率和效率等方面的要求，在芯片的架构，版图，模块化设计，多芯片组装技术，功率线性化技术等方面实现技术创新，形成一系列知识产权专利；本课题将提供TD-LTE手机射频功率放大器工程样片，支持2300-2400MHz的TD-LTE标准，并且在集成度、功能方面都达到世界先进水平。具体的考核指标如下：  1. 主要技术指标：  1) 工作频带2300-2400MHz  2) 支持可变速率带宽，包括5MHz, 10MHz, 15MHz和20MHz；  3) 支持QPSK、16QAM的调制输入波形，最大调制带宽20MHz。  4) TD-LTE输出功率22dBm，增益22dB，邻道功率抑制比-36dBc，EVM<3.5%。  5) 集成耦合器耦合系数20dB，方向性大于20dB，功率控制精度在VSWR 2:1 达到+/-0.4dB。  6) 输出二次谐波和三次谐波功率小于-10dBm。  7) 输入驻波VSWR<2。  2. 提供TD-LTE终端射频功率放大器芯片样品20片。  3. 申请发明专利2项，发表学术论文2篇(SCI/EI/ISTP收录)  4  培养博士生1名，硕士生2名。  
高频微波、毫米波宽带放大器的课题的完成形式和考核指标？		1、总体目标    本项目“高频微波、毫米波宽带放大器”是在自主设计芯片的基础上，利用接近国际最先进水平的化合物半导体（砷化镓）芯片加工厂家提供的异质结高速场效应管（0.15um GaAs PHEMT）工艺，完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。项目前期已经开展了30GHz波段的芯片设计、流片与测试，本项目期将优化设计，实现产品定型和销售；在30GHz波段放大器芯片基础上，将开展60GHz放大器芯片的研制。项目期将实现相关产品的开发和产业化。    项目期内实现销售850万。    项目新增投资800万元，其中自筹620万。    公司2008年经过审计的总资产达到2483万，其中主要部分是流动资金。    公司具有足够的资金保证自筹资金620万到位。       2、主要技术指标、形成的专利（申请不同类别专利数和可望授权专利数）、标准（标准草案和形成的技术标准水平）、新技术、新产品、新装置、论文专著等数量、指标及其水平等    项目将完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。主要技术指标如下：    毫米波（30GHz, 60GHz）高频宽带放大器：    1）30GHz宽带放大器：    中心频率35 GHz，带宽15%，增益≥ 15 dB，功率≥ 30dBm。    2）60GHz宽带放大器：    频率60 GHz，带宽10%，增益≥10 dB，功率≥15dBm。          形成的专利：    申请1件发明专利，1件实用新型专利，获得2项集成电路布图设计登记授权。       3、课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等    通过本项目的实施将形成一个毫米波集成电路设计以及系统研发中心，博士2人，硕士5人，本科10人以上。       4、经济考核指标    经济指标名称 项目执行期累计    销售收入        850万    交税总额        50.5万    净 利 润        79.3万       5、人才培养情况    通过本课题的实施将培养1名博士生，2名硕士生。  
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题的完成形式和考核指标？		本项目的目标是研究并掌握传统上以ASIC来实现的、面向多标准通信和多媒体领域的、高性能低功耗众核处理器在体系架构、硬件、应用系统方案等方面的一系列技术。预期的成果形式包括：    1．在65nm及以下工艺下实现的一款高性能低功耗的16核以上异构众核处理器芯片，能支持8bit、16bit、32bit等数据位宽，处理器工作频率700MHz以上，且功耗不高于100pJ/op。    2．用此芯片实现下一代无线通信（LTE标准）和多媒体（H.264/AVS标准）的应用系统方案    3．学术论文15篇以上，其中国际一流的会议和期刊5篇以上    4．申请专利8项以上    5．培养硕士、博士研究生10名以上  
基于先进时空域去噪算法的视频图像处理器开发的课题的完成形式和考核指标？		(一)成果形式：  基于先进时空域去噪算法的图像处理芯片和演示系统。  (二)技术考核指标  1. 算法指标  1) 具有完全自主知识产权的时空域去噪算法和实现技术，完成2项发明专利的申请  2) 对于典型视频序列，在白噪声标准差为25的情况下，处理后PSNR提高不低于10dB  2. 芯片指标  1) 支持1路标清视频（720x576@25fps）的实时处理  2) 支持数字YUV视频输入和输出  3) 采用90nm或更先进的工艺  4) 工作频率达到500MHz  5) 功耗不大于3W  3. 演示系统指标  1) 支持CVBS视频输出  2) 支持测试用数字视频输入和结果输出  3) 测试白噪声强度可配置  4) 自动PSNR计算和对比显示  (三)经济考核指标；  项目验收时，实现芯片销售1万片。  
60GHz超高速通信T/R芯片技术研究的课题的完成形式和考核指标？		1. 成果形式      (1) 形成60GHz射频前端TX、RX单元电路IP核2个；      (2) 培养博士、硕士研究生共3名；      (3) 在国内外核心刊物发表论文2篇以上，申请集成电路版图保护2项；      (4) 技术总结报告1份。  2. 主要技术指标      (1) 发射单元芯片指标：          工作频率：60GHz         带宽：≥7GHz         芯片增益：> 5dB         输出功率（P-1dB 压缩）：> 10dBm     (2) 接收单元芯片指标：          工作频率：60GHz         带宽： ≥7GHz         芯片增益：> 10dB         接收单元噪声系数NF：< 5.5dB         端口驻波：<2.5
60GHz超高速通信系统射频前端频率综合器电路研究的课题的完成形式和考核指标？		1、15 GHz频率综合器的设计技术指标：  输出频率：15 GHz；  输出功率：10dBm（50ohm负载单端）；  相噪声：-70dBc/Hz@1MHz offset。  采用130/90 nm CMOS工艺，完成功能验证，形成GHz的频率综合器电路IP核一个；  2、提供完整的技术报告；  3、培养博、硕研究生4名；  4、发表论文4篇以上，申请发明专利1-2项。  
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题的完成形式和考核指标？		1、主要技术指标  （1）项目周期：2010年1月-2012年9月30：  （2）技术指标：  支持MPEG2/H.264/AVS/VC1/DivX&XviD,RM/RMVB,Flash8/9/10高清视频解码,高清JPEG解码；  支持AC3/HE-AAC,MP3,WMA,RealAudio等音频解码；  带有USB2.0/HDMI1.3Tx/Ethernet MAC/Card reader等接口；  支持电视上网功能；支持高清多媒体内容在线播放、支持迅雷高速下载；  支持多种Flash应用,包括基于Flash的UI，Flash视频播放，Flash教育短片，Flash游戏等；  支持Google Andriod平台  (3)知识产权指标：申请专利3项，集成电路布图登记2项。  2、经济考核指标      本项目产品预计在2012实现销售，到2012年9月30日，销量有望达到1万颗，至2012年底，累计销量有望达到5万颗，2013年销量有望达到80万颗，到2013年预计累计销售额为3000万元左右，毛利率可以达到40%，其市场前景十分广阔。  3、人才培养情况      华亚微电子始终以培养中国自己的高科技人才为己任。通过为工程师创造直接接触业界最前沿科技的机会，与硅谷资深科技人定期的技术沟通，以及硅谷归国团队手把手的知识传接，不断为我国培养自身的高科技稀缺人才。我们坚信，通过这种人才培养模式，华亚微电子的技术研发人员必将成为上海科教兴市的骨干力量，成为上海以至全国芯片设计产业的精英，成为华亚微电子乃至全社会、全中国的一笔宝贵财富，为中国的芯片设计水平达到国际领先贡献力量。      华亚微电子不仅注重人才的培养和积累，同时也把防止人才流失作为科研工作顺利进行的主要工作之一。当今社会，高工资已经不再是留住人才的最佳方法，用事业、用感情、用共同的进取心才能留住并吸引更多的高科技人才，并且在每天的工作中百分之百地全身心发挥、投入。
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题的完成形式和考核指标？		（一）项目的研制成果  1. 完成IMAP200高性能应用处理器SOC芯片的研制，并提供芯片整体设计方案一套，包括设计代码、技术方案等。  2. 完成移动互联网终端、宽带网络高清数字机顶盒的整体解决方案的研制各一套，并提供相关技术方案、软件代码、硬件设计资料等。  （二）考核指标  1. 芯片技术指标      1）芯片规模：～800万门      2）CPU时钟主频：≥800Mhz  　　3）流片工艺：TSMC 65nm CMOS General Logic (LP) 1.2V/3.3V 1P6M  　　4）最大功耗：1.0W左右      5）视频解码：支持JPEG、MPEG-1、MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10、VP6/VP7等格式，最大分辨率：1920x1080@30fps。      6）视频编码：支持JPEG、MPEG-4/H.263、H.264等格式，最大分辨率：1280x1024@30fps  　　7）支持2D/3D图形加速，符合OPENGL ES 1.1 & 2.0、OPENVG 1.1标准  2. 系统解决方案考核指标  　（1）移动互联网终端   　　1）支持WINCE操作系统      2）支持MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10等压缩格式节目源的1080p高清视频播放      3）支持Office等办公软件      4）支持IE/邮件客户端等网络软件      5）支持USB键盘和鼠标      6）支持SD卡      7）支持IDE或SATA硬盘      8）支持10.1" TFT LCD显示器  　　9）支持2D/3D图形加速，可运行quack III等游戏     10）支持Wireless LAN（802.11 b/g）     11）支持10/100M自适应以太网  （2）宽带网络高清数字机顶盒      1）支持从外接硬盘和网络播放MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10等压缩格式节目源，最大分辨率：1920x1080@30fps。  　　2）支持HDMI高清数字电视接口      3）支持标清LCD或CTR电视A/V接口      4）支持SATA外接硬盘,硬盘容量不限      5）支持USB外接硬盘,硬盘容量不限  　　6）支持10/100M自适应以太网      7）支持802.11 b/g Wireless LAN            3．经济指标      在项目考核时，芯片的销售量应达到10万片，销售额超过人民币1000万元。  4.项目考核时预计申请4项发明专利及申请1项集成电路版图设计。  
高速高精度模数转换器（ADC）性能测试技术研发的课题的完成形式和考核指标？		2.1课题的完成形式  提供三款ADC性能测试评估板及测试报告。  （1）14bit 100MS/s ADC（MA14100）性能评估板及测试报告；  （2）14bit 150MS/s ADC（MA14150）性能评估板及测试报告；  （3）14bit 150MS/s参考ADC（AD9254）性能评估板及测试报告；  （4）申请1项相关发明专利；  （5）完成1-2款用户的同类高速高精度ADC性能测试的技术服务。  2.2测试技术考核指标  2.2.1静态参数性能指标  （1）微分非线性（DNL）±0.5LSB；  （2）积分非线性（INL）±4.0LSB；  2.2.2动态参数性能指标：  Nyquist采样下：MA14100（50MHz），MA14150/AD9254（75MHz）  （1）信噪比（SNR）≥68dB  （2）信噪失真比（SNIAD）≥67dB；  （3）无杂散动态范围（SFDR）≥81dB。  （4）符合国际《IEEE Standard for Terminology and Test Method for Analog-to-Digital Converters》规范的ADC测试数据分析程序。  2.3经济考核指标  无。  2.4人才培养情况  除课题组研发团队成员外，通过项目新培养1-2位工程师。  
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题的完成形式和考核指标？		（1） 在宏力标准CMOS工艺平台上开发出与集成电路工艺兼容的硅基光电调制器和光波导工艺。   （2） 优化后的光波导插入损耗小于4dB/cm，单个分光器和合光器的插入损耗小于3dB；  （3） 通过整体设计和工艺优化，开发出高速的硅基光电调制器，实现20Gbit/s的高速传输速率,达到世界先进水平。  （4） 通过该项目的带动作用，在宏力形成能直接规模化生产的光集成器件制造工艺研发中心。  （5） 申请国内专利至少两项。  （6） 培养博士研究生一名。光集成器件制造工艺研发技术人员至少3名。  
60GHz超高速通信射频前端芯片技术研究的课题的完成形式和考核指标？		1. 预期达到的目标      本课题通过对60GHz宽带无线接入体制与方式以及收发实验研究，能够对这一新型的无线通信模式在室内的电磁波传输特性、衰减特性有一个明确的认识。同时根据传输实验需求，设计60GHz 的射频收发芯片，设计并建立高速实验通信链路，实现千兆级的码率传输能力，为我国在60GHz 宽带无线通信研究进行有益的尝试，推动我国新一代移动通信技术的发展。  2. 成果形式      (1) 形成60GHz射频前端TX、RX单元电路和GHz的频率综合器电路IP核三个；      (2) 培养博士、硕士研究生共7名；      (3) 在国内外核心刊物发表论文6篇以上，申请发明专利1项，集成电路版图保护2项；      (4) 提供完整的技术总结报告1份。  3. 主要技术指标      (1) 发射单元芯片指标：         工作频率：60GHz        带宽：≥7GHz        芯片增益：> 5dB        输出功率（P-1dB 压缩）：> 10dBm     (2) 接收单元芯片指标：         工作频率：60GHz        带宽： ≥7GHz        芯片增益：> 10dB        接收单元噪声系数NF：< 5.5dB        端口驻波：<2.5      (3) 频率综合器芯片指标：         输出频率：15 GHz        输出功率：10dBm（50ohm负载单端）         相噪声：-70dBc/Hz@1MHz offset        采用130/90 nm CMOS工艺，完成功能验证  
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题的完成形式和考核指标？		1、本项目的成果将在1~2家设计单位的设计项目中得到应用；  2、举办65nm工艺和ADC-DAC IP研讨会1次；  3、培养IP技术支持服务人员1-2名。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题的完成形式和考核指标？		1、完成2GS/s采样率、6位分辨率、功耗小于200mW、有效位数大于4.5位、INL/DNL均小于1LSB的ADC和2GS/s采样率、6位分辨率、功耗小于50mW、有效位数大于4.5位、INL/DNL均小于0.5LSB的DAC的完整IP。  2、完成对CMOS电路高速（大于2GHz）、低功耗、高匹配度的设计方法研究，形成系统的设计方法，发表有关此设计方法的论文一篇。  3、本项目的成果将在1~2家设计单位的设计项目中得到应用。  4、举办65nm工艺和ADC-DAC IP研讨会1次。  
软件无线电台应用的SoC芯片的课题的完成形式和考核指标？		本课题将形成的主要成果是：软件无线电台应用的SoC芯片和相关的功能模块，如嵌入式CPU核、PCI桥、存储器控制器等。课题的主要技术指标如下：      1）软件无线电台应用的SoC芯片：         工作频率：500MHz；         芯片功耗：小于3W；         工艺：90nm。      2）嵌入式CPU核：         内核频率：500MHz；         功耗： 800mW以下；         性能：450DMIPS以上。      3）经济考核指标：         SoC芯片：大于1000片；         销售额： 大于20万元。      4）其它成果：         形成专利和版权保护：2项；         论文：5篇以上；         培养研究生：3名以上。  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题的完成形式和考核指标？		本课题主要成果是研发一款具有完全知识产权的，基于0.18um CMOS工艺的，能胜任4G无线通信系统(LTE)基站接收应用的高速高精度模数转换器芯片，研发并掌握基于65nm CMOS低电压工艺的关键电路模块（运算放大器、采样网络、比较器等）的IP核，以及高效后台数字校准方法。该模数转换器芯片将提供完整的测试结果，完成系统应用调试。  技术指标:   本项目拟研发的高性能模数转换器芯片应具有以下主要功能：  ① 中频采样（亚采样）能力  ② 可选片上量化路径抖动（dithering）  ③ 内部集成稳定参考源  ④ 时钟占空比稳定功能  ⑤ 兼容LVDS与CMOS逻辑的16bit数字输出  ⑥ 支持节能休眠模式  高性能模数转换器芯片技术指标：   转换速率：                >100 MSPS；   信噪比（SNR）：           >78 dB@2 MHz                                 >75 dB@100 MHz；   无杂散动态范围（SFDR）：  >95 dB@2 MHz            >80 dB@100 MHz；   积分非线性（INL）：        < 3 LSB;   差分非线性（DNL）:        < 1 LSB;   有效量化位（ENOB）：      >12.5 bit;   供电电压：                1.8 V；   功耗：                    <300 mW；   差分输入信号带宽：        >300 MHz；   差分输入信号范围：        2 Vpp；   数字后台校正收敛时间：    < 1 s  另外, 拟发表高水平学术论文2篇，申请发明专利2项，培养博士生1名，硕士生2名。  
芯片级电路快速并行测试技术研究的课题的完成形式和考核指标？		1、技术指标：      研究测试优化技术、测试流程动态全自动调整技术、测试效率评估技术，完成全自动测试优化软件、测试流程动态全自动调整软件、测试效率评估软件并取得相关知识产权；研究探针卡/接口板高密度复杂设计技术、测试资源高并行驱动扩展设计技术和芯片级电路高并行度测试网络拓扑技术，完成不少于10套芯片级电路快速并行测试设计和测试板制作； 实现芯片级电路快速并行测试技术在不少于10个国内自主设计集成电路产品上的应用，使单晶圆芯片测试时间比传统方法缩短90%。  2、自主知识产权：      在技术研究和应用过程中，形成具有自己特色和比较完善的知识产权保护体系，将课题研究开发技术进行归纳总结完善，申请5项技术专利或测试软件著作权。  3、经济考核指标      通过课题研发，将快速并行测试技术研发成果实现产业化，在课题执行期间实现新增产值600万元。  4、人才培养情况      课题研发中培养3－5名掌握测试开发技术的的研究人员，建立一支高素质的测试技术研发和测试工程技术应用的人才队伍。
集成OFDM电力线载波技术的智能电表SOC芯片的课题的完成形式和考核指标？		本项目将开发一款款片上集成OFDM电力线载波技术，低功耗MCU、宽量程电能计量单元和LCD驱动电路的专用SOC芯片（简称智能电表SOC芯片）。  1、主要技术指标  （1）嵌入的MCU核具有低功耗模式 ,该模式下支持LCD驱动，整体工作电流<30uA。  （2）载波部分采用OFDM调制解调技术，工作频带范围60k~-500kHz, 最高通讯速率达到128kbps  （3）载波部分的接收灵敏度：<10μVRMS  （4）宽量程电能计量，在3000：1输入动态范围内非线性误差<0.1%  （5）计量部分能给出电流及电压有效值、有功功率、有功能量、功率因子、电网频率等参数  （6）MCU部分集成LCD驱动电路，有低功耗模式  2、知识产权，预计取得2个发明专利。  3、经济考核指标  在2013年12月前，实现集成OFDM的智能电表SOC芯片 销售10万片，销售额达到200万元  
芯片安全防护技术研究及卡SoC芯片开发的课题的完成形式和考核指标？		2.1 主要技术指标、形成的专利、标准、新技术、新产品、新装置、论文专著及其数量、指标何水平等  2.1.1产品技术指标：  □ 处理器  采用32位SC100处理器  □ 存储器  EEPROM存储器的容量为32K~144K字节  EEPROM存储器在通常的操作条件下，将提供至少100,000次擦写寿命和至少10年的数据保存时间。  □ 随机数发生器  符合FIPS140-2、SP800-22标准  □ DES算法处理器  支持单DES/3DES  支持ECB/CBC模式  具有抗攻击电路  □ PKI算法处理器  硬件支持RSA密钥模长最大到2048位  支持素域和二进制域下的椭圆曲线加密，最高256位  配合软件可支持SM2算法  具有抗攻击电路  □ 商密算法模块  具有SSF33、SM1、SM3、SM7算法硬件电路模块  □ 安全控制  环境传感器：频率检测，电压检测，温度检测，光检测，可抗错误注入攻击；  有源屏蔽层，可抗侵入式与半侵入式攻击  存储器加密，可抗侵入式与半倾入式攻击、错误注入攻击  存储器保护电路（MPU）可以对存储器进行权限设置，可抗错误注入攻击  处理器具有指令时序调整、时序插入、数据极性变化功能，可抗功耗/电磁分析攻击、错误注入攻击  算法模块具有时序均衡、伪操作插入、掩码保护、自动盲化功能，可抗功耗/电磁分析攻击、错误注入攻击  达到CC EAL4+安全要求  □ ESD保护大于4KV  2.1.2产品安全认证  本项目研制的高安全智能卡芯片计划取得银联卡芯片安全认证与国际安全实验室攻击性测试报告。  2.1.3专利和论文     项目申请发明专利5项、论文5篇。  2.2 项目实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等  公司建设芯片安全专业实验室，依托华虹--交大联合实验室的学术积累和学术优势，在密码算法及其软、硬件实现、密码方案、安全协议、抗旁路、抗物理攻击等领域内开展深入研究，为公司信息安全芯片产品的开发提供理论依据。      完善华虹—交大联合实验室建设，在现有合作基础上，重点研究密码与安全的前沿技术，为后续产品开发提供理论依据，使之成为国内一流的智能卡安全攻防研究实验室。在学术方面，围绕安全领域的前沿问题和关键问题进行研究。在安全实验方面，大力发展穿透性实验能力，成为国内最专业的智能卡及相关产品的安全实验室。在安全防御技术方面，紧密围绕企业的产品需求，为企业提供行业领先的安全技术，提升产品在安全领域的核心竞争力。      完善华虹测试中心建设，在未来2年内建成有整体解决方案的智能卡类产品测试环境，在该测试环境内，能实现 wafer、模块、卡片及通用封装型式的新产品测试开发和批量生产测试。  2.3 经济考核指标  项目执行期内，通过该项目的实施，开发用于金融支付领域和电子护照的高端芯片系列化产品，形成累计完成销售收入1171万元的产业化目标。税收126万元，净利润2.2万元。  2.4 人才培养情况  国内金融、高端证照等高端智能卡应用领域的发展对芯片安全提出了更高的要求，亟需大量能够从事相关产品设计、检测的芯片级攻击与防护人才。本项目计划通过对芯片安全防护的研究与具体产品的开发，培养一批芯片安全攻击与防护的专业人才，建立国内首支专业芯片防护技术队伍。  通过项目的研发和实施，公司可培养了一批在智能卡关键技术研究、产品设计开发和系统应用等各环节的核心人才。      通过华虹设计--交大联合实验室对安全和抗攻击前沿技术的研究，利用高校的教育和研究资源，培养一批在信息安全和抗攻击技术方面的技术专家。
TPMS传感器芯片产品化规模制造技术的课题的完成形式和考核指标？		1、传感器工作温度范围：-40℃~125℃  2、系列压力量程：100-450/700/900/1400 kPa  3、其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)     4、加速度传感器量程：-12~115g；精度：±6 g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)  5、（压力和加速度）集成复合传感器芯片尺寸不大于1.8mm×1.9mm×1.3mm   6、形成TPMS传感器月产6英寸500片以上的规模制造能力  7、批量制造传感器芯片成品率达到80%以上  8、TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只  9、传感器提供批量应用，芯片产能达到3000片/月（6英寸）  10、建立传感器设计、量产制造和S封测等完整的产品技术平台  11、实现产值达到每年千万元量级  12、实现专利不少于3项  注：以上完成形式和考核指标由三家单位（上海先进半导体制造有限公司、中国科学院上海微系统与信息技术研究所以及上海北京大学微电子研究院）共同完成！
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题的完成形式和考核指标？		本项目的研究成果和考核指标:  1、研究芯片级抗旁路、抗错误、抗物理等攻击技术。针对国密算法、低功耗/高性能做特别的设计改进和优化，成果形式为：     (1)研究芯片级抗旁路、抗错误、抗物理等攻击关键技术，研制形成相关共性（货架化）的IP及技术文档     (2)申请相关发明专利2件以上（含2件）  2、利用安全抗攻击研究成果，研制出一款适合国内高端智能IC卡应用需求的高安全性智能卡SoC芯片，成果形式为：     (1)设计完成高安全性智能卡SoC芯片，主要技术指标：   a.内嵌16位高速CPU   b.支持ISO/IEC 14443-A/B非接触通讯协议   c.支持ISO/IEC 7816接触接口   d.硬件加密算法支持DES/AES/SM1/RSA/ECC/SM2    e.安全性能    1.旁路攻击（SPA、DPA电源分析等）    2.抗错误攻击    3.电压/频率/温度/光检测复位    4.存储器(ROM、EEPROM、RAM)数据加密    5.ROM码点防逆向读取   f.6Kbyte XRAM   g.内置大容量EEPROM存储器（不小于64Kbyte）   h.高可靠性EEPROM（20万次擦写，50年数据保存时间）      (2)进行相应SoC芯片集成电路布图保护登记
自主智能三轴加速度传感系统集成芯片研究的课题的完成形式和考核指标？		1、技术考核指标  技术考核指标 第一期              第二期          市场对比产品                   至12年8月          至13年8月   量程          +/- 4G         +/- 8 G          +/- 4 G  灵敏度        32 LSB/g           64 LSB/g        32 LSB/g   工作温度范围      -40度 – 85 度 -40度 – 85 度 -40度 – 85 度  低电流功耗 400微安            400微安   400微安  宽工作电压 2.7V – 3.6 V 2.7V – 5.5 V 2.7V – 3.6 V  可靠性HTOL 168h            168h             168h  本课题项目核心技术申请3项发明型专利和3项实用新型专利，通过本项目实施，企业将新获3项实用新型授权、3项发明专利实审或公开。  2、生产条件、规模和基础设施  公司以技术开发和销售为主，主要负责产品的设计、测试，在生产上采用委托加工结合的生产方式。  目前本公司拥有两家实力雄厚的生产合作伙伴：中芯国际和苏州固锝电子。其中中芯国际是全球第四大的专业集成电路制造商。苏州固锝电子是专业的QFN封装测试公司。中芯国际在上海，苏州固锝电子在苏州，地理上的优势使我们能得到强有力的支持。中芯国际完成后的晶圆裸片将送到固锝电子, 固锝电子将会将晶圆(8吋)切割成一片片单独的裸片,然后再封装成成品芯片,最后根据我们的测试要求完成成品的测试。  公司采用世界上通用的无晶圆生产集成电路设计公司的模式，公司专注于技术含量最高的集成电路芯片设计，晶圆生产和测试外包给专业的生产公司，公司目前建立了良好舒适的开发环境、并建立了一定规模的实验室和机房，公司已经添置了研究开发需要的部分设备仪器和开发基础软件。  另外，公司拥有一批集调研、开发、策划、销售、服务等能力于一身的项目实施工程师、技术支持人员，平均工作年限6年以上。完全有能力满足本项目的产业化生产发展需要。本项目从技术、生产、销售及资金等方面已完全具有了良好的产业化实施的基础撑条件。  3、经济考核指标  本课题项目预期累计实现销售收入2250万元，累计缴税324万元，累计净利润945万元，累计创汇240万美元。  4、人才培养情况  本课题项目现阶段投入本项目7名直接人员，预计增加3名，总人数达到10人。  
面向物联网智能传感芯片技术研究的课题的完成形式和考核指标？		建立，面向多轴惯性传感系统和压力复合智能感应系统应用的,基于CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容SOI MEMS规模制造、晶圆级封装及在片测试加工工艺平台  其第一期为期一年的项目课题主要技术考核指标，以及第二期完成时的参考指标如下表。  1. 建立8英寸CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容SOI MEMS规模加工设备安装与调试  2. 建立CMOS-MEMS工艺构架的完整工艺模块和在线监控系统  3. 8英寸SOI器件设计规则及工具包1套  4. 8英寸CMOS片上介电质薄膜牺牲层MEMS器件设计规则及工具包1套  5. 典型器件工艺和可靠性验证报告2套  6．建成8英寸MEMS产品代工平台，形成2000片月产能力  7．形成晶圆级MEMS封装测试规模化生产后加工能力  8．完成免费工程批次的试流片和晶圆封测，并通过功能验证  
TPMS复合传感器芯片SiP封装技术研究的课题的完成形式和考核指标？		1.主要技术指标、形成的专利（申请不同类别专利数和可望授权专利数）、标准（标准草案和形成的技术标准水平）、新技术、新产品、新装置、论文专著等数量、指标及其水平等    传感器工作温度范围：-40℃~125℃    系列压力量程：100-450/700/900/1400 kPa    其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)       加速度传感器量程：-12~115g；精度：±6 g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)   （压力和加速度）集成复合传感器芯片尺寸不大于1.8mm?1.9mm?1.3mm    实现专利不少于1项，高水平论文1篇  2.课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等    形成TPMS传感器月产6英寸500片以上的规模制造能力    建立传感器设计、量产制造和S封测等完整的产品技术平台    批量制造传感器芯片成品率达到80%以上    TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只  3.经济考核指标    传感器提供批量应用，芯片产能达到3000片/月（6英寸）    实现产值达到每年千万元量级  4.人才培养情况    培养研究生4名以上  注：以上完成形式和考核指标由三家单位（上海先进半导体制造有限公司、中国科学院上海微系统与信息技术研究所以及上海北京大学微电子研究院）共同完成！
自主智能压力复合传感系统集成芯片研究的课题的完成形式和考核指标？		1. 主要技术指标、形成的专利，      以丽恒的电容式微机电温度压力系统集成传感器样品的综合性能达到设计要求作为具体成果达成的考核指标。      1.）作为考核成果及表达形式，丽恒的微机电温度压力系统集成集成智能传感器芯片样品，其具体参数对比飞思卡尔的最新产品MPL3115如下图：  主要指标  时间          2012 09         2013 09           目前  产品型号          丽恒 PS0606 丽恒 PS0606 飞思卡尔MPL3115  压力范围          40~120 kPa 40~120 kPa 50~110 kPa  精确度          +/-3 KPa   +/-0.3 KPa +/-0.3 KPa  分辨度/海拔高度 <10ft/300cm <1ft/30cm 1ft/30cm   大气压 <15Pa         <1.5Pa          <1.5Pa  工作温度          -40~85℃  -40~85℃          -40~85℃  电流    待机模式 <6uA          <2uA          <2uA      最大电流模式 < 2mA  <1mA          <2mA  产品运用丽恒的智能传感器系统片上集成芯片技术，在量测范围以及产品尺寸上具有优势，在成本上能够形成优势。      2.）在专利方面  丽恒将有可能在  a）微机电器件架构设计—电容式微机电压力结构  b）电路拓扑图----电容式温压读出电路；  c）CMOS-MEMS 系统集成工艺---微机电系统片内与CMOS一体加工方法  d）系统集成结构设计---微机电系统片内与CMOS一体加工结构，这几个方面分别取得1~2个专利  丽恒光微在MEMS及智能传感器及系统芯片领域的专利情况汇总  核心技术领域   传感加工工艺技术 微传感器器件设计                                        系统集成结构设计  相关CMOS电路设计  已授权专利 0            0              0  已获准          5            4              0  待批准          0            0              1  项目执行期间预计新申请 3    2              2      丽恒的专利积累背景：      当前丽恒的核心技术研发成果,涵盖了核心芯片产品链上相互衔接的五个主要方面：1）器件晶圆加工工艺；2）微光机电芯片封装；3) 微光机电器件设计；4) 微光机电芯片产品；5) 系统应用及集成。      在这些方面，丽恒申请提交中国专利申请超过70件、美国专利申请26件、PCT专利申请18件、日本专利申请1件，其中9件已经获得有关专利局授权（其中 5件为美国专利授权、 4件为中国专利授权）；在准备和提交的中外专利也超过10件，累计提交的专利申请超过100件。同时，丽恒已获得代表CMOS嵌入式MEMS英文（CMOS embedded MEMS）特种标识“CeMEMS”的中国注册商标。      3.) 新产品及标准  基于本产品以及研发过程中的技术积累，本款智能复合电容式温压光/湿智能传感器系统集成芯片，将作为丽恒系统集成技术的成功应用，填补国内外市场空白，并为今后的更多功能传感器的片内集成奠定技术基础。  在标准方面，丽恒的智能传感器系统集成芯片技术的成功应用，以及一系列产品的开发，将有利于以丽恒CeMEMSTM平台为蓝本构建MEMS片内集成的行业甚至国家标准。  2. 课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等      丽恒已经与中国科学院西安光机所设立了研发实验用的联合工程中心，拥有100M2的1000级的洁净实验室，可以用来为本项目实验服务。在下游市场开拓方面，丽恒已经与陕西卓讯物联网应用公司签署合作协议，开发本项目传感器芯片的生物应用市场。      另一方面，丽恒正在与上海交大沟通合作研发，对方表达出浓厚的兴趣，并正在积极推进合作事宜的内容细节。  丽恒正在不断壮大的技术团队，同时增加工具软件、增设测试设备、加强企业与科研机构与芯片代工厂的横向联合、利用同行业间产品的差异化实现优势互补（应用丽恒的系统集成技术），以形成以丽恒为纽带的“智能传感器系统集成芯片技术”研发中心及示范基地。      作为轻资产的设计企业，丽恒借助中芯国际等代工厂以建立中试线和生产线，并以更加适应市场的产品以分享代工厂的庞大产能。  3.经济考核指标；      丽恒面向物联网应用的智能传感器系统集成芯片技术开发的第一款产品-温度压力可见光/湿度系统集成芯片，其项目产品生产规模及经济效益如下表      项目产品生产规模（万颗） 销售收入（人民币万元） 总成本费用（人民币万元） 净利润（人民币万元）  项目申报后第一年 0 0 355 -355  项目申报后第二年 400 1536 945 600  项目申报后第三年 1100 3520 2201 980  项目申报后第四年 2030 5278 3543 1100  项目申报后第五年 3600 6912 4993 900  4.人才培养情况。      丽恒以内部培养和外部引进两种途径不段充实人才队伍。      一方面：丽恒在开展项目研发的同时，对团队内部定期不定期有培训和技术交流，同时鼓励员工在任何时候进修学习以增强实力。      另一方面：在丽恒本身薄弱的环节，采他山之石，丽恒乐于付出高成本聘请应用型人才，完善自身人才结构。      丽恒营造了良好的工作环境和氛围，拥有宽松管理但竞争进取的企业文化，在待遇上给予同行业有竞争力的薪酬，并有大量员工持股，以留住人才、培养人才。      当前，丽恒有多名员工仍在接受在职研究生课程的继续教育。      针对本项目，丽恒将利用多企业合作这一机会，加强企业间沟通与学习，并藉此让员工在技术上有更多的交流机会。并对物联网技术以更深入了解，为企业的纵深发展积累实力。  产学研结合加快工作进展的设想  丽恒在开展项目的同时与中科院西安光机所开展合作，目前已经有项目组成员在光机所就读硕士和博士。而本项目本身也是今后丽恒与中科院光机所长期合作的技术基础。  从商业化和企业的社会责任出发，丽恒在做好项目的同时，乐于接受如西光所等科研单位的技术合作要求，利用员工资深能力优势，以及丽恒的技术积累，协助光机所完成国家的科研项目攻关。同时，成果与科研院所共同分享，达到培养人才，共同发展的目的。  
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题的完成形式和考核指标？		1. 主要技术指标、形成的专利（申请不同类别专利数和可望授权专利数）、标准（标准草案和形成的技术标准水平）、新技术、新产品、新装置、论文专著等数量、指标及其水平等  （1）传感器工作温度范围：-40℃~125℃  （2）系列压力量程：100-450/700/900/1400 kPa  （3）其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)     （4）加速度传感器量程：-12~115g；精度：±6 g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)  （5）（压力和加速度）集成复合传感器芯片尺寸不大于1.8mm*1.9mm*1.3mm  （6）实现专利不少于5项，高水平论文3-5篇  2.课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等  （1）形成TPMS传感器月产6英寸500片以上的规模制造能力  （2）建立传感器设计、量产制造和S封测等完整的产品技术平台  （3）批量制造传感器芯片成品率达到80%以上  （4）TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只  3.经济考核指标  （1）传感器提供批量应用，芯片产能达到3000片/月（6英寸）  （2）实现产值达到每年千万元量级  4.人才培养情况  （1）培养研究生5名以上  注：以上完成形式和考核指标由三家单位（上海先进半导体制造有限公司、中国科学院上海微系统与信息技术研究所以及上海北京大学微电子研究院）共同完成！
6500V超高压大功率IGBT芯片研发的课题的完成形式和考核指标？		1.本项目完成后，将率先在国内开发成功动静态参数达标的6500超高压IGBT/FRD芯片。  静态参数达到如下标准：  6500V IGBT芯片  芯片击穿电压：Vces >6500V  阈值电压：Vth为7+/-1V  导通压降：VCEsat 为4.3+/-1V,  芯片反向漏电：ICES <25ua,  栅极漏电：IGES<400na  6500V FRD芯片  击穿电压：Vr>6500V，  导通压降：Vf=3.8+/-1V,   反向漏电：Ir<50ua。  动态参数达到如下标准：  6500V IGBT芯片  上升时间：Tr <0.60uS，  下降时间：Tf<1.5uS;   6500V FRD芯片  反向恢复峰值电流： Irm<100A。  项目建设完成后，本公司将新增1件发明专利及2件集成电路布图登记。  2.课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等；      本项目实施完成后，上海北车永电电子公司将建成国内先进的超高压大功率IGBT/FRD芯片研发平台，该研发平台还将进一步开发4500V，3300V，1700V等工业级IGBT/FRD芯片。  此外，本项目完成后，还将建成国内领先的高压大功率器件测试及实验平台，拥有动静态测试机，高压探针台，可靠性设备等，静态测试耐压能力可以达到8000V以上，具备芯片级的测试分析、器件再优化及可靠性验证等功能，并初步建立芯片和模块级的失效分析能力。  3.人才培养情况      IGBT芯片产业在国内目前还处于起步阶段，产业链不健全，人才比较匮乏。上海北车永电在本项目的研究开发过程中，将逐步完善和增强本公司的IGBT研发能力，培养和锻炼一批高压IGBT/FRD芯片方面的研发及产业化人才, 预计因本项目而得到培养的专业人员人数将达到20人以上。  
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题的完成形式和考核指标？		1.主要技术指标、形成的专利（申请不同类别专利数和可望授权专利数）、标准（标准草案和形成的技术标准水平）、新技术、新产品、新装置、论文专著等数量、指标及其水平等  （1）传感器工作温度范围：-40℃~125℃  （2）系列压力量程：100-450/700/900/1400 kPa  （3）其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)     （4）加速度传感器量程：-12~115g；精度：±6g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)  （5）（压力和加速度）集成复合传感器芯片尺寸不大于1.8mm?1.9mm?1.3mm  （6）实现专利不少于1项，高水平论文2篇  2.课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等  （1）形成TPMS传感器月产6英寸500片以上的规模制造能力  （2）建立传感器设计、量产制造和S封测等完整的产品技术平台  （3）批量制造传感器芯片成品率达到80%以上  （4）TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只  3.经济考核指标  （1）传感器提供批量应用，芯片产能达到3000片/月（6英寸）  （2）实现产值达到每年千万元量级  4.人才培养情况  （1）培养研究生2名  注：以上完成形式和考核指标由三家单位（上海先进半导体制造有限公司、中国科学院上海微系统与信息技术研究所以及上海北京大学微电子研究院）共同完成！
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题的完成形式和考核指标？		本课题主要成果是研发一款具有完全知识产权的，基于0.18um CMOS工艺的，能胜任4G无线通信系统(LTE)基站接收应用的高速高精度模数转换器芯片，研发并掌握基于65nm CMOS低电压工艺的关键电路模块（运算放大器、采样网络、比较器等）的IP核，以及高效后台数字校准方法。该模数转换器芯片将提供完整的测试结果，完成系统应用调试。  技术指标:   本项目拟研发的高性能模数转换器芯片应具有以下主要功能：  ① 中频采样（亚采样）能力  ② 可选片上量化路径抖动（dithering）  ③ 内部集成稳定参考源  ④ 时钟占空比稳定功能  ⑤ 兼容LVDS与CMOS逻辑的16bit数字输出  ⑥ 支持节能休眠模式  高性能模数转换器芯片技术指标：  ? 转换速率：                >100 MSPS；  ? 信噪比（SNR）：           >78 dB@2 MHz              >75 dB@100 MHz；  ? 无杂散动态范围（SFDR）：  >95 dB@2 MHz            >80 dB@100 MHz；  ? 积分非线性（INL）：        < 3 LSB;  ? 差分非线性（DNL）:        < 1 LSB;  ? 有效量化位（ENOB）：      >12.5 bit;  ? 供电电压：                1.8 V；  ? 功耗：                    <300 mW；  ? 差分输入信号带宽：        >300 MHz；  ? 差分输入信号范围：        2 Vpp；  ? 数字后台校正收敛时间：    < 1 s  另外, 拟发表高水平学术论文2篇，申请发明专利2项，培养博士生1名，硕士生2名。  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题的完成形式和考核指标？		本课题主要成果是一种高效的数字后台校准算法，其收敛速度，精度，以及数字电路的功耗需要满足高速、高精度流水线型模数转换器中的应用。  技术指标:   高性能后台校准算法技术指标：  ? 时钟频率：                >100 MSPS；  ? 数字后台校正收敛时间：    < 1 s  本项目技术指标能在FPGA上运行验证。  另外, 拟发表高水平学术论文1篇，培养博士生1名，硕士生2名。  
自主智能三轴陀螺传感系统集成芯片研究的课题的完成形式和考核指标？		1.主要技术指标      与全球化智能三轴陀螺仪传感系统芯片产业以及相关技术与市场发展趋势接轨，参照国外先进企业的主流产品技术水平及发展路线，该课题分别制定了第一期为期一年的项目课题主要技术考核指标，以及之后第二期项目延续一年的参考经济指标，分别描述如下。  技术考核指标  测试条件 第一阶段至2012-8 第二阶段至2013-8 市场参照值(应美盛) 单位  满量程     FS_SEL = 1  ±2000         ±2000         ±2000 (FS_SEL=3) °/s       FS_SEL = 0 ±500         ±500         NA                 °/s  灵敏度    FS_SEL = 1,  131         131         14.375(FS_SEL=3) LSB/°/s             ADC为16位      FS_SEL = 0,  32.8         32.8         NA                 LSB/°/s              ADC为16位  工作电压 　          2.5±5%         2.5±5%         2.5±5%                 V            3.0±5%         3.0±5%         2.1~ 3.6         V            3.3±5%         3.3±5% 　                            V  工作电流           6         6         6.5                 mA  休眠模式电流 　 5         5         5                 μA  工作温度范围 超出此温度范围 -40 to +85 -40 to +85 -40 to +85         ℃               将不能达到指标  可靠性HTOL  通过168小时 通过500小时 500小时                    hr.      在课题研发阶段，我们将申请新增实用新型8项、发明专利5项和外观专利1项，成功研发出达到上述指标的智能三轴陀螺仪传感系统芯片产品，并实现一定产量与出货量，实现真正的MEMS技术产业化。  2.课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等；       课题实施中在上海形成浦东新区认定企业研发机构一座，防静电专业实验室一座，用于测试三轴MEMS陀螺仪产品的半自动化测试工厂一座。  3.经济考核指标      参考经济指标：至项目结束时，累积产值超过2000万元。  4. 人才培养情况      按照参与该子项目的项目执行以及人员配备计划，预计在相关的核心技术领域和层次，能预增并培养智能传感系统集成芯片技术方面具有两年以上开发经验的工程师5名，分别为：传感器微器件设计及工作模式设计的两年以上开发经验的工程师1名，SIC辅助电路及系统设计两年以上开发经验的工程师2名，晶圆及芯片机电和功能测试两年以上开发经验的工程师1名，系统集成芯片封装技术两年以上开发经验的工程师1名。      为留住人才，深迪半导体（上海）有限公司制订了相关的人才激励制度，规定了有突出成绩和贡献的人员给予一定的物质奖励的政策，如开发奖、销售提成、部分人员给予年薪制配股等，增加了员工的工作积极性。      深迪半导体（上海）有限公司高度重视人才在公司发展中的作用，十分注重人才的引进与培养，并为其提供宽松、良好的工作环境，保障了人力资源的质量和稳定。同时，公司将继续加强员工招聘与培训、绩效考核、企业文化建设，引进职业经理人，高薪聘请各种技术人才，并出台了一系列留住人才、培养人才的机制，使企业能具备持续创新体系。  
汽车车身控制器（BCM）专用高压芯片的研究的主要技术指标？		（1）提供能够满足车身控制器模块功能要求的BCM专用芯片  ①CAN/LIN总线接口；  ②内嵌CAN的通讯内码；  ③多点输入工作电压选择；  ④多路脉宽调制（PWM）、模数转换（ADC）、多源WDT、片上调试等功能；  （2）基于BCM专用芯片的开发平台；  （3）提供车身控制器模块样品；  （4）申请国家发明专利2项，申请集成电路布图设计登记3项，申请软件著作权3项；  （5）在国内外核心期刊或会议发表学术论文8篇（进入三大检索）；  （6）培养具有较高理论素质和较强动手能力的博士研究生1名,硕士研究生3名;   (7)申请新产品1项。  
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的主要技术指标？		  1、 输入电压范围3.3V至80V ；  2、峰值输出电流达到2A；  3、 ESD保护等级达到HBM模型15KV；  4、 低EMI电路设计；  5、电路效率大于85%。
4Gbps宽带无线通信RF SOC芯片测试环境建设的主要技术指标？		1. 建设一个应用于100Mbit/s到4Gbit/s数据率的无线通信、宽带无线通信系统和高数据率交换装置芯片的测试环境，具有RF SOC芯片测试验证分析和产品测试能力  2. 完成不少于3个量产RF SOC产品的测试技术开发，提供技术报告
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的主要技术指标？		1）低电压工作：可保证以0.9 V (IOUT = 1 mA)启动  2）低消耗电流：工作时50 μA   3）休眠时0.5 μA (最大值)  4）占空系数：15 ~ 78% 内置PWM / PFM 切换控制电路  5）输出电压： 在1.5 ~ 20 V之间  6）输出电压精度：±2.4%  7）振荡频率：300 kHz、  8）软启动功能：3 ms   9）带开/关控制功能
12bits高速ADC IP核的验证和标准化的主要技术指标？		 项目所设计ADC IP核测试报告一份；  项目所设计ADC IP核的标准化文档一份；  项目所设计ADC IP核的布图保护一份；  培养精通ADC IP测试工程师1名。
高端双界面智能卡关键技术研究与产品实现的主要技术指标？		1、芯片内置8位高速MCU     接触和非接触双界面     支持ISO/IEC 7816通信协议     支持ISO/IEC 14443-A/B通信协议     2、高速传输     ISO/IEC 14443协议支持106Kbps、212Kbps和424Kbps传输速率     ISO/IEC 7816接口支持最高115200Bps的传输速率     3、多种加密算法实现    Triple-DES    2048位RSA    SSF33    SHA-1算法    SM-1    4、内置PLL，最高工作频率30MHz    5、存储器    程序存储器64K x 8bit ROM    数据存储器16K x 8bit EEPROM    处理存储器2048x8bit xRAM    6、安全防攻击    低压检测复位    高低频检测复位    存储器数据加密    防SPA、DPA等旁路攻击    通过CC EAL4+安全性认证    7、高可靠性EEPROM：10万次擦写（常温下），10年数据保存    8、能兼容主流非接触逻辑加密卡，方便用户升级过渡 
四合一全高清数字电视一体机图像处理SOC的主要技术指标？		（1）可接收、处理包括数字地面广播电视标准(DMB-TH)、数字有线广播电视标准(DVB-C)、数字卫星广播电视标准(ABS-S)及所有的模拟广播电视标准(PAL/NTSC/SECAM)在内的数字及模拟电视系统；  （2）支持MPEG-2/MPEG4/H.264/AVS/VC-1高清视频解码；  （3）支持RM/RMVB；  （4）支持AC3/HE-AAC,MP3,WMA,RealAudio等音频解码；  （5）带有USB2.0/HDMI1.3Rx/Ethernet MAC等接口；  （6）支持电视上网功能；   （7）可以直接驱动1080P液晶屏  
面向移动多媒体计算平台的图形加速处理器开发的主要技术指标？		   1. GPU IP 技术指标       研发出完整的具有自主知识产权的面向产业应用的GPU IP核,并通过芯片样片予以验证.       具体实现如下定量技术指标:       a.能够兼容OES 2.0, OES1.0, OVG 1.1标准,提供完整的应用编程接口和驱动支持, 可提供futuremark的认证报告;      b.支持复杂的3D应用,GUI应用,Flash应用, 可现场展示;      c.基于TSMC65nm工艺的样片工作频率>250Mhz,芯片面积小于2.0平方毫米,功耗低于0.20mw/MHZ      d.性能达到每秒3亿8千万个像素,1千2百万个三角形,6千2百万个顶点.      2. 产业化指标       课题结束时,所开发的GPU核成功进入商业市场,能够签约1-5个国内外终端客户 
用于LCD TV背光的高亮度LED驱动集成电路研究的主要技术指标？		研制成功一款具有自主知识产权的集成电路，该集成电路主要用于 LCD TV背光源的高亮度LED的驱动，该电路满足以下技术指标：  （1）可控制交流输入电压范围：交流16伏特到交流240伏特  （2）芯片工作电流小于500微安  （3）最大恒定输出电流大于0.4安培  （4）采用高端电流传感技术以调制输出电流  （5）采用片内电感电流限制技术 
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的主要技术指标？		 1、尺寸Outline Dimensions: ≤ ６x６x0.２；  2、频率范围Frequency Range: 42-878Hz；1450-1492MHz；1660- 1690MHz；  3、输入阻抗Input impedance: 75/50 Ω；  4、VSWR (typical): < 2.5；  5、噪声指数 Noise Figure: 〈 5dB；  6、Phase noise @10KHz: < -85dBc/Hz；  7、频道宽度 Channel Spacing: 5MHz, 6MHz,7MHz,8MHz；  8、输入信号范围 Input Signal Range: -86dBm to 0dBm；  9、AGC Range: > 90dB；  10、3th Order In-Band ⅡP3: > -12dBm；  11、Image Rejection: > 40dB；  12、I/Q Imbalance: < -40dBc；  13、功耗 Power Dissipation: < 150mW (在收看地面数字电视状态下)；
高性能双界面CPU卡安全芯片的主要技术指标？		完成形式：高性能双界面CPU卡安全芯片  芯片的主要技术指标  CPU：32位   接触式通讯接口：支持ISO/IEC 7816-3 T=0协议  非接触式通讯接口：支持ISO/IEC 14443 Type A/B协议  内存存储器：8K字节容量RAM  程序存储器：应用程序存储器160K字节，测试用程序存储器64K字节  数据存储器：72K字节EERPOM  硬件安全加密算法协处理器：DES、2048 bit RSA、256bit ECC、SSF33、SM1、SM3  随机数发生器：64位真随机数发生器  数据保存时间：不小于10年  数据擦写次数：不小于10万次  接触式工作电源电压：2.7V — 5.5V  ESD HBM：大于4000V  工作温度： -25℃～+75℃  存储温度： -40℃～+120℃  
汽车车身控制器（BCM）专用高压芯片的技术研究的主要技术指标？		（1）具备CAN总线接口；  （2）可与故障诊断分析仪通讯，故障诊断协议为KWP2000；  （3）具备2组LIN总线接口，其中：①1组为可接收具备LIN接口的传感器信号，如电瓶电压、车速、雨量等；②1组为具备LIN总线接口的防夹电动窗控制；  （4）具备CAN通讯内码的可编程性，可适用不同的厂家和车型；  （5）具备车身主控、车锁车门无线控制、车身状态监控、车灯雨刮防雾驱动的功能；  （6）具备发动机及启动机优化控制、混和动力新型汽车燃料优化分配功能。
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的主要技术指标？		 （1）支持国标密码算法的移动存储控制SoC芯片      支持超大容量NandFlash存储器，达到32GB。      高性能读写速度，普通U盘写速度20MB/S,读25MB/S，加密U盘写速度16MB/S，读速度21MB/S，SDHC卡写速度10MB/S以上；      支持多种通信接口协议，包括USB2.0、ISO7816、SDHC、SPI、UART；     片上集成安全模块，具有身份认证、数据内容保护功能。RSA身份认证模块，2048位RSA签名每秒钟4次，1024位RSA签名每秒钟40次。支持国家标准数据加密算法，SM1算法模块加解密速率达到120Mbps，SSF33算法模块加解密速率达到100Mbps。     采用低功耗设计技术，工作功耗小于200mW，待机功耗小于1mW。      (2) 提供完整的基于该芯片的32GB以上大容量安全U-盘及SD-卡解决方案     （3）申请发明专利3项   
12bits高速ADC IP核技术研发的主要技术指标？		1．12bits 100MSPS  信噪比：67.7dB（典型值）@ 10MHz，67dB（典型值）@ 100MHz  信噪和失真比：67.7dB（典型值）@ 10MHz，67dB @ 100MHz  无杂散动态范围: 88dBc（典型值） @ 10 MHz，87dBc（典型值） @ 100 MHz  模拟供给电流IAVCC：336毫安（典型值） @ 100MHz  数字供给电流IOVCC：80毫安（典型值） @ 100MHz  2.在IP构架研究、IP电路设计和优化等方面形成2-3件专利。  3．培养2-3名精通高性能ADC设计和ADC 性能测试的高级专业人才。  
TD-LTE/TD-SCDMA双模加速固核的研发的主要技术指标？		形成的专利（申请不同类别专利数和可望授权专利数）、标准（标准草案和形成的技术标准水平）、新技术、新产品、新装置、论文专著等数量、指标及其水平等  项目成果：固核形式的IP，具体为netlist网表文件。  主要功能指标：  支持标准定义的各种带宽模式：1.4 MHz，3 MHz，5 MHz，10 MHz，15 MHz，20 MHz；  支持MIMO方式为下行4x2多天线配置，上行单天线配置；  最大下行数据速率50 Mbps，最大上行数据速率25 Mbps；  支持的CP：{Normal CP, extended CP}；  通过本课题的实现，课题申请单位拟申请专利不少于3个
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的主要技术指标？		 多通道DVR样机指标：  1. 支持16路D1视频的采集和处理  2. 支持16路D1视频(25fps)的H.264实时编码  3. 支持本地存储及回放  4. 支持移动侦测和报警输入输出  5. 支持网络访问  6. 支持16路画面显示  高清IP摄像机样机指标：  1. 支持1路720p或1080i高清视频的采集和处理；  2. 支持1路720p或1080i高清视频的H.264实时编码(25fps)  3. 支持本地存储  4. 支持移动侦测和报警输入输出  5. 支持网络远程管理和回放  专利指标:  1项以上的发明专利和1项集成电路布图设计版权 
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的主要技术指标？		 该项目完成后将包括一款优化升级后的芯片X901及一个多功能移动数字多媒体终端的Turnkey解决方案     ●X901芯片相对于X900芯片而言，在下列几个方面进行了优化升级：(1) 通过系统控制管理器的优化，内核时钟可运行于308MHz，提高了系统的整体性能；(2) 升级Nand控制器，加强ECC数据校验，由原来的支持2GB升级到最大支持32GB容量；(3) 升级H264解码器解码等级，有原来支持到Level 1，升级到支持Level 4；(4) 优化DDRII控制器时序，支持32bit数据宽度；     ●在X901上移植微软最新的Windons CE 、Windows Mobile 6.1和谷歌最先进的Android操作系统，提供完整的BSP和SDK给终端厂商     ●支持H.264 MP/ VC-1 MP的标清解码(720x576@30fps)和MPEG-4 SP的编解码(640x480@30fps) ，开发硬件驱动和视频播放/录制的插件     ●支持CDMA2000高速上网；      ●支持CMMB移动电视接收，在高速移动的情况下能稳定接受信号     ●支持大容量存储，满足终端的数据存储需求。它支持高达2GB的片上Nand Flash，还可支持高达32GB的SD/Mini SD存储卡     ●支持触摸的电容式触摸屏，提供触摸屏的驱动程序和触摸的功能实现     ●支持2百万像素、130万像素双摄像头，支持静态图片拍摄，支持MPEG-4录像（VGA@30fps），录像的分辨率和画质可调     ●支持USB 2.0 OTG高速，可直接支持U盘、USB键盘和鼠标等外设     ●支持GPS卫星定位系统     ●超低功耗、2000mAh以上高容量电池，使用超过6小时  
车身控制器专用高压芯片的设计的主要技术指标？		（1）提供能够满足车身控制器模块功能要求的BCM专用芯片  ①CAN/LIN总线接口；②内嵌CAN的通讯内码；③多点输入工作电压选择；  ④多路脉宽调制（PWM）、模数转换（ADC）、多源WDT、片上调试等功能；  （2）基于BCM专用芯片的开发平台；
12bits高速ADC IP核技术攻关的主要技术指标？		1．12bits 100MSPS  信噪比：67.7dB（典型值）@ 10MHz，67dB（典型值）@ 100MHz  信噪和失真比：67.7dB（典型值）@ 10MHz，67dB @ 100MHz  无杂散动态范围: 88dBc（典型值） @ 10 MHz，87dBc（典型值） @ 100 MHz  模拟供给电流IAVCC：336毫安（典型值） @ 100MHz  数字供给电流IOVCC：80毫安（典型值） @ 100MHz 
支持国密算法的移动存储控制SoC芯片研制及应用的主要技术指标？		（1）支持国标密码算法的移动存储控制SoC芯片  支持超大容量NandFlash存储器，达到32GB。  高性能读写速度，普通U盘写速度20MB/S,读25MB/S，加密U盘写速度16MB/S，读速度21MB/S，SDHC卡写速度10MB/S以上；  支持多种通信接口协议，包括USB2.0、ISO7816、SDHC、SPI、UART；  片上集成安全模块，具有身份认证、数据内容保护功能。RSA身份认证模块，2048位RSA签名每秒钟4次，1024位RSA签名每秒钟80次。支持国家标准数据加密算法，SM1算法模块加解密速率达到320Mbps，SSF33算法模块加解密速率达到200Mbps。  采用低功耗设计技术，工作功耗小于200mW，待机功耗小于1mW。   (2) 提供完整的基于该芯片的32GB以上大容量安全U-盘及SD-卡解决方案  （3）国内外期刊发表论文8篇以上，专利3项以上  （4）培养硕士研究生10名，博士研究生4名  5.3 经济考核指标      项目预计于2011年9月完成，计划用半年的时间进行产品的试用及应用方案的推广及完善，至项目验收时芯片销售达100万元; 2012年1月开始进入量产期，计划年销售2000万元以上，年利润400万元以上。
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的主要技术指标？		
65nm 12bit高性能ADC电路技术研究的主要技术指标？		1、采用65nm CMOS工艺实现，电源电压不高于1.2v，采样时钟50MHz。  2、室温下，分辨率12bit，有效位数（ENOB）10bit，动态范围（SFDR）65dB  3、室温下，电路功耗不高于40mW。  2.3 申请专利  申请发明专利3项。授权1项。集成电路布图保护2项。
65nm 12bit高性能ADC IP核产业化技术攻关的主要技术指标？		
CMMB移动电视单芯片SoC接收系统解决方案的主要技术指标？		  ● RF 输入频率范围：470~863MHz  ● 支持CMMB移动电视标准   ● 输入动态范围：-102~0dBm  ● 功耗(调谐器+解调器)：200mW(全时工作), 25mW(分时工作)  ● 支持8MHz带宽  ● 支持BPSK/4-QAM/16-QAM调制方式  ● 片上集成32bit处理器  ● 集成I2C/SPI/SDIO等接口  ● BGA封装  预期可以通过本项目新申请相关知识产权2项以上，其中包括最少一项发明专利，发表相关论文2篇。
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的主要技术指标？		1.1.成功开发出满足欧洲能源之星标准3.0的LCD TV电源IC管理系统。  1.2.最终产品的性能达到或超过国外同类先进产品。  2、技术指标：  2.1、PWM控制关键性能指标  指标 额定输出功率        欧洲能源之星标准 本项目可实现技术指标(待机功耗)  待机功耗 > 50 W and < 60 W 0.30 W          0.27W  效率 25.0<W<150.0            80%           83.5%  起动电流                                6.5u  2.2、AC/DC控制关键性能指标：  参数                      现代主流技术指标 本项目可实现技术指标  效率 半桥               80%                   90%   全桥               85%                   93%  输出电流抑制比(全电压范围)     5%                   1%  调光动态范围              10%-100%           2%-100%  2.3、PFC控制关键性能指标：  参数        现代主流系统 应用昂宝电子PFC控制系统  总谐波失真 < 20%         < 10%  功率因数          >0.95          >0.99 
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的主要技术指标？		 1） 蓝牙2.0芯片实现1Mbps传输速率，支持GFSK调制解调；  2） 蓝牙2.0芯片的最大射频发射功率达到2dBm以上，接收灵敏度优于-80dBm；  3） 蓝牙2.0芯片的射频部分通过Bluetooth SIG 蓝牙标准Bluetooth V2.0全部强制测试项目；  4） 蓝牙2.0芯片的基带部分和底层协议栈通过Bluetooth SIG蓝牙标准Bluetooth V2.0全部强制测试项目；  5） 带1M比特的一次可编程存储器；  6） 带可编程接口；  7） 片内集成RAM和OTP存储器。  
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的主要技术指标？		课题完成后，将研制完成应用于移动存储控制SoC芯片的6个国标密码算法IP的设计。
65nm 12bit高性能ADC IP核产业化研究的主要技术指标？		1、通过MPW流片，提供50MHz 12bit高性能模数转换器IP核裸片，每次提供30片以上。  2、IP封装、规范与推广  2.1 前端设计包：提供Synopsys模型，虚拟Verilog模型，加密后仿真模型，数据外框的Apollo/Astro Milkway和LEF数据  2.2 后端设计包：标准GDS文件，通用CDL网表  2.3 在Synopsys或Cadence等主流IC设计中完成数据的质量验证  2.4 提供在高低温（0~85摄氏度）及电压范围（+/- 10%）下的参数指标
万兆(10G)以太网无源光网络接入控制芯片的主要技术指标？		该芯片的技术性能指标的主要创新点：      a．支持5~10G b/s的用户下行速率      b．支持一千个队列的管理；      c．支持10G速率的加解密算法；      e．支持10G速率的前向纠错算法；      f. 支持10G的动态带宽管理（DBA）算法； 
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的主要技术指标？		1 芯片尺寸： 4mm×4mm以下；    2 制造工艺： 0.5微米BCD；  3 双输出电流源形式/单路： 0.01～1.75mA；    4 内部工作电压： 5/12V 二级；  5 输入RF峰峰值： 最大40V；    6 输出电压范围： 2～10V；  7 输出电压脉宽： 20～2000微秒；  8 输出脉冲电压频率： 250Hz～10KHz；  9 工作中心频率： 10MHz；     10 RF数据速率： 最高800K位/秒；  11 内置电源调制带可充电结构；   12 检测刺激回路电阻和反应波形；  13 多用途生物神经刺激/遥测；    14 传输协议： ASK调制、温度计编码、复合交叠码；  控制模块的研制：300~8000Hz，环境声音模拟生物电仿真，控制信号，能客观检测患者不舒阈值及可调正各点刺激电流  (与刺激器模块配套使用)，效果提取评估系统。尿路控制、哮喘等病的治疗方案和机理的定义，样机的预设计。 
高性能模数数模转换器测试技术研究的主要技术指标？		完成14Bits到20Bits分辨率范围模数转换芯片和14Bits到18Bits分辨率范围的数模转换芯片的测试方法研究开发，模数转换器（或IP硬核）不低于14位精度,速度达到100Msps，24位精度时速度达到30Msps；数模转换器（或IP硬核）不低于14位精度，速度达到200Msps；完成不少于3个高性能模数数模转换器和嵌入式IP的测试线路及测试板制作。 
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的主要技术指标？		 a.完成2GS/s采样率、6位分辨率、功耗小于200mW、有效位数大于4.5位、INL/DNL均小于1LSB的ADC和2GS/s采样率、6位分辨率、功耗小于50mW、有效位数大于4.5位、INL/DNL均小于0.5LSB的DAC的完整IP。  b.完成对CMOS电路高速（大于2GHz）、低功耗、高匹配度的设计方法研究，形成系统的设计方法，发表有关此设计方法的论文一篇。  c. ADC和DAC IP在高速数据传输系统中应用推广。  
手机移动支付核心SoC芯片的主要技术指标？		 5.1主要技术指标  1) CPU平台  ----采用ARM公司的SC100 32位CPU平台，支持高性能的32位宽ARM指令和高代码效率的16位宽的Thumb指令  2) 存储器  ----384KB(512BPS) Flash，程序和数据存储器共享，具体空间可以固定字节为步长进行配置  ---- 24KB(数据端口支持8/16/32 bit可选)RAM  ---- SP范围00000H～～FFFFFH  3) 串行 I/O 接口  ----采用异步串行通讯方式(半双工),一个硬7816接口，速率最高支持512：32；一个软7816接口。7816接口速率可通过设置F、D参数配置(支持T=0。T=1可选)  4) SWP I/O 接口  ----采用异步串行通讯方式(全双工)，传输速率最高支持1Mbps；支持slide window等于2的操作  5) 随机数发生器  ---- 真随机数发生器（符合FIPS140-2标准）  6) SPI接口  ----采用同步串行通讯方式(全双工)，外部时钟可配置实现与不同速率的外围器件接口，数据发送和接受时钟的极性和相位可配置  7) GPIO  ---- 最多可支持8个GPIO管脚，每个GPIO都可以被配置为沿触发或者电平触发的中断源，读写操作支持通过地址总线进行位屏蔽  8) 加密模块  ---- 内含硬RSA模块（模乘运算）1024位RSA密钥对生成时间小于2.5s；  ---- 内含硬DES模块，支持3重硬件DES加解密功能；完成一次标准的单DES运算4us，完成一次标准的3DES运算12us。  9) 安全机制  　　安检超出，系统复位  ----提供非正常的工作频率检查功能（正常频率范围为900K～5.5MHZ）  ----非正常工作电压检查功能（正常电压范围为1.62～5.5V）  ----非正常工作温度检查功能（正常电压范围为-25?C～+85?C）  10) 工作电压  ----  1.62V to 5.5V  11) 工作频率  -----外部端口时钟1～5 MHz (典型工作频率3.57MHz)  -----内含OSC电路，最高频率20MHz  12) 上电复位(POR)  ---- 芯片内部含有上电复位机制，该模块同时带有掉电检测保护功能  13) 低功耗工作模式  -----IDLE模式下的电流目标小于等于500uA，并可接收唤醒字节  14) ESD  ----人体模式：4000V具体测试方法参考GB/T 17626.2-1998（IEC 61000-4-2：1995）  15）    可靠性  ----flash擦写次数≥10万次；保存时间≥10年
千兆赫兹低功耗运算放大器芯片的主要技术指标？		1）千兆赫兹低功耗运算放大器关键技术性能指标描述：  1GHz带宽（-3dB，闭环增益=+1）；5纳秒的稳定时间（SETTLING TIME）；增益平坦度（0.1dB）：300Hz； 在 fc=10MHz时达到 -60dB的全失真(THD)；6毫安的静态电流；80毫安的输出驱动电流；关断模式下，功耗小于350微安；能驱动 75欧姆的电阻负载；面积（平方毫米）：1.5X1.5mm等。
用于汽车电子燃油喷射系统的高精度运算放大器的主要技术指标？		研制成功一款具有自主知识产权高精度运算放大器集成电路，该集成电路可用于汽车电子燃油喷射系统中，该集成电路的主要技术指标如下：  （1） 工作电压范围：直流8伏特到28伏特  （2） 芯片工作电流小于3毫安  （3） 最大输入失调电压小于500微伏特  （4） 轨到轨输入/输出  （5） 电源抑制比：30dB＠10KHz    （6） 工作环境温度：－40℃到＋125℃
用于高端服务器内存模组的寄存器缓冲芯片的主要技术指标？		该产品主要技术指标  - 28位1:2或26位1:2和4位1:1的地址及控制信号的寄存缓冲器  - 支持四排(quad rank)DRAM  - 支持两种VDD电压：1.5 V / 1.35 V  - 支持读寄存器操作（专利申请中）  - 支持S3低功耗模式  - 支持1T/3T MRS 时序  - 支持Pre-launch特性  - 支持DDR3-800/1066/1333/1600/1866MHz SDRAM  - 内置PLL时钟驱动器，接受一对差分时钟输入，提供四对差分时钟输出  - 传输时延恒定，不随电压和温度变化  - 1.5 V CMOS兼容的时钟和数据输入  - 1.5 V CMOS输出  - 对命令和地址输入信号提供奇偶校验  - 输出接口特性可通过控制寄存器配置  - 支持不同的节电模式  - 超低功耗，在CK Stop模式下功耗仅为3.5 mW  - 绿色封装: 176-ball TFBGA  澜起科技计划采用SMIC 0.15um CMOS工艺开发该芯片. 
TD-LTE终端射频功率放大器芯片研究的主要技术指标？		 1. 主要技术指标：  1) 工作频带2300-2400MHz  2) 支持可变速率带宽，包括5MHz, 10MHz, 15MHz和20MHz；  3) 支持QPSK、16QAM的调制输入波形，最大调制带宽20MHz。  4) TD-LTE输出功率22dBm，增益22dB，邻道功率抑制比-36dBc，EVM<3.5%。  5) 集成耦合器耦合系数20dB，方向性大于20dB，功率控制精度在VSWR 2:1 达到+/-0.4dB。  6) 输出二次谐波和三次谐波功率小于-10dBm。  7) 输入驻波VSWR<2。  2. 提供TD-LTE终端射频功率放大器芯片样品20片。
高频微波、毫米波宽带放大器的主要技术指标？		项目将完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。主要技术指标如下：    毫米波（30GHz, 60GHz）高频宽带放大器：    1）30GHz宽带放大器：    中心频率35 GHz，带宽15%，增益≥ 15 dB，功率≥ 30dBm。    2）60GHz宽带放大器：    频率60 GHz，带宽10%，增益≥10 dB，功率≥15dBm。
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的主要技术指标？		
基于先进时空域去噪算法的视频图像处理器开发的主要技术指标？		基于先进时空域去噪算法的图像处理芯片和演示系统。 
60GHz超高速通信T/R芯片技术研究的主要技术指标？		(1) 发射单元芯片指标：          工作频率：60GHz         带宽：≥7GHz         芯片增益：> 5dB         输出功率（P-1dB 压缩）：> 10dBm     (2) 接收单元芯片指标：          工作频率：60GHz         带宽： ≥7GHz         芯片增益：> 10dB         接收单元噪声系数NF：< 5.5dB         端口驻波：<2.5
60GHz超高速通信系统射频前端频率综合器电路研究的主要技术指标？		15 GHz频率综合器的设计技术指标：  输出频率：15 GHz；  输出功率：10dBm（50ohm负载单端）；  相噪声：-70dBc/Hz@1MHz offset。  采用130/90 nm CMOS工艺，完成功能验证，形成GHz的频率综合器电路IP核一个；
数字电视家庭多媒体中心的高清主芯片和整体解决方案的主要技术指标？		（1）项目周期：2010年1月-2012年9月30：  （2）技术指标：  支持MPEG2/H.264/AVS/VC1/DivX&XviD,RM/RMVB,Flash8/9/10高清视频解码,高清JPEG解码；  支持AC3/HE-AAC,MP3,WMA,RealAudio等音频解码；  带有USB2.0/HDMI1.3Tx/Ethernet MAC/Card reader等接口；  支持电视上网功能；支持高清多媒体内容在线播放、支持迅雷高速下载；  支持多种Flash应用,包括基于Flash的UI，Flash视频播放，Flash教育短片，Flash游戏等；  支持Google Andriod平台  (3)知识产权指标：申请专利3项，集成电路布图登记2项。
高性能移动通信终端应用处理器SoC芯片的研发及产业化的主要技术指标？		 1. 芯片技术指标      1）芯片规模：～800万门      2）CPU时钟主频：≥800Mhz  　　3）流片工艺：TSMC 65nm CMOS General Logic (LP) 1.2V/3.3V 1P6M  　　4）最大功耗：1.0W左右      5）视频解码：支持JPEG、MPEG-1、MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10、VP6/VP7等格式，最大分辨率：1920x1080@30fps。      6）视频编码：支持JPEG、MPEG-4/H.263、H.264等格式，最大分辨率：1280x1024@30fps  　　7）支持2D/3D图形加速，符合OPENGL ES 1.1 & 2.0、OPENVG 1.1标准  2. 系统解决方案考核指标  　（1）移动互联网终端   　　1）支持WINCE操作系统      2）支持MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10等压缩格式节目源的1080p高清视频播放      3）支持Office等办公软件      4）支持IE/邮件客户端等网络软件      5）支持USB键盘和鼠标      6）支持SD卡      7）支持IDE或SATA硬盘      8）支持10.1" TFT LCD显示器  　　9）支持2D/3D图形加速，可运行quack III等游戏     10）支持Wireless LAN（802.11 b/g）     11）支持10/100M自适应以太网  （2）宽带网络高清数字机顶盒      1）支持从外接硬盘和网络播放MPEG-2、MPEG-4/H.263、H.264、VC1、RMVB-8/9/10等压缩格式节目源，最大分辨率：1920x1080@30fps。  　　2）支持HDMI高清数字电视接口      3）支持标清LCD或CTR电视A/V接口      4）支持SATA外接硬盘,硬盘容量不限      5）支持USB外接硬盘,硬盘容量不限  　　6）支持10/100M自适应以太网      7）支持802.11 b/g Wireless LAN  
高速高精度模数转换器（ADC）性能测试技术研发的主要技术指标？		 2.2.1静态参数性能指标  （1）微分非线性（DNL）±0.5LSB；  （2）积分非线性（INL）±4.0LSB；  2.2.2动态参数性能指标：  Nyquist采样下：MA14100（50MHz），MA14150/AD9254（75MHz）  （1）信噪比（SNR）≥68dB  （2）信噪失真比（SNIAD）≥67dB；  （3）无杂散动态范围（SFDR）≥81dB。  （4）符合国际《IEEE Standard for Terminology and Test Method for Analog-to-Digital Converters》规范的ADC测试数据分析程序。
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的主要技术指标？		1） 在宏力标准CMOS工艺平台上开发出与集成电路工艺兼容的硅基光电调制器和光波导工艺。   （2） 优化后的光波导插入损耗小于4dB/cm，单个分光器和合光器的插入损耗小于3dB；  （3） 通过整体设计和工艺优化，开发出高速的硅基光电调制器，实现20Gbit/s的高速传输速率,达到世界先进水平。  （4） 通过该项目的带动作用，在宏力形成能直接规模化生产的光集成器件制造工艺研发中心。  
60GHz超高速通信射频前端芯片技术研究的主要技术指标？		(1) 发射单元芯片指标：         工作频率：60GHz        带宽：≥7GHz        芯片增益：> 5dB        输出功率（P-1dB 压缩）：> 10dBm     (2) 接收单元芯片指标：         工作频率：60GHz        带宽： ≥7GHz        芯片增益：> 10dB        接收单元噪声系数NF：< 5.5dB        端口驻波：<2.5      (3) 频率综合器芯片指标：         输出频率：15 GHz        输出功率：10dBm（50ohm负载单端）         相噪声：-70dBc/Hz@1MHz offset        采用130/90 nm CMOS工艺，完成功能验证  
国内Foundry的65nm及以下工艺的数模混合IP应用研究的主要技术指标？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的主要技术指标？		1、完成2GS/s采样率、6位分辨率、功耗小于200mW、有效位数大于4.5位、INL/DNL均小于1LSB的ADC和2GS/s采样率、6位分辨率、功耗小于50mW、有效位数大于4.5位、INL/DNL均小于0.5LSB的DAC的完整IP。  2、完成对CMOS电路高速（大于2GHz）、低功耗、高匹配度的设计方法研究，形成系统的设计方法，
软件无线电台应用的SoC芯片的主要技术指标？		1）软件无线电台应用的SoC芯片：         工作频率：500MHz；         芯片功耗：小于3W；         工艺：90nm。      2）嵌入式CPU核：         内核频率：500MHz；         功耗： 800mW以下；         性能：450DMIPS以上。      3）经济考核指标：         SoC芯片：大于1000片；         销售额： 大于20万元。      4）其它成果：         形成专利和版权保护：2项
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要技术指标？		项目拟研发的高性能模数转换器芯片应具有以下主要功能：  ① 中频采样（亚采样）能力  ② 可选片上量化路径抖动（dithering）  ③ 内部集成稳定参考源  ④ 时钟占空比稳定功能  ⑤ 兼容LVDS与CMOS逻辑的16bit数字输出  ⑥ 支持节能休眠模式  高性能模数转换器芯片技术指标：   转换速率：                >100 MSPS；   信噪比（SNR）：           >78 dB@2 MHz                                 >75 dB@100 MHz；   无杂散动态范围（SFDR）：  >95 dB@2 MHz            >80 dB@100 MHz；   积分非线性（INL）：        < 3 LSB;   差分非线性（DNL）:        < 1 LSB;   有效量化位（ENOB）：      >12.5 bit;   供电电压：                1.8 V；   功耗：                    <300 mW；   差分输入信号带宽：        >300 MHz；   差分输入信号范围：        2 Vpp；   数字后台校正收敛时间：    < 1 s  另外, 拟发表高水平学术论文2篇，申请发明专利2项，培养博士生1名，硕士生2名。  
芯片级电路快速并行测试技术研究的主要技术指标？		研究测试优化技术、测试流程动态全自动调整技术、测试效率评估技术，完成全自动测试优化软件、测试流程动态全自动调整软件、测试效率评估软件并取得相关知识产权；研究探针卡/接口板高密度复杂设计技术、测试资源高并行驱动扩展设计技术和芯片级电路高并行度测试网络拓扑技术，完成不少于10套芯片级电路快速并行测试设计和测试板制作； 实现芯片级电路快速并行测试技术在不少于10个国内自主设计集成电路产品上的应用，使单晶圆芯片测试时间比传统方法缩短90%。  
集成OFDM电力线载波技术的智能电表SOC芯片的主要技术指标？		（1）嵌入的MCU核具有低功耗模式 ,该模式下支持LCD驱动，整体工作电流<30uA。  （2）载波部分采用OFDM调制解调技术，工作频带范围60k~-500kHz, 最高通讯速率达到128kbps  （3）载波部分的接收灵敏度：<10μVRMS  （4）宽量程电能计量，在3000：1输入动态范围内非线性误差<0.1%  （5）计量部分能给出电流及电压有效值、有功功率、有功能量、功率因子、电网频率等参数  （6）MCU部分集成LCD驱动电路，有低功耗模式 。
芯片安全防护技术研究及卡SoC芯片开发的主要技术指标？		.1.1产品技术指标：  □ 处理器  采用32位SC100处理器  □ 存储器  EEPROM存储器的容量为32K~144K字节  EEPROM存储器在通常的操作条件下，将提供至少100,000次擦写寿命和至少10年的数据保存时间。  □ 随机数发生器  符合FIPS140-2、SP800-22标准  □ DES算法处理器  支持单DES/3DES  支持ECB/CBC模式  具有抗攻击电路  □ PKI算法处理器  硬件支持RSA密钥模长最大到2048位  支持素域和二进制域下的椭圆曲线加密，最高256位  配合软件可支持SM2算法  具有抗攻击电路  □ 商密算法模块  具有SSF33、SM1、SM3、SM7算法硬件电路模块  □ 安全控制  环境传感器：频率检测，电压检测，温度检测，光检测，可抗错误注入攻击；  有源屏蔽层，可抗侵入式与半侵入式攻击  存储器加密，可抗侵入式与半倾入式攻击、错误注入攻击  存储器保护电路（MPU）可以对存储器进行权限设置，可抗错误注入攻击  处理器具有指令时序调整、时序插入、数据极性变化功能，可抗功耗/电磁分析攻击、错误注入攻击  算法模块具有时序均衡、伪操作插入、掩码保护、自动盲化功能，可抗功耗/电磁分析攻击、错误注入攻击  达到CC EAL4+安全要求  □ ESD保护大于4KV  2.1.2产品安全认证  本项目研制的高安全智能卡芯片计划取得银联卡芯片安全认证与国际安全实验室攻击性测试报告。  2.1.3专利和论文     项目申请发明专利5项、论文5篇。
TPMS传感器芯片产品化规模制造技术的主要技术指标？		1、传感器工作温度范围：-40℃~125℃  2、系列压力量程：100-450/700/900/1400 kPa  3、其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)     4、加速度传感器量程：-12~115g；精度：±6 g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)  5、（压力和加速度）集成复合传感器芯片尺寸不大于1.8mm×1.9mm×1.3mm   6、形成TPMS传感器月产6英寸500片以上的规模制造能力  7、批量制造传感器芯片成品率达到80%以上  8、TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只  9、传感器提供批量应用，芯片产能达到3000片/月（6英寸）  10、建立传感器设计、量产制造和S封测等完整的产品技术平台  11、实现产值达到每年千万元量级  12、实现专利不少于3项  
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的主要技术指标？		1、研究芯片级抗旁路、抗错误、抗物理等攻击技术。针对国密算法、低功耗/高性能做特别的设计改进和优化，成果形式为：     (1)研究芯片级抗旁路、抗错误、抗物理等攻击关键技术，研制形成相关共性（货架化）的IP及技术文档     (2)申请相关发明专利2件以上（含2件）  2、利用安全抗攻击研究成果，研制出一款适合国内高端智能IC卡应用需求的高安全性智能卡SoC芯片，成果形式为：     (1)设计完成高安全性智能卡SoC芯片，主要技术指标：   a.内嵌16位高速CPU   b.支持ISO/IEC 14443-A/B非接触通讯协议   c.支持ISO/IEC 7816接触接口   d.硬件加密算法支持DES/AES/SM1/RSA/ECC/SM2    e.安全性能    1.旁路攻击（SPA、DPA电源分析等）    2.抗错误攻击    3.电压/频率/温度/光检测复位    4.存储器(ROM、EEPROM、RAM)数据加密    5.ROM码点防逆向读取   f.6Kbyte XRAM   g.内置大容量EEPROM存储器（不小于64Kbyte）   h.高可靠性EEPROM（20万次擦写，50年数据保存时间）      (2)进行相应SoC芯片集成电路布图保护登记
自主智能三轴加速度传感系统集成芯片研究的主要技术指标？		技术考核指标 第一期              第二期          市场对比产品                   至12年8月          至13年8月   量程          +/- 4G         +/- 8 G          +/- 4 G  灵敏度        32 LSB/g           64 LSB/g        32 LSB/g   工作温度范围      -40度 – 85 度 -40度 – 85 度 -40度 – 85 度  低电流功耗 400微安            400微安   400微安  宽工作电压 2.7V – 3.6 V 2.7V – 5.5 V 2.7V – 3.6 V  可靠性HTOL 168h            168h             168h  本课题项目核心技术申请3项发明型专利和3项实用新型专利，通过本项目实施，企业将新获3项实用新型授权、3项发明专利实审或公开。
面向物联网智能传感芯片技术研究的主要技术指标？		 1. 建立8英寸CMOS片上介电质薄膜牺牲层MEMS和与CMOS兼容SOI MEMS规模加工设备安装与调试  2. 建立CMOS-MEMS工艺构架的完整工艺模块和在线监控系统  3. 8英寸SOI器件设计规则及工具包1套  4. 8英寸CMOS片上介电质薄膜牺牲层MEMS器件设计规则及工具包1套  5. 典型器件工艺和可靠性验证报告2套  6．建成8英寸MEMS产品代工平台，形成2000片月产能力  7．形成晶圆级MEMS封装测试规模化生产后加工能力  8．完成免费工程批次的试流片和晶圆封测，并通过功能验证  
TPMS复合传感器芯片SiP封装技术研究的主要技术指标？		传感器工作温度范围：-40℃~125℃    系列压力量程：100-450/700/900/1400 kPa    其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)       加速度传感器量程：-12~115g；精度：±6 g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)   （压力和加速度）集成复合传感器芯片尺寸不大于1.8mm?1.9mm?1.3mm   
自主智能压力复合传感系统集成芯片研究的主要技术指标？		以丽恒的电容式微机电温度压力系统集成传感器样品的综合性能达到设计要求作为具体成果达成的考核指标。      1.）作为考核成果及表达形式，丽恒的微机电温度压力系统集成集成智能传感器芯片样品，其具体参数对比飞思卡尔的最新产品MPL3115如下图：  主要指标  时间          2012 09         2013 09           目前  产品型号          丽恒 PS0606 丽恒 PS0606 飞思卡尔MPL3115  压力范围          40~120 kPa 40~120 kPa 50~110 kPa  精确度          +/-3 KPa   +/-0.3 KPa +/-0.3 KPa  分辨度/海拔高度 <10ft/300cm <1ft/30cm 1ft/30cm   大气压 <15Pa         <1.5Pa          <1.5Pa  工作温度          -40~85℃  -40~85℃          -40~85℃  电流    待机模式 <6uA          <2uA          <2uA      最大电流模式 < 2mA  <1mA          <2mA  产品运用丽恒的智能传感器系统片上集成芯片技术，在量测范围以及产品尺寸上具有优势，在成本上能够形成优势。      2.）在专利方面  丽恒将有可能在  a）微机电器件架构设计—电容式微机电压力结构  b）电路拓扑图----电容式温压读出电路；  c）CMOS-MEMS 系统集成工艺---微机电系统片内与CMOS一体加工方法  d）系统集成结构设计---微机电系统片内与CMOS一体加工结构，这几个方面分别取得1~2个专利  丽恒光微在MEMS及智能传感器及系统芯片领域的专利情况汇总  核心技术领域   传感加工工艺技术 微传感器器件设计                                        系统集成结构设计  相关CMOS电路设计  已授权专利 0            0              0  已获准          5            4              0  待批准          0            0              1  项目执行期间预计新申请 3    2              2      丽恒的专利积累背景：      当前丽恒的核心技术研发成果,涵盖了核心芯片产品链上相互衔接的五个主要方面：1）器件晶圆加工工艺；2）微光机电芯片封装；3) 微光机电器件设计；4) 微光机电芯片产品；5) 系统应用及集成。      在这些方面，丽恒申请提交中国专利申请超过70件、美国专利申请26件、PCT专利申请18件、日本专利申请1件，其中9件已经获得有关专利局授权（其中 5件为美国专利授权、 4件为中国专利授权）；在准备和提交的中外专利也超过10件，累计提交的专利申请超过100件。同时，丽恒已获得代表CMOS嵌入式MEMS英文（CMOS embedded MEMS）特种标识“CeMEMS”的中国注册商标。      3.) 新产品及标准  基于本产品以及研发过程中的技术积累，本款智能复合电容式温压光/湿智能传感器系统集成芯片，将作为丽恒系统集成技术的成功应用，填补国内外市场空白，并为今后的更多功能传感器的片内集成奠定技术基础。  在标准方面，丽恒的智能传感器系统集成芯片技术的成功应用，以及一系列产品的开发，将有利于以丽恒CeMEMSTM平台为蓝本构建MEMS片内集成的行业甚至国家标准。 
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的主要技术指标？		（1）传感器工作温度范围：-40℃~125℃  （2）系列压力量程：100-450/700/900/1400 kPa  （3）其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)     （4）加速度传感器量程：-12~115g；精度：±6 g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)  （5）（压力和加速度）集成复合传感器芯片尺寸不大于1.8mm*1.9mm*1.3mm  
6500V超高压大功率IGBT芯片研发的主要技术指标？		本项目完成后，将率先在国内开发成功动静态参数达标的6500超高压IGBT/FRD芯片。  静态参数达到如下标准：  6500V IGBT芯片  芯片击穿电压：Vces >6500V  阈值电压：Vth为7+/-1V  导通压降：VCEsat 为4.3+/-1V,  芯片反向漏电：ICES <25ua,  栅极漏电：IGES<400na  6500V FRD芯片  击穿电压：Vr>6500V，  导通压降：Vf=3.8+/-1V,   反向漏电：Ir<50ua。  动态参数达到如下标准：  6500V IGBT芯片  上升时间：Tr <0.60uS，  下降时间：Tf<1.5uS;   6500V FRD芯片  反向恢复峰值电流： Irm<100A。  
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的主要技术指标？		（1）传感器工作温度范围：-40℃~125℃  （2）系列压力量程：100-450/700/900/1400 kPa  （3）其中100-450kPa压力传感器分辨率优于1.37 kPa，精度：±7kPa ( 0℃~50℃)和±17.5 kPa (-40℃~0℃ and 50℃~125℃)     （4）加速度传感器量程：-12~115g；精度：±6g ( -20℃~70℃)和±8.5g (-40℃~-20℃ and 70℃~90℃)  （5）（压力和加速度）集成复合传感器芯片尺寸不大于1.8mm?1.9mm?1.3mm 
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要技术指标？		本项目拟研发的高性能模数转换器芯片应具有以下主要功能：  ① 中频采样（亚采样）能力  ② 可选片上量化路径抖动（dithering）  ③ 内部集成稳定参考源  ④ 时钟占空比稳定功能  ⑤ 兼容LVDS与CMOS逻辑的16bit数字输出  ⑥ 支持节能休眠模式  高性能模数转换器芯片技术指标：  ? 转换速率：                >100 MSPS；  ? 信噪比（SNR）：           >78 dB@2 MHz              >75 dB@100 MHz；  ? 无杂散动态范围（SFDR）：  >95 dB@2 MHz            >80 dB@100 MHz；  ? 积分非线性（INL）：        < 3 LSB;  ? 差分非线性（DNL）:        < 1 LSB;  ? 有效量化位（ENOB）：      >12.5 bit;  ? 供电电压：                1.8 V；  ? 功耗：                    <300 mW；  ? 差分输入信号带宽：        >300 MHz；  ? 差分输入信号范围：        2 Vpp；  ? 数字后台校正收敛时间：    < 1 s
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要技术指标？		高性能后台校准算法技术指标：  ? 时钟频率：                >100 MSPS；  ? 数字后台校正收敛时间：    < 1 s  本项目技术指标能在FPGA上运行验证。
自主智能三轴陀螺传感系统集成芯片研究的主要技术指标？		与全球化智能三轴陀螺仪传感系统芯片产业以及相关技术与市场发展趋势接轨，参照国外先进企业的主流产品技术水平及发展路线，该课题分别制定了第一期为期一年的项目课题主要技术考核指标，以及之后第二期项目延续一年的参考经济指标，分别描述如下。  技术考核指标  测试条件 第一阶段至2012-8 第二阶段至2013-8 市场参照值(应美盛) 单位  满量程     FS_SEL = 1  ±2000         ±2000         ±2000 (FS_SEL=3) °/s       FS_SEL = 0 ±500         ±500         NA                 °/s  灵敏度    FS_SEL = 1,  131         131         14.375(FS_SEL=3) LSB/°/s             ADC为16位      FS_SEL = 0,  32.8         32.8         NA                 LSB/°/s              ADC为16位  工作电压 　          2.5±5%         2.5±5%         2.5±5%                 V            3.0±5%         3.0±5%         2.1~ 3.6         V            3.3±5%         3.3±5% 　                            V  工作电流           6         6         6.5                 mA  休眠模式电流 　 5         5         5                 μA  工作温度范围 超出此温度范围 -40 to +85 -40 to +85 -40 to +85         ℃               将不能达到指标  可靠性HTOL  通过168小时 通过500小时 500小时                    hr.      在课题研发阶段，我们将申请新增实用新型8项、发明专利5项和外观专利1项，成功研发出达到上述指标的智能三轴陀螺仪传感系统芯片产品，并实现一定产量与出货量，实现真正的MEMS技术产业化。
汽车车身控制器（BCM）专用高压芯片的研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
12bits高速ADC IP核的验证和标准化的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高端双界面智能卡关键技术研究与产品实现的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
四合一全高清数字电视一体机图像处理SOC的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
面向移动多媒体计算平台的图形加速处理器开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
用于LCD TV背光的高亮度LED驱动集成电路研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高性能双界面CPU卡安全芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
汽车车身控制器（BCM）专用高压芯片的技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		通过本项目的研究，力争在汽车车身控制模块的设计方面达到国内领先水平，为今后参与国际竞争奠定坚实基础。上海飞乐股份有限公司与上海大学建立“上海大学—飞乐股份汽车电子联合实验室”，结合双方的资源，优势互补，资源共享，以国内汽车整车企业产业应用的技术需求为导向，联合研发汽车电子产品，形成产业化并培养一支汽车电子领域高素质的研发队伍，为企业源源不断地提供高级工程技术与管理人才，实现可持续发展。既要使研究成果处于国内领先水平，又能在国民经济建设的重要领域中有积极的影响和效益，使该实验室成为进行汽车电子领域产学研合作的平台。研制的汽车车身控制模块将在上海沪工汽车电器有限公司实现中试生产。 
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		过课题研究与开发，进一步完善公司SoC应用开发平台，建立低功耗技术实验研究中心，不断优化产品结构和性能，提高产品的市场竞争力与企业整体实力。通过该课题培养扎实掌握SoC芯片设计的高水平高素质的博硕士人才，形成以课题负责人和教授为首，博硕士为中坚力量的科研团队。培养一批具有较强科研能力的博士、硕士，资深工程师为中坚力量的科研团队。  
12bits高速ADC IP核技术研发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
TD-LTE/TD-SCDMA双模加速固核的研发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
车身控制器专用高压芯片的设计的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
12bits高速ADC IP核技术攻关的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
支持国密算法的移动存储控制SoC芯片研制及应用的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		 通过课题研究与开发，进一步完善公司SoC应用开发平台，建立低功耗技术实验研究中心，不断优化产品结构和性能，提高产品的市场竞争力与企业整体实力。通过该课题培养扎实掌握SoC芯片设计的高水平高素质的博硕士人才，形成以课题负责人和教授为首，博硕士为中坚力量的科研团队。培养一批具有较强科研能力的博士、硕士，资深工程师为中坚力量的科研团队。  
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
65nm 12bit高性能ADC电路技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
65nm 12bit高性能ADC IP核产业化技术攻关的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
CMMB移动电视单芯片SoC接收系统解决方案的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
65nm 12bit高性能ADC IP核产业化研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
万兆(10G)以太网无源光网络接入控制芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高性能模数数模转换器测试技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
手机移动支付核心SoC芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
千兆赫兹低功耗运算放大器芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
用于汽车电子燃油喷射系统的高精度运算放大器的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
用于高端服务器内存模组的寄存器缓冲芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
TD-LTE终端射频功率放大器芯片研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高频微波、毫米波宽带放大器的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		通过本项目的实施将形成一个毫米波集成电路设计以及系统研发中心，博士2人，硕士5人，本科10人以上。    
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
基于先进时空域去噪算法的视频图像处理器开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
60GHz超高速通信T/R芯片技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
60GHz超高速通信系统射频前端频率综合器电路研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
高速高精度模数转换器（ADC）性能测试技术研发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
60GHz超高速通信射频前端芯片技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
软件无线电台应用的SoC芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
芯片级电路快速并行测试技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
集成OFDM电力线载波技术的智能电表SOC芯片的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
芯片安全防护技术研究及卡SoC芯片开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		 公司建设芯片安全专业实验室，依托华虹--交大联合实验室的学术积累和学术优势，在密码算法及其软、硬件实现、密码方案、安全协议、抗旁路、抗物理攻击等领域内开展深入研究，为公司信息安全芯片产品的开发提供理论依据。      完善华虹—交大联合实验室建设，在现有合作基础上，重点研究密码与安全的前沿技术，为后续产品开发提供理论依据，使之成为国内一流的智能卡安全攻防研究实验室。在学术方面，围绕安全领域的前沿问题和关键问题进行研究。在安全实验方面，大力发展穿透性实验能力，成为国内最专业的智能卡及相关产品的安全实验室。在安全防御技术方面，紧密围绕企业的产品需求，为企业提供行业领先的安全技术，提升产品在安全领域的核心竞争力。      完善华虹测试中心建设，在未来2年内建成有整体解决方案的智能卡类产品测试环境，在该测试环境内，能实现 wafer、模块、卡片及通用封装型式的新产品测试开发和批量生产测试。
TPMS传感器芯片产品化规模制造技术的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
自主智能三轴加速度传感系统集成芯片研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		公司以技术开发和销售为主，主要负责产品的设计、测试，在生产上采用委托加工结合的生产方式。  目前本公司拥有两家实力雄厚的生产合作伙伴：中芯国际和苏州固锝电子。其中中芯国际是全球第四大的专业集成电路制造商。苏州固锝电子是专业的QFN封装测试公司。中芯国际在上海，苏州固锝电子在苏州，地理上的优势使我们能得到强有力的支持。中芯国际完成后的晶圆裸片将送到固锝电子, 固锝电子将会将晶圆(8吋)切割成一片片单独的裸片,然后再封装成成品芯片,最后根据我们的测试要求完成成品的测试。  公司采用世界上通用的无晶圆生产集成电路设计公司的模式，公司专注于技术含量最高的集成电路芯片设计，晶圆生产和测试外包给专业的生产公司，公司目前建立了良好舒适的开发环境、并建立了一定规模的实验室和机房，公司已经添置了研究开发需要的部分设备仪器和开发基础软件。  另外，公司拥有一批集调研、开发、策划、销售、服务等能力于一身的项目实施工程师、技术支持人员，平均工作年限6年以上。完全有能力满足本项目的产业化生产发展需要。本项目从技术、生产、销售及资金等方面已完全具有了良好的产业化实施的基础撑条件。
面向物联网智能传感芯片技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
TPMS复合传感器芯片SiP封装技术研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		形成TPMS传感器月产6英寸500片以上的规模制造能力    建立传感器设计、量产制造和S封测等完整的产品技术平台    批量制造传感器芯片成品率达到80%以上    TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只 
自主智能压力复合传感系统集成芯片研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		 丽恒已经与中国科学院西安光机所设立了研发实验用的联合工程中心，拥有100M2的1000级的洁净实验室，可以用来为本项目实验服务。在下游市场开拓方面，丽恒已经与陕西卓讯物联网应用公司签署合作协议，开发本项目传感器芯片的生物应用市场。      另一方面，丽恒正在与上海交大沟通合作研发，对方表达出浓厚的兴趣，并正在积极推进合作事宜的内容细节。  丽恒正在不断壮大的技术团队，同时增加工具软件、增设测试设备、加强企业与科研机构与芯片代工厂的横向联合、利用同行业间产品的差异化实现优势互补（应用丽恒的系统集成技术），以形成以丽恒为纽带的“智能传感器系统集成芯片技术”研发中心及示范基地。      作为轻资产的设计企业，丽恒借助中芯国际等代工厂以建立中试线和生产线，并以更加适应市场的产品以分享代工厂的庞大产能。 
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		1）形成TPMS传感器月产6英寸500片以上的规模制造能力  （2）建立传感器设计、量产制造和S封测等完整的产品技术平台  （3）批量制造传感器芯片成品率达到80%以上  （4）TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只 
6500V超高压大功率IGBT芯片研发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		本项目实施完成后，上海北车永电电子公司将建成国内先进的超高压大功率IGBT/FRD芯片研发平台，该研发平台还将进一步开发4500V，3300V，1700V等工业级IGBT/FRD芯片。  此外，本项目完成后，还将建成国内领先的高压大功率器件测试及实验平台，拥有动静态测试机，高压探针台，可靠性设备等，静态测试耐压能力可以达到8000V以上，具备芯片级的测试分析、器件再优化及可靠性验证等功能，并初步建立芯片和模块级的失效分析能力。
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		（1）形成TPMS传感器月产6英寸500片以上的规模制造能力  （2）建立传感器设计、量产制造和S封测等完整的产品技术平台  （3）批量制造传感器芯片成品率达到80%以上  （4）TPMS传感器芯片在规模量产下，制造成本不高于0.1美元/只
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		
自主智能三轴陀螺传感系统集成芯片研究的课题实施中形成的实验室、研发中心、示范基地、中试线、生产线及其规模等？		课题实施中在上海形成浦东新区认定企业研发机构一座，防静电专业实验室一座，用于测试三轴MEMS陀螺仪产品的半自动化测试工厂一座。
汽车车身控制器（BCM）专用高压芯片的研究的经济考核指标？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的经济考核指标？		项目开发完成后得到符合以下技术指标的集成电路小批量生产样品25片晶园,进入产品中试生产流程, 获得客户的小批量应用,实现销售额20万元.
4Gbps宽带无线通信RF SOC芯片测试环境建设的经济考核指标？		 5. 测试环境建成后产能达到2000万颗/年
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的经济考核指标？		本项目完成时候，实现本芯片的量产出货，达到80-100万片/月左右的规模。项目完成之后的一年，实现近千万人民币/年的芯片销售目标。 
12bits高速ADC IP核的验证和标准化的经济考核指标？		
高端双界面智能卡关键技术研究与产品实现的经济考核指标？		验收时累计销售160万片，平均售价6.5元/片（以模块销售形式计），实现销售收入1000万元左右。
四合一全高清数字电视一体机图像处理SOC的经济考核指标？		本项目产品预计在2011年6月实现销售，至2011年9月30日，销量有望达到1万颗；至2009年年底，销量有望达到10万颗，至2012年年底销量有望达到100万颗，到2013年年底预计累计销售额为5,200万元左右，毛利率可以达到40%，在实现销售后的2年内可占有25%的市场份额，其市场前景十分广阔。
面向移动多媒体计算平台的图形加速处理器开发的经济考核指标？		
用于LCD TV背光的高亮度LED驱动集成电路研究的经济考核指标？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的经济考核指标？		本项目完成后预计在2011年实现多模多频段宽带射频调谐器芯片的销售收入达到1200万元，创造利税250万元。
高性能双界面CPU卡安全芯片的经济考核指标？		本项目验收时销售数量60万颗，实现销售收入727万元，净利润79万元，上交税金116万元，利税合计195万元
汽车车身控制器（BCM）专用高压芯片的技术研究的经济考核指标？		采用市场化操作模式，推动该项成果的转化。上海飞乐股份有限公司负责汽车车身控制（BCM）模块的研发，上海沪工汽车电器有限公司负责汽车车身控制（BCM）模块的加工和生产，以最快的速度和最好的质量实现汽车车身控制（BCM）模块的市场化运作，并尽快实现社会效益和经济效益，预计在项目完成时，BCM专用芯片及BCM模块可实现2000万左右的产值。
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的经济考核指标？		项目预计于2011年9月完成，计划用半年的时间进行产品的试用及应用方案的推广及完善，至项目验收时芯片销售达100万元; 2012年1月开始进入量产期，计划年销售2000万元以上，年利润400万元以上。
12bits高速ADC IP核技术研发的经济考核指标？		
TD-LTE/TD-SCDMA双模加速固核的研发的经济考核指标？		IP固核作为产品将不直接产生经济效益，但将集成在我们的SOC基带芯片中形成销售，产生间接经济效益，我们预期在2012年后LTE将有望试商用。
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的经济考核指标？		 多通道DVR样机指标：  1. 支持16路D1视频的采集和处理  2. 支持16路D1视频(25fps)的H.264实时编码  3. 支持本地存储及回放  4. 支持移动侦测和报警输入输出  5. 支持网络访问  6. 支持16路画面显示  高清IP摄像机样机指标：  1. 支持1路720p或1080i高清视频的采集和处理；  2. 支持1路720p或1080i高清视频的H.264实时编码(25fps)  3. 支持本地存储  4. 支持移动侦测和报警输入输出  5. 支持网络远程管理和回放  专利指标:  1项以上的发明专利和1项集成电路布图设计版权 
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的经济考核指标？		改进版的X901的应用重点面向音视频欣赏、无线宽带应用、影音娱乐、视频电话等，我们将重点推出一个基于X901的多功能移动数字多媒体终端Turnkey解决方案，这个方案能够满足用户在3G时代的生活、工作、娱乐需求，并推动相关产业的发展。该项目完成时将新增产值1000万人民币，给公司带来丰厚的利润。 
车身控制器专用高压芯片的设计的经济考核指标？		
12bits高速ADC IP核技术攻关的经济考核指标？		
支持国密算法的移动存储控制SoC芯片研制及应用的经济考核指标？		案  （3）国内外期刊发表论文8篇以上，专利3项以上  （4）培养硕士研究生10名，博士研究生4名  5.3 经济考核指标      项目预计于2011年9月完成，计划用半年的时间进行产品的试用及应用方案的推广及完善，至项目验收时芯片销售达100万元; 2012年1月开始进入量产期，计划年销售2000万元以上，年利润400万元以上。
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的经济考核指标？		预计在项目执行期可完成芯片销售1000余万元
65nm 12bit高性能ADC电路技术研究的经济考核指标？		
65nm 12bit高性能ADC IP核产业化技术攻关的经济考核指标？		 本课题实施期间，无经济考核指标。 
CMMB移动电视单芯片SoC接收系统解决方案的经济考核指标？		项目完成时候，实现本芯片的量产出货，达到5万片/月的规模。项目完成之后的一年，实现1500万人民币/年左右的芯片销售目标。 
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的经济考核指标？		在项目验收时销售额预期将达到1千4百万元人民币。  
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的经济考核指标？		项目完成时，可达到50万件的销售量。
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的经济考核指标？		
65nm 12bit高性能ADC IP核产业化研究的经济考核指标？		 本课题实施期间，无经济考核指标。  本课题技术属于目前国际最新水平的数模混合集成电路，课题属于前沿芯片共性技术。芯片采用65nm先进CMOS工艺，设计需要考虑低电压、低功耗、高速、高精度，以及可制造性设计，技术难度较大，项目期内，针对手机电视应用，重点完成产业化技术攻关。  本课题结束后，希望进一步完成该IP核在手机电视SoC中的嵌入应用。  
万兆(10G)以太网无源光网络接入控制芯片的经济考核指标？		。企业资产规模达到1580万元，企业人数达到130人，因项目实施而新增就业人数30人。  (二)  经济目标及考核目标      截至项目完成时，实现累计销售收入2600万元、缴税总额为156万元、净利润为254万元
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的经济考核指标？		
高性能模数数模转换器测试技术研究的经济考核指标？		项目执行期间相关技术研发成果和测试平台新增产值300万元，实现利税120万元。 
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的经济考核指标？		
手机移动支付核心SoC芯片的经济考核指标？		本项目验收时实现销售收入740万元，净利润100万元，利税合计232万元。
千兆赫兹低功耗运算放大器芯片的经济考核指标？		本项目验收时实现产销量28万片，销售额112万元，净利润14.3万元，纳税10.3万元。
用于汽车电子燃油喷射系统的高精度运算放大器的经济考核指标？		
用于高端服务器内存模组的寄存器缓冲芯片的经济考核指标？		本项目将在2012年开始大规模市场推广，实现产品产业化。
TD-LTE终端射频功率放大器芯片研究的经济考核指标？		
高频微波、毫米波宽带放大器的经济考核指标？		经济指标名称 项目执行期累计    销售收入        850万    交税总额        50.5万    净 利 润        79.3万    
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的经济考核指标？		
基于先进时空域去噪算法的视频图像处理器开发的经济考核指标？		项目验收时，实现芯片销售1万片。  
60GHz超高速通信T/R芯片技术研究的经济考核指标？		
60GHz超高速通信系统射频前端频率综合器电路研究的经济考核指标？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的经济考核指标？		本项目产品预计在2012实现销售，到2012年9月30日，销量有望达到1万颗，至2012年底，累计销量有望达到5万颗，2013年销量有望达到80万颗，到2013年预计累计销售额为3000万元左右，毛利率可以达到40%，其市场前景十分广阔。 
高性能移动通信终端应用处理器SoC芯片的研发及产业化的经济考核指标？		在项目考核时，芯片的销售量应达到10万片，销售额超过人民币1000万元。 
高速高精度模数转换器（ADC）性能测试技术研发的经济考核指标？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的经济考核指标？		
60GHz超高速通信射频前端芯片技术研究的经济考核指标？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的经济考核指标？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的经济考核指标？		
软件无线电台应用的SoC芯片的经济考核指标？		SoC芯片：大于1000片；         销售额： 大于20万元。     
CMOS高速高精度模数转换芯片关键技术研究和产品开发的经济考核指标？		
芯片级电路快速并行测试技术研究的经济考核指标？		通过课题研发，将快速并行测试技术研发成果实现产业化，在课题执行期间实现新增产值600万元。
集成OFDM电力线载波技术的智能电表SOC芯片的经济考核指标？		在2013年12月前，实现集成OFDM的智能电表SOC芯片 销售10万片，销售额达到200万元  
芯片安全防护技术研究及卡SoC芯片开发的经济考核指标？		项目执行期内，通过该项目的实施，开发用于金融支付领域和电子护照的高端芯片系列化产品，形成累计完成销售收入1171万元的产业化目标。税收126万元，净利润2.2万元。
TPMS传感器芯片产品化规模制造技术的经济考核指标？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的经济考核指标？		
自主智能三轴加速度传感系统集成芯片研究的经济考核指标？		本课题项目预期累计实现销售收入2250万元，累计缴税324万元，累计净利润945万元，累计创汇240万美元。
面向物联网智能传感芯片技术研究的经济考核指标？		
TPMS复合传感器芯片SiP封装技术研究的经济考核指标？		  传感器提供批量应用，芯片产能达到3000片/月（6英寸）    实现产值达到每年千万元量级
自主智能压力复合传感系统集成芯片研究的经济考核指标？		 丽恒面向物联网应用的智能传感器系统集成芯片技术开发的第一款产品-温度压力可见光/湿度系统集成芯片，其项目产品生产规模及经济效益如下表      项目产品生产规模（万颗） 销售收入（人民币万元） 总成本费用（人民币万元） 净利润（人民币万元）  项目申报后第一年 0 0 355 -355  项目申报后第二年 400 1536 945 600  项目申报后第三年 1100 3520 2201 980  项目申报后第四年 2030 5278 3543 1100  项目申报后第五年 3600 6912 4993 900
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的经济考核指标？		（1）传感器提供批量应用，芯片产能达到3000片/月（6英寸）  （2）实现产值达到每年千万元量级 
6500V超高压大功率IGBT芯片研发的经济考核指标？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的经济考核指标？		1）传感器提供批量应用，芯片产能达到3000片/月（6英寸）  （2）实现产值达到每年千万元量级 
CMOS高速高精度模数转换芯片关键技术研究和产品开发的经济考核指标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的经济考核指标？		
自主智能三轴陀螺传感系统集成芯片研究的经济考核指标？		业研发机构一座，防静电专业实验室一座，用于测试三轴MEMS陀螺仪产品的半自动化测试工厂一座。  3.经济考核指标      参考经济指标：至项目结束时，累积产值超过2000万元。
汽车车身控制器（BCM）专用高压芯片的研究的人才培养情况？		6）培养具有较高理论素质和较强动手能力的博士研究生1名,硕士研究生3名; 
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的人才培养情况？		培养5名模拟、混合电路的高级设计人才。
4Gbps宽带无线通信RF SOC芯片测试环境建设的人才培养情况？		 4. 培养5名具有RF SOC芯片测试技术研究和测试工程应用的人才
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的人才培养情况？		 在本项目的研制过程中，我司采用以老带新的人才培育理念，培养相关设计人员3名，生产测试人员2名。
12bits高速ADC IP核的验证和标准化的人才培养情况？		培养精通ADC IP测试工程师1名
高端双界面智能卡关键技术研究与产品实现的人才培养情况？		通过该项目的建设，培养出不少于10人的双端CPU智能卡研究与开发的高级专业人才。  
四合一全高清数字电视一体机图像处理SOC的人才培养情况？		
面向移动多媒体计算平台的图形加速处理器开发的人才培养情况？		过项目实施,培养一批掌握图形处理器开发核心技术的专业技术人才.   
用于LCD TV背光的高亮度LED驱动集成电路研究的人才培养情况？		 我们采用“人才强企”战略，积极引进各类人才，加强对青年科技工作者的培养选拨和使用。通过本项目的研究可以培养模拟电路设计工程师2人，同时将掌握PWM/PFM模式直流－直流转换电路的控制原理等系统知识，为公司后续的工作打下坚实的基础。
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的人才培养情况？		
高性能双界面CPU卡安全芯片的人才培养情况？		
汽车车身控制器（BCM）专用高压芯片的技术研究的人才培养情况？		在人才建设方面，一方面是积极引进、重用国内外优秀人才，另一方面是重视现有人才的培育和提高，积极联系、选派研究人员赴国外相关研究单位进行合作交流。  
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的人才培养情况？		
12bits高速ADC IP核技术研发的人才培养情况？		培养2-3名精通高性能ADC设计和ADC 性能测试的高级专业人才。  
TD-LTE/TD-SCDMA双模加速固核的研发的人才培养情况？		在人才队伍建设方面，我们一方面注重加大人力资本投资力度，注重建立阶梯式的人才培养的发展体系。公司注重加强员工在技术和技能上的再教育培训，通过建立系统化的培训，使得新员工能够很快的融入到工作岗位中，老员工能够迅速的适应新的开发任务需要。  在长期的科研项目开发过程中培养和积累企业核心技术人才的同时，公司还注意加大吸收、引进关键人才的力度，对企业发展过程中所需的关键人才，注重“拿来主义”的策略，面对行业快速发展和需求不断变化的大环境，我们加大人才引进力度，以实现跳跃式发展的目标。公司还注重人才引进后的管理机制，注意将其个人职业发展目标同企业的发展目标相结合，给人才以施展抱负的空间。  具体到本课题，公司将通过本项目的实施进一步积累和引进算法、仿真方面的专业人才，并带动一批新人的成长，保持公司长期的技术人才优势，计划至少培养1名合格的项目经理和4到~5名骨干员工。  
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的人才培养情况？		在项目验收时，公司总人数达到60人以上，其中技术人员40人，研发团队全面掌握开发支持H.264标准视频解码和大规模SoC芯片设计的核心技术，具备多路视频编解码系统和IP摄像机的方案开发能力，掌握视频安防监控和嵌入式系统的实现技术。
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的人才培养情况？		
车身控制器专用高压芯片的设计的人才培养情况？		培养具有较高理论素质和较强动手能力的博士研究生/硕士研究生4名。  
12bits高速ADC IP核技术攻关的人才培养情况？		培养1-2名精通高性能ADC设计和ADC 性能测试的高级专业人才。  
支持国密算法的移动存储控制SoC芯片研制及应用的人才培养情况？		培养硕士研究生10名，博士研究生4名
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的人才培养情况？		
65nm 12bit高性能ADC电路技术研究的人才培养情况？		人才培养情况  培养研究生7名。
65nm 12bit高性能ADC IP核产业化技术攻关的人才培养情况？		人才培养情况  培养研究生7名。
CMMB移动电视单芯片SoC接收系统解决方案的人才培养情况？		培养相关RF芯片设计人员3名，RF生产测试人员2名，数字通信芯片设计人才3名。  
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的人才培养情况？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的人才培养情况？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的人才培养情况？		培养硕士研究生10名，博士研究生4名  
65nm 12bit高性能ADC IP核产业化研究的人才培养情况？		
万兆(10G)以太网无源光网络接入控制芯片的人才培养情况？		培养不少于4名的博士及不少于15名的硕士。
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的人才培养情况？		为医院建立研究团队的技术实施和开发平台、建立硕士及以上研究人员的培训和合作基地。 
高性能模数数模转换器测试技术研究的人才培养情况？		目研发中培养3－5名掌握测试开发技术的的研究人员，建立一支高素质的测试技术研发和测试工程技术应用的人才队伍。  
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的人才培养情况？		
手机移动支付核心SoC芯片的人才培养情况？		完成2人及以上公司中高级人才培养计划 
千兆赫兹低功耗运算放大器芯片的人才培养情况？		 企业现阶段投入本项目6名直接人员，预计增加2名，总人数达到8人。  
用于汽车电子燃油喷射系统的高精度运算放大器的人才培养情况？		培养硕士研究生2名和电路设计工程师1名。 
用于高端服务器内存模组的寄存器缓冲芯片的人才培养情况？		 该项目预计培养3-5名芯片设计人员，5-10名测试人员  
TD-LTE终端射频功率放大器芯片研究的人才培养情况？		培养博士生1名，硕士生2名。  
高频微波、毫米波宽带放大器的人才培养情况？		通过本课题的实施将培养1名博士生，2名硕士生。  
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的人才培养情况？		培养硕士、博士研究生10名以上  
基于先进时空域去噪算法的视频图像处理器开发的人才培养情况？		
60GHz超高速通信T/R芯片技术研究的人才培养情况？		
60GHz超高速通信系统射频前端频率综合器电路研究的人才培养情况？		培养博、硕研究生4名；
数字电视家庭多媒体中心的高清主芯片和整体解决方案的人才培养情况？		华亚微电子始终以培养中国自己的高科技人才为己任。通过为工程师创造直接接触业界最前沿科技的机会，与硅谷资深科技人定期的技术沟通，以及硅谷归国团队手把手的知识传接，不断为我国培养自身的高科技稀缺人才。我们坚信，通过这种人才培养模式，华亚微电子的技术研发人员必将成为上海科教兴市的骨干力量，成为上海以至全国芯片设计产业的精英，成为华亚微电子乃至全社会、全中国的一笔宝贵财富，为中国的芯片设计水平达到国际领先贡献力量。      华亚微电子不仅注重人才的培养和积累，同时也把防止人才流失作为科研工作顺利进行的主要工作之一。当今社会，高工资已经不再是留住人才的最佳方法，用事业、用感情、用共同的进取心才能留住并吸引更多的高科技人才，并且在每天的工作中百分之百地全身心发挥、投入。
高性能移动通信终端应用处理器SoC芯片的研发及产业化的人才培养情况？		
高速高精度模数转换器（ADC）性能测试技术研发的人才培养情况？		除课题组研发团队成员外，通过项目新培养1-2位工程师。  
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的人才培养情况？		养博士研究生一名。光集成器件制造工艺研发技术人员至少3名。  
60GHz超高速通信射频前端芯片技术研究的人才培养情况？		培养博士、硕士研究生共7名
国内Foundry的65nm及以下工艺的数模混合IP应用研究的人才培养情况？		培养IP技术支持服务人员1-2名。
研究用于国内Foundry的65nm及以下工艺的数模混合IP的人才培养情况？		
软件无线电台应用的SoC芯片的人才培养情况？		培养研究生：3名以上。  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的人才培养情况？		培养博士生1名，硕士生2名。 
芯片级电路快速并行测试技术研究的人才培养情况？		 课题研发中培养3－5名掌握测试开发技术的的研究人员，建立一支高素质的测试技术研发和测试工程技术应用的人才队伍。
集成OFDM电力线载波技术的智能电表SOC芯片的人才培养情况？		
芯片安全防护技术研究及卡SoC芯片开发的人才培养情况？		 国内金融、高端证照等高端智能卡应用领域的发展对芯片安全提出了更高的要求，亟需大量能够从事相关产品设计、检测的芯片级攻击与防护人才。本项目计划通过对芯片安全防护的研究与具体产品的开发，培养一批芯片安全攻击与防护的专业人才，建立国内首支专业芯片防护技术队伍。  通过项目的研发和实施，公司可培养了一批在智能卡关键技术研究、产品设计开发和系统应用等各环节的核心人才。      通过华虹设计--交大联合实验室对安全和抗攻击前沿技术的研究，利用高校的教育和研究资源，培养一批在信息安全和抗攻击技术方面的技术专家。
TPMS传感器芯片产品化规模制造技术的人才培养情况？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的人才培养情况？		
自主智能三轴加速度传感系统集成芯片研究的人才培养情况？		本课题项目现阶段投入本项目7名直接人员，预计增加3名，总人数达到10人。
面向物联网智能传感芯片技术研究的人才培养情况？		
TPMS复合传感器芯片SiP封装技术研究的人才培养情况？		培养研究生4名以上
自主智能压力复合传感系统集成芯片研究的人才培养情况？		丽恒以内部培养和外部引进两种途径不段充实人才队伍。      一方面：丽恒在开展项目研发的同时，对团队内部定期不定期有培训和技术交流，同时鼓励员工在任何时候进修学习以增强实力。      另一方面：在丽恒本身薄弱的环节，采他山之石，丽恒乐于付出高成本聘请应用型人才，完善自身人才结构。      丽恒营造了良好的工作环境和氛围，拥有宽松管理但竞争进取的企业文化，在待遇上给予同行业有竞争力的薪酬，并有大量员工持股，以留住人才、培养人才。      当前，丽恒有多名员工仍在接受在职研究生课程的继续教育。      针对本项目，丽恒将利用多企业合作这一机会，加强企业间沟通与学习，并藉此让员工在技术上有更多的交流机会。并对物联网技术以更深入了解，为企业的纵深发展积累实力。  产学研结合加快工作进展的设想  丽恒在开展项目的同时与中科院西安光机所开展合作，目前已经有项目组成员在光机所就读硕士和博士。而本项目本身也是今后丽恒与中科院光机所长期合作的技术基础。  从商业化和企业的社会责任出发，丽恒在做好项目的同时，乐于接受如西光所等科研单位的技术合作要求，利用员工资深能力优势，以及丽恒的技术积累，协助光机所完成国家的科研项目攻关。同时，成果与科研院所共同分享，达到培养人才，共同发展的目的。  
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的人才培养情况？		培养研究生5名以上 
6500V超高压大功率IGBT芯片研发的人才培养情况？		IGBT芯片产业在国内目前还处于起步阶段，产业链不健全，人才比较匮乏。上海北车永电在本项目的研究开发过程中，将逐步完善和增强本公司的IGBT研发能力，培养和锻炼一批高压IGBT/FRD芯片方面的研发及产业化人才, 预计因本项目而得到培养的专业人员人数将达到20人以上。
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的人才培养情况？		培养研究生2名 
CMOS高速高精度模数转换芯片关键技术研究和产品开发的人才培养情况？		，培养博士生1名，硕士生2名。  
CMOS高速高精度模数转换芯片关键技术研究和产品开发的人才培养情况？		培养博士生1名，硕士生2名。  
自主智能三轴陀螺传感系统集成芯片研究的人才培养情况？		 按照参与该子项目的项目执行以及人员配备计划，预计在相关的核心技术领域和层次，能预增并培养智能传感系统集成芯片技术方面具有两年以上开发经验的工程师5名，分别为：传感器微器件设计及工作模式设计的两年以上开发经验的工程师1名，SIC辅助电路及系统设计两年以上开发经验的工程师2名，晶圆及芯片机电和功能测试两年以上开发经验的工程师1名，系统集成芯片封装技术两年以上开发经验的工程师1名。      为留住人才，深迪半导体（上海）有限公司制订了相关的人才激励制度，规定了有突出成绩和贡献的人员给予一定的物质奖励的政策，如开发奖、销售提成、部分人员给予年薪制配股等，增加了员工的工作积极性。      深迪半导体（上海）有限公司高度重视人才在公司发展中的作用，十分注重人才的引进与培养，并为其提供宽松、良好的工作环境，保障了人力资源的质量和稳定。同时，公司将继续加强员工招聘与培训、绩效考核、企业文化建设，引进职业经理人，高薪聘请各种技术人才，并出台了一系列留住人才、培养人才的机制，使企业能具备持续创新体系。  
汽车车身控制器（BCM）专用高压芯片的研究的主要成果？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的主要成果？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的主要成果？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的主要成果？		
12bits高速ADC IP核的验证和标准化的主要成果？		
高端双界面智能卡关键技术研究与产品实现的主要成果？		
四合一全高清数字电视一体机图像处理SOC的主要成果？		
面向移动多媒体计算平台的图形加速处理器开发的主要成果？		
用于LCD TV背光的高亮度LED驱动集成电路研究的主要成果？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的主要成果？		
高性能双界面CPU卡安全芯片的主要成果？		
汽车车身控制器（BCM）专用高压芯片的技术研究的主要成果？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的主要成果？		
12bits高速ADC IP核技术研发的主要成果？		
TD-LTE/TD-SCDMA双模加速固核的研发的主要成果？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的主要成果？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的主要成果？		
车身控制器专用高压芯片的设计的主要成果？		
12bits高速ADC IP核技术攻关的主要成果？		
支持国密算法的移动存储控制SoC芯片研制及应用的主要成果？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的主要成果？		本项目的研究成果是成功开发出基于90NM工艺的超低功耗高级内存缓冲（AMB）芯片产品  2. 技术指标：  1） 基于90NM工艺的超低功耗高级内存缓冲（AMB）芯片完全支持JEDEC 标准，具体如下   - 支持 3.2，4.0 及 4.8 Gbps FB-DIMM 信道比特率   - 支持 533 MHz，667 MHz 和 800 MHz 的 DDR2 DRAM   - 支持 4 列 DRAM   - DDR2 I/O 接口支持双电压（1.8 V / 1.55 V）   - 支持以下功能或模式：    - 故障切换（fail-over）模式    - 转发器模式    - 重校准状态    - 电压容限测试   - 支持以下可选功能：    - L0s 低功耗状态    - 数据屏蔽    - 可变的读取反应时间    - 时序容限测试   - 提供下列可测试设计：    - 存储器内建自测（MemBIST）用于 DIMM 的缺陷检测    - 互连内建自测（IBIST）用于高速链路的互连测试     - 透明模式用于 DRAM 内存测试   - 完全支持 FB-DIMM 配置寄存器组   - 绿色封装：655 管脚 FCBGA（倒封装）   - 工作电压：1.5 V，1.8 V 和 3.3 V    - 超低功耗：正常工作时，功耗小于 3.2 瓦 
65nm 12bit高性能ADC电路技术研究的主要成果？		1、提供IP核的动静态性能测试报告和使用手册。  2、提供IP核的性能评估板及应用验证。
65nm 12bit高性能ADC IP核产业化技术攻关的主要成果？		 1.1、通过MPW流片，提供50MHz 12bit高性能ADC IP核裸片，每次提供30片以上。  1.2、提供IP核的动静态性能测试报告和使用手册。  1.3、提供IP核的性能评估板及应用验证。  2、技术考核指标  2.1、采用65nm CMOS工艺实现，电源电压不高于1.2v，采样时钟50MHz。  2.2、室温下，分辨率12bit，有效位数（ENOB）10bit，动态范围（SFDR）65dB  2.3、室温下，电路功耗不高于40mW。  2.4、完成IP封装与规范，提供前端设计包、后端设计包，在主流IC设计中完成数据的质量验证
CMMB移动电视单芯片SoC接收系统解决方案的主要成果？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的主要成果？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的主要成果？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的主要成果？		
65nm 12bit高性能ADC IP核产业化研究的主要成果？		
万兆(10G)以太网无源光网络接入控制芯片的主要成果？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的主要成果？		电子耳蜗产品通过国家医疗器械专业机构的技术测试、进入临床试验。  2、专用20片耳蜗工程样片专用电路、10只整套刺激器模块。
高性能模数数模转换器测试技术研究的主要成果？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的主要成果？		
手机移动支付核心SoC芯片的主要成果？		
千兆赫兹低功耗运算放大器芯片的主要成果？		
用于汽车电子燃油喷射系统的高精度运算放大器的主要成果？		
用于高端服务器内存模组的寄存器缓冲芯片的主要成果？		
TD-LTE终端射频功率放大器芯片研究的主要成果？		
高频微波、毫米波宽带放大器的主要成果？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的主要成果？		
基于先进时空域去噪算法的视频图像处理器开发的主要成果？		
60GHz超高速通信T/R芯片技术研究的主要成果？		
60GHz超高速通信系统射频前端频率综合器电路研究的主要成果？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的主要成果？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的主要成果？		 1. 完成IMAP200高性能应用处理器SOC芯片的研制，并提供芯片整体设计方案一套，包括设计代码、技术方案等。  2. 完成移动互联网终端、宽带网络高清数字机顶盒的整体解决方案的研制各一套，并提供相关技术方案、软件代码、硬件设计资料等。
高速高精度模数转换器（ADC）性能测试技术研发的主要成果？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的主要成果？		
60GHz超高速通信射频前端芯片技术研究的主要成果？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的主要成果？		将在1~2家设计单位的设计项目中得到应用；将在1~2家设计单位的设计项目中得到应用；
研究用于国内Foundry的65nm及以下工艺的数模混合IP的主要成果？		本项目的成果将在1~2家设计单位的设计项目中得到应用。  4、举办65nm工艺和ADC-DAC IP研讨会1次。  
软件无线电台应用的SoC芯片的主要成果？		软件无线电台应用的SoC芯片和相关的功能模块，如嵌入式CPU核、PCI桥、存储器控制器等
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要成果？		预计取得2个发明专利。
芯片级电路快速并行测试技术研究的主要成果？		
集成OFDM电力线载波技术的智能电表SOC芯片的主要成果？		
芯片安全防护技术研究及卡SoC芯片开发的主要成果？		
TPMS传感器芯片产品化规模制造技术的主要成果？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的主要成果？		
自主智能三轴加速度传感系统集成芯片研究的主要成果？		
面向物联网智能传感芯片技术研究的主要成果？		
TPMS复合传感器芯片SiP封装技术研究的主要成果？		
自主智能压力复合传感系统集成芯片研究的主要成果？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的主要成果？		
6500V超高压大功率IGBT芯片研发的主要成果？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的主要成果？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要成果？		研发一款具有完全知识产权的，基于0.18um CMOS工艺的，能胜任4G无线通信系统(LTE)基站接收应用的高速高精度模数转换器芯片，研发并掌握基于65nm CMOS低电压工艺的关键电路模块（运算放大器、采样网络、比较器等）的IP核，以及高效后台数字校准方法。该模数转换器芯片将提供完整的测试结果，完成系统应用调试。
CMOS高速高精度模数转换芯片关键技术研究和产品开发的主要成果？		一种高效的数字后台校准算法，其收敛速度，精度，以及数字电路的功耗需要满足高速、高精度流水线型模数转换器中的应用。
自主智能三轴陀螺传感系统集成芯片研究的主要成果？		
汽车车身控制器（BCM）专用高压芯片的研究的知识产权？		（4）申请国家发明专利2项，申请集成电路布图设计登记3项，申请软件著作权3项；  （5）在国内外核心期刊或会议发表学术论文8篇（进入三大检索）；  （  (7)申请新产品1项。
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的知识产权？		获得2项中国发明专利,申请布图设计登记2项,发表论文1篇。
4Gbps宽带无线通信RF SOC芯片测试环境建设的知识产权？		3. 申请7项自主知识产权 
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的知识产权？		本项目研发成功后，基于产品性能，市场竞争力，知识产权保护等诸方面的考虑。我司会争取申请电路的版图专利。
12bits高速ADC IP核的验证和标准化的知识产权？		
高端双界面智能卡关键技术研究与产品实现的知识产权？		申请专利2项，进行集成电路布图保护登记1项，进行软件著作权登记1项。
四合一全高清数字电视一体机图像处理SOC的知识产权？		在本项目的开展过程中，预计可以申请各项发明专利共计5项，涵盖图象质量、图像解码以及Analog的部分，另外还预计会进行1项集成电路布图设计的版权登记。  
面向移动多媒体计算平台的图形加速处理器开发的知识产权？		课题结束时, 将对课题的研究成果进行有效的知识产权保护,申请1-2项集成电路设计相关的专利.  
用于LCD TV背光的高亮度LED驱动集成电路研究的知识产权？		申请1份集成电路版图布局保护和申请1个发明专利。
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的知识产权？		齐凌微电子关于多模多频段射频调谐器在项目验收时所申请专利数不少于5个。 
高性能双界面CPU卡安全芯片的知识产权？		完成5项及以上专利申请、1项及以上版权登记。
汽车车身控制器（BCM）专用高压芯片的技术研究的知识产权？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的知识产权？		
12bits高速ADC IP核技术研发的知识产权？		在IP构架研究、IP电路设计和优化等方面形成2-3件专利
TD-LTE/TD-SCDMA双模加速固核的研发的知识产权？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的知识产权？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的知识产权？		在该项目的执行过程中,预计将申请4项专利,获得4项专利授权。
车身控制器专用高压芯片的设计的知识产权？		（3）申请国家发明专利2-4项，申请集成电路布图设计登记2-3项，申请软件著作权2-3项；  （4）在国内外核心期刊或会议发表学术论文8篇（进入三大检索）；
12bits高速ADC IP核技术攻关的知识产权？		在IP构架研究、IP电路设计和优化等方面形成2件专利。
支持国密算法的移动存储控制SoC芯片研制及应用的知识产权？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的知识产权？		申请发明专利数量： 2项  获得发明专利数量： 2项  布图登记数量：1项  
65nm 12bit高性能ADC电路技术研究的知识产权？		发表论文  发表论文5篇。 
65nm 12bit高性能ADC IP核产业化技术攻关的知识产权？		  申请发明专利3项。发明专利授权1项，集成电路布图设计申请2项。  4 发表论文  发表论文5篇。  科技检索与查新2项
CMMB移动电视单芯片SoC接收系统解决方案的知识产权？		  ● RF 输入频率范围：470~863MHz  ● 支持CMMB移动电视标准   ● 输入动态范围：-102~0dBm  ● 功耗(调谐器+解调器)：200mW(全时工作), 25mW(分时工作)  ● 支持8MHz带宽  ● 支持BPSK/4-QAM/16-QAM调制方式  ● 片上集成32bit处理器  ● 集成I2C/SPI/SDIO等接口  ● BGA封装  预期可以通过本项目新申请相关知识产权2项以上，其中包括最少一项发明专利，发表相关论文2篇。
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的知识产权？		整个研发过程中将至少产生3个自主研发的发明专利，在关键技术领域拥有完全的自主开发知识产权。 
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的知识产权？		通过该项目的研究，申请1项专利和1项集成电路版图保护专利。  
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的知识产权？		国内外期刊发表论文8篇以上
65nm 12bit高性能ADC IP核产业化研究的知识产权？		
万兆(10G)以太网无源光网络接入控制芯片的知识产权？		该项目产品完成时，新增专利申请4项。
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的知识产权？		可形成专利6项：  发明专利申请2项；  实用新型申请2项，授权2项；  外观申请1项，授权1项；  著作权登记申请2项，授权2项；
高性能模数数模转换器测试技术研究的知识产权？		在技术研究和应用过程中，形成具有自己特色和比较完善的知识产权保护体系，将项目研究开发技术进行归纳总结完善，申请2项技术专利，3件测试软件著作权。  
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的知识产权？		
手机移动支付核心SoC芯片的知识产权？		形成的专利、标准   完成5项以上发明专利申请、1项及以上版权登记   完成1项企业标准制定，参与8项以上国家和行业标准制定  
千兆赫兹低功耗运算放大器芯片的知识产权？		项目核心技术将申请2项发明专利和2项实用新型专利。
用于汽车电子燃油喷射系统的高精度运算放大器的知识产权？		 申请1份集成电路版图布局保护和申请2个发明专利。
用于高端服务器内存模组的寄存器缓冲芯片的知识产权？		该产品主要技术指标  - 28位1:2或26位1:2和4位1:1的地址及控制信号的寄存缓冲器  - 支持四排(quad rank)DRAM  - 支持两种VDD电压：1.5 V / 1.35 V  - 支持读寄存器操作（专利申请中）  - 支持S3低功耗模式  - 支持1T/3T MRS 时序  - 支持Pre-launch特性  - 支持DDR3-800/1066/1333/1600/1866MHz SDRAM  - 内置PLL时钟驱动器，接受一对差分时钟输入，提供四对差分时钟输出  - 传输时延恒定，不随电压和温度变化  - 1.5 V CMOS兼容的时钟和数据输入  - 1.5 V CMOS输出  - 对命令和地址输入信号提供奇偶校验  - 输出接口特性可通过控制寄存器配置  - 支持不同的节电模式  - 超低功耗，在CK Stop模式下功耗仅为3.5 mW  - 绿色封装: 176-ball TFBGA  澜起科技计划采用SMIC 0.15um CMOS工艺开发该芯片. 
TD-LTE终端射频功率放大器芯片研究的知识产权？		申请发明专利2项，发表学术论文2篇(SCI/EI/ISTP收录)
高频微波、毫米波宽带放大器的知识产权？		申请1件发明专利，1件实用新型专利，获得2项集成电路布图设计登记授权。 
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的知识产权？		学术论文15篇以上，其中国际一流的会议和期刊5篇以上    4．申请专利8项以上  
基于先进时空域去噪算法的视频图像处理器开发的知识产权？		
60GHz超高速通信T/R芯片技术研究的知识产权？		
60GHz超高速通信系统射频前端频率综合器电路研究的知识产权？		发表论文4篇以上，申请发明专利1-2项。
数字电视家庭多媒体中心的高清主芯片和整体解决方案的知识产权？		申请专利3项，集成电路布图登记2项。  2、经济考核指标    
高性能移动通信终端应用处理器SoC芯片的研发及产业化的知识产权？		项目考核时预计申请4项发明专利及申请1项集成电路版图设计
高速高精度模数转换器（ADC）性能测试技术研发的知识产权？		申请1项相关发明专利；
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的知识产权？		 申请国内专利至少两项。
60GHz超高速通信射频前端芯片技术研究的知识产权？		在国内外核心刊物发表论文6篇以上，申请发明专利1项，集成电路版图保护2项；      (4) 提供完整的技术总结报告1份。
国内Foundry的65nm及以下工艺的数模混合IP应用研究的知识产权？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的知识产权？		发表有关此设计方法的论文一篇
软件无线电台应用的SoC芯片的知识产权？		形成专利和版权保护：2项   论文：5篇以上；
CMOS高速高精度模数转换芯片关键技术研究和产品开发的知识产权？		拟发表高水平学术论文2篇，申请发明专利2项
芯片级电路快速并行测试技术研究的知识产权？		在技术研究和应用过程中，形成具有自己特色和比较完善的知识产权保护体系，将课题研究开发技术进行归纳总结完善，申请5项技术专利或测试软件著作权。
集成OFDM电力线载波技术的智能电表SOC芯片的知识产权？		预计取得2个发明专利。
芯片安全防护技术研究及卡SoC芯片开发的知识产权？		
TPMS传感器芯片产品化规模制造技术的知识产权？		实现专利不少于3项
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的知识产权？		申请相关发明专利2件以上（含2件）
自主智能三轴加速度传感系统集成芯片研究的知识产权？		
面向物联网智能传感芯片技术研究的知识产权？		
TPMS复合传感器芯片SiP封装技术研究的知识产权？		 实现专利不少于1项，高水平论文1篇 
自主智能压力复合传感系统集成芯片研究的知识产权？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的知识产权？		实现专利不少于5项，高水平论文3-5篇
6500V超高压大功率IGBT芯片研发的知识产权？		项目建设完成后，本公司将新增1件发明专利及2件集成电路布图登记。 
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的知识产权？		实现专利不少于1项，高水平论文2篇 
CMOS高速高精度模数转换芯片关键技术研究和产品开发的知识产权？		拟发表高水平学术论文2篇，申请发明专利2项
CMOS高速高精度模数转换芯片关键技术研究和产品开发的知识产权？		拟发表高水平学术论文1篇
自主智能三轴陀螺传感系统集成芯片研究的知识产权？		
汽车车身控制器（BCM）专用高压芯片的研究的预期达到的目标？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的预期达到的目标？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的预期达到的目标？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的预期达到的目标？		
12bits高速ADC IP核的验证和标准化的预期达到的目标？		
高端双界面智能卡关键技术研究与产品实现的预期达到的目标？		
四合一全高清数字电视一体机图像处理SOC的预期达到的目标？		
面向移动多媒体计算平台的图形加速处理器开发的预期达到的目标？		
用于LCD TV背光的高亮度LED驱动集成电路研究的预期达到的目标？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的预期达到的目标？		
高性能双界面CPU卡安全芯片的预期达到的目标？		
汽车车身控制器（BCM）专用高压芯片的技术研究的预期达到的目标？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的预期达到的目标？		
12bits高速ADC IP核技术研发的预期达到的目标？		
TD-LTE/TD-SCDMA双模加速固核的研发的预期达到的目标？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的预期达到的目标？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的预期达到的目标？		
车身控制器专用高压芯片的设计的预期达到的目标？		
12bits高速ADC IP核技术攻关的预期达到的目标？		
支持国密算法的移动存储控制SoC芯片研制及应用的预期达到的目标？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的预期达到的目标？		
65nm 12bit高性能ADC电路技术研究的预期达到的目标？		
65nm 12bit高性能ADC IP核产业化技术攻关的预期达到的目标？		
CMMB移动电视单芯片SoC接收系统解决方案的预期达到的目标？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的预期达到的目标？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的预期达到的目标？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的预期达到的目标？		
65nm 12bit高性能ADC IP核产业化研究的预期达到的目标？		
万兆(10G)以太网无源光网络接入控制芯片的预期达到的目标？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的预期达到的目标？		
高性能模数数模转换器测试技术研究的预期达到的目标？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的预期达到的目标？		
手机移动支付核心SoC芯片的预期达到的目标？		
千兆赫兹低功耗运算放大器芯片的预期达到的目标？		
用于汽车电子燃油喷射系统的高精度运算放大器的预期达到的目标？		
用于高端服务器内存模组的寄存器缓冲芯片的预期达到的目标？		
TD-LTE终端射频功率放大器芯片研究的预期达到的目标？		
高频微波、毫米波宽带放大器的预期达到的目标？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的预期达到的目标？		
基于先进时空域去噪算法的视频图像处理器开发的预期达到的目标？		
60GHz超高速通信T/R芯片技术研究的预期达到的目标？		
60GHz超高速通信系统射频前端频率综合器电路研究的预期达到的目标？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的预期达到的目标？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的预期达到的目标？		
高速高精度模数转换器（ADC）性能测试技术研发的预期达到的目标？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的预期达到的目标？		
60GHz超高速通信射频前端芯片技术研究的预期达到的目标？		本课题通过对60GHz宽带无线接入体制与方式以及收发实验研究，能够对这一新型的无线通信模式在室内的电磁波传输特性、衰减特性有一个明确的认识。同时根据传输实验需求，设计60GHz 的射频收发芯片，设计并建立高速实验通信链路，实现千兆级的码率传输能力，为我国在60GHz 宽带无线通信研究进行有益的尝试，推动我国新一代移动通信技术的发展。
国内Foundry的65nm及以下工艺的数模混合IP应用研究的预期达到的目标？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的预期达到的目标？		
软件无线电台应用的SoC芯片的预期达到的目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的预期达到的目标？		
芯片级电路快速并行测试技术研究的预期达到的目标？		
集成OFDM电力线载波技术的智能电表SOC芯片的预期达到的目标？		
芯片安全防护技术研究及卡SoC芯片开发的预期达到的目标？		
TPMS传感器芯片产品化规模制造技术的预期达到的目标？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的预期达到的目标？		
自主智能三轴加速度传感系统集成芯片研究的预期达到的目标？		
面向物联网智能传感芯片技术研究的预期达到的目标？		
TPMS复合传感器芯片SiP封装技术研究的预期达到的目标？		
自主智能压力复合传感系统集成芯片研究的预期达到的目标？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的预期达到的目标？		
6500V超高压大功率IGBT芯片研发的预期达到的目标？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的预期达到的目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的预期达到的目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的预期达到的目标？		
自主智能三轴陀螺传感系统集成芯片研究的预期达到的目标？		
汽车车身控制器（BCM）专用高压芯片的研究的成果形式？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的成果形式？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的成果形式？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的成果形式？		
12bits高速ADC IP核的验证和标准化的成果形式？		
高端双界面智能卡关键技术研究与产品实现的成果形式？		
四合一全高清数字电视一体机图像处理SOC的成果形式？		
面向移动多媒体计算平台的图形加速处理器开发的成果形式？		
用于LCD TV背光的高亮度LED驱动集成电路研究的成果形式？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的成果形式？		
高性能双界面CPU卡安全芯片的成果形式？		
汽车车身控制器（BCM）专用高压芯片的技术研究的成果形式？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的成果形式？		
12bits高速ADC IP核技术研发的成果形式？		
TD-LTE/TD-SCDMA双模加速固核的研发的成果形式？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的成果形式？		多通道DVR样机和高清IP摄像机样机，分别支持16路D1和720p/1080i的视频采集和H.264编码，应用于视频安防监控领域。  (
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的成果形式？		
车身控制器专用高压芯片的设计的成果形式？		
12bits高速ADC IP核技术攻关的成果形式？		本项目将依托中芯国际90nm CMOS 工艺，开发12bits 100MSPS的ADC IP核，并且1家以上设计公司将复用课题成果进行SOC设计，并进行示范应用。 
支持国密算法的移动存储控制SoC芯片研制及应用的成果形式？		课题完成后，将研制完成基于国标密码算法的移动存储控制SoC芯片及应用解决方案。 
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的成果形式？		
65nm 12bit高性能ADC电路技术研究的成果形式？		
65nm 12bit高性能ADC IP核产业化技术攻关的成果形式？		
CMMB移动电视单芯片SoC接收系统解决方案的成果形式？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的成果形式？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的成果形式？		在公司原有成功开发蓝牙2.0的基础上，优化设计一款带OTP存储器的蓝牙2.0单芯片并用该芯片开发两个应用领域的应用。
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的成果形式？		课题完成后，将研制完成应用于移动存储控制SoC芯片的6个国标密码算法IP的设计。
65nm 12bit高性能ADC IP核产业化研究的成果形式？		
万兆(10G)以太网无源光网络接入控制芯片的成果形式？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的成果形式？		
高性能模数数模转换器测试技术研究的成果形式？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的成果形式？		
手机移动支付核心SoC芯片的成果形式？		手机移动支付核心SoC芯片 
千兆赫兹低功耗运算放大器芯片的成果形式？		
用于汽车电子燃油喷射系统的高精度运算放大器的成果形式？		
用于高端服务器内存模组的寄存器缓冲芯片的成果形式？		
TD-LTE终端射频功率放大器芯片研究的成果形式？		
高频微波、毫米波宽带放大器的成果形式？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的成果形式？		1．在65nm及以下工艺下实现的一款高性能低功耗的16核以上异构众核处理器芯片，能支持8bit、16bit、32bit等数据位宽，处理器工作频率700MHz以上，且功耗不高于100pJ/op。    2．用此芯片实现下一代无线通信（LTE标准）和多媒体（H.264/AVS标准）的应用系统方案    3．学术论文15篇以上，其中国际一流的会议和期刊5篇以上    4．申请专利8项以上    5．培养硕士、博士研究生10名以上  
基于先进时空域去噪算法的视频图像处理器开发的成果形式？		基于先进时空域去噪算法的图像处理芯片和演示系统。 
60GHz超高速通信T/R芯片技术研究的成果形式？		1. 成果形式      (1) 形成60GHz射频前端TX、RX单元电路IP核2个；      (2) 培养博士、硕士研究生共3名；      (3) 在国内外核心刊物发表论文2篇以上，申请集成电路版图保护2项；      (4) 技术总结报告1份。 
60GHz超高速通信系统射频前端频率综合器电路研究的成果形式？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的成果形式？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的成果形式？		
高速高精度模数转换器（ADC）性能测试技术研发的成果形式？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的成果形式？		
60GHz超高速通信射频前端芯片技术研究的成果形式？		 (1) 形成60GHz射频前端TX、RX单元电路和GHz的频率综合器电路IP核三个；      (2) 培养博士、硕士研究生共7名；      (3) 在国内外核心刊物发表论文6篇以上，申请发明专利1项，集成电路版图保护2项；      (4) 提供完整的技术总结报告1份。 
国内Foundry的65nm及以下工艺的数模混合IP应用研究的成果形式？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的成果形式？		
软件无线电台应用的SoC芯片的成果形式？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的成果形式？		
芯片级电路快速并行测试技术研究的成果形式？		
集成OFDM电力线载波技术的智能电表SOC芯片的成果形式？		
芯片安全防护技术研究及卡SoC芯片开发的成果形式？		
TPMS传感器芯片产品化规模制造技术的成果形式？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的成果形式？		
自主智能三轴加速度传感系统集成芯片研究的成果形式？		
面向物联网智能传感芯片技术研究的成果形式？		
TPMS复合传感器芯片SiP封装技术研究的成果形式？		
自主智能压力复合传感系统集成芯片研究的成果形式？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的成果形式？		
6500V超高压大功率IGBT芯片研发的成果形式？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的成果形式？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的成果形式？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的成果形式？		
自主智能三轴陀螺传感系统集成芯片研究的成果形式？		
汽车车身控制器（BCM）专用高压芯片的研究的完成形式？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的完成形式？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的完成形式？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的完成形式？		
12bits高速ADC IP核的验证和标准化的完成形式？		
高端双界面智能卡关键技术研究与产品实现的完成形式？		
四合一全高清数字电视一体机图像处理SOC的完成形式？		
面向移动多媒体计算平台的图形加速处理器开发的完成形式？		
用于LCD TV背光的高亮度LED驱动集成电路研究的完成形式？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的完成形式？		
高性能双界面CPU卡安全芯片的完成形式？		
汽车车身控制器（BCM）专用高压芯片的技术研究的完成形式？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的完成形式？		
12bits高速ADC IP核技术研发的完成形式？		
TD-LTE/TD-SCDMA双模加速固核的研发的完成形式？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的完成形式？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的完成形式？		
车身控制器专用高压芯片的设计的完成形式？		
12bits高速ADC IP核技术攻关的完成形式？		
支持国密算法的移动存储控制SoC芯片研制及应用的完成形式？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的完成形式？		
65nm 12bit高性能ADC电路技术研究的完成形式？		
65nm 12bit高性能ADC IP核产业化技术攻关的完成形式？		
CMMB移动电视单芯片SoC接收系统解决方案的完成形式？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的完成形式？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的完成形式？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的完成形式？		
65nm 12bit高性能ADC IP核产业化研究的完成形式？		
万兆(10G)以太网无源光网络接入控制芯片的完成形式？		
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的完成形式？		
高性能模数数模转换器测试技术研究的完成形式？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的完成形式？		 本项目通过采用先进的电路的结构来实现高速、高线性度、低功耗的ADC/DAC IP设计，同时采用先进的电路滤波技术等在不影响速度的前提下提高ADC/DAC的分辨率，降低失调电压，并采用动态模拟电路等实现低功耗设计。在解决上述几大问题的同时，形成新的专利技术和电路技术。 
手机移动支付核心SoC芯片的完成形式？		
千兆赫兹低功耗运算放大器芯片的完成形式？		
用于汽车电子燃油喷射系统的高精度运算放大器的完成形式？		
用于高端服务器内存模组的寄存器缓冲芯片的完成形式？		
TD-LTE终端射频功率放大器芯片研究的完成形式？		
高频微波、毫米波宽带放大器的完成形式？		
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的完成形式？		
基于先进时空域去噪算法的视频图像处理器开发的完成形式？		
60GHz超高速通信T/R芯片技术研究的完成形式？		
60GHz超高速通信系统射频前端频率综合器电路研究的完成形式？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的完成形式？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的完成形式？		
高速高精度模数转换器（ADC）性能测试技术研发的完成形式？		提供三款ADC性能测试评估板及测试报告。  （1）14bit 100MS/s ADC（MA14100）性能评估板及测试报告；  （2）14bit 150MS/s ADC（MA14150）性能评估板及测试报告；  （3）14bit 150MS/s参考ADC（AD9254）性能评估板及测试报告；  （4）申请1项相关发明专利；  （5）完成1-2款用户的同类高速高精度ADC性能测试的技术服务。
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的完成形式？		
60GHz超高速通信射频前端芯片技术研究的完成形式？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的完成形式？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的完成形式？		
软件无线电台应用的SoC芯片的完成形式？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的完成形式？		
芯片级电路快速并行测试技术研究的完成形式？		
集成OFDM电力线载波技术的智能电表SOC芯片的完成形式？		
芯片安全防护技术研究及卡SoC芯片开发的完成形式？		
TPMS传感器芯片产品化规模制造技术的完成形式？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的完成形式？		
自主智能三轴加速度传感系统集成芯片研究的完成形式？		
面向物联网智能传感芯片技术研究的完成形式？		
TPMS复合传感器芯片SiP封装技术研究的完成形式？		
自主智能压力复合传感系统集成芯片研究的完成形式？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的完成形式？		
6500V超高压大功率IGBT芯片研发的完成形式？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的完成形式？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的完成形式？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的完成形式？		
自主智能三轴陀螺传感系统集成芯片研究的完成形式？		
汽车车身控制器（BCM）专用高压芯片的研究的总体目标？		
汽车电子系统用超宽输入电压轨电源转换集成电路的开发的总体目标？		
4Gbps宽带无线通信RF SOC芯片测试环境建设的总体目标？		
用于便携式设备等的PWM/PFM智能切换高效电源管理芯片的总体目标？		
12bits高速ADC IP核的验证和标准化的总体目标？		
高端双界面智能卡关键技术研究与产品实现的总体目标？		
四合一全高清数字电视一体机图像处理SOC的总体目标？		
面向移动多媒体计算平台的图形加速处理器开发的总体目标？		
用于LCD TV背光的高亮度LED驱动集成电路研究的总体目标？		
基于1.2V RF CMOS 工艺的高度集成的覆盖整个VHF和UHF (42-878MHz) 频段以及L频段(1450MHz-1492MHz和1660MHz-1690MHz)的多标准多频段射频调谐器芯片的总体目标？		
高性能双界面CPU卡安全芯片的总体目标？		
汽车车身控制器（BCM）专用高压芯片的技术研究的总体目标？		
支持国密算法的移动存储控制SoC芯片技术攻关及应用实现的总体目标？		
12bits高速ADC IP核技术研发的总体目标？		
TD-LTE/TD-SCDMA双模加速固核的研发的总体目标？		
基于自主开发的高性能视频编码芯片的多通道DVR系统解决方案的总体目标？		
基于自主开发的多功能移动数字多媒体终端SOC芯片的Turnkey解决方案的总体目标？		
车身控制器专用高压芯片的设计的总体目标？		
12bits高速ADC IP核技术攻关的总体目标？		
支持国密算法的移动存储控制SoC芯片研制及应用的总体目标？		
基于90NM工艺的高级内存缓冲（AMB）芯片的研发的总体目标？		
65nm 12bit高性能ADC电路技术研究的总体目标？		
65nm 12bit高性能ADC IP核产业化技术攻关的总体目标？		
CMMB移动电视单芯片SoC接收系统解决方案的总体目标？		
高性能、低功耗、节能环保型LCD TV/Monitor电源IC的研发及产业化的总体目标？		
集成OPT存贮器的蓝牙2.0单芯片的研究与开发的总体目标？		
基于国标密码算法的移动存储控制SoC芯片的算法IP核研制的总体目标？		
65nm 12bit高性能ADC IP核产业化研究的总体目标？		
万兆(10G)以太网无源光网络接入控制芯片的总体目标？		本项目从2009年10月开始，计划于2011年6月完成并投入批量生产，项目完成的时间为2011年6月。  本项目投资总额为1500万元。项目完成时达到批量生产的阶段（2011后），预计次年可占到市场份额的20%，即销售量将达到40万片，并在以后至少3－4年内保持稳定的增长势头。企业资产规模达到1580万元，企业人数达到130人，因项目实施而新增就业人数30人。
采用亚微米BCD工艺开发人体医疗检测和治疗植入式集成电路专用芯片和系统的总体目标？		
高性能模数数模转换器测试技术研究的总体目标？		
国内Foundry的65nm工艺的高速ADC与DAC数模混合IP的研究的总体目标？		
手机移动支付核心SoC芯片的总体目标？		
千兆赫兹低功耗运算放大器芯片的总体目标？		
用于汽车电子燃油喷射系统的高精度运算放大器的总体目标？		
用于高端服务器内存模组的寄存器缓冲芯片的总体目标？		
TD-LTE终端射频功率放大器芯片研究的总体目标？		
高频微波、毫米波宽带放大器的总体目标？		本项目“高频微波、毫米波宽带放大器”是在自主设计芯片的基础上，利用接近国际最先进水平的化合物半导体（砷化镓）芯片加工厂家提供的异质结高速场效应管（0.15um GaAs PHEMT）工艺，完成毫米波段（30GHz, 60GHz）高频宽带放大器集成电路芯片的设计与实现。项目前期已经开展了30GHz波段的芯片设计、流片与测试，本项目期将优化设计，实现产品定型和销售；在30GHz波段放大器芯片基础上，将开展60GHz放大器芯片的研制。项目期将实现相关产品的开发和产业化。    项目期内实现销售850万。    项目新增投资800万元，其中自筹620万。    公司2008年经过审计的总资产达到2483万，其中主要部分是流动资金。    公司具有足够的资金保证自筹资金620万到位。
高性能低功耗众核处理器设计及其在通信及多媒体系统中的应用示范的总体目标？		
基于先进时空域去噪算法的视频图像处理器开发的总体目标？		
60GHz超高速通信T/R芯片技术研究的总体目标？		
60GHz超高速通信系统射频前端频率综合器电路研究的总体目标？		
数字电视家庭多媒体中心的高清主芯片和整体解决方案的总体目标？		
高性能移动通信终端应用处理器SoC芯片的研发及产业化的总体目标？		
高速高精度模数转换器（ADC）性能测试技术研发的总体目标？		
基于SOI CMOS工艺的硅基光电调制器制造工艺研发的总体目标？		
60GHz超高速通信射频前端芯片技术研究的总体目标？		
国内Foundry的65nm及以下工艺的数模混合IP应用研究的总体目标？		
研究用于国内Foundry的65nm及以下工艺的数模混合IP的总体目标？		
软件无线电台应用的SoC芯片的总体目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的总体目标？		
芯片级电路快速并行测试技术研究的总体目标？		
集成OFDM电力线载波技术的智能电表SOC芯片的总体目标？		
芯片安全防护技术研究及卡SoC芯片开发的总体目标？		
TPMS传感器芯片产品化规模制造技术的总体目标？		
芯片级攻击关键技术研究与高安全智能卡SoC芯片研制的总体目标？		
自主智能三轴加速度传感系统集成芯片研究的总体目标？		
面向物联网智能传感芯片技术研究的总体目标？		
TPMS复合传感器芯片SiP封装技术研究的总体目标？		
自主智能压力复合传感系统集成芯片研究的总体目标？		
胎压监测系统（TPMS）用单片复合传感器芯片产品化技术的总体目标？		
6500V超高压大功率IGBT芯片研发的总体目标？		
胎压监测系统（TPMS）用单片复合传感器芯片结构设计及工艺开发的总体目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的总体目标？		
CMOS高速高精度模数转换芯片关键技术研究和产品开发的总体目标？		
自主智能三轴陀螺传感系统集成芯片研究的总体目标？		
