TimeQuest Timing Analyzer report for Letreiro
Mon Apr 17 23:39:13 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'DivisorDeFrequencia:CLKpor10|FFD:inst10|Q'
 12. Setup: 'CLK'
 13. Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 14. Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 15. Hold: 'CLK'
 16. Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 17. Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 18. Hold: 'DivisorDeFrequencia:CLKpor10|FFD:inst10|Q'
 19. Minimum Pulse Width: 'CLK'
 20. Minimum Pulse Width: 'DivisorDeFrequencia:CLKpor10|FFD:inst10|Q'
 21. Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'
 22. Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Letreiro                                           ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM240T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; Clock Name                                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                 ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+
; CLK                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                 ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DivisorDeFrequencia:CLKpor10|FFD:inst10|Q }           ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q } ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q } ;
+-----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                                                       ;
+------------+-----------------+-----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note                                                          ;
+------------+-----------------+-----------------------------------------------------+---------------------------------------------------------------+
; 334.34 MHz ; 334.34 MHz      ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;                                                               ;
; 451.67 MHz ; 304.04 MHz      ; CLK                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 455.79 MHz ; 455.79 MHz      ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;                                                               ;
+------------+-----------------+-----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Setup Summary                                                                ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; -1.991 ; -100.315      ;
; CLK                                                 ; -1.214 ; -9.588        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; -1.194 ; -1.194        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.940  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Hold Summary                                                                 ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -2.084 ; -4.149        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; -0.994 ; -0.994        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1.640  ; 0.000         ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 1.659  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                  ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; CLK                                                 ; -2.289 ; -2.289        ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 0.234  ; 0.000         ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.234  ; 0.000         ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0.234  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'DivisorDeFrequencia:CLKpor10|FFD:inst10|Q'                                                                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.991 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.658      ;
; -1.862 ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.529      ;
; -1.805 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.472      ;
; -1.747 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.414      ;
; -1.727 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.394      ;
; -1.719 ; RegistradorL1:instL1|FlipflopD:inst14|Q ; RegistradorL1:instL1|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.386      ;
; -1.719 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.386      ;
; -1.718 ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.385      ;
; -1.713 ; RegistradorL1:instL1|FlipflopD:inst14|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.380      ;
; -1.710 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.377      ;
; -1.703 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.370      ;
; -1.702 ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.369      ;
; -1.699 ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; RegistradorL1:instL1|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.366      ;
; -1.688 ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.355      ;
; -1.639 ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.306      ;
; -1.620 ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.287      ;
; -1.616 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.283      ;
; -1.610 ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.277      ;
; -1.607 ; RegistradorL2:instL2|FlipflopD:inst16|Q ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.274      ;
; -1.604 ; RegistradorL1:instL1|FlipflopD:inst16|Q ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.271      ;
; -1.592 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.259      ;
; -1.590 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.257      ;
; -1.589 ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.256      ;
; -1.588 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.255      ;
; -1.585 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.252      ;
; -1.585 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.252      ;
; -1.583 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.250      ;
; -1.565 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.232      ;
; -1.542 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.209      ;
; -1.539 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.206      ;
; -1.527 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.194      ;
; -1.518 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.185      ;
; -1.514 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.181      ;
; -1.509 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.176      ;
; -1.509 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.176      ;
; -1.508 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.175      ;
; -1.506 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.173      ;
; -1.503 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.170      ;
; -1.503 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.170      ;
; -1.502 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.169      ;
; -1.501 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.168      ;
; -1.500 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.167      ;
; -1.500 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.167      ;
; -1.500 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.167      ;
; -1.499 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.166      ;
; -1.498 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.165      ;
; -1.498 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.165      ;
; -1.497 ; RegistradorL5:instL5|FlipflopD:inst11|Q ; RegistradorL5:instL5|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.164      ;
; -1.496 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.163      ;
; -1.496 ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.163      ;
; -1.495 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.162      ;
; -1.495 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.162      ;
; -1.495 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.162      ;
; -1.495 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.162      ;
; -1.495 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.162      ;
; -1.495 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.162      ;
; -1.494 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.161      ;
; -1.494 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.161      ;
; -1.494 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.161      ;
; -1.494 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.161      ;
; -1.493 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.160      ;
; -1.493 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.160      ;
; -1.493 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.160      ;
; -1.493 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.160      ;
; -1.492 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.159      ;
; -1.492 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.159      ;
; -1.491 ; RegistradorL5:instL5|FlipflopD:inst11|Q ; RegistradorL5:instL5|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.491 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.158      ;
; -1.489 ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.156      ;
; -1.489 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.156      ;
; -1.484 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.151      ;
; -1.481 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.148      ;
; -1.481 ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.148      ;
; -1.475 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.142      ;
; -1.475 ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 2.142      ;
; -1.297 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.964      ;
; -1.295 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.962      ;
; -1.295 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.962      ;
; -1.294 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.961      ;
; -1.268 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.935      ;
; -1.266 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.933      ;
; -1.264 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.931      ;
; -1.260 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.927      ;
; -1.258 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.925      ;
; -1.257 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.924      ;
; -1.256 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.923      ;
; -1.256 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.923      ;
; -1.254 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.921      ;
; -1.253 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.920      ;
; -1.252 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.919      ;
; -1.250 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.917      ;
; -1.250 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.917      ;
; -1.249 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.916      ;
; -1.249 ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 1.000        ; 0.000      ; 1.916      ;
+--------+-----------------------------------------+-----------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -1.214 ; DivisorDeFrequencia:CLKpor10|FFD:inst7|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst8|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.881      ;
; -1.213 ; DivisorDeFrequencia:CLKpor10|FFD:inst4|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst5|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.880      ;
; -1.209 ; DivisorDeFrequencia:CLKpor10|FFD:inst8|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst9|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.876      ;
; -1.205 ; DivisorDeFrequencia:CLKpor10|FFD:inst5|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst6|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.872      ;
; -0.956 ; DivisorDeFrequencia:CLKpor10|FFD:inst6|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst7|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.623      ;
; -0.955 ; DivisorDeFrequencia:CLKpor10|FFD:inst9|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.622      ;
; -0.952 ; DivisorDeFrequencia:CLKpor10|FFD:inst2|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst3|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.619      ;
; -0.943 ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst2|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.610      ;
; -0.941 ; DivisorDeFrequencia:CLKpor10|FFD:inst3|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst4|Q            ; CLK                                                 ; CLK         ; 1.000        ; 0.000      ; 1.608      ;
; 2.011  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK         ; 0.500        ; 3.348      ; 1.880      ;
; 2.030  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK         ; 0.500        ; 3.348      ; 1.861      ;
; 2.511  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK         ; 1.000        ; 3.348      ; 1.880      ;
; 2.530  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK         ; 1.000        ; 3.348      ; 1.861      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -1.194 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1.000        ; 0.000      ; 1.861      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.940 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.500        ; 2.376      ; 1.979      ;
; 1.440 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1.000        ; 2.376      ; 1.979      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -2.084 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK         ; 0.000        ; 3.348      ; 1.861      ;
; -2.065 ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK         ; 0.000        ; 3.348      ; 1.880      ;
; -1.584 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK         ; -0.500       ; 3.348      ; 1.861      ;
; -1.565 ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK         ; -0.500       ; 3.348      ; 1.880      ;
; 1.387  ; DivisorDeFrequencia:CLKpor10|FFD:inst3|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst4|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.608      ;
; 1.389  ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst2|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.610      ;
; 1.398  ; DivisorDeFrequencia:CLKpor10|FFD:inst2|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst3|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.619      ;
; 1.401  ; DivisorDeFrequencia:CLKpor10|FFD:inst9|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.622      ;
; 1.402  ; DivisorDeFrequencia:CLKpor10|FFD:inst6|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst7|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.623      ;
; 1.651  ; DivisorDeFrequencia:CLKpor10|FFD:inst5|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst6|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.872      ;
; 1.655  ; DivisorDeFrequencia:CLKpor10|FFD:inst8|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst9|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.876      ;
; 1.659  ; DivisorDeFrequencia:CLKpor10|FFD:inst4|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst5|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.660  ; DivisorDeFrequencia:CLKpor10|FFD:inst7|Q            ; DivisorDeFrequencia:CLKpor10|FFD:inst8|Q            ; CLK                                                 ; CLK         ; 0.000        ; 0.000      ; 1.881      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; -0.994 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 0.000        ; 2.376      ; 1.979      ;
; -0.494 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; -0.500       ; 2.376      ; 1.979      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 1.640 ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 0.000        ; 0.000      ; 1.861      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'DivisorDeFrequencia:CLKpor10|FFD:inst10|Q'                                                                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.659 ; RegistradorL2:instL2|FlipflopD:inst16|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.880      ;
; 1.670 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; RegistradorL2:instL2|FlipflopD:inst12|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.891      ;
; 1.670 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.891      ;
; 1.671 ; RegistradorL1:instL1|FlipflopD:inst16|Q ; RegistradorL1:instL1|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.892      ;
; 1.673 ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.894      ;
; 1.677 ; RegistradorL5:instL5|FlipflopD:inst12|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.898      ;
; 1.677 ; RegistradorL4:instL4|FlipflopD:inst11|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.898      ;
; 1.679 ; RegistradorL4:instL4|FlipflopD:inst14|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.900      ;
; 1.679 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.900      ;
; 1.679 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.900      ;
; 1.679 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.900      ;
; 1.681 ; RegistradorL5:instL5|FlipflopD:inst16|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.902      ;
; 1.681 ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; RegistradorL5:instL5|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.902      ;
; 1.681 ; RegistradorL5:instL5|FlipflopD:inst16|Q ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.902      ;
; 1.682 ; RegistradorL1:instL1|FlipflopD:inst12|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.903      ;
; 1.682 ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; RegistradorL4:instL4|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.903      ;
; 1.682 ; RegistradorL4:instL4|FlipflopD:inst15|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.903      ;
; 1.682 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.903      ;
; 1.683 ; RegistradorL4:instL4|FlipflopD:inst14|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.904      ;
; 1.684 ; RegistradorL5:instL5|FlipflopD:inst12|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.905      ;
; 1.685 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.906      ;
; 1.685 ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.906      ;
; 1.686 ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.907      ;
; 1.688 ; RegistradorL5:instL5|FlipflopD:inst13|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.909      ;
; 1.692 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.913      ;
; 1.694 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.915      ;
; 1.695 ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.916      ;
; 1.695 ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.916      ;
; 1.696 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.917      ;
; 1.696 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.917      ;
; 1.698 ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.919      ;
; 1.699 ; RegistradorL1:instL1|FlipflopD:inst11|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.920      ;
; 1.700 ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.921      ;
; 1.702 ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.923      ;
; 1.702 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.923      ;
; 1.703 ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.924      ;
; 1.704 ; RegistradorL2:instL2|FlipflopD:inst13|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.925      ;
; 1.706 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.927      ;
; 1.710 ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.931      ;
; 1.712 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.933      ;
; 1.714 ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.935      ;
; 1.740 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.961      ;
; 1.741 ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.962      ;
; 1.741 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.962      ;
; 1.743 ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 1.964      ;
; 1.921 ; RegistradorL4:instL4|FlipflopD:inst10|Q ; RegistradorL4:instL4|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.142      ;
; 1.921 ; RegistradorL1:instL1|FlipflopD:inst1|Q  ; RegistradorL1:instL1|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.142      ;
; 1.927 ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; RegistradorL1:instL1|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.148      ;
; 1.927 ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.148      ;
; 1.930 ; RegistradorL1:instL1|FlipflopD:inst13|Q ; RegistradorL1:instL1|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.151      ;
; 1.935 ; RegistradorL1:instL1|FlipflopD:inst7|Q  ; RegistradorL1:instL1|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.156      ;
; 1.935 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.156      ;
; 1.937 ; RegistradorL5:instL5|FlipflopD:inst11|Q ; RegistradorL5:instL5|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL5:instL5|FlipflopD:inst9|Q  ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL4:instL4|FlipflopD:inst6|Q  ; RegistradorL4:instL4|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.937 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.158      ;
; 1.938 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst9|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.159      ;
; 1.938 ; RegistradorL2:instL2|FlipflopD:inst15|Q ; RegistradorL2:instL2|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.159      ;
; 1.939 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.160      ;
; 1.939 ; RegistradorL2:instL2|FlipflopD:inst7|Q  ; RegistradorL2:instL2|FlipflopD:inst8|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.160      ;
; 1.939 ; RegistradorL1:instL1|FlipflopD:inst5|Q  ; RegistradorL1:instL1|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.160      ;
; 1.939 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.160      ;
; 1.940 ; RegistradorL4:instL4|FlipflopD:inst12|Q ; RegistradorL4:instL4|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.161      ;
; 1.940 ; RegistradorL1:instL1|FlipflopD:inst10|Q ; RegistradorL1:instL1|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.161      ;
; 1.940 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.161      ;
; 1.940 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.161      ;
; 1.941 ; RegistradorL5:instL5|FlipflopD:inst10|Q ; RegistradorL5:instL5|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.162      ;
; 1.941 ; RegistradorL4:instL4|FlipflopD:inst16|Q ; RegistradorL4:instL4|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.162      ;
; 1.941 ; RegistradorL1:instL1|FlipflopD:inst15|Q ; RegistradorL1:instL1|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.162      ;
; 1.941 ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.162      ;
; 1.941 ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.162      ;
; 1.941 ; RegistradorL5:instL5|FlipflopD:inst2|Q  ; RegistradorL5:instL5|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.162      ;
; 1.942 ; RegistradorL2:instL2|FlipflopD:inst10|Q ; RegistradorL2:instL2|FlipflopD:inst11|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.163      ;
; 1.942 ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.163      ;
; 1.943 ; RegistradorL5:instL5|FlipflopD:inst11|Q ; RegistradorL5:instL5|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.164      ;
; 1.944 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.165      ;
; 1.944 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.165      ;
; 1.945 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst15|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.166      ;
; 1.946 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.167      ;
; 1.946 ; RegistradorL5:instL5|FlipflopD:inst8|Q  ; RegistradorL5:instL5|FlipflopD:inst7|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.167      ;
; 1.946 ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.167      ;
; 1.947 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst12|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.168      ;
; 1.948 ; RegistradorL4:instL4|FlipflopD:inst13|Q ; RegistradorL4:instL4|FlipflopD:inst14|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.169      ;
; 1.949 ; RegistradorL2:instL2|FlipflopD:inst11|Q ; RegistradorL2:instL2|FlipflopD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.170      ;
; 1.949 ; RegistradorL5:instL5|FlipflopD:inst15|Q ; RegistradorL5:instL5|FlipflopD:inst16|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.170      ;
; 1.952 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.173      ;
; 1.954 ; RegistradorL4:instL4|FlipflopD:inst3|Q  ; RegistradorL4:instL4|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.175      ;
; 1.955 ; RegistradorL5:instL5|FlipflopD:inst14|Q ; RegistradorL5:instL5|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.176      ;
; 1.955 ; RegistradorL2:instL2|FlipflopD:inst14|Q ; RegistradorL2:instL2|FlipflopD:inst13|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.176      ;
; 1.960 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.181      ;
; 1.964 ; RegistradorL5:instL5|FlipflopD:inst5|Q  ; RegistradorL5:instL5|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.185      ;
; 1.973 ; RegistradorL2:instL2|FlipflopD:inst1|Q  ; RegistradorL2:instL2|FlipflopD:inst2|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.194      ;
; 1.985 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst6|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.206      ;
; 1.988 ; RegistradorL2:instL2|FlipflopD:inst5|Q  ; RegistradorL2:instL2|FlipflopD:inst4|Q  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 0.000        ; 0.000      ; 2.209      ;
+-------+-----------------------------------------+-----------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; CLK   ; Rise       ; CLK                                                 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst1|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst2|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst2|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst3|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst3|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst4|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst4|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst5|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst5|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst6|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst6|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst7|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst7|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst8|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst8|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst9|Q            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst9|Q            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; CLK   ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; CLK   ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst10|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst10|Q|clk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst1|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst1|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst2|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst2|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst3|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst3|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst4|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst4|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst5|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst5|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst6|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst6|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst7|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst7|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst8|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst8|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLKpor10|inst9|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLKpor10|inst9|Q|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst1|inst1|inst1|Q|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst1|inst1|inst1|Q|clk                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'DivisorDeFrequencia:CLKpor10|FFD:inst10|Q'                                                                                            ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst12|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst12|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst13|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst13|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst14|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst14|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst15|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst15|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst16|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst16|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst1|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst1|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst2|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst2|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst3|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst3|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst4|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst4|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst5|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst5|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst6|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst6|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst7|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst7|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst8|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst8|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst9|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL1:instL1|FlipflopD:inst9|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst12|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst12|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst13|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst13|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst14|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst14|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst15|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst15|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst16|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst16|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst1|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst1|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst2|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst2|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst3|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst3|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst4|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst4|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst5|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst5|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst6|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst6|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst7|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst7|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst8|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst8|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst9|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL2:instL2|FlipflopD:inst9|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst12|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst12|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst13|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst13|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst14|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst14|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst15|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst15|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst16|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst16|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst1|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst1|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst2|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst2|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst3|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst3|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst4|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst4|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst5|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst5|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst6|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst6|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst7|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst7|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst8|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst8|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst9|Q  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL4:instL4|FlipflopD:inst9|Q  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL5:instL5|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL5:instL5|FlipflopD:inst10|Q ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL5:instL5|FlipflopD:inst11|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; Rise       ; RegistradorL5:instL5|FlipflopD:inst11|Q ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q'                                                                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst1|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst1|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst2|Q|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; Rise       ; inst1|inst1|inst2|Q|clk                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q'                                                                                                        ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                              ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst3|Q ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst2|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst2|Q|regout                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst3|Q|clk                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; Rise       ; inst1|inst1|inst3|Q|clk                             ;
+-------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; ch0       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 7.092 ; 7.092 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ;
; ch1       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; 6.656 ; 6.656 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; ch0       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; -2.059 ; -2.059 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ;
; ch1       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ; -2.217 ; -2.217 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; C1        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 11.445 ; 11.445 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C2        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 12.253 ; 12.253 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C3        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 13.639 ; 13.639 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C4        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 14.300 ; 14.300 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C5        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 12.892 ; 12.892 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C6        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 13.244 ; 13.244 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C7        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 13.134 ; 13.134 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.884  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 10.159 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 10.469 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 11.063 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 9.516  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 10.091 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 10.097 ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.336  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.650  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.285  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.725  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.323  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.884  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 10.159 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 10.469 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 11.063 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 9.516  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 10.091 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 10.097 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.336  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.650  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.285  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.725  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.323  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 10.477 ; 10.477 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.752 ; 12.752 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 13.062 ; 13.062 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 13.656 ; 13.656 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.109 ; 12.109 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.684 ; 12.684 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 12.690 ; 12.690 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.388  ; 8.388  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 9.243  ; 9.243  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.340  ; 8.340  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 10.322 ; 10.322 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.377  ; 8.377  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.779  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.383 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.693 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 11.287 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 9.421  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 9.815  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 10.321 ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.018  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.874  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 5.976  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.958  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.009  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                        ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; Data Port ; Clock Port                                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                     ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+
; C1        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 11.000 ; 11.000 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C2        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 9.542  ; 9.542  ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C3        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 11.005 ; 11.005 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C4        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 9.869  ; 9.869  ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C5        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 9.562  ; 9.562  ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C6        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 9.204  ; 9.204  ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C7        ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 10.641 ; 10.641 ; Rise       ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.041  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.687  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.810  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.821  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 8.358  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 8.366  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.798  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.336  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.650  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.285  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 7.725  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 6.323  ;        ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.041  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.687  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.810  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.821  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 8.358  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 8.366  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.798  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.336  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.650  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.285  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 7.725  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;        ; 6.323  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 7.274  ; 9.638  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.920  ; 9.284  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.043  ; 10.407 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.054  ; 10.418 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.591  ; 10.955 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.599  ; 10.963 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 8.031  ; 10.395 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.018  ; 8.388  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.874  ; 9.243  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 5.976  ; 8.340  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 7.958  ; 10.322 ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 6.009  ; 8.377  ; Rise       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.274  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.920  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.043  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.054  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.591  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C6        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.599  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; C7        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 8.031  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L1        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.018  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L2        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.874  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L3        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 5.976  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L4        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 7.958  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
; L5        ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;        ; 6.009  ; Fall       ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ;
+-----------+-----------------------------------------------------+--------+--------+------------+-----------------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ch0        ; L1          ; 14.150 ;    ;    ; 14.150 ;
; ch0        ; L2          ; 9.711  ;    ;    ; 9.711  ;
; ch0        ; L3          ; 14.121 ;    ;    ; 14.121 ;
; ch0        ; L4          ; 11.132 ;    ;    ; 11.132 ;
; ch0        ; L5          ; 14.151 ;    ;    ; 14.151 ;
; ch1        ; L1          ; 13.703 ;    ;    ; 13.703 ;
; ch1        ; L2          ; 9.248  ;    ;    ; 9.248  ;
; ch1        ; L3          ; 13.674 ;    ;    ; 13.674 ;
; ch1        ; L4          ; 10.343 ;    ;    ; 10.343 ;
; ch1        ; L5          ; 13.704 ;    ;    ; 13.704 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ch0        ; L1          ; 14.150 ;    ;    ; 14.150 ;
; ch0        ; L2          ; 9.711  ;    ;    ; 9.711  ;
; ch0        ; L3          ; 14.121 ;    ;    ; 14.121 ;
; ch0        ; L4          ; 11.132 ;    ;    ; 11.132 ;
; ch0        ; L5          ; 14.151 ;    ;    ; 14.151 ;
; ch1        ; L1          ; 13.703 ;    ;    ; 13.703 ;
; ch1        ; L2          ; 9.248  ;    ;    ; 9.248  ;
; ch1        ; L3          ; 13.674 ;    ;    ; 13.674 ;
; ch1        ; L4          ; 10.343 ;    ;    ; 10.343 ;
; ch1        ; L5          ; 13.704 ;    ;    ; 13.704 ;
+------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLK                                                 ; CLK                                                 ; 9        ; 0        ; 0        ; 0        ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 128      ; 0        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; CLK                                                 ; CLK                                                 ; 9        ; 0        ; 0        ; 0        ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; CLK                                                 ; 1        ; 1        ; 0        ; 0        ;
; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; DivisorDeFrequencia:CLKpor10|FFD:inst10|Q           ; 128      ; 0        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q ; 1        ; 1        ; 0        ; 0        ;
; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q ; 1        ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 138   ; 138  ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 74    ; 74   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Apr 17 23:39:12 2023
Info: Command: quartus_sta Letreiro -c Letreiro
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Letreiro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q
    Info (332105): create_clock -period 1.000 -name MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q
    Info (332105): create_clock -period 1.000 -name DivisorDeFrequencia:CLKpor10|FFD:inst10|Q DivisorDeFrequencia:CLKpor10|FFD:inst10|Q
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.991
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.991            -100.315 DivisorDeFrequencia:CLKpor10|FFD:inst10|Q 
    Info (332119):    -1.214              -9.588 CLK 
    Info (332119):    -1.194              -1.194 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
    Info (332119):     0.940               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
Info (332146): Worst-case hold slack is -2.084
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.084              -4.149 CLK 
    Info (332119):    -0.994              -0.994 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     1.640               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
    Info (332119):     1.659               0.000 DivisorDeFrequencia:CLKpor10|FFD:inst10|Q 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):     0.234               0.000 DivisorDeFrequencia:CLKpor10|FFD:inst10|Q 
    Info (332119):     0.234               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst1|Q 
    Info (332119):     0.234               0.000 MatrizDeLEDs:inst1|Contador:inst1|FlipflopT:inst2|Q 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Mon Apr 17 23:39:13 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


