#!/bin/bash

# sim-cache -cache:dl1 dl1:64:32:1:l -cache:il1 il1:64:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
# sim-cache -cache:dl1 dl1:128:32:1:l -cache:il1 il1:128:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math


# sim-cache -cache:dl1 dl1:256:32:1:l -cache:il1 il1:256:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
# sim-cache -cache:dl1 dl1:512:32:1:l -cache:il1 il1:512:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math

#sim-cache -cache:dl1 dl1:32:32:2:l -cache:il1 il1:32:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
#sim-cache -cache:dl1 dl1:64:32:2:l -cache:il1 il1:64:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math

#sim-cache -cache:dl1 dl1:128:32:2:l -cache:il1 il1:128:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
#sim-cache -cache:dl1 dl1:256:32:2:l -cache:il1 il1:256:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math

#sim-cache -cache:dl1 dl1:16:32:4:l -cache:il1 il1:16:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
#sim-cache -cache:dl1 dl1:32:32:4:l -cache:il1 il1:32:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math

#sim-cache -cache:dl1 dl1:64:32:4:l -cache:il1 il1:64:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
#sim-cache -cache:dl1 dl1:128:32:4:l -cache:il1 il1:128:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math

#sim-cache -cache:dl1 dl1:8:32:8:l -cache:il1 il1:8:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
#sim-cache -cache:dl1 dl1:16:32:8:l -cache:il1 il1:16:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math

#sim-cache -cache:dl1 dl1:32:32:8:l -cache:il1 il1:32:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math
#sim-cache -cache:dl1 dl1:64:32:8:l -cache:il1 il1:64:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none test-math



# sim-cache -cache:dl1 dl1:64:32:1:l -cache:il1 il1:64:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:128:32:1:l -cache:il1 il1:128:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:256:32:1:l -cache:il1 il1:256:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:512:32:1:l -cache:il1 il1:512:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:32:32:2:l -cache:il1 il1:32:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:64:32:2:l -cache:il1 il1:64:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:128:32:2:l -cache:il1 il1:128:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:256:32:2:l -cache:il1 il1:256:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:16:32:4:l -cache:il1 il1:16:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:32:32:4:l -cache:il1 il1:32:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:64:32:4:l -cache:il1 il1:64:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:128:32:4:l -cache:il1 il1:128:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:8:32:8:l -cache:il1 il1:8:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:16:32:8:l -cache:il1 il1:16:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:32:32:8:l -cache:il1 il1:32:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops
# sim-cache -cache:dl1 dl1:64:32:8:l -cache:il1 il1:64:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops




# sim-cache -cache:dl1 dl1:64:32:1:l -cache:il1 il1:64:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:128:32:1:l -cache:il1 il1:128:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:256:32:1:l -cache:il1 il1:256:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:512:32:1:l -cache:il1 il1:512:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:32:32:2:l -cache:il1 il1:32:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:64:32:2:l -cache:il1 il1:64:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:128:32:2:l -cache:il1 il1:128:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:256:32:2:l -cache:il1 il1:256:32:2:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:16:32:4:l -cache:il1 il1:16:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:32:32:4:l -cache:il1 il1:32:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:64:32:4:l -cache:il1 il1:64:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:128:32:4:l -cache:il1 il1:128:32:4:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:8:32:8:l -cache:il1 il1:8:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:16:32:8:l -cache:il1 il1:16:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:32:32:8:l -cache:il1 il1:32:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul
# sim-cache -cache:dl1 dl1:64:32:8:l -cache:il1 il1:64:32:8:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

# sim-cache -cache:dl1 dl1:128:32:1:l -cache:il1 il1:128:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none nested-loops

# sim-cache -cache:dl1 dl1:128:32:1:l -cache:il1 il1:128:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul

sim-cache -cache:dl1 dl1:128:32:1:l -cache:il1 il1:128:32:1:l -cache:il2 none -cache:dl2 none -tlb:itlb none -tlb:dtlb none matrix-mul