# 计算机组成原理

CPU（运算器和控制器）、存储器、输入输出设备、总线

<img src="C:\Users\是我啊\Desktop\计算机组成原理\pictures\计算机结构.png" alt="计算机结构" style="zoom:50%;" /><img src="C:\Users\是我啊\Desktop\计算机组成原理\pictures\课程截图.png" alt="计算机结构" style="zoom:50%;" />

---

## 计算机系统概论

计算机包括硬件（主机（存储器、CPU（运算器、控制器））、IO）和软件（系统软件、应用软件）

### 层次结构

通过分层，从下至上对系统结构进行抽象（隐藏对象的实现细节，只关注对象可以提供哪些功能）

**从程序方面分层（从下至上）**

- 微程序机器M0
	- 采用微指令编程，由微指令构成的一段程序就叫微程序
	- 微指令由硬件直接执行：一个微指令就对应硬件的一个操作
- 实际机器M1
	- 采用机器语言（二进制代码）编程
	- 用微指令解释机器指令：一个机器指令对于硬件来说包含多个操作，因此一个机器指令就对应多个微指令或一个微程序

---------- 以上是硬件层（由硬件实现）----------

---------- 软硬件接口（实现功能分配）----------

---------- 以下是软件层（由软件实现）----------

- 虚拟机器M2
	- 由操作系统隐藏硬件的具体细节
	- 用机器语言解释操作系统
- 虚拟机器M3
	- 采用汇编语言（符号代码）编程
	- 用汇编程序翻译成机器语言程序
- 虚拟机器M4
	- 采用高级语言（接近自然语言）编程
	- 用编译或解释程序翻译成汇编语言程序

<img src="https://upload-images.jianshu.io/upload_images/14939555-a5b759fdcd765ff9.png?imageMogr2/auto-orient/strip|imageView2/2/w/620/format/webp" style="zoom: 67%;" >

**功能分配**

- 一个功能既可以由硬件实现，也可以由软件实现。
- 由硬件实现：硬件比较复杂，功能由一个微指令完成，速度快。
- 由软件实现：软件比较复杂，功能由多个微指令完成，速度慢。
- 硬件可以直接提供一定的简单功能，软件利用硬件所提供的功能，将其通过简单或复杂的组合，形成更加复杂的功能。

**计算机体系结构与计算机组成**

计算机体系结构

- 也称计算机系统结构
- 官方解释：计算机体系结构是指根据属性和功能不同而划分的计算机理论组成部分及计算机基本工作原理、理论的总称
- 我的解释：计算机体系结构讲述了程序员编写一个程序需要计算机具有哪些属性（包括计算机的概念性结构和功能特性）

计算机组成

- 实现计算机体系结构所体现的属性

### 计算机的基本组成

#### 冯·诺依曼计算机

将数据和程序以二进制的形式存放在数字计算机内部的存储器中，即存储结构型计算机，有以下**特点**：

- 由5个部件组成：
	1. 运算器：算术运算、逻辑运算
	2. 控制器：控制运算器使用哪种运算以及指令执行的先后顺序
	3. 存储器：存放数据和指令
	4. 输入设备：把信息转换成二进制，输入数据
	5. 输出设备：把二进制转换成信息，输出结果

- 指令和数据以同等地位存放于存储器（混合存储），可按地址寻访
- 指令和数据用二进制表示
- 指令由操作码（做啥子操作）和地址码（操作对象放哪儿）组成
- **存储程序**
- 以运算器为中心

**冯·诺依曼计算机结构框图**

<img src="https://upload-images.jianshu.io/upload_images/14939555-5a7a2d36e3ef7d22.png?imageMogr2/auto-orient/strip|imageView2/2/w/725/format/webp" style="zoom:67%;" >

**冯·诺依曼计算机的改进**

- 冯·诺依曼计算机的问题：以运算器为中心，增加CPU负载；不具有层次化特征

- 改进：以存储器为中心

	<img src="https://upload-images.jianshu.io/upload_images/14939555-c7e6da5a55bfd38a.png?imageMogr2/auto-orient/strip|imageView2/2/w/834/format/webp" style="zoom: 50%;" >

- 进一步改进：层次化结构

	<img src="C:\Users\是我啊\Desktop\计算机组成原理\pictures\现代硬件逻辑图.png" alt="计算机结构" style="zoom: 33%;" /><img src="https://upload-images.jianshu.io/upload_images/14939555-f47e6bd493a1807d.png?imageMogr2/auto-orient/strip|imageView2/2/w/735/format/webp" style="zoom:50%;" >

**系统复杂性管理方法—3’Y**

- 层次化Hierachy：将系统划分为多个模块或子模块（递归进行），直到用一个简单的逻辑电路就可以实现，然后逆向组装成硬件
- 模块化Modularity：有明确定义的功能和接口
- 规则性regularity：使模块更容易被重用

**使用计算机解决问题的步骤**

1. 建立数学模型

2. 确定计算方法

3. 编写解题程序（包含解题的每个步骤对应的指令）

	<img src="pictures\计算机解题步骤.png" alt="计算机结构" style="zoom: 33%;" />

4. 将指令和数据保存到存储器中

#### 存储器的基本组成

<img src="https://upload-images.jianshu.io/upload_images/14939555-1de0bf5536663ce1.png?imageMogr2/auto-orient/strip|imageView2/2/w/221/format/webp">

主存储器称为主存，包括MAR、MDR、存储体

**存储体**由多个**存储单元**组成，每个存储单元由多个**存储元件**组成，一个存储元件包含一位二进制数

一个存储单元包含一个**存储字**，一个存储字由一串二进制代码组成，**存储字长**就是二进制代码的位数

每个存储单元都配有相应的地址号，**按地址寻访**存储体中的数据或指令

为了实现访存，主存内还配备了两个寄存器，分别是MAR和MDR

**MAR**（Memory Address Register，存储地址寄存器）：存放欲访问的存储单元的地址，它的位数反映着存储体中存储单元的个数

**MDR**（Memory Data Register，存储数据寄存器）：存放即将保存到存储体的数据或刚刚从存储体中取出来的数据，它的位数反映着存储字长

#### 运算器的基本组成

ALU：算术逻辑单元

ACC：累加寄存器

X：操作数寄存器

MQ：乘商寄存器

乘法是一个累加和移位的过程，需用ACC作为累加器来保持累加的内容，运算结果的位数会是被乘数的两倍，所以分开存储乘积的高低位。

- 与笔算乘法相同，将被乘数与乘数的每一位进行相乘，将所得结果进行相加，由于后一步的累加需要前一步的结果，因此需要将ACC进行清零来存放累加结果。

除法是减法和移位实现的。

- 将被除数从高位到低位的顺序减去除数，可以减去的就取1，不可减去的就取0，ACC存放每次减去后的结果，最后剩下的就是余数。

在运算过程中的每一个指令的执行顺序（同时或先后）都由控制器控制。

<img src="pictures\运算器组成运算原理.png" alt="计算机结构" style="zoom: 33%;" />

<img src="pictures\运算器加法过程.png" alt="计算机结构" style="zoom: 25%;" /><img src="pictures\运算器减法过程.png" alt="计算机结构" style="zoom: 25%;" />

<img src="pictures\运算器乘法过程.png" alt="计算机结构" style="zoom: 25%;" /><img src="pictures\运算器除法过程.png" alt="计算机结构" style="zoom: 25%;" />

#### 控制器的基本组成

基本功能：解释指令（包括取址、分析、取操作数、执行指令、保存结果等）、保证指令按序执行

<img src="https://upload-images.jianshu.io/upload_images/14939555-d170636c72b80fc4.png?imageMogr2/auto-orient/strip|imageView2/2/format/webp">

控制器的工作方式分三步，分别是取指令、分析指令以及执行指令。

**PC（Program Counter）程序计数器：**存放当前预执行指令的地址，与MAR有直接通道，具有计数功能，每次指令执行完毕后会自动对本身所存地址值进行+1操作，来实现依次访问指令地址的功能，直至机器停止。

**IR（Instruction Register）指令寄存器：**接收MDR传送过来的指令（取指令），并将指令的操作码交由CU分析（分析指令，OP(IR)→CU），以及将指令的地址码交由MAR（Ad(IR)→MAR），来取得存储体内对应数据。

**CU（Control Unit）控制单元：**用于解释指令，向各部件发送操作命令以执行指令。

**主机完成一条指令的过程**

指令中的每一个步骤都由控制单元CU发布控制信号来控制其他部件进行工作来完成

<img src="pictures\取数指令执行过程.png" alt="计算机结构" style="zoom: 33%;" /><img src="pictures\存数指令执行过程.png" alt="计算机结构" style="zoom: 33%;" />

**主机完成一个程序的过程**

<img src="pictures\程序执行过程.png" alt="计算机结构" style="zoom:67%;" />

### 计算机硬件的主要技术指标

机器字长：CPU一次能处理数据的位数（与CPU寄存器位数相关）

运算速度

- 主频
- 核数，每个核支持的线程数
- 吉普森法
- CPI：执行单条指令所需时钟周期数
- MIPS：每秒执行多少百万条指令
- FLOPS：每秒浮点运算次数

存储容量

- 主存储量
	- 存储单元个数×存储字长：MAR(10)×MDR(8)=1K×8b
	- 字节数：2^13b=1KB（1B=2^3b）
- 辅存储量：字节数（1GB=2^30B）

---

## 系统总线

### 总线概念

总线是连接各个部件的信息传输线，是各个部件共享的传输介质。

<img src="https://img-blog.csdnimg.cn/20190107160531984.png" style="zoom:67%;" >

串行：传输距离长，一次传输1位信号

并行：传输距离短（多条线由于并行放置会互相干扰），一次传输多位信号

**总线的分类**

片内总线：片内总线是指芯片内部的总线。

系统总线：计算机各部件之间的信息传输线。

<img src="https://img-blog.csdnimg.cn/20190107163201530.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

通信总线：用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信，传输方式可分为串行通信和并行通信。

**总线物理实现**

由许多导线直接印刷在电路板上

<img src="https://img-blog.csdnimg.cn/2019010716445148.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

**总线特性**

- 机械特性：尺寸、形状、管脚数、排列顺序
- 电气特性：传输方向、有效的电平范围
- 功能特性：每根传输线的功能（地址、数据、控制、状态反馈）
- 时间特性：信号的时序关系

**总线的性能指标**

- 总线宽度：数据总线的根数

- 标准传输率：每秒传输的最大字节数MBps
- 时钟同步/异步：同步不同步
- 总线复用：地址线与数据线复用，减少管脚数，减小封装体积

- 信号线数：地址总线、数据总线和控制总线三种总线数的总和

- 总线控制方式：突发工作、自动配置、仲裁方式、逻辑方式、计数方式

- 其他指标：负载能力

**总线标准**

指系统与各模块、模块与模块之间的一个互连的标准界面，包括ISA总线、EISA总线、VESA(VL-BUS)总线、PCI总线、AGP总线、RS-232C总线、USB总线。

### 总线结构

单总线结构

将CPU、主存和I/O设备（通过I/O接口）都挂到一组总线上

- 总线是信号传输的公共线路，在任何时刻只能有一对部件使用，单总线容易发生总线争用现象，造成系统瓶颈
- 在部件较多时，单总线较长，容易造成传输延迟

<img src="https://img-blog.csdnimg.cn/20190107155404313.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

面向CPU的双总线结构

一组总线连接CPU和主存，称为存储总线（M总线）；另一组总线连接CPU和各I/O设备，称为输入/输出总线（I/O总线）。

- 主存与外部设备传输信息只能通过CPU，增加CPU负载

<img src="https://img-blog.csdnimg.cn/2019010715580499.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

以存储器为中心的双总线结构

在单总线基础上又开辟出的一条CPU与主存之间的总线，称为存储总线

<img src="https://img-blog.csdnimg.cn/20190107155939152.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

其他结构

<img src="pictures\其它总线结构1.png" style="zoom: 50%;" />

增加一条DMA总线，用于高速设备和主存直接交换信息

<img src="https://img-blog.csdnimg.cn/20190107171002206.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

增加一条局部总线连接Cache（高速缓冲区）和局部IO控制器，Cache用于提高CPU效率（传统的主存跟不上CPU的节奏），局部IO控制器可以连接一些高速设备。

<img src="https://img-blog.csdnimg.cn/20190107171159474.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

将低速设备和高速设备进行分离

<img src="https://img-blog.csdnimg.cn/20190107171557664.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

总线结构举例

<img src="pictures\总线结构举例1.png" alt="计算机结构" style="zoom: 33%;" /><img src="pictures\总线结构举例2.png" alt="计算机结构" style="zoom: 33%;" />



<img src="pictures\总线结构举例3.png" alt="计算机结构" style="zoom: 33%;" /><img src="pictures\总线结构举例4.png" alt="计算机结构" style="zoom: 33%;" />

### 总线控制

#### 总线判优控制

**基本概念**

总线判优控制是指多个设备发送占用请求，哪个设备获得占用权（总线同一时刻只能有一对设备使用）。

总线上的设备分为两类：

- 主设备（模块）：对总线有控制权（可以是1或多个），可以发送占用请求，并在占用总线后可以控制与另一个设备进行通信

- 从设备（模块）：响应从主设备发来的总线命令，不能发送占用请求。

- 一个设备可以是主设备，也可以是从设备。

**集中式判优控制**

链式查询

- 链式查询中各总线作用

	1. 数据线：传输数据

	2. 址线：查询从设备。主设备占用总线后，要和从设备进行通信，需要通过地址线找到目标从设备。

	3. BS线：用于告诉设备总线是否被占用

	4. BR线：向总线控制部件发送总线占用请求

	5. BG线：当总线空闲并且收到占用请求时，会向该线发送同意信号，按该线上设备的接入顺序依次传递下去，直到被第一个等待设备（曾发送占用请求的设备）接收。

- 链式查询的特点

	1. 设备占用优先级由该设备在BG线的接入顺序决定
	2. 对电路故障特别敏感（同意信号传递途中有一个设备故障，传递便终止）、速度慢（同意信号一个一个传递）
	3. 结构简单（仲裁线只有三条）

<img src="https://img-blog.csdnimg.cn/20190107172146699.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

计数器定时查询

- 计数器定时查询中各总线作用

	1. 数据线、地址线、BS线、BR线

	1. 设备地址线：当总线空闲并且收到占用请求时，将开启计数器，计数器的值表示某一个设备地址，通过设备地址线向该指定的设备进行确认是否有占用请求，若有，则将总线分配给该设备使用；若没有，则将计数增加，继续通过设备地址线寻找等待设备。

- 计数器定时查询的特点

	1. 设备占用优先级由计数器起始值和设备地址决定
	2. 设备地址线的宽度由设备地址的位数决定

<img src="https://img-blog.csdnimg.cn/20190107172357201.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

独立请求方式

- 前两种总线仲裁都是按顺序查找的，速度都比较慢

- 独立请求方式中各总线作用
	1. 数据线、地址线
	2. 每个设备都有BG和BR线
	3. 仲裁过程：当多个设备发送占用请求时，会将这些设备按预先设定好的优先级进行排队，并将占用权分配给排在第一名的设备

- 独立请求方式的特点：仲裁线较多

<img src="https://img-blog.csdnimg.cn/20190107172615423.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

**分布式判优控制**

将判优逻辑分布到各个设备或各个设备的端口上。

#### 总线通信控制

**基本概念**

解决通信双方协调配合问题

总线传输周期：主设备和从设备完成一次完整并且可靠的通信的时间

- 申请分配阶段：主模块申请，总线仲裁决定
- 寻址阶段主模块向从模块给出地址和命令，从地址找到从设备，从命令控制从设备完成相应的操作
- 传输阶段：主模块和从模块交换数据
- 结束阶段：主模块撤销相关信息

**总线通信方式**

同步通信

- 由统一的定宽定距的时标控制数据传输过程，在相应的时间内完成规定的操作，主从模块强制同步（选择速度最慢的设备作为统一的时标进行设计）。

- 用于总线长度较短、各个模块存取时间较为一致的情况。

- 同步式数据输入（从模块向CPU输入数据）时序举例
	1. CPU给出地址信号
	2. CPU给出读命令信号（告诉从模块CPU要读取数据）
	3. 从模块从总线给出数据信号
	4. 撤销数据信号和读命令信号
	5. 撤销地址信号

<img src="https://img-blog.csdnimg.cn/20190107192413143.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

- 同步式数据输出（CPU向从模块输出数据）时序举例
	1. 给出地址信号（用于找到目标从模块）
	2. 给出数据
	3. 给出写命令（向从模块写入数据）
	4. 撤销数据和写命令
	5. 撤销地址信息

<img src="https://img-blog.csdnimg.cn/20190107193731704.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

异步通信

- 采用应答（主设备发出请求，从设备给出应答信号，然后进行信息传输），没有公共时钟标准

- 主设备发起通信，从设备受主设备控制

- 需要增加请求线和应答线
- 异步通信共有三种方式
	- 不互锁方式：不可靠。主设备发出请求信号，从设备接收到请求信号后发出应答信号，不管通信是否成功，双方都会在一定时间后撤销各自发出的信号。
	- 半互锁方式：可能出现请求信号一直保持高电平。主设备发出请求信号，从设备接收到请求信号后发出应答信号，主设备只有在接收到应答信号后才会撤销请求信号，从设备不管主设备是否接收到应答信号，一定时间后都会把应答信号撤销。
	- 全互锁方式：可靠。主设备发出请求信号，从设备接收到请求信号后发出应答信号，主设备只有在接收到应答信号后才会撤销请求信号，从设备只有在主设备撤销请求信号后才会撤销应答信号。

- 在半互锁和全互锁的通信方式中，如果传输过程中数据出错，主设备可以要求从设备重新发送信号。

<img src="https://img-blog.csdnimg.cn/20190107193811251.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

半同步通信

- 同步、异步结合（用于解决存取速度不同的两个模块的通信问题）

- 半同步通信分为两个过程

	- 同步过程：由一个定宽定距的时钟来管理整个通信过程。

		- 发送方用系统时钟前沿发信号

		- 接收方用系统时钟后沿判断、识别

	- 异步过程：允许不同速度的模块和谐工作，需要增加一条“等待”响应信号（WAIT信号由从设备给出）

- 以输入数据为例的半同步通信时序
	1. T1 主模块（CPU）发出地址
	2. T2 主模块发出读命令
	3. TW 主模块检测WAIT信号，当WAIT信号为低电平时，等待一个T
	4. TW 主模块检测WAIT信号，当WAIT信号为低电平时，等待一个T
	5. ...（从模块速度跟不上主模块，于是发出WAIT信号，使WAIT信号变为低电平）
	6. ...（直到WAIT信号为高电平时，进入T3）
	7. T3 从模块（存储器）提供数据
	8. T4 从模块撤销数据，主模块撤销命令

。

。

<img src="https://img-blog.csdnimg.cn/20190107195902609.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbnhpbGlueGlsaW54aQ==,size_16,color_FFFFFF,t_70" style="zoom:50%;" >

分离式通信

- 充分挖掘系统总线每一瞬间的潜力，可以弥补以上通信方式在以下过程中出现得问题，这个问题导致总线会出现空闲状态，无法很好地利用
	- 主模块发地址、命令，占用总线
	- 从模块准备数据，不占用总线，**总线空闲**
	- 从模块向主模块发数据，占用总线

- 分离式通信的总线传输周期
	- 子周期1：主模块申请占用总线 => 发送地址、命令 => 放弃总线使用权
	- 子周期2：从模块准备好数据后，申请占用总线（从变主）=> 发送数据

- 分离式通信的特点
	1. 各模块都有权申请占用总线
	2. 采用同步方式通信，不等对方回答（从模块准备好数据后，后面的通信过程是通过一个定宽定距的时钟来完成的，需要发送主设备的地址、写命令和数据）
	3. 各模块准备数据时不占用总线
	4. 总线被占用时，无空闲状态