ENTITY TESTBENCH1 IS END; -- O TB1 É UMA ENTIDADE SEM ENTRADAS OU SAÍDAS.

-- BIBLIÓTECAS E PACOTES
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE STD.TEXTIO.ALL;

ARCHITECTURE XOR_GATE_TB OF TESTBENCH1 IS 
COMPONENT XOR_GATE PORT (
  IN1:  IN STD_LOGIC;
  IN2:  IN STD_LOGIC;
  OUTP: OUT STD_LOGIC
); 
END COMPONENT;
  -- SINAIS AUXILIARES PARA INTERCONEXÃO AO PROCESSO DE ESTIMULO
  SIGNAL I_1: STD_LOGIC;
  SIGNAL I_2: STD_LOGIC;
  -- CÓDIGO CONCORRENTE
BEGIN
  -- CRIAR INSTÂNCIA DO COMPONENTE XOR_GATE PARA INTERCONEXÃO DO COMPONENTE COM O PROCESSO DE ESTIMULO
  XOR1: XOR_GATE PORT MAP (IN1 => I_1, IN2 => I_2, OUTP => OPEN);
    ESTIMULO: PROCESS BEGIN
      WAIT FOR 5 NS; I_1 <= '0'; I_2 <= '0';
      WAIT FOR 5 NS; I_1 <= '1';
      WAIT FOR 5 NS; I_2 <= '1';
      WAIT FOR 5 NS; I_1 <= '0';
      WAIT;
    END PROCESS ESTIMULO;
END XOR_GATE_TB;
      