{
  "module_name": "dma.h",
  "hash_id": "4c8feebedad1e9e35f6d210ef7494fd7142057e8f044608a770e1c4f300a01c2",
  "original_prompt": "Ingested from linux-6.6.14/drivers/dma/ppc4xx/dma.h",
  "human_readable_source": " \n \n\n#ifndef\t_PPC440SPE_DMA_H\n#define _PPC440SPE_DMA_H\n\n#include <linux/types.h>\n\n \n#define\tMAX_STAT_DMA_CDBS\t16\n \n#define DMA_ENGINES_NUM\t\t2\n\n \n#define DMA_DEST_MAX_NUM\t2\n\n \n#define DMA0_FIFO_SIZE\t\t0x1000\n#define DMA1_FIFO_SIZE\t\t0x1000\n#define DMA_FIFO_ENABLE\t\t(1<<12)\n\n \n#define DMA_CFG_DXEPR_LP\t(0<<26)\n#define DMA_CFG_DXEPR_HP\t(3<<26)\n#define DMA_CFG_DXEPR_HHP\t(2<<26)\n#define DMA_CFG_DXEPR_HHHP\t(1<<26)\n\n \n#define DMA_CFG_DFMPP_LP\t(0<<23)\n#define DMA_CFG_DFMPP_HP\t(3<<23)\n#define DMA_CFG_DFMPP_HHP\t(2<<23)\n#define DMA_CFG_DFMPP_HHHP\t(1<<23)\n\n \n#define DMA_CFG_FALGN\t\t(1 << 19)\n\n \n#define D0CPF_INT\t\t(1<<12)\n#define D0CSF_INT\t\t(1<<11)\n#define D1CPF_INT\t\t(1<<10)\n#define D1CSF_INT\t\t(1<<9)\n \n#define DMAE_INT\t\t(1<<9)\n\n \n#define I2O_IOPIM_P0SNE\t\t(1<<3)\n#define I2O_IOPIM_P0EM\t\t(1<<5)\n#define I2O_IOPIM_P1SNE\t\t(1<<6)\n#define I2O_IOPIM_P1EM\t\t(1<<8)\n\n \n#define DMA_CDB_MSK\t\t(0xF)\n#define DMA_CDB_64B_ADDR\t(1<<2)\n#define DMA_CDB_NO_INT\t\t(1<<3)\n#define DMA_CDB_STATUS_MSK\t(0x3)\n#define DMA_CDB_ADDR_MSK\t(0xFFFFFFF0)\n\n \n#define DMA_CDB_OPC_NO_OP\t(0x00)\n#define DMA_CDB_OPC_MV_SG1_SG2\t(0x01)\n#define DMA_CDB_OPC_MULTICAST\t(0x05)\n#define DMA_CDB_OPC_DFILL128\t(0x24)\n#define DMA_CDB_OPC_DCHECK128\t(0x23)\n\n#define DMA_CUED_XOR_BASE\t(0x10000000)\n#define DMA_CUED_XOR_HB\t\t(0x00000008)\n\n#ifdef CONFIG_440SP\n#define DMA_CUED_MULT1_OFF\t0\n#define DMA_CUED_MULT2_OFF\t8\n#define DMA_CUED_MULT3_OFF\t16\n#define DMA_CUED_REGION_OFF\t24\n#define DMA_CUED_XOR_WIN_MSK\t(0xFC000000)\n#else\n#define DMA_CUED_MULT1_OFF\t2\n#define DMA_CUED_MULT2_OFF\t10\n#define DMA_CUED_MULT3_OFF\t18\n#define DMA_CUED_REGION_OFF\t26\n#define DMA_CUED_XOR_WIN_MSK\t(0xF0000000)\n#endif\n\n#define DMA_CUED_REGION_MSK\t0x3\n#define DMA_RXOR123\t\t0x0\n#define DMA_RXOR124\t\t0x1\n#define DMA_RXOR125\t\t0x2\n#define DMA_RXOR12\t\t0x3\n\n \n#define DMA_CDB_SG_SRC\t\t1\n#define DMA_CDB_SG_DST1\t\t2\n#define DMA_CDB_SG_DST2\t\t3\n\n \nstruct dma_cdb {\n\t \n\tu8\tpad0[2];         \n\tu8\tattr;\t\t \n\tu8\topc;\t\t \n\tu32\tsg1u;\t\t \n\tu32\tsg1l;\t\t \n\tu32\tcnt;\t\t \n\tu32\tsg2u;\t\t \n\tu32\tsg2l;\t\t \n\tu32\tsg3u;\t\t \n\tu32\tsg3l;\t\t \n};\n\n \nstruct dma_regs {\n\tu32\tcpfpl;\n\tu32\tcpfph;\n\tu32\tcsfpl;\n\tu32\tcsfph;\n\tu32\tdsts;\n\tu32\tcfg;\n\tu8\tpad0[0x8];\n\tu16\tcpfhp;\n\tu16\tcpftp;\n\tu16\tcsfhp;\n\tu16\tcsftp;\n\tu8\tpad1[0x8];\n\tu32\tacpl;\n\tu32\tacph;\n\tu32\ts1bpl;\n\tu32\ts1bph;\n\tu32\ts2bpl;\n\tu32\ts2bph;\n\tu32\ts3bpl;\n\tu32\ts3bph;\n\tu8\tpad2[0x10];\n\tu32\tearl;\n\tu32\tearh;\n\tu8\tpad3[0x8];\n\tu32\tseat;\n\tu32\tsead;\n\tu32\top;\n\tu32\tfsiz;\n};\n\n \nstruct i2o_regs {\n\tu32\tists;\n\tu32\tiseat;\n\tu32\tisead;\n\tu8\tpad0[0x14];\n\tu32\tidbel;\n\tu8\tpad1[0xc];\n\tu32\tihis;\n\tu32\tihim;\n\tu8\tpad2[0x8];\n\tu32\tihiq;\n\tu32\tihoq;\n\tu8\tpad3[0x8];\n\tu32\tiopis;\n\tu32\tiopim;\n\tu32\tiopiq;\n\tu8\tiopoq;\n\tu8\tpad4[3];\n\tu16\tiiflh;\n\tu16\tiiflt;\n\tu16\tiiplh;\n\tu16\tiiplt;\n\tu16\tioflh;\n\tu16\tioflt;\n\tu16\tioplh;\n\tu16\tioplt;\n\tu32\tiidc;\n\tu32\tictl;\n\tu32\tifcpp;\n\tu8\tpad5[0x4];\n\tu16\tmfac0;\n\tu16\tmfac1;\n\tu16\tmfac2;\n\tu16\tmfac3;\n\tu16\tmfac4;\n\tu16\tmfac5;\n\tu16\tmfac6;\n\tu16\tmfac7;\n\tu16\tifcfh;\n\tu16\tifcht;\n\tu8\tpad6[0x4];\n\tu32\tiifmc;\n\tu32\tiodb;\n\tu32\tiodbc;\n\tu32\tifbal;\n\tu32\tifbah;\n\tu32\tifsiz;\n\tu32\tispd0;\n\tu32\tispd1;\n\tu32\tispd2;\n\tu32\tispd3;\n\tu32\tihipl;\n\tu32\tihiph;\n\tu32\tihopl;\n\tu32\tihoph;\n\tu32\tiiipl;\n\tu32\tiiiph;\n\tu32\tiiopl;\n\tu32\tiioph;\n\tu32\tifcpl;\n\tu32\tifcph;\n\tu8\tpad7[0x8];\n\tu32\tiopt;\n};\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}