<!DOCTYPE html>
<html lang="en">

<head>
    <meta charset="UTF-8">
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>
        Document
    </title>
    <link rel='stylesheet' href=../../../css/index.css />
    
    <link rel="icon" href="https://raw.githubusercontent.com/learner-lu/picbed/master/logo.png">
</head>

<body class="light">
    <a href="https://github.com/IcarusSong/cxl-introduction.git" target="_blank" class="github-corner" aria-label="View source on GitHub"><svg width="80" height="80" viewBox="0 0 250 250" style="fill:#151513; color:#fff; position: absolute; top: 0; border: 0; right: 0;" aria-hidden="true"><path d="M0,0 L115,115 L130,115 L142,142 L250,250 L250,0 Z"></path><path d="M128.3,109.0 C113.8,99.7 119.0,89.6 119.0,89.6 C122.0,82.7 120.5,78.6 120.5,78.6 C119.2,72.0 123.4,76.3 123.4,76.3 C127.3,80.9 125.5,87.3 125.5,87.3 C122.9,97.6 130.6,101.9 134.4,103.2" fill="currentColor" style="transform-origin: 130px 106px;" class="octo-arm"></path><path d="M115.0,115.0 C114.9,115.1 118.7,116.5 119.8,115.4 L133.7,101.6 C136.9,99.2 139.9,98.4 142.2,98.6 C133.8,88.0 127.5,74.4 143.8,58.0 C148.5,53.4 154.0,51.2 159.7,51.0 C160.3,49.4 163.2,43.6 171.4,40.1 C171.4,40.1 176.1,42.5 178.8,56.2 C183.1,58.6 187.2,61.8 190.9,65.4 C194.5,69.0 197.7,73.2 200.1,77.6 C213.8,80.2 216.3,84.9 216.3,84.9 C212.7,93.1 206.9,96.0 205.4,96.6 C205.1,102.4 203.0,107.8 198.3,112.5 C181.9,128.9 168.3,122.5 157.7,114.1 C157.9,116.9 156.7,120.9 152.7,124.9 L141.0,136.5 C139.8,137.7 141.6,141.9 141.8,141.8 Z" fill="currentColor" class="octo-body"></path></svg></a><style>.github-corner:hover .octo-arm{animation:octocat-wave 560ms ease-in-out}@keyframes octocat-wave{0%,100%{transform:rotate(0)}20%,60%{transform:rotate(-25deg)}40%,80%{transform:rotate(10deg)}}@media (max-width:500px){.github-corner:hover .octo-arm{animation:none}.github-corner .octo-arm{animation:octocat-wave 560ms ease-in-out}}</style>
    <div class="header-navigator"><ul><li><a href="#h1-0">CXL.mem</a><ul><li><a href="#h2-1">2. CXL.mem 协议</a><ul><li><a href="#h3-2">2.1 CXL.mem简介</a></li></ul><ul><li><a href="#h3-3">2.2 CXL.mem 通道</a></li></ul><ul><li><a href="#h3-4">2.3 反向失效嗅探（Back-Invalidate Snoop）</a><ul><li><a href="#h4-5">问题背景：为什么需要 BISnp？</a></li></ul><ul><li><a href="#h4-6">解决方案：BISnp 通道</a></li></ul><ul><li><a href="#h4-7">核心应用：实现“包容性窥探过滤器”</a></li></ul></li></ul><ul><li><a href="#h3-8">2.4 QoS Telemetry for Memory</a><ul><li><a href="#h4-9">核心目标</a></li></ul><ul><li><a href="#h4-10">工作作原理：一个闭环反馈系统</a></li></ul><ul><li><a href="#h4-11">DevLoad 的四个级别及其影响</a></li></ul><ul><li><a href="#h4-12">DevLoad 值的决定因素</a></li></ul><ul><li><a href="#h4-13">差异化服务（Differentiated QoS）</a></li></ul></li></ul><ul><li><a href="#h3-14">2.5 M2S Request (Req)</a><ul><li><a href="#h4-15">核心功能</a></li></ul><ul><li><a href="#h4-16">关键字段解析</a></li></ul><ul><li><a href="#h4-17">核心指令组合示例</a></li></ul></li></ul><ul><li><a href="#h3-18">2.6 M2S Request with Data (RwD)</a><ul><li><a href="#h4-19">核心功能</a></li></ul><ul><li><a href="#h4-20">关键指令（MemOpcode）</a></li></ul><ul><li><a href="#h4-21">写入操作中的一致性管理</a></li></ul><ul><li><a href="#h4-22">部分写入与拖尾（Trailer）机制</a></li></ul></li></ul><ul><li><a href="#h3-23">2.7 M2S BIRsp 笔记</a><ul><li><a href="#h4-24">核心作用：主机的确认回执</a></li></ul><ul><li><a href="#h4-25">关键信息：传达最终状态</a></li></ul><ul><li><a href="#h4-26">块响应（*Blk）：提高效率</a></li></ul><ul><li><a href="#h4-27">路由与寻址</a></li></ul></li></ul><ul><li><a href="#h3-28">2.8 S2M BISnp 笔记</a><ul><li><a href="#h4-29">一、核心作用：设备发起的一致性请求</a></li></ul><ul><li><a href="#h4-30">二、关键指令：设备想要什么？</a></li></ul><ul><li><a href="#h4-31">三、块窥探（*Blk）：提升效率的利器</a></li></ul><ul><li><a href="#h4-32">四、路由与事务跟踪</a></li></ul></li></ul><ul><li><a href="#h3-33">2.9 S2M No Data Response (NDR)</a><ul><li><a href="#h4-34">一、核心功能与定位</a></li></ul><ul><li><a href="#h4-35">二、主要指令（Opcodes）及其精确含义</a></li></ul><ul><li><a href="#h4-36">三、关键字段的作用</a></li></ul></li></ul><ul><li><a href="#h3-37">2.10 S2M 数据响应 (DRS)</a><ul><li><a href="#h4-38">1. 核心功能：从设备到主机的数据传输</a></li></ul><ul><li><a href="#h4-39">2. 主要指令 (Opcodes)</a></li></ul><ul><li><a href="#h4-40">3. 伴随数据一起传递的关键信息</a></li></ul><ul><li><a href="#h4-41">4. 拖尾机制 (Trailer)</a></li></ul></li></ul><ul><li><a href="#h3-42">2.11 对目标为 NXM 的请求的响应（Responses for Requests Targeting NXM）</a><ul><li><a href="#h4-43">1. 问题的根源：响应的“歧义性”</a></li></ul><ul><li><a href="#h4-44">2. 解决方案：明确、统一的错误响应</a></li></ul><ul><li><a href="#h4-45">3. 可发现的能力</a></li></ul></li></ul><ul><li><a href="#h3-46">2.12 前向进展与排序规则 (Forward Progress and Ordering Rules) 讲解</a><ul><li><a href="#h4-47">一、核心规则：BISnp 的特殊优先级</a></li></ul><ul><li><a href="#h4-48">二、HDM - D 模型的特殊排序规则</a></li></ul><ul><li><a href="#h4-49">三、通用规则与原则</a></li></ul><ul><li><a href="#h4-50">四、总结</a></li></ul></li></ul></li></ul></li></ul></div><div class='markdown-body'><h1 id="h1-0">CXL.mem</h1><h2 id="h2-1"><ol start="2"><li>CXL.mem 协议</li></ol></h2><h3 id="h3-2">2.1 CXL.mem简介</h3><ul><li>CXL.mem 的角色：它是一个事务层协议，作为 CPU 和 CXL 内存设备之间的桥梁，使得 CPU 可以像访问本地内存一样访问这些设备 。它建立在 CXL 的物理和链路层之上 。</li></ul><ul><li>三种内存一致性模型 (HDM)：为了管理数据在主机和设备缓存中的一致性，CXL.mem 提供了三种模型：<ul><li>HDM-H：仅主机负责一致性。主要用于简单的内存扩展设备（类型 3 设备），这些设备自身不处理复杂的缓存一致性问题 。</li></ul><ul><li>HDM-D：设备负责一致性。这是为那些拥有自己缓存的、较为传统的加速器（类型 2 设备）设计的，它们通过 CXL.cache 协议与主机协调。</li></ul><ul><li>HDM-DB：设备通过“反向无效化（Back-Invalidate）”来负责一致性。这是一种更现代的机制，类型 2 和类型 3 设备都可以使用，以更高效地管理一致性 。</li></ul></li></ul><ul><li>主从架构：通信模型被定义为“主从”关系。CPU 的一致性引擎是主控方 (Master)，负责发起读写请求；而 CXL 内存设备是从属方 (Subordinate)，负责响应这些请求 。</li></ul><ul><li>设备一致性引擎 (DCOH)：当内存设备需要自己管理一致性时（即 HDM-D/HDM-DB 模型），协议假定设备内部有一个“设备一致性引擎 (DCOH)”。它负责处理来自主机的命令，并窥探（Snoop）自己内部的缓存，以确保数据同步 。</li></ul><ul><li>元数据 (Metadata)：协议支持可选的元数据功能，允许在内存中存储额外的信息（如缓存状态） 。这可以帮助主机更高效地管理缓存，例如通过实现一个“窥探过滤器”来减少不必要的通信 。是否支持此功能需要主机和设备提前协商 。</li></ul><h3 id="h3-3">2.2 CXL.mem 通道</h3><p><a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/68623d1058cb8da5c87f542e.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/68623d1058cb8da5c87f542e.png" alt=""></a> <a data-lightbox="example-1" href="https://pic1.imgdb.cn/item/68623d2a58cb8da5c87f5431.png"><img loading="lazy" src="https://pic1.imgdb.cn/item/68623d2a58cb8da5c87f5431.png" alt=""></a></p><ul><li>六个基本通道<ul><li>从主控方到从属方 (M2S - Master to Subordinate)<ul><li>Req (Request): 发送不带数据的请求，如读命令。</li></ul><ul><li>RwD (Request with Data): 发送带数据的请求，如写命令。</li></ul><ul><li>BIRsp (Back-Invalidate Response): 对来自设备的反向无效化窥探（BISnp）进行响应。</li></ul></li></ul><ul><li>从从属方到主控方 (S2M - Subordinate to Master)<ul><li>NDR (No Data Response): 发送不带数据的响应，如写完成信号。</li></ul><ul><li>DRS (Data Response): 发送带数据的响应，如读操作返回的数据。</li></ul><ul><li>BISnp (Back-Invalidate Snoop): 当设备需要主机放弃对某个缓存线的缓存时，主动向主机发送窥探请求。</li></ul></li></ul></li></ul><ul><li>通道独立性<ul><li>这些通道在设计上是相互独立的，以确保“前向进展”，防止死锁。例如，一个通道上的阻塞不应该导致另一个必须向前传递消息的通道也停滞不前。</li></ul></li></ul><ul><li>BISnp 和 BIRsp 通道<ul><li>BISnp 和 BIRsp 是一对特殊的通道，它们是实现 HDM-DB（设备通过反向无效化实现一致性）模型的关键。当设备（如一个拥有自己内存的加速器）需要确保主机缓存了某个数据时，它会通过 BISnp 通道主动“窥探”主机，要求主机更新或放弃缓存。主机则通过 BIRsp 通道回应。</li></ul></li></ul><ul><li>直接对等通信 (Direct P2P)<ul><li>目的：允许一个加速器设备直接通过 CXL.mem 协议访问另一个对等的内存设备，而无需经过主机 CPU。这可以显著降低延迟并提升性能。</li></ul><ul><li>实现方式：为了实现这一点，设备接口上增加了一套方向相反的 CXL.mem 通道。这样，加速器既可以作为“从属方”响应主机的请求，也可以作为“主控方”向对等的内存设备发起请求。</li></ul><ul><li>路由要求：直接 P2P 需要 PBR（Port Based Routing，基于端口的路由）交换机，因为只有 PBR 才能根据端口信息精确地将流量在两个对等设备间路由，而不是默认发往主机。</li></ul><ul><li>窥探处理：一个设备可能同时通过两种方式持有缓存数据：一种是通过主机从 CXL.cache 获得，另一种是通过 P2P CXL.mem 从对等设备获得。规范要求设备必须能区分这两种情况：当收到窥探时，必须在正确的接口上响应。如果在一个接口上收到了另一个接口数据的窥探，它必须假装自己没有缓存该数据，以避免一致性混乱。</li></ul></li></ul><h3 id="h3-4">2.3 反向失效嗅探（Back-Invalidate Snoop）</h3><h4 id="h4-5">问题背景：为什么需要 BISnp？</h4><ul><li><p>设备自有内存：CXL 允许加速器等设备拥有自己的内存（Device-attached Memory），并直接暴露给主机使用。</p></li></ul><ul><li><p>一致性挑战：当主机缓存了设备内存中的数据后，设备自身也可能想修改这些数据。为了避免数据不一致，设备必须有一种方法知道主机缓存了哪些数据，并在必要时通知主机“放弃”或“写回”这些缓存。</p></li></ul><ul><li><p>传统方案 (HDM-D) 的局限：在旧的 HDM-D 模型中，设备通过 CXL.cache 协议的 <code>D2H Req</code> 通道向主机发送请求来解决一致性问题。但规范明确指出，这个 <code>D2H Req</code> 通道可能会被主机发来的 <code>M2S Req</code> 请求所阻塞。这就可能导致死锁：设备因为无法管理一致性而不能处理主机的请求，而管理一致性的通道又被主机的请求堵住了。</p></li></ul><h4 id="h4-6">解决方案：BISnp 通道</h4><ul><li><p>专用通道：BISnp 不再使用可能被阻塞的 CXL.cache 通道，而是拥有一个专用的 S2M（从设备到主机）通道。这是一个独立的、高优先级的路径。</p></li></ul><ul><li><p>主动性：它允许设备主动地向主机发起一个“窥探”请求，强制主机检查其内部缓存，并根据需要将特定内存地址的缓存线置为无效（Invalid）状态。</p></li></ul><ul><li><p>打破依赖：由于 BISnp 有自己的通道和独立的排序规则，它不会被主机的常规内存请求（M2S Req）阻塞，从而从根本上解决了死锁风险。这使得设备可以高效、可靠地管理主机对其内存的缓存。</p></li></ul><h4 id="h4-7">核心应用：实现“包容性窥探过滤器”</h4><ul><li>BISnp 的主要目标是让设备能够高效地实现一个包容性窥探过滤器 (Inclusive Snoop Filter)。</li></ul><ul><li>工作流程：<ul><li>主机请求读取设备内存并希望缓存时，设备会在窥探过滤器里为该地址创建一个条目。</li></ul><ul><li>当设备自己需要修改某个内存地址时，它会先查这个过滤器。如果发现主机缓存了该数据，设备就会通过 BISnp 通道发一个请求，让主机放弃缓存。</li></ul><ul><li>过滤器已满时：由于过滤器大小有限，当它满了但又需要记录新的条目时，设备会选择一个现有条目（称为“受害者”），通过 BISnp 强制主机放弃对该“受害者”地址的缓存，从而腾出空间。这是触发 BISnp 的一个主要场景。</li></ul></li></ul><h3 id="h3-8">2.4 QoS Telemetry for Memory</h3><h4 id="h4-9">核心目标</h4><ul><li><b>目的</b> ：为 CXL 内存设备提供一种机制，使其能向主机或对等请求方实时反馈自身的负载情况（<code>DevLoad</code>）。</li></ul><ul><li><b>作用</b> ：让主机能够动态调整内存请求的发送速率，从而优化性能、避免设备过载，并减少 CXL 交换结构的拥塞。</li></ul><ul><li><b>适用场景</b> ：对包含多类型内存、MLD（多逻辑设备）或 GFD（G - FAM 设备）的复杂 CXL 系统尤为重要。</li></ul><h4 id="h4-10">工作作原理：一个闭环反馈系统</h4><p>QoS 遥测是一个持续运行的闭环控制系统：</p><ol start="1"><li><b>设备感知</b> ：内存设备持续监控内部负载，如请求队列和资源利用率。</li></ol><ol start="2"><li><b>设备反馈</b> ：设备在每一个内存响应（<code>S2M NDR/DRS</code>）和 UIO 完成信号中，都包含一个 2 - bit 的 <code>DevLoad</code> 字段，以报告其当前负载。</li></ol><ol start="3"><li><b>主机决策</b> ：主机 / 对等方接收 <code>DevLoad</code> 信号，并根据其值来调整请求发送策略。</li></ol><ol start="4"><li><b>主机执行</b> ：根据反馈调整请求速率节流（Throttling）的程度。</li></ol><h4 id="h4-11"><code>DevLoad</code> 的四个级别及其影响</h4><p><code>DevLoad</code> 字段定义了四种负载水平，并建议主机做出相应反应：</p><table><tr><th>DevLoad 指示</th><th>编码</th><th>描述</th><th>主机 / 对等方建议的反应</th></tr><tr><td style="text-align:left">                <b>Light Load</b>（轻负载）</td><td style="text-align:left">                00b</td><td style="text-align:left">                设备资源利用率低，能轻松处理更多请求。</td><td style="text-align:left">                尽快减少节流。</td></tr><tr><td style="text-align:left">                <b>Optimal Load</b>（最佳负载）</td><td style="text-align:left">                01b</td><td style="text-align:left">                设备资源得到最佳利用。</td><td style="text-align:left">                保持当前节流级别不变。</td></tr><tr><td style="text-align:left">                <b>Moderate Overload</b>（中度过载）</td><td style="text-align:left">                10b</td><td style="text-align:left">                设备吞吐量受限，效率开始下降。</td><td style="text-align:left">                立即增加节流。</td></tr><tr><td style="text-align:left">                <b>Severe Overload</b>（严重过载）</td><td style="text-align:left">                11b</td><td style="text-align:left">                设备严重过载，效率严重下降。</td><td style="text-align:left">                立即采取重度节流。</td></tr></table><ul><li><b>对 CXL 1.1 设备的兼容性</b> ：CXL 1.1 设备将始终回报 “轻负载”，以确保与支持 QoS 遥测的新主机的兼容性。</li></ul><h4 id="h4-12"><code>DevLoad</code> 值的决定因素</h4><p>设备最终上报的 <code>DevLoad</code> 是由以下多个因素中的最差情况决定的：</p><ul><li><b>内部负载（<code>IntLoad</code>）</b> ：</li></ul><ul><li>设备基于内部请求排队延迟和资源利用率来确定其基础负载水平。</li></ul><ul><li><b>出口端口背压（Egress Port Backpressure）</b>（可选机制）：</li></ul><ul><li><b>目的</b> ：解决因上游链路拥塞导致设备响应无法及时发出的问题。</li></ul><ul><li><b>机制</b> ：如果设备检测到其出口长时间处于拥堵状态（有数据要发但因缺少信用而发不出去），即使内部不忙，也可以主动上报 “中度” 或 “重度” 过载。这有助于让反馈循环更灵敏。</li></ul><ul><li><b>临时吞吐量降低（Temporary Throughput Reduction）</b>（可选机制）：</li></ul><ul><li><b>目的</b> ：让设备能应对可预见的性能下降事件。</li></ul><ul><li><b>机制</b> ：在进行内部维护（如 NVM 媒体维护、DRAM 刷新）之前，设备可以提前上报 “过载” 信号，警告主机提前减速，防止设备内部队列被瞬间打满。</li></ul><h4 id="h4-13">差异化服务（Differentiated QoS）</h4><p>QoS 遥测支持对更复杂的设备进行精细化的带宽管理。</p><ul><li><b>QoS 等级（QoS Classes）</b> ：</li></ul><ul><li>设备可将内部资源划分为不同的等级（例如，DRAM 一个等级，持久性内存一个等级），以提供隔离的性能和独立的负载报告。</li></ul><ul><li><b>MLD（多逻辑设备）</b> ：</li></ul><ul><li>QoS 可以精细到每个逻辑设备（LD）的级别。</li></ul><ul><li>管理员可以为每个 LD 配置 <code>QoS Allocation Fraction</code>（在整体过载时保证的带宽比例）和 <code>QoS Limit Fraction</code>（一个固定的带宽上限）。</li></ul><ul><li><b>GFD（G - FAM 设备）</b> ：</li></ul><ul><li>QoS 可以精细到每个主机 / 对等方（RPID）的级别。</li></ul><ul><li>主要通过 <code>QoS Limit Fraction</code> 来控制每个主机能使用的最大带宽。</li></ul><ul><li><b>实现方式</b> ：设备通过 <code>ReqCnt</code>（瞬时请求计数）和 <code>CmpCnt</code>（近期完成历史计数）等内部计数器，来跟踪每个 LD 或主机的实际带宽使用情况，并结合其配额和设备整体负载，为每个响应动态计算出最合适的 <code>DevLoad</code> 值。</li></ul><p>以下是去除引用标记后的详细笔记内容：</p><h3 id="h3-14">2.5 M2S Request (Req)</h3><h4 id="h4-15">核心功能</h4><ul><li><code>M2S Req</code> 是 CXL.mem 协议中，由主机（Master）发往内存设备（Subordinate）的无数据请求通道。</li></ul><ul><li>它主要承载内存读取、缓存无效化以及其他一致性管理相关的信号指令。</li></ul><h4 id="h4-16">关键字段解析</h4><p><code>M2S Req</code> 消息通过组合多个关键字段来传达复杂的操作意图。</p><ul><li><b><code>MemOpcode</code>（内存操作码）</b></li></ul><ul><li>定义了请求的基本动作。</li></ul><ul><li>核心指令包括：</li></ul><ul><li><code>MemRd</code>：普通的内存读取。</li></ul><ul><li><code>MemInv</code>：无效化请求，主要用于更新元数据，不读取数据。</li></ul><ul><li><code>MemSpecRd</code>：推测性读取，一种用于减少延迟的性能优化指令，不接收完成消息。</li></ul><ul><li><code>MemRdFwd</code> / <code>MemWrFwd</code>：特殊指令，本质是主机对设备 CXL.cache 请求的响应，放在此通道是为了保证正确的事务排序。</li></ul><ul><li><b><code>SnpType</code>（窥探类型）</b></li></ul><ul><li>给设备端缓存控制器（DCOH）的指令，告知在处理请求前是否需要以及如何窥探设备自身的内部缓存。</li></ul><ul><li>主要类型：</li></ul><ul><li><code>SnpInv</code>：窥探并无效化。用于主机请求独占访问权。</li></ul><ul><li><code>SnpData</code>：窥探数据。用于主机请求共享访问权。</li></ul><ul><li><code>SnpCur</code>：窥探当前值。主机需要最新数据但不缓存。</li></ul><ul><li><code>No - Op</code>：无需窥探。</li></ul><ul><li><b><code>MetaField</code> 和 <code>MetaValue</code>（元数据）</b></li></ul><ul><li>用于主机管理设备端存储的元数据，通常是关于主机缓存状态的记录。</li></ul><ul><li><code>MetaField</code> 指定要操作的元数据类型，如 <code>Meta0 - State</code>。</li></ul><ul><li><code>MetaValue</code> 提供要更新的值，如 <code>I</code>（无效）、<code>S</code>（共享）、<code>A</code>（任意）。</li></ul><ul><li>这套机制允许主机通知设备：“我已经丢弃了缓存，请更新你的记录”，从而帮助设备进行一致性决策。</li></ul><ul><li><code>Tag</code></li></ul><ul><li>一个 16 位的事务标识符，由主机在请求时设置。</li></ul><ul><li>设备在返回响应（<code>NDR</code> / <code>DRS</code>）时必须原样返回此 <code>Tag</code>，以便主机能够将响应与其发出的原始请求对应起来。</li></ul><h4 id="h4-17">核心指令组合示例</h4><p>以下示例展示了各字段如何协同工作。</p><ul><li><b>场景一：主机请求独占访问（Read - For - Ownership）</b></li></ul><ul><li>请求：<code>MemOpcode=MemRd</code>，<code>SnpType=SnpInv</code>，<code>MetaValue=A</code>。</li></ul><ul><li>解读：主机想要读取数据，并要求设备无效化其内部缓存，因为主机接下来想独占该数据。</li></ul><ul><li>预期响应：设备返回数据（<code>MemData</code>）和一个完成信号 <code>Cmp - E</code>，告知主机已获得独占权限。</li></ul><ul><li><b>场景二：主机请求共享访问</b></li></ul><ul><li>请求：<code>MemOpcode=MemRd</code>，<code>SnpType=SnpData</code>，<code>MetaValue=S</code>。</li></ul><ul><li>解读：主机想要读取数据，并要求设备将其内部缓存降级为共享状态（如果之前是独占或修改状态）。</li></ul><ul><li>预期响应：设备返回数据（<code>MemData</code>）和一个完成信号 <code>Cmp - S</code> 或 <code>Cmp - E</code>。</li></ul><ul><li><b>场景三：主机命令设备清空缓存</b></li></ul><ul><li>请求：<code>MemOpcode=MemInv</code>，<code>SnpType=SnpInv</code>，<code>MetaValue=I</code>。</li></ul><ul><li>解读：主机不需要数据（<code>MemInv</code>），只想让设备无效化其内部缓存，并告知设备主机端也已无效（<code>MetaValue=I</code>）。</li></ul><ul><li>预期响应：设备完成操作后，仅返回一个完成信号 <code>Cmp</code>。</li></ul><h3 id="h3-18">2.6 M2S Request with Data (RwD)</h3><h4 id="h4-19">核心功能</h4><p><code>M2S RwD</code> 是 CXL.mem 协议中，由主机（Master）发往内存设备（Subordinate）的携带数据的请求通道。它的主要功能是执行内存写入操作。</p><h4 id="h4-20">关键指令（MemOpcode）</h4><ul><li><b><code>MemWr</code></b> ：全缓存行写入。这是最基本的写入命令，用于将 64 字节数据完整地写入内存。</li></ul><ul><li><b><code>MemWrPtl</code></b> ：部分写入。当主机只想更新缓存行中的一部分字节时使用此命令。它必须额外携带一个 64 位的 “字节使能” 字段，精确指明哪几个字节是有效的。</li></ul><ul><li><b><code>BIConflict</code></b> ：特殊指令。它用于 BISnp 的冲突处理流程，虽然它在 <code>RwD</code> 通道上传输且携带 64B 的（无效）载荷，但其本身不是写入操作。将它放在 <code>RwD</code> 通道上是为了利用该通道独特的、无阻塞的排序规则，以避免协议死锁。</li></ul><h4 id="h4-21">写入操作中的一致性管理</h4><p>与 <code>M2S Req</code> 类似，<code>M2S RwD</code> 在写入数据时也需要管理缓存一致性。</p><ul><li><b><code>SnpType</code> 的使用</b> ：</li></ul><ul><li><code>RwD</code> 消息可以携带 <code>SnpType</code> 字段，命令设备在将数据写入内存之前，先对其内部缓存进行窥探。</li></ul><ul><li>应用场景：当主机在没有独占访问权的情况下就想写入数据时（例如，一个弱序写入），它会发送 <code>MemWr</code> 并附带 <code>SnpType=SnpInv</code>。设备收到后，会先使自己内部的缓存副本无效，然后再接受主机的新数据写入。</li></ul><ul><li><b><code>MetaValue</code> 的使用</b> ：</li></ul><ul><li>主机可以通过 <code>MetaValue</code> 字段告知设备，在写入完成后，主机自身的缓存将处于何种状态。例如，<code>MetaValue=I</code>（Invalid）意味着主机在写完后不再保留该数据的缓存副本。</li></ul><h4 id="h4-22">部分写入与拖尾（Trailer）机制</h4><ul><li>对于部分写入（<code>MemWrPtl</code>），必须指明哪些字节是有效的。</li></ul><ul><li>在 256B Flit 模式下，这是通过一个拖尾（Trailer）实现的。</li></ul><ul><li><code>TRP</code>（Trailer Present）位：<code>RwD</code> 消息头中的 <code>TRP</code> 位置 1，表示在 64B 数据之后还跟着一个拖尾。</li></ul><ul><li>拖尾内容：拖尾可以包含 64 位的字节使能（Byte Enables）字段，对于 <code>MemWrPtl</code> 这是必需的。此外，拖尾还可以选择性地包含最多 32 位的扩展元数据（EMD）。</li></ul><h3 id="h3-23">2.7 M2S BIRsp 笔记</h3><h4 id="h4-24">核心作用：主机的确认回执</h4><p><code>M2S BIRsp</code> 是主机（Master）对先前由设备（Subordinate）发起的 <code>S2M BISnp</code>（反向无效化窥探）的响应。可以将其理解为：</p><ul><li><b>设备问</b> ：（通过 <code>BISnp</code>) “主机，对于地址 X，请放弃你的缓存。”</li></ul><ul><li><b>主机答</b> ：（通过 <code>BIRsp</code>) “好的，我已经处理了你的请求，现在我对地址 X 的缓存状态是 Y。”</li></ul><p>这个响应对设备至关重要，因为它标志着一次一致性操作的完成。设备只有在收到 <code>BIRsp</code> 后，才能安全地认为主机缓存已被处理，然后继续执行被阻塞的操作（比如将该内存地址的独占权授予设备自己的内部核心）。</p><h4 id="h4-25">关键信息：传达最终状态</h4><p><code>BIRsp</code> 最重要的信息是其 <b>Opcode</b>，它直接告诉设备，在处理完窥探后，主机端该缓存行的最终状态是什么：</p><ul><li><b><code>BIRspI</code></b> ：告知设备 “我（主机）已不再缓存这条线了，它是无效 (Invalid) 状态。” 这是最常见的回应，特别是在设备需要收回独占权时。</li></ul><ul><li><b><code>BIRspS</code></b> ：告知设备 “我（主机）现在最多只保留一个共享 (Shared) 副本。”</li></ul><ul><li><b><code>BIRspE</code></b> ：告知设备 “我（主机）仍然拥有一个独占 (Exclusive) 的清洁副本。”</li></ul><h4 id="h4-26">块响应（<code>*Blk</code>）：提高效率</h4><p>为了提高效率，设备可以发起一个块窥探（<code>BISnp*Blk</code>），一次性处理多个连续的缓存行。相应地，主机也可以用一个块响应（<code>BIRsp*Blk</code>）来回复。例如，<code>BIRspIBIk</code> 一次性确认整个块在主机端都已变为无效状态，这比为块中的每一行单独发送一个 <code>BIRspI</code> 要高效得多。</p><h4 id="h4-27">路由与寻址</h4><p>为了确保响应能被正确处理，<code>BIRsp</code> 消息包含几个关键的寻址字段：</p><ul><li><b><code>BI-ID</code> 和 <code>BITag</code></b> ：这两个字段组合使用，确保响应能够被路由回正确的设备（由 <code>BI-ID</code> 标识），并且能匹配到设备内部发起的那个具体的 <code>BISnp</code> 事务（由 <code>BITag</code> 标识）。</li></ul><ul><li><b><code>LowAddr</code></b> ：这个字段在处理块窥探时非常关键。如果主机选择不发送一个统一的块响应，而是为块中的每一行单独发送响应，那么每个响应中的 <code>LowAddr</code> 字段（地址的低 2 位）就能让设备精确地知道这个响应对应的是块中的哪一个缓存行。</li></ul><h3 id="h3-28">2.8 S2M BISnp 笔记</h3><h4 id="h4-29">一、核心作用：设备发起的一致性请求</h4><p><code>S2M BISnp</code> 是设备（Subordinate）用来主动与主机（Master）进行一致性交互的上行通道。这是实现设备端包容性窥探过滤器（Inclusive Snoop Filter）的关键：当过滤器满需要驱逐条目，或设备本地需要独占访问权时，设备就会通过 <code>BISnp</code> 通道“命令”主机放弃相应的缓存。</p><h4 id="h4-30">二、关键指令：设备想要什么？</h4><p><code>BISnp</code> 的操作码清晰地表达了设备对主机缓存状态的不同要求：</p><ul><li><b><code>BISnpInv</code></b> ：“请无效化”。这是最强的要求。设备想获得该地址的独占所有权，因此要求主机必须将其所有相关的缓存副本都设为无效（Invalid）。</li></ul><ul><li><b><code>BISnpData</code></b> ：“我需要数据（或共享权）”。设备的要求稍弱，它需要主机至少将缓存状态降级为共享（Shared）。如果主机有修改过的脏数据，需要写回。</li></ul><ul><li><b><code>BISnpCur</code></b> ：“我只要当前值”。这是最弱的要求。设备只是想获得该地址的最新数据，但不要求主机改变缓存状态。</li></ul><h4 id="h4-31">三、块窥探（<code>*Blk</code>）：提升效率的利器</h4><p>为了减少开销和提高效率，<code>BISnp</code> 引入了块窥探机制。</p><ul><li><b>目的</b> ：允许设备用一条消息同时窥探 2 个或 4 个连续的、自然对齐的缓存行。</li></ul><ul><li><b>实现方式</b> ：</li></ul><ul><li>使用 <code>*Blk</code> 后缀的操作码，如 <code>BISnpInvBlk</code>。</li></ul><ul><li>通过 <code>Address[7:6]</code> 字段的特殊编码来指明窥探的范围是 128B 还是 256B。</li></ul><ul><li><b>主机响应</b> ：主机收到块窥探后，可以选择用一个统一的块响应（<code>BIRsp*Blk</code>）回复，也可以为块内的每一行单独回复。</li></ul><h4 id="h4-32">四、路由与事务跟踪</h4><p>设备在发出 <code>BISnp</code> 请求时，会设置好 “回信地址”，以确保能正确收到主机的 <code>BIRsp</code> 响应。</p><ul><li><b><code>BI-ID</code></b> ：标识是哪个设备发出的请求。</li></ul><ul><li><b><code>BITag</code></b> ：标识是该设备内部的哪一笔事务。</li></ul><p>主机在回复 <code>BIRsp</code> 时，会原样返回这两个字段，设备据此即可将响应与原始请求精确匹配。</p><h3 id="h3-33">2.9 S2M No Data Response (NDR)</h3><h4 id="h4-34">一、核心功能与定位</h4><ul><li><code>S2M NDR</code> 是一个由设备发往主机的上行通道，专门用于传输不携带内存数据的响应消息。</li></ul><ul><li>它的核心定位是作为协议的 “回执与状态更新” 通道，用于告知主机其先前发出的请求（<code>M2S Req</code> 或 <code>M2S RwD</code>）已被处理，并报告操作的结果。</li></ul><h4 id="h4-35">二、主要指令（Opcodes）及其精确含义</h4><p><code>NDR</code> 的操作码精确地定义了响应的性质：</p><ul><li><code>Cmp</code>（通用完成）<ul><li>这是最基础的完成信号，表示一个操作已成功执行，但不附带额外的一致性状态信息。</li></ul><ul><li>主要用于响应那些结果状态明确的请求，如主机的写回（<code>MemWr</code>）或无效化（<code>MemInv</code>）操作。</li></ul></li></ul><ul><li><code>Cmp - S</code> / <code>Cmp - E</code> / <code>Cmp - M</code>（带状态的完成）<ul><li>这不仅是完成信号，更是来自设备一致性引擎（DCOH）的状态报告。</li></ul><ul><li>它在确认完成的同时，明确告知主机，在操作后，该缓存行在设备端最终的一致性状态是共享（Shared）、独占（Exclusive）还是修改（Modified）。</li></ul><ul><li>这个信息对主机的 Home Agent 至关重要，主机需要依据此来更新自己对设备缓存状态的追踪记录。</li></ul></li></ul><ul><li><code>BI - ConflictAck</code>（特殊流程信号）<ul><li>这是一个专用的握手信号，仅用于反向无效化（BISnp）的冲突处理流程中。</li></ul><ul><li>当设备收到主机的 <code>BIConflict</code> 消息后，会以此作为回应，表示 “冲突已知，握手确认”，从而推进冲突解决流程。</li></ul></li></ul><h4 id="h4-36">三、关键字段的作用</h4><p><code>NDR</code> 消息通过几个关键字段来传递上下文信息：</p><ul><li><code>Tag</code>（事务匹配）<ul><li>此字段必须原样返回主机原始请求中的 <code>Tag</code> 值。</li></ul><ul><li>这是主机能够将其发出的大量并发请求与收到的响应一一对应起来的基础机制，是协议正确性的关键。</li></ul></li></ul><ul><li><code>MetaField</code> &amp; <code>MetaValue</code>（元数据返回）<ul><li>这是设备向主机返回元数据的通道。</li></ul><ul><li>如果主机的原始请求要求读取元数据，设备会在这里填入从内存中读取的值。</li></ul><ul><li>重要：如果设备不支持元数据，或其元数据已损坏 / 不可靠，它必须将 <code>MetaField</code> 设置为 <code>No - Op</code>，这本身也成为了一种状态指示。</li></ul></li></ul><ul><li><code>DevLoad</code>（QoS 遥测反馈）<ul><li>这是 QoS 遥测机制的核心反馈环节。</li></ul><ul><li>每一个 <code>NDR</code> 消息都强制携带此 2 位字段，向主机持续不断地报告设备当前的负载水平（轻载、最佳、中度过载、严重过载）。</li></ul><ul><li>主机依据这个实时数据流来动态调整其请求发送速率，以实现性能优化和拥塞避免。</li></ul></li></ul><p>好的，这是对“3.3.10 S2M Data Response (DRS)”部分的翻译和讲解。</p><h3 id="h3-37">2.10 S2M 数据响应 (DRS)</h3><p><code>S2M DRS</code> (Subordinate-to-Master Data Response) 是 CXL.mem 协议中的<b>数据承载通道</b>，其功能和定位都非常清晰。</p><h4 id="h4-38">1. 核心功能：从设备到主机的数据传输</h4><p><code>DRS</code> 的核心且唯一的功能是<b>将设备（Subordinate）从其内存中读取的数据返回给主机（Master）</b>。它是对主机先前发出的 <code>M2S Req</code> 读请求（如 <code>MemRd</code>）的直接响应。</p><h4 id="h4-39">2. 主要指令 (Opcodes)</h4><p><code>DRS</code> 的 Opcode 数量不多，但每个都有明确的用途：</p><ul><li><b><code>MemData</code></b>:</li></ul><ul><li>这是<b>标准的数据返回</b>指令。当设备成功执行一个读请求后，就会使用这个 Opcode 将 64 字节的缓存行数据发回给主机。</li></ul><ul><li><b><code>MemData-NXM</code></b> (Non-existent Memory):</li></ul><ul><li>这是一个<b>重要的错误处理</b>指令。当设备收到一个针对它无法识别或映射的地址（即<b>不存在的内存地址</b>）的读请求时，它会返回此响应。</li></ul><ul><li><b>为什么需要它？</b> 因为主机对于不同类型的内存（HDM-H vs HDM-D）有不同的响应预期。<code>MemData-NXM</code> 提供了一个明确的、统一的错误信号，告诉主机“你访问的地址是无效的”。这使得主机可以立即知道操作失败，并安全地释放为该请求分配的内部跟踪资源，避免了状态模糊和潜在的超时。</li></ul><h4 id="h4-40">3. 伴随数据一起传递的关键信息</h4><p><code>DRS</code> 消息在发送数据的同时，还通过其他字段传递了重要的上下文信息：</p><ul><li><b><code>Tag</code><b>: </b>事务匹配的关键</b>。<code>DRS</code> 消息必须包含主机原始读请求中的 <code>Tag</code> 值，这样主机才能知道这包数据是用来满足哪一个请求的。</li></ul><ul><li><b><code>Poison</code><b>: </b>数据完整性标记</b>。如果设备在读取数据时发现数据已损坏（例如，由于之前的 ECC 错误），它会在返回数据时将此位置 1，警告主机这包数据是“有毒的”、不可信的。</li></ul><ul><li><b><code>DevLoad</code><b>: </b>QoS 遥测反馈</b>。与 <code>NDR</code> 消息一样，每一个 <code>DRS</code> 数据包也都携带 <code>DevLoad</code> 字段，向主机实时反馈设备的负载情况，构成了 QoS 反馈循环的一部分。</li></ul><ul><li><b><code>MetaField</code> &amp; <code>MetaValue</code></b>: <code>DRS</code> 也可以携带从内存中一并读出的<b>元数据</b>，并将其返回给主机。</li></ul><h4 id="h4-41">4. 拖尾机制 (Trailer)</h4><ul><li>在 256B Flit 模式下，<code>DRS</code> 消息可以通过设置 <code>TRP</code> 位来携带一个<b>拖尾</b>。</li></ul><ul><li>对于 <code>DRS</code> 通道，这个拖尾的唯一用途是承载<b>扩展元数据 (EMD)</b>，最多 32 位。</li></ul><h3 id="h3-42">2.11 对目标为 NXM 的请求的响应（Responses for Requests Targeting NXM）</h3><p>这一节定义了一个非常重要的<b>错误处理规则</b>，解决了当主机向一个设备无法识别的地址（即 <b>NXM: Non-existent Memory，不存在的内存</b>）发送请求时，设备应该如何响应的问题。</p><h4 id="h4-43"><ol start="1"><li>问题的根源：响应的“歧义性”</li></ol></h4><ul><li><b>不同内存模型，不同响应预期</b>：主机对不同类型的设备内存（HDM）有不同的响应预期。<ul><li>对于 <b>HDM-H</b>（如简单的内存扩展卡），一个读请求 (<code>MemRd</code>) 只需要设备返回一个<b>数据响应 (<code>DRS</code>)</b>。</li></ul><ul><li>对于 <b>HDM-D/DB</b>（如带缓存的加速器），一个读请求需要设备返回<b>一个数据响应 (<code>DRS</code>)<i>* 和 </i>*一个无数据完成信号 (<code>NDR</code>)</b>。</li></ul></li></ul><ul><li><b>设备端的困惑</b>：当一个设备收到一个读请求，但该请求的地址不在其任何已知的内存区域内时，它就陷入了困境：<ul><li>“我应该按照 HDM-H 的规则只回一个 <code>DRS</code> 吗？”</li></ul><ul><li>“还是应该按照 HDM-D/DB 的规则回一个 <code>DRS</code> 加一个 <code>NDR</code>？”</li></ul><ul><li>如果设备猜错了，主机可能因为没有收到预期的全部响应而一直等待，最终导致事务超时。</li></ul></li></ul><h4 id="h4-44"><ol start="2"><li>解决方案：明确、统一的错误响应</li></ol></h4><p>为了解决这种歧义，CXL 协议规定了一套明确的响应规则，让设备在遇到 NXM 地址时能够给出一个<b>无歧义的、统一的错误信号</b>。</p><ul><li><b>对于读请求 (Read)</b>:<ul><li><b>解决方案</b>: 设备应返回一个特殊的响应：<b><code>MemData-NXM</code></b>。</li></ul><ul><li><b>作用</b>: 这个单一的响应明确地告诉主机：“你请求的地址不存在”。主机收到这个信号后，就能立即知道请求失败，并安全地释放为该事务所分配的内部跟踪资源，而无需等待其他响应。</li></ul></li></ul><ul><li><b>对于写或无效化请求 (Write/Invalidate)</b>:<ul><li><b>解决方案</b>: 规则要简单得多。设备只需返回一个通用的<b>完成信号 <code>Cmp</code></b>。</li></ul><ul><li><b>原因</b>: 因为这些操作本来就只预期一个 <code>NDR</code> 响应，所以不存在上述读请求那样的歧义。一个简单的 <code>Cmp</code> 就足以告知主机操作已（在设备看来）处理完毕。</li></ul></li></ul><h4 id="h4-45"><ol start="3"><li>可发现的能力</li></ol></h4><p>一个设备是否支持返回 <code>MemData-NXM</code> 这个特殊的错误响应，是一个<b>可以被发现的能力</b>。主机可以通过读取设备的能力寄存器来了解这一点，从而确保协议双方能够正确协同工作。</p><p><b>总结</b>：这一节的核心是为 NXM 地址访问定义了一套<b>“去歧义化”的错误响应机制</b>。通过引入 <code>MemData-NXM</code> 等明确的错误信号，协议确保了即使在地址解码失败的情况下，通信双方也能优雅地处理错误，避免了因响应模糊而导致的协议超时和死锁风险。</p><p>好的，这里是关于“3.3.12 Forward Progress and Ordering Rules”部分的讲解。</p><h3 id="h3-46">2.12 前向进展与排序规则 (Forward Progress and Ordering Rules) 讲解</h3><p>这一节是 CXL.mem 协议的 “交通法规”，它定义了不同类型的消息在 CXL 链路上相互交互时必须遵守的规则。这些规则的核心目标是确保数据流的正确性和防止协议死锁（Deadlock），从而保证系统能够持续取得进展。</p><h4 id="h4-47">一、核心规则：<code>BISnp</code> 的特殊优先级</h4><p>这是为 HDM - DB 一致性模型设计的关键规则，围绕设备发起的 <code>BISnp</code>（反向无效化窥探）展开：</p><ul><li>规则 1：<code>Req</code> 请求必须等待 <code>BISnp</code><ul><li><b>内容</b> ：如果设备已向主机发出针对某个地址的 <code>S2M BISnp</code>，那么它可以阻塞来自主机的、发往同一地址的 <code>M2S Req</code>（读 / 无效化请求），直到 <code>BISnp</code> 操作完成为止。</li></ul><ul><li><b>讲解</b> ：这条规则赋予了设备临时的优先权。它允许设备在尝试收回主机缓存权限时，暂停处理主机对该地址的新请求。这可以防止主机一边被要求放弃缓存，一边又发起新的缓存请求，从而避免了状态冲突和竞态条件。</li></ul></li></ul><ul><li>规则 2：<code>RwD</code> 写入不能等待 <code>BISnp</code><ul><li><b>内容</b> ：<code>M2S RwD</code>（带数据的写请求）通道不能被 <code>S2M BISnp</code> 阻塞。</li></ul><ul><li><b>讲解</b> ：这是防止死锁的关键。写数据通道必须始终保持畅通，以确保数据能够被设备接收。如果 <code>RwD</code> 被 <code>BISnp</code> 阻塞，而 <code>BISnp</code> 本身又可能在等待主机完成一次写回（这也是一个 <code>RwD</code> 事务）才能完成，那么就会形成一个 “A 等 B，B 等 A” 的死锁循环。此规则强制打破了这种可能性，保证了系统的 “前向进展”。</li></ul><ul><li><b>引申</b> ：这条规则也导致了一个特殊要求，即在某些共享内存场景下，写入操作必须分两步完成（先用 <code>M2S Req</code> 获取所有权，再用 <code>M2S RwD</code> 写入），以避免触发可能导致死锁的 <code>BISnp</code>。</li></ul></li></ul><h4 id="h4-48">二、HDM - D 模型的特殊排序规则</h4><p>这条规则主要针对使用 CXL.cache 协同的传统 HDM - D 模型：</p><ul><li>规则 3：<code>Req</code> 请求不能越过 <code>Mem*Fwd</code> 响应<ul><li><b>内容</b> ：一个 <code>M2S Req</code> 请求不能越过发往同一地址的 <code>MemRdFwd</code> 或 <code>MemWrFwd</code> 消息。</li></ul><ul><li><b>讲解</b> ：<code>Mem*Fwd</code> 消息虽然在 <code>M2S Req</code> 通道上传输，但它们的本质是主机对设备先前 CXL.cache 请求的响应。此规则确保了主机的新请求不会 “插队” 到这个响应之前。它保证了设备能够先处理完自己发起的事务的响应，再去处理来自主机的新请求，避免了因乱序而导致的一致性问题。</li></ul></li></ul><h4 id="h4-49">三、通用规则与原则</h4><ul><li>规则 4：响应通道的预分配<ul><li><b>内容</b> ：<code>S2M NDR</code>（无数据响应）和 <code>S2M DRS</code>（数据响应）的资源必须在请求方（主机）预先分配好。</li></ul><ul><li><b>讲解</b> ：这是一个基本的流量控制原则。主机在发送请求时，必须确保接收端（设备）有足够的缓冲区来发回响应。这保证了响应总能被顺利发出，设备不会因为无法发送响应而卡住，从而无法处理新的请求。</li></ul></li></ul><ul><li>规则 5：“埋藏缓存状态”（Buried Cache State）规则<ul><li><b>内容</b> ：请求的发起方（主机）在发送请求时，必须遵守其已知的自身缓存状态。例如，如果主机在其缓存中以修改（M）、独占（E）或共享（S）状态持有一条线，那么它不能发出一个请求去将设备端的元数据更新为无效（I）。</li></ul><ul><li><b>讲解</b> ：这可以看作是一条 “逻辑自洽” 规则。它要求主机不能发送与自身状态相矛盾的命令。这简化了设备端的处理逻辑，因为它不必去处理那些在协议上不合逻辑的请求。</li></ul></li></ul><h4 id="h4-50">四、总结</h4><p><code>2.12</code> 节的排序规则是 CXL.mem 协议稳定运行的基石。它通过一系列看似复杂但逻辑严谨的规定，精确地定义了不同消息通道间的交互方式，巧妙地平衡了高性能（允许在安全时乱序）和协议正确性（在必要时强制阻塞和排序），确保了这个复杂的分布式内存系统不会陷入混乱或停滞。</p></div>
    <div class="dir-tree"><ul><li><a href="../../md-docs/README" >README</a></li></ul><ul><li><a href="../../md-docs/reference" >reference</a></li></ul><ul><li><a href="../../md-docs/CXL_System_Architecture" >CXL_System_Architecture</a></li></ul><ul><li><a href="../../CXL简介/CXL初认识" >CXL简介</a><ul><li><a href="../../CXL简介/CXL初认识" >CXL初认识</a></li></ul><ul><li><a href="../../CXL简介/CXL子协议" >CXL子协议</a></li></ul><ul><li><a href="../../CXL简介/CXL2.0介绍" >CXL2.0介绍</a></li></ul><ul><li><a href="../../CXL简介/CXL3.0介绍" >CXL3.0介绍</a></li></ul><ul><li><a href="../../CXL简介/CXL3.1和CXL3.2" >CXL3.1和CXL3.2</a></li></ul></li></ul><ul><li><a href="../../CXL_Transaction_Layer/CXL.io" >CXL_Transaction_Layer</a><ul><li><a href="../../CXL_Transaction_Layer/CXL.io" >CXL.io</a></li></ul><ul><li><a href="../../CXL_Transaction_Layer/CXL.mem" >CXL.mem</a></li></ul><ul><li><a href="../../CXL_Transaction_Layer/CXL.cache" >CXL.cache</a></li></ul><ul><li><a href="../../CXL_Transaction_Layer/Transaction_Ordering_Summary" >Transaction_Ordering_Summary</a></li></ul><ul><li><a href="../../CXL_Transaction_Layer/Transaction Flows to Device-attached Memory" >Transaction Flows to Device-attached Memory</a></li></ul></li></ul><ul><li><a href="../../Switching/Overview" >Switching</a><ul><li><a href="../../Switching/Overview" >Overview</a></li></ul><ul><li><a href="../../Switching/7.2 Switch Configuration and Composition" >7.2 Switch Configuration and Composition</a></li></ul><ul><li><a href="../../Switching/7.3 CXL.io, CXL.cachemem Decode and Forwarding" >7.3 CXL.io, CXL.cachemem Decode and Forwarding</a></li></ul><ul><li><a href="../../Switching/7.6 Fabric Manager Application Programming Interface" >7.6 Fabric Manager Application Programming Interface</a></li></ul><ul><li><a href="../../Switching/7.7 CXL Fabric Architecture" >7.7 CXL Fabric Architecture</a></li></ul></li></ul></div>
    <div class="zood"><a class="" href="https://github.com/luzhixing12345/zood" target="_blank">zood</a></div>
    <script type="text/javascript" src="../../../js/next_front.js"></script><script>addLink("../../CXL_Transaction_Layer/CXL.io","../../CXL_Transaction_Layer/CXL.cache","ab");</script><script type="text/javascript" src="../../../js/change_mode.js"></script><script>addChangeModeButton("../../../img/sun.png","../../../img/moon.png");</script><script type="text/javascript" src="../../../js/copy_code.js"></script><script>addCodeCopy("../../../img/clipboard.svg","../../../img/clipboard-check.svg");</script><script type="text/javascript" src="../../../js/navigator.js"></script><script type="text/javascript" src="../../../js/picture_preview.js"></script><script type="text/javascript" src="../../../js/global_js_configuration.js"></script>
</body>

</html>