2 
 
 
（一） 計畫中文摘要。 
 
智慧型面板具有亮度高，功率低，厚度薄，重量輕，反應時間快，整合度高，信賴
性高，畫面品質佳的特點，為了實現這樣的先進系統，除了各領域的前瞻研究外，更需
高整合性地結合顯示與半導體的先進技術，始能完成。本計畫配合液晶、光源、製程、
元件等方面的各子計畫，以提昇平面顯示器特性及增加整合度的方式，整體性地研究智
慧型面板的相關課題。本計畫研究與新型快速多穩態液晶與平面型光源所配合的驅動技
術，以符合高亮度低功率的需求，並研究基於定位晶粒控制技術及新型元件的面板設計
技術，而達成完成高整合功能的目標。 
除了上述配合整合性課題的研究之外，本計畫特別著重具變動容許的設計能力，面
對元件的變動性無法完全消除的現有狀況，從事”變動性模擬”與”抗變動性電路”的研究，
一方面，建立所需的電路模擬技術，以在設計階段即可掌握所設計的電路在元件特性不
同時的功能表現；另一方面，以新的觀念設計高變動容許度的電路，即使電路在元件特
性有所變動的情況下，仍能具有良好的功能表現。還有，基於智慧型面板的高整合度及
複雜性，本計畫亦將對其內建電路測試的課題加以研究。 
 
（二）   計畫英文摘要。 
  
Smart panel has merits of high brightness, low power consumption, thin thickness, light 
weight, fast response, high integration, high reliability, and good image quality. To realize such 
an advanced system, the integrated effort of the progressive techniques in displays and 
semiconductors are essential. This project cooperates with those subprojects in both the optical 
and electronic domains and areas of liquid crystal, light source and optics, process, and device. 
The related issues about smart panel are studied as a whole by enhancing the features of flat 
displays and increasing the level of integration. The corresponding driving scheme for the 
novel type fast multi-stable liquid crystal and the high efficient light source are investigated for 
high brightness and low power consumption. The panel design skills based on the techniques of 
controlling and positioning grain size and the novel devices will be pursued for being highly 
integrated functions of the smart panel. 
In addition to the research for integral issues above, this project emphasize on the 
design capabilities for variation. To face the current situation that the variations of device 
4 
 
 
[圖一] 不同位置的 LTPS-TFT，通道中晶粒結構的不同，元件特性也會跟著不同 
 
 
 
[圖二] (a)一般製程之不同的 LTPS-TFT 特性變動，(b)利用氧電漿處理(O2 plasma treatment)
和高壓退火(High pressure annealing, HPA) 改善製程條件，只減少而無法完全消除特性變
動 
 
B. 文獻探討 : 
 
在目前的文獻中，由元件模型方面的論文來看[4~9]，論文著重在對元件物理的探討，
以推導最符合實際元件特性的解析性公式組和參數值，其論文建立的基礎，僅為單一個
元件的特性，如[圖三]所示，即使其理論值與實際量測值的符合度再高〃也不過只能代表
該單一元件特性，而無法代表以相同製程一起製作出來的所有元件特性。 
另外，由元件特性改善方面的論文來看，大都是針對元件整體特性的提昇技術
[10~13]，僅有少數論文特別對元件的變動有所著墨；而有許多製程方面的研究計畫企圖
以形成單晶通道之 LTPS-TFT 來徹底解決元件變動的問題，但以目前的研究狀況，即使晶
粒愈做愈大，仍無法完全解決問題，反而形成的晶粒大，其元件變動也隨之變大，固然，
6 
 
 
 
 
 
變動 
課題 
Site-to-Site 
Uniformity 
Lot-to-Lot 
Reproducibility 
Time-to-Time 
Reliability 
Fab-to-Fab 
Portability 
說明 
元 件 特
性 
隨機變動，如晶
粒界面 
同向變動，如厚
度，佈植量 
直流或交流操
作後劣化 
製程不同之同
質/差異性 
需建立資
料庫 
CFV 重新設計靠相
鄰元件不變動
的 電 路 ， 如
current mirror, 
OP 等 
評估電路特性
變 動 量 ， 如
delay, power 等 
評估電路特性
壽命，並設計上
避免劣化操作
條件 
建立設計因應
製程不同而調
整的相關技術
與知識 
針對電路
功能區塊
個別探討 
SFV 利 用 Monte 
Carlo 模擬技巧
進行評估，建立
所需模擬技術 
利用 Corner case
模擬技巧進行
評估，建立所需
模擬技術 
利用 iteration 模
擬技巧進行評
估，建立所需模
擬技術 
建立模擬因應
製程不同而調
整的相關技術
與知識 
需 商 用
SPICE 廠
商配合 
MFV 建立充分代表
元件隨機變動
的模型 
建立充分代表
元件同向變動
的模型 
建立充分代表
元件操作變動
的模型 
建立因應製程
不同而調整的
模型 
RPI 模型
可能無法
充分代表 
EFV 分析元件隨機
變動的模型參
數之分佈，並探
討其物理意義 
分析元件同向
變動的模型參
數之分佈，並探
討其物理意義 
分析元件操作
變動的模型參
數之分佈，並探
討其物理意義 
建立共通型參
數萃取程序 
基於 RPI
模型 
[表一] Design for variation 整體研究方向及重點內容 
 
此外，在電路內建之後，功能因整合度提高而更加複雜，如同 System on Chip (SoC)
一般，需特別考慮測試問題，此即為”Design for testing”的觀念，因此，本計畫在電路設
計的同時，亦需對其測試理論及方法加以研究。 
另外，由於本計畫為整合型計畫的子計畫之一，需配合子計畫一與二，研究新型液
晶及光源之驅動方法，研究該方法在內建電路中實現的可行性，並配合子計畫三，提出
明確元件需求，評估所研發之新型元件的電路應用可行性。 
 
◆參考文獻： 
1. S. Higashi, D. Abe, K. Miyashita, T. Kawamura, S. Inoue, and T. Shimoda, “Invited Paper: 
Interface – The Key to High-Performance Poly-Si TFT Fabrication,” in Proc. of the 2003 
Society Information Display (SID), pp1302-1305, (2003). 
2. M. Kimura, S. Inoue, T. Shimoda, and T. Eguchi, “Dependence of polycrystalline silicon 
thin-film transistor characteristics on the grain-boundary location,” J. Appl. Phys., vol. 89, 
pp. 596-600, (2001). 
8 
 
16. Y. Si, Y. Zhao, X. Chen, and S. Liu, “A Simple and Effective ac Pixel Driving Circuit For 
Active Matrix OLED,” IEEE Trans. on Electronic Devices, vol. 50, no. 4, pp.1137-1140, 
(2003). 
17. Y. Mishima, K. Yoshino, F. Takeuchi, K. Ohgata, M. Takei, and N. Sasaki, 
“High-Performance CMOS Circuits Fabricated by Excimer-Laser-Annealed Poly-Si TFTs 
on Glass Substrate,” IEEE Electron Device Letter, vol. 22, no. 2, pp.89-91, (2001). 
18. H.-G. Yang, P. Migliorato, C. Reita, and S. Fluxman, “Circuit Performance of Low 
Temperature CMOS Polysilicon TFT Operational Amplifiers,” Electronics Letters, vol. 29, 
no. 1, pp.38-40, (1993). 
19. C.-W. Lu, “A Low Power High Speed Class-AB Buffer Amplifier for Flat Panel Display 
Signal Driver Application,” in Proc. of the 2002 Society Information Display (SID), pp. 
281-283 (2002). 
20. N. D. Young, et al., “Hot carrier degradation in low temperature processed polycrystalline 
silicon thin film transistors”, Semiconductor Science and Technology, Vol. 7, No. 9, pp. 
1183-1188, 1992. 
21. J. R. Ayres, et al., “Hot carrier effects in devices and circuits formed from poly-Si”, IEE 
Proceedings: Circuits Devices and Systems, Vol. 141, No. 1, pp. 38-44, 1994. 
22. N. D. Young, et al., “Negative gate bias instability in polycrystalline silicon TFT's”, IEEE 
Trans. on Electron Devices, Vol. 42, No. 9, pp. 1623-1627, 1995. 
23. Y. Uraoka, et al., “New degradation phenomenon in wide channel poly-Si TFTs fabricated 
by low temperature process”, Technical Digest – Int’l. Electron Devices Meeting, pp. 
781-784, 1996. 
24. Y. Uraoka, et al., “Analysis of threshold voltage shift caused by bias stress in low 
temperature poly-Si TFTs”, Technical Digest - Int’l. Electron Devices Meeting, pp. 527-530, 
1997. 
25. J. R. Ayres, et al., “Analysis of drain field and hot carrier stability of poly-Si thin film 
transistors”, Jap. J. of Appl. Phys. Part 1: Regular Papers & Short Notes & Review Papers, 
Vol. 37, No. 4A, pp. 1801-1808, 1998. 
26. A. T. Krishnan, et al., “Off-state stress-induced reduction of off-state current in 
polycrystalline silicon thin film transistors”, Annual Proc. - Reliability Physics 
(Symposium), pp. 42-46, 1999. 
27. Y. Uraoka, et al., “Hot carrier effects in low-temperature polysilicon thin-film transistors”, 
Jap. J. of Appl. Phys. Part 1: Regular Papers & Short Notes & Review Papers, Vol. 40, No. 
4 B, pp. 2833-2836, 2001. 
28. S. Inoue, et al., “Analysis of degradation phenomenon caused by self-heating in 
low-temperature-processed polycrystalline silicon thin film transistors”, Jap. J. of Appl. 
Phys. Part Part 1: Regular Papers & Short Notes & Review Papers, Vol. 41, No. 11A, pp. 
6313-6319, 2002. 
10 
 
4. 針對衝擊因素高的元件特性及變化狀況大的元件偏壓，提出改善的方法 
5. 配合子計畫一和二構思新型驅動方法及電路，如配合色序法與新型液晶的記憶特
性，採用直接定址式及間歇式驅動，降低耗電量 
6. 配合子計畫三所開發的新元件作評估 
 
第三年: 
1. 分析如 Monte Carlo 和 iteration等設計經驗，建立新型設計模擬技術 
2. 評估新型設計模擬技術程式化的可行性，以使模擬軟體商用化 
3. 設計內建電路量測技術，包括測試鍵的設計與面板測試程序 
4. 配合子計畫一和二，進行新型驅動方法及電路之驗證 
5. 配合子計畫三驗證所開發的新元件對電路的改善 
 
D. 結果與討論 
◆第一年: 
A.首先以相同的製程與尺寸之 TFT 為統計標的，建立元件特性變動(包括電容對電壓
變化及可靠度變化)之資料庫，以作為元件變動量的基礎。 
B.接著將元件變動量資料庫，以統計方式，轉化成以元件模型參數表示，以作為電
路模擬的基礎。 
C.由量測所得的結果發現元件參數確實會隨著距離而有不規則的分佈，但是藉由將
臨近兩元件之參數兩兩相減之後的 micro variation，取其 standard deviation 之後發
現，其值並不會隨距離而改變，針對△Mu ˋ△SSˋ△Vth 的分布，以所提出之統計
性數學模型模擬，依據設定出的元件參數組，評估各種基礎電路區塊(function 
blocks)性能與元件參數變動的相關性，來判斷出各元件參數對電路區塊特性的衝
擊因素，作為高變動容許度之電路設計的研究基礎。 
 
 結果與建議 
12 
 
行整體電路之最快與最慢時間延遲分析，其優點為可快速評估數位積體電路之效能。然
而，此種針對 IC 性能做評估之模擬方式卻不盡然可完全適用於 LTPS 之電路分析。我們
可以發現在 N-型與 P-型薄膜電晶體中，臨限電壓與載子遷移率並不是遵循現階段高斯分
佈模擬的假設。如[圖五]。其分布是ㄧ種不均勻的分佈，這對我們建立模型來做電路模擬
是相當困難的。 
 
 
[圖五] N-型、P-型臨限電壓與載子遷移率實際量测參數分布 
 
以現今 LTPS 製程上的技術，在製程中會發生的製程物理變數變動是無法避免地，這同
時也造成了在電路中是否每一個元件都互相匹配，亦或在同一片玻璃機板上也可能發生
區域性元件不匹配之問題。我們可以藉由這樣的方式用以分離受宏觀以及微觀影響的參
數，進一步掌握電路所需的模擬方式，其概念如[圖六]。由實驗量測的結果發現，元件參
數兩兩相減(即所謂的 micro variation)所得之值所做出來的圖形均可由同一函數描述[圖
七]。 
 
 
[圖六] 分離宏觀以及微觀參數變動因子示意圖 
 
以△Vth 而言，其分布函數為高斯羅倫茲分佈，而△Mu 則為羅倫茲分佈，由圖表理可
發現，參數的分佈並不會隨著距離的改變而使得其分布函數有所改變。我們可以發現臨
限電壓與載子遷移率的分佈並不是高斯對稱的，其分佈會略為集中於中央，顯示在薄膜
電晶體中，微觀變化將足以主導元件參數整體的分佈行為。 
= + 
the long-range variation 
Vth 
position 
micro variation 
(The large signal) (The small signal) 
14 
 
(a)臨限電壓 (b)載子遷移率 (c) 次臨界曲線 
 
以及因溫度不同產生的載子遷移率的變動性，即便 N型與 P型低溫多晶矽薄膜電晶體隨
溫度呈現不同的趨勢(庫倫散射與晶格散射)，但其數值的變動性因晶粒大小數目亦有相
當的差異，在我們做的大量量測結果如[圖九]。顯示元件因溫度造成的變動性也必頇考
量於未來的設計當中。 
 
 
              [圖九-a]                                [圖九-b] 
 
[圖九] 低溫多晶矽薄膜電晶體等效載子遷移率與溫度統計分析 
(a)N 型(b)P 型 
 
◆第二年: 
 在 IC 產業中，若想針對數位積體電路評估其訊號傳遞之效能，往往可經由 SPICE 中
Worst Case 之模擬結果來進行分析，由於此種模擬技巧為針對電晶體之最好與最差參數
進行整體電路之最快與最慢時間延遲分析，其優點為可快速評估數位積體電路之效能。
然而，此種針對 IC 性能做評估之模擬方式卻不竟然可完全適用於 LTPS 之電路分析。以
現今 LTPS製程上的技術，在製程中會發生的製程物理變數變動是無法避免地，這同時也
造成了在電路中是否每一個元件都互相匹配，亦或在同一片玻璃機板上也可能發生區域
性元件不匹配之問題。有鑑於此，以 Monte Carlo 方式進行之電路模擬效能將會更適合
LTPS之電路分析。如[圖十]，我們模擬了 Worst Case 與 Monte Carlo 針對一個 Inverter
電路分析其訊號延遲之結果比較，結果顯示，若用傳統 IC 之模擬方式套用於 LTPS TFT
時，其分佈區域將會較 Monte Carlo之模擬結果寬 26%。 
接著我們討論數位區塊單元移位暫存器(shift register)，亦即 sequential型電路的
根本，如[圖十一]。基本電路架構是由 clock inverter 形式組成的 shift register 靜
態電路。 
 
16 
 
 
接著我們使用 Monte Carlo方法模擬 20級移位暫存器電路在不同電壓下之 delay（對
應操作 frequency），其模擬結果如[圖十二]。圖中之 FF 與 SS分別對應到的是 Worst Case
中之最快與最慢模擬結果，在不同的操作電壓下，與 MC simulation 相比較，觀察 shift 
register的最大操作頻率範圍大約是 10～20 MHz 左右，其表示元件變動性所造成之變化
範圍很廣。 
在 System on Panel 所用到的類比電路中，最重要的區塊單元即為單增益緩衝器(uni- 
gain buffer)，其主要的應用，一是承接 DAC 至 sample & hold電路，二是承接 sample & 
hold電路至 data bus；其角色是以更大的驅動能力，將所要顯示的灰階電壓忠實的傳遞
下去，其功能的要求是使輸出電壓等於輸入電壓，而放大對負載的推動能力，因此一方
面可以應用在 DAC 與 sample & hold 之間，使 DAC 所用的電阻加大而減少功率消耗，另
一方面可以應用在 sample & hold 與 data bus 之間，使 sample & hold 所用的保持電容
更小，來加快資料驅動電路的操作頻率。 
[圖十三]為一般常使用的運算放大器形式的單增益緩衝器，若只考慮元件的單一特
性，[圖十四]為單增益緩衝器電路輸出電壓模擬結果，圖形顯示輸出電壓值線性度及誤
差值均非常優良。但在真實情況中，LTPS TFT 元件特性隨機分佈的特點，造成即使相鄰
的元件特性亦可能有很大的不同，因此電路設計時利用 Monte Carlo simulation 是當然
必要的。[圖十五]所示為 Monte Carlo simulation 的輸出電壓模擬結果，圖形顯示輸出
變動非常大，此為一般 Worst case simulation 所無法觀察到的，而大的輸出變動將直
接造成不均勻的垂直線條，因此電路設計上如何補償元件變動的影響，又使其在消耗功
率仍具有競爭力，且其佈局面積可容納在封框膠內，是非常值得研究的課題。 
VDD=10V
MP5 MP6
MP1 MP2
MN3 MN4
MN7
VSS=0V
Vin
Vout
Vbias=8V
 
[圖十三] OP-Amp-type 單增益緩衝器電路 
 
  LTPS TFT 面臨宏觀變動(macro variation)與微觀變動(micro variation)，在應用的
層面，宏觀變動造成的結果是不同模組之間的差異，具有較大的忍受空間；而微觀變動
卻會直接造成電路性能很大的衝擊。 
18 
 
1 2 3 4 5 6 7 8 9 10
0.2
0.4
0.6
0.8
1.0
1.2
1.4
 T=50s
 T=100s
 T=200s
 T=50s
 T=100s
 T=200s  
 
Without Active Load
V
in
-V
o
u
t(
V
)
Vin(V)
With Active Load
 
[圖十七]傳統的隨耦器以及隨耦器外加主動負載於不同的充電時間的作圖 
 
但是外加主動負載的隨耦器雖然對輸入電壓的容忍度較高，但其特性受元件參數變動性
的影響很劇烈[如圖十八]所以我們也提出一個模型來做其變動性的補償。[圖十九]為我
們所提出的類比緩衝器，時序圖以及其模擬的結果，我們可以發現這樣的一個設計可以
解決因元件變動性造成的特性飄移將可以獲得改善。 
 
 
[圖十八]當輸入電壓為 4~6 伏特時，傳統的隨耦器外加主動負載於不同的充電時間模擬結
果 
 
20 
 
出該模型的適用性。 
 
 
 
 
[圖二十] 基本差動對(basic differential pair)的結構與考慮元件 miss-match 時的 CMRR 值 
 
 
[圖二十一]所提出模型與 Monte Carlo 模擬之 CMRR 範圍比較 
 
 上述所探討的分布行為皆為 N 型 TFT 的特性，接著以相同的方式來對 P 型 TFT 做類
似的研究方法，發現亦有類似的情形: 元件參數兩兩相減(即所謂的 micro variation)所得之
值所做出來的圖形亦可由同一函數描述，以△Vth 而言，其分布函數亦為高斯羅倫茲分佈，
而△Mu 亦為羅倫茲分佈，同樣的參數的分佈並不會隨著距離的改變而使得其分布函數有
所改變。 
 我們使用 Monte Carlo 方法模擬與上述所提的方法針對電流鏡與有著 active load 之
差動對進行模擬，所使用的電路如[圖二十二]（對應操作 frequency），其模擬結果如[表
三]。圖中之高斯分佈與我們所提出之參數分佈結果相比較:其結果顯示，以往的模擬結果
往往錯估的範圍值較真實狀況來得大許多，在不同的模擬方式下，模擬結果與真實結果
的差異性將會出現差異。 
dm m1 m2 D m1 D m2
cm-dm m
m
m
m
m1 m2
m
m ox GS th GS th th
A 4g g R Rss g R g R
CMRR
A 2 g
g
            (1 2g Rss)  
g
(g g )
             ,which      g   
2
W
                            g = C [ (V -V ) - ( + )(V - (V + V ))]
L
            
  
 
 

 



  
ox th GS th th
2 2
GS th ox GS th
th GS th
W
                       =C [ V - (V -V )+ V ]
L
W
(V -V ) 2 C (V -V ) Rss
LCMRR = 
V (V -V )
We can get the CMRR distribution under different device distance
  
 
 
   


 
22 
 
 
[表三] 使用高斯分佈與使用所提出之參數分佈模型電路模擬結果之比較 
 
◆第三年: 
[圖二十三]為所製作的 105 階環形振盪器，由於變動性之故無法直接比較元件與元件間的
差異性，故我們使用上下限的方式來替代分析。此模擬有三種情況，sim_typ, sim_ff and 
sim_ss。sim_typ 為直接量測環形振盪器測試元件，而 sim_ff (模擬可能分佈的高載子遷移
率 99.5%以及低的臨限電壓 0.5%)and sim_ss(模擬可能分佈的低載子遷移率 0.5%以及高的
臨限電壓 99.5%)則是有考慮其變動性所做的分佈處理，如[圖二十四]。 
 
 
[圖二十三]所製作的環形振盪器 
 
 
24 
 
 
[圖二十六] 實作傳統 2T1C 的畫素電路與所提模型之電路設計 
 
 
[圖二十七]所提模型之電路設計 
 
 
VscanVdata
VDD
VOLED Vss
Vcst
Pulse signal 
Pulse signal 
Power supply signal 
Ground signal 
Data signal 
Vsel 
Vdd 
Vctrl 
Vdata 
Vss 
VOLED 
Output anode signal 
of OLED 
26 
 
 
1.  一個電荷轉移畫素設計，係包括： 
於電路設計中，利用兩個輔助 TFT作為開關閥，搭配如圖的時序電路；藉上述電路設
計方法以縮短掃描的時間，亦可達到提高發光效率與降低元件之功率消耗等功效。 
2.  如申請專利範圍第１項電荷轉移畫素設計，其中 TFT2作為電荷轉移的開關閥。 
3.  如申請專利範圍第１項電荷轉移畫素設計，其中 TFT3作為液晶電容的開關閥。 
4.  如申請專利範圍第１項電荷轉移畫素設計，其中時序電路中，其使用背光(LED)會做
關閉的動作，在經過 TFT3重置以及 TFT2 的電荷轉移後，再行開啟。 
Currently scan 
Charge transfer and then LED illuminate 
Previous field 
This field 
Reset Source 
& Charge Transfer 
 
Scan 
N 
Reset Source 
& Charge 
Transfer 
Vcom  
Clc 
Cst 
Vpxl 
Scan 
N 
Vcom 
Clc 
Cst 
Vpxl 
TFT1 
TFT2 
TFT3 
TFT1 TFT2 
TFT3 
Scan N 
Scan N-1 
Vcom 
1 1’ 2 3 4 
Reset Source 
& Charge Transfer 
 
5 
28 
 
DEVICE LETTERS, VOL. 27, NO. 12, PP. 981-983, 2006. 
6 Bo-Ting Chen*, Ya-Hsiang Tai, Ying-Jyun Wei, Chun-Chien Tsai, Chun-Yao Huang, Yu-Ju 
Kuo, and Huang-Chung Cheng, “Threshold Voltage Compensation Methods for AMOLED 
Pixel and Analog Buffer Circuits”, JOURNAL OF THE SOCIETY FOR INFORMATION 
DISPLAY, VOL. 14, NO. 9, PP. 793-800, 2006.  
7 Shih-Che Huang*, Yen-Pang Chou, and Ya-Hsiang Tai; “Statistical Study on the States in 
the Low-Temperature Poly-Silicon Films with Thin Film Transistors”, THIN SOLID FILM, 
VOL. 515, ISSUE 3, PP. 1206-1209, 2006. 
8 Shih-Che Huang*, Yu-Han Kao, and Ya-Hsiang Tai; “Study on Electrical Degradation of 
P-type Low-Temperature Polycrystalline Silicon Thin Film Transistors with C-V 
Measurement Analysis”, THIN SOLID FILM, VOL. 515, ISSUE 3, PP. 1210-1213, 2006. 
9 Ya-Hsiang Tai, Shih-Che Huang, and Hao-Lin Chiu; “Degradation of capacitance-voltage 
characteristics induced by self-heating effect in poly-Si TFTs”, ELECTROCHEMICAL 
AND SOLID-STATE LETTERS, VOL. 9, NO. 6, PP. G208-G210, 2006 
10 Bo-Ting Chen*, Ya-Hsiang Tai, Yu-Ju Kuo, Chun-Chien Tsai, and Huang-Chung Cheng 
“New pixel circuits for driving active matrix organic light emitting diodes”, SOLID-STATE 
ELECTRONICS, VOL.50, NO. 2, PP. 272-275, 2006 
11 Ya-Hsiang Tai, Cheng-Chiu Pai, Bo-Ting Chen, and Huang-Chung Cheng; “A 
Source-Follower Type Analog Buffer Using Poly-Si TFTs With Large Design Windows” 
IEEE ELECTRON DEVICE LETTERS, VOL. 26, NO. 11, PP. 811- 813, 2005 
12 Ya-Hsiang Tai, Bo-Ting Chen, Yu-Ju Kuo, Chun-Chien Tsai, Ko-Yu Chiang, Ying-Jyun Wei, 
and Huang-Chung Cheng, “A New Pixel Circuit for Driving Organic Light-Emitting Diode 
With Low Temperature Polycrystalline Silicon Thin-Film Transistors”, IEEE/OSA 
JOURNAL OF DISPLAY TECHNOLOGY, VOL. 1, NO. 1, PP. 100-103, 2005 
B. International Conference 
1 Shih-Che Huang, Guo-Feng Peng, Jyh-Long Chern, and Ya-Hsiang Tai, “Statistical 
Investigation on the Variation Behavior of Low-Temperature Poly- Si TFTs for Circuit 
Simulation”, SID Symposium, San Francisco, USA, 2006 
2 Huang-Chung Cheng, Bo-Ting Chen, Yu-Ju Kuo, Ying-Jyun Wei, Chun-Chien Tsai, Ko-Yu 
Chiang, and Ya-Hsiang Tai, “New Pixel Circuits for Driving Organic Light Emitting 
Diodes with Low Temperature Polycrystalline Si Thin Film Transistors”, 
INTERNATIONAL DISPLAY WORKSHOP, Otsu, Japan, 2005 
3 Cheng-Chiu Pai, and Ya-Hsiang Tai, “A New Analogue Buffer Using Poly-Si TFTs with 
Deviation Less Dependent on the Gray Level for Active Matrix Displays”, SID Symposium, 
Boston, USA, 2005 
4 Ya-Hsiang Tai (Invited), “Device Variation and Its Influences on the LTPS TFT Circuits” 
1
st
 INTERNATIONAL TFT CONFERENCE, Seoul, Korea, 2005 
5 Yen-Fu Kuo and Ya-Hsiang Tai, “Statistical Study on the Temperature Dependence of the 
Turn-On Characteristics for p-Type LTPS TFTs” LOES, Sydney, Australia, 2005 
C. 專利 
新式色序顯示驅動法: 交大提案編號 06(專)A077 通過申請中、日、韓三國專利 
