# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 84
attribute \src "dut.sv:1.1-42.10"
attribute \cells_not_processed 1
module \top
  attribute \src "dut.sv:35.15-35.16"
  wire $unnamed_block$1.x
  attribute \src "dut.sv:27.9-27.35"
  wire $assert$dut.sv:27$74_EN
  attribute \src "dut.sv:28.9-28.35"
  wire $assert$dut.sv:28$75_EN
  attribute \src "dut.sv:29.9-29.35"
  wire $assert$dut.sv:29$76_EN
  attribute \src "dut.sv:30.9-30.35"
  wire $assert$dut.sv:30$77_EN
  attribute \src "dut.sv:31.9-31.23"
  wire $assert$dut.sv:31$78_EN
  attribute \src "dut.sv:32.9-32.23"
  wire $assert$dut.sv:32$79_EN
  attribute \src "dut.sv:34.12-34.12"
  wire $0$unnamed_block$1.x[0:0]$81
  attribute \src "dut.sv:34.12-34.12"
  wire $1$unnamed_block$1.x[0:0]$82
  attribute \src "dut.sv:40.9-40.18"
  wire $assert$dut.sv:40$83_EN
  attribute \src "dut.sv:27.9-27.35"
  attribute \keep 1
  cell $check $assert$dut.sv:27$74
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:27$74_EN
    connect \A 1'1
    connect \ARGS { }
  end
  attribute \src "dut.sv:28.9-28.35"
  attribute \keep 1
  cell $check $assert$dut.sv:28$75
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111110
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:28$75_EN
    connect \A 1'1
    connect \ARGS { }
  end
  attribute \src "dut.sv:29.9-29.35"
  attribute \keep 1
  cell $check $assert$dut.sv:29$76
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111101
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:29$76_EN
    connect \A 1'1
    connect \ARGS { }
  end
  attribute \src "dut.sv:30.9-30.35"
  attribute \keep 1
  cell $check $assert$dut.sv:30$77
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111100
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:30$77_EN
    connect \A 1'1
    connect \ARGS { }
  end
  attribute \src "dut.sv:31.9-31.23"
  attribute \keep 1
  cell $check $assert$dut.sv:31$78
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111011
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:31$78_EN
    connect \A 1'1
    connect \ARGS { }
  end
  attribute \src "dut.sv:32.9-32.23"
  attribute \keep 1
  cell $check $assert$dut.sv:32$79
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111010
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:32$79_EN
    connect \A 1'1
    connect \ARGS { }
  end
  attribute \src "dut.sv:40.9-40.18"
  attribute \keep 1
  cell $check $assert$dut.sv:40$83
    parameter \FLAVOR "assert"
    parameter \TRG_WIDTH 0
    parameter \TRG_ENABLE 1
    parameter \TRG_POLARITY 0'x
    parameter \PRIORITY 32'11111111111111111111111111111111
    parameter \FORMAT ""
    parameter \ARGS_WIDTH 0
    connect \TRG { }
    connect \EN $assert$dut.sv:40$83_EN
    connect \A $1$unnamed_block$1.x[0:0]$82
    connect \ARGS { }
  end
  attribute \src "dut.sv:26.12-26.12"
  process $proc$dut.sv:26$73
    assign $assert$dut.sv:27$74_EN 1'0
    assign $assert$dut.sv:27$74_EN 1'1
    assign $assert$dut.sv:28$75_EN 1'0
    assign $assert$dut.sv:28$75_EN 1'1
    assign $assert$dut.sv:29$76_EN 1'0
    assign $assert$dut.sv:29$76_EN 1'1
    assign $assert$dut.sv:30$77_EN 1'0
    assign $assert$dut.sv:30$77_EN 1'1
    assign $assert$dut.sv:31$78_EN 1'0
    assign $assert$dut.sv:31$78_EN 1'1
    assign $assert$dut.sv:32$79_EN 1'0
    assign $assert$dut.sv:32$79_EN 1'1
    sync always
  end
  attribute \src "dut.sv:34.12-34.12"
  process $proc$dut.sv:34$80
    assign { } { }
    assign $0$unnamed_block$1.x[0:0]$81 $1$unnamed_block$1.x[0:0]$82
    assign $assert$dut.sv:40$83_EN 1'0
    assign $assert$dut.sv:40$83_EN 1'1
    attribute \src "dut.sv:36.9-39.16"
    switch 1'1
    attribute \src "dut.sv:37.28-37.28"
      case 
        assign { } { }
        assign $1$unnamed_block$1.x[0:0]$82 1'1
    end
    sync always
      update $unnamed_block$1.x $0$unnamed_block$1.x[0:0]$81
  end
end
