
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html;charset=utf-8"/>
  <title>Questa Coverage Report</title>
  <link rel="StyleSheet" media="screen" href="../css/hdl2html.css"/>
</head>
<body id="hdl2html">
  <tt>
<pre>
<a name="1"><q-n>     1  </q-n></a>`<q-i>include</q-w> <q-l>"uvm_macros.svh"</q-l>
<a name="2"><q-n>     2  </q-n></a>`<q-i>include</q-w> <q-l>"<a href="__HDL_srcfile_1.htm">interface.sv</a>"</q-l>
<a name="3"><q-n>     3  </q-n></a>`<q-i>include</q-w> <q-l>"<a href="__HDL_srcfile_3.htm">dut.sv</a>"</q-l>
<a name="4"><q-n>     4  </q-n></a>`<q-i>include</q-w> <q-l>"<a href="__HDL_srcfile_14.htm">package.sv</a>"</q-l>
<a name="5"><q-n>     5  </q-n></a>
<a name="6"><q-n>     6  </q-n></a><q-w>module</q-w> enc_top;
<a name="7"><q-n>     7  </q-n></a>  <q-w>import</q-w> uvm_pkg::*;
<a name="8"><q-n>     8  </q-n></a>  <q-w>import</q-w> enc_pkg::*;
<a name="9"><q-n>     9  </q-n></a>
<a name="10"><q-n>     10  </q-n></a>  <q-w>bit</q-w> clk;
<a name="11"><q-n>     11  </q-n></a>  enc_interface enc_if(.clock(clk));
<a name="12"><q-n>     12  </q-n></a>  DESENC dut(clk, enc_if.key, enc_if.msg, enc_if.cipher); 
<a name="13"><q-n>     13  </q-n></a>
<a name="14"><q-n>     14  </q-n></a>  <q-m>// Clock generation</q-m>
<a name="15"><q-n>     15  </q-n></a>  <q-w>initial</q-w> <q-w>begin</q-w>
<a name="16"><q-n>     16  </q-n></a>    clk = 0;
<a name="17"><q-n>     17  </q-n></a>    <q-w>forever</q-w> #5<q-v>ns</q-w> clk = ~clk;
<a name="18"><q-n>     18  </q-n></a>  <q-w>end</q-w>
<a name="19"><q-n>     19  </q-n></a>
<a name="20"><q-n>     20  </q-n></a>  <q-w>initial</q-w> <q-w>begin</q-w>
<a name="21"><q-n>     21  </q-n></a>    uvm_config_db#(<q-w>virtual</q-w> enc_interface)::set(<q-w>null</q-w>, <q-l>"*"</q-l>, <q-l>"enc_interface"</q-l>, enc_if);
<a name="22"><q-n>     22  </q-n></a>    $dumpfile (<q-l>"myfile.vcd"</q-l>); <q-m>// Some VCD file name</q-m>
<a name="23"><q-n>     23  </q-n></a>    $dumpvars (0, enc_top); <q-m>// hierarchical reference to the signals that are to be dumped</q-m>
<a name="24"><q-n>     24  </q-n></a>  <q-w>end</q-w>
<a name="25"><q-n>     25  </q-n></a>
<a name="26"><q-n>     26  </q-n></a>  <q-w>initial</q-w> <q-w>begin</q-w>
<a name="27"><q-n>     27  </q-n></a>    run_test(<q-l>"enc_test"</q-l>);
<a name="28"><q-n>     28  </q-n></a>  <q-w>end</q-w>
<a name="29"><q-n>     29  </q-n></a><q-w>endmodule</q-w></pre>
</tt>

  
</body>
</html>
