module AndGate(a,b,y);

//-- Parametro:
parameter N = 8;     //-- NÃºmero de bits del registro

input wire [N-1:0] a,b;
output reg [N-1:0] y;

assign y=a&b;

endmodule