TimeQuest Timing Analyzer report for DirectDigitalSynthesizer
Thu Jun 27 17:48:32 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SwitchMicroadd'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'phaseadd'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'SwitchMicroadd'
 16. Slow Model Hold: 'phaseadd'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'SwitchMicroadd'
 19. Slow Model Minimum Pulse Width: 'phaseadd'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'SwitchMicroadd'
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'phaseadd'
 34. Fast Model Hold: 'SwitchMicroadd'
 35. Fast Model Hold: 'clk'
 36. Fast Model Hold: 'phaseadd'
 37. Fast Model Minimum Pulse Width: 'clk'
 38. Fast Model Minimum Pulse Width: 'SwitchMicroadd'
 39. Fast Model Minimum Pulse Width: 'phaseadd'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; DirectDigitalSynthesizer                            ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C5Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }            ;
; phaseadd       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { phaseadd }       ;
; SwitchMicroadd ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SwitchMicroadd } ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+------------------------------------------------------+
; Slow Model Fmax Summary                              ;
+------------+-----------------+----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note ;
+------------+-----------------+----------------+------+
; 58.52 MHz  ; 58.52 MHz       ; SwitchMicroadd ;      ;
; 151.06 MHz ; 151.06 MHz      ; clk            ;      ;
; 161.39 MHz ; 161.39 MHz      ; phaseadd       ;      ;
+------------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow Model Setup Summary                 ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; SwitchMicroadd ; -11.353 ; -292.493      ;
; clk            ; -7.071  ; -987.542      ;
; phaseadd       ; -5.196  ; -108.461      ;
+----------------+---------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+----------------+-------+---------------+
; Clock          ; Slack ; End Point TNS ;
+----------------+-------+---------------+
; clk            ; 0.753 ; 0.000         ;
; SwitchMicroadd ; 1.140 ; 0.000         ;
; phaseadd       ; 1.738 ; 0.000         ;
+----------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -2.277 ; -1520.733     ;
; SwitchMicroadd ; -1.777 ; -1.777        ;
; phaseadd       ; -1.777 ; -1.777        ;
+----------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SwitchMicroadd'                                                                                                           ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -11.353 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 10.944     ;
; -11.256 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 10.844     ;
; -11.106 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 10.694     ;
; -11.095 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.190     ; 10.703     ;
; -11.051 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.005     ; 10.631     ;
; -11.049 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 10.640     ;
; -11.002 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.177     ; 10.617     ;
; -10.959 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.193     ; 10.564     ;
; -10.952 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 10.540     ;
; -10.942 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 10.529     ;
; -10.905 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.180     ; 10.517     ;
; -10.899 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.193     ; 10.504     ;
; -10.828 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.189     ; 10.428     ;
; -10.802 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 10.390     ;
; -10.764 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.201     ; 10.361     ;
; -10.755 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.180     ; 10.367     ;
; -10.747 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.005     ; 10.327     ;
; -10.736 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.194     ; 10.340     ;
; -10.708 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.201      ; 10.494     ;
; -10.700 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.188     ; 10.304     ;
; -10.685 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.192     ; 10.282     ;
; -10.638 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 10.225     ;
; -10.632 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.192     ; 10.229     ;
; -10.591 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.181     ; 10.202     ;
; -10.497 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.200     ; 10.086     ;
; -10.488 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 10.070     ;
; -10.469 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.193     ; 10.065     ;
; -10.411 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.005      ; 10.214     ;
; -10.407 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.027     ; 9.965      ;
; -10.404 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.201      ; 10.190     ;
; -10.375 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.014     ; 10.159     ;
; -10.357 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 10.167     ;
; -10.335 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.199     ; 9.934      ;
; -10.308 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.182      ; 10.075     ;
; -10.258 ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 9.849      ;
; -10.244 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 9.826      ;
; -10.209 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.177     ; 9.830      ;
; -10.199 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.028     ; 9.756      ;
; -10.191 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.199     ; 9.790      ;
; -10.184 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 9.766      ;
; -10.150 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.004     ; 9.731      ;
; -10.137 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.186     ; 9.743      ;
; -10.126 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.223     ; 9.701      ;
; -10.126 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 9.921      ;
; -10.108 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.013     ; 9.884      ;
; -10.103 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.027     ; 9.661      ;
; -10.068 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.198     ; 9.659      ;
; -10.056 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.210     ; 9.638      ;
; -10.039 ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.181      ; 9.805      ;
; -10.028 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 9.632      ;
; -10.010 ; ClockGenerator:C1|Step[18] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.187      ; 9.782      ;
; -10.004 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.182      ; 9.771      ;
; -10.002 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.158     ; 9.586      ;
; -9.974  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.160     ; 9.597      ;
; -9.961  ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.190     ; 9.569      ;
; -9.957  ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 9.748      ;
; -9.954  ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.006      ; 9.545      ;
; -9.942  ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.176     ; 9.555      ;
; -9.940  ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 9.522      ;
; -9.936  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.200     ; 9.534      ;
; -9.916  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.000      ; 9.563      ;
; -9.914  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.224     ; 9.488      ;
; -9.911  ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.186     ; 9.517      ;
; -9.907  ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.177     ; 9.522      ;
; -9.906  ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.198     ; 9.497      ;
; -9.905  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 9.486      ;
; -9.895  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.028     ; 9.452      ;
; -9.859  ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.222     ; 9.426      ;
; -9.856  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.163     ; 9.476      ;
; -9.848  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.211     ; 9.429      ;
; -9.846  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.004     ; 9.427      ;
; -9.831  ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.015     ; 9.614      ;
; -9.819  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 9.463      ;
; -9.799  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.187     ; 9.404      ;
; -9.785  ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.164     ; 9.413      ;
; -9.778  ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.163     ; 9.398      ;
; -9.755  ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.161     ; 9.336      ;
; -9.741  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.004     ; 9.363      ;
; -9.735  ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.181      ; 9.501      ;
; -9.713  ; ClockGenerator:C1|Step[18] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.009     ; 9.502      ;
; -9.706  ; ClockGenerator:C1|Step[18] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.187      ; 9.478      ;
; -9.700  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.169     ; 9.273      ;
; -9.693  ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.019      ; 9.297      ;
; -9.690  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.181     ; 9.303      ;
; -9.688  ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.002     ; 9.478      ;
; -9.676  ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.189     ; 9.276      ;
; -9.669  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.199     ; 9.259      ;
; -9.669  ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 9.313      ;
; -9.659  ; ClockGenerator:C1|Step[18] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.004      ; 9.455      ;
; -9.651  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.171     ; 9.263      ;
; -9.648  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.145     ; 9.243      ;
; -9.647  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.176     ; 9.276      ;
; -9.647  ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.223     ; 9.213      ;
; -9.645  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.010      ; 9.289      ;
; -9.644  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.007     ; 9.263      ;
; -9.628  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.010      ; 9.223      ;
; -9.615  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.164     ; 9.234      ;
; -9.614  ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 9.250      ;
; -9.591  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.162     ; 9.171      ;
; -9.583  ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.015     ; 9.202      ;
+---------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                          ;
+--------+-------------------------------+---------------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                         ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------+----------------+-------------+--------------+------------+------------+
; -7.071 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 5.349      ;
; -6.985 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 5.263      ;
; -6.899 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 5.177      ;
; -6.813 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 5.091      ;
; -6.804 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 5.071      ;
; -6.727 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 5.005      ;
; -6.718 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.985      ;
; -6.641 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.919      ;
; -6.632 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.899      ;
; -6.616 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.891      ;
; -6.589 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.864      ;
; -6.555 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.833      ;
; -6.546 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.813      ;
; -6.530 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.805      ;
; -6.503 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.778      ;
; -6.482 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.936      ;
; -6.469 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.747      ;
; -6.460 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.727      ;
; -6.444 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.719      ;
; -6.417 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.692      ;
; -6.396 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.670      ;
; -6.396 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.850      ;
; -6.374 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.641      ;
; -6.358 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.633      ;
; -6.331 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.606      ;
; -6.310 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.584      ;
; -6.310 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.764      ;
; -6.288 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.555      ;
; -6.279 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.557      ;
; -6.272 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.547      ;
; -6.245 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.520      ;
; -6.224 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.498      ;
; -6.224 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.678      ;
; -6.202 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.469      ;
; -6.193 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[22]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.471      ;
; -6.186 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.461      ;
; -6.172 ; ClockGenerator:C1|Step[12]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.295     ; 4.417      ;
; -6.159 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.434      ;
; -6.138 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.412      ;
; -6.138 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.592      ;
; -6.130 ; ClockGenerator:C1|Step[7]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.067     ; 4.603      ;
; -6.107 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[21]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.385      ;
; -6.100 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.375      ;
; -6.086 ; ClockGenerator:C1|Step[12]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.295     ; 4.331      ;
; -6.080 ; ClockGenerator:C1|Step[8]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.349      ;
; -6.073 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.348      ;
; -6.062 ; ClockGenerator:C1|Step[9]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.331      ;
; -6.055 ; ClockGenerator:C1|Step[17]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.333      ;
; -6.052 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.326      ;
; -6.052 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.506      ;
; -6.044 ; ClockGenerator:C1|Step[7]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.067     ; 4.517      ;
; -6.041 ; ClockGenerator:C1|Step[14]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.296     ; 4.285      ;
; -6.021 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[20]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.299      ;
; -6.014 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.289      ;
; -6.012 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.279      ;
; -6.000 ; ClockGenerator:C1|Step[12]    ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.295     ; 4.245      ;
; -5.994 ; ClockGenerator:C1|Step[8]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.263      ;
; -5.987 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.262      ;
; -5.976 ; ClockGenerator:C1|Step[9]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.245      ;
; -5.969 ; ClockGenerator:C1|Step[17]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.247      ;
; -5.966 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.240      ;
; -5.966 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.420      ;
; -5.958 ; ClockGenerator:C1|Step[7]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.067     ; 4.431      ;
; -5.955 ; ClockGenerator:C1|Step[14]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.296     ; 4.199      ;
; -5.935 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[19]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.213      ;
; -5.926 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[22]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.193      ;
; -5.915 ; ClockGenerator:C1|Step[15]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.249     ; 4.206      ;
; -5.914 ; ClockGenerator:C1|Step[12]    ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.295     ; 4.159      ;
; -5.912 ; ClockGenerator:C1|Step[13]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.087     ; 4.365      ;
; -5.908 ; ClockGenerator:C1|Step[8]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.177      ;
; -5.904 ; ClockGenerator:C1|Step[10]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.272     ; 4.172      ;
; -5.890 ; ClockGenerator:C1|Step[9]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.159      ;
; -5.883 ; ClockGenerator:C1|Step[17]    ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.161      ;
; -5.880 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.154      ;
; -5.880 ; ClockGenerator:C1|Step[11]    ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.086     ; 4.334      ;
; -5.872 ; ClockGenerator:C1|Step[7]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.067     ; 4.345      ;
; -5.869 ; ClockGenerator:C1|Step[14]    ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.296     ; 4.113      ;
; -5.849 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[18]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.127      ;
; -5.842 ; phase:phaseControler|phase[5] ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd       ; clk         ; 0.500        ; -2.016     ; 4.366      ;
; -5.840 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[21]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.107      ;
; -5.829 ; ClockGenerator:C1|Step[15]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.249     ; 4.120      ;
; -5.828 ; ClockGenerator:C1|Step[12]    ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.295     ; 4.073      ;
; -5.826 ; ClockGenerator:C1|Step[13]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.087     ; 4.279      ;
; -5.824 ; ClockGenerator:C1|Step[4]     ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.099      ;
; -5.822 ; ClockGenerator:C1|Step[8]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.091      ;
; -5.818 ; ClockGenerator:C1|Step[10]    ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.272     ; 4.086      ;
; -5.812 ; phase:phaseControler|phase[6] ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd       ; clk         ; 0.500        ; -2.017     ; 4.335      ;
; -5.804 ; ClockGenerator:C1|Step[9]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.271     ; 4.073      ;
; -5.797 ; ClockGenerator:C1|Step[17]    ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.075      ;
; -5.797 ; ClockGenerator:C1|Step[3]     ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.265     ; 4.072      ;
; -5.794 ; ClockGenerator:C1|Step[6]     ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.266     ; 4.068      ;
; -5.786 ; ClockGenerator:C1|Step[7]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.067     ; 4.259      ;
; -5.783 ; ClockGenerator:C1|Step[14]    ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.296     ; 4.027      ;
; -5.763 ; ClockGenerator:C1|Step[2]     ; PWMWave:P1|address[17]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.262     ; 4.041      ;
; -5.760 ; ClockGenerator:C1|Step[18]    ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.081     ; 4.219      ;
; -5.756 ; phase:phaseControler|phase[5] ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd       ; clk         ; 0.500        ; -2.016     ; 4.280      ;
; -5.754 ; ClockGenerator:C1|Step[5]     ; PWMWave:P1|address[20]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.273     ; 4.021      ;
; -5.743 ; ClockGenerator:C1|Step[15]    ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.249     ; 4.034      ;
; -5.742 ; ClockGenerator:C1|Step[12]    ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.295     ; 3.987      ;
; -5.740 ; ClockGenerator:C1|Step[13]    ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -2.087     ; 4.193      ;
+--------+-------------------------------+---------------------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'phaseadd'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -5.196 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.124      ; 5.066      ;
; -5.173 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.124      ; 5.043      ;
; -5.146 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 5.014      ;
; -5.098 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.001     ; 4.793      ;
; -5.075 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.001     ; 4.770      ;
; -5.067 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.153      ; 4.966      ;
; -5.057 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.924      ;
; -5.048 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.003     ; 4.741      ;
; -4.997 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.125      ; 4.868      ;
; -4.986 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.191      ; 4.806      ;
; -4.976 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.843      ;
; -4.969 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.028      ; 4.693      ;
; -4.963 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.191      ; 4.783      ;
; -4.959 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.004     ; 4.651      ;
; -4.936 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.189      ; 4.754      ;
; -4.899 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.000      ; 4.595      ;
; -4.886 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.124      ; 5.057      ;
; -4.881 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.067      ; 4.694      ;
; -4.878 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.004     ; 4.570      ;
; -4.863 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.124      ; 5.034      ;
; -4.857 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.220      ; 4.706      ;
; -4.847 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.188      ; 4.664      ;
; -4.836 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 5.005      ;
; -4.833 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.068      ; 4.647      ;
; -4.818 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 4.633      ;
; -4.811 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 4.975      ;
; -4.788 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 4.952      ;
; -4.787 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.192      ; 4.608      ;
; -4.783 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.058     ; 4.421      ;
; -4.771 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 4.639      ;
; -4.766 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.188      ; 4.583      ;
; -4.761 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.923      ;
; -4.757 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.153      ; 4.957      ;
; -4.748 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 4.616      ;
; -4.747 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.915      ;
; -4.736 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 4.551      ;
; -4.735 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.057     ; 4.374      ;
; -4.721 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.587      ;
; -4.720 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.056     ; 4.360      ;
; -4.687 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.125      ; 4.859      ;
; -4.682 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.151      ; 4.875      ;
; -4.672 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.119      ; 4.833      ;
; -4.671 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.134      ; 4.434      ;
; -4.666 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.834      ;
; -4.642 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.151      ; 4.539      ;
; -4.638 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.056     ; 4.278      ;
; -4.632 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.119      ; 4.497      ;
; -4.623 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.135      ; 4.387      ;
; -4.612 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.777      ;
; -4.608 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.136      ; 4.373      ;
; -4.591 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.119      ; 4.752      ;
; -4.583 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.066      ; 4.395      ;
; -4.578 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.124      ; 4.499      ;
; -4.572 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.441      ;
; -4.571 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.067      ; 4.685      ;
; -4.555 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.124      ; 4.476      ;
; -4.551 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.119      ; 4.416      ;
; -4.528 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.122      ; 4.447      ;
; -4.526 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.136      ; 4.291      ;
; -4.523 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.068      ; 4.638      ;
; -4.508 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 4.624      ;
; -4.496 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.065      ; 4.603      ;
; -4.487 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.065      ; 4.298      ;
; -4.485 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.059     ; 4.122      ;
; -4.456 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.065      ; 4.267      ;
; -4.453 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.373      ;
; -4.449 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.153      ; 4.399      ;
; -4.448 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.066      ; 4.556      ;
; -4.444 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.609      ;
; -4.439 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.357      ;
; -4.433 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.067      ; 4.542      ;
; -4.430 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.350      ;
; -4.426 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 4.542      ;
; -4.421 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.586      ;
; -4.408 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.066      ; 4.220      ;
; -4.405 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.274      ;
; -4.403 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.321      ;
; -4.394 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.557      ;
; -4.393 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.067      ; 4.206      ;
; -4.392 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.007      ; 4.191      ;
; -4.389 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.060     ; 4.025      ;
; -4.382 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.123      ; 4.251      ;
; -4.379 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.125      ; 4.301      ;
; -4.373 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.133      ; 4.135      ;
; -4.369 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.007      ; 4.168      ;
; -4.358 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.276      ;
; -4.355 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.121      ; 4.222      ;
; -4.351 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.067      ; 4.460      ;
; -4.342 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.005      ; 4.139      ;
; -4.324 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.152      ; 4.273      ;
; -4.315 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.227      ;
; -4.315 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.152      ; 4.509      ;
; -4.314 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.231      ;
; -4.311 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.067      ; 4.124      ;
; -4.305 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.467      ;
; -4.292 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.204      ;
; -4.277 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.132      ; 4.038      ;
; -4.276 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.152      ; 4.174      ;
; -4.273 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.066      ; 4.386      ;
; -4.266 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.120      ; 4.132      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                 ;
+-------+------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.753 ; PWMWave:P1|address[31] ; PWMWave:P1|address[31]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 1.164 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; PWMWave:P1|address[9]  ; PWMWave:P1|address[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; PWMWave:P1|address[11] ; PWMWave:P1|address[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.164 ; PWMWave:P1|address[23] ; PWMWave:P1|address[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.470      ;
; 1.167 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; PWMWave:P1|address[17] ; PWMWave:P1|address[17]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.168 ; PWMWave:P1|address[25] ; PWMWave:P1|address[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; PWMWave:P1|address[13] ; PWMWave:P1|address[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; PWMWave:P1|address[15] ; PWMWave:P1|address[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; PWMWave:P1|address[27] ; PWMWave:P1|address[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.169 ; PWMWave:P1|address[29] ; PWMWave:P1|address[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.475      ;
; 1.173 ; PWMWave:P1|address[4]  ; PWMWave:P1|address[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; PWMWave:P1|address[20] ; PWMWave:P1|address[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.178 ; PWMWave:P1|address[14] ; PWMWave:P1|address[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; PWMWave:P1|address[30] ; PWMWave:P1|address[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.225 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; PWMWave:P1|address[19] ; PWMWave:P1|address[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; PWMWave:P1|address[5]  ; PWMWave:P1|address[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; PWMWave:P1|address[21] ; PWMWave:P1|address[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; PWMWave:P1|address[10] ; PWMWave:P1|address[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; PWMWave:P1|address[24] ; PWMWave:P1|address[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.228 ; PWMWave:P1|address[26] ; PWMWave:P1|address[26]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; PWMWave:P1|address[6]  ; PWMWave:P1|address[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; PWMWave:P1|address[12] ; PWMWave:P1|address[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; PWMWave:P1|address[22] ; PWMWave:P1|address[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.229 ; PWMWave:P1|address[28] ; PWMWave:P1|address[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.536 ; PWMWave:P1|address[18] ; PWMWave:P1|address[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.842      ;
; 1.645 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.951      ;
; 1.651 ; PWMWave:P1|address[4]  ; PWMWave:P1|address[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; PWMWave:P1|address[20] ; PWMWave:P1|address[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; PWMWave:P1|address[9]  ; PWMWave:P1|address[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.651 ; PWMWave:P1|address[11] ; PWMWave:P1|address[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.957      ;
; 1.654 ; PWMWave:P1|address[17] ; PWMWave:P1|address[18]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; PWMWave:P1|address[25] ; PWMWave:P1|address[26]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; PWMWave:P1|address[30] ; PWMWave:P1|address[31]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; PWMWave:P1|address[14] ; PWMWave:P1|address[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; PWMWave:P1|address[13] ; PWMWave:P1|address[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; PWMWave:P1|address[29] ; PWMWave:P1|address[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; PWMWave:P1|address[27] ; PWMWave:P1|address[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.705 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[10] ; PWMWave:P1|address[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[24] ; PWMWave:P1|address[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[26] ; PWMWave:P1|address[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; PWMWave:P1|address[19] ; PWMWave:P1|address[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.706 ; PWMWave:P1|address[6]  ; PWMWave:P1|address[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[22] ; PWMWave:P1|address[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[12] ; PWMWave:P1|address[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[28] ; PWMWave:P1|address[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[5]  ; PWMWave:P1|address[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; PWMWave:P1|address[21] ; PWMWave:P1|address[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.012      ;
; 1.731 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.037      ;
; 1.737 ; PWMWave:P1|address[9]  ; PWMWave:P1|address[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; PWMWave:P1|address[11] ; PWMWave:P1|address[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; PWMWave:P1|address[4]  ; PWMWave:P1|address[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.737 ; PWMWave:P1|address[20] ; PWMWave:P1|address[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.043      ;
; 1.740 ; PWMWave:P1|address[17] ; PWMWave:P1|address[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; PWMWave:P1|address[25] ; PWMWave:P1|address[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; PWMWave:P1|address[29] ; PWMWave:P1|address[31]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; PWMWave:P1|address[13] ; PWMWave:P1|address[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; PWMWave:P1|address[27] ; PWMWave:P1|address[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.761 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.761 ; PWMWave:P1|address[23] ; PWMWave:P1|address[24]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.067      ;
; 1.762 ; PWMWave:P1|address[15] ; PWMWave:P1|address[16]          ; clk          ; clk         ; 0.000        ; 0.003      ; 2.071      ;
; 1.791 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[19] ; PWMWave:P1|address[21]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[10]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[10] ; PWMWave:P1|address[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[24] ; PWMWave:P1|address[26]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.791 ; PWMWave:P1|address[26] ; PWMWave:P1|address[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.097      ;
; 1.792 ; PWMWave:P1|address[12] ; PWMWave:P1|address[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; PWMWave:P1|address[28] ; PWMWave:P1|address[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; PWMWave:P1|address[5]  ; PWMWave:P1|address[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.792 ; PWMWave:P1|address[21] ; PWMWave:P1|address[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.098      ;
; 1.817 ; PWMWave:P1|address[0]  ; PWMWave:P1|address[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.123      ;
; 1.823 ; PWMWave:P1|address[9]  ; PWMWave:P1|address[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; PWMWave:P1|address[11] ; PWMWave:P1|address[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; PWMWave:P1|address[4]  ; PWMWave:P1|address[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.823 ; PWMWave:P1|address[20] ; PWMWave:P1|address[23]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.826 ; PWMWave:P1|address[17] ; PWMWave:P1|address[20]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.132      ;
; 1.827 ; PWMWave:P1|address[25] ; PWMWave:P1|address[28]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.133      ;
; 1.828 ; PWMWave:P1|address[14] ; PWMWave:P1|address[16]          ; clk          ; clk         ; 0.000        ; 0.003      ; 2.137      ;
; 1.828 ; PWMWave:P1|address[27] ; PWMWave:P1|address[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.134      ;
; 1.847 ; PWMWave:P1|address[7]  ; PWMWave:P1|address[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.847 ; PWMWave:P1|address[23] ; PWMWave:P1|address[25]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.153      ;
; 1.848 ; PWMWave:P1|address[15] ; PWMWave:P1|address[17]          ; clk          ; clk         ; 0.000        ; 0.003      ; 2.157      ;
; 1.859 ; PWMWave:P1|address[31] ; PWMWave:P1|SynthesisedPhase[31] ; clk          ; clk         ; 0.000        ; -0.015     ; 2.150      ;
; 1.867 ; PWMWave:P1|address[16] ; PWMWave:P1|address[16]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.173      ;
; 1.872 ; PWMWave:P1|address[1]  ; PWMWave:P1|address[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.873 ; PWMWave:P1|address[2]  ; PWMWave:P1|address[2]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.179      ;
; 1.877 ; PWMWave:P1|address[8]  ; PWMWave:P1|address[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[10] ; PWMWave:P1|address[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[3]  ; PWMWave:P1|address[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[19] ; PWMWave:P1|address[22]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[24] ; PWMWave:P1|address[27]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.877 ; PWMWave:P1|address[26] ; PWMWave:P1|address[29]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.878 ; PWMWave:P1|address[28] ; PWMWave:P1|address[31]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.878 ; PWMWave:P1|address[12] ; PWMWave:P1|address[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.184      ;
+-------+------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SwitchMicroadd'                                                                                                          ;
+-------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; 1.140 ; SwitchMicroadd             ; ClockGenerator:C1|Step[15] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.036      ; 6.176      ;
; 1.202 ; SwitchMicroadd             ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.055      ; 6.257      ;
; 1.211 ; SwitchMicroadd             ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.083      ; 6.294      ;
; 1.221 ; SwitchMicroadd             ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.082      ; 6.303      ;
; 1.273 ; SwitchMicroadd             ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.058      ; 6.331      ;
; 1.294 ; SwitchMicroadd             ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.023      ; 6.317      ;
; 1.307 ; SwitchMicroadd             ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.060      ; 6.367      ;
; 1.327 ; SwitchMicroadd             ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.055      ; 6.382      ;
; 1.333 ; SwitchMicroadd             ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.891      ; 6.224      ;
; 1.336 ; SwitchMicroadd             ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.034      ; 6.370      ;
; 1.353 ; SwitchMicroadd             ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.053      ; 6.406      ;
; 1.354 ; SwitchMicroadd             ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.052      ; 6.406      ;
; 1.359 ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.052      ; 6.411      ;
; 1.422 ; SwitchMicroadd             ; ClockGenerator:C1|Step[7]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.854      ; 6.276      ;
; 1.436 ; SwitchMicroadd             ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.889      ; 6.325      ;
; 1.442 ; SwitchMicroadd             ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.045      ; 6.487      ;
; 1.443 ; SwitchMicroadd             ; ClockGenerator:C1|Step[19] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.861      ; 6.304      ;
; 1.472 ; SwitchMicroadd             ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.049      ; 6.521      ;
; 1.504 ; SwitchMicroadd             ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.860      ; 6.364      ;
; 1.515 ; SwitchMicroadd             ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.059      ; 6.574      ;
; 1.525 ; SwitchMicroadd             ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.059      ; 6.584      ;
; 1.545 ; SwitchMicroadd             ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.872      ; 6.417      ;
; 1.569 ; SwitchMicroadd             ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.859      ; 6.428      ;
; 1.572 ; SwitchMicroadd             ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.843      ; 6.415      ;
; 1.582 ; SwitchMicroadd             ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.868      ; 6.450      ;
; 1.589 ; SwitchMicroadd             ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.873      ; 6.462      ;
; 1.593 ; SwitchMicroadd             ; ClockGenerator:C1|Step[13] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.874      ; 6.467      ;
; 1.632 ; SwitchMicroadd             ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 4.904      ; 6.536      ;
; 1.640 ; SwitchMicroadd             ; ClockGenerator:C1|Step[15] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.036      ; 6.176      ;
; 1.650 ; SwitchMicroadd             ; ClockGenerator:C1|Step[8]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.058      ; 6.708      ;
; 1.686 ; SwitchMicroadd             ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 5.049      ; 6.735      ;
; 1.702 ; SwitchMicroadd             ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.055      ; 6.257      ;
; 1.711 ; SwitchMicroadd             ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.083      ; 6.294      ;
; 1.721 ; SwitchMicroadd             ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.082      ; 6.303      ;
; 1.773 ; SwitchMicroadd             ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.058      ; 6.331      ;
; 1.794 ; SwitchMicroadd             ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.023      ; 6.317      ;
; 1.807 ; SwitchMicroadd             ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.060      ; 6.367      ;
; 1.827 ; SwitchMicroadd             ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.055      ; 6.382      ;
; 1.833 ; SwitchMicroadd             ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.891      ; 6.224      ;
; 1.836 ; SwitchMicroadd             ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.034      ; 6.370      ;
; 1.853 ; SwitchMicroadd             ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.053      ; 6.406      ;
; 1.854 ; SwitchMicroadd             ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.052      ; 6.406      ;
; 1.859 ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.052      ; 6.411      ;
; 1.922 ; SwitchMicroadd             ; ClockGenerator:C1|Step[7]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.854      ; 6.276      ;
; 1.936 ; SwitchMicroadd             ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.889      ; 6.325      ;
; 1.942 ; SwitchMicroadd             ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.045      ; 6.487      ;
; 1.943 ; SwitchMicroadd             ; ClockGenerator:C1|Step[19] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.861      ; 6.304      ;
; 1.972 ; SwitchMicroadd             ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.049      ; 6.521      ;
; 2.004 ; SwitchMicroadd             ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.860      ; 6.364      ;
; 2.015 ; SwitchMicroadd             ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.059      ; 6.574      ;
; 2.025 ; SwitchMicroadd             ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.059      ; 6.584      ;
; 2.045 ; SwitchMicroadd             ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.872      ; 6.417      ;
; 2.069 ; SwitchMicroadd             ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.859      ; 6.428      ;
; 2.072 ; SwitchMicroadd             ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.843      ; 6.415      ;
; 2.082 ; SwitchMicroadd             ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.868      ; 6.450      ;
; 2.089 ; SwitchMicroadd             ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.873      ; 6.462      ;
; 2.093 ; SwitchMicroadd             ; ClockGenerator:C1|Step[13] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.874      ; 6.467      ;
; 2.132 ; SwitchMicroadd             ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 4.904      ; 6.536      ;
; 2.150 ; SwitchMicroadd             ; ClockGenerator:C1|Step[8]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.058      ; 6.708      ;
; 2.186 ; SwitchMicroadd             ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 5.049      ; 6.735      ;
; 3.505 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 3.505      ;
; 3.599 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 3.599      ;
; 3.611 ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 3.611      ;
; 3.924 ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[19] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 3.924      ;
; 3.958 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.002      ; 3.960      ;
; 3.993 ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 3.993      ;
; 4.054 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.054      ;
; 4.116 ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.173      ; 4.289      ;
; 4.123 ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.123      ;
; 4.149 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.149      ;
; 4.149 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.907      ; 4.556      ;
; 4.181 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.906      ; 4.587      ;
; 4.192 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.906      ; 4.598      ;
; 4.248 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[15] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.248      ;
; 4.249 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.249      ;
; 4.251 ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.251      ;
; 4.301 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.301      ;
; 4.306 ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; -0.011     ; 4.295      ;
; 4.310 ; ClockGenerator:C1|Step[20] ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.310      ;
; 4.314 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.314      ;
; 4.336 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.001      ; 4.337      ;
; 4.358 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.912      ; 4.770      ;
; 4.376 ; ClockGenerator:C1|Step[20] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.191      ; 4.567      ;
; 4.377 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.377      ;
; 4.383 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.001      ; 4.384      ;
; 4.387 ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.387      ;
; 4.396 ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.162      ; 4.558      ;
; 4.427 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.195      ; 4.622      ;
; 4.439 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.913      ; 4.852      ;
; 4.461 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[8]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.461      ;
; 4.463 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.463      ;
; 4.477 ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; -0.018     ; 4.459      ;
; 4.513 ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.031      ; 4.544      ;
; 4.549 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 4.549      ;
; 4.560 ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.196      ; 4.756      ;
; 4.606 ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.164      ; 4.770      ;
; 4.656 ; ClockGenerator:C1|Step[20] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.180      ; 4.836      ;
; 4.669 ; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; -0.036     ; 4.633      ;
; 4.675 ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.903      ; 5.078      ;
; 4.689 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.005      ; 4.694      ;
+-------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'phaseadd'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 1.738 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[6]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.738      ;
; 1.983 ; phase:phaseControler|phase[29] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 1.983      ;
; 2.006 ; phase:phaseControler|phase[31] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.006      ;
; 2.046 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[5]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.046      ;
; 2.047 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[7]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.047      ;
; 2.083 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[18] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.083      ;
; 2.197 ; phase:phaseControler|phase[29] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.192      ; 2.389      ;
; 2.228 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[6]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 2.229      ;
; 2.248 ; phase:phaseControler|phase[30] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.248      ;
; 2.353 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.353      ;
; 2.426 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.426      ;
; 2.477 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.477      ;
; 2.490 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.490      ;
; 2.505 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.505      ;
; 2.521 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[7]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.521      ;
; 2.524 ; phase:phaseControler|phase[29] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.125      ; 2.649      ;
; 2.610 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[7]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 2.611      ;
; 2.650 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.650      ;
; 2.671 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.671      ;
; 2.687 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.687      ;
; 2.697 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[20] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.697      ;
; 2.733 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.733      ;
; 2.734 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.734      ;
; 2.743 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 0.000        ; 0.122      ; 2.865      ;
; 2.746 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.746      ;
; 2.747 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.747      ;
; 2.783 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[11] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.783      ;
; 2.786 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.116      ; 2.902      ;
; 2.787 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.125      ; 2.912      ;
; 2.792 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.792      ;
; 2.802 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.069      ; 2.871      ;
; 2.819 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[20] ; phaseadd     ; phaseadd    ; 0.000        ; 0.126      ; 2.945      ;
; 2.820 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; 0.009      ; 2.829      ;
; 2.822 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[16] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.822      ;
; 2.824 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.824      ;
; 2.875 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 2.872      ;
; 2.885 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.116      ; 3.001      ;
; 2.886 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.125      ; 3.011      ;
; 2.892 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.892      ;
; 2.956 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 2.953      ;
; 2.968 ; phase:phaseControler|phase[30] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; -0.067     ; 2.901      ;
; 2.970 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.069      ; 3.039      ;
; 2.973 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 2.970      ;
; 2.980 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 2.980      ;
; 2.981 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; -0.123     ; 2.858      ;
; 2.992 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 2.991      ;
; 3.011 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 0.000        ; 0.126      ; 3.137      ;
; 3.019 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 3.018      ;
; 3.022 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[17] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.022      ;
; 3.025 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; -0.117     ; 2.908      ;
; 3.045 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 3.043      ;
; 3.051 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 3.054      ;
; 3.054 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 3.051      ;
; 3.066 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 3.065      ;
; 3.081 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[17] ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 3.078      ;
; 3.091 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 3.090      ;
; 3.099 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; -0.117     ; 2.982      ;
; 3.102 ; phase:phaseControler|phase[28] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.102      ;
; 3.108 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.004     ; 3.104      ;
; 3.117 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.068      ; 3.185      ;
; 3.120 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 3.122      ;
; 3.121 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.116      ; 3.237      ;
; 3.121 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 3.124      ;
; 3.122 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.125      ; 3.247      ;
; 3.129 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 3.131      ;
; 3.133 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 3.136      ;
; 3.139 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[18] ; phaseadd     ; phaseadd    ; 0.000        ; -0.061     ; 3.078      ;
; 3.143 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 3.141      ;
; 3.149 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; -0.123     ; 3.026      ;
; 3.152 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; 0.115      ; 3.267      ;
; 3.153 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[20] ; phaseadd     ; phaseadd    ; 0.000        ; 0.004      ; 3.157      ;
; 3.153 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; 0.124      ; 3.277      ;
; 3.154 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; -0.113     ; 3.041      ;
; 3.159 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 3.158      ;
; 3.165 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 3.164      ;
; 3.170 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.170      ;
; 3.177 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[17] ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 3.175      ;
; 3.179 ; phase:phaseControler|phase[28] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.067      ; 3.246      ;
; 3.189 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.004     ; 3.185      ;
; 3.196 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 3.197      ;
; 3.199 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 3.197      ;
; 3.208 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.208      ;
; 3.216 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.216      ;
; 3.220 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 3.223      ;
; 3.224 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.224      ;
; 3.235 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[18] ; phaseadd     ; phaseadd    ; 0.000        ; -0.060     ; 3.175      ;
; 3.247 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 3.246      ;
; 3.250 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.184      ; 3.434      ;
; 3.251 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.193      ; 3.444      ;
; 3.257 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.068      ; 3.325      ;
; 3.269 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[11] ; phaseadd     ; phaseadd    ; 0.000        ; 0.054      ; 3.323      ;
; 3.278 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 3.275      ;
; 3.287 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 3.285      ;
; 3.288 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 3.290      ;
; 3.290 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 3.290      ;
; 3.290 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[11] ; phaseadd     ; phaseadd    ; 0.000        ; 0.058      ; 3.348      ;
; 3.291 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.055      ; 3.346      ;
; 3.294 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; 0.052      ; 3.346      ;
; 3.296 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; -0.124     ; 3.172      ;
; 3.297 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 3.299      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SwitchMicroadd'                                                                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; SwitchMicroadd ; Rise       ; SwitchMicroadd                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[0]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[0]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[10]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[10]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[12]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[12]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[13]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[13]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[14]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[14]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[15]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[15]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[16]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[16]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[17]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[17]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[18]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[18]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[19]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[19]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[1]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[1]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[20]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[20]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[23]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[23]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[24]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[24]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[25]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[25]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[27]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[27]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[2]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[2]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~78|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~78|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[31]~78|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[31]~78|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[3]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[3]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[4]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[4]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[5]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[5]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[6]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[6]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[7]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[7]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[8]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[8]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[9]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[9]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; ClockGenerator:C1|Step[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; ClockGenerator:C1|Step[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[13]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[13]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[15]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[15]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[17]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[17]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[18]     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'phaseadd'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; phaseadd ; Rise       ; phaseadd                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[10]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[10]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[11]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[11]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[12]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[12]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[13]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[13]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[14]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[14]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[15]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[15]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[16]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[16]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[17]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[17]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[18]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[18]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[19]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[19]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[20]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[20]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[21]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[21]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[22]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[22]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[23]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[23]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[24]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[24]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[25]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[25]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[26]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[26]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[27]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[27]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[28]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[28]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[29]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[29]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[30]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[30]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[31]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[31]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[5]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[6]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[6]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[7]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[8]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[8]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[9]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[9]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[17]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[17]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[18]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[18]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[19]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[19]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[20]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[20]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[22]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[22]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[25]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[25]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[27]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[27]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[29]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[29]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[30]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[30]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[31]~0clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 3.710  ; 3.710  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 8.410  ; 8.410  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 6.580  ; 6.580  ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 6.587  ; 6.587  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 7.868  ; 7.868  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 7.945  ; 7.945  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 8.128  ; 8.128  ; Fall       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 9.153  ; 9.153  ; Fall       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 8.736  ; 8.736  ; Fall       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 8.698  ; 8.698  ; Fall       ; SwitchMicroadd  ;
; PWMDuty[*]     ; clk            ; 10.081 ; 10.081 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; 9.925  ; 9.925  ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; 10.081 ; 10.081 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; 9.679  ; 9.679  ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; 9.444  ; 9.444  ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; 9.574  ; 9.574  ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; 9.449  ; 9.449  ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; 9.600  ; 9.600  ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; 9.069  ; 9.069  ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; 9.119  ; 9.119  ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; 8.637  ; 8.637  ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; 8.626  ; 8.626  ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; 8.523  ; 8.523  ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; 8.778  ; 8.778  ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; 8.298  ; 8.298  ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; 8.877  ; 8.877  ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; 8.621  ; 8.621  ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; 8.331  ; 8.331  ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; 8.571  ; 8.571  ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; 7.797  ; 7.797  ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; 8.010  ; 8.010  ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; 7.608  ; 7.608  ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; 7.581  ; 7.581  ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; 7.337  ; 7.337  ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; 7.690  ; 7.690  ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; 7.560  ; 7.560  ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; 6.998  ; 6.998  ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; 7.001  ; 7.001  ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; 7.238  ; 7.238  ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; 7.196  ; 7.196  ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; 7.065  ; 7.065  ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; 2.110  ; 2.110  ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; 1.639  ; 1.639  ; Fall       ; clk             ;
; reset          ; clk            ; 7.652  ; 7.652  ; Fall       ; clk             ;
; phasesub       ; phaseadd       ; 8.724  ; 8.724  ; Rise       ; phaseadd        ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; -1.140 ; -1.140 ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; -5.346 ; -5.346 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; -3.284 ; -3.284 ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; -2.909 ; -2.909 ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -5.700 ; -5.700 ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -5.680 ; -5.680 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; -6.913 ; -6.913 ; Fall       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; -5.138 ; -5.138 ; Fall       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -6.284 ; -6.284 ; Fall       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -6.026 ; -6.026 ; Fall       ; SwitchMicroadd  ;
; PWMDuty[*]     ; clk            ; -1.373 ; -1.373 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; -9.659 ; -9.659 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; -9.815 ; -9.815 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; -9.413 ; -9.413 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; -9.178 ; -9.178 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; -9.308 ; -9.308 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; -9.183 ; -9.183 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; -9.334 ; -9.334 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; -8.803 ; -8.803 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; -8.853 ; -8.853 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; -8.371 ; -8.371 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; -8.360 ; -8.360 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; -8.257 ; -8.257 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; -8.512 ; -8.512 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; -8.032 ; -8.032 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; -8.611 ; -8.611 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; -8.355 ; -8.355 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; -8.065 ; -8.065 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; -8.305 ; -8.305 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; -7.531 ; -7.531 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; -7.744 ; -7.744 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; -7.342 ; -7.342 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; -7.315 ; -7.315 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; -7.071 ; -7.071 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; -7.424 ; -7.424 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; -7.294 ; -7.294 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; -6.732 ; -6.732 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; -6.735 ; -6.735 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; -6.972 ; -6.972 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; -6.930 ; -6.930 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; -6.799 ; -6.799 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; -1.844 ; -1.844 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; -1.373 ; -1.373 ; Fall       ; clk             ;
; reset          ; clk            ; -4.746 ; -4.746 ; Fall       ; clk             ;
; phasesub       ; phaseadd       ; -4.061 ; -4.061 ; Rise       ; phaseadd        ;
+----------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SignalOut[*]   ; clk        ; 12.241 ; 12.241 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.748 ; 10.748 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.722 ; 11.722 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 11.547 ; 11.547 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 11.438 ; 11.438 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 12.238 ; 12.238 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.879 ; 10.879 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 9.886  ; 9.886  ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 11.599 ; 11.599 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.791 ; 11.791 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 12.241 ; 12.241 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 11.366 ; 11.366 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 11.053 ; 11.053 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 11.552 ; 11.552 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 10.909 ; 10.909 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 10.157 ; 10.157 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 12.611 ; 12.611 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.920 ; 10.920 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.096 ; 11.096 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 12.607 ; 12.607 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 12.586 ; 12.586 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 11.514 ; 11.514 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.907 ; 10.907 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 12.149 ; 12.149 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 12.156 ; 12.156 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 12.611 ; 12.611 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.281 ; 11.281 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 11.718 ; 11.718 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 11.277 ; 11.277 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 12.593 ; 12.593 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 12.606 ; 12.606 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 12.155 ; 12.155 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 12.416 ; 12.416 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SignalOut[*]   ; clk        ; 9.579  ; 9.579  ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.018 ; 10.018 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 10.621 ; 10.621 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 10.266 ; 10.266 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 11.496 ; 11.496 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.817 ; 10.817 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 9.749  ; 9.749  ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 9.579  ; 9.579  ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 9.970  ; 9.970  ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.715 ; 11.715 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 12.210 ; 12.210 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 11.322 ; 11.322 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 10.226 ; 10.226 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 10.249 ; 10.249 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 9.611  ; 9.611  ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 9.915  ; 9.915  ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 10.553 ; 10.553 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.566 ; 10.566 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 10.742 ; 10.742 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 12.253 ; 12.253 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 12.232 ; 12.232 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 11.160 ; 11.160 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.553 ; 10.553 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 11.795 ; 11.795 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 11.802 ; 11.802 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 12.257 ; 12.257 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 10.927 ; 10.927 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 11.364 ; 11.364 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 10.923 ; 10.923 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 12.239 ; 12.239 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 12.252 ; 12.252 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 11.801 ; 11.801 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 12.062 ; 12.062 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; OutMode[0] ; SignalOut[0]  ; 8.212  ; 8.392  ; 8.392  ; 8.212  ;
; OutMode[0] ; SignalOut[1]  ; 8.818  ; 8.568  ; 8.568  ; 8.818  ;
; OutMode[0] ; SignalOut[2]  ; 8.478  ; 10.079 ; 10.079 ; 8.478  ;
; OutMode[0] ; SignalOut[3]  ; 8.788  ; 10.058 ; 10.058 ; 8.788  ;
; OutMode[0] ; SignalOut[4]  ; 9.230  ; 8.986  ; 8.986  ; 9.230  ;
; OutMode[0] ; SignalOut[5]  ; 8.629  ; 8.379  ; 8.379  ; 8.629  ;
; OutMode[0] ; SignalOut[6]  ; 7.871  ; 9.621  ; 9.621  ; 7.871  ;
; OutMode[0] ; SignalOut[7]  ; 8.482  ; 9.628  ; 9.628  ; 8.482  ;
; OutMode[0] ; SignalOut[8]  ; 8.956  ; 10.083 ; 10.083 ; 8.956  ;
; OutMode[0] ; SignalOut[9]  ; 8.333  ; 8.753  ; 8.753  ; 8.333  ;
; OutMode[0] ; SignalOut[10] ; 9.231  ; 9.190  ; 9.190  ; 9.231  ;
; OutMode[0] ; SignalOut[11] ; 8.371  ; 8.749  ; 8.749  ; 8.371  ;
; OutMode[0] ; SignalOut[12] ; 9.137  ; 10.065 ; 10.065 ; 9.137  ;
; OutMode[0] ; SignalOut[13] ; 8.851  ; 10.078 ; 10.078 ; 8.851  ;
; OutMode[0] ; SignalOut[14] ; 8.500  ; 9.627  ; 9.627  ; 8.500  ;
; OutMode[0] ; SignalOut[15] ; 8.660  ; 9.888  ; 9.888  ; 8.660  ;
; OutMode[1] ; SignalOut[0]  ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; OutMode[1] ; SignalOut[1]  ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; OutMode[1] ; SignalOut[2]  ; 14.424 ; 14.424 ; 14.424 ; 14.424 ;
; OutMode[1] ; SignalOut[3]  ; 14.403 ; 14.403 ; 14.403 ; 14.403 ;
; OutMode[1] ; SignalOut[4]  ; 13.575 ; 13.575 ; 13.575 ; 13.575 ;
; OutMode[1] ; SignalOut[5]  ; 12.973 ; 12.973 ; 12.973 ; 12.973 ;
; OutMode[1] ; SignalOut[6]  ; 13.966 ; 13.966 ; 13.966 ; 13.966 ;
; OutMode[1] ; SignalOut[7]  ; 13.973 ; 13.973 ; 13.973 ; 13.973 ;
; OutMode[1] ; SignalOut[8]  ; 14.428 ; 14.428 ; 14.428 ; 14.428 ;
; OutMode[1] ; SignalOut[9]  ; 13.098 ; 13.098 ; 13.098 ; 13.098 ;
; OutMode[1] ; SignalOut[10] ; 13.579 ; 13.579 ; 13.579 ; 13.579 ;
; OutMode[1] ; SignalOut[11] ; 13.094 ; 13.094 ; 13.094 ; 13.094 ;
; OutMode[1] ; SignalOut[12] ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; OutMode[1] ; SignalOut[13] ; 14.423 ; 14.423 ; 14.423 ; 14.423 ;
; OutMode[1] ; SignalOut[14] ; 13.972 ; 13.972 ; 13.972 ; 13.972 ;
; OutMode[1] ; SignalOut[15] ; 14.233 ; 14.233 ; 14.233 ; 14.233 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; OutMode[0] ; SignalOut[0]  ; 8.212  ; 8.392  ; 8.392  ; 8.212  ;
; OutMode[0] ; SignalOut[1]  ; 8.818  ; 8.568  ; 8.568  ; 8.818  ;
; OutMode[0] ; SignalOut[2]  ; 8.478  ; 10.079 ; 10.079 ; 8.478  ;
; OutMode[0] ; SignalOut[3]  ; 8.788  ; 10.058 ; 10.058 ; 8.788  ;
; OutMode[0] ; SignalOut[4]  ; 9.230  ; 8.986  ; 8.986  ; 9.230  ;
; OutMode[0] ; SignalOut[5]  ; 8.629  ; 8.379  ; 8.379  ; 8.629  ;
; OutMode[0] ; SignalOut[6]  ; 7.871  ; 9.621  ; 9.621  ; 7.871  ;
; OutMode[0] ; SignalOut[7]  ; 8.482  ; 9.628  ; 9.628  ; 8.482  ;
; OutMode[0] ; SignalOut[8]  ; 8.956  ; 10.083 ; 10.083 ; 8.956  ;
; OutMode[0] ; SignalOut[9]  ; 8.333  ; 8.753  ; 8.753  ; 8.333  ;
; OutMode[0] ; SignalOut[10] ; 9.231  ; 9.190  ; 9.190  ; 9.231  ;
; OutMode[0] ; SignalOut[11] ; 8.371  ; 8.749  ; 8.749  ; 8.371  ;
; OutMode[0] ; SignalOut[12] ; 9.137  ; 10.065 ; 10.065 ; 9.137  ;
; OutMode[0] ; SignalOut[13] ; 8.851  ; 10.078 ; 10.078 ; 8.851  ;
; OutMode[0] ; SignalOut[14] ; 8.500  ; 9.627  ; 9.627  ; 8.500  ;
; OutMode[0] ; SignalOut[15] ; 8.660  ; 9.888  ; 9.888  ; 8.660  ;
; OutMode[1] ; SignalOut[0]  ; 12.560 ; 12.560 ; 12.560 ; 12.560 ;
; OutMode[1] ; SignalOut[1]  ; 12.913 ; 12.913 ; 12.913 ; 12.913 ;
; OutMode[1] ; SignalOut[2]  ; 13.146 ; 13.146 ; 13.146 ; 13.146 ;
; OutMode[1] ; SignalOut[3]  ; 12.980 ; 12.980 ; 12.980 ; 12.980 ;
; OutMode[1] ; SignalOut[4]  ; 13.331 ; 13.331 ; 13.331 ; 13.331 ;
; OutMode[1] ; SignalOut[5]  ; 12.724 ; 12.724 ; 12.724 ; 12.724 ;
; OutMode[1] ; SignalOut[6]  ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; OutMode[1] ; SignalOut[7]  ; 12.672 ; 12.672 ; 12.672 ; 12.672 ;
; OutMode[1] ; SignalOut[8]  ; 13.150 ; 13.150 ; 13.150 ; 13.150 ;
; OutMode[1] ; SignalOut[9]  ; 12.681 ; 12.681 ; 12.681 ; 12.681 ;
; OutMode[1] ; SignalOut[10] ; 13.535 ; 13.535 ; 13.535 ; 13.535 ;
; OutMode[1] ; SignalOut[11] ; 12.715 ; 12.715 ; 12.715 ; 12.715 ;
; OutMode[1] ; SignalOut[12] ; 13.049 ; 13.049 ; 13.049 ; 13.049 ;
; OutMode[1] ; SignalOut[13] ; 12.761 ; 12.761 ; 12.761 ; 12.761 ;
; OutMode[1] ; SignalOut[14] ; 12.908 ; 12.908 ; 12.908 ; 12.908 ;
; OutMode[1] ; SignalOut[15] ; 12.572 ; 12.572 ; 12.572 ; 12.572 ;
+------------+---------------+--------+--------+--------+--------+


+-----------------------------------------+
; Fast Model Setup Summary                ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchMicroadd ; -2.989 ; -69.229       ;
; clk            ; -2.074 ; -200.565      ;
; phaseadd       ; -1.068 ; -15.978       ;
+----------------+--------+---------------+


+-----------------------------------------+
; Fast Model Hold Summary                 ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; SwitchMicroadd ; -0.003 ; -0.003        ;
; clk            ; 0.243  ; 0.000         ;
; phaseadd       ; 0.504  ; 0.000         ;
+----------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------+
; Fast Model Minimum Pulse Width Summary  ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -1.423 ; -955.332      ;
; SwitchMicroadd ; -1.222 ; -1.222        ;
; phaseadd       ; -1.222 ; -1.222        ;
+----------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SwitchMicroadd'                                                                                                          ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -2.989 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.008      ; 3.595      ;
; -2.947 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.008      ; 3.553      ;
; -2.902 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.065     ; 3.497      ;
; -2.898 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 3.503      ;
; -2.894 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.002     ; 3.490      ;
; -2.888 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.009      ; 3.495      ;
; -2.882 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.053     ; 3.485      ;
; -2.860 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.065     ; 3.455      ;
; -2.856 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 3.461      ;
; -2.840 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.053     ; 3.443      ;
; -2.823 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.008      ; 3.429      ;
; -2.812 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.064     ; 3.408      ;
; -2.807 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.075     ; 3.392      ;
; -2.806 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.064     ; 3.399      ;
; -2.803 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.003     ; 3.398      ;
; -2.797 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.008      ; 3.403      ;
; -2.787 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.063     ; 3.380      ;
; -2.781 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.052     ; 3.385      ;
; -2.756 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.064     ; 3.349      ;
; -2.746 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.065     ; 3.341      ;
; -2.733 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.075      ; 3.406      ;
; -2.732 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.007      ; 3.337      ;
; -2.723 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.063     ; 3.317      ;
; -2.716 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.053     ; 3.319      ;
; -2.701 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.074     ; 3.284      ;
; -2.661 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 3.262      ;
; -2.657 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.064     ; 3.250      ;
; -2.646 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 3.308      ;
; -2.642 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.074      ; 3.314      ;
; -2.626 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.014      ; 3.296      ;
; -2.602 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 3.189      ;
; -2.574 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.070     ; 3.164      ;
; -2.572 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.008     ; 3.224      ;
; -2.570 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 3.170      ;
; -2.568 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.069     ; 3.159      ;
; -2.564 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.065      ; 3.227      ;
; -2.560 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.042     ; 3.171      ;
; -2.560 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.004      ; 3.162      ;
; -2.554 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 3.161      ;
; -2.554 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.058     ; 3.152      ;
; -2.540 ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 3.200      ;
; -2.522 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 3.123      ;
; -2.515 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.084     ; 3.091      ;
; -2.514 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 3.101      ;
; -2.512 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 3.119      ;
; -2.511 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.012     ; 3.097      ;
; -2.510 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.042     ; 3.121      ;
; -2.495 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.072     ; 3.079      ;
; -2.490 ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.060      ; 3.148      ;
; -2.483 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.007     ; 3.133      ;
; -2.479 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.068     ; 3.068      ;
; -2.477 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.055     ; 3.082      ;
; -2.477 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.041     ; 3.089      ;
; -2.475 ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.009      ; 3.082      ;
; -2.473 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.064      ; 3.135      ;
; -2.469 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.003      ; 3.070      ;
; -2.468 ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.069     ; 3.056      ;
; -2.459 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.050     ; 3.056      ;
; -2.457 ; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.004      ; 3.117      ;
; -2.455 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.018      ; 3.071      ;
; -2.453 ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.057     ; 3.052      ;
; -2.453 ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.039     ; 3.061      ;
; -2.446 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.052     ; 3.047      ;
; -2.442 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.070     ; 3.032      ;
; -2.431 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 3.031      ;
; -2.428 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.017     ; 3.006      ;
; -2.427 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.084     ; 3.003      ;
; -2.423 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.012     ; 3.009      ;
; -2.415 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.058     ; 3.013      ;
; -2.413 ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.013     ; 3.060      ;
; -2.411 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.042     ; 3.022      ;
; -2.410 ; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.083     ; 2.984      ;
; -2.409 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 3.021      ;
; -2.407 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.072     ; 2.991      ;
; -2.399 ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.059      ; 3.056      ;
; -2.391 ; ClockGenerator:C1|Step[18] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.067      ; 3.056      ;
; -2.388 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.009      ; 3.006      ;
; -2.388 ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.064     ; 2.984      ;
; -2.388 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.054     ; 2.991      ;
; -2.388 ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.040     ; 2.995      ;
; -2.384 ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.008      ; 2.990      ;
; -2.383 ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 3.038      ;
; -2.380 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.035     ; 2.991      ;
; -2.378 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 2.987      ;
; -2.368 ; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.052     ; 2.972      ;
; -2.367 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.059     ; 2.967      ;
; -2.367 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 2.979      ;
; -2.366 ; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.013     ; 2.962      ;
; -2.354 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.043     ; 2.967      ;
; -2.353 ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.069     ; 2.941      ;
; -2.348 ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.017      ; 2.963      ;
; -2.339 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.009      ; 2.957      ;
; -2.337 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.001     ; 2.945      ;
; -2.336 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; 0.002      ; 2.945      ;
; -2.330 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.017     ; 2.908      ;
; -2.325 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.059     ; 2.925      ;
; -2.324 ; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.012     ; 2.969      ;
; -2.321 ; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.083     ; 2.895      ;
; -2.316 ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.013     ; 2.912      ;
; -2.314 ; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 1.000        ; -0.011     ; 2.916      ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------+---------------------------------+----------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+----------------+-------------+--------------+------------+------------+
; -2.074 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.933      ;
; -2.039 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.898      ;
; -2.004 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.863      ;
; -1.969 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.828      ;
; -1.969 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.818      ;
; -1.936 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.795      ;
; -1.934 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.793      ;
; -1.934 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.783      ;
; -1.916 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.776      ;
; -1.901 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.760      ;
; -1.899 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.758      ;
; -1.899 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.748      ;
; -1.881 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.741      ;
; -1.866 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.725      ;
; -1.864 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.723      ;
; -1.864 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.713      ;
; -1.846 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.706      ;
; -1.834 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.693      ;
; -1.831 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.690      ;
; -1.829 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.688      ;
; -1.829 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.678      ;
; -1.811 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.671      ;
; -1.799 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.658      ;
; -1.796 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.655      ;
; -1.794 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.643      ;
; -1.783 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.699      ;
; -1.776 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.636      ;
; -1.764 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.623      ;
; -1.761 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.620      ;
; -1.759 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.608      ;
; -1.748 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.664      ;
; -1.741 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.601      ;
; -1.735 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.594      ;
; -1.729 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.588      ;
; -1.726 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.585      ;
; -1.724 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.573      ;
; -1.722 ; ClockGenerator:C1|Step[7]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.606     ; 1.648      ;
; -1.713 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.629      ;
; -1.706 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.566      ;
; -1.702 ; ClockGenerator:C1|Step[12]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.542      ;
; -1.700 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[22]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.559      ;
; -1.694 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.553      ;
; -1.691 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.550      ;
; -1.687 ; ClockGenerator:C1|Step[8]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.541      ;
; -1.687 ; ClockGenerator:C1|Step[7]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.606     ; 1.613      ;
; -1.678 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.594      ;
; -1.675 ; ClockGenerator:C1|Step[9]      ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.677     ; 1.530      ;
; -1.671 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.531      ;
; -1.667 ; ClockGenerator:C1|Step[12]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.507      ;
; -1.665 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[21]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.524      ;
; -1.659 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.518      ;
; -1.652 ; ClockGenerator:C1|Step[8]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.506      ;
; -1.652 ; ClockGenerator:C1|Step[7]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.606     ; 1.578      ;
; -1.643 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.559      ;
; -1.643 ; phase:phaseControler|phase[5]  ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd       ; clk         ; 0.500        ; -0.567     ; 1.608      ;
; -1.640 ; ClockGenerator:C1|Step[14]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.480      ;
; -1.640 ; ClockGenerator:C1|Step[9]      ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.677     ; 1.495      ;
; -1.632 ; ClockGenerator:C1|Step[12]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.472      ;
; -1.630 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[20]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.489      ;
; -1.630 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.479      ;
; -1.625 ; phase:phaseControler|phase[6]  ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd       ; clk         ; 0.500        ; -0.568     ; 1.589      ;
; -1.624 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.483      ;
; -1.617 ; ClockGenerator:C1|Step[8]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.471      ;
; -1.617 ; ClockGenerator:C1|Step[7]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.606     ; 1.543      ;
; -1.614 ; ClockGenerator:C1|Step[10]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.468      ;
; -1.608 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.524      ;
; -1.608 ; phase:phaseControler|phase[5]  ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd       ; clk         ; 0.500        ; -0.567     ; 1.573      ;
; -1.605 ; ClockGenerator:C1|Step[14]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.445      ;
; -1.605 ; ClockGenerator:C1|Step[9]      ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.677     ; 1.460      ;
; -1.602 ; ClockGenerator:C1|Step[13]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.621     ; 1.513      ;
; -1.597 ; ClockGenerator:C1|Step[12]     ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.437      ;
; -1.597 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.456      ;
; -1.595 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[19]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.454      ;
; -1.595 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[22]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.444      ;
; -1.590 ; phase:phaseControler|phase[6]  ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd       ; clk         ; 0.500        ; -0.568     ; 1.554      ;
; -1.589 ; ClockGenerator:C1|Step[17]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.449      ;
; -1.589 ; ClockGenerator:C1|Step[6]      ; PWMWave:P1|address[24]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.448      ;
; -1.586 ; phase:phaseControler|phase[7]  ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd       ; clk         ; 0.500        ; -0.568     ; 1.550      ;
; -1.582 ; ClockGenerator:C1|Step[8]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.436      ;
; -1.582 ; ClockGenerator:C1|Step[7]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.606     ; 1.508      ;
; -1.579 ; ClockGenerator:C1|Step[10]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.433      ;
; -1.577 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[23]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.437      ;
; -1.573 ; ClockGenerator:C1|Step[11]     ; PWMWave:P1|address[25]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.616     ; 1.489      ;
; -1.573 ; phase:phaseControler|phase[5]  ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd       ; clk         ; 0.500        ; -0.567     ; 1.538      ;
; -1.570 ; ClockGenerator:C1|Step[14]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.410      ;
; -1.570 ; ClockGenerator:C1|Step[9]      ; PWMWave:P1|address[28]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.677     ; 1.425      ;
; -1.567 ; ClockGenerator:C1|Step[13]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.621     ; 1.478      ;
; -1.562 ; ClockGenerator:C1|Step[12]     ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.692     ; 1.402      ;
; -1.562 ; ClockGenerator:C1|Step[3]      ; PWMWave:P1|address[22]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.421      ;
; -1.560 ; ClockGenerator:C1|Step[2]      ; PWMWave:P1|address[18]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.673     ; 1.419      ;
; -1.560 ; ClockGenerator:C1|Step[5]      ; PWMWave:P1|address[21]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.683     ; 1.409      ;
; -1.555 ; ClockGenerator:C1|Step[15]     ; PWMWave:P1|address[31]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.663     ; 1.424      ;
; -1.555 ; phase:phaseControler|phase[6]  ; PWMWave:P1|SynthesisedPhase[29] ; phaseadd       ; clk         ; 0.500        ; -0.568     ; 1.519      ;
; -1.554 ; ClockGenerator:C1|Step[17]     ; PWMWave:P1|address[30]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.414      ;
; -1.551 ; phase:phaseControler|phase[7]  ; PWMWave:P1|SynthesisedPhase[30] ; phaseadd       ; clk         ; 0.500        ; -0.568     ; 1.515      ;
; -1.547 ; ClockGenerator:C1|Step[8]      ; PWMWave:P1|address[27]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.401      ;
; -1.547 ; ClockGenerator:C1|Step[7]      ; PWMWave:P1|address[26]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.606     ; 1.473      ;
; -1.544 ; ClockGenerator:C1|Step[10]     ; PWMWave:P1|address[29]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.678     ; 1.398      ;
; -1.542 ; ClockGenerator:C1|Step[4]      ; PWMWave:P1|address[22]          ; SwitchMicroadd ; clk         ; 0.500        ; -0.672     ; 1.402      ;
; -1.542 ; phase:phaseControler|phase[11] ; PWMWave:P1|SynthesisedPhase[31] ; phaseadd       ; clk         ; 0.500        ; -0.600     ; 1.474      ;
+--------+--------------------------------+---------------------------------+----------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'phaseadd'                                                                                                                   ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.068 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.075      ; 1.791      ;
; -1.064 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.003      ; 1.684      ;
; -1.039 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.761      ;
; -1.038 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.760      ;
; -1.035 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.002      ; 1.654      ;
; -1.034 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.002      ; 1.653      ;
; -1.032 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.754      ;
; -1.028 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.070      ; 1.703      ;
; -1.028 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.002      ; 1.647      ;
; -1.000 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.722      ;
; -0.999 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 1.673      ;
; -0.998 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 1.672      ;
; -0.996 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.002      ; 1.615      ;
; -0.992 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 1.666      ;
; -0.960 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.069      ; 1.634      ;
; -0.953 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.075      ; 1.755      ;
; -0.950 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.075      ; 1.673      ;
; -0.946 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.003      ; 1.566      ;
; -0.938 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.087      ; 1.673      ;
; -0.935 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 1.625      ;
; -0.934 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; 0.015      ; 1.566      ;
; -0.931 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.030     ; 1.518      ;
; -0.926 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.723      ;
; -0.924 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.725      ;
; -0.923 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.724      ;
; -0.917 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.718      ;
; -0.910 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.070      ; 1.585      ;
; -0.898 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.619      ;
; -0.898 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.082      ; 1.585      ;
; -0.897 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.693      ;
; -0.896 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.692      ;
; -0.895 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.037      ; 1.537      ;
; -0.890 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.686      ;
; -0.885 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.686      ;
; -0.884 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.044      ; 1.576      ;
; -0.880 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.028     ; 1.469      ;
; -0.869 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.589      ;
; -0.868 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.588      ;
; -0.862 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.582      ;
; -0.858 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.654      ;
; -0.854 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.044      ; 1.546      ;
; -0.850 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.028     ; 1.439      ;
; -0.844 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.039      ; 1.488      ;
; -0.842 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.043      ; 1.533      ;
; -0.838 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.029     ; 1.426      ;
; -0.835 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.075      ; 1.637      ;
; -0.830 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.072      ; 1.550      ;
; -0.823 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.087      ; 1.637      ;
; -0.820 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 1.589      ;
; -0.814 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.039      ; 1.458      ;
; -0.808 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.605      ;
; -0.802 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.038      ; 1.445      ;
; -0.799 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.041      ; 1.488      ;
; -0.796 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.085      ; 1.605      ;
; -0.795 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.031     ; 1.381      ;
; -0.793 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.040      ; 1.557      ;
; -0.787 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.517      ;
; -0.780 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.501      ;
; -0.776 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.075      ; 1.507      ;
; -0.769 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.044      ; 1.540      ;
; -0.768 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.085      ; 1.501      ;
; -0.765 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.040      ; 1.453      ;
; -0.759 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 1.000        ; 0.040      ; 1.447      ;
; -0.759 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.036      ; 1.400      ;
; -0.758 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.556      ;
; -0.758 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.487      ;
; -0.757 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.486      ;
; -0.755 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 1.000        ; -0.032     ; 1.340      ;
; -0.753 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.014      ; 1.420      ;
; -0.751 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.480      ;
; -0.747 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.477      ;
; -0.746 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.476      ;
; -0.742 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 1.508      ;
; -0.740 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.470      ;
; -0.739 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.044      ; 1.510      ;
; -0.730 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.452      ;
; -0.729 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.526      ;
; -0.728 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.525      ;
; -0.727 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.043      ; 1.497      ;
; -0.724 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.013      ; 1.390      ;
; -0.723 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.013      ; 1.389      ;
; -0.722 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.519      ;
; -0.719 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 1.000        ; 0.035      ; 1.359      ;
; -0.719 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.448      ;
; -0.717 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.013      ; 1.383      ;
; -0.714 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 1.404      ;
; -0.712 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 1.478      ;
; -0.708 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.438      ;
; -0.701 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.422      ;
; -0.700 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 1.000        ; 0.041      ; 1.465      ;
; -0.700 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.421      ;
; -0.694 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.415      ;
; -0.690 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.487      ;
; -0.685 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 1.000        ; 0.013      ; 1.351      ;
; -0.684 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 1.000        ; 0.041      ; 1.452      ;
; -0.684 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.042      ; 1.374      ;
; -0.672 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 1.000        ; 0.041      ; 1.361      ;
; -0.670 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 1.000        ; 0.071      ; 1.394      ;
; -0.669 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 1.000        ; 0.074      ; 1.399      ;
; -0.662 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 1.000        ; 0.073      ; 1.383      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SwitchMicroadd'                                                                                                           ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+
; -0.003 ; SwitchMicroadd             ; ClockGenerator:C1|Step[15] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.135      ; 2.132      ;
; 0.007  ; SwitchMicroadd             ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.164      ; 2.171      ;
; 0.011  ; SwitchMicroadd             ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.164      ; 2.175      ;
; 0.023  ; SwitchMicroadd             ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.153      ; 2.176      ;
; 0.057  ; SwitchMicroadd             ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.149      ; 2.206      ;
; 0.064  ; SwitchMicroadd             ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.155      ; 2.219      ;
; 0.070  ; SwitchMicroadd             ; ClockGenerator:C1|Step[7]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.078      ; 2.148      ;
; 0.070  ; SwitchMicroadd             ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.128      ; 2.198      ;
; 0.071  ; SwitchMicroadd             ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.144      ; 2.215      ;
; 0.072  ; SwitchMicroadd             ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.105      ; 2.177      ;
; 0.077  ; SwitchMicroadd             ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.152      ; 2.229      ;
; 0.081  ; SwitchMicroadd             ; ClockGenerator:C1|Step[19] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.090      ; 2.171      ;
; 0.083  ; SwitchMicroadd             ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.103      ; 2.186      ;
; 0.090  ; SwitchMicroadd             ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.132      ; 2.222      ;
; 0.091  ; SwitchMicroadd             ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.145      ; 2.236      ;
; 0.093  ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.145      ; 2.238      ;
; 0.093  ; SwitchMicroadd             ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.144      ; 2.237      ;
; 0.106  ; SwitchMicroadd             ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.088      ; 2.194      ;
; 0.108  ; SwitchMicroadd             ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.147      ; 2.255      ;
; 0.115  ; SwitchMicroadd             ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.086      ; 2.201      ;
; 0.120  ; SwitchMicroadd             ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.154      ; 2.274      ;
; 0.130  ; SwitchMicroadd             ; ClockGenerator:C1|Step[13] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.093      ; 2.223      ;
; 0.131  ; SwitchMicroadd             ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.092      ; 2.223      ;
; 0.137  ; SwitchMicroadd             ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.145      ; 2.282      ;
; 0.142  ; SwitchMicroadd             ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.150      ; 2.292      ;
; 0.143  ; SwitchMicroadd             ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.081      ; 2.224      ;
; 0.155  ; SwitchMicroadd             ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.080      ; 2.235      ;
; 0.158  ; SwitchMicroadd             ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.072      ; 2.230      ;
; 0.159  ; SwitchMicroadd             ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.110      ; 2.269      ;
; 0.189  ; SwitchMicroadd             ; ClockGenerator:C1|Step[8]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 2.150      ; 2.339      ;
; 0.497  ; SwitchMicroadd             ; ClockGenerator:C1|Step[15] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.135      ; 2.132      ;
; 0.507  ; SwitchMicroadd             ; ClockGenerator:C1|Step[14] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.164      ; 2.171      ;
; 0.511  ; SwitchMicroadd             ; ClockGenerator:C1|Step[12] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.164      ; 2.175      ;
; 0.523  ; SwitchMicroadd             ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.153      ; 2.176      ;
; 0.557  ; SwitchMicroadd             ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.149      ; 2.206      ;
; 0.564  ; SwitchMicroadd             ; ClockGenerator:C1|Step[5]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.155      ; 2.219      ;
; 0.570  ; SwitchMicroadd             ; ClockGenerator:C1|Step[7]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.078      ; 2.148      ;
; 0.570  ; SwitchMicroadd             ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.128      ; 2.198      ;
; 0.571  ; SwitchMicroadd             ; ClockGenerator:C1|Step[17] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.144      ; 2.215      ;
; 0.572  ; SwitchMicroadd             ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.105      ; 2.177      ;
; 0.577  ; SwitchMicroadd             ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.152      ; 2.229      ;
; 0.581  ; SwitchMicroadd             ; ClockGenerator:C1|Step[19] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.090      ; 2.171      ;
; 0.583  ; SwitchMicroadd             ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.103      ; 2.186      ;
; 0.590  ; SwitchMicroadd             ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.132      ; 2.222      ;
; 0.591  ; SwitchMicroadd             ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.145      ; 2.236      ;
; 0.593  ; SwitchMicroadd             ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.145      ; 2.238      ;
; 0.593  ; SwitchMicroadd             ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.144      ; 2.237      ;
; 0.606  ; SwitchMicroadd             ; ClockGenerator:C1|Step[11] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.088      ; 2.194      ;
; 0.608  ; SwitchMicroadd             ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.147      ; 2.255      ;
; 0.615  ; SwitchMicroadd             ; ClockGenerator:C1|Step[18] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.086      ; 2.201      ;
; 0.620  ; SwitchMicroadd             ; ClockGenerator:C1|Step[23] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.154      ; 2.274      ;
; 0.630  ; SwitchMicroadd             ; ClockGenerator:C1|Step[13] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.093      ; 2.223      ;
; 0.631  ; SwitchMicroadd             ; ClockGenerator:C1|Step[30] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.092      ; 2.223      ;
; 0.637  ; SwitchMicroadd             ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.145      ; 2.282      ;
; 0.642  ; SwitchMicroadd             ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.150      ; 2.292      ;
; 0.643  ; SwitchMicroadd             ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.081      ; 2.224      ;
; 0.655  ; SwitchMicroadd             ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.080      ; 2.235      ;
; 0.658  ; SwitchMicroadd             ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.072      ; 2.230      ;
; 0.659  ; SwitchMicroadd             ; ClockGenerator:C1|Step[21] ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.110      ; 2.269      ;
; 0.689  ; SwitchMicroadd             ; ClockGenerator:C1|Step[8]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 2.150      ; 2.339      ;
; 1.011  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.011      ;
; 1.101  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.101      ;
; 1.104  ; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.104      ;
; 1.153  ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[19] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.153      ;
; 1.153  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.002      ; 1.155      ;
; 1.171  ; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[27] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.171      ;
; 1.176  ; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[16] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.176      ;
; 1.191  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.191      ;
; 1.232  ; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.232      ;
; 1.245  ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.245      ;
; 1.248  ; ClockGenerator:C1|Step[31] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.248      ;
; 1.249  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.595      ; 1.344      ;
; 1.253  ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.042      ; 1.295      ;
; 1.278  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[6]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.595      ; 1.373      ;
; 1.281  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.594      ; 1.375      ;
; 1.288  ; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.001      ; 1.289      ;
; 1.294  ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[8]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.294      ;
; 1.295  ; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[15] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.295      ;
; 1.296  ; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[4]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.296      ;
; 1.305  ; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.305      ;
; 1.306  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[25] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.306      ;
; 1.311  ; ClockGenerator:C1|Step[20] ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.311      ;
; 1.315  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.024      ; 1.339      ;
; 1.316  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[26] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.316      ;
; 1.316  ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[10] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.316      ;
; 1.321  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[1]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.321      ;
; 1.323  ; ClockGenerator:C1|Step[20] ; ClockGenerator:C1|Step[22] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.060      ; 1.383      ;
; 1.324  ; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.071      ; 1.395      ;
; 1.327  ; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[3]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.000      ; 1.327      ;
; 1.334  ; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; -0.004     ; 1.330      ;
; 1.344  ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[20] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; -0.018     ; 1.326      ;
; 1.359  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.047      ; 1.406      ;
; 1.364  ; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; -0.001     ; 1.363      ;
; 1.381  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.599      ; 1.480      ;
; 1.383  ; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[24] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.038      ; 1.421      ;
; 1.389  ; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[29] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.072      ; 1.461      ;
; 1.394  ; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[2]  ; SwitchMicroadd ; SwitchMicroadd ; -0.500       ; 0.595      ; 1.489      ;
; 1.395  ; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.071      ; 1.466      ;
; 1.399  ; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[9]  ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.004      ; 1.403      ;
; 1.401  ; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[31] ; SwitchMicroadd ; SwitchMicroadd ; 0.000        ; 0.048      ; 1.449      ;
+--------+----------------------------+----------------------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                             ;
+-------+---------------------------+------------------------+----------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                ; Launch Clock   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+------------------------+----------------+-------------+--------------+------------+------------+
; 0.243 ; PWMWave:P1|address[31]    ; PWMWave:P1|address[31] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.342 ; ClockGenerator:C1|Step[1] ; PWMWave:P1|address[1]  ; SwitchMicroadd ; clk         ; 0.000        ; -0.082     ; 0.412      ;
; 0.358 ; PWMWave:P1|address[0]     ; PWMWave:P1|address[0]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[4]     ; PWMWave:P1|address[4]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[7]     ; PWMWave:P1|address[7]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[9]     ; PWMWave:P1|address[9]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[11]    ; PWMWave:P1|address[11] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[20]    ; PWMWave:P1|address[20] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; PWMWave:P1|address[23]    ; PWMWave:P1|address[23] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; PWMWave:P1|address[17]    ; PWMWave:P1|address[17] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; PWMWave:P1|address[25]    ; PWMWave:P1|address[25] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PWMWave:P1|address[27]    ; PWMWave:P1|address[27] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; PWMWave:P1|address[13]    ; PWMWave:P1|address[13] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[14]    ; PWMWave:P1|address[14] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[15]    ; PWMWave:P1|address[15] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[29]    ; PWMWave:P1|address[29] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; PWMWave:P1|address[30]    ; PWMWave:P1|address[30] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.366 ; ClockGenerator:C1|Step[0] ; PWMWave:P1|address[0]  ; SwitchMicroadd ; clk         ; 0.000        ; 0.010      ; 0.528      ;
; 0.371 ; PWMWave:P1|address[3]     ; PWMWave:P1|address[3]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[8]     ; PWMWave:P1|address[8]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[10]    ; PWMWave:P1|address[10] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[19]    ; PWMWave:P1|address[19] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[24]    ; PWMWave:P1|address[24] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; PWMWave:P1|address[26]    ; PWMWave:P1|address[26] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; PWMWave:P1|address[5]     ; PWMWave:P1|address[5]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[6]     ; PWMWave:P1|address[6]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[12]    ; PWMWave:P1|address[12] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[21]    ; PWMWave:P1|address[21] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[22]    ; PWMWave:P1|address[22] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; PWMWave:P1|address[28]    ; PWMWave:P1|address[28] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.456 ; PWMWave:P1|address[18]    ; PWMWave:P1|address[18] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.480 ; ClockGenerator:C1|Step[1] ; PWMWave:P1|address[2]  ; SwitchMicroadd ; clk         ; 0.000        ; -0.082     ; 0.550      ;
; 0.493 ; PWMWave:P1|address[0]     ; PWMWave:P1|address[1]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; PWMWave:P1|address[9]     ; PWMWave:P1|address[10] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; PWMWave:P1|address[4]     ; PWMWave:P1|address[5]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; PWMWave:P1|address[11]    ; PWMWave:P1|address[12] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; PWMWave:P1|address[20]    ; PWMWave:P1|address[21] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; PWMWave:P1|address[17]    ; PWMWave:P1|address[18] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; PWMWave:P1|address[25]    ; PWMWave:P1|address[26] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PWMWave:P1|address[27]    ; PWMWave:P1|address[28] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; PWMWave:P1|address[30]    ; PWMWave:P1|address[31] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWMWave:P1|address[13]    ; PWMWave:P1|address[14] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWMWave:P1|address[14]    ; PWMWave:P1|address[15] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; PWMWave:P1|address[29]    ; PWMWave:P1|address[30] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.506 ; ClockGenerator:C1|Step[0] ; PWMWave:P1|address[1]  ; SwitchMicroadd ; clk         ; 0.000        ; 0.010      ; 0.668      ;
; 0.511 ; PWMWave:P1|address[3]     ; PWMWave:P1|address[4]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[8]     ; PWMWave:P1|address[9]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[10]    ; PWMWave:P1|address[11] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[19]    ; PWMWave:P1|address[20] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[24]    ; PWMWave:P1|address[25] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; PWMWave:P1|address[26]    ; PWMWave:P1|address[27] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; PWMWave:P1|address[6]     ; PWMWave:P1|address[7]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[22]    ; PWMWave:P1|address[23] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[12]    ; PWMWave:P1|address[13] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[28]    ; PWMWave:P1|address[29] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[5]     ; PWMWave:P1|address[6]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; PWMWave:P1|address[21]    ; PWMWave:P1|address[22] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.515 ; ClockGenerator:C1|Step[1] ; PWMWave:P1|address[3]  ; SwitchMicroadd ; clk         ; 0.000        ; -0.082     ; 0.585      ;
; 0.528 ; PWMWave:P1|address[0]     ; PWMWave:P1|address[2]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.531 ; PWMWave:P1|address[9]     ; PWMWave:P1|address[11] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; PWMWave:P1|address[11]    ; PWMWave:P1|address[13] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; PWMWave:P1|address[4]     ; PWMWave:P1|address[6]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; PWMWave:P1|address[20]    ; PWMWave:P1|address[22] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; PWMWave:P1|address[17]    ; PWMWave:P1|address[19] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; PWMWave:P1|address[25]    ; PWMWave:P1|address[27] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; PWMWave:P1|address[27]    ; PWMWave:P1|address[29] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; PWMWave:P1|address[29]    ; PWMWave:P1|address[31] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; PWMWave:P1|address[13]    ; PWMWave:P1|address[15] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; ClockGenerator:C1|Step[0] ; PWMWave:P1|address[2]  ; SwitchMicroadd ; clk         ; 0.000        ; 0.010      ; 0.703      ;
; 0.542 ; PWMWave:P1|address[15]    ; PWMWave:P1|address[16] ; clk            ; clk         ; 0.000        ; 0.004      ; 0.698      ;
; 0.546 ; PWMWave:P1|address[8]     ; PWMWave:P1|address[10] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; PWMWave:P1|address[3]     ; PWMWave:P1|address[5]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; PWMWave:P1|address[10]    ; PWMWave:P1|address[12] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; PWMWave:P1|address[19]    ; PWMWave:P1|address[21] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; PWMWave:P1|address[24]    ; PWMWave:P1|address[26] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; PWMWave:P1|address[26]    ; PWMWave:P1|address[28] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; PWMWave:P1|address[12]    ; PWMWave:P1|address[14] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; PWMWave:P1|address[28]    ; PWMWave:P1|address[30] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; PWMWave:P1|address[5]     ; PWMWave:P1|address[7]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; PWMWave:P1|address[21]    ; PWMWave:P1|address[23] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; PWMWave:P1|address[16]    ; PWMWave:P1|address[16] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.550 ; ClockGenerator:C1|Step[1] ; PWMWave:P1|address[4]  ; SwitchMicroadd ; clk         ; 0.000        ; -0.082     ; 0.620      ;
; 0.551 ; PWMWave:P1|address[7]     ; PWMWave:P1|address[8]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; PWMWave:P1|address[23]    ; PWMWave:P1|address[24] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; PWMWave:P1|address[1]     ; PWMWave:P1|address[1]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; PWMWave:P1|address[2]     ; PWMWave:P1|address[2]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.563 ; PWMWave:P1|address[0]     ; PWMWave:P1|address[3]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.566 ; PWMWave:P1|address[9]     ; PWMWave:P1|address[12] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; PWMWave:P1|address[11]    ; PWMWave:P1|address[14] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; PWMWave:P1|address[4]     ; PWMWave:P1|address[7]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; PWMWave:P1|address[20]    ; PWMWave:P1|address[23] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; PWMWave:P1|address[17]    ; PWMWave:P1|address[20] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; PWMWave:P1|address[25]    ; PWMWave:P1|address[28] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; PWMWave:P1|address[27]    ; PWMWave:P1|address[30] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.720      ;
; 0.576 ; ClockGenerator:C1|Step[0] ; PWMWave:P1|address[3]  ; SwitchMicroadd ; clk         ; 0.000        ; 0.010      ; 0.738      ;
; 0.577 ; PWMWave:P1|address[15]    ; PWMWave:P1|address[17] ; clk            ; clk         ; 0.000        ; 0.004      ; 0.733      ;
; 0.581 ; PWMWave:P1|address[8]     ; PWMWave:P1|address[11] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; PWMWave:P1|address[10]    ; PWMWave:P1|address[13] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; PWMWave:P1|address[3]     ; PWMWave:P1|address[6]  ; clk            ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; PWMWave:P1|address[19]    ; PWMWave:P1|address[22] ; clk            ; clk         ; 0.000        ; 0.000      ; 0.733      ;
+-------+---------------------------+------------------------+----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'phaseadd'                                                                                                                   ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.504 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[6]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.504      ;
; 0.569 ; phase:phaseControler|phase[29] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.569      ;
; 0.585 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[5]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.585      ;
; 0.587 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[7]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.587      ;
; 0.594 ; phase:phaseControler|phase[31] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.594      ;
; 0.612 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[18] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.612      ;
; 0.624 ; phase:phaseControler|phase[29] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.067      ; 0.691      ;
; 0.643 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[6]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.644      ;
; 0.655 ; phase:phaseControler|phase[30] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.655      ;
; 0.706 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.706      ;
; 0.707 ; phase:phaseControler|phase[29] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.072      ; 0.779      ;
; 0.712 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.712      ;
; 0.722 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[7]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.722      ;
; 0.726 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.726      ;
; 0.728 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.728      ;
; 0.755 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.755      ;
; 0.758 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[7]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.759      ;
; 0.760 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 0.000        ; 0.069      ; 0.829      ;
; 0.769 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.769      ;
; 0.782 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[20] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.782      ;
; 0.785 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.785      ;
; 0.787 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.060      ; 0.847      ;
; 0.788 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[20] ; phaseadd     ; phaseadd    ; 0.000        ; 0.072      ; 0.860      ;
; 0.791 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[19] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.791      ;
; 0.796 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.796      ;
; 0.796 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.796      ;
; 0.798 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.798      ;
; 0.804 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.804      ;
; 0.811 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.811      ;
; 0.815 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.072      ; 0.887      ;
; 0.833 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[11] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.833      ;
; 0.833 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.833      ;
; 0.837 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[16] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.837      ;
; 0.837 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.837      ;
; 0.841 ; phase:phaseControler|phase[30] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.005      ; 0.846      ;
; 0.843 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; 0.012      ; 0.855      ;
; 0.852 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.060      ; 0.912      ;
; 0.862 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.862      ;
; 0.865 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.865      ;
; 0.869 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 0.000        ; 0.073      ; 0.942      ;
; 0.873 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 0.870      ;
; 0.873 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.873      ;
; 0.880 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.072      ; 0.952      ;
; 0.886 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.885      ;
; 0.891 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.060      ; 0.951      ;
; 0.898 ; phase:phaseControler|phase[17] ; phase:phaseControler|phase[17] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.898      ;
; 0.898 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.898      ;
; 0.901 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[8]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.902      ;
; 0.905 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.905      ;
; 0.907 ; phase:phaseControler|phase[28] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.907      ;
; 0.908 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.907      ;
; 0.912 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.912      ;
; 0.912 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.912      ;
; 0.913 ; phase:phaseControler|phase[14] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 0.916      ;
; 0.913 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[17] ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 0.910      ;
; 0.914 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; -0.061     ; 0.853      ;
; 0.918 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; -0.003     ; 0.915      ;
; 0.919 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.072      ; 0.991      ;
; 0.920 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 0.922      ;
; 0.921 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; -0.070     ; 0.851      ;
; 0.924 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[20] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 0.927      ;
; 0.935 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[27] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.935      ;
; 0.937 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.937      ;
; 0.939 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.939      ;
; 0.940 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; -0.060     ; 0.880      ;
; 0.941 ; phase:phaseControler|phase[5]  ; phase:phaseControler|phase[9]  ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.942      ;
; 0.943 ; phase:phaseControler|phase[13] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 0.946      ;
; 0.951 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.950      ;
; 0.951 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[23] ; phaseadd     ; phaseadd    ; 0.000        ; 0.003      ; 0.954      ;
; 0.951 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.950      ;
; 0.953 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[11] ; phaseadd     ; phaseadd    ; 0.000        ; 0.033      ; 0.986      ;
; 0.953 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[17] ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 0.951      ;
; 0.954 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 0.952      ;
; 0.955 ; phase:phaseControler|phase[22] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; 0.059      ; 1.014      ;
; 0.956 ; phase:phaseControler|phase[27] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 0.958      ;
; 0.957 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; 0.043      ; 1.000      ;
; 0.965 ; phase:phaseControler|phase[28] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; -0.005     ; 0.960      ;
; 0.965 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[28] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 0.967      ;
; 0.965 ; phase:phaseControler|phase[24] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.964      ;
; 0.966 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[21] ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.967      ;
; 0.966 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[29] ; phaseadd     ; phaseadd    ; 0.000        ; -0.070     ; 0.896      ;
; 0.969 ; phase:phaseControler|phase[16] ; phase:phaseControler|phase[18] ; phaseadd     ; phaseadd    ; 0.000        ; -0.033     ; 0.936      ;
; 0.969 ; phase:phaseControler|phase[10] ; phase:phaseControler|phase[13] ; phaseadd     ; phaseadd    ; 0.000        ; 0.031      ; 1.000      ;
; 0.977 ; phase:phaseControler|phase[20] ; phase:phaseControler|phase[25] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.977      ;
; 0.979 ; phase:phaseControler|phase[19] ; phase:phaseControler|phase[22] ; phaseadd     ; phaseadd    ; 0.000        ; -0.057     ; 0.922      ;
; 0.980 ; phase:phaseControler|phase[15] ; phase:phaseControler|phase[16] ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.981      ;
; 0.983 ; phase:phaseControler|phase[6]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.982      ;
; 0.983 ; phase:phaseControler|phase[18] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; 0.071      ; 1.054      ;
; 0.989 ; phase:phaseControler|phase[9]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.988      ;
; 0.990 ; phase:phaseControler|phase[21] ; phase:phaseControler|phase[24] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.989      ;
; 0.990 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; -0.002     ; 0.988      ;
; 0.990 ; phase:phaseControler|phase[8]  ; phase:phaseControler|phase[10] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 0.989      ;
; 0.993 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[14] ; phaseadd     ; phaseadd    ; 0.000        ; 0.043      ; 1.036      ;
; 0.994 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[12] ; phaseadd     ; phaseadd    ; 0.000        ; 0.000      ; 0.994      ;
; 0.994 ; phase:phaseControler|phase[11] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.001      ; 0.995      ;
; 0.995 ; phase:phaseControler|phase[25] ; phase:phaseControler|phase[30] ; phaseadd     ; phaseadd    ; 0.000        ; -0.004     ; 0.991      ;
; 0.997 ; phase:phaseControler|phase[12] ; phase:phaseControler|phase[15] ; phaseadd     ; phaseadd    ; 0.000        ; 0.046      ; 1.043      ;
; 1.001 ; phase:phaseControler|phase[23] ; phase:phaseControler|phase[26] ; phaseadd     ; phaseadd    ; 0.000        ; -0.001     ; 1.000      ;
; 1.001 ; phase:phaseControler|phase[26] ; phase:phaseControler|phase[31] ; phaseadd     ; phaseadd    ; 0.000        ; 0.002      ; 1.003      ;
; 1.003 ; phase:phaseControler|phase[7]  ; phase:phaseControler|phase[11] ; phaseadd     ; phaseadd    ; 0.000        ; 0.032      ; 1.035      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ram_block1a11~porta_address_reg7  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SwitchMicroadd'                                                                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SwitchMicroadd ; Rise       ; SwitchMicroadd                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[0]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[0]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[0]~80|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[10]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[10]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[11]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[12]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[12]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[13]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[13]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[14]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[14]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[15]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[15]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[16]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[16]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[17]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[17]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[18]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[18]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[19]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[19]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[1]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[1]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[1]~79|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[20]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[20]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[21]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[22]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[23]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[23]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[24]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[24]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[25]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[25]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[26]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[27]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[27]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[28]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[29]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[2]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[2]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[30]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~78clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[31]~78|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[31]~78|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; C1|Step[31]~78|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; C1|Step[31]~78|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[3]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[3]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[4]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[4]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[5]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[5]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[6]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[6]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[7]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[7]|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[8]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[8]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; C1|Step[9]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; C1|Step[9]|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Fall       ; ClockGenerator:C1|Step[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Fall       ; ClockGenerator:C1|Step[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[10]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[11]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[12]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[13]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[13]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[14]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[15]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[15]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[16]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[17]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[17]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SwitchMicroadd ; Rise       ; ClockGenerator:C1|Step[18]     ;
+--------+--------------+----------------+------------------+----------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'phaseadd'                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; phaseadd ; Rise       ; phaseadd                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[10]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[10]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[11]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[11]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[12]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[12]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[13]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[13]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[14]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[14]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[15]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[15]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[16]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[16]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[17]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[17]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[18]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[18]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[19]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[19]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[20]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[20]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[21]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[21]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[22]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[22]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[23]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[23]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[24]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[24]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[25]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[25]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[26]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[26]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[27]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[27]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[28]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[28]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[29]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[29]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[30]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[30]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[31]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[31]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[5]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[5]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[6]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[6]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[7]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[8]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[8]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Rise       ; phase:phaseControler|phase[9]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Rise       ; phase:phaseControler|phase[9]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[17]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[17]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[18]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[18]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[19]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[19]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[20]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[20]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[21]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[22]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[22]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[23]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[24]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[25]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[25]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[26]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[27]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[27]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[28]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[29]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[29]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[30]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[30]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; phaseadd ; Fall       ; phaseControler|phase[31]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; phaseadd ; Fall       ; phaseControler|phase[31]~0clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+----------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+----------------+-------+-------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 0.760 ; 0.760 ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 3.247 ; 3.247 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 2.683 ; 2.683 ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 2.706 ; 2.706 ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 3.036 ; 3.036 ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 3.072 ; 3.072 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 3.468 ; 3.468 ; Fall       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 3.786 ; 3.786 ; Fall       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 3.643 ; 3.643 ; Fall       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 3.622 ; 3.622 ; Fall       ; SwitchMicroadd  ;
; PWMDuty[*]     ; clk            ; 4.172 ; 4.172 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; 4.043 ; 4.043 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; 4.172 ; 4.172 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; 3.935 ; 3.935 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; 3.876 ; 3.876 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; 3.899 ; 3.899 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; 3.819 ; 3.819 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; 3.910 ; 3.910 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; 3.717 ; 3.717 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; 3.690 ; 3.690 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; 3.565 ; 3.565 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; 3.508 ; 3.508 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; 3.491 ; 3.491 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; 3.546 ; 3.546 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; 3.382 ; 3.382 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; 3.626 ; 3.626 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; 3.471 ; 3.471 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; 3.319 ; 3.319 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; 3.508 ; 3.508 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; 3.184 ; 3.184 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; 3.221 ; 3.221 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; 3.100 ; 3.100 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; 3.101 ; 3.101 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; 2.995 ; 2.995 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; 3.080 ; 3.080 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; 3.009 ; 3.009 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; 2.816 ; 2.816 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; 2.855 ; 2.855 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; 2.886 ; 2.886 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; 2.871 ; 2.871 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; 2.825 ; 2.825 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; 0.228 ; 0.228 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; 0.129 ; 0.129 ; Fall       ; clk             ;
; reset          ; clk            ; 3.169 ; 3.169 ; Fall       ; clk             ;
; phasesub       ; phaseadd       ; 3.693 ; 3.693 ; Rise       ; phaseadd        ;
+----------------+----------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 0.003  ; 0.003  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; -2.313 ; -2.313 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; -1.701 ; -1.701 ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; -1.580 ; -1.580 ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -2.419 ; -2.419 ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -2.415 ; -2.415 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; -3.122 ; -3.122 ; Fall       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; -2.579 ; -2.579 ; Fall       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -2.990 ; -2.990 ; Fall       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -2.911 ; -2.911 ; Fall       ; SwitchMicroadd  ;
; PWMDuty[*]     ; clk            ; -0.009 ; -0.009 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; -3.923 ; -3.923 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; -4.052 ; -4.052 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; -3.815 ; -3.815 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; -3.756 ; -3.756 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; -3.779 ; -3.779 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; -3.699 ; -3.699 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; -3.790 ; -3.790 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; -3.597 ; -3.597 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; -3.570 ; -3.570 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; -3.445 ; -3.445 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; -3.388 ; -3.388 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; -3.371 ; -3.371 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; -3.426 ; -3.426 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; -3.262 ; -3.262 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; -3.506 ; -3.506 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; -3.351 ; -3.351 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; -3.199 ; -3.199 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; -3.388 ; -3.388 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; -3.064 ; -3.064 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; -3.101 ; -3.101 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; -2.980 ; -2.980 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; -2.981 ; -2.981 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; -2.875 ; -2.875 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; -2.960 ; -2.960 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; -2.889 ; -2.889 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; -2.696 ; -2.696 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; -2.735 ; -2.735 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; -2.766 ; -2.766 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; -2.751 ; -2.751 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; -2.705 ; -2.705 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; -0.108 ; -0.108 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; -0.009 ; -0.009 ; Fall       ; clk             ;
; reset          ; clk            ; -2.225 ; -2.225 ; Fall       ; clk             ;
; phasesub       ; phaseadd       ; -2.052 ; -2.052 ; Rise       ; phaseadd        ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SignalOut[*]   ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.561 ; 4.561 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.753 ; 4.753 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.749 ; 4.749 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.755 ; 4.755 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.944 ; 4.944 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.593 ; 4.593 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.231 ; 4.231 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.350 ; 4.350 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.794 ; 4.794 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.942 ; 4.942 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 4.995 ; 4.995 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 4.777 ; 4.777 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 4.605 ; 4.605 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 4.559 ; 4.559 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 4.425 ; 4.425 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 5.078 ; 5.078 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.626 ; 4.626 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.596 ; 4.596 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 5.055 ; 5.055 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 5.050 ; 5.050 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.738 ; 4.738 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.613 ; 4.613 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.902 ; 4.902 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.905 ; 4.905 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 5.059 ; 5.059 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.713 ; 4.713 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 4.779 ; 4.779 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 4.707 ; 4.707 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 5.049 ; 5.049 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 5.052 ; 5.052 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 4.898 ; 4.898 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 5.078 ; 5.078 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SignalOut[*]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.403 ; 4.403 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.335 ; 4.335 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 4.989 ; 4.989 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 4.469 ; 4.469 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.499 ; 4.499 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.469 ; 4.469 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.928 ; 4.928 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.923 ; 4.923 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.611 ; 4.611 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.486 ; 4.486 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.775 ; 4.775 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.778 ; 4.778 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.932 ; 4.932 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.586 ; 4.586 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 4.652 ; 4.652 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 4.580 ; 4.580 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 4.922 ; 4.922 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 4.925 ; 4.925 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 4.771 ; 4.771 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 4.951 ; 4.951 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; OutMode[0] ; SignalOut[0]  ; 3.442 ; 3.500 ; 3.500 ; 3.442 ;
; OutMode[0] ; SignalOut[1]  ; 3.535 ; 3.470 ; 3.470 ; 3.535 ;
; OutMode[0] ; SignalOut[2]  ; 3.460 ; 3.929 ; 3.929 ; 3.460 ;
; OutMode[0] ; SignalOut[3]  ; 3.527 ; 3.924 ; 3.924 ; 3.527 ;
; OutMode[0] ; SignalOut[4]  ; 3.672 ; 3.612 ; 3.612 ; 3.672 ;
; OutMode[0] ; SignalOut[5]  ; 3.552 ; 3.487 ; 3.487 ; 3.552 ;
; OutMode[0] ; SignalOut[6]  ; 3.240 ; 3.776 ; 3.776 ; 3.240 ;
; OutMode[0] ; SignalOut[7]  ; 3.432 ; 3.779 ; 3.779 ; 3.432 ;
; OutMode[0] ; SignalOut[8]  ; 3.598 ; 3.933 ; 3.933 ; 3.598 ;
; OutMode[0] ; SignalOut[9]  ; 3.495 ; 3.587 ; 3.587 ; 3.495 ;
; OutMode[0] ; SignalOut[10] ; 3.712 ; 3.653 ; 3.653 ; 3.712 ;
; OutMode[0] ; SignalOut[11] ; 3.515 ; 3.581 ; 3.581 ; 3.515 ;
; OutMode[0] ; SignalOut[12] ; 3.593 ; 3.923 ; 3.923 ; 3.593 ;
; OutMode[0] ; SignalOut[13] ; 3.535 ; 3.926 ; 3.926 ; 3.535 ;
; OutMode[0] ; SignalOut[14] ; 3.437 ; 3.772 ; 3.772 ; 3.437 ;
; OutMode[0] ; SignalOut[15] ; 3.561 ; 3.952 ; 3.952 ; 3.561 ;
; OutMode[1] ; SignalOut[0]  ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; OutMode[1] ; SignalOut[1]  ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; OutMode[1] ; SignalOut[2]  ; 6.324 ; 6.324 ; 6.324 ; 6.324 ;
; OutMode[1] ; SignalOut[3]  ; 6.319 ; 6.319 ; 6.319 ; 6.319 ;
; OutMode[1] ; SignalOut[4]  ; 6.041 ; 6.041 ; 6.041 ; 6.041 ;
; OutMode[1] ; SignalOut[5]  ; 5.921 ; 5.921 ; 5.921 ; 5.921 ;
; OutMode[1] ; SignalOut[6]  ; 6.171 ; 6.171 ; 6.171 ; 6.171 ;
; OutMode[1] ; SignalOut[7]  ; 6.174 ; 6.174 ; 6.174 ; 6.174 ;
; OutMode[1] ; SignalOut[8]  ; 6.328 ; 6.328 ; 6.328 ; 6.328 ;
; OutMode[1] ; SignalOut[9]  ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; OutMode[1] ; SignalOut[10] ; 6.085 ; 6.085 ; 6.085 ; 6.085 ;
; OutMode[1] ; SignalOut[11] ; 5.976 ; 5.976 ; 5.976 ; 5.976 ;
; OutMode[1] ; SignalOut[12] ; 6.318 ; 6.318 ; 6.318 ; 6.318 ;
; OutMode[1] ; SignalOut[13] ; 6.321 ; 6.321 ; 6.321 ; 6.321 ;
; OutMode[1] ; SignalOut[14] ; 6.167 ; 6.167 ; 6.167 ; 6.167 ;
; OutMode[1] ; SignalOut[15] ; 6.347 ; 6.347 ; 6.347 ; 6.347 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; OutMode[0] ; SignalOut[0]  ; 3.442 ; 3.500 ; 3.500 ; 3.442 ;
; OutMode[0] ; SignalOut[1]  ; 3.535 ; 3.470 ; 3.470 ; 3.535 ;
; OutMode[0] ; SignalOut[2]  ; 3.460 ; 3.929 ; 3.929 ; 3.460 ;
; OutMode[0] ; SignalOut[3]  ; 3.527 ; 3.924 ; 3.924 ; 3.527 ;
; OutMode[0] ; SignalOut[4]  ; 3.672 ; 3.612 ; 3.612 ; 3.672 ;
; OutMode[0] ; SignalOut[5]  ; 3.552 ; 3.487 ; 3.487 ; 3.552 ;
; OutMode[0] ; SignalOut[6]  ; 3.240 ; 3.776 ; 3.776 ; 3.240 ;
; OutMode[0] ; SignalOut[7]  ; 3.432 ; 3.779 ; 3.779 ; 3.432 ;
; OutMode[0] ; SignalOut[8]  ; 3.598 ; 3.933 ; 3.933 ; 3.598 ;
; OutMode[0] ; SignalOut[9]  ; 3.495 ; 3.587 ; 3.587 ; 3.495 ;
; OutMode[0] ; SignalOut[10] ; 3.712 ; 3.653 ; 3.653 ; 3.712 ;
; OutMode[0] ; SignalOut[11] ; 3.515 ; 3.581 ; 3.581 ; 3.515 ;
; OutMode[0] ; SignalOut[12] ; 3.593 ; 3.923 ; 3.923 ; 3.593 ;
; OutMode[0] ; SignalOut[13] ; 3.535 ; 3.926 ; 3.926 ; 3.535 ;
; OutMode[0] ; SignalOut[14] ; 3.437 ; 3.772 ; 3.772 ; 3.437 ;
; OutMode[0] ; SignalOut[15] ; 3.561 ; 3.952 ; 3.952 ; 3.561 ;
; OutMode[1] ; SignalOut[0]  ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OutMode[1] ; SignalOut[1]  ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; OutMode[1] ; SignalOut[2]  ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; OutMode[1] ; SignalOut[3]  ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; OutMode[1] ; SignalOut[4]  ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; OutMode[1] ; SignalOut[5]  ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; OutMode[1] ; SignalOut[6]  ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; OutMode[1] ; SignalOut[7]  ; 5.742 ; 5.742 ; 5.742 ; 5.742 ;
; OutMode[1] ; SignalOut[8]  ; 5.908 ; 5.908 ; 5.908 ; 5.908 ;
; OutMode[1] ; SignalOut[9]  ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; OutMode[1] ; SignalOut[10] ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; OutMode[1] ; SignalOut[11] ; 5.884 ; 5.884 ; 5.884 ; 5.884 ;
; OutMode[1] ; SignalOut[12] ; 5.827 ; 5.827 ; 5.827 ; 5.827 ;
; OutMode[1] ; SignalOut[13] ; 5.771 ; 5.771 ; 5.771 ; 5.771 ;
; OutMode[1] ; SignalOut[14] ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; OutMode[1] ; SignalOut[15] ; 5.796 ; 5.796 ; 5.796 ; 5.796 ;
+------------+---------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -11.353   ; -0.003 ; N/A      ; N/A     ; -2.277              ;
;  SwitchMicroadd  ; -11.353   ; -0.003 ; N/A      ; N/A     ; -1.777              ;
;  clk             ; -7.071    ; 0.243  ; N/A      ; N/A     ; -2.277              ;
;  phaseadd        ; -5.196    ; 0.504  ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS  ; -1388.496 ; -0.003 ; 0.0      ; 0.0     ; -1524.287           ;
;  SwitchMicroadd  ; -292.493  ; -0.003 ; N/A      ; N/A     ; -1.777              ;
;  clk             ; -987.542  ; 0.000  ; N/A      ; N/A     ; -1520.733           ;
;  phaseadd        ; -108.461  ; 0.000  ; N/A      ; N/A     ; -1.777              ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 3.710  ; 3.710  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; 8.410  ; 8.410  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 6.580  ; 6.580  ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 6.587  ; 6.587  ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 7.868  ; 7.868  ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 7.945  ; 7.945  ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; 8.128  ; 8.128  ; Fall       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; 9.153  ; 9.153  ; Fall       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; 8.736  ; 8.736  ; Fall       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; 8.698  ; 8.698  ; Fall       ; SwitchMicroadd  ;
; PWMDuty[*]     ; clk            ; 10.081 ; 10.081 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; 9.925  ; 9.925  ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; 10.081 ; 10.081 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; 9.679  ; 9.679  ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; 9.444  ; 9.444  ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; 9.574  ; 9.574  ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; 9.449  ; 9.449  ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; 9.600  ; 9.600  ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; 9.069  ; 9.069  ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; 9.119  ; 9.119  ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; 8.637  ; 8.637  ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; 8.626  ; 8.626  ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; 8.523  ; 8.523  ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; 8.778  ; 8.778  ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; 8.298  ; 8.298  ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; 8.877  ; 8.877  ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; 8.621  ; 8.621  ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; 8.331  ; 8.331  ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; 8.571  ; 8.571  ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; 7.797  ; 7.797  ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; 8.010  ; 8.010  ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; 7.608  ; 7.608  ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; 7.581  ; 7.581  ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; 7.337  ; 7.337  ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; 7.690  ; 7.690  ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; 7.560  ; 7.560  ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; 6.998  ; 6.998  ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; 7.001  ; 7.001  ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; 7.238  ; 7.238  ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; 7.196  ; 7.196  ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; 7.065  ; 7.065  ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; 2.110  ; 2.110  ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; 1.639  ; 1.639  ; Fall       ; clk             ;
; reset          ; clk            ; 7.652  ; 7.652  ; Fall       ; clk             ;
; phasesub       ; phaseadd       ; 8.724  ; 8.724  ; Rise       ; phaseadd        ;
+----------------+----------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+----------------+----------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port     ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+----------------+--------+--------+------------+-----------------+
; SwitchMicroadd ; SwitchMicroadd ; 0.003  ; 0.003  ; Rise       ; SwitchMicroadd  ;
; SwitchMicrosub ; SwitchMicroadd ; -2.313 ; -2.313 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; -1.701 ; -1.701 ; Rise       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; -1.580 ; -1.580 ; Rise       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -2.419 ; -2.419 ; Rise       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -2.415 ; -2.415 ; Rise       ; SwitchMicroadd  ;
; SwitchNanoadd  ; SwitchMicroadd ; -3.122 ; -3.122 ; Fall       ; SwitchMicroadd  ;
; SwitchNanosub  ; SwitchMicroadd ; -2.579 ; -2.579 ; Fall       ; SwitchMicroadd  ;
; Switchadd      ; SwitchMicroadd ; -2.990 ; -2.990 ; Fall       ; SwitchMicroadd  ;
; Switchsub      ; SwitchMicroadd ; -2.911 ; -2.911 ; Fall       ; SwitchMicroadd  ;
; PWMDuty[*]     ; clk            ; -0.009 ; -0.009 ; Fall       ; clk             ;
;  PWMDuty[0]    ; clk            ; -3.923 ; -3.923 ; Fall       ; clk             ;
;  PWMDuty[1]    ; clk            ; -4.052 ; -4.052 ; Fall       ; clk             ;
;  PWMDuty[2]    ; clk            ; -3.815 ; -3.815 ; Fall       ; clk             ;
;  PWMDuty[3]    ; clk            ; -3.756 ; -3.756 ; Fall       ; clk             ;
;  PWMDuty[4]    ; clk            ; -3.779 ; -3.779 ; Fall       ; clk             ;
;  PWMDuty[5]    ; clk            ; -3.699 ; -3.699 ; Fall       ; clk             ;
;  PWMDuty[6]    ; clk            ; -3.790 ; -3.790 ; Fall       ; clk             ;
;  PWMDuty[7]    ; clk            ; -3.597 ; -3.597 ; Fall       ; clk             ;
;  PWMDuty[8]    ; clk            ; -3.570 ; -3.570 ; Fall       ; clk             ;
;  PWMDuty[9]    ; clk            ; -3.445 ; -3.445 ; Fall       ; clk             ;
;  PWMDuty[10]   ; clk            ; -3.388 ; -3.388 ; Fall       ; clk             ;
;  PWMDuty[11]   ; clk            ; -3.371 ; -3.371 ; Fall       ; clk             ;
;  PWMDuty[12]   ; clk            ; -3.426 ; -3.426 ; Fall       ; clk             ;
;  PWMDuty[13]   ; clk            ; -3.262 ; -3.262 ; Fall       ; clk             ;
;  PWMDuty[14]   ; clk            ; -3.506 ; -3.506 ; Fall       ; clk             ;
;  PWMDuty[15]   ; clk            ; -3.351 ; -3.351 ; Fall       ; clk             ;
;  PWMDuty[16]   ; clk            ; -3.199 ; -3.199 ; Fall       ; clk             ;
;  PWMDuty[17]   ; clk            ; -3.388 ; -3.388 ; Fall       ; clk             ;
;  PWMDuty[18]   ; clk            ; -3.064 ; -3.064 ; Fall       ; clk             ;
;  PWMDuty[19]   ; clk            ; -3.101 ; -3.101 ; Fall       ; clk             ;
;  PWMDuty[20]   ; clk            ; -2.980 ; -2.980 ; Fall       ; clk             ;
;  PWMDuty[21]   ; clk            ; -2.981 ; -2.981 ; Fall       ; clk             ;
;  PWMDuty[22]   ; clk            ; -2.875 ; -2.875 ; Fall       ; clk             ;
;  PWMDuty[23]   ; clk            ; -2.960 ; -2.960 ; Fall       ; clk             ;
;  PWMDuty[24]   ; clk            ; -2.889 ; -2.889 ; Fall       ; clk             ;
;  PWMDuty[25]   ; clk            ; -2.696 ; -2.696 ; Fall       ; clk             ;
;  PWMDuty[26]   ; clk            ; -2.735 ; -2.735 ; Fall       ; clk             ;
;  PWMDuty[27]   ; clk            ; -2.766 ; -2.766 ; Fall       ; clk             ;
;  PWMDuty[28]   ; clk            ; -2.751 ; -2.751 ; Fall       ; clk             ;
;  PWMDuty[29]   ; clk            ; -2.705 ; -2.705 ; Fall       ; clk             ;
;  PWMDuty[30]   ; clk            ; -0.108 ; -0.108 ; Fall       ; clk             ;
;  PWMDuty[31]   ; clk            ; -0.009 ; -0.009 ; Fall       ; clk             ;
; reset          ; clk            ; -2.225 ; -2.225 ; Fall       ; clk             ;
; phasesub       ; phaseadd       ; -2.052 ; -2.052 ; Rise       ; phaseadd        ;
+----------------+----------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SignalOut[*]   ; clk        ; 12.241 ; 12.241 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.748 ; 10.748 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.722 ; 11.722 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 11.547 ; 11.547 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 11.438 ; 11.438 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 12.238 ; 12.238 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.879 ; 10.879 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 9.886  ; 9.886  ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 10.262 ; 10.262 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 11.599 ; 11.599 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.791 ; 11.791 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 12.241 ; 12.241 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 11.366 ; 11.366 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 11.053 ; 11.053 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 11.552 ; 11.552 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 10.909 ; 10.909 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 10.157 ; 10.157 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 12.611 ; 12.611 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 10.920 ; 10.920 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 11.096 ; 11.096 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 12.607 ; 12.607 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 12.586 ; 12.586 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 11.514 ; 11.514 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 10.907 ; 10.907 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 12.149 ; 12.149 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 12.156 ; 12.156 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 12.611 ; 12.611 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 11.281 ; 11.281 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 11.718 ; 11.718 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 11.277 ; 11.277 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 12.593 ; 12.593 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 12.606 ; 12.606 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 12.155 ; 12.155 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 12.416 ; 12.416 ; Fall       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; SignalOut[*]   ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.325 ; 4.325 ; Rise       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.403 ; 4.403 ; Rise       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.335 ; 4.335 ; Rise       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.724 ; 4.724 ; Rise       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.568 ; 4.568 ; Rise       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.131 ; 4.131 ; Rise       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.307 ; 4.307 ; Rise       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
;  SignalOut[10] ; clk        ; 4.989 ; 4.989 ; Rise       ; clk             ;
;  SignalOut[11] ; clk        ; 4.772 ; 4.772 ; Rise       ; clk             ;
;  SignalOut[12] ; clk        ; 4.330 ; 4.330 ; Rise       ; clk             ;
;  SignalOut[13] ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
;  SignalOut[14] ; clk        ; 4.172 ; 4.172 ; Rise       ; clk             ;
;  SignalOut[15] ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
; SignalOut[*]   ; clk        ; 4.469 ; 4.469 ; Fall       ; clk             ;
;  SignalOut[0]  ; clk        ; 4.499 ; 4.499 ; Fall       ; clk             ;
;  SignalOut[1]  ; clk        ; 4.469 ; 4.469 ; Fall       ; clk             ;
;  SignalOut[2]  ; clk        ; 4.928 ; 4.928 ; Fall       ; clk             ;
;  SignalOut[3]  ; clk        ; 4.923 ; 4.923 ; Fall       ; clk             ;
;  SignalOut[4]  ; clk        ; 4.611 ; 4.611 ; Fall       ; clk             ;
;  SignalOut[5]  ; clk        ; 4.486 ; 4.486 ; Fall       ; clk             ;
;  SignalOut[6]  ; clk        ; 4.775 ; 4.775 ; Fall       ; clk             ;
;  SignalOut[7]  ; clk        ; 4.778 ; 4.778 ; Fall       ; clk             ;
;  SignalOut[8]  ; clk        ; 4.932 ; 4.932 ; Fall       ; clk             ;
;  SignalOut[9]  ; clk        ; 4.586 ; 4.586 ; Fall       ; clk             ;
;  SignalOut[10] ; clk        ; 4.652 ; 4.652 ; Fall       ; clk             ;
;  SignalOut[11] ; clk        ; 4.580 ; 4.580 ; Fall       ; clk             ;
;  SignalOut[12] ; clk        ; 4.922 ; 4.922 ; Fall       ; clk             ;
;  SignalOut[13] ; clk        ; 4.925 ; 4.925 ; Fall       ; clk             ;
;  SignalOut[14] ; clk        ; 4.771 ; 4.771 ; Fall       ; clk             ;
;  SignalOut[15] ; clk        ; 4.951 ; 4.951 ; Fall       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; OutMode[0] ; SignalOut[0]  ; 8.212  ; 8.392  ; 8.392  ; 8.212  ;
; OutMode[0] ; SignalOut[1]  ; 8.818  ; 8.568  ; 8.568  ; 8.818  ;
; OutMode[0] ; SignalOut[2]  ; 8.478  ; 10.079 ; 10.079 ; 8.478  ;
; OutMode[0] ; SignalOut[3]  ; 8.788  ; 10.058 ; 10.058 ; 8.788  ;
; OutMode[0] ; SignalOut[4]  ; 9.230  ; 8.986  ; 8.986  ; 9.230  ;
; OutMode[0] ; SignalOut[5]  ; 8.629  ; 8.379  ; 8.379  ; 8.629  ;
; OutMode[0] ; SignalOut[6]  ; 7.871  ; 9.621  ; 9.621  ; 7.871  ;
; OutMode[0] ; SignalOut[7]  ; 8.482  ; 9.628  ; 9.628  ; 8.482  ;
; OutMode[0] ; SignalOut[8]  ; 8.956  ; 10.083 ; 10.083 ; 8.956  ;
; OutMode[0] ; SignalOut[9]  ; 8.333  ; 8.753  ; 8.753  ; 8.333  ;
; OutMode[0] ; SignalOut[10] ; 9.231  ; 9.190  ; 9.190  ; 9.231  ;
; OutMode[0] ; SignalOut[11] ; 8.371  ; 8.749  ; 8.749  ; 8.371  ;
; OutMode[0] ; SignalOut[12] ; 9.137  ; 10.065 ; 10.065 ; 9.137  ;
; OutMode[0] ; SignalOut[13] ; 8.851  ; 10.078 ; 10.078 ; 8.851  ;
; OutMode[0] ; SignalOut[14] ; 8.500  ; 9.627  ; 9.627  ; 8.500  ;
; OutMode[0] ; SignalOut[15] ; 8.660  ; 9.888  ; 9.888  ; 8.660  ;
; OutMode[1] ; SignalOut[0]  ; 12.737 ; 12.737 ; 12.737 ; 12.737 ;
; OutMode[1] ; SignalOut[1]  ; 13.162 ; 13.162 ; 13.162 ; 13.162 ;
; OutMode[1] ; SignalOut[2]  ; 14.424 ; 14.424 ; 14.424 ; 14.424 ;
; OutMode[1] ; SignalOut[3]  ; 14.403 ; 14.403 ; 14.403 ; 14.403 ;
; OutMode[1] ; SignalOut[4]  ; 13.575 ; 13.575 ; 13.575 ; 13.575 ;
; OutMode[1] ; SignalOut[5]  ; 12.973 ; 12.973 ; 12.973 ; 12.973 ;
; OutMode[1] ; SignalOut[6]  ; 13.966 ; 13.966 ; 13.966 ; 13.966 ;
; OutMode[1] ; SignalOut[7]  ; 13.973 ; 13.973 ; 13.973 ; 13.973 ;
; OutMode[1] ; SignalOut[8]  ; 14.428 ; 14.428 ; 14.428 ; 14.428 ;
; OutMode[1] ; SignalOut[9]  ; 13.098 ; 13.098 ; 13.098 ; 13.098 ;
; OutMode[1] ; SignalOut[10] ; 13.579 ; 13.579 ; 13.579 ; 13.579 ;
; OutMode[1] ; SignalOut[11] ; 13.094 ; 13.094 ; 13.094 ; 13.094 ;
; OutMode[1] ; SignalOut[12] ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; OutMode[1] ; SignalOut[13] ; 14.423 ; 14.423 ; 14.423 ; 14.423 ;
; OutMode[1] ; SignalOut[14] ; 13.972 ; 13.972 ; 13.972 ; 13.972 ;
; OutMode[1] ; SignalOut[15] ; 14.233 ; 14.233 ; 14.233 ; 14.233 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; OutMode[0] ; SignalOut[0]  ; 3.442 ; 3.500 ; 3.500 ; 3.442 ;
; OutMode[0] ; SignalOut[1]  ; 3.535 ; 3.470 ; 3.470 ; 3.535 ;
; OutMode[0] ; SignalOut[2]  ; 3.460 ; 3.929 ; 3.929 ; 3.460 ;
; OutMode[0] ; SignalOut[3]  ; 3.527 ; 3.924 ; 3.924 ; 3.527 ;
; OutMode[0] ; SignalOut[4]  ; 3.672 ; 3.612 ; 3.612 ; 3.672 ;
; OutMode[0] ; SignalOut[5]  ; 3.552 ; 3.487 ; 3.487 ; 3.552 ;
; OutMode[0] ; SignalOut[6]  ; 3.240 ; 3.776 ; 3.776 ; 3.240 ;
; OutMode[0] ; SignalOut[7]  ; 3.432 ; 3.779 ; 3.779 ; 3.432 ;
; OutMode[0] ; SignalOut[8]  ; 3.598 ; 3.933 ; 3.933 ; 3.598 ;
; OutMode[0] ; SignalOut[9]  ; 3.495 ; 3.587 ; 3.587 ; 3.495 ;
; OutMode[0] ; SignalOut[10] ; 3.712 ; 3.653 ; 3.653 ; 3.712 ;
; OutMode[0] ; SignalOut[11] ; 3.515 ; 3.581 ; 3.581 ; 3.515 ;
; OutMode[0] ; SignalOut[12] ; 3.593 ; 3.923 ; 3.923 ; 3.593 ;
; OutMode[0] ; SignalOut[13] ; 3.535 ; 3.926 ; 3.926 ; 3.535 ;
; OutMode[0] ; SignalOut[14] ; 3.437 ; 3.772 ; 3.772 ; 3.437 ;
; OutMode[0] ; SignalOut[15] ; 3.561 ; 3.952 ; 3.952 ; 3.561 ;
; OutMode[1] ; SignalOut[0]  ; 5.813 ; 5.813 ; 5.813 ; 5.813 ;
; OutMode[1] ; SignalOut[1]  ; 5.865 ; 5.865 ; 5.865 ; 5.865 ;
; OutMode[1] ; SignalOut[2]  ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; OutMode[1] ; SignalOut[3]  ; 5.837 ; 5.837 ; 5.837 ; 5.837 ;
; OutMode[1] ; SignalOut[4]  ; 6.007 ; 6.007 ; 6.007 ; 6.007 ;
; OutMode[1] ; SignalOut[5]  ; 5.882 ; 5.882 ; 5.882 ; 5.882 ;
; OutMode[1] ; SignalOut[6]  ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; OutMode[1] ; SignalOut[7]  ; 5.742 ; 5.742 ; 5.742 ; 5.742 ;
; OutMode[1] ; SignalOut[8]  ; 5.908 ; 5.908 ; 5.908 ; 5.908 ;
; OutMode[1] ; SignalOut[9]  ; 5.868 ; 5.868 ; 5.868 ; 5.868 ;
; OutMode[1] ; SignalOut[10] ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; OutMode[1] ; SignalOut[11] ; 5.884 ; 5.884 ; 5.884 ; 5.884 ;
; OutMode[1] ; SignalOut[12] ; 5.827 ; 5.827 ; 5.827 ; 5.827 ;
; OutMode[1] ; SignalOut[13] ; 5.771 ; 5.771 ; 5.771 ; 5.771 ;
; OutMode[1] ; SignalOut[14] ; 5.820 ; 5.820 ; 5.820 ; 5.820 ;
; OutMode[1] ; SignalOut[15] ; 5.796 ; 5.796 ; 5.796 ; 5.796 ;
+------------+---------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 368      ; 280      ; 0        ; 975      ;
; phaseadd       ; clk            ; 0        ; 0        ; 378      ; 0        ;
; SwitchMicroadd ; clk            ; 0        ; 0        ; 465      ; 63       ;
; phaseadd       ; phaseadd       ; 378      ; 0        ; 0        ; 0        ;
; SwitchMicroadd ; SwitchMicroadd ; 2880     ; 270      ; 0        ; 8        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 368      ; 280      ; 0        ; 975      ;
; phaseadd       ; clk            ; 0        ; 0        ; 378      ; 0        ;
; SwitchMicroadd ; clk            ; 0        ; 0        ; 465      ; 63       ;
; phaseadd       ; phaseadd       ; 378      ; 0        ; 0        ; 0        ;
; SwitchMicroadd ; SwitchMicroadd ; 2880     ; 270      ; 0        ; 8        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 337   ; 337  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Thu Jun 27 17:48:31 2019
Info: Command: quartus_sta DirectDigitalSynthesizer -c DirectDigitalSynthesizer
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 59 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DirectDigitalSynthesizer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name SwitchMicroadd SwitchMicroadd
    Info (332105): create_clock -period 1.000 -name phaseadd phaseadd
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.353
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.353      -292.493 SwitchMicroadd 
    Info (332119):    -7.071      -987.542 clk 
    Info (332119):    -5.196      -108.461 phaseadd 
Info (332146): Worst-case hold slack is 0.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.753         0.000 clk 
    Info (332119):     1.140         0.000 SwitchMicroadd 
    Info (332119):     1.738         0.000 phaseadd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277     -1520.733 clk 
    Info (332119):    -1.777        -1.777 SwitchMicroadd 
    Info (332119):    -1.777        -1.777 phaseadd 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.989       -69.229 SwitchMicroadd 
    Info (332119):    -2.074      -200.565 clk 
    Info (332119):    -1.068       -15.978 phaseadd 
Info (332146): Worst-case hold slack is -0.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.003        -0.003 SwitchMicroadd 
    Info (332119):     0.243         0.000 clk 
    Info (332119):     0.504         0.000 phaseadd 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -955.332 clk 
    Info (332119):    -1.222        -1.222 SwitchMicroadd 
    Info (332119):    -1.222        -1.222 phaseadd 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4590 megabytes
    Info: Processing ended: Thu Jun 27 17:48:32 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


