

================================================================
== Vivado HLS Report for 'exp_33_17_s'
================================================================
* Date:           Thu May  2 10:26:50 2024

* Version:        2019.1 (Build 2552052 on Fri May 24 15:28:33 MDT 2019)
* Project:        cnn_ap_type
* Solution:       W32_16f10
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|     8.625|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+----------+
    |  Latency  |  Interval | Pipeline |
    | min | max | min | max |   Type   |
    +-----+-----+-----+-----+----------+
    |    7|    7|    1|    1| function |
    +-----+-----+-----+-----+----------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+-----+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  | URAM|
+-----------------+---------+-------+--------+-------+-----+
|DSP              |        -|      -|       -|      -|    -|
|Expression       |        -|      -|       0|    303|    -|
|FIFO             |        -|      -|       -|      -|    -|
|Instance         |        -|     12|     474|    174|    -|
|Memory           |        5|      -|       0|      0|    -|
|Multiplexer      |        -|      -|       -|      -|    -|
|Register         |        4|      -|     707|    162|    -|
+-----------------+---------+-------+--------+-------+-----+
|Total            |        9|     12|    1181|    639|    0|
+-----------------+---------+-------+--------+-------+-----+
|Available        |      280|    220|  106400|  53200|    0|
+-----------------+---------+-------+--------+-------+-----+
|Utilization (%)  |        3|      5|       1|      1|    0|
+-----------------+---------+-------+--------+-------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+-------+-----+----+-----+
    |         Instance         |        Module        | BRAM_18K| DSP48E|  FF | LUT| URAM|
    +--------------------------+----------------------+---------+-------+-----+----+-----+
    |cnn_mul_47ns_50nsjbC_U18  |cnn_mul_47ns_50nsjbC  |        0|      6|  237|  87|    0|
    |cnn_mul_50ns_50nskbM_U19  |cnn_mul_50ns_50nskbM  |        0|      6|  237|  87|    0|
    +--------------------------+----------------------+---------+-------+-----+----+-----+
    |Total                     |                      |        0|     12|  474| 174|    0|
    +--------------------------+----------------------+---------+-------+-----+----+-----+

    * DSP48E: 
    N/A

    * Memory: 
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |         Memory        |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |exp_x_msb_1_table_V_U  |exp_33_17_s_exp_xibs  |        2|  0|   0|    0|   256|   50|     1|        12800|
    |f_x_msb_3_table_V_U    |exp_33_17_s_f_x_mg8j  |        1|  0|   0|    0|    32|   32|     1|         1024|
    |f_x_msb_2_table_V_U    |exp_33_17_s_f_x_mhbi  |        2|  0|   0|    0|   256|   46|     1|        11776|
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total                  |                      |        5|  0|   0|    0|   544|  128|     3|        25600|
    +-----------------------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+-------+---+----+------------+------------+
    |       Variable Name       | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+-------+---+----+------------+------------+
    |ret_V_4_fu_752_p2          |     +    |      0|  0|   8|          57|          57|
    |ret_V_5_fu_761_p2          |     +    |      0|  0|   8|          57|          57|
    |ret_V_fu_676_p2            |     +    |      0|  0|  15|           9|           9|
    |y_l_V_fu_802_p2            |     +    |      0|  0|  57|          50|          50|
    |and_ln281_fu_545_p2        |    and   |      0|  0|   2|           1|           1|
    |ap_block_pp0_stage0_11001  |    and   |      0|  0|   2|           1|           1|
    |icmp_ln281_1_fu_539_p2     |   icmp   |      0|  0|  18|          23|          20|
    |icmp_ln281_fu_533_p2       |   icmp   |      0|  0|  11|           5|           4|
    |icmp_ln456_1_fu_884_p2     |   icmp   |      0|  0|   9|           3|           1|
    |icmp_ln456_fu_868_p2       |   icmp   |      0|  0|   8|           2|           1|
    |or_ln281_10_fu_611_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_11_fu_617_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_12_fu_623_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_13_fu_629_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_14_fu_635_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_15_fu_641_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_16_fu_647_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_17_fu_653_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_18_fu_830_p2      |    or    |      0|  0|   2|           1|           1|
    |or_ln281_1_fu_557_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_2_fu_563_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_3_fu_569_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_4_fu_575_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_5_fu_581_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_6_fu_587_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_7_fu_593_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_8_fu_599_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_9_fu_605_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln281_fu_551_p2         |    or    |      0|  0|   2|           1|           1|
    |or_ln456_1_fu_890_p2       |    or    |      0|  0|   2|           1|           1|
    |or_ln456_fu_862_p2         |    or    |      0|  0|   2|           2|           2|
    |ap_return                  |  select  |      0|  0|  33|           1|          32|
    |p_Val2_18_fu_834_p3        |  select  |      0|  0|  46|           1|          46|
    |select_ln282_fu_822_p3     |  select  |      0|  0|   2|           1|           2|
    |ap_enable_pp0              |    xor   |      0|  0|   2|           1|           2|
    |xor_ln278_10_fu_381_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_11_fu_395_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_12_fu_409_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_13_fu_423_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_14_fu_437_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_15_fu_451_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_16_fu_465_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_17_fu_479_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_18_fu_493_p2     |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_1_fu_255_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_2_fu_269_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_3_fu_283_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_4_fu_297_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_5_fu_311_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_6_fu_325_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_7_fu_339_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_8_fu_353_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_9_fu_367_p2      |    xor   |      0|  0|   2|           1|           1|
    |xor_ln278_fu_241_p2        |    xor   |      0|  0|   2|           1|           1|
    |xor_ln282_fu_817_p2        |    xor   |      0|  0|   2|           1|           2|
    +---------------------------+----------+-------+---+----+------------+------------+
    |Total                      |          |      0|  0| 303|         254|         326|
    +---------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    N/A

    * Register: 
    +-------------------------------+----+----+-----+-----------+
    |              Name             | FF | LUT| Bits| Const Bits|
    +-------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                      |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7        |   1|   0|    1|          0|
    |exp_x_msb_1_V_reg_1002         |  50|   0|   50|          0|
    |exp_x_msb_2_3_4_lsb_s_reg_997  |  50|   0|   50|          0|
    |f_x_msb_3_V_reg_955            |  32|   0|   32|          0|
    |or_ln281_17_reg_950            |   1|   0|    1|          0|
    |or_ln281_8_reg_945             |   1|   0|    1|          0|
    |p_Result_18_reg_920            |   7|   0|    7|          0|
    |ret_V_reg_960                  |   9|   0|    9|          0|
    |rhs_V_3_reg_972                |  37|   0|   47|         10|
    |rhs_V_3_reg_972_pp0_iter3_reg  |  37|   0|   47|         10|
    |tmp_V_1_reg_930                |   5|   0|    5|          0|
    |tmp_V_1_reg_930_pp0_iter1_reg  |   5|   0|    5|          0|
    |tmp_V_reg_925                  |   8|   0|    8|          0|
    |tmp_reg_914                    |   1|   0|    1|          0|
    |tmp_s_reg_987                  |  45|   0|   45|          0|
    |trunc_ln612_2_reg_966          |  41|   0|   41|          0|
    |y_lo_s_V_reg_1018              |  48|   0|   48|          0|
    |exp_x_msb_1_V_reg_1002         |   1|   1|   50|          0|
    |or_ln281_17_reg_950            |  64|  32|    1|          0|
    |or_ln281_8_reg_945             |  64|  32|    1|          0|
    |p_Result_18_reg_920            |  64|  32|    7|          0|
    |ret_V_reg_960                  |  64|  32|    9|          0|
    |tmp_reg_914                    |  64|  32|    1|          0|
    |trunc_ln612_2_reg_966          |   1|   1|   41|          0|
    +-------------------------------+----+----+-----+-----------+
    |Total                          | 707| 162|  515|         20|
    +-------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------+-----+-----+------------+--------------+--------------+
| RTL Ports | Dir | Bits|  Protocol  | Source Object|    C Type    |
+-----------+-----+-----+------------+--------------+--------------+
|ap_clk     |  in |    1| ap_ctrl_hs |  exp<33, 17> | return value |
|ap_rst     |  in |    1| ap_ctrl_hs |  exp<33, 17> | return value |
|ap_start   |  in |    1| ap_ctrl_hs |  exp<33, 17> | return value |
|ap_done    | out |    1| ap_ctrl_hs |  exp<33, 17> | return value |
|ap_idle    | out |    1| ap_ctrl_hs |  exp<33, 17> | return value |
|ap_ready   | out |    1| ap_ctrl_hs |  exp<33, 17> | return value |
|ap_return  | out |   33| ap_ctrl_hs |  exp<33, 17> | return value |
|x_V        |  in |   33|   ap_none  |      x_V     |    scalar    |
+-----------+-----+-----+------------+--------------+--------------+

