module Decoder

(
input [3:0] opcode,
input FETCH,
input EXEC1,
input EXEC2,
input EQ,
input MI,
input GE,
output EXTRA,
output WRen,
output sel1,
output sel2,
output sload,
output cnt_en,
output IR_sload
);

wire LDA, STA, ADD, SUB, JMP, JMI, JEQ, STP, LDI, LSL, LSR, JGE;

assign LDA=!op[3] & !op[2] & !op[1] & !op[0];
assign STA=!op[3] & !op[2] & !op[1] &  op[0];
assign ADD=!op[3] & !op[2] &  op[1] & !op[0];
assign SUB=!op[3] & !op[2] &  op[1] &  op[0];
assign JMP=!op[3] &  op[2] & !op[1] & !op[0];
assign JMI=!op[3] &  op[2] & !op[1] &  op[0];
assign JEQ=!op[3] & !op[2] & !op[1] & !op[0];
assign STP=!op[3] & !op[2] & !op[1] & !op[0];
assign LDI=!op[3] & !op[2] & !op[1] & !op[0];
assign LSL=!op[3] & !op[2] & !op[1] & !op[0];
assign LSR=!op[3] & !op[2] & !op[1] & !op[0];
assign JGE=!op[3] & !op[2] & !op[1] & !op[0];


