## チップレット/3次元実装技術：現状と2030年代展望

### 技術の意義

微細化限界を突破し性能とコストを両立する技術。モノリシック構成から分割構成による製造歩留まりの向上や，異種プロセス技術によるチップを混在させる設計柔軟性により，コスト最適化が可能．結果としてシステム性能の向上が可能。

### 2026年現在：チップレットアーキテクチャと接続技術

チップレット構成：
- AMD EPYC Turin：最大192コア（3nm）をIOダイ（4nm）と接続
- Intel：Sapphire Rapids（4チップレット分割構成），Emerald Rapids（2チップレット分割光星）
- Apple Ultraシリーズ：2つのMAX CPUチップを接続

チップレット接続技術：
- Intel EMIB：2.5D接続、第2世代でマイクロバンプピッチ55μm→45μmに微細化（Granite Rapids）
- TSMC InFO_LI：ローカルシリコンインターコネクト、Apple Ultraシリーズで採用
- AMD Infinity Fabric：専用高速インターコネクト、チップレット間高帯域接続
- UCIe標準化：100社程度が参加、2026-2028年商用展開
- Ayar Labs光インターコネクト：世界初光チップレット接続技術

### 2030年代の技術発展

- チップレット間光接続実用化、UCIeエコシステムでマーケットプレイス形成

### 主要調査課題

- 各社のチップレット技術の詳細な動向調査と技術比較
- 2032年頃のHPCIシステムに採用が期待される将来のチップレット技術の調査
