.TH "LPC_PMC_T" 3 "Viernes, 14 de Septiembre de 2018" "Ejercicio 1 - TP 5" \" -*- nroff -*-
.ad l
.nh
.SH NAME
LPC_PMC_T \- Power Management Controller register block structure\&.  

.SH SYNOPSIS
.br
.PP
.PP
\fC#include <pmc_18xx_43xx\&.h>\fP
.SS "Campos de datos"

.in +1c
.ti -1c
.RI "\fB__IO\fP uint32_t \fBPD0_SLEEP0_HW_ENA\fP"
.br
.ti -1c
.RI "\fB__I\fP uint32_t \fBRESERVED0\fP [6]"
.br
.ti -1c
.RI "\fB__IO\fP uint32_t \fBPD0_SLEEP0_MODE\fP"
.br
.in -1c
.SH "Descripción detallada"
.PP 
Power Management Controller register block structure\&. 
.PP
Definición en la línea 47 del archivo pmc_18xx_43xx\&.h\&.
.SH "Documentación de los campos"
.PP 
.SS "\fB__IO\fP uint32_t PD0_SLEEP0_HW_ENA"
< PMC Structure Hardware sleep event enable register 
.PP
Definición en la línea 48 del archivo pmc_18xx_43xx\&.h\&.
.SS "\fB__IO\fP uint32_t PD0_SLEEP0_MODE"
Sleep power mode register 
.PP
Definición en la línea 50 del archivo pmc_18xx_43xx\&.h\&.
.SS "\fB__I\fP uint32_t RESERVED0[6]"

.PP
Definición en la línea 49 del archivo pmc_18xx_43xx\&.h\&.

.SH "Autor"
.PP 
Generado automáticamente por Doxygen para Ejercicio 1 - TP 5 del código fuente\&.
