### **6.3 控制單元與指令解碼**

在中央處理器（CPU）中，**控制單元（Control Unit, CU）** 負責解碼指令並生成控制信號，這些控制信號指示其他部分的運作（例如 ALU、寄存器、記憶體等）。**指令解碼（Instruction Decoding）** 是控制單元的核心任務之一，它根據指令的操作碼（opcode）來決定該執行哪些操作。

在 RISC-V 處理器架構中，指令集遵循簡單而統一的格式，通常由以下部分組成：
- **操作碼（Opcode）**：指示該指令的類型（例如加法、減法、讀取記憶體、寫入記憶體等）。
- **寄存器操作數**：指令會指定需要參與運算的寄存器。
- **立即數（Immediate）**：有些指令會包含一個常數，稱為立即數，用於計算或數據傳遞。

控制單元的工作是根據指令的操作碼來確定哪些信號需要被激活，進而控制 CPU 中的其他模組。

#### **Verilog 程式碼：控制單元與指令解碼**

這個簡單的 Verilog 範例演示了一個基本的控制單元設計，它能夠解析 RISC-V 指令，並根據操作碼生成對應的控制信號。為了簡化，我們只考慮一些基本的指令，例如加法（ADD）、加法立即數（ADDI）和跳轉（JAL）。

```verilog
module ControlUnit (
    input [6:0] opcode,     // 7位操作碼
    input [2:0] funct3,     // 3位 funct3 部分
    input [6:0] funct7,     // 7位 funct7 部分（可選）
    output reg RegWrite,     // 控制寄存器寫使能
    output reg ALUSrc,       // 控制 ALU 是否使用立即數作為操作數
    output reg MemRead,      // 控制是否讀取記憶體
    output reg MemWrite,     // 控制是否寫入記憶體
    output reg Branch,       // 控制是否跳轉
    output reg [3:0] ALUOp   // ALU 操作選擇
);

    // 設定操作碼的對應指令
    always @ (*) begin
        case (opcode)
            7'b0110011: begin // R-type 指令，例如 ADD
                RegWrite = 1;
                ALUSrc = 0;
                MemRead = 0;
                MemWrite = 0;
                Branch = 0;
                ALUOp = 4'b0000; // 假設 0000 表示加法
            end
            7'b0010011: begin // I-type 指令，例如 ADDI
                RegWrite = 1;
                ALUSrc = 1;      // 立即數
                MemRead = 0;
                MemWrite = 0;
                Branch = 0;
                ALUOp = 4'b0000; // 加法
            end
            7'b1101111: begin // JAL 指令（跳轉）
                RegWrite = 1;
                ALUSrc = 0;
                MemRead = 0;
                MemWrite = 0;
                Branch = 1;       // 設置為跳轉
                ALUOp = 4'b0001;  // 假設 0001 表示跳轉
            end
            default: begin
                RegWrite = 0;
                ALUSrc = 0;
                MemRead = 0;
                MemWrite = 0;
                Branch = 0;
                ALUOp = 4'b0000;
            end
        endcase
    end
endmodule
```

#### **設計說明**

1. **輸入與輸出**：
   - **`opcode`**：這是指令中的 7 位操作碼，通常位於指令的最前面，用來指示指令類型（例如加法、跳轉等）。
   - **`funct3`** 和 **`funct7`**：這些是 RISC-V 指令的其他位，用於進一步定義指令的細節。例如，對於加法指令來說，`funct3` 可能為 3'b000，`funct7` 可能為 7'b0000000。
   - **控制信號**：
     - **`RegWrite`**：用來控制是否向寄存器寫入數據。
     - **`ALUSrc`**：用來控制 ALU 是否使用立即數作為操作數。
     - **`MemRead`** 和 **`MemWrite`**：用來控制是否從記憶體讀取或寫入數據。
     - **`Branch`**：用來控制是否進行跳轉操作。
     - **`ALUOp`**：ALU 需要執行的操作（例如加法、減法等）。

2. **指令類型**：
   - **R-type 指令（opcode = 7'b0110011）**：這類指令使用兩個寄存器作為操作數，並執行算術或邏輯操作（例如 ADD、SUB）。對於 R-type 指令，我們將 ALUSrc 設為 0（表示不使用立即數），並且 ALUOp 設為 4'b0000（表示加法）。
   - **I-type 指令（opcode = 7'b0010011）**：這類指令使用一個寄存器和一個立即數作為操作數（例如 ADDI）。對於 I-type 指令，我們將 ALUSrc 設為 1（表示使用立即數），並且 ALUOp 設為 4'b0000（表示加法）。
   - **JAL 指令（opcode = 7'b1101111）**：這是跳轉指令，用於跳轉到指定的地址。對於 JAL，我們將 Branch 設為 1，表示需要進行跳轉，並且 ALUOp 設為 4'b0001，表示該指令執行跳轉操作。

3. **控制邏輯**：
   - 控制單元根據指令的操作碼選擇不同的控制信號。例如，當操作碼是 `7'b0110011` 時，表示是 R-type 指令（如 ADD），則 ALUSrc 設為 0，ALUOp 設為加法。
   - 當操作碼是 `7'b0010011` 時，表示是 I-type 指令（如 ADDI），則 ALUSrc 設為 1，ALUOp 設為加法。
   - 當操作碼是 `7'b1101111` 時，表示是 JAL 跳轉指令，則 Branch 設為 1，ALUOp 設為跳轉操作。

#### **測試平台：控制單元測試**

```verilog
module ControlUnit_tb;
    reg [6:0] opcode;
    reg [2:0] funct3;
    reg [6:0] funct7;
    wire RegWrite, ALUSrc, MemRead, MemWrite, Branch;
    wire [3:0] ALUOp;

    // 實例化 ControlUnit 模組
    ControlUnit cu_inst (
        .opcode(opcode),
        .funct3(funct3),
        .funct7(funct7),
        .RegWrite(RegWrite),
        .ALUSrc(ALUSrc),
        .MemRead(MemRead),
        .MemWrite(MemWrite),
        .Branch(Branch),
        .ALUOp(ALUOp)
    );

    initial begin
        // 測試 ADD 指令（R-type）
        opcode = 7'b0110011;  // ADD
        funct3 = 3'b000;      // 無操作碼
        funct7 = 7'b0000000;  // 無操作碼
        #10;
        $display("ADD: RegWrite=%b, ALUSrc=%b, MemRead=%b, MemWrite=%b, Branch=%b, ALUOp=%b", 
                 RegWrite, ALUSrc, MemRead, MemWrite, Branch, ALUOp);

        // 測試 ADDI 指令（I-type）
        opcode = 7'b0010011;  // ADDI
        funct3 = 3'b000;      // 無操作碼
        funct7 = 7'b0000000;  // 無操作碼
        #10;
        $display("ADDI: RegWrite=%b, ALUSrc=%b, MemRead=%b, MemWrite=%b, Branch=%b, ALUOp=%b", 
                 RegWrite, ALUSrc, MemRead, MemWrite, Branch, ALUOp);

        // 測試 JAL 指令
        opcode = 7'b1101111;  // JAL
        funct3 = 3'b000;      // 無操作碼
        funct7 = 7'b0000000;  // 無操作碼
        #10;
        $display("JAL: RegWrite=%b, ALUSrc=%b, MemRead=%b, MemWrite=%b, Branch=%b, ALUOp=%b", 
                 RegWrite, ALUSrc, MemRead, MemWrite, Branch, ALUOp);

        // 結束測試
        $finish;
    end
endmodule
```

---

### **總結**

- 控制單元負責根據指令的操作碼來生成相應的控制信號，這些控制信號用於指導 CPU 中的各個部分（例如 ALU、寄存器、記憶體等）執行操作。
- 在這個 Verilog 範例中，我們簡