# Chisel-DAC2012

## 简介

Chisel是一种新的硬件构建语言，支持先进的硬件设计模式，使用高度化的参数生成器和分层的专用硬件设计语言。内嵌为Scala语言，并且具有面向对象特性。Chisel支持生成基于C++的高速的时钟准确的软件仿真器。

## 概览

Chisel包含一系列的Scala库，这些库定义一系列新的硬件数据类型和将硬件数据结构转换成高速C++仿真器或者底层Verilog来进行仿真/综合。

### Chisel 数据类型

- 原始的位串：Bits
- 有符号/无符号整数：Fix/UFix（定点数表示）
- 布尔类型：Bool
- Bundle类型：类似于C语言的struct

从文章中的例子看出Chisel使用的语言特性和Java类似，声明变量使用构造器的形式，面向对象的气息比较浓厚。

- Vecs：可寻址的变量集合数据结构

所有主要的数据类型（Bits、Fix、UFix、Bool、Bundles、Vecs等）都继承一个公共的超类：Data。

### 组合逻辑电路

Chisel将一个电路表示为一个包含着若干节点的图。每个节点是一个硬件的操作符。

根据文章描述之际上语言将一个组合逻辑电路内部表示为一个表达式树，使用者使用表达式描述一个组合逻辑电路即可。

### 函数

函数定义一个可重复使用的电路模块。

### 端口和组件

端口可以是任何赋予方向（输入、输出）的Data对象（常用Bool、Bits）。文章中的例子表示的是一个32位的线路集合（wires）。

- Bundle：不包含逻辑动作的组件基础结构
- class：类似于Verilog中的modules的用户自定义结构

用户自定义的类具有可继承、扩展性。

- <>用于连接两个组件之间相同的端口

### 记忆元件

时序电路中的触发器，Chisel中支持的最简单的是上升沿触发的寄存器。Reg类型存储的状态是输入经过一个时钟周期后存储得到的结果。

### 带有条件的状态更新

使用when语句可以表示像Reg寄存器带有条件的更新。

## 抽象化

### 多态性和参数化的类型
