# 触发器

## 定义
具有记忆功能的双稳态电路，是[[时序逻辑电路]]的基本存储单元。触发器有两个稳定状态(0和1)，可长时间保持某一状态，直到触发信号改变。基本类型包括RS、JK、D、T触发器，按触发方式分为电平触发和边沿触发。触发器是构成[[寄存器]]、[[计数器]]、[[状态机]]的基础元件。

## 核心内容
**基本RS触发器**：
- 输入：R(复位)、S(置位)
- 输出：Q、Q̄(互补)
- 功能：S=1置1，R=1清0，SR=11禁止
- 存在空翻和一次性现象

**钟控RS触发器**：
- 增加时钟CLK控制
- CLK=1时响应RS，CLK=0时保持
- 仍有空翻问题

**主从RS/JK触发器**：
- 主触发器+从触发器
- 脉冲触发，避免空翻
- JK触发器：J=S，K=R，JK=11时翻转

**边沿触发器**（常用）：
- 只在时钟边沿触发
- 上升沿↑或下降沿↓触发
- 抗干扰能力强

**D触发器**（74LS74）：
- 1个数据输入D
- CLK上升沿：Q^{n+1} = D
- 功能：数据锁存，延迟1拍
- 特点方程：Q^{n+1} = D

**JK触发器**（74LS112）：
- J=1, K=0：置1
- J=0, K=1：清0
- J=K=0：保持
- J=K=1：翻转
- 特点方程：Q^{n+1} = JQ̄ + K̄Q

**T触发器**：
- T=1：翻转
- T=0：保持
- 特点方程：Q^{n+1} = T⊕Q

**触发器转换**：
各类触发器可通过外接逻辑门相互转换

## 应用场景
[[寄存器]]数据存储；[[计数器]]计数；分频器；[[状态机]]状态存储；数据同步；脉冲整形。

## 注意事项
- D触发器最常用，功能简单
- 边沿触发比电平触发抗干扰
- 异步置0/置1端优先级最高
- 建立时间和保持时间要求

## 关联知识
与 [[时序逻辑电路]]、[[寄存器]]、[[计数器]]、[[状态机]]、[[门电路]] 相关。
