TimeQuest Timing Analyzer report for Sythesis_Caculator25_12_12
Thu Jan 01 17:55:07 2026
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLK'
 39. Fast 1200mV 0C Model Hold: 'CLK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Slow Corner Signal Integrity Metrics
 54. Fast Corner Signal Integrity Metrics
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Sythesis_Caculator25_12_12                                     ;
; Device Family      ; Cyclone IV E                                                   ;
; Device Name        ; EP4CE6F17C8                                                    ;
; Timing Models      ; Preliminary                                                    ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.02 MHz ; 236.02 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.237 ; -52.971            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -46.123                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.237 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.156      ;
; -3.237 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.156      ;
; -3.072 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.991      ;
; -3.072 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.991      ;
; -3.045 ; delay4:inst92|cnt[2]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.962      ;
; -3.045 ; delay4:inst92|cnt[2]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.962      ;
; -2.983 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.903      ;
; -2.983 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.903      ;
; -2.950 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.870      ;
; -2.950 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.870      ;
; -2.891 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.810      ;
; -2.858 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.777      ;
; -2.858 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.777      ;
; -2.824 ; delay4:inst92|cnt[1]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.741      ;
; -2.824 ; delay4:inst92|cnt[1]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.741      ;
; -2.794 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.714      ;
; -2.794 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.714      ;
; -2.785 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.705      ;
; -2.785 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.705      ;
; -2.783 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.702      ;
; -2.753 ; delay4:inst92|cnt[0]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.670      ;
; -2.753 ; delay4:inst92|cnt[0]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.670      ;
; -2.702 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.621      ;
; -2.657 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.576      ;
; -2.657 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.576      ;
; -2.618 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.537      ;
; -2.571 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.491      ;
; -2.571 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.491      ;
; -2.551 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.471      ;
; -2.551 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.471      ;
; -2.524 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.442      ;
; -2.507 ; delay4:inst94|cnt[0]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.428      ;
; -2.507 ; delay4:inst94|cnt[0]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.428      ;
; -2.459 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.378      ;
; -2.441 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.360      ;
; -2.441 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.360      ;
; -2.415 ; delay4:inst94|cnt[0]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.335      ;
; -2.404 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.323      ;
; -2.376 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.296      ;
; -2.376 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.296      ;
; -2.370 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.290      ;
; -2.370 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.290      ;
; -2.370 ; delay4:inst94|cnt[2]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.291      ;
; -2.370 ; delay4:inst94|cnt[2]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.291      ;
; -2.335 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.253      ;
; -2.331 ; delay4:inst93|cnt[2]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.251      ;
; -2.331 ; delay4:inst93|cnt[2]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.251      ;
; -2.284 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.203      ;
; -2.278 ; delay4:inst94|cnt[2]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.198      ;
; -2.250 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.169      ;
; -2.223 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.144      ;
; -2.223 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.144      ;
; -2.218 ; delay4:inst94|out           ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.136      ;
; -2.218 ; delay4:inst94|out           ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.136      ;
; -2.218 ; delay4:inst94|out           ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.136      ;
; -2.213 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.134      ;
; -2.213 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.134      ;
; -2.210 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.131      ;
; -2.210 ; delay4:inst92|fired         ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.129      ;
; -2.210 ; delay4:inst92|fired         ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.129      ;
; -2.208 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.126      ;
; -2.207 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.125      ;
; -2.203 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.122      ;
; -2.201 ; delay4:inst94|cnt[1]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.122      ;
; -2.201 ; delay4:inst94|cnt[1]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.080     ; 3.122      ;
; -2.164 ; delay4:inst93|cnt[2]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.083      ;
; -2.131 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.051      ;
; -2.109 ; delay4:inst94|cnt[1]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.029      ;
; -2.092 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 3.010      ;
; -2.085 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.004      ;
; -2.075 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.994      ;
; -2.058 ; delay4:inst92|cnt[2]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.084     ; 2.975      ;
; -2.035 ; delay4:inst93|cnt[1]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.955      ;
; -2.035 ; delay4:inst93|cnt[1]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.955      ;
; -2.024 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.945      ;
; -2.024 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.945      ;
; -2.021 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.942      ;
; -2.019 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.937      ;
; -2.018 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.936      ;
; -1.917 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.835      ;
; -1.911 ; delay4:inst93|cnt[0]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.831      ;
; -1.911 ; delay4:inst93|cnt[0]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.831      ;
; -1.871 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.790      ;
; -1.868 ; delay4:inst93|cnt[1]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.787      ;
; -1.848 ; delay4:inst94|fired         ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.768      ;
; -1.848 ; delay4:inst94|fired         ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.768      ;
; -1.845 ; delay4:inst94|fired         ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.763      ;
; -1.845 ; delay4:inst94|fired         ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.763      ;
; -1.845 ; delay4:inst94|fired         ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.763      ;
; -1.837 ; delay4:inst92|cnt[1]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.084     ; 2.754      ;
; -1.817 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.736      ;
; -1.817 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.736      ;
; -1.801 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.719      ;
; -1.795 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.716      ;
; -1.795 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.716      ;
; -1.793 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.714      ;
; -1.790 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.708      ;
; -1.776 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.696      ;
; -1.776 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.696      ;
; -1.776 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.083     ; 2.694      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; delay4:inst94|fired         ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst92|fired         ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; latch_4bit_fixed:inst|reg3  ; latch_4bit_fixed:inst|reg3  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst93|fired         ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; latch_4bit_fixed:inst|reg2  ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; latch_4bit_fixed:inst|reg1  ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.432 ; latch_4bit_fixed:inst|reg0  ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.433 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst2|reg3 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst2|reg0 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst2|reg1 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.433 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst2|reg2 ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.444 ; delay4:inst94|out           ; delay4:inst94|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst92|out           ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst93|out           ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.444 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.758      ;
; 0.445 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.473 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.787      ;
; 0.488 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.802      ;
; 0.491 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.805      ;
; 0.496 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.810      ;
; 0.496 ; delay4:inst93|fired         ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.810      ;
; 0.546 ; delay4:inst93|out           ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.860      ;
; 0.767 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.081      ;
; 0.774 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.088      ;
; 0.780 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg2 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.094      ;
; 0.780 ; delay4:inst92|fired         ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.094      ;
; 0.781 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg3 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.095      ;
; 0.785 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg1 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.786 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg0 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.100      ;
; 0.797 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.111      ;
; 0.801 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.115      ;
; 0.802 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.116      ;
; 0.802 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.116      ;
; 0.802 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.116      ;
; 0.802 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.116      ;
; 0.803 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.117      ;
; 0.835 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.149      ;
; 0.843 ; delay4:inst92|out           ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.157      ;
; 0.844 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.158      ;
; 0.845 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.159      ;
; 0.907 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.220      ;
; 0.955 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.269      ;
; 0.982 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.296      ;
; 0.989 ; delay4:inst94|fired         ; delay4:inst94|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.303      ;
; 1.004 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.317      ;
; 1.028 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.342      ;
; 1.097 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.100 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.413      ;
; 1.148 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.462      ;
; 1.151 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.465      ;
; 1.180 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.493      ;
; 1.239 ; delay4:inst94|out           ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.553      ;
; 1.243 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.556      ;
; 1.262 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.576      ;
; 1.271 ; delay4:inst93|out           ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.586      ;
; 1.287 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.602      ;
; 1.293 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.606      ;
; 1.312 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.624      ;
; 1.315 ; delay4:inst93|out           ; delay4:inst93|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.630      ;
; 1.326 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.641      ;
; 1.328 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.640      ;
; 1.390 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.704      ;
; 1.402 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.714      ;
; 1.448 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.760      ;
; 1.448 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.760      ;
; 1.483 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.796      ;
; 1.486 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.799      ;
; 1.491 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.804      ;
; 1.522 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.836      ;
; 1.532 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.845      ;
; 1.604 ; delay4:inst93|fired         ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.918      ;
; 1.604 ; delay4:inst93|fired         ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.918      ;
; 1.625 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.938      ;
; 1.688 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.000      ;
; 1.688 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.000      ;
; 1.722 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.034      ;
; 1.722 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.034      ;
; 1.741 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.054      ;
; 1.744 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.057      ;
; 1.745 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.058      ;
; 1.750 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.064      ;
; 1.750 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.063      ;
; 1.780 ; delay4:inst93|fired         ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.094      ;
; 1.809 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.121      ;
; 1.813 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.080      ; 2.125      ;
; 1.875 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.188      ;
; 1.916 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 2.229      ;
; 1.931 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 2.245      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|fired         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|out           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|fired         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|out           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|fired         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|out           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|fired         ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|out           ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|fired         ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|out           ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|fired         ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|out           ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; 0.290  ; 0.510        ; 0.220          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|fired         ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|out           ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|fired         ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|out           ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|fired         ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|out           ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; 0.301  ; 0.489        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg0|clk              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg1|clk              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg2|clk              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg3|clk              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|cnt[0]|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|cnt[1]|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|cnt[2]|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|fired|clk            ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|out|clk              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|pulse_cnt[0]|clk     ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|pulse_cnt[1]|clk     ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|cnt[0]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLEAR     ; CLK        ; 5.446 ; 5.500 ; Rise       ; CLK             ;
; D0        ; CLK        ; 5.460 ; 5.514 ; Rise       ; CLK             ;
; D1        ; CLK        ; 5.475 ; 5.697 ; Rise       ; CLK             ;
; D2        ; CLK        ; 5.268 ; 5.486 ; Rise       ; CLK             ;
; D3        ; CLK        ; 5.818 ; 6.071 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLEAR     ; CLK        ; -2.643 ; -2.849 ; Rise       ; CLK             ;
; D0        ; CLK        ; -1.833 ; -2.037 ; Rise       ; CLK             ;
; D1        ; CLK        ; -1.842 ; -2.055 ; Rise       ; CLK             ;
; D2        ; CLK        ; -1.984 ; -2.183 ; Rise       ; CLK             ;
; D3        ; CLK        ; -2.351 ; -2.618 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out10     ; CLK        ; 8.151  ; 7.944  ; Rise       ; CLK             ;
; out11     ; CLK        ; 13.478 ; 13.330 ; Rise       ; CLK             ;
; out12     ; CLK        ; 14.125 ; 14.052 ; Rise       ; CLK             ;
; out13     ; CLK        ; 14.821 ; 14.543 ; Rise       ; CLK             ;
; out20     ; CLK        ; 15.467 ; 15.004 ; Rise       ; CLK             ;
; out21     ; CLK        ; 10.742 ; 10.432 ; Rise       ; CLK             ;
; out22     ; CLK        ; 10.793 ; 10.449 ; Rise       ; CLK             ;
; out23     ; CLK        ; 11.141 ; 10.784 ; Rise       ; CLK             ;
; out30     ; CLK        ; 9.549  ; 9.245  ; Rise       ; CLK             ;
; out31     ; CLK        ; 8.199  ; 8.048  ; Rise       ; CLK             ;
; out40     ; CLK        ; 10.248 ; 10.160 ; Rise       ; CLK             ;
; out41     ; CLK        ; 10.592 ; 10.479 ; Rise       ; CLK             ;
; out42     ; CLK        ; 11.623 ; 11.540 ; Rise       ; CLK             ;
; out43     ; CLK        ; 9.528  ; 9.452  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; out10     ; CLK        ; 7.624  ; 7.486 ; Rise       ; CLK             ;
; out11     ; CLK        ; 8.108  ; 7.937 ; Rise       ; CLK             ;
; out12     ; CLK        ; 8.303  ; 8.156 ; Rise       ; CLK             ;
; out13     ; CLK        ; 8.848  ; 8.636 ; Rise       ; CLK             ;
; out20     ; CLK        ; 8.012  ; 7.830 ; Rise       ; CLK             ;
; out21     ; CLK        ; 9.896  ; 9.644 ; Rise       ; CLK             ;
; out22     ; CLK        ; 9.950  ; 9.667 ; Rise       ; CLK             ;
; out23     ; CLK        ; 10.282 ; 9.988 ; Rise       ; CLK             ;
; out30     ; CLK        ; 9.053  ; 8.784 ; Rise       ; CLK             ;
; out31     ; CLK        ; 7.632  ; 7.454 ; Rise       ; CLK             ;
; out40     ; CLK        ; 7.920  ; 7.770 ; Rise       ; CLK             ;
; out41     ; CLK        ; 8.078  ; 7.878 ; Rise       ; CLK             ;
; out42     ; CLK        ; 9.398  ; 9.329 ; Rise       ; CLK             ;
; out43     ; CLK        ; 7.490  ; 7.372 ; Rise       ; CLK             ;
+-----------+------------+--------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 255.36 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.916 ; -47.734           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.380 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -46.123                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                       ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.916 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.843      ;
; -2.916 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.843      ;
; -2.776 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.703      ;
; -2.776 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.703      ;
; -2.769 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.698      ;
; -2.769 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.698      ;
; -2.745 ; delay4:inst92|cnt[2]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.671      ;
; -2.745 ; delay4:inst92|cnt[2]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.671      ;
; -2.725 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.652      ;
; -2.663 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.592      ;
; -2.602 ; delay4:inst92|cnt[1]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.528      ;
; -2.602 ; delay4:inst92|cnt[1]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.528      ;
; -2.588 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.515      ;
; -2.588 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.515      ;
; -2.579 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.508      ;
; -2.579 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.508      ;
; -2.536 ; delay4:inst92|cnt[0]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.462      ;
; -2.536 ; delay4:inst92|cnt[0]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.076     ; 3.462      ;
; -2.535 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.462      ;
; -2.473 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.402      ;
; -2.472 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.400      ;
; -2.400 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.327      ;
; -2.400 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.327      ;
; -2.361 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.288      ;
; -2.345 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.274      ;
; -2.345 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.274      ;
; -2.332 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.260      ;
; -2.301 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.228      ;
; -2.294 ; delay4:inst94|cnt[0]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.225      ;
; -2.294 ; delay4:inst94|cnt[0]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.225      ;
; -2.276 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.205      ;
; -2.276 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.205      ;
; -2.264 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.192      ;
; -2.264 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.192      ;
; -2.250 ; delay4:inst94|cnt[0]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.179      ;
; -2.184 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.113      ;
; -2.184 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.113      ;
; -2.171 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.098      ;
; -2.144 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.072      ;
; -2.140 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 3.067      ;
; -2.123 ; delay4:inst94|cnt[2]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.054      ;
; -2.123 ; delay4:inst94|cnt[2]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 3.054      ;
; -2.088 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.017      ;
; -2.088 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.017      ;
; -2.079 ; delay4:inst93|cnt[2]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.009      ;
; -2.079 ; delay4:inst93|cnt[2]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.009      ;
; -2.068 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.995      ;
; -2.067 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.994      ;
; -2.038 ; delay4:inst94|cnt[2]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.967      ;
; -2.010 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.939      ;
; -2.010 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.939      ;
; -2.009 ; delay4:inst94|cnt[1]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.940      ;
; -2.009 ; delay4:inst94|cnt[1]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.940      ;
; -2.007 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.936      ;
; -1.995 ; delay4:inst94|out           ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.924      ;
; -1.995 ; delay4:inst94|out           ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.924      ;
; -1.995 ; delay4:inst94|out           ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.924      ;
; -1.989 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.916      ;
; -1.987 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.919      ;
; -1.987 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 2.919      ;
; -1.974 ; delay4:inst92|fired         ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.902      ;
; -1.974 ; delay4:inst92|fired         ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.902      ;
; -1.965 ; delay4:inst94|cnt[1]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.894      ;
; -1.956 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.884      ;
; -1.945 ; delay4:inst93|cnt[2]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.874      ;
; -1.937 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.864      ;
; -1.917 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.847      ;
; -1.878 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.805      ;
; -1.877 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.804      ;
; -1.873 ; delay4:inst93|cnt[1]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.803      ;
; -1.873 ; delay4:inst93|cnt[1]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.803      ;
; -1.857 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.787      ;
; -1.849 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.776      ;
; -1.820 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.749      ;
; -1.820 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.749      ;
; -1.818 ; delay4:inst92|cnt[2]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.744      ;
; -1.817 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.746      ;
; -1.776 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.703      ;
; -1.742 ; delay4:inst93|cnt[0]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.671      ;
; -1.742 ; delay4:inst93|cnt[0]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.671      ;
; -1.741 ; delay4:inst93|cnt[1]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.670      ;
; -1.675 ; delay4:inst94|fired         ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.606      ;
; -1.675 ; delay4:inst94|fired         ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.606      ;
; -1.675 ; delay4:inst92|cnt[1]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.601      ;
; -1.666 ; delay4:inst94|fired         ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.595      ;
; -1.666 ; delay4:inst94|fired         ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.595      ;
; -1.666 ; delay4:inst94|fired         ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.595      ;
; -1.664 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.591      ;
; -1.661 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.588      ;
; -1.644 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.571      ;
; -1.643 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.570      ;
; -1.630 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.561      ;
; -1.630 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.561      ;
; -1.616 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.544      ;
; -1.616 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.544      ;
; -1.610 ; delay4:inst93|cnt[0]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.538      ;
; -1.609 ; delay4:inst92|cnt[0]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.076     ; 2.535      ;
; -1.589 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.075     ; 2.516      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.380 ; delay4:inst92|fired         ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst2|reg3 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst2|reg0 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst2|reg1 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst2|reg2 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.380 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.381 ; delay4:inst94|fired         ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; latch_4bit_fixed:inst|reg3  ; latch_4bit_fixed:inst|reg3  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; delay4:inst93|fired         ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; latch_4bit_fixed:inst|reg2  ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; latch_4bit_fixed:inst|reg1  ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.381 ; latch_4bit_fixed:inst|reg0  ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.395 ; delay4:inst92|out           ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.684      ;
; 0.395 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.684      ;
; 0.395 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.684      ;
; 0.395 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.684      ;
; 0.396 ; delay4:inst94|out           ; delay4:inst94|out           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.396 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.396 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.396 ; delay4:inst93|out           ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.396 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.437 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.726      ;
; 0.449 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.737      ;
; 0.451 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.739      ;
; 0.455 ; delay4:inst93|fired         ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.743      ;
; 0.458 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.746      ;
; 0.509 ; delay4:inst93|out           ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.797      ;
; 0.693 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg2 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.982      ;
; 0.694 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg3 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.983      ;
; 0.698 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg1 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.987      ;
; 0.699 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg0 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.988      ;
; 0.708 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.997      ;
; 0.725 ; delay4:inst92|fired         ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.014      ;
; 0.726 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.014      ;
; 0.739 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.028      ;
; 0.742 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.030      ;
; 0.743 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.031      ;
; 0.744 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.033      ;
; 0.745 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.034      ;
; 0.745 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.033      ;
; 0.746 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.034      ;
; 0.778 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.067      ;
; 0.780 ; delay4:inst92|out           ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.069      ;
; 0.781 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.070      ;
; 0.790 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.079      ;
; 0.826 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.115      ;
; 0.855 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.144      ;
; 0.881 ; delay4:inst94|fired         ; delay4:inst94|out           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.169      ;
; 0.889 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.175      ;
; 0.904 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.193      ;
; 0.925 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.214      ;
; 0.989 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.277      ;
; 0.991 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.042 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.330      ;
; 1.042 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.330      ;
; 1.048 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.335      ;
; 1.095 ; delay4:inst94|out           ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.383      ;
; 1.103 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.390      ;
; 1.130 ; delay4:inst93|out           ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.419      ;
; 1.149 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.439      ;
; 1.150 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.439      ;
; 1.171 ; delay4:inst93|out           ; delay4:inst93|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.460      ;
; 1.179 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.465      ;
; 1.182 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.471      ;
; 1.184 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.075      ; 1.474      ;
; 1.194 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.480      ;
; 1.271 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.557      ;
; 1.282 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.571      ;
; 1.297 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.583      ;
; 1.297 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.583      ;
; 1.345 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.633      ;
; 1.347 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.635      ;
; 1.375 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.663      ;
; 1.389 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.677      ;
; 1.391 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.680      ;
; 1.474 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.762      ;
; 1.480 ; delay4:inst93|fired         ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.768      ;
; 1.480 ; delay4:inst93|fired         ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.768      ;
; 1.534 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.820      ;
; 1.534 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.820      ;
; 1.541 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.827      ;
; 1.541 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.827      ;
; 1.544 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.830      ;
; 1.554 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.843      ;
; 1.596 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.883      ;
; 1.625 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.911      ;
; 1.626 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.914      ;
; 1.628 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.916      ;
; 1.634 ; delay4:inst93|fired         ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.923      ;
; 1.637 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.923      ;
; 1.673 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.960      ;
; 1.744 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.031      ;
; 1.745 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.072      ; 2.032      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|fired         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|out           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|fired         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|out           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|fired         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|out           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|fired         ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|out           ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; 0.297  ; 0.481        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|fired         ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|out           ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; 0.298  ; 0.482        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|fired         ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|out           ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|fired         ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|out           ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|fired         ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|out           ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; 0.300  ; 0.516        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|fired         ;
; 0.301  ; 0.517        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst94|out           ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|fired|clk            ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|out|clk              ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|fired|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|out|clk              ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|pulse_cnt[0]|clk     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|pulse_cnt[1]|clk     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|cnt[1]|clk           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|cnt[2]|clk           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|fired|clk            ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|out|clk              ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|pulse_cnt[0]|clk     ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|pulse_cnt[1]|clk     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLEAR     ; CLK        ; 5.070 ; 4.805 ; Rise       ; CLK             ;
; D0        ; CLK        ; 5.060 ; 4.816 ; Rise       ; CLK             ;
; D1        ; CLK        ; 5.075 ; 5.141 ; Rise       ; CLK             ;
; D2        ; CLK        ; 4.874 ; 4.958 ; Rise       ; CLK             ;
; D3        ; CLK        ; 5.400 ; 5.497 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLEAR     ; CLK        ; -2.406 ; -2.423 ; Rise       ; CLK             ;
; D0        ; CLK        ; -1.621 ; -1.685 ; Rise       ; CLK             ;
; D1        ; CLK        ; -1.630 ; -1.695 ; Rise       ; CLK             ;
; D2        ; CLK        ; -1.756 ; -1.816 ; Rise       ; CLK             ;
; D3        ; CLK        ; -2.110 ; -2.212 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out10     ; CLK        ; 7.833  ; 7.477  ; Rise       ; CLK             ;
; out11     ; CLK        ; 12.709 ; 12.517 ; Rise       ; CLK             ;
; out12     ; CLK        ; 13.346 ; 13.118 ; Rise       ; CLK             ;
; out13     ; CLK        ; 14.029 ; 13.578 ; Rise       ; CLK             ;
; out20     ; CLK        ; 14.641 ; 13.898 ; Rise       ; CLK             ;
; out21     ; CLK        ; 10.316 ; 9.738  ; Rise       ; CLK             ;
; out22     ; CLK        ; 10.345 ; 9.772  ; Rise       ; CLK             ;
; out23     ; CLK        ; 10.701 ; 10.064 ; Rise       ; CLK             ;
; out30     ; CLK        ; 9.169  ; 8.651  ; Rise       ; CLK             ;
; out31     ; CLK        ; 7.843  ; 7.562  ; Rise       ; CLK             ;
; out40     ; CLK        ; 9.863  ; 9.682  ; Rise       ; CLK             ;
; out41     ; CLK        ; 10.171 ; 9.955  ; Rise       ; CLK             ;
; out42     ; CLK        ; 11.250 ; 11.057 ; Rise       ; CLK             ;
; out43     ; CLK        ; 9.135  ; 9.006  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out10     ; CLK        ; 7.285 ; 7.091 ; Rise       ; CLK             ;
; out11     ; CLK        ; 7.762 ; 7.441 ; Rise       ; CLK             ;
; out12     ; CLK        ; 7.977 ; 7.632 ; Rise       ; CLK             ;
; out13     ; CLK        ; 8.473 ; 8.081 ; Rise       ; CLK             ;
; out20     ; CLK        ; 7.673 ; 7.349 ; Rise       ; CLK             ;
; out21     ; CLK        ; 9.488 ; 9.002 ; Rise       ; CLK             ;
; out22     ; CLK        ; 9.520 ; 9.037 ; Rise       ; CLK             ;
; out23     ; CLK        ; 9.862 ; 9.321 ; Rise       ; CLK             ;
; out30     ; CLK        ; 8.686 ; 8.222 ; Rise       ; CLK             ;
; out31     ; CLK        ; 7.306 ; 7.012 ; Rise       ; CLK             ;
; out40     ; CLK        ; 7.528 ; 7.370 ; Rise       ; CLK             ;
; out41     ; CLK        ; 7.692 ; 7.449 ; Rise       ; CLK             ;
; out42     ; CLK        ; 9.036 ; 8.919 ; Rise       ; CLK             ;
; out43     ; CLK        ; 7.094 ; 7.017 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.781 ; -8.949            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.166 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -33.752                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                       ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.781 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.731      ;
; -0.781 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.731      ;
; -0.700 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.650      ;
; -0.700 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.650      ;
; -0.696 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.696 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.691 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.642      ;
; -0.691 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.642      ;
; -0.682 ; delay4:inst92|cnt[2]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.631      ;
; -0.682 ; delay4:inst92|cnt[2]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.631      ;
; -0.667 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.617      ;
; -0.627 ; delay4:inst92|cnt[1]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.576      ;
; -0.627 ; delay4:inst92|cnt[1]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.576      ;
; -0.615 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.566      ;
; -0.615 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.566      ;
; -0.610 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.610 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.561      ;
; -0.607 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.557      ;
; -0.602 ; delay4:inst92|cnt[0]        ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.551      ;
; -0.602 ; delay4:inst92|cnt[0]        ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.551      ;
; -0.601 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.551      ;
; -0.601 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.551      ;
; -0.586 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.536      ;
; -0.533 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.482      ;
; -0.526 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.476      ;
; -0.519 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.469      ;
; -0.519 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.469      ;
; -0.516 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.467      ;
; -0.516 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.467      ;
; -0.511 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.462      ;
; -0.511 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.462      ;
; -0.505 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.455      ;
; -0.505 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.455      ;
; -0.487 ; delay4:inst94|cnt[0]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; delay4:inst94|cnt[0]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.439      ;
; -0.487 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.437      ;
; -0.463 ; delay4:inst94|cnt[0]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.414      ;
; -0.452 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.401      ;
; -0.439 ; delay4:inst94|cnt[2]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.391      ;
; -0.439 ; delay4:inst94|cnt[2]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.391      ;
; -0.434 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.385      ;
; -0.434 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.385      ;
; -0.429 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.380      ;
; -0.429 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.380      ;
; -0.427 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.377      ;
; -0.411 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.363      ;
; -0.411 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.363      ;
; -0.405 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.355      ;
; -0.394 ; delay4:inst93|cnt[2]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; delay4:inst93|cnt[2]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.345      ;
; -0.377 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.326      ;
; -0.375 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.324      ;
; -0.372 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.322      ;
; -0.369 ; delay4:inst94|cnt[2]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.320      ;
; -0.365 ; delay4:inst92|fired         ; delay4:inst92|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.315      ;
; -0.365 ; delay4:inst92|fired         ; delay4:inst92|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.315      ;
; -0.353 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.302      ;
; -0.350 ; delay4:inst94|cnt[1]        ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.302      ;
; -0.350 ; delay4:inst94|cnt[1]        ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.302      ;
; -0.348 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.300      ;
; -0.348 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.300      ;
; -0.347 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.299      ;
; -0.345 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.295      ;
; -0.341 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.292      ;
; -0.336 ; delay4:inst94|out           ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.285      ;
; -0.336 ; delay4:inst94|out           ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.285      ;
; -0.336 ; delay4:inst94|out           ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.285      ;
; -0.326 ; delay4:inst94|cnt[1]        ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.277      ;
; -0.322 ; delay4:inst93|cnt[2]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.272      ;
; -0.318 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.268      ;
; -0.296 ; delay4:inst93|cnt[1]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; delay4:inst93|cnt[1]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.247      ;
; -0.296 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.245      ;
; -0.294 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.243      ;
; -0.291 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.241      ;
; -0.273 ; delay4:inst92|cnt[2]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.222      ;
; -0.271 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.220      ;
; -0.267 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.219      ;
; -0.267 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.219      ;
; -0.266 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst92|cnt[1]       ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.218      ;
; -0.246 ; delay4:inst94|fired         ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.197      ;
; -0.246 ; delay4:inst94|fired         ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.197      ;
; -0.238 ; delay4:inst93|cnt[0]        ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.189      ;
; -0.238 ; delay4:inst93|cnt[0]        ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.189      ;
; -0.233 ; delay4:inst93|cnt[1]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.183      ;
; -0.217 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.166      ;
; -0.213 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|out          ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.162      ;
; -0.213 ; delay4:inst92|cnt[1]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.162      ;
; -0.200 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.151      ;
; -0.200 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.151      ;
; -0.197 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.146      ;
; -0.195 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.144      ;
; -0.192 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.142      ;
; -0.188 ; delay4:inst92|cnt[0]        ; delay4:inst92|out          ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.137      ;
; -0.187 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.137      ;
; -0.185 ; latch_4bit_fixed:inst|reg3  ; delay4:inst94|cnt[0]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.135      ;
; -0.175 ; delay4:inst93|cnt[0]        ; delay4:inst93|out          ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.125      ;
; -0.171 ; latch_4bit_fixed:inst2|reg3 ; delay4:inst93|cnt[2]       ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.121      ;
; -0.169 ; delay4:inst93|fired         ; delay4:inst93|pulse_cnt[1] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.120      ;
; -0.169 ; delay4:inst93|fired         ; delay4:inst93|pulse_cnt[0] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.120      ;
+--------+-----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; delay4:inst94|fired         ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst92|fired         ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst|reg3  ; latch_4bit_fixed:inst|reg3  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst2|reg3 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst2|reg0 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst2|reg1 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst2|reg2 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst93|fired         ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst|reg2  ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst|reg1  ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; latch_4bit_fixed:inst|reg0  ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.173 ; delay4:inst94|out           ; delay4:inst94|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst92|out           ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst93|out           ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.173 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.174 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.182 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.323      ;
; 0.188 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.329      ;
; 0.189 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.330      ;
; 0.191 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.332      ;
; 0.192 ; delay4:inst93|fired         ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.333      ;
; 0.204 ; delay4:inst93|out           ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.345      ;
; 0.286 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg3 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.286 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg2 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.289 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg1 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.430      ;
; 0.290 ; delay4:inst93|out           ; latch_4bit_fixed:inst2|reg0 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.431      ;
; 0.296 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.436      ;
; 0.297 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.438      ;
; 0.302 ; delay4:inst92|fired         ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.443      ;
; 0.311 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.452      ;
; 0.314 ; delay4:inst94|cnt[0]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.455      ;
; 0.315 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.456      ;
; 0.316 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.456      ;
; 0.316 ; delay4:inst92|cnt[2]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.456      ;
; 0.317 ; delay4:inst94|cnt[1]        ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.458      ;
; 0.317 ; delay4:inst94|cnt[2]        ; delay4:inst94|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.458      ;
; 0.330 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.471      ;
; 0.331 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.472      ;
; 0.333 ; delay4:inst92|out           ; delay4:inst92|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.474      ;
; 0.333 ; delay4:inst92|out           ; delay4:inst92|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.474      ;
; 0.357 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.497      ;
; 0.370 ; delay4:inst94|fired         ; delay4:inst94|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.511      ;
; 0.374 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.515      ;
; 0.377 ; delay4:inst92|cnt[1]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.517      ;
; 0.391 ; delay4:inst92|cnt[0]        ; delay4:inst92|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.531      ;
; 0.398 ; delay4:inst94|pulse_cnt[0]  ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.538      ;
; 0.440 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.464 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.604      ;
; 0.465 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.606      ;
; 0.467 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.608      ;
; 0.477 ; delay4:inst94|out           ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.618      ;
; 0.478 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|fired         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.618      ;
; 0.481 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.622      ;
; 0.506 ; delay4:inst93|out           ; delay4:inst93|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.648      ;
; 0.506 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.648      ;
; 0.507 ; delay4:inst94|out           ; delay4:inst94|pulse_cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.649      ;
; 0.510 ; delay4:inst93|out           ; delay4:inst93|pulse_cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.652      ;
; 0.518 ; delay4:inst92|pulse_cnt[0]  ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.659      ;
; 0.522 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.662      ;
; 0.533 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.673      ;
; 0.533 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.674      ;
; 0.541 ; delay4:inst92|pulse_cnt[1]  ; delay4:inst92|out           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.682      ;
; 0.585 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.725      ;
; 0.585 ; latch_4bit_fixed:inst2|reg1 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.725      ;
; 0.603 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.744      ;
; 0.605 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.746      ;
; 0.610 ; delay4:inst93|cnt[2]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.751      ;
; 0.624 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.765      ;
; 0.626 ; latch_4bit_fixed:inst2|reg0 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.767      ;
; 0.628 ; latch_4bit_fixed:inst2|reg0 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.768      ;
; 0.630 ; delay4:inst93|cnt[0]        ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.771      ;
; 0.665 ; delay4:inst93|fired         ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.806      ;
; 0.665 ; delay4:inst93|fired         ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.806      ;
; 0.693 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.833      ;
; 0.693 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.833      ;
; 0.696 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.837      ;
; 0.697 ; delay4:inst93|cnt[1]        ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.838      ;
; 0.698 ; latch_4bit_fixed:inst2|reg1 ; delay4:inst93|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.839      ;
; 0.708 ; delay4:inst94|pulse_cnt[1]  ; delay4:inst94|fired         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.848      ;
; 0.709 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.849      ;
; 0.710 ; latch_4bit_fixed:inst2|reg3 ; latch_4bit_fixed:inst|reg2  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.850      ;
; 0.712 ; delay4:inst93|pulse_cnt[0]  ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.852      ;
; 0.732 ; delay4:inst93|pulse_cnt[1]  ; delay4:inst93|out           ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.872      ;
; 0.749 ; delay4:inst93|fired         ; delay4:inst93|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.890      ;
; 0.752 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg1  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.892      ;
; 0.752 ; latch_4bit_fixed:inst2|reg2 ; latch_4bit_fixed:inst|reg0  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.892      ;
; 0.781 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[0]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.921      ;
; 0.783 ; latch_4bit_fixed:inst2|reg2 ; delay4:inst94|cnt[2]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.923      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|fired         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|out           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|fired         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|out           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|fired         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|out           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|fired         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|out           ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst92|pulse_cnt[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[0]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg0 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg1 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg2 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst2|reg3 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|fired         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|out           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst93|pulse_cnt[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[0]        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[1]        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|cnt[2]        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|fired         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|out           ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; delay4:inst94|pulse_cnt[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg0  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg1  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg2  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; latch_4bit_fixed:inst|reg3  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg0|clk              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg1|clk              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg2|clk              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst2|reg3|clk              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|cnt[0]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|cnt[1]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|cnt[2]|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|fired|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|out|clk              ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|pulse_cnt[0]|clk     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst92|pulse_cnt[1]|clk     ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|cnt[0]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|cnt[1]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|cnt[2]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|fired|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|out|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|pulse_cnt[0]|clk     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst93|pulse_cnt[1]|clk     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|cnt[0]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|cnt[1]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|cnt[2]|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|fired|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|out|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|pulse_cnt[0]|clk     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst94|pulse_cnt[1]|clk     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|reg0|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|reg1|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|reg2|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst|reg3|clk               ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]   ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|i                 ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[0]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[1]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst92|cnt[2]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[1]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|cnt[2]        ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|fired         ;
; 0.657  ; 0.873        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; delay4:inst93|out           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLEAR     ; CLK        ; 2.352 ; 3.098 ; Rise       ; CLK             ;
; D0        ; CLK        ; 2.294 ; 2.977 ; Rise       ; CLK             ;
; D1        ; CLK        ; 2.424 ; 2.987 ; Rise       ; CLK             ;
; D2        ; CLK        ; 2.344 ; 2.935 ; Rise       ; CLK             ;
; D3        ; CLK        ; 2.596 ; 3.233 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLEAR     ; CLK        ; -1.208 ; -1.866 ; Rise       ; CLK             ;
; D0        ; CLK        ; -0.845 ; -1.418 ; Rise       ; CLK             ;
; D1        ; CLK        ; -0.848 ; -1.419 ; Rise       ; CLK             ;
; D2        ; CLK        ; -0.929 ; -1.523 ; Rise       ; CLK             ;
; D3        ; CLK        ; -1.108 ; -1.738 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out10     ; CLK        ; 3.726 ; 3.841 ; Rise       ; CLK             ;
; out11     ; CLK        ; 6.127 ; 6.191 ; Rise       ; CLK             ;
; out12     ; CLK        ; 6.370 ; 6.436 ; Rise       ; CLK             ;
; out13     ; CLK        ; 6.608 ; 6.767 ; Rise       ; CLK             ;
; out20     ; CLK        ; 6.803 ; 7.011 ; Rise       ; CLK             ;
; out21     ; CLK        ; 4.824 ; 5.059 ; Rise       ; CLK             ;
; out22     ; CLK        ; 4.843 ; 5.074 ; Rise       ; CLK             ;
; out23     ; CLK        ; 4.970 ; 5.246 ; Rise       ; CLK             ;
; out30     ; CLK        ; 4.311 ; 4.504 ; Rise       ; CLK             ;
; out31     ; CLK        ; 3.757 ; 3.892 ; Rise       ; CLK             ;
; out40     ; CLK        ; 4.713 ; 4.714 ; Rise       ; CLK             ;
; out41     ; CLK        ; 4.882 ; 4.944 ; Rise       ; CLK             ;
; out42     ; CLK        ; 5.562 ; 5.683 ; Rise       ; CLK             ;
; out43     ; CLK        ; 4.424 ; 4.432 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out10     ; CLK        ; 3.531 ; 3.593 ; Rise       ; CLK             ;
; out11     ; CLK        ; 3.698 ; 3.821 ; Rise       ; CLK             ;
; out12     ; CLK        ; 3.787 ; 3.867 ; Rise       ; CLK             ;
; out13     ; CLK        ; 4.005 ; 4.192 ; Rise       ; CLK             ;
; out20     ; CLK        ; 3.665 ; 3.797 ; Rise       ; CLK             ;
; out21     ; CLK        ; 4.481 ; 4.710 ; Rise       ; CLK             ;
; out22     ; CLK        ; 4.498 ; 4.723 ; Rise       ; CLK             ;
; out23     ; CLK        ; 4.623 ; 4.892 ; Rise       ; CLK             ;
; out30     ; CLK        ; 4.111 ; 4.302 ; Rise       ; CLK             ;
; out31     ; CLK        ; 3.516 ; 3.614 ; Rise       ; CLK             ;
; out40     ; CLK        ; 3.701 ; 3.687 ; Rise       ; CLK             ;
; out41     ; CLK        ; 3.765 ; 3.812 ; Rise       ; CLK             ;
; out42     ; CLK        ; 4.641 ; 4.676 ; Rise       ; CLK             ;
; out43     ; CLK        ; 3.529 ; 3.511 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.237  ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.237  ; 0.166 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -52.971 ; 0.0   ; 0.0      ; 0.0     ; -46.123             ;
;  CLK             ; -52.971 ; 0.000 ; N/A      ; N/A     ; -46.123             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLEAR     ; CLK        ; 5.446 ; 5.500 ; Rise       ; CLK             ;
; D0        ; CLK        ; 5.460 ; 5.514 ; Rise       ; CLK             ;
; D1        ; CLK        ; 5.475 ; 5.697 ; Rise       ; CLK             ;
; D2        ; CLK        ; 5.268 ; 5.486 ; Rise       ; CLK             ;
; D3        ; CLK        ; 5.818 ; 6.071 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLEAR     ; CLK        ; -1.208 ; -1.866 ; Rise       ; CLK             ;
; D0        ; CLK        ; -0.845 ; -1.418 ; Rise       ; CLK             ;
; D1        ; CLK        ; -0.848 ; -1.419 ; Rise       ; CLK             ;
; D2        ; CLK        ; -0.929 ; -1.523 ; Rise       ; CLK             ;
; D3        ; CLK        ; -1.108 ; -1.738 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; out10     ; CLK        ; 8.151  ; 7.944  ; Rise       ; CLK             ;
; out11     ; CLK        ; 13.478 ; 13.330 ; Rise       ; CLK             ;
; out12     ; CLK        ; 14.125 ; 14.052 ; Rise       ; CLK             ;
; out13     ; CLK        ; 14.821 ; 14.543 ; Rise       ; CLK             ;
; out20     ; CLK        ; 15.467 ; 15.004 ; Rise       ; CLK             ;
; out21     ; CLK        ; 10.742 ; 10.432 ; Rise       ; CLK             ;
; out22     ; CLK        ; 10.793 ; 10.449 ; Rise       ; CLK             ;
; out23     ; CLK        ; 11.141 ; 10.784 ; Rise       ; CLK             ;
; out30     ; CLK        ; 9.549  ; 9.245  ; Rise       ; CLK             ;
; out31     ; CLK        ; 8.199  ; 8.048  ; Rise       ; CLK             ;
; out40     ; CLK        ; 10.248 ; 10.160 ; Rise       ; CLK             ;
; out41     ; CLK        ; 10.592 ; 10.479 ; Rise       ; CLK             ;
; out42     ; CLK        ; 11.623 ; 11.540 ; Rise       ; CLK             ;
; out43     ; CLK        ; 9.528  ; 9.452  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; out10     ; CLK        ; 3.531 ; 3.593 ; Rise       ; CLK             ;
; out11     ; CLK        ; 3.698 ; 3.821 ; Rise       ; CLK             ;
; out12     ; CLK        ; 3.787 ; 3.867 ; Rise       ; CLK             ;
; out13     ; CLK        ; 4.005 ; 4.192 ; Rise       ; CLK             ;
; out20     ; CLK        ; 3.665 ; 3.797 ; Rise       ; CLK             ;
; out21     ; CLK        ; 4.481 ; 4.710 ; Rise       ; CLK             ;
; out22     ; CLK        ; 4.498 ; 4.723 ; Rise       ; CLK             ;
; out23     ; CLK        ; 4.623 ; 4.892 ; Rise       ; CLK             ;
; out30     ; CLK        ; 4.111 ; 4.302 ; Rise       ; CLK             ;
; out31     ; CLK        ; 3.516 ; 3.614 ; Rise       ; CLK             ;
; out40     ; CLK        ; 3.701 ; 3.687 ; Rise       ; CLK             ;
; out41     ; CLK        ; 3.765 ; 3.812 ; Rise       ; CLK             ;
; out42     ; CLK        ; 4.641 ; 4.676 ; Rise       ; CLK             ;
; out43     ; CLK        ; 3.529 ; 3.511 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; out40         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out41         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out42         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out43         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out10         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out11         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out12         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out13         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out20         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out21         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out22         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out23         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out30         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out31         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out32         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; out33         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLEAR                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out40         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out41         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out42         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; out43         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out11         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out12         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; out13         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out20         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out21         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; out22         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out23         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; out30         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; out31         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out32         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; out33         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out40         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out41         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out42         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; out43         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out10         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out11         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out12         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; out13         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out20         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out21         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; out22         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out23         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; out30         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; out31         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out32         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; out33         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 228      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 228      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 119   ; 119  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Jan 01 17:55:06 2026
Info: Command: quartus_sta Sythesis_Caculator25_12_12 -c Sythesis_Caculator25_12_12
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "Sythesis_Caculator25_12_12" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity Sythesis_Caculator25_12_12 -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity Sythesis_Caculator25_12_12 -section_id "Root Region" was ignored
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst67|q[5]|combout" is a latch
    Warning: Node "inst67|q[0]|combout" is a latch
    Warning: Node "inst67|q[4]|combout" is a latch
    Warning: Node "inst67|q[1]|combout" is a latch
    Warning: Node "inst67|q[7]|combout" is a latch
    Warning: Node "inst67|q[6]|combout" is a latch
    Warning: Node "inst67|q[2]|combout" is a latch
    Warning: Node "inst67|q[3]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'Sythesis_Caculator25_12_12.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.237
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.237       -52.971 CLK 
Info: Worst-case hold slack is 0.432
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.432         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -46.123 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE6F17C8 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.916
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.916       -47.734 CLK 
Info: Worst-case hold slack is 0.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.380         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -46.123 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP4CE6F17C8 are preliminary
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.781
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.781        -8.949 CLK 
Info: Worst-case hold slack is 0.166
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.166         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -33.752 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 267 megabytes
    Info: Processing ended: Thu Jan 01 17:55:07 2026
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


