# Codesign â€“ CESI

## ğŸ”— Lien vers le support Notion
https://chief-violin-c20.notion.site/TP-VHDL-Codesign-2026-2be3b9c822568011b904e0d58f24585e

---

## âœ… Prise en main de Quartus 18
âœ” TerminÃ©e

---

## ğŸŸ¦ Exercice 1 â€“ Compteur 0 â†’ 15

**Objectif :**  
Ã‰crire en VHDL un compteur 4 bits allant de **0 Ã  15**, puis rÃ©aliser sa simulation.

**Livrables :**
- Code VHDL du compteur  
- Testbench de simulation  

âœ” Exercice rÃ©alisÃ© et validÃ©

---

## ğŸŸ© Exercice 2 â€“ Compteur 0 â†’ 9 + test sur DE0-Nano

**Objectif :**  
Modifier le compteur prÃ©cÃ©dent pour qu'il compte de **0 Ã  9**.

### ğŸ”§ Modification principale

Avant (0 â†’ 15) :
```vhdl
if count = "1111" then   -- 15
    count <= (others => '0');
```
AprÃ¨s (0 â†’ 9) :
```vhdl
if count = "1001" then   -- 9
    count <= (others => '0');
```

### ğŸ’¡ Remarque (DE0-Nano)

La carte DE0-Nano utilise une horloge **clk_50MHz**, trop rapide pour observer le comptage sur les LEDs.  
Un ralentissement de lâ€™horloge sera nÃ©cessaire pour un affichage visible.

âœ” MÃªme testbench utilisÃ© pour les compteurs 0â€“15 et 0â€“9  
âœ” Simulation validÃ©e avant test expÃ©rimental

---

## ğŸŸ¥ Exercice 3 â€“ Compteur synchrone 0 â†’ 9 avec pÃ©riode de 1 seconde

**Objectif :**  
RÃ©aliser un compteur synchrone **0 â†’ 9** avec un incrÃ©ment toutes les **1 seconde**.

### ğŸ›  Solution

Ajout dâ€™un **diviseur dâ€™horloge** :
- EntrÃ©e : 50 MHz  
- Sortie : 1 Hz  

Le compteur est alors pilotÃ© par cette horloge lente.

âœ” Compteur fonctionnel  
âœ” Simulation possible  
âœ” PrÃªt pour implÃ©mentation sur la carte DE0-Nano

dout_tb passe de 0 â†’ 1 â†’ 2

avec un changement toutes les ~1000 ms (1 seconde):

    âœ” donc le temps de comptage est bien de 1 s

    âœ” le compteur est synchrone

    âœ” lâ€™objectif de lâ€™exercice est atteint

---

## ğŸ“ Outils utilisÃ©s
- Quartus Prime 18
- ModelSim
- Carte FPGA DE0-Nano
