# 第五章 条件语句、循环语句、块语句与生成语句

## 概述
在本章中将详细的学习Verilog语法中的条件语句、循环语句、块语句和盛生成语句的写法。其中生成语句时Verilog1364-2001版标准新添加的语句。这些语句中有些与C语言很类似，所以比较容易理解。但也有些与C语言不同，如块语句、生成语句、casex和casez等。

## 5.1 条件语句(if_else语句)
Verilog HDL语言提供了3种形式的if语句。
(1)
```verilog
if (a > b)
    out1 = in1;
```
(2)
```verilog
if(a > b)
    out1 = int1;
else
    out1 = int2;
```
(3)
```verilog
if (a > b)
    out1 = int1;
else if(a < b)
    out1 = int2;
else 
    out1 = int3;
```

**注意:条件语句必须在过程块语句中使用。所谓过程块语句是指由initial和always语句引导的执行语句集合。除这两种块语句引导的begin end块中可以编写条件语句外，模块中的其他地方都不能编写。**

5点说明:
(1) 3种形式的if语句种在if后面都有表达式，一般为逻辑表达式或关系表达式。系统对表达式的值进行判断，若为0,x,z，按假处理，若为1，则为真。 
(2) 第2,3种形式的if语句，在每个else前都有一个分号；整个语句结束处有一分号。
(3) if和else中可以包含一个内嵌的操作语句，也可以有多个操作语句，此时用begin和end这两个关键词i昂几个语句包含起来成为一个复合块语句。
```verilog
if (a > b)
    begin
        out1 <= int1;
        out2 <= int2;
    end
else
    begin
        out1 <= int2;
        out2 <= int1;
    end
```
(4) 允许一定形式的表达式简写方式`if (expr)`等价于`if(expr == 1)`
(5) if语句允许嵌套

## 5.2 case语句