Timing Analyzer report for ZigVHDL
Wed May 04 16:36:45 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clock'
 13. Slow 1200mV 85C Model Hold: 'i_clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clock'
 22. Slow 1200mV 0C Model Hold: 'i_clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clock'
 30. Fast 1200mV 0C Model Hold: 'i_clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ZigVHDL                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.1%      ;
;     Processor 4            ;   0.8%      ;
;     Processors 5-6         ;   0.4%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; i_clock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 121.74 MHz ; 121.74 MHz      ; i_clock    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; i_clock ; -7.214 ; -233.001         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; i_clock ; 0.274 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; i_clock ; -3.000 ; -257.775                       ;
+---------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clock'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[5]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[6]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[7]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[8]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[9]           ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[10]          ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[11]          ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[12]          ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[13]          ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[14]          ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -7.214 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[15]          ; i_clock      ; i_clock     ; 1.000        ; -0.290     ; 7.700      ;
; -3.157 ; xiplus_1[0]                                                                                              ; D2_1            ; i_clock      ; i_clock     ; 1.000        ; -0.404     ; 3.751      ;
; -3.043 ; xu_1[0]                                                                                                  ; zigout[15]~reg0 ; i_clock      ; i_clock     ; 1.000        ; -0.074     ; 3.967      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[5]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[6]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[7]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[8]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[9]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[10]          ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[11]          ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[12]          ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[13]          ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[14]          ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[0]                                                                                                  ; xu[15]          ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[1]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[2]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[3]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[4]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[5]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[6]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[7]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[8]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[9]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[10]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[11]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[12]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[13]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[14]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[15]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[1]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[2]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[3]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[4]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[5]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[6]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[7]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[8]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[9]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[10]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[11]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[12]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[13]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[14]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[15]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[1]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[2]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[3]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[4]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[5]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[6]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[7]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[8]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[9]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[10]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[11]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[12]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[13]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[14]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[15]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[1]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[2]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[3]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[4]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[5]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[6]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[7]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[8]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[9]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[10]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[11]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[12]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[13]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[14]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[15]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[1]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[2]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[3]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[4]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[5]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
; -2.956 ; U0_1[6]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.132     ; 3.600      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clock'                                                                                                                                                                                  ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.274 ; iplus[3]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 0.941      ;
; 0.277 ; U1[4]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.444      ; 0.943      ;
; 0.280 ; iplus[5]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 0.947      ;
; 0.307 ; U1[3]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.444      ; 0.973      ;
; 0.309 ; iplus[1]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 0.976      ;
; 0.313 ; iplus[4]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 0.980      ;
; 0.314 ; iplus[7]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 0.981      ;
; 0.346 ; U1[0]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.443      ; 1.011      ;
; 0.350 ; U1[5]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.444      ; 1.016      ;
; 0.354 ; iplus[0]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.444      ; 1.020      ;
; 0.363 ; U1[1]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.443      ; 1.028      ;
; 0.385 ; iplus[2]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 1.052      ;
; 0.420 ; LFSR_33:c1|shift_register[28] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.686      ;
; 0.421 ; LFSR_33:c1|shift_register[26] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.687      ;
; 0.421 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.687      ;
; 0.423 ; LFSR_33:c1|shift_register[29] ; LFSR_33:c1|shift_register[9]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.689      ;
; 0.423 ; LFSR_33:c1|shift_register[24] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.689      ;
; 0.428 ; U1_1[4]                       ; U1_2[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.695      ;
; 0.428 ; LFSR_33:c1|shift_register[2]  ; U0[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.694      ;
; 0.429 ; U1_1[15]                      ; U1_2[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; U1[15]                        ; U1_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; U1_1[3]                       ; U1_2[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.695      ;
; 0.432 ; U1_1[2]                       ; U1_2[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.699      ;
; 0.435 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.701      ;
; 0.437 ; LFSR_33:c1|shift_register[0]  ; U0[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.703      ;
; 0.438 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.704      ;
; 0.440 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.706      ;
; 0.444 ; LFSR_33:c1|shift_register[9]  ; U0[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.710      ;
; 0.445 ; LFSR_33:c1|shift_register[11] ; U0[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.711      ;
; 0.446 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.446 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.446 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[24]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.446 ; LFSR_33:c1|shift_register[13] ; LFSR_33:c1|shift_register[26]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.712      ;
; 0.447 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.713      ;
; 0.447 ; LFSR_33:c1|shift_register[13] ; U0[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.713      ;
; 0.449 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.716      ;
; 0.451 ; U1[1]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.718      ;
; 0.452 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; LFSR_33:c1|shift_register[6]  ; U0[6]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.718      ;
; 0.460 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.727      ;
; 0.543 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.810      ;
; 0.544 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.810      ;
; 0.549 ; LFSR_33:c1|shift_register[3]  ; LFSR_33:c1|shift_register[16]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.815      ;
; 0.553 ; LFSR_33:c1|shift_register[3]  ; U0[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.819      ;
; 0.558 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.824      ;
; 0.566 ; LFSR_33:c1|shift_register[22] ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.832      ;
; 0.573 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.840      ;
; 0.580 ; iplus[6]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.445      ; 1.247      ;
; 0.593 ; LFSR_33:c1|shift_register[1]  ; U0[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.859      ;
; 0.596 ; LFSR_33:c1|shift_register[1]  ; LFSR_33:c1|shift_register[14]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.862      ;
; 0.600 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.867      ;
; 0.600 ; U1_1[0]                       ; U1_2[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.867      ;
; 0.601 ; U1_1[6]                       ; U1_2[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.868      ;
; 0.602 ; U1_1[5]                       ; U1_2[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.869      ;
; 0.608 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.874      ;
; 0.615 ; LFSR_33:c1|shift_register[7]  ; U0[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.881      ;
; 0.616 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.882      ;
; 0.617 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[20]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.883      ;
; 0.621 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.888      ;
; 0.625 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.891      ;
; 0.630 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.897      ;
; 0.631 ; LFSR_33:c1|shift_register[19] ; U1[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.898      ;
; 0.635 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[30]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.901      ;
; 0.636 ; LFSR_33:c1|shift_register[23] ; iplus[7]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.901      ;
; 0.637 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 0.902      ;
; 0.640 ; LFSR_33:c1|shift_register[17] ; U1[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.906      ;
; 0.641 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.910      ;
; 0.651 ; LFSR_33:c1|shift_register[16] ; U1[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.918      ;
; 0.652 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.918      ;
; 0.653 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.920      ;
; 0.653 ; LFSR_33:c1|shift_register[13] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.919      ;
; 0.654 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.920      ;
; 0.654 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.920      ;
; 0.659 ; LFSR_33:c1|shift_register[18] ; U1[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; LFSR_33:c1|shift_register[21] ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.927      ;
; 0.666 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.932      ;
; 0.677 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.943      ;
; 0.687 ; U1_2[6]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.954      ;
; 0.696 ; U1_2[4]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.963      ;
; 0.697 ; U1[2]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.444      ; 1.363      ;
; 0.698 ; LFSR_33:c1|shift_register[16] ; iplus[1]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.964      ;
; 0.742 ; U1_2[0]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 1.009      ;
; 0.744 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.079      ; 1.009      ;
; 0.768 ; U0[8]                         ; U0_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.287      ; 0.854      ;
; 0.768 ; U0[12]                        ; U0_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.287      ; 0.854      ;
; 0.769 ; U0[9]                         ; U0_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.287      ; 0.855      ;
; 0.770 ; U0[15]                        ; U0_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.287      ; 0.856      ;
; 0.771 ; U0[0]                         ; U0_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.290      ; 0.860      ;
; 0.774 ; U0[14]                        ; U0_1[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.290      ; 0.863      ;
; 0.775 ; U1_2[5]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 1.042      ;
; 0.779 ; U0[1]                         ; U0_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.287      ; 0.865      ;
; 0.783 ; U0[13]                        ; U0_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.290      ; 0.872      ;
; 0.793 ; U0[5]                         ; U0_1[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.287      ; 0.879      ;
; 0.798 ; U0[6]                         ; U0_1[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.290      ; 0.887      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.23 MHz ; 134.23 MHz      ; i_clock    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_clock ; -6.450 ; -200.020        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.287 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -256.895                      ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[5]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[6]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[7]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[8]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[9]           ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[10]          ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[11]          ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[12]          ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[13]          ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[14]          ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -6.450 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[15]          ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 6.967      ;
; -2.778 ; xiplus_1[0]                                                                                              ; D2_1            ; i_clock      ; i_clock     ; 1.000        ; -0.361     ; 3.416      ;
; -2.675 ; xu_1[0]                                                                                                  ; zigout[15]~reg0 ; i_clock      ; i_clock     ; 1.000        ; -0.064     ; 3.610      ;
; -2.559 ; xu_1[0]                                                                                                  ; zigout[13]~reg0 ; i_clock      ; i_clock     ; 1.000        ; -0.064     ; 3.494      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[5]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[6]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[7]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[8]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[9]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[10]          ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[11]          ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[12]          ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[13]          ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[14]          ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[0]                                                                                                  ; xu[15]          ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[1]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[2]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[3]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[4]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[5]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[6]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[7]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[8]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[9]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[10]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[11]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[12]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[13]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[14]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[15]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[1]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[2]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[3]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[4]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[5]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[6]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[7]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[8]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[9]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[10]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[11]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[12]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[13]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[14]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[15]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[1]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[2]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[3]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[4]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[5]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[6]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[7]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[8]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[9]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[10]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[11]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[12]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[13]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[14]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[15]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[1]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[2]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[3]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[4]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[5]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[6]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[7]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[8]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[9]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[10]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[11]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[12]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[13]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[14]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[15]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[1]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[2]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[3]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[4]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
; -2.541 ; U0_1[5]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.116     ; 3.216      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                   ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.287 ; iplus[3]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.885      ;
; 0.291 ; U1[4]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.889      ;
; 0.292 ; iplus[5]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.890      ;
; 0.309 ; U1[3]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.907      ;
; 0.313 ; iplus[1]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.911      ;
; 0.316 ; iplus[7]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.914      ;
; 0.318 ; iplus[4]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.916      ;
; 0.354 ; U1[0]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.396      ; 0.951      ;
; 0.355 ; iplus[0]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.396      ; 0.952      ;
; 0.358 ; U1[5]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.956      ;
; 0.369 ; U1[1]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.396      ; 0.966      ;
; 0.379 ; LFSR_33:c1|shift_register[28] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.622      ;
; 0.380 ; LFSR_33:c1|shift_register[26] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.623      ;
; 0.380 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.623      ;
; 0.382 ; LFSR_33:c1|shift_register[29] ; LFSR_33:c1|shift_register[9]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.625      ;
; 0.383 ; LFSR_33:c1|shift_register[24] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.626      ;
; 0.387 ; LFSR_33:c1|shift_register[2]  ; U0[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.630      ;
; 0.387 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.630      ;
; 0.391 ; iplus[2]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 0.989      ;
; 0.395 ; U1_1[4]                       ; U1_2[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.638      ;
; 0.396 ; U1_1[15]                      ; U1_2[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; U1[15]                        ; U1_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; U1_1[3]                       ; U1_2[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.640      ;
; 0.400 ; U1_1[2]                       ; U1_2[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.643      ;
; 0.401 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.644      ;
; 0.403 ; LFSR_33:c1|shift_register[0]  ; U0[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.646      ;
; 0.406 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.649      ;
; 0.407 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.650      ;
; 0.409 ; LFSR_33:c1|shift_register[9]  ; U0[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.652      ;
; 0.411 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.654      ;
; 0.411 ; LFSR_33:c1|shift_register[11] ; U0[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.654      ;
; 0.412 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.655      ;
; 0.412 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[24]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.655      ;
; 0.412 ; LFSR_33:c1|shift_register[13] ; LFSR_33:c1|shift_register[26]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.655      ;
; 0.413 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.656      ;
; 0.413 ; LFSR_33:c1|shift_register[13] ; U0[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.656      ;
; 0.416 ; U1[1]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; LFSR_33:c1|shift_register[6]  ; U0[6]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.660      ;
; 0.424 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.667      ;
; 0.492 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.735      ;
; 0.493 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.736      ;
; 0.497 ; LFSR_33:c1|shift_register[3]  ; LFSR_33:c1|shift_register[16]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.740      ;
; 0.501 ; LFSR_33:c1|shift_register[3]  ; U0[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.744      ;
; 0.505 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.748      ;
; 0.513 ; LFSR_33:c1|shift_register[22] ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.756      ;
; 0.519 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.762      ;
; 0.547 ; LFSR_33:c1|shift_register[1]  ; U0[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.789      ;
; 0.549 ; U1_1[6]                       ; U1_2[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.792      ;
; 0.549 ; U1_1[0]                       ; U1_2[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.792      ;
; 0.551 ; U1_1[5]                       ; U1_2[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.794      ;
; 0.551 ; LFSR_33:c1|shift_register[1]  ; LFSR_33:c1|shift_register[14]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.793      ;
; 0.552 ; iplus[6]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 1.150      ;
; 0.560 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.802      ;
; 0.560 ; LFSR_33:c1|shift_register[7]  ; U0[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.803      ;
; 0.563 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.805      ;
; 0.563 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[20]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.806      ;
; 0.567 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.810      ;
; 0.571 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.814      ;
; 0.576 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.819      ;
; 0.580 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[30]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.823      ;
; 0.585 ; LFSR_33:c1|shift_register[17] ; U1[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; LFSR_33:c1|shift_register[19] ; U1[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; LFSR_33:c1|shift_register[23] ; iplus[7]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.829      ;
; 0.587 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.831      ;
; 0.591 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.835      ;
; 0.594 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.837      ;
; 0.595 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.839      ;
; 0.596 ; LFSR_33:c1|shift_register[13] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.839      ;
; 0.597 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.840      ;
; 0.598 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; LFSR_33:c1|shift_register[16] ; U1[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.843      ;
; 0.604 ; LFSR_33:c1|shift_register[21] ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.848      ;
; 0.608 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.851      ;
; 0.609 ; LFSR_33:c1|shift_register[18] ; U1[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.853      ;
; 0.616 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.859      ;
; 0.624 ; U1_2[6]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.867      ;
; 0.633 ; U1_2[4]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.876      ;
; 0.639 ; LFSR_33:c1|shift_register[16] ; iplus[1]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.882      ;
; 0.660 ; U1_2[0]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.903      ;
; 0.667 ; U1[2]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.397      ; 1.265      ;
; 0.686 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.928      ;
; 0.708 ; U1_2[5]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.951      ;
; 0.726 ; U0[8]                         ; U0_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.241      ; 0.784      ;
; 0.726 ; U0[12]                        ; U0_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.241      ; 0.784      ;
; 0.727 ; U0[9]                         ; U0_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.241      ; 0.785      ;
; 0.728 ; U0[15]                        ; U0_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.241      ; 0.786      ;
; 0.728 ; LFSR_33:c1|shift_register[14] ; LFSR_33:c1|shift_register[27]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.969      ;
; 0.730 ; U0[0]                         ; U0_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.243      ; 0.790      ;
; 0.732 ; U0[14]                        ; U0_1[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.243      ; 0.792      ;
; 0.733 ; LFSR_33:c1|shift_register[14] ; U0[14]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.070      ; 0.974      ;
; 0.735 ; U0[1]                         ; U0_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.241      ; 0.793      ;
; 0.739 ; U0[13]                        ; U0_1[13]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.243      ; 0.799      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_clock ; -2.799 ; -64.035         ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.098 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -170.462                      ;
+---------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[5]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[6]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[7]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[8]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[9]           ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[10]          ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[11]          ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[12]          ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[13]          ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[14]          ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -2.799 ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[15]          ; i_clock      ; i_clock     ; 1.000        ; -0.143     ; 3.528      ;
; -1.004 ; xiplus_1[0]                                                                                              ; D2_1            ; i_clock      ; i_clock     ; 1.000        ; -0.210     ; 1.781      ;
; -0.960 ; xu_1[0]                                                                                                  ; zigout[15]~reg0 ; i_clock      ; i_clock     ; 1.000        ; -0.033     ; 1.914      ;
; -0.956 ; xu_1[0]                                                                                                  ; zigout[14]~reg0 ; i_clock      ; i_clock     ; 1.000        ; -0.033     ; 1.910      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[5]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[6]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[7]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[8]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[9]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[10]          ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[11]          ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[12]          ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[13]          ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[14]          ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[0]                                                                                                  ; xu[15]          ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[1]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[2]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[3]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[4]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[5]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[6]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[7]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[8]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[9]                                                                                                  ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[10]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[11]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[12]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[13]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[14]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[15]                                                                                                 ; xu[0]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[1]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[2]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[3]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[4]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[5]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[6]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[7]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[8]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[9]                                                                                                  ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[10]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[11]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[12]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[13]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[14]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[15]                                                                                                 ; xu[1]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[1]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[2]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[3]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[4]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[5]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[6]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[7]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[8]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[9]                                                                                                  ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[10]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[11]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[12]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[13]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[14]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[15]                                                                                                 ; xu[2]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[1]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[2]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[3]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[4]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[5]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[6]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[7]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[8]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[9]                                                                                                  ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[10]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[11]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[12]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[13]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[14]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[15]                                                                                                 ; xu[3]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[1]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[2]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[3]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[4]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
; -0.925 ; U0_1[5]                                                                                                  ; xu[4]           ; i_clock      ; i_clock     ; 1.000        ; -0.066     ; 1.731      ;
+--------+----------------------------------------------------------------------------------------------------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                   ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.098 ; iplus[3]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.433      ;
; 0.100 ; iplus[5]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.435      ;
; 0.100 ; U1[4]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.229      ; 0.433      ;
; 0.110 ; iplus[1]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.445      ;
; 0.110 ; U1[3]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.229      ; 0.443      ;
; 0.112 ; iplus[7]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.447      ;
; 0.113 ; iplus[4]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.448      ;
; 0.144 ; U1[0]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.476      ;
; 0.146 ; iplus[0]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.230      ; 0.480      ;
; 0.148 ; U1[5]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.229      ; 0.481      ;
; 0.153 ; U1[1]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.228      ; 0.485      ;
; 0.158 ; iplus[2]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.493      ;
; 0.187 ; LFSR_33:c1|shift_register[28] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.313      ;
; 0.188 ; U1_1[4]                       ; U1_2[4]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; U1_1[15]                      ; U1_2[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; U1[15]                        ; U1_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; U1_1[3]                       ; U1_2[3]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; LFSR_33:c1|shift_register[26] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; LFSR_33:c1|shift_register[27] ; LFSR_33:c1|shift_register[7]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; LFSR_33:c1|shift_register[29] ; LFSR_33:c1|shift_register[9]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.316      ;
; 0.191 ; LFSR_33:c1|shift_register[4]  ; U0[4]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.316      ;
; 0.192 ; U1_1[2]                       ; U1_2[2]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.317      ;
; 0.192 ; LFSR_33:c1|shift_register[24] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.317      ;
; 0.193 ; LFSR_33:c1|shift_register[0]  ; U0[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; LFSR_33:c1|shift_register[0]  ; LFSR_33:c1|shift_register[13]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.318      ;
; 0.196 ; LFSR_33:c1|shift_register[2]  ; U0[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.322      ;
; 0.196 ; LFSR_33:c1|shift_register[2]  ; LFSR_33:c1|shift_register[15]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.322      ;
; 0.196 ; LFSR_33:c1|shift_register[9]  ; U0[9]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.322      ;
; 0.196 ; LFSR_33:c1|shift_register[4]  ; LFSR_33:c1|shift_register[17]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; LFSR_33:c1|shift_register[11] ; U0[11]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.322      ;
; 0.198 ; LFSR_33:c1|shift_register[15] ; U0[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[22]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[24]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.323      ;
; 0.199 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[28]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; LFSR_33:c1|shift_register[13] ; LFSR_33:c1|shift_register[26]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; U1[1]                         ; U1_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; LFSR_33:c1|shift_register[23] ; U1[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[23]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; LFSR_33:c1|shift_register[6]  ; U0[6]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; LFSR_33:c1|shift_register[13] ; U0[13]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; LFSR_33:c1|shift_register[31] ; U1[15]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; LFSR_33:c1|shift_register[5]  ; LFSR_33:c1|shift_register[18]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.326      ;
; 0.205 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; LFSR_33:c1|shift_register[19] ; LFSR_33:c1|shift_register[32]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.331      ;
; 0.245 ; iplus[6]                      ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.231      ; 0.580      ;
; 0.248 ; LFSR_33:c1|shift_register[30] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; LFSR_33:c1|shift_register[32] ; LFSR_33:c1|shift_register[12]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.373      ;
; 0.250 ; LFSR_33:c1|shift_register[3]  ; LFSR_33:c1|shift_register[16]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.375      ;
; 0.254 ; LFSR_33:c1|shift_register[3]  ; U0[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.379      ;
; 0.256 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.381      ;
; 0.257 ; LFSR_33:c1|shift_register[1]  ; U0[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.381      ;
; 0.259 ; LFSR_33:c1|shift_register[22] ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.385      ;
; 0.260 ; LFSR_33:c1|shift_register[1]  ; LFSR_33:c1|shift_register[14]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.384      ;
; 0.262 ; U1_1[7]                       ; U1_2[7]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; U1_1[0]                       ; U1_2[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.388      ;
; 0.264 ; U1_1[6]                       ; U1_2[6]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.389      ;
; 0.265 ; U1_1[5]                       ; U1_2[5]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.390      ;
; 0.266 ; LFSR_33:c1|shift_register[5]  ; U0[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.390      ;
; 0.269 ; LFSR_33:c1|shift_register[12] ; U0[12]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.393      ;
; 0.270 ; LFSR_33:c1|shift_register[7]  ; U0[7]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.395      ;
; 0.273 ; LFSR_33:c1|shift_register[18] ; LFSR_33:c1|shift_register[31]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; LFSR_33:c1|shift_register[7]  ; LFSR_33:c1|shift_register[20]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.398      ;
; 0.275 ; LFSR_33:c1|shift_register[8]  ; U0[8]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.401      ;
; 0.277 ; LFSR_33:c1|shift_register[19] ; U1[3]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.403      ;
; 0.279 ; LFSR_33:c1|shift_register[12] ; LFSR_33:c1|shift_register[25]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.404      ;
; 0.281 ; LFSR_33:c1|shift_register[23] ; iplus[7]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.405      ;
; 0.281 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[30]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.406      ;
; 0.283 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.410      ;
; 0.283 ; LFSR_33:c1|shift_register[23] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.407      ;
; 0.284 ; LFSR_33:c1|shift_register[8]  ; LFSR_33:c1|shift_register[21]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.411      ;
; 0.285 ; LFSR_33:c1|shift_register[16] ; U1[0]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.411      ;
; 0.286 ; LFSR_33:c1|shift_register[17] ; U1[1]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.411      ;
; 0.286 ; LFSR_33:c1|shift_register[18] ; U1[2]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.412      ;
; 0.289 ; LFSR_33:c1|shift_register[16] ; iplus[0]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.415      ;
; 0.292 ; LFSR_33:c1|shift_register[25] ; LFSR_33:c1|shift_register[5]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.417      ;
; 0.297 ; LFSR_33:c1|shift_register[11] ; LFSR_33:c1|shift_register[4]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.422      ;
; 0.298 ; LFSR_33:c1|shift_register[15] ; LFSR_33:c1|shift_register[8]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; LFSR_33:c1|shift_register[13] ; LFSR_33:c1|shift_register[6]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.423      ;
; 0.298 ; LFSR_33:c1|shift_register[9]  ; LFSR_33:c1|shift_register[2]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.424      ;
; 0.302 ; LFSR_33:c1|shift_register[21] ; LFSR_33:c1|shift_register[1]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.427      ;
; 0.304 ; U1[2]                         ; zigLUT:c3|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.229      ; 0.637      ;
; 0.304 ; LFSR_33:c1|shift_register[20] ; LFSR_33:c1|shift_register[0]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.429      ;
; 0.312 ; LFSR_33:c1|shift_register[17] ; LFSR_33:c1|shift_register[10]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.437      ;
; 0.316 ; U1_2[6]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.441      ;
; 0.319 ; LFSR_33:c1|shift_register[16] ; iplus[1]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.444      ;
; 0.321 ; U1_2[4]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.446      ;
; 0.333 ; LFSR_33:c1|shift_register[10] ; LFSR_33:c1|shift_register[3]                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.457      ;
; 0.334 ; U1_2[0]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.459      ;
; 0.347 ; LFSR_33:c1|shift_register[10] ; U0[10]                                                                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.040      ; 0.471      ;
; 0.347 ; U1_2[5]                       ; D1_1                                                                                                     ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.472      ;
; 0.358 ; U0[0]                         ; U0_1[0]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.158      ; 0.393      ;
; 0.358 ; U0[8]                         ; U0_1[8]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.155      ; 0.390      ;
; 0.358 ; U0[9]                         ; U0_1[9]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.155      ; 0.390      ;
; 0.358 ; U0[12]                        ; U0_1[12]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.155      ; 0.390      ;
; 0.358 ; U0[15]                        ; U0_1[15]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.155      ; 0.390      ;
; 0.360 ; U0[14]                        ; U0_1[14]                                                                                                 ; i_clock      ; i_clock     ; 0.000        ; 0.158      ; 0.395      ;
; 0.361 ; LFSR_33:c1|shift_register[14] ; LFSR_33:c1|shift_register[27]                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.038      ; 0.483      ;
; 0.363 ; U0[1]                         ; U0_1[1]                                                                                                  ; i_clock      ; i_clock     ; 0.000        ; 0.155      ; 0.395      ;
; 0.363 ; LFSR_33:c1|shift_register[21] ; U1[5]                                                                                                    ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.489      ;
+-------+-------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.214   ; 0.098 ; N/A      ; N/A     ; -3.000              ;
;  i_clock         ; -7.214   ; 0.098 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -233.001 ; 0.0   ; 0.0      ; 0.0     ; -257.775            ;
;  i_clock         ; -233.001 ; 0.000 ; N/A      ; N/A     ; -257.775            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zigout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clock                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clock    ; i_clock  ; 1064     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clock    ; i_clock  ; 1064     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; i_clock ; i_clock ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed May 04 16:36:27 2022
Info: Command: quartus_sta ZigVHDL -c ZigVHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ZigVHDL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clock i_clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.214            -233.001 i_clock 
Info (332146): Worst-case hold slack is 0.274
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.274               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -257.775 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.450
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.450            -200.020 i_clock 
Info (332146): Worst-case hold slack is 0.287
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.287               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -256.895 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.799             -64.035 i_clock 
Info (332146): Worst-case hold slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -170.462 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4868 megabytes
    Info: Processing ended: Wed May 04 16:36:45 2022
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:02


