---
title: 关于BUAA计组P4和P3
date: 2022-12-3 17:34 +0800
author: lonelywatch
categories: [BUAA,计组]
tags: [计组]
toc: true
---

## P3

用logisim搭建一个单周期CPU，具体描述在P4。

## P4

#### 描述

将之前P3搭建的Logisim单周期cpu用verilog实现。

#### 模块

课程组的图：

![module](/assets/img/co/p4/module.PNG)

CPU运行主要可分为取值（F）,译码（D），执行（E），访存（M），回写（W）五个部分，部件有：PC,NPC,IM,GRF,EXT,ALU,DM,WRSEL,WDSEL,BSEL,CONTROL,MIPS等部件，对其进行设计实现然后连接就好了。

#### 指令

可分为R,I,J型指令，可以通过构造指令RTL来构造数据通路。

控制信号有:EXTOP,NPCOP,ALUOP,WDSELOP,WRSELOP,BSELOP,REGWR,DMWR 8种控制信号。

#### 写完后的感受

以后自己写应该要更规范一些，这样不仅有利于后续P的修改，还能方便课上添加指令，P3 logisim 添加指令比verilog要麻烦很多，所以模块都必须写的规整一点，便于修改，最后一题是根据（RS还是RT来着）的数据中1的个数来觉得写入的地址，我不会就直接退了 

:sob: :sob: 。看往年题还是有点用处的，多尝试添加几条指令就会熟悉很多。

