---
layout: post
title: "高速PCB设计布线设计"
date: 2025-03-10 09:11:34 +0800
description: "高速信号遵循3W规则，差分线间距≥20mil。相邻层走线正交或错开布线。"
keywords: "sram芯片pcb布线"
categories: ['高速Pcb设计学习笔记']
tags: ['嵌入式硬件', 'Pcb', 'Fpga']
artid: "146144028"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146144028
    alt: "高速PCB设计布线设计"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146144028
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146144028
cover: https://bing.ee123.net/img/rand?artid=146144028
image: https://bing.ee123.net/img/rand?artid=146144028
img: https://bing.ee123.net/img/rand?artid=146144028
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     高速PCB设计(布线设计)
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="markdown_views prism-atom-one-light" id="content_views">
    <svg style="display: none;" xmlns="http://www.w3.org/2000/svg">
     <path d="M5,0 0,2.5 5,5z" id="raphael-marker-block" stroke-linecap="round" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);">
     </path>
    </svg>
    <p>
     以下是针对高速PCB布线设计的综合笔记，结合用户提供的设计规范及行业通用原则整理而成：
    </p>
    <h4>
     <a id="_2">
     </a>
     一、关键信号布线原则
    </h4>
    <ol>
     <li>
      <strong>
       布线优先级
      </strong>
      <ul>
       <li>
        顺序：射频信号＞中/低频信号＞时钟信号＞高速信号
       </li>
       <li>
        射频信号需包地处理，线宽≥8mil且满足阻抗要求，禁止无关信号穿越射频区域
       </li>
      </ul>
     </li>
     <li>
      <strong>
       阻抗控制
      </strong>
      <ul>
       <li>
        优先选择地平面作为参考层，线宽/间距按工艺计算结果严格控制
       </li>
       <li>
        5G以上高速信号需在过孔处增加回流地孔
       </li>
      </ul>
     </li>
     <li>
      <strong>
       拓扑结构
      </strong>
      <ul>
       <li>
        DDR2以下用T型拓扑，DDR3以上建议菊花链拓扑
       </li>
       <li>
        星型拓扑需源端匹配，远端簇型需终端匹配
       </li>
      </ul>
     </li>
    </ol>
    <hr/>
    <h4>
     <a id="_16">
     </a>
     二、布线细节规范
    </h4>
    <ol>
     <li>
      <strong>
       走线几何要求
      </strong>
      <ul>
       <li>
        所有拐角45°走线，禁止锐角/直角（减少阻抗突变和EMI）
       </li>
       <li>
        焊盘出线需中心引出，BGA走线宽度≤焊盘1/2
       </li>
      </ul>
     </li>
     <li>
      <strong>
       隔离设计
      </strong>
      <ul>
       <li>
        光耦/变压器投影区禁止布线铺铜
       </li>
       <li>
        数字地与模拟地需物理隔离，跨区信号从桥接处穿过
       </li>
      </ul>
     </li>
     <li>
      <strong>
       差分信号处理
      </strong>
      <ul>
       <li>
        对称布线，线距≥20mil，3.125G以下误差＜5mil，以上＜2mil
       </li>
       <li>
        蛇形线补偿时凸起高度＜1倍线距，长度＞3倍线宽
       </li>
      </ul>
     </li>
    </ol>
    <hr/>
    <h4>
     <a id="_30">
     </a>
     三、电源与地处理
    </h4>
    <ol>
     <li>
      <strong>
       分层策略
      </strong>
      <ul>
       <li>
        开关电源单点接地，电感下方禁止走线
       </li>
       <li>
        电源分割带≥20mil，BGA区域内可缩小至10mil
       </li>
      </ul>
     </li>
     <li>
      <strong>
       通流能力
      </strong>
      <ul>
       <li>
        铜皮宽度和过孔数量需满足电流需求（参考通流表）
       </li>
       <li>
        相邻过孔反焊盘间距≥4mil，防止割断铜皮
       </li>
      </ul>
     </li>
     <li>
      <strong>
       EMC优化
      </strong>
      <ul>
       <li>
        地铜皮对角线＞1000mil时周边需打地孔
       </li>
       <li>
        模拟区域所有层铺模拟地，数字区域铺数字地
       </li>
      </ul>
     </li>
    </ol>
    <hr/>
    <h4>
     <a id="_44">
     </a>
     四、特殊工艺要求
    </h4>
    <ol>
     <li>
      <strong>
       ICT测试点
      </strong>
      <ul>
       <li>
        测试点焊盘＞32mil，间距≥60mil，2.5G以上信号禁止添加
       </li>
       <li>
        差分测试点需对称布置，Stub走线≤150mil
       </li>
      </ul>
     </li>
     <li>
      <strong>
       FPGA管脚交换
      </strong>
      <ul>
       <li>
        仅限I/O管脚调整，同一BANK内优先交换
       </li>
       <li>
        差分信号必须成对调整，全局时钟管脚需客户确认
       </li>
      </ul>
     </li>
    </ol>
    <hr/>
    <h4>
     <a id="_55">
     </a>
     五、布线后优化
    </h4>
    <ol>
     <li>
      <p>
       <strong>
        完整性检查
       </strong>
      </p>
      <ul>
       <li>
        DRC检查覆盖连通性、Stub残端、跨分割等问题
       </li>
       <li>
        对称层残铜率需平衡（防止PCB翘曲）
       </li>
      </ul>
     </li>
     <li>
      <p>
       <strong>
        串扰控制
       </strong>
      </p>
      <ul>
       <li>
        <p>
         相邻层走线正交或错开布线
        </p>
       </li>
       <li>
        <p>
         高速信号遵循3W规则，差分线间距≥20mil
        </p>
       </li>
      </ul>
     </li>
    </ol>
    <hr/>
    <h4>
     <a id="_72">
     </a>
     六、行业补充建议
    </h4>
    <ol>
     <li>
      <strong>
       过孔优化
      </strong>
      <ul>
       <li>
        使用盲埋孔减少阻抗突变，网格化布局避免电流热点
       </li>
       <li>
        关键信号层减少换层次数，换层时伴随回流地孔
       </li>
      </ul>
     </li>
     <li>
      <strong>
       仿真验证
      </strong>
      <ul>
       <li>
        对阻抗线、时序等关键路径进行SI/PI仿真
       </li>
       <li>
        蛇形线采用圆弧拐角优于45°（降低辐射）
       </li>
      </ul>
     </li>
    </ol>
   </div>
   <link href="../../assets/css/markdown_views-a5d25dd831.css" rel="stylesheet"/>
   <link href="../../assets/css/style-e504d6a974.css" rel="stylesheet"/>
  </div>
 </article>
 <p alt="68747470733a2f2f626c6f672e:6373646e2e6e65742f77656978696e5f36393835313934382f:61727469636c652f64657461696c732f313436313434303238" class_="artid" style="display:none">
 </p>
</div>


