TimeQuest Timing Analyzer report for micro
Mon Dec 02 11:32:32 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ClockDiv:clk_div|count[0]'
 12. Slow Model Setup: 'controller:ctrl|state.s_beq'
 13. Slow Model Setup: 'controller:ctrl|state.fetch'
 14. Slow Model Setup: 'clk'
 15. Slow Model Hold: 'ClockDiv:clk_div|count[0]'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'controller:ctrl|state.s_beq'
 18. Slow Model Hold: 'controller:ctrl|state.fetch'
 19. Slow Model Recovery: 'clk'
 20. Slow Model Removal: 'clk'
 21. Slow Model Minimum Pulse Width: 'ClockDiv:clk_div|count[0]'
 22. Slow Model Minimum Pulse Width: 'clk'
 23. Slow Model Minimum Pulse Width: 'controller:ctrl|state.fetch'
 24. Slow Model Minimum Pulse Width: 'controller:ctrl|state.s_beq'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Fast Model Setup Summary
 30. Fast Model Hold Summary
 31. Fast Model Recovery Summary
 32. Fast Model Removal Summary
 33. Fast Model Minimum Pulse Width Summary
 34. Fast Model Setup: 'ClockDiv:clk_div|count[0]'
 35. Fast Model Setup: 'controller:ctrl|state.s_beq'
 36. Fast Model Setup: 'controller:ctrl|state.fetch'
 37. Fast Model Setup: 'clk'
 38. Fast Model Hold: 'ClockDiv:clk_div|count[0]'
 39. Fast Model Hold: 'clk'
 40. Fast Model Hold: 'controller:ctrl|state.s_beq'
 41. Fast Model Hold: 'controller:ctrl|state.fetch'
 42. Fast Model Recovery: 'clk'
 43. Fast Model Removal: 'clk'
 44. Fast Model Minimum Pulse Width: 'ClockDiv:clk_div|count[0]'
 45. Fast Model Minimum Pulse Width: 'clk'
 46. Fast Model Minimum Pulse Width: 'controller:ctrl|state.fetch'
 47. Fast Model Minimum Pulse Width: 'controller:ctrl|state.s_beq'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; micro                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; ClockDiv:clk_div|count[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClockDiv:clk_div|count[0] }   ;
; controller:ctrl|state.fetch ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:ctrl|state.fetch } ;
; controller:ctrl|state.s_beq ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controller:ctrl|state.s_beq } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-----------------------------------------------------------------+
; Slow Model Fmax Summary                                         ;
+------------+-----------------+---------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note ;
+------------+-----------------+---------------------------+------+
; 97.69 MHz  ; 97.69 MHz       ; ClockDiv:clk_div|count[0] ;      ;
; 296.12 MHz ; 296.12 MHz      ; clk                       ;      ;
+------------+-----------------+---------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------+
; Slow Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ClockDiv:clk_div|count[0]   ; -7.469 ; -508.013      ;
; controller:ctrl|state.s_beq ; -4.399 ; -70.875       ;
; controller:ctrl|state.fetch ; -3.210 ; -6.220        ;
; clk                         ; -2.377 ; -33.925       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ClockDiv:clk_div|count[0]   ; -3.392 ; -21.464       ;
; clk                         ; -3.351 ; -38.355       ;
; controller:ctrl|state.s_beq ; -2.524 ; -8.025        ;
; controller:ctrl|state.fetch ; -1.963 ; -3.754        ;
+-----------------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.014 ; -103.376      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.518 ; 0.000         ;
+-------+-------+---------------+


+------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ClockDiv:clk_div|count[0]   ; -2.000 ; -372.376      ;
; clk                         ; -1.380 ; -27.380       ;
; controller:ctrl|state.fetch ; 0.500  ; 0.000         ;
; controller:ctrl|state.s_beq ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ClockDiv:clk_div|count[0]'                                                                                                                                               ;
+--------+-----------------------------------------+---------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                               ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -7.469 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.033      ; 8.038      ;
; -7.424 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 7.994      ;
; -7.405 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.017      ; 7.958      ;
; -7.353 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.017      ; 7.906      ;
; -7.348 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 7.918      ;
; -7.328 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.007      ; 7.871      ;
; -7.301 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.029     ; 8.308      ;
; -7.296 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.045     ; 8.287      ;
; -7.256 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 8.264      ;
; -7.242 ; datapath:dp|reg16_l:reg_RI|reg16_out[1] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.051     ; 8.227      ;
; -7.232 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.130      ; 7.898      ;
; -7.219 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.055     ; 8.200      ;
; -7.210 ; datapath:dp|reg16_l:reg_RI|reg16_out[0] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.035     ; 8.211      ;
; -7.190 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.033      ; 7.759      ;
; -7.190 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.114      ; 7.840      ;
; -7.187 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.131      ; 7.854      ;
; -7.176 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.045     ; 8.167      ;
; -7.175 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 7.745      ;
; -7.171 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 8.179      ;
; -7.169 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.002     ; 8.203      ;
; -7.165 ; datapath:dp|reg16_l:reg_RI|reg16_out[0] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.034     ; 8.167      ;
; -7.164 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.018     ; 8.182      ;
; -7.156 ; datapath:dp|reg8_l:reg_r1|reg8_out[1]   ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.001     ; 8.191      ;
; -7.156 ; datapath:dp|reg16_l:reg_RI|reg16_out[1] ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.061     ; 8.131      ;
; -7.146 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.027      ; 7.709      ;
; -7.137 ; datapath:dp|reg16_l:reg_RI|reg16_out[1] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.035     ; 8.138      ;
; -7.124 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.001     ; 8.159      ;
; -7.122 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 7.692      ;
; -7.116 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.114      ; 7.766      ;
; -7.113 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.104      ; 7.753      ;
; -7.111 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.131      ; 7.778      ;
; -7.106 ; datapath:dp|reg16_l:reg_RI|reg16_out[3] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.029     ; 8.113      ;
; -7.104 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.132      ; 7.772      ;
; -7.094 ; datapath:dp|reg16_l:reg_RI|reg16_out[0] ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.051     ; 8.079      ;
; -7.092 ; datapath:dp|reg16_l:reg_RI|reg16_out[1] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.034     ; 8.094      ;
; -7.089 ; datapath:dp|reg16_l:reg_RI|reg16_out[3] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.045     ; 8.080      ;
; -7.089 ; datapath:dp|reg16_l:reg_RI|reg16_out[0] ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.034     ; 8.091      ;
; -7.087 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 8.095      ;
; -7.081 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.029     ; 8.088      ;
; -7.074 ; controller:ctrl|ctl_addr_o0[0]          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.037      ; 7.647      ;
; -7.070 ; datapath:dp|reg8_l:reg_r1|reg8_out[1]   ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.011     ; 8.095      ;
; -7.069 ; controller:ctrl|ctl_addr_o0[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.054      ; 7.659      ;
; -7.068 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r3|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.017      ; 7.621      ;
; -7.066 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 8.074      ;
; -7.066 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg1_l:reg_O|reg1_out     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.019      ; 7.621      ;
; -7.065 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.116      ; 7.717      ;
; -7.061 ; datapath:dp|reg16_l:reg_RI|reg16_out[3] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 8.069      ;
; -7.059 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.133      ; 7.728      ;
; -7.058 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 7.628      ;
; -7.051 ; datapath:dp|reg8_l:reg_r1|reg8_out[1]   ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.015      ; 8.102      ;
; -7.044 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.018     ; 8.062      ;
; -7.039 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.001     ; 8.074      ;
; -7.037 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.035     ; 8.038      ;
; -7.019 ; datapath:dp|reg8_l:reg_r1|reg8_out[4]   ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.017     ; 8.038      ;
; -7.014 ; datapath:dp|reg8_l:reg_r1|reg8_out[4]   ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.000      ; 8.050      ;
; -7.010 ; controller:ctrl|ctl_addr_o0[0]          ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.053      ; 7.599      ;
; -7.006 ; datapath:dp|reg8_l:reg_r1|reg8_out[1]   ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.016      ; 8.058      ;
; -7.003 ; datapath:dp|reg16_l:reg_RI|reg16_out[1] ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.034     ; 8.005      ;
; -7.002 ; controller:ctrl|ctl_addr_o0[1]          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.054      ; 7.592      ;
; -6.989 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.018      ; 7.543      ;
; -6.988 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.116      ; 7.640      ;
; -6.988 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.106      ; 7.630      ;
; -6.983 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.133      ; 7.652      ;
; -6.975 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.130      ; 7.641      ;
; -6.965 ; controller:ctrl|ctl_addr_o0[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.054      ; 7.555      ;
; -6.960 ; controller:ctrl|ctl_addr_o0[1]          ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.027      ; 7.523      ;
; -6.960 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.131      ; 7.627      ;
; -6.957 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg1_l:reg_O|reg1_out     ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.043     ; 7.950      ;
; -6.954 ; datapath:dp|reg16_l:reg_RI|reg16_out[6] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.002     ; 7.988      ;
; -6.949 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r1|reg8_out[7] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 7.957      ;
; -6.949 ; datapath:dp|reg16_l:reg_RI|reg16_out[6] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.018     ; 7.967      ;
; -6.949 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.002     ; 7.983      ;
; -6.934 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.001     ; 7.969      ;
; -6.931 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.124      ; 7.591      ;
; -6.922 ; datapath:dp|reg8_l:reg_r1|reg8_out[0]   ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.007      ; 7.965      ;
; -6.917 ; datapath:dp|reg8_l:reg_r1|reg8_out[1]   ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.016      ; 7.969      ;
; -6.912 ; datapath:dp|reg16_l:reg_RI|reg16_out[1] ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.035     ; 7.913      ;
; -6.909 ; datapath:dp|reg16_l:reg_RI|reg16_out[6] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.001     ; 7.944      ;
; -6.905 ; datapath:dp|reg16_l:reg_RI|reg16_out[7] ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.008     ; 7.933      ;
; -6.893 ; datapath:dp|reg8_l:reg_r3|reg8_out[1]   ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.018      ; 7.947      ;
; -6.891 ; datapath:dp|reg16_l:reg_RI|reg16_out[4] ; datapath:dp|reg8_l:reg_r3|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.045     ; 7.882      ;
; -6.891 ; datapath:dp|reg16_l:reg_RI|reg16_out[5] ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.029     ; 7.898      ;
; -6.886 ; datapath:dp|reg16_l:reg_RI|reg16_out[5] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.045     ; 7.877      ;
; -6.886 ; datapath:dp|reg8_l:reg_r3|reg8_out[4]   ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.000      ; 7.922      ;
; -6.885 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.131      ; 7.552      ;
; -6.881 ; datapath:dp|reg8_l:reg_r3|reg8_out[4]   ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.017      ; 7.934      ;
; -6.877 ; datapath:dp|reg8_l:reg_r1|reg8_out[0]   ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.008      ; 7.921      ;
; -6.872 ; datapath:dp|reg16_l:reg_RI|reg16_out[6] ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 7.880      ;
; -6.870 ; controller:ctrl|ctl_addr_o1[1]          ; datapath:dp|reg8_l:reg_r3|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 7.440      ;
; -6.869 ; controller:ctrl|ctl_addr_o0[1]          ; datapath:dp|reg8_l:reg_r1|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.038      ; 7.443      ;
; -6.864 ; datapath:dp|reg8_l:reg_r3|reg8_out[1]   ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.001      ; 7.901      ;
; -6.863 ; datapath:dp|reg16_l:reg_RI|reg16_out[0] ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.051     ; 7.848      ;
; -6.863 ; datapath:dp|reg16_l:reg_RI|reg16_out[0] ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.034     ; 7.865      ;
; -6.859 ; datapath:dp|reg8_l:reg_r3|reg8_out[1]   ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.018      ; 7.913      ;
; -6.851 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg1_l:reg_O|reg1_out     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.116      ; 7.503      ;
; -6.850 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.132      ; 7.518      ;
; -6.846 ; datapath:dp|reg16_l:reg_RI|reg16_out[5] ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.028     ; 7.854      ;
; -6.844 ; datapath:dp|reg8_l:reg_r3|reg8_out[1]   ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; 0.017      ; 7.897      ;
; -6.843 ; controller:ctrl|ctl_addr_o1[0]          ; datapath:dp|reg8_l:reg_r1|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.131      ; 7.510      ;
; -6.835 ; controller:ctrl|ctl_addr_o2             ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.133      ; 7.504      ;
+--------+-----------------------------------------+---------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:ctrl|state.s_beq'                                                                                                                                        ;
+--------+------------------------------------------+---------------------------------+---------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                         ; Launch Clock              ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------+---------------------------+-----------------------------+--------------+------------+------------+
; -4.399 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.908      ;
; -4.339 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.848      ;
; -4.251 ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.760      ;
; -4.234 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.733      ;
; -4.213 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.699      ;
; -4.192 ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.065     ; 3.664      ;
; -4.149 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.038     ; 3.648      ;
; -4.130 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.639      ;
; -4.129 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.628      ;
; -4.118 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.166     ; 3.609      ;
; -4.114 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.613      ;
; -4.112 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.039     ; 3.610      ;
; -4.109 ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.037     ; 3.609      ;
; -4.108 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.594      ;
; -4.093 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.579      ;
; -4.081 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.116     ; 3.585      ;
; -4.070 ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.055     ; 3.552      ;
; -4.065 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.577      ;
; -4.061 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.039     ; 3.559      ;
; -4.027 ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.037     ; 3.520      ;
; -4.014 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.513      ;
; -4.014 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.065     ; 3.486      ;
; -4.003 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.065     ; 3.468      ;
; -4.001 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.500      ;
; -3.993 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.479      ;
; -3.980 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.466      ;
; -3.960 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.472      ;
; -3.945 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.457      ;
; -3.913 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.019     ; 3.430      ;
; -3.909 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.039     ; 3.400      ;
; -3.900 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.039     ; 3.398      ;
; -3.882 ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.055     ; 3.357      ;
; -3.881 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.380      ;
; -3.872 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.055     ; 3.347      ;
; -3.862 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.355      ;
; -3.860 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.346      ;
; -3.858 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.360      ;
; -3.845 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.357      ;
; -3.841 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.116     ; 3.345      ;
; -3.832 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.344      ;
; -3.805 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.039     ; 3.296      ;
; -3.798 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.300      ;
; -3.757 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.250      ;
; -3.756 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.114     ; 3.262      ;
; -3.742 ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.241      ;
; -3.742 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.235      ;
; -3.721 ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.207      ;
; -3.716 ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.055     ; 3.198      ;
; -3.715 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.038     ; 3.207      ;
; -3.712 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.224      ;
; -3.710 ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.212      ;
; -3.706 ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.121     ; 3.205      ;
; -3.697 ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.055     ; 3.172      ;
; -3.692 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.111      ; 3.351      ;
; -3.690 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.101      ; 3.339      ;
; -3.685 ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.171      ;
; -3.681 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.100      ; 3.329      ;
; -3.679 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.100      ; 3.340      ;
; -3.673 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.019     ; 3.190      ;
; -3.670 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.099      ; 3.330      ;
; -3.646 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.039     ; 3.137      ;
; -3.644 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.116     ; 3.148      ;
; -3.642 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.135      ;
; -3.637 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.100      ; 3.285      ;
; -3.632 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.111      ; 3.291      ;
; -3.629 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.122      ;
; -3.626 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.099      ; 3.286      ;
; -3.604 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]  ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.055     ; 3.086      ;
; -3.602 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.167     ; 3.117      ;
; -3.589 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.028     ; 3.091      ;
; -3.588 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.017     ; 3.107      ;
; -3.578 ; controller:ctrl|state.s_brc              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.101      ; 3.227      ;
; -3.576 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.102      ; 3.226      ;
; -3.573 ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.085      ;
; -3.567 ; controller:ctrl|state.s_brc              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.100      ; 3.228      ;
; -3.565 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.182     ; 3.040      ;
; -3.565 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.101      ; 3.227      ;
; -3.547 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.100      ; 3.195      ;
; -3.544 ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.111      ; 3.203      ;
; -3.537 ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.024     ; 3.049      ;
; -3.536 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.099      ; 3.196      ;
; -3.536 ; controller:ctrl|state.s_call             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.102      ; 3.186      ;
; -3.527 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.182     ; 3.002      ;
; -3.525 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.107     ; 3.092      ;
; -3.525 ; controller:ctrl|state.s_call             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.101      ; 3.187      ;
; -3.515 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]  ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.132     ; 3.003      ;
; -3.513 ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.073      ; 3.147      ;
; -3.509 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.041     ; 3.274      ;
; -3.509 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 3.002      ;
; -3.497 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.167     ; 3.012      ;
; -3.482 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.166     ; 2.973      ;
; -3.482 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.167     ; 2.997      ;
; -3.476 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.019     ; 2.993      ;
; -3.467 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.173     ; 3.118      ;
; -3.464 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.051     ; 3.219      ;
; -3.455 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.052     ; 3.209      ;
; -3.449 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.041     ; 3.214      ;
; -3.444 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.151     ; 2.975      ;
; -3.436 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.157     ; 3.103      ;
; -3.433 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]  ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.159     ; 2.894      ;
+--------+------------------------------------------+---------------------------------+---------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controller:ctrl|state.fetch'                                                                                                                                   ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.210 ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.119      ; 2.814      ;
; -3.174 ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.119      ; 2.778      ;
; -3.027 ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.119      ; 2.631      ;
; -3.010 ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.251      ; 2.735      ;
; -2.887 ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.119      ; 2.491      ;
; -2.827 ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.250      ; 2.562      ;
; -2.814 ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.121      ; 2.909      ;
; -2.802 ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 2.396      ;
; -2.766 ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 2.360      ;
; -2.731 ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.250      ; 2.466      ;
; -2.720 ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 2.325      ;
; -2.687 ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.251      ; 2.412      ;
; -2.676 ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.121      ; 2.271      ;
; -2.631 ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.120      ; 2.736      ;
; -2.619 ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 2.213      ;
; -2.587 ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 2.192      ;
; -2.558 ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.121      ; 2.653      ;
; -2.543 ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.121      ; 2.138      ;
; -2.479 ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 2.073      ;
; -2.385 ; controller:ctrl|state.s_call       ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.121      ; 1.991      ;
; -2.375 ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.120      ; 2.480      ;
; -2.229 ; controller:ctrl|state.s_ret        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.120      ; 1.823      ;
; 1.265  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.500        ; 4.138      ; 2.597      ;
; 1.448  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.500        ; 4.137      ; 2.424      ;
; 1.765  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 1.000        ; 4.138      ; 2.597      ;
; 1.948  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 1.000        ; 4.137      ; 2.424      ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.377 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.340      ;
; -2.341 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.304      ;
; -2.306 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.269      ;
; -2.270 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.233      ;
; -2.266 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.229      ;
; -2.235 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.198      ;
; -2.199 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.162      ;
; -2.195 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.158      ;
; -2.167 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.130      ;
; -2.164 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.127      ;
; -2.128 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.091      ;
; -2.124 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.087      ;
; -2.096 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.059      ;
; -2.093 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.056      ;
; -2.057 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.020      ;
; -2.053 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.016      ;
; -2.045 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.008      ;
; -2.025 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.988      ;
; -1.982 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.945      ;
; -1.974 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.937      ;
; -1.954 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.917      ;
; -1.935 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.898      ;
; -1.934 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.897      ;
; -1.904 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.867      ;
; -1.903 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.866      ;
; -1.898 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.883 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.846      ;
; -1.864 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.827      ;
; -1.863 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.826      ;
; -1.833 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.796      ;
; -1.832 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.827 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.790      ;
; -1.823 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.786      ;
; -1.793 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.756      ;
; -1.793 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.756      ;
; -1.792 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.755      ;
; -1.763 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.726      ;
; -1.762 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.725      ;
; -1.761 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.724      ;
; -1.756 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.719      ;
; -1.752 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.715      ;
; -1.724 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.687      ;
; -1.722 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.722 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.721 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.684      ;
; -1.692 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.655      ;
; -1.691 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.654      ;
; -1.685 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.681 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.644      ;
; -1.653 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.616      ;
; -1.651 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.614      ;
; -1.651 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.614      ;
; -1.650 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.613      ;
; -1.649 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.612      ;
; -1.621 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.584      ;
; -1.620 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.583      ;
; -1.614 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.577      ;
; -1.610 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.573      ;
; -1.602 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.565      ;
; -1.582 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.545      ;
; -1.582 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.545      ;
; -1.580 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.543      ;
; -1.579 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.542      ;
; -1.578 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.541      ;
; -1.550 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.513      ;
; -1.543 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.506      ;
; -1.539 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.502      ;
; -1.531 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.494      ;
; -1.528 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.491      ;
; -1.511 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.474      ;
; -1.511 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.474      ;
; -1.509 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.472      ;
; -1.508 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.471      ;
; -1.507 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.470      ;
; -1.492 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.455      ;
; -1.479 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.442      ;
; -1.472 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.435      ;
; -1.468 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.431      ;
; -1.461 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.424      ;
; -1.460 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.423      ;
; -1.457 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.420      ;
; -1.440 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.403      ;
; -1.440 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.403      ;
; -1.437 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.400      ;
; -1.436 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.399      ;
; -1.421 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.384      ;
; -1.401 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.364      ;
; -1.397 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.360      ;
; -1.390 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.353      ;
; -1.389 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.352      ;
; -1.386 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.349      ;
; -1.369 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.332      ;
; -1.369 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.332      ;
; -1.365 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.328      ;
; -1.350 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.313      ;
; -1.350 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.313      ;
; -1.326 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.289      ;
; -1.320 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.283      ;
; -1.319 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.282      ;
; -1.318 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.281      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ClockDiv:clk_div|count[0]'                                                                                                                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                           ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -3.392 ; controller:ctrl|state.fetch              ; controller:ctrl|state.decoder                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.018      ; 1.142      ;
; -2.892 ; controller:ctrl|state.fetch              ; controller:ctrl|state.decoder                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.018      ; 1.142      ;
; -2.754 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 3.887      ; 1.649      ;
; -2.292 ; controller:ctrl|state.fetch              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 3.887      ; 2.111      ;
; -2.254 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 3.887      ; 1.649      ;
; -2.192 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_eq|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.017      ; 2.341      ;
; -2.192 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_lt|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.017      ; 2.341      ;
; -1.792 ; controller:ctrl|state.fetch              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 3.887      ; 2.111      ;
; -1.692 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_eq|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.017      ; 2.341      ;
; -1.692 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_lt|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.017      ; 2.341      ;
; -1.317 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.026      ; 3.225      ;
; -1.159 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.fetch                                                                                       ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.018      ; 3.375      ;
; -1.131 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.027      ; 3.412      ;
; -1.131 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[8]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.027      ; 3.412      ;
; -0.888 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[2]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.016      ; 3.644      ;
; -0.888 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[4]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.016      ; 3.644      ;
; -0.888 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[6]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.016      ; 3.644      ;
; -0.883 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[1]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.015      ; 3.648      ;
; -0.883 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[3]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.015      ; 3.648      ;
; -0.883 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[5]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.015      ; 3.648      ;
; -0.883 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[7]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 4.015      ; 3.648      ;
; -0.817 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.026      ; 3.225      ;
; -0.659 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.fetch                                                                                       ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.018      ; 3.375      ;
; -0.631 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.027      ; 3.412      ;
; -0.631 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[8]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.027      ; 3.412      ;
; -0.388 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[2]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.016      ; 3.644      ;
; -0.388 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[4]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.016      ; 3.644      ;
; -0.388 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[6]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.016      ; 3.644      ;
; -0.383 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[1]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.015      ; 3.648      ;
; -0.383 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[3]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.015      ; 3.648      ;
; -0.383 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[5]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.015      ; 3.648      ;
; -0.383 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[7]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 4.015      ; 3.648      ;
; 0.391  ; datapath:dp|reg1_l:reg_O|reg1_out        ; datapath:dp|reg1_l:reg_O|reg1_out                                                                                 ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; datapath:dp|reg1_l:reg_S|reg1_out        ; datapath:dp|reg1_l:reg_S|reg1_out                                                                                 ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; datapath:dp|reg1_l:reg_C|reg1_out        ; datapath:dp|reg1_l:reg_C|reg1_out                                                                                 ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[7]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[7]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[4]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[4]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[0]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[0]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[1]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[1]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[3]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[3]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[6]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[6]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[5]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.575  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[5]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.051      ; 0.892      ;
; 0.784  ; datapath:dp|reg8_l:reg_r3|reg8_out[2]    ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 1.050      ;
; 0.822  ; controller:ctrl|state.decoder            ; controller:ctrl|state.s_brs                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.835  ; datapath:dp|reg10:reg_PC|reg10_out[9]    ; datapath:dp|reg10_l:reg_RP|reg10_out[9]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.866  ; controller:ctrl|ctl_wr_md                ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.230      ; 0.830      ;
; 0.915  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.048      ; 0.729      ;
; 0.967  ; datapath:dp|reg16_l:reg_RI|reg16_out[12] ; controller:ctrl|state.s_brs                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.207      ;
; 0.974  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_out                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.027     ; 1.213      ;
; 1.005  ; controller:ctrl|state.decoder            ; controller:ctrl|state.s_brc                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.001     ; 1.270      ;
; 1.026  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.049      ; 0.841      ;
; 1.027  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[8]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.049      ; 0.842      ;
; 1.028  ; controller:ctrl|ctl_addr_o0[1]           ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.037      ; 0.831      ;
; 1.035  ; controller:ctrl|state.s_bge1             ; controller:ctrl|state.s_bge                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.131     ; 1.170      ;
; 1.044  ; datapath:dp|reg10:reg_PC|reg10_out[8]    ; datapath:dp|reg10_l:reg_RP|reg10_out[8]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.001     ; 1.309      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[0]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[1]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[2]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[3]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[4]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[5]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[6]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[7]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[8]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.079  ; controller:ctrl|ctl_ld_rp                ; datapath:dp|reg10_l:reg_RP|reg10_out[9]                                                                           ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.047      ; 0.892      ;
; 1.081  ; controller:ctrl|ctl_ld_o0                ; datapath:dp|reg8_l:reg_o0|reg8_out[4]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.051      ; 0.898      ;
; 1.081  ; controller:ctrl|ctl_ld_o0                ; datapath:dp|reg8_l:reg_o0|reg8_out[5]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.051      ; 0.898      ;
; 1.081  ; controller:ctrl|ctl_ld_o0                ; datapath:dp|reg8_l:reg_o0|reg8_out[7]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.051      ; 0.898      ;
; 1.101  ; controller:ctrl|ctl_addr_o0[0]           ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.037      ; 0.904      ;
; 1.135  ; controller:ctrl|state.decoder            ; controller:ctrl|state.s_delay                                                                                     ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.131     ; 1.270      ;
; 1.141  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_xori                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.037     ; 1.370      ;
; 1.144  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_ori                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.037     ; 1.373      ;
; 1.147  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_andi                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.037     ; 1.376      ;
; 1.147  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_addi                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.037     ; 1.376      ;
; 1.192  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_blt1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.432      ;
; 1.192  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_beq1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.432      ;
; 1.195  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_bro                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.435      ;
; 1.196  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[4]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.038      ; 1.000      ;
; 1.217  ; datapath:dp|reg10:reg_PC|reg10_out[6]    ; datapath:dp|reg10_l:reg_RP|reg10_out[6]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.010      ; 1.493      ;
; 1.223  ; datapath:dp|reg10:reg_PC|reg10_out[1]    ; datapath:dp|reg10_l:reg_RP|reg10_out[1]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 1.500      ;
; 1.225  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_beq1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.465      ;
; 1.226  ; datapath:dp|reg10:reg_PC|reg10_out[5]    ; datapath:dp|reg10_l:reg_RP|reg10_out[5]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 1.503      ;
; 1.228  ; datapath:dp|reg10:reg_PC|reg10_out[3]    ; datapath:dp|reg10_l:reg_RP|reg10_out[3]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 1.505      ;
; 1.229  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_blt1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.469      ;
; 1.239  ; datapath:dp|reg10:reg_PC|reg10_out[2]    ; datapath:dp|reg10_l:reg_RP|reg10_out[2]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.010      ; 1.515      ;
; 1.245  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_bro                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.026     ; 1.485      ;
; 1.248  ; controller:ctrl|state.s_bge              ; controller:ctrl|state.s_delay                                                                                     ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.253  ; datapath:dp|reg8_l:reg_r2|reg8_out[2]    ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 1.530      ;
; 1.260  ; datapath:dp|reg10:reg_PC|reg10_out[7]    ; datapath:dp|reg10_l:reg_RP|reg10_out[7]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 1.537      ;
; 1.284  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_in                                                                                        ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.037     ; 1.513      ;
; 1.306  ; controller:ctrl|ctl_addr_pc[0]           ; datapath:dp|reg10:reg_PC|reg10_out[3]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; -0.122     ; 0.950      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                              ;
+--------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.351 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 0.657      ;
; -2.851 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 0.657      ;
; -2.724 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 1.284      ;
; -2.337 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 1.671      ;
; -2.266 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 1.742      ;
; -2.224 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 1.284      ;
; -2.195 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 1.813      ;
; -2.036 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 1.972      ;
; -1.965 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.043      ;
; -1.894 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.114      ;
; -1.837 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 1.671      ;
; -1.823 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.185      ;
; -1.766 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 1.742      ;
; -1.752 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.256      ;
; -1.695 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 1.813      ;
; -1.681 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.327      ;
; -1.610 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.398      ;
; -1.539 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 2.469      ;
; -1.536 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 1.972      ;
; -1.465 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.043      ;
; -1.394 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.114      ;
; -1.323 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.185      ;
; -1.320 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 2.615      ;
; -1.252 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.256      ;
; -1.249 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 2.686      ;
; -1.181 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.327      ;
; -1.178 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 2.757      ;
; -1.110 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.398      ;
; -1.107 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 2.828      ;
; -1.039 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 2.469      ;
; -1.036 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 2.899      ;
; -0.965 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 2.970      ;
; -0.894 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.041      ;
; -0.823 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.112      ;
; -0.820 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 2.615      ;
; -0.749 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 2.686      ;
; -0.678 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 2.757      ;
; -0.664 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.271      ;
; -0.607 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 2.828      ;
; -0.593 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.342      ;
; -0.536 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 2.899      ;
; -0.522 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.413      ;
; -0.465 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 2.970      ;
; -0.451 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.484      ;
; -0.394 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.041      ;
; -0.380 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 3.555      ;
; -0.323 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.112      ;
; -0.164 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.271      ;
; -0.093 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.342      ;
; -0.022 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.413      ;
; 0.049  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.484      ;
; 0.120  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 3.555      ;
; 0.703  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[25] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.795  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[13] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.806  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[1]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.808  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.808  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.809  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[22] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.809  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[24] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[17] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[20] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[14] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.814  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.835  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[23] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[19] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[18] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.979  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[21] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.245      ;
; 1.178  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[14] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.444      ;
; 1.189  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.456      ;
; 1.191  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.191  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.457      ;
; 1.192  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[25] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.192  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[23] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.193  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.193  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[18] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.459      ;
; 1.195  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.197  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.463      ;
; 1.221  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[24] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[17] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[20] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.494      ;
; 1.230  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[19] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.498      ;
; 1.249  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.260  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 1.527      ;
+--------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:ctrl|state.s_beq'                                                                                                                                           ;
+--------+------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -2.524 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_ri       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 3.953      ; 1.679      ;
; -2.024 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_ri       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 3.953      ; 1.679      ;
; -1.845 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r1       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 4.118      ; 2.523      ;
; -1.843 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r3       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 4.117      ; 2.524      ;
; -1.813 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r2       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 3.966      ; 2.403      ;
; -1.345 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r1       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 4.118      ; 2.523      ;
; -1.343 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r3       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 4.117      ; 2.524      ;
; -1.313 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r2       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 3.966      ; 2.403      ;
; 1.667  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_wr_md       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.167     ; 1.000      ;
; 1.941  ; controller:ctrl|state.s_call             ; controller:ctrl|ctl_ld_rp       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.037     ; 1.404      ;
; 2.094  ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.073      ; 1.667      ;
; 2.094  ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.074      ; 1.668      ;
; 2.233  ; controller:ctrl|state.init               ; controller:ctrl|ctl_rst_pc      ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.040     ; 1.693      ;
; 2.351  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_ld_o        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.038     ; 1.813      ;
; 2.360  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.036     ; 1.824      ;
; 2.372  ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_o1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.058     ; 1.814      ;
; 2.389  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.036     ; 1.853      ;
; 2.490  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.036     ; 1.954      ;
; 2.502  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_i1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.043     ; 1.959      ;
; 2.532  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.083      ; 2.115      ;
; 2.532  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.084      ; 2.116      ;
; 2.533  ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.101      ; 2.134      ;
; 2.538  ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.102      ; 2.140      ;
; 2.567  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.123     ; 1.944      ;
; 2.623  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.036     ; 2.087      ;
; 2.628  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ld_o        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.038     ; 2.090      ;
; 2.662  ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_o0       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.042     ; 2.120      ;
; 2.723  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.036     ; 2.187      ;
; 2.746  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.123     ; 2.123      ;
; 2.778  ; controller:ctrl|state.s_bro              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.100      ; 2.378      ;
; 2.780  ; controller:ctrl|state.s_bro              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.099      ; 2.379      ;
; 2.790  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.226      ;
; 2.810  ; controller:ctrl|state.s_bro              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.052     ; 2.258      ;
; 2.826  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.262      ;
; 2.839  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.111      ; 2.450      ;
; 2.842  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.110      ; 2.452      ;
; 2.897  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.017     ; 2.380      ;
; 2.901  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_o0       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.059     ; 2.342      ;
; 2.912  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.182     ; 2.230      ;
; 2.946  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 2.405      ;
; 2.953  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.074      ; 2.527      ;
; 2.956  ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.185     ; 2.271      ;
; 2.965  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.401      ;
; 2.983  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.107     ; 2.376      ;
; 3.025  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.111      ; 2.636      ;
; 3.028  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.110      ; 2.638      ;
; 3.046  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.178     ; 2.368      ;
; 3.053  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.169     ; 2.384      ;
; 3.083  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 2.542      ;
; 3.085  ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.521      ;
; 3.098  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.534      ;
; 3.099  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.185     ; 2.414      ;
; 3.100  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.151     ; 2.449      ;
; 3.104  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.107     ; 2.497      ;
; 3.108  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.123     ; 2.485      ;
; 3.111  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.048     ; 2.563      ;
; 3.118  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.020     ; 2.598      ;
; 3.146  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.111      ; 2.757      ;
; 3.146  ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.123     ; 2.523      ;
; 3.148  ; datapath:dp|reg16_l:reg_RI|reg16_out[6]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.055     ; 2.593      ;
; 3.149  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.110      ; 2.759      ;
; 3.192  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.107     ; 2.585      ;
; 3.193  ; controller:ctrl|state.decoder            ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.100      ; 2.793      ;
; 3.195  ; controller:ctrl|state.decoder            ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.099      ; 2.794      ;
; 3.198  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.634      ;
; 3.204  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 2.663      ;
; 3.213  ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.649      ;
; 3.219  ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.182     ; 2.537      ;
; 3.220  ; controller:ctrl|state.s_nop              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.102      ; 2.822      ;
; 3.222  ; controller:ctrl|state.s_nop              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.101      ; 2.823      ;
; 3.225  ; controller:ctrl|state.decoder            ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.052     ; 2.673      ;
; 3.225  ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.084      ; 2.809      ;
; 3.228  ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.083      ; 2.811      ;
; 3.232  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.185     ; 2.547      ;
; 3.232  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.048     ; 2.684      ;
; 3.234  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.111      ; 2.845      ;
; 3.237  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.110      ; 2.847      ;
; 3.252  ; controller:ctrl|state.s_nop              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.050     ; 2.702      ;
; 3.252  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.107     ; 2.645      ;
; 3.256  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.167     ; 2.589      ;
; 3.263  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.173     ; 2.590      ;
; 3.265  ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.078     ; 2.687      ;
; 3.292  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 2.751      ;
; 3.292  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.167     ; 2.625      ;
; 3.294  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.111      ; 2.905      ;
; 3.297  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.110      ; 2.907      ;
; 3.299  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.173     ; 2.626      ;
; 3.304  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.114     ; 2.690      ;
; 3.309  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_o1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.075     ; 2.734      ;
; 3.313  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.166     ; 2.647      ;
; 3.318  ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.064     ; 2.754      ;
; 3.320  ; datapath:dp|reg16_l:reg_RI|reg16_out[5]  ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.062     ; 2.758      ;
; 3.320  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.048     ; 2.772      ;
; 3.332  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.185     ; 2.647      ;
; 3.352  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 2.811      ;
; 3.353  ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.068     ; 2.785      ;
; 3.357  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.151     ; 2.706      ;
; 3.360  ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.035     ; 2.825      ;
; 3.371  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.044     ; 2.827      ;
; 3.375  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.102      ; 2.977      ;
+--------+------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controller:ctrl|state.fetch'                                                                                                                                    ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.963 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.000        ; 4.137      ; 2.424      ;
; -1.791 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.000        ; 4.138      ; 2.597      ;
; -1.463 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; -0.500       ; 4.137      ; 2.424      ;
; -1.291 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; -0.500       ; 4.138      ; 2.597      ;
; 2.203  ; controller:ctrl|state.s_ret        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 1.823      ;
; 2.360  ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.120      ; 2.480      ;
; 2.370  ; controller:ctrl|state.s_call       ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.121      ; 1.991      ;
; 2.453  ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 2.073      ;
; 2.467  ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.121      ; 2.588      ;
; 2.517  ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.121      ; 2.138      ;
; 2.522  ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.120      ; 2.642      ;
; 2.532  ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.121      ; 2.653      ;
; 2.572  ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 2.192      ;
; 2.593  ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 2.213      ;
; 2.650  ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.121      ; 2.271      ;
; 2.661  ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.251      ; 2.412      ;
; 2.705  ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 2.325      ;
; 2.716  ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.250      ; 2.466      ;
; 2.740  ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 2.360      ;
; 2.776  ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.120      ; 2.396      ;
; 2.812  ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.250      ; 2.562      ;
; 2.872  ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.119      ; 2.491      ;
; 2.984  ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.251      ; 2.735      ;
; 3.012  ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.119      ; 2.631      ;
; 3.159  ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.119      ; 2.778      ;
; 3.195  ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.119      ; 2.814      ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                             ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -4.014 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.977      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.990 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.953      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.958 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.921      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.938 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.974      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.929 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.892      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.919 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.882      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.914 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.950      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
; -3.905 ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 4.941      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.518 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.492      ; 4.526      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 0.594 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 3.419      ; 4.529      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.018 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.492      ; 4.526      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 1.094 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 3.419      ; 4.529      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.103 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[1]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.442      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[13] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[14] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[17] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[18] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[19] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[20] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[21] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[22] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[23] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[24] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.179 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[25] ; clk                       ; clk         ; 0.000        ; 0.000      ; 4.445      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.190 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[1]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.529      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
; 4.232 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.073      ; 4.571      ;
+-------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ClockDiv:clk_div|count[0]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg4  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[7]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:ctrl|state.fetch'                                                                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; ctrl|ctl_addr_pc~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; ctrl|ctl_addr_pc~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; ctrl|state.fetch|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; ctrl|state.fetch|regout            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controller:ctrl|state.s_beq'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o2     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o2     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_c        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_c        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_i1       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_i1       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o0       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o0       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o1       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o1       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r1       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r1       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r2       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r2       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r3       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r3       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_ri       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_ri       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_rp       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_rp       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_s        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_s        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_rst_pc      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_rst_pc      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_wr_md       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_wr_md       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr23~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr23~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr2~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr2~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o2|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o2|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_c|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_c|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_i1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_i1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_ri|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_ri|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_rp|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_rp|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_s|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_s|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_rst_pc|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_rst_pc|datad           ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; data_i0[*]  ; ClockDiv:clk_div|count[0] ; -0.573 ; -0.573 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[0] ; ClockDiv:clk_div|count[0] ; -0.727 ; -0.727 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[1] ; ClockDiv:clk_div|count[0] ; -1.113 ; -1.113 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[2] ; ClockDiv:clk_div|count[0] ; -0.772 ; -0.772 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[3] ; ClockDiv:clk_div|count[0] ; -1.217 ; -1.217 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[4] ; ClockDiv:clk_div|count[0] ; -1.145 ; -1.145 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[5] ; ClockDiv:clk_div|count[0] ; -1.205 ; -1.205 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[6] ; ClockDiv:clk_div|count[0] ; -1.275 ; -1.275 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[7] ; ClockDiv:clk_div|count[0] ; -0.573 ; -0.573 ; Rise       ; ClockDiv:clk_div|count[0] ;
; data_i1[*]  ; ClockDiv:clk_div|count[0] ; 2.341  ; 2.341  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[0] ; ClockDiv:clk_div|count[0] ; 2.341  ; 2.341  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[1] ; ClockDiv:clk_div|count[0] ; 2.312  ; 2.312  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[2] ; ClockDiv:clk_div|count[0] ; 2.157  ; 2.157  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[3] ; ClockDiv:clk_div|count[0] ; 2.167  ; 2.167  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[4] ; ClockDiv:clk_div|count[0] ; 2.156  ; 2.156  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[5] ; ClockDiv:clk_div|count[0] ; 2.138  ; 2.138  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[6] ; ClockDiv:clk_div|count[0] ; 2.161  ; 2.161  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[7] ; ClockDiv:clk_div|count[0] ; 2.150  ; 2.150  ; Rise       ; ClockDiv:clk_div|count[0] ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; data_i0[*]  ; ClockDiv:clk_div|count[0] ; 1.505  ; 1.505  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[0] ; ClockDiv:clk_div|count[0] ; 0.957  ; 0.957  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[1] ; ClockDiv:clk_div|count[0] ; 1.343  ; 1.343  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[2] ; ClockDiv:clk_div|count[0] ; 1.002  ; 1.002  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[3] ; ClockDiv:clk_div|count[0] ; 1.447  ; 1.447  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[4] ; ClockDiv:clk_div|count[0] ; 1.375  ; 1.375  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[5] ; ClockDiv:clk_div|count[0] ; 1.435  ; 1.435  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[6] ; ClockDiv:clk_div|count[0] ; 1.505  ; 1.505  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[7] ; ClockDiv:clk_div|count[0] ; 0.803  ; 0.803  ; Rise       ; ClockDiv:clk_div|count[0] ;
; data_i1[*]  ; ClockDiv:clk_div|count[0] ; -1.908 ; -1.908 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[0] ; ClockDiv:clk_div|count[0] ; -2.111 ; -2.111 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[1] ; ClockDiv:clk_div|count[0] ; -2.082 ; -2.082 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[2] ; ClockDiv:clk_div|count[0] ; -1.927 ; -1.927 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[3] ; ClockDiv:clk_div|count[0] ; -1.937 ; -1.937 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[4] ; ClockDiv:clk_div|count[0] ; -1.926 ; -1.926 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[5] ; ClockDiv:clk_div|count[0] ; -1.908 ; -1.908 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[6] ; ClockDiv:clk_div|count[0] ; -1.931 ; -1.931 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[7] ; ClockDiv:clk_div|count[0] ; -1.920 ; -1.920 ; Rise       ; ClockDiv:clk_div|count[0] ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; clk_c       ; ClockDiv:clk_div|count[0] ;       ; 5.038 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_eq     ; ClockDiv:clk_div|count[0] ; 9.024 ; 9.024 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_lt     ; ClockDiv:clk_div|count[0] ; 9.121 ; 9.121 ; Rise       ; ClockDiv:clk_div|count[0] ;
; RI_ext[*]   ; ClockDiv:clk_div|count[0] ; 9.512 ; 9.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[0]  ; ClockDiv:clk_div|count[0] ; 9.097 ; 9.097 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[1]  ; ClockDiv:clk_div|count[0] ; 8.559 ; 8.559 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[2]  ; ClockDiv:clk_div|count[0] ; 8.862 ; 8.862 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[3]  ; ClockDiv:clk_div|count[0] ; 8.843 ; 8.843 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[4]  ; ClockDiv:clk_div|count[0] ; 9.512 ; 9.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[5]  ; ClockDiv:clk_div|count[0] ; 9.205 ; 9.205 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; ClockDiv:clk_div|count[0] ; 5.038 ;       ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o0[*]  ; ClockDiv:clk_div|count[0] ; 9.544 ; 9.544 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[0] ; ClockDiv:clk_div|count[0] ; 9.544 ; 9.544 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[1] ; ClockDiv:clk_div|count[0] ; 8.548 ; 8.548 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[2] ; ClockDiv:clk_div|count[0] ; 8.923 ; 8.923 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[3] ; ClockDiv:clk_div|count[0] ; 8.516 ; 8.516 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[4] ; ClockDiv:clk_div|count[0] ; 8.556 ; 8.556 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[5] ; ClockDiv:clk_div|count[0] ; 8.530 ; 8.530 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[6] ; ClockDiv:clk_div|count[0] ; 8.129 ; 8.129 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[7] ; ClockDiv:clk_div|count[0] ; 8.573 ; 8.573 ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o1[*]  ; ClockDiv:clk_div|count[0] ; 8.825 ; 8.825 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[0] ; ClockDiv:clk_div|count[0] ; 8.060 ; 8.060 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[1] ; ClockDiv:clk_div|count[0] ; 8.091 ; 8.091 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[2] ; ClockDiv:clk_div|count[0] ; 8.825 ; 8.825 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[3] ; ClockDiv:clk_div|count[0] ; 8.085 ; 8.085 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[4] ; ClockDiv:clk_div|count[0] ; 8.055 ; 8.055 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[5] ; ClockDiv:clk_div|count[0] ; 8.085 ; 8.085 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[6] ; ClockDiv:clk_div|count[0] ; 8.088 ; 8.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[7] ; ClockDiv:clk_div|count[0] ; 8.287 ; 8.287 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; clk                       ; 9.228 ; 9.228 ; Rise       ; clk                       ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; clk_c       ; ClockDiv:clk_div|count[0] ;       ; 5.038 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_eq     ; ClockDiv:clk_div|count[0] ; 9.024 ; 9.024 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_lt     ; ClockDiv:clk_div|count[0] ; 9.121 ; 9.121 ; Rise       ; ClockDiv:clk_div|count[0] ;
; RI_ext[*]   ; ClockDiv:clk_div|count[0] ; 8.559 ; 8.559 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[0]  ; ClockDiv:clk_div|count[0] ; 9.097 ; 9.097 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[1]  ; ClockDiv:clk_div|count[0] ; 8.559 ; 8.559 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[2]  ; ClockDiv:clk_div|count[0] ; 8.862 ; 8.862 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[3]  ; ClockDiv:clk_div|count[0] ; 8.843 ; 8.843 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[4]  ; ClockDiv:clk_div|count[0] ; 9.512 ; 9.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[5]  ; ClockDiv:clk_div|count[0] ; 9.205 ; 9.205 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; ClockDiv:clk_div|count[0] ; 5.038 ;       ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o0[*]  ; ClockDiv:clk_div|count[0] ; 8.129 ; 8.129 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[0] ; ClockDiv:clk_div|count[0] ; 9.544 ; 9.544 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[1] ; ClockDiv:clk_div|count[0] ; 8.548 ; 8.548 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[2] ; ClockDiv:clk_div|count[0] ; 8.923 ; 8.923 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[3] ; ClockDiv:clk_div|count[0] ; 8.516 ; 8.516 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[4] ; ClockDiv:clk_div|count[0] ; 8.556 ; 8.556 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[5] ; ClockDiv:clk_div|count[0] ; 8.530 ; 8.530 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[6] ; ClockDiv:clk_div|count[0] ; 8.129 ; 8.129 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[7] ; ClockDiv:clk_div|count[0] ; 8.573 ; 8.573 ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o1[*]  ; ClockDiv:clk_div|count[0] ; 8.055 ; 8.055 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[0] ; ClockDiv:clk_div|count[0] ; 8.060 ; 8.060 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[1] ; ClockDiv:clk_div|count[0] ; 8.091 ; 8.091 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[2] ; ClockDiv:clk_div|count[0] ; 8.825 ; 8.825 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[3] ; ClockDiv:clk_div|count[0] ; 8.085 ; 8.085 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[4] ; ClockDiv:clk_div|count[0] ; 8.055 ; 8.055 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[5] ; ClockDiv:clk_div|count[0] ; 8.085 ; 8.085 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[6] ; ClockDiv:clk_div|count[0] ; 8.088 ; 8.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[7] ; ClockDiv:clk_div|count[0] ; 8.287 ; 8.287 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; clk                       ; 8.623 ; 8.623 ; Rise       ; clk                       ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------+
; Fast Model Setup Summary                             ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ClockDiv:clk_div|count[0]   ; -2.938 ; -179.190      ;
; controller:ctrl|state.s_beq ; -1.680 ; -26.132       ;
; controller:ctrl|state.fetch ; -1.171 ; -2.149        ;
; clk                         ; -0.635 ; -5.083        ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Hold Summary                              ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ClockDiv:clk_div|count[0]   ; -1.881 ; -14.505       ;
; clk                         ; -1.825 ; -25.788       ;
; controller:ctrl|state.s_beq ; -1.440 ; -4.969        ;
; controller:ctrl|state.fetch ; -1.228 ; -2.390        ;
+-----------------------------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.671 ; -42.900       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.272 ; 0.000         ;
+-------+-------+---------------+


+------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary               ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; ClockDiv:clk_div|count[0]   ; -2.000 ; -372.376      ;
; clk                         ; -1.380 ; -27.380       ;
; controller:ctrl|state.fetch ; 0.500  ; 0.000         ;
; controller:ctrl|state.s_beq ; 0.500  ; 0.000         ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ClockDiv:clk_div|count[0]'                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node                               ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -2.938 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.026      ; 3.496      ;
; -2.935 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.010      ; 3.477      ;
; -2.935 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.026      ; 3.493      ;
; -2.925 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.011      ; 3.468      ;
; -2.912 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.026      ; 3.470      ;
; -2.911 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.001      ; 3.444      ;
; -2.850 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.027      ; 3.409      ;
; -2.845 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.026      ; 3.403      ;
; -2.837 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.058      ; 3.427      ;
; -2.834 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.042      ; 3.408      ;
; -2.834 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.058      ; 3.424      ;
; -2.826 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.043      ; 3.401      ;
; -2.824 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.027      ; 3.383      ;
; -2.818 ; controller:ctrl|ctl_addr_o0[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.028      ; 3.378      ;
; -2.812 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.033      ; 3.377      ;
; -2.811 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.058      ; 3.401      ;
; -2.795 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.020      ; 3.347      ;
; -2.795 ; controller:ctrl|ctl_addr_o0[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.371      ;
; -2.792 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.011      ; 3.335      ;
; -2.788 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.379      ;
; -2.785 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.043      ; 3.360      ;
; -2.785 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.376      ;
; -2.782 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.026      ; 3.340      ;
; -2.780 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.356      ;
; -2.766 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.034      ; 3.332      ;
; -2.762 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.353      ;
; -2.761 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg1_l:reg_O|reg1_out     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.012      ; 3.305      ;
; -2.751 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.342      ;
; -2.749 ; controller:ctrl|ctl_addr_o0[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.045      ; 3.326      ;
; -2.746 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.058      ; 3.336      ;
; -2.742 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.011      ; 3.285      ;
; -2.723 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.314      ;
; -2.705 ; controller:ctrl|ctl_addr_o0[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.281      ;
; -2.705 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r1|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.060      ; 3.297      ;
; -2.702 ; controller:ctrl|ctl_addr_o0[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.278      ;
; -2.700 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r2|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.291      ;
; -2.700 ; controller:ctrl|ctl_addr_o0[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.028      ; 3.260      ;
; -2.696 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.052      ; 3.280      ;
; -2.694 ; controller:ctrl|ctl_addr_o0[1]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.019      ; 3.245      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.692 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.059     ; 3.665      ;
; -2.691 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.043      ; 3.266      ;
; -2.689 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]                                                                                 ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.057     ; 3.664      ;
; -2.683 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[5] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.001      ; 3.216      ;
; -2.683 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.058      ; 3.273      ;
; -2.679 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[3] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.026      ; 3.237      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.656      ;
; -2.677 ; controller:ctrl|ctl_addr_o0[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.253      ;
; -2.675 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]                                                                                 ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.067     ; 3.640      ;
; -2.675 ; controller:ctrl|ctl_addr_o0[0]                                                                                          ; datapath:dp|reg8_l:reg_r3|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.029      ; 3.236      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.053     ; 3.653      ;
; -2.674 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.060      ; 3.266      ;
; -2.673 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]                                                                                 ; datapath:dp|reg8_l:reg_r2|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.058     ; 3.647      ;
; -2.667 ; controller:ctrl|ctl_addr_o0[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.029      ; 3.228      ;
; -2.665 ; datapath:dp|reg16_l:reg_RI|reg16_out[1]                                                                                 ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.063     ; 3.634      ;
; -2.664 ; controller:ctrl|ctl_addr_o0[0]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.045      ; 3.241      ;
; -2.662 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg1_l:reg_O|reg1_out     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.238      ;
; -2.655 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]                                                                                 ; datapath:dp|reg8_l:reg_r1|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.042     ; 3.645      ;
; -2.652 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]                                                                                 ; datapath:dp|reg8_l:reg_r2|reg8_out[3] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.042     ; 3.642      ;
; -2.650 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]                                                                                 ; datapath:dp|reg8_l:reg_r1|reg8_out[4] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.042     ; 3.640      ;
; -2.650 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r1|reg8_out[5] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.053      ; 3.235      ;
; -2.647 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.000      ; 3.179      ;
; -2.646 ; controller:ctrl|ctl_addr_o1[1]                                                                                          ; datapath:dp|reg8_l:reg_r2|reg8_out[2] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.000      ; 3.178      ;
; -2.642 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r3|reg8_out[4] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.044      ; 3.218      ;
; -2.641 ; controller:ctrl|ctl_addr_o1[0]                                                                                          ; datapath:dp|reg8_l:reg_r1|reg8_out[1] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.043      ; 3.216      ;
; -2.639 ; datapath:dp|reg16_l:reg_RI|reg16_out[1]                                                                                 ; datapath:dp|reg8_l:reg_r3|reg8_out[6] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.073     ; 3.598      ;
; -2.638 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]                                                                                 ; datapath:dp|reg8_l:reg_r3|reg8_out[2] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.031     ; 3.639      ;
; -2.637 ; controller:ctrl|ctl_addr_o2                                                                                             ; datapath:dp|reg8_l:reg_r1|reg8_out[7] ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.500        ; 0.059      ; 3.228      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
; -2.636 ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ; datapath:dp|reg8_l:reg_r2|reg8_out[1] ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 1.000        ; -0.052     ; 3.616      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+---------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:ctrl|state.s_beq'                                                                                                                                        ;
+--------+------------------------------------------+---------------------------------+---------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                         ; Launch Clock              ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------+---------------------------+-----------------------------+--------------+------------+------------+
; -1.680 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.765      ;
; -1.657 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.742      ;
; -1.633 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.699      ;
; -1.631 ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.071     ; 1.663      ;
; -1.602 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.688      ;
; -1.589 ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.674      ;
; -1.580 ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.060     ; 1.623      ;
; -1.575 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.071     ; 1.653      ;
; -1.570 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.643      ;
; -1.564 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.630      ;
; -1.563 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.629      ;
; -1.562 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.635      ;
; -1.547 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.631      ;
; -1.545 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.071     ; 1.577      ;
; -1.543 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.628      ;
; -1.543 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.071     ; 1.570      ;
; -1.540 ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.027     ; 1.616      ;
; -1.538 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.611      ;
; -1.533 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.619      ;
; -1.532 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.618      ;
; -1.511 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.577      ;
; -1.510 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 1.598      ;
; -1.502 ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.060     ; 1.540      ;
; -1.493 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.559      ;
; -1.493 ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.027     ; 1.564      ;
; -1.480 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.566      ;
; -1.478 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.562      ;
; -1.477 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.561      ;
; -1.476 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.547      ;
; -1.465 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.533      ;
; -1.463 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.060     ; 1.501      ;
; -1.462 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.548      ;
; -1.458 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.531      ;
; -1.456 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.012     ; 1.542      ;
; -1.444 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.510      ;
; -1.437 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.517      ;
; -1.425 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.509      ;
; -1.422 ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.060     ; 1.465      ;
; -1.419 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.487      ;
; -1.414 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.494      ;
; -1.413 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.499      ;
; -1.410 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 1.498      ;
; -1.407 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.491      ;
; -1.407 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.478      ;
; -1.406 ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.477      ;
; -1.400 ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.466      ;
; -1.393 ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.060     ; 1.431      ;
; -1.391 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.012      ; 1.512      ;
; -1.391 ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.457      ;
; -1.386 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.495      ;
; -1.385 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.498      ;
; -1.383 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.492      ;
; -1.382 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.495      ;
; -1.373 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.482      ;
; -1.372 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.485      ;
; -1.371 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]  ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.060     ; 1.414      ;
; -1.371 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.439      ;
; -1.369 ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.455      ;
; -1.368 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.012      ; 1.489      ;
; -1.365 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.041     ; 1.456      ;
; -1.360 ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.046     ; 1.446      ;
; -1.358 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.442      ;
; -1.358 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.003      ; 1.470      ;
; -1.358 ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.041     ; 1.430      ;
; -1.357 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.003      ; 1.473      ;
; -1.356 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.012     ; 1.442      ;
; -1.354 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.425      ;
; -1.353 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.030     ; 1.421      ;
; -1.346 ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.426      ;
; -1.346 ; controller:ctrl|state.s_call             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.003      ; 1.458      ;
; -1.345 ; controller:ctrl|state.s_brc              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.454      ;
; -1.345 ; controller:ctrl|state.s_call             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.003      ; 1.461      ;
; -1.344 ; controller:ctrl|state.s_brc              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.457      ;
; -1.336 ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.407      ;
; -1.331 ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.073     ; 1.419      ;
; -1.329 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.044     ; 1.417      ;
; -1.321 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.033     ; 1.445      ;
; -1.317 ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.085     ; 1.381      ;
; -1.314 ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.398      ;
; -1.312 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.053     ; 1.481      ;
; -1.311 ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.009     ; 1.400      ;
; -1.309 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.418      ;
; -1.308 ; controller:ctrl|state.s_bge1             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.000      ; 1.421      ;
; -1.306 ; datapath:dp|reg16_l:reg_RI|reg16_out[7]  ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.074     ; 1.364      ;
; -1.306 ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.085     ; 1.370      ;
; -1.305 ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.014     ; 1.389      ;
; -1.300 ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.018     ; 1.380      ;
; -1.300 ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; 0.012      ; 1.421      ;
; -1.296 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.065     ; 1.453      ;
; -1.293 ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.065     ; 1.450      ;
; -1.289 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.053     ; 1.458      ;
; -1.287 ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_o0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.032     ; 1.358      ;
; -1.286 ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.062     ; 1.453      ;
; -1.284 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.041     ; 1.352      ;
; -1.283 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.053     ; 1.328      ;
; -1.283 ; controller:ctrl|state.s_blt1             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.065     ; 1.440      ;
; -1.276 ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.041     ; 1.348      ;
; -1.275 ; controller:ctrl|state.s_beq1             ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.012     ; 1.361      ;
; -1.273 ; datapath:dp|reg16_l:reg_RI|reg16_out[4]  ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.100     ; 1.305      ;
; -1.271 ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0] ; controller:ctrl|state.s_beq ; 0.500        ; -0.071     ; 1.349      ;
+--------+------------------------------------------+---------------------------------+---------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controller:ctrl|state.fetch'                                                                                                                                   ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.171 ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.012      ; 1.255      ;
; -1.155 ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.012      ; 1.239      ;
; -1.090 ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.012      ; 1.174      ;
; -1.034 ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.012      ; 1.118      ;
; -0.981 ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.012      ; 1.065      ;
; -0.978 ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 1.064      ;
; -0.962 ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 1.048      ;
; -0.954 ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 1.040      ;
; -0.928 ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.012      ; 1.012      ;
; -0.901 ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 0.987      ;
; -0.897 ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 0.983      ;
; -0.856 ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.295      ; 1.223      ;
; -0.841 ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 0.927      ;
; -0.821 ; controller:ctrl|state.s_call       ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.015      ; 0.908      ;
; -0.790 ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.293      ; 1.155      ;
; -0.766 ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.293      ; 1.131      ;
; -0.750 ; controller:ctrl|state.s_ret        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.014      ; 0.836      ;
; -0.739 ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.500        ; 0.295      ; 1.106      ;
; -0.713 ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.015      ; 1.300      ;
; -0.647 ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.013      ; 1.232      ;
; -0.602 ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.015      ; 1.189      ;
; -0.536 ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 1.000        ; 0.013      ; 1.121      ;
; 1.234  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.500        ; 2.180      ; 1.159      ;
; 1.300  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.500        ; 2.178      ; 1.091      ;
; 1.734  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 1.000        ; 2.180      ; 1.159      ;
; 1.800  ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 1.000        ; 2.178      ; 1.091      ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.635 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.628      ;
; -0.611 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.604      ;
; -0.600 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.593      ;
; -0.576 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.569      ;
; -0.576 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.569      ;
; -0.565 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.558      ;
; -0.541 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.534      ;
; -0.541 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.534      ;
; -0.530 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.523      ;
; -0.526 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.519      ;
; -0.506 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.506 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.499      ;
; -0.495 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.488      ;
; -0.491 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.484      ;
; -0.471 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.464      ;
; -0.471 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.464      ;
; -0.456 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.449      ;
; -0.451 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.444      ;
; -0.436 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.429      ;
; -0.421 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.414      ;
; -0.416 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.409      ;
; -0.401 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.394      ;
; -0.401 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.394      ;
; -0.386 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.379      ;
; -0.383 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.376      ;
; -0.381 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.374      ;
; -0.377 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.370      ;
; -0.366 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.359      ;
; -0.366 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.359      ;
; -0.348 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.341      ;
; -0.346 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.339      ;
; -0.342 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.335      ;
; -0.342 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.335      ;
; -0.332 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.325      ;
; -0.331 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.324      ;
; -0.331 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.324      ;
; -0.313 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.306      ;
; -0.313 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.306      ;
; -0.311 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.304      ;
; -0.307 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.300      ;
; -0.307 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.300      ;
; -0.297 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.290      ;
; -0.296 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.289      ;
; -0.296 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.289      ;
; -0.292 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.285      ;
; -0.278 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.271      ;
; -0.278 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.271      ;
; -0.272 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.265      ;
; -0.272 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.265      ;
; -0.262 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.255      ;
; -0.261 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.254      ;
; -0.261 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.254      ;
; -0.261 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.254      ;
; -0.257 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.250      ;
; -0.243 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.236      ;
; -0.243 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.236      ;
; -0.237 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.237 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.230      ;
; -0.227 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.220      ;
; -0.226 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.219      ;
; -0.226 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.219      ;
; -0.226 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.219      ;
; -0.222 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.215      ;
; -0.217 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.210      ;
; -0.208 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.201      ;
; -0.202 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.202 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.195      ;
; -0.192 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.185      ;
; -0.191 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.184      ;
; -0.191 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.184      ;
; -0.191 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.184      ;
; -0.187 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.180      ;
; -0.186 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.179      ;
; -0.182 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.175      ;
; -0.173 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.166      ;
; -0.167 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.160      ;
; -0.167 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.160      ;
; -0.167 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.160      ;
; -0.156 ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.149      ;
; -0.156 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.149      ;
; -0.156 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.149      ;
; -0.152 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.145      ;
; -0.151 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.144      ;
; -0.149 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.142      ;
; -0.147 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.140      ;
; -0.132 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.125      ;
; -0.132 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.125      ;
; -0.132 ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.125      ;
; -0.121 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.114      ;
; -0.121 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.114      ;
; -0.117 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.110      ;
; -0.116 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.109      ;
; -0.114 ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.107      ;
; -0.112 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.105      ;
; -0.098 ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.091      ;
; -0.097 ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.090      ;
; -0.097 ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.090      ;
; -0.086 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.079      ;
; -0.082 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.075      ;
; -0.081 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.074      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ClockDiv:clk_div|count[0]'                                                                                                                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                           ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -1.881 ; controller:ctrl|state.fetch              ; controller:ctrl|state.decoder                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.166      ; 0.578      ;
; -1.417 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 1.885      ; 0.761      ;
; -1.381 ; controller:ctrl|state.fetch              ; controller:ctrl|state.decoder                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.166      ; 0.578      ;
; -1.292 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_eq|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.165      ; 1.166      ;
; -1.292 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_lt|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.165      ; 1.166      ;
; -1.206 ; controller:ctrl|state.fetch              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 1.885      ; 0.972      ;
; -0.933 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.174      ; 1.534      ;
; -0.917 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 1.885      ; 0.761      ;
; -0.878 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.fetch                                                                                       ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.166      ; 1.581      ;
; -0.852 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.174      ; 1.615      ;
; -0.852 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[8]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.174      ; 1.615      ;
; -0.792 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_eq|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.165      ; 1.166      ;
; -0.792 ; controller:ctrl|state.s_beq              ; datapath:dp|reg1_l:reg_lt|reg1_out                                                                                ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.165      ; 1.166      ;
; -0.732 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[2]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.163      ; 1.724      ;
; -0.732 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[4]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.163      ; 1.724      ;
; -0.732 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[6]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.163      ; 1.724      ;
; -0.728 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[1]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.161      ; 1.726      ;
; -0.728 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[3]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.161      ; 1.726      ;
; -0.728 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[5]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.161      ; 1.726      ;
; -0.728 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[7]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; 0.000        ; 2.161      ; 1.726      ;
; -0.706 ; controller:ctrl|state.fetch              ; controller:ctrl|state.s_delay                                                                                     ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 1.885      ; 0.972      ;
; -0.433 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.174      ; 1.534      ;
; -0.378 ; controller:ctrl|state.s_beq              ; controller:ctrl|state.fetch                                                                                       ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.166      ; 1.581      ;
; -0.352 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.174      ; 1.615      ;
; -0.352 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[8]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.174      ; 1.615      ;
; -0.232 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[2]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.163      ; 1.724      ;
; -0.232 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[4]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.163      ; 1.724      ;
; -0.232 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[6]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.163      ; 1.724      ;
; -0.228 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[1]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.161      ; 1.726      ;
; -0.228 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[3]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.161      ; 1.726      ;
; -0.228 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[5]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.161      ; 1.726      ;
; -0.228 ; controller:ctrl|state.fetch              ; datapath:dp|reg10:reg_PC|reg10_out[7]                                                                             ; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0] ; -0.500       ; 2.161      ; 1.726      ;
; 0.215  ; datapath:dp|reg1_l:reg_O|reg1_out        ; datapath:dp|reg1_l:reg_O|reg1_out                                                                                 ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; datapath:dp|reg1_l:reg_S|reg1_out        ; datapath:dp|reg1_l:reg_S|reg1_out                                                                                 ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; datapath:dp|reg1_l:reg_C|reg1_out        ; datapath:dp|reg1_l:reg_C|reg1_out                                                                                 ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[7]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[7]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[4]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[4]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[0]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[0]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[1]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[1]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[3]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[3]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[6]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[6]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i0|reg8_out[5]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.266  ; controller:ctrl|ctl_ld_i1                ; datapath:dp|reg8_l:reg_i1|reg8_out[5]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.059      ; 0.477      ;
; 0.369  ; datapath:dp|reg10:reg_PC|reg10_out[9]    ; datapath:dp|reg10_l:reg_RP|reg10_out[9]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.379  ; datapath:dp|reg8_l:reg_r3|reg8_out[2]    ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.386  ; controller:ctrl|state.decoder            ; controller:ctrl|state.s_brs                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.463  ; controller:ctrl|state.decoder            ; controller:ctrl|state.s_brc                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.615      ;
; 0.464  ; datapath:dp|reg10:reg_PC|reg10_out[8]    ; datapath:dp|reg10_l:reg_RP|reg10_out[8]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.616      ;
; 0.481  ; datapath:dp|reg16_l:reg_RI|reg16_out[12] ; controller:ctrl|state.s_brs                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.592      ;
; 0.484  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_out                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.595      ;
; 0.542  ; datapath:dp|reg10:reg_PC|reg10_out[1]    ; datapath:dp|reg10_l:reg_RP|reg10_out[1]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.707      ;
; 0.543  ; datapath:dp|reg10:reg_PC|reg10_out[6]    ; datapath:dp|reg10_l:reg_RP|reg10_out[6]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 0.706      ;
; 0.546  ; datapath:dp|reg10:reg_PC|reg10_out[2]    ; datapath:dp|reg10_l:reg_RP|reg10_out[2]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 0.709      ;
; 0.546  ; datapath:dp|reg10:reg_PC|reg10_out[5]    ; datapath:dp|reg10_l:reg_RP|reg10_out[5]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.711      ;
; 0.547  ; datapath:dp|reg10:reg_PC|reg10_out[3]    ; datapath:dp|reg10_l:reg_RP|reg10_out[3]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.712      ;
; 0.553  ; controller:ctrl|state.s_bge              ; controller:ctrl|state.s_delay                                                                                     ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; datapath:dp|reg10:reg_PC|reg10_out[7]    ; datapath:dp|reg10_l:reg_RP|reg10_out[7]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.721      ;
; 0.558  ; datapath:dp|reg8_l:reg_r2|reg8_out[2]    ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 0.721      ;
; 0.565  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_xori                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.053     ; 0.664      ;
; 0.567  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_ori                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.053     ; 0.666      ;
; 0.584  ; controller:ctrl|ctl_wr_md                ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.150      ; 0.372      ;
; 0.593  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_beq1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.704      ;
; 0.596  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_andi                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.053     ; 0.695      ;
; 0.596  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_addi                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.053     ; 0.695      ;
; 0.604  ; datapath:dp|reg10:reg_PC|reg10_out[8]    ; datapath:dp|reg10_l:reg_RP|reg10_out[9]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.610  ; datapath:dp|reg10_l:reg_RP|reg10_out[0]  ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.617  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_beq1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.728      ;
; 0.618  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_bro                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.729      ;
; 0.619  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_blt1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.730      ;
; 0.620  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_blt1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.731      ;
; 0.621  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_bro                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.732      ;
; 0.628  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.057      ; 0.337      ;
; 0.649  ; datapath:dp|reg16_l:reg_RI|reg16_out[13] ; controller:ctrl|state.s_in                                                                                        ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.053     ; 0.748      ;
; 0.654  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[0]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.057      ; 0.363      ;
; 0.654  ; controller:ctrl|ctl_rst_pc               ; datapath:dp|reg10:reg_PC|reg10_out[8]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.057      ; 0.363      ;
; 0.670  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|state.s_bge1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.041     ; 0.781      ;
; 0.674  ; datapath:dp|reg10_l:reg_RP|reg10_out[2]  ; datapath:dp|reg10:reg_PC|reg10_out[2]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.011     ; 0.815      ;
; 0.677  ; controller:ctrl|ctl_addr_o0[1]           ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.029      ; 0.358      ;
; 0.678  ; datapath:dp|reg10_l:reg_RP|reg10_out[6]  ; datapath:dp|reg10:reg_PC|reg10_out[6]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.011     ; 0.819      ;
; 0.678  ; controller:ctrl|state.s_blt              ; controller:ctrl|state.s_delay                                                                                     ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.830      ;
; 0.680  ; datapath:dp|reg10:reg_PC|reg10_out[1]    ; datapath:dp|reg10_l:reg_RP|reg10_out[2]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.845      ;
; 0.684  ; datapath:dp|reg10:reg_PC|reg10_out[5]    ; datapath:dp|reg10_l:reg_RP|reg10_out[6]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.849      ;
; 0.685  ; datapath:dp|reg10:reg_PC|reg10_out[3]    ; datapath:dp|reg10_l:reg_RP|reg10_out[4]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.850      ;
; 0.686  ; datapath:dp|reg10:reg_PC|reg10_out[2]    ; datapath:dp|reg10_l:reg_RP|reg10_out[3]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.011      ; 0.849      ;
; 0.693  ; datapath:dp|reg16_l:reg_RI|reg16_out[14] ; controller:ctrl|state.s_in                                                                                        ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.074     ; 0.771      ;
; 0.695  ; datapath:dp|reg16_l:reg_RI|reg16_out[14] ; controller:ctrl|state.s_bro                                                                                       ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.062     ; 0.785      ;
; 0.696  ; datapath:dp|reg10:reg_PC|reg10_out[7]    ; datapath:dp|reg10_l:reg_RP|reg10_out[8]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.013      ; 0.861      ;
; 0.698  ; datapath:dp|reg16_l:reg_RI|reg16_out[14] ; controller:ctrl|state.s_blt1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.062     ; 0.788      ;
; 0.701  ; datapath:dp|reg16_l:reg_RI|reg16_out[14] ; controller:ctrl|state.s_beq1                                                                                      ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; -0.062     ; 0.791      ;
; 0.705  ; controller:ctrl|ctl_addr_o0[0]           ; datapath:dp|reg8_l:reg_o1|reg8_out[2]                                                                             ; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0] ; -0.500       ; 0.029      ; 0.386      ;
; 0.707  ; datapath:dp|reg10_l:reg_RP|reg10_out[9]  ; datapath:dp|reg10:reg_PC|reg10_out[9]                                                                             ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.859      ;
; 0.715  ; datapath:dp|reg10:reg_PC|reg10_out[0]    ; datapath:dp|reg10_l:reg_RP|reg10_out[1]                                                                           ; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0] ; 0.000        ; 0.000      ; 0.867      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                              ;
+--------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.825 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.367      ;
; -1.588 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.604      ;
; -1.448 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.744      ;
; -1.413 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.779      ;
; -1.378 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.814      ;
; -1.325 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.367      ;
; -1.284 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.908      ;
; -1.249 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.943      ;
; -1.214 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 0.978      ;
; -1.179 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 1.013      ;
; -1.144 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 1.048      ;
; -1.109 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 1.083      ;
; -1.088 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.604      ;
; -1.074 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 1.118      ;
; -1.039 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 1.153      ;
; -0.948 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.744      ;
; -0.913 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.240      ;
; -0.913 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.779      ;
; -0.878 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.275      ;
; -0.878 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.814      ;
; -0.843 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.310      ;
; -0.808 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.345      ;
; -0.784 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.908      ;
; -0.773 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.380      ;
; -0.749 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.943      ;
; -0.738 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.415      ;
; -0.714 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 0.978      ;
; -0.703 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.450      ;
; -0.679 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 1.013      ;
; -0.668 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.485      ;
; -0.644 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 1.048      ;
; -0.609 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 1.083      ;
; -0.574 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.579      ;
; -0.574 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 1.118      ;
; -0.539 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.614      ;
; -0.539 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 1.153      ;
; -0.504 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.649      ;
; -0.469 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.684      ;
; -0.434 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 1.719      ;
; -0.413 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.240      ;
; -0.378 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.275      ;
; -0.343 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.310      ;
; -0.308 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.345      ;
; -0.273 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.380      ;
; -0.238 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.415      ;
; -0.203 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.450      ;
; -0.168 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.485      ;
; -0.074 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.579      ;
; -0.039 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.614      ;
; -0.004 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.649      ;
; 0.031  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.684      ;
; 0.066  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 1.719      ;
; 0.319  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[25] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.355  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[13] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.363  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[14] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[22] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[17] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[20] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[24] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[1]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.372  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[23] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[18] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[19] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.436  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[21] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.588      ;
; 0.493  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[14] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.501  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.501  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[23] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[25] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[18] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.512  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[24] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[17] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[20] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[19] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.518  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.528  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.536  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 0.688      ;
+--------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:ctrl|state.s_beq'                                                                                                                                           ;
+--------+------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                         ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.440 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_ri       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 2.096      ; 0.797      ;
; -1.185 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r1       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 2.166      ; 1.122      ;
; -1.182 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r3       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 2.166      ; 1.125      ;
; -1.162 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r2       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 0.000        ; 2.101      ; 1.080      ;
; -0.940 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_ri       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 2.096      ; 0.797      ;
; -0.685 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r1       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 2.166      ; 1.122      ;
; -0.682 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r3       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 2.166      ; 1.125      ;
; -0.662 ; controller:ctrl|state.fetch              ; controller:ctrl|ctl_ld_r2       ; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; -0.500       ; 2.101      ; 1.080      ;
; 1.062  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_wr_md       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.080     ; 0.482      ;
; 1.207  ; controller:ctrl|state.s_call             ; controller:ctrl|ctl_ld_rp       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.045     ; 0.662      ;
; 1.319  ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 0.778      ;
; 1.320  ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 0.779      ;
; 1.338  ; controller:ctrl|state.init               ; controller:ctrl|ctl_rst_pc      ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.049     ; 0.789      ;
; 1.381  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_ld_o        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.044     ; 0.837      ;
; 1.381  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 0.840      ;
; 1.393  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 0.852      ;
; 1.395  ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_o1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 0.832      ;
; 1.441  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.047     ; 0.894      ;
; 1.458  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 0.917      ;
; 1.467  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_i1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.050     ; 0.917      ;
; 1.468  ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.003      ; 0.971      ;
; 1.471  ; controller:ctrl|state.s_ld               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.003      ; 0.974      ;
; 1.496  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ld_o        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.044     ; 0.952      ;
; 1.507  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 0.966      ;
; 1.509  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.030     ; 0.979      ;
; 1.509  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.030     ; 0.979      ;
; 1.512  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.047     ; 0.965      ;
; 1.519  ; controller:ctrl|state.s_out              ; controller:ctrl|ctl_ld_o0       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.051     ; 0.968      ;
; 1.577  ; controller:ctrl|state.s_bro              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.000      ; 1.077      ;
; 1.578  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 1.037      ;
; 1.580  ; controller:ctrl|state.s_bro              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.000      ; 1.080      ;
; 1.582  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.019      ;
; 1.591  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.028      ;
; 1.600  ; controller:ctrl|state.s_bro              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.065     ; 1.035      ;
; 1.603  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.115      ;
; 1.607  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.119      ;
; 1.608  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.085     ; 1.023      ;
; 1.614  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.009     ; 1.105      ;
; 1.632  ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.093     ; 1.039      ;
; 1.635  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.072      ;
; 1.637  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.053     ; 1.084      ;
; 1.645  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.033     ; 1.112      ;
; 1.657  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.169      ;
; 1.661  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.173      ;
; 1.667  ; controller:ctrl|state.s_delay            ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.281      ; 1.448      ;
; 1.668  ; controller:ctrl|state.s_in               ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.059     ; 1.109      ;
; 1.670  ; controller:ctrl|state.s_delay            ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.281      ; 1.451      ;
; 1.683  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_ld_o0       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.081     ; 1.102      ;
; 1.683  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.079     ; 1.104      ;
; 1.684  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.121      ;
; 1.686  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.053     ; 1.133      ;
; 1.688  ; datapath:dp|reg16_l:reg_RI|reg16_out[11] ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 1.147      ;
; 1.690  ; controller:ctrl|state.s_delay            ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.216      ; 1.406      ;
; 1.691  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.033     ; 1.158      ;
; 1.697  ; datapath:dp|reg16_l:reg_RI|reg16_out[9]  ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.101     ; 1.096      ;
; 1.702  ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.139      ;
; 1.703  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.215      ;
; 1.707  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.219      ;
; 1.709  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.047     ; 1.162      ;
; 1.713  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.093     ; 1.120      ;
; 1.716  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.049     ; 1.167      ;
; 1.720  ; controller:ctrl|state.s_or               ; controller:ctrl|ctl_ula_code[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.047     ; 1.173      ;
; 1.732  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_c        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.027     ; 1.205      ;
; 1.732  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.053     ; 1.179      ;
; 1.735  ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_ula_code[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.085     ; 1.150      ;
; 1.747  ; datapath:dp|reg16_l:reg_RI|reg16_out[6]  ; controller:ctrl|ctl_addr_o0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.060     ; 1.187      ;
; 1.750  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.076     ; 1.174      ;
; 1.750  ; controller:ctrl|state.s_sub              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.073     ; 1.177      ;
; 1.754  ; controller:ctrl|state.s_and              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.191      ;
; 1.755  ; controller:ctrl|state.s_sra              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.192      ;
; 1.759  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.033     ; 1.226      ;
; 1.759  ; controller:ctrl|state.decoder            ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.000      ; 1.259      ;
; 1.759  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.076     ; 1.183      ;
; 1.759  ; controller:ctrl|state.s_add              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.073     ; 1.186      ;
; 1.762  ; controller:ctrl|state.decoder            ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.000      ; 1.262      ;
; 1.762  ; controller:ctrl|state.s_srl              ; controller:ctrl|ctl_ula_code[2] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.093     ; 1.169      ;
; 1.762  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.049     ; 1.213      ;
; 1.771  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.283      ;
; 1.773  ; controller:ctrl|state.s_ori              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.059     ; 1.214      ;
; 1.775  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.287      ;
; 1.776  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.071     ; 1.205      ;
; 1.779  ; controller:ctrl|state.s_st               ; controller:ctrl|ctl_addr_o1[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.041     ; 1.238      ;
; 1.782  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_addr_o2     ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.033     ; 1.249      ;
; 1.782  ; controller:ctrl|state.decoder            ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.065     ; 1.217      ;
; 1.794  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.306      ;
; 1.798  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.012      ; 1.310      ;
; 1.800  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.053     ; 1.247      ;
; 1.803  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_i0[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.076     ; 1.227      ;
; 1.803  ; controller:ctrl|state.s_sll              ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.073     ; 1.230      ;
; 1.805  ; controller:ctrl|state.s_nop              ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.003      ; 1.308      ;
; 1.808  ; controller:ctrl|state.s_nop              ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; 0.003      ; 1.311      ;
; 1.816  ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_ld_r1       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.030     ; 1.286      ;
; 1.816  ; datapath:dp|reg16_l:reg_RI|reg16_out[5]  ; controller:ctrl|ctl_addr_o1[1]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.068     ; 1.248      ;
; 1.819  ; controller:ctrl|state.s_xori             ; controller:ctrl|ctl_addr_i0[0]  ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.059     ; 1.260      ;
; 1.820  ; datapath:dp|reg16_l:reg_RI|reg16_out[8]  ; controller:ctrl|ctl_ld_r3       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.030     ; 1.290      ;
; 1.821  ; datapath:dp|reg16_l:reg_RI|reg16_out[10] ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.106     ; 1.215      ;
; 1.823  ; controller:ctrl|state.s_addi             ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.053     ; 1.270      ;
; 1.824  ; controller:ctrl|state.s_xor              ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.063     ; 1.261      ;
; 1.828  ; controller:ctrl|state.s_nop              ; controller:ctrl|ctl_ld_r2       ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.062     ; 1.266      ;
; 1.830  ; controller:ctrl|state.s_andi             ; controller:ctrl|ctl_ld_s        ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; -0.500       ; -0.049     ; 1.281      ;
+--------+------------------------------------------+---------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controller:ctrl|state.fetch'                                                                                                                                    ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -1.228 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.000        ; 2.178      ; 1.091      ;
; -1.162 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 0.000        ; 2.180      ; 1.159      ;
; -0.728 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[0] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; -0.500       ; 2.178      ; 1.091      ;
; -0.662 ; controller:ctrl|state.s_beq        ; controller:ctrl|ctl_addr_pc[1] ; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; -0.500       ; 2.180      ; 1.159      ;
; 1.108  ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.013      ; 1.121      ;
; 1.171  ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.015      ; 1.186      ;
; 1.174  ; datapath:dp|reg1_l:reg_eq|reg1_out ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.015      ; 1.189      ;
; 1.198  ; datapath:dp|reg1_l:reg_lt|reg1_out ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 0.000        ; 0.013      ; 1.211      ;
; 1.311  ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.295      ; 1.106      ;
; 1.322  ; controller:ctrl|state.s_ret        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 0.836      ;
; 1.338  ; controller:ctrl|state.s_bge        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.293      ; 1.131      ;
; 1.362  ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.293      ; 1.155      ;
; 1.393  ; controller:ctrl|state.s_call       ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.015      ; 0.908      ;
; 1.413  ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 0.927      ;
; 1.428  ; controller:ctrl|state.s_blt        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.295      ; 1.223      ;
; 1.469  ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 0.983      ;
; 1.473  ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 0.987      ;
; 1.500  ; controller:ctrl|state.s_brc        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.012      ; 1.012      ;
; 1.526  ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 1.040      ;
; 1.534  ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 1.048      ;
; 1.550  ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[1] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.014      ; 1.064      ;
; 1.553  ; datapath:dp|reg1_l:reg_C|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.012      ; 1.065      ;
; 1.606  ; datapath:dp|reg1_l:reg_O|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.012      ; 1.118      ;
; 1.662  ; datapath:dp|reg1_l:reg_S|reg1_out  ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.012      ; 1.174      ;
; 1.727  ; controller:ctrl|state.s_bro        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.012      ; 1.239      ;
; 1.743  ; controller:ctrl|state.s_brs        ; controller:ctrl|ctl_addr_pc[0] ; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; -0.500       ; 0.012      ; 1.255      ;
+--------+------------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                             ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.671 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.664      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.658 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.651      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.656 ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.649      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.650 ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.643      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.643 ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.636      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.629 ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.661      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[13] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[14] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[15] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[16] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[17] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[18] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[19] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[20] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[21] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[22] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[23] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[24] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[25] ; clk          ; clk         ; 1.000        ; -0.039     ; 2.609      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
; -1.616 ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.648      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                          ;
+-------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.272 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.899      ; 2.464      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.314 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; 0.000        ; 1.860      ; 2.467      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[2]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[3]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[4]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[5]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[6]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[7]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[8]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[9]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[10] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[11] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[12] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.772 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[1]  ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.899      ; 2.464      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[13] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[14] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[15] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[17] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[18] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[19] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[20] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[21] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 0.814 ; ClockDiv:clk_div|count[0]  ; ClockDiv:clk_div|count[25] ; ClockDiv:clk_div|count[0] ; clk         ; -0.500       ; 1.860      ; 2.467      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[0]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.253 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[1]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.444      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[7]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[8]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[9]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[10] ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[11] ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[12] ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[0]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.283 ; ClockDiv:clk_div|count[24] ; ClockDiv:clk_div|count[1]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.474      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[13] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[14] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[15] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[16] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[17] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[18] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[19] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[20] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[21] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[22] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[23] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[24] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.295 ; ClockDiv:clk_div|count[22] ; ClockDiv:clk_div|count[25] ; clk                       ; clk         ; 0.000        ; 0.000      ; 2.447      ;
; 2.303 ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[2]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[3]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[4]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[23] ; ClockDiv:clk_div|count[5]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
; 2.303 ; ClockDiv:clk_div|count[16] ; ClockDiv:clk_div|count[6]  ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.494      ;
+-------+----------------------------+----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ClockDiv:clk_div|count[0]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Fall       ; datapath:dp|men_dados:md|altsyncram:altsyncram_component|altsyncram_l0g1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a10~porta_address_reg9 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ClockDiv:clk_div|count[0] ; Rise       ; datapath:dp|men_prog:mp|altsyncram:altsyncram_component|altsyncram_nki1:auto_generated|ram_block1a2~porta_address_reg4  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ClockDiv:clk_div|count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ClockDiv:clk_div|count[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[11]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[12]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[13]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[14]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[15]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[16]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[17]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[18]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[19]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[20]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[21]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[22]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[23]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[24]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[25]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div|count[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_div|count[7]|clk       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:ctrl|state.fetch'                                                                            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[0]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[0]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[1]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; controller:ctrl|ctl_addr_pc[1]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[0]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc[1]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Fall       ; ctrl|ctl_addr_pc~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; ctrl|ctl_addr_pc~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; ctrl|ctl_addr_pc~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.fetch ; Rise       ; ctrl|state.fetch|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.fetch ; Rise       ; ctrl|state.fetch|regout            ;
+-------+--------------+----------------+------------------+-----------------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controller:ctrl|state.s_beq'                                                                         ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_i0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o0[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o2     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_addr_o2     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_c        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_c        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_i1       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_i1       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o0       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o0       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o1       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_o1       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r1       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r1       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r2       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r2       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r3       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_r3       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_ri       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_ri       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_rp       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_rp       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_s        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ld_s        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_rst_pc      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_rst_pc      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_ula_code[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_wr_md       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; controller:ctrl|ctl_wr_md       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr23~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr23~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr23~0|dataa           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|WideOr2~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr2~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Rise       ; ctrl|WideOr2~0|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_i0[1]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[0]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o0[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[0]|datad       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o1[1]|datac       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o2|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_addr_o2|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_c|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_c|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_i1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_i1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o1|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_o|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r2|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_r3|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_ri|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_ri|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_rp|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_rp|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_s|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_ld_s|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_rst_pc|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controller:ctrl|state.s_beq ; Fall       ; ctrl|ctl_rst_pc|datad           ;
+-------+--------------+----------------+------------------+-----------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; data_i0[*]  ; ClockDiv:clk_div|count[0] ; -0.333 ; -0.333 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[0] ; ClockDiv:clk_div|count[0] ; -0.449 ; -0.449 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[1] ; ClockDiv:clk_div|count[0] ; -0.686 ; -0.686 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[2] ; ClockDiv:clk_div|count[0] ; -0.477 ; -0.477 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[3] ; ClockDiv:clk_div|count[0] ; -0.743 ; -0.743 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[4] ; ClockDiv:clk_div|count[0] ; -0.676 ; -0.676 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[5] ; ClockDiv:clk_div|count[0] ; -0.721 ; -0.721 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[6] ; ClockDiv:clk_div|count[0] ; -0.769 ; -0.769 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[7] ; ClockDiv:clk_div|count[0] ; -0.333 ; -0.333 ; Rise       ; ClockDiv:clk_div|count[0] ;
; data_i1[*]  ; ClockDiv:clk_div|count[0] ; 1.503  ; 1.503  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[0] ; ClockDiv:clk_div|count[0] ; 1.503  ; 1.503  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[1] ; ClockDiv:clk_div|count[0] ; 1.476  ; 1.476  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[2] ; ClockDiv:clk_div|count[0] ; 1.370  ; 1.370  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[3] ; ClockDiv:clk_div|count[0] ; 1.379  ; 1.379  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[4] ; ClockDiv:clk_div|count[0] ; 1.368  ; 1.368  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[5] ; ClockDiv:clk_div|count[0] ; 1.352  ; 1.352  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[6] ; ClockDiv:clk_div|count[0] ; 1.377  ; 1.377  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[7] ; ClockDiv:clk_div|count[0] ; 1.364  ; 1.364  ; Rise       ; ClockDiv:clk_div|count[0] ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; data_i0[*]  ; ClockDiv:clk_div|count[0] ; 0.889  ; 0.889  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[0] ; ClockDiv:clk_div|count[0] ; 0.569  ; 0.569  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[1] ; ClockDiv:clk_div|count[0] ; 0.806  ; 0.806  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[2] ; ClockDiv:clk_div|count[0] ; 0.597  ; 0.597  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[3] ; ClockDiv:clk_div|count[0] ; 0.863  ; 0.863  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[4] ; ClockDiv:clk_div|count[0] ; 0.796  ; 0.796  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[5] ; ClockDiv:clk_div|count[0] ; 0.841  ; 0.841  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[6] ; ClockDiv:clk_div|count[0] ; 0.889  ; 0.889  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[7] ; ClockDiv:clk_div|count[0] ; 0.453  ; 0.453  ; Rise       ; ClockDiv:clk_div|count[0] ;
; data_i1[*]  ; ClockDiv:clk_div|count[0] ; -1.232 ; -1.232 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[0] ; ClockDiv:clk_div|count[0] ; -1.383 ; -1.383 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[1] ; ClockDiv:clk_div|count[0] ; -1.356 ; -1.356 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[2] ; ClockDiv:clk_div|count[0] ; -1.250 ; -1.250 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[3] ; ClockDiv:clk_div|count[0] ; -1.259 ; -1.259 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[4] ; ClockDiv:clk_div|count[0] ; -1.248 ; -1.248 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[5] ; ClockDiv:clk_div|count[0] ; -1.232 ; -1.232 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[6] ; ClockDiv:clk_div|count[0] ; -1.257 ; -1.257 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[7] ; ClockDiv:clk_div|count[0] ; -1.244 ; -1.244 ; Rise       ; ClockDiv:clk_div|count[0] ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; clk_c       ; ClockDiv:clk_div|count[0] ;       ; 2.552 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_eq     ; ClockDiv:clk_div|count[0] ; 4.759 ; 4.759 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_lt     ; ClockDiv:clk_div|count[0] ; 4.837 ; 4.837 ; Rise       ; ClockDiv:clk_div|count[0] ;
; RI_ext[*]   ; ClockDiv:clk_div|count[0] ; 5.088 ; 5.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[0]  ; ClockDiv:clk_div|count[0] ; 4.863 ; 4.863 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[1]  ; ClockDiv:clk_div|count[0] ; 4.639 ; 4.639 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[2]  ; ClockDiv:clk_div|count[0] ; 4.749 ; 4.749 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[3]  ; ClockDiv:clk_div|count[0] ; 4.736 ; 4.736 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[4]  ; ClockDiv:clk_div|count[0] ; 5.088 ; 5.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[5]  ; ClockDiv:clk_div|count[0] ; 4.936 ; 4.936 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; ClockDiv:clk_div|count[0] ; 2.552 ;       ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o0[*]  ; ClockDiv:clk_div|count[0] ; 5.029 ; 5.029 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[0] ; ClockDiv:clk_div|count[0] ; 5.029 ; 5.029 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[1] ; ClockDiv:clk_div|count[0] ; 4.609 ; 4.609 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[2] ; ClockDiv:clk_div|count[0] ; 4.741 ; 4.741 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[3] ; ClockDiv:clk_div|count[0] ; 4.569 ; 4.569 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[4] ; ClockDiv:clk_div|count[0] ; 4.494 ; 4.494 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[5] ; ClockDiv:clk_div|count[0] ; 4.485 ; 4.485 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[6] ; ClockDiv:clk_div|count[0] ; 4.374 ; 4.374 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[7] ; ClockDiv:clk_div|count[0] ; 4.512 ; 4.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o1[*]  ; ClockDiv:clk_div|count[0] ; 4.680 ; 4.680 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[0] ; ClockDiv:clk_div|count[0] ; 4.321 ; 4.321 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[1] ; ClockDiv:clk_div|count[0] ; 4.354 ; 4.354 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[2] ; ClockDiv:clk_div|count[0] ; 4.680 ; 4.680 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[3] ; ClockDiv:clk_div|count[0] ; 4.349 ; 4.349 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[4] ; ClockDiv:clk_div|count[0] ; 4.313 ; 4.313 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[5] ; ClockDiv:clk_div|count[0] ; 4.351 ; 4.351 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[6] ; ClockDiv:clk_div|count[0] ; 4.351 ; 4.351 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[7] ; ClockDiv:clk_div|count[0] ; 4.431 ; 4.431 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; clk                       ; 4.789 ; 4.789 ; Rise       ; clk                       ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; clk_c       ; ClockDiv:clk_div|count[0] ;       ; 2.552 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_eq     ; ClockDiv:clk_div|count[0] ; 4.759 ; 4.759 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_lt     ; ClockDiv:clk_div|count[0] ; 4.837 ; 4.837 ; Rise       ; ClockDiv:clk_div|count[0] ;
; RI_ext[*]   ; ClockDiv:clk_div|count[0] ; 4.639 ; 4.639 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[0]  ; ClockDiv:clk_div|count[0] ; 4.863 ; 4.863 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[1]  ; ClockDiv:clk_div|count[0] ; 4.639 ; 4.639 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[2]  ; ClockDiv:clk_div|count[0] ; 4.749 ; 4.749 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[3]  ; ClockDiv:clk_div|count[0] ; 4.736 ; 4.736 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[4]  ; ClockDiv:clk_div|count[0] ; 5.088 ; 5.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[5]  ; ClockDiv:clk_div|count[0] ; 4.936 ; 4.936 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; ClockDiv:clk_div|count[0] ; 2.552 ;       ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o0[*]  ; ClockDiv:clk_div|count[0] ; 4.374 ; 4.374 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[0] ; ClockDiv:clk_div|count[0] ; 5.029 ; 5.029 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[1] ; ClockDiv:clk_div|count[0] ; 4.609 ; 4.609 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[2] ; ClockDiv:clk_div|count[0] ; 4.741 ; 4.741 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[3] ; ClockDiv:clk_div|count[0] ; 4.569 ; 4.569 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[4] ; ClockDiv:clk_div|count[0] ; 4.494 ; 4.494 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[5] ; ClockDiv:clk_div|count[0] ; 4.485 ; 4.485 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[6] ; ClockDiv:clk_div|count[0] ; 4.374 ; 4.374 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[7] ; ClockDiv:clk_div|count[0] ; 4.512 ; 4.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o1[*]  ; ClockDiv:clk_div|count[0] ; 4.313 ; 4.313 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[0] ; ClockDiv:clk_div|count[0] ; 4.321 ; 4.321 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[1] ; ClockDiv:clk_div|count[0] ; 4.354 ; 4.354 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[2] ; ClockDiv:clk_div|count[0] ; 4.680 ; 4.680 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[3] ; ClockDiv:clk_div|count[0] ; 4.349 ; 4.349 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[4] ; ClockDiv:clk_div|count[0] ; 4.313 ; 4.313 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[5] ; ClockDiv:clk_div|count[0] ; 4.351 ; 4.351 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[6] ; ClockDiv:clk_div|count[0] ; 4.351 ; 4.351 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[7] ; ClockDiv:clk_div|count[0] ; 4.431 ; 4.431 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; clk                       ; 4.533 ; 4.533 ; Rise       ; clk                       ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+----------+---------+----------+---------+---------------------+
; Clock                        ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack             ; -7.469   ; -3.392  ; -4.014   ; 0.272   ; -2.000              ;
;  ClockDiv:clk_div|count[0]   ; -7.469   ; -3.392  ; N/A      ; N/A     ; -2.000              ;
;  clk                         ; -2.377   ; -3.351  ; -4.014   ; 0.272   ; -1.380              ;
;  controller:ctrl|state.fetch ; -3.210   ; -1.963  ; N/A      ; N/A     ; 0.500               ;
;  controller:ctrl|state.s_beq ; -4.399   ; -2.524  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS              ; -619.033 ; -71.598 ; -103.376 ; 0.0     ; -399.756            ;
;  ClockDiv:clk_div|count[0]   ; -508.013 ; -21.464 ; N/A      ; N/A     ; -372.376            ;
;  clk                         ; -33.925  ; -38.355 ; -103.376 ; 0.000   ; -27.380             ;
;  controller:ctrl|state.fetch ; -6.220   ; -3.754  ; N/A      ; N/A     ; 0.000               ;
;  controller:ctrl|state.s_beq ; -70.875  ; -8.025  ; N/A      ; N/A     ; 0.000               ;
+------------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; data_i0[*]  ; ClockDiv:clk_div|count[0] ; -0.333 ; -0.333 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[0] ; ClockDiv:clk_div|count[0] ; -0.449 ; -0.449 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[1] ; ClockDiv:clk_div|count[0] ; -0.686 ; -0.686 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[2] ; ClockDiv:clk_div|count[0] ; -0.477 ; -0.477 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[3] ; ClockDiv:clk_div|count[0] ; -0.743 ; -0.743 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[4] ; ClockDiv:clk_div|count[0] ; -0.676 ; -0.676 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[5] ; ClockDiv:clk_div|count[0] ; -0.721 ; -0.721 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[6] ; ClockDiv:clk_div|count[0] ; -0.769 ; -0.769 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[7] ; ClockDiv:clk_div|count[0] ; -0.333 ; -0.333 ; Rise       ; ClockDiv:clk_div|count[0] ;
; data_i1[*]  ; ClockDiv:clk_div|count[0] ; 2.341  ; 2.341  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[0] ; ClockDiv:clk_div|count[0] ; 2.341  ; 2.341  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[1] ; ClockDiv:clk_div|count[0] ; 2.312  ; 2.312  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[2] ; ClockDiv:clk_div|count[0] ; 2.157  ; 2.157  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[3] ; ClockDiv:clk_div|count[0] ; 2.167  ; 2.167  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[4] ; ClockDiv:clk_div|count[0] ; 2.156  ; 2.156  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[5] ; ClockDiv:clk_div|count[0] ; 2.138  ; 2.138  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[6] ; ClockDiv:clk_div|count[0] ; 2.161  ; 2.161  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[7] ; ClockDiv:clk_div|count[0] ; 2.150  ; 2.150  ; Rise       ; ClockDiv:clk_div|count[0] ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+--------+--------+------------+---------------------------+
; data_i0[*]  ; ClockDiv:clk_div|count[0] ; 1.505  ; 1.505  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[0] ; ClockDiv:clk_div|count[0] ; 0.957  ; 0.957  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[1] ; ClockDiv:clk_div|count[0] ; 1.343  ; 1.343  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[2] ; ClockDiv:clk_div|count[0] ; 1.002  ; 1.002  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[3] ; ClockDiv:clk_div|count[0] ; 1.447  ; 1.447  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[4] ; ClockDiv:clk_div|count[0] ; 1.375  ; 1.375  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[5] ; ClockDiv:clk_div|count[0] ; 1.435  ; 1.435  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[6] ; ClockDiv:clk_div|count[0] ; 1.505  ; 1.505  ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i0[7] ; ClockDiv:clk_div|count[0] ; 0.803  ; 0.803  ; Rise       ; ClockDiv:clk_div|count[0] ;
; data_i1[*]  ; ClockDiv:clk_div|count[0] ; -1.232 ; -1.232 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[0] ; ClockDiv:clk_div|count[0] ; -1.383 ; -1.383 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[1] ; ClockDiv:clk_div|count[0] ; -1.356 ; -1.356 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[2] ; ClockDiv:clk_div|count[0] ; -1.250 ; -1.250 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[3] ; ClockDiv:clk_div|count[0] ; -1.259 ; -1.259 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[4] ; ClockDiv:clk_div|count[0] ; -1.248 ; -1.248 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[5] ; ClockDiv:clk_div|count[0] ; -1.232 ; -1.232 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[6] ; ClockDiv:clk_div|count[0] ; -1.257 ; -1.257 ; Rise       ; ClockDiv:clk_div|count[0] ;
;  data_i1[7] ; ClockDiv:clk_div|count[0] ; -1.244 ; -1.244 ; Rise       ; ClockDiv:clk_div|count[0] ;
+-------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; clk_c       ; ClockDiv:clk_div|count[0] ;       ; 5.038 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_eq     ; ClockDiv:clk_div|count[0] ; 9.024 ; 9.024 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_lt     ; ClockDiv:clk_div|count[0] ; 9.121 ; 9.121 ; Rise       ; ClockDiv:clk_div|count[0] ;
; RI_ext[*]   ; ClockDiv:clk_div|count[0] ; 9.512 ; 9.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[0]  ; ClockDiv:clk_div|count[0] ; 9.097 ; 9.097 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[1]  ; ClockDiv:clk_div|count[0] ; 8.559 ; 8.559 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[2]  ; ClockDiv:clk_div|count[0] ; 8.862 ; 8.862 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[3]  ; ClockDiv:clk_div|count[0] ; 8.843 ; 8.843 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[4]  ; ClockDiv:clk_div|count[0] ; 9.512 ; 9.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[5]  ; ClockDiv:clk_div|count[0] ; 9.205 ; 9.205 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; ClockDiv:clk_div|count[0] ; 5.038 ;       ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o0[*]  ; ClockDiv:clk_div|count[0] ; 9.544 ; 9.544 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[0] ; ClockDiv:clk_div|count[0] ; 9.544 ; 9.544 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[1] ; ClockDiv:clk_div|count[0] ; 8.548 ; 8.548 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[2] ; ClockDiv:clk_div|count[0] ; 8.923 ; 8.923 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[3] ; ClockDiv:clk_div|count[0] ; 8.516 ; 8.516 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[4] ; ClockDiv:clk_div|count[0] ; 8.556 ; 8.556 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[5] ; ClockDiv:clk_div|count[0] ; 8.530 ; 8.530 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[6] ; ClockDiv:clk_div|count[0] ; 8.129 ; 8.129 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[7] ; ClockDiv:clk_div|count[0] ; 8.573 ; 8.573 ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o1[*]  ; ClockDiv:clk_div|count[0] ; 8.825 ; 8.825 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[0] ; ClockDiv:clk_div|count[0] ; 8.060 ; 8.060 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[1] ; ClockDiv:clk_div|count[0] ; 8.091 ; 8.091 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[2] ; ClockDiv:clk_div|count[0] ; 8.825 ; 8.825 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[3] ; ClockDiv:clk_div|count[0] ; 8.085 ; 8.085 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[4] ; ClockDiv:clk_div|count[0] ; 8.055 ; 8.055 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[5] ; ClockDiv:clk_div|count[0] ; 8.085 ; 8.085 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[6] ; ClockDiv:clk_div|count[0] ; 8.088 ; 8.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[7] ; ClockDiv:clk_div|count[0] ; 8.287 ; 8.287 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; clk                       ; 9.228 ; 9.228 ; Rise       ; clk                       ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; clk_c       ; ClockDiv:clk_div|count[0] ;       ; 2.552 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_eq     ; ClockDiv:clk_div|count[0] ; 4.759 ; 4.759 ; Rise       ; ClockDiv:clk_div|count[0] ;
; comp_lt     ; ClockDiv:clk_div|count[0] ; 4.837 ; 4.837 ; Rise       ; ClockDiv:clk_div|count[0] ;
; RI_ext[*]   ; ClockDiv:clk_div|count[0] ; 4.639 ; 4.639 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[0]  ; ClockDiv:clk_div|count[0] ; 4.863 ; 4.863 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[1]  ; ClockDiv:clk_div|count[0] ; 4.639 ; 4.639 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[2]  ; ClockDiv:clk_div|count[0] ; 4.749 ; 4.749 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[3]  ; ClockDiv:clk_div|count[0] ; 4.736 ; 4.736 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[4]  ; ClockDiv:clk_div|count[0] ; 5.088 ; 5.088 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  RI_ext[5]  ; ClockDiv:clk_div|count[0] ; 4.936 ; 4.936 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; ClockDiv:clk_div|count[0] ; 2.552 ;       ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o0[*]  ; ClockDiv:clk_div|count[0] ; 4.374 ; 4.374 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[0] ; ClockDiv:clk_div|count[0] ; 5.029 ; 5.029 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[1] ; ClockDiv:clk_div|count[0] ; 4.609 ; 4.609 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[2] ; ClockDiv:clk_div|count[0] ; 4.741 ; 4.741 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[3] ; ClockDiv:clk_div|count[0] ; 4.569 ; 4.569 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[4] ; ClockDiv:clk_div|count[0] ; 4.494 ; 4.494 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[5] ; ClockDiv:clk_div|count[0] ; 4.485 ; 4.485 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[6] ; ClockDiv:clk_div|count[0] ; 4.374 ; 4.374 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o0[7] ; ClockDiv:clk_div|count[0] ; 4.512 ; 4.512 ; Fall       ; ClockDiv:clk_div|count[0] ;
; data_o1[*]  ; ClockDiv:clk_div|count[0] ; 4.313 ; 4.313 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[0] ; ClockDiv:clk_div|count[0] ; 4.321 ; 4.321 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[1] ; ClockDiv:clk_div|count[0] ; 4.354 ; 4.354 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[2] ; ClockDiv:clk_div|count[0] ; 4.680 ; 4.680 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[3] ; ClockDiv:clk_div|count[0] ; 4.349 ; 4.349 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[4] ; ClockDiv:clk_div|count[0] ; 4.313 ; 4.313 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[5] ; ClockDiv:clk_div|count[0] ; 4.351 ; 4.351 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[6] ; ClockDiv:clk_div|count[0] ; 4.351 ; 4.351 ; Fall       ; ClockDiv:clk_div|count[0] ;
;  data_o1[7] ; ClockDiv:clk_div|count[0] ; 4.431 ; 4.431 ; Fall       ; ClockDiv:clk_div|count[0] ;
; clk_c       ; clk                       ; 4.533 ; 4.533 ; Rise       ; clk                       ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 325      ; 0        ; 0        ; 0        ;
; ClockDiv:clk_div|count[0]   ; clk                         ; 26       ; 26       ; 0        ; 0        ;
; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0]   ; 0        ; 218      ; 208      ; 6880     ;
; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0]   ; 0        ; 0        ; 42       ; 12       ;
; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0]   ; 306      ; 2        ; 12024    ; 2        ;
; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 6        ; 18       ; 0        ; 0        ;
; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 2        ; 2        ; 0        ; 0        ;
; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; 0        ; 249      ; 0        ; 0        ;
; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 4        ; 4        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 325      ; 0        ; 0        ; 0        ;
; ClockDiv:clk_div|count[0]   ; clk                         ; 26       ; 26       ; 0        ; 0        ;
; ClockDiv:clk_div|count[0]   ; ClockDiv:clk_div|count[0]   ; 0        ; 218      ; 208      ; 6880     ;
; controller:ctrl|state.fetch ; ClockDiv:clk_div|count[0]   ; 0        ; 0        ; 42       ; 12       ;
; controller:ctrl|state.s_beq ; ClockDiv:clk_div|count[0]   ; 306      ; 2        ; 12024    ; 2        ;
; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.fetch ; 6        ; 18       ; 0        ; 0        ;
; controller:ctrl|state.s_beq ; controller:ctrl|state.fetch ; 2        ; 2        ; 0        ; 0        ;
; ClockDiv:clk_div|count[0]   ; controller:ctrl|state.s_beq ; 0        ; 249      ; 0        ; 0        ;
; controller:ctrl|state.fetch ; controller:ctrl|state.s_beq ; 4        ; 4        ; 0        ; 0        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Recovery Transfers                                                               ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; clk                       ; clk      ; 650      ; 0        ; 0        ; 0        ;
; ClockDiv:clk_div|count[0] ; clk      ; 26       ; 26       ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Removal Transfers                                                                ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; clk                       ; clk      ; 650      ; 0        ; 0        ; 0        ;
; ClockDiv:clk_div|count[0] ; clk      ; 26       ; 26       ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 02 11:32:29 2019
Info: Command: quartus_sta micro -c micro
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 25 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'micro.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ClockDiv:clk_div|count[0] ClockDiv:clk_div|count[0]
    Info (332105): create_clock -period 1.000 -name controller:ctrl|state.fetch controller:ctrl|state.fetch
    Info (332105): create_clock -period 1.000 -name controller:ctrl|state.s_beq controller:ctrl|state.s_beq
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.469      -508.013 ClockDiv:clk_div|count[0] 
    Info (332119):    -4.399       -70.875 controller:ctrl|state.s_beq 
    Info (332119):    -3.210        -6.220 controller:ctrl|state.fetch 
    Info (332119):    -2.377       -33.925 clk 
Info (332146): Worst-case hold slack is -3.392
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.392       -21.464 ClockDiv:clk_div|count[0] 
    Info (332119):    -3.351       -38.355 clk 
    Info (332119):    -2.524        -8.025 controller:ctrl|state.s_beq 
    Info (332119):    -1.963        -3.754 controller:ctrl|state.fetch 
Info (332146): Worst-case recovery slack is -4.014
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.014      -103.376 clk 
Info (332146): Worst-case removal slack is 0.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.518         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -372.376 ClockDiv:clk_div|count[0] 
    Info (332119):    -1.380       -27.380 clk 
    Info (332119):     0.500         0.000 controller:ctrl|state.fetch 
    Info (332119):     0.500         0.000 controller:ctrl|state.s_beq 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.938
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.938      -179.190 ClockDiv:clk_div|count[0] 
    Info (332119):    -1.680       -26.132 controller:ctrl|state.s_beq 
    Info (332119):    -1.171        -2.149 controller:ctrl|state.fetch 
    Info (332119):    -0.635        -5.083 clk 
Info (332146): Worst-case hold slack is -1.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.881       -14.505 ClockDiv:clk_div|count[0] 
    Info (332119):    -1.825       -25.788 clk 
    Info (332119):    -1.440        -4.969 controller:ctrl|state.s_beq 
    Info (332119):    -1.228        -2.390 controller:ctrl|state.fetch 
Info (332146): Worst-case recovery slack is -1.671
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.671       -42.900 clk 
Info (332146): Worst-case removal slack is 0.272
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.272         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -372.376 ClockDiv:clk_div|count[0] 
    Info (332119):    -1.380       -27.380 clk 
    Info (332119):     0.500         0.000 controller:ctrl|state.fetch 
    Info (332119):     0.500         0.000 controller:ctrl|state.s_beq 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Mon Dec 02 11:32:32 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


