基础知识
==========

1 术语
--------

============== ============================ ===============================
缩写/术语      全写                         描述
CCF            common clock framework       时钟管理框架
PLL                                         锁相环(提升频率)
divider                                     分频器
mux                                         从多个clock path选择一个
gate                                        用来控制开关, 一般在时钟树末端
============== ============================ ===============================

