TimeQuest Timing Analyzer report for lab5
Tue May 01 08:49:59 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Recovery: 'clock'
 15. Slow 1200mV 85C Model Removal: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Recovery: 'clock'
 31. Slow 1200mV 0C Model Removal: 'clock'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Recovery: 'clock'
 46. Fast 1200mV 0C Model Removal: 'clock'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; lab5                                               ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.73 MHz ; 240.73 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -3.154 ; -232.636           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.440 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -0.213 ; -0.435                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clock ; 0.113 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -162.340                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                    ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.154 ; regN:Mem_wb_Rd|Q[3]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.401      ;
; -3.071 ; regN:Mem_wb_Rd|Q[1]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.318      ;
; -3.053 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.262      ; 4.333      ;
; -3.052 ; regN:Mem_wb_Rd|Q[0]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.299      ;
; -3.043 ; regN:Mem_wb_Rd|Q[2]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.290      ;
; -2.993 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.230      ;
; -2.993 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.230      ;
; -2.947 ; regN:Mem_wb_Rd|Q[3]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.194      ;
; -2.913 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.262      ; 4.193      ;
; -2.904 ; regN:id_ex_RT|Q[2]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.049     ; 3.873      ;
; -2.880 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.198      ; 4.096      ;
; -2.880 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.198      ; 4.096      ;
; -2.880 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.198      ; 4.096      ;
; -2.880 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.198      ; 4.096      ;
; -2.864 ; regN:Mem_wb_Rd|Q[1]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.111      ;
; -2.860 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.097      ;
; -2.860 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.097      ;
; -2.857 ; reg1:mem_wb_regWrite|Q  ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.104      ;
; -2.854 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.237      ; 4.109      ;
; -2.854 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.237      ; 4.109      ;
; -2.854 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.237      ; 4.109      ;
; -2.854 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.237      ; 4.109      ;
; -2.853 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.090      ;
; -2.853 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.090      ;
; -2.845 ; regN:Mem_wb_Rd|Q[0]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.092      ;
; -2.845 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.232      ; 4.095      ;
; -2.845 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.232      ; 4.095      ;
; -2.845 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.232      ; 4.095      ;
; -2.845 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.232      ; 4.095      ;
; -2.836 ; regN:Mem_wb_Rd|Q[2]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.229      ; 4.083      ;
; -2.806 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.131      ;
; -2.806 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.131      ;
; -2.806 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.131      ;
; -2.806 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.131      ;
; -2.794 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.031      ;
; -2.794 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 4.031      ;
; -2.759 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.262      ; 4.039      ;
; -2.755 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 1.000        ; 0.271      ; 4.044      ;
; -2.755 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[1]  ; clock        ; clock       ; 1.000        ; 0.271      ; 4.044      ;
; -2.755 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[2]  ; clock        ; clock       ; 1.000        ; 0.271      ; 4.044      ;
; -2.755 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[3]  ; clock        ; clock       ; 1.000        ; 0.271      ; 4.044      ;
; -2.755 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.971      ;
; -2.755 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.971      ;
; -2.755 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.971      ;
; -2.755 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.971      ;
; -2.750 ; regN:id_ex_RS|Q[0]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 3.997      ;
; -2.733 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; 0.273      ; 4.024      ;
; -2.733 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; 0.273      ; 4.024      ;
; -2.733 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 1.000        ; 0.273      ; 4.024      ;
; -2.733 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; 0.273      ; 4.024      ;
; -2.730 ; regN:if_id_inst|Q[24]   ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 1.000        ; 0.072      ; 3.820      ;
; -2.729 ; regN:id_ex_RS|Q[1]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 3.976      ;
; -2.723 ; regN:Mem_wb_Rd|Q[3]     ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 1.000        ; 0.229      ; 3.970      ;
; -2.717 ; regN:mem_wb_result|Q[0] ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.049     ; 3.686      ;
; -2.714 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.237      ; 3.969      ;
; -2.714 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.237      ; 3.969      ;
; -2.714 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.237      ; 3.969      ;
; -2.714 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.237      ; 3.969      ;
; -2.705 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.955      ;
; -2.705 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.955      ;
; -2.705 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.955      ;
; -2.705 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.955      ;
; -2.697 ; regN:id_ex_RT|Q[2]      ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; -0.049     ; 3.666      ;
; -2.686 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.936      ;
; -2.686 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.936      ;
; -2.686 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.936      ;
; -2.686 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.936      ;
; -2.681 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.006      ;
; -2.681 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.006      ;
; -2.681 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.006      ;
; -2.681 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; 0.307      ; 4.006      ;
; -2.668 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.262      ; 3.948      ;
; -2.660 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.803      ;
; -2.660 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.803      ;
; -2.660 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.803      ;
; -2.660 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.803      ;
; -2.655 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.246      ; 3.919      ;
; -2.650 ; reg1:mem_wb_regWrite|Q  ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.229      ; 3.897      ;
; -2.648 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.791      ;
; -2.648 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.791      ;
; -2.648 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.791      ;
; -2.648 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.791      ;
; -2.647 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.116      ; 3.781      ;
; -2.647 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.116      ; 3.781      ;
; -2.646 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.896      ;
; -2.646 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.896      ;
; -2.646 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.896      ;
; -2.646 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.232      ; 3.896      ;
; -2.646 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.862      ;
; -2.646 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.862      ;
; -2.646 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.862      ;
; -2.646 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.198      ; 3.862      ;
; -2.641 ; regN:id_ex_RS|Q[2]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.229      ; 3.888      ;
; -2.615 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 1.000        ; 0.271      ; 3.904      ;
; -2.615 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r6|Q[1]  ; clock        ; clock       ; 1.000        ; 0.271      ; 3.904      ;
; -2.615 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r6|Q[2]  ; clock        ; clock       ; 1.000        ; 0.271      ; 3.904      ;
; -2.615 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r6|Q[3]  ; clock        ; clock       ; 1.000        ; 0.271      ; 3.904      ;
; -2.597 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r5|Q[0]  ; clock        ; clock       ; 1.000        ; 0.201      ; 3.816      ;
; -2.597 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r5|Q[3]  ; clock        ; clock       ; 1.000        ; 0.201      ; 3.816      ;
; -2.594 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r5|Q[1]  ; clock        ; clock       ; 1.000        ; 0.200      ; 3.812      ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                           ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.440 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.043      ; 0.674      ;
; 0.521 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.753      ;
; 0.522 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regwrite|Q          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.754      ;
; 0.531 ; regN:if_id_inst|Q[0]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.763      ;
; 0.631 ; regN:ex_mem_result|Q[1]        ; regN:mem_wb_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.049      ; 0.866      ;
; 0.632 ; regN:id_ex_Rd|Q[0]             ; regN:ex_Mem_Rd|Q[0]            ; clock        ; clock       ; 0.000        ; 0.049      ; 0.867      ;
; 0.634 ; reg1:id_ex_regdst|Q            ; reg1:ex_mem_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.866      ;
; 0.634 ; regN:id_ex_Rd|Q[3]             ; regN:ex_Mem_Rd|Q[3]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.866      ;
; 0.635 ; reg1:id_ex_regwrite|Q          ; reg1:ex_mem_RegWrite|Q         ; clock        ; clock       ; 0.000        ; 0.046      ; 0.867      ;
; 0.642 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.878      ;
; 0.654 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.890      ;
; 0.655 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.891      ;
; 0.659 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.895      ;
; 0.660 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.896      ;
; 0.667 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.903      ;
; 0.667 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.903      ;
; 0.673 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.315      ; 1.174      ;
; 0.674 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.315      ; 1.175      ;
; 0.740 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.972      ;
; 0.742 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.974      ;
; 0.743 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.975      ;
; 0.746 ; regN:if_id_inst|Q[11]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.978      ;
; 0.755 ; reg1:ex_mem_regdst|Q           ; reg1:mem_wb_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.987      ;
; 0.759 ; regN:if_id_inst|Q[11]          ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.046      ; 0.991      ;
; 0.762 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.994      ;
; 0.763 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.050      ; 0.999      ;
; 0.765 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.001      ;
; 0.766 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.002      ;
; 0.767 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.003      ;
; 0.776 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.012      ;
; 0.809 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.050      ; 1.045      ;
; 0.810 ; register_file:rf|regN:r14|Q[1] ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.151      ; 1.147      ;
; 0.826 ; regN:ex_mem_result|Q[2]        ; regN:mem_wb_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.061      ;
; 0.830 ; regN:ex_mem_result|Q[3]        ; regN:mem_wb_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.015      ; 1.031      ;
; 0.831 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.377      ;
; 0.862 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.173      ; 1.221      ;
; 0.863 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.173      ; 1.222      ;
; 0.865 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.173      ; 1.224      ;
; 0.866 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.173      ; 1.225      ;
; 0.876 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.173      ; 1.235      ;
; 0.883 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.119      ;
; 0.884 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.120      ;
; 0.886 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.122      ;
; 0.886 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.122      ;
; 0.907 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.143      ;
; 0.907 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.050      ; 1.143      ;
; 0.909 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.315      ; 1.410      ;
; 0.947 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.315      ; 1.448      ;
; 0.980 ; regN:ex_Mem_Rd|Q[3]            ; regN:Mem_wb_Rd|Q[3]            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.248      ;
; 0.985 ; reg1:id_ex_add_sub|Q           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.565      ;
; 1.007 ; regN:ex_mem_result|Q[0]        ; regN:mem_wb_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.242      ;
; 1.011 ; regN:mem_wb_result|Q[2]        ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.246      ;
; 1.012 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.607      ;
; 1.012 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.409      ; 1.607      ;
; 1.024 ; regN:if_id_inst|Q[18]          ; regN:id_ex_RT|Q[2]             ; clock        ; clock       ; 0.000        ; 0.262      ; 1.472      ;
; 1.042 ; regN:ex_Mem_Rd|Q[2]            ; regN:Mem_wb_Rd|Q[2]            ; clock        ; clock       ; 0.000        ; -0.196     ; 1.032      ;
; 1.049 ; regN:mem_wb_result|Q[2]        ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.066      ; 1.301      ;
; 1.052 ; reg1:ex_mem_RegWrite|Q         ; reg1:mem_wb_regWrite|Q         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.320      ;
; 1.068 ; regN:mem_wb_result|Q[1]        ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.049      ; 1.303      ;
; 1.116 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.326      ; 1.628      ;
; 1.132 ; regN:if_id_inst|Q[12]          ; regN:id_ex_Rd|Q[1]             ; clock        ; clock       ; 0.000        ; 0.283      ; 1.601      ;
; 1.143 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 0.000        ; 0.360      ; 1.689      ;
; 1.156 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 0.000        ; -0.018     ; 1.324      ;
; 1.157 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.050      ; 1.393      ;
; 1.182 ; regN:id_ex_src1|Q[1]           ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.149      ; 1.517      ;
; 1.189 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.347      ;
; 1.190 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.028     ; 1.348      ;
; 1.190 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.348      ;
; 1.190 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.348      ;
; 1.225 ; regN:mem_wb_result|Q[3]        ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.149      ; 1.560      ;
; 1.236 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.028      ; 1.450      ;
; 1.240 ; regN:if_id_inst|Q[16]          ; regN:id_ex_RT|Q[0]             ; clock        ; clock       ; 0.000        ; 0.082      ; 1.508      ;
; 1.244 ; regN:if_id_inst|Q[18]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.402      ;
; 1.246 ; regN:if_id_inst|Q[18]          ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.028     ; 1.404      ;
; 1.256 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.121      ; 1.563      ;
; 1.260 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.050      ; 1.496      ;
; 1.272 ; register_file:rf|regN:r14|Q[3] ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 0.000        ; 0.151      ; 1.609      ;
; 1.311 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; -0.028     ; 1.469      ;
; 1.311 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.469      ;
; 1.312 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.028     ; 1.470      ;
; 1.313 ; register_file:rf|regN:r8|Q[1]  ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.167      ; 1.666      ;
; 1.313 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.471      ;
; 1.314 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.472      ;
; 1.322 ; register_file:rf|regN:r6|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.072      ; 1.580      ;
; 1.325 ; regN:id_ex_ALUop|Q[0]          ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.905      ;
; 1.329 ; regN:mem_wb_result|Q[3]        ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.576      ;
; 1.329 ; regN:if_id_inst|Q[23]          ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.315      ; 1.830      ;
; 1.332 ; regN:mem_wb_result|Q[3]        ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.018      ; 1.536      ;
; 1.333 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.028     ; 1.491      ;
; 1.336 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.494      ;
; 1.341 ; register_file:rf|regN:r7|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.106      ; 1.633      ;
; 1.341 ; regN:id_ex_RT|Q[3]             ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.383      ; 1.910      ;
; 1.350 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; -0.028     ; 1.508      ;
; 1.357 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.028     ; 1.515      ;
; 1.358 ; regN:id_ex_src2|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.394      ; 1.938      ;
; 1.360 ; regN:if_id_inst|Q[17]          ; regN:id_ex_Rd|Q[1]             ; clock        ; clock       ; 0.000        ; 0.283      ; 1.829      ;
; 1.364 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.173      ; 1.723      ;
; 1.365 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 0.000        ; 0.144      ; 1.695      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                           ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.213 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.500        ; 2.120      ; 2.851      ;
; -0.037 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.500        ; 2.109      ; 2.664      ;
; -0.037 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.500        ; 2.109      ; 2.664      ;
; -0.037 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.500        ; 2.109      ; 2.664      ;
; -0.037 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.500        ; 2.109      ; 2.664      ;
; -0.037 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.500        ; 2.109      ; 2.664      ;
; -0.037 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.500        ; 2.109      ; 2.664      ;
; 0.331  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 1.000        ; 2.120      ; 2.807      ;
; 0.542  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 1.000        ; 2.109      ; 2.585      ;
; 0.542  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 1.000        ; 2.109      ; 2.585      ;
; 0.542  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 1.000        ; 2.109      ; 2.585      ;
; 0.542  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 1.000        ; 2.109      ; 2.585      ;
; 0.542  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 1.000        ; 2.109      ; 2.585      ;
; 0.542  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 1.000        ; 2.109      ; 2.585      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                           ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.113 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.000        ; 2.194      ; 2.493      ;
; 0.113 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.194      ; 2.493      ;
; 0.113 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.194      ; 2.493      ;
; 0.113 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.000        ; 2.194      ; 2.493      ;
; 0.113 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.000        ; 2.194      ; 2.493      ;
; 0.113 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.000        ; 2.194      ; 2.493      ;
; 0.314 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.000        ; 2.206      ; 2.706      ;
; 0.692 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; -0.500       ; 2.194      ; 2.572      ;
; 0.692 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.194      ; 2.572      ;
; 0.692 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.194      ; 2.572      ;
; 0.692 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; -0.500       ; 2.194      ; 2.572      ;
; 0.692 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; -0.500       ; 2.194      ; 2.572      ;
; 0.692 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; -0.500       ; 2.194      ; 2.572      ;
; 0.860 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; -0.500       ; 2.206      ; 2.752      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_RegWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_add_sub|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regdst|Q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regwrite|Q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_ALUop|Q[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[2]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 5.307 ; 5.788 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -2.733 ; -3.154 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 9.630 ; 9.686 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 9.630 ; 9.686 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 8.458 ; 8.459 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 9.489 ; 9.424 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 8.307 ; 8.302 ; Rise       ; clock           ;
; result[*]      ; clock      ; 9.285 ; 9.241 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.954 ; 8.001 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 7.332 ; 7.316 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 9.285 ; 9.241 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 7.362 ; 7.402 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 7.657 ; 7.589 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 9.283 ; 9.338 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 7.871 ; 7.819 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 8.632 ; 8.527 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 7.657 ; 7.589 ; Rise       ; clock           ;
; result[*]      ; clock      ; 7.077 ; 7.060 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.674 ; 7.717 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 7.077 ; 7.060 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 8.954 ; 8.911 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 7.108 ; 7.145 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 259.94 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.847 ; -202.033          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.387 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -0.073 ; -0.073               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.110 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -162.340                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                     ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.847 ; regN:Mem_wb_Rd|Q[3]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 4.069      ;
; -2.728 ; regN:Mem_wb_Rd|Q[1]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.950      ;
; -2.728 ; regN:Mem_wb_Rd|Q[0]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.950      ;
; -2.725 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.246      ; 3.990      ;
; -2.710 ; regN:Mem_wb_Rd|Q[2]     ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.932      ;
; -2.636 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.862      ;
; -2.636 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.862      ;
; -2.636 ; regN:Mem_wb_Rd|Q[3]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.858      ;
; -2.599 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.246      ; 3.864      ;
; -2.578 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.804      ;
; -2.578 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.804      ;
; -2.559 ; regN:id_ex_RT|Q[2]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.055     ; 3.523      ;
; -2.543 ; reg1:mem_wb_regWrite|Q  ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.765      ;
; -2.536 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.740      ;
; -2.536 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.740      ;
; -2.536 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.740      ;
; -2.536 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.740      ;
; -2.534 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.777      ;
; -2.534 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.777      ;
; -2.534 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.777      ;
; -2.534 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.777      ;
; -2.517 ; regN:Mem_wb_Rd|Q[1]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.739      ;
; -2.517 ; regN:Mem_wb_Rd|Q[0]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.739      ;
; -2.510 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.736      ;
; -2.510 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.736      ;
; -2.503 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.246      ; 3.768      ;
; -2.499 ; regN:Mem_wb_Rd|Q[2]     ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.721      ;
; -2.486 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.724      ;
; -2.486 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.724      ;
; -2.486 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.724      ;
; -2.486 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.724      ;
; -2.456 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.682      ;
; -2.456 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.207      ; 3.682      ;
; -2.455 ; regN:if_id_inst|Q[24]   ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 1.000        ; 0.078      ; 3.552      ;
; -2.454 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.762      ;
; -2.454 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.762      ;
; -2.454 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.762      ;
; -2.454 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.762      ;
; -2.439 ; regN:id_ex_RS|Q[0]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.661      ;
; -2.427 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.631      ;
; -2.427 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.631      ;
; -2.427 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.631      ;
; -2.427 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.631      ;
; -2.421 ; reg1:mem_wb_regWrite|Q  ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.225      ; 3.665      ;
; -2.415 ; regN:id_ex_RS|Q[1]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.637      ;
; -2.414 ; regN:mem_wb_result|Q[0] ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.055     ; 3.378      ;
; -2.408 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.651      ;
; -2.408 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.651      ;
; -2.408 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.651      ;
; -2.408 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.651      ;
; -2.401 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 1.000        ; 0.258      ; 3.678      ;
; -2.401 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[1]  ; clock        ; clock       ; 1.000        ; 0.258      ; 3.678      ;
; -2.401 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[2]  ; clock        ; clock       ; 1.000        ; 0.258      ; 3.678      ;
; -2.401 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r6|Q[3]  ; clock        ; clock       ; 1.000        ; 0.258      ; 3.678      ;
; -2.394 ; regN:Mem_wb_Rd|Q[3]     ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.616      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; 0.256      ; 3.663      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; 0.256      ; 3.663      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 1.000        ; 0.256      ; 3.663      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; 0.256      ; 3.663      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.592      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.592      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.592      ;
; -2.388 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.185      ; 3.592      ;
; -2.383 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.246      ; 3.648      ;
; -2.371 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.515      ;
; -2.371 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.515      ;
; -2.371 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.515      ;
; -2.371 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.515      ;
; -2.364 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 1.000        ; 0.221      ; 3.604      ;
; -2.364 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[1]  ; clock        ; clock       ; 1.000        ; 0.221      ; 3.604      ;
; -2.364 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[2]  ; clock        ; clock       ; 1.000        ; 0.221      ; 3.604      ;
; -2.364 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r3|Q[3]  ; clock        ; clock       ; 1.000        ; 0.221      ; 3.604      ;
; -2.360 ; regN:id_ex_RT|Q[2]      ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; -0.055     ; 3.324      ;
; -2.360 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.598      ;
; -2.360 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.598      ;
; -2.360 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.598      ;
; -2.360 ; regN:if_id_inst|Q[14]   ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.598      ;
; -2.355 ; regN:id_ex_RS|Q[2]      ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.577      ;
; -2.345 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.653      ;
; -2.345 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.653      ;
; -2.345 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.653      ;
; -2.345 ; reg1:mem_wb_regdst|Q    ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.653      ;
; -2.344 ; reg1:mem_wb_regWrite|Q  ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.203      ; 3.566      ;
; -2.331 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.112      ; 3.462      ;
; -2.331 ; regN:if_id_inst|Q[18]   ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.112      ; 3.462      ;
; -2.312 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.555      ;
; -2.312 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.555      ;
; -2.312 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.555      ;
; -2.312 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.224      ; 3.555      ;
; -2.311 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.455      ;
; -2.311 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.455      ;
; -2.311 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.455      ;
; -2.311 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; 0.125      ; 3.455      ;
; -2.306 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.544      ;
; -2.306 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.544      ;
; -2.306 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.544      ;
; -2.306 ; regN:if_id_inst|Q[11]   ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.219      ; 3.544      ;
; -2.306 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.614      ;
; -2.306 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.614      ;
; -2.306 ; regN:if_id_inst|Q[0]    ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.289      ; 3.614      ;
+--------+-------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.387 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.608      ;
; 0.467 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regwrite|Q          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.682      ;
; 0.467 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.682      ;
; 0.483 ; regN:if_id_inst|Q[0]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.698      ;
; 0.572 ; regN:ex_mem_result|Q[1]        ; regN:mem_wb_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.047      ; 0.790      ;
; 0.575 ; regN:id_ex_Rd|Q[0]             ; regN:ex_Mem_Rd|Q[0]            ; clock        ; clock       ; 0.000        ; 0.046      ; 0.792      ;
; 0.576 ; reg1:id_ex_regdst|Q            ; reg1:ex_mem_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.791      ;
; 0.576 ; regN:id_ex_Rd|Q[3]             ; regN:ex_Mem_Rd|Q[3]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.791      ;
; 0.577 ; reg1:id_ex_regwrite|Q          ; reg1:ex_mem_RegWrite|Q         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.792      ;
; 0.579 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.796      ;
; 0.589 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.806      ;
; 0.590 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.807      ;
; 0.593 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.810      ;
; 0.594 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.811      ;
; 0.596 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.299      ; 1.066      ;
; 0.607 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.824      ;
; 0.614 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.831      ;
; 0.616 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.299      ; 1.086      ;
; 0.671 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.886      ;
; 0.673 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.888      ;
; 0.674 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.889      ;
; 0.678 ; regN:if_id_inst|Q[11]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.893      ;
; 0.689 ; regN:if_id_inst|Q[11]          ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.904      ;
; 0.693 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; 0.044      ; 0.908      ;
; 0.697 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.914      ;
; 0.699 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.916      ;
; 0.699 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.916      ;
; 0.700 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.917      ;
; 0.700 ; reg1:ex_mem_regdst|Q           ; reg1:mem_wb_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.044      ; 0.915      ;
; 0.702 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.046      ; 0.919      ;
; 0.734 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.046      ; 0.951      ;
; 0.734 ; register_file:rf|regN:r14|Q[1] ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.139      ; 1.044      ;
; 0.748 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.341      ; 1.260      ;
; 0.756 ; regN:ex_mem_result|Q[3]        ; regN:mem_wb_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.027      ; 0.954      ;
; 0.764 ; regN:ex_mem_result|Q[2]        ; regN:mem_wb_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.047      ; 0.982      ;
; 0.791 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.160      ; 1.122      ;
; 0.793 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.160      ; 1.124      ;
; 0.794 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.299      ; 1.264      ;
; 0.796 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.160      ; 1.127      ;
; 0.797 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.160      ; 1.128      ;
; 0.798 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.160      ; 1.129      ;
; 0.823 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.040      ;
; 0.824 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.041      ;
; 0.826 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.043      ;
; 0.826 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.043      ;
; 0.833 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.299      ; 1.303      ;
; 0.849 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.066      ;
; 0.850 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.046      ; 1.067      ;
; 0.893 ; regN:ex_Mem_Rd|Q[3]            ; regN:Mem_wb_Rd|Q[3]            ; clock        ; clock       ; 0.000        ; 0.083      ; 1.147      ;
; 0.895 ; regN:mem_wb_result|Q[2]        ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.047      ; 1.113      ;
; 0.898 ; reg1:id_ex_add_sub|Q           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.363      ; 1.432      ;
; 0.898 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.387      ; 1.456      ;
; 0.899 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.387      ; 1.457      ;
; 0.906 ; regN:if_id_inst|Q[18]          ; regN:id_ex_RT|Q[2]             ; clock        ; clock       ; 0.000        ; 0.250      ; 1.327      ;
; 0.917 ; regN:ex_mem_result|Q[0]        ; regN:mem_wb_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.055      ; 1.143      ;
; 0.945 ; regN:mem_wb_result|Q[1]        ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.047      ; 1.163      ;
; 0.957 ; reg1:ex_mem_RegWrite|Q         ; reg1:mem_wb_regWrite|Q         ; clock        ; clock       ; 0.000        ; 0.083      ; 1.211      ;
; 0.967 ; regN:ex_Mem_Rd|Q[2]            ; regN:Mem_wb_Rd|Q[2]            ; clock        ; clock       ; 0.000        ; -0.182     ; 0.956      ;
; 0.971 ; regN:mem_wb_result|Q[2]        ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.065      ; 1.207      ;
; 0.982 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.313      ; 1.466      ;
; 1.025 ; regN:if_id_inst|Q[12]          ; regN:id_ex_Rd|Q[1]             ; clock        ; clock       ; 0.000        ; 0.261      ; 1.457      ;
; 1.034 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 0.000        ; -0.014     ; 1.191      ;
; 1.041 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 0.000        ; 0.341      ; 1.553      ;
; 1.057 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.046      ; 1.274      ;
; 1.079 ; regN:id_ex_src1|Q[1]           ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.125      ; 1.375      ;
; 1.106 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.026     ; 1.251      ;
; 1.106 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.251      ;
; 1.106 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.251      ;
; 1.106 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.251      ;
; 1.114 ; regN:if_id_inst|Q[16]          ; regN:id_ex_RT|Q[0]             ; clock        ; clock       ; 0.000        ; 0.083      ; 1.368      ;
; 1.136 ; regN:mem_wb_result|Q[3]        ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.125      ; 1.432      ;
; 1.145 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.025      ; 1.341      ;
; 1.148 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.109      ; 1.428      ;
; 1.148 ; regN:if_id_inst|Q[18]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.293      ;
; 1.151 ; regN:if_id_inst|Q[18]          ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.026     ; 1.296      ;
; 1.154 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.046      ; 1.371      ;
; 1.160 ; register_file:rf|regN:r14|Q[3] ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 0.000        ; 0.139      ; 1.470      ;
; 1.163 ; regN:id_ex_ALUop|Q[0]          ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.363      ; 1.697      ;
; 1.164 ; register_file:rf|regN:r8|Q[1]  ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.159      ; 1.494      ;
; 1.183 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; -0.026     ; 1.328      ;
; 1.183 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.328      ;
; 1.184 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.026     ; 1.329      ;
; 1.186 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.331      ;
; 1.194 ; regN:mem_wb_result|Q[3]        ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.010      ; 1.375      ;
; 1.194 ; regN:id_ex_RT|Q[3]             ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.346      ; 1.711      ;
; 1.198 ; regN:mem_wb_result|Q[3]        ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.052      ; 1.421      ;
; 1.206 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.351      ;
; 1.211 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 0.000        ; 0.133      ; 1.515      ;
; 1.217 ; regN:if_id_inst|Q[23]          ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.299      ; 1.687      ;
; 1.223 ; register_file:rf|regN:r6|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.067      ; 1.461      ;
; 1.233 ; register_file:rf|regN:r7|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.101      ; 1.505      ;
; 1.236 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.026     ; 1.381      ;
; 1.239 ; regN:id_ex_src2|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.363      ; 1.773      ;
; 1.239 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.384      ;
; 1.240 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; -0.026     ; 1.385      ;
; 1.248 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.026     ; 1.393      ;
; 1.255 ; regN:if_id_inst|Q[17]          ; regN:id_ex_Rd|Q[1]             ; clock        ; clock       ; 0.000        ; 0.261      ; 1.687      ;
; 1.258 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.160      ; 1.589      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.073 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.500        ; 1.995      ; 2.587      ;
; 0.077  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.500        ; 1.978      ; 2.420      ;
; 0.077  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.500        ; 1.978      ; 2.420      ;
; 0.077  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.500        ; 1.978      ; 2.420      ;
; 0.077  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.500        ; 1.978      ; 2.420      ;
; 0.077  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.500        ; 1.978      ; 2.420      ;
; 0.077  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.500        ; 1.978      ; 2.420      ;
; 0.379  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 1.000        ; 1.995      ; 2.635      ;
; 0.577  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 1.000        ; 1.978      ; 2.420      ;
; 0.577  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 1.000        ; 1.978      ; 2.420      ;
; 0.577  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 1.000        ; 1.978      ; 2.420      ;
; 0.577  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 1.000        ; 1.978      ; 2.420      ;
; 0.577  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 1.000        ; 1.978      ; 2.420      ;
; 0.577  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 1.000        ; 1.978      ; 2.420      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                            ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.110 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.000        ; 2.056      ; 2.337      ;
; 0.110 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.056      ; 2.337      ;
; 0.110 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.000        ; 2.056      ; 2.337      ;
; 0.110 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.000        ; 2.056      ; 2.337      ;
; 0.110 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.000        ; 2.056      ; 2.337      ;
; 0.110 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.000        ; 2.056      ; 2.337      ;
; 0.299 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.000        ; 2.074      ; 2.544      ;
; 0.609 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; -0.500       ; 2.056      ; 2.336      ;
; 0.609 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.056      ; 2.336      ;
; 0.609 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; -0.500       ; 2.056      ; 2.336      ;
; 0.609 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; -0.500       ; 2.056      ; 2.336      ;
; 0.609 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; -0.500       ; 2.056      ; 2.336      ;
; 0.609 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; -0.500       ; 2.056      ; 2.336      ;
; 0.752 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; -0.500       ; 2.074      ; 2.497      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_RegWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:ex_mem_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_add_sub|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regdst|Q            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:id_ex_regwrite|Q          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regWrite|Q         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regdst|Q           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_ALUop|Q[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[11]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[12]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[13]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[14]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[16]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[17]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[18]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[21]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[22]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[23]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[24]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; regN:pc|Q[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[2]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.754 ; 5.052 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -2.373 ; -2.635 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 8.738 ; 8.938 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 8.706 ; 8.938 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 7.753 ; 7.637 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 8.738 ; 8.506 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 7.579 ; 7.506 ; Rise       ; clock           ;
; result[*]      ; clock      ; 8.549 ; 8.374 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.304 ; 7.251 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 6.695 ; 6.634 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 8.549 ; 8.374 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 6.752 ; 6.720 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 6.985 ; 6.857 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 8.376 ; 8.600 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 7.188 ; 7.066 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 7.917 ; 7.700 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 6.985 ; 6.857 ; Rise       ; clock           ;
; result[*]      ; clock      ; 6.445 ; 6.385 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.030 ; 6.978 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 6.445 ; 6.385 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 8.227 ; 8.058 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 6.502 ; 6.471 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.028 ; -60.245           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.201 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clock ; -0.246 ; -1.164               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clock ; 0.052 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -141.433                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                           ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.028 ; regN:Mem_wb_Rd|Q[3]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 2.133      ;
; -0.989 ; regN:Mem_wb_Rd|Q[1]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 2.094      ;
; -0.974 ; regN:Mem_wb_Rd|Q[0]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 2.079      ;
; -0.963 ; regN:Mem_wb_Rd|Q[2]           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 2.068      ;
; -0.942 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.118      ; 2.067      ;
; -0.942 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.118      ; 2.067      ;
; -0.929 ; regN:Mem_wb_Rd|Q[3]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.098      ; 2.034      ;
; -0.902 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.132      ; 2.041      ;
; -0.895 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.118      ; 2.020      ;
; -0.895 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.118      ; 2.020      ;
; -0.893 ; regN:if_id_inst|Q[24]         ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 1.000        ; 0.013      ; 1.913      ;
; -0.891 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.132      ; 2.030      ;
; -0.890 ; regN:Mem_wb_Rd|Q[1]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.995      ;
; -0.875 ; regN:Mem_wb_Rd|Q[0]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.980      ;
; -0.870 ; reg1:mem_wb_regWrite|Q        ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.975      ;
; -0.864 ; regN:Mem_wb_Rd|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.969      ;
; -0.860 ; regN:id_ex_RT|Q[2]            ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.019     ; 1.848      ;
; -0.834 ; regN:if_id_inst|Q[18]         ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.054      ; 1.895      ;
; -0.834 ; regN:if_id_inst|Q[18]         ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.054      ; 1.895      ;
; -0.833 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.896      ;
; -0.833 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.896      ;
; -0.833 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.896      ;
; -0.833 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.896      ;
; -0.833 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.132      ; 1.972      ;
; -0.828 ; regN:id_ex_RS|Q[0]            ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.933      ;
; -0.826 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.118      ; 1.951      ;
; -0.826 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.118      ; 1.951      ;
; -0.826 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.939      ;
; -0.826 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.939      ;
; -0.826 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.939      ;
; -0.826 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.939      ;
; -0.824 ; regN:if_id_inst|Q[0]          ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.024     ; 1.807      ;
; -0.823 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.951      ;
; -0.823 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.951      ;
; -0.823 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.951      ;
; -0.823 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.951      ;
; -0.822 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.132      ; 1.961      ;
; -0.815 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.928      ;
; -0.815 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.928      ;
; -0.815 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.928      ;
; -0.815 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.928      ;
; -0.814 ; regN:id_ex_RS|Q[1]            ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.919      ;
; -0.814 ; regN:if_id_inst|Q[23]         ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 1.000        ; 0.013      ; 1.834      ;
; -0.813 ; reg1:mem_wb_regWrite|Q        ; register_file:rf|regN:r5|Q[2]  ; clock        ; clock       ; 1.000        ; 0.120      ; 1.940      ;
; -0.808 ; regN:Mem_wb_Rd|Q[3]           ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.913      ;
; -0.800 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.962      ;
; -0.800 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.962      ;
; -0.800 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.962      ;
; -0.800 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.962      ;
; -0.799 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r4|Q[0]  ; clock        ; clock       ; 1.000        ; 0.118      ; 1.924      ;
; -0.799 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r4|Q[1]  ; clock        ; clock       ; 1.000        ; 0.118      ; 1.924      ;
; -0.793 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.929      ;
; -0.793 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.929      ;
; -0.793 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.929      ;
; -0.793 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.929      ;
; -0.789 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 1.000        ; 0.144      ; 1.940      ;
; -0.789 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r6|Q[1]  ; clock        ; clock       ; 1.000        ; 0.144      ; 1.940      ;
; -0.789 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r6|Q[2]  ; clock        ; clock       ; 1.000        ; 0.144      ; 1.940      ;
; -0.789 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r6|Q[3]  ; clock        ; clock       ; 1.000        ; 0.144      ; 1.940      ;
; -0.784 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r2|Q[0]  ; clock        ; clock       ; 1.000        ; 0.140      ; 1.931      ;
; -0.784 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r2|Q[1]  ; clock        ; clock       ; 1.000        ; 0.140      ; 1.931      ;
; -0.784 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r2|Q[2]  ; clock        ; clock       ; 1.000        ; 0.140      ; 1.931      ;
; -0.784 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r2|Q[3]  ; clock        ; clock       ; 1.000        ; 0.140      ; 1.931      ;
; -0.782 ; reg1:mem_wb_regWrite|Q        ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.887      ;
; -0.781 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r7|Q[0]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.917      ;
; -0.781 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r7|Q[1]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.917      ;
; -0.781 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r7|Q[2]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.917      ;
; -0.781 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r7|Q[3]  ; clock        ; clock       ; 1.000        ; 0.129      ; 1.917      ;
; -0.776 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r10|Q[0] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.938      ;
; -0.776 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r10|Q[1] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.938      ;
; -0.776 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r10|Q[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.938      ;
; -0.776 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r10|Q[3] ; clock        ; clock       ; 1.000        ; 0.155      ; 1.938      ;
; -0.774 ; regN:id_ex_RS|Q[2]            ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.879      ;
; -0.772 ; regN:id_ex_RT|Q[2]            ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 1.000        ; -0.019     ; 1.760      ;
; -0.771 ; regN:mem_wb_result|Q[0]       ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 1.000        ; -0.019     ; 1.759      ;
; -0.770 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r13|Q[1] ; clock        ; clock       ; 1.000        ; 0.094      ; 1.871      ;
; -0.762 ; regN:Mem_wb_Rd|Q[1]           ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.867      ;
; -0.759 ; regN:Mem_wb_Rd|Q[2]           ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 1.000        ; 0.098      ; 1.864      ;
; -0.757 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.870      ;
; -0.757 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.870      ;
; -0.757 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.870      ;
; -0.757 ; reg1:mem_wb_regdst|Q          ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.870      ;
; -0.755 ; register_file:rf|regN:r5|Q[1] ; regN:id_ex_src1|Q[1]           ; clock        ; clock       ; 1.000        ; -0.071     ; 1.691      ;
; -0.754 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r0|Q[0]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.882      ;
; -0.754 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r0|Q[1]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.882      ;
; -0.754 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r0|Q[2]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.882      ;
; -0.754 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r0|Q[3]  ; clock        ; clock       ; 1.000        ; 0.121      ; 1.882      ;
; -0.750 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.813      ;
; -0.750 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r14|Q[1] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.813      ;
; -0.750 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r14|Q[2] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.813      ;
; -0.750 ; regN:if_id_inst|Q[11]         ; register_file:rf|regN:r14|Q[3] ; clock        ; clock       ; 1.000        ; 0.056      ; 1.813      ;
; -0.749 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r13|Q[0] ; clock        ; clock       ; 1.000        ; 0.092      ; 1.848      ;
; -0.749 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r13|Q[2] ; clock        ; clock       ; 1.000        ; 0.092      ; 1.848      ;
; -0.749 ; regN:if_id_inst|Q[0]          ; register_file:rf|regN:r13|Q[3] ; clock        ; clock       ; 1.000        ; 0.092      ; 1.848      ;
; -0.746 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r12|Q[0] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.859      ;
; -0.746 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r12|Q[1] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.859      ;
; -0.746 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r12|Q[2] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.859      ;
; -0.746 ; regN:if_id_inst|Q[14]         ; register_file:rf|regN:r12|Q[3] ; clock        ; clock       ; 1.000        ; 0.106      ; 1.859      ;
; -0.743 ; regN:if_id_inst|Q[16]         ; regN:id_ex_src2|Q[2]           ; clock        ; clock       ; 1.000        ; -0.024     ; 1.726      ;
; -0.737 ; register_file:rf|regN:r9|Q[3] ; regN:id_ex_src1|Q[3]           ; clock        ; clock       ; 1.000        ; 0.018      ; 1.762      ;
+--------+-------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; regN:pc|Q[1]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; regN:pc|Q[2]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; regN:pc|Q[0]                   ; regN:pc|Q[0]                   ; clock        ; clock       ; 0.000        ; 0.022      ; 0.314      ;
; 0.240 ; regN:if_id_inst|Q[0]           ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.348      ;
; 0.244 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_regwrite|Q          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.352      ;
; 0.245 ; regN:if_id_inst|Q[0]           ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.353      ;
; 0.277 ; regN:ex_mem_result|Q[1]        ; regN:mem_wb_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.026      ; 0.387      ;
; 0.279 ; reg1:id_ex_regdst|Q            ; reg1:ex_mem_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.387      ;
; 0.279 ; regN:id_ex_Rd|Q[3]             ; regN:ex_Mem_Rd|Q[3]            ; clock        ; clock       ; 0.000        ; 0.024      ; 0.387      ;
; 0.279 ; reg1:id_ex_regwrite|Q          ; reg1:ex_mem_RegWrite|Q         ; clock        ; clock       ; 0.000        ; 0.024      ; 0.387      ;
; 0.281 ; regN:id_ex_Rd|Q[0]             ; regN:ex_Mem_Rd|Q[0]            ; clock        ; clock       ; 0.000        ; 0.023      ; 0.388      ;
; 0.295 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.151      ; 0.530      ;
; 0.298 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.151      ; 0.533      ;
; 0.300 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.409      ;
; 0.301 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.410      ;
; 0.306 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.415      ;
; 0.307 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.416      ;
; 0.311 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.420      ;
; 0.311 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.420      ;
; 0.311 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.420      ;
; 0.333 ; reg1:ex_mem_regdst|Q           ; reg1:mem_wb_regdst|Q           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.441      ;
; 0.343 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.451      ;
; 0.345 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.453      ;
; 0.345 ; regN:if_id_inst|Q[11]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.453      ;
; 0.346 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.454      ;
; 0.353 ; regN:if_id_inst|Q[11]          ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; 0.024      ; 0.461      ;
; 0.354 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; 0.024      ; 0.462      ;
; 0.356 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.465      ;
; 0.356 ; regN:ex_mem_result|Q[2]        ; regN:mem_wb_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.026      ; 0.466      ;
; 0.358 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.467      ;
; 0.360 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.469      ;
; 0.361 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.470      ;
; 0.363 ; regN:ex_mem_result|Q[3]        ; regN:mem_wb_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.008      ; 0.455      ;
; 0.364 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.473      ;
; 0.370 ; register_file:rf|regN:r14|Q[1] ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.518      ;
; 0.384 ; regN:pc|Q[0]                   ; regN:pc|Q[1]                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.493      ;
; 0.384 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.098      ; 0.566      ;
; 0.385 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.098      ; 0.567      ;
; 0.387 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.161      ; 0.632      ;
; 0.390 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.098      ; 0.572      ;
; 0.392 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.098      ; 0.574      ;
; 0.392 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.098      ; 0.574      ;
; 0.406 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[12]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.515      ;
; 0.408 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.151      ; 0.643      ;
; 0.408 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[24]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.517      ;
; 0.409 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[13]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.518      ;
; 0.409 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[17]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.518      ;
; 0.418 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[23]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.527      ;
; 0.419 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[18]          ; clock        ; clock       ; 0.000        ; 0.025      ; 0.528      ;
; 0.425 ; regN:ex_Mem_Rd|Q[3]            ; regN:Mem_wb_Rd|Q[3]            ; clock        ; clock       ; 0.000        ; 0.044      ; 0.553      ;
; 0.427 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.151      ; 0.662      ;
; 0.447 ; reg1:id_ex_add_sub|Q           ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.183      ; 0.714      ;
; 0.448 ; regN:ex_mem_result|Q[0]        ; regN:mem_wb_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.019      ; 0.551      ;
; 0.448 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[21]          ; clock        ; clock       ; 0.000        ; 0.210      ; 0.742      ;
; 0.448 ; regN:pc|Q[2]                   ; regN:if_id_inst|Q[22]          ; clock        ; clock       ; 0.000        ; 0.210      ; 0.742      ;
; 0.450 ; regN:ex_Mem_Rd|Q[2]            ; regN:Mem_wb_Rd|Q[2]            ; clock        ; clock       ; 0.000        ; -0.078     ; 0.456      ;
; 0.453 ; reg1:ex_mem_RegWrite|Q         ; reg1:mem_wb_regWrite|Q         ; clock        ; clock       ; 0.000        ; 0.044      ; 0.581      ;
; 0.455 ; regN:mem_wb_result|Q[2]        ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.026      ; 0.565      ;
; 0.465 ; regN:mem_wb_result|Q[2]        ; register_file:rf|regN:r4|Q[2]  ; clock        ; clock       ; 0.000        ; 0.048      ; 0.597      ;
; 0.478 ; regN:mem_wb_result|Q[1]        ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.026      ; 0.588      ;
; 0.494 ; regN:if_id_inst|Q[18]          ; regN:id_ex_RT|Q[2]             ; clock        ; clock       ; 0.000        ; 0.100      ; 0.678      ;
; 0.510 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[0]           ; clock        ; clock       ; 0.000        ; 0.150      ; 0.744      ;
; 0.514 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r14|Q[0] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.597      ;
; 0.516 ; regN:id_ex_src1|Q[1]           ; regN:ex_mem_result|Q[1]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.672      ;
; 0.529 ; regN:if_id_inst|Q[0]           ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 0.000        ; 0.161      ; 0.774      ;
; 0.532 ; regN:pc|Q[1]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.641      ;
; 0.536 ; regN:if_id_inst|Q[12]          ; regN:id_ex_Rd|Q[1]             ; clock        ; clock       ; 0.000        ; 0.119      ; 0.739      ;
; 0.543 ; regN:if_id_inst|Q[16]          ; regN:id_ex_RT|Q[0]             ; clock        ; clock       ; 0.000        ; 0.044      ; 0.671      ;
; 0.544 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r9|Q[0]  ; clock        ; clock       ; 0.000        ; 0.017      ; 0.645      ;
; 0.550 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r1|Q[0]  ; clock        ; clock       ; 0.000        ; 0.077      ; 0.711      ;
; 0.554 ; regN:mem_wb_result|Q[3]        ; regN:ex_mem_result|Q[3]        ; clock        ; clock       ; 0.000        ; 0.072      ; 0.710      ;
; 0.567 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.624      ;
; 0.567 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.624      ;
; 0.568 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.027     ; 0.625      ;
; 0.568 ; regN:pc|Q[3]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.625      ;
; 0.584 ; register_file:rf|regN:r14|Q[3] ; regN:id_ex_src2|Q[3]           ; clock        ; clock       ; 0.000        ; 0.064      ; 0.732      ;
; 0.585 ; regN:pc|Q[0]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.694      ;
; 0.590 ; register_file:rf|regN:r8|Q[1]  ; regN:id_ex_src2|Q[1]           ; clock        ; clock       ; 0.000        ; 0.074      ; 0.748      ;
; 0.593 ; regN:if_id_inst|Q[18]          ; regN:id_ex_ALUop|Q[0]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.650      ;
; 0.594 ; register_file:rf|regN:r6|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.034      ; 0.712      ;
; 0.595 ; regN:if_id_inst|Q[18]          ; reg1:id_ex_add_sub|Q           ; clock        ; clock       ; 0.000        ; -0.027     ; 0.652      ;
; 0.604 ; regN:if_id_inst|Q[23]          ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.151      ; 0.839      ;
; 0.605 ; regN:mem_wb_result|Q[3]        ; register_file:rf|regN:r9|Q[3]  ; clock        ; clock       ; 0.000        ; 0.028      ; 0.717      ;
; 0.609 ; regN:pc|Q[2]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.098      ; 0.791      ;
; 0.610 ; register_file:rf|regN:r7|Q[2]  ; regN:id_ex_src1|Q[2]           ; clock        ; clock       ; 0.000        ; 0.049      ; 0.743      ;
; 0.611 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r3|Q[0]  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.770      ;
; 0.611 ; regN:mem_wb_result|Q[3]        ; register_file:rf|regN:r8|Q[3]  ; clock        ; clock       ; 0.000        ; 0.010      ; 0.705      ;
; 0.613 ; regN:id_ex_ALUop|Q[0]          ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.183      ; 0.880      ;
; 0.614 ; regN:id_ex_src2|Q[2]           ; regN:ex_mem_result|Q[2]        ; clock        ; clock       ; 0.000        ; 0.183      ; 0.881      ;
; 0.619 ; regN:mem_wb_result|Q[0]        ; register_file:rf|regN:r6|Q[0]  ; clock        ; clock       ; 0.000        ; 0.095      ; 0.798      ;
; 0.619 ; regN:pc|Q[0]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; -0.027     ; 0.676      ;
; 0.619 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[14]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.676      ;
; 0.620 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.027     ; 0.677      ;
; 0.622 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[16]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.679      ;
; 0.625 ; regN:pc|Q[0]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.682      ;
; 0.631 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[0]           ; clock        ; clock       ; 0.000        ; -0.027     ; 0.688      ;
; 0.633 ; regN:pc|Q[1]                   ; regN:if_id_inst|Q[11]          ; clock        ; clock       ; 0.000        ; -0.027     ; 0.690      ;
; 0.635 ; regN:pc|Q[3]                   ; regN:pc|Q[3]                   ; clock        ; clock       ; 0.000        ; 0.025      ; 0.744      ;
; 0.636 ; regN:pc|Q[1]                   ; regN:pc|Q[2]                   ; clock        ; clock       ; 0.000        ; -0.027     ; 0.693      ;
; 0.638 ; regN:id_ex_RT|Q[3]             ; regN:ex_mem_result|Q[0]        ; clock        ; clock       ; 0.000        ; 0.173      ; 0.895      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                            ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.246 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.500        ; 0.986      ; 1.739      ;
; -0.153 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.500        ; 0.976      ; 1.636      ;
; -0.153 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.500        ; 0.976      ; 1.636      ;
; -0.153 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.500        ; 0.976      ; 1.636      ;
; -0.153 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.500        ; 0.976      ; 1.636      ;
; -0.153 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.500        ; 0.976      ; 1.636      ;
; -0.153 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.500        ; 0.976      ; 1.636      ;
; 0.693  ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 1.000        ; 0.986      ; 1.300      ;
; 0.783  ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 1.000        ; 0.976      ; 1.200      ;
; 0.783  ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 1.000        ; 0.976      ; 1.200      ;
; 0.783  ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 1.000        ; 0.976      ; 1.200      ;
; 0.783  ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 1.000        ; 0.976      ; 1.200      ;
; 0.783  ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 1.000        ; 0.976      ; 1.200      ;
; 0.783  ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 1.000        ; 0.976      ; 1.200      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                            ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.052 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; 0.000        ; 1.019      ; 1.155      ;
; 0.052 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; 0.000        ; 1.019      ; 1.155      ;
; 0.052 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; 0.000        ; 1.019      ; 1.155      ;
; 0.052 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; 0.000        ; 1.019      ; 1.155      ;
; 0.052 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; 0.000        ; 1.019      ; 1.155      ;
; 0.052 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; 0.000        ; 1.019      ; 1.155      ;
; 0.138 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; 0.000        ; 1.029      ; 1.251      ;
; 0.983 ; clock     ; reg1:id_ex_regdst|Q    ; clock        ; clock       ; -0.500       ; 1.019      ; 1.586      ;
; 0.983 ; clock     ; reg1:ex_mem_regdst|Q   ; clock        ; clock       ; -0.500       ; 1.019      ; 1.586      ;
; 0.983 ; clock     ; reg1:mem_wb_regdst|Q   ; clock        ; clock       ; -0.500       ; 1.019      ; 1.586      ;
; 0.983 ; clock     ; reg1:id_ex_regwrite|Q  ; clock        ; clock       ; -0.500       ; 1.019      ; 1.586      ;
; 0.983 ; clock     ; reg1:ex_mem_RegWrite|Q ; clock        ; clock       ; -0.500       ; 1.019      ; 1.586      ;
; 0.983 ; clock     ; reg1:id_ex_add_sub|Q   ; clock        ; clock       ; -0.500       ; 1.019      ; 1.586      ;
; 1.072 ; clock     ; reg1:mem_wb_regWrite|Q ; clock        ; clock       ; -0.500       ; 1.029      ; 1.685      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:ex_mem_RegWrite|Q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:ex_mem_regdst|Q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_add_sub|Q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_regdst|Q            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:id_ex_regwrite|Q          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regWrite|Q         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; reg1:mem_wb_regdst|Q           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:Mem_wb_Rd|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_Mem_Rd|Q[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:ex_mem_result|Q[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_ALUop|Q[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RS|Q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_RT|Q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_Rd|Q[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src1|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:id_ex_src2|Q[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:if_id_inst|Q[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:mem_wb_result|Q[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; regN:pc|Q[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r0|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r10|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r11|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r12|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r13|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r14|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r15|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r1|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r2|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; register_file:rf|regN:r3|Q[2]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.809 ; 3.504 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.483 ; -2.164 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 5.173 ; 4.951 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 5.173 ; 4.878 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 4.271 ; 4.416 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 4.775 ; 4.951 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 4.183 ; 4.328 ; Rise       ; clock           ;
; result[*]      ; clock      ; 4.681 ; 4.936 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 3.995 ; 4.183 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 3.681 ; 3.810 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 4.681 ; 4.936 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 3.744 ; 3.879 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 3.834 ; 3.952 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 4.988 ; 4.704 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 3.920 ; 4.044 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 4.291 ; 4.444 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 3.834 ; 3.952 ; Rise       ; clock           ;
; result[*]      ; clock      ; 3.553 ; 3.677 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 3.855 ; 4.036 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 3.553 ; 3.677 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 4.515 ; 4.760 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 3.617 ; 3.747 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.154   ; 0.201 ; -0.246   ; 0.052   ; -3.000              ;
;  clock           ; -3.154   ; 0.201 ; -0.246   ; 0.052   ; -3.000              ;
; Design-wide TNS  ; -232.636 ; 0.0   ; -1.164   ; 0.0     ; -162.34             ;
;  clock           ; -232.636 ; 0.000 ; -1.164   ; 0.000   ; -162.340            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 5.307 ; 5.788 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.483 ; -2.164 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 9.630 ; 9.686 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 9.630 ; 9.686 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 8.458 ; 8.459 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 9.489 ; 9.424 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 8.307 ; 8.302 ; Rise       ; clock           ;
; result[*]      ; clock      ; 9.285 ; 9.241 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 7.954 ; 8.001 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 7.332 ; 7.316 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 9.285 ; 9.241 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 7.362 ; 7.402 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; current_pc[*]  ; clock      ; 3.834 ; 3.952 ; Rise       ; clock           ;
;  current_pc[0] ; clock      ; 4.988 ; 4.704 ; Rise       ; clock           ;
;  current_pc[1] ; clock      ; 3.920 ; 4.044 ; Rise       ; clock           ;
;  current_pc[2] ; clock      ; 4.291 ; 4.444 ; Rise       ; clock           ;
;  current_pc[3] ; clock      ; 3.834 ; 3.952 ; Rise       ; clock           ;
; result[*]      ; clock      ; 3.553 ; 3.677 ; Rise       ; clock           ;
;  result[0]     ; clock      ; 3.855 ; 4.036 ; Rise       ; clock           ;
;  result[1]     ; clock      ; 3.553 ; 3.677 ; Rise       ; clock           ;
;  result[2]     ; clock      ; 4.515 ; 4.760 ; Rise       ; clock           ;
;  result[3]     ; clock      ; 3.617 ; 3.747 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; current_pc[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; current_pc[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; result[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; current_pc[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; current_pc[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; result[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1734     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1734     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 7        ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 7        ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue May 01 08:49:30 2018
Info: Command: quartus_sta lab5 -c lab5
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.154      -232.636 clock 
Info (332146): Worst-case hold slack is 0.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.440         0.000 clock 
Info (332146): Worst-case recovery slack is -0.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.213        -0.435 clock 
Info (332146): Worst-case removal slack is 0.113
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.113         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -162.340 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.847
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.847      -202.033 clock 
Info (332146): Worst-case hold slack is 0.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.387         0.000 clock 
Info (332146): Worst-case recovery slack is -0.073
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.073        -0.073 clock 
Info (332146): Worst-case removal slack is 0.110
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.110         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -162.340 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.028       -60.245 clock 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clock 
Info (332146): Worst-case recovery slack is -0.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.246        -1.164 clock 
Info (332146): Worst-case removal slack is 0.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.052         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -141.433 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 519 megabytes
    Info: Processing ended: Tue May 01 08:49:59 2018
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:03


