# Progetto-Reti-Logiche-2021-2022
:it: Questo progetto Ã¨ stato sviluppato come prova finale del corso di reti logiche del Politecnico di Milano. Il lavoro svolto consiste nella descrizione in linguaggio VHDL di un componente elettronico in grado di risolvere un problema matematico dato.

:gb: This project has been developed as part of the final examination of the digital circuit design course at the Polytechnic University of Milan. The objective was to describe, using VHDL language, an electronic component able to solve a given mathematical problem.
