<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:18.2118</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0029748</applicationNumber><claimCount>7</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판의 제조 방법</inventionTitle><inventionTitleEng>METHOD FOR PRODUCING CIRCUIT BOARD</inventionTitleEng><openDate>2024.09.13</openDate><openNumber>10-2024-0136240</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>H05K 3/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> [과제] 니들 보이드의 수가 적고 도금 침투가 억제된 경화물을 얻을 수 있는 프리프레그를 사용한 회로 기판의 제조 방법의 제공. [해결 수단] (I) 시트상 섬유 기재, 및 당해 시트상 섬유 기재에 함침된 수지 조성물을 포함하는 프리프레그를, 기재 위에 적층하는 공정, (II) 프리프레그를 경화하여, 절연층을 형성하는 공정, 및 (V) 도체층을 형성하는 공정을 포함하는, 반도체 칩 패키지의 제조 방법으로서, 시트상 섬유 기재가 표면처리제로 표면처리되어 있고, 표면처리된 시트상 섬유 기재의 단위 중량당의 카본 함유량이 0.1질량% 이상 0.3질량% 이하인, 회로 기판의 제조 방법. [대표도] 없음 </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. (I) 시트상 섬유 기재, 및 당해 시트상 섬유 기재에 함침된 수지 조성물을 포함하는 프리프레그를, 기재 위에 적층하는 공정,(II) 프리프레그를 경화하여, 절연층을 형성하는 공정, 및(V) 도체층을 형성하는 공정을 포함하는, 반도체 칩 패키지의 제조 방법으로서,시트상 섬유 기재가 표면처리제로 표면처리되어 있고, 표면처리된 시트상 섬유 기재의 단위 중량당의 카본 함유량이 0.1질량% 이상 0.3질량% 이하인, 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 추가로, 공정 (II) 종료 후에, (III) 절연층을 천공하는 공정을 포함하는, 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 추가로, 공정 (II) 종료 후에, (IV) 절연층을 디스미어 처리하는 공정을 포함하는, 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 시트상 섬유 기재의 필라멘트 수속(收束) 본수(本數)가 120본 이하인, 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 시트상 섬유 기재의 두께가 20㎛ 이하인, 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 표면처리제가 실란 커플링제를 포함하는, 회로 기판의 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 실란 커플링제가 아미노실란계 실란 커플링제를 포함하는, 회로 기판의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 도쿄도 쥬오구 교바시 *죠메**반*고</address><code>519980962419</code><country>일본</country><engName>AJINOMOTO CO., INC.</engName><name>아지노모토 가부시키가이샤</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 가나가와켄 ***-**** 가와사키시 ...</address><code> </code><country> </country><engName>YAMADA, Ayami</engName><name>야마다 아야미</name></inventorInfo><inventorInfo><address>일본 가나가와켄 ***-**** 가와사키시 ...</address><code> </code><country> </country><engName>TANAKA, Eikichi</engName><name>타나카 에이키치</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.03.06</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-033921</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.02.29</receiptDate><receiptNumber>1-1-2024-0235728-96</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.03.08</receiptDate><receiptNumber>9-1-2024-9002652-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.02.26</receiptDate><receiptNumber>4-1-2025-5051691-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName></docName><largePath></largePath><path></path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>