{ "Info" "IQEXE_SEPARATOR" "" "Info: *******************************************************************" {  } {  } 3}
{ "Info" "IQEXE_START_BANNER_PRODUCT" "Timing Analyzer Quartus II " "Info: Running Quartus II Timing Analyzer" { { "Info" "IQEXE_START_BANNER_VERSION" "Version 5.0 Build 148 04/26/2005 SJ Full Version " "Info: Version 5.0 Build 148 04/26/2005 SJ Full Version" {  } {  } 0} { "Info" "IQEXE_START_BANNER_TIME" "Mon May 26 22:57:59 2008 " "Info: Processing started: Mon May 26 22:57:59 2008" {  } {  } 0}  } {  } 4}
{ "Info" "IQEXE_START_BANNER_COMMANDLINE" "quartus_tan --read_settings_files=off --write_settings_files=off LogBin -c LogBin " "Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off LogBin -c LogBin" {  } {  } 0}
{ "Info" "IDAT_DAT_STARTED" "" "Info: Started post-fitting delay annotation" {  } {  } 0}
{ "Info" "IDAT_DAT_COMPLETED" "" "Info: Delay annotation completed successfully" {  } {  } 0}
{ "Warning" "WTAN_NO_CLOCKS" "" "Warning: Found pins functioning as undefined clocks and/or memory enables" { { "Info" "ITAN_NODE_MAP_TO_CLK" "CLK " "Info: Assuming node \"CLK\" is an undefined clock" {  } { { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 112 152 320 128 "CLK" "" } } } } { "c:/archivos de programa/altera/quartus50/bin/Assignment Editor.qase" "" { Assignment "c:/archivos de programa/altera/quartus50/bin/Assignment Editor.qase" 1 { { 0 "CLK" } } } }  } 0}  } {  } 0}
{ "Info" "ITDB_FULL_CLOCK_REG_RESULT" "CLK register fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[4\] register fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[15\] 15.95 MHz 62.7 ns Internal " "Info: Clock \"CLK\" has Internal fmax of 15.95 MHz between source register \"fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[4\]\" and destination register \"fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[15\]\" (period= 62.7 ns)" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "58.700 ns + Longest register register " "Info: + Longest register to register delay is 58.700 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[4\] 1 REG LC2_D25 24 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC2_D25; Fanout = 24; REG Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[4\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } "NODE_NAME" } "" } } { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(5.000 ns) + CELL(2.700 ns) 7.700 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mul_boothc:booth_enc\|sel1_reg\[2\] 2 COMB LC3_F24 18 " "Info: 2: + IC(5.000 ns) + CELL(2.700 ns) = 7.700 ns; Loc. = LC3_F24; Fanout = 18; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mul_boothc:booth_enc\|sel1_reg\[2\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.700 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[2] } "NODE_NAME" } "" } } { "mul_boothc.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/mul_boothc.tdf" 86 13 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(3.100 ns) + CELL(2.700 ns) 13.500 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|partial_product_node\[2\]\[0\]~3732 3 COMB LC1_F23 2 " "Info: 3: + IC(3.100 ns) + CELL(2.700 ns) = 13.500 ns; Loc. = LC1_F23; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|partial_product_node\[2\]\[0\]~3732'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "5.800 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|partial_product_node[2][0]~3732 } "NODE_NAME" } "" } } { "multcore.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/multcore.tdf" 367 30 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(2.900 ns) + CELL(1.400 ns) 17.800 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[0\] 4 COMB LC3_F13 2 " "Info: 4: + IC(2.900 ns) + CELL(1.400 ns) = 17.800 ns; Loc. = LC3_F13; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[0\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|partial_product_node[2][0]~3732 fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[0] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 18.100 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[1\] 5 COMB LC4_F13 2 " "Info: 5: + IC(0.000 ns) + CELL(0.300 ns) = 18.100 ns; Loc. = LC4_F13; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[1\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[0] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[1] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 18.400 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[2\] 6 COMB LC5_F13 2 " "Info: 6: + IC(0.000 ns) + CELL(0.300 ns) = 18.400 ns; Loc. = LC5_F13; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[2\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[1] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[2] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 18.700 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[3\] 7 COMB LC6_F13 2 " "Info: 7: + IC(0.000 ns) + CELL(0.300 ns) = 18.700 ns; Loc. = LC6_F13; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[3\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[3] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 19.000 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[4\] 8 COMB LC7_F13 2 " "Info: 8: + IC(0.000 ns) + CELL(0.300 ns) = 19.000 ns; Loc. = LC7_F13; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[4\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[3] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[4] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 19.300 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[5\] 9 COMB LC8_F13 2 " "Info: 9: + IC(0.000 ns) + CELL(0.300 ns) = 19.300 ns; Loc. = LC8_F13; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[5\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[5] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(1.100 ns) + CELL(0.300 ns) 20.700 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[6\] 10 COMB LC1_F15 2 " "Info: 10: + IC(1.100 ns) + CELL(0.300 ns) = 20.700 ns; Loc. = LC1_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[6\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "1.400 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[6] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 21.000 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[7\] 11 COMB LC2_F15 2 " "Info: 11: + IC(0.000 ns) + CELL(0.300 ns) = 21.000 ns; Loc. = LC2_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[7\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[7] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 21.300 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[8\] 12 COMB LC3_F15 2 " "Info: 12: + IC(0.000 ns) + CELL(0.300 ns) = 21.300 ns; Loc. = LC3_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[8\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[8] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 21.600 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[9\] 13 COMB LC4_F15 2 " "Info: 13: + IC(0.000 ns) + CELL(0.300 ns) = 21.600 ns; Loc. = LC4_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[9\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[9] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 21.900 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[10\] 14 COMB LC5_F15 2 " "Info: 14: + IC(0.000 ns) + CELL(0.300 ns) = 21.900 ns; Loc. = LC5_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[10\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 22.200 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[11\] 15 COMB LC6_F15 2 " "Info: 15: + IC(0.000 ns) + CELL(0.300 ns) = 22.200 ns; Loc. = LC6_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[11\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[11] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 22.500 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[12\] 16 COMB LC7_F15 2 " "Info: 16: + IC(0.000 ns) + CELL(0.300 ns) = 22.500 ns; Loc. = LC7_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[12\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[11] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[12] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 22.800 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[13\] 17 COMB LC8_F15 2 " "Info: 17: + IC(0.000 ns) + CELL(0.300 ns) = 22.800 ns; Loc. = LC8_F15; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[13\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[13] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(1.100 ns) + CELL(1.200 ns) 25.100 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cs_buffer\[14\] 18 COMB LC1_F17 2 " "Info: 18: + IC(1.100 ns) + CELL(1.200 ns) = 25.100 ns; Loc. = LC1_F17; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|lpm_add_sub:adder\[1\]\|addcore:adder\|a_csnbuffer:result_node\|cs_buffer\[14\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "2.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 25 13 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(2.800 ns) + CELL(2.700 ns) 30.600 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cs_buffer\[16\] 19 COMB LC2_F18 2 " "Info: 19: + IC(2.800 ns) + CELL(2.700 ns) = 30.600 ns; Loc. = LC2_F18; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cs_buffer\[16\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "5.500 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 25 13 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.700 ns) + CELL(1.400 ns) 36.700 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[12\] 20 COMB LC8_D19 2 " "Info: 20: + IC(4.700 ns) + CELL(1.400 ns) = 36.700 ns; Loc. = LC8_D19; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[12\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "6.100 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[12] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(1.100 ns) + CELL(0.300 ns) 38.100 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[13\] 21 COMB LC1_D21 2 " "Info: 21: + IC(1.100 ns) + CELL(0.300 ns) = 38.100 ns; Loc. = LC1_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[13\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "1.400 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[13] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 38.400 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[14\] 22 COMB LC2_D21 2 " "Info: 22: + IC(0.000 ns) + CELL(0.300 ns) = 38.400 ns; Loc. = LC2_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[14\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[14] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 38.700 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[15\] 23 COMB LC3_D21 2 " "Info: 23: + IC(0.000 ns) + CELL(0.300 ns) = 38.700 ns; Loc. = LC3_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[15\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[15] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 39.000 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[16\] 24 COMB LC4_D21 2 " "Info: 24: + IC(0.000 ns) + CELL(0.300 ns) = 39.000 ns; Loc. = LC4_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[16\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[15] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[16] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 39.300 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[17\] 25 COMB LC5_D21 2 " "Info: 25: + IC(0.000 ns) + CELL(0.300 ns) = 39.300 ns; Loc. = LC5_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[17\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[17] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 39.600 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[18\] 26 COMB LC6_D21 2 " "Info: 26: + IC(0.000 ns) + CELL(0.300 ns) = 39.600 ns; Loc. = LC6_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[18\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[17] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[18] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 39.900 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[19\] 27 COMB LC7_D21 2 " "Info: 27: + IC(0.000 ns) + CELL(0.300 ns) = 39.900 ns; Loc. = LC7_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[19\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[18] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[19] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 40.200 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[20\] 28 COMB LC8_D21 2 " "Info: 28: + IC(0.000 ns) + CELL(0.300 ns) = 40.200 ns; Loc. = LC8_D21; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[20\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[19] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[20] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(1.100 ns) + CELL(0.300 ns) 41.600 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[21\] 29 COMB LC1_D23 2 " "Info: 29: + IC(1.100 ns) + CELL(0.300 ns) = 41.600 ns; Loc. = LC1_D23; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[21\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "1.400 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[20] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[21] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 41.900 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[22\] 30 COMB LC2_D23 2 " "Info: 30: + IC(0.000 ns) + CELL(0.300 ns) = 41.900 ns; Loc. = LC2_D23; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[22\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[21] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[22] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 42.200 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[23\] 31 COMB LC3_D23 2 " "Info: 31: + IC(0.000 ns) + CELL(0.300 ns) = 42.200 ns; Loc. = LC3_D23; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[23\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[22] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[23] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 42.500 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[24\] 32 COMB LC4_D23 1 " "Info: 32: + IC(0.000 ns) + CELL(0.300 ns) = 42.500 ns; Loc. = LC4_D23; Fanout = 1; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|a_csnbuffer:result_node\|cout\[24\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[23] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[24] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(1.200 ns) 43.700 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|unreg_res_node\[25\] 33 COMB LC5_D23 1 " "Info: 33: + IC(0.000 ns) + CELL(1.200 ns) = 43.700 ns; Loc. = LC5_D23; Fanout = 1; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|unreg_res_node\[25\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "1.200 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[24] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[25] } "NODE_NAME" } "" } } { "addcore.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/addcore.tdf" 95 16 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(2.700 ns) + CELL(2.700 ns) 49.100 ns fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|unreg_res_node\[17\] 34 COMB LC5_D22 1 " "Info: 34: + IC(2.700 ns) + CELL(2.700 ns) = 49.100 ns; Loc. = LC5_D22; Fanout = 1; COMB Node = 'fsm_log:inst\|lpm_mult:cuadrado_X\|multcore:mult_core\|mpar_add:padder\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|mpar_add:sub_par_add\|lpm_add_sub:adder\[0\]\|addcore:adder\|unreg_res_node\[17\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "5.400 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[25] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[17] } "NODE_NAME" } "" } } { "addcore.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/addcore.tdf" 95 16 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.500 ns) + CELL(2.400 ns) 52.000 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|_~1140 35 COMB LC6_D22 1 " "Info: 35: + IC(0.500 ns) + CELL(2.400 ns) = 52.000 ns; Loc. = LC6_D22; Fanout = 1; COMB Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|_~1140'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "2.900 ns" { fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[17] fsm_log:inst|lpm_shiftreg:shifter_X|_~1140 } "NODE_NAME" } "" } } { "FSM_LOG.tdf" "" { Text "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/FSM_LOG.tdf" 81 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.700 ns) + CELL(2.000 ns) 58.700 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[15\] 36 REG LC8_F22 31 " "Info: 36: + IC(4.700 ns) + CELL(2.000 ns) = 58.700 ns; Loc. = LC8_F22; Fanout = 31; REG Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[15\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "6.700 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|_~1140 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "27.900 ns 47.53 % " "Info: Total cell delay = 27.900 ns ( 47.53 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "30.800 ns 52.47 % " "Info: Total interconnect delay = 30.800 ns ( 52.47 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "58.700 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|partial_product_node[2][0]~3732 fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[0] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[1] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[3] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[11] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[15] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[17] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[18] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[19] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[20] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[21] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[22] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[23] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[24] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[25] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[17] fsm_log:inst|lpm_shiftreg:shifter_X|_~1140 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "58.700 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|partial_product_node[2][0]~3732 fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[0] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[1] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[3] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[11] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[15] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[17] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[18] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[19] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[20] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[21] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[22] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[23] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[24] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[25] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[17] fsm_log:inst|lpm_shiftreg:shifter_X|_~1140 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } { 0.000ns 5.000ns 3.100ns 2.900ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 1.100ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 1.100ns 2.800ns 4.700ns 1.100ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 1.100ns 0.000ns 0.000ns 0.000ns 0.000ns 2.700ns 0.500ns 4.700ns } { 0.000ns 2.700ns 2.700ns 1.400ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 1.200ns 2.700ns 1.400ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 1.200ns 2.700ns 2.400ns 2.000ns } } }  } 0} { "Info" "ITDB_FULL_CLOCK_SKEW_RESULT" "0.000 ns - Smallest " "Info: - Smallest clock skew is 0.000 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CLK destination 7.000 ns + Shortest register " "Info: + Shortest clock path from clock \"CLK\" to destination register is 7.000 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(2.900 ns) 2.900 ns CLK 1 CLK PIN_91 50 " "Info: 1: + IC(0.000 ns) + CELL(2.900 ns) = 2.900 ns; Loc. = PIN_91; Fanout = 50; CLK Node = 'CLK'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { CLK } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 112 152 320 128 "CLK" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.100 ns) + CELL(0.000 ns) 7.000 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[15\] 2 REG LC8_F22 31 " "Info: 2: + IC(4.100 ns) + CELL(0.000 ns) = 7.000 ns; Loc. = LC8_F22; Fanout = 31; REG Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[15\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.100 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.900 ns 41.43 % " "Info: Total cell delay = 2.900 ns ( 41.43 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.100 ns 58.57 % " "Info: Total interconnect delay = 4.100 ns ( 58.57 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CLK source 7.000 ns - Longest register " "Info: - Longest clock path from clock \"CLK\" to source register is 7.000 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(2.900 ns) 2.900 ns CLK 1 CLK PIN_91 50 " "Info: 1: + IC(0.000 ns) + CELL(2.900 ns) = 2.900 ns; Loc. = PIN_91; Fanout = 50; CLK Node = 'CLK'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { CLK } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 112 152 320 128 "CLK" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.100 ns) + CELL(0.000 ns) 7.000 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[4\] 2 REG LC2_D25 24 " "Info: 2: + IC(4.100 ns) + CELL(0.000 ns) = 7.000 ns; Loc. = LC2_D25; Fanout = 24; REG Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[4\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.100 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } "NODE_NAME" } "" } } { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.900 ns 41.43 % " "Info: Total cell delay = 2.900 ns ( 41.43 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.100 ns 58.57 % " "Info: Total interconnect delay = 4.100 ns ( 58.57 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } } { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0} { "Info" "ITDB_FULL_TCO_DELAY" "1.400 ns + " "Info: + Micro clock to output delay of source is 1.400 ns" {  } { { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_FULL_TSU_DELAY" "2.600 ns + " "Info: + Micro setup delay of destination is 2.600 ns" {  } { { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "58.700 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|partial_product_node[2][0]~3732 fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[0] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[1] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[3] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[11] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[15] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[17] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[18] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[19] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[20] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[21] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[22] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[23] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[24] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[25] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[17] fsm_log:inst|lpm_shiftreg:shifter_X|_~1140 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "58.700 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|partial_product_node[2][0]~3732 fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[0] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[1] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[2] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[3] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[4] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[10] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[11] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[12] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[13] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[14] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[15] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[16] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[17] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[18] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[19] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[20] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[21] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[22] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[23] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cout[24] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[25] fsm_log:inst|lpm_mult:cuadrado_X|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|unreg_res_node[17] fsm_log:inst|lpm_shiftreg:shifter_X|_~1140 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } { 0.000ns 5.000ns 3.100ns 2.900ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 1.100ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 1.100ns 2.800ns 4.700ns 1.100ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 1.100ns 0.000ns 0.000ns 0.000ns 0.000ns 2.700ns 0.500ns 4.700ns } { 0.000ns 2.700ns 2.700ns 1.400ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 1.200ns 2.700ns 1.400ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 0.300ns 1.200ns 2.700ns 2.400ns 2.000ns } } } { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[15] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } } { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[4] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0}
{ "Info" "ITDB_TSU_RESULT" "fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[1\] NUM\[1\] CLK 24.000 ns register " "Info: tsu for register \"fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[1\]\" (data pin = \"NUM\[1\]\", clock pin = \"CLK\") is 24.000 ns" { { "Info" "ITDB_FULL_DATA_PATH_RESULT" "28.400 ns + Longest pin register " "Info: + Longest pin to register delay is 28.400 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(10.300 ns) 10.300 ns NUM\[1\] 1 PIN PIN_156 1 " "Info: 1: + IC(0.000 ns) + CELL(10.300 ns) = 10.300 ns; Loc. = PIN_156; Fanout = 1; PIN Node = 'NUM\[1\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { NUM[1] } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 160 152 320 176 "NUM\[15..0\]" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(3.400 ns) + CELL(2.700 ns) 16.400 ns fsm_log:inst\|lpm_mux:mux_X\|muxlut:\$00011\|result_node~7 2 COMB LC2_D18 1 " "Info: 2: + IC(3.400 ns) + CELL(2.700 ns) = 16.400 ns; Loc. = LC2_D18; Fanout = 1; COMB Node = 'fsm_log:inst\|lpm_mux:mux_X\|muxlut:\$00011\|result_node~7'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "6.100 ns" { NUM[1] fsm_log:inst|lpm_mux:mux_X|muxlut:$00011|result_node~7 } "NODE_NAME" } "" } } { "muxlut.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/muxlut.tdf" 126 5 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(2.700 ns) + CELL(2.400 ns) 21.500 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|_~1147 3 COMB LC1_D14 4 " "Info: 3: + IC(2.700 ns) + CELL(2.400 ns) = 21.500 ns; Loc. = LC1_D14; Fanout = 4; COMB Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|_~1147'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "5.100 ns" { fsm_log:inst|lpm_mux:mux_X|muxlut:$00011|result_node~7 fsm_log:inst|lpm_shiftreg:shifter_X|_~1147 } "NODE_NAME" } "" } } { "FSM_LOG.tdf" "" { Text "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/FSM_LOG.tdf" 81 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.900 ns) + CELL(2.000 ns) 28.400 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[1\] 4 REG LC1_F24 51 " "Info: 4: + IC(4.900 ns) + CELL(2.000 ns) = 28.400 ns; Loc. = LC1_F24; Fanout = 51; REG Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[1\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "6.900 ns" { fsm_log:inst|lpm_shiftreg:shifter_X|_~1147 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } "NODE_NAME" } "" } } { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "17.400 ns 61.27 % " "Info: Total cell delay = 17.400 ns ( 61.27 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "11.000 ns 38.73 % " "Info: Total interconnect delay = 11.000 ns ( 38.73 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "28.400 ns" { NUM[1] fsm_log:inst|lpm_mux:mux_X|muxlut:$00011|result_node~7 fsm_log:inst|lpm_shiftreg:shifter_X|_~1147 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "28.400 ns" { NUM[1] NUM[1]~out fsm_log:inst|lpm_mux:mux_X|muxlut:$00011|result_node~7 fsm_log:inst|lpm_shiftreg:shifter_X|_~1147 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } { 0.000ns 0.000ns 3.400ns 2.700ns 4.900ns } { 0.000ns 10.300ns 2.700ns 2.400ns 2.000ns } } }  } 0} { "Info" "ITDB_FULL_TSU_DELAY" "2.600 ns + " "Info: + Micro setup delay of destination is 2.600 ns" {  } { { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CLK destination 7.000 ns - Shortest register " "Info: - Shortest clock path from clock \"CLK\" to destination register is 7.000 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(2.900 ns) 2.900 ns CLK 1 CLK PIN_91 50 " "Info: 1: + IC(0.000 ns) + CELL(2.900 ns) = 2.900 ns; Loc. = PIN_91; Fanout = 50; CLK Node = 'CLK'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { CLK } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 112 152 320 128 "CLK" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.100 ns) + CELL(0.000 ns) 7.000 ns fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[1\] 2 REG LC1_F24 51 " "Info: 2: + IC(4.100 ns) + CELL(0.000 ns) = 7.000 ns; Loc. = LC1_F24; Fanout = 51; REG Node = 'fsm_log:inst\|lpm_shiftreg:shifter_X\|dffs\[1\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.100 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } "NODE_NAME" } "" } } { "lpm_shiftreg.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/lpm_shiftreg.tdf" 54 7 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.900 ns 41.43 % " "Info: Total cell delay = 2.900 ns ( 41.43 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.100 ns 58.57 % " "Info: Total interconnect delay = 4.100 ns ( 58.57 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "28.400 ns" { NUM[1] fsm_log:inst|lpm_mux:mux_X|muxlut:$00011|result_node~7 fsm_log:inst|lpm_shiftreg:shifter_X|_~1147 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "28.400 ns" { NUM[1] NUM[1]~out fsm_log:inst|lpm_mux:mux_X|muxlut:$00011|result_node~7 fsm_log:inst|lpm_shiftreg:shifter_X|_~1147 fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } { 0.000ns 0.000ns 3.400ns 2.700ns 4.900ns } { 0.000ns 10.300ns 2.700ns 2.400ns 2.000ns } } } { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_shiftreg:shifter_X|dffs[1] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0}
{ "Info" "ITDB_FULL_TCO_RESULT" "CLK Y\[10\] fsm_log:inst\|lpm_counter:contador_C\|alt_counter_f10ke:wysi_counter\|q\[4\] 31.500 ns register " "Info: tco from clock \"CLK\" to destination pin \"Y\[10\]\" through register \"fsm_log:inst\|lpm_counter:contador_C\|alt_counter_f10ke:wysi_counter\|q\[4\]\" is 31.500 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CLK source 7.000 ns + Longest register " "Info: + Longest clock path from clock \"CLK\" to source register is 7.000 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(2.900 ns) 2.900 ns CLK 1 CLK PIN_91 50 " "Info: 1: + IC(0.000 ns) + CELL(2.900 ns) = 2.900 ns; Loc. = PIN_91; Fanout = 50; CLK Node = 'CLK'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { CLK } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 112 152 320 128 "CLK" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.100 ns) + CELL(0.000 ns) 7.000 ns fsm_log:inst\|lpm_counter:contador_C\|alt_counter_f10ke:wysi_counter\|q\[4\] 2 REG LC5_I30 3 " "Info: 2: + IC(4.100 ns) + CELL(0.000 ns) = 7.000 ns; Loc. = LC5_I30; Fanout = 3; REG Node = 'fsm_log:inst\|lpm_counter:contador_C\|alt_counter_f10ke:wysi_counter\|q\[4\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.100 ns" { CLK fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] } "NODE_NAME" } "" } } { "alt_counter_f10ke.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/alt_counter_f10ke.tdf" 271 2 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.900 ns 41.43 % " "Info: Total cell delay = 2.900 ns ( 41.43 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.100 ns 58.57 % " "Info: Total interconnect delay = 4.100 ns ( 58.57 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0} { "Info" "ITDB_FULL_TCO_DELAY" "1.400 ns + " "Info: + Micro clock to output delay of source is 1.400 ns" {  } { { "alt_counter_f10ke.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/alt_counter_f10ke.tdf" 271 2 0 } }  } 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "23.100 ns + Longest register pin " "Info: + Longest register to pin delay is 23.100 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.000 ns) 0.000 ns fsm_log:inst\|lpm_counter:contador_C\|alt_counter_f10ke:wysi_counter\|q\[4\] 1 REG LC5_I30 3 " "Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC5_I30; Fanout = 3; REG Node = 'fsm_log:inst\|lpm_counter:contador_C\|alt_counter_f10ke:wysi_counter\|q\[4\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] } "NODE_NAME" } "" } } { "alt_counter_f10ke.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/alt_counter_f10ke.tdf" 271 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(2.700 ns) + CELL(2.700 ns) 5.400 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|\$00006~9 2 COMB LC3_I31 24 " "Info: 2: + IC(2.700 ns) + CELL(2.700 ns) = 5.400 ns; Loc. = LC3_I31; Fanout = 24; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|\$00006~9'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "5.400 ns" { fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|$00006~9 } "NODE_NAME" } "" } } { "addcore.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/addcore.tdf" 270 20 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(2.900 ns) + CELL(1.400 ns) 9.700 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[5\] 3 COMB LC1_I33 2 " "Info: 3: + IC(2.900 ns) + CELL(1.400 ns) = 9.700 ns; Loc. = LC1_I33; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[5\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.300 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|$00006~9 fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[5] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 10.000 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[6\] 4 COMB LC2_I33 2 " "Info: 4: + IC(0.000 ns) + CELL(0.300 ns) = 10.000 ns; Loc. = LC2_I33; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[6\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[6] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 10.300 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[7\] 5 COMB LC3_I33 2 " "Info: 5: + IC(0.000 ns) + CELL(0.300 ns) = 10.300 ns; Loc. = LC3_I33; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[7\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[7] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 10.600 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[8\] 6 COMB LC4_I33 2 " "Info: 6: + IC(0.000 ns) + CELL(0.300 ns) = 10.600 ns; Loc. = LC4_I33; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[8\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[8] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(0.300 ns) 10.900 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[9\] 7 COMB LC5_I33 2 " "Info: 7: + IC(0.000 ns) + CELL(0.300 ns) = 10.900 ns; Loc. = LC5_I33; Fanout = 2; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cout\[9\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "0.300 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[9] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 18 2 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(1.200 ns) 12.100 ns fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cs_buffer\[10\] 8 COMB LC6_I33 1 " "Info: 8: + IC(0.000 ns) + CELL(1.200 ns) = 12.100 ns; Loc. = LC6_I33; Fanout = 1; COMB Node = 'fsm_log:inst\|lpm_add_sub:op_1\|addcore:adder\|a_csnbuffer:result_node\|cs_buffer\[10\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "1.200 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] } "NODE_NAME" } "" } } { "a_csnbuffer.tdf" "" { Text "c:/archivos de programa/altera/quartus50/libraries/megafunctions/a_csnbuffer.tdf" 25 13 0 } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(6.000 ns) + CELL(5.000 ns) 23.100 ns Y\[10\] 9 PIN PIN_151 0 " "Info: 9: + IC(6.000 ns) + CELL(5.000 ns) = 23.100 ns; Loc. = PIN_151; Fanout = 0; PIN Node = 'Y\[10\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "11.000 ns" { fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] Y[10] } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 144 632 808 160 "Y\[12..0\]" "" } } } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "11.500 ns 49.78 % " "Info: Total cell delay = 11.500 ns ( 49.78 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "11.600 ns 50.22 % " "Info: Total interconnect delay = 11.600 ns ( 50.22 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "23.100 ns" { fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|$00006~9 fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] Y[10] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "23.100 ns" { fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|$00006~9 fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] Y[10] } { 0.000ns 2.700ns 2.900ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 6.000ns } { 0.000ns 2.700ns 1.400ns 0.300ns 0.300ns 0.300ns 0.300ns 1.200ns 5.000ns } } }  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } } { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "23.100 ns" { fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|$00006~9 fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] Y[10] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "23.100 ns" { fsm_log:inst|lpm_counter:contador_C|alt_counter_f10ke:wysi_counter|q[4] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|$00006~9 fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[5] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[6] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[7] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[8] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cout[9] fsm_log:inst|lpm_add_sub:op_1|addcore:adder|a_csnbuffer:result_node|cs_buffer[10] Y[10] } { 0.000ns 2.700ns 2.900ns 0.000ns 0.000ns 0.000ns 0.000ns 0.000ns 6.000ns } { 0.000ns 2.700ns 1.400ns 0.300ns 0.300ns 0.300ns 0.300ns 1.200ns 5.000ns } } }  } 0}
{ "Info" "ITDB_TH_RESULT" "fsm_log:inst\|estados\[0\] START CLK -1.500 ns register " "Info: th for register \"fsm_log:inst\|estados\[0\]\" (data pin = \"START\", clock pin = \"CLK\") is -1.500 ns" { { "Info" "ITDB_FULL_CLOCK_PATH_RESULT" "CLK destination 7.000 ns + Longest register " "Info: + Longest clock path from clock \"CLK\" to destination register is 7.000 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(2.900 ns) 2.900 ns CLK 1 CLK PIN_91 50 " "Info: 1: + IC(0.000 ns) + CELL(2.900 ns) = 2.900 ns; Loc. = PIN_91; Fanout = 50; CLK Node = 'CLK'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { CLK } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 112 152 320 128 "CLK" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(4.100 ns) + CELL(0.000 ns) 7.000 ns fsm_log:inst\|estados\[0\] 2 REG LC5_I39 17 " "Info: 2: + IC(4.100 ns) + CELL(0.000 ns) = 7.000 ns; Loc. = LC5_I39; Fanout = 17; REG Node = 'fsm_log:inst\|estados\[0\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "4.100 ns" { CLK fsm_log:inst|estados[0] } "NODE_NAME" } "" } } { "FSM_LOG.tdf" "" { Text "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/FSM_LOG.tdf" 61 2 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "2.900 ns 41.43 % " "Info: Total cell delay = 2.900 ns ( 41.43 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "4.100 ns 58.57 % " "Info: Total interconnect delay = 4.100 ns ( 58.57 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|estados[0] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|estados[0] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } }  } 0} { "Info" "ITDB_FULL_TH_DELAY" "3.100 ns + " "Info: + Micro hold delay of destination is 3.100 ns" {  } { { "FSM_LOG.tdf" "" { Text "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/FSM_LOG.tdf" 61 2 0 } }  } 0} { "Info" "ITDB_FULL_DATA_PATH_RESULT" "11.600 ns - Shortest pin register " "Info: - Shortest pin to register delay is 11.600 ns" { { "Info" "ITDB_NODE_DELAY" "IC(0.000 ns) + CELL(2.900 ns) 2.900 ns START 1 PIN PIN_90 4 " "Info: 1: + IC(0.000 ns) + CELL(2.900 ns) = 2.900 ns; Loc. = PIN_90; Fanout = 4; PIN Node = 'START'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "" { START } "NODE_NAME" } "" } } { "LogBin.bdf" "" { Schematic "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/LogBin.bdf" { { 144 152 320 160 "START" "" } } } }  } 0} { "Info" "ITDB_NODE_DELAY" "IC(6.700 ns) + CELL(2.000 ns) 11.600 ns fsm_log:inst\|estados\[0\] 2 REG LC5_I39 17 " "Info: 2: + IC(6.700 ns) + CELL(2.000 ns) = 11.600 ns; Loc. = LC5_I39; Fanout = 17; REG Node = 'fsm_log:inst\|estados\[0\]'" {  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "8.700 ns" { START fsm_log:inst|estados[0] } "NODE_NAME" } "" } } { "FSM_LOG.tdf" "" { Text "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/FSM_LOG.tdf" 61 2 0 } }  } 0} { "Info" "ITDB_TOTAL_CELL_DELAY" "4.900 ns 42.24 % " "Info: Total cell delay = 4.900 ns ( 42.24 % )" {  } {  } 0} { "Info" "ITDB_TOTAL_IC_DELAY" "6.700 ns 57.76 % " "Info: Total interconnect delay = 6.700 ns ( 57.76 % )" {  } {  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "11.600 ns" { START fsm_log:inst|estados[0] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "11.600 ns" { START START~out fsm_log:inst|estados[0] } { 0.000ns 0.000ns 6.700ns } { 0.000ns 2.900ns 2.000ns } } }  } 0}  } { { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "7.000 ns" { CLK fsm_log:inst|estados[0] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "7.000 ns" { CLK CLK~out fsm_log:inst|estados[0] } { 0.000ns 0.000ns 4.100ns } { 0.000ns 2.900ns 0.000ns } } } { "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" "" { Report "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin_cmp.qrpt" Compiler "LogBin" "UNKNOWN" "V1" "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/db/LogBin.quartus_db" { Floorplan "L:/My Works/Ingeniería Electrónica/Semestre VI/Sistemas Digitales II/Logaritmo Binario 4 (X16 Y13) Mejorado/" "" "11.600 ns" { START fsm_log:inst|estados[0] } "NODE_NAME" } "" } } { "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "" { "Technology Map Viewer" "c:/archivos de programa/altera/quartus50/bin/Technology_Viewer.qrui" "11.600 ns" { START START~out fsm_log:inst|estados[0] } { 0.000ns 0.000ns 6.700ns } { 0.000ns 2.900ns 2.000ns } } }  } 0}
{ "Info" "IQEXE_ERROR_COUNT" "Timing Analyzer 0 s 1  Quartus II " "Info: Quartus II Timing Analyzer was successful. 0 errors, 1 warning" { { "Info" "IQEXE_END_BANNER_TIME" "Mon May 26 22:58:00 2008 " "Info: Processing ended: Mon May 26 22:58:00 2008" {  } {  } 0} { "Info" "IQEXE_ELAPSED_TIME" "00:00:02 " "Info: Elapsed time: 00:00:02" {  } {  } 0}  } {  } 0}
