{"patent_id": "10-2018-7032579", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2018-0136476", "출원번호": "10-2018-7032579", "발명의 명칭": "인공 뉴론", "출원인": "상뜨르 나쇼날 드 라 러쉐르쉬 샹띠피끄", "발명자": "카피 알라인"}}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인공 뉴론 (1, 1')으로, 상기 인공 뉴론은:- 멤브레인 커패시터 (Cm)로 불리는 커패시터;- 외부 시냅스 여기 전류(Iex)로 불리는 입력으로, 상기 멤브레인 커패시터 (Cm)는 이 입력 전류를 적분하는, 입력;- -200 mV 및 0 mV 사이에 있는 음의 전압 (Vs)에서 그리고 0 mV 및 +200 mV 사이에 있는 양의 전압 (Vd)에서파워 서플라이 (Vs, Vd)에 의해 공급된 음의 피드백 펄스 회로로, 상기 음의 피드백 펄스 회로는:o 직렬인 PMOS 트랜지스터 (8) 및 NMOS 트랜지스터 (7)에 기반한 브리지로서, 그 트랜지스터들의 드레인들에서미드포인트 (9)에 의해 상기 멤브레인 커패시터 (Cm)에 연결되며, 이 미드포인트 (9)는 상기 인공 뉴론 (1,1')의 출력을 한정하는, 브리지;o 상기 브리지의 상기 트랜지스터들 (7, 8) 중 하나의 트랜지스터의 게이트 및 소스 사이에서의 지연 커패시터(Cna, Ck)로 불리는 적어도 하나의 커패시터를 포함하는, 음의 피드백 펄스 회로;- 캐스케이드 방식으로 연결된 단 두 개의 COMS 인버터들 (5, 6); 또는- 단 세 개의 CMOS 인버터들 (10, 11, 12)로, 이 인버터들 중 두 개 (11, 12)는 캐스케이드 방식으로 연결된,단 세 개의 COMS 인버터들 (10, 11, 12)을 포함하며,상기 단 두 개의 CMOS 인버터들 (5, 6) 각각은 두 개의 트랜지스터들로 구성되며, 제1 인버터 (5)의 입력은 상기 멤브레인 커패시터 (Cm)에 연결되며 그리고 상기 인버터의 출력은 제2 인버터 (6)의 입력에 그리고 상기 브리지의 트랜지스터들 (7, 8) 중 하나의 게이트에 연결되며, 상기 제2 인버터 (6)의 출력은 상기 브리지의 다른트랜지스터 (7, 8)의 게이트에 연결되며;단 세 개의 CMOS 인버터들 (10, 11, 12) 각각은 두 개의 트랜지스터들로 구성되며, 제1 인버터 (11)의 입력은상기 멤브레인 커패시터 (Cm)에 연결되며 그리고 상기 인버터의 출력은 제2 인버터 (12)의 입력에 연결되며, 상기 제2 인버터 (12)의 출력은 상기 브리지의 트랜지스터들 (7, 8) 중 하나의 게이트에 연결되며, 제3 CMOS 인버터 (10)의 입력은 상기 멤브레인 커패시터 (Cm)에 연결되며 그리고 상기 제3 CMOS 인버터 (10)의 출력은 상기브리지의 다른 트랜지스터 (7, 8)의 게이트에 연결된, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "이전 항에 있어서,상기 멤브레인 커패시터 (Cm) 충전은 상기 브리지의 PMOS 트랜지스터 (8)에 의해 제공되며 그리고 상기 멤브레인 커패시터 (Cm) 방전은 상기 NMOS 트랜지스터 (7)에 의해 제공되는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "이전 항들 중 어느 한 항에 있어서,두 개의 지연 커패시턴스들을 포함하며,상기 PMOS 트랜지스터 (8)에 연결된 지연 커패시턴스 (Cna)는 NMOS 트랜지스터 (7)에 연결된 지연 커패시턴스(Ck)보다 더 작으며, 0인 최적을 가지는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "이전 항에 있어서,NMOS 트랜지스터 (7)에 연결된 지연 커패시턴스 (Ck)는 멤브레인 커패시턴스 (Cm)보다 더 큰, 인공 뉴론.공개특허 10-2018-0136476-3-청구항 5 이전 항들 중 어느 한 항에 있어서,안정 모드에서 작동할 때에, 상기 브리지의 PMOS 트랜지스터 (8) 및 NMOS 트랜지스터 (7)는, 바람직하게는 적어도 2, 특히 2 내지 7, 특히 5 내지 7의 비율인, 상이한 컨덕턴스 값들을 가지는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제4항 중 어느 한 항에 있어서,완화 발진기 (relaxation oscillator) 모드에서 작동할 때에, 상기 브리지의 PMOS 트랜지스터 (8) 및 NMOS 트랜지스터 (7)는, 바람직하게는 1과 동일한 비율인 컨덕턴스 값들을 가지는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "이전 항들 중 어느 한 항에 있어서,상기 펄스 회로는 -100 mV 및 -50 mV 사이에 있는 음의 전압 (Vs) 그리고 +50 및 +100 mV 사이에 있는 양의 전압 (Vd)을 파워 서플라이에 의해 공급받는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "이전 항들 중 어느 한 항에 있어서,차이 (Vd-Vs)가 확립되어, 각 CMOS 인버터의 전압 이득이 2보다 더 크거나 동일하도록 하며, 이 차이는 특히 100 mV보다 더 크거나 동일하며, 최적으로는 120 Mv와 동일한, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "이전 항들 중 어느 한 항에 있어서,상기 CMOS 인버터들 중 적어도 하나의 임계 전압은 0 와는 상이하며, 특히 -50 mV 및 +50 mV 사이에 있는, 인공뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "이전 항들 중 어느 한 항에 있어서,상기 멤브레인 커패시터 (Cm)와 병렬인 누설 저항 (Rf)을 포함하는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "이전 항들 중 어느 한 항에 있어서,상기 브리지의 트랜지스터들 (7) 및 (8)은 기판에 의한 제어의 가능성을 이용한 FD-SOI 기술을 이용하여 산출되어, 상기 트랜지스터들 (7, 8)의 최대 전류가 기판 전극에 의해 제어되는 것을 가능하게 하는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "이전 항들 중 어느 한 항에 있어서,멤브레인 전위를 적분하며 그리고 이 적분으로부터 비롯된 전류를 멤브레인 커패시터로 다시 주입하는 추가 여기 회로 (60)를 포함하며,이 추가 여기 회로 (60)는 상기 브리지의 상기 트랜지스터들의 미드포인트 (9)를 입력 및 출력으로서 구비하며그리고 팔로워 증폭기 (follower amplifier) (U2), 지연 라인 (T1), 적분 증폭기 (U1) 및 트랜스컨덕턴스를 포함하여, 상기 멤브레인 커패시터로 다시 주입되는 전류가 상기 적분 증폭기 (U1)의 출력 전압에 기초하여 획득되는 것을 가능하게 하는, 인공 뉴론. 공개특허 10-2018-0136476-4-청구항 13 이전 항들 중 어느 한 항에 있어서,스파이크들을 생성하기에 불충분한 진폭을 가진 주기적인 전류 (Iex) 및 랜덤한 잡음 전류 (Ib)인 두 상이한 전류들에 대한 외부 여기 수용을 통해 확률적 공명 (stochastic resonance) 현상을 이용하는, 인공 뉴론."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "이전 항에 있어서의 뉴론 네트워크 (20)로서,이전 항들 중 어느 하나에서 정의된 적어도 두 개의 인공 뉴론들 (1, 1')을 포함하며,이 인공 뉴론들은 시냅스 회로 (synaptic circuit) (4)에 의해 함께 연결된 프레-뉴론 (pre-neuron) (1) 및 포스트-뉴론 (post-neuron) (1')으로 불리는, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "이전 항에 있어서,상기 시냅스 회로 (4)는 두 개의 입력들을 가지며 그리고 두 개의 트랜지스터들 (M16, M13)을 포함하며, 이 트랜지스터들은 그 트랜지스터들의 드레인들에 의해 직렬로 연결되며, 상기 트랜지스터들 중 적어도 하나 (M16)는 상기 시냅스 회로의 제1 입력 (weight)에 대응하는 게이트 전위(V1)에 의해 제어되는 NMOS 유형이며, 제2 트랜지스터의 게이트는 상기 시냅스 회로의 제2 입력 (e2)에 대응하며,상기 시냅스 회로의 출력은 상기 포스트-뉴론 (1')의 출력 전위 (Vmem1')에 연결된 NMOS 트랜지스터 (M16)의 소스에 대응하는, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "이전 항에 있어서, 상기 시냅스 회로 (4)는 흥분성 시냅스 (excitatory synapse) (2)에 대응하며, 상기 시냅스 회로의 제2 입력(e2)은 프레-뉴론 (1)의 멤브레인 전위를 입력으로 가지는 인버터 (5)의 출력에 연결되며, 특히 상기 프레-뉴론(1)의 브리지의 PMOS 트랜지스터 (8)의 게이트에 연결된, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제20항에 있어서,상기 시냅스 회로 (4)는 억제성 시냅스 (inhibitory synapse) (3)에 대응하며, 상기 시냅스 회로의 제2 입력(e2)은 직렬인 두 개의 인버터들의 출력에 연결되며, 제1 인버터의 입력은 프레-뉴론 (1)의 멤브레인 전위에 영향을 받는, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제20항에 있어서,상기 시냅스 회로 (4)는 억제성 시냅스 (3)에 대응하며, 상기 시냅스 회로의 제2 입력 (e2)은 프레-뉴론의 브리지의 NMOS 트랜지스터 (7)의 게이트에 연결된, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제14항 내지 제18항 중 어느 한 항에 있어서두 개의 인공 뉴론들 (1, 1')을 포함하며,제1 뉴론 (1)은 고주파수에서 발진하며 그리고 제2 뉴론 (1')은 저주파수에서 발진하며,상기 제1 뉴론 (1)은 두 개의 시냅스들에 의해 상기 제2 뉴론 (1')에 결합됨으로써 버스트 모드에서 작동하며,공개특허 10-2018-0136476-5-상기 두 개의 시냅스들 중 하나는 상기 제1 뉴론 (1)으로부터 상기 제2 뉴론 (1')으로의 흥분성 시냅스(2)이며, 그리고 상기 두 개의 시냅스들 중 다른 하나는 상기 제2 뉴론 (1')으로부터 상기 제1 뉴론 (1)으로의억제성 시냅스 (3)인, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "이전 항에 있어서,상기 제2 뉴론의 멤브레인 커패시턴스 (Cm) 및 지연 커패시턴스 (Ck, Cna)는 상기 제1 뉴론의 것들보다 적어도100배 더 큰, 뉴론 네트워크."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "데이터 프로세싱 방법으로,뉴론 네트워크 (20)가 제14항 내지 제18항 중 어느 한 항에서 정의된 것처럼 사용되는, 데이터 프로세싱 방법."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "이전 항에 있어서,인공 뉴론 (1, 1')의 고유의 열 (thermal) 잡음이 그 뉴론의 입력에 주입되는, 데이터 프로세싱 방법."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "이전 항에 있어서,상기 인공 뉴론 (1, 1')의 출력에서의 다수의 초고주파수 (very high frequency) 스파이크들이 적분 회로 (15)의 입력에 인가되며, 그 적분 회로의 출력은 흥분성 시냅스 (2)의 제1 입력 (weight)에 연결되며, 흥분성 시냅스의 제2 입력은 상기 인공 뉴론 (1, 1')에 연결되는, 데이터 프로세싱 방법."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "이전 항에 있어서,상기 적분 회로 (15)는 NMOS 트랜지스터 (16)를 포함하며, 상기 적분 회로 (15)의 출력에 대응하는 NMOS 트랜지스터의 소스는 커패시터 (17)에 연결되며, 상기 트랜지스터 (16)의 게이트 및 드레인은 함께 연결되며 상기 적분 회로 (15)의 입력에 대응하는, 데이터 프로세싱 방법."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "인공 중추 (central) 패턴 생성기 (21)로서,프레-뉴론 (1) 및 포스트-뉴론 (1')으로 불리는, 제1항 내지 제13항 중 어느 한 항에서의 적어도 두 개의 인공뉴론들 (1, 1') 그리고 청구항 17 또는 18항에서 정의된 억제성 시냅스 (3)를 포함하는, 인공 중추 패턴생성기."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "이전 항에 있어서,상기 억제성 시냅스 (3)는 두 개의 시냅스 입력들을 가지며 그리고 자신들의 드레인들에 의해 직렬로 연결된 두개의 트랜지스터들 (M16, M13)을 포함하며,상기 트랜지스터들 중 적어도 하나 (M16)는 상기 제1 스냅스 입력 (weight)에 대응하는 게이트 전위 (V1)에 의해 제어되는 NMOS 유형이며,제2 트랜지스터의 게이트는 직렬인 두 개의 인버터들의 출력에 연결된 제2 시냅스 입력 (e2)에 대응하며,제1 인버터의 입력은 상기 프레-뉴론 (1)의 멤브레인 전위에 영향을 받으며,NMOS 트랜지스터 (M16)의 소스에 대응하는 상기 시냅스의 출력은 상기 포스트-뉴론 (1')의 출력 전위 (Vmem1')에공개특허 10-2018-0136476-6-연결된, 인공 중추 패턴 생성기."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_27", "content": "제25항에 있어서,상기 억제성 시냅스 (3)는 두 개의 시냅스 입력들을 가지며 그리고 자신들의 드레인들에 의해 직렬로 연결된두 개의 트랜지스터들 (M16, M13)을 포함하며,상기 트랜지스터들 중 적어도 하나는 상기 제1 스냅스 입력 (weight)에 대응하는 게이트 전위 (V1)에 의해 제어되는 NMOS 유형 (M16)이며,제2 트랜지스터의 게이트는 상기 프레-뉴론 (1)의 브리지의 NMOS 트랜지스터 (7)의 게이트에 연결되어 있는 제2시냅스 입력 (e2)에 대응하며,NMOS 트랜지스터 (M16)의 소스에 대응하는 상기 시냅스의 출력은 상기 포스트-뉴론 (1')의 출력 전위 (Vmem1')에연결된, 인공 중추 패턴 생성기."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_28", "content": "제25항 내지 제27항 중 어느 한 항에 있어서,억제성 시냅스 (3)에 의해 연관된, 버스트 모드에서 작동하는 프레-뉴론 및 발진 모드에서 작동하는 포스트-뉴론을 포함하는, 인공 중추 패턴 생성기."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_29", "content": "제25항 내지 제27항 중 어느 한 항에 있어서,두 개의 인공 뉴론들 (1, 1')을 포함하며, 이 인공 뉴론들 둘 모두는 발진 모드에서 작동하며, 그리고 두 개의 억제성 시냅스들 (3)에 의해 상호결합되어, 상기 뉴론들 각각이 모두 프레-뉴론 및 포스트-뉴론이도록 하는, 인공 중추 패턴 생성기."}
{"patent_id": "10-2018-7032579", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_30", "content": "제25항 내지 제27항 중 어느 한 항에 있어서,두 개의 인공 뉴론들 (1, 1')을 포함하며, 이 인공 뉴론들 둘 모두는 버스트 모드에서 작동하며, 그리고 두 개의 억제성 시냅스들 (3)에 의해 상호 결합되어, 상기 뉴론들 각각이 모두 프레-뉴론 및 포스트-뉴론이도록 하는, 인공 중추 패턴 생성기."}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 인공 뉴론 (1, 1')에 관한 것이며, 이 인공 뉴론은: - 멤브레인 커패시터 (Cm)로 불리는 커패시터, - 외부 시냅스 여기 전류(Iex)로 불리는 입력으로, 상기 멤브레인 커패시터 (Cm)는 이 입력 전류를 적분하는, 입력, - -200 mV 및 0 mV 사이에 있는 음의 전압 (Vs)에서 그리고 0 mV 및 +200 mV 사이에 있는 양의 전압 (Vd)에서 (뒷면에 계속)"}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 특허 대상은 생물학적인 뉴론의 특정 전기적인 성질들을 재생할 수 있으며 그리고 특히 생물모방 (bioinspired) 구조들에서 사용될 수 있는 저 에너지 소비 회로이다."}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로 \"무어의 법칙\" 성장으로 불리는 거의 40년의 기하급수적인 성장 이후에, 데이터 프로세싱 시스템들 의 성능 레벨들은 과도하게 낭비되는 전력으로 인해 포화되기 시작했다. 신경과학 (neuroscience)에서의 근래의 진보 및 나노디바이스들 제조 사이에서의 가까운 링크는 현재 시스템들의 에너지 효율을 수백배 초과하는 에너 지 효율을 가진 새로운 구조들을 근본적으로 설계하고 제조하는 가능성을 시사한다. 이 생물모방 또는 뉴로모픽 (neuromorphic) 구조들은 현재 알려진 두뇌의 작동 원칙들을 사용한다. 그것들은 인 공 뉴론들 및 시냅스들로 구성되며 그리고 그것들은 주소지정가능 메모리들, 분류기들 또는 완료될 함수 근사화 (function approximation)들과 같은 기능들을 허용한다. 뉴론 회로들이 수 천 개의 뉴론들로 구성된 VLSI 뉴론 네트워크들 내에 통합될 예정일 때에 이 뉴론 회로들이 가능한 작은 개수의 트랜지스터들 및 가능한 낮은 에너지 소비를 하도록 설계될 것이 더욱 더 중요하다. 프로세서 상에서 두뇌를 시뮬레이션하는 것에 기반하는 생물모방 구조들을 위한 소프트웨어 접근방식들은 IBM에 의한 \"Synapse\"처럼 제안되었다. 생물모방 구조들을 위한 하드웨어 접근방식들 또한, 펄스들의 빠른 생성을 위한 양의 피드백을 이용한 특허 US 6242988 B1, 및 저항성 메모리를 포함하는 인공지능을 구현한 특허 출원 EP 2819068 A2처럼 제안되었다 N. Qiao 등에 의한 논문 (Frontiers in Neuroscience, volume 9, article 141, 2015)에서 설명된 것과 같은 상 당히 복잡한 회로들은 뉴론들의 행동을 재생하기 위해 CMOS 기술을 사용하며, 가장 자주는 '로그-도메인 회로들 (log-domain circuits)' 또는 '전류 거울 (current mirror)' 개념을 사용한다. 컴퓨터 신경과학의 분야에서 가장 명성있는 모델들 중에서도 한 가지 생물학적 멤브레인 모델은 모리스-레카 (Morris-Lecar) 모델이다. 이 모델은 대형 조개삿갓의 근섬유의 전기적인 행동 측정으로부터 유래되었으며 그리 고 Biophysics Journal, volume 35, 1981에서 공개된 논문에서 설명된다. (Hodgkin-Huxley 모델과 같은 네 개 변수들을 가진 다른 더욱 복잡한 모델들과는 대조적으로) 비록 그 모델이 단 두 개의 변수들로 한정된 비-선형 차동 방정식의 시스템을 기반으로 하지만, 모리스-데카 모델은 생물학을 면밀하게 지지하며 그리고 다양한 펄스 역학들이 재생되는 것을 가능하게 한다. 이 모델의 수학적인 설명은 상기 근섬유의 멤브레인을 통해 지나가는 이온 전류들에 대한 실험적인 관찰들로부터 영감을 받았다. 모리스-레카 셀룰러 멤브레인 모델의 전기적인 성질들을 재생하는 여러 알려진 회로들이 IEEE transactions on neural networks and learning systems, volume 26, 2015 에서 공개된 R. Behdad 등의 논문에서 설명된 것처럼 존재한다. 이 논문에서, 모리스-레카 모델에서 제시된 이온 전류들은 칼슘 및 칼륨의 전류들이며, 그리고 멤브 레인을 통한 옴 손실들 또한 모델링된다. 뉴론을 모델링하기 위해서, 이 모델에서 칼슘을 나트륨으로 대체하는 것이 가능하다. 이 경우에, 다양한 이온 채널들이 열리거나 닫히며, 이는 뉴론의 전기적인 활동을 산출한다. 예를 들면, 뉴론의 멤브레인을 더 작은 음 의 전위로 가져가기 위해서 그 뉴론의 멤브레인을 감극시키는 외부 여기 (excitation)가 인가될 때에, 나트륨 (또는 칼슘) 채널들을 빠르게 여는 것은 그 뉴론의 멤브레인 전위에서의 급격한 증가를 산출하며, 반면에 칼륨 채널들을 더욱 느리게 여는 것은 그 뉴론의 멤브레인을 음의 개방-회로 전압을 향하여 재분극시킨다. 뉴론의 이 활성화/비활성화 메커니즘은 스파이크들로도 불리는 펄스들을 산출한다. R. Behdad의 논문 주제인 회로는 다양한 이온 전류들에 대응하는 여러 부분들로 나누어지며, 이 경우 각 부분은 별개의 액티브 컴포넌트들, 특히 트랜스컨덕턴스 연산증폭기들을 포함하며, 이는 회로를 더욱 복잡하게 만든다. 2104년에 공개된 \"Neuromorphic electronic circuits for building autonomous cognitive systems\" 제목의 Chicca 등의 IEEE 논문은 뉴론 및 시냅스 성질들을 에뮬레이션하는 저-전력 회로들의 구조를 개시한다. 2015년에 Journal on Emerging Technologies in Computing Systems에서 공개된 Zhao 등의 ACM 논문은 펄스들이 생성되어 데이터를 인코딩하기 위해 사용되는 뉴론 회로를 설명한다. 2001년에 Neural Networks에서 공개된 \"Building blocks for electronic spiking neural networks\" 제목의 Van Schaik의 논문은 생물학적 뉴론에서 펄스들을 생성하기 위한 방법을 모델링하는 전자 회로를 소개한다. 그 회로가 작은 표면적을 가지기 때문에, 여러 뉴론 회로들이 단일 칩 상에 구현될 수 있다. 현재, 다음의 제한들을 완전하게 충족시키는 방식으로 해결하는, 알려진 디바이스들이나 회로들은 존재하지 않 는다: - 매우 간단하게 구현되어, 매우 큰 규모의 집적에 대해 작은 표면적의 결과를 가져온다; - 속도-전력 성능 레벨들 (속도-발산된 에너지 조합이 애플리케이션의 기능으로서 정의되는 것을 가능하게 하는 여러 파라미터들)을 위한 넓은 조절 범위를 가진다; - 현존 CMOS 산업 기술을 이용한다; - 매우 낮은 소비를 위해 매우 낮은 전압에서 작동한다 (전력 공급 전압은 +/-100 mV를 초과하지 않음); - 살아있는 개체와의 직접적인 상호작용에 적합한 전압들을 구비한다; - 생물학적 뉴론의 에너지 효율 값 아래의 수 백 배인 1 fJ/pulse 미만 값을 가진 에너지 효율을 나타낼 수 있 다; - 안정적이거나 여기 (excitation) 전류를 가지지 않으면서 발진할 수 있다; - 펄스들 생성, 그 펄스들의 비-감쇄 전파 및 시냅스들에 의한 뉴론들 사이에서의 상호접속을 재생할 수 있다; - 동일한 계산 능력을 위한 디바이스들의 개수를 줄이기 위해서 살아있는 개체에서보다 더 높은 주파수에서 작 동할 수 있다; - 생물학적 뉴론들의 스파이크의 진폭이나 타임스케일의 면에서 파형 모습을 충실하게 재생할 수 있다; 그리고 - 생물학적 뉴론의 스파이크의 주파수 응답의 전형적인 전개를 여기 전류의 값의 함수로서 재생할 수 있다."}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목표는 이런 제한들 모두 또는 일부를 해결할 수 있는 인공 뉴론을 제안하는 것이다."}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기 목표는 인공 뉴론의 덕분에 본 발명 모습들 중 하나에 따라 달성되며, 이 인공 뉴론은: - 멤브레인 커패시터로 불리는 커패시터; - 음의 피드백 펄스 회로를 포함하며, 이 음의 피드백 펄스 회로는 다음을 포함한다: o 직렬인 PMOS 트랜지스터 및 NMOS 트랜지스터에 기반하며 그리고 미드포인트에 의해 상기 멤브레인 커패시터에 연결된 브리지; o 상기 브리지의 상기 트랜지서트들 중 하나의 게이터 및 소스 사이의, 지연 커패시터로 불리는 적어도 하나의 커패시터 - 상기 브리지의 상기 트랜지스터들 사이에서의 전도/차단 타임 래그 (lag)를 생성하기 위한 것임; o 상기 멤브레인 커패시터 그리고 상기 브리지의 상기 트랜지스터들의 게이트들 사이의 적어도 두 개의 CMOS 인 버터들 - 이는 상기 멤브레인 커패시터의 전압이 미리 정의된 임계 (threshold)를 넘을 때에, 상기 브리지의 트 랜지스터들로 하여금 상기 멤브레인 커패시터의 전압의 함수로서 상태를 변경하게 하고 그리고 상기 펄스 회로 가 적어도 하나의 펄스를 생성하는 것을 가능하게 하기 위한 것이며, 상기 브리지의 상기 트랜지스터들 중 하나 에 의해 상기 멤브레인 커패시터를 충전시키며 그리고 다른 트랜지스터에 의해 방전시키고, 그 펄스의 형상은 상기 타임 타임 래그와 연관됨. 본 발명은, 소망된다면, 감소된 개수의 트랜지스터들이 사용되도록 하며, 그래서 상기 회로가 차지한 표면적을 제한시킨다. 본 발명에 따라 65 nm TSMC 기술을 이용하여 산출된 완전한 회로의 예는 10 um2를 넘지 않는 표면 적을 차지하며, 반면에 생물학 뉴론의 체세포는 그 뉴론의 유형에 따라 1 내지 50 um의 직경을 가진 구체와 같 으며, 축색돌기는 밀리미터, 심지어는 센티미터 길이이다. 본 발명은 트랜지스터들이 표준의 CMOS 기술 임계 아래에서 작동하는 것이 가능하도록 사용되는 것을 허용하며 그리고 적어도 하나의 인버터 사용을 허용하며, 그 인버터의 트랜지스터들은 상기 임계 아래에서 전압 이득 스 테이지로서 작동한다. 상기 임계 아래에서의 상기 트랜지스터들의 작동은, 트랜지스터의 약한-역변환 (weak- inversion) 영역 또는 서브-임계 (sub-threshold) 영역에서 게이트 제어 전압으로 지수적으로 변하는 드레인-소 스 전류의 존재에 대응하며, 여기에서 상기 게이트-소스 전압은 역변환 구역이 나타내는 (드레인 및 소스 사이 에서 전도 채널 생성) 상기 임계 전압 아래에 존재한다. 본 발명은 상기 멤브레인 커패시터를 위해, 30 pF 미만, 특히 10 fF 미만, 바람직하게는 2 fF 및 5 fF 사이에 있는 값을 가진 낮은 커패시턴스들이 사용되는 것을 또한 가능하게 하며, 반면에 생물학 멤브레인 커패시터들은 대략적으로 1 또는 수백 pF의 커패시턴스들을 가진다. 본 발명은 회로들이, 특히 3.5 fJ/pulse 미만, 바람직하게는 1.1 fJ/pulse 및 3.2 fJ/pulse 사이에 있는, 최적 으로는 0.5 fJ/pulse 미만인 값을 가진, 생성 펄스 당 낮은 에너지를 방산 (dissipate)하는 유리함을 가지고 산 출되는 것을 가능하게 하며, 반면에 생물학에서, 생성 펄스 당 에너지는 보통은 1 내지 100 pJ 사이이다. 본 발 명에 따른 인공 뉴론에 의해 방산된 에너지는 현존하는 인공 뉴론 회로들에 비교하면, 실제의 작동 동안에 10내지 100배 축소될 수 있다. 본 발명의 덕분에, 예를 들면, 대략적으로 100 kHz 또는 그 이상의 주파수에서 뉴론 회로의 상대적으로 빠른 작 동을 달성하는 것이 가능하며, 반면에 살아있는 개체의 주파수는 수십 Hz를 넘지 않는다. 바람직하게는, 상기 인공 뉴론은 외부 시냅스 여기 전류 (external synaptic excitation current)로 불리는 입 력을 포함한다 - 이 입력 전류를 적분하는 멤브레인 커패시터을 구비함. 상기 브리지의 트랜지스터들을 연결시 키는 미드포인트 (midpoint)는 상기 인공 뉴론의 출력을 형성한다. 상기 인공 뉴론은 상기 멤브레인 커패시터에 병렬로 마운트된 누설 저항(leak resistor)을 포함할 수 있으며, 이는 생물학 뉴론에서의 멤브레인 누설 전류들과 유사하게, 멤브레인 커패시터의 충전/방전 시간을 증가시킨다. 이 누설 저항은 쌍극자 (dipole)로서 작동하는 트랜지스터 또는 저항으로 구성될 수 있다. 유리한 실시예에 따라, 상기 멤브레인 커패시터를 충전하는 것은 상기 브리지의 PMOS 트랜지스터에 의해 제공되 며 그리고 상기 멤브레인 커패시터 방전은 상기 NMOS 트랜지스터에 의해 제공된다. 이 경우에, 상기 PMOS 트랜 지스터에 연결된 지연 커패시턴스는 상기 NMOS 트랜지스터에 연결된 지연 커패시턴스보다 더 작으며, 최적은 0 이다. 상기 NMOS 트랜지스터에 연결된 지연 커패시턴스 상기 멤브레인 커패시턴스보다 더 큰 것이 바람직하다. 이 실시예는 (상기 브리지의 PMOS 트랜지스터에 의해 표현된 것과 유사한) 나트륨/칼슘 채널들이 (상기 브리지 의 NMOS 트랜지스터에 의해 표현된 것과 유사한) 칼륨 채널들보다 더 빠른 경우인 뉴론의 생물학적인 작동과 유 사하다. 상기 지연 커패시턴스는, 상기 연관된 트랜지스터의 게이트 및 파워 서플라이 전압의 대응 단자 사이에 연결된 물리적인 컴포넌트 또는 상기 트랜지스터의 게이트 및 소스 사이에 존재하는 유일한 기생 커패시턴스 중 어느 하나에 의해 제공될 수 있다. 유리한 실시예에 따라, 상기 인공 뉴론은 캐스케이드 (cascase) 방식으로 연결된 두 개의 COMS 인버터들을 포함 하며, 제1 인버터의 입력은 상기 멤브레인 커패시터에 연결되며 그리고 상기 인버터의 출력은 제2 인버터의 입 력에 그리고 상기 트랜지스터들 중 하나의 게이트에 연결되며, 상기 제2 인버터의 출력은 상기 다른 트랜지스터 의 게이트에 연결된다. 각각이 두 개의 트랜지스터들로 구성될 수 있는 이 인버터들의 역할은 상기 브리지의 상기 커패시터들을 제어하 기 위해 사용된 신호들의 전압의 모양을 만들며 그리고 그 전압을 증폭하는 것이다. 이것은 양의 피드백으로서 언급될 수 있다. 변형으로, 상기 인공 뉴론은 캐스케이드 방식으로 연결된 두 개의 CMOS 인버터들을 포함하며, 제1 인버터의 입 력은 상기 멤브레인 커패시터에 연결되며 그리고 상기 인버터의 출력은 제2 인버터의 입력에 연결되며, 상기 제 2 인버터의 출력은 상기 브리지의 트랜지스터들 중 하나의 게이트에 연결되며, 그리고 제3 CMOS 인버터를 포함 하며, 그 제3 CMOS 인버터의 입력은 상기 멤브레인 커패시터에 연결되며 그리고 상기 제3 CMOS 인버터의 출력은 상기 브리지의 다른 트랜지스터의 게이트에 연결된다. 상기 제3 인버터 추가는, 상기 인버터들의 임계 전압들을 독립적으로 조절함으로써 상기 브리지의 트랜지스터들 에 대한 제어들이 독립적으로 최적화되는 것을 가능하게 한다. 상기 인버터들의 전압 이득 및 임계 전압들을 조절하는 것은 상기 인공 뉴론의 작동에 영향을 준다. 바람직하게는, 상기 스파이크를 산출하는 상기 뉴론의 임계 전압은 상기 브리지의 PMOS 트랜지스터에 공급하는 상기 인버터의 임계 전압이다. 사용된 인버터들의 개수는 속도 또는 전력 소비 목표들의 함수로서 정의될 수 있 다. 바람직하게는, 상기 CMOS 인버터들 중 적어도 하나의 임계 전압은 0 V와는 상이하며, 바람직하게는 -50 mV 및 +50 mV 사이에 존재한다. 본 발명의 유리한 특징에 따라, 상기 인공 뉴론은 안정 모드에서 작동하며 그리고 상기 브리지의 PMOS 트랜지스 터 및 NMOS 트랜지스터는, 바람직하게는 적어도 2, 특히 2 내지 7, 예를 들면 5 내지 7의 비율인, 상이한 컨덕 턴스 값들을 가진다. 유사하게, 상기 안정 모드는 두뇌의 뉴론들의 작동의 안정 모드에 대응한다. 안정 모드에 서, 펄스들을 생성하는 것을 가능하게 하기 위해서, 상기 뉴론은 비-제로 외부 여기 전류들을 수신해야만 하며, 그 전류의 값은 안정함의 정도에 종속한다. 실제로, 상기 브리지의 트랜지스터들의 컨덕턴스들의 비율이 높아지 면, 그 안정성은 더 커지며, 상기 안정성을 붕괴하기 위해 필요한 여기 전류의 최소 강도는 더 커진다.본 발명의 다른 유리한 특징에 따라, 상기 인공 뉴론은 완화 발진기 (relaxation oscillator) 모드에서 작동하 며 그리고 상기 브리지의 PMOS 트랜지스터 및 NMOS 트랜지스터는 바람직하게는 0.5 내지 3, 최적으로는 0.8부터 1.2까지, 더 최적으로는 약 1인 비율인 상대적으로 가까운 컨덕턴스 값들을 가질 수 있다. 상기 완화 발진기 모드는 유사하게 척수 (spinal cord) 세포의 또는 심장 세포의 특정 뉴론들의 작동의 모드에 대응한다. 완화 발진기 모드에서, 상기 뉴론은 불안정하며 그리고 외부 여기 전류 없이 펄스들을 생성한다. 그 런 경우에, 상기 외부 시냅스 여기 입력은 필요하지 않다. 본 발명에 따라, 상기 펄스 회로는 파워 서플라이에 의해 전력을 공급받으며, 여기에서 Vd > Vs 이다. 바람직하 게는 차이 (Vd-Vs)가 확립되어, 각 인버터는 2보다 더 크거나 동일한 전압 이득을 나타내도록 하며, 특히 (Vd- Vs) > =100 mV이며, 바람직하게는 (Vd-Vs) > =120 mV 이도록 전력 공급이 제공된다. 바람직하게는, (Vd-Vs) < Vth 이며, Vth는 상기 인공 뉴론의 모든 MOS 트랜지스터들의 임계 전압이다. 상기 전압들 사이의 이 관계는, 트 랜지스터들의 임의 작동 모드 (안정 또는 완화 발진기)에 대해 그리고 상기 트랜지스터들의 임의 드레인-소스 전압에 대해, 즉, 상기 트랜지스터들이 포화 모드 (Vds > Vth)에서 작동하던지 또는 작동하지 않던지, 상기 뉴 론의 모든 트랜지스터들이 상기 임계 아래에서 작동하는 것을 가능하게 한다. 일반적으로, 전압 Vs는 음이며 -200 mV 및 0 mV 사이에 있고, 그리고 전압 Vd 는 양이며 0 mV 및 +200 mV 사이에 있다; 저-에너지 작동을 위해, 상기 음의 전압은 -100 mV 및 -50 mV 사이이며 그리고 상기 양의 전압은 +50 and +100 mV 사이이다; 생물 학과 호환성이 있는 응용분야들에 대해서 상기 음의 전압은 특히 -100 mV 및 -70 mV 사이에 있으며 그리고 양의 전압은 +70 및 +100 mV 사이에 있다. 상기 스파이크들의 진폭은 바람직하게는 40 mV 및 200 mV 사이이다. 바람 직하게는, |Vd-Vs| <= 400 mV 이다. 본 발명은 상기 뉴론을 산출하기 위한 특별한 기술로 제한되지 않는다. 유리한 실시예에 따라, 백게이팅 (backgating)으로 불리는, 상기 기판에 의한 제어의 가능성을 이용한 FD-SOI 기술을 이용하여 상기 브리지의 트 랜지스터들이 산출된다. 그러면 상기 트랜지스터들의 최대 전류는 기판 전극 (substrate electrode)에 인가된, 백게이트 전압으로 불리는 전압에 의해 제어된다. 이 백게이트 전압은, 상기 브리지의 트랜지스터들의 최대 전 류 값들을 변경함으로써, 에너지 효율 (펄스 당 방산된 에너지)은 실질적으로 변경되지 않게 하면서 상기 스파 이크들의 주파수 및 평균 방산 전력이 변경되는 것을 가능하게 한다. 상기 인공 뉴론은 버스트 모드에서 작동하여, 상기 멤브레인 전위를 적분하며 이 적분으로부터 비롯된 전류를 멤브레인 커패시터로 재 주입하는 여기 회로에 의해 정규적인 간격들로 펄스들의 버스트들을 방출한다. 상기 버스트 모드는 상기 뉴론이 불안정한 경우에 외부 여기 전류 없이 획득될 수 있다. 상기 인공 뉴론의 버스트 모드는 뇌심부자극술 (deep brain stimulation)을 위해서 특히 흥미있는 대상이며, 이 는 파킨슨 질병과 같은 신경학적 상태들을 취급할 때에 유용하다. 상기 인공 뉴론은 확률적 공명 (stochastic resonance)을 구현함으로써 작동할 수 있다. 확률적 공명 현상은 비 -선형적인 효과이며, 이 경우에 랜덤 신호, 특히 잡음이 유용한 신호의 전송을 촉진시킨다. 이 효과는, 상기 잡 음, 상기 유용한 신호, 상기 비-선형 전송 시스템 및 잡음 추가에 의해 향상된 성능 측정의 유형들에 종속한 다 양한 모습들을 가정할 수 잇다. 이 경우에, 상기 인공 뉴론은, 스파이크들을 생성하기에 불충분한 진폭을 가진 주기적인 전류 및 랜덤 잡음 전 류의 두 상이한 전류들로 구성된 외부 여기를 수신한다. 본 발명의 모습들 중 다른 것에 따라 본 발명은 위에서 정의된 본 발명에 따른 복수의 인공 뉴론들을 포함하는 뉴론 네트워크에 또한 관련되며, 여기에서 프레-뉴론 (pre-neuron) 및 포스트-뉴론 (post-neuron)으로 불리는 적어도 두 개의 인공 뉴론들은 시냅스 회로 (synaptic circuit)에 의해 함께 연결된다. 바람직하게는, 상기 시냅스 회로는 두 개의 입력들을 가지며 그리고 두 개의 트랜지스터들을 포함하며, 이 트랜 지스터들은 그 트랜지스터들의 드레인들에 의해 직렬로 연결되며, 상기 트랜지스터들 중 적어도 하나는 상기 시 냅스 회로의 제1 입력에 대응하는 게이트 전위에 의해 제어되는 NMOS 유형이며, 제2 트랜지스터의 게이트는 상 기 시냅스 회로의 제2 입력에 대응하며, 상기 시냅스 회로의 출력은 상기 포스트-뉴론의 출력 전위에 연결된 상 기 NMOS 트랜지스터의 소스에 대응한다. 두 가지 유형의 시냅스들이 존재한다: 흥분성 (excitatory) 및 억제성 (inhibitory). 상기 흥분성 시냅스들은 상기 포스트-뉴론에 의한 스파이크 생성을 촉진하며, 상기 포스트-뉴론의 멤브레인을 감극시키며 (depolarizing) 그리고 나트륨 채널들의 역할과 유사한 역할을 충족시킨다. 그것들의 행동은 상기파워 서플라이 전압의 양의 단자에 연결된 PMOS 트랜지스터에 의해 시뮬레이션될 수 있다. 상기 포스트-뉴론에 의한 스파이크의 생성을 방해하는 상기 억제성 시냅스들은 상기 포스트-뉴론 멤브레인을 과 분극 (hyperpolarize)하며 그리고 칼륨 채널들의 역할과 유사한 역할을 충족시킨다. 그것들의 행동은 상기 파워 서플라이 전압의 음의 단자에 연결된 NMOS 트랜지스터에 의해 시뮬레이션될 수 있다. 상기 시냅스 회로는 흥분성 시냅스에 대응할 수 있으며, 여기에서 상기 시냅스 회로의 제2 입력은, 상기 프레- 뉴론의 멤브레인 전위를 입력으로 가지는 인버터의 출력에 연결되며, 특히 상기 프레-뉴론의 브리지의 PMOS 트 랜지스터의 게이트에 연결된다. 상기 시냅스 회로는 억제성 시냅스에 또한 대응할 수 있으며, 여기에서 상기 시냅스 회로의 제2 입력은 직렬인 두 인버터들의 출력에 연결될 수 있으며, 제1 인버터의 입력은 상기 프레-뉴론의 멤브레인 전위에 영향을 받는 다. 억제성 시냅스의 경우에 상기 시냅스 회로의 제2 입력은 상기 프레-뉴론의 브리지의 NMOS 트랜지스터의 게이트 에 연결될 수 있다. 본 발명의 다른 모습들 중 다른 한 모습에 따른 본 발명은 데이터 프로세싱 방법에 또한 관련되며, 이 방법에서 뉴론 네트워크는, 예로서, 이미지, 비디오 프로세싱을 위해 또는 안면 인식을 위해 이전에 설명된 것처럼 사용 된다. 바람직하게는, 러닝 (learning) 이후에 상기 뉴론 네트워크 내부에서 정보를 보유하기 위해 상기 인공 뉴론의 고유 열 잡음이 사용된다. 유리한 실시예들에 따라, 다수의 초고주파수 스파이크들이 적분 회로의 입력에 인가되며, 그 적분 회로의 출력 은 이전에 설명된 것처럼 흥분성 시냅스의 제1 입력에 연결돤다. 바람직하게는, 상기 적분 회로는 NMOS 트랜지스터를 포함하며, 상기 적분 회로의 출력에 대응하는 NMOS 트랜지 스터의 소스는 커패시터에 연결되며, 상기 트랜지스터의 게이트 및 드레인은 함께 연결되며 상기 적분 회로의 입력에 대응한다. 상기 인공 뉴론을 낮은 주파수에서 발진하는 제2 뉴론에 두 개의 시냅스들에 의해 결합시켜 상기 인공 뉴론을 버스트 모드에서 작동되도록 하는 것이 또한 가능하며, 그 두 개의 시냅스들 중 하나는 상기 제1 뉴론으로부터 상기 제2 뉴론으로의 흥분성 시냅스이며, 그리고 상기 두 개의 시냅스들 중 다른 하나는 상기 제2 뉴론으로부터 상기 제1 뉴론으로의 억제성 시냅스이다. 바람직하게는, 상기 제2 뉴론의 멤브레인 커패시턴스 및 지연 커패시턴스는 상기 제1 뉴론의 것들보다 적어도 100배 더 크다. 예컨대, 상기 제2 뉴론의 멤브레인 커패시턴스 값 및 지연 커패시턴스 값은 각각 0.1 pF 및 1 pF 이며, 그리고 상기 제1 뉴론의 것들은 각각 1 fF 및 10 fF 이다. 본 발명 모습들 중 다른 하나에 따른 본 발명은 인공 중추 (central) 패턴 생성기에 관한 것이며. 이는, 예로서 본 발명에 따른 적어도 두 개의 인공 뉴론들 그리고 로봇을 위해 또는 살아있는 개체에서 운동 활동을 생성하거 나 또는 재 생성하기 위해 이전에 정의된 억제성 시냅스를 포함한다. 살아있는 개체에서의 상기 중추 패턴 생성 기는 척수 내에 수용된 뉴론 네트워크이다. 하나의 유리한 실시예에 따라, 상기 인공 중추 패턴 생성기는 억제성 시냅스에 의해 연관된, 버스트 모드에서 작동하는 프레-뉴론 및 발진 모드에서 작동하는 포스트-뉴론을 포함한다. 다른 유리한 실시예에 따라, 상기 인공 중추 패턴 생성기는 두 개의 인공 뉴론들 (1, 1')을 포함하며, 이 인공 뉴론들 둘 모두는 발진 모드에서 또는 버스트 모드에서 작동하며, 그리고 두 개의 억제성 시냅스들에 의해 상호 결합되며, 그리고 상기 인공 뉴론들의 시냅스 웨이트들은 동일하거나 동일하지 않을 수 있으며, 그래서 상기 뉴 론들 둘 모두가 프레-뉴론 및 포스트-뉴론 두 가지 모두가 되도록 한다. 상기 시냅스 웨이트는 상기 포스트-시 냅스 전위 ('Excitatory Post Synaptic Potential'에 대한 EPSP 또는 'Inhibitory Post Synaptic potential' 에 대한 IPSP)의 진폭 그리고 상기 프레-시냅스 신호의 진폭 사이의 비율인 것으로 정의된다. \"커패시턴스 (capacitance)\"의 용어는 컴포넌트로서의 커패시터 그리고 파라데이 (F)로 측정된 물리적인 값으로 서의 그 커패시터의 전기적 커패시턴스 둘 모두를 나타낼 수 있다. \"멤브레인 전위 (membrane potential)\" 는 트랜지스터들의 브리지의 미드포인트에 연결된 멤브레인 커패시터의 단자에서의 전위를 나타낸다."}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 효과는 본 명세서의 해당되는 부분들에 개별적으로 명시되어 있다."}
{"patent_id": "10-2018-7032579", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은 본 발명의 제1 실시예에 따른 인공 뉴론 의 도면을 보여주며, 그 인공 뉴론 은 캐스케이드 (cascade) 방식으로 연결된 두 개의 인버터들 (5 및 6)을 구비하여, 제1 인버터의 출력은 제2 인버터의 입력에 연결된다. 상기 제1 인버터 의 출력은 PMOS 트랜지스터 의 게이트에 연결된다. 제2 인버터의 출력은 NMOS 트랜지스터 의 게이트에 연결된다. 도 1에서 트랜지스터들 (7 및 8)은 전기적으로 직렬로 연결되며 그리고 파워 서플라이 전압들 Vs 및 Vd 사이에 서 브리지를 형성한다. 상기 브리지의 트랜지스터들의 드레인들의 연결을 한정하는 미드포인트 는 멤브레인 커패시터 Cm의 한 단자 에 연결된다. 그 멤브레인 커패시터 Cm의 다른 단자는 그라운드 0 V에 연결된다. 그렇지 않다면, 한 변형으로서, 이 단자는 Vs 또는 Vd 중 어느 하나에 연결될 수 있다. 이 예에서, Vs =< 0 그리고 Vd >= 0 이다. Vs 그리고 NMOS 트랜지스터 의 게이트 사이에 커패시터 Ck가 연결된다. Vs에 연결된 상기 커패시터 Ck의 단 자는 그렇지 않았다면 그라운드에 연결될 수 있다. Vd 그리고 PMOS 트랜지스터 의 게이트 사이에 커패시터 Cna가 연결된다. Vd에 연결된 상기 커패시터 Cns의 단자는 그렇지 않았다면 그라운드에 연결될 수 있다. Iex d는, 예를 들면, 시냅스들 (도 1에는 도시되지 않음)로부터 비롯된 외부 여기 전류 (excitation current)를 나타낸다. 멤브레인 전위 Cm이 상기 제1 인버터 의 임계 (threshold) 전압에 도달할 때에, 그 인버터 에 의한 첫 번 째 변환 이후에 대응 전위가 상기 PMOS 트랜지스터 의 게이트로 전달되어, 상기 커패시턴스 Cna에 의해 정의 된 지연 이후에 상기 트랜지스터를 활성화시킨다. 그래서, 상기 멤브레인 커패시터 Cm은 상기 PMOS의 개방 전도 채널을 경유하여 충전한다. 이 충전은 출력 스파이크의 라이징 에지 (rising edge)에 대응한다. 상기 제2 인버터 의 임계 전압에 도달될 때에, 대응 전위가 NMOS 트랜지스터 의 게이트로 전송되어, 지연 커패시턴스 Ck에 의해 정의된 지연 이후에 상기 트랜지스터를 활성화시키며, 이 지연은, 이 예에서는, PMOS를 활성화하기 위한 지연보다 더 긴 것으로 간주되며, 이는 Ck > Cna 이도록 선택한 것으로 인한 것이다. 그래서, 충전하기 위한 시간을 가진 이후에, 상기 멤브레인 커패시터 Cm은 NMOS의 전도성 채널이 열릴 때에 방전을 시작 한다. 이 방전은 출력 스파이크의 폴링 (fall) 에지에 대응한다. 이 경우에 파워 서플라이 전압들 Vd 및 Vs는 생물학과 유사하게, 나트륨 및 칼륨의 네른스트 (Nernst) 전위들과 각각 같다. 상기 브리지의 PMOS 트랜지스터 및 NMOS 트랜지스터 는 나트륨 채널 및 칼륨 채널을 각각 나타낸다. 상기 지연 커패시턴스들 Cna 및 Ck는 전술한 모리스-레카 모델에서 제안된, 상기 나트륨 채널 및 칼륨 채널을 열기 위해 필요한 시간 제한들을 각각 나타낸다 일반적으로, 생물학에 따라 상기 채널들 K는 채널들 Na보다 느리며, 이는 Ck > Cna로 이어진다. 더욱이, 고려된 예에서, 상기 브리지의 NMOS 트랜지스터 의 전도성은 PMOS 트랜지스터 의 전도성보다 더 크며, 이는 여기 전류 Iex 가 0일 때에, Vs에 가까운 멤브레인 휴지 (resting) 전위를 유도한다. 커패시턴스 Cna는 도 2에서 보이듯이 0과 같을 수 있다. 도 3은 도 2의 예에 따라 Spice 아날로그 회로 시뮬레이터로 산출된 디지털 시뮬레이션 회로를 보여준다. 브리지의 트랜지스터들 (8 및 7)은 도 3에서 M3 및 M6로 표시된 트랜지스터들에 각각 대응하며, 0.6 um와 동일 한 게이트 폭을 가진다. 인버터 는 두 개의 트랜지스터들 M2 및 M5로 구성되며, 그 트랜지스터들의 게이트 폭들은 0.3 um와 동일하다. 인버터 는 두 개의 트랜지스터들 M1 및 M4로 구성되며, 그 트랜지스터들의 게이터 폭은 각각 0.3 um 및 0.05 um이다. 상기 트랜지스터들의 게이트 길이는 22 nm이다. 음의 전력 공급 전압은 -100 mV이며 양의 전력 공급 전압은 +100 mV이다. 커패시턴스들 Ck 및 Cm 은 각각 50 fF 및 10 fF와 같다. 외부 여기 전류는 일정하며, 30 pA와 같다. 도 4a는 멤브레인 전위들 Vmem 및 PMOS 트랜지스터 의 게이트 전압 Vna 그리고 NMOS 트랜지스터 의 게이트 전압 Vk 의 파형 모습들을 보여준다. 도 4b는 멤브레인 전위 Vmem에 추가로, 도 3의 트랜지스터 의 드레인의 전류 Id(M3) 및 트랜지스터 의 드 레인의 전류 Is(M6)의 파형 모습들을 보여준다. 상기 멤브레인 전위의 그리고 이온 전류들의 이 파형 모습들은 도 4c에서 보이는 것과 같은 살아있는 개체에서 마주치는 파형 모습들과 유사하며, 도 4c는 웨이 (Wei) 생물학 뉴론 모델 (Y. Wei 등., The Journal of Neuroscience, 2014년 8월 27일)의 Matlab® 디지털 계산 툴 상에서의 시뮬레이션에 의해 획득된 파형 모습들을 보여주며, 여기에서 Ina 및 Ik는 나트륨 전류 및 칼륨 전류의 커브들을 각각 나타낸다. 도 4b 및 도 4c 사이에서 파형 모습들의 정성적인 매치를 볼 수 있다. Ck < Cna 그리고 상기 브리지의 PMOS 트랜지스터가 NMOS 트랜지스터보다 더 잘 전도하는 경우인 변형에서, 상기 멤브레인의 휴지 전위는 Vd에 가까우며 그리고 도 1에서 보이는 두 인버터들의 출력들은 변경되어, 제1 인버터 의 출력이 NMOS 트랜지스터의 게이트에 연결되고 그리고 제2 인버터의 출력이 PMOS 트랜지스터의 게이트에 연결 되도록 한다. 본 발명의 이 제3 실시예에 따른 Spice 디지털 시뮬레이션 회로는 도 5에서 보인다. 도 6은 획득된 파형 모습들을 보여주며 그리고 펄스들이 도 4a에서의 펄스들에 대해 역전된 것을 볼 수 있다. 도 7은 본 발명의 다른 실시예에 따른 뉴론 회로를 개략적으로 보여주며, 이는, 생물학적인 멤브레인을 통한 누 설들과 유사하게, 멤브레인 커패시터 Cm에 병렬인 누설 저항 Rf 의 존재 때문에 도 2와는 상이하다. NMOS 트랜 지스터가 PMOS 트랜지스터보다 더 잘 전도하도록 하기 위해서, 상기 브리지의 트랜지스터들에 대한 적합한 설계 를 통해 이 누설 저항을 제거하는 것이 또한 가능하다 이 예에서 Spice 디지털 시뮬레이션은 STM 28 nm FD-SOI 컴포넌트 라이브러리를 이용하여 완료되었다. 이 예에서 파워 서플라이 전압들 Vs = -60 mV 및 Vd = 60 mV은 100 mV의 피크-투-피크 진폭이 획득되는 것을 가 능하게 한다. 더 낮은 파워 서플라이 전압들에서 펄스들을 획득하는 것이 가능하지만, 100 mV의 피크-투-피크 진폭은 더 이상 달성되지 않는다. 상기 브리지의 트랜지스터들의 게이트 진폭들이 동일하다면, 상기 PMOS 트랜지스터는 상기 NMOS 트랜지스터의 드레인 전류보다 더 낮은 드레인 전류를 가진다. 그래서, 상기 PMOS 트랜지스터의 게이트 진폭은 이 전류 값들 의 균형을 잡기 위해서 조절되는 것이 바람직하며, 예를 들면, 상기 NMOS 트랜지스터의 게이트 진폭은 80 nm와 같으며 그리고 상기 PMOS 트랜지스터의 게이트 진폭은 450 nm와 같다, 도 8a는 Ck = 50 fF 및 Cm = 5 fF인 경우에 멤브레인 전위의 파형 모습을 보여준다. 20개의 피크-투-피크 100 mV 진폭 펄스들을 1 ms의 구간에 걸쳐서 볼 수 있다.도 8b는 Ck = 10 fF 및 Cm = 1 fF인 경우에 멤브레인 전위의 파형 모습을 보여준다. 펄스들의 주파수에서의 증 가를 동일한 시뮬레이션 지속 시간에 대해 볼 수 있다. 도 8c는 여기 전류 Iex를 슬롯들로 보여주며 그리고 멤브레인 전위 Vmem를 보여준다. 뉴론이 이 여기에 반응하는 것을 볼 수 있다. 도 8d는 펄스들의 주파수의 변이 커브를 여기 전류 Iex의 진폭의 함수로서 보여준다. 이 결과들은 상기 여기 전류 Iex 및 커패시턴스들 Ck 및 Cm의 값들이 상기 펄스들의 주파수에 영향을 미친다는 것을 증명하며, 이는 이 다양한 파라미터들이 출력 펄스들을 최적화하기 위해 사용될 수 있다는 의미에서 상기 뉴론 회로의 유연성을 논증한다. 도 8e 및 도 8f에서, Ck의 값은 50 fF로 세팅되며 그리고 Cm은 2 fF로부터 50 fF로 변한다. 도 8e는 상기 펄스들의 주파수의 변이 커브 F는 물론이며, 멤브레인 전위의 피크-투-피크 진폭의 변이 커브 A를 패시턴스 Cm의 함수로서 보여준다. 상기 펄스들의 진폭 및 주파수에서의 감소는 커패시턴스 Cm의 값에서의 증가 와 함께 관찰된다. 도 8f는 상기 펄스들의 주파수의 변이 커브 F에 추가로 펄스 당 에너지 효율성의 전개 커브 R을 보여준다. 펄스 당 소비된 에너지는 Cm의 변이 범위 [2 fF, 50 fF]에서 의사-선형 방식으로 (1.1 부터 3.2 fJ/pulse 까지) 거의 변하지 않았다는 것을 알 수 있다. 도 8g는 커패시턴스 Cm은 2 fF로 세팅되어 있을 때에, 상기 펄스들의 주파수의 변이 (커브 F) 그리고 펄스 당 에너지 효율 (커브 R)을 커패시턴스 Ck의 함수로서 보여준다. 도 8f 및 도 8g의 커브들은 동일한 외관을 가진다. 도 8g는 상기 펄스들의 주파수가 낮은 커패시턴스 Ck 값들에 서 증가한다는 것, 그리고 Cm의 값이 일정할 때에 에너지 효율이 Ck에 직접적으로 비례하는 것으로 보인다는 것 을 또한 보여준다. Ck = 5 fF 및 Cm = 2 fF에 대해 펄스 당 0.3 fJ와 동일할 수 있는 매우 낮은 에너지 효율 값들을 획득하는 것이 가능하다는 것을 알 수 있다 도 9는 본 발명의 다른 실시예에 따른 뉴론을 개략적으로 보여주며, 이는 제3 인버터 가 추가되어, 상기 제 1 인버터 는 변환 이후에 출력 전위를 상기 브리지의 PMOS 트랜지스터 의 게이트로 전송하며, 그리고 캐 스케이드 방식으로 연결되어 출력 전위를 상기 NMOS 트랜지스터 의 게이트로 전송하는 다른 두 개의 인버터 들 (11 및 12)이 추가되었다는 점에서 도 2의 뉴론과 상이하다. 참조번호 10 및 11의 상기 인버터들의 입력들은 브리지의 미드포인트 에 그리고 멤브레인 커패시터에 연결되 며, 그리고 참조번호 12의 인버터의 입력은 참조번호 11의 인버터의 출력에 연결된다. 일부 근사를 하면, 대칭 방식 (Vs = - Vd)으로 공급된, 임계 아래의 인버터의 출력 전압 Vout 은 다음과 같이 제 공된다: Vout = -Vd tanh[Vin/(nVt) + 0.5Ln(In0/Ip0)]. 여기에서 Vin 은 상기 인버터의 입력 전압이며, In0/Ip0 은 상기 NMOS 트랜지스터 및 PMOS 트랜지스터의 최대 전 류들의 비율이며, Vt 는 열 전위 kBT/q 이며 (kB는 볼츠만 상수이며, T는 온도 그리고 q는 전자의 전하이다) 그 리고 n은 이상적인 계수로, 1보다 더 크다. Vout 의 상기 표현은 상기 인버터의 최대 전압 이득이 -Vd/(nVt)이며 그리고 임계 전압이 (-nVt/2) Ln(In0/Ip0)로 제공된다는 것을 보여준다. 그러므로, 상기 파워 서플라이 전압으로 상기 인버터들에 의해 제공된 전압 이득이 조절될 수 잇으며, 그리고 상기 임계 전압은 (예를 들면, 상기 트랜지스터들의 게이트 진폭 W를 변경함으로써) 상기 NMOS 및 PMOS 트랜지 스터들의 최대 전류들을 조절하여 여러 nVt에 의해 변경될 수 있다 도 10은 상기 임계 아래의 인버터의 입력-출력 특성을 상기 NMOS 및 PMOS 트랜지스터들의 최대 전류들의 비율의 상이한 세 가지 값들의 함수로서 보여준다: (In0/Ip0) = 6 (커브 o1), (In0/Ip0) = 1 (커브 o2) 및 (In0/Ip0) = 1/6 (커브 o3). 상기 브리지의 트랜지스터들 (7 및 8)은 기판 전극 (substrate electrode)에 의한 제어의 가능성을 이용한 FD- SOI 기술을 사용하여 산출될 수 있다. 이 경우에, 상기 트랜지스터들의 최대 전류는 자신들의 게이트 폭 W에 의 해서만 제어되는 것이 아니라 상기 기판 전극에 의해서도 또한 제어된다. 그래서, 기판 전압 VBB 는 상기 회로의 시간적인 성질 (커패시터들의 충전 시간) 및 에너지 성질이 변경되는 것을 가능하게 한다. 도 11a 및 도 11b는, 임계 아래의 트랜지스터의 최대 전류에 대한 그리고 펄스들의 주파수와 발산된 전력에 대 한 기판 전압의 영향을 28 nm FD-SOI 기술에 대해서 보여준다. 도 11a는 다양한 기판 전압 값들에 대해 임계 아래의 NMOS 트랜지스터의 최대 전류의 변이를 보여준다: 기판 전 압 값 VBB = 0 (커브 Y1), VBB = -1V (커브 Y2) 및 VBB = -2V (커브 Y3). 이 변이들은 게이트 폭 W = 1.2 um 및 드레인-소스 전압 Vds = 0.1V에 대해 제공된다. 도 11b는 일정한 외부 여기 전류에서 kHz 인 상기 펄스들의 주파수에 대한 기판 전압의 영향 (커브 G), 및 pW 인 전체 발산 전력에 대한 기판 전압의 영향 (커브 H)을 보여준다. 도 11c는 확률적 공명의 현상을 나타내는 인공 뉴론의 디지털 시뮬레이션 회로를 보여준다. 뉴론 은, 스파이 크들을 생성하기에 충분하지 않은 진폭을 가진, 이 경우에는 정현곡선인 주기적인 전류 Iex, 및 랜덤 잡음 전류 Ib인 두 개의 상이한 전류 소스들에 의해 여기된다 (excited). 도 11d는 두 개의 여기 전류들의 그리고 멤브레인 전위 Vmem의 파형 모습들을 보여준다. 상기 주기적인 여기 전 류가 최대를 통해 지나갈 때에, 추가된 잡음이 스파이크를 생성하기에 충분하다: 이것이 확률적 공명 (stochastic resonance) 현상이다. 도 20은 버스트 모드에서 작동하는 인공 뉴론을 보여주며, 이 버스트 모드에서 멤브레인 전위를 적분하고 이 적 분으로부터의 결과인 여기 전류를 멤브레인 커패시터로 주입하기 위해 추가의 여기 회로 가 사용되며, 그래 서 초고속 펄스 작동 및 무반응성 작동 사이에서 계속해서 교번한다. 모리스-레카 모델에 따라 인공 뉴론의 버스트 모드 작동을 얻기 위해서, 하나 가능한 것은 여기 전류 Iex 및 멤 브레인 전위 Vmem 사이의 관계가 다음의 유형인 방정식에 의해 좌우되도록 하는 것이다: dIex/dt = ε(V0 - Vmem(t - T) 여기에서 ε, V0 및 T 는 원하는 성질들에 따라 정의될 상수들이다. 이 방정식은 유도성 회로의 방정식으로, 여기에서 상기 여기 전류는 멤브레인 전위 전체에 비례한다. 실제로, 휴지 멤브레인 전위가 Vs에 가까울 때에, 상기 여기 전류의 미분 dIex/dt 은 양이다. 상기 여기 전류는 증가하며 그리고 Vmem 은 발진 임계에 도달한다. 그 발진들은 멤브레인 전위의 평균값을 증가시키며, 이는 음의 전류 미분 dIex/dt의 결과가 되며 그리고 여기 전류에서의 감소의 결과를 가져오며, 이 여기 전류는 그 후에 임 계 아래로 떨어져서 버스트를 중단시킨다. 버스트 모드 작동의 원칙은 그러므로 상기 멤브레인 전위가 어떤 임계 아래에 그리고 위에 있을 때에 상기 여기 전류를 각각 증가시키고 감소시키는 것을 수반한다. 회로가 불안정할 때에 여기 전류 Iex 없는 상태에서, 상기 상수들 ε, V0 및 T의 함수로서 버스트 모드가 획득될 수 있다 도 20의 여기 회로 는 도 21의 Spice 시뮬레이션 도면 상에서 보이듯이, 팔로워 증폭기 (follower amplifier), 지연 라인 T 및 적분 증폭기를 포함할 수 있다. 이 도면 상에서의 소스 B2는 트랜스인덕턴스에 대 응하며, 이는 상기 적분 증폭기의 출력에서 전압 Vout 에 기초하여 멤브레인 커패시터로 다시 주입될 전류가 획 득되는 것을 가능하게 한다.도 22a는 7 pA에서 외부 여기 스텝 전류로 생성된 버스트 펄스들을 보여준다. 외부 여기 전류 없이 획득된 이 버스트 펄스들은 도 22b에 도시된다. 본 발명에 따른 인공 뉴론의 뉴로모픽 (neuromorphic) 시스템으로의 적분의 예는 도 12에서 개략적으로 도시된 다. 뉴론 네트워크 로 불리는 생물모방 (bioinspired) 데이터 프로세싱을 위한 완전한 시스템에서, 인공 뉴 론 은 수상 돌기 (dendritic tree) 에 의해 입력에 연결되며, 이 수상 돌기는 상기 여기 전류 Iex 를 산 출한다. 상기 뉴론은 이 전류의 함수로서 스파이크를 산출하며, 이 스파이크는 축색돌기 및 수상 돌기 를 경유하여 출력 시냅스들 로 전달된다. 도 13에 개략적으로 도시된 이 두 뉴론들의 상호접속은 시냅스 회로 에 의해 이루어진다. 상기 시냅스들이 가소성이기 때문에 (그것들의 영향은 상기 프레-뉴론 행동 및 포스트-뉴론 행동의 함수로서 변 한다), 그것들의 가소성 (plasticity)은 (NMOS 제어 트랜지스터 상의 \"weight\" 게이트 전위에 의해 모델링된) 시냅스 웨이트 (weight)에 의해 표현된다. 이 시냅스 웨이트는 알려진 것으로 가정되며, 추가된 회로 (예를 들 면, 스파이크 타이밍 종속적 가소성 회로)에 의해 생성되거나 러닝 (learning) 시퀀스에 의해 정의된다. 도 14는 흥분성 (excitatory) 시냅스 에 의해 두 개의 뉴론들 (1, 1')을 연관시키는 시뮬레이션 회로를 보여 준다. 프레-뉴론 은 일정한 여기 전류 Iex,의 영향을 받으며, 이는 도 15에서 보이는 스파이크들을 주기적으 로 산출한다 (커브 Vmem1). 인버터 에 의한 변환에 이어서, 이 멤브레인 전위 Vmem1 는 시냅스 의 제2 입력 e2에 연결된 PMOS 트랜지스터 M3의 게이트 상으로 시냅스 를 침범한다. 포스트-뉴론 (1')으로 전달된 전류는, 이 경우에는 가변이며, 상기 NMOS 트랜지스터 M16의 \"weight\" 게이트에 인가되며, 그리고 도 15에 도시 된 전위 V1 에 의해 제어된다. 가장 높은 시냅스 웨이트들에 대해서, 프레-뉴론의 각 펄스에 대해 포스트-뉴론 (1')에 의해 스파이크 V1' 이 생성된다 (도 15의 커브 Vmem1'). 도 16은 상기 두 뉴론들 (1, 1')을 연결하는 억제성 (inhibitory) 시냅스 를 보여준다. 포스트-뉴론 (1')은 일정한 전류 I2에 의해 여기되며 그리고 주기적으로 펄스들을 산출한다. 프레-뉴론 은 1 ms 및 1.1 ms 사이 에 있는 시간 구간 내에서만 일정한 전류 I1에 의해서 여기되며, 여기에서 5개의 스파이크들을 산출한다 (도 17 의 커브 Vmem1). 상기 억제성 시냅스 는 이 시간 구간에서 포스트-뉴론의 스파이크들을 차단한다 (도 17의 커 브 Vmem1'). 도 18 및 도 19는 상기 시냅스 웨이트를 유지하기 위해 상기 회로의 입력에 주입된 뉴론의 고유의 열 잡음에 의 해 실행된 역할을 보여준다. 상기 고려된 경우는 HF LTP (High-Frequency Long Term Potentiation)의 경우이며, 여기에서 다수의 아주 높은 주파수 스파이크들이 적분기의 입력에 인가되며, 그 적분기의 출력은 시냅스 회로의 상기 웨이트의 입력에 연결 된다. 도 18은 NMOS 트랜지스터 및 커패시터 를 포함하는 적분 회로 를 보여준다. 상기 적분기의 출력은 흥분성 시냅스 의 \"weight (웨이트)\" 입력에 연결된다. 처음의 2 밀리초 동안 상기 프레-뉴론 의 여기를 유지하는 일정한 전류 Iex 를 인가함으로써 HF 펄스들이 획득된다. 도 18에서, Ib 는 시냅스 잡음 전류를 나타낸 다. 도 19는 잡음 주입이 있는 경우 및 없는 경우의 시냅스 웨이트의 전위 (Vweight)를 보여준다. 상기 시냅스 웨이트 는 펄스들이 2 ms에서 중단될 때까지 증가하는 것을 볼 수 있으며 (적분에 의한 러닝 (learning)), 이는 (완화 (relaxation)에 의한) 상기 웨이트에서의 축소에 의해 표현된다. 잡음 (커브 BR)을 추가하는 것은 높은 값의 웨 이트를 더 길게 유지하면서도 완화 현상 (relaxation phenomenon)이 축소되는 것을 가능하게 한다. 커브 SBR은 잡음이 없을 때의 시냅스 웨이트의 전위를 나타낸다. 도 22c는 두 개의 시냅스들에 의해 결합된 두 개의 뉴론들 (1, 1')로 구성된 뉴론 네트워크를 개략적으로 보여 주며, 상기 두 개의 시냅스들 중 하나는 상기 제1 뉴론 으로부터 상기 제2 뉴론 (1')으로의 흥분성 시냅스 이며, 그리고 상기 두 개의 시냅스들 중 다른 하나는 상기 제2 뉴론 (1')으로부터 상기 제1 뉴론 으로의 억제성 시냅스 이다. 버스트 모드를 획득하기 위한 다른 가능성은 상이한 발진 주파수들을 가진 뉴론들 (1, 1') 사이의 결합 유형에 의존할 것이다. 제2 뉴론 (1')의 주파수보다 더 높은 주파수에서 발진해야 하는 제1 뉴론 은 100의 멤브레인커패시턴스 값 Cm1 및 지연 커패시턴스 값 Ck1을 가지며, 이는 제2 뉴론 (1')의 멤브레인 커패시턴스 값 Cm1' 및 지연 커패시턴스 값 Ck1' 보다 더 낮다. 제1 뉴론의 입력에 인가된 스텝 전류는 펄스 트레인을 생성한다. 이 펄스들은 상기 흥분성 시냅스 를 경유하 여 상기 제2 뉴론의 입력에서 흥분성 시냅스 전류 (synaptic current)를 생성하며, 그래서 상기 제2 뉴론을 감 극시킨다 (depolarizing). 상기 제2 뉴론이 감극할 때에, 그 제2 뉴론은 펄스 트레인을 생성하여, 상기 억제성 시냅스 를 경유하여 상 기 제1 뉴론의 입력에서 억제성 시냅스 전류를 생성하며, 그래서 상기 제1 뉴론을 과분극시키며 그 펄스들을 중 단시킨다. 상기 두 뉴론들의 다양한 발진 주파수들이 정해지면, 상기 제1 뉴론의 출력에서 고주파수 발진들이 획득되며, 이는 펄스 버스트들에 대응한다. 도 22d는 1.5 pA의 스텝 전류에 이어서 획득된 세 개의 펄스 버스트들 (Vout)을 보여준다. 상기 펄스들이 0.4 pA의 최소 여기 전류에 대해서 획득된 것에 유의한다. 관찰된 펄스들의 주파수는 상기 전류의 진폭에 따라 증가 한다. 도 22d의 결과들을 얻기 위해서, 상기 뉴론들 및 시냅스들의 파워 서플라이 전압들은 -0.1 V 및 0.1 V이 다. 상기 인버터들의 트랜지스터들의 게이트 폭들은 120 nm와 같다. 도 23은 두 개의 뉴론들로 구성된 인공 중추 패턴 생성기를 개략적으로 보여주며, 프레-뉴론 은 버스트 모드 로 이전에 세팅되며, 발진 모드로 세팅된 포스트-뉴론 (1')에 억제성 시냅스 를 경유하여 연결된다. 상기 프레-뉴론 은 상기 포스트-뉴론 (1')을 제어한다. 실제로, 펄스들을 방출할 때에, 상기 프레-뉴론 은 포스트-뉴론 (1')의 입력에서 억제성 시냅스 전류를 생성하며, 이는 상기 뉴론이 발진하는 것을 방지하기 위 한 것이다. 상기 프레-뉴론 의 과분극 과정 동안에 (펄스들 부재), 상기 억제성 시냅스 전류가 충분하지 않 으면, 상기 포스트-뉴론 (1')은 마치 분리된 것처럼 보통은 발진한다. 도 24는 프레-뉴론의 출력 (Vn1) 및 포스트-뉴론의 출력 (Vn1')의 파형 모습들을 보여준다. 도 25는 서로를 상호 억제하기 위해서, 동일한 웨이트의 두 개의 억제성 시냅스들 에 의해 함께 결합된 이상 적인 특성을 가진 두 개의 뉴론들 (1, 1')로 구성된 중추 패턴 생성기 를 개략적으로 보여준다. 다음의 두 경우들이 발생한다: 두 개의 뉴론들이 발진 모드로 이전에 세팅되거나 또는 그것들 둘 모두는 이번에 버스트 모 드로 세팅된다. 도 26a는 두 개의 뉴론들 (1, 1')이 이전에 발진 모드로 세팅된 경우에 그 두 뉴론들의 출력에서 형성된 파형 모습들을 보여준다. 150 ms의 끝 부분에서 그것들의 발진들이 교번 방식으로 발생하는 것을 볼 수 있다. 도 26b는 두 개의 뉴론들 (1, 1')이 이전에 버스트 모드로 세팅된 경우에 그 두 뉴론들의 출력에서 형성된 파형 모습들을 보여준다. 상기 두 개의 뉴론들 (1, 1')의 교번하는 버스트 모드 작동의 결과가 되는 동기화가 대략적 으로 50 ms의 끝 부분에서 얻어지는 것을 볼 수 있다. 본 발명은 적어도 두 분야들에서 사용될 수 있다. 본 발명에 따른 인공 뉴론은 데이터 프로세싱을 위해, 특히 이미지, 비디오 프로세싱을 위해 그리고 안면 인식 을 위해 뉴론모방 (neuroinspired) 시스템들에서의 빌딩 블록으로서 사용될 수 있다. 이 경우에, 상기 뉴론 회 로의 요소들은 고속 그리고/또는 매우 낮은 발산 전력을 위해 최적화될 것이다. 또한, 본 발명에 따른 뉴론은 생의학 응용분야에서 인공 생물학 뉴론 (임플란트)으로서 사용될 수 있다. 이 경 우에, 상기 회로의 요소들은 생물학 뉴론들의 스파이크를 충실하게 산출하기 위해 최적화된다.도면 도면1 도면2 도면3 도면4a 도면4b 도면4c 도면5 도면6 도면7 도면8a 도면8b 도면8c 도면8d 도면8e 도면8f 도면8g 도면9 도면10 도면11a 도면11b 도면11c 도면11d 도면12 도면13 도면14 도면15 도면16 도면17 도면18 도면19 도면20 도면21 도면22a 도면22b 도면22c 도면22d 도면23 도면24 도면25 도면26a 도면26b"}
{"patent_id": "10-2018-7032579", "section": "도면", "subsection": "도면설명", "item": 1, "content": "본 발명은 비-제한 실시예들에 대한 다음의 설명을 읽고 동반 도면들을 참조하면 더 잘 이해될 것이다. 도 1은 본 발명의 제1 실시예에 따른 인공 뉴론을 개략적으로 보여준다. 도 2는 본 발명의 제2 실시예에 따른 인공 뉴론의 도 1의 모습과 유사한 모습이다. 도 3은 제2 실시예에 따른 디지털 시뮬레이션 회로를 보여준다. 도 4a 및 도 4b는 도 3의 회로 시뮬레이션에 의해 획득된 전위들 및 전류들의 파형 모습들을 보여준다. 도 4c는 생물학적 뉴론 모델을 시뮬레이션하여 획득된 이온 채널들의 멤브레인 전위 및 전류들의 파형 모습들을 보여준다. 도 5는 본 발명의 제3 실시예에 따른 디지털 시뮬레이션 회로를 보여준다. 도 6은 도 5의 회로의 디지털 시뮬레이션에 의해 획득된 전위들의 파형 모습들을 보여준다. 도 7은 본 발명의 제4 실시예에 따른 인공 뉴론을 개략적으로 보여준다. 도 8a 내지 도 8g는 도 7에 따른 회로의 시뮬레이션에 의해 획득된 결과들을 보여준다. 도 9는 본 발명의 제1 실시예에 따른 인공 뉴론을 개략적으로 보여준다. 도 10은 임계 미만인 인버터의 입력-출력 특성을 자신의 트랜지스터들 N 및 P의 최대 드레인 전류들의 비율의 함수로서 보여준다. 도 11a 및 도 11b는 기판에 의한 제어 가능성을 이용하여, 본 발명에 따른 뉴론 회로의 디지털 시뮬레이션에 의 해 획득된 결과들을 보여준다. 도 11c는 확률적 공명의 현상을 강조하는 인공 뉴론의 디지털 시뮬레이션 회로를 보여준다. 도 11d는 확률적 공명의 경우에 여기 전류들 및 멤브레인 전위의 파형 모습들을 보여준다. 도 12는 본 발명에 따른 인공 뉴론을 이용한 뉴론 네트워크의 일부를 개략적으로 보여준다. 도 13은 시냅스 회로에 의한 본 발명에 따른 두 뉴론들의 상호접속을 개략적으로 보여준다. 도 14는 흥분성 시냅스의 경우에 도 13의 상호접속의 디지털 시뮬레이션 회로를 보여준다. 도 15는 도 14의 회로의 디지털 시뮬레이션에 의해 획득된 결과들을 보여준다. 도 16은 억제성 시냅스의 경우 도 14의 회로와 유사한 디지털 시뮬레이션 회로를 보여준다. 도 17은 도 16의 회로의 디지털 시뮬레이션에 의해 획득된 결과들을 보여준다. 도 18은 흥분성 시냅스의 시냅스 가중치를 유지하기 위해 뉴론의 열 잡음 (thermal noise)을 이용하는 회로를 개략적으로 보여준다. 도 19는 잡음 주입이 있는 경우와 없는 경우에 도 18의 회로의 시뮬레이션에 의해 획득된 시냅스 가중치 커브들 을 보여준다. 도 20은 추가의 여기 회로에 의해 버스트 모드에서 작동하는 인공 뉴론을 개략적으로 보여준다. 도 21은 도 20의 회로에 대한 Spice 디지털 시뮬레이션 도면을 보여준다. 도 22a 및 도 22b는 외부 여기 전류가 있는 경우와 없는 경우에 뉴론의 출력에서 획득된 펄스들의 버스트를 각 각 보여준다. 도 22c는 두 시냅스들에 의해 두 개의 뉴론들로 구성된 인공 뉴론 네트워크를 보여주며, 이는 상기 뉴론들 중 하나가 펄스들의 버스트들을 방출하도록 허용한다. 도 22d는 도 22c에서 개략적으로 보이는 회로의 디지털 시뮬레이션에 의해 획득된 결과들을 보여준다. 도 23은 두 개의 뉴론들 및 억제성 시냅스로 구성된 인공 중추 패턴 생성기를 개략적으로 보여준다. 도 24는 도 23의 회로의 디지털 시뮬레이션에 의해 획득된 결과들을 보여준다. 도 25는 두 개의 뉴론들 및 두 개의 억제성 시냅스들로 구성된 인공 중추 패턴 생성기를 개략적으로 보여준다. 도 26a 및 도 26b는 도 25에서 개략적으로 보이는 회로의 디지털 시뮬레이션에 의해 획득된 결과들을 보여준다."}
