+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                      ;
+------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cu         ; 32    ; 1              ; 15           ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram|ss_dec ; 32    ; 8              ; 32           ; 8              ; 56     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ram        ; 116   ; 0              ; 19           ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pc         ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu        ; 106   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; registers  ; 59    ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; decr       ; 32    ; 81             ; 17           ; 81             ; 96     ; 81              ; 81            ; 81              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; decj       ; 32    ; 70             ; 6            ; 70             ; 96     ; 70              ; 70            ; 70              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; deci       ; 32    ; 70             ; 6            ; 70             ; 96     ; 70              ; 70            ; 70              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pm         ; 32    ; 0              ; 16           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clk_div    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
