V3 3
FL //vboxsvr/workarea/SysEmp/ProyectoFinal/ProyectoFinalSDE/Proyecto/pcores/digilentspartan3espi_v1_01_a/hdl/vhdl/InterfaceLct1407.vhd 2022/12/11.06:38:20 M.81d
EN work/InterfaceLct1407 1671299788 \
      FL //vboxsvr/workarea/SysEmp/ProyectoFinal/ProyectoFinalSDE/Proyecto/pcores/digilentspartan3espi_v1_01_a/hdl/vhdl/InterfaceLct1407.vhd \
      PB ieee/std_logic_1164 1290154108 PB ieee/NUMERIC_STD 1290154109
AR work/InterfaceLct1407/arch 1671299789 \
      FL //vboxsvr/workarea/SysEmp/ProyectoFinal/ProyectoFinalSDE/Proyecto/pcores/digilentspartan3espi_v1_01_a/hdl/vhdl/InterfaceLct1407.vhd \
      EN work/InterfaceLct1407 1671299788
