
## Table of arguments


<table>
  <tr>
    <td width="50px"></td>
    <td width="300px">Arguments</td>
    <td>Short</td>
    <td>Default</td>
    <td width="100px" style="width:200px;">Description</td>
    <td>Requires</td>
  </tr>
  <tr>
    <td rowspan="7" width="50px" style="-webkit-transform: rotate(-90deg);-moz-transform: rotate(-90deg);margin:0px;padding:0px;width:20px;">General</td>
    <td><code>--help</code></td>
    <td><code>-h</code></td>
    <td><code>False</code></td>
    <td>Displays help with flag/args list</td>
    <td></td>
</tr>
<tr>
    <td><code>--reload</code></td>
    <td></td>
    <td><code>False</code></td>
    <td>If present, tries to reload old files instead of parsing the ones specified by ``s`` and ``d``</td>
    <td></td>
</tr>
<tr>
    <td><code>--auto-include</code></td>
    <td></td>
    <td><code>False</code></td>
    <td>If present, automatically includes files specified as <code>`include</code> directives in the HDL code.</td>
    <td></td>
</tr>
<tr>
    <td><code>--source</code></td>
    <td><code>-s</code></td>
    <td></td>
    <td>Compulsory. List of source files {.v | .sv} </td>
    <td></td>
</tr>
<tr>
    <td><code>--dependencies</code></td>
    <td><code>-d</code></td>
    <td></td>
    <td>List of directories where required files are present (those included using <code>`include</code>). </td>
    <td></td>
</tr>
<tr>
    <td><code>--name</code></td>
    <td><code>-n</code></td>
    <td></td>
    <td>Name (prefix) of the output files generated by HackTMR. </td>
    <td></td>
</tr>
<tr>
    <td><code>--outpath</code></td>
    <td><code>-o</code></td>
    <td><code>.</code></td>
    <td>Directory where HackTMR will save generated output files. </td>
    <td></td>
</tr>
  <tr>
    <td rowspan="1" width="50px" style="-webkit-transform: rotate(-90deg);-moz-transform: rotate(-90deg);margin:0px;padding:0px;width:20px;">Patterns</td>
    <td><code>--pattern</code></td>
    <td><code>-p</code></td>
    <td><code></code></td>
    <td>Pattern of the elements HackTMR will look for and apply a certain operation/instruction specified by the user. This pattern must follow the <a href="https://www.regular-expressions.info/reference.html">RegEx</a> standard.</td>
    <td></td>
</tr>
  <tr>
    <td rowspan="2" width="50px" style="-webkit-transform: rotate(-90deg);-moz-transform: rotate(-90deg);margin:0px;padding:0px;width:20px;">Triplication</td>
    <td><code>--tmr {int}</code></td>
    <td></td>
    <td><code>3</code></td>
    <td>When set to an integer {0 | 1 | 2 | 3} applies triplication to the instances/modules with the pattern specified using <code>-p</code>.<br/>0: Only regs<br/>1:Regs + clk<br/>2: clock skewing<br/>3: Full TMR</td>
    <td><code>-p<br/>&nbsp;-s<br/>&nbsp;-d</code></td>
</tr>
<tr>
    <td><code>--tmr-suffix</code></td>
    <td></td>
    <td><code>_TMR</code></td>
    <td>Suffix to be added to the output files after triplication applied. </td>
    <td><code>--tmr</code></td>
</tr>
  <tr>
    <td rowspan="1" width="50px" style="-webkit-transform: rotate(-90deg);-moz-transform: rotate(-90deg);margin:0px;padding:0px;width:20px;">Monitoring</td>
    <td><code>--monitor</code></td>
    <td></td>
    <td><code>False</code></td>
    <td>When present, it generates an output verilog file that performs monitoring of signals with the pattern specified by <code>-p</code>, which can be included to testbenches for verification.</td>
    <td><code>-p<br/>&nbsp;-s<br/>&nbsp;-d</code></td>
</tr>
<tr>
    <td rowspan="4" width="50px" style="-webkit-transform: rotate(-90deg);-moz-transform: rotate(-90deg);margin:0px;padding:0px;width:20px;">Single-Event effects</td>
    <td><code>--see</code></td>
    <td></td>
    <td><code>False</code></td>
    <td>When present, it generates an output verilog file that simulates single event effects on signals with the pattern specified by <code>-p</code>, which can be included to testbenches for verification.</td>
    <td><code>-p<br/>&nbsp;-s<br/>&nbsp;-d</code></td>
</tr>
<tr>
    <td><code>--sim-pulses</code></td>
    <td></td>
    <td><code>1</code></td>
    <td>Number of simultaneous pulses for SEE verification.</td>
    <td><code>--see</code></td>
</tr>
<tr>
    <td><code>--max-upset-time</code></td>
    <td></td>
    <td><code>10</code></td>
    <td>Max upset time for upset pulses for SEE verification.</td>
    <td><code>--see</code></td>
</tr>
<tr>
    <td><code>--min-upset-time</code></td>
    <td></td>
    <td><code>1</code></td>
    <td>Min upset time for upset pulses for SEE verification.</td>
    <td><code>--see</code></td>
</tr>
</table>


## Example: Counter

```
top_modules
 └---counter_tb
     ├---C1
     │   ├---D0
     │   │   ├---arrayspan : [0:0]
     │   │   ├---bitspan : [0:0]
     │   │   ├---type : wire
     │   │   └---value : 
     │   ├---D1
     │   │   ├---arrayspan : [0:0]
     │   │   ├---bitspan : [0:0]
     │   │   ├---type : wire
     │   │   └---value : 
     │   ├---D2
     │   │   ├---arrayspan : [0:0]
     │   │   ├---bitspan : [0:0]
     │   │   ├---type : wire
     │   │   └---value : 
     │   ├---DF0
     │   │   ├---D
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---Q
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : reg
     │   │   │   └---value : 
     │   │   ├---clk
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---in
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---nQ
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---parameters
     │   │   │   ├---J : = 3
     │   │   │   ├---K : = 4
     │   │   │   └---N : = 2
     │   │   ├---ports
     │   │   │   ├---inout : 6
     │   │   │   ├---input
     │   │   │   │   ├---0 : clk
     │   │   │   │   ├---1 : rstb
     │   │   │   │   ├---2 : in
     │   │   │   │   └---3 : D
     │   │   │   └---output
     │   │   │       ├---0 : Q
     │   │   │       └---1 : nQ
     │   │   ├---ref : dff
     │   │   └---rstb
     │   │       ├---arrayspan : [0:0]
     │   │       ├---bitspan : [0:0]
     │   │       ├---type : wire
     │   │       └---value : 
     │   ├---DF1
     │   │   ├---D
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---Q
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : reg
     │   │   │   └---value : 
     │   │   ├---clk
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---in
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---nQ
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---parameters
     │   │   │   ├---J : = 3
     │   │   │   ├---K : = 4
     │   │   │   └---N : = 2
     │   │   ├---ports
     │   │   │   ├---inout : 6
     │   │   │   ├---input
     │   │   │   │   ├---0 : clk
     │   │   │   │   ├---1 : rstb
     │   │   │   │   ├---2 : in
     │   │   │   │   └---3 : D
     │   │   │   └---output
     │   │   │       ├---0 : Q
     │   │   │       └---1 : nQ
     │   │   ├---ref : dff
     │   │   └---rstb
     │   │       ├---arrayspan : [0:0]
     │   │       ├---bitspan : [0:0]
     │   │       ├---type : wire
     │   │       └---value : 
     │   ├---DF2
     │   │   ├---D
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---Q
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : reg
     │   │   │   └---value : 
     │   │   ├---clk
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---in
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---nQ
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---parameters
     │   │   │   ├---J : = 3
     │   │   │   ├---K : = 4
     │   │   │   └---N : = 2
     │   │   ├---ports
     │   │   │   ├---inout : 6
     │   │   │   ├---input
     │   │   │   │   ├---0 : clk
     │   │   │   │   ├---1 : rstb
     │   │   │   │   ├---2 : in
     │   │   │   │   └---3 : D
     │   │   │   └---output
     │   │   │       ├---0 : Q
     │   │   │       └---1 : nQ
     │   │   ├---ref : dff
     │   │   └---rstb
     │   │       ├---arrayspan : [0:0]
     │   │       ├---bitspan : [0:0]
     │   │       ├---type : wire
     │   │       └---value : 
     │   ├---DF3
     │   │   ├---D
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---Q
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : reg
     │   │   │   └---value : 
     │   │   ├---clk
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---in
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---nQ
     │   │   │   ├---arrayspan : [0:0]
     │   │   │   ├---bitspan : [0:0]
     │   │   │   ├---type : wire
     │   │   │   └---value : 
     │   │   ├---parameters
     │   │   │   ├---J : = 3
     │   │   │   ├---K : = 4
     │   │   │   └---N : = 2
     │   │   ├---ports
     │   │   │   ├---inout : 6
     │   │   │   ├---input
     │   │   │   │   ├---0 : clk
     │   │   │   │   ├---1 : rstb
     │   │   │   │   ├---2 : in
     │   │   │   │   └---3 : D
     │   │   │   └---output
     │   │   │       ├---0 : Q
     │   │   │       └---1 : nQ
     │   │   ├---ref : dff
     │   │   └---rstb
     │   │       ├---arrayspan : [0:0]
     │   │       ├---bitspan : [0:0]
     │   │       ├---type : wire
     │   │       └---value : 
     │   ├---Q
     │   │   ├---arrayspan : [0:0]
     │   │   ├---bitspan : [3:0]
     │   │   ├---type : wire
     │   │   └---value : 
     │   ├---clk
     │   │   ├---arrayspan : [0:0]
     │   │   ├---bitspan : [0:0]
     │   │   ├---type : wire
     │   │   └---value : 
     │   ├---in
     │   │   ├---arrayspan : [0:0]
     │   │   ├---bitspan : [0:0]
     │   │   ├---type : wire
     │   │   └---value : 
     │   ├---ports
     │   │   ├---inout : 6
     │   │   ├---input
     │   │   │   ├---0 : clk
     │   │   │   ├---1 : in
     │   │   │   └---2 : rstb
     │   │   └---output
     │   │       └---0 : Q
     │   ├---ref : counter
     │   └---rstb
     │       ├---arrayspan : [0:0]
     │       ├---bitspan : [0:0]
     │       ├---type : wire
     │       └---value : 
     ├---Q
     │   ├---arrayspan : [0:0]
     │   ├---bitspan : [3:0]
     │   ├---type : wire
     │   └---value : 
     ├---clk
     │   ├---arrayspan : [0:0]
     │   ├---bitspan : [0:0]
     │   ├---type : reg
     │   └---value : 
     ├---in
     │   ├---arrayspan : [0:0]
     │   ├---bitspan : [0:0]
     │   ├---type : reg
     │   └---value : 
     ├---ref : module
     └---rstb
         ├---arrayspan : [0:0]
         ├---bitspan : [0:0]
         ├---type : reg
         └---value : 
         
```