V 50
K 326956347600 fd15ce
Y 0
D 0 0 1700 1100
Z 1
i 77
I 30 virtex:FDCE 1 450 340 0 1 '
L 530 350 10 0 3 0 1 0 Q20
C 77 8 4 0
C 68 5 1 0
C 49 3 6 0
C 48 5 2 0
C 47 1 3 0
I 31 virtex:FDCE 1 450 820 0 1 '
L 530 830 10 0 3 0 1 0 Q16
C 77 16 4 0
C 68 13 1 0
C 49 7 6 0
C 48 13 2 0
C 47 5 3 0
I 33 virtex:FDCE 1 450 700 0 1 '
L 530 710 10 0 3 0 1 0 Q17
C 47 4 3 0
C 48 11 2 0
C 49 6 6 0
C 68 11 1 0
C 77 5 4 0
I 34 virtex:FDCE 1 450 580 0 1 '
L 530 590 10 0 3 0 1 0 Q18
C 47 3 3 0
C 48 9 2 0
C 49 5 6 0
C 68 9 1 0
C 77 6 4 0
I 35 virtex:FDCE 1 450 460 0 1 '
L 530 470 10 0 3 0 1 0 Q19
C 47 2 3 0
C 48 7 2 0
C 49 4 6 0
C 68 7 1 0
C 77 7 4 0
I 64 virtex:FD16CE 1 450 940 0 1 '
C 77 1 4 0
C 68 16 1 0
C 49 8 8 0
C 48 16 7 0
C 47 6 3 0
N 68
J 90 90 7
J 250 90 9
J 450 300 2
J 250 300 11
J 450 420 2
J 250 420 11
J 450 540 2
J 250 540 11
J 450 660 2
J 250 660 11
J 450 780 2
J 250 780 11
J 450 900 2
J 250 900 11
J 250 1020 9
J 450 1020 8
B 1 2
L 90 100 10 0 3 0 1 0 D[21:0]
B 2 4
S 4 3
L 260 300 10 0 3 0 1 0 D21
B 4 6
S 6 5
L 260 420 10 0 3 0 1 0 D20
B 6 8
S 8 7
L 260 540 10 0 3 0 1 0 D19
B 8 10
S 10 9
L 260 660 10 0 3 0 1 0 D18
B 10 12
S 12 11
L 260 780 10 0 3 0 1 0 D17
B 12 14
S 14 13
L 260 900 10 0 3 0 1 0 D16
B 14 15
B 15 16
L 290 1030 10 0 3 0 1 0 D[15:0]
N 48
J 90 70 1
J 370 70 3
J 450 280 2
J 370 280 5
J 450 400 2
J 370 400 5
J 450 520 2
J 370 520 5
J 450 640 2
J 370 640 5
J 450 760 2
J 370 760 5
J 450 880 2
J 370 880 5
J 370 1000 3
J 450 1000 2
S 1 2
L 100 70 10 0 3 0 1 0 CE
S 2 4
S 4 3
S 4 6
S 6 5
S 6 8
S 8 7
S 8 10
S 10 9
S 10 12
S 12 11
S 12 14
S 14 13
S 14 15
S 15 16
N 47
J 450 380 2
J 450 500 2
J 450 620 2
J 450 740 2
J 450 860 2
J 450 980 2
J 390 980 3
J 390 860 5
J 390 740 5
J 390 620 5
J 390 500 5
J 390 380 5
J 90 50 1
J 390 50 3
J 390 260 5
J 450 260 2
S 12 1
S 11 2
S 10 3
S 9 4
S 8 5
S 7 6
S 8 7
S 9 8
S 10 9
S 11 10
S 12 11
S 15 12
S 13 14
L 100 50 10 0 3 0 1 0 C
S 14 15
S 15 16
N 49
J 90 30 1
J 410 30 3
J 450 350 2
J 450 470 2
J 450 590 2
J 450 710 2
J 450 830 2
J 450 950 2
J 410 950 3
J 410 830 5
J 410 710 5
J 410 590 5
J 410 470 5
J 410 350 5
J 410 230 5
J 450 230 2
S 1 2
L 100 30 10 0 3 0 1 0 CLR
S 2 15
S 14 3
S 13 4
S 12 5
S 11 6
S 10 7
S 9 8
S 10 9
S 11 10
S 12 11
S 13 12
S 14 13
S 15 14
S 15 16
N 77
J 570 1020 8
J 1485 1045 7
J 770 1045 9
J 770 1020 11
J 570 780 2
J 570 660 2
J 570 540 2
J 570 420 2
J 570 300 2
J 770 300 9
J 770 420 11
J 770 540 11
J 770 660 11
J 770 780 11
J 770 900 11
J 570 900 2
B 1 4
L 590 1030 10 0 3 0 1 0 Q[15:0]
B 3 2
L 1415 1055 10 0 3 0 1 0 Q[21:0]
B 4 3
B 15 4
B 10 11
B 11 12
B 12 13
B 13 14
B 14 15
S 9 10
L 730 300 10 0 3 0 1 0 Q21
S 8 11
L 730 420 10 0 3 0 1 0 Q20
S 7 12
L 730 540 10 0 3 0 1 0 Q19
S 6 13
L 730 660 10 0 3 0 1 0 Q18
S 5 14
L 730 780 10 0 3 0 1 0 Q17
S 16 15
L 730 900 10 0 3 0 1 0 Q16
I 36 virtex:FDCE 1 450 220 0 1 '
L 530 230 10 0 3 0 1 0 Q21
C 47 16 3 0
C 48 3 2 0
C 49 16 6 0
C 68 3 1 0
C 77 9 4 0
T 1560 30 10 0 3 A
T 1560 50 10 0 3 1
T 1360 70 10 0 3 Clock Enable & Asynchronous Clr
T 30 1060 10 0 3 drawn by KS
T 30 1050 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 1360 80 10 0 3 22-Bit Data Register w/
T 1320 50 10 0 3 2nd January 2003
I 50 virtex:BSHEETL 1 1260 0 0 1 '
T 1360 100 10 0 3 VIRTEX Family FD22CE Macro
T 1575 75 30 0 3 JRG
Q 14 0 0
E
