<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1611705157">
  <File Type="CFI_FILE" Name="mfp_nexys4_ddr.cfi"/>
  <File Type="RCFI_FILE" Name="mfp_nexys4_ddr.rcfi"/>
  <File Type="PDI-FILE" Name="mfp_nexys4_ddr.pdi"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="mfp_nexys4_ddr_methodology_drc_routed.rpx"/>
  <File Type="ROUTE-DRC-RPX" Name="mfp_nexys4_ddr_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="mfp_nexys4_ddr_methodology_drc_routed.pb"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="mfp_nexys4_ddr_methodology_drc_routed.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="mfp_nexys4_ddr_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="mfp_nexys4_ddr_postroute_physopt.dcp"/>
  <File Type="PHYSOPT-DCP" Name="mfp_nexys4_ddr_physopt.dcp"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="mfp_nexys4_ddr_postplace_pwropt.dcp"/>
  <File Type="PWROPT-DCP" Name="mfp_nexys4_ddr_pwropt.dcp"/>
  <File Type="PLACE-DCP" Name="mfp_nexys4_ddr_placed.dcp"/>
  <File Type="OPT-DCP" Name="mfp_nexys4_ddr_opt.dcp"/>
  <File Type="ROUTE-BUS-SKEW" Name="mfp_nexys4_ddr_bus_skew_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="mfp_nexys4_ddr_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-TIMING-RPX" Name="mfp_nexys4_ddr_timing_summary_routed.rpx"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="mfp_nexys4_ddr.ltx"/>
  <File Type="BITSTR-SYSDEF" Name="mfp_nexys4_ddr.sysdef"/>
  <File Type="BITSTR-MMI" Name="mfp_nexys4_ddr.mmi"/>
  <File Type="BITSTR-BMM" Name="mfp_nexys4_ddr_bd.bmm"/>
  <File Type="BITSTR-NKY" Name="mfp_nexys4_ddr.nky"/>
  <File Type="BITSTR-RBT" Name="mfp_nexys4_ddr.rbt"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="mfp_nexys4_ddr_bus_skew_routed.rpx"/>
  <File Type="REPORTS-TCL" Name="mfp_nexys4_ddr_reports.tcl"/>
  <File Type="BITSTR-MSK" Name="mfp_nexys4_ddr.msk"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="mfp_nexys4_ddr_bus_skew_routed.pb"/>
  <File Type="PA-TCL" Name="mfp_nexys4_ddr.tcl"/>
  <File Type="ROUTE-TIMING-PB" Name="mfp_nexys4_ddr_timing_summary_routed.pb"/>
  <File Type="OPT-DRC" Name="mfp_nexys4_ddr_drc_opted.rpt"/>
  <File Type="RBD_FILE" Name="mfp_nexys4_ddr.rbd"/>
  <File Type="BG-BIN" Name="mfp_nexys4_ddr.bin"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="mfp_nexys4_ddr_timing_summary_routed.rpt"/>
  <File Type="NPI_FILE" Name="mfp_nexys4_ddr.npi"/>
  <File Type="BG-BGN" Name="mfp_nexys4_ddr.bgn"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="mfp_nexys4_ddr_routed_bb.dcp"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="RDI-RDI" Name="mfp_nexys4_ddr.vdi"/>
  <File Type="RNPI_FILE" Name="mfp_nexys4_ddr.rnpi"/>
  <File Type="BG-DRC" Name="mfp_nexys4_ddr.drc"/>
  <File Type="ROUTE-ERROR-DCP" Name="mfp_nexys4_ddr_routed_error.dcp"/>
  <File Type="BG-BIT" Name="mfp_nexys4_ddr.bit"/>
  <File Type="ROUTE-STATUS-PB" Name="mfp_nexys4_ddr_route_status.pb"/>
  <File Type="OPT-HWDEF" Name="mfp_nexys4_ddr.hwdef"/>
  <File Type="PLACE-IO" Name="mfp_nexys4_ddr_io_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="mfp_nexys4_ddr_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="mfp_nexys4_ddr_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="mfp_nexys4_ddr_control_sets_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="mfp_nexys4_ddr_incremental_reuse_pre_placed.rpt"/>
  <File Type="ROUTE-DRC" Name="mfp_nexys4_ddr_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="mfp_nexys4_ddr_drc_routed.pb"/>
  <File Type="ROUTE-PWR" Name="mfp_nexys4_ddr_power_routed.rpt"/>
  <File Type="ROUTE-PWR-SUM" Name="mfp_nexys4_ddr_power_summary_routed.pb"/>
  <File Type="ROUTE-PWR-RPX" Name="mfp_nexys4_ddr_power_routed.rpx"/>
  <File Type="ROUTE-STATUS" Name="mfp_nexys4_ddr_route_status.rpt"/>
  <File Type="ROUTE-DCP" Name="mfp_nexys4_ddr_routed.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/../../Common/io/SPI_Master.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/UART_RX.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/UART_TX.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/add.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/add.v"/>
        <Attr Name="ImportTime" Val="1439925492"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/addsub32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/addsub32.v"/>
        <Attr Name="ImportTime" Val="1439925504"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/alu_ov.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/alu_ov.v"/>
        <Attr Name="ImportTime" Val="1439925482"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/buzzer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla32.v"/>
        <Attr Name="ImportTime" Val="1439925504"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_16.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_16.v"/>
        <Attr Name="ImportTime" Val="1439925502"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_2.v"/>
        <Attr Name="ImportTime" Val="1439925514"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_32.v"/>
        <Attr Name="ImportTime" Val="1439925486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_4.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_4.v"/>
        <Attr Name="ImportTime" Val="1439925508"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/cla_8.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/cla_8.v"/>
        <Attr Name="ImportTime" Val="1439925496"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/ascii.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/uart-debug/cmdproc.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/mfp_ahb_const.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/cpugpio.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../3rd Party IP/examples/debug_control.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/dff32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/dff32.v"/>
        <Attr Name="ImportTime" Val="1439925512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/dffe32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/dffe32.v"/>
        <Attr Name="ImportTime" Val="1439925490"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/gp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/gp.v"/>
        <Attr Name="ImportTime" Val="1439925510"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/milliscounter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/inst_present.vh">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/mips_bad_inst_det.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mux2x32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mux2x32.v"/>
        <Attr Name="ImportTime" Val="1439925484"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mux2x5.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mux2x5.v"/>
        <Attr Name="ImportTime" Val="1439925486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mux4x32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mux4x32.v"/>
        <Attr Name="ImportTime" Val="1439925516"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/pmod_als_spi_receiver.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/regfile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/regfile.v"/>
        <Attr Name="ImportTime" Val="1439925512"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sc_interrupt.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sc_interrupt.v"/>
        <Attr Name="ImportTime" Val="1516773587"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sccomp_decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sccomp_decoder.v"/>
        <Attr Name="ImportTime" Val="1510000772"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sccpu_intr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sccpu_intr.v"/>
        <Attr Name="ImportTime" Val="1439925514"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sccu_intr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sccu_intr.v"/>
        <Attr Name="ImportTime" Val="1439925490"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sevensegdec.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/io/sevensegtimer.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/shift.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/shift.v"/>
        <Attr Name="ImportTime" Val="1439925498"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/uram.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/mfp_nexys4_ddr.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/mfp_nexys4_ddr.v"/>
        <Attr Name="ImportTime" Val="1516725502"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sccompintFPGA/sc_interrupt_tb.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../VivadoFiles/sccompintFPGA/sc_interrupt_tb.v"/>
        <Attr Name="ImportTime" Val="1516778558"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/../../Common/pulseGen.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mfp_nexys4_ddr"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PPRDIR/../../Common/mfp_nexys4_ddr.xdc">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PPRDIR/../../Common/oledrgbpins.tcl">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="UsedInSteps" Val="impl_1;WRITE_BITSTREAM;TCL.PRE"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2017"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream" PreStepTclHook="$PPRDIR/../../Common/oledrgbpins.tcl"/>
    <Step Id="write_device_image"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="clk_wiz_0"/>
</GenRun>
