---
title: 计算机组成原理
date: 2021-11-30 23:30:09
categories:
- 课程笔记
---


# 计组



## 总线

1. 总线是连接各个设备的信息传输线，**总线是各个部件共享的传输介质**。

2. 总线的几种类型：

   1. 片内总线：在芯片内部的总线
   2. 系统总线：
      1. 数据总线：**双向传输线**，总线宽度与**机器字长和存储字长**有关**（用来传输各功能部件之间的数据信息）**
      2. 地址总线：**单向传输线**，**总线宽度与存储单元个数有关**，有10根就有1024个存储单元**（用来指出数据总线的源数据或目的数据在主存单元上的地址或I\O设备的地址）**
      3. 控制总线：单向传输线。**（用来发出各种控制信号的数据线）**
   3. 通信总线

3. 总线带宽：每秒传输信息的最大字节数（64Mbps=64Mb/s）

4. 总线复用：一条信号线分时传输两种信号

5. 对于总线上连接的设备，对总线具有控制权的叫做主设备，没有控制权的叫做从设备。从设备只能响应主设备通过总线发送来的命令，不能控制总线。总线上的信息传送是由主设备启动的。当有多个主设备要对总线进行控制时，就由总线控制器开始判优，总裁哪个主设备可以获得总线控制权

6. 总线判优机制：

   总线判优分为两大类：**集中式**和**分布式**。（集中式将控制逻辑集中到一处，分布式将控制逻辑分散到与总线相连的各个部件上）

   BS-总线忙 BG-总线同意 BR-总线请求 这三根线隶属于控制总线

   1. 链式查询 GP58-3.15a

      流程：

      ​	BG串行地从一个IO接口传向下一个IO接口，如果BG到达的IO接口有总线请求，那么这个接口就发BR，控制部件同意以后发BS

      特点：

      	1. 只需要几根线就能按照一定的优先次序来实现总线的控制

         	2. 容易扩充设备
         	3. 对电路故障十分敏感
         	4. 优先级别低的设备可能很难获得请求

   2. 计数器定时查询

      流程

      ​	当多个设备同时BR时，控制部件中的计数器开始计数，通过设备地址线依次按照计数器所指示的发送计数器内容（某一设备地址）如果该设备地址正在请求则同意这个设备的。

      特点

      1. 设备的优先级不变
      2. 由于计数器的初始值可以改变，所以优先次序可以改变
      3. 对电路故障没有链式查询敏感
      4. 增加了控制线数，控制比较复杂

   3. 独立请求方式

      流程

      ​	每个接口都有一个BR和BG线独立连接控制部件，控制部件内部有排队器进行判优

      特点

      1. 响应速度快
      2. 优先次序控制灵活
      3. 控制线数多，总线控制复杂

7. 总线通信有几个阶段：他们都干了什么p59

   1. 申请分配阶段：主模块申请控制权
   2. 寻址阶段：主模块向总线上发从模块的地址，启动了参与通信的从模块
   3. 传数阶段
   4. 结束阶段

8. 总线通信控制解决的问题，他们的类型，不同类型都做了什么，不同类型的优缺点和不同类型的特点p59

   类型：同步通信

   异步通信（互锁）

   半同步


## 存储器

1. 关于存储矩阵

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639917555858.png" alt="1639917555858" style="zoom:50%;" />

对于上图的存储矩阵，是1K*4位的存储矩阵,10根地址线4根数据线。一共有2^10 * 4个存储芯片。这个矩阵是64*64的，一共64行，分6根线，64列，由于是4位的，分4组，一组16列，用4根线在每组里选一列，交叉完结果就是x行每组的第y列芯片被读写

2. 关于静态RAM

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639917839278.png" alt="1639917839278" style="zoom:50%;" />

T1-T4组成一个触发器，T1-T6组成一个基本单元电路。当行选择时导通T5和T6，列选择导通是T7 T8也被导通，数据从A处流到Dout处完成读的操作。

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639918000830.png" alt="1639918000830" style="zoom:50%;" />

行选择和列选择后，Din处数据流入，A端写数据A'端写数据的相反

**他们的时序图没看，做题的时候看看考频**



2. 动态RAM

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639918799709.png" alt="1639918799709" style="zoom:50%;" />

在读的时候先置打开T4然后置一个预充电信号Vdd，此时读数据线是1，当读选择线为1的时候T2导通，此时若Cg为1则T1被导通，读数据线接地为0，否则读数据线为1.所以当读的时候，读数据线和Cg是相反的，**所以读出来的数据和Cg相反**



写的时候直接写选择线为1，写数据线直接给Cg充电，**这个时候数据是正的**





3. 动态RAM的刷新

由于动态RAM是电容，如果长时间不用的话就会消耗掉，所以要刷新，刷新就是将数据读出来经过读写放大器再写进去，**刷新是一行行进行的**

**刷新与行地址有关**



<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639919382565.png" alt="1639919382565" style="zoom:50%;" />

死区：有很多个存储周期（或者说时间）给了刷新，这个时候不能读写**（这个死区只是针对每行不能读取的情况）**

上图就是刷新时间间隔是2ms，但是刷掉这128行需要64us，所以这64us称为死区

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639919655559.png" alt="1639919655559" style="zoom:50%;" />

每次访问动态RAM就只会访问一行中的几个（看几位吧）所以每次存储的时候将存储周期范围两个地方：一个是存取，另外一段是刷新。这样不会有死区但是tc = tm+tr存取周期上了，速度慢了

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639919870512.png" alt="1639919870512" style="zoom:50%;" />

**对每行的死区**



## 汉明码（偶）

### 配置汉明码

1. 对于n位的数，取k，k满足2^k>=n+k+1，即k位矫正位，整个汉明码一共有k位
2. 列出C001,C010,C011....对于下标为..0..1..0..的设为矫正位，这些位空出，剩余为按照数的顺序填充
3. 对于某个矫正位，观察下标含有1的那位数，对于所有下标在那个位置的数一起异或，异或的结果就是本矫正位

### 解码汉明码

1. 取k个P，对于一个P，这个P的下标只有一个位置为1，P的值就是汉明码中所有下标在那个位置为1的数的异或
2. 将P的下标作为键，将P由高到低排序，得出的数就是出错的位置，若为000则没错

### 汉明码奇校验

在配置汉明码和解码过程中，异或的结果加非，其余的判断与偶数相同



## 高位/低位交叉

### 高位交叉

进行n次存储时间为4T，T为存储周期

### 低位交叉

若为n体交叉则进行n次存储时间为

T+(n-1)*sigmoid T为存储周期sigmoid为总线周期

进行低位交叉条件是T = n*sigmoid



## Cache

### 命中率和效率

<img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639988834837.png" alt="1639988834837" style="zoom:50%;" />



命中率是h = Nc/(Nc+Nh)

平均时间是上图e的分母



### Cache的地址映射

#### 直接映射

1. 主存地址分为：主存地址特征（最后剩下的） Cache中的块标记 块内标记

   块内标记就是看一个块中的字可以用多少位表示

   Cache块标记就是看Cache中有多少块，可以用多少数字表示

   剩下的位数就是主存地址特征



2. 直接映射的分布看起来就是把Cache从第一位贴到主存上，然后一个Cache一个Cache向下移动，所以就导致，如果Cache一共有n块主存的第ni+j映射到第Cache第j块上
3. <img src="C:\Users\ASUS\AppData\Roaming\Typora\typora-user-images\1639995524017.png" alt="1639995524017" style="zoom:50%;" />

第一个问，先搞出主存地址表示，因为一个字是一个B，所以块内地址为3，因为cache中有4块所以块标记为2，剩下有11-3-2=6所以是6 2 3

然后剩下的就是在内存初地址上开始往下走，Cache一共4个块，每块有2个指令，注意指令是4B所以地址是+4的，就效率的时候多列几个就有规律了。这题因为指令占用空间大于Cache空间，所以最后一条指令会把第一条指令从Cache中刷掉



#### 全相联映射

全相联映射就是分块之后映射方式不像直接映射的2一样，它是随机映射的，就是内存可以映射到Cache中任意块中所以地址格式是：主存地址特征 块内标记



#### 组相联映射

分为n路组相联映射，在直接映射中是块标记，在这里就是组标记，一个组有n个块，一个块又有好几个字。

在组相联映射中，组之间的映射像直接映射那样，直接贴上去然后给组编号，但是在组内就像全相联映射一样，随意地映射



## 输入输出系统

### 程序查询方式

### 中断方式

中断隐指令：

	1. 中断响应

   	2. 程序断点进栈
       3. 关中断
       4. 向量地址->PC







## 大题

1. **说明计算机系统的层次结构。**

   虚拟机器M4（高级语言机器）- 用编译程序翻译成汇编语言程序

   虚拟机器M3（汇编语言机器）- 用汇编程序翻译成机器语言程序

   虚拟机器M2（操作系统机器）- 用机器语言解释操作系统

   传统机器M1（机器语言机器）- 用微程序解释机器指令

   微程序机器M0（微指令系统）- 由硬件直接执行微指令

2. **说明冯诺依曼体系结构的特点。**

   1. 计算机由运算器，存储器，控制器，输入设备和输出设备五大部件组成
   2. 指令和数据以同等地位存储在存储器中，并可按地址寻访
   3. 指令和数据均用二进制数表示
   4. 指令由操作码和地址码来表示，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置
   5. 指令在存储器内按顺序存放。通常，指令按顺序执行，在特定条件下，可根据运算结果或根据设定的条件来改变执行顺序
   6. 机器以运算器为中心，输入输出设备与存储器之间的数据传送通过运算器来完成

3. **什么是机器字长、指令字长、存储字长?**

   机器字长：CPU一次能够处理数据的位数

   指令字长：一个指令字中包含二进制代码的位数

   存储字长：一个存储单元存储的二进制代码的位数

4. **系统总线包括哪三类？起到什么作用？**

   数据总线：用来传输各功能部件之间的数据信息

   地址总线：地址总线主要是用来指出数据总线的原数据或目的数据在主存单元的地址或在I/O设备的地址

   控制总线：控制总线是用来发出各种控制信号的传输线

5. **总线判优控制是解决什么问题的？总的来说可以分为哪两种方式？**

   解决多个主设备同时申请总线时，总线的使用权分配问题

   分为集中式和分布式

6. **集中式总线控制优先权仲裁方式有哪三种？各有什么特点？**

   链式查询：只需要很少几根线就能按一定优先次序实现总线控制，很容易扩充设备，但对电路故障很敏感，且优先级别低的设备可能很难获得请求

   

   计数器定时查询：计数可以从“0”开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，……，n的顺序降序排列，而且固定不变；计数也可以从上一次计数的终止点开始，即是一种循环方法，此时设备使用总线的优先级相等；计数器的初始值还可由程序设置，故优先次序可以改变。这种方式对电路的故障不如链式查询方式敏感，但增加了控制线数，控制也较复杂

   

   独立请求方式：响应速度快，优先次序控制灵活，但控制线数量多，总线控制更复杂

7. **简述总线周期的4个阶段。**

   1. 申请分配阶段:由需要使用总线的主模块(或主设备)提出申请,经总线仲裁机构决定下一传输周期的总线使用权授予某一申请者

   2. 寻址阶段:取得使用权的主模块通过总线发出本次要访问的从模块(或从设备)的地址及有关命令,启动参与本次传输的从模块

   3.传数阶段:主模块和从模块进行数据交换,数据由源模块发出,经数据总线流入目的模块

   4.结束阶段:主模块的有关信息均从系统总线上撤除,让出总线使用权

8. **总线通信控制是解决什么问题的？总的来说有哪几种控制方式？各自的特点是什么？**

   总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调如何配合.

   

   | 通信类型   | 特点                           |
   | :--------- | ------------------------------ |
   | 异步通信   | 采用应答方式，没有公共时钟标准 |
   | 半同步通信 | 同步、异步结合                 |
   | 分离式通信 | 充分挖掘系统总线每个瞬间的潜力 |
   | 同步通信   | 通信双方由统一时标控制数据传送 |

9. **串行传输和并行传输有何区别？各适用于什么场合？**

   

10. **试比较RAM和ROM。**

11. **从实现技术的角度，试比较SRAM和DRAM。**

12. **存储芯片内的地址译码方式有几种？各自特点及应用场合？**

13. **什么是动态RAM的刷新？刷新有几种方式？简要说明之。**

14. **存储容量扩展有哪几种方法？**

15. **使用汉明码进行校验时，需要增加k位检测位，且k位的检测位和n位的待检测二进制代码位之间要满足什么关系？为什么？**

16. **已知收到的海明码为0100111（按配偶原则配置），试问欲传送的信息是什么？**

17. **什么是多体并行存储器？有哪两种存储体编址方式，各自有什么特点？**

18. **Cache、主存和辅存构成的三级存储系统分别的目的是什么？设计依据是？**

19. **请简述Cache的基本工作原理。**

20. **试比较主存-Cache管理中三种地址映射的方法，并分别给出在三种地址映射下，主存地址划分。**

21. **Cache-主存间的替换策略有哪些，请简述。**

22. **发生主存写请求时，如何保证Cache和主存的一致性？**

23. **I/O地址码的编制方式有哪两种？**

24. **I/O与主机交换信息有哪几种控制方式？各有何特点？**

25. **什么是I/O接口，它与端口有何区别？为什么要设置I/O接口，I/O接口如何分类。**

26. **程序查询方式和程序中断方式都由程序实现外围设备的输入输出，它们有何不同？**

27. **以I/O设备的中断处理过程为例，说明一次程序中断的全过程。**

28. **在DMA方式中有没有中断请求，为什么？DMA接口电路中应设置哪些硬件。**

29. **DMA方式中的中断请求和程序中断中的中断请求有何区别？**

30. **DMA和主存交换数据时有哪三种方法？分别简述。**

31. **简述DMA的工作过程。** 

32. **DMA接口的类型有哪几种？**

33. **说明浮点加/减法运算步骤。**

34. **说明浮点乘/除法运算的基本步骤。**

35. **试比较基址寻址和变址寻址，并举例说明其适用的场合。**

36. **任意写出五种寻址方式，令EA为有效地址，A为形式地址，写出这五种寻址方式计算有效地址的表达式。**

37. **指令中有哪些字段？各有何作用？如何确定各字段的位数？**

38. **RISC和CISC指令系统各自的特点。**

39. **CPU有哪些功能？画出其内部的组成框图，并说明每个部件的作用。**

40. **影响流水线性能的因素有哪些？分别由什么原因导致的？分别采用什么方法解决？**

41. **流水线性能评价指标有吞吐率、加速比、效率。各自的定义是什么？**

42. **某机有五个中断源L0、L1、L2、L3、L4，按中断响应的次序由高向低排序为L0→L1→L2→L3→L4，现要求中断处理次序为L1→L3→L4→L0→L2，写出各中断源的屏蔽字。**

43. **什么是中断？中断系统需要解决哪些问题？**

44. **CPU响应中断的条件和时间是什么？**

45. **CPU进入中断周期后，完成哪些操作？**

46. **什么是中断隐指令？它有哪些功能。**

47. **什么是中断屏蔽字，它的作用是什么？**

48. **什么是多级时序？**

49. **简述微程序设计的思想。**

50. **什么是水平型微指令，什么是垂直型微指令，说明其各自的特点。**





