# proyecto_verificacion_sv
Verificaci√≥n usando SystemVerilog
