Verilog传奇-从电路出发的HDL代码设计 PDF下载 吴涛 百度云 电子书 下载 电子书下载
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712129844
PDF电子书下载不求人，看这篇文章就够了→ http://www.chendianrong.com/pdf#712129844
<p>书名:Verilog传奇-从电路出发的HDL代码设计</p><p>作者:吴涛</p><p>页数:456</p><p>定价:¥79.0</p><p>出版社:电子工业出版社</p><p>出版日期:2016-09-01</p><p>ISBN:9787121298448</p><p><h2>本书特色</h2></p>[<p>
电路图是代码的基础，代码是电路图的描述，这是数字逻辑系统设计的基本思路。本书正是遵循这种思路，从电路出发系统地介绍了Verilog语言的知识。本书以通俗幽默的语言介绍了Verilog语言的基础知识以及对应的电路设计技巧，其中重点强调了“看图（电路图）说话（写Verilog代码）”的思想。除了基本知识、可综合语句、仿真验证外，还讲解了复杂系统设计方法，介绍了3种不同算法的DDS系统的设计。通过阅读本书，读者可以熟练、全面地掌握针对工程实践的Verilog语言的知识，并且了解了系统算法与定点化、系统结构与电路设计等概念。在今后的工程实践中，这些对于一个合格的数字逻辑设计工程师而言，都是必须掌握的知识。
                                        </p>]<p><h2>内容简介</h2></p>[<p>一直寻觅可以写这种风格和传播技术之道的作者，直到遇到吴涛博士。这连续创作和出版的两本书虽然对作者来说可能源于厚积薄发而信手拈来，一气呵成，但在其他人身上则是不可能实现的。本书兼具幽默的传达方式、合理的知识框架，也许会让入门菜鸟甚至行业内有经验者有醍醐灌顶的感觉。 </p>]<p><h2>作者简介</h2></p>[<p>从事过关于W-CDMA的FPGA IP core设计工作，也完成过W-CDMA和TDS-CDMA的接收机理论研究和链路仿真，及无线通信的系统设计和标准设计工作。目前，有100多个已经授权的发明专利，也是某个通信行业标准文件的第一作者，还有专利的思想被写入3GPP的协议。作者在某电子信类专业论坛上享有一定知名度，以文风幽默，谈古论今，故事性讲解擅长。</p>]<p><h2>目录</h2></p>
    目  录忍者学校篇**章  基础知识 2加和尚说技术发展 穆金仙谈语言演变Verilog语言发展及其主要特点 5守规并非实际迂腐  按部方为真正捷径ASIC与FPGA的开发流程 13高速率信号要完整  门阵列时序可约束FPGA的时序约束 21打胜仗未雨需绸缪 做设计把握到细节FPGA结构与面向FPGA的设计 30语言设计两面全能  初学乍练一头雾水Verilog语言的可综合性 38第二章  语言层次 47目  录忍者学校篇**章  基础知识 2加和尚说技术发展 穆金仙谈语言演变Verilog语言发展及其主要特点 5守规并非实际迂腐  按部方为真正捷径ASIC与FPGA的开发流程 13高速率信号要完整  门阵列时序可约束FPGA的时序约束 21打胜仗未雨需绸缪 做设计把握到细节FPGA结构与面向FPGA的设计 30语言设计两面全能  初学乍练一头雾水Verilog语言的可综合性 38第二章  语言层次 47翻译标准穆子得意  胡说层次加菲犯难标准内容与逻辑层次 50跳出行为天地宽  广面试之前必读此节非RTL级的Verilog简介 57脚踏阴阳以生四象  内存数值而出格式常量与表达式 63出生命名自有准则  千丝万缕布尔逻辑变量类型 71工程步骤自顶向下 逻辑设计模块连接模块设计与连接 77下忍者篇第三章  组合操作 88科学思维三段推理  数字电路逻辑运算逻辑运算 92四则运算正负整数  可否综合加减乘除算术运算 99适应环境多种选择  分支导航关系比较关系操作 107关关雎鸠辗转反侧  位位比特拼接扩展位拼接与选取 113前途歧路会看地图  系统分支选择操作“? :”选择操作 122第四章  还是组合 131默默潜伏不求正名  时时准备立即响应组合逻辑：reg与always 134条件面前戏说假如  真情实感泪唱如果选择语句 143数座“伊夫”管理困难  多个数值讨论“案例”多选语句 151沙弥听讲迷途知返  老道说书指点迷津组合逻辑综合 160中忍者篇第五章  时序逻辑 167两个活宝锁存触发 一对兄弟电平边沿触发器与时序逻辑 171积香厨中穆子做面 集电芯内触发联串D触发器链 181包袱重压蜗牛行路 轻装分担马蹄飞奔时序与组合逻辑融合 192独木成林难于登天 兄弟协力分进合击并行化设计模式 204天下大事欲速不达 建功立业集腋成裘流水线设计模式 214工作不满老板发怒 一人多用调度得当时分复用设计模式 231第六章  工程话题 241系统复位无上法宝 片外按键初级输入按键与复位 244语言有限移位受限 智力无边位数可变可变移位宽度的移位操作 255数字逻辑状态一统 数学抽象模型两种有限状态机及其代码 262多个时钟滴滴答答 几种隔离分分合合多时钟系统 275重复工作令人烦恼循环描述可能综合循环控制 282上忍者篇第七章  灵活模块 291辟邪驱鬼书宝尉迟 复杂计算任务函数函数与任务 294统一环境统一定义 一起修改一起作用宏定义与宏判断 303结构一致小节差异 书写单次参数细化参数 310
学习方法模式总结 代码简练生成有道生成块 319综合知识核心设计 数字分频牛刀小试数字分频器核的设计 333第八章  电路之外 334行为涉及红花两朵 电路验证各有不同与电路无关的HDL 347继承而来功能丰富 范围广泛应用谨慎编译指令 356仿真亦需输入输出 语言也有任务函数系统任务与函数 364武林高手也要吃饭 *强设计必须测试测量向量与激励 374对外联络语言接口 勾选交通句柄函数与其他语言/系统借口简介 383火影篇第九章  综合例子 391脉冲时钟时时震荡 正弦信号刻刻查表DDS及其基于ROM查找表的实现 394截弓为弦祖子得率 化曲作线比丘成功基于折线拟合的DDS实现 407胡旋不停逐步逼近 位宽延长内外有别基于CORDIC的DDS实现 421
常用Verilog关键词的逻辑归类 431
代码风格与规则 434
有关开发与仿真环境的资料 438信息
