졸업 논문: DRAM 커패시터 성능 향상을 위한 유전체 구조 연구
연구 기간: 2022.03 ~ 2022.12 (학부 연구생 및 졸업 논문 과정)

담당 업무 및 역할:

DRAM 커패시터 및 High-k(고유전율) 신소재 관련 선행 연구 분석

ALD(원자층 증착법) 장비를 이용한 $ZrO_{2}-HfO_{2}-Al_{2}O_{3}$ 박막 증착 실험 설계 및 수행

Probe Station을 활용하여 제작된 소자의 C-V, I-V 등 전기적 특성 측정 및 분석

Ellipsometer, SEM 등을 통한 박막의 물리적 특성 분석

실험 결과 데이터화 및 논문 작성

사용 기술 및 환경:

증착 장비: ALD(Atomic Layer Deposition)

측정/분석 장비: Ellipsometer, Probe Station, Semiconductor Analyzer (Keithley 4200-SCS), SEM

핵심 소재: $ZrO_{2}$, $HfO_{2}$, $Al_{2}O_{3}$ (High-k Dielectrics)

상세 내용
DRAM의 고집적화에 따라 발생하는 커패시터의 정전용량(Capacitance) 감소 문제를 해결하기 위해 진행한 연구입니다. 기존의 구조적 개선 방법의 한계를 극복하고자, 높은 유전율을 가진 신소재 $ZrO_{2}$와 $HfO_{2}$를 활용하여 소재 측면에서 성능을 향상시키는 것을 목표로 삼았습니다.

ALD(원자층 증착법) 기술을 사용하여 $ZrO_{2}$와 $HfO_{2}$ 박막의 층수와 두께를 다르게 조합한 여러 유전체 구조를 설계하고 직접 증착했습니다. 또한, 누설 전류 특성을 개선하기 위해 박막 중간과 상부에 $Al_{2}O_{3}$를 삽입하여 안정성을 높였습니다.

실험 결과, 박막을 더 얇고 다층 구조로 만들수록 Grain size가 감소하여 누설 전류 특성이 향상되는 장점을 확인했습니다. 비록 유전율은 소폭 감소했지만, DRAM 동작에 필수적인 반강유전성(Anti-ferroelectric) 특성을 유지하며 낮은 등가산화막두께(EOT) 값을 달성하여 차세대 DRAM 커패시터 소재로서의 적용 가능성을 증명했습니다.

문제 해결 과정
문제 정의: DRAM 소자가 미세화될수록 커패시터의 물리적 면적이 줄어들어 정전용량이 감소하고, 이는 데이터 저장 능력을 저하시킵니다. 또한, 유전막 두께를 줄이면 터널링 현상으로 누설 전류가 증가하는 문제가 발생합니다.

해결 전략:

$SiO_{2}$ 대비 월등히 높은 유전율을 갖는 $ZrO_{2}$와 $HfO_{2}$를 유전막 소재로 채택하여 정전용량 확보.

두 소재를 나노미터 단위의 다층 구조로 설계하여 높은 유전율을 갖는 결정상(Tetragonal)을 안정적으로 형성하고, 동시에 Grain 크기를 제어하여 누설 전류 경로를 최소화.

절연 특성이 우수한 $Al_{2}O_{3}$ 박막을 중간층으로 삽입하여 누설 전류를 효과적으로 억제.

결과: 위 전략을 통해 낮은 누설 전류(<10 
−7
 A/cm 
2
 ) 기준을 만족하면서도 0.63nm 수준의 낮은 EOT(등가산화막두께) 값을 구현하여, DRAM의 집적도를 한 단계 더 높일 수 있는 새로운 유전체 구조를 성공적으로 제안했습니다.
