Timing Analyzer report for ROB_top
Thu Apr 02 19:31:43 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pin_clk'
 14. Slow 1200mV 85C Model Hold: 'pin_clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'pin_clk'
 23. Slow 1200mV 0C Model Hold: 'pin_clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'pin_clk'
 31. Fast 1200mV 0C Model Hold: 'pin_clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ROB_top                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.23        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
;     Processor 3            ;   3.8%      ;
;     Processor 4            ;   1.6%      ;
;     Processors 5-16        ;   1.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; ../phys/ROB.out.sdc ; OK     ; Thu Apr 02 19:31:42 2020 ;
+---------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; pin_clk    ; Base ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pin_clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 204.62 MHz ; 204.62 MHz      ; pin_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; pin_clk ; 0.113 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; pin_clk ; 0.305 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; pin_clk ; 1.000 ; 0.000                           ;
+---------+-------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pin_clk'                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.113 ; ROB:ROB|rsp_data[18]                                                                                           ; rsp_data[18]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.758      ;
; 0.121 ; ROB:ROB|rsp_data[27]                                                                                           ; rsp_data[27]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.750      ;
; 0.126 ; ROB:ROB|rsp_data[21]                                                                                           ; rsp_data[21]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.111     ; 0.743      ;
; 0.130 ; ROB:ROB|rsp_data[24]                                                                                           ; rsp_data[24]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.111     ; 0.739      ;
; 0.130 ; ROB:ROB|rsp_data[19]                                                                                           ; rsp_data[19]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.741      ;
; 0.131 ; ROB:ROB|mem_req_val                                                                                            ; mem_req_val             ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.742      ;
; 0.131 ; ROB:ROB|rsp_data[23]                                                                                           ; rsp_data[23]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.740      ;
; 0.131 ; ROB:ROB|req_ready                                                                                              ; req_ready               ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.747      ;
; 0.132 ; ROB:ROB|rsp_data[26]                                                                                           ; rsp_data[26]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.739      ;
; 0.133 ; ROB:ROB|rsp_data[25]                                                                                           ; rsp_data[25]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.738      ;
; 0.134 ; ROB:ROB|rsp_param[2]                                                                                           ; rsp_param[2]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.739      ;
; 0.134 ; ROB:ROB|rsp_ID[3]                                                                                              ; rsp_ID[3]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.739      ;
; 0.135 ; ROB:ROB|rsp_param[4]                                                                                           ; rsp_param[4]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.738      ;
; 0.135 ; ROB:ROB|rsp_ID[1]                                                                                              ; rsp_ID[1]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.738      ;
; 0.139 ; ROB:ROB|rsp_val                                                                                                ; rsp_val                 ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.737      ;
; 0.149 ; ROB:ROB|rsp_data[14]                                                                                           ; rsp_data[14]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.722      ;
; 0.151 ; ROB:ROB|rsp_data[15]                                                                                           ; rsp_data[15]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.720      ;
; 0.151 ; ROB:ROB|rsp_data[11]                                                                                           ; rsp_data[11]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.725      ;
; 0.152 ; ROB:ROB|rsp_data[31]                                                                                           ; rsp_data[31]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.726      ;
; 0.152 ; ROB:ROB|rsp_data[9]                                                                                            ; rsp_data[9]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.724      ;
; 0.153 ; ROB:ROB|rsp_ID[5]                                                                                              ; rsp_ID[5]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.725      ;
; 0.153 ; ROB:ROB|rsp_data[29]                                                                                           ; rsp_data[29]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.111     ; 0.716      ;
; 0.153 ; ROB:ROB|rsp_data[13]                                                                                           ; rsp_data[13]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.723      ;
; 0.153 ; ROB:ROB|rsp_data[10]                                                                                           ; rsp_data[10]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.723      ;
; 0.154 ; ROB:ROB|mem_req_addr[0]                                                                                        ; mem_req_addr[0]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.726      ;
; 0.154 ; ROB:ROB|rsp_data[17]                                                                                           ; rsp_data[17]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.111     ; 0.715      ;
; 0.155 ; ROB:ROB|mem_req_addr[4]                                                                                        ; mem_req_addr[4]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.725      ;
; 0.155 ; ROB:ROB|rsp_param[0]                                                                                           ; rsp_param[0]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.723      ;
; 0.155 ; ROB:ROB|rsp_ID[7]                                                                                              ; rsp_ID[7]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.723      ;
; 0.155 ; ROB:ROB|rsp_data[28]                                                                                           ; rsp_data[28]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.716      ;
; 0.155 ; ROB:ROB|rsp_data[3]                                                                                            ; rsp_data[3]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.723      ;
; 0.156 ; ROB:ROB|mem_req_addr[8]                                                                                        ; mem_req_addr[8]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.724      ;
; 0.156 ; ROB:ROB|rsp_data[30]                                                                                           ; rsp_data[30]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.111     ; 0.713      ;
; 0.156 ; ROB:ROB|rsp_data[22]                                                                                           ; rsp_data[22]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.715      ;
; 0.157 ; ROB:ROB|mem_req_addr[6]                                                                                        ; mem_req_addr[6]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.723      ;
; 0.157 ; ROB:ROB|mem_req_addr[5]                                                                                        ; mem_req_addr[5]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.723      ;
; 0.157 ; ROB:ROB|rsp_data[20]                                                                                           ; rsp_data[20]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.714      ;
; 0.157 ; ROB:ROB|rsp_data[7]                                                                                            ; rsp_data[7]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.721      ;
; 0.158 ; ROB:ROB|mem_req_ID[0]                                                                                          ; mem_req_ID[0]           ; pin_clk      ; pin_clk     ; 5.000        ; -3.098     ; 0.724      ;
; 0.158 ; ROB:ROB|rsp_ID[4]                                                                                              ; rsp_ID[4]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.715      ;
; 0.159 ; ROB:ROB|rsp_data[16]                                                                                           ; rsp_data[16]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.109     ; 0.712      ;
; 0.160 ; ROB:ROB|mem_req_addr[1]                                                                                        ; mem_req_addr[1]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.720      ;
; 0.160 ; ROB:ROB|rsp_param[3]                                                                                           ; rsp_param[3]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.713      ;
; 0.161 ; ROB:ROB|rsp_ID[2]                                                                                              ; rsp_ID[2]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.712      ;
; 0.162 ; ROB:ROB|rsp_ID[6]                                                                                              ; rsp_ID[6]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.107     ; 0.711      ;
; 0.163 ; ROB:ROB|rsp_data[6]                                                                                            ; rsp_data[6]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.713      ;
; 0.172 ; ROB:ROB|rsp_data[8]                                                                                            ; rsp_data[8]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.704      ;
; 0.177 ; ROB:ROB|rsp_param[1]                                                                                           ; rsp_param[1]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.701      ;
; 0.177 ; ROB:ROB|rsp_data[1]                                                                                            ; rsp_data[1]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.701      ;
; 0.177 ; ROB:ROB|rsp_data[0]                                                                                            ; rsp_data[0]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.699      ;
; 0.178 ; ROB:ROB|rsp_data[4]                                                                                            ; rsp_data[4]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.698      ;
; 0.179 ; ROB:ROB|mem_req_addr[9]                                                                                        ; mem_req_addr[9]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.701      ;
; 0.179 ; ROB:ROB|rsp_ID[0]                                                                                              ; rsp_ID[0]               ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.699      ;
; 0.180 ; ROB:ROB|rsp_data[12]                                                                                           ; rsp_data[12]            ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.696      ;
; 0.180 ; ROB:ROB|rsp_data[2]                                                                                            ; rsp_data[2]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.104     ; 0.696      ;
; 0.181 ; ROB:ROB|mem_req_ID[1]                                                                                          ; mem_req_ID[1]           ; pin_clk      ; pin_clk     ; 5.000        ; -3.098     ; 0.701      ;
; 0.182 ; ROB:ROB|mem_req_addr[7]                                                                                        ; mem_req_addr[7]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.698      ;
; 0.182 ; ROB:ROB|mem_req_addr[3]                                                                                        ; mem_req_addr[3]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.698      ;
; 0.183 ; ROB:ROB|mem_req_ID[3]                                                                                          ; mem_req_ID[3]           ; pin_clk      ; pin_clk     ; 5.000        ; -3.098     ; 0.699      ;
; 0.184 ; ROB:ROB|mem_req_addr[2]                                                                                        ; mem_req_addr[2]         ; pin_clk      ; pin_clk     ; 5.000        ; -3.100     ; 0.696      ;
; 0.184 ; ROB:ROB|rsp_data[5]                                                                                            ; rsp_data[5]             ; pin_clk      ; pin_clk     ; 5.000        ; -3.102     ; 0.694      ;
; 0.186 ; ROB:ROB|mem_req_ID[2]                                                                                          ; mem_req_ID[2]           ; pin_clk      ; pin_clk     ; 5.000        ; -3.098     ; 0.696      ;
; 0.308 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[2]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.253      ;
; 0.326 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[28]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 4.234      ;
; 0.383 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[31]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.446     ; 4.169      ;
; 0.392 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[5]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.445     ; 4.161      ;
; 0.398 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[9]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 4.156      ;
; 0.401 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[4]       ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.160      ;
; 0.402 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[21]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.159      ;
; 0.407 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[30]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.154      ;
; 0.408 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[12]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 4.146      ;
; 0.412 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[10]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 4.142      ;
; 0.414 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[4]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.147      ;
; 0.415 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[5]       ; pin_clk      ; pin_clk     ; 5.000        ; -0.443     ; 4.140      ;
; 0.423 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[8]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 4.131      ;
; 0.437 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[7]       ; pin_clk      ; pin_clk     ; 5.000        ; -0.443     ; 4.118      ;
; 0.442 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[3]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.119      ;
; 0.442 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[1]       ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.119      ;
; 0.446 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[11]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 4.108      ;
; 0.447 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[27]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 4.113      ;
; 0.451 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[16]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 4.109      ;
; 0.453 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[3]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.445     ; 4.100      ;
; 0.458 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[2]       ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.103      ;
; 0.459 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[13]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 4.095      ;
; 0.470 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[29]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.091      ;
; 0.477 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[7]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.445     ; 4.076      ;
; 0.479 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[26]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 4.081      ;
; 0.494 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[24]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.067      ;
; 0.500 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[1]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.445     ; 4.053      ;
; 0.513 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[17]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 4.048      ;
; 0.574 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[2]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.444     ; 3.980      ;
; 0.579 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[25]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 3.981      ;
; 0.581 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[15]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 3.979      ;
; 0.603 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[20]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 3.957      ;
; 0.615 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[1]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.443     ; 3.940      ;
; 0.658 ; ROB:ROB|ROB_drdy[5]                                                                                            ; ROB:ROB|ROB_rdy_st_drdy ; pin_clk      ; pin_clk     ; 5.000        ; -0.080     ; 4.260      ;
; 0.700 ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; ROB:ROB|ROB_rdy_st_drdy ; pin_clk      ; pin_clk     ; 5.000        ; -0.079     ; 4.219      ;
; 0.729 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[19]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 3.831      ;
; 0.732 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[23]    ; pin_clk      ; pin_clk     ; 5.000        ; -0.438     ; 3.828      ;
; 0.733 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[6]       ; pin_clk      ; pin_clk     ; 5.000        ; -0.437     ; 3.828      ;
+-------+----------------------------------------------------------------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pin_clk'                                                                                                                                                                                                          ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.305 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.443      ; 0.970      ;
; 0.314 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.445      ; 0.981      ;
; 0.328 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.445      ; 0.995      ;
; 0.377 ; ROB:ROB|ROB_rd_st_ptr[1]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.443      ; 1.042      ;
; 0.401 ; ROB:ROB|ROB_get_ptr[3]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ROB:ROB|ROB_get_ptr[2]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; ROB:ROB|rsp_val                                 ; ROB:ROB|rsp_val                                                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; ROB:ROB|req_ready                               ; ROB:ROB|req_ready                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[12]                            ; ROB:ROB|ROB_drdy[12]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[8]                             ; ROB:ROB|ROB_drdy[8]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[4]                             ; ROB:ROB|ROB_drdy[4]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[0]                             ; ROB:ROB|ROB_drdy[0]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[13]                            ; ROB:ROB|ROB_drdy[13]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[9]                             ; ROB:ROB|ROB_drdy[9]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[1]                             ; ROB:ROB|ROB_drdy[1]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[5]                             ; ROB:ROB|ROB_drdy[5]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[14]                            ; ROB:ROB|ROB_drdy[14]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[2]                             ; ROB:ROB|ROB_drdy[2]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[10]                            ; ROB:ROB|ROB_drdy[10]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[6]                             ; ROB:ROB|ROB_drdy[6]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[15]                            ; ROB:ROB|ROB_drdy[15]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[3]                             ; ROB:ROB|ROB_drdy[3]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[11]                            ; ROB:ROB|ROB_drdy[11]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_drdy[7]                             ; ROB:ROB|ROB_drdy[7]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_rdy_st_ptr[3]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_rdy_st_ptr[2]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[1]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_put_ptr[2]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|ROB_put_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.669      ;
; 0.406 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[0]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.674      ;
; 0.407 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[0]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[0]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.674      ;
; 0.443 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[1]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.710      ;
; 0.457 ; ROB:ROB|ROB_put_ptr[3]                          ; ROB:ROB|mem_req_ID[3]                                                                                          ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.724      ;
; 0.464 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.732      ;
; 0.464 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.732      ;
; 0.483 ; ROB:ROB|ROB_get_ptr[2]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.751      ;
; 0.551 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[21] ; ROB:ROB|rsp_ID[7]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.819      ;
; 0.551 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[19] ; ROB:ROB|rsp_ID[5]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.819      ;
; 0.551 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[14] ; ROB:ROB|rsp_ID[0]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.819      ;
; 0.551 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[39] ; ROB:ROB|rsp_data[30]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.819      ;
; 0.551 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[38] ; ROB:ROB|rsp_data[29]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.819      ;
; 0.552 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[13] ; ROB:ROB|rsp_param[4]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[9]  ; ROB:ROB|rsp_param[0]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.820      ;
; 0.552 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[15] ; ROB:ROB|rsp_ID[1]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[33] ; ROB:ROB|rsp_data[24]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.820      ;
; 0.552 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[31] ; ROB:ROB|rsp_data[22]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.819      ;
; 0.552 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[26] ; ROB:ROB|rsp_data[17]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.820      ;
; 0.553 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[18] ; ROB:ROB|rsp_ID[4]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[40] ; ROB:ROB|rsp_data[31]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.821      ;
; 0.553 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[25] ; ROB:ROB|rsp_data[16]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[12] ; ROB:ROB|rsp_data[3]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[10] ; ROB:ROB|rsp_data[1]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.820      ;
; 0.554 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[16] ; ROB:ROB|rsp_ID[2]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.821      ;
; 0.555 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[27] ; ROB:ROB|rsp_data[18]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.822      ;
; 0.555 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[16] ; ROB:ROB|rsp_data[7]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.822      ;
; 0.564 ; mem_rsp_ID[0]                                   ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[1]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 3.103      ; 2.853      ;
; 0.588 ; mem_rsp_data[18]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[27]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 3.109      ; 2.883      ;
; 0.592 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.443      ; 1.257      ;
; 0.600 ; req_addr[7]                                     ; ROB:ROB|mem_req_addr[7]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 3.100      ; 2.886      ;
; 0.601 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.868      ;
; 0.625 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.448      ; 1.295      ;
; 0.632 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.080      ; 0.898      ;
; 0.633 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.080      ; 0.899      ;
; 0.637 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[11] ; ROB:ROB|rsp_param[2]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.904      ;
; 0.637 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[22] ; ROB:ROB|rsp_data[13]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.905      ;
; 0.637 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[17] ; ROB:ROB|rsp_data[8]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.905      ;
; 0.638 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[10] ; ROB:ROB|rsp_param[1]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.906      ;
; 0.638 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[14] ; ROB:ROB|rsp_data[5]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[12] ; ROB:ROB|rsp_param[3]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[20] ; ROB:ROB|rsp_ID[6]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[30] ; ROB:ROB|rsp_data[21]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.907      ;
; 0.639 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[9]  ; ROB:ROB|rsp_data[0]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.907      ;
; 0.640 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[23] ; ROB:ROB|rsp_data[14]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[17] ; ROB:ROB|rsp_ID[3]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[15] ; ROB:ROB|rsp_data[6]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.909      ;
; 0.642 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.448      ; 1.312      ;
; 0.642 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[6]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.909      ;
; 0.644 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[21] ; ROB:ROB|rsp_data[12]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.912      ;
; 0.649 ; req_ID[7]                                       ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[21]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 3.102      ; 2.937      ;
; 0.649 ; req_addr[6]                                     ; ROB:ROB|mem_req_addr[6]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 3.100      ; 2.935      ;
; 0.668 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.935      ;
; 0.669 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.081      ; 0.936      ;
; 0.676 ; req_addr[4]                                     ; ROB:ROB|mem_req_addr[4]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 3.100      ; 2.962      ;
; 0.682 ; mem_rsp_ID[1]                                   ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 3.465      ; 3.369      ;
; 0.683 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.951      ;
; 0.684 ; mem_rsp_data[30]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[39]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 3.111      ; 2.981      ;
; 0.686 ; mem_rsp_ID[1]                                   ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[3]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 3.103      ; 2.975      ;
; 0.690 ; req_addr[5]                                     ; ROB:ROB|mem_req_addr[5]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 3.100      ; 2.976      ;
; 0.696 ; mem_rsp_data[0]                                 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[9]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 3.104      ; 2.986      ;
; 0.701 ; req_addr[9]                                     ; ROB:ROB|mem_req_addr[9]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 3.100      ; 2.987      ;
; 0.702 ; req_param[0]                                    ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[9]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 3.102      ; 2.990      ;
; 0.714 ; mem_rsp_data[24]                                ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~porta_datain_reg0  ; pin_clk      ; pin_clk     ; 0.000        ; 3.471      ; 3.407      ;
; 0.714 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.982      ;
; 0.715 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.082      ; 0.983      ;
; 0.716 ; req_val                                         ; ROB:ROB|req_ready                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 3.102      ; 3.004      ;
; 0.716 ; req_ID[1]                                       ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[15]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 3.107      ; 3.009      ;
; 0.717 ; mem_rsp_data[13]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[22]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 3.104      ; 3.007      ;
; 0.718 ; req_addr[0]                                     ; ROB:ROB|mem_req_addr[0]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 3.100      ; 3.004      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 221.04 MHz ; 221.04 MHz      ; pin_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; pin_clk ; 0.476 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; pin_clk ; 0.315 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; pin_clk ; 1.000 ; 0.000                          ;
+---------+-------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pin_clk'                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.476 ; ROB:ROB|rsp_data[18]                                                                                           ; rsp_data[18]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.679      ;
; 0.482 ; ROB:ROB|rsp_data[27]                                                                                           ; rsp_data[27]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.673      ;
; 0.488 ; ROB:ROB|rsp_data[21]                                                                                           ; rsp_data[21]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.826     ; 0.666      ;
; 0.488 ; ROB:ROB|req_ready                                                                                              ; req_ready                ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.674      ;
; 0.491 ; ROB:ROB|mem_req_val                                                                                            ; mem_req_val              ; pin_clk      ; pin_clk     ; 5.000        ; -2.823     ; 0.666      ;
; 0.491 ; ROB:ROB|rsp_data[24]                                                                                           ; rsp_data[24]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.826     ; 0.663      ;
; 0.491 ; ROB:ROB|rsp_data[19]                                                                                           ; rsp_data[19]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.664      ;
; 0.492 ; ROB:ROB|rsp_data[23]                                                                                           ; rsp_data[23]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.663      ;
; 0.493 ; ROB:ROB|rsp_ID[3]                                                                                              ; rsp_ID[3]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.663      ;
; 0.493 ; ROB:ROB|rsp_data[26]                                                                                           ; rsp_data[26]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.662      ;
; 0.494 ; ROB:ROB|rsp_param[4]                                                                                           ; rsp_param[4]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.662      ;
; 0.494 ; ROB:ROB|rsp_param[2]                                                                                           ; rsp_param[2]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.662      ;
; 0.494 ; ROB:ROB|rsp_data[25]                                                                                           ; rsp_data[25]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.661      ;
; 0.495 ; ROB:ROB|rsp_ID[1]                                                                                              ; rsp_ID[1]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.661      ;
; 0.497 ; ROB:ROB|rsp_val                                                                                                ; rsp_val                  ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.664      ;
; 0.506 ; ROB:ROB|rsp_data[14]                                                                                           ; rsp_data[14]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.649      ;
; 0.508 ; ROB:ROB|rsp_data[31]                                                                                           ; rsp_data[31]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.654      ;
; 0.508 ; ROB:ROB|rsp_data[15]                                                                                           ; rsp_data[15]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.647      ;
; 0.509 ; ROB:ROB|rsp_ID[5]                                                                                              ; rsp_ID[5]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.653      ;
; 0.509 ; ROB:ROB|rsp_data[11]                                                                                           ; rsp_data[11]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.652      ;
; 0.510 ; ROB:ROB|mem_req_addr[0]                                                                                        ; mem_req_addr[0]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.654      ;
; 0.510 ; ROB:ROB|rsp_data[9]                                                                                            ; rsp_data[9]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.651      ;
; 0.511 ; ROB:ROB|mem_req_addr[4]                                                                                        ; mem_req_addr[4]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.653      ;
; 0.511 ; ROB:ROB|rsp_data[29]                                                                                           ; rsp_data[29]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.826     ; 0.643      ;
; 0.511 ; ROB:ROB|rsp_data[13]                                                                                           ; rsp_data[13]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.650      ;
; 0.511 ; ROB:ROB|rsp_data[10]                                                                                           ; rsp_data[10]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.650      ;
; 0.512 ; ROB:ROB|rsp_param[0]                                                                                           ; rsp_param[0]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.650      ;
; 0.512 ; ROB:ROB|rsp_ID[7]                                                                                              ; rsp_ID[7]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.650      ;
; 0.512 ; ROB:ROB|rsp_data[28]                                                                                           ; rsp_data[28]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.643      ;
; 0.512 ; ROB:ROB|rsp_data[22]                                                                                           ; rsp_data[22]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.643      ;
; 0.512 ; ROB:ROB|rsp_data[17]                                                                                           ; rsp_data[17]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.826     ; 0.642      ;
; 0.512 ; ROB:ROB|rsp_data[3]                                                                                            ; rsp_data[3]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.650      ;
; 0.513 ; ROB:ROB|mem_req_addr[8]                                                                                        ; mem_req_addr[8]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.651      ;
; 0.513 ; ROB:ROB|rsp_data[7]                                                                                            ; rsp_data[7]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.649      ;
; 0.514 ; ROB:ROB|mem_req_addr[6]                                                                                        ; mem_req_addr[6]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.650      ;
; 0.514 ; ROB:ROB|mem_req_addr[5]                                                                                        ; mem_req_addr[5]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.650      ;
; 0.514 ; ROB:ROB|rsp_ID[4]                                                                                              ; rsp_ID[4]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.642      ;
; 0.514 ; ROB:ROB|rsp_data[30]                                                                                           ; rsp_data[30]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.826     ; 0.640      ;
; 0.514 ; ROB:ROB|rsp_data[20]                                                                                           ; rsp_data[20]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.641      ;
; 0.515 ; ROB:ROB|mem_req_ID[0]                                                                                          ; mem_req_ID[0]            ; pin_clk      ; pin_clk     ; 5.000        ; -2.814     ; 0.651      ;
; 0.515 ; ROB:ROB|rsp_data[16]                                                                                           ; rsp_data[16]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.825     ; 0.640      ;
; 0.516 ; ROB:ROB|rsp_param[3]                                                                                           ; rsp_param[3]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.640      ;
; 0.516 ; ROB:ROB|rsp_ID[2]                                                                                              ; rsp_ID[2]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.640      ;
; 0.517 ; ROB:ROB|mem_req_addr[1]                                                                                        ; mem_req_addr[1]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.647      ;
; 0.517 ; ROB:ROB|rsp_ID[6]                                                                                              ; rsp_ID[6]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.824     ; 0.639      ;
; 0.517 ; ROB:ROB|rsp_data[6]                                                                                            ; rsp_data[6]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.644      ;
; 0.526 ; ROB:ROB|rsp_data[8]                                                                                            ; rsp_data[8]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.635      ;
; 0.530 ; ROB:ROB|rsp_param[1]                                                                                           ; rsp_param[1]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.632      ;
; 0.530 ; ROB:ROB|rsp_data[1]                                                                                            ; rsp_data[1]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.632      ;
; 0.530 ; ROB:ROB|rsp_data[0]                                                                                            ; rsp_data[0]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.631      ;
; 0.531 ; ROB:ROB|rsp_data[4]                                                                                            ; rsp_data[4]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.630      ;
; 0.532 ; ROB:ROB|mem_req_addr[9]                                                                                        ; mem_req_addr[9]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.632      ;
; 0.532 ; ROB:ROB|rsp_ID[0]                                                                                              ; rsp_ID[0]                ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.630      ;
; 0.533 ; ROB:ROB|rsp_data[12]                                                                                           ; rsp_data[12]             ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.628      ;
; 0.533 ; ROB:ROB|rsp_data[2]                                                                                            ; rsp_data[2]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.819     ; 0.628      ;
; 0.534 ; ROB:ROB|mem_req_ID[1]                                                                                          ; mem_req_ID[1]            ; pin_clk      ; pin_clk     ; 5.000        ; -2.814     ; 0.632      ;
; 0.534 ; ROB:ROB|mem_req_addr[3]                                                                                        ; mem_req_addr[3]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.630      ;
; 0.535 ; ROB:ROB|mem_req_addr[7]                                                                                        ; mem_req_addr[7]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.629      ;
; 0.536 ; ROB:ROB|mem_req_ID[3]                                                                                          ; mem_req_ID[3]            ; pin_clk      ; pin_clk     ; 5.000        ; -2.814     ; 0.630      ;
; 0.536 ; ROB:ROB|mem_req_addr[2]                                                                                        ; mem_req_addr[2]          ; pin_clk      ; pin_clk     ; 5.000        ; -2.816     ; 0.628      ;
; 0.537 ; ROB:ROB|rsp_data[5]                                                                                            ; rsp_data[5]              ; pin_clk      ; pin_clk     ; 5.000        ; -2.818     ; 0.625      ;
; 0.538 ; ROB:ROB|mem_req_ID[2]                                                                                          ; mem_req_ID[2]            ; pin_clk      ; pin_clk     ; 5.000        ; -2.814     ; 0.628      ;
; 0.732 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[2]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.877      ;
; 0.748 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[28]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.861      ;
; 0.802 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[31]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.397     ; 3.800      ;
; 0.807 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[5]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.397     ; 3.795      ;
; 0.809 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[21]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.389     ; 3.801      ;
; 0.818 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[30]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.389     ; 3.792      ;
; 0.819 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[9]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.784      ;
; 0.821 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[4]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.788      ;
; 0.824 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[12]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.779      ;
; 0.831 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[10]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.772      ;
; 0.832 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[5]        ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.771      ;
; 0.838 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[8]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.765      ;
; 0.840 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[4]        ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.769      ;
; 0.844 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[3]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.765      ;
; 0.847 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[1]        ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.762      ;
; 0.849 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[7]        ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.754      ;
; 0.852 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[27]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.757      ;
; 0.856 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[16]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.753      ;
; 0.857 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[11]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.746      ;
; 0.861 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[2]        ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.748      ;
; 0.863 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[3]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.397     ; 3.739      ;
; 0.868 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[13]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.735      ;
; 0.872 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[29]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.389     ; 3.738      ;
; 0.881 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[26]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.728      ;
; 0.887 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[7]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.397     ; 3.715      ;
; 0.896 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[24]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.389     ; 3.714      ;
; 0.904 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[1]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.397     ; 3.698      ;
; 0.914 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[17]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.389     ; 3.696      ;
; 0.991 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[2]      ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.612      ;
; 0.994 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[25]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.615      ;
; 0.996 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[15]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.613      ;
; 1.022 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[1]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.396     ; 3.581      ;
; 1.027 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[20]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.582      ;
; 1.045 ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; ROB:ROB|ROB_rdy_st_drdy  ; pin_clk      ; pin_clk     ; 5.000        ; -0.071     ; 3.883      ;
; 1.057 ; ROB:ROB|ROB_drdy[5]                                                                                            ; ROB:ROB|ROB_rdy_st_drdy  ; pin_clk      ; pin_clk     ; 5.000        ; -0.072     ; 3.870      ;
; 1.109 ; ROB:ROB|ROB_put_ptr[3]                                                                                         ; ROB:ROB|ROB_rd_st_ptr[0] ; pin_clk      ; pin_clk     ; 5.000        ; -0.071     ; 3.819      ;
; 1.121 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[19]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.488      ;
; 1.123 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[23]     ; pin_clk      ; pin_clk     ; 5.000        ; -0.390     ; 3.486      ;
+-------+----------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pin_clk'                                                                                                                                                                                                           ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.315 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.397      ; 0.913      ;
; 0.324 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.398      ; 0.923      ;
; 0.334 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.398      ; 0.933      ;
; 0.353 ; ROB:ROB|req_ready                               ; ROB:ROB|req_ready                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[12]                            ; ROB:ROB|ROB_drdy[12]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[8]                             ; ROB:ROB|ROB_drdy[8]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[4]                             ; ROB:ROB|ROB_drdy[4]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[0]                             ; ROB:ROB|ROB_drdy[0]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[13]                            ; ROB:ROB|ROB_drdy[13]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[9]                             ; ROB:ROB|ROB_drdy[9]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[1]                             ; ROB:ROB|ROB_drdy[1]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[5]                             ; ROB:ROB|ROB_drdy[5]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[14]                            ; ROB:ROB|ROB_drdy[14]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[2]                             ; ROB:ROB|ROB_drdy[2]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[10]                            ; ROB:ROB|ROB_drdy[10]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[6]                             ; ROB:ROB|ROB_drdy[6]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[15]                            ; ROB:ROB|ROB_drdy[15]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[3]                             ; ROB:ROB|ROB_drdy[3]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[11]                            ; ROB:ROB|ROB_drdy[11]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_get_ptr[3]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_get_ptr[2]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_drdy[7]                             ; ROB:ROB|ROB_drdy[7]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|rsp_val                                 ; ROB:ROB|rsp_val                                                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_rdy_st_ptr[3]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; ROB:ROB|ROB_rdy_st_ptr[2]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[1]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; ROB:ROB|ROB_put_ptr[2]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|ROB_put_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[0]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.608      ;
; 0.365 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[0]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[0]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.608      ;
; 0.381 ; ROB:ROB|ROB_rd_st_ptr[1]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.396      ; 0.978      ;
; 0.402 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[1]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.645      ;
; 0.419 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.663      ;
; 0.420 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.664      ;
; 0.422 ; ROB:ROB|ROB_put_ptr[3]                          ; ROB:ROB|mem_req_ID[3]                                                                                          ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.665      ;
; 0.437 ; ROB:ROB|ROB_get_ptr[2]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.681      ;
; 0.505 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[19] ; ROB:ROB|rsp_ID[5]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.749      ;
; 0.505 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[39] ; ROB:ROB|rsp_data[30]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.749      ;
; 0.505 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[31] ; ROB:ROB|rsp_data[22]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.749      ;
; 0.506 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[13] ; ROB:ROB|rsp_param[4]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.750      ;
; 0.506 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[21] ; ROB:ROB|rsp_ID[7]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.750      ;
; 0.506 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[15] ; ROB:ROB|rsp_ID[1]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.750      ;
; 0.506 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[14] ; ROB:ROB|rsp_ID[0]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.750      ;
; 0.506 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[38] ; ROB:ROB|rsp_data[29]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.750      ;
; 0.507 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[9]  ; ROB:ROB|rsp_param[0]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[18] ; ROB:ROB|rsp_ID[4]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[40] ; ROB:ROB|rsp_data[31]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[33] ; ROB:ROB|rsp_data[24]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[26] ; ROB:ROB|rsp_data[17]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[25] ; ROB:ROB|rsp_data[16]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[12] ; ROB:ROB|rsp_data[3]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.507 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[10] ; ROB:ROB|rsp_data[1]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.751      ;
; 0.508 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[16] ; ROB:ROB|rsp_ID[2]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.752      ;
; 0.508 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[16] ; ROB:ROB|rsp_data[7]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.752      ;
; 0.509 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[27] ; ROB:ROB|rsp_data[18]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.753      ;
; 0.557 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.800      ;
; 0.568 ; mem_rsp_ID[0]                                   ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[1]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 2.819      ; 2.558      ;
; 0.577 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.397      ; 1.175      ;
; 0.581 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[11] ; ROB:ROB|rsp_param[2]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.825      ;
; 0.581 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[22] ; ROB:ROB|rsp_data[13]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.825      ;
; 0.582 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[20] ; ROB:ROB|rsp_ID[6]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[17] ; ROB:ROB|rsp_data[8]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[14] ; ROB:ROB|rsp_data[5]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.827      ;
; 0.583 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[9]  ; ROB:ROB|rsp_data[0]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.827      ;
; 0.584 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[12] ; ROB:ROB|rsp_param[3]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[10] ; ROB:ROB|rsp_param[1]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.829      ;
; 0.586 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[17] ; ROB:ROB|rsp_ID[3]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[30] ; ROB:ROB|rsp_data[21]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[23] ; ROB:ROB|rsp_data[14]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.830      ;
; 0.587 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[15] ; ROB:ROB|rsp_data[6]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.831      ;
; 0.587 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[6]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.831      ;
; 0.589 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[21] ; ROB:ROB|rsp_data[12]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.833      ;
; 0.594 ; mem_rsp_data[18]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[27]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 2.825      ; 2.590      ;
; 0.600 ; req_addr[7]                                     ; ROB:ROB|mem_req_addr[7]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.587      ;
; 0.611 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.854      ;
; 0.612 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.399      ; 1.212      ;
; 0.613 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.072      ; 0.856      ;
; 0.624 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.868      ;
; 0.625 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.399      ; 1.225      ;
; 0.638 ; req_addr[6]                                     ; ROB:ROB|mem_req_addr[6]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.625      ;
; 0.645 ; req_ID[7]                                       ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[21]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 2.818      ; 2.634      ;
; 0.660 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.904      ;
; 0.661 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.905      ;
; 0.665 ; mem_rsp_data[30]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[39]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 2.826      ; 2.662      ;
; 0.670 ; mem_rsp_ID[1]                                   ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[3]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 2.819      ; 2.660      ;
; 0.674 ; req_addr[4]                                     ; ROB:ROB|mem_req_addr[4]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.661      ;
; 0.679 ; req_addr[5]                                     ; ROB:ROB|mem_req_addr[5]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.666      ;
; 0.687 ; mem_rsp_ID[1]                                   ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 3.142      ; 3.030      ;
; 0.694 ; req_addr[9]                                     ; ROB:ROB|mem_req_addr[9]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.681      ;
; 0.696 ; req_param[0]                                    ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[9]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 2.818      ; 2.685      ;
; 0.713 ; req_val                                         ; ROB:ROB|req_ready                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 2.818      ; 2.702      ;
; 0.713 ; mem_rsp_data[13]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[22]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 2.819      ; 2.703      ;
; 0.715 ; req_addr[0]                                     ; ROB:ROB|mem_req_addr[0]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.702      ;
; 0.718 ; mem_rsp_data[31]                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[40]                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 2.818      ; 2.707      ;
; 0.720 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[0]  ; ROB:ROB|rsp_param[1]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.073      ; 0.964      ;
; 0.723 ; req_addr[8]                                     ; ROB:ROB|mem_req_addr[8]                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 2.816      ; 2.710      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; pin_clk ; 1.940 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; pin_clk ; 0.114 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; pin_clk ; 1.000 ; 0.000                          ;
+---------+-------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pin_clk'                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.940 ; ROB:ROB|rsp_data[18]                                                                                           ; rsp_data[18]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.367      ;
; 1.945 ; ROB:ROB|rsp_data[27]                                                                                           ; rsp_data[27]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.362      ;
; 1.949 ; ROB:ROB|rsp_data[21]                                                                                           ; rsp_data[21]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.358      ;
; 1.951 ; ROB:ROB|rsp_data[19]                                                                                           ; rsp_data[19]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.356      ;
; 1.951 ; ROB:ROB|req_ready                                                                                              ; req_ready                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.360      ;
; 1.952 ; ROB:ROB|mem_req_val                                                                                            ; mem_req_val                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.358      ;
; 1.952 ; ROB:ROB|rsp_data[26]                                                                                           ; rsp_data[26]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.355      ;
; 1.952 ; ROB:ROB|rsp_data[24]                                                                                           ; rsp_data[24]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.355      ;
; 1.952 ; ROB:ROB|rsp_data[23]                                                                                           ; rsp_data[23]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.355      ;
; 1.953 ; ROB:ROB|rsp_param[2]                                                                                           ; rsp_param[2]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.355      ;
; 1.953 ; ROB:ROB|rsp_ID[3]                                                                                              ; rsp_ID[3]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.355      ;
; 1.953 ; ROB:ROB|rsp_data[25]                                                                                           ; rsp_data[25]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.354      ;
; 1.953 ; ROB:ROB|rsp_val                                                                                                ; rsp_val                                         ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.357      ;
; 1.954 ; ROB:ROB|rsp_param[4]                                                                                           ; rsp_param[4]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.354      ;
; 1.954 ; ROB:ROB|rsp_ID[1]                                                                                              ; rsp_ID[1]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.354      ;
; 1.960 ; ROB:ROB|rsp_data[14]                                                                                           ; rsp_data[14]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.347      ;
; 1.961 ; ROB:ROB|rsp_data[31]                                                                                           ; rsp_data[31]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.350      ;
; 1.962 ; ROB:ROB|mem_req_addr[0]                                                                                        ; mem_req_addr[0]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.351      ;
; 1.962 ; ROB:ROB|rsp_ID[5]                                                                                              ; rsp_ID[5]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.349      ;
; 1.962 ; ROB:ROB|rsp_data[15]                                                                                           ; rsp_data[15]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.345      ;
; 1.962 ; ROB:ROB|rsp_data[11]                                                                                           ; rsp_data[11]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.348      ;
; 1.962 ; ROB:ROB|rsp_data[10]                                                                                           ; rsp_data[10]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.348      ;
; 1.962 ; ROB:ROB|rsp_data[9]                                                                                            ; rsp_data[9]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.348      ;
; 1.963 ; ROB:ROB|rsp_data[29]                                                                                           ; rsp_data[29]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.344      ;
; 1.963 ; ROB:ROB|rsp_data[28]                                                                                           ; rsp_data[28]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.344      ;
; 1.963 ; ROB:ROB|rsp_data[22]                                                                                           ; rsp_data[22]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.344      ;
; 1.963 ; ROB:ROB|rsp_data[13]                                                                                           ; rsp_data[13]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.347      ;
; 1.964 ; ROB:ROB|mem_req_addr[4]                                                                                        ; mem_req_addr[4]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.349      ;
; 1.964 ; ROB:ROB|rsp_param[0]                                                                                           ; rsp_param[0]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.347      ;
; 1.964 ; ROB:ROB|rsp_ID[7]                                                                                              ; rsp_ID[7]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.347      ;
; 1.964 ; ROB:ROB|rsp_data[17]                                                                                           ; rsp_data[17]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.343      ;
; 1.964 ; ROB:ROB|rsp_data[3]                                                                                            ; rsp_data[3]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.347      ;
; 1.965 ; ROB:ROB|mem_req_addr[8]                                                                                        ; mem_req_addr[8]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.348      ;
; 1.965 ; ROB:ROB|rsp_ID[4]                                                                                              ; rsp_ID[4]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.343      ;
; 1.965 ; ROB:ROB|rsp_data[20]                                                                                           ; rsp_data[20]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.342      ;
; 1.965 ; ROB:ROB|rsp_data[16]                                                                                           ; rsp_data[16]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.342      ;
; 1.965 ; ROB:ROB|rsp_data[7]                                                                                            ; rsp_data[7]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.346      ;
; 1.966 ; ROB:ROB|mem_req_addr[6]                                                                                        ; mem_req_addr[6]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.347      ;
; 1.966 ; ROB:ROB|mem_req_addr[5]                                                                                        ; mem_req_addr[5]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.347      ;
; 1.966 ; ROB:ROB|rsp_param[3]                                                                                           ; rsp_param[3]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.342      ;
; 1.966 ; ROB:ROB|rsp_data[30]                                                                                           ; rsp_data[30]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.673     ; 0.341      ;
; 1.967 ; ROB:ROB|rsp_ID[6]                                                                                              ; rsp_ID[6]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.341      ;
; 1.967 ; ROB:ROB|rsp_ID[2]                                                                                              ; rsp_ID[2]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.672     ; 0.341      ;
; 1.968 ; ROB:ROB|mem_req_ID[0]                                                                                          ; mem_req_ID[0]                                   ; pin_clk      ; pin_clk     ; 5.000        ; -1.665     ; 0.347      ;
; 1.968 ; ROB:ROB|rsp_data[6]                                                                                            ; rsp_data[6]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.342      ;
; 1.969 ; ROB:ROB|mem_req_addr[1]                                                                                        ; mem_req_addr[1]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.344      ;
; 1.972 ; ROB:ROB|rsp_data[8]                                                                                            ; rsp_data[8]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.338      ;
; 1.974 ; ROB:ROB|rsp_data[0]                                                                                            ; rsp_data[0]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.336      ;
; 1.975 ; ROB:ROB|rsp_param[1]                                                                                           ; rsp_param[1]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.336      ;
; 1.975 ; ROB:ROB|rsp_ID[0]                                                                                              ; rsp_ID[0]                                       ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.336      ;
; 1.975 ; ROB:ROB|rsp_data[4]                                                                                            ; rsp_data[4]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.335      ;
; 1.975 ; ROB:ROB|rsp_data[1]                                                                                            ; rsp_data[1]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.336      ;
; 1.977 ; ROB:ROB|mem_req_addr[9]                                                                                        ; mem_req_addr[9]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.336      ;
; 1.977 ; ROB:ROB|mem_req_addr[3]                                                                                        ; mem_req_addr[3]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.336      ;
; 1.977 ; ROB:ROB|rsp_data[12]                                                                                           ; rsp_data[12]                                    ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.333      ;
; 1.977 ; ROB:ROB|rsp_data[2]                                                                                            ; rsp_data[2]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.670     ; 0.333      ;
; 1.978 ; ROB:ROB|mem_req_addr[7]                                                                                        ; mem_req_addr[7]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.335      ;
; 1.979 ; ROB:ROB|mem_req_ID[3]                                                                                          ; mem_req_ID[3]                                   ; pin_clk      ; pin_clk     ; 5.000        ; -1.665     ; 0.336      ;
; 1.979 ; ROB:ROB|mem_req_ID[1]                                                                                          ; mem_req_ID[1]                                   ; pin_clk      ; pin_clk     ; 5.000        ; -1.665     ; 0.336      ;
; 1.979 ; ROB:ROB|mem_req_addr[2]                                                                                        ; mem_req_addr[2]                                 ; pin_clk      ; pin_clk     ; 5.000        ; -1.667     ; 0.334      ;
; 1.979 ; ROB:ROB|rsp_data[5]                                                                                            ; rsp_data[5]                                     ; pin_clk      ; pin_clk     ; 5.000        ; -1.669     ; 0.332      ;
; 1.981 ; ROB:ROB|mem_req_ID[2]                                                                                          ; mem_req_ID[2]                                   ; pin_clk      ; pin_clk     ; 5.000        ; -1.665     ; 0.334      ;
; 2.845 ; ROB:ROB|ROB_drdy[5]                                                                                            ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.041     ; 2.101      ;
; 2.855 ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.039     ; 2.093      ;
; 2.892 ; ROB:ROB|ROB_rd_st_ptr[2]                                                                                       ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.040     ; 2.055      ;
; 2.904 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[2]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.856      ;
; 2.914 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[28]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.846      ;
; 2.930 ; ROB:ROB|ROB_put_ptr[3]                                                                                         ; ROB:ROB|ROB_rd_st_ptr[0]                        ; pin_clk      ; pin_clk     ; 5.000        ; -0.040     ; 2.017      ;
; 2.947 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[31]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.230     ; 1.810      ;
; 2.949 ; ROB:ROB|ROB_drdy[1]                                                                                            ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.039     ; 1.999      ;
; 2.953 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[30]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.226     ; 1.808      ;
; 2.957 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[4]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.803      ;
; 2.958 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[9]                             ; pin_clk      ; pin_clk     ; 5.000        ; -0.229     ; 1.800      ;
; 2.959 ; ROB:ROB|ROB_drdy[0]                                                                                            ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.039     ; 1.989      ;
; 2.959 ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.039     ; 1.989      ;
; 2.964 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[12]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.229     ; 1.794      ;
; 2.966 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[10]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.229     ; 1.792      ;
; 2.968 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[4]                               ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.792      ;
; 2.968 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[5]                               ; pin_clk      ; pin_clk     ; 5.000        ; -0.230     ; 1.789      ;
; 2.968 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[5]                             ; pin_clk      ; pin_clk     ; 5.000        ; -0.230     ; 1.789      ;
; 2.970 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[1]                               ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.790      ;
; 2.970 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[8]                             ; pin_clk      ; pin_clk     ; 5.000        ; -0.229     ; 1.788      ;
; 2.971 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_param[3]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.789      ;
; 2.973 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[21]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.226     ; 1.788      ;
; 2.973 ; ROB:ROB|ROB_put_ptr[3]                                                                                         ; ROB:ROB|ROB_rd_st_ptr[1]                        ; pin_clk      ; pin_clk     ; 5.000        ; -0.038     ; 1.976      ;
; 2.974 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[27]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.786      ;
; 2.976 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[16]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.784      ;
; 2.977 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[7]                               ; pin_clk      ; pin_clk     ; 5.000        ; -0.230     ; 1.780      ;
; 2.980 ; ROB:ROB|rsp_val                                                                                                ; ROB:ROB|ROB_rd_st_ptr[0]                        ; pin_clk      ; pin_clk     ; 5.000        ; -0.045     ; 1.962      ;
; 2.981 ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_ID[2]                               ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.779      ;
; 2.983 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[11]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.229     ; 1.775      ;
; 2.984 ; ROB:ROB|ROB_rd_st_ptr[2]                                                                                       ; ROB:ROB|ROB_rd_st_ptr[0]                        ; pin_clk      ; pin_clk     ; 5.000        ; -0.042     ; 1.961      ;
; 2.986 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[29]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.226     ; 1.775      ;
; 2.988 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[13]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.229     ; 1.770      ;
; 2.990 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[26]                            ; pin_clk      ; pin_clk     ; 5.000        ; -0.227     ; 1.770      ;
; 2.998 ; ROB:ROB|ROB_drdy[4]                                                                                            ; ROB:ROB|ROB_rdy_st_drdy                         ; pin_clk      ; pin_clk     ; 5.000        ; -0.041     ; 1.948      ;
; 3.001 ; ROB:ROB|ROB_put_ptr[3]                                                                                         ; ROB:ROB|ROB_rd_st_ptr[3]                        ; pin_clk      ; pin_clk     ; 5.000        ; -0.040     ; 1.946      ;
; 3.006 ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; ROB:ROB|rsp_data[3]                             ; pin_clk      ; pin_clk     ; 5.000        ; -0.230     ; 1.751      ;
; 3.009 ; mem_rsp_data[3]                                                                                                ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[12] ; pin_clk      ; pin_clk     ; 5.000        ; 1.607      ; 2.585      ;
; 3.017 ; ROB:ROB|ROB_put_ptr[3]                                                                                         ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[6]  ; pin_clk      ; pin_clk     ; 5.000        ; -0.040     ; 1.930      ;
+-------+----------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pin_clk'                                                                                                                                                                                                           ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.114 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.230      ; 0.448      ;
; 0.119 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.232      ; 0.455      ;
; 0.120 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.232      ; 0.456      ;
; 0.157 ; ROB:ROB|ROB_rd_st_ptr[1]                        ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.230      ; 0.491      ;
; 0.180 ; ROB:ROB|ROB_get_ptr[3]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; ROB:ROB|ROB_get_ptr[2]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; ROB:ROB|req_ready                               ; ROB:ROB|req_ready                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[12]                            ; ROB:ROB|ROB_drdy[12]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[8]                             ; ROB:ROB|ROB_drdy[8]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[4]                             ; ROB:ROB|ROB_drdy[4]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[0]                             ; ROB:ROB|ROB_drdy[0]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[13]                            ; ROB:ROB|ROB_drdy[13]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[9]                             ; ROB:ROB|ROB_drdy[9]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[1]                             ; ROB:ROB|ROB_drdy[1]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[5]                             ; ROB:ROB|ROB_drdy[5]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[14]                            ; ROB:ROB|ROB_drdy[14]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[2]                             ; ROB:ROB|ROB_drdy[2]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[10]                            ; ROB:ROB|ROB_drdy[10]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[6]                             ; ROB:ROB|ROB_drdy[6]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[15]                            ; ROB:ROB|ROB_drdy[15]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[3]                             ; ROB:ROB|ROB_drdy[3]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[11]                            ; ROB:ROB|ROB_drdy[11]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_drdy[7]                             ; ROB:ROB|ROB_drdy[7]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|rsp_val                                 ; ROB:ROB|rsp_val                                                                                                ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_rdy_st_ptr[3]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_rdy_st_ptr[2]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[1]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_put_ptr[2]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|ROB_put_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.187 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[0]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[0]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[0]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.314      ;
; 0.201 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[1]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.327      ;
; 0.203 ; ROB:ROB|ROB_put_ptr[3]                          ; ROB:ROB|mem_req_ID[3]                                                                                          ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.329      ;
; 0.211 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.338      ;
; 0.211 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.338      ;
; 0.220 ; ROB:ROB|ROB_get_ptr[2]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.347      ;
; 0.245 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[31] ; ROB:ROB|rsp_data[22]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.372      ;
; 0.246 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[39] ; ROB:ROB|rsp_data[30]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.372      ;
; 0.246 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[25] ; ROB:ROB|rsp_data[16]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.373      ;
; 0.247 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[13] ; ROB:ROB|rsp_param[4]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[21] ; ROB:ROB|rsp_ID[7]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[19] ; ROB:ROB|rsp_ID[5]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[15] ; ROB:ROB|rsp_ID[1]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[14] ; ROB:ROB|rsp_ID[0]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[38] ; ROB:ROB|rsp_data[29]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.373      ;
; 0.248 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[9]  ; ROB:ROB|rsp_param[0]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.374      ;
; 0.248 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[18] ; ROB:ROB|rsp_ID[4]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.374      ;
; 0.248 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[33] ; ROB:ROB|rsp_data[24]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.374      ;
; 0.248 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[26] ; ROB:ROB|rsp_data[17]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.374      ;
; 0.248 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[12] ; ROB:ROB|rsp_data[3]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.374      ;
; 0.248 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[10] ; ROB:ROB|rsp_data[1]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.374      ;
; 0.249 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[16] ; ROB:ROB|rsp_ID[2]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.375      ;
; 0.249 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[40] ; ROB:ROB|rsp_data[31]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.375      ;
; 0.249 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[27] ; ROB:ROB|rsp_data[18]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.376      ;
; 0.249 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[16] ; ROB:ROB|rsp_data[7]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.375      ;
; 0.251 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.230      ; 0.585      ;
; 0.266 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.392      ;
; 0.278 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.232      ; 0.614      ;
; 0.280 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.041      ; 0.405      ;
; 0.281 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.232      ; 0.617      ;
; 0.281 ; ROB:ROB|ROB_rdy_st_ptr[1]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.041      ; 0.406      ;
; 0.285 ; ROB:ROB|ROB_rd_st_ptr[2]                        ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[6]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.411      ;
; 0.289 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[12] ; ROB:ROB|rsp_param[3]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[11] ; ROB:ROB|rsp_param[2]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[20] ; ROB:ROB|rsp_ID[6]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[22] ; ROB:ROB|rsp_data[13]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[17] ; ROB:ROB|rsp_data[8]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[14] ; ROB:ROB|rsp_data[5]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[10] ; ROB:ROB|rsp_param[1]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[23] ; ROB:ROB|rsp_data[14]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.418      ;
; 0.291 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[9]  ; ROB:ROB|rsp_data[0]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[17] ; ROB:ROB|rsp_ID[3]                                                                                              ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[30] ; ROB:ROB|rsp_data[21]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[15] ; ROB:ROB|rsp_data[6]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.418      ;
; 0.293 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[21] ; ROB:ROB|rsp_data[12]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.419      ;
; 0.307 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.433      ;
; 0.308 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|ROB_put_ptr[1]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.434      ;
; 0.313 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.440      ;
; 0.339 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[2]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.466      ;
; 0.340 ; ROB:ROB|ROB_get_ptr[1]                          ; ROB:ROB|ROB_get_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.467      ;
; 0.362 ; ROB:ROB|ROB_rdy_st_val                          ; ROB:ROB|ROB_rdy_st_drdy                                                                                        ; pin_clk      ; pin_clk     ; 0.000        ; 0.043      ; 0.489      ;
; 0.362 ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[0]  ; ROB:ROB|rsp_param[1]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.488      ;
; 0.366 ; ROB:ROB|ROB_rd_st_ptr[3]                        ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[8]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.492      ;
; 0.370 ; ROB:ROB|ROB_put_ptr[3]                          ; ROB:ROB|ROB_put_ptr[3]                                                                                         ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.496      ;
; 0.371 ; ROB:ROB|ROB_put_ptr[1]                          ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[3]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 0.045      ; 0.500      ;
; 0.376 ; ROB:ROB|ROB_put_ptr[2]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.230      ; 0.710      ;
; 0.382 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[34] ; ROB:ROB|rsp_data[25]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.508      ;
; 0.385 ; ROB:ROB|ROB_rd_st_ptr[1]                        ; ROB:ROB|rmem:ROB_dmem|altsyncram:ram_cell_rtl_0|altsyncram_vrd1:auto_generated|ram_block1a0~portb_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.230      ; 0.719      ;
; 0.386 ; ROB:ROB|ROB_rdy_st_ptr[2]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.512      ;
; 0.388 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[2]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.041      ; 0.513      ;
; 0.390 ; ROB:ROB|ROB_rdy_st_ptr[0]                       ; ROB:ROB|ROB_rdy_st_ptr[3]                                                                                      ; pin_clk      ; pin_clk     ; 0.000        ; 0.041      ; 0.515      ;
; 0.391 ; ROB:ROB|ROB_put_ptr[0]                          ; ROB:ROB|rmem:ROB_pmem|ram_cell_rtl_0_bypass[1]                                                                 ; pin_clk      ; pin_clk     ; 0.000        ; 0.045      ; 0.520      ;
; 0.392 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_drdy[2]                                                                                            ; pin_clk      ; pin_clk     ; 0.000        ; 0.040      ; 0.516      ;
; 0.392 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_drdy[10]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.040      ; 0.516      ;
; 0.396 ; ROB:ROB|ROB_get_ptr[0]                          ; ROB:ROB|ROB_drdy[11]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.040      ; 0.520      ;
; 0.398 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[37] ; ROB:ROB|rsp_data[28]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.042      ; 0.524      ;
; 0.401 ; ROB:ROB|rmem:ROB_dmem|ram_cell_rtl_0_bypass[29] ; ROB:ROB|rsp_data[20]                                                                                           ; pin_clk      ; pin_clk     ; 0.000        ; 0.046      ; 0.531      ;
; 0.403 ; ROB:ROB|ROB_put_ptr[3]                          ; ROB:ROB|rmem:ROB_pmem|altsyncram:ram_cell_rtl_0|altsyncram_trd1:auto_generated|ram_block1a0~porta_address_reg0 ; pin_clk      ; pin_clk     ; 0.000        ; 0.232      ; 0.739      ;
+-------+-------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.113 ; 0.114 ; N/A      ; N/A     ; 1.000               ;
;  pin_clk         ; 0.113 ; 0.114 ; N/A      ; N/A     ; 1.000               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  pin_clk         ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; pin_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; pin_clk    ; pin_clk  ; 1443     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; pin_clk    ; pin_clk  ; 1443     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; pin_clk ; pin_clk ; Base ; Constrained ;
+---------+---------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Apr 02 19:31:41 2020
Info: Command: quartus_sta ROB_top -c ROB_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../phys/ROB.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.113               0.000 pin_clk 
Info (332146): Worst-case hold slack is 0.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.305               0.000 pin_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 pin_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.476
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.476               0.000 pin_clk 
Info (332146): Worst-case hold slack is 0.315
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.315               0.000 pin_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 pin_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.940
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.940               0.000 pin_clk 
Info (332146): Worst-case hold slack is 0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.114               0.000 pin_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 pin_clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 849 megabytes
    Info: Processing ended: Thu Apr 02 19:31:43 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


