V 51
K 327891545400 ibuf8_33
Y 0
D 0 0 850 1100
Z 0
i 48
I 45 virtex:IBUF 1 390 590 0 1 '
A 420 605 5 0 3 3 IOSTANDARD=LVCMOS33
C 40 2 1 0
C 39 4 2 0
I 46 virtex:IBUF 1 390 560 0 1 '
A 420 575 5 0 3 3 IOSTANDARD=LVCMOS33
C 39 3 2 0
C 40 1 1 0
I 47 virtex:IBUF 1 390 530 0 1 '
A 420 545 5 0 3 3 IOSTANDARD=LVCMOS33
C 40 15 1 0
C 39 2 2 0
I 48 virtex:IBUF 1 390 500 0 1 '
A 420 515 5 0 3 3 IOSTANDARD=LVCMOS33
C 39 1 2 0
C 40 18 1 0
I 44 virtex:IBUF 1 390 620 0 1 '
A 420 635 5 0 3 3 IOSTANDARD=LVCMOS33
C 40 3 1 0
C 39 5 2 0
I 43 virtex:IBUF 1 390 650 0 1 '
A 420 665 5 0 3 3 IOSTANDARD=LVCMOS33
C 39 6 2 0
C 40 4 1 0
I 42 virtex:IBUF 1 390 680 0 1 '
A 420 695 5 0 3 3 IOSTANDARD=LVCMOS33
C 40 5 1 0
C 39 7 2 0
N 40
J 460 570 2
J 460 600 2
J 460 630 2
J 460 660 2
J 460 690 2
J 460 720 2
J 770 760 7
J 660 760 9
J 660 720 11
J 660 690 11
J 660 660 11
J 660 630 11
J 660 600 11
J 660 570 11
J 460 540 2
J 660 540 11
J 660 510 9
J 460 510 2
S 18 17
L 620 510 10 0 3 0 1 0 O7
B 17 16
S 15 16
L 620 540 10 0 3 0 1 0 O6
B 16 14
B 14 13
B 13 12
B 12 11
B 11 10
B 10 9
B 9 8
B 8 7
L 700 770 10 0 3 0 1 0 O[7:0]
S 6 9
L 620 720 10 0 3 0 1 0 O0
S 5 10
L 620 690 10 0 3 0 1 0 O1
S 4 11
L 620 660 10 0 3 0 1 0 O2
S 3 12
L 620 630 10 0 3 0 1 0 O3
S 2 13
L 620 600 10 0 3 0 1 0 O4
S 1 14
L 620 570 10 0 3 0 1 0 O5
N 39
J 390 510 2
J 390 540 2
J 390 570 2
J 390 600 2
J 390 630 2
J 390 660 2
J 390 690 2
J 390 720 2
J 190 720 9
J 190 690 11
J 190 660 11
J 190 630 11
J 190 600 11
J 190 570 11
J 190 540 11
J 190 510 11
J 190 470 9
J 80 470 7
B 18 17
L 80 480 10 0 3 0 1 0 I[7:0]
B 17 16
B 16 15
B 15 14
B 14 13
B 13 12
B 12 11
B 11 10
B 10 9
S 9 8
L 200 720 10 0 3 0 1 0 I0
S 10 7
L 200 690 10 0 3 0 1 0 I1
S 11 6
L 200 660 10 0 3 0 1 0 I2
S 12 5
L 200 630 10 0 3 0 1 0 I3
S 13 4
L 200 600 10 0 3 0 1 0 I4
S 14 3
L 200 570 10 0 3 0 1 0 I5
S 15 2
L 200 540 10 0 3 0 1 0 I6
S 16 1
L 200 510 10 0 3 0 1 0 I7
I 41 virtex:IBUF 1 390 710 0 1 '
A 420 725 5 0 3 3 IOSTANDARD=LVCMOS33
C 39 8 2 0
C 40 6 1 0
T 745 125 30 0 3 JRG
Q 14 0 0
T 770 100 10 0 9 VIRTEX Family IBUF8  Macro
T 700 30 10 0 3 A
T 710 50 10 0 9 1
T 630 50 10 0 9 25th January 1993
T 30 30 10 0 3 Copyright (c) 1993, Xilinx Inc.
T 30 40 10 0 3 drawn by KS
I 38 virtex2p:ASHEETP 1 410 0 0 1 '
T 770 80 10 0 9 8-Bit Input Buffer, LVCMOS33
E
