Fitter report for pipeline_computer
Mon Jun 21 23:27:13 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 21 23:27:13 2021      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; pipeline_computer                          ;
; Top-level Entity Name           ; pp_computer                                ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSEMA5F31C6                               ;
; Timing Models                   ; Preliminary                                ;
; Logic utilization (in ALMs)     ; 1,923 / 32,070 ( 6 % )                     ;
; Total registers                 ; 1424                                       ;
; Total pins                      ; 64 / 457 ( 14 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 3,072 / 4,065,280 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 6 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  44.9%      ;
;     Processor 4            ;  43.6%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; hex[41]  ; Missing drive strength and slew rate ;
; hex[40]  ; Missing drive strength and slew rate ;
; hex[39]  ; Missing drive strength and slew rate ;
; hex[38]  ; Missing drive strength and slew rate ;
; hex[37]  ; Missing drive strength and slew rate ;
; hex[36]  ; Missing drive strength and slew rate ;
; hex[35]  ; Missing drive strength and slew rate ;
; hex[34]  ; Missing drive strength and slew rate ;
; hex[33]  ; Missing drive strength and slew rate ;
; hex[32]  ; Missing drive strength and slew rate ;
; hex[31]  ; Missing drive strength and slew rate ;
; hex[30]  ; Missing drive strength and slew rate ;
; hex[29]  ; Missing drive strength and slew rate ;
; hex[28]  ; Missing drive strength and slew rate ;
; hex[27]  ; Missing drive strength and slew rate ;
; hex[26]  ; Missing drive strength and slew rate ;
; hex[25]  ; Missing drive strength and slew rate ;
; hex[24]  ; Missing drive strength and slew rate ;
; hex[23]  ; Missing drive strength and slew rate ;
; hex[22]  ; Missing drive strength and slew rate ;
; hex[21]  ; Missing drive strength and slew rate ;
; hex[20]  ; Missing drive strength and slew rate ;
; hex[19]  ; Missing drive strength and slew rate ;
; hex[18]  ; Missing drive strength and slew rate ;
; hex[17]  ; Missing drive strength and slew rate ;
; hex[16]  ; Missing drive strength and slew rate ;
; hex[15]  ; Missing drive strength and slew rate ;
; hex[14]  ; Missing drive strength and slew rate ;
; hex[13]  ; Missing drive strength and slew rate ;
; hex[12]  ; Missing drive strength and slew rate ;
; hex[11]  ; Missing drive strength and slew rate ;
; hex[10]  ; Missing drive strength and slew rate ;
; hex[9]   ; Missing drive strength and slew rate ;
; hex[8]   ; Missing drive strength and slew rate ;
; hex[7]   ; Missing drive strength and slew rate ;
; hex[6]   ; Missing drive strength and slew rate ;
; hex[5]   ; Missing drive strength and slew rate ;
; hex[4]   ; Missing drive strength and slew rate ;
; hex[3]   ; Missing drive strength and slew rate ;
; hex[2]   ; Missing drive strength and slew rate ;
; hex[1]   ; Missing drive strength and slew rate ;
; hex[0]   ; Missing drive strength and slew rate ;
; led[9]   ; Missing drive strength and slew rate ;
; led[8]   ; Missing drive strength and slew rate ;
; led[7]   ; Missing drive strength and slew rate ;
; led[6]   ; Missing drive strength and slew rate ;
; led[5]   ; Missing drive strength and slew rate ;
; led[4]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[0]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                 ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                 ;                  ;                       ;
; clock_and_mem_clock:inst1|clock_out~CLKENA0                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                 ;                  ;                       ;
; reset~inputCLKENA0                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                 ;                  ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[0]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[1]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[2]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[3]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[4]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[5]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[6]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[7]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[8]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[9]       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[10]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[11]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[12]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[13]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[14]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[15]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[16]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[17]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[18]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[18] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[19]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[19] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[20]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[20] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[21]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[21] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[22]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[22] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[23]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[23] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[24]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[24] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[25]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[25] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[26]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[26] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[27]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[27] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[28]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[28] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[29]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[29] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[30]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[30] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[31]      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|q_a[31] ; PORTADATAOUT     ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[10]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|eimm[10]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[13]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|eimm[13]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[15]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|eimm[15]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[31]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|eimm[31]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|ejal                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|ejal~DUPLICATE                                                                          ;                  ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|em2reg                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|em2reg~DUPLICATE                                                                        ;                  ;                       ;
; pipeline_computer:inst|pipedereg:de_reg|eshift                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipedereg:de_reg|eshift~DUPLICATE                                                                        ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[0]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|malu[0]~DUPLICATE                                                                       ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[5]                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|malu[5]~DUPLICATE                                                                       ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[13]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|malu[13]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[19]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|malu[19]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[20]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|malu[20]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[22]                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|malu[22]~DUPLICATE                                                                      ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[1]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|mrn[1]~DUPLICATE                                                                        ;                  ;                       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[3]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeemreg:em_reg|mrn[3]~DUPLICATE                                                                        ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][12]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][12]~DUPLICATE                                                   ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[7][3]   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[7][3]~DUPLICATE                                                    ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][5]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][5]~DUPLICATE                                                   ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][13]~DUPLICATE                                                  ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][15] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][15]~DUPLICATE                                                  ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][19] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][19]~DUPLICATE                                                  ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][4]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][4]~DUPLICATE                                                   ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][27] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][27]~DUPLICATE                                                  ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][1]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][1]~DUPLICATE                                                   ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][21] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][21]~DUPLICATE                                                  ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][7]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][7]~DUPLICATE                                                   ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][7]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][7]~DUPLICATE                                                   ;                  ;                       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][25] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][25]~DUPLICATE                                                  ;                  ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[28]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[28]~DUPLICATE                                                          ;                  ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[29]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[29]~DUPLICATE                                                          ;                  ;                       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[30]         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[30]~DUPLICATE                                                          ;                  ;                       ;
; pipeline_computer:inst|pipemwreg:mw_reg|wm2reg                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipemwreg:mw_reg|wm2reg~DUPLICATE                                                                        ;                  ;                       ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[1]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipemwreg:mw_reg|wrn[1]~DUPLICATE                                                                        ;                  ;                       ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[2]                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pipeline_computer:inst|pipemwreg:mw_reg|wrn[2]~DUPLICATE                                                                        ;                  ;                       ;
+----------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4536 ) ; 0.00 % ( 0 / 4536 )        ; 0.00 % ( 0 / 4536 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4536 ) ; 0.00 % ( 0 / 4536 )        ; 0.00 % ( 0 / 4536 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4536 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/97537/STUDY/Digital_Component_Design/pipeline_computer/output_files/pipeline_computer.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,923 / 32,070     ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 1,923              ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,092 / 32,070     ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 215                ;       ;
;         [b] ALMs used for LUT logic                         ; 1,412              ;       ;
;         [c] ALMs used for registers                         ; 465                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 190 / 32,070       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 32,070        ; < 1 % ;
;         [a] Due to location constrained logic               ; 4                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                  ;       ;
;         [c] Due to LAB input limits                         ; 13                 ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 237 / 3,207        ; 7 %   ;
;     -- Logic LABs                                           ; 237                ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 2,947              ;       ;
;     -- 7 input functions                                    ; 13                 ;       ;
;     -- 6 input functions                                    ; 1,001              ;       ;
;     -- 5 input functions                                    ; 338                ;       ;
;     -- 4 input functions                                    ; 707                ;       ;
;     -- <=3 input functions                                  ; 888                ;       ;
; Combinational ALUT usage for route-throughs                 ; 111                ;       ;
; Dedicated logic registers                                   ; 1,424              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,359 / 64,140     ; 2 %   ;
;         -- Secondary logic registers                        ; 65 / 64,140        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,390              ;       ;
;         -- Routing optimization registers                   ; 34                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 64 / 457           ; 14 %  ;
;     -- Clock pins                                           ; 3 / 8              ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 3                  ;       ;
; M10K blocks                                                 ; 2 / 397            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 3,072 / 4,065,280  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 4,065,280 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 87             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 3 / 16             ; 19 %  ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2% / 2% / 2%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 25% / 26% / 24%    ;       ;
; Maximum fan-out                                             ; 1362               ;       ;
; Highest non-global fan-out                                  ; 149                ;       ;
; Total fan-out                                               ; 18417              ;       ;
; Average fan-out                                             ; 3.99               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1923 / 32070 ( 6 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1923                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2092 / 32070 ( 7 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 215                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1412                  ; 0                              ;
;         [c] ALMs used for registers                         ; 465                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 190 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 4                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 13                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 237 / 3207 ( 7 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 237                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 2947                  ; 0                              ;
;     -- 7 input functions                                    ; 13                    ; 0                              ;
;     -- 6 input functions                                    ; 1001                  ; 0                              ;
;     -- 5 input functions                                    ; 338                   ; 0                              ;
;     -- 4 input functions                                    ; 707                   ; 0                              ;
;     -- <=3 input functions                                  ; 888                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 111                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1359 / 64140 ( 2 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 65 / 64140 ( < 1 % )  ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1390                  ; 0                              ;
;         -- Routing optimization registers                   ; 34                    ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 64                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 3072                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 397 ( < 1 % )     ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 3 / 116 ( 2 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 19030                 ; 0                              ;
;     -- Registered Connections                               ; 5283                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 12                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                              ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk   ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 66                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; reset ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1362                  ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[0] ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[1] ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[2] ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[3] ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[4] ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[5] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[6] ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[7] ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[8] ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw[9] ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex[0]  ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[10] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[11] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[12] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[13] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[14] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[15] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[16] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[17] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[18] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[19] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[1]  ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[20] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[21] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[22] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[23] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[24] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[25] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[26] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[27] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[28] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[29] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[2]  ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[30] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[31] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[32] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[33] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[34] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[35] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[36] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[37] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[38] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[39] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[3]  ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[40] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[41] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[4]  ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[5]  ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[6]  ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[7]  ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[8]  ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex[9]  ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]  ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]  ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]  ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]  ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]  ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]  ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]  ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]  ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[8]  ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[9]  ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 45 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; reset                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; hex[28]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A       ; hex[41]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B       ; hex[40]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; hex[36]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; sw[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; hex[27]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; hex[14]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; hex[26]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; hex[39]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B       ; hex[38]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B       ; hex[25]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; sw[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; sw[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; hex[24]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; hex[22]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; hex[17]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; hex[19]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; hex[20]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; sw[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; sw[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; sw[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; hex[23]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; hex[21]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; hex[13]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; hex[16]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; hex[18]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; sw[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; sw[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; hex[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; hex[1]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; hex[2]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; hex[15]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; sw[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; sw[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; hex[4]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; hex[11]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; hex[12]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; hex[3]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; hex[5]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; hex[10]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; hex[6]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; hex[8]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; hex[9]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; hex[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; led[0]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; led[2]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; led[3]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; hex[33]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; hex[35]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; led[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; led[4]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; led[5]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; led[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; led[8]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; hex[31]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; hex[32]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B       ; hex[34]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; led[6]                          ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; led[9]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; hex[29]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A       ; hex[30]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; hex[37]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                               ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pp_computer                                       ; 1922.5 (0.5)         ; 2091.0 (0.5)                     ; 189.0 (0.0)                                       ; 20.5 (0.0)                       ; 0.0 (0.0)            ; 2947 (1)            ; 1424 (0)                  ; 0 (0)         ; 3072              ; 2     ; 0          ; 64   ; 0            ; |pp_computer                                                                                                                                                                      ; work         ;
;    |clock_and_mem_clock:inst1|                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|clock_and_mem_clock:inst1                                                                                                                                            ; work         ;
;    |pipeline_computer:inst|                        ; 1921.1 (0.0)         ; 2089.5 (0.0)                     ; 188.9 (0.0)                                       ; 20.5 (0.0)                       ; 0.0 (0.0)            ; 2945 (0)            ; 1423 (0)                  ; 0 (0)         ; 3072              ; 2     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst                                                                                                                                               ; work         ;
;       |mux2x32:wb_stage|                           ; 7.9 (7.9)            ; 11.5 (11.5)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|mux2x32:wb_stage                                                                                                                              ; work         ;
;       |pipedereg:de_reg|                           ; 28.0 (28.0)          ; 38.9 (38.9)                      ; 11.2 (11.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 135 (135)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipedereg:de_reg                                                                                                                              ; work         ;
;       |pipeemreg:em_reg|                           ; 12.5 (12.5)          ; 24.0 (24.0)                      ; 11.7 (11.7)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeemreg:em_reg                                                                                                                              ; work         ;
;       |pipeexe:exe_stage|                          ; 834.7 (9.0)          ; 830.5 (9.2)                      ; 8.2 (0.3)                                         ; 12.4 (0.1)                       ; 0.0 (0.0)            ; 1584 (35)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeexe:exe_stage                                                                                                                             ; work         ;
;          |alu:al_unit|                             ; 628.6 (628.6)        ; 622.0 (622.0)                    ; 4.0 (4.0)                                         ; 10.6 (10.6)                      ; 0.0 (0.0)            ; 1207 (1207)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit                                                                                                                 ; work         ;
;          |mux2x32:e_alu_a|                         ; 14.5 (14.5)          ; 14.2 (14.2)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 31 (31)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a                                                                                                             ; work         ;
;          |mux2x32:e_alu_b|                         ; 13.6 (13.6)          ; 14.2 (14.2)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b                                                                                                             ; work         ;
;          |mux2x32:e_choose_epc|                    ; 168.2 (168.2)        ; 171.0 (171.0)                    ; 4.1 (4.1)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 279 (279)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc                                                                                                        ; work         ;
;       |pipeid:id_stage|                            ; 896.1 (59.5)         ; 1018.1 (59.5)                    ; 129.8 (0.0)                                       ; 7.7 (0.0)                        ; 0.0 (0.0)            ; 1072 (87)           ; 1005 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeid:id_stage                                                                                                                               ; work         ;
;          |mux2x5:rd_rt|                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeid:id_stage|mux2x5:rd_rt                                                                                                                  ; work         ;
;          |mux4x32:alu_a|                           ; 274.0 (274.0)        ; 282.6 (282.6)                    ; 9.5 (9.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 448 (448)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a                                                                                                                 ; work         ;
;          |mux4x32:alu_b|                           ; 276.0 (276.0)        ; 282.7 (282.7)                    ; 7.9 (7.9)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 443 (443)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b                                                                                                                 ; work         ;
;          |regfile:regf|                            ; 254.5 (254.5)        ; 363.1 (363.1)                    ; 114.4 (114.4)                                     ; 5.7 (5.7)                        ; 0.0 (0.0)            ; 33 (33)             ; 1005 (1005)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeid:id_stage|regfile:regf                                                                                                                  ; work         ;
;          |sc_cu:cu|                                ; 28.7 (28.7)          ; 28.7 (28.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeid:id_stage|sc_cu:cu                                                                                                                      ; work         ;
;       |pipeif:if_stage|                            ; 27.8 (7.5)           ; 30.5 (10.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 62 (30)             ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeif:if_stage                                                                                                                               ; work         ;
;          |lpm_rom_irom:irom|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom                                                                                                             ; work         ;
;             |altsyncram:altsyncram_component|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component                                                                             ; work         ;
;                |altsyncram_l0j1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated                                              ; work         ;
;          |mux4x32:selectnewpc|                     ; 20.3 (20.3)          ; 20.3 (20.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeif:if_stage|mux4x32:selectnewpc                                                                                                           ; work         ;
;       |pipeir:inst_reg|                            ; 7.3 (0.0)            ; 10.1 (0.0)                       ; 2.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeir:inst_reg                                                                                                                               ; work         ;
;          |dffe32:pc_plus4|                         ; 7.3 (7.3)            ; 10.1 (10.1)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4                                                                                                               ; work         ;
;       |pipemem:mem_stage|                          ; 84.6 (0.0)           ; 91.0 (0.0)                       ; 6.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 188 (1)             ; 62 (0)                    ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage                                                                                                                             ; work         ;
;          |io_mem:io|                               ; 75.8 (47.8)          ; 81.0 (53.3)                      ; 5.2 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (93)            ; 62 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io                                                                                                                   ; work         ;
;             |sevenseg:led0|                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|sevenseg:led0                                                                                                     ; work         ;
;             |twodigits:hex_two|                    ; 24.2 (1.7)           ; 24.2 (1.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (3)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two                                                                                                 ; work         ;
;                |lpm_divide:Div0|                   ; 16.3 (0.0)           ; 17.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0                                                                                 ; work         ;
;                   |lpm_divide_4am:auto_generated|  ; 16.3 (0.0)           ; 17.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated                                                   ; work         ;
;                      |sign_div_unsign_akh:divider| ; 16.3 (0.0)           ; 17.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                         |alt_u_div_qse:divider|    ; 16.3 (16.3)          ; 17.2 (17.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider ; work         ;
;                |sevenseg:led0|                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|sevenseg:led0                                                                                   ; work         ;
;                |sevenseg:led1|                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|sevenseg:led1                                                                                   ; work         ;
;          |lpm_ram_dq_dram:dram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram                                                                                                        ; work         ;
;             |altsyncram:altsyncram_component|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component                                                                        ; work         ;
;                |altsyncram_59m1:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated                                         ; work         ;
;          |mux2x32:mem_io_dataout_mux|              ; 8.5 (8.5)            ; 10.0 (10.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux                                                                                                  ; work         ;
;       |pipemwreg:mw_reg|                           ; 12.6 (12.6)          ; 22.5 (22.5)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipemwreg:mw_reg                                                                                                                              ; work         ;
;       |pipepc:prog_cnt|                            ; 9.5 (0.0)            ; 12.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipepc:prog_cnt                                                                                                                               ; work         ;
;          |dffe32_pc:next_pc|                       ; 9.5 (9.5)            ; 12.2 (12.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |pp_computer|pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc                                                                                                             ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                    ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name    ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; hex[41] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[40] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[39] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[38] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[37] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[36] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[35] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[34] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[33] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[32] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[5]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[9]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[6]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[8]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[7]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[3]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[2]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; clk                                                                    ;                   ;         ;
;      - clock_and_mem_clock:inst1|clock_out                             ; 0                 ; 0       ;
; reset                                                                  ;                   ;         ;
;      - reset~inputCLKENA0                                              ; 0                 ; 0       ;
; sw[5]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out~0   ; 1                 ; 0       ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector56~0 ; 1                 ; 0       ;
; sw[9]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector52~0 ; 1                 ; 0       ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out~3   ; 1                 ; 0       ;
; sw[4]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector52~0 ; 0                 ; 0       ;
; sw[6]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out~2   ; 0                 ; 0       ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector55~0 ; 0                 ; 0       ;
; sw[8]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out~4   ; 1                 ; 0       ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector53~0 ; 1                 ; 0       ;
; sw[7]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out~5   ; 0                 ; 0       ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector54~0 ; 0                 ; 0       ;
; sw[3]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector53~0 ; 1                 ; 0       ;
; sw[2]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector54~0 ; 1                 ; 0       ;
; sw[1]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector55~0 ; 1                 ; 0       ;
; sw[0]                                                                  ;                   ;         ;
;      - pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector56~0 ; 1                 ; 0       ;
+------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                    ;
+---------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                 ; PIN_AF14             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                 ; PIN_AF14             ; 65      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; clock_and_mem_clock:inst1|clock_out                                 ; FF_X45_Y25_N14       ; 1362    ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~0      ; MLABCELL_X25_Y31_N30 ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~1      ; LABCELL_X27_Y30_N15  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~10     ; MLABCELL_X25_Y31_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~11     ; MLABCELL_X25_Y31_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~12     ; MLABCELL_X25_Y31_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~13     ; MLABCELL_X25_Y31_N6  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~14     ; MLABCELL_X25_Y31_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~15     ; LABCELL_X24_Y30_N21  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~16     ; MLABCELL_X25_Y31_N33 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~17     ; MLABCELL_X25_Y31_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~18     ; LABCELL_X24_Y31_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~19     ; MLABCELL_X25_Y31_N15 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~2      ; LABCELL_X24_Y30_N57  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~20     ; MLABCELL_X25_Y31_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~21     ; MLABCELL_X25_Y31_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~22     ; MLABCELL_X25_Y31_N3  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~23     ; LABCELL_X24_Y30_N48  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~24     ; LABCELL_X24_Y30_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~25     ; MLABCELL_X28_Y30_N21 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~26     ; LABCELL_X24_Y30_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~27     ; MLABCELL_X28_Y30_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~28     ; LABCELL_X24_Y30_N33  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~29     ; MLABCELL_X28_Y30_N3  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~3      ; MLABCELL_X25_Y31_N36 ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~30     ; MLABCELL_X28_Y31_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~4      ; LABCELL_X24_Y30_N15  ; 34      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~5      ; LABCELL_X24_Y31_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~6      ; MLABCELL_X25_Y31_N39 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~7      ; MLABCELL_X25_Y31_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~8      ; LABCELL_X24_Y30_N9   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~9      ; MLABCELL_X25_Y31_N42 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|wpcir~2             ; MLABCELL_X25_Y38_N0  ; 68      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[15]     ; M10K_X26_Y36_N0      ; 21      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|dram_write_enable          ; LABCELL_X45_Y28_N48  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[13]~5 ; LABCELL_X45_Y25_N21  ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[27]~3 ; LABCELL_X45_Y25_N57  ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[41]~1 ; LABCELL_X45_Y25_N24  ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[1]~0  ; LABCELL_X50_Y23_N0   ; 14      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[1]~1  ; LABCELL_X48_Y25_N48  ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[4]~5  ; LABCELL_X45_Y28_N30  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[9]~3  ; LABCELL_X45_Y25_N30  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]~0     ; LABCELL_X31_Y34_N0   ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                                               ; PIN_AA14             ; 1362    ; Async. clear ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                          ;
+-------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; Name                                ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------+----------------+---------+----------------------+------------------+---------------------------+
; clk                                 ; PIN_AF14       ; 65      ; Global Clock         ; GCLK6            ; --                        ;
; clock_and_mem_clock:inst1|clock_out ; FF_X45_Y25_N14 ; 1362    ; Global Clock         ; GCLK4            ; --                        ;
; reset                               ; PIN_AA14       ; 1362    ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------------------+----------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; pipeline_computer:inst|pipedereg:de_reg|ealuimm                                                                                                                                                ; 149     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[18]                                                                                                                                ; 136     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[17]                                                                                                                                ; 135     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[19]                                                                                                                                ; 135     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[23]                                                                                                                                ; 135     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[16]                                                                                                                                ; 134     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[22]                                                                                                                                ; 134     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[24]                                                                                                                                ; 134     ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[21]                                                                                                                                ; 133     ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[7]                                                                                                                                                ; 100     ;
; pipeline_computer:inst|pipedereg:de_reg|eshift~DUPLICATE                                                                                                                                       ; 87      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[0]~27                                                                                                                               ; 73      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[1]~26                                                                                                                               ; 73      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|wpcir~2                                                                                                                                        ; 68      ;
; pipeline_computer:inst|pipedereg:de_reg|ealuc[0]                                                                                                                                               ; 67      ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[31]~DUPLICATE                                                                                                                                     ; 63      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[29]~7                                                                                                                               ; 61      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[3]~24                                                                                                                               ; 61      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux25~0                                                                                                                                   ; 60      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux25~0                                                                                                                                   ; 60      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[29]~28                                                                                                                              ; 60      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[28]~8                                                                                                                               ; 58      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[28]~29                                                                                                                              ; 58      ;
; pipeline_computer:inst|pipedereg:de_reg|ejal~DUPLICATE                                                                                                                                         ; 56      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[2]~25                                                                                                                               ; 56      ;
; pipeline_computer:inst|pipedereg:de_reg|ealuc[1]                                                                                                                                               ; 55      ;
; pipeline_computer:inst|pipedereg:de_reg|ealuc[2]                                                                                                                                               ; 52      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[27]~124                                                                                                                        ; 43      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~4                                                                                                                                    ; 41      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[3]~36                                                                                                                          ; 41      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[31]~1                                                                                                                               ; 41      ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[31]                                                                                                                                               ; 41      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~4                                                                                                                                   ; 40      ;
; pipeline_computer:inst|pipedereg:de_reg|ealuc[3]                                                                                                                                               ; 40      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux25~1                                                                                                                                   ; 38      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[15]~21                                                                                                                              ; 38      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[16]~20                                                                                                                              ; 38      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux25~1                                                                                                                                   ; 37      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[16]~8                                                                                                                               ; 36      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[14]~22                                                                                                                              ; 35      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~15                                                                                                                                ; 34      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~4                                                                                                                                 ; 34      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~0                                                                                                                                 ; 34      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[13]~23                                                                                                                              ; 34      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[15]~9                                                                                                                               ; 34      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|pcsource[1]~2                                                                                                                                  ; 33      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[7]~7                                                                                                                                                 ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~29                                                                                                                                ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~25                                                                                                                                ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~22                                                                                                                                ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~19                                                                                                                                ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~13                                                                                                                                ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~3                                                                                                                                 ; 33      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~1                                                                                                                                 ; 33      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[30]~30                                                                                                                              ; 33      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[30]~29                                                                                                                              ; 33      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[12]~24                                                                                                                              ; 33      ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[2]                                                                                                                                                ; 33      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[1]~30                                                                                                                                                ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[3]~28                                                                                                                                                ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[25]~24                                                                                                                                               ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[19]~17                                                                                                                                               ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[21]~15                                                                                                                                               ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[27]~13                                                                                                                                               ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[12]~12                                                                                                                                               ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[13]~11                                                                                                                                               ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[15]~9                                                                                                                                                ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[4]~1                                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~30                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~28                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~27                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~26                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~24                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~23                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~21                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~20                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~18                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~17                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~16                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~14                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~12                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~11                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~10                                                                                                                                ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~9                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~8                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~7                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~6                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~5                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Decoder0~2                                                                                                                                 ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[5]~0                                                                                                                                                 ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~3                                                                                                                                    ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~2                                                                                                                                    ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~1                                                                                                                                    ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~0                                                                                                                                    ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~3                                                                                                                                   ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~2                                                                                                                                   ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~1                                                                                                                                   ; 32      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~0                                                                                                                                   ; 32      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[14]~10                                                                                                                              ; 32      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[0]~31                                                                                                                                                ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[2]~29                                                                                                                                                ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[22]~27                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[23]~26                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[24]~25                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[26]~23                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[31]~22                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[28]~21                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[29]~20                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[30]~19                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[18]~18                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[20]~16                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[17]~14                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[14]~10                                                                                                                                               ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[16]~8                                                                                                                                                ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[8]~6                                                                                                                                                 ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[9]~5                                                                                                                                                 ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[10]~4                                                                                                                                                ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[11]~3                                                                                                                                                ; 31      ;
; pipeline_computer:inst|mux2x32:wb_stage|y[6]~2                                                                                                                                                 ; 31      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[3]                                                                                                                                                 ; 31      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[4]                                                                                                                                                 ; 31      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wwreg                                                                                                                                                  ; 31      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[0]                                                                                                                                                 ; 31      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux25~2                                                                                                                                   ; 31      ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux25~2                                                                                                                                   ; 31      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~19                                                                                                                                      ; 31      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wm2reg~DUPLICATE                                                                                                                                       ; 30      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|pcsource[0]~1                                                                                                                                  ; 30      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[11]~25                                                                                                                              ; 30      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[27]~9                                                                                                                               ; 30      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[26]~19                                                                                                                              ; 30      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[27]~13                                                                                                                              ; 30      ;
; pipeline_computer:inst|pipedereg:de_reg|eshift                                                                                                                                                 ; 30      ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[6]                                                                                                                                                ; 30      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[10]~26                                                                                                                              ; 29      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[26]~10                                                                                                                              ; 29      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~1                                                                                                                                       ; 29      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[13]~11                                                                                                                              ; 29      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[25]~11                                                                                                                              ; 28      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~2                                                                                                                                       ; 28      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[24]~21                                                                                                                              ; 28      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[25]~20                                                                                                                              ; 28      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[12]~12                                                                                                                              ; 28      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[9]~27                                                                                                                               ; 27      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[24]~12                                                                                                                              ; 27      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[23]~13                                                                                                                              ; 26      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~4                                                                                                                                       ; 26      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~3                                                                                                                                       ; 26      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[22]~23                                                                                                                              ; 26      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[23]~22                                                                                                                              ; 26      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[1]~DUPLICATE                                                                                                                                       ; 25      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~121                                                                                                                        ; 25      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[22]~14                                                                                                                              ; 25      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[11]~3                                                                                                                               ; 25      ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[5]~DUPLICATE                                                                                                                                      ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~122                                                                                                                        ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[8]~28                                                                                                                               ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[21]~15                                                                                                                              ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~5                                                                                                                                       ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[20]~16                                                                                                                              ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[21]~15                                                                                                                              ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[10]~4                                                                                                                               ; 24      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~8                                                                                                                           ; 23      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[17]~19                                                                                                                              ; 23      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[20]~16                                                                                                                              ; 23      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~6                                                                                                                                       ; 23      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~6                                                                                                                              ; 23      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[19]~17                                                                                                                              ; 22      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~7                                                                                                                                       ; 22      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[18]~18                                                                                                                              ; 22      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[19]~17                                                                                                                              ; 22      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[2]~DUPLICATE                                                                                                                                       ; 21      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[18]~18                                                                                                                              ; 21      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~8                                                                                                                                       ; 21      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[9]~5                                                                                                                                ; 21      ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[3]                                                                                                                                                ; 21      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[15]                                                                                                                                ; 21      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~9                                                                                                                                       ; 20      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[17]~14                                                                                                                              ; 20      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[8]~6                                                                                                                                ; 20      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~10                                                                                                                                      ; 19      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[31]                                                                                                                                                 ; 19      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux0~0                                                                                                                                    ; 19      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[14]~51                                                                                                                         ; 18      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~11                                                                                                                                      ; 18      ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[0]                                                                                                                                                  ; 18      ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[4]                                                                                                                                                ; 18      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|i_sw~0                                                                                                                                         ; 17      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector10~0                                                                                                                                ; 17      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider|add_sub_3_result_int[4]~1 ; 17      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|sext~0                                                                                                                                         ; 16      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|comb~4                                                                                                                                         ; 16      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider|op_5~1                    ; 16      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[1]~1                                                                                                                             ; 15      ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[2]                                                                                                                                                  ; 15      ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[1]                                                                                                                                                  ; 15      ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[5]                                                                                                                                                ; 15      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~129                                                                                                                        ; 14      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~126                                                                                                                        ; 14      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~125                                                                                                                        ; 14      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|always0~1                                                                                                                                      ; 14      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~1                                                                                                                           ; 14      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~0                                                                                                                           ; 14      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[13]~5                                                                                                                            ; 14      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[27]~3                                                                                                                            ; 14      ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[3]                                                                                                                                                  ; 14      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[41]~1                                                                                                                            ; 14      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[1]~0                                                                                                                             ; 14      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~131                                                                                                                        ; 13      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[28]                                                                                                                                ; 13      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider|op_6~1                    ; 13      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[30]                                                                                                                                                 ; 12      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[18]                                                                                                                                                 ; 12      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~119                                                                                                                        ; 11      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~118                                                                                                                        ; 11      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[19]                                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[20]                                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[21]                                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[22]                                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[23]                                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[28]                                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[0]~6                                                                                                                                ; 11      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~0                                                                                                                                       ; 11      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[1]                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[2]                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[26]                                                                                                                                ; 11      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[0]                                                                                                                                 ; 11      ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[2]                                                                                                                                                 ; 10      ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Equal0~0                                                                                                                                   ; 10      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|always0~6                                                                                                                                      ; 10      ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~13                                                                                                                                      ; 10      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[24]                                                                                                                                                 ; 10      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[25]                                                                                                                                                 ; 10      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[26]                                                                                                                                                 ; 10      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[27]                                                                                                                                                 ; 10      ;
; pipeline_computer:inst|pipedereg:de_reg|eb[29]                                                                                                                                                 ; 10      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[4]~2                                                                                                                                ; 10      ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[4]~1                                                                                                                                ; 10      ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[29]                                                                                                                                ; 10      ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider|op_7~1                    ; 10      ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|Equal1~2                                                                                                                                       ; 9       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[1]~5                                                                                                                                ; 9       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[2]~4                                                                                                                                ; 9       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[3]~3                                                                                                                                ; 9       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[27]                                                                                                                                ; 9       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[30]                                                                                                                                ; 9       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[31]                                                                                                                                ; 9       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|Equal1~0                                                                                                                                   ; 8       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|always0~10                                                                                                                                     ; 8       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~44                                                                                                                                      ; 8       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~22                                                                                                                            ; 8       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[7]~31                                                                                                                               ; 8       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~12                                                                                                                                      ; 8       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[16]                                                                                                                                                 ; 8       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[7]                                                                                                                                                ; 8       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[5]~0                                                                                                                                ; 8       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~167                                                                                                                        ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~130                                                                                                                        ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[14]~63                                                                                                                         ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[8]~58                                                                                                                          ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[8]~57                                                                                                                          ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[14]~56                                                                                                                         ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[8]~55                                                                                                                          ; 7       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|Equal2~2                                                                                                                                       ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~45                                                                                                                                      ; 7       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_b|y[6]~30                                                                                                                               ; 7       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[17]                                                                                                                                                 ; 7       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[6]                                                                                                                                                ; 7       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[8]                                                                                                                                                ; 7       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[9]                                                                                                                                                ; 7       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[0]~6                                                                                                                             ; 7       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector38~0                                                                                                                                ; 7       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|Add1~2                                                                                                                    ; 7       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|Add1~1                                                                                                                    ; 7       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|Add1~0                                                                                                                    ; 7       ;
; clock_and_mem_clock:inst1|clock_out                                                                                                                                                            ; 7       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[3]                                                                                                                                 ; 7       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[5]                                                                                                                                 ; 7       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[20]                                                                                                                                ; 7       ;
; pipeline_computer:inst|pipemwreg:mw_reg|wrn[1]                                                                                                                                                 ; 6       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[26]~205                                                                                                                        ; 6       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|aluimm~0                                                                                                                                       ; 6       ;
; pipeline_computer:inst|pipeemreg:em_reg|mm2reg                                                                                                                                                 ; 6       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|comb~2                                                                                                                                         ; 6       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[31]                                                                                                                                                 ; 6       ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[4]                                                                                                                                                  ; 6       ;
; pipeline_computer:inst|pipeemreg:em_reg|mwmem                                                                                                                                                  ; 6       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[25]                                                                                                                                ; 6       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Add0~1                                                                                                                                    ; 6       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|shift~0                                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|comb~6                                                                                                                                         ; 5       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[0]~1                                                                                                                               ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[1]~239                                                                                                                         ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[22]~233                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[23]~226                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[25]~207                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~198                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~170                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[18]~162                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[19]~155                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~148                                                                                                                        ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[8]~90                                                                                                                          ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[9]~80                                                                                                                          ; 5       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~5                                                                                                                                    ; 5       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~5                                                                                                                                   ; 5       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[2]                                                                                                                                                 ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|ern[3]                                                                                                                                                ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|ern[1]                                                                                                                                                ; 5       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|pcsource[0]~0                                                                                                                                  ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[7]~46                                                                                                                          ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight0~4                                                                                                                             ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~11                                                                                                                             ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~10                                                                                                                          ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~18                                                                                                                                      ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~17                                                                                                                                      ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~16                                                                                                                                      ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~15                                                                                                                                      ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|c~14                                                                                                                                      ; 5       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[6]                                                                                                                                                  ; 5       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[7]                                                                                                                                                  ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~9                                                                                                                              ; 5       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[29]                                                                                                                                                 ; 5       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[5]                                                                                                                                                  ; 5       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[4]~5                                                                                                                             ; 5       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|Selector5~0                                                                                                                                 ; 5       ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[5]                                                                                                                                                  ; 5       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[9]~3                                                                                                                             ; 5       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_led[5]~2                                                                                                                             ; 5       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight0~30                                                                                                                            ; 5       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[13]                                                                                                                                ; 5       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux9~11                                                                                                                                   ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~19                                                                                                                                   ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux3~11                                                                                                                                   ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|m2reg~0                                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[22]~228                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[23]~221                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[25]~211                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[25]~209                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux3~11                                                                                                                                   ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~194                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~192                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~176                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~168                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[18]~165                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[19]~158                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~151                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[21]~146                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~57                                                                                                                             ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[27]~134                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[27]~133                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[27]~128                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[12]~117                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[13]~108                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[14]~100                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~39                                                                                                                             ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~35                                                                                                                             ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[8]~88                                                                                                                          ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[8]~83                                                                                                                          ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[9]~78                                                                                                                          ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[9]~75                                                                                                                          ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[10]~72                                                                                                                         ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[11]~64                                                                                                                         ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux25~14                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux27~11                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~6                                                                                                                                    ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~6                                                                                                                                   ; 4       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[4]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[0]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|ern[4]                                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|ern[2]                                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|ern[0]                                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|comb~1                                                                                                                                         ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[7]~49                                                                                                                          ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~19                                                                                                                             ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~30                                                                                                                            ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~13                                                                                                                             ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~9                                                                                                                           ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~6                                                                                                                           ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~5                                                                                                                           ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[8]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[9]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[10]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[11]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[12]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[13]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[14]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[15]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~8                                                                                                                              ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[1]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[2]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[3]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[23]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[25]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[28]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[30]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[19]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[21]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[17]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[27]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[13]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[15]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[7]~7                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[7]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[9]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[11]                                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[6]~2                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[6]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[4]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[10]                                                                                                                                               ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[5]                                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_alu_a|y[5]~0                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[5]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipeemreg:em_reg|mb[6]                                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~286                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[19]~282                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[18]~278                                                                                                                        ; 4       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[4]                                                                                                                                 ; 4       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[10]                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[11]                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[12]                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[14]                                                                                                                                ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Add32~93                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Add32~85                                                                                                                                  ; 4       ;
; pipeline_computer:inst|pipeexe:exe_stage|Add0~21                                                                                                                                               ; 4       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[1]~DUPLICATE                                                                                                                                       ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[10]~DUPLICATE                                                                                                                                     ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~15                                                                                                                                              ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~14                                                                                                                                              ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~4                                                                                                                                              ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~3                                                                                                                                              ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~0                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[31]                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[29]~255                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|comb~5                                                                                                                                         ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux1~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux25~14                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux13~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux12~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux11~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux6~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux5~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux2~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux31~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|epc4[0]                                                                                                                                                ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[0]~8                                                                                                                     ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[0]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux30~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[1]                                                                                                                                                ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[1]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux27~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux29~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[2]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux28~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[3]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux9~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux8~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[23]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux7~12                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[24]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[24]~216                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux6~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[25]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux5~12                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux5~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[26]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~356                                                                                                                                     ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux0~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[31]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[31]~7                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux0~5                                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux0~3                                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux0~2                                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux0~1                                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux3~12                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[28]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~197                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~191                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux2~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[29]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[29]~189                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[29]~187                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[29]~184                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[29]~182                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[29]~180                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux1~11                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[30]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~173                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~172                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~169                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux13~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[18]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux12~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux10~12                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[21]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[21]~6                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[17]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[17]~137                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux4~12                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[27]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[27]~123                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~292                                                                                                                                     ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~52                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~49                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[12]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[12]~4                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[12]~116                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[13]~3                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[13]~107                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~45                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[14]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[14]~2                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[14]~99                                                                                                                         ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~43                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux16~12                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[15]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux16~8                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~41                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux15~12                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[16]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux15~9                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~38                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~37                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[7]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[6]~91                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux23~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[8]                                                                                                                                                ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[8]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight0~24                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~33                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux22~11                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[9]                                                                                                                                                ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[9]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~31                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~20                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[10]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[10]~1                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[10]~71                                                                                                                         ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~29                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux20~12                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[11]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[11]~0                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[11]~62                                                                                                                         ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~27                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[6]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[4]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux8~7                                                                                                                                    ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|always0~7                                                                                                                                      ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux26~12                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[5]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux21~7                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|always0~2                                                                                                                                      ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|i_addi~0                                                                                                                                       ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|aluc[2]~1                                                                                                                                      ; 3       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|jal~0                                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~23                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[2]~43                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[3]~37                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[3]~35                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~46                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~45                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~43                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[3]~32                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[4]~28                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~35                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~32                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~31                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~46                                                                                                                                      ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~15                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[6]~20                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~21                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~18                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~17                                                                                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~12                                                                                                                          ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~7                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~6                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~4                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftRight1~3                                                                                                                             ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[5]~4                                                                                                                           ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[11]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[12]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[14]                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[1]                                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[2]                                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[3]                                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[0]                                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|eb[4]                                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[22]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[24]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[26]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[18]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[20]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[12]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[14]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[16]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[8]                                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipedereg:de_reg|ea[10]                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[30]~274                                                                                                                        ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Mux31~5                                                                                                                                   ; 3       ;
; pipeline_computer:inst|pipeif:if_stage|Add0~93                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeif:if_stage|Add0~89                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeif:if_stage|Add0~85                                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[6]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[7]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[8]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[9]                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[1]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[2]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[3]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[12]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[18]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[19]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[20]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[21]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[22]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[23]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[24]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[25]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[26]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[27]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[28]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[29]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[30]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[0]                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Add32~101                                                                                                                                 ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|Add0~97                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Add32~89                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|Add32~61                                                                                                                                  ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|Add0~45                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|Add0~41                                                                                                                                               ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[5]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[6]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[7]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[8]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[9]                                                            ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[10]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[11]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[13]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[14]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[15]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[16]                                                           ; 3       ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|q_a[4]                                                            ; 3       ;
; pipeline_computer:inst|pipeexe:exe_stage|Add0~1                                                                                                                                                ; 3       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[28]~DUPLICATE                                                                                                                         ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[29]~DUPLICATE                                                                                                                         ; 2       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[22]~DUPLICATE                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[19]~DUPLICATE                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[20]~DUPLICATE                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[13]~DUPLICATE                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[3]~DUPLICATE                                                                                                                                       ; 2       ;
; pipeline_computer:inst|pipedereg:de_reg|em2reg~DUPLICATE                                                                                                                                       ; 2       ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[15]~DUPLICATE                                                                                                                                     ; 2       ;
; sw[7]~input                                                                                                                                                                                    ; 2       ;
; sw[8]~input                                                                                                                                                                                    ; 2       ;
; sw[6]~input                                                                                                                                                                                    ; 2       ;
; sw[9]~input                                                                                                                                                                                    ; 2       ;
; sw[5]~input                                                                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[24]~268                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux5~13                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux4~14                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux0~13                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~27                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~25                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~23                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]~0                                                                                                                                ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|pcsource[0]~3                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~15                                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~20                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~19                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~18                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~14                                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux13~13                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux13~13                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux6~13                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux6~13                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~12                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~11                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux11~13                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux11~14                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux12~13                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux12~13                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~2                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~1                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~4                                                                                                                                               ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|rsrtequ~3                                                                                                                                               ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|WideNor0~0                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[22]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[23]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[24]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[25]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[26]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[30]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[18]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[19]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipemem:mem_stage|mux2x32:mem_io_dataout_mux|y[20]~18                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[20]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[21]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[17]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[27]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[12]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[13]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[14]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[15]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[16]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[8]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[9]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[10]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[11]                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[7]                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[6]                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[5]                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[4]                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[3]                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[2]                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[7]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[2]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[3]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider|StageOut[15]~9            ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[4]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[6]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[0]~265                                                                                                                         ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[0]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[1]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[22]~264                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[24]~262                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[28]~257                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[19]~252                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[20]~251                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[17]~250                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[13]~247                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[15]~245                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[16]~244                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipemem:mem_stage|dram_write_enable                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipemwreg:mw_reg|wm2reg                                                                                                                                                 ; 2       ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:pc_plus4|q[5]                                                                                                                                    ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|sc_cu:cu|i_jr~0                                                                                                                                         ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~434                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|twodigits:hex_two|lpm_divide:Div0|lpm_divide_4am:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider|StageOut[16]~1            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux24~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux24~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux23~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux23~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux23~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux22~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux22~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux22~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux21~12                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux21~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux21~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux20~12                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux20~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux20~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux19~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux19~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux18~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux18~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux17~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux17~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux16~12                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux16~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux15~12                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux15~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux14~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux10~12                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux10~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux10~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux7~12                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux7~11                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux5~12                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux4~12                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux4~11                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux3~12                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux31~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux31~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux31~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux30~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux30~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux30~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux29~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux28~11                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux31~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[0]                                                                                                                                                ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~433                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~432                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~431                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~430                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~429                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~428                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~427                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~426                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~425                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~424                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~423                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~422                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~421                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~420                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~419                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~418                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~417                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~416                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~415                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~414                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~413                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~412                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~411                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux31~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[15][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[13][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[12][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[11][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[9][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[8][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[2][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[1][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[7][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[6][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[5][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[4][0]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[23][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[19][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[30][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[22][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[26][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[18][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[29][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[21][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[25][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[20][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][0]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux30~10                                                                                                                                  ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|ShiftLeft0~83                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~410                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~409                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~408                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~407                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~406                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~405                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~404                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~403                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~402                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~401                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~400                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~399                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~398                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~397                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~396                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~395                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~394                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~393                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~392                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~391                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~390                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~389                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~388                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux30~9                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[15][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[13][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[12][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[11][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[9][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[8][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[2][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[1][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[7][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[6][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[5][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[4][1]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[23][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[19][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[30][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[22][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[26][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[18][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[29][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[21][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[25][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[20][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][1]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[15][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[13][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[12][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[11][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[9][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[8][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[2][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[1][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[7][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[6][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[5][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[4][2]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[23][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[19][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[30][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[22][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[26][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[18][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[29][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[21][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[25][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[20][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][2]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[15][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[13][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[12][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[11][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[9][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[8][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[2][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[1][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[6][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[5][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[4][3]                                                                                                                             ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[23][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[19][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[30][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[22][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[26][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[18][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[29][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[21][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[25][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[20][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][3]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux0~11                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_b|Mux0~10                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|dimm[16]~0                                                                                                                                              ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux9~12                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[15][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[13][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[12][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[11][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[10][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[9][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[8][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[3][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[2][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[1][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[7][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[6][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[5][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[4][22]                                                                                                                            ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[31][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[23][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[27][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[19][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[30][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[22][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[26][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[18][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[29][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[21][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[25][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[20][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][22]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[22]~232                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|mux2x32:e_choose_epc|y[22]~230                                                                                                                        ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~385                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~384                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~383                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~382                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~381                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~380                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeexe:exe_stage|alu:al_unit|s~379                                                                                                                                     ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|mux4x32:alu_a|Mux8~12                                                                                                                                   ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[15][23]                                                                                                                           ; 2       ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[14][23]                                                                                                                           ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; Name                                                                                                                                    ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                       ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
; pipeline_computer:inst|pipeif:if_stage|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_l0j1:auto_generated|ALTSYNCRAM      ; AUTO ; ROM         ; Dual Clocks  ; 64           ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1           ; 0          ; ./source/sc_code_test.mif ; M10K_X26_Y36_N0 ; Don't care           ; New data        ; New data        ; Yes                                                               ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1           ; 0          ; ./source/sc_datamem.mif   ; M10K_X38_Y34_N0 ; Don't care           ; New data        ; New data        ; No - Single Port Feed Through New Data with Unregistered Data Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+---------------------------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 7,318 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 247 / 13,420 ( 2 % )    ;
; C2 interconnects                            ; 2,644 / 119,108 ( 2 % ) ;
; C4 interconnects                            ; 1,537 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 648 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,529 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 331 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 531 / 20,720 ( 3 % )    ;
; R3 interconnects                            ; 3,208 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 5,054 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 12 / 360 ( 3 % )        ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 64        ; 0            ; 64        ; 0            ; 0            ; 64        ; 64        ; 0            ; 64        ; 64        ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 64           ; 0         ; 64           ; 64           ; 0         ; 0         ; 64           ; 0         ; 0         ; 64           ; 12           ; 64           ; 64           ; 64           ; 64           ; 12           ; 64           ; 64           ; 64           ; 64           ; 12           ; 64           ; 64           ; 64           ; 64           ; 64           ; 64           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; hex[41]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[40]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[39]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[38]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[37]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[36]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[35]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[34]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[33]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[32]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[31]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[30]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[29]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[28]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[27]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[26]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[25]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[24]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[23]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[22]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[21]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[20]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[19]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[18]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[17]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[16]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                     ;
+-----------------------------------------+-------------------------------------+-------------------+
; Source Clock(s)                         ; Destination Clock(s)                ; Delay Added in ns ;
+-----------------------------------------+-------------------------------------+-------------------+
; clk                                     ; clock_and_mem_clock:inst1|clock_out ; 77.2              ;
; clk,clock_and_mem_clock:inst1|clock_out ; clock_and_mem_clock:inst1|clock_out ; 59.4              ;
; clk,clock_and_mem_clock:inst1|clock_out ; clk                                 ; 16.1              ;
; clock_and_mem_clock:inst1|clock_out     ; clock_and_mem_clock:inst1|clock_out ; 15.5              ;
; clk                                     ; clk                                 ; 9.8               ;
+-----------------------------------------+-------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                              ; Destination Register                                              ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
; clock_and_mem_clock:inst1|clock_out                                                                                                                          ; clock_and_mem_clock:inst1|clock_out                               ; 3.290             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[3]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[3]                    ; 3.212             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[5]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[5]                    ; 3.203             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[7]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[7]                    ; 2.686             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[6]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[6]                    ; 2.489             ;
; pipeline_computer:inst|pipedereg:de_reg|ern0[4]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 2.450             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[8]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[8]                    ; 2.390             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[2]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[2]                    ; 2.385             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[9]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[9]                    ; 2.270             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[1]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[1]                    ; 2.270             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[4]                                                                                               ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[4]                    ; 2.222             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a5~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[5]                    ; 2.138             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a5~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[5]                    ; 2.138             ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[1]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.918             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a4~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[4]                    ; 1.864             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a4~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[4]                    ; 1.864             ;
; pipeline_computer:inst|pipedereg:de_reg|ea[1]                                                                                                                ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.845             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a3~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[3]                    ; 1.823             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a3~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[3]                    ; 1.823             ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[0]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|eb[1]                                                                                                                ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[7]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|eshift                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|ealuimm                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|eimm[6]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|eb[0]                                                                                                                ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipedereg:de_reg|ea[0]                                                                                                                ; pipeline_computer:inst|pipedereg:de_reg|eb[1]                     ; 1.810             ;
; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|data_out[0]                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|eb[0]                     ; 1.786             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a21~porta_datain_reg0 ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]     ; 1.695             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a21~porta_we_reg      ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]     ; 1.695             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a26~porta_datain_reg0 ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]     ; 1.693             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a26~porta_we_reg      ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]     ; 1.693             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a15~porta_datain_reg0 ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[15]                   ; 1.668             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a15~porta_we_reg      ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[15]                   ; 1.668             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a1~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[1]                    ; 1.632             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a1~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[1]                    ; 1.632             ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[4]                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.628             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a24~porta_datain_reg0 ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[31]    ; 1.609             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a24~porta_we_reg      ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[31]    ; 1.609             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a29~porta_datain_reg0 ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[29]                   ; 1.542             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a29~porta_we_reg      ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[29]                   ; 1.542             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a9~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[9]                    ; 1.535             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a9~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[9]                    ; 1.535             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a27~porta_datain_reg0 ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]     ; 1.501             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a27~porta_we_reg      ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[1]     ; 1.501             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a23~porta_datain_reg0 ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[23]                   ; 1.496             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a23~porta_we_reg      ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[23]                   ; 1.496             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a6~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[6]                    ; 1.472             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a6~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[6]                    ; 1.472             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a30~porta_datain_reg0 ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.444             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a30~porta_we_reg      ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.444             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a18~porta_datain_reg0 ; pipeline_computer:inst|pipedereg:de_reg|eb[18]                    ; 1.435             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a18~porta_we_reg      ; pipeline_computer:inst|pipedereg:de_reg|eb[18]                    ; 1.435             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a2~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[2]                    ; 1.398             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a2~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[2]                    ; 1.398             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a12~porta_datain_reg0 ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[12]                   ; 1.382             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a12~porta_we_reg      ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[12]                   ; 1.382             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a16~porta_datain_reg0 ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[16]                   ; 1.364             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a16~porta_we_reg      ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[16]                   ; 1.364             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a8~porta_datain_reg0  ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[8]                    ; 1.363             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a8~porta_we_reg       ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[8]                    ; 1.363             ;
; pipeline_computer:inst|pipedereg:de_reg|ejal                                                                                                                 ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.353             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a25~porta_datain_reg0 ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[25]                   ; 1.339             ;
; pipeline_computer:inst|pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_59m1:auto_generated|ram_block1a25~porta_we_reg      ; pipeline_computer:inst|pipemwreg:mw_reg|wmo[25]                   ; 1.339             ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[24]                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[23]                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[21]                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[22]                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeir:inst_reg|dffe32:instruction|q[25]                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[7]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipedereg:de_reg|em2reg                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mm2reg                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipedereg:de_reg|ern0[2]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[2]                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipedereg:de_reg|ewreg                                                                                                                ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mwreg                                                                                                                ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipedereg:de_reg|ern0[0]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[0]                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipedereg:de_reg|ern0[1]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[1]                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipedereg:de_reg|ern0[3]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mrn[3]                                                                                                               ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[5]                                                                                                              ; pipeline_computer:inst|pipedereg:de_reg|ea[5]                     ; 1.328             ;
; pipeline_computer:inst|pipeemreg:em_reg|mwmem                                                                                                                ; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[30] ; 1.324             ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[3]                                                                                                              ; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[30] ; 1.324             ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[4]                                                                                                              ; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[30] ; 1.324             ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[6]                                                                                                              ; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[30] ; 1.324             ;
; pipeline_computer:inst|pipeemreg:em_reg|malu[2]                                                                                                              ; pipeline_computer:inst|pipemem:mem_stage|io_mem:io|io_out_hex[30] ; 1.324             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[16][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[24][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[20][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[28][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[17][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[25][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[21][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[29][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[18][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[26][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[22][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
; pipeline_computer:inst|pipeid:id_stage|regfile:regf|register[30][30]                                                                                         ; pipeline_computer:inst|pipepc:prog_cnt|dffe32_pc:next_pc|q[30]    ; 1.300             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "pipeline_computer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): clock_and_mem_clock:inst1|clock_out~CLKENA0 with 1359 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): reset~inputCLKENA0 with 1359 fanout uses global clock CLKCTRL_G4
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk~inputCLKENA0 with 126 fanout uses global clock CLKCTRL_G6
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CSEMA5 with package FBGA and pin count 896
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332104): Reading SDC File: 'output_files/pp_computer.sdc'
Warning (332174): Ignored filter at pp_computer.sdc(1): clock could not be matched with a port
Warning (332049): Ignored create_clock at pp_computer.sdc(1): Argument <targets> is an empty collection
    Info (332050): create_clock -name "clock" -period 20.000ns [get_ports {clock}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332144): No user constrained base clocks found in the design
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 6.66 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CSEMA5F31C6 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Info (144001): Generated suppressed messages file C:/Users/97537/STUDY/Digital_Component_Design/pipeline_computer/output_files/pipeline_computer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 6161 megabytes
    Info: Processing ended: Mon Jun 21 23:27:15 2021
    Info: Elapsed time: 00:01:21
    Info: Total CPU time (on all processors): 00:02:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/97537/STUDY/Digital_Component_Design/pipeline_computer/output_files/pipeline_computer.fit.smsg.


