---
date: 2024-06-23T20:19
tags: []
---
### Aufgabe P1: Entwurf eines 4-Bit-Addiernetzes

#### a. Logischer Ausdruck für den ausgehenden Übertrag $U_{out}$
$$C_{1}=G_{0}+(P_{0} \cdot U_{in})$$
$$C_{2}=G_{1}+ (P_{1} \cdot C_{1})=G_{1} + (P_{1} \cdot (G_{0} + P_{0} \cdot U_{in}))$$
$$U_{out} = C_{3} = G_{2} + (P_{2} \cdot C_{2}) = G_{2} + (P_{2} \cdot (G_{1} + (P_{1} \cdot (G_{0} + P_{0} \cdot U_{in}))))$$
#### b. Schaltnetz für einen 3-Bit Carry-Look-Ahead-Addierer

```plaintext
       x2  y2  x1  y1  x0  y0  Uin
        |   |   |   |   |   |   |
        v   v   v   v   v   v   v
       FA2 FA1 FA0  Uin
        |   |   |
        |   |   +--------+
        |   |            |
       G2  G1           G0
       P2  P1           P0
        |   |            |
        +---+            +------+
        |   |            |      |
        |   +--------+   |      |
        |            |   |      |
        |            |   |      |
        |           AND  |      AND
        |            |   |      |
        |            +---+------+
        |                |
       OR               OR
        |                |
        +--------------->C3 (Uout)
```

#### c. Berechnung der Ausführungsdauer

##### Carry-Look-Ahead-Addierer (CLA)
- **Generate (G) und Propagate (P)** Berechnungen: $2 \cdot 10 \text{}{psec} = 20\text{psec}$
- **Übertrag-Berechnungen (C1, C2, C3)**: $20 \text{ psec} + 30 \text{ psec} + 40 \text{ psec} = 90 \text{ psec}$
- **Volladdierer (FA)**: $3 \cdot 70 \text{ psec} = 210 \text{ psec}$

Gesamtdauer für einen 3-Bit CLA: 
$210 \text{ psec (FA)} + 20 \text{ psec (GP)} + 90 \text{ psec (Carry)} = 320 \text{ psec}$

Für einen 6-Bit CLA (zwei 3-Bit CLA hintereinander): 
$2 \cdot 320 \text{ psec} = 640 \text{ psec}$
##### Ripple-Carry-Addierer (RCA)
Für einen 6-Bit RCA:
$6 \text{ Volladdierer} \times 70 \text{ psec} = 420 \text{ psec}$
### Zusammenfassung
- **CLA für 6-Bit**: $640 \text{ psec}$
- **RCA für 6-Bit**: $420 \text{ psec}$

### Aufgabe P2: Schaltung für Successor-Funktion

#### a. Funktionstafel für die Successor-Funktion

| $s$ | $x_1$​ | $x_0$​ | $y_1$​ | $y_0$​ |
| --- | ------ | ------ | ------ | ------ |
| 0   | 0      | 0      | 0      | 0      |
| 0   | 0      | 1      | 0      | 1      |
| 0   | 1      | 0      | 1      | 0      |
| 0   | 1      | 1      | 1      | 1      |
| 1   | 0      | 0      | 0      | 1      |
| 1   | 0      | 1      | 1      | 0      |
| 1   | 1      | 0      | 1      | 1      |
| 1   | 1      | 1      | 0      | 0      |

#### b. Schaltfunktionen $f_{y_0}$ und $f_{y_1}$
- $f_{y_{0}} = s \cdot x_{0}' + s' \cdot x_{0}$
- $f_{y_{1}} = s \cdot (x_{1} \cdot x_{0} + x_{1}' \cdot x_{0}') + s' \cdot x_{1}$

#### c. Konstruktion der Schaltung mit Halbaddierern
- Man kann zwei Halbaddierer verwenden. Die Ausgänge der Halbaddierer liefern die Werte $y_0$ und $y_1$​.

### Aufgabe P3: Carry-Select-Addiernetz

### Aufgabe P4: Einfachauswahlaufgabe: Zahlendarstellung und Addiernetze

#### a. Ergebnis der Addition der Zweierkomplementzahlen

10110001+0011010010110001 + 0011010010110001+00110100
Übertrag: 111
Ergebnis: 111001011110010111100101
Dezimal: −27-27−27
Antwort: (iv) -27

#### b. Verschiebung des Kommas bei IEEE 754 Gleitkommazahl

Exponent: 101100111011001110110011

Verschiebung: 31

Antwort: (ii) 31

#### c. Realisierung eines Volladdierers

Antwort: (i) ... zwei Halbaddierern und einem OR-Gatter realisieren.

#### d. Dezimalzahl der 32-Bit Gleitkommadarstellung

IEEE 754: 1 10000010 011010100000000000000001 \ 10000010 \ 011010100000000000000001 10000010 01101010000000000000000

Dezimal: −90.5-90.5−90.5

Antwort: (iv) -90,5

#### e. Bezeichnung des Addiernetzes

Antwort: (ii) Carry-Select