|A2D_test
clk => clk.IN3
RST_n => RST_n.IN1
nxt_chnnl => nxt_chnnl.IN1
LEDs[0] <= A2D_intf:iA2D.res
LEDs[1] <= A2D_intf:iA2D.res
LEDs[2] <= A2D_intf:iA2D.res
LEDs[3] <= A2D_intf:iA2D.res
LEDs[4] <= A2D_intf:iA2D.res
LEDs[5] <= A2D_intf:iA2D.res
LEDs[6] <= A2D_intf:iA2D.res
LEDs[7] <= A2D_intf:iA2D.res
SS_n => ~NO_FANOUT~
MOSI => MOSI.IN1
MISO => MISO.IN1
SCLK => SCLK.IN1


|A2D_test|reset_synch:iRST
clk => rst_n~reg0.CLK
clk => q1.CLK
RST_n => rst_n~reg0.ACLR
RST_n => q1.ACLR
rst_n <= rst_n~reg0.DB_MAX_OUTPUT_PORT_TYPE


|A2D_test|A2D_intf:iA2D
clk => clk.IN1
rst_n => rst_n.IN1
strt_cnv => strt_cnv.IN1
cnv_cmplt <= SPI_mstr:iSPI.done
chnnl[0] => cmd[11].IN1
chnnl[1] => cmd[12].IN1
chnnl[2] => cmd[13].IN1
res[0] <= SPI_mstr:iSPI.rd_data
res[1] <= SPI_mstr:iSPI.rd_data
res[2] <= SPI_mstr:iSPI.rd_data
res[3] <= SPI_mstr:iSPI.rd_data
res[4] <= SPI_mstr:iSPI.rd_data
res[5] <= SPI_mstr:iSPI.rd_data
res[6] <= SPI_mstr:iSPI.rd_data
res[7] <= SPI_mstr:iSPI.rd_data
res[8] <= SPI_mstr:iSPI.rd_data
res[9] <= SPI_mstr:iSPI.rd_data
res[10] <= SPI_mstr:iSPI.rd_data
res[11] <= SPI_mstr:iSPI.rd_data
a2d_SS_n <= SPI_mstr:iSPI.SS_n
SCLK <= SPI_mstr:iSPI.SCLK
MOSI <= SPI_mstr:iSPI.MOSI
MISO => MISO.IN1


|A2D_test|A2D_intf:iA2D|SPI_mstr:iSPI
wrt => next_state.OUTPUTSELECT
wrt => next_state.OUTPUTSELECT
wrt => next_state.OUTPUTSELECT
wrt => load.DATAB
wrt => Selector0.IN2
cmd[0] => shift_reg.DATAB
cmd[1] => shift_reg.DATAB
cmd[2] => shift_reg.DATAB
cmd[3] => shift_reg.DATAB
cmd[4] => shift_reg.DATAB
cmd[5] => shift_reg.DATAB
cmd[6] => shift_reg.DATAB
cmd[7] => shift_reg.DATAB
cmd[8] => shift_reg.DATAB
cmd[9] => shift_reg.DATAB
cmd[10] => shift_reg.DATAB
cmd[11] => shift_reg.DATAB
cmd[12] => shift_reg.DATAB
cmd[13] => shift_reg.DATAB
cmd[14] => shift_reg.DATAB
cmd[15] => shift_reg.DATAB
done <= done.DB_MAX_OUTPUT_PORT_TYPE
rd_data[0] <= rd_data[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[1] <= rd_data[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[2] <= rd_data[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[3] <= rd_data[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[4] <= rd_data[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[5] <= rd_data[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[6] <= rd_data[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[7] <= rd_data[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[8] <= rd_data[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[9] <= rd_data[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[10] <= rd_data[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[11] <= rd_data[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[12] <= rd_data[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[13] <= rd_data[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[14] <= rd_data[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
rd_data[15] <= rd_data[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
SCLK <= SCLK_counter[4].DB_MAX_OUTPUT_PORT_TYPE
MOSI <= shift_reg[15].DB_MAX_OUTPUT_PORT_TYPE
MISO => shift_reg.DATAB
SS_n <= Selector0.DB_MAX_OUTPUT_PORT_TYPE
clk => bit_counter[0].CLK
clk => bit_counter[1].CLK
clk => bit_counter[2].CLK
clk => bit_counter[3].CLK
clk => bit_counter[4].CLK
clk => rd_data[0]~reg0.CLK
clk => rd_data[1]~reg0.CLK
clk => rd_data[2]~reg0.CLK
clk => rd_data[3]~reg0.CLK
clk => rd_data[4]~reg0.CLK
clk => rd_data[5]~reg0.CLK
clk => rd_data[6]~reg0.CLK
clk => rd_data[7]~reg0.CLK
clk => rd_data[8]~reg0.CLK
clk => rd_data[9]~reg0.CLK
clk => rd_data[10]~reg0.CLK
clk => rd_data[11]~reg0.CLK
clk => rd_data[12]~reg0.CLK
clk => rd_data[13]~reg0.CLK
clk => rd_data[14]~reg0.CLK
clk => rd_data[15]~reg0.CLK
clk => shift_counter[0].CLK
clk => shift_counter[1].CLK
clk => shift_counter[2].CLK
clk => shift_counter[3].CLK
clk => shift_counter[4].CLK
clk => shift_reg[0].CLK
clk => shift_reg[1].CLK
clk => shift_reg[2].CLK
clk => shift_reg[3].CLK
clk => shift_reg[4].CLK
clk => shift_reg[5].CLK
clk => shift_reg[6].CLK
clk => shift_reg[7].CLK
clk => shift_reg[8].CLK
clk => shift_reg[9].CLK
clk => shift_reg[10].CLK
clk => shift_reg[11].CLK
clk => shift_reg[12].CLK
clk => shift_reg[13].CLK
clk => shift_reg[14].CLK
clk => shift_reg[15].CLK
clk => SCLK_counter[0].CLK
clk => SCLK_counter[1].CLK
clk => SCLK_counter[2].CLK
clk => SCLK_counter[3].CLK
clk => SCLK_counter[4].CLK
clk => state~1.DATAIN
rst_n => rd_data[0]~reg0.ACLR
rst_n => rd_data[1]~reg0.ACLR
rst_n => rd_data[2]~reg0.ACLR
rst_n => rd_data[3]~reg0.ACLR
rst_n => rd_data[4]~reg0.ACLR
rst_n => rd_data[5]~reg0.ACLR
rst_n => rd_data[6]~reg0.ACLR
rst_n => rd_data[7]~reg0.ACLR
rst_n => rd_data[8]~reg0.ACLR
rst_n => rd_data[9]~reg0.ACLR
rst_n => rd_data[10]~reg0.ACLR
rst_n => rd_data[11]~reg0.ACLR
rst_n => rd_data[12]~reg0.ACLR
rst_n => rd_data[13]~reg0.ACLR
rst_n => rd_data[14]~reg0.ACLR
rst_n => rd_data[15]~reg0.ACLR
rst_n => SCLK_counter[0].PRESET
rst_n => SCLK_counter[1].PRESET
rst_n => SCLK_counter[2].ACLR
rst_n => SCLK_counter[3].PRESET
rst_n => SCLK_counter[4].PRESET
rst_n => shift_reg[0].PRESET
rst_n => shift_reg[1].PRESET
rst_n => shift_reg[2].PRESET
rst_n => shift_reg[3].PRESET
rst_n => shift_reg[4].PRESET
rst_n => shift_reg[5].PRESET
rst_n => shift_reg[6].PRESET
rst_n => shift_reg[7].PRESET
rst_n => shift_reg[8].PRESET
rst_n => shift_reg[9].PRESET
rst_n => shift_reg[10].ACLR
rst_n => shift_reg[11].ACLR
rst_n => shift_reg[12].ACLR
rst_n => shift_reg[13].ACLR
rst_n => shift_reg[14].ACLR
rst_n => shift_reg[15].ACLR
rst_n => shift_counter[0].ACLR
rst_n => shift_counter[1].ACLR
rst_n => shift_counter[2].ACLR
rst_n => shift_counter[3].ACLR
rst_n => shift_counter[4].ACLR
rst_n => bit_counter[0].ACLR
rst_n => bit_counter[1].ACLR
rst_n => bit_counter[2].ACLR
rst_n => bit_counter[3].ACLR
rst_n => bit_counter[4].ACLR
rst_n => state~3.DATAIN


|A2D_test|rise_edge_detector:comb_3
next_byte => Sig_FF1.DATAIN
rst_n => ~NO_FANOUT~
clk => Sig_FF3.CLK
clk => Sig_FF2.CLK
clk => Sig_FF1.CLK
out <= out.DB_MAX_OUTPUT_PORT_TYPE


