Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
----------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2022.2 (win64) Build 3671981 Fri Oct 14 05:00:03 MDT 2022
| Date         : Wed Jun 28 11:01:17 2023
| Host         : DESKTOP-8HIEODL running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file Basys3_Abacus_Top_control_sets_placed.rpt
| Design       : Basys3_Abacus_Top
| Device       : xc7a35t
----------------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Histogram
3. Flip-Flop Distribution
4. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Total control sets                                       |   132 |
|    Minimum number of control sets                        |   132 |
|    Addition due to synthesis replication                 |     0 |
|    Addition due to physical synthesis replication        |     0 |
| Unused register locations in slices containing registers |   862 |
+----------------------------------------------------------+-------+
* Control sets can be merged at opt_design using control_set_merge or merge_equivalent_drivers
** Run report_qor_suggestions for automated merging and remapping suggestions


2. Histogram
------------

+--------------------+-------+
|       Fanout       | Count |
+--------------------+-------+
| Total control sets |   132 |
| >= 0 to < 4        |   120 |
| >= 4 to < 6        |     1 |
| >= 6 to < 8        |     0 |
| >= 8 to < 10       |     4 |
| >= 10 to < 12      |     0 |
| >= 12 to < 14      |     0 |
| >= 14 to < 16      |     2 |
| >= 16              |     5 |
+--------------------+-------+
* Control sets can be remapped at either synth_design or opt_design


3. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |              85 |           41 |
| No           | No                    | Yes                    |             213 |          115 |
| No           | Yes                   | No                     |              40 |           40 |
| Yes          | No                    | No                     |              16 |            9 |
| Yes          | No                    | Yes                    |               0 |            0 |
| Yes          | Yes                   | No                     |               0 |            0 |
+--------------+-----------------------+------------------------+-----------------+--------------+


4. Detailed Control Set Information
-----------------------------------

+-------------------------------------+-------------------+------------------------------------+------------------+----------------+--------------+
|             Clock Signal            |   Enable Signal   |          Set/Reset Signal          | Slice Load Count | Bel Load Count | Bels / Slice |
+-------------------------------------+-------------------+------------------------------------+------------------+----------------+--------------+
|  u5/msg_array_reg[0]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[0]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[1]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[1]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[8]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[8]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[2]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[2]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[6]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[6]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[4]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[4]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[5]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[5]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[9]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[9]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[3]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[3]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u5/msg_array_reg[7]_LDC_i_1__0_n_0 |                   | u5/msg_array_reg[7]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  u6/msg_array_reg[2]_LDC_i_1_n_0    |                   | u6/msg_array_reg[2]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[4]_LDC_i_1_n_0    |                   | u6/msg_array_reg[4]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[5]_LDC_i_1_n_0    |                   | u6/msg_array_reg[5]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[3]_LDC_i_1_n_0    |                   | u6/msg_array_reg[3]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[1]_LDC_i_1_n_0    |                   | u6/msg_array_reg[1]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[0]_LDC_i_1_n_0    |                   | u6/msg_array_reg[0]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[6]_LDC_i_1_n_0    |                   | u6/msg_array_reg[6]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[9]_LDC_i_1_n_0    |                   | u6/msg_array_reg[9]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[7]_LDC_i_1_n_0    |                   | u6/msg_array_reg[7]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u6/msg_array_reg[8]_LDC_i_1_n_0    |                   | u6/msg_array_reg[8]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  u4/msg_array_reg[0]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[0]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[10]_LDC_i_1_n_0   |                   | u4/msg_array_reg[10]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[11]_LDC_i_1_n_0   |                   | u4/msg_array_reg[11]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[17]_LDC_i_1_n_0   |                   | u4/msg_array_reg[17]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[18]_LDC_i_1_n_0   |                   | u4/msg_array_reg[18]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[12]_LDC_i_1_n_0   |                   | u4/msg_array_reg[12]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[13]_LDC_i_1_n_0   |                   | u4/msg_array_reg[13]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[15]_LDC_i_1_n_0   |                   | u4/msg_array_reg[15]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[16]_LDC_i_1_n_0   |                   | u4/msg_array_reg[16]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[14]_LDC_i_1_n_0   |                   | u4/msg_array_reg[14]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[1]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[1]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[5]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[5]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[2]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[2]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[3]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[3]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[19]_LDC_i_1_n_0   |                   | u4/msg_array_reg[19]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  u4/msg_array_reg[4]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[4]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[8]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[8]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[7]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[7]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[6]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[6]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  u4/msg_array_reg[9]_LDC_i_1__1_n_0 |                   | u4/msg_array_reg[9]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[0]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[1]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[9]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[1]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[0]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[4]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[7]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[8]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[9]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[2]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[6]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[2]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[3]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[4]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[5]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[6]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[9]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[3]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[5]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[8]_LDC_i_2__0_n_0 |                1 |              1 |         1.00 |
|  clk_3_0                            |                   | u5/msg_array_reg[7]_LDC_i_1__0_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[9]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[1]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[2]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[4]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[5]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[3]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[5]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[3]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[1]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[0]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[6]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[6]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[0]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[2]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[4]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[9]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[7]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[8]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[8]_LDC_i_1_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[7]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3_1                            |                   | u6/msg_array_reg[9]_LDC_i_2_n_0    |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[0]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[0]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[10]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[11]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[14]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[11]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[17]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[18]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[18]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[12]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[13]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[10]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[16]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[13]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[15]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[15]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[16]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[12]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[14]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[17]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[4]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[1]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[1]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[5]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[5]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[2]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[3]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[19]_LDC_i_1_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[4]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[19]_LDC_i_2_n_0   |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[2]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[3]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[8]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[7]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[6]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[8]_LDC_i_2__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[7]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/msg_array_reg[6]_LDC_i_1__1_n_0 |                1 |              1 |         1.00 |
|  clk_3                              |                   | u4/clr_seg                         |                2 |              4 |         2.00 |
|  clk_IBUF_BUFG                      | u8/sum[7]_i_1_n_0 |                                    |                5 |              8 |         1.60 |
|  clk_IBUF_BUFG                      | btnU_IBUF         |                                    |                4 |              8 |         2.00 |
|  B2_reg[7]_i_1_n_0                  |                   |                                    |                3 |              8 |         2.67 |
|  B1_reg[7]_i_1_n_0                  |                   |                                    |                7 |              8 |         1.14 |
|  clk_3_0                            |                   | u5/clr_seg_DIV                     |                4 |             14 |         3.50 |
|  clk_3_1                            |                   | u5/clr_seg_DIV                     |                3 |             14 |         4.67 |
|  B_reg[15]_i_2_n_0                  |                   |                                    |                8 |             16 |         2.00 |
|  clk_IBUF_BUFG                      |                   | btnC_IBUF                          |                5 |             20 |         4.00 |
|  clk_IBUF_BUFG                      |                   | u4/clr_seg                         |                7 |             27 |         3.86 |
|  clk_IBUF_BUFG                      |                   |                                    |               23 |             53 |         2.30 |
|  clk_IBUF_BUFG                      |                   | u5/clr_seg_DIV                     |               14 |             54 |         3.86 |
+-------------------------------------+-------------------+------------------------------------+------------------+----------------+--------------+


