input  wire 		           	 sys_clk     ,	
input  wire 		           	 sys_rst_n     ,	
input  wire 		           	 wr_fifo_wr_req     ,	
input  wire 		[15 : 0]	 wr_fifo_wr_data     ,	
input  wire 		           	 wr_fifo_wr_clk     ,	
input  wire 		[9 : 0]	 wr_burst_len     ,	
input  wire 		[23 : 0]	 wr_b_addr     ,	
input  wire 		           	 wr_rst     ,	
output  wire 		           	 wr_fifo_rdy     ,	
input  wire 		           	 rd_fifo_rd_clk     ,	
input  wire 		           	 rd_fifo_rd_req     ,	
input  wire 		[23 : 0]	 rd_b_addr     ,	
input  wire 		[9 : 0]	 rd_burst_len     ,	
input  wire 		           	 rd_rst     ,	
output  wire 		           	 rd_fifo_rdy     ,	
input  wire 		           	 init_end     ,	
output  wire 		[15 : 0]	 rd_fifo_rd_data     ,	
input  wire 		           	 sdram_wr_ack     ,	
output  wire 		           	 sdram_wr_req     ,	
output  wire 		[23 : 0]	 sdram_wr_addr     ,	
output  wire 		[9 : 0]	 sdram_wr_burst_len     ,	
output  wire 		[15 : 0]	 sdram_data_in     ,	
input  wire 		           	 sdram_rd_ack     ,	
output  wire 		           	 sdram_rd_req     ,	
output  wire 		[23 : 0]	 sdram_rd_addr     ,	
input  wire 		           	 sdram_data_valid     ,	
output  wire 		[9 : 0]	 sdram_rd_burst_len     ,	
input  wire 		[15 : 0]	 sdram_data_out 	
