Fitter report for rpds17
Mon Feb 12 09:38:07 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Feb 12 09:38:07 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; rpds17                                      ;
; Top-level Entity Name           ; rpds17                                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,406 / 18,480 ( 8 % )                      ;
; Total registers                 ; 2204                                        ;
; Total pins                      ; 58 / 224 ( 26 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 120,640 / 3,153,920 ( 4 % )                 ;
; Total RAM Blocks                ; 27 / 308 ( 9 % )                            ;
; Total DSP Blocks                ; 2 / 66 ( 3 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; clk_clk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                              ; Created         ; Placement                                         ; Fitter Periphery Placement             ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[0]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[1]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[2]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[3]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[4]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[5]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[6]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[7]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[8]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[9]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[9]~SCLR_LUT                                                                                                                                                                                                                                                                                                        ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[10]~SCLR_LUT                                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[11]~SCLR_LUT                                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[12]~SCLR_LUT                                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[13]~SCLR_LUT                                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[14]~SCLR_LUT                                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; AY               ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|M_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_src1[15]~SCLR_LUT                                                                                                                                                                                                                                                                                                       ; Created         ; Register Packing                                  ; Timing optimization                    ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|data_out_wire_0[0]                                                                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]                                                 ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15]                                                ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]                                                           ; RESULTA          ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                                                                 ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                                                            ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q         ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                                                           ; PORTBDATAOUT     ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[0]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[1]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[2]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[3]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[4]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[5]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[6]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[7]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[8]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[9]~output                                                                                                                                                                                                                                                                                                                                          ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[10]~output                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[11]~output                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[12]~output                                                                                                                                                                                                                                                                                                                                         ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[0]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[1]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_we_n~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cas_n~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                               ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ras_n~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cs_n~output                                                                                                                                                                                                                                                                                                                                             ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                                  ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                                              ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                                            ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; nios32:inst|nios32_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[0]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[1]~output                                                                                                                                                                                                                                                                                                                                           ; I                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                                           ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                           ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[0]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[1]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[2]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[3]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[4]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[5]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[6]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[7]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[8]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[9]~input                                                                                                                                                                                                                                                                                                                                             ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[10]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[11]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[12]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[13]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[14]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; nios32:inst|nios32_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[15]~input                                                                                                                                                                                                                                                                                                                                            ; O                ;                       ;
; nios32:inst|altera_reset_controller:rst_controller|r_sync_rst_chain[2]                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|altera_reset_controller:rst_controller|r_sync_rst_chain[2]~DUPLICATE                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_br_taken_waddr_partial[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_br_taken_waddr_partial[5]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_ic_fill_starting_d1~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_iw[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_iw[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_iw[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_iw[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[2]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[6]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[6]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[8]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[10]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[12]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[15]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[17]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[19]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|D_pc[22]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|D_pc[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_extra_pc[7]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_extra_pc[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_iw[11]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_iw[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_iw[14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_iw[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[3]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[3]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[5]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[9]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[12]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[12]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[15]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[15]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[16]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[16]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[24]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[24]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[26]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[26]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src1_prelim[30]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src1_prelim[30]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src2_imm[10]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src2_imm[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src2_prelim[3]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src2_prelim[3]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src2_prelim[4]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src2_prelim[4]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src2_prelim[9]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src2_prelim[9]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src2_prelim[22]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src2_prelim[22]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|E_src2_prelim[30]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|E_src2_prelim[30]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[12]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[12]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[13]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[13]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[15]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[15]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[16]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[16]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[21]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[21]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[22]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[22]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_alu_result[25]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_alu_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[0]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[0]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[1]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[1]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[2]                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[2]~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[12]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[12]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[14]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[14]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[19]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[19]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[20]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[20]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[23]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[23]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[25]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[25]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_mul_result[27]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_mul_result[27]~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_rot_pass1                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_rot_pass1~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_st_data[16]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_st_data[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_st_data[20]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_st_data[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_st_data[30]                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_st_data[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|M_status_reg_pie                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|M_status_reg_pie~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|d_read~reg0                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|d_read~reg0DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|ic_fill_ap_cnt[1]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|ic_fill_ap_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|ic_fill_dp_offset[1]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|ic_fill_tag[0]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|ic_fill_tag[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|ic_fill_tag[1]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|ic_fill_tag[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|ic_fill_tag[3]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|ic_fill_tag[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|ic_fill_tag[7]                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|ic_fill_tag[7]~DUPLICATE                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[34]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[34]~DUPLICATE                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[36]                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[36]~DUPLICATE                                                                                                                      ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonAReg[4]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[0]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[1]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[1]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[4]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[4]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[7]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[7]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[14]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[14]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[24]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[24]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[26]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[26]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|read                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|av_waitrequest~DUPLICATE                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[2]~DUPLICATE                                                                                                                                                                                                                                         ;                  ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[0]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[0]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[1]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|byteen_reg[1]~DUPLICATE                                                                                                                                                                                                                              ;                  ;                       ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|count[0]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|count[0]~DUPLICATE                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|active_addr[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|active_addr[11]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|active_addr[12]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|active_addr[12]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|i_state.101~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|m_state.000000100~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|m_state.001000000~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|m_state.100000000~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|refresh_counter[8]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|refresh_counter[8]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios32:inst|nios32_sdram:sdram|refresh_counter[12]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_sdram:sdram|refresh_counter[12]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[3]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[4]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[4]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[6]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[6]~DUPLICATE                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[10]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[10]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[11]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[15]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[15]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[17]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[17]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[24]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[24]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[25]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[25]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|internal_counter[26]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|internal_counter[26]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|period_h_register[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|period_h_register[5]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|period_h_register[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|period_h_register[15]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|period_l_register[4]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|period_l_register[4]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|period_l_register[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|period_l_register[5]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios32:inst|nios32_timer_0:timer_0|period_l_register[13]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; nios32:inst|nios32_timer_0:timer_0|period_l_register[13]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[2]~DUPLICATE                         ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~DUPLICATE                             ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~DUPLICATE ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                  ;
+-----------------------------+----------------+--------------+-------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To                                ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+-------------------------------------------+---------------+----------------------------+
; Fast Input Register         ; nios32_sdram   ;              ; za_data[0]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[10]~reg0                          ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[11]~reg0                          ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[12]~reg0                          ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[13]~reg0                          ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[14]~reg0                          ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[15]~reg0                          ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[1]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[2]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[3]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[4]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[5]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[6]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[7]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[8]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; nios32_sdram   ;              ; za_data[9]~reg0                           ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[0]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[10]                                ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[11]                                ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[12]                                ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[13]                                ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[14]                                ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[15]                                ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[1]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[2]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[3]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[4]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[5]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[6]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[7]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[8]                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; nios32_sdram   ;              ; m_data[9]                                 ; ON            ; Compiler or HDL Assignment ;
; PLL Bandwidth Preset        ; rpds17         ;              ; *up3_pll_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; Compiler or HDL Assignment ;
; PLL Compensation Mode       ; rpds17         ;              ; *up3_pll_0002*|altera_pll:altera_pll_i*|* ; DIRECT        ; Compiler or HDL Assignment ;
; PLL Automatic Self-Reset    ; rpds17         ;              ; *up3_pll_0002*|altera_pll:altera_pll_i*|* ; OFF           ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+-------------------------------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4708 ) ; 0.00 % ( 0 / 4708 )        ; 0.00 % ( 0 / 4708 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4708 ) ; 0.00 % ( 0 / 4708 )        ; 0.00 % ( 0 / 4708 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4295 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 166 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 224 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 23 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/output_files/rpds17.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,406 / 18,480        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 1,406                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,611 / 18,480        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 670                   ;       ;
;         [b] ALMs used for LUT logic                         ; 615                   ;       ;
;         [c] ALMs used for registers                         ; 326                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 218 / 18,480          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 13                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 208 / 1,848           ; 11 %  ;
;     -- Logic LABs                                           ; 208                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,236                 ;       ;
;     -- 7 input functions                                    ; 39                    ;       ;
;     -- 6 input functions                                    ; 388                   ;       ;
;     -- 5 input functions                                    ; 506                   ;       ;
;     -- 4 input functions                                    ; 367                   ;       ;
;     -- <=3 input functions                                  ; 936                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 324                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,135                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,991 / 36,960        ; 5 %   ;
;         -- Secondary logic registers                        ; 144 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 2,021                 ;       ;
;         -- Routing optimization registers                   ; 114                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 58 / 224              ; 26 %  ;
;     -- Clock pins                                           ; 1 / 9                 ; 11 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
; I/O registers                                               ; 69                    ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 27 / 308              ; 9 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 120,640 / 3,153,920   ; 4 %   ;
; Total block memory implementation bits                      ; 276,480 / 3,153,920   ; 9 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 66                ; 3 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.2% / 3.4% / 2.6%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.0% / 27.5% / 17.7% ;       ;
; Maximum fan-out                                             ; 1978                  ;       ;
; Highest non-global fan-out                                  ; 948                   ;       ;
; Total fan-out                                               ; 18488                 ;       ;
; Average fan-out                                             ; 3.75                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                        ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1265 / 18480 ( 7 % )  ; 62 / 18480 ( < 1 % ) ; 80 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1265                  ; 62                   ; 80                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1444 / 18480 ( 8 % )  ; 75 / 18480 ( < 1 % ) ; 93 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 628                   ; 13                   ; 29                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 530                   ; 39                   ; 47                   ; 0                              ;
;         [c] ALMs used for registers                         ; 286                   ; 23                   ; 17                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 192 / 18480 ( 1 % )   ; 13 / 18480 ( < 1 % ) ; 13 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 13                    ; 0                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 188 / 1848 ( 10 % )   ; 12 / 1848 ( < 1 % )  ; 13 / 1848 ( < 1 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 188                   ; 12                   ; 13                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2009                  ; 94                   ; 133                  ; 0                              ;
;     -- 7 input functions                                    ; 36                    ; 3                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 345                   ; 13                   ; 30                   ; 0                              ;
;     -- 5 input functions                                    ; 466                   ; 15                   ; 25                   ; 0                              ;
;     -- 4 input functions                                    ; 334                   ; 18                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 828                   ; 45                   ; 63                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 281                   ; 34                   ; 9                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                      ;                                ;
;         -- Primary logic registers                          ; 1828 / 36960 ( 5 % )  ; 72 / 36960 ( < 1 % ) ; 91 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 134 / 36960 ( < 1 % ) ; 6 / 36960 ( < 1 % )  ; 4 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                      ;                                ;
;         -- Design implementation registers                  ; 1858                  ; 72                   ; 91                   ; 0                              ;
;         -- Routing optimization registers                   ; 104                   ; 6                    ; 4                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
;                                                             ;                       ;                      ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                    ; 0                              ;
; I/O pins                                                    ; 54                    ; 0                    ; 0                    ; 4                              ;
; I/O registers                                               ; 69                    ; 0                    ; 0                    ; 0                              ;
; Total block memory bits                                     ; 120640                ; 0                    ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 276480                ; 0                    ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 27 / 308 ( 8 % )      ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 2 / 66 ( 3 % )        ; 0 / 66 ( 0 % )       ; 0 / 66 ( 0 % )       ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 0 / 104 ( 0 % )       ; 0 / 104 ( 0 % )      ; 0 / 104 ( 0 % )      ; 2 / 104 ( 1 % )                ;
; Double data rate I/O input circuitry                        ; 16 / 272 ( 5 % )      ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 272 ( 13 % )     ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )      ; 0 / 272 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 288 ( 5 % )      ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )       ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                      ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                      ;                                ;
;     -- Input Connections                                    ; 2297                  ; 65                   ; 150                  ; 1                              ;
;     -- Registered Input Connections                         ; 2095                  ; 30                   ; 104                  ; 0                              ;
;     -- Output Connections                                   ; 25                    ; 5                    ; 234                  ; 2249                           ;
;     -- Registered Output Connections                        ; 6                     ; 3                    ; 234                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Total Connections                                    ; 17389                 ; 582                  ; 1060                 ; 2297                           ;
;     -- Registered Connections                               ; 8958                  ; 350                  ; 784                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                      ;                                ;
;     -- Top                                                  ; 32                    ; 1                    ; 208                  ; 2081                           ;
;     -- pzdyqx:nabboc                                        ; 1                     ; 0                    ; 37                   ; 32                             ;
;     -- sld_hub:auto_hub                                     ; 208                   ; 37                   ; 2                    ; 137                            ;
;     -- hard_block:auto_generated_inst                       ; 2081                  ; 32                   ; 137                  ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                      ;                                ;
;     -- Input Ports                                          ; 62                    ; 11                   ; 87                   ; 6                              ;
;     -- Output Ports                                         ; 39                    ; 4                    ; 104                  ; 13                             ;
;     -- Bidir Ports                                          ; 16                    ; 0                    ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 2                    ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 3                    ; 60                   ; 0                              ;
;                                                             ;                       ;                      ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 3                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                    ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                    ; 68                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 73                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                    ; 73                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; buttons_external_connection_export[0]  ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttons_external_connection_export[1]  ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttons_external_connection_export[2]  ; M7    ; 3A       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; buttons_external_connection_export[3]  ; M6    ; 3A       ; 14           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_clk                                ; V15   ; 4A       ; 38           ; 0            ; 0            ; 1979                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_reset_n                          ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches_external_connection_export[0] ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches_external_connection_export[1] ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches_external_connection_export[2] ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; switches_external_connection_export[3] ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; leds_external_connection_export[0] ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[1] ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[2] ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[3] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[4] ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[5] ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[6] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; leds_external_connection_export[7] ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; locked                             ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; outclk_0                           ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[0]                 ; W8    ; 3A       ; 11           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[10]                ; U8    ; 3A       ; 10           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[11]                ; P6    ; 3A       ; 11           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[12]                ; R7    ; 3A       ; 14           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[1]                 ; T8    ; 3A       ; 12           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[2]                 ; U11   ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[3]                 ; Y10   ; 3B       ; 23           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[4]                 ; N6    ; 3A       ; 11           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[5]                 ; AB10  ; 3B       ; 25           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[6]                 ; P12   ; 3B       ; 24           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[7]                 ; P7    ; 3A       ; 14           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[8]                 ; P8    ; 3B       ; 18           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_addr[9]                 ; R5    ; 3A       ; 10           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_ba[0]                   ; T7    ; 3A       ; 12           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_ba[1]                   ; AB7   ; 3B       ; 18           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_cas_n                   ; V6    ; 3A       ; 12           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_cke                     ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_cs_n                    ; U6    ; 3A       ; 12           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[0]                  ; U12   ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[1]                  ; N8    ; 3B       ; 18           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_ras_n                   ; AB6   ; 3B       ; 16           ; 0            ; 91           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sdram_wire_we_n                    ; AB5   ; 3B       ; 16           ; 0            ; 74           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                             ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------+
; sdram_wire_dq[0]  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_15 ;
; sdram_wire_dq[10] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_5  ;
; sdram_wire_dq[11] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_4  ;
; sdram_wire_dq[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_3  ;
; sdram_wire_dq[13] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_2  ;
; sdram_wire_dq[14] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_1  ;
; sdram_wire_dq[15] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe               ;
; sdram_wire_dq[1]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_14 ;
; sdram_wire_dq[2]  ; R9    ; 3B       ; 23           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_13 ;
; sdram_wire_dq[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_12 ;
; sdram_wire_dq[4]  ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_11 ;
; sdram_wire_dq[5]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_10 ;
; sdram_wire_dq[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_9  ;
; sdram_wire_dq[7]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_8  ;
; sdram_wire_dq[8]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_7  ;
; sdram_wire_dq[9]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_6  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 8 / 16 ( 50 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 26 / 32 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 48 ( 15 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 48 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                   ;
+----------+------------+----------+----------------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; outclk_0                               ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; leds_external_connection_export[1]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; leds_external_connection_export[0]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; sdram_wire_dq[11]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; sdram_wire_dq[10]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; sdram_wire_dq[8]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; sdram_wire_dq[7]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0                 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; sdram_wire_we_n                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; sdram_wire_ras_n                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; sdram_wire_ba[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; sdram_wire_dq[9]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; sdram_wire_addr[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; reset_reset_n                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo                    ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; buttons_external_connection_export[3]  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; buttons_external_connection_export[2]  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; leds_external_connection_export[5]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; leds_external_connection_export[4]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; sdram_wire_addr[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; sdram_wire_dqm[1]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms                    ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; sdram_wire_addr[11]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; sdram_wire_addr[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; sdram_wire_addr[8]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; sdram_wire_addr[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; sdram_wire_addr[9]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; sdram_wire_cke                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; sdram_wire_addr[12]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; sdram_wire_dq[2]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; sdram_wire_dq[4]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; sdram_wire_dq[5]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; sdram_wire_dq[6]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; sdram_wire_ba[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; sdram_wire_addr[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; sdram_wire_dq[15]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; sdram_wire_dq[1]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; switches_external_connection_export[3] ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; switches_external_connection_export[2] ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; leds_external_connection_export[7]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; leds_external_connection_export[6]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; sdram_wire_cs_n                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; buttons_external_connection_export[0]  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; sdram_wire_addr[10]                    ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; sdram_wire_dq[14]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; sdram_wire_addr[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; sdram_wire_dqm[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; switches_external_connection_export[0] ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; locked                                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck                    ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; sdram_wire_cas_n                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; sdram_wire_dq[13]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; sdram_wire_dq[12]                      ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; switches_external_connection_export[1] ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; clk_clk                                ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; leds_external_connection_export[2]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi                    ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; sdram_wire_addr[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; buttons_external_connection_export[1]  ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; leds_external_connection_export[3]     ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; sdram_wire_dq[0]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; sdram_wire_addr[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; sdram_wire_dq[3]                       ; bidir  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP        ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+----------------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------+
; I/O Assignment Warnings                                                ;
+----------------------------------------+-------------------------------+
; Pin Name                               ; Reason                        ;
+----------------------------------------+-------------------------------+
; outclk_0                               ; Incomplete set of assignments ;
; locked                                 ; Incomplete set of assignments ;
; sdram_wire_cas_n                       ; Incomplete set of assignments ;
; sdram_wire_cke                         ; Incomplete set of assignments ;
; sdram_wire_cs_n                        ; Incomplete set of assignments ;
; sdram_wire_ras_n                       ; Incomplete set of assignments ;
; sdram_wire_we_n                        ; Incomplete set of assignments ;
; leds_external_connection_export[7]     ; Incomplete set of assignments ;
; leds_external_connection_export[6]     ; Incomplete set of assignments ;
; leds_external_connection_export[5]     ; Incomplete set of assignments ;
; leds_external_connection_export[4]     ; Incomplete set of assignments ;
; leds_external_connection_export[3]     ; Incomplete set of assignments ;
; leds_external_connection_export[2]     ; Incomplete set of assignments ;
; leds_external_connection_export[1]     ; Incomplete set of assignments ;
; leds_external_connection_export[0]     ; Incomplete set of assignments ;
; sdram_wire_addr[12]                    ; Incomplete set of assignments ;
; sdram_wire_addr[11]                    ; Incomplete set of assignments ;
; sdram_wire_addr[10]                    ; Incomplete set of assignments ;
; sdram_wire_addr[9]                     ; Incomplete set of assignments ;
; sdram_wire_addr[8]                     ; Incomplete set of assignments ;
; sdram_wire_addr[7]                     ; Incomplete set of assignments ;
; sdram_wire_addr[6]                     ; Incomplete set of assignments ;
; sdram_wire_addr[5]                     ; Incomplete set of assignments ;
; sdram_wire_addr[4]                     ; Incomplete set of assignments ;
; sdram_wire_addr[3]                     ; Incomplete set of assignments ;
; sdram_wire_addr[2]                     ; Incomplete set of assignments ;
; sdram_wire_addr[1]                     ; Incomplete set of assignments ;
; sdram_wire_addr[0]                     ; Incomplete set of assignments ;
; sdram_wire_ba[1]                       ; Incomplete set of assignments ;
; sdram_wire_ba[0]                       ; Incomplete set of assignments ;
; sdram_wire_dqm[1]                      ; Incomplete set of assignments ;
; sdram_wire_dqm[0]                      ; Incomplete set of assignments ;
; sdram_wire_dq[15]                      ; Incomplete set of assignments ;
; sdram_wire_dq[14]                      ; Incomplete set of assignments ;
; sdram_wire_dq[13]                      ; Incomplete set of assignments ;
; sdram_wire_dq[12]                      ; Incomplete set of assignments ;
; sdram_wire_dq[11]                      ; Incomplete set of assignments ;
; sdram_wire_dq[10]                      ; Incomplete set of assignments ;
; sdram_wire_dq[9]                       ; Incomplete set of assignments ;
; sdram_wire_dq[8]                       ; Incomplete set of assignments ;
; sdram_wire_dq[7]                       ; Incomplete set of assignments ;
; sdram_wire_dq[6]                       ; Incomplete set of assignments ;
; sdram_wire_dq[5]                       ; Incomplete set of assignments ;
; sdram_wire_dq[4]                       ; Incomplete set of assignments ;
; sdram_wire_dq[3]                       ; Incomplete set of assignments ;
; sdram_wire_dq[2]                       ; Incomplete set of assignments ;
; sdram_wire_dq[1]                       ; Incomplete set of assignments ;
; sdram_wire_dq[0]                       ; Incomplete set of assignments ;
; clk_clk                                ; Incomplete set of assignments ;
; reset_reset_n                          ; Incomplete set of assignments ;
; buttons_external_connection_export[3]  ; Incomplete set of assignments ;
; switches_external_connection_export[3] ; Incomplete set of assignments ;
; buttons_external_connection_export[2]  ; Incomplete set of assignments ;
; switches_external_connection_export[2] ; Incomplete set of assignments ;
; buttons_external_connection_export[1]  ; Incomplete set of assignments ;
; switches_external_connection_export[1] ; Incomplete set of assignments ;
; buttons_external_connection_export[0]  ; Incomplete set of assignments ;
; switches_external_connection_export[0] ; Incomplete set of assignments ;
; outclk_0                               ; Missing location assignment   ;
; locked                                 ; Missing location assignment   ;
+----------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                                    ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------+
; vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                                                ; FRACTIONALPLL_X54_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                                     ; none                       ;
;     -- PLL Bandwidth                                                                                                               ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                                     ; 1200000 to 600000 Hz       ;
;     -- Reference Clock Frequency                                                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                                           ; 500.0 MHz                  ;
;     -- PLL Operation Mode                                                                                                          ; Direct                     ;
;     -- PLL Freq Min Lock                                                                                                           ; 30.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                                           ; 80.000000 MHz              ;
;     -- PLL Enable                                                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                                                     ; N/A                        ;
;     -- M Counter                                                                                                                   ; 20                         ;
;     -- N Counter                                                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                                                          ; PLLREFCLKSELECT_X54_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                  ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                                                     ; clk_clk~input              ;
;             -- CLKIN(1) source                                                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                                                     ; N/A                        ;
;             -- CLKIN(3) source                                                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                                                          ;                            ;
;         -- vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                                              ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                                               ; PLLOUTPUTCOUNTER_X54_Y3_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                              ; On                         ;
;             -- Duty Cycle                                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                                         ; 306.000000 degrees         ;
;             -- C Counter                                                                                                           ; 5                          ;
;             -- C Counter PH Mux PRST                                                                                               ; 2                          ;
;             -- C Counter PRST                                                                                                      ; 5                          ;
;                                                                                                                                    ;                            ;
+------------------------------------------------------------------------------------------------------------------------------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                ; Entity Name                            ; Library Name   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------+
; |rpds17                                                                                                                                 ; 1406.0 (0.3)         ; 1610.5 (0.5)                     ; 217.0 (0.3)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 2236 (1)            ; 2135 (0)                  ; 69 (69)       ; 120640            ; 27    ; 2          ; 58   ; 0            ; |rpds17                                                                                                                                                                                                                                                                                                                                            ; rpds17                                 ; work           ;
;    |nios32:inst|                                                                                                                        ; 1264.2 (0.0)         ; 1443.5 (0.0)                     ; 191.7 (0.0)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 2008 (0)            ; 1962 (0)                  ; 0 (0)         ; 120640            ; 27    ; 2          ; 0    ; 0            ; |rpds17|nios32:inst                                                                                                                                                                                                                                                                                                                                ; nios32                                 ; nios32         ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3.0 (2.7)            ; 8.5 (5.2)                        ; 5.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 17 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                         ; altera_reset_controller                ; nios32         ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                          ; altera_reset_synchronizer              ; nios32         ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                              ; altera_reset_synchronizer              ; nios32         ;
;       |nios32_buttons:buttons|                                                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_buttons:buttons                                                                                                                                                                                                                                                                                                         ; nios32_buttons                         ; nios32         ;
;       |nios32_buttons:switches|                                                                                                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_buttons:switches                                                                                                                                                                                                                                                                                                        ; nios32_buttons                         ; nios32         ;
;       |nios32_cpu:cpu|                                                                                                                  ; 735.3 (638.0)        ; 845.7 (700.2)                    ; 122.8 (74.7)                                      ; 12.5 (12.5)                      ; 0.0 (0.0)            ; 1080 (906)          ; 1179 (944)                ; 0 (0)         ; 45952             ; 8     ; 2          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu                                                                                                                                                                                                                                                                                                                 ; nios32_cpu                             ; nios32         ;
;          |nios32_cpu_ic_data_module:nios32_cpu_ic_data|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_data_module:nios32_cpu_ic_data                                                                                                                                                                                                                                                                    ; nios32_cpu_ic_data_module              ; nios32         ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_data_module:nios32_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                          ; altsyncram                             ; work           ;
;                |altsyncram_spj1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_data_module:nios32_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated                                                                                                                                                                                                           ; altsyncram_spj1                        ; work           ;
;          |nios32_cpu_ic_tag_module:nios32_cpu_ic_tag|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2944              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_tag_module:nios32_cpu_ic_tag                                                                                                                                                                                                                                                                      ; nios32_cpu_ic_tag_module               ; nios32         ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2944              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_tag_module:nios32_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                            ; altsyncram                             ; work           ;
;                |altsyncram_10n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2944              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_tag_module:nios32_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_10n1:auto_generated                                                                                                                                                                                                             ; altsyncram_10n1                        ; work           ;
;          |nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|                                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell                                                                                                                                                                                                                                                                   ; nios32_cpu_mult_cell                   ; nios32         ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                            ; altera_mult_add                        ; work           ;
;                |altera_mult_add_ujt2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated                                                                                                                                                                                        ; altera_mult_add_ujt2                   ; work           ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                               ; altera_mult_add_rtl                    ; work           ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                      ; ama_multiplier_function                ; work           ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                            ; altera_mult_add                        ; work           ;
;                |altera_mult_add_0kt2:auto_generated|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated                                                                                                                                                                                        ; altera_mult_add_0kt2                   ; work           ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                               ; altera_mult_add_rtl                    ; work           ;
;                      |ama_multiplier_function:multiplier_block|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                      ; ama_multiplier_function                ; work           ;
;          |nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|                                                                                ; 93.3 (3.4)           ; 141.5 (16.8)                     ; 48.2 (13.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 158 (1)             ; 235 (42)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci                                                                                                                                                                                                                                                                   ; nios32_cpu_nios2_oci                   ; nios32         ;
;             |nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|                                             ; 37.4 (0.0)           ; 61.2 (0.0)                       ; 23.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 98 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper                                                                                                                                                                                     ; nios32_cpu_jtag_debug_module_wrapper   ; nios32         ;
;                |nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|                                            ; 4.1 (3.9)            ; 22.0 (20.3)                      ; 17.9 (16.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk                                                                                                         ; nios32_cpu_jtag_debug_module_sysclk    ; nios32         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                    ; altera_std_synchronizer                ; work           ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                    ; altera_std_synchronizer                ; work           ;
;                |nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|                                                  ; 31.8 (30.3)          ; 37.5 (35.7)                      ; 5.7 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (55)             ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck                                                                                                               ; nios32_cpu_jtag_debug_module_tck       ; nios32         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                          ; altera_std_synchronizer                ; work           ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                ; 0.9 (0.9)            ; 1.1 (1.1)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                          ; altera_std_synchronizer                ; work           ;
;                |sld_virtual_jtag_basic:nios32_cpu_jtag_debug_module_phy|                                                                ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios32_cpu_jtag_debug_module_phy                                                                                                                             ; sld_virtual_jtag_basic                 ; work           ;
;             |nios32_cpu_nios2_avalon_reg:the_nios32_cpu_nios2_avalon_reg|                                                               ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_avalon_reg:the_nios32_cpu_nios2_avalon_reg                                                                                                                                                                                                       ; nios32_cpu_nios2_avalon_reg            ; nios32         ;
;             |nios32_cpu_nios2_oci_break:the_nios32_cpu_nios2_oci_break|                                                                 ; 0.7 (0.7)            ; 11.2 (11.2)                      ; 10.5 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_break:the_nios32_cpu_nios2_oci_break                                                                                                                                                                                                         ; nios32_cpu_nios2_oci_break             ; nios32         ;
;             |nios32_cpu_nios2_oci_debug:the_nios32_cpu_nios2_oci_debug|                                                                 ; 3.0 (2.5)            ; 3.0 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_debug:the_nios32_cpu_nios2_oci_debug                                                                                                                                                                                                         ; nios32_cpu_nios2_oci_debug             ; nios32         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                                    ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_debug:the_nios32_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                     ; altera_std_synchronizer                ; work           ;
;             |nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|                                                                       ; 47.7 (47.7)          ; 48.2 (48.2)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 81 (81)             ; 57 (57)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem                                                                                                                                                                                                               ; nios32_cpu_nios2_ocimem                ; nios32         ;
;                |nios32_cpu_ociram_sp_ram_module:nios32_cpu_ociram_sp_ram|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|nios32_cpu_ociram_sp_ram_module:nios32_cpu_ociram_sp_ram                                                                                                                                                      ; nios32_cpu_ociram_sp_ram_module        ; nios32         ;
;                   |altsyncram:the_altsyncram|                                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|nios32_cpu_ociram_sp_ram_module:nios32_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                            ; altsyncram                             ; work           ;
;                      |altsyncram_2ce1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|nios32_cpu_ociram_sp_ram_module:nios32_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2ce1:auto_generated                                                                                             ; altsyncram_2ce1                        ; work           ;
;          |nios32_cpu_register_bank_a_module:nios32_cpu_register_bank_a|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_a_module:nios32_cpu_register_bank_a                                                                                                                                                                                                                                                    ; nios32_cpu_register_bank_a_module      ; nios32         ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_a_module:nios32_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                          ; altsyncram                             ; work           ;
;                |altsyncram_2mm1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_a_module:nios32_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_2mm1:auto_generated                                                                                                                                                                                           ; altsyncram_2mm1                        ; work           ;
;          |nios32_cpu_register_bank_b_module:nios32_cpu_register_bank_b|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_b_module:nios32_cpu_register_bank_b                                                                                                                                                                                                                                                    ; nios32_cpu_register_bank_b_module      ; nios32         ;
;             |altsyncram:the_altsyncram|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_b_module:nios32_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                          ; altsyncram                             ; work           ;
;                |altsyncram_3mm1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_b_module:nios32_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_3mm1:auto_generated                                                                                                                                                                                           ; altsyncram_3mm1                        ; work           ;
;       |nios32_jtag_uart_0:jtag_uart_0|                                                                                                  ; 59.3 (14.2)          ; 71.8 (16.1)                      ; 12.5 (1.9)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (32)            ; 107 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                 ; nios32_jtag_uart_0                     ; nios32         ;
;          |alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|                                                                       ; 20.3 (20.3)          ; 30.8 (30.8)                      ; 10.4 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                          ; alt_jtag_atlantic                      ; work           ;
;          |nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|                                                                  ; 12.1 (0.0)           ; 12.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                     ; nios32_jtag_uart_0_scfifo_r            ; nios32         ;
;             |scfifo:rfifo|                                                                                                              ; 12.1 (0.0)           ; 12.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                        ; scfifo                                 ; work           ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.1 (0.0)           ; 12.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                             ; scfifo_3291                            ; work           ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.1 (0.0)           ; 12.3 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                        ; a_dpfifo_5771                          ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.1 (3.1)            ; 6.3 (3.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                ; a_fefifo_7cf                           ; work           ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                           ; cntr_vg7                               ; work           ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                ; altsyncram_7pu1                        ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                  ; cntr_jgb                               ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                        ; cntr_jgb                               ; work           ;
;          |nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|                                                                  ; 12.8 (0.0)           ; 12.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                     ; nios32_jtag_uart_0_scfifo_w            ; nios32         ;
;             |scfifo:wfifo|                                                                                                              ; 12.8 (0.0)           ; 12.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                        ; scfifo                                 ; work           ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.8 (0.0)           ; 12.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                             ; scfifo_3291                            ; work           ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.8 (0.0)           ; 12.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                        ; a_dpfifo_5771                          ; work           ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.8 (3.7)            ; 6.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                ; a_fefifo_7cf                           ; work           ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                           ; cntr_vg7                               ; work           ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                ; altsyncram_7pu1                        ; work           ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                  ; cntr_jgb                               ; work           ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                        ; cntr_jgb                               ; work           ;
;       |nios32_leds:leds|                                                                                                                ; 3.7 (3.7)            ; 7.5 (7.5)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_leds:leds                                                                                                                                                                                                                                                                                                               ; nios32_leds                            ; nios32         ;
;       |nios32_mm_interconnect_0:mm_interconnect_0|                                                                                      ; 256.5 (0.0)          ; 277.9 (0.0)                      ; 21.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 455 (0)             ; 287 (0)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                     ; nios32_mm_interconnect_0               ; nios32         ;
;          |altera_avalon_sc_fifo:buttons_s1_agent_rsp_fifo|                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:buttons_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo|                                                                   ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_jtag_debug_module_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:onchip_memory_0_s1_agent_rsp_fifo|                                                                      ; 4.6 (4.6)            ; 4.6 (4.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_0_s1_agent_rsp_fifo                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 7.6 (7.6)            ; 7.9 (7.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                  ; nios32         ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                ; altsyncram                             ; work           ;
;                |altsyncram_40n1:auto_generated|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                                                 ; altsyncram_40n1                        ; work           ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 33.4 (33.4)          ; 35.8 (35.8)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 64 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switches_s1_agent_rsp_fifo                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                  ; nios32         ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                                   ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                          ; altera_merlin_master_translator        ; nios32         ;
;          |altera_merlin_slave_agent:cpu_jtag_debug_module_agent|                                                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_jtag_debug_module_agent                                                                                                                                                                                                                               ; altera_merlin_slave_agent              ; nios32         ;
;          |altera_merlin_slave_agent:onchip_memory_0_s1_agent|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory_0_s1_agent                                                                                                                                                                                                                                  ; altera_merlin_slave_agent              ; nios32         ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 8.1 (4.4)            ; 8.5 (4.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (9)              ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                            ; altera_merlin_slave_agent              ; nios32         ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                              ; altera_merlin_burst_uncompressor       ; nios32         ;
;          |altera_merlin_slave_translator:buttons_s1_translator|                                                                         ; 4.3 (4.3)            ; 4.6 (4.6)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:buttons_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                                              ; 1.9 (1.9)            ; 13.8 (13.8)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 6.5 (6.5)            ; 8.4 (8.4)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                             ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_slave_translator:leds_s1_translator|                                                                            ; 4.3 (4.3)            ; 4.7 (4.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                   ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_slave_translator:onchip_memory_0_s1_translator|                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory_0_s1_translator                                                                                                                                                                                                                        ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_slave_translator:switches_s1_translator|                                                                        ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switches_s1_translator                                                                                                                                                                                                                               ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 5.8 (5.8)            ; 6.7 (6.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator         ; nios32         ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                 ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                        ; altera_merlin_traffic_limiter          ; nios32         ;
;          |altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|                                                                       ; 24.0 (24.0)          ; 24.8 (24.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter                                                                                                                                                                                                                              ; altera_merlin_width_adapter            ; nios32         ;
;          |altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|                                                                       ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter                                                                                                                                                                                                                              ; altera_merlin_width_adapter            ; nios32         ;
;          |nios32_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                 ; 6.2 (6.2)            ; 6.5 (6.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                        ; nios32_mm_interconnect_0_cmd_demux     ; nios32         ;
;          |nios32_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                ; nios32_mm_interconnect_0_cmd_demux_001 ; nios32         ;
;          |nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_004|                                                                             ; 18.2 (14.6)          ; 18.2 (14.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (48)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                    ; nios32_mm_interconnect_0_cmd_mux_004   ; nios32         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                       ; altera_merlin_arbitrator               ; nios32         ;
;          |nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_006|                                                                             ; 26.9 (24.7)          ; 26.9 (24.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (52)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_006                                                                                                                                                                                                                                    ; nios32_mm_interconnect_0_cmd_mux_004   ; nios32         ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                       ; altera_merlin_arbitrator               ; nios32         ;
;          |nios32_mm_interconnect_0_router:router|                                                                                       ; 9.4 (9.4)            ; 11.0 (11.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_router:router                                                                                                                                                                                                                                              ; nios32_mm_interconnect_0_router        ; nios32         ;
;          |nios32_mm_interconnect_0_router_001:router_001|                                                                               ; 2.9 (2.9)            ; 3.7 (3.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                      ; nios32_mm_interconnect_0_router_001    ; nios32         ;
;          |nios32_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                ; nios32_mm_interconnect_0_rsp_demux_004 ; nios32         ;
;          |nios32_mm_interconnect_0_rsp_demux_004:rsp_demux_006|                                                                         ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_rsp_demux_004:rsp_demux_006                                                                                                                                                                                                                                ; nios32_mm_interconnect_0_rsp_demux_004 ; nios32         ;
;          |nios32_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                     ; 20.5 (20.5)          ; 22.0 (22.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                            ; nios32_mm_interconnect_0_rsp_mux       ; nios32         ;
;          |nios32_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                             ; 28.5 (28.5)          ; 28.5 (28.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                    ; nios32_mm_interconnect_0_rsp_mux_001   ; nios32         ;
;       |nios32_onchip_memory_0:onchip_memory_0|                                                                                          ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 73536             ; 16    ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_onchip_memory_0:onchip_memory_0                                                                                                                                                                                                                                                                                         ; nios32_onchip_memory_0                 ; nios32         ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73536             ; 16    ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_onchip_memory_0:onchip_memory_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                               ; altsyncram                             ; work           ;
;             |altsyncram_04n1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 73536             ; 16    ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_onchip_memory_0:onchip_memory_0|altsyncram:the_altsyncram|altsyncram_04n1:auto_generated                                                                                                                                                                                                                                ; altsyncram_04n1                        ; work           ;
;       |nios32_sdram:sdram|                                                                                                              ; 136.0 (100.4)        ; 145.0 (102.0)                    ; 9.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 223 (170)           ; 221 (129)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_sdram:sdram                                                                                                                                                                                                                                                                                                             ; nios32_sdram                           ; nios32         ;
;          |nios32_sdram_input_efifo_module:the_nios32_sdram_input_efifo_module|                                                          ; 35.6 (35.6)          ; 43.0 (43.0)                      ; 7.5 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_sdram:sdram|nios32_sdram_input_efifo_module:the_nios32_sdram_input_efifo_module                                                                                                                                                                                                                                         ; nios32_sdram_input_efifo_module        ; nios32         ;
;       |nios32_timer_0:timer_0|                                                                                                          ; 65.1 (65.1)          ; 81.8 (81.8)                      ; 16.8 (16.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 109 (109)           ; 135 (135)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|nios32:inst|nios32_timer_0:timer_0                                                                                                                                                                                                                                                                                                         ; nios32_timer_0                         ; nios32         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 61.5 (0.0)           ; 74.5 (0.0)                       ; 13.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                              ; pzdyqx                                 ; work           ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 61.5 (6.5)           ; 74.5 (7.5)                       ; 13.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (12)             ; 78 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                 ; pzdyqx_impl                            ; work           ;
;          |GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|                                                                ; 28.0 (11.5)          ; 34.5 (15.5)                      ; 6.5 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (24)             ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1                                                                                                                                                                                                                                   ; GHVD5181                               ; work           ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 16.5 (16.5)          ; 19.0 (19.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                 ; LQYT7093                               ; work           ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 6.7 (6.7)            ; 6.7 (6.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                               ; KIFI3548                               ; work           ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 11.0 (11.0)          ; 15.2 (15.2)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                               ; LQYT7093                               ; work           ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 9.2 (9.2)            ; 10.7 (10.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                               ; PUDL0439                               ; work           ;
;    |sld_hub:auto_hub|                                                                                                                   ; 80.0 (0.5)           ; 92.0 (0.5)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 133 (1)             ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                                ; altera_sld     ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 79.5 (0.0)           ; 91.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input            ; altera_sld     ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 79.5 (0.0)           ; 91.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (0)             ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                            ; alt_sld_fab    ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 79.5 (2.3)           ; 91.5 (3.7)                       ; 12.0 (1.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (1)             ; 95 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab                ; alt_sld_fab    ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 77.2 (0.0)           ; 87.8 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric      ; alt_sld_fab    ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 77.2 (54.7)          ; 87.8 (61.2)                      ; 10.7 (6.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (93)            ; 88 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                           ; work           ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 11.8 (11.8)          ; 13.2 (13.2)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                             ; work           ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 13.5 (13.5)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                         ; altera_sld     ;
;    |vhdl_file_lab1:inst6|                                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|vhdl_file_lab1:inst6                                                                                                                                                                                                                                                                                                                       ; vhdl_file_lab1                         ; vhdl_file_lab1 ;
;       |vhdl_file_lab1_0002:vhdl_file_lab1_inst|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst                                                                                                                                                                                                                                                                               ; vhdl_file_lab1_0002                    ; vhdl_file_lab1 ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |rpds17|vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                       ; altera_pll                             ; work           ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+----------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                     ;
+----------------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                                   ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+
; outclk_0                               ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; locked                                 ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_wire_cas_n                       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_cke                         ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_wire_cs_n                        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_ras_n                       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_we_n                        ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; leds_external_connection_export[7]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[6]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[5]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[4]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[3]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[2]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[1]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; leds_external_connection_export[0]     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sdram_wire_addr[12]                    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[11]                    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[10]                    ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[9]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[8]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[7]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[6]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[5]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[4]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[3]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[2]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[1]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_addr[0]                     ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_ba[1]                       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_ba[0]                       ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_dqm[1]                      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_dqm[0]                      ; Output   ; --   ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; sdram_wire_dq[15]                      ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[14]                      ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[13]                      ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[12]                      ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[11]                      ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[10]                      ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[9]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[8]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[7]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[6]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[5]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[4]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[3]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[2]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[1]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; sdram_wire_dq[0]                       ; Bidir    ; (0)  ; (0)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; clk_clk                                ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_reset_n                          ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttons_external_connection_export[3]  ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches_external_connection_export[3] ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttons_external_connection_export[2]  ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches_external_connection_export[2] ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttons_external_connection_export[1]  ; Input    ; --   ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches_external_connection_export[1] ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; buttons_external_connection_export[0]  ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; switches_external_connection_export[0] ; Input    ; --   ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------------------------------+----------+------+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sdram_wire_dq[15]                                                                                                                            ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[15]                                                                                            ; 0                 ; 0       ;
; sdram_wire_dq[14]                                                                                                                            ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[14]                                                                                            ; 0                 ; 0       ;
; sdram_wire_dq[13]                                                                                                                            ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[13]                                                                                            ; 0                 ; 0       ;
; sdram_wire_dq[12]                                                                                                                            ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[12]                                                                                            ; 0                 ; 0       ;
; sdram_wire_dq[11]                                                                                                                            ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[11]                                                                                            ; 0                 ; 0       ;
; sdram_wire_dq[10]                                                                                                                            ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[10]                                                                                            ; 0                 ; 0       ;
; sdram_wire_dq[9]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[9]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[8]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[8]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[7]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[7]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[6]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[6]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[5]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[5]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[4]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[4]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[3]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[3]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[2]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[2]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[1]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[1]                                                                                             ; 0                 ; 0       ;
; sdram_wire_dq[0]                                                                                                                             ;                   ;         ;
;      - nios32:inst|nios32_sdram:sdram|za_data[0]                                                                                             ; 0                 ; 0       ;
; clk_clk                                                                                                                                      ;                   ;         ;
; reset_reset_n                                                                                                                                ;                   ;         ;
;      - nios32:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 0       ;
;      - nios32:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 0       ;
;      - nios32:inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 0       ;
;      - vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                   ; 0                 ; 0       ;
; buttons_external_connection_export[3]                                                                                                        ;                   ;         ;
;      - nios32:inst|nios32_buttons:buttons|read_mux_out[3]                                                                                    ; 0                 ; 0       ;
; switches_external_connection_export[3]                                                                                                       ;                   ;         ;
;      - nios32:inst|nios32_buttons:switches|read_mux_out[3]                                                                                   ; 1                 ; 0       ;
; buttons_external_connection_export[2]                                                                                                        ;                   ;         ;
;      - nios32:inst|nios32_buttons:buttons|read_mux_out[2]                                                                                    ; 0                 ; 0       ;
; switches_external_connection_export[2]                                                                                                       ;                   ;         ;
;      - nios32:inst|nios32_buttons:switches|read_mux_out[2]                                                                                   ; 0                 ; 0       ;
; buttons_external_connection_export[1]                                                                                                        ;                   ;         ;
;      - nios32:inst|nios32_buttons:buttons|read_mux_out[1]                                                                                    ; 1                 ; 0       ;
; switches_external_connection_export[1]                                                                                                       ;                   ;         ;
;      - nios32:inst|nios32_buttons:switches|read_mux_out[1]                                                                                   ; 0                 ; 0       ;
; buttons_external_connection_export[0]                                                                                                        ;                   ;         ;
;      - nios32:inst|nios32_buttons:buttons|read_mux_out[0]                                                                                    ; 0                 ; 0       ;
; switches_external_connection_export[0]                                                                                                       ;                   ;         ;
;      - nios32:inst|nios32_buttons:switches|read_mux_out[0]                                                                                   ; 0                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location              ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3         ; 213     ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3         ; 31      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                    ; PIN_V15               ; 1972    ; Clock                                   ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; nios32:inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                             ; FF_X19_Y6_N52         ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                              ; FF_X16_Y4_N14         ; 666     ; Async. clear, Async. load, Clock enable ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|Add12~1                                                                                                                                                                                                                                                                                                                         ; LABCELL_X36_Y7_N57    ; 32      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|D_br_pred_not_taken                                                                                                                                                                                                                                                                                                             ; LABCELL_X21_Y8_N27    ; 26      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|D_ctrl_hi_imm16~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y8_N18    ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|D_ctrl_unsigned_lo_imm16~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X25_Y8_N48    ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|D_ic_fill_starting~0                                                                                                                                                                                                                                                                                                            ; LABCELL_X14_Y9_N9     ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|E_hbreak_req~2                                                                                                                                                                                                                                                                                                                  ; MLABCELL_X18_Y8_N18   ; 33      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|E_iw[4]                                                                                                                                                                                                                                                                                                                         ; FF_X17_Y8_N59         ; 25      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|Equal0~0                                                                                                                                                                                                                                                                                                                        ; LABCELL_X21_Y6_N54    ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|Equal173~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X25_Y8_N51    ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|F_iw~1                                                                                                                                                                                                                                                                                                                          ; MLABCELL_X18_Y8_N51   ; 36      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|M_iw[4]                                                                                                                                                                                                                                                                                                                         ; FF_X17_Y7_N47         ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|M_mul_stall                                                                                                                                                                                                                                                                                                                     ; FF_X19_Y8_N2          ; 70      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|M_mul_stall_d3                                                                                                                                                                                                                                                                                                                  ; FF_X31_Y4_N14         ; 42      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|M_pipe_flush_waddr[24]~2                                                                                                                                                                                                                                                                                                        ; LABCELL_X20_Y8_N27    ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|M_status_reg_pie~0                                                                                                                                                                                                                                                                                                              ; LABCELL_X16_Y8_N21    ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|M_wr_dst_reg                                                                                                                                                                                                                                                                                                                    ; FF_X25_Y10_N59        ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|W_stall                                                                                                                                                                                                                                                                                                                         ; LABCELL_X16_Y8_N24    ; 597     ; Clock enable, Read enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y3_N15    ; 947     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                              ; FF_X13_Y7_N25         ; 7       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|ic_fill_ap_offset[0]~0                                                                                                                                                                                                                                                                                                          ; MLABCELL_X13_Y9_N57   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X17_Y9_N48    ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                           ; LABCELL_X14_Y9_N18    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                                       ; LABCELL_X14_Y9_N36    ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                     ; LABCELL_X17_Y9_N36    ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                        ; FF_X6_Y6_N59          ; 34      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|jxuir                                                                                                                   ; FF_X4_Y6_N23          ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|take_action_ocimem_a                                                                                                    ; LABCELL_X7_Y6_N21     ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|take_action_ocimem_a~0                                                                                                  ; MLABCELL_X4_Y6_N39    ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|take_action_ocimem_b                                                                                                    ; LABCELL_X2_Y6_N24     ; 38      ; Clock enable, Sync. load                ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_sysclk:the_nios32_cpu_jtag_debug_module_sysclk|update_jdo_strobe                                                                                                       ; FF_X4_Y3_N35          ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[10]~10                                                                                                                     ; LABCELL_X2_Y6_N45     ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[10]~9                                                                                                                      ; LABCELL_X2_Y4_N21     ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[26]~13                                                                                                                     ; LABCELL_X1_Y6_N24     ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[26]~20                                                                                                                     ; LABCELL_X2_Y4_N15     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[36]~24                                                                                                                     ; LABCELL_X2_Y4_N30     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|sld_virtual_jtag_basic:nios32_cpu_jtag_debug_module_phy|virtual_state_uir                                                                                                                           ; MLABCELL_X4_Y3_N39    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_break:the_nios32_cpu_nios2_oci_break|break_readreg[11]~0                                                                                                                                                                                                     ; MLABCELL_X4_Y6_N33    ; 33      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_break:the_nios32_cpu_nios2_oci_break|break_readreg[11]~1                                                                                                                                                                                                     ; LABCELL_X5_Y5_N45     ; 32      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[0]~3                                                                                                                                                                                                                  ; LABCELL_X7_Y6_N24     ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|MonDReg[22]~6                                                                                                                                                                                                                 ; MLABCELL_X4_Y6_N42    ; 18      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                                              ; LABCELL_X6_Y6_N30     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                                                                                                ; LABCELL_X6_Y6_N3      ; 2       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                  ; LABCELL_X7_Y4_N48     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                            ; LABCELL_X5_Y4_N42     ; 21      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                               ; MLABCELL_X4_Y4_N27    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                          ; MLABCELL_X4_Y4_N24    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                       ; LABCELL_X12_Y4_N54    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                         ; FF_X9_Y5_N8           ; 15      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X14_Y4_N57    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                            ; LABCELL_X12_Y4_N57    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                            ; LABCELL_X7_Y4_N54     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                         ; LABCELL_X7_Y4_N18     ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                          ; FF_X13_Y4_N17         ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                        ; LABCELL_X12_Y4_N27    ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_leds:leds|always0~1                                                                                                                                                                                                                                                                                                                     ; LABCELL_X10_Y5_N6     ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                               ; LABCELL_X12_Y8_N51    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready                                                                                                                                                                                                                                  ; LABCELL_X14_Y5_N12    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                               ; LABCELL_X14_Y5_N27    ; 6       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                             ; LABCELL_X7_Y8_N54     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                             ; LABCELL_X10_Y8_N48    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                             ; LABCELL_X10_Y8_N54    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                             ; MLABCELL_X13_Y8_N0    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                             ; MLABCELL_X13_Y8_N12   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                             ; LABCELL_X14_Y8_N9     ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                             ; LABCELL_X14_Y8_N51    ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; FF_X13_Y8_N53         ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                                         ; MLABCELL_X13_Y8_N6    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                           ; FF_X13_Y8_N50         ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                           ; FF_X13_Y8_N17         ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                           ; FF_X13_Y8_N47         ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                           ; FF_X13_Y8_N41         ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                           ; FF_X13_Y8_N44         ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|comb~0                                                                                                                                                                                                                                                     ; LABCELL_X7_Y8_N15     ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|rp_valid                                                                                                                                                                                                                                                   ; LABCELL_X7_Y8_N12     ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|pending_response_count[3]~0                                                                                                                                                                                                            ; MLABCELL_X13_Y7_N54   ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                         ; LABCELL_X10_Y9_N12    ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|data_reg[15]~0                                                                                                                                                                                                                               ; MLABCELL_X18_Y5_N57   ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                                      ; FF_X12_Y9_N26         ; 73      ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_s1_rsp_width_adapter|always10~1                                                                                                                                                                                                                                   ; LABCELL_X6_Y4_N48     ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                 ; LABCELL_X12_Y9_N0     ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                     ; LABCELL_X12_Y9_N51    ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                 ; LABCELL_X12_Y10_N36   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|nios32_mm_interconnect_0_cmd_mux_004:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                     ; LABCELL_X12_Y10_N51   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_onchip_memory_0:onchip_memory_0|wren~1                                                                                                                                                                                                                                                                                                  ; LABCELL_X12_Y10_N54   ; 16      ; Read enable, Write enable               ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X19_Y3_N45    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                ; LABCELL_X21_Y1_N12    ; 46      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|m_addr[12]~1                                                                                                                                                                                                                                                                                                                ; LABCELL_X20_Y1_N54    ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                           ; FF_X20_Y2_N4          ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|m_state.001000000~DUPLICATE                                                                                                                                                                                                                                                                                                 ; FF_X21_Y2_N53         ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|nios32_sdram_input_efifo_module:the_nios32_sdram_input_efifo_module|entry_0[43]~0                                                                                                                                                                                                                                           ; LABCELL_X16_Y5_N9     ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|nios32_sdram_input_efifo_module:the_nios32_sdram_input_efifo_module|entry_1[43]~0                                                                                                                                                                                                                                           ; LABCELL_X17_Y5_N18    ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                          ; DDIOOECELL_X19_Y0_N22 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X19_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X25_Y0_N5  ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X25_Y0_N22 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X29_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X23_Y0_N45 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X23_Y0_N62 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                            ; DDIOOECELL_X23_Y0_N79 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X16_Y0_N62 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X16_Y0_N45 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X18_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X19_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X19_Y0_N39 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X22_Y0_N39 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X29_Y0_N39 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                             ; DDIOOECELL_X24_Y0_N56 ; 1       ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                               ; LABCELL_X14_Y3_N36    ; 39      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                               ; LABCELL_X17_Y3_N33    ; 42      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                       ; LABCELL_X17_Y3_N0     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y3_N3     ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                      ; LABCELL_X16_Y3_N42    ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; nios32:inst|nios32_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                           ; LABCELL_X17_Y3_N18    ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                        ; LABCELL_X6_Y14_N3     ; 21      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                        ; FF_X7_Y16_N35         ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                        ; FF_X7_Y16_N5          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                        ; FF_X6_Y16_N20         ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                        ; FF_X6_Y16_N2          ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                        ; FF_X6_Y14_N56         ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                        ; FF_X6_Y14_N53         ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                        ; FF_X2_Y14_N38         ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                        ; FF_X4_Y14_N38         ; 21      ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                     ; FF_X5_Y14_N26         ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\stratixiii_BITP7563_gen_0:stratixiii_BITP7563_gen_1|\BWHK8171:14:QXXQ6833_1                                                                                                                                                                                                                           ; LABCELL_X7_Y16_N33    ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                    ; LABCELL_X5_Y3_N21     ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                 ; LABCELL_X5_Y3_N51     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                      ; FF_X5_Y3_N37          ; 2       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                     ; FF_X5_Y3_N59          ; 14      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X5_Y3_N48     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                         ; LABCELL_X5_Y3_N18     ; 1       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                     ; LABCELL_X5_Y3_N36     ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X5_Y3_N39     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|sdr                                                                                                                                                                                                                                                                                                             ; LABCELL_X5_Y3_N3      ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; reset_reset_n                                                                                                                                                                                                                                                                                                                                              ; PIN_AB12              ; 4       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X1_Y2_N11          ; 66      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; MLABCELL_X4_Y3_N57    ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; MLABCELL_X4_Y2_N6     ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1           ; LABCELL_X2_Y2_N24     ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~6                           ; MLABCELL_X4_Y2_N42    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                          ; MLABCELL_X4_Y2_N45    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~5                             ; LABCELL_X5_Y2_N15     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X2_Y1_N24     ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~3                                ; LABCELL_X1_Y2_N45     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; MLABCELL_X4_Y2_N3     ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~5                    ; MLABCELL_X4_Y2_N54    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~9                    ; MLABCELL_X4_Y2_N57    ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X2_Y1_N6      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y1_N9      ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y1_N53          ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X2_Y1_N41          ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X4_Y2_N44          ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X4_Y2_N41          ; 62      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X2_Y1_N48     ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X2_Y1_N56          ; 50      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y2_N6      ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; clk_clk                                                                                             ; PIN_V15                    ; 1972    ; Global Clock         ; GCLK7            ; --                        ;
; vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X54_Y3_N1 ; 1       ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                         ;
+---------------------------------------------------------------+---------+
; Name                                                          ; Fan-Out ;
+---------------------------------------------------------------+---------+
; nios32:inst|nios32_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0  ; 948     ;
; nios32:inst|altera_reset_controller:rst_controller|r_sync_rst ; 666     ;
; nios32:inst|nios32_cpu:cpu|W_stall                            ; 597     ;
+---------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                    ; Location                                                                                                                                                                                                                                                    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
; nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_data_module:nios32_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_spj1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0     ; None                                   ; M10K_X11_Y11_N0, M10K_X11_Y9_N0, M10K_X11_Y10_N0, M10K_X22_Y10_N0                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_ic_tag_module:nios32_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_10n1:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1           ; 0     ; nios32_cpu_ic_tag_ram.mif              ; M10K_X22_Y9_N0                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_ocimem:the_nios32_cpu_nios2_ocimem|nios32_cpu_ociram_sp_ram_module:nios32_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_2ce1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; nios32_cpu_ociram_default_contents.mif ; M10K_X3_Y6_N0                                                                                                                                                                                                                                               ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Single Port Feed Through New Data with Unregistered Data Out ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_a_module:nios32_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_2mm1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; nios32_cpu_rf_ram_a.mif                ; M10K_X30_Y8_N0                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_register_bank_b_module:nios32_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_3mm1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; nios32_cpu_rf_ram_b.mif                ; M10K_X30_Y7_N0                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_r:the_nios32_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                   ; M10K_X11_Y4_N0                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|nios32_jtag_uart_0_scfifo_w:the_nios32_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                   ; M10K_X11_Y2_N0                                                                                                                                                                                                                                              ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour                                         ;
; nios32:inst|nios32_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0     ; None                                   ; M10K_X11_Y3_N0                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting                       ;
; nios32:inst|nios32_onchip_memory_0:onchip_memory_0|altsyncram:the_altsyncram|altsyncram_04n1:auto_generated|ALTSYNCRAM                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 2298         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 73536 ; 2298                        ; 32                          ; --                          ; --                          ; 73536               ; 16          ; 0     ; nios32_onchip_memory_0.hex             ; M10K_X11_Y5_N0, M10K_X11_Y6_N0, M10K_X11_Y7_N0, M10K_X22_Y11_N0, M10K_X3_Y7_N0, M10K_X11_Y8_N0, M10K_X3_Y9_N0, M10K_X22_Y6_N0, M10K_X22_Y7_N0, M10K_X22_Y5_N0, M10K_X22_Y8_N0, M10K_X22_Y4_N0, M10K_X3_Y11_N0, M10K_X3_Y8_N0, M10K_X3_Y4_N0, M10K_X3_Y10_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 2           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 2           ;
+---------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                                                                                            ; Mode                  ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_ujt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X33_Y5_N0 ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_mult_cell:the_nios32_cpu_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_0kt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|Mult0~mac ; Two Independent 18x18 ; DSP_X33_Y7_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; yes             ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 5,759 / 140,056 ( 4 % ) ;
; C12 interconnects            ; 3 / 6,048 ( < 1 % )     ;
; C2 interconnects             ; 1,687 / 54,648 ( 3 % )  ;
; C4 interconnects             ; 916 / 25,920 ( 4 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 506 / 140,056 ( < 1 % ) ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Local interconnects          ; 1,021 / 36,960 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 76 / 5,984 ( 1 % )      ;
; R14/C12 interconnect drivers ; 70 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 2,395 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 3,702 / 127,072 ( 3 % ) ;
; Spine clocks                 ; 3 / 120 ( 3 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules                              ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+----------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass                             ; 56           ; 37           ; 56           ; 0            ; 0            ; 62        ; 56           ; 0            ; 62        ; 62        ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 48           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked                        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable                     ; 6            ; 25           ; 6            ; 62           ; 62           ; 0         ; 6            ; 62           ; 0         ; 0         ; 62           ; 14           ; 62           ; 62           ; 62           ; 62           ; 14           ; 62           ; 62           ; 62           ; 62           ; 14           ; 62           ; 62           ; 62           ; 62           ; 62           ; 62           ;
; Total Fail                             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; outclk_0                               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; locked                                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_cas_n                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_cke                         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_cs_n                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_ras_n                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_we_n                        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; leds_external_connection_export[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[12]                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[11]                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[10]                    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[9]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[8]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[7]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[6]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[5]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[4]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[3]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[2]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[1]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[0]                     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[1]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[0]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[1]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[0]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[15]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[14]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[13]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[12]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[11]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[10]                      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[9]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[8]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[7]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[6]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[5]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[4]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[3]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[2]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[1]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[0]                       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_clk                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_reset_n                          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; buttons_external_connection_export[3]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches_external_connection_export[3] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; buttons_external_connection_export[2]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches_external_connection_export[2] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; buttons_external_connection_export[1]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches_external_connection_export[1] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; buttons_external_connection_export[0]  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; switches_external_connection_export[0] ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+----------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 261.1             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 16.4              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 2.135             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.863             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                     ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.849             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]          ; 1.741             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                       ; 1.144             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                       ; 1.128             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                             ; 1.112             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                             ; 1.112             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[3]                                                                                                                                                                                                                                                                             ; 1.112             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[0]                                                                                                                                                                                                                                                                             ; 1.111             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                       ; 1.108             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|DRsize.010                                                                                                                  ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[15]                                                                                                                  ; 1.100             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                       ; 1.093             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                ; 1.088             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_debug:the_nios32_cpu_nios2_oci_debug|resetlatch                                                                                                                                                                                                            ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.082             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.082             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[34]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.082             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.082             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[33]                                                                                                                  ; 1.082             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                      ; 1.081             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[7]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[6]                                                                                                                   ; 1.063             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                      ; 1.061             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                ; 1.060             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]  ; 1.054             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[1]                                                                                                                                                                                                                                            ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.051             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]                ; 1.044             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|DRsize.000                                                                                                                  ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[0]                                                                                                                   ; 1.042             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 1.039             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[22]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[21]                                                                                                                  ; 1.034             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[2]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[1]                                                                                                                   ; 1.030             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[27]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[26]                                                                                                                  ; 1.028             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                        ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                            ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                  ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                               ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                           ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                      ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                               ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                               ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[0]                                                                                                                                                                                                                                        ; 1.024             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                               ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                        ; 1.018             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                       ; 1.018             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 1.008             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                     ; 1.007             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 1.006             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                  ; 1.006             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0]                                                                ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[0]                                                                                                                   ; 1.000             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.999             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]  ; 0.999             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[1]                                                                                                                                                                                                                                                                             ; 0.995             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10] ; 0.993             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.989             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                           ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                        ; 0.987             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[4]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.987             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                ; 0.978             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                ; 0.978             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]  ; 0.975             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 0.970             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[9]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[8]                                                                                                                   ; 0.963             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                            ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                        ; 0.962             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]                ; 0.962             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[4]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[3]                                                                                                                   ; 0.961             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[6]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[5]                                                                                                                   ; 0.961             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[11]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[10]                                                                                                                  ; 0.959             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[28]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[27]                                                                                                                  ; 0.958             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[19]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[18]                                                                                                                  ; 0.958             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[18]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[17]                                                                                                                  ; 0.958             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[13]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[12]                                                                                                                  ; 0.958             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                ; 0.957             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.953             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                            ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                        ; 0.953             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[37]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[36]                                                                                                                  ; 0.951             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[10]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[9]                                                                                                                   ; 0.950             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[14]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[13]                                                                                                                  ; 0.950             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]                       ; 0.949             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[25]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[24]                                                                                                                  ; 0.947             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                            ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                        ; 0.947             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                             ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                         ; 0.945             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[12]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[11]                                                                                                                  ; 0.944             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[3]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[2]                                                                                                                   ; 0.943             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[5]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[4]                                                                                                                   ; 0.943             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[17]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[16]                                                                                                                  ; 0.943             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[21]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[20]                                                                                                                  ; 0.942             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                 ; 0.941             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.940             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.935             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.935             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]  ; 0.935             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_tdo_sel_reg[0]           ; 0.932             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                  ; 0.929             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[0]                                                                                                                       ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[0]                                                                                                                   ; 0.927             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                  ; 0.926             ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                 ; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|YROJ4113[2]                                                                                                                                                                                                                                                                             ; 0.919             ;
; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                               ; nios32:inst|nios32_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:nios32_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                           ; 0.917             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[0]                         ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                         ; 0.904             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]  ; 0.899             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]  ; 0.896             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12] ; 0.873             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                 ; 0.856             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                 ; 0.856             ;
; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[23]                                                                                                                      ; nios32:inst|nios32_cpu:cpu|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_jtag_debug_module_wrapper:the_nios32_cpu_jtag_debug_module_wrapper|nios32_cpu_jtag_debug_module_tck:the_nios32_cpu_jtag_debug_module_tck|sr[22]                                                                                                                  ; 0.854             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "rpds17"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 58 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): vhdl_file_lab1:inst6|vhdl_file_lab1_0002:vhdl_file_lab1_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G10
    Info (11162): clk_clk~inputCLKENA0 with 2142 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'c:/users/dillonbritt/documents/labs_offline/lab_1/vhdl_files/db/ip/unsaved/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/dillonbritt/documents/labs_offline/lab_1/vhdl_files/db/ip/unsaved/submodules/unsaved_cpu.sdc'
Warning (332174): Ignored filter at unsaved_cpu.sdc(46): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_nios2_oci_break:the_unsaved_cpu_nios2_oci_break|break_readreg* could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 46
Warning (332174): Ignored filter at unsaved_cpu.sdc(46): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_tck:the_unsaved_cpu_jtag_debug_module_tck|*sr* could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 46
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(46): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 46
    Info (332050): set_false_path -from [get_keepers *$unsaved_cpu_oci_break_path|break_readreg*] -to [get_keepers *$unsaved_cpu_jtag_sr*] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 46
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(46): Argument <to> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 46
Warning (332174): Ignored filter at unsaved_cpu.sdc(47): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_nios2_oci_debug:the_unsaved_cpu_nios2_oci_debug|*resetlatch could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 47
Warning (332174): Ignored filter at unsaved_cpu.sdc(47): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_tck:the_unsaved_cpu_jtag_debug_module_tck|*sr[33] could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 47
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(47): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 47
    Info (332050): set_false_path -from [get_keepers *$unsaved_cpu_oci_debug_path|*resetlatch]     -to [get_keepers *$unsaved_cpu_jtag_sr[33]] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 47
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(47): Argument <to> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 47
Warning (332174): Ignored filter at unsaved_cpu.sdc(48): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_nios2_oci_debug:the_unsaved_cpu_nios2_oci_debug|monitor_ready could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 48
Warning (332174): Ignored filter at unsaved_cpu.sdc(48): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_tck:the_unsaved_cpu_jtag_debug_module_tck|*sr[0] could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 48
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(48): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 48
    Info (332050): set_false_path -from [get_keepers *$unsaved_cpu_oci_debug_path|monitor_ready]  -to [get_keepers *$unsaved_cpu_jtag_sr[0]] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 48
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(48): Argument <to> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 48
Warning (332174): Ignored filter at unsaved_cpu.sdc(49): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_nios2_oci_debug:the_unsaved_cpu_nios2_oci_debug|monitor_error could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 49
Warning (332174): Ignored filter at unsaved_cpu.sdc(49): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_tck:the_unsaved_cpu_jtag_debug_module_tck|*sr[34] could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 49
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(49): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 49
    Info (332050): set_false_path -from [get_keepers *$unsaved_cpu_oci_debug_path|monitor_error]  -to [get_keepers *$unsaved_cpu_jtag_sr[34]] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 49
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(49): Argument <to> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 49
Warning (332174): Ignored filter at unsaved_cpu.sdc(50): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_nios2_ocimem:the_unsaved_cpu_nios2_ocimem|*MonDReg* could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 50
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(50): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 50
    Info (332050): set_false_path -from [get_keepers *$unsaved_cpu_ocimem_path|*MonDReg*] -to [get_keepers *$unsaved_cpu_jtag_sr*] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 50
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(50): Argument <to> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 50
Warning (332174): Ignored filter at unsaved_cpu.sdc(51): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_tck:the_unsaved_cpu_jtag_debug_module_tck|*sr* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 51
Warning (332174): Ignored filter at unsaved_cpu.sdc(51): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_sysclk:the_unsaved_cpu_jtag_debug_module_sysclk|*jdo* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 51
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(51): Argument <from> is not an object ID File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 51
    Info (332050): set_false_path -from *$unsaved_cpu_jtag_sr*    -to *$unsaved_cpu_jtag_sysclk_path|*jdo* File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 51
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(51): Argument <to> is not an object ID File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 51
Warning (332174): Ignored filter at unsaved_cpu.sdc(52): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_jtag_debug_module_wrapper:the_unsaved_cpu_jtag_debug_module_wrapper|unsaved_cpu_jtag_debug_module_sysclk:the_unsaved_cpu_jtag_debug_module_sysclk|ir* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 52
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(52): Argument <to> is not an object ID File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 52
    Info (332050): set_false_path -from sld_hub:*|irf_reg* -to *$unsaved_cpu_jtag_sysclk_path|ir* File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 52
Warning (332174): Ignored filter at unsaved_cpu.sdc(53): *unsaved_cpu:*|unsaved_cpu_nios2_oci:the_unsaved_cpu_nios2_oci|unsaved_cpu_nios2_oci_debug:the_unsaved_cpu_nios2_oci_debug|monitor_go could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 53
Warning (332049): Ignored set_false_path at unsaved_cpu.sdc(53): Argument <to> is not an object ID File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 53
    Info (332050): set_false_path -from sld_hub:*|sld_shadow_jsm:shadow_jsm|state[1] -to *$unsaved_cpu_oci_debug_path|monitor_go File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/unsaved/submodules/unsaved_cpu.sdc Line: 53
Info (332104): Reading SDC File: 'c:/users/dillonbritt/documents/labs_offline/lab_1/vhdl_files/db/ip/nios32/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/dillonbritt/documents/labs_offline/lab_1/vhdl_files/db/ip/nios32/submodules/nios32_cpu.sdc'
Warning (332174): Ignored filter at nios32_cpu.sdc(48): *nios32_cpu:*|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_debug:the_nios32_cpu_nios2_oci_debug|monitor_ready could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/nios32/submodules/nios32_cpu.sdc Line: 48
Warning (332049): Ignored set_false_path at nios32_cpu.sdc(48): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/nios32/submodules/nios32_cpu.sdc Line: 48
    Info (332050): set_false_path -from [get_keepers *$nios32_cpu_oci_debug_path|monitor_ready]  -to [get_keepers *$nios32_cpu_jtag_sr[0]] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/nios32/submodules/nios32_cpu.sdc Line: 48
Warning (332174): Ignored filter at nios32_cpu.sdc(49): *nios32_cpu:*|nios32_cpu_nios2_oci:the_nios32_cpu_nios2_oci|nios32_cpu_nios2_oci_debug:the_nios32_cpu_nios2_oci_debug|monitor_error could not be matched with a keeper File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/nios32/submodules/nios32_cpu.sdc Line: 49
Warning (332049): Ignored set_false_path at nios32_cpu.sdc(49): Argument <from> is an empty collection File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/nios32/submodules/nios32_cpu.sdc Line: 49
    Info (332050): set_false_path -from [get_keepers *$nios32_cpu_oci_debug_path|monitor_error]  -to [get_keepers *$nios32_cpu_jtag_sr[34]] File: C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/db/ip/nios32/submodules/nios32_cpu.sdc Line: 49
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios32:inst|nios32_sdram:sdram|m_addr[9] is being clocked by clk_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst6|vhdl_file_lab1_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type Block RAM
    Extra Info (176218): Packed 64 registers into blocks of type DSP block
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 50 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:29
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X11_Y0 to location X21_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (11888): Total time spent on timing analysis during the Fitter is 2.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:17
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/output_files/rpds17.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 41 warnings
    Info: Peak virtual memory: 2290 megabytes
    Info: Processing ended: Mon Feb 12 09:38:10 2018
    Info: Elapsed time: 00:02:08
    Info: Total CPU time (on all processors): 00:04:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/DillonBritt/Documents/Labs_Offline/Lab_1/VHDL_Files/output_files/rpds17.fit.smsg.


