module rom (
    input wire [7:0] addr,
    output reg [7:0] data
);

    always @(*) begin
        case (addr)
            8'h00: data = 8'h01; // LOAD from mem[0x01]
            8'h01: data = 8'h10;
            8'h02: data = 8'h30; // ADD mem[0x00]
            8'h03: data = 8'h00;
            8'h04: data = 8'h20; // STORE mem[0x02]
            8'h05: data = 8'h02;
            8'h06: data = 8'hF0; // HLT
            default: data = 8'h00;
        endcase
    end

endmodule
