TimeQuest Timing Analyzer report for audio_speak
Thu Jul 01 01:51:32 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'aud_bclk'
 13. Slow 1200mV 85C Model Setup: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 14. Slow 1200mV 85C Model Setup: 'sys_clk'
 15. Slow 1200mV 85C Model Hold: 'sys_clk'
 16. Slow 1200mV 85C Model Hold: 'aud_bclk'
 17. Slow 1200mV 85C Model Hold: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'aud_bclk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'aud_bclk'
 37. Slow 1200mV 0C Model Setup: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 38. Slow 1200mV 0C Model Setup: 'sys_clk'
 39. Slow 1200mV 0C Model Hold: 'sys_clk'
 40. Slow 1200mV 0C Model Hold: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 41. Slow 1200mV 0C Model Hold: 'aud_bclk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'aud_bclk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Output Enable Times
 50. Minimum Output Enable Times
 51. Output Disable Times
 52. Minimum Output Disable Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'aud_bclk'
 60. Fast 1200mV 0C Model Setup: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 61. Fast 1200mV 0C Model Setup: 'sys_clk'
 62. Fast 1200mV 0C Model Hold: 'sys_clk'
 63. Fast 1200mV 0C Model Hold: 'aud_bclk'
 64. Fast 1200mV 0C Model Hold: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'aud_bclk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Output Enable Times
 73. Minimum Output Enable Times
 74. Output Disable Times
 75. Minimum Output Disable Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Board Trace Model Assignments
 83. Input Transition Times
 84. Signal Integrity Metrics (Slow 1200mv 0c Model)
 85. Signal Integrity Metrics (Slow 1200mv 85c Model)
 86. Signal Integrity Metrics (Fast 1200mv 0c Model)
 87. Setup Transfers
 88. Hold Transfers
 89. Report TCCS
 90. Report RSKM
 91. Unconstrained Paths
 92. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; audio_speak                                         ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+---------------------------------------------------------------------------------------+
; Clock Name                                                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                                  ; Targets                                                                               ;
+-----------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+---------------------------------------------------------------------------------------+
; aud_bclk                                                                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { aud_bclk }                                                                          ;
; sys_clk                                                                           ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { sys_clk }                                                                           ;
; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ; Generated ; 83.333 ; 12.0 MHz   ; 0.000 ; 41.666 ; 50.00      ; 25        ; 6           ;       ;        ;           ;            ; false    ; sys_clk ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0] ; { u_pll_clk|altpll_component|auto_generated|pll1|clk[0] }                             ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                         ; { wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk } ;
+-----------------------------------------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; 124.44 MHz ; 124.44 MHz      ; aud_bclk                                                                          ;      ;
; 227.38 MHz ; 227.38 MHz      ; sys_clk                                                                           ;      ;
; 255.95 MHz ; 255.95 MHz      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                        ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; aud_bclk                                                                          ; -3.518 ; -203.655      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -2.907 ; -120.348      ;
; sys_clk                                                                           ; -0.138 ; -0.138        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                         ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; sys_clk                                                                           ; -0.052 ; -0.052        ;
; aud_bclk                                                                          ; 0.450  ; 0.000         ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.453  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                          ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; aud_bclk                                                                          ; -3.000 ; -157.648      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -1.487 ; -92.194       ;
; sys_clk                                                                           ; 9.783  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'aud_bclk'                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.518 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.078     ; 3.961      ;
; -3.380 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.078     ; 3.823      ;
; -3.356 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.078     ; 3.799      ;
; -3.351 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 3.726      ;
; -3.105 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 3.480      ;
; -3.054 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.078     ; 3.497      ;
; -3.011 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.151     ; 3.381      ;
; -2.929 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.172     ; 3.278      ;
; -2.914 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 3.289      ;
; -2.885 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 3.260      ;
; -2.872 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.828      ;
; -2.872 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.828      ;
; -2.872 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.828      ;
; -2.872 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.828      ;
; -2.872 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.828      ;
; -2.864 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.820      ;
; -2.864 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.820      ;
; -2.864 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.820      ;
; -2.864 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.820      ;
; -2.864 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.820      ;
; -2.860 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.786      ;
; -2.860 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.786      ;
; -2.860 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.786      ;
; -2.860 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.786      ;
; -2.855 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 3.230      ;
; -2.852 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.778      ;
; -2.852 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.778      ;
; -2.852 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.778      ;
; -2.852 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.778      ;
; -2.769 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.751      ;
; -2.769 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.751      ;
; -2.769 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.751      ;
; -2.769 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.751      ;
; -2.768 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 3.143      ;
; -2.761 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.743      ;
; -2.761 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.743      ;
; -2.761 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.743      ;
; -2.761 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.743      ;
; -2.702 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[5]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.156     ; 3.067      ;
; -2.673 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[27]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.151     ; 3.043      ;
; -2.665 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.635      ;
; -2.665 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.635      ;
; -2.665 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.635      ;
; -2.665 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.635      ;
; -2.662 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[8]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.156     ; 3.027      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.661 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.654      ;
; -2.657 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.627      ;
; -2.657 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.627      ;
; -2.657 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.627      ;
; -2.657 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.627      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.646      ;
; -2.622 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.578      ;
; -2.622 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.578      ;
; -2.622 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.578      ;
; -2.622 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.578      ;
; -2.622 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.578      ;
; -2.610 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.536      ;
; -2.610 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.536      ;
; -2.610 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.536      ;
; -2.610 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.536      ;
; -2.579 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.151     ; 2.949      ;
; -2.519 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.501      ;
; -2.519 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.501      ;
; -2.519 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.501      ;
; -2.519 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 3.501      ;
; -2.514 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.470      ;
; -2.514 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.470      ;
; -2.514 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.470      ;
; -2.514 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.470      ;
; -2.514 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.065     ; 3.470      ;
; -2.512 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.172     ; 2.861      ;
; -2.502 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.428      ;
; -2.502 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.428      ;
; -2.502 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.428      ;
; -2.502 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]  ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.095     ; 3.428      ;
; -2.499 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.146     ; 2.874      ;
; -2.489 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[31]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.172     ; 2.838      ;
; -2.461 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.172     ; 2.810      ;
; -2.416 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat         ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.151     ; 2.786      ;
; -2.415 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.385      ;
; -2.415 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.385      ;
; -2.415 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.385      ;
; -2.415 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.051     ; 3.385      ;
; -2.411 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.404      ;
; -2.411 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.404      ;
; -2.411 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.404      ;
+--------+-------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                        ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.907 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.828      ;
; -2.871 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 4.279      ;
; -2.848 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.101     ; 3.748      ;
; -2.804 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 4.212      ;
; -2.799 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 4.207      ;
; -2.795 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.406      ; 4.202      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.693      ;
; -2.761 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 4.169      ;
; -2.749 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.670      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.614      ;
; -2.685 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 4.093      ;
; -2.680 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.601      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.675 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.595      ;
; -2.667 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.588      ;
; -2.647 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.406      ; 4.054      ;
; -2.618 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 4.026      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.580 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.499      ;
; -2.566 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.407      ; 3.974      ;
; -2.563 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.483      ;
; -2.505 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.426      ;
; -2.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.422      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.457 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.082     ; 3.376      ;
; -2.438 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.359      ;
; -2.424 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.345      ;
; -2.409 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.332      ;
; -2.409 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.332      ;
; -2.409 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.332      ;
; -2.409 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.332      ;
; -2.409 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.332      ;
; -2.409 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.332      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.306      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.306      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.306      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.306      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.306      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.078     ; 3.306      ;
; -2.364 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.406      ; 3.771      ;
; -2.347 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.268      ;
; -2.332 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.252      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.320 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.240      ;
; -2.313 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.237      ;
; -2.313 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.237      ;
; -2.313 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.237      ;
; -2.313 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.237      ;
; -2.313 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.237      ;
; -2.313 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.237      ;
; -2.268 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.189      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.226 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.081     ; 3.146      ;
; -2.219 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.140      ;
; -2.205 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.080     ; 3.126      ;
; -2.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.118      ;
; -2.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.118      ;
; -2.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.118      ;
; -2.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.118      ;
; -2.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.118      ;
; -2.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.077     ; 3.118      ;
; -2.185 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.060     ; 3.126      ;
; -2.181 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.406      ; 3.588      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.138 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 0.500        ; 2.507      ; 3.397      ;
; 0.249  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 1.000        ; 2.507      ; 3.510      ;
; 15.602 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 4.318      ;
; 15.612 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 4.308      ;
; 15.805 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 4.115      ;
; 15.806 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 4.114      ;
; 15.814 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 4.106      ;
; 15.952 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 3.968      ;
; 16.014 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 3.906      ;
; 16.149 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 3.771      ;
; 16.254 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 3.666      ;
; 16.433 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 3.487      ;
; 17.057 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.863      ;
; 17.154 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.766      ;
; 17.176 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.744      ;
; 17.202 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.718      ;
; 17.219 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.701      ;
; 17.299 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.621      ;
; 17.322 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.598      ;
; 17.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.419      ;
; 17.528 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.392      ;
; 17.558 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.362      ;
; 17.596 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.324      ;
; 17.596 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.324      ;
; 17.596 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.324      ;
; 17.606 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.314      ;
; 17.625 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.295      ;
; 17.647 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.273      ;
; 17.647 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.273      ;
; 17.673 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.247      ;
; 17.674 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.246      ;
; 17.703 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.217      ;
; 17.704 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.216      ;
; 17.705 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.215      ;
; 17.705 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.215      ;
; 17.770 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.150      ;
; 17.771 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.149      ;
; 17.790 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.130      ;
; 17.793 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.127      ;
; 17.793 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.127      ;
; 17.799 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.121      ;
; 17.799 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.121      ;
; 17.799 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.121      ;
; 17.808 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.112      ;
; 17.808 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.112      ;
; 17.808 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.112      ;
; 17.819 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.101      ;
; 17.822 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.098      ;
; 17.849 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.071      ;
; 17.850 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.070      ;
; 17.852 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.068      ;
; 17.863 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.057      ;
; 17.871 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.049      ;
; 17.889 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.031      ;
; 17.889 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.031      ;
; 17.916 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.004      ;
; 17.917 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 2.003      ;
; 17.936 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.984      ;
; 17.939 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.981      ;
; 17.939 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.981      ;
; 17.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.954      ;
; 17.968 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.952      ;
; 17.968 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.952      ;
; 17.995 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.925      ;
; 17.998 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.922      ;
; 17.998 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.922      ;
; 18.008 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.912      ;
; 18.008 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.912      ;
; 18.008 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.912      ;
; 18.063 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.857      ;
; 18.063 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.857      ;
; 18.065 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.855      ;
; 18.082 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.838      ;
; 18.085 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.835      ;
; 18.085 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.835      ;
; 18.086 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.834      ;
; 18.143 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.777      ;
; 18.143 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.777      ;
; 18.143 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.777      ;
; 18.427 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.493      ;
; 18.639 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.281      ;
; 18.647 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.273      ;
; 18.649 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.271      ;
; 18.650 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.270      ;
; 18.665 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.255      ;
; 18.666 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.254      ;
; 18.666 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.081     ; 1.254      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.052 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 0.000        ; 2.603      ; 3.054      ;
; 0.401  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; -0.500       ; 2.603      ; 3.007      ;
; 0.744  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.037      ;
; 0.744  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.037      ;
; 0.745  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.038      ;
; 0.746  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.040      ;
; 0.748  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.041      ;
; 0.748  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.041      ;
; 1.084  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.377      ;
; 1.085  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.378      ;
; 1.085  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.378      ;
; 1.099  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.392      ;
; 1.099  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.392      ;
; 1.100  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.393      ;
; 1.108  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.402      ;
; 1.111  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.404      ;
; 1.117  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.410      ;
; 1.118  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.411      ;
; 1.120  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.413      ;
; 1.230  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.523      ;
; 1.230  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.523      ;
; 1.232  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.525      ;
; 1.237  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.530      ;
; 1.238  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.531      ;
; 1.239  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.532      ;
; 1.241  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.534      ;
; 1.249  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
; 1.249  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.542      ;
; 1.251  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.544      ;
; 1.258  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.551      ;
; 1.260  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.553      ;
; 1.322  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.615      ;
; 1.323  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.616      ;
; 1.323  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.616      ;
; 1.370  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.663      ;
; 1.371  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.664      ;
; 1.372  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.665      ;
; 1.380  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.673      ;
; 1.381  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.674      ;
; 1.388  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.681      ;
; 1.389  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.682      ;
; 1.391  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.684      ;
; 1.397  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.690      ;
; 1.398  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.691      ;
; 1.434  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.727      ;
; 1.438  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.731      ;
; 1.463  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.756      ;
; 1.464  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.757      ;
; 1.464  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.757      ;
; 1.511  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.804      ;
; 1.512  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.805      ;
; 1.520  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.813      ;
; 1.528  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.821      ;
; 1.529  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.822      ;
; 1.537  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.830      ;
; 1.586  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.879      ;
; 1.586  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.879      ;
; 1.651  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.944      ;
; 1.668  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.961      ;
; 1.680  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.973      ;
; 1.680  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.973      ;
; 1.681  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.974      ;
; 1.681  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.974      ;
; 1.681  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.974      ;
; 1.681  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 1.974      ;
; 1.725  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.018      ;
; 1.726  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.019      ;
; 1.796  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.089      ;
; 1.806  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.099      ;
; 1.871  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.164      ;
; 1.872  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.165      ;
; 1.872  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.165      ;
; 1.879  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.172      ;
; 2.622  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 2.915      ;
; 2.775  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.068      ;
; 2.860  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.153      ;
; 3.001  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.294      ;
; 3.190  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.483      ;
; 3.218  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.511      ;
; 3.218  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.511      ;
; 3.366  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.659      ;
; 3.409  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.702      ;
; 3.416  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.081      ; 3.709      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'aud_bclk'                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.450 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[18]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.133      ; 0.795      ;
; 0.450 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.133      ; 0.795      ;
; 0.466 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.794      ;
; 0.466 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.794      ;
; 0.468 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.796      ;
; 0.469 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.797      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.485 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.746      ;
; 0.573 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.834      ;
; 0.610 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.169      ; 0.991      ;
; 0.610 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[9]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.169      ; 0.991      ;
; 0.612 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.169      ; 0.993      ;
; 0.613 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.169      ; 0.994      ;
; 0.647 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[16]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.133      ; 0.992      ;
; 0.649 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.130      ; 0.991      ;
; 0.662 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.990      ;
; 0.664 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.992      ;
; 0.665 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.993      ;
; 0.665 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 0.993      ;
; 0.675 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.100      ; 0.987      ;
; 0.676 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.103      ; 0.991      ;
; 0.678 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.103      ; 0.993      ;
; 0.679 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.103      ; 0.994      ;
; 0.679 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.103      ; 0.994      ;
; 0.698 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.068      ; 0.978      ;
; 0.701 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.078      ; 0.991      ;
; 0.718 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.979      ;
; 0.722 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.068      ; 1.002      ;
; 0.723 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.068      ; 1.003      ;
; 0.727 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.054      ; 0.993      ;
; 0.732 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.078      ; 1.022      ;
; 0.741 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.002      ;
; 0.743 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.004      ;
; 0.825 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.086      ;
; 0.830 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.091      ;
; 0.850 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.111      ;
; 0.850 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.111      ;
; 0.851 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 1.112      ;
; 0.868 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 1.196      ;
; 0.875 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.103      ; 1.190      ;
; 0.883 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.100      ; 1.195      ;
; 0.886 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.100      ; 1.198      ;
; 0.901 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.069      ; 1.182      ;
; 0.912 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.074      ; 1.198      ;
; 0.935 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 1.263      ;
; 0.938 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.069      ; 1.219      ;
; 0.943 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.074      ; 1.229      ;
; 0.947 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.096      ; 1.255      ;
; 0.952 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.078      ; 1.242      ;
; 0.954 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.078      ; 1.244      ;
; 0.956 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 1.284      ;
; 0.967 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[8]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.109      ; 1.288      ;
; 0.971 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.096      ; 1.279      ;
; 0.979 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.124      ; 1.315      ;
; 0.981 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.124      ; 1.317      ;
; 0.990 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.095      ; 1.297      ;
; 0.991 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.118      ; 1.321      ;
; 0.998 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.118      ; 1.328      ;
; 1.005 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.109      ; 1.326      ;
; 1.029 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 1.338      ;
; 1.037 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.095      ; 1.344      ;
; 1.047 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.054      ; 1.313      ;
; 1.054 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 1.382      ;
; 1.073 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.116      ; 1.401      ;
; 1.154 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[5]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.109      ; 1.475      ;
; 1.160 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.076      ; 1.448      ;
; 1.174 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.055      ; 1.441      ;
; 1.182 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.055      ; 1.449      ;
; 1.185 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.055      ; 1.452      ;
; 1.191 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.055      ; 1.458      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                                                                                                                                                                                                    ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.453 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.758      ;
; 0.557 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 0.850      ;
; 0.588 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.880      ;
; 0.591 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 0.883      ;
; 0.729 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.021      ;
; 0.745 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.038      ;
; 0.747 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.048      ;
; 0.756 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.049      ;
; 0.756 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.049      ;
; 0.776 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.069      ;
; 0.782 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.075      ;
; 0.801 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.094      ;
; 0.812 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.105      ;
; 0.813 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.106      ;
; 0.818 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.111      ;
; 0.821 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.114      ;
; 0.822 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.114      ;
; 0.835 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.128      ;
; 0.839 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.131      ;
; 0.873 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.165      ;
; 0.888 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.180      ;
; 0.914 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.207      ;
; 0.915 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.208      ;
; 0.917 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.082      ; 1.211      ;
; 0.920 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.213      ;
; 0.968 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.260      ;
; 0.968 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.261      ;
; 0.998 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.541      ; 1.751      ;
; 1.021 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.554      ; 1.787      ;
; 1.030 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.079      ; 1.321      ;
; 1.034 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.327      ;
; 1.040 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.541      ; 1.793      ;
; 1.050 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.079      ; 1.341      ;
; 1.054 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.079      ; 1.345      ;
; 1.055 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.079      ; 1.346      ;
; 1.060 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.353      ;
; 1.062 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.355      ;
; 1.073 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.365      ;
; 1.078 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.371      ;
; 1.092 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.384      ;
; 1.100 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.395      ;
; 1.109 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.403      ;
; 1.114 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.083      ; 1.409      ;
; 1.117 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.412      ;
; 1.126 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.420      ;
; 1.139 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.587      ; 1.938      ;
; 1.143 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.542      ; 1.897      ;
; 1.156 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.449      ;
; 1.159 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.451      ;
; 1.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.454      ;
; 1.162 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.455      ;
; 1.164 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.457      ;
; 1.167 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.460      ;
; 1.173 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.466      ;
; 1.173 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.466      ;
; 1.173 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.466      ;
; 1.180 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.079      ; 1.471      ;
; 1.182 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.475      ;
; 1.182 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.475      ;
; 1.182 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.475      ;
; 1.188 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.085      ; 1.485      ;
; 1.189 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.482      ;
; 1.190 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.483      ;
; 1.191 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.484      ;
; 1.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.085      ; 1.491      ;
; 1.196 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.079      ; 1.487      ;
; 1.216 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.508      ;
; 1.216 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.508      ;
; 1.219 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.511      ;
; 1.219 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.511      ;
; 1.225 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.076      ; 1.513      ;
; 1.230 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.522      ;
; 1.231 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.525      ;
; 1.234 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.091      ; 1.537      ;
; 1.236 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.541      ; 1.989      ;
; 1.237 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.529      ;
; 1.238 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.530      ;
; 1.240 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.534      ;
; 1.246 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.080      ; 1.538      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'aud_bclk'                                                                                                ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; aud_bclk ; Rise       ; aud_bclk                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|aud_lrc_d0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Fall       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[31]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]        ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|wl[0]             ;
; 0.248  ; 0.468        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ;
; 0.253  ; 0.473        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[0]              ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]                 ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]                 ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]                 ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]                 ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]                 ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]                 ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[2]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[4]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[6]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[7]              ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ;
; 0.275  ; 0.495        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11]      ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13]      ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14]      ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ;
; 0.276  ; 0.496        ; 0.220          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sys_clk'                                                                                                                    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 9.783  ; 10.003       ; 0.220          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 9.808  ; 9.996        ; 0.188          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                                ;
; 9.934  ; 9.934        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout                      ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[0]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[1]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[2]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[3]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[4]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[5]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[6]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[7]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[8]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[9]|clk                               ;
; 9.948  ; 9.948        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|dri_clk|clk                                  ;
; 9.954  ; 9.954        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                                      ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                                        ;
; 9.967  ; 9.967        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                                          ;
; 9.977  ; 9.977        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                                      ;
; 10.022 ; 10.022       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]                              ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                                        ;
; 10.032 ; 10.032       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                                          ;
; 10.046 ; 10.046       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                                      ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[0]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[1]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[2]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[3]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[4]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[5]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[6]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[7]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[8]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[9]|clk                               ;
; 10.052 ; 10.052       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|dri_clk|clk                                  ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                                ;
; 10.066 ; 10.066       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout                      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; 2.456 ; 2.719 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; 4.505 ; 4.734 ; Rise       ; aud_bclk        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; -1.455 ; -1.705 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; -1.916 ; -2.139 ; Rise       ; aud_bclk        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                           ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 8.597 ; 8.515 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 3.272 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 3.164 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.531 ; 7.712 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 8.547 ; 8.696 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 8.342 ; 8.265 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 2.775 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 2.670 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.237 ; 7.413 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 8.211 ; 8.356 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                                            ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.780 ; 7.666 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                                                    ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.451 ; 7.337 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.568     ; 7.682     ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                                           ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.243     ; 7.357     ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                        ; Note ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
; 130.21 MHz ; 130.21 MHz      ; aud_bclk                                                                          ;      ;
; 239.58 MHz ; 239.58 MHz      ; sys_clk                                                                           ;      ;
; 273.3 MHz  ; 273.3 MHz       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;      ;
+------------+-----------------+-----------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                         ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; aud_bclk                                                                          ; -3.340 ; -182.023      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -2.659 ; -109.018      ;
; sys_clk                                                                           ; -0.126 ; -0.126        ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                          ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; sys_clk                                                                           ; -0.024 ; -0.024        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.402  ; 0.000         ;
; aud_bclk                                                                          ; 0.416  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                           ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; aud_bclk                                                                          ; -3.000 ; -157.648      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -1.487 ; -92.194       ;
; sys_clk                                                                           ; 9.774  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'aud_bclk'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.340 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.155     ; 3.707      ;
; -3.279 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.155     ; 3.646      ;
; -3.239 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.155     ; 3.606      ;
; -3.186 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 3.482      ;
; -2.968 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.155     ; 3.335      ;
; -2.958 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 3.254      ;
; -2.870 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 3.166      ;
; -2.807 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 3.103      ;
; -2.806 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 3.102      ;
; -2.781 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.254     ; 3.049      ;
; -2.726 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 3.022      ;
; -2.673 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.969      ;
; -2.587 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.552      ;
; -2.587 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.552      ;
; -2.587 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.552      ;
; -2.587 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.552      ;
; -2.587 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.552      ;
; -2.584 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[27]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.880      ;
; -2.577 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.542      ;
; -2.577 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.542      ;
; -2.577 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.542      ;
; -2.577 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.542      ;
; -2.577 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.542      ;
; -2.575 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.507      ;
; -2.575 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.507      ;
; -2.575 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.507      ;
; -2.575 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.507      ;
; -2.567 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[5]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.239     ; 2.850      ;
; -2.565 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.497      ;
; -2.565 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.497      ;
; -2.565 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.497      ;
; -2.565 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.497      ;
; -2.516 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[8]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.239     ; 2.799      ;
; -2.502 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.798      ;
; -2.493 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.487      ;
; -2.493 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.487      ;
; -2.493 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.487      ;
; -2.493 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.487      ;
; -2.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.477      ;
; -2.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.477      ;
; -2.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.477      ;
; -2.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.477      ;
; -2.413 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.709      ;
; -2.399 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[31]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.254     ; 2.667      ;
; -2.392 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.372      ;
; -2.392 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.372      ;
; -2.392 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.372      ;
; -2.392 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.372      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.387      ;
; -2.383 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.254     ; 2.651      ;
; -2.382 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.362      ;
; -2.382 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.362      ;
; -2.382 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.362      ;
; -2.382 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.042     ; 3.362      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.377 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.022     ; 3.377      ;
; -2.373 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.338      ;
; -2.373 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.338      ;
; -2.373 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.338      ;
; -2.373 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.338      ;
; -2.373 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.338      ;
; -2.361 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.293      ;
; -2.361 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.293      ;
; -2.361 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.293      ;
; -2.361 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.293      ;
; -2.321 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.254     ; 2.589      ;
; -2.318 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.614      ;
; -2.287 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[23]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.583      ;
; -2.279 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.273      ;
; -2.279 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.273      ;
; -2.279 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.273      ;
; -2.279 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.028     ; 3.273      ;
; -2.279 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; -0.226     ; 2.575      ;
; -2.273 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.238      ;
; -2.273 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.238      ;
; -2.273 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.238      ;
; -2.273 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.238      ;
; -2.273 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.238      ;
; -2.261 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.193      ;
; -2.261 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.193      ;
; -2.261 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.193      ;
; -2.261 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.090     ; 3.193      ;
; -2.244 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.012     ; 3.254      ;
; -2.240 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.205      ;
; -2.240 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.205      ;
; -2.240 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.205      ;
; -2.240 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.057     ; 3.205      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                        ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -2.659 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.586      ;
; -2.629 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 4.016      ;
; -2.593 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 3.980      ;
; -2.579 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.387      ; 3.968      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.570 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.502      ;
; -2.561 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.092     ; 3.471      ;
; -2.551 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 3.938      ;
; -2.513 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.440      ;
; -2.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.415      ;
; -2.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 3.872      ;
; -2.464 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.387      ; 3.853      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.436 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.366      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.363      ;
; -2.419 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.346      ;
; -2.417 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 3.804      ;
; -2.404 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 3.791      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.374 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.306      ;
; -2.332 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.385      ; 3.719      ;
; -2.295 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.073     ; 3.224      ;
; -2.271 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.198      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.247 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.070     ; 3.179      ;
; -2.245 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.172      ;
; -2.208 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.135      ;
; -2.190 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.117      ;
; -2.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.094      ;
; -2.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.094      ;
; -2.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.094      ;
; -2.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.094      ;
; -2.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.094      ;
; -2.161 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.094      ;
; -2.143 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.387      ; 3.532      ;
; -2.131 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.064      ;
; -2.131 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.064      ;
; -2.131 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.064      ;
; -2.131 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.064      ;
; -2.131 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.064      ;
; -2.131 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.069     ; 3.064      ;
; -2.092 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 3.019      ;
; -2.087 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.073     ; 3.016      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 3.004      ;
; -2.072 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 3.008      ;
; -2.072 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 3.008      ;
; -2.072 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 3.008      ;
; -2.072 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 3.008      ;
; -2.072 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 3.008      ;
; -2.072 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 3.008      ;
; -2.032 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 2.959      ;
; -2.018 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.075     ; 2.945      ;
; -2.004 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.049     ; 2.957      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.991 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.072     ; 2.921      ;
; -1.989 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.387      ; 3.378      ;
; -1.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 2.902      ;
; -1.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 2.902      ;
; -1.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 2.902      ;
; -1.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 2.902      ;
; -1.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 2.902      ;
; -1.966 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.066     ; 2.902      ;
; -1.954 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.065     ; 2.891      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.126 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 0.500        ; 2.306      ; 3.164      ;
; 0.144  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 1.000        ; 2.306      ; 3.394      ;
; 15.826 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 4.104      ;
; 15.834 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 4.096      ;
; 15.986 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.944      ;
; 16.021 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.909      ;
; 16.028 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.902      ;
; 16.119 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.811      ;
; 16.196 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.734      ;
; 16.324 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.606      ;
; 16.447 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.483      ;
; 16.596 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 3.334      ;
; 17.338 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.592      ;
; 17.420 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.510      ;
; 17.428 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.502      ;
; 17.464 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.466      ;
; 17.508 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.422      ;
; 17.545 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.385      ;
; 17.554 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.376      ;
; 17.749 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.181      ;
; 17.793 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.137      ;
; 17.794 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.136      ;
; 17.794 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.136      ;
; 17.794 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.136      ;
; 17.802 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.128      ;
; 17.832 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.098      ;
; 17.874 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.056      ;
; 17.875 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.055      ;
; 17.883 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.047      ;
; 17.919 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.011      ;
; 17.919 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.011      ;
; 17.927 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.003      ;
; 17.927 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 2.003      ;
; 17.958 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.972      ;
; 17.958 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.972      ;
; 17.989 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.941      ;
; 17.989 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.941      ;
; 17.989 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.941      ;
; 17.996 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.934      ;
; 17.996 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.934      ;
; 17.996 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.934      ;
; 18.000 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.930      ;
; 18.000 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.930      ;
; 18.001 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.929      ;
; 18.009 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.921      ;
; 18.009 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.921      ;
; 18.045 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.885      ;
; 18.048 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.882      ;
; 18.073 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.857      ;
; 18.079 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.851      ;
; 18.084 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.846      ;
; 18.084 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.846      ;
; 18.087 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.843      ;
; 18.087 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.843      ;
; 18.087 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.843      ;
; 18.126 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.804      ;
; 18.126 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.804      ;
; 18.128 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.802      ;
; 18.135 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.795      ;
; 18.135 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.795      ;
; 18.164 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.766      ;
; 18.164 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.766      ;
; 18.164 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.766      ;
; 18.171 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.759      ;
; 18.174 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.756      ;
; 18.174 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.756      ;
; 18.210 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.720      ;
; 18.213 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.717      ;
; 18.213 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.717      ;
; 18.252 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.678      ;
; 18.253 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.677      ;
; 18.254 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.676      ;
; 18.254 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.676      ;
; 18.261 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.669      ;
; 18.261 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.669      ;
; 18.263 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.667      ;
; 18.292 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.638      ;
; 18.292 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.638      ;
; 18.292 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.638      ;
; 18.564 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.366      ;
; 18.774 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.156      ;
; 18.781 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.149      ;
; 18.782 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.148      ;
; 18.783 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.147      ;
; 18.794 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.136      ;
; 18.795 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.135      ;
; 18.795 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.072     ; 1.135      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.024 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 0.000        ; 2.391      ; 2.832      ;
; 0.312  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; -0.500       ; 2.391      ; 2.668      ;
; 0.693  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.960      ;
; 0.693  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.960      ;
; 0.693  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.960      ;
; 0.696  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.963      ;
; 0.697  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.964      ;
; 0.697  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.964      ;
; 0.699  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 0.966      ;
; 0.999  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.266      ;
; 0.999  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.266      ;
; 0.999  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.266      ;
; 1.015  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.282      ;
; 1.015  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.282      ;
; 1.016  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.283      ;
; 1.016  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.283      ;
; 1.017  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.284      ;
; 1.018  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.285      ;
; 1.020  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.287      ;
; 1.031  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.299      ;
; 1.033  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.300      ;
; 1.111  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.378      ;
; 1.112  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.379      ;
; 1.117  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.384      ;
; 1.137  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.404      ;
; 1.138  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.405      ;
; 1.139  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.406      ;
; 1.139  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.406      ;
; 1.139  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.406      ;
; 1.140  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.407      ;
; 1.140  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.407      ;
; 1.142  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.409      ;
; 1.155  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.422      ;
; 1.155  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.422      ;
; 1.208  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.475      ;
; 1.208  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.475      ;
; 1.208  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.475      ;
; 1.234  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.501      ;
; 1.238  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.505      ;
; 1.239  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.506      ;
; 1.261  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.528      ;
; 1.262  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.529      ;
; 1.262  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.529      ;
; 1.264  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.531      ;
; 1.264  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.531      ;
; 1.276  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.543      ;
; 1.277  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.544      ;
; 1.340  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.607      ;
; 1.340  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.607      ;
; 1.340  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.607      ;
; 1.340  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.607      ;
; 1.343  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.610      ;
; 1.360  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.627      ;
; 1.361  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.628      ;
; 1.383  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.650      ;
; 1.384  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.651      ;
; 1.386  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.653      ;
; 1.398  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.665      ;
; 1.482  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.749      ;
; 1.485  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.752      ;
; 1.485  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.752      ;
; 1.505  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.772      ;
; 1.546  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.615  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.882      ;
; 1.615  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.882      ;
; 1.639  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.906      ;
; 1.671  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.938      ;
; 1.714  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.981      ;
; 1.714  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.981      ;
; 1.714  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.981      ;
; 1.720  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 1.987      ;
; 2.345  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 2.612      ;
; 2.485  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 2.752      ;
; 2.554  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 2.821      ;
; 2.686  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 2.953      ;
; 2.831  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 3.098      ;
; 2.892  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 3.159      ;
; 2.892  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 3.159      ;
; 2.995  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 3.262      ;
; 3.060  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 3.327      ;
; 3.066  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.072      ; 3.333      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.684      ;
; 0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 0.684      ;
; 0.517 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.784      ;
; 0.552 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.819      ;
; 0.555 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.822      ;
; 0.684 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 0.950      ;
; 0.694 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.964      ;
; 0.699 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.966      ;
; 0.702 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.969      ;
; 0.705 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.972      ;
; 0.708 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.975      ;
; 0.716 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 0.985      ;
; 0.730 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 0.997      ;
; 0.746 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.013      ;
; 0.757 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.024      ;
; 0.758 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.025      ;
; 0.758 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.025      ;
; 0.765 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.032      ;
; 0.770 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.037      ;
; 0.782 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.049      ;
; 0.782 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.049      ;
; 0.812 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.078      ;
; 0.827 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.094      ;
; 0.845 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.114      ;
; 0.848 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.117      ;
; 0.851 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.118      ;
; 0.860 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.070      ; 1.125      ;
; 0.863 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.130      ;
; 0.869 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.500      ; 1.564      ;
; 0.901 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.168      ;
; 0.910 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.514      ; 1.619      ;
; 0.942 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.069      ; 1.206      ;
; 0.946 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.500      ; 1.641      ;
; 0.954 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.223      ;
; 0.956 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.222      ;
; 0.963 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.069      ; 1.227      ;
; 0.965 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.069      ; 1.229      ;
; 0.968 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.237      ;
; 0.989 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.551      ; 1.735      ;
; 0.996 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.069      ; 1.260      ;
; 0.999 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.266      ;
; 1.000 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.075      ; 1.270      ;
; 1.001 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.270      ;
; 1.006 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.272      ;
; 1.014 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.502      ; 1.711      ;
; 1.017 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.285      ;
; 1.021 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.288      ;
; 1.026 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.293      ;
; 1.027 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.294      ;
; 1.033 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.302      ;
; 1.033 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.300      ;
; 1.041 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.310      ;
; 1.056 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.325      ;
; 1.063 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.332      ;
; 1.067 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.336      ;
; 1.068 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.074      ; 1.337      ;
; 1.068 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.335      ;
; 1.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.341      ;
; 1.077 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.344      ;
; 1.077 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.344      ;
; 1.080 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.347      ;
; 1.081 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.348      ;
; 1.084 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.351      ;
; 1.084 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.070      ; 1.349      ;
; 1.086 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.500      ; 1.781      ;
; 1.087 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.354      ;
; 1.092 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.359      ;
; 1.092 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.359      ;
; 1.094 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.361      ;
; 1.096 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.081      ; 1.372      ;
; 1.099 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.555      ; 1.849      ;
; 1.099 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.366      ;
; 1.100 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.367      ;
; 1.103 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.069      ; 1.367      ;
; 1.105 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.069      ; 1.369      ;
; 1.111 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.377      ;
; 1.112 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.378      ;
; 1.113 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.502      ; 1.810      ;
; 1.113 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.380      ;
; 1.118 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.385      ;
; 1.120 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.068      ; 1.383      ;
; 1.132 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.071      ; 1.398      ;
; 1.136 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.403      ;
; 1.137 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.404      ;
; 1.139 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.072      ; 1.406      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'aud_bclk'                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[18]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.127      ; 0.738      ;
; 0.416 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.127      ; 0.738      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.113      ; 0.738      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.113      ; 0.738      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.430 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.669      ;
; 0.432 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.113      ; 0.740      ;
; 0.433 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.113      ; 0.741      ;
; 0.531 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 0.770      ;
; 0.547 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[9]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.170      ; 0.912      ;
; 0.548 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.170      ; 0.913      ;
; 0.550 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.170      ; 0.915      ;
; 0.550 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.170      ; 0.915      ;
; 0.567 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.129      ; 0.891      ;
; 0.592 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[16]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.127      ; 0.914      ;
; 0.596 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.096      ; 0.887      ;
; 0.605 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 0.912      ;
; 0.606 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 0.913      ;
; 0.607 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 0.914      ;
; 0.608 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 0.915      ;
; 0.619 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.061      ; 0.875      ;
; 0.620 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 0.912      ;
; 0.623 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 0.915      ;
; 0.623 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 0.915      ;
; 0.624 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 0.916      ;
; 0.629 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.067      ; 0.891      ;
; 0.638 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.061      ; 0.894      ;
; 0.639 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.876      ;
; 0.639 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.061      ; 0.895      ;
; 0.653 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.067      ; 0.915      ;
; 0.657 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.894      ;
; 0.659 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.896      ;
; 0.673 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.047      ; 0.915      ;
; 0.764 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 1.003      ;
; 0.772 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 1.011      ;
; 0.785 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 1.024      ;
; 0.792 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 1.031      ;
; 0.793 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.044      ; 1.032      ;
; 0.796 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 1.103      ;
; 0.798 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.066      ; 1.059      ;
; 0.815 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 1.107      ;
; 0.821 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.096      ; 1.112      ;
; 0.823 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.096      ; 1.114      ;
; 0.828 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.066      ; 1.089      ;
; 0.829 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 1.121      ;
; 0.840 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.064      ; 1.099      ;
; 0.844 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 1.151      ;
; 0.850 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[8]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.109      ; 1.154      ;
; 0.853 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.097      ; 1.145      ;
; 0.863 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.064      ; 1.122      ;
; 0.872 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.117      ; 1.184      ;
; 0.873 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.113      ; 1.181      ;
; 0.874 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.113      ; 1.182      ;
; 0.876 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.067      ; 1.138      ;
; 0.876 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.117      ; 1.188      ;
; 0.877 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.092      ; 1.164      ;
; 0.879 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.067      ; 1.141      ;
; 0.882 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.109      ; 1.186      ;
; 0.883 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 1.190      ;
; 0.914 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.089      ; 1.198      ;
; 0.916 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.092      ; 1.203      ;
; 0.933 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 1.174      ;
; 0.960 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 1.267      ;
; 0.992 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.112      ; 1.299      ;
; 1.023 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[5]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.109      ; 1.327      ;
; 1.036 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.073      ; 1.304      ;
; 1.070 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[28]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.117      ; 1.382      ;
; 1.077 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[20]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.089      ; 1.361      ;
; 1.082 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.048      ; 1.325      ;
; 1.083 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.048      ; 1.326      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'aud_bclk'                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; aud_bclk ; Rise       ; aud_bclk                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|aud_lrc_d0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Fall       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[13]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[16]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[18]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[19]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[20]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[21]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[23]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[24]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[27]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[28]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[31]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]        ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                    ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                             ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|wl[0]             ;
; 0.219  ; 0.435        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[0]              ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ;
; 0.223  ; 0.439        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]                 ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[2]              ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[4]              ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]              ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[6]              ;
; 0.267  ; 0.483        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[7]              ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14]      ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 9.774  ; 9.990        ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
; 9.824  ; 10.008       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 9.825  ; 10.009       ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                                ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout                      ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[0]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[1]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[2]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[3]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[4]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[5]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[6]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[7]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[8]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[9]|clk                               ;
; 9.956  ; 9.956        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|dri_clk|clk                                  ;
; 9.975  ; 9.975        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                                      ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                                        ;
; 9.979  ; 9.979        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                                          ;
; 9.992  ; 9.992        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]                              ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                                      ;
; 10.008 ; 10.008       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]                              ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                                        ;
; 10.021 ; 10.021       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                                          ;
; 10.025 ; 10.025       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                                      ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[0]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[1]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[2]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[3]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[4]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[5]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[6]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[7]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[8]|clk                               ;
; 10.042 ; 10.042       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[9]|clk                               ;
; 10.043 ; 10.043       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|dri_clk|clk                                  ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                                ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout                      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                              ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 17.513 ; 20.000       ; 2.487          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; 2.120 ; 2.204 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; 4.055 ; 4.118 ; Rise       ; aud_bclk        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; -1.172 ; -1.295 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; -1.622 ; -1.712 ; Rise       ; aud_bclk        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                           ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 7.776 ; 7.578 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 3.046 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 2.918 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 6.764 ; 7.055 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.700 ; 7.987 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 7.527 ; 7.338 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 2.585 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 2.462 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 6.480 ; 6.760 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.377 ; 7.654 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                                            ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.102 ; 7.009 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                                                    ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 6.790 ; 6.697 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 6.776     ; 6.869     ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                                           ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 6.474     ; 6.567     ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                         ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; aud_bclk                                                                          ; -0.780 ; -30.425       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -0.693 ; -17.185       ;
; sys_clk                                                                           ; 0.230  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                          ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; sys_clk                                                                           ; -0.170 ; -0.170        ;
; aud_bclk                                                                          ; 0.176  ; 0.000         ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.187  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                           ;
+-----------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                             ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------------------------+--------+---------------+
; aud_bclk                                                                          ; -3.000 ; -117.380      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -1.000 ; -62.000       ;
; sys_clk                                                                           ; 9.434  ; 0.000         ;
+-----------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'aud_bclk'                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.780 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.404      ; 1.691      ;
; -0.706 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.404      ; 1.617      ;
; -0.705 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.404      ; 1.616      ;
; -0.693 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.375      ; 1.575      ;
; -0.644 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.625      ;
; -0.644 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.625      ;
; -0.644 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.625      ;
; -0.644 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.625      ;
; -0.644 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.625      ;
; -0.639 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.607      ;
; -0.639 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.607      ;
; -0.639 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.607      ;
; -0.639 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.607      ;
; -0.633 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.614      ;
; -0.633 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.614      ;
; -0.633 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.614      ;
; -0.633 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.614      ;
; -0.633 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.614      ;
; -0.628 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.596      ;
; -0.628 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.596      ;
; -0.628 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.596      ;
; -0.628 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.596      ;
; -0.589 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.569      ;
; -0.589 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.569      ;
; -0.589 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.569      ;
; -0.589 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.569      ;
; -0.580 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.404      ; 1.491      ;
; -0.578 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.558      ;
; -0.578 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.558      ;
; -0.578 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.558      ;
; -0.578 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.558      ;
; -0.578 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.375      ; 1.460      ;
; -0.566 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.538      ;
; -0.566 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.538      ;
; -0.566 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.538      ;
; -0.566 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.538      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.562 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.545      ;
; -0.555 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.527      ;
; -0.555 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.527      ;
; -0.555 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.527      ;
; -0.555 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.035     ; 1.527      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.551 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.534      ;
; -0.528 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.375      ; 1.410      ;
; -0.526 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.377      ; 1.410      ;
; -0.522 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.375      ; 1.404      ;
; -0.521 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.502      ;
; -0.521 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.502      ;
; -0.521 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.502      ;
; -0.521 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.502      ;
; -0.521 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.502      ;
; -0.511 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.479      ;
; -0.511 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.479      ;
; -0.511 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.479      ;
; -0.511 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.479      ;
; -0.507 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.488      ;
; -0.507 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.488      ;
; -0.507 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.488      ;
; -0.507 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.488      ;
; -0.507 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.488      ;
; -0.502 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.375      ; 1.384      ;
; -0.492 ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]  ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ; aud_bclk     ; aud_bclk    ; 0.500        ; 0.377      ; 1.376      ;
; -0.490 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.458      ;
; -0.490 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.458      ;
; -0.490 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.458      ;
; -0.490 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.458      ;
; -0.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.464      ;
; -0.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.464      ;
; -0.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.464      ;
; -0.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.464      ;
; -0.483 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.026     ; 1.464      ;
; -0.478 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.446      ;
; -0.478 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.446      ;
; -0.478 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.446      ;
; -0.478 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.039     ; 1.446      ;
; -0.475 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.024     ; 1.458      ;
; -0.461 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.441      ;
; -0.461 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.441      ;
; -0.461 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.441      ;
; -0.461 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.027     ; 1.441      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
; -0.460 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; aud_bclk     ; aud_bclk    ; 1.000        ; -0.025     ; 1.442      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                                                                                        ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; -0.693 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.843      ;
; -0.685 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.164      ; 1.836      ;
; -0.677 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.827      ;
; -0.666 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.615      ;
; -0.652 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.045     ; 1.594      ;
; -0.645 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.795      ;
; -0.622 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.571      ;
; -0.610 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.164      ; 1.761      ;
; -0.610 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.760      ;
; -0.603 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.552      ;
; -0.603 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.552      ;
; -0.592 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.742      ;
; -0.586 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.736      ;
; -0.585 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.163      ; 1.735      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.528      ;
; -0.517 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.466      ;
; -0.517 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.515 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.466      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.452      ;
; -0.495 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.164      ; 1.646      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr     ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.036     ; 1.439      ;
; -0.487 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.437      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.485 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.435      ;
; -0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.403      ;
; -0.442 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.391      ;
; -0.433 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.382      ;
; -0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.372      ;
; -0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.372      ;
; -0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.372      ;
; -0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.372      ;
; -0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.372      ;
; -0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.372      ;
; -0.398 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.352      ;
; -0.398 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.352      ;
; -0.398 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.352      ;
; -0.398 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.352      ;
; -0.398 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.352      ;
; -0.398 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.033     ; 1.352      ;
; -0.393 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; 0.164      ; 1.544      ;
; -0.389 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.338      ;
; -0.388 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.346      ;
; -0.385 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.335      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.379 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.329      ;
; -0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.032     ; 1.326      ;
; -0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.032     ; 1.326      ;
; -0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.032     ; 1.326      ;
; -0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.032     ; 1.326      ;
; -0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.032     ; 1.326      ;
; -0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.032     ; 1.326      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.367 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]               ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.037     ; 1.317      ;
; -0.357 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.038     ; 1.306      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
; -0.356 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]            ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 1.000        ; -0.029     ; 1.314      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.230  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 0.500        ; 1.136      ; 1.488      ;
; 0.824  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 1.000        ; 1.136      ; 1.394      ;
; 18.193 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.758      ;
; 18.202 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.749      ;
; 18.213 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.738      ;
; 18.275 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.676      ;
; 18.281 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.670      ;
; 18.286 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.665      ;
; 18.377 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.574      ;
; 18.430 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.521      ;
; 18.449 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.502      ;
; 18.543 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.408      ;
; 18.711 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.240      ;
; 18.759 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.192      ;
; 18.775 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.176      ;
; 18.777 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.174      ;
; 18.791 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.160      ;
; 18.827 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.124      ;
; 18.860 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.091      ;
; 18.912 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.039      ;
; 18.916 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.035      ;
; 18.928 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 1.023      ;
; 18.964 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.987      ;
; 18.978 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.973      ;
; 18.980 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.971      ;
; 18.982 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.969      ;
; 18.984 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.967      ;
; 18.986 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.965      ;
; 18.986 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.965      ;
; 18.986 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.965      ;
; 18.995 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.956      ;
; 18.996 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.955      ;
; 18.997 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.954      ;
; 19.015 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.936      ;
; 19.015 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.936      ;
; 19.032 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.919      ;
; 19.032 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.919      ;
; 19.046 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.905      ;
; 19.048 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.903      ;
; 19.050 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.901      ;
; 19.052 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.899      ;
; 19.056 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.895      ;
; 19.061 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.890      ;
; 19.062 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.889      ;
; 19.064 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.887      ;
; 19.065 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.886      ;
; 19.065 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.886      ;
; 19.068 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.883      ;
; 19.068 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.883      ;
; 19.068 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.883      ;
; 19.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.877      ;
; 19.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.877      ;
; 19.074 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.877      ;
; 19.088 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.863      ;
; 19.088 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.863      ;
; 19.098 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.853      ;
; 19.100 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.851      ;
; 19.114 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.837      ;
; 19.119 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.832      ;
; 19.120 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.831      ;
; 19.120 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.831      ;
; 19.123 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.828      ;
; 19.124 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.827      ;
; 19.130 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.821      ;
; 19.133 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.818      ;
; 19.133 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.818      ;
; 19.166 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.785      ;
; 19.168 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.783      ;
; 19.170 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.781      ;
; 19.170 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.781      ;
; 19.170 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.781      ;
; 19.170 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.781      ;
; 19.198 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.753      ;
; 19.200 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.751      ;
; 19.201 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.750      ;
; 19.201 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.750      ;
; 19.223 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.728      ;
; 19.223 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.728      ;
; 19.223 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.728      ;
; 19.336 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.615      ;
; 19.404 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.547      ;
; 19.405 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.546      ;
; 19.405 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.546      ;
; 19.406 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.545      ;
; 19.413 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.538      ;
; 19.415 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.536      ;
; 19.416 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 20.000       ; -0.036     ; 0.535      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock                                                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.170 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; 0.000        ; 1.181      ; 1.230      ;
; 0.296  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.416      ;
; 0.298  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.418      ;
; 0.299  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.387  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk     ; -0.500       ; 1.181      ; 1.287      ;
; 0.447  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.567      ;
; 0.447  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.457  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.577      ;
; 0.458  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.579      ;
; 0.460  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.580      ;
; 0.461  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.581      ;
; 0.462  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.582      ;
; 0.463  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.583      ;
; 0.510  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.630      ;
; 0.511  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.512  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.632      ;
; 0.512  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.632      ;
; 0.513  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.633      ;
; 0.514  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.516  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.636      ;
; 0.524  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.644      ;
; 0.526  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.646      ;
; 0.527  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.647      ;
; 0.529  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.649      ;
; 0.559  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.679      ;
; 0.560  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.680      ;
; 0.560  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.680      ;
; 0.576  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.696      ;
; 0.577  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.697      ;
; 0.577  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.697      ;
; 0.578  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.698      ;
; 0.579  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.699      ;
; 0.580  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.700      ;
; 0.582  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.702      ;
; 0.590  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.710      ;
; 0.591  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.711      ;
; 0.592  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.712      ;
; 0.593  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.713      ;
; 0.594  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.714      ;
; 0.615  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.735      ;
; 0.616  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.736      ;
; 0.616  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.736      ;
; 0.632  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.752      ;
; 0.632  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.752      ;
; 0.643  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.763      ;
; 0.645  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.765      ;
; 0.646  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.766      ;
; 0.656  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.776      ;
; 0.657  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.777      ;
; 0.660  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.780      ;
; 0.691  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.811      ;
; 0.691  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.811      ;
; 0.699  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.819      ;
; 0.699  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.819      ;
; 0.700  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.820      ;
; 0.700  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.820      ;
; 0.700  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.820      ;
; 0.700  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.820      ;
; 0.709  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.829      ;
; 0.723  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.843      ;
; 0.733  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.853      ;
; 0.737  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.857      ;
; 0.783  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.903      ;
; 0.784  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.904      ;
; 0.784  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.904      ;
; 0.785  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.036      ; 0.905      ;
; 1.117  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.238      ;
; 1.181  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.302      ;
; 1.229  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.350      ;
; 1.282  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.403      ;
; 1.293  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.414      ;
; 1.352  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.473      ;
; 1.369  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.490      ;
; 1.369  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.490      ;
; 1.452  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.573      ;
; 1.453  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ; sys_clk                                                                           ; sys_clk     ; 0.000        ; 0.037      ; 1.574      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'aud_bclk'                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                              ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[18]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.054      ; 0.314      ;
; 0.176 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.054      ; 0.314      ;
; 0.183 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.047      ; 0.314      ;
; 0.183 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.047      ; 0.314      ;
; 0.185 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.047      ; 0.316      ;
; 0.186 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.047      ; 0.317      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.307      ;
; 0.237 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.343      ;
; 0.237 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[9]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.065      ; 0.386      ;
; 0.238 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.065      ; 0.387      ;
; 0.240 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.065      ; 0.389      ;
; 0.240 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.065      ; 0.389      ;
; 0.251 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[16]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.054      ; 0.389      ;
; 0.255 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.045      ; 0.384      ;
; 0.256 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.386      ;
; 0.258 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.040      ; 0.382      ;
; 0.258 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.388      ;
; 0.258 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.388      ;
; 0.259 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.389      ;
; 0.261 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.387      ;
; 0.263 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.036      ; 0.384      ;
; 0.264 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.390      ;
; 0.267 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.030      ; 0.381      ;
; 0.270 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.028      ; 0.382      ;
; 0.274 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.030      ; 0.388      ;
; 0.274 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.030      ; 0.388      ;
; 0.276 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.028      ; 0.388      ;
; 0.277 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.028      ; 0.389      ;
; 0.280 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.025      ; 0.389      ;
; 0.325 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.455      ;
; 0.328 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.042      ; 0.454      ;
; 0.332 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.040      ; 0.456      ;
; 0.333 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.040      ; 0.457      ;
; 0.335 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.441      ;
; 0.336 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.035      ; 0.455      ;
; 0.341 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.447      ;
; 0.346 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.035      ; 0.465      ;
; 0.346 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.452      ;
; 0.347 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.453      ;
; 0.349 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.036      ; 0.470      ;
; 0.351 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.022      ; 0.457      ;
; 0.356 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.034      ; 0.474      ;
; 0.367 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.034      ; 0.485      ;
; 0.381 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[8]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.053      ; 0.518      ;
; 0.383 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.516      ;
; 0.385 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.034      ; 0.503      ;
; 0.387 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.062      ; 0.533      ;
; 0.389 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.062      ; 0.535      ;
; 0.390 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.520      ;
; 0.391 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.052      ; 0.527      ;
; 0.395 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.053      ; 0.532      ;
; 0.396 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.034      ; 0.514      ;
; 0.400 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.533      ;
; 0.405 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.036      ; 0.525      ;
; 0.405 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.535      ;
; 0.405 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.052      ; 0.541      ;
; 0.409 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.542      ;
; 0.437 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.567      ;
; 0.450 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.046      ; 0.580      ;
; 0.450 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[5]        ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.053      ; 0.587      ;
; 0.456 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[24]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.054      ; 0.594      ;
; 0.459 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.028      ; 0.571      ;
; 0.461 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[28]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.049      ; 0.594      ;
; 0.463 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[23]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.062      ; 0.609      ;
; 0.466 ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[27]       ; aud_bclk     ; aud_bclk    ; 0.000        ; 0.062      ; 0.612      ;
+-------+------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock                                                                      ; Latch Clock                                                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.314      ;
; 0.228 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.349      ;
; 0.252 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.373      ;
; 0.293 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.413      ;
; 0.299 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.425      ;
; 0.308 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.429      ;
; 0.314 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.434      ;
; 0.326 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.447      ;
; 0.331 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.453      ;
; 0.333 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.454      ;
; 0.337 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.458      ;
; 0.337 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.457      ;
; 0.343 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.464      ;
; 0.346 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.466      ;
; 0.357 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.477      ;
; 0.361 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.482      ;
; 0.362 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.483      ;
; 0.364 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.484      ;
; 0.365 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.485      ;
; 0.366 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.486      ;
; 0.371 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.491      ;
; 0.381 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.501      ;
; 0.391 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.226      ; 0.701      ;
; 0.403 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.237      ; 0.724      ;
; 0.405 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.226      ; 0.715      ;
; 0.408 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.527      ;
; 0.408 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.529      ;
; 0.414 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.533      ;
; 0.416 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.535      ;
; 0.417 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.537      ;
; 0.418 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.539      ;
; 0.420 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.539      ;
; 0.422 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.541      ;
; 0.431 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.550      ;
; 0.432 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.553      ;
; 0.438 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.559      ;
; 0.445 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.227      ; 0.756      ;
; 0.448 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.569      ;
; 0.453 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.574      ;
; 0.456 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.578      ;
; 0.461 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.245      ; 0.799      ;
; 0.471 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.590      ;
; 0.475 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.596      ;
; 0.478 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.039      ; 0.601      ;
; 0.478 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.039      ; 0.601      ;
; 0.480 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.601      ;
; 0.482 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.603      ;
; 0.483 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.603      ;
; 0.486 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.226      ; 0.796      ;
; 0.488 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.035      ; 0.607      ;
; 0.490 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.611      ;
; 0.490 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.611      ;
; 0.493 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.493 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.614      ;
; 0.495 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.031      ; 0.610      ;
; 0.495 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.616      ;
; 0.495 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.615      ;
; 0.495 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.033      ; 0.612      ;
; 0.498 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.037      ; 0.619      ;
; 0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.621      ;
; 0.501 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.227      ; 0.812      ;
; 0.506 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.249      ; 0.839      ;
; 0.508 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.629      ;
; 0.511 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.045      ; 0.640      ;
; 0.511 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.632      ;
; 0.512 ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 0.000        ; 0.036      ; 0.632      ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'aud_bclk'                                                                                                 ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                 ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; aud_bclk ; Rise       ; aud_bclk                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[16]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[17]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[18]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[19]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[20]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[21]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[22]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[23]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[24]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[25]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[26]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[27]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[28]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[29]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[30]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[31]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|aud_lrc_d0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Fall       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[16]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[17]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[18]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[19]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[20]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[21]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[22]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[23]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[24]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[25]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[26]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[27]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[28]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[29]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[30]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[31]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; aud_bclk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]        ;
+--------+--------------+----------------+------------+----------+------------+------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk'                                                                                                                                   ;
+--------+--------------+----------------+-----------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                                                             ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+-----------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|i2c_done                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|wl[0]             ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[0]              ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[1]              ;
; 0.246  ; 0.430        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                   ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[2]       ;
; 0.256  ; 0.440        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[4]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[0]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[1]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[2]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[3]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[5]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|addr_t[6]                 ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[2]              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[3]              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[4]              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[5]              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[6]              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|data_wr_t[7]              ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[11]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[12]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[13]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[14]      ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[1]       ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[3]       ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[5]       ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[6]       ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[7]       ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_data[8]       ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]   ;
; 0.270  ; 0.454        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]   ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8        ;
+--------+--------------+----------------+-----------------+-----------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sys_clk'                                                                                                                     ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 9.434  ; 9.618        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 9.435  ; 9.619        ; 0.184          ; Low Pulse Width  ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                                ;
; 9.594  ; 9.594        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout                      ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[0]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[1]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[2]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[3]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[4]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[5]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[6]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[7]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[8]|clk                               ;
; 9.614  ; 9.614        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[9]|clk                               ;
; 9.615  ; 9.615        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|dri_clk|clk                                  ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|o                                                                      ;
; 9.622  ; 9.622        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]                              ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                                        ;
; 9.639  ; 9.639        ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                                          ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|i                                                                      ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; sys_clk ; Rise       ; sys_clk~input|i                                                                      ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 10.163 ; 10.379       ; 0.216          ; High Pulse Width ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|inclk[0]                                                        ;
; 10.361 ; 10.361       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~inputclkctrl|outclk                                                          ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]                              ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; sys_clk~input|o                                                                      ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[0]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[1]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[2]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[3]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[4]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[5]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[6]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[7]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[8]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|clk_cnt[9]|clk                               ;
; 10.385 ; 10.385       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_wm8978_ctrl|u_wm8978_config|u_i2c_dri|dri_clk|clk                                  ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                                ;
; 10.404 ; 10.404       ; 0.000          ; High Pulse Width ; sys_clk ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|observablevcoout                      ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; sys_clk ; Rise       ; sys_clk                                                                              ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[0] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[1] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[2] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[3] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[4] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[5] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[6] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[7] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[8] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|clk_cnt[9] ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; sys_clk ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk    ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; 1.199 ; 1.809 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; 2.095 ; 2.676 ; Rise       ; aud_bclk        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; -0.792 ; -1.358 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; -0.959 ; -1.526 ; Rise       ; aud_bclk        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                           ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 4.597 ; 4.710 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 1.504 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 1.551 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.666 ; 3.553 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 4.121 ; 3.973 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 4.483 ; 4.595 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 1.270 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 1.315 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.533 ; 3.424 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.968 ; 3.826 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                                                                                                                            ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.584 ; 3.570 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                                                                                                                    ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.454 ; 3.440 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                                                                                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.685     ; 3.699     ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                                                                                                                           ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; Data Port ; Clock Port                                                                        ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                                                   ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+
; aud_sda   ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.551     ; 3.565     ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+-----------+-----------------------------------------------------------------------------------+-----------+-----------+------------+-----------------------------------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                               ;
+------------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                                              ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                                   ; -3.518   ; -0.170 ; N/A      ; N/A     ; -3.000              ;
;  aud_bclk                                                                          ; -3.518   ; 0.176  ; N/A      ; N/A     ; -3.000              ;
;  sys_clk                                                                           ; -0.138   ; -0.170 ; N/A      ; N/A     ; 9.434               ;
;  wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -2.907   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                                                    ; -324.141 ; -0.17  ; 0.0      ; 0.0     ; -249.842            ;
;  aud_bclk                                                                          ; -203.655 ; 0.000  ; N/A      ; N/A     ; -157.648            ;
;  sys_clk                                                                           ; -0.138   ; -0.170 ; N/A      ; N/A     ; 0.000               ;
;  wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; -120.348 ; 0.000  ; N/A      ; N/A     ; -92.194             ;
+------------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; 2.456 ; 2.719 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; 4.505 ; 4.734 ; Rise       ; aud_bclk        ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; aud_adcdat ; aud_bclk   ; -0.792 ; -1.295 ; Rise       ; aud_bclk        ;
; aud_lrc    ; aud_bclk   ; -0.959 ; -1.526 ; Rise       ; aud_bclk        ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                           ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 8.597 ; 8.515 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 3.272 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 3.164 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 7.531 ; 7.712 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 8.547 ; 8.696 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; Data Port  ; Clock Port                                                                        ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                                                   ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+
; aud_dacdat ; aud_bclk                                                                          ; 4.483 ; 4.595 ; Fall       ; aud_bclk                                                                          ;
; aud_mclk   ; sys_clk                                                                           ; 1.270 ;       ; Rise       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_mclk   ; sys_clk                                                                           ;       ; 1.315 ; Fall       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0]                             ;
; aud_scl    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.533 ; 3.424 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
; aud_sda    ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 3.968 ; 3.826 ; Rise       ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ;
+------------+-----------------------------------------------------------------------------------+-------+-------+------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; aud_mclk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aud_dacdat    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aud_scl       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; aud_sda       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; aud_sda                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aud_bclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aud_lrc                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; aud_adcdat              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; aud_mclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; aud_dacdat    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; aud_scl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; aud_sda       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; aud_mclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; aud_dacdat    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; aud_scl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; aud_sda       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; aud_mclk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; aud_dacdat    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; aud_scl       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; aud_sda       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; aud_bclk                                                                          ; aud_bclk                                                                          ; 581      ; 0        ; 64       ; 0        ;
; sys_clk                                                                           ; sys_clk                                                                           ; 95       ; 0        ; 0        ; 0        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk                                                                           ; 1        ; 1        ; 0        ; 0        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 719      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                        ; To Clock                                                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
; aud_bclk                                                                          ; aud_bclk                                                                          ; 581      ; 0        ; 64       ; 0        ;
; sys_clk                                                                           ; sys_clk                                                                           ; 95       ; 0        ; 0        ; 0        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; sys_clk                                                                           ; 1        ; 1        ; 0        ; 0        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk ; 719      ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 248   ; 248  ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Jul 01 01:51:25 2021
Info: Command: quartus_sta audio_speak -c audio_speak
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'audio_speak.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name sys_clk sys_clk
    Info (332110): create_generated_clock -source {u_pll_clk|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 6 -duty_cycle 50.00 -name {u_pll_clk|altpll_component|auto_generated|pll1|clk[0]} {u_pll_clk|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name aud_bclk aud_bclk
    Info (332105): create_clock -period 1.000 -name wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.518
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.518            -203.655 aud_bclk 
    Info (332119):    -2.907            -120.348 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):    -0.138              -0.138 sys_clk 
Info (332146): Worst-case hold slack is -0.052
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.052              -0.052 sys_clk 
    Info (332119):     0.450               0.000 aud_bclk 
    Info (332119):     0.453               0.000 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -157.648 aud_bclk 
    Info (332119):    -1.487             -92.194 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):     9.783               0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.340
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.340            -182.023 aud_bclk 
    Info (332119):    -2.659            -109.018 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):    -0.126              -0.126 sys_clk 
Info (332146): Worst-case hold slack is -0.024
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.024              -0.024 sys_clk 
    Info (332119):     0.402               0.000 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):     0.416               0.000 aud_bclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -157.648 aud_bclk 
    Info (332119):    -1.487             -92.194 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):     9.774               0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.780
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.780             -30.425 aud_bclk 
    Info (332119):    -0.693             -17.185 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):     0.230               0.000 sys_clk 
Info (332146): Worst-case hold slack is -0.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.170              -0.170 sys_clk 
    Info (332119):     0.176               0.000 aud_bclk 
    Info (332119):     0.187               0.000 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.380 aud_bclk 
    Info (332119):    -1.000             -62.000 wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (332119):     9.434               0.000 sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4676 megabytes
    Info: Processing ended: Thu Jul 01 01:51:31 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


