---
title: HDLBits tutorial
author: Three Month
date: 2023-06-15
category: Jekyll
layout: post
---
## Getting Started
### Getting Started
這題是教你怎麼操作平台的，然後要對one輸出1。這裡有個細節是給值時盡量寫的清楚一點，像這裡1bit，就可以不是只給1，而是給1'b1。
```verilog
module top_module( output one );
    assign one = 1'b1;
endmodule
```
### Output Zero
這題跟上題大同小異，只是換成輸出0。
```verilog
module top_module(
    output zero
);// Module body starts after semicolon
	assign zero = 1'b0;
endmodule
```
## Verilog Language
### Basics
#### Simple wire

這題就是簡單的把out和in接在一起。
```verilog
module top_module( input in, output out );
	assign out = in;
endmodule
```
