headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
IntelがTowerとの製造契約撤回を表明（EE Times Japan）,https://news.yahoo.co.jp/articles/35ee8a52043e04b4b0a9825681f35f1dad0996af,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000072-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T20:06:03+09:00,2026-02-20T20:06:03+09:00,EE Times Japan,it_eetimes,EE Times Japan,774,"（写真：EE Times Japan）
Tower Semiconductor（以下、Tower）は2023年9月にIntelと契約を締結し、Towerの顧客向けにIntelの300mmウエハー工場で製造を行うこととなっていた。しかし、Towerは2026年2月、Intel側がこの契約の不履行を表明したと明かした。両社は現在、調停手続き中だという。
買収断念の直後にファウンドリーサービス提供を発表
製造関連の戦略「IDM 2.0」を掲げファンドリー事業の強化を進めるIntelは2022年2月、Towerを54億米ドルで買収する計画を発表していた。しかし、契約期限内に必要となる規制当局の承認を得られなかったことから2023年8月に買収を断念。IntelはTowerに契約解除金として3億5300万米ドルを支払うことになった。

　その1カ月後の2023年9月、IntelはTowerにファウンドリーサービスおよび300mmウエハー工場の生産能力を提供する契約を締結したことを発表。この契約によってTowerは、最大3億米ドルを投じ米国ニューメキシコ州にあるIntelの工場（Fab 11X）を利用し、65nmパワーマネジメントBCD（bipolar-CMOS-DMOS）およびRF SOI（シリコン・オン・インシュレーター）プロセスなどでの製造を行うことになっていた。

　Towerは2026年2月11日（イスラエル時間）の決算発表において「最近、Intelが契約の不履行を表明した」と明かした。現在、両社は調停手続き中だ。なお、既に移転済み、または移転中の生産ラインは、もともと日本の魚津工場（fab 7／富山県魚津市）で認定されていたといい、同社の顧客は現在魚津工場による対応へ再割り当てされているという。
EE Times Japan",[],[]
WD、2029年に100TB HDD実現へ 「SSDとの差」縮小も狙う（EE Times Japan）,https://news.yahoo.co.jp/articles/6b2bf600ff940ce6bf4bf530dfb892f70c969971,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000064-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T18:32:41+09:00,2026-02-20T18:32:41+09:00,EE Times Japan,it_eetimes,EE Times Japan,1505,"（写真：EE Times Japan）
Western Digital（以下、WD）は2026年2月、ブランドの刷新と、100TB（テラバイト）を超える容量を持つHDDへのロードマップなどを発表した。
HDDの容量に関するロードマップ 出所：WD
同社は2026年2月3日（米国時間）、投資家向けのイベント「WD Innovation Day 2026」を開催。それに先立ち、ブランドを刷新し、ロゴを下図のように変更した。同社は新しいロゴの狙いについて「データセンターを想起させるビジュアルを取り入れ、AI駆動のデータ経済に不可欠なストレージインフラを提供する企業への変革を表現する」としている。
100TB品を2029年に
WD Innovation Day 2026では、AI／クラウドストレージ市場が、2030年にかけて年平均成長率（CAGR）25％以上で成長するとの予測を取り上げるとともに、クラウドデータストレージの80％をいまだにHDDが占めることにも触れた。

　クラウドデータストレージの大容量化やコストパフォーマンスの向上、信頼性のさらなる向上などが求められる中、WDは100TB超へのロードマップを示した。

　まずは現状として、従来のエネルギーアシスト垂直磁気記録（ePMR）方式を用いた40TBのHDD（40TB UltraSMR ePMR HDD）を、2社のハイパースケーラーが評価中だという。同製品は2026年後半にも量産を開始する予定だ。ディスクを局所的に加熱し、記録能力を高める熱アシスト磁気記録（HAMR）を用いたHDDについても、ハイパースケーラーと的確性評価を進めていて、こちらは2027年の量産立ち上げを予定している。

　さらにWDは、HAMRの技術を活用し、消費電力の増加を抑えながらePMRを60TBまで拡張する計画だ。HAMR HDDは2029年までに100TBへと拡張するという。WDは、HAMRとePMRの両方を活用する「デュアルパス戦略」により、高い柔軟性を提供できるとする。同社はリリースで「ePMRとHAMRの両技術が共通のアーキテクチャ上に構築されていることから重要な優位性を持ち、製造効率や歩留まりの向上、ならびに顧客にとってよりスムーズな製品移行を可能にする」と述べている。
「フラッシュメモリとの差を縮める」2つの技術
併せてWDは「高帯域ドライブ技術」「デュアルピボット技術」の2つを発表。これらにより、従来はフラッシュメモリを使うとされているワークロードにも、HDDで対応できるようになるという。

　高帯域ドライブ技術は、複数のヘッドが、複数のトラックから同時に読み書きを行えるようにするもの。消費電力はそのままに、従来のHDDに比べて最大2倍の帯域幅を実現する。将来的には8倍の帯域幅にも拡張できるメドが立っているという。

　デュアルピボット技術は、独立して動作する2つ目のアクチュエーターを別の回転軸に追加するもの。これにより、3.5インチドライブ内において最大2倍のシーケンシャルIOを実現できるようになる。

　これら2つの技術によってシーケンシャルIOを最大4倍に向上させられる他、テラバイト当たりの相対的なIOを維持したまま、100TB HDDを提供できるとする。「これにより、容量拡張に伴ってSSDの導入を増やしたり、サービスを再設計したりする必要が低減される」（WDリリースより）。高帯域ドライブ技術は既に提供済みで、デュアルピボット技術を採用したHDDは2028年に提供を開始する予定だ。
EE Times Japan",[],[]
オキサイドが半導体後工程向け装置事業を本格化（EE Times Japan）,https://news.yahoo.co.jp/articles/1a65638bdfd5c1019fbdab6bb762817fd4bedbd5,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000063-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T18:32:02+09:00,2026-02-20T18:32:02+09:00,EE Times Japan,it_eetimes,EE Times Japan,669,"オキサイドとBoliteが業務提携 出所：オキサイド
ダイヤモンドウエハーの平たん化やCMP基板にも対応

　オキサイドは2026年2月、レーザー微細加工装置メーカーである台湾Boliteとの業務提携に基本合意したと発表した。今回の合意に基づき両社は、半導体後工程に向けたレーザー微細加工装置事業を本格的に展開していく。

　オキサイドは、単結晶育成技術や波長変換技術をベースに深紫外レーザーを開発し、半導体前工程におけるウエハー欠陥検査などの用途に供給してきた。さらに成長戦略の1つとして、レーザー微細加工のニーズが高まる半導体後工程向けの新たな事業も検討してきた。

　半導体の製造工程では、チップの微細化が進むと同時にチップレット技術の採用などが本格化している。このため、後工程でも高密度実装や微細加工技術が不可欠となってきた。例えば、微小なビアの形成や再配線層の加工、レーザーダイシングなどにおいて、レーザー加工技術を適用する領域が広がっている。非接触で高精度かつ低ダメージの加工ができるからだ。

　そこでオキサイドは、Boliteと連携し半導体後工程向けレーザー微細加工装置の事業化に取り組むことにした。今回の業務提携で開発する半導体後工程向けレーザー微細加工装置はいくつかの用途を狙ったものである。例えば、「ガラス基板およびSiCインターポーザ－の微細加工」「マイクロQRコードマーキング」「光電融合デバイスの加工」「ダイヤモンドウエハーの平たん化やCMP基板に対応した高精度加工」などである。
EE Times Japan",[],[]
「世界初」赤色LDによる植物栽培で高い成長促進効果を実証（EE Times Japan）,https://news.yahoo.co.jp/articles/1df0b67aa608a272eaa13ea86e56073ee19894c2,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000062-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T18:31:33+09:00,2026-02-20T18:31:33+09:00,EE Times Japan,it_eetimes,EE Times Japan,624,"赤色LDと赤色LEDにおけるクロロフィルのスペクトル特性 出所：スタンレー電気
赤色LED照射に比べ、光合成速度は最大で約19％向上

　スタンレー電気は2026年2月、東京大学大学院農学生命科学研究科の矢守航准教授らによる研究グループと共同で、植物栽培用の人工光源に赤色レーザーダイオード（LD）を用いれば、従来の発光ダイオード（LED）よりも、高い成長促進効果が得られることを「世界で初めて」（両者）実証した。
赤色LDと赤色LEDが植物全体の育成に及ぼす影響 出所：スタンレー電気
波長が660nmの赤色LDは、主な光合成色素である「クロロフィル」の吸収ピークに極めて近い単色光を照射できるという。実験では、複数波長の赤色LEDとLDについて、それぞれの単色光をたばこの葉に照射し、光合成速度や気孔の開き方、水の利用効率などを調べた。

　この結果、光合成速度を最も効率よく高められる赤色LDの波長は660nmだった。しかも、赤色LDを照射すると光合成速度は、同等波長の赤色LED照射に比べ最大で約19％向上した。

　LDとLEDが植物体全体の育成に及ぼす影響についても評価した。12日間の連続照射試験を行い乾燥重量や葉面積について調べた。これにより、赤色LDを照射すると、赤色LED照射に比べ、乾燥重量も葉面積も有意差があることを確認した。赤色LD照射では葉の黄化など生理的ストレスの症状も認められなかった。
EE Times Japan",[],[]
3nm車載SoC「R-Car X5H」用の新技術発表、ルネサス（EE Times Japan）,https://news.yahoo.co.jp/articles/c6931fcdbb7e9728d415e142c3e9d61aad4ce7b3,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000061-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T18:30:58+09:00,2026-02-20T18:30:58+09:00,EE Times Japan,it_eetimes,EE Times Japan,1368,"出所：ルネサス
高性能化と同時に、高い電力効率と安全性の両立が可能に

　ルネサス エレクトロニクスは2026年2月、車載向けSoC（System on Chip）において高いAI処理性能を実現しつつ、チップレット構成でも機能安全規格に対応できる技術を開発したと発表した。これらの技術は同社がサンプル出荷中の車載マルチドメインECU用SoC「R-Car X5H」のために開発したものだ。同社はR-Car X5Hを2027年下期に量産開始する予定で、SDV（Software Defined Vehicle）時代に対応する車載用SoCとして提案していく。

　新たに開発したのは、複数のアプリケーションを同時に実現するための高い性能や、チップレットによる柔軟な拡張性に加え、今後の車載用SoCに求められる「電力効率の向上と安全性の両立」を可能にする技術だ。

　その1つが、チップレット構成でも車載安全規格「ASIL-D」をサポートできる独自のアーキテクチャだ。標準のダイ間通信規格である「UCIe」の物理アドレス空間に、独自の「RegionID」をマッピングして伝送する方式を開発した。これにより、メモリ管理ユニット（MMU）やリアルタイムコアでの安全なアクセス制御が可能となり、チップレット間でも機能安全規格の要件を満たせるという。しかも、51.2Gバイト/秒という高速伝送を実現した。

　もう1つは、高いAI処理能力と車載品質を両立させる技術だ。これまでモジュール化していたクロックパルスジェネレーター（CPG）を分割し、サブモジュール階層にmini-CPG（mCPG）を配置した。この結果、共有するクロック源からの遅延を大幅に削減できた。

　ただ、mCPGを多層化するとテストクロックを同期させることが難しくなる。そこで今回、階層型CPGアーキテクチャにテスト回路を統合し、ユーザークロックとテストクロックを単一経路とした。また、テストモードでも上位と下位のmCPGを同一クロック源で同期させる設計とした。これにより一括で調整が可能となった。

　さらに、90以上の電源ドメインを用いたパワーゲーティング技術を開発し、電力効率と安全性を両立させた。具体的には、動作状況に応じて数mWから数十Wまで細かな電力制御を可能にした。パワースイッチ（PSW）を「リング型」と「行配置型」に分割。電源投入時にはリング型PSWがラッシュ電流を抑え、行型PSWがドメイン内のインピーダンスを均一化する。これによって、IRドロップを従来に比べ約13％改善した。

　また、マスターとチェッカーを独立したパワースイッチとコントローラで制御するDCLS（Dual Core Lock Step）構成とした。これにより、片側故障時でもロックステップ動作による異常検出が可能となった。さらに、各PSWのゲート信号をルーフバック監視することで、異常時のOFF検出を実現した。電圧監視には温度変動に強いデジタル温度モニターを採用し、エージング耐性を1.4mV向上させた。

　なお、今回開発した技術の詳細は、米国サンフランシスコで開催された国際固体素子回路学会「ISSCC 2026」（2026年2月15～19日）で発表した。
EE Times Japan",[],[]
「AIの進化」に追い付けない半導体開発　解決の道筋は（EE Times Japan）,https://news.yahoo.co.jp/articles/5ad9ca73dd08d7d34a2ca0c5c013f52d912df755,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000060-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T18:30:29+09:00,2026-02-20T18:30:29+09:00,EE Times Japan,it_eetimes,EE Times Japan,4487,"Deming Chen氏 出所：UIUC
過去10年間でAIの開発はかつてないほど加速し、モデルサイズは数百万から数兆パラメータに拡大している。
RTL生成用のフレームワークLLM 出所：BSC
しかし、これらのモデルを実行するために必要な物理的ハードウェアの進化には、数週間ではなく数年単位の時間がかかる。この時間的な断絶は効率のギャップを拡大し、膨大なエネルギー消費と膨れ上がるコストがAI革命の経済的持続可能性を脅かしている。

　2026年1月26～28日にポーランドのクラクフで開催された「HiPEAC 2026」カンファレンスには、欧州全土からトップクラスのコンピュータアーキテクチャの研究者らが集結し、「“まず規模を拡張し、後で修正する”というアプローチではもはや、現在の需要に追い付けない」という見解で一致した。

　カンファレンス最終日の基調講演で、イリノイ大学アーバナシャンペーン校（UIUC：University of Illinois Urbana-Champaign）のDeming Chen 教授は「コンピューティングの未来は新しいアルゴリズムだけでなく、ソフトウェア設計とハードウェア実行の障壁を打ち破ることにかかっている」と語った。
「最初に規模を拡張」の罠（わな）
AI開発は長年にわたり、分断されたプロセスをたどってきた。研究者らは、完璧なハードウェアを前提として、最高の精度を目指して大規模なニューラルネットワークを構築する。モデルが完成して初めて、ハードウェアエンジニアが実際のチップ上でそのモデルを動作させる方法を模索するというやり方だ。

　Chen教授は「この一方向的なワークフローが重大な技術的負債を生んでいる」と主張する。同氏はHiPEACの聴衆に向けて「現代のハードウェアはヘテロジニアス（異種混在）で、消費電力、熱、製造上の厳しい制約がある」と指摘した。

　ハードウェアを単なるバックグラウンドレイヤーと見なすと、AIシステムと実際にシリコンでできることに不一致が生じる。その結果、実際のコンピューティングよりもはるかに多くのエネルギーをデータの移動に消費することになるという問題が起こる。

　Chen氏はHiPEAC 2026の聴衆に「トップダウンの最適化では、根本的にずれた設計上の決定を補うことはできない。われわれは、爆発的なコストとエネルギー消費に直面している。こうした傾向が続けば、大規模言語モデル（LLM）のトレーニングにかかるエネルギー消費量はすぐに、小国のエネルギー消費量を上回ることになる」と語った。
協調設計のソリューション
イリノイ大学の研究者らは「A3C3手法（AIアルゴリズムとアクセラレータの協調設計、共同探求、共同生成）」を提案している。この方法では、ハードウェアを固定された目標と見なすのではなく、数学を用いてニューラルネットワークとハードウェア設計の両方を同時に探求する。

　Chen氏は、低消費電力のドローンの物体検出用に構築されたニューラルネットワーク「SkyNet」を例に挙げて説明した。同氏のチームは双方向探求を用いて、モデルとハードウェアを一対のペアとして構築した。SkyNetは、世界最大級の半導体設計会議「DAC（Design Automation Conference）」が主催する組み込み設計技術のコンテスト「DAC System Design Contest」において、他の100以上のエントリーを打ち負かし、「ResNet」のような人間が設計したモデルよりも優れた精度と速度を達成した。Chen氏は「これは、構成のみによる協調設計が、全体的な精度やエネルギー消費量、性能の観点から大きな飛躍を実現できるということを実証している」と説明する。
メモリの制約をどう解消するのか
協調設計が、特にLLMに必要であることは自明だ。LLMは、テキストを1トークンずつ生成するため、メモリによる制約がある。実際の計算よりも、モデルの重みをメモリからプロセッサに移動させる時間の方が長くなる場合が多い。

　Chen氏のチームはこの問題に対応するため、LLMの設計を変更して複数の「ヘッド」を追加するシステム「Medusa」を開発した。これらのヘッドは、未来の複数のトークンを同時に予測する。そしてツリー構造をベースとした分析により、どの予測が正しいかを確定する。

　Chen氏は「これは、メモリ限界のある連続したデコード処理を、計算集約型の並列処理に変えるものだ」と説明する。Medusaは、GPUの予備の演算能力を利用することにより、生成品質を落とすことなく、2倍以上の高速化を達成するという。

　また同時に、同氏のチームは、会話履歴を保存するKV（Key Value）キャッシュの増大という問題にも取り組んでいる。コンテキストウィンドウが数百万トークンにも達していることから、このKVキャッシュがGPUメモリを圧迫する可能性がある。Chen氏は、アテンションパターンを観測し、モデルが実際に使用する重要なトークンのみを特定して保持するという、「SnapKV」技術を導入した。

　Chen氏は「モデルは、メッセージの中で何が最も重要な情報なのかを理解しようとしている。SnapKVは、それほど重要ではないトークンを破棄することで、メモリフットプリントを約8分の1に縮小することが可能だ」と指摘する。
熟練エンジニア不足にAIで対応する
UIUCが高性能ソリューションに取り組んでいる一方で、欧州の研究者たちは、もう1つの別の課題である「熟練ハードウェアエンジニアの不足」に、AIを使って対応しているところだ。バルセロナスーパーコンピューティングセンター（BSC：Barcelona Supercomputing Center）の主席リサーチエンジニアであるTeresa Cervero氏は「現代のチップ設計が複雑なために、学生やスタートアップ、小規模企業にとっての参入障壁がとてつもなく高くなっている」と強調した。

　Cervero氏は、カンファレンスで行われた米国EE Timesのインタビューで「欧州では、専門的なスキルを持つ人材が多くはないため、その問題を改善する必要がある。われわれは、エンジニアたちが低レベルの詳細に入り込むことを恐れなくても済むよう、参入障壁を下げたいと考えている」と述べる。

　BSCの研究者たちは、オープンソースのRISC-Vプロセッサ向けの設計プロセスにLLMを追加しているという。大手技術メーカーの閉じられた「ブラックボックス」モデルではなく、容易にアクセス可能なオープンソースのツールを使用するのだ。Cervero氏は、LLMが、RTLコードや、意図した通りにチップを確実に機能させるためのSystemVerilogチェックなどを生成することにより、どのようにサポートしているのかを説明した。

　しかし同氏は、完全な自動化については期待を抑え、慎重な姿勢を見せた。「エンジニアリングワークを置き換えるのではなく、ただ追加のツールを得るということだ。ただ単に『このプロンプトで、私のためにチップ全体を設計してほしい』と言うことはできない。自分でそれを導く必要がある。チップの中に入れれば完成するが、修正はできないのだ」と述べる。
「生成されたコードは本当に正しいのか」
米国と欧州の研究者たちはいずれも、信頼性を重要視している。現状の生成AIでは、もっともらしい誤情報（ハルシネーション）を避けることが難しく、正しいように見えても実際には壊れているコードを作り出す場合がある。これは、ソフトウェアでは単に煩わしい問題だが、ハードウェアでは、1つのバグが1枚のシリコンウエハーを台無しにしかねないため、壊滅的な問題となる恐れがある。

　Chen氏は「LLMはブレークスルーを達成しているが、正式な認証に失敗するコードを生成してしまう場合がある。有望視されてはいるが、われわれは常に『生成されたコードは正しいのか、それとも間違っているのか』という疑問に直面している」と警告する。

　同氏はこうした問題に対応すべく、「Correct-by-Construction」（CxC：正しさを検証しながら系統的に開発する）というパラダイムを強化するフレームワーク「Proof2Silicon」を導入した。LLMに直接Verilogを記述させるのではなく、検証向けに開発された言語であるDafnyでコードを記述させるシステムなのだという。

　数学定理証明により、直ちにこのコードのチェックが行われる。問題があれば、より小規模な「ポリシーエージェント」がエラーを見つけ出し、コードが正しいと証明されるまでプロンプトを修正する。そして初めて、ハードウェアに変換されるのだ。

　Chen氏は「われわれは『Practice-by-Construction』手法を強化している。検証のフィードバックによって導かれる正しいプロンプト修正により、コストのかかる微調整を行わなくても、モデルを検証可能なコードへと導くことができる」と説明する。

　このような新しい技術は、コンピュータの作り方を大きく変化させることになる。Chen氏は、既存のコンピュータ支援設計（CAD）から、「LLM支援設計（LAD：LLM-Aided Design）」への移行が進むと予測する。いずれは、エンジニアが設計ツールに話しかけて要件を説明し、AIが詳細やチェック、レイアウトなどを行うようになるだろう。

　BSCのCervero氏は「これは、オープンソースプロジェクトの中でも、特にRISC-Vにとって重要なステップだ。チェックやコーディングなどのうんざりするような作業をAIに対応させることで、小規模なチームでも大手メーカーと競合できるようになる。われわれは、学術界やSME（中小企業）にアクセスを提供したいのだ。コンソーシアムの専門知識を活用することで、こうした人々がこのツールを活用し、業界へ参入するための準備を進められるようになる」と述べる。

　2人の研究者はいずれも、ソフトウェアの進歩に合わせてハードウェア開発を加速させる必要があるとの見解で一致している。2035年までには、新しいAIモデルに遅れずついていくために自らを現場で変化させることができるハードウェア「自己改善型システム」が実現し、業界が現在直面している長い遅延を止められる見込みだという。

　Chen氏は「この長い道のりは、まだ始まったばかりだ。持続可能なAIの実現への道は、アーキテクチャのインテリジェンスとアルゴリズムのインテリジェンスとが一致するシステムを構築することにある」と結論付けた。

※米国EE Timesの記事を翻訳、編集しました。
EE Times Japan",[],[]
アドバンテストにランサムウェア攻撃か　影響は調査中（EE Times Japan）,https://news.yahoo.co.jp/articles/eac3e66ccf01636e4e34921d55da5b46710713f7,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000042-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T16:30:17+09:00,2026-02-20T16:30:17+09:00,EE Times Japan,it_eetimes,EE Times Japan,424,"（写真：EE Times Japan）
アドバンテストは2026年2月19日、同社ネットワーク内でランサムウェアを伴うサイバーセキュリティインシデントが発生したことを発表した。
顧客や従業員の情報への影響は調査中
アドバンテストは同月15日、同社IT環境内にて異常な動きを検知。社内の危機管理体制を立ち上げ、影響を受けたシステムを隔離した。その後、調査と被害拡大防止を進めるためるため、外部のサイバーセキュリティ専門機関と連携を開始した。19日現在、調査は継続中だ。

　暫定的な調査によると、権限のない第三者が同社ネットワークの一部に不正アクセスし、ランサムウェアを展開した可能性があるという。今後、顧客や従業員の情報への影響が確認された場合には、該当者に個別に連絡し、必要な対策を案内する計画だ。

　アドバンテストは「本事案の全容解明に注力するとともに、あらゆる可能な防御体制の強化に取り組んでいく」としている。
EE Times Japan",[],[]
「業界最高」のメモリ密度　ルネサスの車載SoC向け3nm TCAM技術（EE Times Japan）,https://news.yahoo.co.jp/articles/b11ea07c4e8ca891b3c08aa5583740fd28835084,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20260220-00000035-it_eetimes-000-1-view.jpg?exp=10800,2026-02-20T12:30:13+09:00,2026-02-20T12:30:13+09:00,EE Times Japan,it_eetimes,EE Times Japan,2066,"3nm TCAMのテストチップ 出所：ルネサス エレクトロニクス
ルネサス エレクトロニクス（以下、ルネサス）は2026年2月18日、3nm FinFETプロセスを用いたコンフィギュラブルなTCAM（Ternary Content Addressable Memory）技術を発表した。同技術はTCAMの高密度化と低消費電力化、機能安全の強化に貢献し、車載SoC（System on Chip）にも適用できる。
TCAMの仕組み 出所：ルネサス エレクトロニクス
ルネサスはこの成果を「International Solid-State Circuits Conference（ISSCC） 2026」（2026年2月15～19日、米国カリフォルニア州サンフランシスコ）で発表した。
大容量化で周辺回路増大や消費電力が課題に
TCAMは、メモリ内部に蓄えた全情報から入力値に合致するデータを1サイクルで探し出すなど、検索に特化したメモリだ。RAMではアドレスを指定してデータを出力するのに対し、CAMではデータを入力してアドレスを出力する。

　車載用途では、センサーから得た情報をどのプロセッサに届けるかなどを判断する通信制御で用いられる。ルネサスでは現在、7nmプロセスまでのIP（Intellectual Property）としてTCAMを提供している。

　5Gの普及やクラウド／エッジコンピューティングの拡大に伴ってトラフィックが急増する中、TCAMには246ビット×4096エントリー級の大規模かつ多様な構成が求められるようになった。しかし、ハードマクロに依存した従来の大容量化では、バンクやリピーターの増加によって周辺回路面積が大きくなり、タイミング収束も難しくなるという課題があった。また、検索時の消費電力も増加する。さらに、これを車載用途で利用するには、機能安全をより強化することも求められる。
柔軟な構成変更で「業界最高」の高密度化
ルネサスが新しく開発したTCAMハードマクロは、検索キー幅8～64ビット、エントリー深さ32～128という小粒度のメモリコンパイラとしてサポートする。このハードマクロと、ツールによるソフトマクロ自動生成技術を組み合わせることで、単一マクロとして広範囲をカバーするコンフィギュラブルな構成が可能で、246ビット×4096エントリーのような大きな構成にも対応できる。これによって、1チップ内で多様なTCAM構成を柔軟かつ高密度に実現できる。ルネサスによると、メモリ密度は5.27Mビット/mm2で「業界最高レベル」だという。
検索処理の効率化で低消費電力化と高速化を実現
ハードマクロには全ミスマッチ検出回路を搭載し、2段構成のパイプライン検索を行う。1段目の検索結果に応じて2段目で検索を続けるか停止するかを制御するので、消費電力を抑制できる。ルネサスの実証によると、64～256ビット×512エントリーの構成では、以下のようなエネルギー低減を確認したという。

・マクロ列（ビット幅）方向のパイプライン検索（キー分割あり／64bitより大きい場合）：最大71.1％削減
・マクロ行（エントリー深さ）方向のパイプライン検索（キー分割なし／64bit以下の場合）：最大65.3％削減

　256ビット×512エントリー構成において、低消費電力性能を表す検索エネルギーは0.167fJ／ビットを実現。タイミング負荷も分散されてクロックを高速化でき、検索速度は1.7GHzを達成した。その結果、TCAMの総合性能指数であるFOM（Figure of Merit、密度×速度／エネルギー）は53.8となり、「従来研究と比較して最高の性能」（ルネサス）を示したという。
機能安全強化で車載用途に対応　産業／民生機器にも
車載用途向けに、機能安全も強化した。TCAMでは同一アドレスのビットセルが物理的に隣接するので、ソフトエラー発生時にダブルビットエラーが生じると、従来のSECDED（1ビットエラーを訂正し2ビットエラーを検出するECC方式）の誤り検出／訂正では訂正できないという課題があった。

　これに対して今回の技術では、ユーザーデータとECCパリティで構成されるデータバスを奇数バスと偶数バスに分割してメモリセル間の物理距離を確保することで、ダブルビットエラーを単一ビットエラー相当に抑えて訂正可能にした。

　さらに、ECCパリティを専用SRAMに格納し、TCAMと独立したアドレスデコーダーを持つことで、TCAMへの書き込み時に誤ったアドレスが選択される場合の検出性を高めた。これらによって、車載用途で求められる機能安全のカバレッジを大幅に向上したという。

　同技術は車載用途だけでなく、センサーとプロセッサの間で高速にデータをやりとりする産業機器や民生機器にも有効だ。ルネサスは今後もこうしたメモリアーキテクチャの技術開発を進めていくという。
EE Times Japan",[],[]
