$date
	Fri Oct 25 09:30:53 2024
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module Cs3510n_tb $end
$var wire 6 ! Q [5:0] $end
$var reg 1 " CLR $end
$var reg 1 # PR $end
$var reg 1 $ clk $end
$scope module uut $end
$var wire 1 " CLR $end
$var wire 1 # PR $end
$var wire 1 $ clk $end
$var reg 6 % Q [5:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
$end
#0
$dumpvars
bx %
0$
0#
1"
bx !
$end
#10
b100011 !
b100011 %
1$
#20
0$
1#
#30
b100010 !
b100010 %
1$
#40
0$
#50
b100001 !
b100001 %
1$
#60
0$
#70
b100000 !
b100000 %
1$
#80
0$
#90
b11111 !
b11111 %
1$
#100
0$
#110
b11110 !
b11110 %
1$
#120
0$
#130
b11101 !
b11101 %
1$
#140
0$
#150
b11100 !
b11100 %
1$
#160
0$
#170
b11011 !
b11011 %
1$
#180
0$
#190
b11010 !
b11010 %
1$
#200
0$
#210
b11001 !
b11001 %
1$
#220
0$
#230
b11000 !
b11000 %
1$
#240
0$
#250
b10111 !
b10111 %
1$
#260
0$
#270
b10110 !
b10110 %
1$
#280
0$
#290
b10101 !
b10101 %
1$
#300
0$
#310
b10100 !
b10100 %
1$
#320
0$
#330
b10011 !
b10011 %
1$
#340
0$
#350
b10010 !
b10010 %
1$
#360
0$
#370
b10001 !
b10001 %
1$
#380
0$
#390
b10000 !
b10000 %
1$
#400
0$
#410
b1111 !
b1111 %
1$
#420
0$
#430
b1110 !
b1110 %
1$
#440
0$
#450
b1101 !
b1101 %
1$
#460
0$
#470
b1100 !
b1100 %
1$
#480
0$
#490
b1011 !
b1011 %
1$
#500
0$
#510
b1010 !
b1010 %
1$
#520
0$
#530
b100011 !
b100011 %
1$
#540
0$
