# Evaluation and Perspective of Analog Low-Dropout Voltage Regulators: A Review

## 摘要：

1. ALDO优势：

   相较于DLDO来说，具有低输出纹波和大电源抑制（PSR）的优点

2. ALDO设计挑战：

   在负载瞬态、高PSR、良好的负载和线路调节方面实现高性能，同时保持**低静态电流和低压降**以获得高效率。

3. 问题：
   1. 对于低静态电流的操作，由于低跨导，带宽减小，导致在对通过或输出晶体管的大栅极电容进行充电和放电方面的栅极驱动能力有限
   2. 没有大型片外电容器的情况下，对片上系统设计的偏好会产生稳定性问题

## 1，介绍

​		在物联网的大环境背景下，为了解决物联网设备供电问题，开发了各种能量收集技术，但用于采集的可用能量的波动需要集成电源管理单元（PMU），这对于为物联网传感器中的模块提供稳定的电源电压至关重要，故需要为具有低电流消耗和高转换效率的SoC设计PMIC、PMU和LDO。

​		相较于DLDO，ALDO的优势更大。

## 2，LDO的性能指标

1. 压差和效率

   为了减少由于漏压引起的功率损失，压差必须保持较小 ，对于最先进的架构压差通常在200 mV的范围内。

   功率效率：![image-20231108193217919](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108193217919.png)

   电流效率：![image-20231108193258051](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108193258051.png)

2. 负载瞬态响应

   为了评估LDO相对于负载电流变化的瞬态响应，提出了两种品质因数（ figure-of-merit，FoM）。

   （1）基于响应时间（TRs）、输出电容（COUT）、输出电压变化（VOUT）、静态电流（IQ）和最大负载电流（IOUT（MAX））来定义的：

   ![image-20231108201842912](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108201842912.png)

   （2）解决了过程依赖问题：![image-20231108202050017](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108202050017.png)，

   FoM1和FoM2具有以ps为单位的时间单位，其中值越低表示性能越好，输出电容越小。FoM1和FoM2在许多最先进的工程中被广泛采用作为基准。

3. 噪声和电源抑制

​		电源抑制（PSR）是LDO的另一个关键性能指标，因为它测量电源电压VDD的纹波和噪声量，LDO中的主要噪声因素是电压参考噪声和电源噪声，可以通过实现低噪声参考电路，或者通过在参考电路的输出和LDO[55]中集成的误差放大器的输入之间连接低通滤波器来降低参考电路的噪声。

​		对于无片外电容的LDO，PSR取决于LDO的GBW，这对OCL-LDO来说是一个设计挑战。这是由于GBW和LDO的环路增益取决于静态电流IQ，静态电流IQ决定了传输晶体管的跨导gm；MP，其进而确定LDO的开环增益Av（loop）和GBW。

![image-20231108203526798](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108203526798.png)

​		由于可用于采集的能量波动，为物联网设备中的精密模数转换器（ADC）和电压控制振荡器（VCO）等模块提供稳定的电源电压，这些应用中的OCL LDO需要快速稳定时间（TSettle或TRc），同时仍能实现高PSR和低噪声。

> 电源抑制PSR（Power Supply Rejection）-----通常是Bandgap LDO中的指标（只是电源到输出的传递函数）
>
> 电源抑制比PSRR（Power Supply Rejection Ratio）------通常是运算放大器中的指标（两个传递函数的比值，电源和输入分别到输出的影响对比）
>
> 都可以用来表征输出对电源噪声的抑制能力；
>
> PSRR ：把运算放大器输入到输出的增益除以电源到输出的增益来表示，
>
> 仿真过程：将运算放大器连接成单位增益负反馈结构，即将运算放大器的反相输入端和输出端短接。将差分输入信号设为 0，在电源电压源添加1V 的交流分量 vdd。输出到电压的ac仿真图即为1/PSRR，再通过计算器倒，得到PSRR图像；
>
> PSR：LDO或Bandgap中，是直接将输入电压降压产生输出或基准，可认为电源即为输入信号。
> 仿真过程：直接在VDD上加1v的ac小信号，交流仿真看输出电压，即为1/PSR 。

4. ALDO的设计约束

![image-20231108204522158](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108204522158.png)

​		这些参数，如跌落电压、线路调节、负载调节、静态电流、负载瞬态响应、稳定/恢复时间和PSR是相互关联的，在设计ALDO时需要考虑权衡。

5. 静态电流：

   ​		指没有信号输入时的电流；对于LDO来说是指打开使能端后，但没接负载时流过输入端的电流。
   待机电流：

   ​		把LDO的使能端关闭后的流过输入端的电流。对于使用电池的情况下，小待机电流可以最大化电池的使用时间。

   > ![image-20231117152140091](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117152140091.png)
   >
   > ![image-20231117152331664](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117152331664.png)
   >
   > ![image-20231117152353591](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117152353591.png)
   >
   > ![image-20231117152415558](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117152415558.png)
   >
   > ![image-20231117152444503](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117152444503.png)

## 3，先进的ALDO拓扑结构

​		随着SoC模块的发展，LDO正与单片机解决方案集成，以实现片上电源管理。与DLDO相比，ALDO提供了快速的负载瞬态响应、高PSR和低静态电流的大带宽；它还减轻了对时钟信号的需求，这一点很重要，因为时钟故障的问题带来了额外的设计挑战。当将LDO集成到SoC模块中时，OCL-LDO架构是优选的，因为不需要庞大的外部电容器；这减少了芯片的引脚数量，并消除了与外部电容器相关的固有寄生，这可能会对高频下的性能产生不利影响。多年来，已经提出了各种ALDO架构，特别是OCL LDO。以下部分介绍了这些最先进的ALDO拓扑结构。

### （1）FLIPPED VOLTAGE FOLLOWER ALDOs

​		翻转电压跟随器（Flipped voltage follower，FVF），具有在没有输出电容器的情况下**保持稳定性**的显著优势。

![image-20231108213416111](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108213416111.png)

​		然而，折叠电路拓扑降低了FVF LDO的环路增益，导致负载调节降级。此外，为了维持稳定性并减轻由于传输晶体管MP的过驱动电压要求而引起的退化，FVF LDO具有最小负载要求，这可能会将控制晶体管M1驱动到线性区。

​		已经开发的电路技术包括电流镜控制[60]、[61]、[62]、自适应和动态偏置[34]、[63]、自适应和动态补偿[23]、[25]、超源极跟随器（SSF）缓冲器[24]、[30]、[36]、[64]以及具有多电平脉宽调制（MLPWM）栅极控制的D类[31]。这些技术旨在对负载电流瞬态提供必要的快速响应，改善负载调节，同时保持高电流效率。

![image-20231108214030414](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108214030414.png)

​		电流镜控制的FVF，信号路径分为慢速和快速环路，位于误差放大器和镜像晶体管之间的慢环路提供了控制稳态输出电压所需的电压增益，而位于FVF结构内的快环路提供了对负载瞬态响应的控制。

​		在[34]中，所提出的LDO采用了一种称为信号和瞬态电流升压（STCB）的动态偏置技术，以改善负载瞬态响应。控制晶体管和传输晶体管之间的信号路径与二极管连接的晶体管串级联，以降低整个信号路径的阻抗。所提出的架构可以在高达1MHz的DC下保持良好的PSR，在负载瞬态期间，在大约30mV的输出电压下具有下冲和过冲。然而，需要1µF的输出电容器和0.6的等效串联电阻（ESR）来保持稳定性，这反映出该技术不适合OCLLDO应用。

​		[25]中提出了一种替代的自适应偏置方法，其中采用了偏置整形器块，该块限制高负载下的偏置电流，同时在中等负载下保持对输出电流的线性依赖性。包括零跟踪和大容量调制以改善负载和线路调节[43]，这使得所提出的FVF LDO能够在0.8 V的输入电压下工作，同时仅消耗16 nA的静态电流，并在输出电压下冲为70 mV以及负载瞬态为10 mA的情况下，从DC到100 kHz保持良好的PSR。尽管报告的发现适用于电池供电的物联网设备，但对1µF输出电容器的要求使其不太可能适用于SoC应用中的OCL-LDO，如[34]所示。[63]中提出了另一种动态偏置方法，其中该方案基于一系列反相器门。反相器栅极的输入在驱动大负载电流时检测传输晶体管栅极的电压降，然后进一步降低栅极电压，使栅极晶体管传导更多电流，从而将负载瞬态响应时间从80µs减少到0.1µs。

​		不是像[63]中那样监测传输晶体管的栅极电压，而是在[25]中使用一串反相器栅极来监测输出电压。在这项工作中，通过另一个晶体管同时跟踪栅极电压，其中栅极和源极端子与传输晶体管并联配置，并串联工作，以增加对负载瞬态的动态响应。

![image-20231108220238564](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108220238564.png)

​		由于传输晶体管需要大尺寸来适应负载电流容量，在传输晶体管处观察到的栅极电容也很大，这降低了转换速率和带宽。为了增加栅极驱动能力，在SSF-FVF架构中，使用超级源随器（SSF）作为缓冲器来驱动传输晶体管的栅极。SSF-FVF LDO的基本架构如图所示，其中SSF引入了局部并联反馈单元，以降低输出阻抗并提高栅极驱动能力。

​		在[24]中，包括阻尼因子控制电路和前馈电容器，以扩展负载电流和负载电容的范围，使[24]中提出的FVF-LDO能够在0至2nF的负载电容范围内工作。此外，还包括转换速率增强电路，为传输晶体管提供额外的栅极电流驱动能力；这改善了负载瞬态响应，允许该方案分别实现80mV和77mV的输出电压下冲和过冲，负载电流从0.1mA逐步增加到50mA，边缘时间为2ns。在低于1MHz的频率下，对于0nF和2nF的输出电容，PSR的测量值是相同的，其中慢环路中误差放大器的带宽对PSR性能起着至关重要的作用。前馈电容器在[24]中集成在控制晶体管的源极和漏极之间，而在[30]中，前馈电容器与反馈电阻器RF1并联连接到反馈网络。此外，在误差放大器的输出端集成了1pF片上电容器，这在提高稳定性方面建立了主导极。为了增强对负载瞬态的响应，集成了一个基于逆变器的过冲检测电路，以在负载电流从20mA下降到0.1mA时减少输出电压的过冲。在[36]中，采用了自供电差分输出误差放大器，该放大器由LDO的滤波输出电压维持。误差放大器的差分输出为SSF-FVF输出级提供控制电压和瞬态增强。自供电误差放大器消耗LDO的最小输出电流。由于电源电压净空较低，[36]中提出的SSF-FVF-LDO架构中采用了增益提升技术。

​		在[64]中，SSF-FVF LDO与镜像控制电路相结合，以解决使用折叠级联输入级来驱动电容性负载的问题。然而，在镜像节点VMir而不是输出节点VOUT处获取反馈信号，导致输出电压在直接反馈回路中不对齐。作为推动内部极点频率远高于单位增益频率（UGF）的设计权衡，LDO消耗的静态电流为100µa，高于其他最先进的架构。为了提高性能，[23]中结合了镜像控制、SSF和动态补偿技术，在将最小静态电流保持在27µa的情况下，实现了400 MHz以上的UGB，从DC到1 MHz具有良好的PSR。

​		与上述控制方法相反，[31]中采用D类MLPWM栅极驱动来驱动FVFLDO。为了控制传输晶体管的栅极，引入了前馈过渡检测路径（FFTDP），以增强高负载（从0到300mA）下的开关。D类控制方法在测量50mV的压降时，在输出电压处提供快速响应、小过冲和纹波。然而，由于需要1µF的输出电容器，该技术对SoC集成不太有利，并且由于300µa的静态电流消耗而恶化，该静态电流消耗高于其他已报道的最先进的FVF-LDO架构。

### （2）ALDOs WITH CHARGE PUMP

​		在使用NMOS作为传输晶体管的ALDO的电路架构中，NMOS的栅极电容与PMOS相比小得多；这导致了宽单位增益带宽（UGB），从而改善了负载瞬态响应和PSR。此外，由于NMOS传输晶体管的源极跟随器配置中的低输出电阻，实现了良好的环路稳定性。然而，由于NMOS晶体管的栅极过驱动需要克服阈值电压，因此观察到高漏失电压。**为了解决高漏失电压的问题，提出了基于电荷泵的NMOS ALDO架构**。

![image-20231108230218394](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108230218394.png)

​		基于电荷泵的NMOS ALDO的基本架构如图所示，其中电荷泵向基于NMOS的传输晶体管提供高栅极驱动，以克服阈值电压，从而降低压降。[47]和[48]中提出相似的架构，不同之处仅在于[47]中采用了动态偏置方案，[48]中采用了自适应偏置方案。在NMOS的低输出阻抗下，[47]和[48]中的ALDO通过高达50 pF的输出电容测量，实现了20 ns的稳定时间。然而，130µa的静态电流仍然高于其他报道的最先进架构。在[67]中，传输晶体管的栅极电压被镜像到为偏置电路提供参考电流的另一个晶体管，并且采用动态和自适应偏置方案的混合方案。镜像晶体管还向时钟信号发生器提供参考信号以驱动电荷泵。此外，偏置电路驱动动态下拉电路，这减少了负载瞬态期间输出电压的过冲。通过混合偏置技术，所提出的ALDO在150 mA的负载电流阶跃下提供1 V的输出电压和135 mV的下冲，同时保持1.24µa的最小静态电流。然而，对1µF和47µF之间负载电容器的要求导致ALDO作为SoC解决方案的吸引力降低。为了模拟输出节点nF范围内的更高电容，[68]中采用了高带宽电容乘法器（C乘法器）。[69]中提出的ALDO集成了双通晶体管，使用的方法在以下小节中明确讨论。

<img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231109152538651.png" alt="image-20231109152538651" style="zoom: 50%;" />

​		随着电源电压的下降，模拟电路的可用电压净空减小。如[19]中所强调的，模拟电路在低电源电压下的性能由于增益降低而降低。为了解决低电源电压的限制，[26]和[29]的作者提出了一种具有PMOS传输晶体管的基于电荷泵的ALDO。在[26]中，描述了具有图12所示基本结构的基于负电荷泵的ALDO。与其他可能需要多级电荷泵的基于电荷泵的NMOS ALDO架构相比，[26]中实现的单级负电荷泵可以实现更低的电压应力。在这项工作中，电荷泵向误差放大器和缓冲电路提供负电压，从而建立扩展的电压净空来驱动PMOS传输晶体管。在负电荷泵的帮助下，输入电压可以降低到0.6 V，提供0.5 V的输出电压，并提供高达45 mA的负载电流，同时保持21µa的静态电流。相反，[29]中的方案包括正电荷泵，用于为误差放大器和缓冲器供电。通过向误差放大器和缓冲器提供更高的电压，可以将输入电压降低到0.5 V，并提供0.4 V的输出电压，同时提供高达100 mA的负载电流，并保持21µa的静态电流。

​		尽管具有NMOS传输晶体管的基于电荷泵的ALDO具有低输出阻抗的优点，但对电荷泵的要求可能会导致可靠性问题。然而，随着电源电压的下降，以PMOS作为传输晶体管的基于电荷泵的ALDO是一种相对较新的架构，在电路可靠性方面有可能得到进一步改进。

### （3）SINGLE PASS TRANSISTOR ALDOs

​		由于低环路增益的限制导致FVF LDO的负载调节性能下降，以及基于电荷泵的LDO的紧迫可靠性问题，最近的研究工作集中于开发具有单输出通过晶体管的ALDO架构。已经提出了各种电路架构来解决负载瞬态响应和PSR的约束，例如使用自适应偏置[53]、动态偏置[70]、自适应补偿技术[56]、多个反馈回路[33]、前馈技术[41]、极点跟踪/移动[32]、极点零消除[71]或这些和其他创新技术的组合，如本节中简要讨论的。

​		[70]中讨论了自适应和动态偏置技术。这种方法保持了电流效率，同时为高负载条件下的传输晶体管提供了急需的栅极驱动能力，特别是在负载瞬态期间。在自适应偏置中，偏置电流与负载电流成比例，如[45]、[53]、[73]和[74]中所述，其中静态电流在最小负载电流下降至1.6µA，在满量程负载电流下增至200µA。与自适应偏置不同，动态偏置在负载瞬态[70]期间为传输晶体管提供瞬时大栅极驱动电流，同时提供一致的稳态低偏置电流，如[70]和[75]中所强调的。

​		由于负载电流对传输晶体管的输出跨导的依赖性，极点频率相对于负载电流偏移，这可能导致OCL LDO[55]中的稳定性问题。为了解决稳定性下降的问题，已经提出了创新的补偿技术，如自适应补偿[56]、动态补偿[76]、有源补偿[28]、[39]、嵌套米勒补偿[77]、零极点消除[71]、非主导极点移动[32]和环路增益稳定[27]。

​		在具有多个反馈回路技术的电路拓扑中，如[33]中所述，反馈信号路径被分为慢回路和快回路。慢环路是误差放大器提供稳态电压调节的主环路，而快环路使LDO能够提高其对负载瞬态的响应[76]。对于辅助环路，可以采用各种技术，例如频率补偿[33]、自适应偏置[53]和用于动态偏置的多个环路[78]。

​		[78]、[79]和[80]中提出了使用NMOS作为传输晶体管而不需要集成电荷泵的ALDO架构。由于消除了对电荷泵的要求，NMOS传输晶体管所需的高栅极偏置电压是从第二电源电压导出的，在所提出的设计中，第二电源从电池中提取。这种方法解决了对高栅极偏置电压的需要的限制，同时保持通过晶体管两端的低压降。然而，在这种方法中需要额外的导线，并且仔细的布局对于避免引入来自第二电源电压的互连的额外干扰是至关重要的。

​		为了解决PSR问题，已经探索了各种补偿方法。[80]和[81]中报道的ALDO生成电源纹波信号的副本以补偿电源纹波。在[80]中，通过辅助放大器感测电源纹波，随后将纹波信号的异相复制品注入缓冲器以抵消电压电源纹波。在[81]中，电源纹波由自适应电源纹波电路跟踪，并且同相纹波信号的副本被注入到传输晶体管的主体中。

​		作为通过复制纹波生成消除的替代方案，[38]和[82]中提出了电容操作技术。[38]中采用了负电容电路和电压阻尼器来增强PSR。在负电容电路中，通过将负电容电路集成到传输晶体管的栅极中，消除了通过传输晶体管的栅电容的电源噪声耦合，这使栅极电容无效并增强了PSR。与使用[38]中的负电容电路不同，[82]中的方案采用了基于过孔的电容器，其中通过使用同轴穿硅技术实现nF范围内的输出电容器。这种方法实现了更高的电容密度。然而，同轴穿硅技术需要在制造过程中进行修改，这在现有的铸造厂可能并不简单.

![image-20231108232249163](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108232249163.png)

​		随着电源电压的不断下降，由于误差放大器的增益下降，诸如ALDO之类的模拟电路正受到低电压净空的限制[19]。为了解决这个问题，不使用栅极驱动（GD）差分对作为ALDO的误差放大器的输入级，而是使用块驱动（BD）PMOS差分对，如图13[83]所示。如图13所示，输入参考电压VREF和来自输出电压的反馈VOUT（FB）连接到体端子（或用于BD PMOS差分对的PMOS的主体），而两个PMOS的栅极端子都接地。与GD差分对相比，BD PMOS差分对实现了更大的输入共模电压范围，这为模拟电路的操作提供了必要的电压净空，并允许所提出的ALDO在低至0.6V的电源电压下操作，输出电压为0.5V。然而，PMOS的体电压应保持在源极电压之上，以避免PMOS的寄生pn结被正向偏置，这需要勤奋的设计方法。除了在[83]中采用BD差分对之外，在[35]中还采用了电流反馈，以减轻低电压净空的限制。在[35]中，产生了电源电压敏感参考电流，并将恒定gm电路与设计集成在一起，这允许ALDO在低至0.58V的电源电压和50mV的压降下工作。尽管[35]和[83]中提出的ALDO可以在约0.6V的电源电压下工作，但负载电流容量分别限制为3mA和0.75mA。然而，所提出的ALDO证明了低电压、亚1V模拟电路设计的可能性。

### （4）DUAL PASS TRANSISTOR ALDOs

​		具有单通晶体管的ALDO有望适应扩展的负载电流范围，同时保持电流效率并提供快速的负载瞬态响应。尽管需要额外的增益级来在负载电流的范围内提供良好的调节，但这增加了电流消耗，将额外的极点引入控制回路，并引入了与由于负载电流变化而引起的极点频率偏移相关的复杂性。对于多级电路拓扑[84]来说，由于漏压、传输晶体管栅极宽度、电源电压、带宽和稳定性之间的设计权衡，该约束被证明是具有挑战性的[85]。为了解决这些挑战，已经提出了电路技术，例如双通晶体管的自适应[17]、[51]、[69]、[84]、[85]。

![image-20231108232319708](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108232319708.png)

​		图14显示了并联双通路晶体管架构的基本框图，每个通路晶体管具有PMOS[51]，[84]。观察到，在低负载电流下，只有具有较小栅极宽度的辅助通过晶体管MP（AUX）导通，而主通过晶体管MP（main）在低负载电压下关断以保持稳定性。随着负载电流的增加，主通晶体管导通以增加增益[84]，这在静态电流消耗和负载瞬态性能之间提供了平衡。为了在转换时保持稳定性，即在主通晶体管导通和截止的情况下，使用了具有前馈偏置和频率补偿的自适应电路技术[51]。

![image-20231108232418213](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108232418213.png)

​		PMOS和NMOS的组合被用作[17]和[69]中的传输晶体管。在[17]中，NMOS传输晶体管用作辅助器件，以保持稳定的栅极电压。然而，没有可用的报告数据来描述负载瞬态响应的性能。在[69]中，PMOS为负载瞬态响应提供了高速路径，而NMOS提供了低输出阻抗路径，以增强轻负载条件下的稳定性，如图15所示。需要电荷泵来驱动NMOS传输晶体管，并且这些电荷泵具有与使用单程晶体管的基于电荷泵的ALDO类似的限制[17]。传输晶体管（W/L）MP的尺寸对于在效率、负载瞬态响应、稳定性和PSR的设计权衡之间建立良好平衡至关重要。

![image-20231108232449052](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231108232449052.png)

​		在Pashmineh等人提出的架构中，如图16所示，与图14和图15所示的并联配置的其他双通晶体管相比，双通晶体管以串联配置的双通器件[85]堆叠。堆叠双通晶体管LDO除了能够在更高的工作电压下工作之外，还提供了改善PSR的优点。然而，由于传输晶体管的堆叠，所需的电压净空更高，这在诸如[83]、[86]、[87]、[88]、[89]、[90]、[91]、[92]、[93]、[94]和[95]中的应用的低电压应用中是具有挑战性的。

## 4，先进LDO的基准

​		在本节中，对所报道的最先进的ALDO进行了详细的比较。对最新的ALDO设计进行了基准测试，并讨论了每种架构的性能。从基准点出发，讨论了ALDO应用的前景。

### （1）BENCHMARKING STATE-OF-THE-ART ALDOs

​		使用涉及恢复时间、负载电流变化的边缘时间Tedge和输出电压下降VOUT的FoM来评估性能最好的最先进的ALDO。为了在负载瞬态响应方面提供架构之间的比较，应考虑最小和最大负载电流之间的变化；这是因为当负载电流接近0µA时，传输晶体管MP的工作区域在深亚阈值和负载电流接近最大指定负载电流时向饱和和三极管区域之间转换。

![image-20231110100706979](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231110100706979.png)

​		表1显示，与其他设计相比，FVF-LDO架构具有更快的稳定和恢复时间，因为快速回路位于FVF结构内，这提高了负载瞬态响应[23]。然而，由于提高FVF[60]带宽的直流要求，FVF-LDO架构消耗的总静态电流高于其他提出的方案。这一缺点可以通过采用动态偏置方案来解决，如[25]中所述，其中报告了这种方法的较低静态电流。

![image-20231109092416605](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231109092416605.png)

![image-20231109092432519](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231109092432519.png)

​		描述使用FoM进行评估的曲线图（图17和18）是针对静态电流绘制的。性能最好的设计表现出更低的FoM分数，并且消耗最少的静态电流。如[44]中所述，沉淀时间，TRC；并且负载瞬变期间的电压下降影响总体精度。因此，稳定时间TRC是OCL-ALDO[31]、[47]、[56]的关键参数，并且比响应时间TRS[50]更重要，如图所示。5。在评估ALDO的性能时，与基于响应时间[50]的FoM相比，涉及稳定时间的FoM可以更准确地评估负载瞬态响应，这区分了架构在快速恢复时间方面的性能，这可以通过获得较低的分数来有利地反映。

​		在负载瞬态期间，当负载电流从0µa上升到最大指定负载电流[26]，[55]时，传输晶体管的工作区域在深亚阈值、饱和和三极管区域之间转换。因此，在使用FoM评估性能时，应考虑最小和最大负载电流之间的变化，以及最小负载电流本身，以实现设计之间的公平基准。FoM19在评估负载瞬态响应与效率时，考虑了压降VDO，这对实现卓越效率至关重要[36]。

​		从图中可以观察到，17，与其他报道的架构相比，具有FVF拓扑的ALDO实现了更低的FoM，并且与其他拓扑相比表现出更快的稳定和恢复时间，因为FVF结构中的快速环路有助于改善负载瞬态响应[23]。然而，FVF-LDO架构消耗的总静态电流高于其他拓扑结构，这是因为在提高带宽方面需要直流电[60]。对于仅在短时间内活动且大部分时间处于待机模式的物联网设备，非常需要低电流和低功耗[25]，[32]；这有利于位于图17中FoM图左下角的设计，例如[25]、[33]和[51]中报道的工作。

​		PSR的结果表明，由于FVF-LDO的低环路增益，导致负载调节降级，FVF-LDO架构的低频PSR通常远低于其他设计[30]。然而，由于负载瞬态期间的快速稳定和恢复时间，与PSR相关的FoM（如FoM21和FoM22）导致了所报告的FVF-LDO架构的可比基准。由于FoM22中考虑了LDO的带宽，因此[25]中提出的设计产生的值比其他架构低一个数量级，如表1和图18所示。

### （2）PERSPECTIVE APPLICATIONS OF ALDOs

​		工艺和电源电压的连续缩减导致了设计挑战，在电源电压降低的情况下，由于开环增益降低[19]和电压净空降低[83]，ALDO的性能下降。为了解决降低的电压净空的问题，可以在电路设计中采用体驱动晶体管或体驱动晶体管和栅极驱动晶体管的组合，这增加了输入电压净空。这种方法允许ALDO在低电源电压下工作，这在微能量采集[83]和蓝牙低能量（BLE）发射器中得到了应用，这些发射器在0.5 V[90]和0.2 V[91]的低电源电压上工作。

> 电源电压降低——> 开环增益和电压摆幅减小——> 采用体驱动晶体管或体驱动晶体管和栅极驱动晶体管的组合——> 低电源电压场景下工作

​		在物联网应用中，设备通常在待机模式下运行，并且仅在短时间内处于活动状态[25]，此外，设备中的各种模块可以打开和关闭，导致负载电流变化很大。这种要求要求PMU和ALDO消耗低静态电流，并对负载电流变化提供快速响应[83]。为了满足这种设计需求，可以结合动态和自适应偏置，这提供了低静态电流以满足待机模式，并提供了快速负载电流变化所需的快速响应和快速恢复时间。

> 待机和工作模式之间变换——> 负载电流变化大——> 需要低静态电流以及低负载调整率——> 采用动态和自适应偏置

​		在无线供电系统中，射频能量采集（RFEH）被并入，并且整流的收获电压由PMU中的ALDO调节。这可以在无线供电的材料光谱应用中找到，其中发射天线的振荡器在1 V下工作，同时汲取4 mA的电流，由ALDO[92]供电。移动应用的趋势要求ALDO满足低静态电流消耗、快速响应时间和快速恢复时间的要求，同时能够在低电压下工作，如[90]和[91]中所述，低电压可以低于1V。

> 

​		在无线和有线通信中，对具有低噪声ALDO的低电压输出的特殊要求是设计超低抖动锁相环（PLL）[93]，其中一些子块在0.9V电源下，仅NMOS的LC储能压控振荡器（VCO）的电源电压为0.5V。考虑到系统需要统一的全局电压，ALDO需要调节具有全局电压的其他功能电路与低电源电压[94]、[95]的仅NMOS的LC储能VCO之间的电压间隙。因此，对于噪声敏感的PLL和VCO来说，低输出噪声是ALDO主要关心的问题。

> 对于噪声敏感的PLL和VCO来说，低输出噪声是ALDO主要关心的问题

## 5，总结

​		在本文中，我们根据电路创新和关键设计参数对最先进的LDO进行了性能回顾。根据影响LDO设计的关键参数，还对不同作者提出的用于评估所提出的LDO架构性能的FOM进行了审查。

​		为了在用于IoT、IoE和其他移动应用的PMIC中优化实现片上OCL-LDO，该架构应表现出快速的负载瞬态响应，同时消耗低静态电流，具有最小的压降电压，以实现高效率，同时占用小的有源面积。

# FVF-LDO：

![image-20231113103949557](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113103949557.png)

> FVF由功率管M~P~和控制管M~C~以及电流源构成：控制管作为一个共栅极放大器，当输出电压V~OUT~减小，M~C~管的漏极（即M~P~管的栅极）电压减小，从而M~P~管的V~GS~增大，电流增大，使输出电压V~OUT~恢复原来的值。
>
> ![image-20231120212932119](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231120212932119.png)

## 参考文献36：A Fully-Integrated LDO with 50-mV Dropout for Power Efficiency Optimization（用于功率效率优化的具有50mV压降的全集成LDO）

​		摘要：提出一种高度集成的LDO，压降为50mV，可实现高功率效率，**LDO自供电差分误差放大器（EA）可实现更高的电源抑制（PSR）**，**耦合瞬态增强单元可实现快速瞬态响应**。28nm工艺设计制造，在50mV的压降下，LDO在满负载条件下可以实现**94.4%的功率效率**，LDO在0到20mA的负载瞬态中实现了270ps的响应时间，边缘时间为100ps，-30dB的PSRR，它在20 mA负载电流下具有288 MHz单位增益带宽（UGB），同时消耗33µa的静态电流。

> 优点：功率效率高，达到94.4%；
>
> 普通：PSR为-30dB，带宽288MHz@20mA，
>
> 缺点：静态电流33uA

1. 介绍

   ​		超大规模集成电路（VLSI）需要全集成电源管理单元（PMU）来优化电源效率，PMU的主要目标之一是以最小的功率损耗为集成电路提供高质量的电源。模拟单元需要高电源抑制（PSR）调节器，而数字单元需要超快瞬态响应调节器[1]。所以，PMU通常使用各种拓扑结构的组合，如线性稳压器、电感和电容dc-dc转换器，以满足不同的应用。

   ![image-20231113100946933](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113100946933.png)

   ​		大多的LDO侧重于低静态电流的电流效率优化，有利于降低功耗；本文选择提高功率效率，提出了一种只有50mV压降的LDO。

   > ![image-20231113102127840](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113102127840.png)

   ​		对于低压高性能数字电路，稳压器需要具有高PSR和快速瞬态响应，否则会限制其最大时钟工作频率，电源噪声也会影响微处理器的时钟定时。

   ​		较小的电压降也意味着功率晶体管的漏极-源极电压VDS较小。因此，对于相同的输出电流，需要更大的功率管尺寸。此外，较小的VDS意味着功率晶体管将更有可能在线性区域中操作，这降低了增益，从而降低了PSR。大多数论文都设计了具有150 mV至300 mV压降的LDO，以实现良好的PSR。因此，当我们权衡压降电压和功率效率时，这些都是我们将在50mV压降LDO设计中解决的**设计挑战**。

2. 电路实现

   ![image-20231113110010954](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113110010954.png)

   - 主回路

   ​		LDO的主回路使用翻转电压跟随器（FVF）结构。在FVF结构中，M8与超级源极跟随器和功率级一起作为共栅极，它可以产生高带宽但中低增益的环路。同时，M8和MB4的栅极独立于基于FVF的LDO的主回路，这意味着增加辅助回路以提高直流增益和瞬态响应速度的设计自由度更大。

   > 源跟随器：<img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113114552471.png" alt="image-20231113114552471" style="zoom:50%;" />  SSF：<img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113114525699.png" alt="image-20231113114525699" style="zoom:50%;" />
   >
   > ![image-20231113114622797](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113114622797.png)

   ​		**输出电流与VDS成比例。要想降低压降，LDO需要扩大功率PMOS的尺寸以保持输出电流能力，这将给功率PMOS栅极引入更多的寄生电容。**

   ​		**为了抑制瞬态响应的过冲电压和下冲电压，连接传输晶体管的驱动级应具有高转换速率，并且控制回路应具有宽带宽。功率管栅极寄生电容将降低转换速率和带宽，大多采用源跟随器或电流缓冲器解决栅极寄生电容的问题，同时使用SSF显著降低输出阻抗。**

   ​		仅仅使用SSF的LDO仍然不足以处理超快的负载瞬态，特别是在一些高性能应用中，负载电流可能在亚纳秒的时间范围内从零跳到满负载。因此，所提出的电路**使用动态偏置来加速调节速度**。

   ​		此系统的DC增益为：![image-20231113112448359](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113112448359.png)

   ​		由于我们设计中的VDS仅为50mV，很可能小于VGS-VTH，表明AP小于1。为了缓解低环路增益问题，在所提出的LDO中添加了增益提升级。

   - 增益提升级

     增益提升级使用具有交叉耦合PMOS对的单级差分放大器来增加增益。晶体管对（M3，M4）和（M6，		M5）的尺寸比设置为1:β，其中β小于1以保持其作为放大器而不是磁滞比较器工作，考虑到制造过程中的随		机失配。如果β大于1，这意味着负电阻已经过补偿，那么这个阶段将是一个锁存比较器。

   > [模拟IC学习：交叉耦合负载_小生就看看的博客-CSDN博客](https://blog.csdn.net/qq_41545745/article/details/130028118)
   >
   > ![image-20231113135717948](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113135717948.png)

   - 放大器

   ![image-20231113152043803](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231113152043803.png)

   ​		增益提升级通过位于调节器低侧的M8和MB4调节输出电压，M8作为源极跟随器工作，直接影响输出电压V~OUT~，故M8的栅极输入应当是“干净”的，MB4用作NMOS电流源，其栅极也应“干净”；采用交叉耦合负载，提高误差放大器的增益，其中的R~F~和C~F~ 用于对误差放大器的输入供电滤波，以避免电源噪声，从而获得更高的PSR，由于EA只消耗µAlevel静态电流，CF的大小可以很小，而RF的值可以很大。
   
   - 耦合瞬态增强单元	

​				采用动态偏置方案，该方案在电流效率和响应速度方面比自适应偏置方案具有更好的性能。动态偏置可		以在负载瞬态发生时瞬间提高偏置电流，从而提高响应速度。另一方面，自适应偏置方案根据负载条件改变偏置电流。因此，自适应偏置方案在轻负载条件下具有较小的偏置电流和较低的带宽，主要提高了环路稳定性和重负载PSR，但对瞬态响应速度没有提高。

## 参考文献34：一种基于翻转电压跟随器的信号和瞬态电流增强低压差稳压器（A flipped-voltage-follower-based low-dropout regulator with signaland transient-current boosting）

摘要：

​		FVF-LDO结构，添加了信号和瞬态电流增强电路。

​		片外电容结构。





## ==参考文献25：用于物联网设备的纳安培低压降稳压器设计（Nano-Ampere Low-Dropout Regulator Designs for IoT Devices）==

摘要：提出了两种用于物联网（IoT）应用的无电容低压差稳压器（LDO），其静态电流为nA。**提出的LDO1结合了动态电流偏置和自适应电流偏置技术，用于将静态电流大幅降低到nA水平，同时实现快速瞬态响应。在LDO1的基础上，所提出的LDO2增加了一个基于反相器的动态回路，以进一步提高瞬态响应。**

用65nm工艺设计制造，1V输入，0.8V输出，静态电流消耗30nA和100nA，稳定性分析表明，两种LDO在负载电流范围为100 nA至10 mA时都能获得良好的稳定性。当负载电流在1µs的过渡时间内从100 nA阶跃到10 mA时，LDO1和LDO2的测量电压下冲分别为336.8 mV和196 mV。

1，介绍

​		用于低功耗物联网的LDO，首先需求为低静态电流，其次为快速瞬态响应。nA级的静态电流的LDO仅具有几十kHz的单位增益带宽，其几乎不能响应负载和输入变化。

<img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231114094033170.png" alt="image-20231114094033170" style="zoom: 80%;" />

​		已经提出的几种可以保持低静态电流，同时改善瞬态响应：

​		自适应偏置技术，如图1（a）所示，出于稳定性考虑，提出了根据负载条件调整LDO偏置电流的方法。因此，该调节器可以在重ILOAD下提供良好的动态性能，同时在空闲状态下节省能量。然而，它很难帮助瞬态响应速度，因为在轻负载到重负载瞬态开始时，静态电流和环路带宽仍然很低

​		动态偏置技术仅通过在过渡期内增加偏置电流来实现快速瞬态。在稳定状态下，偏置电流保持较低。然而，动态偏置技术在有源模式下不能提供良好的电源抑制（PSR）。

​		在这项研究中，我们提出了两种**结合自适应偏置和动态偏置技术的nA低压差调节器**。它们都可以在满负载条件下提供快速的瞬态响应和良好的电源抑制（PSR）。

2，电路实现

​		FVF结构的LDO：![image-20231115095347171](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115095347171.png)

​		MC1和MC2形成折叠共源共栅放大器，其用作误差放大器（EA）。由于FVF是单端结构，对于类似的动态响应，与传统差分EA[14]相比，基于FVF的LDO仅花费约50%的电流。因此，基于FVF的LDO优选用于物联网等低功耗应用。另一方面，应改进基于FVF的LDO的控制电压V~BIAS~调节，以获得更高的精度。

![image-20231114180438733](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231114180438733.png)

![image-20231115103646878](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115103646878.png)

​		在LDO1和LDO2中具有相同的自适应偏置环的情况下，IADB根据ILOAD在辅助晶体管MADB和输出功率晶体管MP之间以1:1000的比例线性调整，以在低静态电流和良好动态性能之间进行权衡。具体来说，一旦输出级提供更多功率，IBIAS将同时增大。因此，更大的IBIAS拓宽了单位增益带宽（UGB），并扩大了MP栅极的转换速率。当ILOAD处于最大值（10mA）时，在我们的设计中，这种自适应环路提供IADB=12μa。

> 动态偏置和自适应偏置：
>
> 动态偏置：通过负载电流大小控制偏置管的工作状态，反过来影响偏置电流的大小
>
> ![image-20231116205601365](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231116205601365.png)
>
> 自适应偏置：通过偏置电流的大小间接控制偏置管的工作状态，反过来影响偏置电流大小
>
> <img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231116220653342.png" alt="image-20231116220653342" style="zoom: 67%;" />
>
> <img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231116220726800.png" alt="image-20231116220726800" style="zoom:67%;" />
>
> ![image-20231116220804599](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231116220804599.png)

​		另一方面，LDO1和LDO2的动态回路是不同的。如图3（a）所示，用于动态环路的晶体管MD的栅极直接连接到LDO1中的VOUT。在瞬态期间，MD将VOUT下降转换为动态偏置电流IDB。当负载瞬态结束时，ID保持低值以节省能量。在更高级的版本中，图3（b）介绍了LDO2的快速瞬态增强环路，包括基于逆变器的动态单元（IDU）和晶体管MD。当负载瞬态发生时，IDU将首先检测到感应电压降，然后通过MD将感应电压降传输到动态IDB中，环路延迟很小。

![image-20231115102236466](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115102236466.png)

​		为了适应工艺变化并提高设计鲁棒性，图4显示了IDU的简单跳变点校准方案的实现。耦合电容器CC用作高通路径，其将VOUT下降耦合到VB。IUP用于为M12和M13提供DC操作点。插入10-k Rc以阻止从CC到M11的干扰。一般来说，这个动态循环的作用有两个。首先，它检测瞬态中的VOUT下降，然后创建动态偏置电流IDB。为了提高检测灵敏度，将第一逆变器的跳闸点设置为接近VOUT。此外，第二反相器充当放大器，在VA上产生尖锐边缘。其次，在稳态下，IDU充当开关，完全关闭MD，以进一步降低静态功耗。

> 反相器放大：<img src="C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117142205714.png" alt="image-20231117142205714" style="zoom:50%;" />
>
> ​		两个管子同级放大，互为增益管，互为负载管；放大增益：A~V~ = （g~m1~ + g~m2~）(r~o1~ || r~o2~)

![image-20231115103011722](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115103011722.png)

​		图5（a）说明了LDO2的IADB和ILOAD之间的关系。当ILOAD为100nA时，IADB仅为1nA，然后当ILOAD为10mA时，IADB被调整为12μA。图5（b）概述了瞬态期间的动态电流脉冲IDB。在狭窄的时间间隔内立即产生最大58μA的动态电流脉冲IDB。加载阶跃越陡，该动态电流脉冲的幅度和持续时间就越大、越长。最后，图5（c）展示了混合偏置技术的总IBIAS。具有不同DC和AC ILOAD的自适应和动态IBIAS显示出类似事件驱动的特性，从而实现该LDO的节能操作。

![image-20231115103110356](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115103110356.png)

​		图6（a）和6（b）分别给出了所提出的LDO1和LDO2的完整示意图。**对于两个LDO，EA由M6至M10构成。C1通过虚设晶体管来实现以抑制噪声。此外，利用N型MOS电容器获得500fF的Cm和400fF的C2，以稳定结构并过滤噪声。此外，M1至M5形成辅助差分EA，其用作控制电压发生器。**

​		对于LDO1，MD用于动态环路。具体地，当VOUT由于紧急ILOAD请求而突然下降时，MD的V~GS~增加，从而导致更多的偏置电流。为了保持由该动态回路耗散的低静态电流，MD用高阈值电压晶体管来实现。**在大负载条件下，IADB将主导偏置电流，从而确保LDO1在有源状态下具有良好的动态性能。**LDO1在空闲状态下的总静态电流仅为60nA（仿真）。

​		对于LDO2，与LDO1相比，基于逆变器的动态回路进一步改善了瞬态性能。在这里，我们使用CC＝3pF来感测过渡期中的高频电压尖峰。VOUT变化将被两个反相器放大，在MD和M16的栅极产生窄电压脉冲。然后，大电压脉冲激活MD和M16，以提供大IDB脉冲和特定的输出瞬态电流。因此，当负载电流在1μs内从100nA过渡到10mA时，==LDO2中产生的动态偏置电流远大于LDO1（LDO1为1.5μA，LDO2为58μA）==。如上所述，基于逆变器的瞬态增强单元将在空闲状态下完全关闭MD，以进一步降低IQ。

![image-20231117095252378](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231117095252378.png)

​		此外，M16充当超快补偿回路，因为M16的合成动态电流直接补偿ILOAD以改善VOUT下降。IDU和MD形成了高增益快速环路，降低系统在面对快速负载变化时可能出现的动态稳定性问题，而具有M16的IDU形成了低增益快速回路，降低了负载瞬态期间的VOUT峰值。因此，具有动态偏置的瞬态性能是MD和M16共同努力的结果。图7显示了不同尺寸比（W/L）D:（W/L）16=4:0、4:10、2:10和4:20的瞬态响应。显然，M16的增大帮助降低了由于使用大动态偏置电流而导致的电压尖峰问题，但这也可能引发另一个问题，即输出电压的瞬时凹陷。因此，为了在两个元件的贡献之间找到平衡，作者采用了一种特定的比例（D和M16的宽度和长度比），这有助于在设计中实现对输出电压凹陷和尖峰问题的权衡处理。为了在M16和MD的贡献之间做出妥协，我们在本设计中采用了（W/L）D:（W/L）16=4:10。

![image-20231115113852642](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115113852642.png)

​		图8显示了所提出的LDO1和LDO2的模拟负载瞬态响应，同时将它们与没有动态回路的基线设计进行了比较。在相同的1 V电源电压和10 pF负载电容器的情况下，图8（a）、（b）和（c）给出了这三种方案在500 ns、100 ns和20 ns内分别从100 nA至10 mA的ILOAD阶跃的相应瞬态响应。在500ns边缘时间的情况下，LDO1、LDO2和基线设计的下冲分别为360mV、191mV和600mV。LDO2的最大下冲改善为409 mV。在100 ns的边缘时间下，LDO1、LDO2和基线设计的下冲分别为520 mV、290 mV和720 mV。当边缘时间为20ns时，尽管所有LDO无法对负载瞬态做出足够快的响应，但与基线设计相比，LDO2将稳定时间减少了四倍以上。

- 稳定性分析

![image-20231115114449051](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115114449051.png)

​		我们在所提出的结构中使用了米勒补偿，目标负载电容范围低于10pF，最小ILOAD可以降低到几十nA。我们在MP的栅极设置了主极点。由于自适应和动态偏置电路只影响LDO的直流工作点，我们可以在小信号模型中忽略它们。图9给出了LDO1和LDO2的小信号模型，其中RO1和CP1分别是第一级的等效输出电阻和总寄生电容。ROUT是LDO输出节点上的等效电阻，包括并联的负载电阻，而COUT包括来自LDO和负载电路的寄生电容。假设：![image-20231115124758263](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115124758263.png)，![image-20231115124820937](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115124820937.png)，得到的传递函数为：

![image-20231115124914887](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115124914887.png)

算得的零极点为：![image-20231115124956123](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115124956123.png)

其中，Adc=gm1RO1gmpROUT是低频开环增益，P0、P1和Z表示主极点、次极点和右半平面零点。

![image-20231115125442966](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115125442966.png)

​		为了确保闭环稳定性，我们使用米勒电容Cm=500fF以最小ILOAD将P0推至低频。同时，我们将P1设计为至少比P0高2倍，以提高相位裕度（PM）。此外，我们将P1定位在比Z更低的频率，其中COUT＝10pF，以获得良好的增益裕度。图10显示了所提出的LDO2在具有10pF输出电容的不同ILOAD下的模拟Bode图。最高直流环路增益达到73 dB，而最坏情况下31 dB出现在ILOAD=100 nA，PM=45°时。此外，一旦ILOAD大于10μA，仿真结果显示至少78°的相位裕度，这验证了这些补偿结构的良好稳定性。

- 电源抑制

![image-20231115130035746](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115130035746.png)

​		由于两个LDO具有相同的EA拓扑和自适应偏置环，因此它们的PSR性能非常相似。我们可以使用图11所示的简化小信号模型进行PSR分析。其中A（s）是EA的开环增益。然后，PSR传递函数可以表示为：![image-20231115125729218](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115125729218.png)

低频时，简化结果为：![image-20231115125816689](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115125816689.png)

通过使用相对较大的环路增益，可以实现较好的PSRf-low（低频功率供给抑制比），这有助于减少在低频情况下由电源引起的干扰。同时，MOS管的寄生Cgsp现象将Vdd（电源电压）耦合到MOS管的栅极，也有助于提高PSRf-low。然而，当频率逐渐接近环路的主极点（P0）时，由于环路增益的下降，PSR开始变差。另外，在频率接近单位增益频率（UGF）时，PSR主要由被动元件的性能决定，而不再受到环路增益的主导影响。

单位增益频率：![image-20231115130606845](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115130606845.png)

显然，更大的偏置电流IADB有助于增加gm1，从而将良好的PSR范围扩展到更高的频率。更大的Cm将使MP更像二极管连接的晶体管，将电源噪声传递到输出。因此，当满足稳定性要求时，较小的Cm是合适的。在高频下，COUT往往是一个“短路”，以绕过输出节点上的噪声，并提高高频PSR。

3，测试结果

![image-20231115130925062](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231115130925062.png)

​		图显示了两个LDO的测量设置。为了简单起见，R1是在芯片外实现的，以产生10nA的偏置电流。同时，COUT、MS和RS也在PCB上实现，用于负载瞬态测量。



# Microwatt power management: challenges of on-chip energy harvesting（微瓦功率管理：片上能量采集的挑战）

> 参考电压产生电路：主要采用两种不同阈值电压的MOS管产生，性能可靠，但一般工艺没有

摘要：

​		**片上能量收集解决方案通常只能提供微瓦量级的功率**。物联网SoC的功能块以及电源管理单元本身都面临着重大的设计挑战，因为**采集的电压必须转换为更高、更可用的电压**。同时，电源管理块必须以**尽可能低的静态电流尽可能高效**。

​		介绍了片上微瓦功率管理。从射频功率或光的能量采集开始，我们展示了超低功率电压参考和超低功率低压差稳压器（LDO）设计的最先进实现。

1，介绍

​		第3.1节演示了参考电压产生电路的超低功率实现；第3.2节将详细介绍超低功率低压差稳压器的设计；

2，能量收集

2.1，RF-energy-harvesting

2.2，On-chip photovoltaic cell（片上光伏电池）

3，电源管理

​		能量收集解决方案不能在需要能量的确切时间直接产生所需的电压轨。因此，通常的方式是使得其产生比所需更高的电压并将其存储在能量缓冲器中。在大多数情况下，这种缓冲区对于单片集成来说太大了，必须放置在芯片外。根据需要，有两种缓冲技术是有前景的。可以使用具有存储电荷和电压之间线性依赖性的缺点的简单电容器。或者，更好的是，可充电固态SMD电池（例如TDK CeraCharge™ [22]），体积小，容量为100µa h，同时保持电池典型的相对恒定电压≈1.4 V，非常适合物联网应用。由于后一种SMD电池的内阻≈200，因此必须使用适当的去耦电容器来缓冲高峰值电流

​		电源管理中缺失的环节是将缓冲的更高电压节能调节为恒定的应用电压。因此，**需要超低功率、较高电源电压抑制比的参考电压发生器和超低功率LDO或DC/DC转换器**。

​		DCDC的优点是能够使用存储在缓冲电容器中的所有能量，而LDO会将多余的电压转换为热量。在像这样低的功率水平下工作的DC/DC转换器转换效率差，为了达到>60%的效率，需要相对复杂且面积大的设计。此外，当缓冲电容器上的电压接近调节电压时（正好是在最高效率最重要的区域），DC/DC转换器的优点消失了。因此，下面的重点是简单的LDO设计。

3.1 低功率参考电压发生器设计

​		超低功率物联网SoC对电压参考电路的要求非常具有挑战性，因为对于许多模拟传感应用来说，精确稳定的电压参考是不可避免的。最关键的是消耗功率的最小化，但线路调节能力也是非常重要的，因为来自能量缓冲器的供电电压可以显著变化。低噪声和良好的温度稳定性也是理想的特性，但在这里，根据具体的使用情况，可以接受折衷，例如，由于体温相当恒定，温度补偿在身体佩戴的设备中可能不那么关键。

![image-20231118210202208](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118210202208.png)

​		在[20]中，已经展示了一种被称为2-晶体管（2T）电压参考的巧妙电路，其能效比其他毫瓦电压参考高100倍至1000倍，同时在较小的面积内提供更好的线路灵敏度和温度系数，而不需要包括运算放大器、偏置或启动电路在内的额外电路。图5显示了这种采用180nm CMOS技术的2T电压参考电路的实现。M1/M2和M3/M4分别是串联连接的最大长度晶体管。功能原理基于具有不同Vth电平的亚阈值偏置晶体管，在这种情况下是标准阈值MOS管（M3/M4）和本征阈值厚MOS管（M1/M2）。C1用于改善噪声性能。所实现的设计使用了图5所示的20个分支并联以进一步改善噪声性能，总面积为0.027mm2，在1V的标称电压下仅消耗311pA，而电路可操作至0.4V，这是通过模拟确定的，因为电压参考不能直接测量，而只能与LDO结合使用。产生的电压约为278 mV，标称线路灵敏度为28.4µV/V，温度灵敏度为1.67µV/◦C和在4096 Hz带宽下7.1µV rms的积分噪声。

​		对于这种特定类型的参考结构，一个重要的注意事项是仅将生成的参考电压连接到MOS管的栅极，因为薄MOS管的栅漏电流可能会因为其低静态电流而干扰参考。

3.2，低功耗LDO设计

![image-20231118212820072](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118212820072.png)

​		与参考电压产生电路一样，电压调节器电路也应尽可能对微瓦能量收集SoC具有功率效率。有趣的实现例如显示在[12，13，25]中。在非常低的功耗下获得足够性能的关键是（再次）简单的电路设计和尽可能多的外围设备的避免。图6显示了一个用180nm CMOS实现的LDO电路，该电路由对称OTA拓扑中的一个简单误差放大器组成，利用8.7M电阻器进行偏置，从而避免了由于没有稳定的电源电压而产生的单独偏置电流。此外，这种偏置方法提供了宽的电源电压范围。在1.2V的标称电源电压和1V的调节输出电压下，误差放大器的模拟电流消耗为214nA。尽管应用的平均功耗非常低，但它会浪涌高峰值电流，这意味着对动态沉降行为的要求，因此需要一定的增益，因此需要电流。传输晶体管由本征阈值厚NMOS晶体管实现，这是该应用情况的最佳选择，因为NMOS通过传输器件本身的固有负载调节提供了更稳定的行为。由于NMOS通过器件至少需要Vth的下降电压，因此选择本征阈值厚MOS管类型（具有接近零的阈值电压）以确保非常低的所需下降电压。反馈电阻器R2和R3由84×54 k串联电阻器组成，底部20×电阻器可通过温度计编码的分流晶体管进行数字编程，输出电压范围为0.74至1.42 V。图7显示了不同温度下恒定10M负载的测量输出电压与输入（电源）电压的关系，以及输出电压与温度的关系图。确定的温度系数为−522µV/◦C、 等于−502 ppm/◦C.与介于54ppm之间的[20]值相比/◦C和176 ppm/◦对于他们的180nm 2T参考，我们的结果有点糟糕，但它也包含了LDO的影响。线路调节为7 mV/V，负载调节为0.68 mV/µA。

4，应用举例

​		作为所提出的技术的示例性应用，简要讨论了RF供电的无线EEG电极。如图8和图9所示，这种高度集成的传感器SoC由第2.1节中描述的RF采集器供电。采集的能量存储在芯片外10µF大小的电容器中，并使用第3.2节中介绍的LDO进一步调节至1 V。图3.1中的紧凑型2T参考电压发生器用于稳定电源电压，而不是全熔断带隙电路。在该SoC中，实现了一个完整的EEG信号采集系统，由前置放大器[19]和超低功率SAR ADC[18]组成。抽取后，ADC数据受到前向纠错的保护，并通过超低功率脉冲无线电超宽带（IRUWB）发射机[17]使用双脉冲间隔编码字母表以5.12 kbps的数据速率发送。我们可以通过定制基站获得≈12米的室内射程。整个系统旨在在没有电池的情况下连续运行，并适应<5µW的功率包络，假设0.7 V的可用缓冲电压开销，则缓冲时间≈1.4 s。所示的SoC展示了精心设计的微瓦功率管理的潜力。

# Design of a Capacitor-Less LDO with High PSRR for RF Energy Harvesting Applications（用于射频能量采集应用的高PSRR无电容LDO的设计）

摘要：

​		提出的LDO中的带隙基准（BGR）利用电流模式调节器将带隙基准电路与电源变化和噪声隔离。提出的LDO在1kHz下实现了-85.67dB的高PSRR。所提出的LDO是在标准180nm CMOS技术中实现。

1，介绍

![image-20231118213750761](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118213750761.png)

2，电路描述

![image-20231118214530385](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118214530385.png)

​		带隙基准设计：为了将BGR电路区域与电源隔离，使用了电流模式调节器。这使得在参考输出电压处的电源噪声得到抑制。

​		晶体管Ms1和Ms2以及电容器Cs被用作启动电路。最初，Ms1晶体管导通，晶体管M1和M2汲取合适的电流并传递到M14和Ms2。电容器Cs然后被再充电以关断晶体管Ms1。

![image-20231118214920977](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118214920977.png)

​		图3显示了所提出的电压调节器的框图。所提出的LDO中使用的误差放大器具有可接受的PSRR。低通滤波器允许直流频率并阻断所有其他频率，以消除电源中的波纹。

# ==A Nanopower 95.6% Efficiency Voltage Regulator with Adaptive Supply-Switching for Energy Harvesting Applications（用于能量采集应用的具有自适应电源开关的95.6%效率的纳米功率电压调节器）==

摘要：

​		提出了一种用于能量采集（EH）应用的纳米功率高效低压差（LDO）调节器。LDO具有带隙参考（BGR），具有**新颖的带隙电源开关（SS）拓扑**、过电压保护（OVP）、欠压锁定（UVLO）和控制块，可实现完全自主，以获得稳定的输出和稳健的冷启动。该系统为潜在负载提供可配置的电压电源（1.1～2V），同时**消耗低至66nW的功率**。整个系统在Vout=2 V和Iload=100µa时实现了95.6%的峰值功率效率。

1，介绍

​		能量采集电路接口的输出通常变化很大，因此它不能直接用作后续无线传感器节点的电源。因此，存在对电压调节器的需求，该电压调节器将所获取的不稳定DC电力转换为稳定DC电源。由于EH系统的发电功率通常在微瓦[1]-[5]，[9]的数量级，因此电压调节器需要设计为消耗超低功率，实现EH系统的冷启动能力，实现高功率效率、小输出纹波和大输出电压范围，以用于更广泛的应用。

​		考虑到EH系统产生的标称功率，电压调节器的功率开销应限制在亚µW。

​		在本文中，提出了一种适用于EH应用的纳米功率高效电压调节系统，通过采用新型电源开关（SS）拓扑结构，该系统实现了更稳定的输出，并显著降低了功耗（高达53.5%）。为了获得用于能量收集应用的鲁棒冷启动行为，设计了欠压锁定（UVLO）块来生成SS控制信号。所提出的系统实现了1.1V和2V之间的可配置Vout，功耗低至66nW。在2 V输出电压和100µA负载电流的情况下，功率效率峰值为95.6%。

2，电路结构

![image-20231118222833123](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118222833123.png)

​		所提出的电压调节系统架构如图所示。1，它由LDO、带隙基准、过电压保护（OVP）、欠压锁定（UVLO）块和几个控制块组成。在输入电压Vin高达5V（通过电阻器ROV P1和ROV P2配置有OVP）的情况下，可以通过改变反馈电阻器RDD1和RDD2的比率将输出电压Vout从1.1V配置为2V。

​		带隙采用了一种新颖的SS拓扑结构，一旦Vout在冷启动周期期间达到所需的电压Vout设置，就动态地将带隙电源从Vin切换到Vout。开关信号SIGready根据LDO块和UVLO块的操作状态产生。因为Vout是经调节的电压并且低于Vin，所以带隙输出更加稳定，同时实现低得多的功耗。由于带隙占总静态电流的1/3以上，当Vin=5V和Vout=1.1V时，总功耗可以降低30%。带隙电路提供4nA的稳定电流参考和1.02V的电压参考。

​		OVP防止Vin超过电压限制，这将破坏器件，在本设计中，电压限制设置为5V。OVP的正确操作对系统的冷启动至关重要。在Vin达到1.1V之前，带隙的输出Vref低于期望值1.02V。在此期间，为了使系统正确启动，应禁用OVP，直到带隙提供稳定的Vref，否则OVP将使Vin和地短路，并阻止系统正确启动。为了平稳启动系统，这里再次使用SIGready信号，以确保OVP在冷启动阶段正确运行。这种设计对于能量收集应用尤其重要。

3，电路实现

- LDO部分

![image-20231118223635405](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118223635405.png)

​		LDO的示意图如图2a所示。LDO结构基于翻转电压跟随器[6]。Mp、Mn1和Mp3形成LDO的核心。Mn2、Mn3和Mp1中的偏置电流被设置为2:1:1，使得两个相同的晶体管Mp3和Mp4将具有相同的Vgs，并且使得![image-20231118223741805](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118223741805.png)，误差放大器（EA)采用单级差分对实现，以降低功耗。

​		在冷启动期间，当Vout达到Vout设置时，EA的输出电压（EA-out）从0上升到Vin-Vgs。因此，EA-out可以用于生成指示Vout准备好供应其他块的信号。

- 带隙基准部分

![image-20231118224044697](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118224044697.png)

​		图2b说明了基于MOSFET的亚阈值特性的低功率带隙的结构[7]。它由电流基准、BJT、多级比例绝对温度（PTAT）电压发生器和多路复用器组成。带隙基准产生Iref＝4nA和Vref＝1.02V。当其电源高于1.1V时，带隙开始工作，这设置了Vout集的最小允许值。用选择的多路复用器由两个PMOS开关和一个反相器实现。

​		在该设计中，选择采用3级PTAT电压发生器来实现功耗和面积之间的良好折衷，因为更多的PTAT级导致晶体管的纵横比更低和偏置电流更高。

- 过压保护部分

![image-20231118224715968](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118224715968.png)

​		当Vin超过其最大允许值时，MOS开关Mn1导通以使Vin短路并接地。在关断状态期间，栅极控制电压ENOV P保持为高，并且从Vin到OVP的电流路径被Mp1阻断。NMOS Mn2将EA的电源拉至地，使得其在关断状态期间不汲取电流。当Vout准备就绪时，ENOV P变低，然后OVP被激活。

- 欠压锁定（UVLO）和控制逻辑

![image-20231118224930357](C:\Users\张云鑫\AppData\Roaming\Typora\typora-user-images\image-20231118224930357.png)

​		生成SIGready，通过切换带隙电源以实现低功率和稳定操作，并激活OVP来实现SS。图3显示了UVLO和控制逻辑的示意图，它们生成SIGready，通过切换带隙电源以实现低功率和稳定操作，并激活OVP来实现SS。当EA-out为高且SIGUV LO为低时，NAND门输出有效低SIGready。由于EA-out的高电压电平等于Vin–Vgs，因此使用额外的二极管连接Mp1来防止漏电流。当UVLO的电源Vin上升到阈值Vt以上时，UVLO的输出SIGUV LO从高电平下降到低电平，阈值Vt被设置为1V。换句话说，当电源电压Vin没有达到阈值Vt时，UVL0将把系统锁定在启动阶段。UVLO和控制逻辑中分别使用了两个施密特触发器，以避免过渡期间的振荡。



5，总结

​		针对能量采集应用，提出了一种具有**新型带隙电源开关（SS）拓扑结构**的超低功率、高效、冷启动就绪的电压调节系统。得益于SS，无论输入电压如何，带隙都能产生稳定的参考，从而获得稳定的输出电压，同时实现更低的功耗。在UVLO块的帮助下，保证了PVT变化下的稳健冷启动行为。该系统工作在宽输入范围内，可提供1.1 V至2 V的可配置电压，超低静态电流低至60 nA。根据布局后的模拟结果，该系统显示出95.6%的峰值功率效率和良好的电压调节，显示出其在低功率能量收集应用中的巨大潜力。

# A Dual-Mode Seamless Transition Low-Dropout Regulator with Improved Load Transient Response for RF Energy-Harvesting Application（一种用于射频能量采集应用的具有改进负载瞬态响应的双模无缝过渡低跌落调节器）

摘要：

​		本文提出了一种新的无外接电容的双模低压差线性稳压器，它包括三个误差放大器、一个偏移电压发生器、一个模式判定电路和一个预偏置负载瞬态增强电路。该芯片采用28nm CMOS工艺来验证本工作架构带来的优势。测量结果表明，在模式转换过程中，**输出电压具有可忽略的下冲和过冲（均小于5mV）**。在负载瞬态响应中，由于**预充电技术**的使用，输出电压下冲和过冲分别减少了45.2%和36%。最后，该架构实现了接近1fs的FoM。





# 一种基于电流比较的无基准电压Cap-less LDO

摘要：

​		将输出电压转换为电流后与参考电流作比较，无需独立的基准电压模块。



# 高PSRR超低噪声的LDO设计

​		对于PSRR的分析方法可以学习，通过对于PSRR进行分析，得到如何对不同频率下的PSRR的优化方式







# 底部