 1
一、計畫中文摘要： 
  本計畫為設計與製作可抵抗負載變動
之射頻功率放大器，以確保功率放大器之功
率輸出符合無線區域網路 (Wireless Local 
Area Network, WLAN) IEEE802.11b/g之規
範，頻率的操作範圍符合 ISM 頻帶，工作
頻率為 2.4GHz~2.4835GHz，輸出功率為
20dBm，負載變動範圍之電壓駐波比可達到
8:1，直流工作偏壓點為 3V 之 A類放大器；
在整體電路的設計上則包含有 10dB 的枝幹
耦合器、波包檢測電路和誤差放大器及可變
增益放大器以檢測因負載變動之輸出功率
改變情形，其變動量則用來控制可變增益放
大器以保持功率放大器之輸出在 20dBm 之
要求。 
  在電路的製作上分為單石微波積體電
路（Montlithic Microwave Integrated Circuit, 
MMIC）與微波積體電路（Microwave 
Integrated Circuit, MIC）兩部份；在單石微
波 積 體 電 路 上 ， 採 用 GCTC(Global 
Communication Technology Corporation)提
供之 Power HBT、電阻、電容及電感的元件
模型，並使用 Agilent ADS 2002(Advance 
Design System 2002)進行分析與模擬，以
Cadence Virtuoso Layout Editor完成電路的
佈局；另外在 MIC 的電路製作上，使用漢威
公司所出的功率電晶體和 MuRata 公司所生
產之表面黏著元件（Surface Mount Device, 
SMD）來進行電路製作，利用 Agilent ADS 
2002 來做電路之分析，電路的建構則使用
Protel 98 佈局軟體來完成。 
關鍵字： 
 射頻功率放大器、枝幹耦合器、波包檢
測器、誤差放大器、單石微波積體電路、電
壓駐波比 
Abstract： 
  This project is to design and implement the 
RF Power Amplifier with Protection to the 
Load Variation and to fit the main 
specification of power amplifier for the 
wireless local area network (WLAN) 
IEEE802.11b/g.The range of frequency 
operation is form 2.4GHz to 2.4835GHz 
which satisfies the ISM-band (industrial 
scientific and medical band), The required 
output power is 20dBm at the variation of 
load VSWR (Voltage Standing Wave Ratio) is 
8:1. The circuit consists of 10dB branch line 
coupler, envelope detector, error sensing 
amplifier, and variable gain control 
amplifier(VGA), which is used to detect the 
variation of the power due to the load 
variation and control the gain of VGA to 
maintain the required output power. 
  There are two types of circuit design, one is 
MMIC (Montlithic Microwave Integrated 
Circuit) and another is MIC (Microwave 
Integrated Circuit). In the MMIC design, we 
use the model of Power HBT, resistor, 
capacitance, and inductance given by GCTC 
(Global Communication Technology 
Corporation) and the simulation tool is ADS 
2002 (Advance Design System 2002) from 
Agilent corporation. Layout software is 
Cadence Virtuoso Layout Editor. For MIC 
design, we use MEMFET Power transistor 
from HEXAWAVE Inc., and MuRata’s 
passive surface mount device (SMD) to 
implement the circuit. The ADS 2002 is used 
to analyze the circuit and the layout software 
is Protel 98. 
Keyword: 
  RF Power Amplifier, Branch Line Coupler, 
Envelope Detector, Error Amplifier, MMIC, 
MIC, VSWR 
 3
解其應用方式，決定需要用到的功率放大器
類型為何，為符合 IEEE802.11b/g的規範，
因該規範對電路的線性度要求極高，因此選
擇 Class A的功率放大器。 
  本計畫之電路的架構採用於砷化鎵場
效電晶體(GaAs FET)，其在製作功率放大
器方面表現非常優異，其偏壓方式為雙極性
電源供應(Bipolar Power Supply)，如圖 2所
示，電源分別為 DSV+ 及 GSV− 。 
VDS
VGS
 
圖 2 雙極性電源供應之直流偏壓 
 
圖 3 FET 之電流電壓特性曲線 
 
圖 3 為 FET之電流特性曲線，除輸出
功率要求外，效率是很重要的另一種考量，
在電路製作上，首先跟據功率晶體的
Datasheet選擇適當的偏壓點，製作一偏壓
板，因為考慮到輸出的線性度，於是將工作
點偏壓選在中間點( DSSI5.0 )的 A類功率放
大器，使其電壓與電流有最大之擺幅，且保
持輸出波形完整不失真，本文使用之電晶體
為 HEXAWAVE所生產，型號為
HWL26NBP，根據功率電晶體的 Datasheet
選擇負載線中點， mAIVV DSDS 110,3 ==
作為工作偏壓點，圖 4為偏壓電路。 
 
圖 4 偏壓電路示意圖 
 
阻抗匹配在設計高頻電路為非常重要
之步驟之一，阻抗匹配之目的是在尋獲最大
之功率傳輸，在製作功率放大器時，常用的
阻抗匹配方法為Tuning Stub，先使用Tuning 
Stub模擬輸出入匹配網路，在輸入與輸出端
接上調諧器(Tunner)，利用 Load-Pull的方
式，如圖 5，調整 Tuning Stub，將輸入端的
調諧器拉到 50ohm，使得輸入功率完全傳遞
到輸入端，讓功率晶體獲得完全且無反射的
輸入訊號；接著將輸出負載拉至最佳的功率
輸出，使其達到最大的輸出功率值，並量測
該端的阻抗，然後用 LC元件等校去等效，
作為功率級功率放大器的輸出功率匹配網
路。 
 
 
圖 5 Source Pull與 Load Pull示意圖 
Ⅲ、增益級之功率放大器 
增益級的功率放大器的設計是要提供
功率級的所需輸入功率，在輸入匹配網路方
面，在前端的輸入匹配，使訊號能完全傳送
 5
 
圖 11 Port2與 Port3間的輸出相位 
 
Ⅴ、檢波器之設計 
檢波器是將射頻調變訊號轉換成為基
頻電壓訊號的電路，本設計採用砷化鎵二極
體來製作。檢波二極體其工作原理說明如圖
12。波包檢測電路如圖 13所示。 
 
圖 12 檢波器之工作示意圖 
 
( )tv
 
圖 13 波包檢測電路 
 
Ⅵ、誤差放大器(Error Amplifier)之
設計 
反射之輸出功率經過耦合器的偵測得
知訊號的反射量，再藉由功率檢測電路獲得
反射功率的變化量；此變化量將加入誤差放
大器(圖 14)與參考電壓( REFV )作比較，將
比較所得的結果加入到可變增益放大器
(Variable Gain Amplifier, VGA)的基極，進而
控制 VGA的偏壓訊號，當反射功率愈大
時，VGA的放大倍數將增大，以增加功率
放大器之輸出，以確保功率放大器之出在設
計範圍內。 
 
CCV
REFV
1CR 2CR
I
1T 2T outputectorto det
VGAto
 
圖 14 誤差放大電路示意圖 
 
Ⅶ、可變增益放大器之設計 
在可變增益放大器的部分，由於共基極
放大器的頻率響應較佳，利用這個優點，讓
電晶體當作一個寬頻的衰減器使用。 
 
控制電晶體之偏壓如圖 15所示，RF訊
號從射極端加入，而 BEV 的偏壓工作點是隨
著誤差放大器的輸出而改變；在共基極電路
的操作上，當還沒達到導通電壓時，電晶體
呈現一個非常高阻抗狀態，使得輸入和輸出
訊號呈現相當大的衰減量；當 BEV 到達電晶
體的主動區時，電晶體導通，電晶體呈現類
似短路的狀況，輸入及輸出訊號不會有太大
的衰減量，使電路達到線性增益控制的要
求。 
 7
如圖 19 所示，橫軸為微帶線的寬度，
縱軸為輸出埠的輸出功率；當 W=1.8mm 時，
其四分之一波長的特性阻抗為 50 歐姆，等
於接上了正常的終端負載(50 歐姆)，輸出
功率也將為最大(19.17 dBm)，當微帶線寬
度漸漸的增加（W>1.8mm）或是慢慢的變小
（W<1.8mm）此時阻抗將不再是 50 歐姆，反
射係數也不再為 0，反射波將因此而產生。 
如圖20為在各種不同的VSWR下所量測
與模擬之輸出功率，其對應之數值如表 1。 
1 2 3 4 5 6
15
16
17
18
19
20
VSWR
R
Fo
ut
 (P
or
t 2
)
(dBm)
(實際量測)
(dBm)
(模擬結果)
圖 20 輸出埠的實際量測與模擬 
 
表 1 對應各VSWR之輸出功率模擬與實測值 
Output Power VSWR 實測(dBm) 模擬(dBm)
1 19.5 19.2 
2 18.8 18.6 
3 19.1 17.8 
4 18.7 17.1 
5 18.5 16.3 
6 17.8 15.8 
 
圖 21 為耦合器 Port4 對應不同阻抗時
之變化模擬情形，橫軸是微帶線的寬度，表
示負載阻抗之變化情形，當微帶寬度為 1.8 
mm 時，此時阻抗為 50 歐姆顯示輸出沒有反
射訊號，因此也不會有任何的訊號耦合至
Port4，當阻抗不再是 50 歐姆時，所產生之
反射訊號將從枝幹耦合器的輸出埠(Port2)
輸入，因此耦合器的隔離埠(Port4)將獲得
部份的反射訊號。如圖 22 所示。 
 
圖 21 耦合器 Port4 對應不同之負載 
 
圖 22 耦合器埠 4（Port 4）的 
實際量測圖 
 
圖 22 是在各種不同的 VSWR 下 Port 4
所量測之反射功率，其對應之數值如表 2。 
 
表 2 對應各 VSWR 之 Port4 的 
輸出功率實測值 
Port4 Power VSWR 實測(dBm) 
1 -8 
2 -9 
3 -4 
4 0 
5 2 
6 3 
 
圖 23 為當微帶線寬度為 1.8mm 時，阻
抗匹配到 50 歐姆，此時的輸出功率為最
大，反射係數為最小；當 W寬度改變，阻抗
 9
 
圖 27 誤差放大器與 VGA 之連接圖 
 
0 0.2 0.4 0.6 0.8 1
-4
-3
-2
-1
0
1
2
3
4
5
6
7
O
ut
pu
t P
ow
er
 o
f  
th
e 
VG
A
(dBm)
(Voltage)Error Detector Output  
圖 28 誤差放大器與 VGA 輸出功率曲線圖 
 
表 4 為電路對應不同負載阻抗轉換所
量測到的輸出功率值。其最大的輸出功率為
19dBm，最小的輸出功率為 16.5dBm，電路
的功率變動範圍為正負 1.25dBm；製作完成
之電路如圖 29 所示。 
 
表 4 整體系統對應不同 VSWR 之量測 
VSWR System Output Power 
1 17.3 dBm 
2 19.0 dBm 
3 18.5 dBm 
4 16.5 dBm 
5 17.2 dBm 
6 18.2 dBm 
 
 
圖 29 整合電路圖 
 
圖 30 為電路輸出功率對應不同 VSWR
值之曲線圖，從圖中可明顯的看到，輸出功
率沒有因 VSWR 比值的上升而下降，而是將
輸出功率維持在一定的變動範圍內，以達到
可抵抗負載變動射頻功率放大器之設計要
求。 
 
1 2 3 4 5 6
0
4
8
12
16
20
VSWR
Sy
st
em
 O
ut
pu
t P
ow
er
(dBm)
(實際量測)
圖 30 電路輸出功率對應不同 
VSWR 值之曲線 
 
