**IP核**，全称**知识产权核**（），是在[集成电路的](../Page/集成电路.md "wikilink")[可重用设计方法学中](https://zh.wikipedia.org/wiki/集成电路设计#可重用设计方法学 "wikilink")，指某一方提供的、形式为逻辑单元、芯片设计的[可重用模組](https://zh.wikipedia.org/wiki/集成电路设计#可重用设计方法学 "wikilink")。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。\[1\]IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的[专利证书和源代码的](../Page/专利.md "wikilink")[版权等](https://zh.wikipedia.org/wiki/版权 "wikilink")。设计人员能够以IP核为基础进行[特殊應用積體電路或](../Page/特殊應用積體電路.md "wikilink")[现场可编程逻辑门阵列的逻辑设计](../Page/现场可编程逻辑门阵列.md "wikilink")，以减少设计周期。

IP核分为软核、硬核和固核。软核通常是与工艺无关、具有[寄存器传输级](../Page/寄存器传输级.md "wikilink")[硬件描述语言描述的设计代码](../Page/硬件描述语言.md "wikilink")，可以进行后续设计；硬核是前者通过[逻辑综合](../Page/逻辑综合.md "wikilink")、[布局](https://zh.wikipedia.org/wiki/布局_\(集成电路\) "wikilink")、[布线之后的一系列表征文件](https://zh.wikipedia.org/wiki/布线_\(集成电路\) "wikilink")，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过[功能验证](../Page/功能验证.md "wikilink")、[时序分析等过程](../Page/静态时序分析.md "wikilink")，设计人员可以以[逻辑门级](https://zh.wikipedia.org/wiki/逻辑门 "wikilink")[网表的形式获取](https://zh.wikipedia.org/wiki/网表 "wikilink")。\[2\]

## 相关条目

  - [集成电路设计](../Page/集成电路设计.md "wikilink")
  - [系统芯片](../Page/系统芯片.md "wikilink")（SoC）
  - [电子设计自动化](https://zh.wikipedia.org/wiki/电子设计自动化 "wikilink")

## 参考文献

  -
## 外部链接

  - [Open cores](http://www.opencores.org) "design and publish core"
    (under LGPL Licence)
  - [Altera
    cores](https://web.archive.org/web/20120828201040/http://www.altera.com/products/ip/ref-index.jsp)
    Free reference IP cores for FPGAs
  - [Open Source Semiconductor Core Licensing, 25 Harvard Journal of Law
    & Technology 131
    (2011)](http://jolt.law.harvard.edu/articles/pdf/v25/25HarvJLTech131.pdf)
    Article analyzing the law, technology and business of open source
    semiconductor cores

[Category:电子设计自动化](https://zh.wikipedia.org/wiki/Category:电子设计自动化 "wikilink")
[Category:半导体IP核](https://zh.wikipedia.org/wiki/Category:半导体IP核 "wikilink")
[Category:逻辑设计](https://zh.wikipedia.org/wiki/Category:逻辑设计 "wikilink")
[Category:半导体元件制程](https://zh.wikipedia.org/wiki/Category:半导体元件制程 "wikilink")

1.
2.