# Correcciones Cr√≠ticas del Vault - Mecanismos de Implementaci√≥n

**Fecha**: 2025-12-13
**Basado en**: S-MIPS_PROCESSOR_GUIDE.md y WORKFLOW_PROYECTO.md

---

## üö® CORRECCI√ìN CR√çTICA #1: Modificaci√≥n del Stack Pointer (SP/R31)

### ‚ùå Lo que el Vault dec√≠a (INCORRECTO)

El Vault mencionaba una se√±al `SP_INCREMENT` que el Branch Control genera y el Register File recibe. **ESTO ES INCORRECTO**.

### ‚úÖ Mecanismo REAL (seg√∫n S-MIPS_PROCESSOR_GUIDE.md)

**SP se modifica como CUALQUIER otro registro, usando los puertos normales de Register File**.

#### Para PUSH Rs (l√≠neas 1454-1466 del GUIDE):
```
Cycle 7: Execute
         - Register File reads R1 (Rs - dato a guardar)
         - Register File reads R31 (SP actual)
         - ALU computes SP - 4
         - Register File writes to SP (nuevo SP)
Cycle 8: Control Unit detects memory write
Cycle 9: START write operation (usa nuevo SP como direcci√≥n)
```

**Configuraci√≥n de se√±ales**:
```
READ_REG_1 = Rs         # Leer dato a guardar
READ_REG_2 = 31         # Leer SP actual
ALU_OP = SUB            # Calcular SP - 4
ALU_B = 4               # Constante 4
WRITE_REG = 31          # Escribir a SP
WRITE_DATA = ALU_RESULT # Nuevo SP = SP - 4
REG_WRITE = 1           # Habilitar escritura
```

#### Para POP Rt:
```
Ciclo 1 - Leer memoria:
  READ_REG_2 = 31        # Leer SP
  ADDRESS = SP           # Direcci√≥n de memoria
  Memory[SP] ‚Üí dato      # Leer de memoria
  WRITE_REG = Rt         # Escribir dato le√≠do a Rt

Ciclo 2 - Actualizar SP:
  READ_REG_2 = 31        # Leer SP (otra vez)
  ALU: SP + 4            # Calcular nuevo SP
  WRITE_REG = 31         # Escribir a SP
  WRITE_DATA = ALU_RESULT
```

#### Para JR Rs (l√≠nea 1130):
```
JR Rs:
  READ_REG_1 = Rs        # Leer direcci√≥n de salto
  READ_REG_2 = 31        # Leer SP simult√°neamente

  Branch Control:
    PC_NEXT = READ_DATA_1  (Rs)

  ALU:
    RESULT = READ_DATA_2 + 4  (SP + 4)

  Register File:
    WRITE_REG = 31
    WRITE_DATA = ALU_RESULT
    REG_WRITE = 1
```

**Clave**: NO existe se√±al especial `SP_INCREMENT`. SP usa WRITE_REG=31 y los puertos normales.

---

## üö® CORRECCI√ìN CR√çTICA #2: Timing de PUSH/POP (Doble Ciclo)

### ‚ùå Lo que el Vault no especificaba

El Vault no menciona que PUSH/POP requieren **2 accesos a memoria** (doble ciclo).

### ‚úÖ Timing REAL (l√≠nea 184 del GUIDE)

```
Stack operations (PUSH/POP): +2√ó(RT+WT) cycles (two memory accesses)
```

**Estado del Control Unit** (l√≠nea 152):
```
CHECK_STACK --> START_MEM_READ : PUSH/POP second cycle
```

**Para PUSH**:
1. Primer ciclo: Actualizar SP (SP = SP - 4)
2. Segundo ciclo: Escribir dato a Memory[SP_nuevo]

**Para POP**:
1. Primer ciclo: Leer dato de Memory[SP]
2. Segundo ciclo: Actualizar SP (SP = SP + 4)

---

## üö® CORRECCI√ìN CR√çTICA #3: Se√±ales Completas del Data Path

### ‚ùå Lo que faltaba en el Vault

Tabla completa de conexiones entre componentes con direcciones de se√±al.

### ‚úÖ Conexiones REALES (del GUIDE diagrama l√≠neas 336-396)

```
=== FLUJO DE DATOS COMPLETO ===

De Memory Control ‚Üí Data Path:
  - INST_IN [32 bits] ‚Üí Instruction Register

De Control Unit ‚Üí Data Path:
  - LOAD_I [1 bit] ‚Üí Instruction Register (cargar instrucci√≥n)
  - EN [1 bit] ‚Üí Data Path Enable
  - CLK_DP [1 bit] ‚Üí Clock

De Instruction Register ‚Üí Instruction Decoder:
  - IR [32 bits] ‚Üí entrada del decoder

De Instruction Decoder ‚Üí Register File:
  - READ_REG_1 [5 bits] (Rs)
  - READ_REG_2 [5 bits] (Rt)
  - WRITE_REG [5 bits] (Rd o Rt seg√∫n MUX)
  - REG_WRITE [1 bit]

De Register File ‚Üí ALU:
  - READ_DATA_1 [32 bits] ‚Üí Operando A
  - READ_DATA_2 [32 bits] ‚Üí Operando B (o via MUX)

De ALU ‚Üí Register File:
  - RESULT [32 bits] ‚Üí MUX Writeback ‚Üí WRITE_DATA
  - HI [32 bits] ‚Üí HI_IN
  - LO [32 bits] ‚Üí LO_IN

De ALU ‚Üí Branch Control:
  - ZERO [1 bit]
  - NEGATIVE [1 bit]

De Branch Control ‚Üí Program Counter:
  - PC_NEXT [32 bits]

De Register File ‚Üí Memory Control:
  - READ_DATA_2 [32 bits] ‚Üí Write Data (para SW/PUSH)

De ALU ‚Üí Memory Control:
  - RESULT [32 bits] ‚Üí Address (direcci√≥n efectiva)

De Data Path ‚Üí Control Unit:
  - HALT [1 bit]
  - MC_NEEDED [1 bit] (indica si necesita acceso a memoria)
```

---

## üö® CORRECCI√ìN CR√çTICA #4: Timing Detallado por Tipo de Instrucci√≥n

### ‚ùå Lo que faltaba

El Vault no documenta cu√°ntos ciclos toma cada tipo de instrucci√≥n.

### ‚úÖ Timing REAL (l√≠neas 1388-1467)

**M√≠nimo ciclo de instrucci√≥n**: 4+ ciclos
1. START memoria
2. WAIT (RT cycles)
3. LOAD_I
4. EXECUTE

**Instrucci√≥n simple (ADD R1, R2, R3)**:
```
Cycle 1: Control Unit sends START
Cycles 2-4: Wait RT cycles (asume RT=3)
Cycle 5: END, instrucci√≥n arrive
Cycle 6: LOAD_I
Cycle 7: EXECUTE
  - Decoder decode
  - Register File reads R2, R3
  - ALU computes
  - Register File writes R1
Cycle 8: Fetch next

Total: 7-8 cycles
```

**Memory Load (LW R1, 0(R2))**:
```
Cycles 1-5: Fetch instruction
Cycle 6: LOAD_I
Cycle 7: Execute - ALU calcula direcci√≥n
Cycle 8: Control Unit detecta memory op
Cycle 9: START memory read
Cycles 10-12: Wait RT cycles
Cycle 13: Data arrives, write to R1
Cycle 14: Fetch next

Total: 13-14 cycles
```

**PUSH R1**:
```
Cycles 1-5: Fetch
Cycle 6: LOAD_I
Cycle 7: Execute - Actualizar SP (SP = SP - 4)
Cycle 8: Detect memory write
Cycle 9: START write
Cycles 10-11: Wait WT cycles
Cycle 12: Write complete
Cycle 13: Fetch next

Total: 12-13 cycles
```

**POP Rt**:
```
Cycles 1-5: Fetch
Cycle 6: LOAD_I
Cycle 7: Execute - nada a√∫n
Cycle 8: START memory read (de SP)
Cycles 9-11: Wait RT cycles
Cycle 12: Data arrives ‚Üí Rt
Cycle 13: Execute - Actualizar SP (SP = SP + 4)
Cycle 14: Fetch next

Total: 13-14 cycles
```

---

## üö® CORRECCI√ìN CR√çTICA #5: Control Unit - Se√±ales de Salida Completas

### ‚ùå Lo que faltaba

Lista completa de se√±ales que Control Unit genera.

### ‚úÖ Se√±ales REALES (l√≠neas 159-173)

**Control Unit ‚Üí Memory Control**:
- `str_MC` (START) - Iniciar operaci√≥n de memoria
- Recibe: `MC_END` - Fin de operaci√≥n

**Control Unit ‚Üí Data Path**:
- `load_I` (LOAD_I) - Cargar instrucci√≥n en IR
- `Exc_I` (EXECUTE) - Ejecutar instrucci√≥n
- `Push_Load` - Para operaciones de stack (segundo ciclo)
- `CLR` - Reset global

**Control Unit ‚Üê Data Path**:
- `HALT` - Detener ejecuci√≥n
- `MC_needed` - Necesita acceso a memoria

**Se√±ales que faltan en Vault**:
- ‚ùå `REG_WRITE` - Enable escritura Register File (generada por Inst Decoder, no CU directamente)
- ‚ùå `HI_WRITE`, `LO_WRITE` - Enable Hi/Lo

---

## üö® CORRECCI√ìN CR√çTICA #6: Data Path - Multiplexores Detallados

### ‚ùå Lo que faltaba

Detalles de TODOS los multiplexores y sus selectores.

### ‚úÖ Multiplexores REALES

#### MUX ALU_B (Selecci√≥n operando B)
```verilog
Selector: ALU_SRC [1 bit]

ALU_SRC = 0 ‚Üí ALU_B = READ_DATA_2 (Rt)
ALU_SRC = 1 ‚Üí ALU_B = SignExt(immediate)

Usado por:
- R-type: ALU_SRC = 0 (ADD, SUB, etc.)
- I-type arithmetic: ALU_SRC = 1 (ADDI, etc.)
```

#### MUX Rd/Rt (Selecci√≥n registro destino)
```verilog
Selector: REG_DST [1 bit]

REG_DST = 0 ‚Üí WRITE_REG = Rt (I-type: ADDI, LW)
REG_DST = 1 ‚Üí WRITE_REG = Rd (R-type: ADD, SUB)

Excepci√≥n para PUSH/POP/JR:
  WRITE_REG = 31 (SP) directamente
```

#### MUX Writeback (Selecci√≥n dato a escribir) - 8 entradas
```verilog
Selector: WB_SEL [3 bits]

000 ‚Üí WRITE_DATA = ALU_RESULT
001 ‚Üí WRITE_DATA = MEMORY_DATA
010 ‚Üí WRITE_DATA = HI_OUT
011 ‚Üí WRITE_DATA = LO_OUT
100 ‚Üí WRITE_DATA = PC_PLUS_4
101 ‚Üí WRITE_DATA = RND_VALUE
110 ‚Üí WRITE_DATA = KBD_VALUE
111 ‚Üí WRITE_DATA = IMMEDIATE

Usado por:
- Operaciones ALU: WB_SEL = 000
- LW/POP: WB_SEL = 001
- MFHI: WB_SEL = 010
- MFLO: WB_SEL = 011
- JAL (si existe): WB_SEL = 100
- RND: WB_SEL = 101
- KBD: WB_SEL = 110
```

---

## üö® CORRECCI√ìN CR√çTICA #7: Register File - Puertos Exactos

### ‚ùå Lo que faltaba

Especificaci√≥n exacta de TODOS los puertos y su funci√≥n.

### ‚úÖ Puertos REALES (l√≠neas 621-697)

**Entradas de Lectura** (Combinacional):
```
READ_REG_1 [5 bits] - Direcci√≥n registro Rs
READ_REG_2 [5 bits] - Direcci√≥n registro Rt
```

**Salidas de Lectura** (Combinacional):
```
READ_DATA_1 [32 bits] - Contenido de Rs
READ_DATA_2 [32 bits] - Contenido de Rt
```

**Entradas de Escritura** (Secuencial, flanco positivo):
```
WRITE_REG [5 bits] - Direcci√≥n registro destino
WRITE_DATA [32 bits] - Dato a escribir
REG_WRITE [1 bit] - Enable de escritura
CLK [1 bit] - Reloj (escritura en rising edge)
```

**Hi/Lo - Entradas**:
```
HI_IN [32 bits] - Valor para Hi
LO_IN [32 bits] - Valor para Lo
HI_WRITE [1 bit] - Enable escritura Hi
LO_WRITE [1 bit] - Enable escritura Lo
```

**Hi/Lo - Salidas**:
```
HI_OUT [32 bits] - Contenido de Hi
LO_OUT [32 bits] - Contenido de Lo
```

**Especial: R0**
- NO es un registro real
- Implementaci√≥n: Constante 0 en multiplexor de lectura
- Escrituras a R0 se ignoran (WRITE_REG=0 no activa demux)

---

## üìã Resumen de Correcciones para el Vault

1. ‚úÖ Actualizar Register File.md con mecanismo real de SP (usar puertos normales)
2. ‚úÖ Actualizar Data Path.md con tabla completa de conexiones
3. ‚úÖ Actualizar Control Unit.md con se√±ales completas y timing
4. ‚úÖ A√±adir documento "Timing por Instrucci√≥n" con ciclos detallados
5. ‚úÖ Actualizar Instruction Decoder.md con multiplexores y selectores
6. ‚úÖ Crear diagrama de flujo de se√±ales completo
7. ‚úÖ A√±adir secci√≥n "Doble Ciclo PUSH/POP" en Memory Control

---

**Con estas correcciones, el Vault ser√° 100% funcional para implementar el procesador.**
