Word,Count
From,49
signals,29
registers,28
Control,28
control,26
pipeline,25
Data,23
To,20
Decode,17
MEM/WB,16
Forwarding,14
ID/EXE,14
EXE/MEM,12
Execute,10
Hazard,9
memory,9
IF/ID,7
detection,7
ADDR,7
Branch,7
TODO:,7
Input,6
Mem,6
Fetch,6
WB,6
Forwarding/Hazard,5
inputs,4
Set,4
branch,4
Instruction,4
for,4
than,4
ALU,3
to,3
(Decode),3
RS1,3
Forward,3
FUNCT3,3
RS2,3
regfile,3
logic,3
[31:0],3
output,3
\values,\,2
resigsters,2
greater,2
Initial,2
stall,2
outputs,2
register,2
and,2
Output,2
or,2
stage,2
ID/EX,2
Pipeline,2
(Execute),2
zero,2
less,2
encodings,2
EX/MEM,2
pipelin,2
equal,2
decode,2
memrw_sel,1
\debug4,\,1
wb_sel,1
b_sel,1
Detection,1
\debug2,\,1
Check,1
case,1
along,1
Prediction,1
instruction,1
pc_sel,1
instr,1
Read,1
imm_sel,1
r0,1
OPCODE,1
will,1
register),1
(return,1
(funct3),1
Width-related,1
Back,1
Funct,1
Opcodes,1
Signals,1
forward_sel,1
constants,1
SP,1
with,1
PC,1
initial,1
pc,1
comp,1
Execute/Memory,1
Write,1
Memory/Write,1
GP,1
wires,1
select,1
\debug3,\,1
Decode/Execute,1
Codes,1
overwrite,1
0,1
forawrding,1
Don't,1
a,1
Memory,1
\$readmemb($sformatf("\E:/Thesis/RISCV/RISC_V/rtl/test_bin%0d.txt"\,mod_num),\,1
cause,1
prediction,1
imemory);,1
Zero,1
from,1
unchanged,1
a_sel,1
Pass,1
RD,1
Fetch/Decode,1
Constant.vh,1
