INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.srcs/sources_1/new/bram.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module bram
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "/home/saverio/Scrivania/codice_tesi/bram_esempio/bram_esempio.srcs/sim_1/new/bram_sim.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module bram_sim
