TimeQuest Timing Analyzer report for tx_uart
Sun Nov 26 18:14:08 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; tx_uart                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 319.28 MHz ; 319.28 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.132 ; -47.123       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -32.380            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.132 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.167      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.077 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.112      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.057 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.092      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -2.014 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.049      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.996 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.031      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.968 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.945 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.980      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.889 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.923      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
; -1.856 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.891      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_counter:counter|count[3]           ; tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; tx_baud_counter:baud|count[10]        ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.801      ;
; 0.653 ; tx_shift_register:sr|tmp_data[2]      ; tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.660 ; tx_shift_register:sr|tmp_data[6]      ; tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.926      ;
; 0.676 ; tx_synchroniser:synchroniser|ff2      ; tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.942      ;
; 0.790 ; tx_shift_register:sr|tmp_data[1]      ; tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; tx_shift_register:sr|tmp_data[9]      ; tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.809 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.820 ; tx_shift_register:sr|tmp_data[7]      ; tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; tx_shift_register:sr|tmp_data[3]      ; tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.834 ; tx_shift_register:sr|tmp_data[8]      ; tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; tx_shift_register:sr|tmp_data[4]      ; tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; tx_shift_register:sr|tmp_data[5]      ; tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.842 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.966 ; tx_synchroniser:synchroniser|ff2      ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.232      ;
; 0.978 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.979 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 0.979 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.245      ;
; 1.030 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.294      ;
; 1.031 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.295      ;
; 1.064 ; tx_single_pulser:pulser|current_state ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.330      ;
; 1.095 ; tx_synchroniser:synchroniser|ff1      ; tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.361      ;
; 1.101 ; tx_single_pulser:pulser|current_state ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.367      ;
; 1.184 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.450      ;
; 1.190 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.456      ;
; 1.192 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.196 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.215 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.481      ;
; 1.218 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.484      ;
; 1.228 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; tx_counter:counter|count[2]           ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.230 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.245 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.509      ;
; 1.255 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.521      ;
; 1.263 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.272 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.536      ;
; 1.276 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.540      ;
; 1.299 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.566      ;
; 1.302 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.326 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.592      ;
; 1.361 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.362 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.628      ;
; 1.362 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.628      ;
; 1.363 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.629      ;
; 1.372 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.382 ; tx_counter:counter|count[0]           ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.648      ;
; 1.391 ; tx_synchroniser:synchroniser|ff2      ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.394 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.660      ;
; 1.397 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.663      ;
; 1.421 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.685      ;
; 1.421 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.685      ;
; 1.424 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.688      ;
; 1.429 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.693      ;
; 1.431 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.695      ;
; 1.433 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.697      ;
; 1.433 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.697      ;
; 1.433 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.434 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.698      ;
; 1.443 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.454 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.458 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.468 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.504 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.770      ;
; 1.507 ; tx_counter:counter|count[1]           ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.773      ;
; 1.514 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.780      ;
; 1.515 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.781      ;
; 1.521 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.787      ;
; 1.525 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.529 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.542 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.553 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.819      ;
; 1.575 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.841      ;
; 1.582 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.846      ;
; 1.582 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.846      ;
; 1.585 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.849      ;
; 1.585 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.851      ;
; 1.590 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.854      ;
; 1.592 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.856      ;
; 1.592 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.858      ;
; 1.594 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.858      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff2      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ctrl|current_state[0]|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.554 ; 5.554 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.350 ; 5.350 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 5.554 ; 5.554 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.934 ; 0.934 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.722 ; 1.722 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.608 ; 1.608 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.205 ; 1.205 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.685 ; 1.685 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.267 ; 1.267 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.047 ; -4.047 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -5.324 ; -5.324 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.114  ; 0.114  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.114  ; 0.114  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.395 ; -0.395 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.643 ; -0.643 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.242 ; -0.242 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.327 ; -0.327 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.447 ; -0.447 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.479 ; -0.479 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 8.162 ; 8.162 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 7.462 ; 7.462 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 7.380 ; 7.380 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 7.462 ; 7.462 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 8.162 ; 8.162 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 7.380 ; 7.380 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 7.380 ; 7.380 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 7.462 ; 7.462 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[2]      ; HEX4[1]     ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; SW[2]      ; HEX4[2]     ;       ; 7.303 ; 7.303 ;       ;
; SW[2]      ; HEX4[3]     ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; SW[2]      ; HEX4[4]     ; 7.011 ;       ;       ; 7.011 ;
; SW[2]      ; HEX4[5]     ; 7.023 ;       ;       ; 7.023 ;
; SW[2]      ; HEX4[6]     ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; SW[3]      ; HEX4[0]     ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; SW[3]      ; HEX4[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX4[2]     ; 7.177 ;       ;       ; 7.177 ;
; SW[3]      ; HEX4[3]     ; 6.877 ; 6.877 ; 6.877 ; 6.877 ;
; SW[3]      ; HEX4[4]     ;       ; 6.851 ; 6.851 ;       ;
; SW[3]      ; HEX4[5]     ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SW[3]      ; HEX4[6]     ; 7.040 ; 7.040 ; 7.040 ; 7.040 ;
; SW[4]      ; HEX4[0]     ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; SW[4]      ; HEX4[1]     ; 6.932 ;       ;       ; 6.932 ;
; SW[4]      ; HEX4[2]     ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; SW[4]      ; HEX4[3]     ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; SW[4]      ; HEX4[4]     ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; SW[4]      ; HEX4[5]     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; SW[4]      ; HEX4[6]     ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; SW[5]      ; HEX4[0]     ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; SW[5]      ; HEX4[1]     ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; SW[5]      ; HEX4[2]     ; 6.863 ; 6.863 ; 6.863 ; 6.863 ;
; SW[5]      ; HEX4[3]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; SW[5]      ; HEX4[4]     ;       ; 6.574 ; 6.574 ;       ;
; SW[5]      ; HEX4[5]     ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; SW[5]      ; HEX4[6]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; SW[6]      ; HEX5[0]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[6]      ; HEX5[1]     ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; SW[6]      ; HEX5[2]     ;       ; 6.675 ; 6.675 ;       ;
; SW[6]      ; HEX5[3]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; SW[6]      ; HEX5[4]     ; 6.549 ;       ;       ; 6.549 ;
; SW[6]      ; HEX5[5]     ; 6.563 ;       ;       ; 6.563 ;
; SW[6]      ; HEX5[6]     ; 6.720 ;       ;       ; 6.720 ;
; SW[7]      ; HEX5[0]     ;       ; 7.081 ; 7.081 ;       ;
; SW[7]      ; HEX5[1]     ; 7.100 ; 7.100 ; 7.100 ; 7.100 ;
; SW[7]      ; HEX5[2]     ; 6.979 ;       ;       ; 6.979 ;
; SW[7]      ; HEX5[3]     ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; SW[7]      ; HEX5[4]     ;       ; 6.829 ; 6.829 ;       ;
; SW[7]      ; HEX5[5]     ; 6.839 ;       ;       ; 6.839 ;
; SW[7]      ; HEX5[6]     ; 7.007 ; 7.007 ; 7.007 ; 7.007 ;
; SW[8]      ; HEX5[0]     ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; SW[8]      ; HEX5[1]     ; 6.928 ;       ;       ; 6.928 ;
; SW[8]      ; HEX5[2]     ;       ; 6.820 ; 6.820 ;       ;
; SW[8]      ; HEX5[3]     ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; SW[8]      ; HEX5[4]     ; 6.654 ;       ;       ; 6.654 ;
; SW[8]      ; HEX5[5]     ;       ; 6.669 ; 6.669 ;       ;
; SW[8]      ; HEX5[6]     ; 6.827 ; 6.827 ; 6.827 ; 6.827 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[2]      ; HEX4[1]     ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; SW[2]      ; HEX4[2]     ;       ; 7.303 ; 7.303 ;       ;
; SW[2]      ; HEX4[3]     ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; SW[2]      ; HEX4[4]     ; 7.011 ;       ;       ; 7.011 ;
; SW[2]      ; HEX4[5]     ; 7.023 ;       ;       ; 7.023 ;
; SW[2]      ; HEX4[6]     ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; SW[3]      ; HEX4[0]     ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; SW[3]      ; HEX4[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX4[2]     ; 7.177 ;       ;       ; 7.177 ;
; SW[3]      ; HEX4[3]     ; 6.877 ; 6.877 ; 6.877 ; 6.877 ;
; SW[3]      ; HEX4[4]     ;       ; 6.851 ; 6.851 ;       ;
; SW[3]      ; HEX4[5]     ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SW[3]      ; HEX4[6]     ; 7.040 ; 7.040 ; 7.040 ; 7.040 ;
; SW[4]      ; HEX4[0]     ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; SW[4]      ; HEX4[1]     ; 6.932 ;       ;       ; 6.932 ;
; SW[4]      ; HEX4[2]     ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; SW[4]      ; HEX4[3]     ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; SW[4]      ; HEX4[4]     ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; SW[4]      ; HEX4[5]     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; SW[4]      ; HEX4[6]     ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; SW[5]      ; HEX4[0]     ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; SW[5]      ; HEX4[1]     ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; SW[5]      ; HEX4[2]     ; 6.863 ; 6.863 ; 6.863 ; 6.863 ;
; SW[5]      ; HEX4[3]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; SW[5]      ; HEX4[4]     ;       ; 6.574 ; 6.574 ;       ;
; SW[5]      ; HEX4[5]     ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; SW[5]      ; HEX4[6]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; SW[6]      ; HEX5[0]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[6]      ; HEX5[1]     ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; SW[6]      ; HEX5[2]     ;       ; 6.675 ; 6.675 ;       ;
; SW[6]      ; HEX5[3]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; SW[6]      ; HEX5[4]     ; 6.549 ;       ;       ; 6.549 ;
; SW[6]      ; HEX5[5]     ; 6.563 ;       ;       ; 6.563 ;
; SW[6]      ; HEX5[6]     ; 6.720 ;       ;       ; 6.720 ;
; SW[7]      ; HEX5[0]     ;       ; 7.081 ; 7.081 ;       ;
; SW[7]      ; HEX5[1]     ; 7.100 ; 7.100 ; 7.100 ; 7.100 ;
; SW[7]      ; HEX5[2]     ; 6.979 ;       ;       ; 6.979 ;
; SW[7]      ; HEX5[3]     ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; SW[7]      ; HEX5[4]     ;       ; 6.829 ; 6.829 ;       ;
; SW[7]      ; HEX5[5]     ; 6.839 ;       ;       ; 6.839 ;
; SW[7]      ; HEX5[6]     ; 7.007 ; 7.007 ; 7.007 ; 7.007 ;
; SW[8]      ; HEX5[0]     ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; SW[8]      ; HEX5[1]     ; 6.928 ;       ;       ; 6.928 ;
; SW[8]      ; HEX5[2]     ;       ; 6.820 ; 6.820 ;       ;
; SW[8]      ; HEX5[3]     ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; SW[8]      ; HEX5[4]     ; 6.654 ;       ;       ; 6.654 ;
; SW[8]      ; HEX5[5]     ;       ; 6.669 ; 6.669 ;       ;
; SW[8]      ; HEX5[6]     ; 6.827 ; 6.827 ; 6.827 ; 6.827 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.509 ; -7.554        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -32.380            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                          ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.509 ; tx_baud_counter:baud|count[5]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.540      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.486 ; tx_baud_counter:baud|count[6]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.517      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.483 ; tx_baud_counter:baud|count[1]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.514      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.472 ; tx_baud_counter:baud|count[2]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.503      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.433 ; tx_baud_counter:baud|count[9]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.464      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_baud_counter:baud|count[8]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.425 ; tx_baud_counter:baud|count[7]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.456      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.411 ; tx_baud_counter:baud|count[3]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.442      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.384 ; tx_controller:ctrl|current_state[1] ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 1.414      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[9] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[8] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[7] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
; -0.364 ; tx_baud_counter:baud|count[4]       ; tx_shift_register:sr|tmp_data[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.395      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                 ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_counter:counter|count[3]           ; tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; tx_baud_counter:baud|count[10]        ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.292 ; tx_shift_register:sr|tmp_data[2]      ; tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.444      ;
; 0.299 ; tx_shift_register:sr|tmp_data[6]      ; tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.451      ;
; 0.331 ; tx_synchroniser:synchroniser|ff2      ; tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.357 ; tx_shift_register:sr|tmp_data[10]     ; tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; tx_shift_register:sr|tmp_data[9]      ; tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; tx_shift_register:sr|tmp_data[1]      ; tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.376 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; tx_shift_register:sr|tmp_data[8]      ; tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; tx_shift_register:sr|tmp_data[7]      ; tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; tx_shift_register:sr|tmp_data[3]      ; tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; tx_shift_register:sr|tmp_data[5]      ; tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; tx_shift_register:sr|tmp_data[4]      ; tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.436 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.588      ;
; 0.438 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.440 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.458 ; tx_synchroniser:synchroniser|ff2      ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.610      ;
; 0.463 ; tx_single_pulser:pulser|current_state ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.487 ; tx_single_pulser:pulser|current_state ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.639      ;
; 0.496 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.646      ;
; 0.496 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.646      ;
; 0.498 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.503 ; tx_baud_counter:baud|count[9]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.516 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.522 ; tx_synchroniser:synchroniser|ff1      ; tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.674      ;
; 0.525 ; tx_controller:ctrl|current_state[1]   ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.677      ;
; 0.533 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; tx_baud_counter:baud|count[8]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.542 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.694      ;
; 0.548 ; tx_counter:counter|count[2]           ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.551 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.568 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.574 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.730      ;
; 0.580 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.730      ;
; 0.583 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.733      ;
; 0.587 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; tx_baud_counter:baud|count[7]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.598 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.599 ; tx_counter:counter|count[2]           ; tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.751      ;
; 0.603 ; tx_baud_counter:baud|count[6]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.607 ; tx_synchroniser:synchroniser|ff2      ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.761      ;
; 0.613 ; tx_controller:ctrl|current_state[1]   ; tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.763      ;
; 0.613 ; tx_counter:counter|count[0]           ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.765      ;
; 0.618 ; tx_counter:counter|count[0]           ; tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.770      ;
; 0.622 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.774      ;
; 0.634 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.644 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.657 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; tx_baud_counter:baud|count[5]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.809      ;
; 0.668 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.818      ;
; 0.668 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.818      ;
; 0.669 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.820      ;
; 0.670 ; tx_counter:counter|count[1]           ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; tx_controller:ctrl|current_state[0]   ; tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.823      ;
; 0.673 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.824      ;
; 0.676 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.826      ;
; 0.678 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.828      ;
; 0.678 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.828      ;
; 0.678 ; tx_controller:ctrl|current_state[0]   ; tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.828      ;
; 0.679 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.832      ;
; 0.690 ; tx_counter:counter|count[1]           ; tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.842      ;
; 0.692 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.844      ;
; 0.704 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.856      ;
; 0.705 ; tx_baud_counter:baud|count[1]         ; tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.857      ;
; 0.714 ; tx_counter:counter|count[2]           ; tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.866      ;
; 0.714 ; tx_baud_counter:baud|count[4]         ; tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.866      ;
; 0.715 ; tx_baud_counter:baud|count[0]         ; tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.867      ;
; 0.727 ; tx_baud_counter:baud|count[3]         ; tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.879      ;
; 0.739 ; tx_baud_counter:baud|count[2]         ; tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.891      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_baud_counter:baud|count[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_controller:ctrl|current_state[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_counter:counter|count[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_shift_register:sr|tmp_data[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_single_pulser:pulser|current_state ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_synchroniser:synchroniser|ff2      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[10]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; baud|count[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[0]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[1]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[2]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; counter|count[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; counter|count[3]|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; ctrl|current_state[0]|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.898 ; 2.898 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.877 ; 2.877 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.898 ; 2.898 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.524 ; 0.524 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.077 ; 0.077 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.511 ; 0.511 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.513 ; 0.513 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.235 ; 0.235 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.461 ; 0.461 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.524 ; 0.524 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.297 ; 0.297 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.187 ; -2.187 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.187 ; -2.187 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.778 ; -2.778 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.066  ; 0.066  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.099 ; -0.099 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.181  ; 0.181  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.120  ; 0.120  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.052  ; 0.052  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.039  ; 0.039  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.491 ; 4.491 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 4.137 ; 4.137 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 4.137 ; 4.137 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.491 ; 4.491 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 4.137 ; 4.137 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[2]      ; HEX4[1]     ; 3.789 ; 3.789 ; 3.789 ; 3.789 ;
; SW[2]      ; HEX4[2]     ;       ; 3.793 ; 3.793 ;       ;
; SW[2]      ; HEX4[3]     ; 3.647 ; 3.647 ; 3.647 ; 3.647 ;
; SW[2]      ; HEX4[4]     ; 3.662 ;       ;       ; 3.662 ;
; SW[2]      ; HEX4[5]     ; 3.666 ;       ;       ; 3.666 ;
; SW[2]      ; HEX4[6]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[3]      ; HEX4[0]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[3]      ; HEX4[1]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; SW[3]      ; HEX4[2]     ; 3.723 ;       ;       ; 3.723 ;
; SW[3]      ; HEX4[3]     ; 3.570 ; 3.570 ; 3.570 ; 3.570 ;
; SW[3]      ; HEX4[4]     ;       ; 3.585 ; 3.585 ;       ;
; SW[3]      ; HEX4[5]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; SW[3]      ; HEX4[6]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[4]      ; HEX4[0]     ; 3.558 ; 3.558 ; 3.558 ; 3.558 ;
; SW[4]      ; HEX4[1]     ; 3.622 ;       ;       ; 3.622 ;
; SW[4]      ; HEX4[2]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; SW[4]      ; HEX4[3]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[4]      ; HEX4[4]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[4]      ; HEX4[5]     ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; SW[4]      ; HEX4[6]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[5]      ; HEX4[0]     ; 3.480 ; 3.480 ; 3.480 ; 3.480 ;
; SW[5]      ; HEX4[1]     ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
; SW[5]      ; HEX4[2]     ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; SW[5]      ; HEX4[3]     ; 3.401 ; 3.401 ; 3.401 ; 3.401 ;
; SW[5]      ; HEX4[4]     ;       ; 3.419 ; 3.419 ;       ;
; SW[5]      ; HEX4[5]     ; 3.422 ; 3.422 ; 3.422 ; 3.422 ;
; SW[5]      ; HEX4[6]     ; 3.494 ; 3.494 ; 3.494 ; 3.494 ;
; SW[6]      ; HEX5[0]     ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; SW[6]      ; HEX5[1]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[6]      ; HEX5[2]     ;       ; 3.462 ; 3.462 ;       ;
; SW[6]      ; HEX5[3]     ; 3.415 ; 3.415 ; 3.415 ; 3.415 ;
; SW[6]      ; HEX5[4]     ; 3.390 ;       ;       ; 3.390 ;
; SW[6]      ; HEX5[5]     ; 3.398 ;       ;       ; 3.398 ;
; SW[6]      ; HEX5[6]     ; 3.468 ;       ;       ; 3.468 ;
; SW[7]      ; HEX5[0]     ;       ; 3.706 ; 3.706 ;       ;
; SW[7]      ; HEX5[1]     ; 3.689 ; 3.689 ; 3.689 ; 3.689 ;
; SW[7]      ; HEX5[2]     ; 3.630 ;       ;       ; 3.630 ;
; SW[7]      ; HEX5[3]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[7]      ; HEX5[4]     ;       ; 3.568 ; 3.568 ;       ;
; SW[7]      ; HEX5[5]     ; 3.572 ;       ;       ; 3.572 ;
; SW[7]      ; HEX5[6]     ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[8]      ; HEX5[0]     ; 3.611 ; 3.611 ; 3.611 ; 3.611 ;
; SW[8]      ; HEX5[1]     ; 3.603 ;       ;       ; 3.603 ;
; SW[8]      ; HEX5[2]     ;       ; 3.533 ; 3.533 ;       ;
; SW[8]      ; HEX5[3]     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; SW[8]      ; HEX5[4]     ; 3.461 ;       ;       ; 3.461 ;
; SW[8]      ; HEX5[5]     ;       ; 3.468 ; 3.468 ;       ;
; SW[8]      ; HEX5[6]     ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[2]      ; HEX4[1]     ; 3.789 ; 3.789 ; 3.789 ; 3.789 ;
; SW[2]      ; HEX4[2]     ;       ; 3.793 ; 3.793 ;       ;
; SW[2]      ; HEX4[3]     ; 3.647 ; 3.647 ; 3.647 ; 3.647 ;
; SW[2]      ; HEX4[4]     ; 3.662 ;       ;       ; 3.662 ;
; SW[2]      ; HEX4[5]     ; 3.666 ;       ;       ; 3.666 ;
; SW[2]      ; HEX4[6]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[3]      ; HEX4[0]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[3]      ; HEX4[1]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; SW[3]      ; HEX4[2]     ; 3.723 ;       ;       ; 3.723 ;
; SW[3]      ; HEX4[3]     ; 3.570 ; 3.570 ; 3.570 ; 3.570 ;
; SW[3]      ; HEX4[4]     ;       ; 3.585 ; 3.585 ;       ;
; SW[3]      ; HEX4[5]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; SW[3]      ; HEX4[6]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[4]      ; HEX4[0]     ; 3.558 ; 3.558 ; 3.558 ; 3.558 ;
; SW[4]      ; HEX4[1]     ; 3.622 ;       ;       ; 3.622 ;
; SW[4]      ; HEX4[2]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; SW[4]      ; HEX4[3]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[4]      ; HEX4[4]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[4]      ; HEX4[5]     ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; SW[4]      ; HEX4[6]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[5]      ; HEX4[0]     ; 3.480 ; 3.480 ; 3.480 ; 3.480 ;
; SW[5]      ; HEX4[1]     ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
; SW[5]      ; HEX4[2]     ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; SW[5]      ; HEX4[3]     ; 3.401 ; 3.401 ; 3.401 ; 3.401 ;
; SW[5]      ; HEX4[4]     ;       ; 3.419 ; 3.419 ;       ;
; SW[5]      ; HEX4[5]     ; 3.422 ; 3.422 ; 3.422 ; 3.422 ;
; SW[5]      ; HEX4[6]     ; 3.494 ; 3.494 ; 3.494 ; 3.494 ;
; SW[6]      ; HEX5[0]     ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; SW[6]      ; HEX5[1]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[6]      ; HEX5[2]     ;       ; 3.462 ; 3.462 ;       ;
; SW[6]      ; HEX5[3]     ; 3.415 ; 3.415 ; 3.415 ; 3.415 ;
; SW[6]      ; HEX5[4]     ; 3.390 ;       ;       ; 3.390 ;
; SW[6]      ; HEX5[5]     ; 3.398 ;       ;       ; 3.398 ;
; SW[6]      ; HEX5[6]     ; 3.468 ;       ;       ; 3.468 ;
; SW[7]      ; HEX5[0]     ;       ; 3.706 ; 3.706 ;       ;
; SW[7]      ; HEX5[1]     ; 3.689 ; 3.689 ; 3.689 ; 3.689 ;
; SW[7]      ; HEX5[2]     ; 3.630 ;       ;       ; 3.630 ;
; SW[7]      ; HEX5[3]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[7]      ; HEX5[4]     ;       ; 3.568 ; 3.568 ;       ;
; SW[7]      ; HEX5[5]     ; 3.572 ;       ;       ; 3.572 ;
; SW[7]      ; HEX5[6]     ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[8]      ; HEX5[0]     ; 3.611 ; 3.611 ; 3.611 ; 3.611 ;
; SW[8]      ; HEX5[1]     ; 3.603 ;       ;       ; 3.603 ;
; SW[8]      ; HEX5[2]     ;       ; 3.533 ; 3.533 ;       ;
; SW[8]      ; HEX5[3]     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; SW[8]      ; HEX5[4]     ; 3.461 ;       ;       ; 3.461 ;
; SW[8]      ; HEX5[5]     ;       ; 3.468 ; 3.468 ;       ;
; SW[8]      ; HEX5[6]     ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.132  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.132  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -47.123 ; 0.0   ; 0.0      ; 0.0     ; -32.38              ;
;  CLOCK_50        ; -47.123 ; 0.000 ; N/A      ; N/A     ; -32.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.554 ; 5.554 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.350 ; 5.350 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 5.554 ; 5.554 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.934 ; 0.934 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.722 ; 1.722 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.608 ; 1.608 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.205 ; 1.205 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.685 ; 1.685 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.802 ; 1.802 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.267 ; 1.267 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.187 ; -2.187 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.187 ; -2.187 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.778 ; -2.778 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.371  ; 0.371  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.066  ; 0.066  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.099 ; -0.099 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.181  ; 0.181  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.120  ; 0.120  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.052  ; 0.052  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.039  ; 0.039  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 8.162 ; 8.162 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 7.462 ; 7.462 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 7.380 ; 7.380 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 7.462 ; 7.462 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; UART_TXD       ; CLOCK_50   ; 4.491 ; 4.491 ; Rise       ; CLOCK_50        ;
; ctrl_state[*]  ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
;  ctrl_state[0] ; CLOCK_50   ; 4.137 ; 4.137 ; Rise       ; CLOCK_50        ;
;  ctrl_state[1] ; CLOCK_50   ; 4.102 ; 4.102 ; Rise       ; CLOCK_50        ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; SW[2]      ; HEX4[1]     ; 7.294 ; 7.294 ; 7.294 ; 7.294 ;
; SW[2]      ; HEX4[2]     ;       ; 7.303 ; 7.303 ;       ;
; SW[2]      ; HEX4[3]     ; 7.003 ; 7.003 ; 7.003 ; 7.003 ;
; SW[2]      ; HEX4[4]     ; 7.011 ;       ;       ; 7.011 ;
; SW[2]      ; HEX4[5]     ; 7.023 ;       ;       ; 7.023 ;
; SW[2]      ; HEX4[6]     ; 7.178 ; 7.178 ; 7.178 ; 7.178 ;
; SW[3]      ; HEX4[0]     ; 7.020 ; 7.020 ; 7.020 ; 7.020 ;
; SW[3]      ; HEX4[1]     ; 7.169 ; 7.169 ; 7.169 ; 7.169 ;
; SW[3]      ; HEX4[2]     ; 7.177 ;       ;       ; 7.177 ;
; SW[3]      ; HEX4[3]     ; 6.877 ; 6.877 ; 6.877 ; 6.877 ;
; SW[3]      ; HEX4[4]     ;       ; 6.851 ; 6.851 ;       ;
; SW[3]      ; HEX4[5]     ; 6.894 ; 6.894 ; 6.894 ; 6.894 ;
; SW[3]      ; HEX4[6]     ; 7.040 ; 7.040 ; 7.040 ; 7.040 ;
; SW[4]      ; HEX4[0]     ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; SW[4]      ; HEX4[1]     ; 6.932 ;       ;       ; 6.932 ;
; SW[4]      ; HEX4[2]     ; 6.939 ; 6.939 ; 6.939 ; 6.939 ;
; SW[4]      ; HEX4[3]     ; 6.635 ; 6.635 ; 6.635 ; 6.635 ;
; SW[4]      ; HEX4[4]     ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; SW[4]      ; HEX4[5]     ; 6.626 ; 6.626 ; 6.626 ; 6.626 ;
; SW[4]      ; HEX4[6]     ; 6.803 ; 6.803 ; 6.803 ; 6.803 ;
; SW[5]      ; HEX4[0]     ; 6.729 ; 6.729 ; 6.729 ; 6.729 ;
; SW[5]      ; HEX4[1]     ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; SW[5]      ; HEX4[2]     ; 6.863 ; 6.863 ; 6.863 ; 6.863 ;
; SW[5]      ; HEX4[3]     ; 6.564 ; 6.564 ; 6.564 ; 6.564 ;
; SW[5]      ; HEX4[4]     ;       ; 6.574 ; 6.574 ;       ;
; SW[5]      ; HEX4[5]     ; 6.586 ; 6.586 ; 6.586 ; 6.586 ;
; SW[5]      ; HEX4[6]     ; 6.739 ; 6.739 ; 6.739 ; 6.739 ;
; SW[6]      ; HEX5[0]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[6]      ; HEX5[1]     ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; SW[6]      ; HEX5[2]     ;       ; 6.675 ; 6.675 ;       ;
; SW[6]      ; HEX5[3]     ; 6.582 ; 6.582 ; 6.582 ; 6.582 ;
; SW[6]      ; HEX5[4]     ; 6.549 ;       ;       ; 6.549 ;
; SW[6]      ; HEX5[5]     ; 6.563 ;       ;       ; 6.563 ;
; SW[6]      ; HEX5[6]     ; 6.720 ;       ;       ; 6.720 ;
; SW[7]      ; HEX5[0]     ;       ; 7.081 ; 7.081 ;       ;
; SW[7]      ; HEX5[1]     ; 7.100 ; 7.100 ; 7.100 ; 7.100 ;
; SW[7]      ; HEX5[2]     ; 6.979 ;       ;       ; 6.979 ;
; SW[7]      ; HEX5[3]     ; 6.860 ; 6.860 ; 6.860 ; 6.860 ;
; SW[7]      ; HEX5[4]     ;       ; 6.829 ; 6.829 ;       ;
; SW[7]      ; HEX5[5]     ; 6.839 ;       ;       ; 6.839 ;
; SW[7]      ; HEX5[6]     ; 7.007 ; 7.007 ; 7.007 ; 7.007 ;
; SW[8]      ; HEX5[0]     ; 6.960 ; 6.960 ; 6.960 ; 6.960 ;
; SW[8]      ; HEX5[1]     ; 6.928 ;       ;       ; 6.928 ;
; SW[8]      ; HEX5[2]     ;       ; 6.820 ; 6.820 ;       ;
; SW[8]      ; HEX5[3]     ; 6.687 ; 6.687 ; 6.687 ; 6.687 ;
; SW[8]      ; HEX5[4]     ; 6.654 ;       ;       ; 6.654 ;
; SW[8]      ; HEX5[5]     ;       ; 6.669 ; 6.669 ;       ;
; SW[8]      ; HEX5[6]     ; 6.827 ; 6.827 ; 6.827 ; 6.827 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX4[0]     ; 3.729 ; 3.729 ; 3.729 ; 3.729 ;
; SW[2]      ; HEX4[1]     ; 3.789 ; 3.789 ; 3.789 ; 3.789 ;
; SW[2]      ; HEX4[2]     ;       ; 3.793 ; 3.793 ;       ;
; SW[2]      ; HEX4[3]     ; 3.647 ; 3.647 ; 3.647 ; 3.647 ;
; SW[2]      ; HEX4[4]     ; 3.662 ;       ;       ; 3.662 ;
; SW[2]      ; HEX4[5]     ; 3.666 ;       ;       ; 3.666 ;
; SW[2]      ; HEX4[6]     ; 3.736 ; 3.736 ; 3.736 ; 3.736 ;
; SW[3]      ; HEX4[0]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[3]      ; HEX4[1]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; SW[3]      ; HEX4[2]     ; 3.723 ;       ;       ; 3.723 ;
; SW[3]      ; HEX4[3]     ; 3.570 ; 3.570 ; 3.570 ; 3.570 ;
; SW[3]      ; HEX4[4]     ;       ; 3.585 ; 3.585 ;       ;
; SW[3]      ; HEX4[5]     ; 3.589 ; 3.589 ; 3.589 ; 3.589 ;
; SW[3]      ; HEX4[6]     ; 3.652 ; 3.652 ; 3.652 ; 3.652 ;
; SW[4]      ; HEX4[0]     ; 3.558 ; 3.558 ; 3.558 ; 3.558 ;
; SW[4]      ; HEX4[1]     ; 3.622 ;       ;       ; 3.622 ;
; SW[4]      ; HEX4[2]     ; 3.627 ; 3.627 ; 3.627 ; 3.627 ;
; SW[4]      ; HEX4[3]     ; 3.476 ; 3.476 ; 3.476 ; 3.476 ;
; SW[4]      ; HEX4[4]     ; 3.490 ; 3.490 ; 3.490 ; 3.490 ;
; SW[4]      ; HEX4[5]     ; 3.495 ; 3.495 ; 3.495 ; 3.495 ;
; SW[4]      ; HEX4[6]     ; 3.557 ; 3.557 ; 3.557 ; 3.557 ;
; SW[5]      ; HEX4[0]     ; 3.480 ; 3.480 ; 3.480 ; 3.480 ;
; SW[5]      ; HEX4[1]     ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
; SW[5]      ; HEX4[2]     ; 3.549 ; 3.549 ; 3.549 ; 3.549 ;
; SW[5]      ; HEX4[3]     ; 3.401 ; 3.401 ; 3.401 ; 3.401 ;
; SW[5]      ; HEX4[4]     ;       ; 3.419 ; 3.419 ;       ;
; SW[5]      ; HEX4[5]     ; 3.422 ; 3.422 ; 3.422 ; 3.422 ;
; SW[5]      ; HEX4[6]     ; 3.494 ; 3.494 ; 3.494 ; 3.494 ;
; SW[6]      ; HEX5[0]     ; 3.541 ; 3.541 ; 3.541 ; 3.541 ;
; SW[6]      ; HEX5[1]     ; 3.507 ; 3.507 ; 3.507 ; 3.507 ;
; SW[6]      ; HEX5[2]     ;       ; 3.462 ; 3.462 ;       ;
; SW[6]      ; HEX5[3]     ; 3.415 ; 3.415 ; 3.415 ; 3.415 ;
; SW[6]      ; HEX5[4]     ; 3.390 ;       ;       ; 3.390 ;
; SW[6]      ; HEX5[5]     ; 3.398 ;       ;       ; 3.398 ;
; SW[6]      ; HEX5[6]     ; 3.468 ;       ;       ; 3.468 ;
; SW[7]      ; HEX5[0]     ;       ; 3.706 ; 3.706 ;       ;
; SW[7]      ; HEX5[1]     ; 3.689 ; 3.689 ; 3.689 ; 3.689 ;
; SW[7]      ; HEX5[2]     ; 3.630 ;       ;       ; 3.630 ;
; SW[7]      ; HEX5[3]     ; 3.591 ; 3.591 ; 3.591 ; 3.591 ;
; SW[7]      ; HEX5[4]     ;       ; 3.568 ; 3.568 ;       ;
; SW[7]      ; HEX5[5]     ; 3.572 ;       ;       ; 3.572 ;
; SW[7]      ; HEX5[6]     ; 3.653 ; 3.653 ; 3.653 ; 3.653 ;
; SW[8]      ; HEX5[0]     ; 3.611 ; 3.611 ; 3.611 ; 3.611 ;
; SW[8]      ; HEX5[1]     ; 3.603 ;       ;       ; 3.603 ;
; SW[8]      ; HEX5[2]     ;       ; 3.533 ; 3.533 ;       ;
; SW[8]      ; HEX5[3]     ; 3.486 ; 3.486 ; 3.486 ; 3.486 ;
; SW[8]      ; HEX5[4]     ; 3.461 ;       ;       ; 3.461 ;
; SW[8]      ; HEX5[5]     ;       ; 3.468 ; 3.468 ;       ;
; SW[8]      ; HEX5[6]     ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 502      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 502      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 93    ; 93   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Nov 26 18:14:07 2023
Info: Command: quartus_sta tx_uart -c tx_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tx_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.132
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.132       -47.123 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -32.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.509        -7.554 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -32.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4540 megabytes
    Info: Processing ended: Sun Nov 26 18:14:08 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


