============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 27 2024  11:11:35 pm
  Module:                 FADD_dual_mode_pipelined
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

        Instance                 Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------------------------------
FADD_dual_mode_pipelined                               4353   6877.962     0.000     6877.962 <none> (D)  
  a_module               align_mantisa                  490    980.514     0.000      980.514 <none> (D)  
  e_module               Extract                        563    950.076     0.000      950.076 <none> (D)  
  n_module               Normalization                  443    823.878     0.000      823.878 <none> (D)  
  o_module               Operation                      231    703.152     0.000      703.152 <none> (D)  
  p0                     pipeline_extract_align         461    474.354     0.000      474.354 <none> (D)  
  p1                     pipeline_align_op              407    418.950     0.000      418.950 <none> (D)  
  p2                     pipeline_op_norm               248    254.448     0.000      254.448 <none> (D)  
  p3                     pipeline_norm_res              452    465.120     0.000      465.120 <none> (D)  
  p4                     pipeline_res_out               215    227.088     0.000      227.088 <none> (D)  
  r_module               Result_and_exception           803   1484.622     0.000     1484.622 <none> (D)  
  (D) = wireload is default in technology library
