TimeQuest Timing Analyzer report for main
Tue Oct 22 02:45:25 2013
Quartus II Version 10.0 Build 218 06/27/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Setup: 'clock'
 31. Slow 1200mV 0C Model Hold: 'clock'
 32. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Fast 1200mV 0C Model Setup: 'clock'
 47. Fast 1200mV 0C Model Hold: 'clock'
 48. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Web Edition ;
; Revision Name      ; main                                             ;
; Device Family      ; Cyclone IV E                                     ;
; Device Name        ; EP4CE115F29C7                                    ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; main.sdc      ; OK     ; Tue Oct 22 02:44:07 2013 ;
+---------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period     ; Frequency ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clock                                                ; Base      ; 20.000     ; 50.0 MHz  ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clock }                                                ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz  ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; clock  ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+------------+-----------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                           ; Note ;
+-----------+-----------------+------------------------------------------------------+------+
; 8.99 MHz  ; 8.99 MHz        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 79.88 MHz ; 79.88 MHz       ; clock                                                ;      ;
+-----------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                            ;
+------------------------------------------------------+---------+---------------+
; Clock                                                ; Slack   ; End Point TNS ;
+------------------------------------------------------+---------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -11.815 ; -3524.778     ;
; clock                                                ; 5.921   ; 0.000         ;
+------------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clock                                                ; -0.287 ; -0.287        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.025 ; -1.183        ;
+------------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clock                                                ; 9.529     ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 49999.193 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+---------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node            ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; -11.815 ; intercon:i|doutdec_reg[6]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.846     ;
; -11.798 ; intercon:i|doutdec_reg[14] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.832     ;
; -11.774 ; intercon:i|doutdec_reg[5]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.805     ;
; -11.655 ; intercon:i|doutdec_reg[7]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.686     ;
; -11.622 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 28.688     ;
; -11.605 ; intercon:i|doutdec_reg[13] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.639     ;
; -11.528 ; intercon:i|doutdec_reg[4]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.559     ;
; -11.484 ; intercon:i|doutdec_reg[3]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.515     ;
; -11.429 ; intercon:i|doutdec_reg[13] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 28.495     ;
; -11.422 ; intercon:i|doutdec_reg[2]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.453     ;
; -11.403 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.466     ;
; -11.359 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.422     ;
; -11.356 ; intercon:i|doutdec_reg[1]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.917     ; 28.387     ;
; -11.339 ; intercon:i|doutdec_reg[10] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.373     ;
; -11.333 ; intercon:i|doutdec_reg[14] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.880     ; 28.401     ;
; -11.330 ; intercon:i|doutdec_reg[14] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.898     ; 28.380     ;
; -11.314 ; intercon:i|doutdec_reg[14] ; code:c|opp[3][25]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.856     ; 28.406     ;
; -11.296 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.874     ; 28.370     ;
; -11.288 ; intercon:i|doutdec_reg[12] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.322     ;
; -11.285 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.883     ; 28.350     ;
; -11.259 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.883     ; 28.324     ;
; -11.252 ; intercon:i|doutdec_reg[14] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.916     ; 28.284     ;
; -11.220 ; intercon:i|doutdec_reg[15] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.254     ;
; -11.218 ; intercon:i|doutdec_reg[14] ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.910     ; 28.256     ;
; -11.215 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.886     ; 28.277     ;
; -11.214 ; intercon:i|doutdec_reg[8]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.248     ;
; -11.210 ; intercon:i|doutdec_reg[13] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.273     ;
; -11.197 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.886     ; 28.259     ;
; -11.180 ; intercon:i|doutdec_reg[14] ; code:c|opp[5][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.862     ; 28.266     ;
; -11.180 ; intercon:i|doutdec_reg[7]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.243     ;
; -11.166 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.229     ;
; -11.163 ; intercon:i|doutdec_reg[10] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 28.229     ;
; -11.162 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.894     ; 28.216     ;
; -11.162 ; intercon:i|doutdec_reg[5]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.225     ;
; -11.157 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][18]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.909     ; 28.196     ;
; -11.157 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.886     ; 28.219     ;
; -11.143 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][9]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.874     ; 28.217     ;
; -11.140 ; intercon:i|doutdec_reg[13] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.880     ; 28.208     ;
; -11.137 ; intercon:i|doutdec_reg[13] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.898     ; 28.187     ;
; -11.122 ; intercon:i|doutdec_reg[6]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.185     ;
; -11.121 ; intercon:i|doutdec_reg[13] ; code:c|opp[3][25]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.856     ; 28.213     ;
; -11.109 ; intercon:i|doutdec_reg[9]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 28.143     ;
; -11.107 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.893     ; 28.162     ;
; -11.103 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.874     ; 28.177     ;
; -11.092 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.883     ; 28.157     ;
; -11.088 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.903     ; 28.133     ;
; -11.081 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.876     ; 28.153     ;
; -11.080 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][15] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.878     ; 28.150     ;
; -11.066 ; intercon:i|doutdec_reg[13] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.883     ; 28.131     ;
; -11.059 ; intercon:i|doutdec_reg[13] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.916     ; 28.091     ;
; -11.044 ; intercon:i|doutdec_reg[15] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 28.110     ;
; -11.044 ; intercon:i|doutdec_reg[6]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.906     ; 28.086     ;
; -11.042 ; intercon:i|doutdec_reg[14] ; code:c|opp[7][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.879     ; 28.111     ;
; -11.041 ; intercon:i|doutdec_reg[12] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 28.107     ;
; -11.037 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 28.103     ;
; -11.035 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.888     ; 28.095     ;
; -11.023 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.877     ; 28.094     ;
; -11.011 ; intercon:i|doutdec_reg[22] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.386     ; 27.573     ;
; -11.003 ; intercon:i|doutdec_reg[13] ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.910     ; 28.041     ;
; -11.003 ; intercon:i|doutdec_reg[5]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.906     ; 28.045     ;
; -10.997 ; intercon:i|doutdec_reg[6]  ; code:c|opp[2][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.858     ; 28.087     ;
; -10.996 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.883     ; 28.061     ;
; -10.994 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.888     ; 28.054     ;
; -10.990 ; intercon:i|doutdec_reg[6]  ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.897     ; 28.041     ;
; -10.989 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.894     ; 28.043     ;
; -10.987 ; intercon:i|doutdec_reg[13] ; code:c|opp[5][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.862     ; 28.073     ;
; -10.986 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.913     ; 28.021     ;
; -10.982 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.877     ; 28.053     ;
; -10.980 ; intercon:i|doutdec_reg[14] ; code:c|opp[4][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.908     ; 28.020     ;
; -10.972 ; intercon:i|doutdec_reg[14] ; code:c|opp[5][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.910     ; 28.010     ;
; -10.964 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][18]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.909     ; 28.003     ;
; -10.962 ; intercon:i|doutdec_reg[11] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.914     ; 27.996     ;
; -10.961 ; intercon:i|doutdec_reg[7]  ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.888     ; 28.021     ;
; -10.956 ; intercon:i|doutdec_reg[5]  ; code:c|opp[2][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.858     ; 28.046     ;
; -10.951 ; intercon:i|doutdec_reg[4]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.886     ; 28.013     ;
; -10.950 ; intercon:i|doutdec_reg[13] ; code:c|opp[10][9]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.874     ; 28.024     ;
; -10.949 ; intercon:i|doutdec_reg[5]  ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.897     ; 28.000     ;
; -10.947 ; intercon:i|doutdec_reg[13] ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.894     ; 28.001     ;
; -10.944 ; intercon:i|doutdec_reg[10] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 28.007     ;
; -10.943 ; intercon:i|doutdec_reg[5]  ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.888     ; 28.003     ;
; -10.941 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][22] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.878     ; 28.011     ;
; -10.941 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][0]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.898     ; 27.991     ;
; -10.933 ; intercon:i|doutdec_reg[9]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 27.999     ;
; -10.929 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.873     ; 28.004     ;
; -10.925 ; intercon:i|doutdec_reg[14] ; code:c|opp[4][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.873     ; 28.000     ;
; -10.917 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.888     ; 27.977     ;
; -10.916 ; intercon:i|doutdec_reg[4]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 27.979     ;
; -10.914 ; intercon:i|doutdec_reg[13] ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.893     ; 27.969     ;
; -10.907 ; intercon:i|doutdec_reg[3]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.886     ; 27.969     ;
; -10.903 ; intercon:i|doutdec_reg[6]  ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.888     ; 27.963     ;
; -10.901 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.855     ; 27.994     ;
; -10.900 ; intercon:i|doutdec_reg[10] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.885     ; 27.963     ;
; -10.896 ; intercon:i|doutdec_reg[6]  ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.896     ; 27.948     ;
; -10.895 ; intercon:i|doutdec_reg[13] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.903     ; 27.940     ;
; -10.893 ; intercon:i|doutdec_reg[5]  ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.913     ; 27.928     ;
; -10.891 ; intercon:i|doutdec_reg[7]  ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.883     ; 27.956     ;
; -10.888 ; intercon:i|doutdec_reg[7]  ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.901     ; 27.935     ;
; -10.887 ; intercon:i|doutdec_reg[13] ; code:c|opp[10][15] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.878     ; 27.957     ;
; -10.886 ; intercon:i|doutdec_reg[22] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -3.375     ; 27.459     ;
; -10.885 ; intercon:i|doutdec_reg[8]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.882     ; 27.951     ;
+---------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                 ;
+-------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 5.921 ; code:c|dout_reg[99]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.718      ; 16.715     ;
; 5.969 ; code:c|dout_reg[84]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 16.653     ;
; 6.070 ; code:c|dout_reg[99]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.719      ; 16.567     ;
; 6.092 ; code:c|dout_reg[100] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 16.530     ;
; 6.116 ; code:c|dout_reg[94]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 16.503     ;
; 6.118 ; code:c|dout_reg[84]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.705      ; 16.505     ;
; 6.231 ; code:c|dout_reg[99]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.718      ; 16.405     ;
; 6.241 ; code:c|dout_reg[100] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.705      ; 16.382     ;
; 6.265 ; code:c|dout_reg[94]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.702      ; 16.355     ;
; 6.279 ; code:c|dout_reg[84]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 16.343     ;
; 6.331 ; code:c|dout_reg[64]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.726      ; 16.313     ;
; 6.343 ; code:c|dout_reg[102] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.697      ; 16.272     ;
; 6.402 ; code:c|dout_reg[100] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 16.220     ;
; 6.426 ; code:c|dout_reg[94]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 16.193     ;
; 6.432 ; code:c|dout_reg[42]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.697      ; 16.183     ;
; 6.480 ; code:c|dout_reg[64]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.727      ; 16.165     ;
; 6.492 ; code:c|dout_reg[102] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.698      ; 16.124     ;
; 6.564 ; code:c|dout_reg[99]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.721      ; 16.075     ;
; 6.570 ; code:c|dout_reg[91]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 16.049     ;
; 6.581 ; code:c|dout_reg[42]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.698      ; 16.035     ;
; 6.584 ; code:c|dout_reg[99]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.721      ; 16.055     ;
; 6.612 ; code:c|dout_reg[84]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 16.013     ;
; 6.632 ; code:c|dout_reg[84]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.993     ;
; 6.641 ; code:c|dout_reg[64]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.726      ; 16.003     ;
; 6.653 ; code:c|dout_reg[102] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.697      ; 15.962     ;
; 6.719 ; code:c|dout_reg[91]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.702      ; 15.901     ;
; 6.735 ; code:c|dout_reg[100] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.890     ;
; 6.742 ; code:c|dout_reg[42]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.697      ; 15.873     ;
; 6.753 ; code:c|dout_reg[97]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.673      ; 15.838     ;
; 6.755 ; code:c|dout_reg[100] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.870     ;
; 6.761 ; code:c|dout_reg[94]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.861     ;
; 6.781 ; code:c|dout_reg[94]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.841     ;
; 6.798 ; code:c|dout_reg[62]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.827     ;
; 6.880 ; code:c|dout_reg[91]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 15.739     ;
; 6.902 ; code:c|dout_reg[97]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.674      ; 15.690     ;
; 6.947 ; code:c|dout_reg[62]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.708      ; 15.679     ;
; 6.978 ; code:c|dout_reg[64]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.729      ; 15.669     ;
; 6.979 ; code:c|dout_reg[106] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 15.640     ;
; 6.986 ; code:c|dout_reg[102] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.700      ; 15.632     ;
; 6.998 ; code:c|dout_reg[64]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.729      ; 15.649     ;
; 7.006 ; code:c|dout_reg[102] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.700      ; 15.612     ;
; 7.063 ; code:c|dout_reg[97]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.673      ; 15.528     ;
; 7.075 ; code:c|dout_reg[42]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.700      ; 15.543     ;
; 7.095 ; code:c|dout_reg[42]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.700      ; 15.523     ;
; 7.108 ; code:c|dout_reg[62]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.517     ;
; 7.128 ; code:c|dout_reg[106] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.702      ; 15.492     ;
; 7.160 ; code:c|dout_reg[72]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.682      ; 15.440     ;
; 7.183 ; code:c|dout_reg[103] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.673      ; 15.408     ;
; 7.191 ; code:c|dout_reg[99]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.718      ; 15.445     ;
; 7.206 ; code:c|dout_reg[99]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.718      ; 15.430     ;
; 7.210 ; code:c|dout_reg[16]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.724      ; 15.432     ;
; 7.213 ; code:c|dout_reg[91]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.409     ;
; 7.233 ; code:c|dout_reg[91]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.389     ;
; 7.239 ; code:c|dout_reg[84]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.383     ;
; 7.254 ; code:c|dout_reg[84]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.368     ;
; 7.289 ; code:c|dout_reg[106] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 15.330     ;
; 7.309 ; code:c|dout_reg[72]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.683      ; 15.292     ;
; 7.332 ; code:c|dout_reg[103] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.674      ; 15.260     ;
; 7.357 ; code:c|dout_reg[44]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.726      ; 15.287     ;
; 7.359 ; code:c|dout_reg[16]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.725      ; 15.284     ;
; 7.361 ; code:c|dout_reg[33]  ; intercon:i|data_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.686      ; 15.243     ;
; 7.362 ; code:c|dout_reg[100] ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.260     ;
; 7.364 ; code:c|dout_reg[94]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 15.255     ;
; 7.375 ; code:c|dout_reg[36]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.724      ; 15.267     ;
; 7.377 ; code:c|dout_reg[100] ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 15.245     ;
; 7.391 ; code:c|dout_reg[10]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.664      ; 15.191     ;
; 7.396 ; code:c|dout_reg[97]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.676      ; 15.198     ;
; 7.399 ; code:c|dout_reg[12]  ; intercon:i|data_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.674      ; 15.193     ;
; 7.402 ; code:c|dout_reg[43]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.673      ; 15.189     ;
; 7.403 ; code:c|dout_reg[94]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.701      ; 15.216     ;
; 7.416 ; code:c|dout_reg[97]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.676      ; 15.178     ;
; 7.441 ; code:c|dout_reg[62]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.710      ; 15.187     ;
; 7.451 ; code:c|dout_reg[7]   ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.664      ; 15.131     ;
; 7.461 ; code:c|dout_reg[62]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.710      ; 15.167     ;
; 7.464 ; code:c|dout_reg[47]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.678      ; 15.132     ;
; 7.468 ; code:c|dout_reg[22]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.666      ; 15.116     ;
; 7.470 ; code:c|dout_reg[72]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.682      ; 15.130     ;
; 7.470 ; code:c|dout_reg[13]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.664      ; 15.112     ;
; 7.482 ; uartcom:u|tx_reg     ; tx                      ; clock                                                ; clock       ; 20.000       ; -3.050     ; 7.448      ;
; 7.493 ; code:c|dout_reg[103] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.673      ; 15.098     ;
; 7.502 ; code:c|dout_reg[33]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.686      ; 15.102     ;
; 7.503 ; code:c|dout_reg[34]  ; intercon:i|data_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.686      ; 15.101     ;
; 7.504 ; code:c|dout_reg[54]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.672      ; 15.086     ;
; 7.506 ; code:c|dout_reg[44]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.727      ; 15.139     ;
; 7.520 ; code:c|dout_reg[16]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.724      ; 15.122     ;
; 7.524 ; code:c|dout_reg[36]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.725      ; 15.119     ;
; 7.533 ; code:c|dout_reg[57]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.666      ; 15.051     ;
; 7.535 ; code:c|dout_reg[82]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.090     ;
; 7.545 ; code:c|dout_reg[36]  ; intercon:i|data_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.725      ; 15.098     ;
; 7.551 ; code:c|dout_reg[43]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.674      ; 15.041     ;
; 7.579 ; code:c|dout_reg[64]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.726      ; 15.065     ;
; 7.594 ; code:c|dout_reg[43]  ; intercon:i|data_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.674      ; 14.998     ;
; 7.613 ; code:c|dout_reg[47]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.679      ; 14.984     ;
; 7.613 ; code:c|dout_reg[102] ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.697      ; 15.002     ;
; 7.613 ; code:c|dout_reg[61]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.707      ; 15.012     ;
; 7.617 ; code:c|dout_reg[22]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.667      ; 14.968     ;
; 7.623 ; code:c|dout_reg[106] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 14.999     ;
; 7.625 ; code:c|dout_reg[64]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.726      ; 15.019     ;
; 7.628 ; code:c|dout_reg[102] ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.697      ; 14.987     ;
; 7.643 ; code:c|dout_reg[106] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.704      ; 14.979     ;
+-------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                  ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.287 ; code:c|dout_reg[36]           ; intercon:i|data_reg[10]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.317      ; 3.286      ;
; 0.180  ; code:c|dout_reg[111]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.242      ; 3.678      ;
; 0.182  ; code:c|dout_reg[111]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.242      ; 3.680      ;
; 0.241  ; code:c|dout_reg[112]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.253      ; 3.750      ;
; 0.243  ; code:c|dout_reg[112]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.253      ; 3.752      ;
; 0.350  ; uartcom:u|state_reg1.write1   ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|state_reg1.idle1    ; uartcom:u|state_reg1.idle1    ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|load_out_reg       ; intercon:i|load_out_reg       ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|state_reg1.loaddata ; uartcom:u|state_reg1.loaddata ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|s_reg              ; intercon:i|s_reg              ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|load_uart_reg       ; uartcom:u|load_uart_reg       ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|data_recout_reg     ; uartcom:u|data_recout_reg     ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|cont_reg[0]        ; intercon:i|cont_reg[0]        ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|cont_reg[2]        ; intercon:i|cont_reg[2]        ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|cont_reg[1]        ; intercon:i|cont_reg[1]        ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|contin_reg[1]      ; intercon:i|contin_reg[1]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|state_reg.read1     ; uartcom:u|state_reg.read1     ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|data_reg[4]        ; intercon:i|data_reg[4]        ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|load_code_reg      ; intercon:i|load_code_reg      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; intercon:i|data_ch_reg        ; intercon:i|data_ch_reg        ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|state_reg.start1    ; uartcom:u|state_reg.start1    ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|tx_reg              ; uartcom:u|tx_reg              ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.350  ; uartcom:u|d_reg1[0]           ; uartcom:u|d_reg1[0]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.669      ;
; 0.351  ; intercon:i|contin_reg[2]      ; intercon:i|contin_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.669      ;
; 0.351  ; intercon:i|contin_reg[0]      ; intercon:i|contin_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.669      ;
; 0.351  ; intercon:i|round_reg[1]       ; intercon:i|round_reg[1]       ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.669      ;
; 0.416  ; intercon:i|load_out_reg       ; uartcom:u|d_reg1[0]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.735      ;
; 0.442  ; intercon:i|state_reg[2]       ; intercon:i|contin_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.760      ;
; 0.450  ; intercon:i|state_reg[2]       ; intercon:i|round_reg[1]       ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.768      ;
; 0.523  ; intercon:i|doutuart_reg[6]    ; uartcom:u|d_reg1[7]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.841      ;
; 0.524  ; code:c|dout_reg[110]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.272      ; 4.052      ;
; 0.526  ; code:c|dout_reg[110]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 3.272      ; 4.054      ;
; 0.531  ; uartcom:u|d_reg[6]            ; uartcom:u|d_reg[5]            ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.849      ;
; 0.533  ; uartcom:u|d_reg[5]            ; uartcom:u|d_reg[4]            ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.851      ;
; 0.544  ; intercon:i|doutuart_reg[3]    ; uartcom:u|d_reg1[4]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.862      ;
; 0.552  ; intercon:i|doutuart_reg[5]    ; uartcom:u|d_reg1[6]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.870      ;
; 0.553  ; intercon:i|contin_reg[0]      ; intercon:i|contin_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.871      ;
; 0.554  ; intercon:i|doutuart_reg[2]    ; uartcom:u|d_reg1[3]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.872      ;
; 0.554  ; intercon:i|doutuart_reg[0]    ; uartcom:u|d_reg1[1]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.872      ;
; 0.555  ; intercon:i|doutuart_reg[4]    ; uartcom:u|d_reg1[5]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.873      ;
; 0.556  ; intercon:i|doutuart_reg[1]    ; uartcom:u|d_reg1[2]           ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.874      ;
; 0.562  ; intercon:i|data_reg[21]       ; intercon:i|doutuart_reg[5]    ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.880      ;
; 0.570  ; intercon:i|start_out_reg      ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.888      ;
; 0.589  ; uartcom:u|counter_reg[3]      ; uartcom:u|counter_reg[3]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.908      ;
; 0.590  ; uartcom:u|cnt_reg1[3]         ; uartcom:u|cnt_reg1[3]         ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.909      ;
; 0.590  ; uartcom:u|cnt_reg1[2]         ; uartcom:u|cnt_reg1[2]         ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.909      ;
; 0.591  ; uartcom:u|cnt_reg1[1]         ; uartcom:u|cnt_reg1[1]         ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.910      ;
; 0.591  ; uartcom:u|counter_reg[1]      ; uartcom:u|counter_reg[1]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.910      ;
; 0.591  ; uartcom:u|cnt_reg[2]          ; uartcom:u|cnt_reg[2]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.910      ;
; 0.592  ; uartcom:u|counter_reg[5]      ; uartcom:u|counter_reg[5]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.911      ;
; 0.592  ; uartcom:u|counter_reg[7]      ; uartcom:u|counter_reg[7]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.911      ;
; 0.593  ; uartcom:u|i_reg[1]            ; uartcom:u|i_reg[1]            ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.912      ;
; 0.596  ; uartcom:u|counter_reg[4]      ; uartcom:u|counter_reg[4]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.915      ;
; 0.596  ; uartcom:u|i_reg[2]            ; uartcom:u|i_reg[2]            ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.915      ;
; 0.597  ; uartcom:u|cnt_reg[4]          ; uartcom:u|cnt_reg[4]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.916      ;
; 0.599  ; uartcom:u|cnt_reg1[4]         ; uartcom:u|cnt_reg1[4]         ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.918      ;
; 0.599  ; uartcom:u|counter_reg[2]      ; uartcom:u|counter_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.918      ;
; 0.601  ; uartcom:u|counter_reg[8]      ; uartcom:u|counter_reg[8]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.920      ;
; 0.602  ; uartcom:u|i_reg1[3]           ; uartcom:u|i_reg1[3]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.921      ;
; 0.602  ; uartcom:u|i_reg1[15]          ; uartcom:u|i_reg1[15]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.921      ;
; 0.602  ; uartcom:u|i_reg1[13]          ; uartcom:u|i_reg1[13]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.921      ;
; 0.602  ; uartcom:u|i_reg1[5]           ; uartcom:u|i_reg1[5]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.921      ;
; 0.603  ; uartcom:u|i_reg1[1]           ; uartcom:u|i_reg1[1]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.922      ;
; 0.603  ; uartcom:u|counter_reg[6]      ; uartcom:u|counter_reg[6]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.922      ;
; 0.603  ; uartcom:u|i_reg1[29]          ; uartcom:u|i_reg1[29]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.922      ;
; 0.603  ; uartcom:u|i_reg1[21]          ; uartcom:u|i_reg1[21]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.922      ;
; 0.603  ; uartcom:u|i_reg1[19]          ; uartcom:u|i_reg1[19]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.922      ;
; 0.603  ; uartcom:u|i_reg1[11]          ; uartcom:u|i_reg1[11]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.922      ;
; 0.604  ; uartcom:u|i_reg1[27]          ; uartcom:u|i_reg1[27]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.923      ;
; 0.604  ; uartcom:u|i_reg1[17]          ; uartcom:u|i_reg1[17]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.923      ;
; 0.605  ; uartcom:u|i_reg1[31]          ; uartcom:u|i_reg1[31]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.924      ;
; 0.605  ; uartcom:u|i_reg1[22]          ; uartcom:u|i_reg1[22]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.924      ;
; 0.605  ; uartcom:u|i_reg1[9]           ; uartcom:u|i_reg1[9]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.924      ;
; 0.605  ; uartcom:u|i_reg1[6]           ; uartcom:u|i_reg1[6]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.924      ;
; 0.605  ; uartcom:u|i_reg1[7]           ; uartcom:u|i_reg1[7]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.924      ;
; 0.606  ; uartcom:u|i_reg1[25]          ; uartcom:u|i_reg1[25]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.925      ;
; 0.606  ; uartcom:u|i_reg1[23]          ; uartcom:u|i_reg1[23]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.925      ;
; 0.607  ; uartcom:u|i_reg1[2]           ; uartcom:u|i_reg1[2]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.926      ;
; 0.607  ; uartcom:u|i_reg1[16]          ; uartcom:u|i_reg1[16]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.926      ;
; 0.607  ; uartcom:u|i_reg1[14]          ; uartcom:u|i_reg1[14]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.926      ;
; 0.608  ; uartcom:u|i_reg1[20]          ; uartcom:u|i_reg1[20]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.608  ; uartcom:u|i_reg1[18]          ; uartcom:u|i_reg1[18]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.608  ; uartcom:u|i_reg1[8]           ; uartcom:u|i_reg1[8]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.608  ; uartcom:u|i_reg1[10]          ; uartcom:u|i_reg1[10]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.608  ; uartcom:u|i_reg1[12]          ; uartcom:u|i_reg1[12]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.608  ; uartcom:u|i_reg1[4]           ; uartcom:u|i_reg1[4]           ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.608  ; uartcom:u|i_reg[3]            ; uartcom:u|i_reg[3]            ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.927      ;
; 0.609  ; uartcom:u|i_reg1[26]          ; uartcom:u|i_reg1[26]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.928      ;
; 0.609  ; uartcom:u|i_reg1[24]          ; uartcom:u|i_reg1[24]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.928      ;
; 0.609  ; uartcom:u|i_reg1[28]          ; uartcom:u|i_reg1[28]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.928      ;
; 0.609  ; uartcom:u|i_reg1[30]          ; uartcom:u|i_reg1[30]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.928      ;
; 0.609  ; uartcom:u|counter_reg[0]      ; uartcom:u|counter_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.928      ;
; 0.609  ; uartcom:u|cnt_reg[0]          ; uartcom:u|cnt_reg[0]          ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.928      ;
; 0.610  ; uartcom:u|cnt_reg1[0]         ; uartcom:u|cnt_reg1[0]         ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.929      ;
; 0.610  ; uartcom:u|d_reg[1]            ; uartcom:u|d_reg[0]            ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.928      ;
; 0.610  ; uartcom:u|i_reg[0]            ; uartcom:u|i_reg[0]            ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.929      ;
; 0.614  ; uartcom:u|state_reg1.loaddata ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.113      ; 0.933      ;
; 0.620  ; uartcom:u|d_reg[3]            ; uartcom:u|d_reg[2]            ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.938      ;
; 0.621  ; uartcom:u|d_reg[2]            ; uartcom:u|d_reg[1]            ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.939      ;
; 0.621  ; uartcom:u|d_reg[4]            ; uartcom:u|d_reg[3]            ; clock                                                ; clock       ; 0.000        ; 0.112      ; 0.939      ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.025 ; code:c|load_reg         ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 0.669      ;
; -0.025 ; code:c|data_code_ch_reg ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 0.669      ;
; -0.025 ; code:c|formnex[8]       ; code:c|formnex[8]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 0.669      ;
; -0.025 ; code:c|formnex[14]      ; code:c|formnex[14]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 0.669      ;
; -0.025 ; code:c|formnex[11]      ; code:c|formnex[11]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 0.669      ;
; -0.024 ; code:c|y_reg[4]         ; code:c|y_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|M_reg[2][11]     ; code:c|M_reg[2][11]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|y_reg[3]         ; code:c|y_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|rotate[0]        ; code:c|rotate[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|rotate[1]        ; code:c|rotate[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|rotate[2]        ; code:c|rotate[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[13]         ; code:c|form[13]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[15]         ; code:c|form[15]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|rotate[5]        ; code:c|rotate[5]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|rotate[6]        ; code:c|rotate[6]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[14]         ; code:c|form[14]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[3]       ; code:c|formnex[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[3]          ; code:c|form[3]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[4]          ; code:c|form[4]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[6]       ; code:c|formnex[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[4]       ; code:c|formnex[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[6]          ; code:c|form[6]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[5]          ; code:c|form[5]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[5]       ; code:c|formnex[5]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[2]          ; code:c|form[2]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[2]       ; code:c|formnex[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[10]      ; code:c|formnex[10]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[10]         ; code:c|form[10]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[9]       ; code:c|formnex[9]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[9]          ; code:c|form[9]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[12]      ; code:c|formnex[12]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[12]         ; code:c|form[12]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[7]          ; code:c|form[7]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[7]       ; code:c|formnex[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[0]          ; code:c|form[0]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|formnex[1]       ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.024 ; code:c|form[1]          ; code:c|form[1]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.669      ;
; -0.023 ; code:c|x_reg[4]         ; code:c|x_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|M_reg[3][11]     ; code:c|M_reg[3][11]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|x_reg[2]         ; code:c|x_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|formnex[13]      ; code:c|formnex[13]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|form[8]          ; code:c|form[8]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|formnex[15]      ; code:c|formnex[15]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|rotate[4]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|rotate[3]        ; code:c|rotate[3]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|M_reg[2][8]      ; code:c|M_reg[2][8]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|M_reg[3][8]      ; code:c|M_reg[3][8]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.023 ; code:c|form[11]         ; code:c|form[11]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.669      ;
; -0.019 ; code:c|state_reg[0]     ; code:c|state_reg[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.674      ;
; -0.018 ; code:c|x_reg[0]         ; code:c|x_reg[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.674      ;
; 0.260  ; code:c|rotate[0]        ; code:c|rotate[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.953      ;
; 0.279  ; code:c|y_reg[2]         ; code:c|dout_reg[111]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 0.973      ;
; 0.286  ; code:c|x_reg[3]         ; code:c|x_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 0.978      ;
; 0.301  ; code:c|rotate[5]        ; code:c|rotate[6]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 0.994      ;
; 0.331  ; code:c|state_reg[0]     ; code:c|sw2              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.024      ;
; 0.381  ; code:c|formnex[2]       ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.074      ;
; 0.390  ; code:c|state_reg[1]     ; code:c|state_reg[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.083      ;
; 0.403  ; code:c|y_reg[3]         ; code:c|y_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.096      ;
; 0.405  ; code:c|x_reg[3]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 1.097      ;
; 0.440  ; code:c|rotate[1]        ; code:c|rotate[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.133      ;
; 0.500  ; code:c|rotate[6]        ; code:c|rotate[5]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.193      ;
; 0.508  ; code:c|state_reg[0]     ; code:c|sw1              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.201      ;
; 0.620  ; code:c|M_reg[5][1]      ; code:c|M_reg[5][1]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.313      ;
; 0.624  ; code:c|M_reg[0][1]      ; code:c|M_reg[0][1]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.317      ;
; 0.664  ; code:c|x_reg[1]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 1.356      ;
; 0.671  ; code:c|x_reg[0]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 1.363      ;
; 0.706  ; code:c|M_reg[5][16]     ; code:c|M_reg[5][16]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.399      ;
; 0.724  ; code:c|form[6]          ; code:c|formnex[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.494      ; 1.424      ;
; 0.734  ; code:c|state_reg[1]     ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.504      ; 1.444      ;
; 0.734  ; code:c|state_reg[1]     ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.504      ; 1.444      ;
; 0.816  ; code:c|y_reg[0]         ; code:c|y_reg[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.509      ;
; 0.862  ; code:c|state_reg[0]     ; code:c|y_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.489      ; 1.557      ;
; 0.875  ; code:c|y_reg[2]         ; code:c|y_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 1.569      ;
; 0.919  ; code:c|form[13]         ; code:c|formnex[13]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.491      ; 1.616      ;
; 0.972  ; code:c|formnex[13]      ; code:c|M_reg[0][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.485      ; 1.663      ;
; 1.071  ; code:c|form[1]          ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.495      ; 1.772      ;
; 1.108  ; code:c|rotate[2]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 1.797      ;
; 1.122  ; code:c|form[10]         ; code:c|formnex[10]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.494      ; 1.822      ;
; 1.150  ; code:c|form[2]          ; code:c|formnex[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.500      ; 1.856      ;
; 1.191  ; code:c|M_reg[2][8]      ; code:c|dout_reg[44]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.829      ;
; 1.210  ; code:c|formnex[13]      ; code:c|M_reg[3][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.903      ;
; 1.210  ; code:c|formnex[13]      ; code:c|M_reg[3][10]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.487      ; 1.903      ;
; 1.230  ; code:c|formnex[13]      ; code:c|M_reg[4][3]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.495      ; 1.931      ;
; 1.242  ; code:c|formnex[8]       ; code:c|formnex[11]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 1.936      ;
; 1.274  ; code:c|formnex[13]      ; code:c|M_reg[3][7]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 1.966      ;
; 1.324  ; code:c|formnex[15]      ; code:c|M_reg[4][12]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.485      ; 2.015      ;
; 1.334  ; code:c|M_reg[4][13]     ; code:c|dout_reg[85]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.488      ; 2.028      ;
; 1.344  ; code:c|x_reg[2]         ; code:c|dout_reg[117]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 2.061      ;
; 1.347  ; code:c|x_reg[2]         ; code:c|dout_reg[116]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.511      ; 2.064      ;
; 1.350  ; code:c|form[3]          ; code:c|formnex[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.494      ; 2.050      ;
; 1.353  ; code:c|rotate[0]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.042      ;
; 1.359  ; code:c|state_reg[0]     ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 2.038      ;
; 1.370  ; code:c|M_reg[3][10]     ; code:c|dout_reg[64]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 2.008      ;
; 1.384  ; code:c|form[15]         ; code:c|formnex[15]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.491      ; 2.081      ;
; 1.385  ; code:c|form[9]          ; code:c|formnex[9]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.501      ; 2.092      ;
; 1.387  ; code:c|rotate[1]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.483      ; 2.076      ;
; 1.408  ; code:c|formnex[15]      ; code:c|M_reg[4][4]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.486      ; 2.100      ;
; 1.408  ; code:c|form[12]         ; code:c|formnex[12]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.494      ; 2.108      ;
; 1.416  ; code:c|state_reg[0]     ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.473      ; 2.095      ;
; 1.433  ; code:c|M_reg[2][15]     ; code:c|dout_reg[51]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.474      ; 2.113      ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------+
; 9.529 ; 9.529        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.529 ; 9.529        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.555 ; 9.743        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[16]                                     ;
; 9.555 ; 9.743        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[18]                                     ;
; 9.555 ; 9.743        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[19]                                     ;
; 9.555 ; 9.743        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[20]                                     ;
; 9.555 ; 9.743        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[21]                                     ;
; 9.555 ; 9.743        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[22]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[0]                                         ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[1]                                         ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[2]                                         ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_ch_reg                                         ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_rec_reg                                        ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[0]                                         ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[16]                                        ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[21]                                        ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[8]                                         ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[0]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[1]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[2]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[3]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[4]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[5]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[6]                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|load_code_reg                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|round_reg[0]                                        ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[0]                                          ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[1]                                          ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[2]                                          ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[3]                                          ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[4]                                          ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[0]                                           ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[1]                                           ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[2]                                           ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[3]                                           ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[4]                                           ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[0]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[1]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[2]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[3]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[4]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[5]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[6]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[7]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[8]                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|data_recin_reg                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|data_recout_reg                                      ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[0]                                             ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[1]                                             ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[2]                                             ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[3]                                             ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.idle                                       ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.read1                                      ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.start1                                     ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg1.loaddata                                  ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg1.write1                                    ;
; 9.569 ; 9.757        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|tx_reg                                               ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[0]                                       ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[1]                                       ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[2]                                       ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[10]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[11]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[12]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[17]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[18]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[19]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[1]                                         ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[20]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[22]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[24]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[25]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[26]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[27]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[28]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[29]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[2]                                         ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[30]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[4]                                         ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[9]                                         ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|load_out_reg                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|round_reg[1]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|s_reg                                               ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|start_out_reg                                       ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[0]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[1]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[2]                                        ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[0]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[1]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[2]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[3]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[4]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[5]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[6]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[7]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[8]                                            ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[0]                                             ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[1]                                             ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[2]                                             ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[3]                                             ;
; 9.570 ; 9.758        ; 0.188          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[4]                                             ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                     ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target             ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------+
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][33]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][34]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][33]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][35]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][27]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][28]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][27]  ;
; 49999.193 ; 49999.413    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][28]  ;
; 49999.194 ; 49999.414    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][30] ;
; 49999.194 ; 49999.414    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][30]  ;
; 49999.194 ; 49999.414    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][31]  ;
; 49999.195 ; 49999.415    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][16] ;
; 49999.195 ; 49999.415    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][16]  ;
; 49999.195 ; 49999.415    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][0]   ;
; 49999.195 ; 49999.415    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][1]   ;
; 49999.195 ; 49999.415    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][22]  ;
; 49999.195 ; 49999.415    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][22]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][13]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][21]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][13]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][18]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][16]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][22]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][21]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][13]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][21]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][23]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][21]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][22]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][23]  ;
; 49999.196 ; 49999.416    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][19]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][28] ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][15]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][10]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][9]   ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][24]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][25]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][26]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][31]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][32]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][18]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][16]  ;
; 49999.197 ; 49999.417    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][17]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][24]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][31]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][27] ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][28] ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][33] ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][34] ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][35] ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][3]   ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][33]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][34]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][24]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][25]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][7]   ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][27]  ;
; 49999.198 ; 49999.418    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][28]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][25]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][30]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][32]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][18] ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][31] ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][18]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][19]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][25]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][27]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][30]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][31]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][32]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][30]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][31]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][18]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][19]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][19]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][31]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][27]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][28]  ;
; 49999.199 ; 49999.419    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][25]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][27]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][28]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][14] ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][19] ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][11] ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][19] ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][21] ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][23] ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][3]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][27]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][28]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][18]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][19]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][27]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][29]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][6]   ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][7]   ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][22]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][27]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][28]  ;
; 49999.200 ; 49999.420    ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][4]   ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clock      ; 4.635 ; 5.137 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clock      ; -2.411 ; -2.985 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; tx        ; clock      ; 10.498 ; 10.169 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; tx        ; clock      ; 10.203 ; 9.871 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                         ;
+-----------+-----------------+------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                           ; Note ;
+-----------+-----------------+------------------------------------------------------+------+
; 9.68 MHz  ; 9.68 MHz        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 86.95 MHz ; 86.95 MHz       ; clock                                                ;      ;
+-----------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -9.251 ; -2500.342     ;
; clock                                                ; 6.765  ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clock                                                ; -0.200 ; -0.200        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.026 ; -1.233        ;
+------------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clock                                                ; 9.541     ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 49999.245 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                      ;
+--------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node            ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; -9.251 ; intercon:i|doutdec_reg[6]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.662     ;
; -9.200 ; intercon:i|doutdec_reg[5]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.611     ;
; -9.173 ; intercon:i|doutdec_reg[14] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.586     ;
; -9.127 ; intercon:i|doutdec_reg[7]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.538     ;
; -9.007 ; intercon:i|doutdec_reg[13] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.420     ;
; -8.984 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 26.430     ;
; -8.983 ; intercon:i|doutdec_reg[4]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.394     ;
; -8.938 ; intercon:i|doutdec_reg[3]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.349     ;
; -8.883 ; intercon:i|doutdec_reg[2]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.294     ;
; -8.820 ; intercon:i|doutdec_reg[1]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.538     ; 26.231     ;
; -8.819 ; intercon:i|doutdec_reg[10] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.232     ;
; -8.818 ; intercon:i|doutdec_reg[13] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 26.264     ;
; -8.782 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 26.225     ;
; -8.775 ; intercon:i|doutdec_reg[12] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.188     ;
; -8.759 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.504     ; 26.204     ;
; -8.741 ; intercon:i|doutdec_reg[14] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.500     ; 26.190     ;
; -8.739 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 26.185     ;
; -8.705 ; intercon:i|doutdec_reg[9]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.118     ;
; -8.705 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 26.149     ;
; -8.699 ; intercon:i|doutdec_reg[14] ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.529     ; 26.119     ;
; -8.692 ; intercon:i|doutdec_reg[14] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.518     ; 26.123     ;
; -8.687 ; intercon:i|doutdec_reg[8]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.100     ;
; -8.675 ; intercon:i|doutdec_reg[14] ; code:c|opp[3][25]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.477     ; 26.147     ;
; -8.674 ; intercon:i|doutdec_reg[15] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 26.087     ;
; -8.658 ; intercon:i|doutdec_reg[14] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.535     ; 26.072     ;
; -8.657 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.493     ; 26.113     ;
; -8.656 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 26.100     ;
; -8.652 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.501     ; 26.100     ;
; -8.637 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.512     ; 26.074     ;
; -8.631 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 26.075     ;
; -8.630 ; intercon:i|doutdec_reg[10] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 26.076     ;
; -8.628 ; intercon:i|doutdec_reg[7]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 26.072     ;
; -8.616 ; intercon:i|doutdec_reg[13] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 26.059     ;
; -8.593 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.504     ; 26.038     ;
; -8.582 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][18]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.530     ; 26.001     ;
; -8.579 ; intercon:i|doutdec_reg[5]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 26.023     ;
; -8.578 ; intercon:i|doutdec_reg[14] ; code:c|opp[5][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.486     ; 26.041     ;
; -8.575 ; intercon:i|doutdec_reg[13] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.500     ; 26.024     ;
; -8.573 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 26.019     ;
; -8.563 ; intercon:i|doutdec_reg[12] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 26.009     ;
; -8.556 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.496     ; 26.009     ;
; -8.554 ; intercon:i|doutdec_reg[6]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 25.998     ;
; -8.549 ; intercon:i|doutdec_reg[22] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.973     ; 25.525     ;
; -8.536 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.514     ; 25.971     ;
; -8.526 ; intercon:i|doutdec_reg[13] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.518     ; 25.957     ;
; -8.516 ; intercon:i|doutdec_reg[9]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 25.962     ;
; -8.510 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][9]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.493     ; 25.966     ;
; -8.509 ; intercon:i|doutdec_reg[13] ; code:c|opp[3][25]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.477     ; 25.981     ;
; -8.504 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 25.947     ;
; -8.495 ; intercon:i|doutdec_reg[14] ; code:c|opp[7][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.502     ; 25.942     ;
; -8.492 ; intercon:i|doutdec_reg[13] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.535     ; 25.906     ;
; -8.491 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.514     ; 25.926     ;
; -8.491 ; intercon:i|doutdec_reg[13] ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.529     ; 25.911     ;
; -8.491 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.493     ; 25.947     ;
; -8.487 ; intercon:i|doutdec_reg[14] ; code:c|opp[4][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.528     ; 25.908     ;
; -8.486 ; intercon:i|doutdec_reg[13] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.501     ; 25.934     ;
; -8.485 ; intercon:i|doutdec_reg[6]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.527     ; 25.907     ;
; -8.484 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][15] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.497     ; 25.936     ;
; -8.484 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.495     ; 25.938     ;
; -8.475 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.525     ; 25.899     ;
; -8.473 ; intercon:i|doutdec_reg[6]  ; code:c|opp[2][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 25.946     ;
; -8.469 ; intercon:i|doutdec_reg[15] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 25.915     ;
; -8.464 ; intercon:i|doutdec_reg[11] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.536     ; 25.877     ;
; -8.460 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.501     ; 25.908     ;
; -8.453 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 25.896     ;
; -8.451 ; intercon:i|doutdec_reg[20] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.973     ; 25.427     ;
; -8.440 ; intercon:i|doutdec_reg[23] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.550     ; 25.839     ;
; -8.439 ; intercon:i|doutdec_reg[4]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 25.883     ;
; -8.434 ; intercon:i|doutdec_reg[5]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.527     ; 25.856     ;
; -8.433 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.495     ; 25.887     ;
; -8.432 ; intercon:i|doutdec_reg[6]  ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.514     ; 25.867     ;
; -8.429 ; intercon:i|doutdec_reg[13] ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.512     ; 25.866     ;
; -8.428 ; intercon:i|doutdec_reg[10] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 25.871     ;
; -8.427 ; intercon:i|doutdec_reg[21] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.973     ; 25.403     ;
; -8.426 ; intercon:i|doutdec_reg[7]  ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.508     ; 25.867     ;
; -8.422 ; intercon:i|doutdec_reg[5]  ; code:c|opp[2][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.476     ; 25.895     ;
; -8.416 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][18]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.530     ; 25.835     ;
; -8.415 ; intercon:i|doutdec_reg[22] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.962     ; 25.402     ;
; -8.412 ; intercon:i|doutdec_reg[13] ; code:c|opp[5][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.486     ; 25.875     ;
; -8.410 ; intercon:i|doutdec_reg[8]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 25.856     ;
; -8.405 ; intercon:i|doutdec_reg[10] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.504     ; 25.850     ;
; -8.403 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 25.846     ;
; -8.394 ; intercon:i|doutdec_reg[3]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 25.838     ;
; -8.392 ; intercon:i|doutdec_reg[19] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.973     ; 25.368     ;
; -8.388 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.474     ; 25.863     ;
; -8.387 ; intercon:i|doutdec_reg[10] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.500     ; 25.836     ;
; -8.385 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.503     ; 25.831     ;
; -8.385 ; intercon:i|doutdec_reg[7]  ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.502     ; 25.832     ;
; -8.381 ; intercon:i|doutdec_reg[6]  ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.516     ; 25.814     ;
; -8.381 ; intercon:i|doutdec_reg[5]  ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.514     ; 25.816     ;
; -8.377 ; intercon:i|doutdec_reg[5]  ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.508     ; 25.818     ;
; -8.370 ; intercon:i|doutdec_reg[13] ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.514     ; 25.805     ;
; -8.365 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][0]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.519     ; 25.795     ;
; -8.362 ; intercon:i|doutdec_reg[22] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.940     ; 25.371     ;
; -8.362 ; intercon:i|doutdec_reg[4]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.505     ; 25.806     ;
; -8.361 ; intercon:i|doutdec_reg[12] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.506     ; 25.804     ;
; -8.361 ; intercon:i|doutdec_reg[7]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.527     ; 25.783     ;
; -8.360 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.495     ; 25.814     ;
; -8.355 ; intercon:i|doutdec_reg[14] ; code:c|opp[3][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.528     ; 25.776     ;
; -8.352 ; intercon:i|doutdec_reg[6]  ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -2.508     ; 25.793     ;
+--------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                  ;
+-------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 6.765 ; code:c|dout_reg[99]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.377      ; 15.531     ;
; 6.805 ; code:c|dout_reg[84]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 15.474     ;
; 6.914 ; code:c|dout_reg[99]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.378      ; 15.383     ;
; 6.918 ; code:c|dout_reg[100] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 15.361     ;
; 6.954 ; code:c|dout_reg[84]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 15.326     ;
; 6.982 ; code:c|dout_reg[94]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 15.294     ;
; 7.066 ; code:c|dout_reg[99]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.377      ; 15.230     ;
; 7.067 ; code:c|dout_reg[100] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 15.213     ;
; 7.106 ; code:c|dout_reg[84]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 15.173     ;
; 7.122 ; code:c|dout_reg[64]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.382      ; 15.179     ;
; 7.131 ; code:c|dout_reg[94]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.358      ; 15.146     ;
; 7.140 ; code:c|dout_reg[102] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 15.132     ;
; 7.219 ; code:c|dout_reg[100] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 15.060     ;
; 7.263 ; code:c|dout_reg[42]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 15.009     ;
; 7.271 ; code:c|dout_reg[64]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.383      ; 15.031     ;
; 7.283 ; code:c|dout_reg[94]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.993     ;
; 7.289 ; code:c|dout_reg[102] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.354      ; 14.984     ;
; 7.336 ; code:c|dout_reg[91]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.940     ;
; 7.410 ; code:c|dout_reg[99]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.381      ; 14.890     ;
; 7.411 ; code:c|dout_reg[99]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.381      ; 14.889     ;
; 7.412 ; code:c|dout_reg[42]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.354      ; 14.861     ;
; 7.423 ; code:c|dout_reg[64]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.382      ; 14.878     ;
; 7.441 ; code:c|dout_reg[102] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 14.831     ;
; 7.450 ; code:c|dout_reg[84]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.833     ;
; 7.451 ; code:c|dout_reg[84]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.832     ;
; 7.485 ; code:c|dout_reg[91]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.358      ; 14.792     ;
; 7.509 ; code:c|dout_reg[97]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.331      ; 14.741     ;
; 7.563 ; code:c|dout_reg[100] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.720     ;
; 7.564 ; code:c|dout_reg[42]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 14.708     ;
; 7.564 ; code:c|dout_reg[100] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.719     ;
; 7.576 ; code:c|dout_reg[62]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.707     ;
; 7.627 ; code:c|dout_reg[94]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 14.653     ;
; 7.628 ; code:c|dout_reg[94]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 14.652     ;
; 7.637 ; code:c|dout_reg[91]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.639     ;
; 7.658 ; code:c|dout_reg[97]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.332      ; 14.593     ;
; 7.706 ; code:c|dout_reg[106] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.570     ;
; 7.725 ; code:c|dout_reg[62]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.365      ; 14.559     ;
; 7.767 ; code:c|dout_reg[64]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.386      ; 14.538     ;
; 7.768 ; code:c|dout_reg[64]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.386      ; 14.537     ;
; 7.785 ; code:c|dout_reg[102] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.491     ;
; 7.786 ; code:c|dout_reg[102] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.490     ;
; 7.810 ; code:c|dout_reg[97]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.331      ; 14.440     ;
; 7.855 ; code:c|dout_reg[106] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.358      ; 14.422     ;
; 7.877 ; code:c|dout_reg[62]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.406     ;
; 7.897 ; code:c|dout_reg[103] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.331      ; 14.353     ;
; 7.908 ; code:c|dout_reg[42]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.368     ;
; 7.909 ; code:c|dout_reg[42]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.367     ;
; 7.960 ; code:c|dout_reg[72]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.339      ; 14.298     ;
; 7.967 ; code:c|dout_reg[16]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.380      ; 14.332     ;
; 7.981 ; code:c|dout_reg[91]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 14.299     ;
; 7.982 ; code:c|dout_reg[91]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 14.298     ;
; 7.983 ; code:c|dout_reg[99]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.377      ; 14.313     ;
; 7.986 ; code:c|dout_reg[99]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.377      ; 14.310     ;
; 8.007 ; code:c|dout_reg[106] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.269     ;
; 8.023 ; code:c|dout_reg[84]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 14.256     ;
; 8.026 ; code:c|dout_reg[84]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 14.253     ;
; 8.037 ; code:c|dout_reg[44]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.382      ; 14.264     ;
; 8.046 ; code:c|dout_reg[103] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.332      ; 14.205     ;
; 8.109 ; code:c|dout_reg[72]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.340      ; 14.150     ;
; 8.116 ; code:c|dout_reg[16]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.381      ; 14.184     ;
; 8.136 ; code:c|dout_reg[100] ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 14.143     ;
; 8.139 ; code:c|dout_reg[100] ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.360      ; 14.140     ;
; 8.154 ; code:c|dout_reg[97]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.335      ; 14.100     ;
; 8.155 ; code:c|dout_reg[97]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.335      ; 14.099     ;
; 8.183 ; code:c|dout_reg[47]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.335      ; 14.071     ;
; 8.186 ; code:c|dout_reg[44]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.383      ; 14.116     ;
; 8.198 ; code:c|dout_reg[103] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.331      ; 14.052     ;
; 8.200 ; code:c|dout_reg[94]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.076     ;
; 8.203 ; code:c|dout_reg[94]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.357      ; 14.073     ;
; 8.207 ; code:c|dout_reg[22]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.322      ; 14.034     ;
; 8.213 ; code:c|dout_reg[43]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.331      ; 14.037     ;
; 8.221 ; code:c|dout_reg[62]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.368      ; 14.066     ;
; 8.222 ; code:c|dout_reg[62]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.368      ; 14.065     ;
; 8.236 ; code:c|dout_reg[10]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.322      ; 14.005     ;
; 8.261 ; code:c|dout_reg[72]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.339      ; 13.997     ;
; 8.268 ; code:c|dout_reg[16]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.380      ; 14.031     ;
; 8.272 ; code:c|dout_reg[82]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.011     ;
; 8.274 ; code:c|dout_reg[61]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.364      ; 14.009     ;
; 8.284 ; code:c|dout_reg[36]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.381      ; 14.016     ;
; 8.285 ; code:c|dout_reg[7]   ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.322      ; 13.956     ;
; 8.286 ; code:c|dout_reg[33]  ; intercon:i|data_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.344      ; 13.977     ;
; 8.301 ; code:c|dout_reg[13]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.322      ; 13.940     ;
; 8.332 ; code:c|dout_reg[47]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.336      ; 13.923     ;
; 8.338 ; code:c|dout_reg[44]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.382      ; 13.963     ;
; 8.338 ; code:c|dout_reg[54]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.329      ; 13.910     ;
; 8.340 ; code:c|dout_reg[64]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.382      ; 13.961     ;
; 8.343 ; code:c|dout_reg[64]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.382      ; 13.958     ;
; 8.350 ; code:c|dout_reg[33]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.344      ; 13.913     ;
; 8.351 ; code:c|dout_reg[106] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 13.929     ;
; 8.352 ; code:c|dout_reg[106] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.361      ; 13.928     ;
; 8.356 ; code:c|dout_reg[22]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.323      ; 13.886     ;
; 8.358 ; code:c|dout_reg[102] ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 13.914     ;
; 8.361 ; code:c|dout_reg[102] ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 13.911     ;
; 8.362 ; code:c|dout_reg[43]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.332      ; 13.889     ;
; 8.380 ; code:c|dout_reg[12]  ; intercon:i|data_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.332      ; 13.871     ;
; 8.394 ; code:c|dout_reg[65]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.353      ; 13.878     ;
; 8.406 ; code:c|dout_reg[96]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.331      ; 13.844     ;
; 8.414 ; code:c|dout_reg[34]  ; intercon:i|data_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.344      ; 13.849     ;
; 8.421 ; code:c|dout_reg[82]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.365      ; 13.863     ;
; 8.423 ; code:c|dout_reg[61]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 2.365      ; 13.861     ;
+-------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                   ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.200 ; code:c|dout_reg[36]           ; intercon:i|data_reg[10]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.906      ; 2.947      ;
; 0.250  ; code:c|dout_reg[111]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.830      ; 3.321      ;
; 0.252  ; code:c|dout_reg[111]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.830      ; 3.323      ;
; 0.302  ; code:c|dout_reg[112]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.842      ; 3.385      ;
; 0.304  ; code:c|dout_reg[112]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.842      ; 3.387      ;
; 0.305  ; intercon:i|contin_reg[2]      ; intercon:i|contin_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.597      ;
; 0.305  ; intercon:i|contin_reg[0]      ; intercon:i|contin_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.597      ;
; 0.305  ; intercon:i|round_reg[1]       ; intercon:i|round_reg[1]       ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.597      ;
; 0.305  ; uartcom:u|tx_reg              ; uartcom:u|tx_reg              ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.597      ;
; 0.306  ; uartcom:u|state_reg1.write1   ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|state_reg1.idle1    ; uartcom:u|state_reg1.idle1    ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|load_out_reg       ; intercon:i|load_out_reg       ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|state_reg1.loaddata ; uartcom:u|state_reg1.loaddata ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|s_reg              ; intercon:i|s_reg              ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|load_uart_reg       ; uartcom:u|load_uart_reg       ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|data_recout_reg     ; uartcom:u|data_recout_reg     ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|cont_reg[0]        ; intercon:i|cont_reg[0]        ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|cont_reg[2]        ; intercon:i|cont_reg[2]        ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|cont_reg[1]        ; intercon:i|cont_reg[1]        ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|contin_reg[1]      ; intercon:i|contin_reg[1]      ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|state_reg.read1     ; uartcom:u|state_reg.read1     ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|data_reg[4]        ; intercon:i|data_reg[4]        ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|load_code_reg      ; intercon:i|load_code_reg      ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; intercon:i|data_ch_reg        ; intercon:i|data_ch_reg        ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|state_reg.start1    ; uartcom:u|state_reg.start1    ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.306  ; uartcom:u|d_reg1[0]           ; uartcom:u|d_reg1[0]           ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.597      ;
; 0.376  ; intercon:i|load_out_reg       ; uartcom:u|d_reg1[0]           ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.667      ;
; 0.400  ; intercon:i|state_reg[2]       ; intercon:i|contin_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.692      ;
; 0.416  ; intercon:i|state_reg[2]       ; intercon:i|round_reg[1]       ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.708      ;
; 0.484  ; intercon:i|doutuart_reg[6]    ; uartcom:u|d_reg1[7]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.774      ;
; 0.486  ; uartcom:u|d_reg[6]            ; uartcom:u|d_reg[5]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.777      ;
; 0.489  ; uartcom:u|d_reg[5]            ; uartcom:u|d_reg[4]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.780      ;
; 0.504  ; intercon:i|doutuart_reg[3]    ; uartcom:u|d_reg1[4]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.794      ;
; 0.511  ; intercon:i|doutuart_reg[5]    ; uartcom:u|d_reg1[6]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.801      ;
; 0.512  ; intercon:i|contin_reg[0]      ; intercon:i|contin_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.804      ;
; 0.513  ; intercon:i|doutuart_reg[4]    ; uartcom:u|d_reg1[5]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.803      ;
; 0.513  ; intercon:i|doutuart_reg[2]    ; uartcom:u|d_reg1[3]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.803      ;
; 0.513  ; intercon:i|doutuart_reg[0]    ; uartcom:u|d_reg1[1]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.803      ;
; 0.514  ; intercon:i|doutuart_reg[1]    ; uartcom:u|d_reg1[2]           ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.804      ;
; 0.517  ; intercon:i|data_reg[21]       ; intercon:i|doutuart_reg[5]    ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.807      ;
; 0.529  ; intercon:i|start_out_reg      ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.099      ; 0.819      ;
; 0.537  ; uartcom:u|counter_reg[3]      ; uartcom:u|counter_reg[3]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.829      ;
; 0.538  ; uartcom:u|cnt_reg1[2]         ; uartcom:u|cnt_reg1[2]         ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.829      ;
; 0.539  ; uartcom:u|cnt_reg[2]          ; uartcom:u|cnt_reg[2]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.830      ;
; 0.540  ; uartcom:u|cnt_reg1[3]         ; uartcom:u|cnt_reg1[3]         ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.831      ;
; 0.540  ; uartcom:u|counter_reg[1]      ; uartcom:u|counter_reg[1]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.832      ;
; 0.541  ; uartcom:u|cnt_reg1[1]         ; uartcom:u|cnt_reg1[1]         ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.832      ;
; 0.541  ; uartcom:u|counter_reg[5]      ; uartcom:u|counter_reg[5]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.833      ;
; 0.541  ; uartcom:u|counter_reg[7]      ; uartcom:u|counter_reg[7]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.833      ;
; 0.543  ; uartcom:u|counter_reg[4]      ; uartcom:u|counter_reg[4]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.835      ;
; 0.543  ; uartcom:u|i_reg[1]            ; uartcom:u|i_reg[1]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.834      ;
; 0.543  ; code:c|dout_reg[110]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.860      ; 3.644      ;
; 0.545  ; uartcom:u|i_reg[2]            ; uartcom:u|i_reg[2]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.836      ;
; 0.546  ; uartcom:u|cnt_reg[4]          ; uartcom:u|cnt_reg[4]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.837      ;
; 0.546  ; code:c|dout_reg[110]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 2.860      ; 3.647      ;
; 0.547  ; uartcom:u|cnt_reg1[4]         ; uartcom:u|cnt_reg1[4]         ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.838      ;
; 0.547  ; uartcom:u|counter_reg[2]      ; uartcom:u|counter_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.839      ;
; 0.547  ; uartcom:u|counter_reg[8]      ; uartcom:u|counter_reg[8]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.839      ;
; 0.549  ; uartcom:u|i_reg1[3]           ; uartcom:u|i_reg1[3]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.841      ;
; 0.549  ; uartcom:u|i_reg1[15]          ; uartcom:u|i_reg1[15]          ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.841      ;
; 0.549  ; uartcom:u|i_reg1[13]          ; uartcom:u|i_reg1[13]          ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.841      ;
; 0.550  ; uartcom:u|counter_reg[6]      ; uartcom:u|counter_reg[6]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.842      ;
; 0.550  ; uartcom:u|i_reg1[11]          ; uartcom:u|i_reg1[11]          ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.842      ;
; 0.550  ; uartcom:u|i_reg1[5]           ; uartcom:u|i_reg1[5]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.842      ;
; 0.551  ; uartcom:u|i_reg1[29]          ; uartcom:u|i_reg1[29]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.842      ;
; 0.551  ; uartcom:u|i_reg1[21]          ; uartcom:u|i_reg1[21]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.842      ;
; 0.551  ; uartcom:u|i_reg1[19]          ; uartcom:u|i_reg1[19]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.842      ;
; 0.551  ; uartcom:u|i_reg1[6]           ; uartcom:u|i_reg1[6]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.843      ;
; 0.552  ; uartcom:u|i_reg1[1]           ; uartcom:u|i_reg1[1]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.844      ;
; 0.552  ; uartcom:u|i_reg1[27]          ; uartcom:u|i_reg1[27]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.843      ;
; 0.552  ; uartcom:u|i_reg1[31]          ; uartcom:u|i_reg1[31]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.843      ;
; 0.553  ; uartcom:u|i_reg1[22]          ; uartcom:u|i_reg1[22]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.844      ;
; 0.553  ; uartcom:u|i_reg1[17]          ; uartcom:u|i_reg1[17]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.844      ;
; 0.553  ; uartcom:u|i_reg1[9]           ; uartcom:u|i_reg1[9]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.845      ;
; 0.553  ; uartcom:u|i_reg1[7]           ; uartcom:u|i_reg1[7]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.845      ;
; 0.554  ; uartcom:u|i_reg1[2]           ; uartcom:u|i_reg1[2]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.846      ;
; 0.554  ; uartcom:u|i_reg1[14]          ; uartcom:u|i_reg1[14]          ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.846      ;
; 0.555  ; uartcom:u|i_reg1[25]          ; uartcom:u|i_reg1[25]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.846      ;
; 0.555  ; uartcom:u|i_reg1[23]          ; uartcom:u|i_reg1[23]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.846      ;
; 0.555  ; uartcom:u|i_reg1[16]          ; uartcom:u|i_reg1[16]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.846      ;
; 0.555  ; uartcom:u|i_reg1[8]           ; uartcom:u|i_reg1[8]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.847      ;
; 0.555  ; uartcom:u|i_reg1[10]          ; uartcom:u|i_reg1[10]          ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.847      ;
; 0.555  ; uartcom:u|i_reg1[12]          ; uartcom:u|i_reg1[12]          ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.847      ;
; 0.555  ; uartcom:u|i_reg1[4]           ; uartcom:u|i_reg1[4]           ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.847      ;
; 0.555  ; uartcom:u|d_reg[1]            ; uartcom:u|d_reg[0]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.846      ;
; 0.556  ; uartcom:u|i_reg1[30]          ; uartcom:u|i_reg1[30]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.847      ;
; 0.556  ; uartcom:u|i_reg1[20]          ; uartcom:u|i_reg1[20]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.847      ;
; 0.556  ; uartcom:u|i_reg1[18]          ; uartcom:u|i_reg1[18]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.847      ;
; 0.557  ; uartcom:u|i_reg1[26]          ; uartcom:u|i_reg1[26]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.848      ;
; 0.557  ; uartcom:u|i_reg1[24]          ; uartcom:u|i_reg1[24]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.848      ;
; 0.557  ; uartcom:u|i_reg1[28]          ; uartcom:u|i_reg1[28]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.848      ;
; 0.557  ; uartcom:u|counter_reg[0]      ; uartcom:u|counter_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.101      ; 0.849      ;
; 0.557  ; uartcom:u|i_reg[3]            ; uartcom:u|i_reg[3]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.848      ;
; 0.558  ; uartcom:u|cnt_reg[0]          ; uartcom:u|cnt_reg[0]          ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.849      ;
; 0.559  ; uartcom:u|cnt_reg1[0]         ; uartcom:u|cnt_reg1[0]         ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.850      ;
; 0.560  ; uartcom:u|i_reg[0]            ; uartcom:u|i_reg[0]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.851      ;
; 0.562  ; uartcom:u|state_reg1.loaddata ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.853      ;
; 0.565  ; uartcom:u|d_reg[3]            ; uartcom:u|d_reg[2]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.856      ;
; 0.566  ; uartcom:u|d_reg[4]            ; uartcom:u|d_reg[3]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.857      ;
; 0.567  ; uartcom:u|d_reg[2]            ; uartcom:u|d_reg[1]            ; clock                                                ; clock       ; 0.000        ; 0.100      ; 0.858      ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                 ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.026 ; code:c|formnex[4]       ; code:c|formnex[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.597      ;
; -0.026 ; code:c|formnex[5]       ; code:c|formnex[5]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.597      ;
; -0.026 ; code:c|formnex[2]       ; code:c|formnex[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.597      ;
; -0.026 ; code:c|formnex[1]       ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.597      ;
; -0.025 ; code:c|load_reg         ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|x_reg[4]         ; code:c|x_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|y_reg[4]         ; code:c|y_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|M_reg[2][11]     ; code:c|M_reg[2][11]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|M_reg[3][11]     ; code:c|M_reg[3][11]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|x_reg[2]         ; code:c|x_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|y_reg[3]         ; code:c|y_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|data_code_ch_reg ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[0]        ; code:c|rotate[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[1]        ; code:c|rotate[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[2]        ; code:c|rotate[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[13]      ; code:c|formnex[13]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[13]         ; code:c|form[13]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[8]          ; code:c|form[8]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[8]       ; code:c|formnex[8]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[15]         ; code:c|form[15]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[15]      ; code:c|formnex[15]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[5]        ; code:c|rotate[5]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[4]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[3]        ; code:c|rotate[3]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|rotate[6]        ; code:c|rotate[6]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|M_reg[2][8]      ; code:c|M_reg[2][8]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|M_reg[3][8]      ; code:c|M_reg[3][8]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[14]         ; code:c|form[14]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[14]      ; code:c|formnex[14]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[3]       ; code:c|formnex[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[3]          ; code:c|form[3]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[4]          ; code:c|form[4]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[6]       ; code:c|formnex[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[6]          ; code:c|form[6]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[5]          ; code:c|form[5]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[11]      ; code:c|formnex[11]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[11]         ; code:c|form[11]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[2]          ; code:c|form[2]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[10]      ; code:c|formnex[10]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[10]         ; code:c|form[10]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[9]       ; code:c|formnex[9]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[9]          ; code:c|form[9]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[12]      ; code:c|formnex[12]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[12]         ; code:c|form[12]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[7]          ; code:c|form[7]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|formnex[7]       ; code:c|formnex[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[0]          ; code:c|form[0]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.025 ; code:c|form[1]          ; code:c|form[1]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.597      ;
; -0.015 ; code:c|state_reg[0]     ; code:c|state_reg[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.608      ;
; -0.014 ; code:c|x_reg[0]         ; code:c|x_reg[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.608      ;
; 0.250  ; code:c|rotate[0]        ; code:c|rotate[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.872      ;
; 0.266  ; code:c|y_reg[2]         ; code:c|dout_reg[111]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 0.890      ;
; 0.272  ; code:c|x_reg[3]         ; code:c|x_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.894      ;
; 0.285  ; code:c|rotate[5]        ; code:c|rotate[6]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.907      ;
; 0.317  ; code:c|state_reg[0]     ; code:c|sw2              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.940      ;
; 0.366  ; code:c|formnex[2]       ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 0.989      ;
; 0.371  ; code:c|x_reg[3]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.993      ;
; 0.374  ; code:c|state_reg[1]     ; code:c|state_reg[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 0.996      ;
; 0.379  ; code:c|y_reg[3]         ; code:c|y_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.001      ;
; 0.424  ; code:c|rotate[1]        ; code:c|rotate[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.046      ;
; 0.478  ; code:c|rotate[6]        ; code:c|rotate[5]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.100      ;
; 0.500  ; code:c|state_reg[0]     ; code:c|sw1              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.123      ;
; 0.581  ; code:c|M_reg[5][1]      ; code:c|M_reg[5][1]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.203      ;
; 0.585  ; code:c|M_reg[0][1]      ; code:c|M_reg[0][1]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.207      ;
; 0.605  ; code:c|x_reg[1]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.227      ;
; 0.612  ; code:c|x_reg[0]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.234      ;
; 0.657  ; code:c|M_reg[5][16]     ; code:c|M_reg[5][16]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.279      ;
; 0.666  ; code:c|state_reg[1]     ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.448      ; 1.305      ;
; 0.667  ; code:c|state_reg[1]     ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.448      ; 1.306      ;
; 0.688  ; code:c|form[6]          ; code:c|formnex[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.317      ;
; 0.755  ; code:c|y_reg[0]         ; code:c|y_reg[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.377      ;
; 0.783  ; code:c|state_reg[0]     ; code:c|y_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.435      ; 1.409      ;
; 0.802  ; code:c|y_reg[2]         ; code:c|y_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.433      ; 1.426      ;
; 0.865  ; code:c|form[13]         ; code:c|formnex[13]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.492      ;
; 0.866  ; code:c|formnex[13]      ; code:c|M_reg[0][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.486      ;
; 0.964  ; code:c|form[1]          ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.595      ;
; 0.992  ; code:c|rotate[2]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.610      ;
; 1.037  ; code:c|form[10]         ; code:c|formnex[10]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.666      ;
; 1.048  ; code:c|form[2]          ; code:c|formnex[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.446      ; 1.685      ;
; 1.099  ; code:c|M_reg[2][8]      ; code:c|dout_reg[44]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 1.667      ;
; 1.100  ; code:c|formnex[13]      ; code:c|M_reg[3][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.723      ;
; 1.100  ; code:c|formnex[13]      ; code:c|M_reg[3][10]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.723      ;
; 1.110  ; code:c|formnex[13]      ; code:c|M_reg[4][3]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.741      ;
; 1.120  ; code:c|formnex[8]       ; code:c|formnex[11]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.742      ;
; 1.152  ; code:c|formnex[13]      ; code:c|M_reg[3][7]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.430      ; 1.773      ;
; 1.217  ; code:c|rotate[0]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.835      ;
; 1.230  ; code:c|form[3]          ; code:c|formnex[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.859      ;
; 1.233  ; code:c|x_reg[2]         ; code:c|dout_reg[117]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.454      ; 1.878      ;
; 1.237  ; code:c|x_reg[2]         ; code:c|dout_reg[116]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.454      ; 1.882      ;
; 1.245  ; code:c|formnex[15]      ; code:c|M_reg[4][12]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.429      ; 1.865      ;
; 1.248  ; code:c|form[9]          ; code:c|formnex[9]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.446      ; 1.885      ;
; 1.253  ; code:c|form[15]         ; code:c|formnex[15]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.436      ; 1.880      ;
; 1.260  ; code:c|rotate[1]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.427      ; 1.878      ;
; 1.262  ; code:c|M_reg[4][13]     ; code:c|dout_reg[85]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.431      ; 1.884      ;
; 1.269  ; code:c|formnex[15]      ; code:c|M_reg[4][4]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.432      ; 1.892      ;
; 1.276  ; code:c|form[12]         ; code:c|formnex[12]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.438      ; 1.905      ;
; 1.279  ; code:c|state_reg[0]     ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.417      ; 1.887      ;
; 1.286  ; code:c|y_reg[0]         ; code:c|P[3][12]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.448      ; 1.925      ;
; 1.287  ; code:c|form[13]         ; code:c|M_reg[4][4]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.437      ; 1.915      ;
; 1.288  ; code:c|M_reg[3][10]     ; code:c|dout_reg[64]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 1.856      ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                         ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------+
; 9.541 ; 9.541        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.541 ; 9.541        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.590 ; 9.776        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[17]                                        ;
; 9.590 ; 9.776        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[18]                                        ;
; 9.590 ; 9.776        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[19]                                        ;
; 9.590 ; 9.776        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[22]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[0]                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[1]                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[2]                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[0]                                       ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[2]                                       ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_ch_reg                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_rec_reg                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[0]                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[10]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[11]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[12]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[16]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[20]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[21]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[28]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[29]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[8]                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[9]                                         ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[0]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[1]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[2]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[3]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[4]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[5]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[6]                                     ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|load_code_reg                                       ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|round_reg[0]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|round_reg[1]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[0]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[1]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[2]                                        ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[0]                                           ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[1]                                           ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[2]                                           ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[3]                                           ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[4]                                           ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[1]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[2]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[3]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[4]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[5]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[6]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[7]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[8]                                            ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|data_recin_reg                                       ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|data_recout_reg                                      ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[0]                                             ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[1]                                             ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[2]                                             ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg[3]                                             ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.idle                                       ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.read1                                      ;
; 9.591 ; 9.777        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.start1                                     ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[1]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[1]                                         ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[24]                                        ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[25]                                        ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[26]                                        ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[27]                                        ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[2]                                         ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[30]                                        ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[4]                                         ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[0]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[1]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[2]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[3]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[4]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[5]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[6]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[7]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[8]                                       ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[0]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[1]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[2]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[3]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[4]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[5]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[6]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg[7]                                             ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[0]                                            ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[10]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[11]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[12]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[13]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[14]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[15]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[16]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[17]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[18]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[19]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[1]                                            ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[20]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[21]                                           ;
; 9.592 ; 9.778        ; 0.186          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[22]                                           ;
+-------+--------------+----------------+-----------------+-------+------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                      ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target             ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------+
; 49999.245 ; 49999.463    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][1]   ;
; 49999.245 ; 49999.463    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][31]  ;
; 49999.245 ; 49999.463    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][32]  ;
; 49999.245 ; 49999.463    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][27]  ;
; 49999.245 ; 49999.463    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][28]  ;
; 49999.245 ; 49999.463    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][27]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][24]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][30] ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][13]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][20]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][0]   ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][13]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][30]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][31]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][16]  ;
; 49999.246 ; 49999.464    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][28]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][21]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][25]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][33]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][34]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][15]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][25]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][33]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][35]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][3]   ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][22]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][21]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][21]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][22]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][23]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][21]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][22]  ;
; 49999.247 ; 49999.465    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][23]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][28] ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][10]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][18]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][9]   ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][10]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][24]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][25]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][26]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][9]   ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][22]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][0]   ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][1]   ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][18]  ;
; 49999.248 ; 49999.466    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][7]   ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][12]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][13]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][32]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][0]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][1]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][30]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][31]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][32]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][12]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][13]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][16]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][13]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][24]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[8][5]   ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][0]   ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][16]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][17]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][19]  ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][1]   ;
; 49999.249 ; 49999.467    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][24]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][10]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][27]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][28]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][30]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[0][31]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][10] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][14] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][15] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][16] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][27] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][28] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][31] ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][12]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][14]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][27]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][0]   ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][1]   ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][27]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][28]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][4]   ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][23]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][27]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][28]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][29]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][30]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][31]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][8]   ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][10]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][16]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][27]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][28]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][32]  ;
; 49999.250 ; 49999.468    ; 0.218          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][7]   ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+--------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clock      ; 4.130 ; 4.570 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clock      ; -2.148 ; -2.555 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clock      ; 9.481 ; 9.025 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clock      ; 9.197 ; 8.741 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                            ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 3.793  ; 0.000         ;
; clock                                                ; 12.026 ; 0.000         ;
+------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                             ;
+------------------------------------------------------+--------+---------------+
; Clock                                                ; Slack  ; End Point TNS ;
+------------------------------------------------------+--------+---------------+
; clock                                                ; -0.400 ; -0.715        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -0.056 ; -2.771        ;
+------------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                 ;
+------------------------------------------------------+-----------+---------------+
; Clock                                                ; Slack     ; End Point TNS ;
+------------------------------------------------------+-----------+---------------+
; clock                                                ; 9.173     ; 0.000         ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 49999.521 ; 0.000         ;
+------------------------------------------------------+-----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                     ;
+-------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node            ; Launch Clock ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+
; 3.793 ; intercon:i|doutdec_reg[14] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.500     ;
; 3.819 ; intercon:i|doutdec_reg[5]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.472     ;
; 3.835 ; intercon:i|doutdec_reg[6]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.456     ;
; 3.862 ; intercon:i|doutdec_reg[7]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.429     ;
; 3.896 ; intercon:i|doutdec_reg[13] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.397     ;
; 3.937 ; intercon:i|doutdec_reg[4]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.354     ;
; 3.962 ; intercon:i|doutdec_reg[3]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.329     ;
; 3.982 ; intercon:i|doutdec_reg[2]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.309     ;
; 4.010 ; intercon:i|doutdec_reg[10] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.283     ;
; 4.074 ; intercon:i|doutdec_reg[22] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.874     ; 13.989     ;
; 4.083 ; intercon:i|doutdec_reg[14] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 14.248     ;
; 4.087 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.241     ;
; 4.088 ; intercon:i|doutdec_reg[15] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.205     ;
; 4.090 ; intercon:i|doutdec_reg[12] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.203     ;
; 4.099 ; intercon:i|doutdec_reg[1]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.192     ;
; 4.132 ; intercon:i|doutdec_reg[14] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.621     ; 14.184     ;
; 4.145 ; intercon:i|doutdec_reg[9]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.148     ;
; 4.150 ; intercon:i|doutdec_reg[20] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.874     ; 13.913     ;
; 4.151 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.601     ; 14.185     ;
; 4.161 ; intercon:i|doutdec_reg[8]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.132     ;
; 4.172 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 14.159     ;
; 4.177 ; intercon:i|doutdec_reg[21] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.874     ; 13.886     ;
; 4.185 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.143     ;
; 4.186 ; intercon:i|doutdec_reg[13] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 14.145     ;
; 4.190 ; intercon:i|doutdec_reg[13] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.138     ;
; 4.193 ; intercon:i|doutdec_reg[19] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.874     ; 13.870     ;
; 4.194 ; intercon:i|doutdec_reg[23] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.663     ; 14.080     ;
; 4.195 ; intercon:i|doutdec_reg[14] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.641     ; 14.101     ;
; 4.195 ; intercon:i|doutdec_reg[11] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.644     ; 14.098     ;
; 4.196 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.132     ;
; 4.204 ; intercon:i|doutdec_reg[14] ; code:c|opp[3][25]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.577     ; 14.156     ;
; 4.235 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.608     ; 14.094     ;
; 4.235 ; intercon:i|doutdec_reg[13] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.621     ; 14.081     ;
; 4.240 ; intercon:i|doutdec_reg[0]  ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.646     ; 14.051     ;
; 4.253 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.075     ;
; 4.254 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.601     ; 14.082     ;
; 4.257 ; intercon:i|doutdec_reg[18] ; code:c|opp[7][1]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.874     ; 13.806     ;
; 4.259 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.607     ; 14.071     ;
; 4.261 ; intercon:i|doutdec_reg[14] ; code:c|opp[0][18]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.632     ; 14.044     ;
; 4.267 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.607     ; 14.063     ;
; 4.271 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][0]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.629     ; 14.037     ;
; 4.275 ; intercon:i|doutdec_reg[13] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 14.056     ;
; 4.284 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.618     ; 14.035     ;
; 4.288 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.040     ;
; 4.289 ; intercon:i|doutdec_reg[5]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.632     ; 14.016     ;
; 4.291 ; intercon:i|doutdec_reg[5]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.611     ; 14.035     ;
; 4.291 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.037     ;
; 4.296 ; intercon:i|doutdec_reg[14] ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.634     ; 14.007     ;
; 4.298 ; intercon:i|doutdec_reg[13] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.641     ; 13.998     ;
; 4.299 ; intercon:i|doutdec_reg[10] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 14.032     ;
; 4.299 ; intercon:i|doutdec_reg[13] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.029     ;
; 4.303 ; intercon:i|doutdec_reg[10] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.025     ;
; 4.305 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.630     ; 14.002     ;
; 4.307 ; intercon:i|doutdec_reg[13] ; code:c|opp[3][25]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.577     ; 14.053     ;
; 4.315 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 14.013     ;
; 4.319 ; intercon:i|doutdec_reg[6]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.632     ; 13.986     ;
; 4.321 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][9]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.601     ; 14.015     ;
; 4.321 ; intercon:i|doutdec_reg[6]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.611     ; 14.005     ;
; 4.333 ; intercon:i|doutdec_reg[14] ; code:c|opp[5][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.597     ; 14.007     ;
; 4.336 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.633     ; 13.968     ;
; 4.337 ; intercon:i|doutdec_reg[22] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.839     ; 13.761     ;
; 4.338 ; intercon:i|doutdec_reg[13] ; code:c|opp[1][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.608     ; 13.991     ;
; 4.341 ; intercon:i|doutdec_reg[22] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.860     ; 13.736     ;
; 4.342 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][15] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.604     ; 13.991     ;
; 4.348 ; intercon:i|doutdec_reg[10] ; code:c|opp[4][15]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.621     ; 13.968     ;
; 4.352 ; intercon:i|doutdec_reg[5]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.603     ; 13.982     ;
; 4.362 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][7]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.607     ; 13.968     ;
; 4.364 ; intercon:i|doutdec_reg[13] ; code:c|opp[0][18]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.632     ; 13.941     ;
; 4.367 ; intercon:i|doutdec_reg[14] ; code:c|opp[5][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.634     ; 13.936     ;
; 4.367 ; intercon:i|doutdec_reg[10] ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.601     ; 13.969     ;
; 4.368 ; intercon:i|doutdec_reg[6]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.603     ; 13.966     ;
; 4.370 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.615     ; 13.952     ;
; 4.370 ; intercon:i|doutdec_reg[13] ; code:c|opp[11][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.607     ; 13.960     ;
; 4.374 ; intercon:i|doutdec_reg[13] ; code:c|opp[2][0]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.629     ; 13.934     ;
; 4.378 ; intercon:i|doutdec_reg[15] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 13.953     ;
; 4.378 ; intercon:i|doutdec_reg[5]  ; code:c|opp[11][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 13.950     ;
; 4.380 ; intercon:i|doutdec_reg[12] ; code:c|opp[9][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 13.951     ;
; 4.382 ; intercon:i|doutdec_reg[15] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 13.946     ;
; 4.383 ; intercon:i|doutdec_reg[14] ; code:c|opp[11][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.599     ; 13.955     ;
; 4.384 ; intercon:i|doutdec_reg[12] ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 13.944     ;
; 4.385 ; intercon:i|doutdec_reg[14] ; code:c|opp[7][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.612     ; 13.940     ;
; 4.387 ; intercon:i|doutdec_reg[13] ; code:c|opp[6][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.618     ; 13.932     ;
; 4.387 ; intercon:i|doutdec_reg[5]  ; code:c|opp[7][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.614     ; 13.936     ;
; 4.388 ; intercon:i|doutdec_reg[5]  ; code:c|opp[1][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.599     ; 13.950     ;
; 4.388 ; intercon:i|doutdec_reg[10] ; code:c|opp[1][12]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.606     ; 13.943     ;
; 4.390 ; intercon:i|doutdec_reg[5]  ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.636     ; 13.911     ;
; 4.395 ; intercon:i|doutdec_reg[7]  ; code:c|opp[0][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.603     ; 13.939     ;
; 4.399 ; intercon:i|doutdec_reg[13] ; code:c|opp[9][10]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.634     ; 13.904     ;
; 4.401 ; intercon:i|doutdec_reg[10] ; code:c|opp[0][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 13.927     ;
; 4.404 ; intercon:i|doutdec_reg[14] ; code:c|opp[10][10] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.619     ; 13.914     ;
; 4.404 ; intercon:i|doutdec_reg[14] ; code:c|opp[1][0]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.621     ; 13.912     ;
; 4.406 ; intercon:i|doutdec_reg[14] ; code:c|opp[6][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.600     ; 13.931     ;
; 4.407 ; intercon:i|doutdec_reg[4]  ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.632     ; 13.898     ;
; 4.408 ; intercon:i|doutdec_reg[14] ; code:c|opp[2][16]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.619     ; 13.910     ;
; 4.408 ; intercon:i|doutdec_reg[13] ; code:c|opp[11][16] ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.630     ; 13.899     ;
; 4.408 ; intercon:i|doutdec_reg[6]  ; code:c|opp[11][6]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 13.920     ;
; 4.409 ; intercon:i|doutdec_reg[4]  ; code:c|opp[2][19]  ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.611     ; 13.917     ;
; 4.411 ; intercon:i|doutdec_reg[14] ; code:c|opp[5][6]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.602     ; 13.924     ;
; 4.411 ; intercon:i|doutdec_reg[10] ; code:c|opp[8][3]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.641     ; 13.885     ;
; 4.412 ; intercon:i|doutdec_reg[10] ; code:c|opp[6][9]   ; clock        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 20.000       ; -1.609     ; 13.916     ;
+-------+----------------------------+--------------------+--------------+------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                   ;
+--------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                 ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; 12.026 ; uartcom:u|tx_reg     ; tx                      ; clock                                                ; clock       ; 20.000       ; -1.561     ; 4.393      ;
; 13.169 ; code:c|dout_reg[99]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.528      ; 8.266      ;
; 13.193 ; code:c|dout_reg[84]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 8.228      ;
; 13.226 ; code:c|dout_reg[99]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.528      ; 8.209      ;
; 13.250 ; code:c|dout_reg[84]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 8.171      ;
; 13.265 ; code:c|dout_reg[64]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 8.178      ;
; 13.265 ; code:c|dout_reg[100] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 8.156      ;
; 13.279 ; code:c|dout_reg[94]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 8.138      ;
; 13.315 ; code:c|dout_reg[99]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.528      ; 8.120      ;
; 13.322 ; code:c|dout_reg[64]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 8.121      ;
; 13.322 ; code:c|dout_reg[100] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 8.099      ;
; 13.336 ; code:c|dout_reg[94]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 8.081      ;
; 13.339 ; code:c|dout_reg[84]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 8.082      ;
; 13.396 ; code:c|dout_reg[102] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 8.019      ;
; 13.411 ; code:c|dout_reg[64]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 8.032      ;
; 13.411 ; code:c|dout_reg[100] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 8.010      ;
; 13.425 ; code:c|dout_reg[94]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.992      ;
; 13.437 ; code:c|dout_reg[42]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.978      ;
; 13.453 ; code:c|dout_reg[102] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.962      ;
; 13.480 ; code:c|dout_reg[91]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.937      ;
; 13.494 ; code:c|dout_reg[99]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.529      ; 7.942      ;
; 13.494 ; code:c|dout_reg[42]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.921      ;
; 13.507 ; code:c|dout_reg[99]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.529      ; 7.929      ;
; 13.518 ; code:c|dout_reg[84]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.515      ; 7.904      ;
; 13.531 ; code:c|dout_reg[84]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.515      ; 7.891      ;
; 13.537 ; code:c|dout_reg[91]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.880      ;
; 13.542 ; code:c|dout_reg[102] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.873      ;
; 13.583 ; code:c|dout_reg[42]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.832      ;
; 13.590 ; code:c|dout_reg[64]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.537      ; 7.854      ;
; 13.590 ; code:c|dout_reg[100] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.515      ; 7.832      ;
; 13.594 ; code:c|dout_reg[97]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.801      ;
; 13.603 ; code:c|dout_reg[64]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.537      ; 7.841      ;
; 13.603 ; code:c|dout_reg[100] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.515      ; 7.819      ;
; 13.604 ; code:c|dout_reg[94]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.511      ; 7.814      ;
; 13.616 ; code:c|dout_reg[62]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.516      ; 7.807      ;
; 13.617 ; code:c|dout_reg[94]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.511      ; 7.801      ;
; 13.626 ; code:c|dout_reg[106] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.791      ;
; 13.626 ; code:c|dout_reg[91]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.791      ;
; 13.649 ; code:c|dout_reg[72]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.496      ; 7.754      ;
; 13.651 ; code:c|dout_reg[97]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.744      ;
; 13.673 ; code:c|dout_reg[62]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.516      ; 7.750      ;
; 13.683 ; code:c|dout_reg[106] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.734      ;
; 13.706 ; code:c|dout_reg[72]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.496      ; 7.697      ;
; 13.721 ; code:c|dout_reg[102] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.509      ; 7.695      ;
; 13.734 ; code:c|dout_reg[102] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.509      ; 7.682      ;
; 13.740 ; code:c|dout_reg[97]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.655      ;
; 13.746 ; code:c|dout_reg[103] ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.649      ;
; 13.758 ; code:c|dout_reg[44]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 7.685      ;
; 13.762 ; code:c|dout_reg[42]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.509      ; 7.654      ;
; 13.762 ; code:c|dout_reg[62]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.516      ; 7.661      ;
; 13.772 ; code:c|dout_reg[106] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.645      ;
; 13.775 ; code:c|dout_reg[42]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.509      ; 7.641      ;
; 13.777 ; code:c|dout_reg[99]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.528      ; 7.658      ;
; 13.795 ; code:c|dout_reg[72]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.496      ; 7.608      ;
; 13.801 ; code:c|dout_reg[84]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 7.620      ;
; 13.803 ; code:c|dout_reg[103] ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.592      ;
; 13.805 ; code:c|dout_reg[91]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.511      ; 7.613      ;
; 13.813 ; code:c|dout_reg[16]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.535      ; 7.629      ;
; 13.815 ; code:c|dout_reg[44]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 7.628      ;
; 13.818 ; code:c|dout_reg[91]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.511      ; 7.600      ;
; 13.825 ; code:c|dout_reg[99]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.528      ; 7.610      ;
; 13.849 ; code:c|dout_reg[84]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 7.572      ;
; 13.870 ; code:c|dout_reg[16]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.535      ; 7.572      ;
; 13.873 ; code:c|dout_reg[64]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 7.570      ;
; 13.873 ; code:c|dout_reg[100] ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 7.548      ;
; 13.887 ; code:c|dout_reg[22]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.482      ; 7.502      ;
; 13.887 ; code:c|dout_reg[94]  ; intercon:i|data_reg[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.530      ;
; 13.889 ; code:c|dout_reg[61]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.516      ; 7.534      ;
; 13.890 ; code:c|dout_reg[21]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.525      ;
; 13.892 ; code:c|dout_reg[103] ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.503      ;
; 13.904 ; code:c|dout_reg[44]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 7.539      ;
; 13.919 ; code:c|dout_reg[97]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.489      ; 7.477      ;
; 13.921 ; code:c|dout_reg[64]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.536      ; 7.522      ;
; 13.921 ; code:c|dout_reg[100] ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.514      ; 7.500      ;
; 13.926 ; code:c|dout_reg[36]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.535      ; 7.516      ;
; 13.927 ; code:c|dout_reg[10]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.478      ; 7.458      ;
; 13.930 ; code:c|dout_reg[12]  ; intercon:i|data_reg[28] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.465      ;
; 13.932 ; code:c|dout_reg[97]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.489      ; 7.464      ;
; 13.935 ; code:c|dout_reg[94]  ; intercon:i|data_reg[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.510      ; 7.482      ;
; 13.939 ; code:c|dout_reg[33]  ; intercon:i|data_reg[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.498      ; 7.466      ;
; 13.941 ; code:c|dout_reg[62]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.517      ; 7.483      ;
; 13.942 ; code:c|dout_reg[54]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.487      ; 7.452      ;
; 13.942 ; code:c|dout_reg[73]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.482      ; 7.447      ;
; 13.944 ; code:c|dout_reg[22]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.482      ; 7.445      ;
; 13.946 ; code:c|dout_reg[61]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.516      ; 7.477      ;
; 13.947 ; code:c|dout_reg[21]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.508      ; 7.468      ;
; 13.950 ; code:c|dout_reg[47]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.492      ; 7.449      ;
; 13.951 ; code:c|dout_reg[106] ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.511      ; 7.467      ;
; 13.954 ; code:c|dout_reg[62]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.517      ; 7.470      ;
; 13.956 ; code:c|dout_reg[7]   ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.478      ; 7.429      ;
; 13.959 ; code:c|dout_reg[16]  ; intercon:i|data_reg[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.535      ; 7.483      ;
; 13.960 ; code:c|dout_reg[13]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.478      ; 7.425      ;
; 13.961 ; code:c|dout_reg[43]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.434      ;
; 13.964 ; code:c|dout_reg[106] ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.511      ; 7.454      ;
; 13.970 ; code:c|dout_reg[33]  ; intercon:i|data_reg[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.498      ; 7.435      ;
; 13.974 ; code:c|dout_reg[72]  ; intercon:i|data_reg[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.497      ; 7.430      ;
; 13.983 ; code:c|dout_reg[36]  ; intercon:i|data_reg[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.535      ; 7.459      ;
; 13.987 ; code:c|dout_reg[72]  ; intercon:i|data_reg[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.497      ; 7.417      ;
; 13.993 ; code:c|dout_reg[82]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.516      ; 7.430      ;
; 13.994 ; code:c|dout_reg[12]  ; intercon:i|data_reg[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 20.000       ; 1.488      ; 7.401      ;
+--------+----------------------+-------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                   ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+
; -0.400 ; code:c|dout_reg[36]           ; intercon:i|data_reg[10]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.850      ; 1.604      ;
; -0.158 ; code:c|dout_reg[111]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.779      ; 1.775      ;
; -0.156 ; code:c|dout_reg[111]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.779      ; 1.777      ;
; -0.132 ; code:c|dout_reg[112]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.792      ; 1.814      ;
; -0.130 ; code:c|dout_reg[112]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.792      ; 1.816      ;
; -0.001 ; code:c|dout_reg[37]           ; intercon:i|data_reg[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.812      ; 1.965      ;
; 0.005  ; code:c|dout_reg[37]           ; intercon:i|data_reg[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.812      ; 1.971      ;
; 0.018  ; code:c|dout_reg[36]           ; intercon:i|data_reg[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.850      ; 2.022      ;
; 0.019  ; code:c|dout_reg[110]          ; intercon:i|data_reg[17]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.802      ; 1.975      ;
; 0.021  ; code:c|dout_reg[110]          ; intercon:i|data_reg[22]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.802      ; 1.977      ;
; 0.036  ; code:c|dout_reg[18]           ; intercon:i|data_reg[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.825      ; 2.015      ;
; 0.042  ; code:c|dout_reg[18]           ; intercon:i|data_reg[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.825      ; 2.021      ;
; 0.047  ; code:c|dout_reg[37]           ; intercon:i|data_reg[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.817      ; 2.018      ;
; 0.075  ; code:c|dout_reg[30]           ; intercon:i|data_reg[9]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.813      ; 2.042      ;
; 0.083  ; code:c|dout_reg[36]           ; intercon:i|data_reg[11]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.850      ; 2.087      ;
; 0.084  ; code:c|dout_reg[18]           ; intercon:i|data_reg[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.830      ; 2.068      ;
; 0.091  ; code:c|dout_reg[31]           ; intercon:i|data_reg[9]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.825      ; 2.070      ;
; 0.091  ; code:c|dout_reg[31]           ; intercon:i|data_reg[11]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.825      ; 2.070      ;
; 0.103  ; code:c|data_code_ch_reg       ; intercon:i|data_rec_reg       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.797      ; 2.054      ;
; 0.114  ; code:c|dout_reg[54]           ; intercon:i|data_reg[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.803      ; 2.071      ;
; 0.120  ; code:c|dout_reg[54]           ; intercon:i|data_reg[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.803      ; 2.077      ;
; 0.141  ; uartcom:u|state_reg1.write1   ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|state_reg1.idle1    ; uartcom:u|state_reg1.idle1    ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|load_out_reg       ; intercon:i|load_out_reg       ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|state_reg1.loaddata ; uartcom:u|state_reg1.loaddata ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|s_reg              ; intercon:i|s_reg              ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|load_uart_reg       ; uartcom:u|load_uart_reg       ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|data_recout_reg     ; uartcom:u|data_recout_reg     ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|cont_reg[0]        ; intercon:i|cont_reg[0]        ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|cont_reg[2]        ; intercon:i|cont_reg[2]        ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|cont_reg[1]        ; intercon:i|cont_reg[1]        ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|contin_reg[1]      ; intercon:i|contin_reg[1]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|data_reg[4]        ; intercon:i|data_reg[4]        ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|load_code_reg      ; intercon:i|load_code_reg      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; intercon:i|data_ch_reg        ; intercon:i|data_ch_reg        ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|state_reg.start1    ; uartcom:u|state_reg.start1    ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|tx_reg              ; uartcom:u|tx_reg              ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.141  ; uartcom:u|d_reg1[0]           ; uartcom:u|d_reg1[0]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.307      ;
; 0.142  ; intercon:i|contin_reg[2]      ; intercon:i|contin_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.307      ;
; 0.142  ; intercon:i|contin_reg[0]      ; intercon:i|contin_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.307      ;
; 0.142  ; uartcom:u|state_reg.read1     ; uartcom:u|state_reg.read1     ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.307      ;
; 0.142  ; intercon:i|round_reg[1]       ; intercon:i|round_reg[1]       ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.307      ;
; 0.162  ; code:c|dout_reg[54]           ; intercon:i|data_reg[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.808      ; 2.124      ;
; 0.164  ; code:c|dout_reg[43]           ; intercon:i|data_reg[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.804      ; 2.122      ;
; 0.170  ; code:c|dout_reg[43]           ; intercon:i|data_reg[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.804      ; 2.128      ;
; 0.180  ; intercon:i|load_out_reg       ; uartcom:u|d_reg1[0]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.346      ;
; 0.186  ; code:c|dout_reg[55]           ; intercon:i|data_reg[11]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.812      ; 2.152      ;
; 0.188  ; code:c|dout_reg[55]           ; intercon:i|data_reg[9]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.812      ; 2.154      ;
; 0.189  ; intercon:i|state_reg[2]       ; intercon:i|round_reg[1]       ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.354      ;
; 0.190  ; intercon:i|state_reg[2]       ; intercon:i|contin_reg[0]      ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.355      ;
; 0.212  ; code:c|dout_reg[43]           ; intercon:i|data_reg[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock       ; 0.000        ; 1.809      ; 2.175      ;
; 0.216  ; intercon:i|doutuart_reg[6]    ; uartcom:u|d_reg1[7]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.381      ;
; 0.224  ; uartcom:u|d_reg[6]            ; uartcom:u|d_reg[5]            ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.389      ;
; 0.224  ; intercon:i|data_reg[21]       ; intercon:i|doutuart_reg[5]    ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.390      ;
; 0.227  ; uartcom:u|d_reg[5]            ; uartcom:u|d_reg[4]            ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.392      ;
; 0.227  ; intercon:i|doutuart_reg[3]    ; uartcom:u|d_reg1[4]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.392      ;
; 0.227  ; intercon:i|doutuart_reg[5]    ; uartcom:u|d_reg1[6]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.392      ;
; 0.228  ; intercon:i|contin_reg[0]      ; intercon:i|contin_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.393      ;
; 0.230  ; intercon:i|doutuart_reg[4]    ; uartcom:u|d_reg1[5]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.395      ;
; 0.230  ; intercon:i|doutuart_reg[1]    ; uartcom:u|d_reg1[2]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.395      ;
; 0.230  ; intercon:i|doutuart_reg[2]    ; uartcom:u|d_reg1[3]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.395      ;
; 0.230  ; intercon:i|doutuart_reg[0]    ; uartcom:u|d_reg1[1]           ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.395      ;
; 0.233  ; intercon:i|start_out_reg      ; uartcom:u|state_reg1.write1   ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.398      ;
; 0.252  ; uartcom:u|cnt_reg1[3]         ; uartcom:u|cnt_reg1[3]         ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.418      ;
; 0.252  ; uartcom:u|cnt_reg1[2]         ; uartcom:u|cnt_reg1[2]         ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.418      ;
; 0.252  ; uartcom:u|counter_reg[3]      ; uartcom:u|counter_reg[3]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.418      ;
; 0.253  ; uartcom:u|cnt_reg1[1]         ; uartcom:u|cnt_reg1[1]         ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.419      ;
; 0.253  ; uartcom:u|counter_reg[5]      ; uartcom:u|counter_reg[5]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.419      ;
; 0.253  ; uartcom:u|counter_reg[7]      ; uartcom:u|counter_reg[7]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.419      ;
; 0.253  ; uartcom:u|counter_reg[1]      ; uartcom:u|counter_reg[1]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.419      ;
; 0.253  ; uartcom:u|cnt_reg[2]          ; uartcom:u|cnt_reg[2]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.419      ;
; 0.254  ; uartcom:u|counter_reg[4]      ; uartcom:u|counter_reg[4]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.420      ;
; 0.254  ; uartcom:u|i_reg[1]            ; uartcom:u|i_reg[1]            ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.419      ;
; 0.255  ; uartcom:u|cnt_reg[4]          ; uartcom:u|cnt_reg[4]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.421      ;
; 0.256  ; uartcom:u|i_reg[2]            ; uartcom:u|i_reg[2]            ; clock                                                ; clock       ; 0.000        ; 0.061      ; 0.421      ;
; 0.257  ; uartcom:u|cnt_reg1[4]         ; uartcom:u|cnt_reg1[4]         ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.423      ;
; 0.257  ; uartcom:u|i_reg1[15]          ; uartcom:u|i_reg1[15]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.423      ;
; 0.258  ; uartcom:u|i_reg1[3]           ; uartcom:u|i_reg1[3]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.424      ;
; 0.258  ; uartcom:u|counter_reg[6]      ; uartcom:u|counter_reg[6]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.424      ;
; 0.258  ; uartcom:u|i_reg1[31]          ; uartcom:u|i_reg1[31]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.424      ;
; 0.258  ; uartcom:u|i_reg1[13]          ; uartcom:u|i_reg1[13]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.424      ;
; 0.258  ; uartcom:u|i_reg1[5]           ; uartcom:u|i_reg1[5]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.424      ;
; 0.259  ; uartcom:u|i_reg1[1]           ; uartcom:u|i_reg1[1]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|counter_reg[2]      ; uartcom:u|counter_reg[2]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|counter_reg[8]      ; uartcom:u|counter_reg[8]      ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[27]          ; uartcom:u|i_reg1[27]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[29]          ; uartcom:u|i_reg1[29]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[21]          ; uartcom:u|i_reg1[21]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[19]          ; uartcom:u|i_reg1[19]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[17]          ; uartcom:u|i_reg1[17]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[11]          ; uartcom:u|i_reg1[11]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[6]           ; uartcom:u|i_reg1[6]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.259  ; uartcom:u|i_reg1[7]           ; uartcom:u|i_reg1[7]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.425      ;
; 0.260  ; uartcom:u|i_reg1[2]           ; uartcom:u|i_reg1[2]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
; 0.260  ; uartcom:u|i_reg1[25]          ; uartcom:u|i_reg1[25]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
; 0.260  ; uartcom:u|i_reg1[22]          ; uartcom:u|i_reg1[22]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
; 0.260  ; uartcom:u|i_reg1[23]          ; uartcom:u|i_reg1[23]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
; 0.260  ; uartcom:u|i_reg1[16]          ; uartcom:u|i_reg1[16]          ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
; 0.260  ; uartcom:u|i_reg1[9]           ; uartcom:u|i_reg1[9]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
; 0.260  ; uartcom:u|i_reg1[8]           ; uartcom:u|i_reg1[8]           ; clock                                                ; clock       ; 0.000        ; 0.062      ; 0.426      ;
+--------+-------------------------------+-------------------------------+------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                 ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; -0.056 ; code:c|load_reg         ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|y_reg[4]         ; code:c|y_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|M_reg[3][11]     ; code:c|M_reg[3][11]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|y_reg[3]         ; code:c|y_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|data_code_ch_reg ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[13]      ; code:c|formnex[13]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[13]         ; code:c|form[13]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[8]       ; code:c|formnex[8]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[15]         ; code:c|form[15]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[15]      ; code:c|formnex[15]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|M_reg[3][8]      ; code:c|M_reg[3][8]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[14]         ; code:c|form[14]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[14]      ; code:c|formnex[14]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[3]       ; code:c|formnex[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[3]          ; code:c|form[3]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[4]          ; code:c|form[4]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[6]       ; code:c|formnex[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[4]       ; code:c|formnex[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[6]          ; code:c|form[6]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[5]          ; code:c|form[5]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[5]       ; code:c|formnex[5]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[11]      ; code:c|formnex[11]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[2]       ; code:c|formnex[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[10]      ; code:c|formnex[10]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[10]         ; code:c|form[10]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[9]       ; code:c|formnex[9]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[9]          ; code:c|form[9]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[12]      ; code:c|formnex[12]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[12]         ; code:c|form[12]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[7]          ; code:c|form[7]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[7]       ; code:c|formnex[7]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[0]          ; code:c|form[0]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|formnex[1]       ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.056 ; code:c|form[1]          ; code:c|form[1]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.307      ;
; -0.055 ; code:c|x_reg[4]         ; code:c|x_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|M_reg[2][11]     ; code:c|M_reg[2][11]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|x_reg[2]         ; code:c|x_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[0]        ; code:c|rotate[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[1]        ; code:c|rotate[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[2]        ; code:c|rotate[2]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|form[8]          ; code:c|form[8]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[5]        ; code:c|rotate[5]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[4]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[3]        ; code:c|rotate[3]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|rotate[6]        ; code:c|rotate[6]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|M_reg[2][8]      ; code:c|M_reg[2][8]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|form[11]         ; code:c|form[11]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.055 ; code:c|form[2]          ; code:c|form[2]          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.307      ;
; -0.049 ; code:c|state_reg[0]     ; code:c|state_reg[0]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.314      ;
; -0.048 ; code:c|x_reg[0]         ; code:c|x_reg[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.314      ;
; 0.077  ; code:c|rotate[0]        ; code:c|rotate[1]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.439      ;
; 0.086  ; code:c|y_reg[2]         ; code:c|dout_reg[111]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.449      ;
; 0.090  ; code:c|x_reg[3]         ; code:c|x_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.452      ;
; 0.100  ; code:c|rotate[5]        ; code:c|rotate[6]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.462      ;
; 0.103  ; code:c|state_reg[0]     ; code:c|sw2              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.466      ;
; 0.122  ; code:c|formnex[2]       ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.485      ;
; 0.127  ; code:c|state_reg[1]     ; code:c|state_reg[1]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.489      ;
; 0.137  ; code:c|y_reg[3]         ; code:c|y_reg[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.500      ;
; 0.143  ; code:c|x_reg[3]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.505      ;
; 0.156  ; code:c|rotate[1]        ; code:c|rotate[0]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.518      ;
; 0.170  ; code:c|state_reg[0]     ; code:c|sw1              ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.533      ;
; 0.185  ; code:c|rotate[6]        ; code:c|rotate[5]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.547      ;
; 0.235  ; code:c|M_reg[5][1]      ; code:c|M_reg[5][1]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.598      ;
; 0.238  ; code:c|M_reg[0][1]      ; code:c|M_reg[0][1]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.601      ;
; 0.264  ; code:c|x_reg[1]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.626      ;
; 0.264  ; code:c|x_reg[0]         ; code:c|x_reg[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.626      ;
; 0.277  ; code:c|M_reg[5][16]     ; code:c|M_reg[5][16]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.640      ;
; 0.277  ; code:c|form[6]          ; code:c|formnex[6]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.267      ; 0.648      ;
; 0.292  ; code:c|state_reg[1]     ; code:c|load_reg         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.274      ; 0.670      ;
; 0.293  ; code:c|state_reg[1]     ; code:c|data_code_ch_reg ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.274      ; 0.671      ;
; 0.328  ; code:c|y_reg[0]         ; code:c|y_reg[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.690      ;
; 0.355  ; code:c|state_reg[0]     ; code:c|y_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.261      ; 0.720      ;
; 0.365  ; code:c|y_reg[2]         ; code:c|y_reg[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.728      ;
; 0.368  ; code:c|form[13]         ; code:c|formnex[13]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.265      ; 0.737      ;
; 0.383  ; code:c|formnex[13]      ; code:c|M_reg[0][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.745      ;
; 0.432  ; code:c|form[1]          ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.268      ; 0.804      ;
; 0.472  ; code:c|form[10]         ; code:c|formnex[10]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.267      ; 0.843      ;
; 0.479  ; code:c|form[2]          ; code:c|formnex[2]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.270      ; 0.853      ;
; 0.516  ; code:c|formnex[8]       ; code:c|formnex[11]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.879      ;
; 0.522  ; code:c|rotate[2]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.882      ;
; 0.523  ; code:c|formnex[13]      ; code:c|M_reg[3][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.886      ;
; 0.523  ; code:c|formnex[13]      ; code:c|M_reg[3][10]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.259      ; 0.886      ;
; 0.541  ; code:c|formnex[15]      ; code:c|M_reg[4][12]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.903      ;
; 0.560  ; code:c|formnex[13]      ; code:c|M_reg[4][3]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.268      ; 0.932      ;
; 0.566  ; code:c|M_reg[2][8]      ; code:c|dout_reg[44]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.204      ; 0.874      ;
; 0.576  ; code:c|form[3]          ; code:c|formnex[3]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.267      ; 0.947      ;
; 0.576  ; code:c|form[9]          ; code:c|formnex[9]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.274      ; 0.954      ;
; 0.578  ; code:c|formnex[13]      ; code:c|M_reg[3][7]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.258      ; 0.940      ;
; 0.583  ; code:c|x_reg[2]         ; code:c|dout_reg[117]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 0.967      ;
; 0.588  ; code:c|x_reg[2]         ; code:c|dout_reg[116]    ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.280      ; 0.972      ;
; 0.589  ; code:c|form[15]         ; code:c|formnex[15]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.265      ; 0.958      ;
; 0.590  ; code:c|form[12]         ; code:c|formnex[12]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.267      ; 0.961      ;
; 0.594  ; code:c|formnex[15]      ; code:c|M_reg[4][4]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.260      ; 0.958      ;
; 0.595  ; code:c|M_reg[4][13]     ; code:c|dout_reg[85]     ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.254      ; 0.953      ;
; 0.604  ; code:c|y_reg[0]         ; code:c|P[3][12]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.276      ; 0.984      ;
; 0.619  ; code:c|form[2]          ; code:c|formnex[1]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.270      ; 0.993      ;
; 0.620  ; code:c|form[13]         ; code:c|M_reg[4][4]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.266      ; 0.990      ;
; 0.634  ; code:c|form[13]         ; code:c|M_reg[0][6]      ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.264      ; 1.002      ;
; 0.636  ; code:c|form[4]          ; code:c|formnex[4]       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.265      ; 1.005      ;
; 0.639  ; code:c|rotate[0]        ; code:c|rotate[4]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.256      ; 0.999      ;
+--------+-------------------------+-------------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; 9.173 ; 9.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[16]    ;
; 9.173 ; 9.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[18]    ;
; 9.173 ; 9.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[19]    ;
; 9.173 ; 9.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[20]    ;
; 9.173 ; 9.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[21]    ;
; 9.173 ; 9.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutdec_reg[22]    ;
; 9.202 ; 9.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[24]       ;
; 9.202 ; 9.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[25]       ;
; 9.202 ; 9.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[26]       ;
; 9.202 ; 9.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[27]       ;
; 9.202 ; 9.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[30]       ;
; 9.202 ; 9.386        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[4]        ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[0]        ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[1]        ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|cont_reg[2]        ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[0]        ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[16]       ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[20]       ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[21]       ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[28]       ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[29]       ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[8]        ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[0]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[1]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[2]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[3]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[4]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[5]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|doutuart_reg[6]    ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|data_recout_reg     ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[16]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[17]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[18]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[19]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[20]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[21]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[22]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[23]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[24]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[25]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[26]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[27]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[28]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[29]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[30]          ;
; 9.203 ; 9.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|i_reg1[31]          ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[1]      ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_ch_reg        ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_rec_reg       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[10]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[11]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[12]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[17]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[18]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[19]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[22]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[9]        ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|load_code_reg      ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|round_reg[0]       ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[0]         ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[1]         ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[2]         ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[3]         ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg1[4]         ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[0]          ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[1]          ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[2]          ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[3]          ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|cnt_reg[4]          ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[1]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[2]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[3]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[4]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[5]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[6]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[7]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|d_reg1[8]           ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.idle      ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg.start1    ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg1.loaddata ;
; 9.204 ; 9.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|state_reg1.write1   ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[0]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|contin_reg[2]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[1]        ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|data_reg[2]        ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|load_out_reg       ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|round_reg[1]       ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|s_reg              ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|start_out_reg      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[0]       ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[1]       ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; intercon:i|state_reg[2]       ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[0]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[1]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[2]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[3]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[4]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[5]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[6]      ;
; 9.205 ; 9.389        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; uartcom:u|counter_reg[7]      ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                       ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+---------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target              ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+---------------------+
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][32]  ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][8]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[1][29]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][14]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][29]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[3][32]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[5][29]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][14]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[6][26]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[7][26]   ;
; 49999.521 ; 49999.737    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][26]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[0][3]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[0][4]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[0][9]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[1][0]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[1][10] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[1][12] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[1][1]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][0]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][10] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][12] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][15] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][4]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][9]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][0]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][10] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][15] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][16] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][1]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][6]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][7]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][10] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][12] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][13] ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][3]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][4]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][7]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[5][9]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][14]    ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[3][1]      ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[3][5]      ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[5][1]      ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[6][12]     ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[6][1]      ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[11]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[14]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[1]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[2]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[4]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[5]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|formnex[8]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][26]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][32]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[10][8]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[11][29]  ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[2][26]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][11]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[4][35]   ;
; 49999.522 ; 49999.738    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|opp[9][29]   ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[0][10] ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[0][7]  ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[1][13] ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[1][15] ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][16] ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[2][7]  ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[3][15] ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[3][16] ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[3][3]  ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[3][9]  ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|M_reg[4][4]  ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[0][10]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[0][18]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[0][22]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[0][34]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[10][15]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[10][18]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[10][20]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[10][22]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[10][25]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[10][5]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][12]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][16]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][20]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][21]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][24]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][25]    ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[11][5]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[1][18]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[1][19]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[1][22]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[1][26]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[1][2]      ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[1][5]      ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[2][18]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[2][26]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[2][2]      ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[2][33]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[3][25]     ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[3][2]      ;
; 49999.523 ; 49999.739    ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; code:c|P[3][33]     ;
+-----------+--------------+----------------+------------------+------------------------------------------------------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clock      ; 2.238 ; 3.058 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clock      ; -1.130 ; -2.044 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clock      ; 5.954 ; 5.848 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clock      ; 5.802 ; 5.688 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                   ;
+-------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                 ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                      ; -11.815   ; -0.400 ; N/A      ; N/A     ; 9.173               ;
;  clock                                                ; 5.921     ; -0.400 ; N/A      ; N/A     ; 9.173               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -11.815   ; -0.056 ; N/A      ; N/A     ; 49999.193           ;
; Design-wide TNS                                       ; -3524.778 ; -3.486 ; 0.0      ; 0.0     ; 0.0                 ;
;  clock                                                ; 0.000     ; -0.715 ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; -3524.778 ; -2.771 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rx        ; clock      ; 4.635 ; 5.137 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rx        ; clock      ; -1.130 ; -2.044 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; tx        ; clock      ; 10.498 ; 10.169 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; tx        ; clock      ; 5.802 ; 5.688 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; tx            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rx                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.152 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.152 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.95e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.95e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+-----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+-----------+----------+----------+----------+
; clock                                                ; clock                                                ; 4691      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock                                                ; 319222    ; 0        ; 0        ; 0        ;
; clock                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 357196287 ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 669964691 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                           ;
+------------------------------------------------------+------------------------------------------------------+-----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+-----------+----------+----------+----------+
; clock                                                ; clock                                                ; 4691      ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; clock                                                ; 319222    ; 0        ; 0        ; 0        ;
; clock                                                ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 357196287 ; 0        ; 0        ; 0        ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 669964691 ; 0        ; 0        ; 0        ;
+------------------------------------------------------+------------------------------------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Web Edition
    Info: Processing started: Tue Oct 22 02:43:43 2013
Info: Command: quartus_sta main -c main
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'main.sdc'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5000 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -11.815
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -11.815     -3524.778 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     5.921         0.000 clock 
Info: Worst-case hold slack is -0.287
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.287        -0.287 clock 
    Info:    -0.025        -1.183 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.529
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.529         0.000 clock 
    Info: 49999.193         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.251
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.251     -2500.342 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     6.765         0.000 clock 
Info: Worst-case hold slack is -0.200
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.200        -0.200 clock 
    Info:    -0.026        -1.233 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.541
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.541         0.000 clock 
    Info: 49999.245         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -setup 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {clock}] -hold 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.070
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.100
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -rise_to [get_clocks {clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clock}] -fall_to [get_clocks {clock}] -hold 0.020
Info: Worst-case setup slack is 3.793
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.793         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:    12.026         0.000 clock 
Critical Warning: Timing requirements not met
Info: Worst-case hold slack is -0.400
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.400        -0.715 clock 
    Info:    -0.056        -2.771 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 9.173
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     9.173         0.000 clock 
    Info: 49999.521         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is fully constrained for setup requirements
Info: Design is fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 795 megabytes
    Info: Processing ended: Tue Oct 22 02:45:25 2013
    Info: Elapsed time: 00:01:42
    Info: Total CPU time (on all processors): 00:01:34


