Timing Analyzer report for Divider
Mon Jun 10 11:07:28 2024
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clk'
 13. Slow 1200mV 125C Model Hold: 'clk'
 14. Slow 1200mV 125C Model Metastability Summary
 15. Slow 1200mV -40C Model Fmax Summary
 16. Slow 1200mV -40C Model Setup Summary
 17. Slow 1200mV -40C Model Hold Summary
 18. Slow 1200mV -40C Model Recovery Summary
 19. Slow 1200mV -40C Model Removal Summary
 20. Slow 1200mV -40C Model Minimum Pulse Width Summary
 21. Slow 1200mV -40C Model Setup: 'clk'
 22. Slow 1200mV -40C Model Hold: 'clk'
 23. Slow 1200mV -40C Model Metastability Summary
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width Summary
 29. Fast 1200mV -40C Model Setup: 'clk'
 30. Fast 1200mV -40C Model Hold: 'clk'
 31. Fast 1200mV -40C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv n40c Model)
 36. Signal Integrity Metrics (Slow 1200mv 125c Model)
 37. Signal Integrity Metrics (Fast 1200mv n40c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Divider                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22A7                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                      ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 312.4 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -2.201 ; -41.244             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.428 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -49.097                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.201 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.123      ;
; -2.060 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.982      ;
; -2.033 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.956      ;
; -2.032 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.954      ;
; -2.030 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.952      ;
; -2.017 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.940      ;
; -2.017 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.939      ;
; -1.972 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.895      ;
; -1.960 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.882      ;
; -1.959 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.881      ;
; -1.957 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.879      ;
; -1.957 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.879      ;
; -1.950 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.872      ;
; -1.949 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.871      ;
; -1.946 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.869      ;
; -1.945 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.867      ;
; -1.945 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.868      ;
; -1.943 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.866      ;
; -1.943 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.866      ;
; -1.936 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.859      ;
; -1.935 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.858      ;
; -1.930 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.853      ;
; -1.930 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.852      ;
; -1.929 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.851      ;
; -1.927 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.849      ;
; -1.927 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.849      ;
; -1.920 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.842      ;
; -1.919 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.841      ;
; -1.911 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.834      ;
; -1.900 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.823      ;
; -1.891 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.813      ;
; -1.884 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.807      ;
; -1.860 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.781      ;
; -1.846 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.768      ;
; -1.843 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.766      ;
; -1.842 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.765      ;
; -1.840 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.763      ;
; -1.840 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.763      ;
; -1.833 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.755      ;
; -1.833 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.756      ;
; -1.832 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.755      ;
; -1.830 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.751      ;
; -1.819 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.741      ;
; -1.819 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.741      ;
; -1.818 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.740      ;
; -1.816 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.738      ;
; -1.816 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.738      ;
; -1.813 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.736      ;
; -1.812 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.735      ;
; -1.810 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.733      ;
; -1.810 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.733      ;
; -1.809 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.731      ;
; -1.808 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.730      ;
; -1.804 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.727      ;
; -1.803 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.726      ;
; -1.802 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.725      ;
; -1.771 ; Divider_Datapath:Datapath|register:M|Q[3] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.694      ;
; -1.760 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.683      ;
; -1.744 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.667      ;
; -1.743 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.665      ;
; -1.732 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.654      ;
; -1.731 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.653      ;
; -1.729 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.651      ;
; -1.729 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.651      ;
; -1.722 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.644      ;
; -1.721 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.643      ;
; -1.719 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.640      ;
; -1.717 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.640      ;
; -1.716 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.639      ;
; -1.714 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.637      ;
; -1.714 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.637      ;
; -1.713 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.635      ;
; -1.707 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.630      ;
; -1.706 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.629      ;
; -1.704 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.626      ;
; -1.703 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.625      ;
; -1.701 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.623      ;
; -1.701 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.623      ;
; -1.694 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.616      ;
; -1.693 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.615      ;
; -1.693 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.615      ;
; -1.673 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.596      ;
; -1.672 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.595      ;
; -1.670 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.593      ;
; -1.670 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.593      ;
; -1.664 ; Divider_Datapath:Datapath|register:M|Q[3] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.587      ;
; -1.663 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.586      ;
; -1.662 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.585      ;
; -1.636 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.558      ;
; -1.635 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.557      ;
; -1.634 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.556      ;
; -1.633 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.555      ;
; -1.633 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.555      ;
; -1.632 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.553      ;
; -1.626 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.548      ;
; -1.625 ; Divider_Datapath:Datapath|register:M|Q[5] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.548      ;
; -1.625 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.547      ;
; -1.625 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.547      ;
; -1.617 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 2.539      ;
; -1.604 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.525      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.428 ; Divider_Controller:Controller|state.Idle            ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.692      ;
; 0.428 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.692      ;
; 0.429 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.693      ;
; 0.466 ; Divider_Datapath:Datapath|register:Q|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[7]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.730      ;
; 0.487 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.Start           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.751      ;
; 0.496 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.760      ;
; 0.660 ; Divider_Controller:Controller|state.Start           ; Divider_Controller:Controller|state.Load            ; clk          ; clk         ; 0.000        ; 0.075      ; 0.924      ;
; 0.677 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.941      ;
; 0.682 ; Divider_Datapath:Datapath|register:Q|Q[4]           ; Divider_Datapath:Datapath|register:Q|Q[5]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.946      ;
; 0.682 ; Divider_Datapath:Datapath|register:Q|Q[1]           ; Divider_Datapath:Datapath|register:Q|Q[2]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.946      ;
; 0.683 ; Divider_Datapath:Datapath|register:Q|Q[0]           ; Divider_Datapath:Datapath|register:Q|Q[1]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.947      ;
; 0.684 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.948      ;
; 0.684 ; Divider_Datapath:Datapath|register:Q|Q[3]           ; Divider_Datapath:Datapath|register:Q|Q[4]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.948      ;
; 0.685 ; Divider_Datapath:Datapath|register:Q|Q[5]           ; Divider_Datapath:Datapath|register:Q|Q[6]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.949      ;
; 0.686 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.950      ;
; 0.686 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.950      ;
; 0.699 ; Divider_Datapath:Datapath|register:Q|Q[2]           ; Divider_Datapath:Datapath|register:Q|Q[3]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.963      ;
; 0.701 ; Divider_Datapath:Datapath|register:A|Q[5]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.965      ;
; 0.722 ; Divider_Datapath:Datapath|register:A|Q[1]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.075      ; 0.986      ;
; 0.765 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.029      ;
; 0.794 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|state.Start           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.058      ;
; 0.823 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.086      ;
; 0.827 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.090      ;
; 0.838 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.075      ; 1.102      ;
; 0.848 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.112      ;
; 0.848 ; Divider_Datapath:Datapath|register:A|Q[2]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.112      ;
; 0.869 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.133      ;
; 0.869 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.133      ;
; 0.874 ; Divider_Datapath:Datapath|register:Q|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.139      ;
; 0.939 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.202      ;
; 0.939 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.202      ;
; 0.940 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.203      ;
; 0.940 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.075      ; 1.204      ;
; 0.941 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.204      ;
; 0.943 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.207      ;
; 0.944 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.207      ;
; 0.944 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.207      ;
; 1.019 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.075      ; 1.283      ;
; 1.024 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.075      ; 1.288      ;
; 1.037 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[5]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.037 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[4]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.042 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.043 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.306      ;
; 1.045 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.047 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[6]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.074 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.338      ;
; 1.082 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.075      ; 1.346      ;
; 1.110 ; Divider_Datapath:Datapath|register:A|Q[0]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.374      ;
; 1.111 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.375      ;
; 1.120 ; Divider_Datapath:Datapath|register:A|Q[4]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.384      ;
; 1.142 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.162 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[3]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.424      ;
; 1.175 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[7]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.437      ;
; 1.208 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.473      ;
; 1.208 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.473      ;
; 1.209 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.474      ;
; 1.212 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.477      ;
; 1.213 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.478      ;
; 1.215 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.480      ;
; 1.215 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.480      ;
; 1.215 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.480      ;
; 1.295 ; Divider_Datapath:Datapath|register:M|Q[4]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.560      ;
; 1.317 ; Divider_Datapath:Datapath|register:A|Q[3]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.581      ;
; 1.328 ; Divider_Datapath:Datapath|register:M|Q[1]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.593      ;
; 1.348 ; Divider_Datapath:Datapath|register:M|Q[0]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.613      ;
; 1.390 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.653      ;
; 1.429 ; Divider_Datapath:Datapath|register:M|Q[3]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.694      ;
; 1.486 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.750      ;
; 1.487 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.751      ;
; 1.487 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.751      ;
; 1.491 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.755      ;
; 1.492 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.756      ;
; 1.494 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.758      ;
; 1.494 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.758      ;
; 1.494 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.758      ;
; 1.501 ; Divider_Datapath:Datapath|register:M|Q[5]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.075      ; 1.765      ;
; 1.503 ; Divider_Datapath:Datapath|register:M|Q[5]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.768      ;
; 1.513 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.778      ;
; 1.518 ; Divider_Datapath:Datapath|register:M|Q[2]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.783      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[7]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[6]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[5]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[4]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[3]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[2]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[1]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.577 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.839      ;
; 1.583 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.848      ;
; 1.583 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.848      ;
; 1.584 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.849      ;
; 1.587 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.852      ;
; 1.590 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.076      ; 1.855      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 366.97 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.725 ; -31.028             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.344 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -42.835                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.725 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.662      ;
; -1.636 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.573      ;
; -1.614 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.551      ;
; -1.592 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.529      ;
; -1.583 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.521      ;
; -1.554 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.491      ;
; -1.532 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.470      ;
; -1.524 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.462      ;
; -1.523 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.461      ;
; -1.519 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.456      ;
; -1.519 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.456      ;
; -1.518 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.455      ;
; -1.518 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.455      ;
; -1.517 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.454      ;
; -1.514 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.451      ;
; -1.512 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.449      ;
; -1.509 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.447      ;
; -1.503 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.440      ;
; -1.478 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.416      ;
; -1.471 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.408      ;
; -1.466 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.404      ;
; -1.465 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.403      ;
; -1.465 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.403      ;
; -1.464 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.402      ;
; -1.461 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.399      ;
; -1.450 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.388      ;
; -1.441 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.378      ;
; -1.440 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.377      ;
; -1.436 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.373      ;
; -1.436 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.373      ;
; -1.435 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.372      ;
; -1.432 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.369      ;
; -1.425 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.362      ;
; -1.418 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.356      ;
; -1.407 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.345      ;
; -1.406 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.406 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.344      ;
; -1.405 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.343      ;
; -1.402 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.340      ;
; -1.401 ; Divider_Datapath:Datapath|register:M|Q[3] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.401 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.339      ;
; -1.398 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.335      ;
; -1.391 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.329      ;
; -1.370 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.308      ;
; -1.361 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.299      ;
; -1.360 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.298      ;
; -1.360 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.298      ;
; -1.359 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.297      ;
; -1.356 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.294      ;
; -1.354 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.291      ;
; -1.353 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.290      ;
; -1.353 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.290      ;
; -1.352 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.289      ;
; -1.349 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.286      ;
; -1.347 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.284      ;
; -1.345 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.283      ;
; -1.345 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.283      ;
; -1.338 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.275      ;
; -1.323 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.260      ;
; -1.322 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.259      ;
; -1.322 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.259      ;
; -1.321 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.258      ;
; -1.318 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.255      ;
; -1.314 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.251      ;
; -1.310 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.248      ;
; -1.296 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.234      ;
; -1.293 ; Divider_Datapath:Datapath|register:M|Q[3] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.231      ;
; -1.292 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.229      ;
; -1.291 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.228      ;
; -1.291 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.228      ;
; -1.291 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.228      ;
; -1.290 ; Divider_Datapath:Datapath|register:M|Q[5] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.228      ;
; -1.290 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.227      ;
; -1.287 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.224      ;
; -1.287 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.224      ;
; -1.286 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.224      ;
; -1.283 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.221      ;
; -1.283 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.221      ;
; -1.282 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.220      ;
; -1.279 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.217      ;
; -1.276 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.213      ;
; -1.268 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.206      ;
; -1.253 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.191      ;
; -1.252 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.190      ;
; -1.252 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.190      ;
; -1.251 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.189      ;
; -1.248 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.186      ;
; -1.243 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.180      ;
; -1.242 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.179      ;
; -1.242 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.179      ;
; -1.241 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.178      ;
; -1.240 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.178      ;
; -1.238 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.175      ;
; -1.238 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.175      ;
; -1.237 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.175      ;
; -1.236 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.173      ;
; -1.233 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.170      ;
; -1.227 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.164      ;
; -1.214 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.151      ;
; -1.214 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.151      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; Divider_Controller:Controller|state.Idle            ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.344 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.574      ;
; 0.358 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.588      ;
; 0.414 ; Divider_Datapath:Datapath|register:Q|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[7]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.644      ;
; 0.420 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.Start           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.650      ;
; 0.425 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.655      ;
; 0.576 ; Divider_Controller:Controller|state.Start           ; Divider_Controller:Controller|state.Load            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.806      ;
; 0.592 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.822      ;
; 0.594 ; Divider_Datapath:Datapath|register:Q|Q[1]           ; Divider_Datapath:Datapath|register:Q|Q[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.824      ;
; 0.595 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.826      ;
; 0.597 ; Divider_Datapath:Datapath|register:Q|Q[4]           ; Divider_Datapath:Datapath|register:Q|Q[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.827      ;
; 0.597 ; Divider_Datapath:Datapath|register:Q|Q[3]           ; Divider_Datapath:Datapath|register:Q|Q[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.827      ;
; 0.598 ; Divider_Datapath:Datapath|register:Q|Q[5]           ; Divider_Datapath:Datapath|register:Q|Q[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.828      ;
; 0.598 ; Divider_Datapath:Datapath|register:Q|Q[0]           ; Divider_Datapath:Datapath|register:Q|Q[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.828      ;
; 0.602 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.832      ;
; 0.603 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.833      ;
; 0.615 ; Divider_Datapath:Datapath|register:Q|Q[2]           ; Divider_Datapath:Datapath|register:Q|Q[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.845      ;
; 0.617 ; Divider_Datapath:Datapath|register:A|Q[5]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.635 ; Divider_Datapath:Datapath|register:A|Q[1]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.866      ;
; 0.664 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.894      ;
; 0.687 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|state.Start           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.917      ;
; 0.725 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.955      ;
; 0.731 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.961      ;
; 0.735 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.062      ; 0.965      ;
; 0.753 ; Divider_Datapath:Datapath|register:A|Q[2]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.984      ;
; 0.758 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.988      ;
; 0.768 ; Divider_Datapath:Datapath|register:Q|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.999      ;
; 0.770 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.000      ;
; 0.770 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.000      ;
; 0.809 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.039      ;
; 0.821 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.822 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.823 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.053      ;
; 0.825 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.055      ;
; 0.827 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.057      ;
; 0.829 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.059      ;
; 0.830 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.060      ;
; 0.890 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.120      ;
; 0.894 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.062      ; 1.124      ;
; 0.919 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.149      ;
; 0.925 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[5]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.925 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[4]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.154      ;
; 0.926 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.062      ; 1.156      ;
; 0.927 ; Divider_Datapath:Datapath|register:A|Q[0]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.158      ;
; 0.931 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[1]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.160      ;
; 0.933 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[2]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.162      ;
; 0.934 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[6]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.163      ;
; 0.935 ; Divider_Datapath:Datapath|register:A|Q[4]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.166      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.939 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.169      ;
; 0.988 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.218      ;
; 1.013 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[3]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.242      ;
; 1.017 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.246      ;
; 1.033 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[7]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.262      ;
; 1.045 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.276      ;
; 1.045 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.276      ;
; 1.048 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.279      ;
; 1.049 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.280      ;
; 1.050 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.281      ;
; 1.050 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.281      ;
; 1.051 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.282      ;
; 1.068 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.299      ;
; 1.096 ; Divider_Datapath:Datapath|register:A|Q[3]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.327      ;
; 1.148 ; Divider_Datapath:Datapath|register:M|Q[4]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.379      ;
; 1.174 ; Divider_Datapath:Datapath|register:M|Q[1]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.405      ;
; 1.180 ; Divider_Datapath:Datapath|register:M|Q[0]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.411      ;
; 1.228 ; Divider_Datapath:Datapath|register:M|Q[3]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.459      ;
; 1.229 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.459      ;
; 1.286 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.517      ;
; 1.286 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.517      ;
; 1.289 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.520      ;
; 1.290 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.521      ;
; 1.291 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.522      ;
; 1.291 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.522      ;
; 1.292 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.523      ;
; 1.296 ; Divider_Datapath:Datapath|register:M|Q[5]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.527      ;
; 1.300 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.530      ;
; 1.303 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.534      ;
; 1.306 ; Divider_Datapath:Datapath|register:M|Q[2]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.537      ;
; 1.308 ; Divider_Datapath:Datapath|register:M|Q[5]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.538      ;
; 1.380 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.611      ;
; 1.380 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.611      ;
; 1.383 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.614      ;
; 1.384 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.615      ;
; 1.385 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.616      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[7]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[6]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[5]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[4]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[3]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[2]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[1]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
; 1.386 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[0]           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.615      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.451 ; -4.421              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.179 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -35.907                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.451 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.404      ;
; -0.387 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.387 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.340      ;
; -0.372 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.326      ;
; -0.370 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.323      ;
; -0.364 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.318      ;
; -0.352 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.305      ;
; -0.352 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.305      ;
; -0.351 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.304      ;
; -0.349 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.302      ;
; -0.345 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.298      ;
; -0.340 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.293      ;
; -0.339 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.293      ;
; -0.332 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.285      ;
; -0.330 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.283      ;
; -0.329 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.283      ;
; -0.329 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.283      ;
; -0.328 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.282      ;
; -0.326 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.280      ;
; -0.323 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.276      ;
; -0.322 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.276      ;
; -0.317 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.271      ;
; -0.310 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.264      ;
; -0.302 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.256      ;
; -0.302 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.256      ;
; -0.295 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.248      ;
; -0.295 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.248      ;
; -0.294 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.248      ;
; -0.294 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.247      ;
; -0.292 ; Divider_Datapath:Datapath|register:A|Q[0] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.292 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.245      ;
; -0.288 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.241      ;
; -0.288 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.241      ;
; -0.288 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.241      ;
; -0.287 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.240      ;
; -0.285 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.238      ;
; -0.283 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.236      ;
; -0.282 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.235      ;
; -0.281 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.234      ;
; -0.276 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.229      ;
; -0.269 ; Divider_Datapath:Datapath|register:M|Q[0] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.223      ;
; -0.267 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.221      ;
; -0.267 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.221      ;
; -0.267 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.221      ;
; -0.267 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.221      ;
; -0.266 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.220      ;
; -0.266 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.220      ;
; -0.264 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.218      ;
; -0.264 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.218      ;
; -0.260 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.214      ;
; -0.260 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.214      ;
; -0.258 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.212      ;
; -0.255 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.209      ;
; -0.255 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.209      ;
; -0.246 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.200      ;
; -0.242 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.195      ;
; -0.238 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.192      ;
; -0.235 ; Divider_Datapath:Datapath|register:A|Q[1] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.188      ;
; -0.233 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.186      ;
; -0.233 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.186      ;
; -0.232 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.185      ;
; -0.230 ; Divider_Datapath:Datapath|register:M|Q[3] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.184      ;
; -0.230 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.183      ;
; -0.228 ; Divider_Datapath:Datapath|register:A|Q[2] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.181      ;
; -0.226 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.179      ;
; -0.226 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.179      ;
; -0.223 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.177      ;
; -0.223 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.177      ;
; -0.222 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.176      ;
; -0.221 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.174      ;
; -0.220 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.174      ;
; -0.216 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.170      ;
; -0.211 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.165      ;
; -0.207 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.160      ;
; -0.207 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.160      ;
; -0.207 ; Divider_Datapath:Datapath|register:M|Q[2] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.161      ;
; -0.207 ; Divider_Datapath:Datapath|register:Q|Q[7] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.161      ;
; -0.206 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.159      ;
; -0.204 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.157      ;
; -0.203 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.157      ;
; -0.203 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.157      ;
; -0.202 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.156      ;
; -0.200 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.154      ;
; -0.200 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.153      ;
; -0.196 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.150      ;
; -0.195 ; Divider_Datapath:Datapath|register:A|Q[3] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.148      ;
; -0.194 ; Divider_Datapath:Datapath|register:M|Q[3] ; Divider_Datapath:Datapath|register:A|Q[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.148      ;
; -0.191 ; Divider_Datapath:Datapath|register:M|Q[4] ; Divider_Datapath:Datapath|register:A|Q[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.145      ;
; -0.173 ; Divider_Datapath:Datapath|register:A|Q[4] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.126      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.167 ; Divider_Controller:Controller|state.SSR   ; Divider_Datapath:Datapath|register:Q|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.165 ; Divider_Datapath:Datapath|register:M|Q[5] ; Divider_Datapath:Datapath|register:A|Q[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.119      ;
; -0.163 ; Divider_Datapath:Datapath|register:M|Q[1] ; Divider_Datapath:Datapath|register:Q|Q[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.117      ;
; -0.161 ; Divider_Datapath:Datapath|register:A|Q[5] ; Divider_Datapath:Datapath|register:A|Q[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.114      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                                      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; Divider_Controller:Controller|state.Idle            ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.179 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.296      ;
; 0.183 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.300      ;
; 0.195 ; Divider_Datapath:Datapath|register:Q|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[7]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.311      ;
; 0.213 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.Start           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.330      ;
; 0.215 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.332      ;
; 0.277 ; Divider_Controller:Controller|state.Start           ; Divider_Controller:Controller|state.Load            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.394      ;
; 0.287 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.404      ;
; 0.288 ; Divider_Datapath:Datapath|register:Q|Q[4]           ; Divider_Datapath:Datapath|register:Q|Q[5]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.404      ;
; 0.289 ; Divider_Datapath:Datapath|register:Q|Q[1]           ; Divider_Datapath:Datapath|register:Q|Q[2]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.405      ;
; 0.289 ; Divider_Datapath:Datapath|register:Q|Q[0]           ; Divider_Datapath:Datapath|register:Q|Q[1]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.405      ;
; 0.289 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.406      ;
; 0.290 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.290 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.407      ;
; 0.291 ; Divider_Datapath:Datapath|register:Q|Q[3]           ; Divider_Datapath:Datapath|register:Q|Q[4]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.407      ;
; 0.292 ; Divider_Datapath:Datapath|register:Q|Q[5]           ; Divider_Datapath:Datapath|register:Q|Q[6]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.408      ;
; 0.295 ; Divider_Datapath:Datapath|register:Q|Q[2]           ; Divider_Datapath:Datapath|register:Q|Q[3]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.411      ;
; 0.296 ; Divider_Datapath:Datapath|register:A|Q[5]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.413      ;
; 0.305 ; Divider_Datapath:Datapath|register:A|Q[1]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.422      ;
; 0.325 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.442      ;
; 0.337 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|state.Start           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.454      ;
; 0.345 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.462      ;
; 0.351 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.357 ; Divider_Datapath:Datapath|register:A|Q[2]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.474      ;
; 0.358 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.475      ;
; 0.358 ; Divider_Controller:Controller|state.SSR             ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.475      ;
; 0.363 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.480      ;
; 0.363 ; Divider_Controller:Controller|state.Load            ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.480      ;
; 0.366 ; Divider_Datapath:Datapath|register:Q|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.483      ;
; 0.392 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.509      ;
; 0.393 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.510      ;
; 0.393 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.510      ;
; 0.395 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.512      ;
; 0.398 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.515      ;
; 0.399 ; Divider_Controller:Controller|state.SSR             ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.516      ;
; 0.401 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.518      ;
; 0.413 ; Divider_Controller:Controller|modu8cnt:counter|Q[0] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.530      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.434 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.551      ;
; 0.438 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|state.Idle            ; clk          ; clk         ; 0.000        ; 0.035      ; 0.555      ;
; 0.445 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[5]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.561      ;
; 0.445 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[4]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.561      ;
; 0.450 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[1]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.566      ;
; 0.451 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[2]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.567      ;
; 0.452 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[6]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.568      ;
; 0.459 ; Divider_Datapath:Datapath|register:A|Q[0]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.461 ; Divider_Datapath:Datapath|register:A|Q[4]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.465 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.581      ;
; 0.467 ; Divider_Controller:Controller|modu8cnt:counter|Q[2] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.584      ;
; 0.474 ; Divider_Controller:Controller|modu8cnt:counter|Q[1] ; Divider_Controller:Controller|state.SSR             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.591      ;
; 0.490 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.606      ;
; 0.500 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[3]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.616      ;
; 0.503 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:Q|Q[7]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.619      ;
; 0.506 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.623      ;
; 0.506 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.623      ;
; 0.508 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.625      ;
; 0.509 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.626      ;
; 0.510 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.510 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.510 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.511 ; Divider_Datapath:Datapath|register:M|Q[7]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.544 ; Divider_Datapath:Datapath|register:M|Q[4]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.661      ;
; 0.551 ; Divider_Datapath:Datapath|register:A|Q[3]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.668      ;
; 0.554 ; Divider_Datapath:Datapath|register:M|Q[1]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.671      ;
; 0.563 ; Divider_Datapath:Datapath|register:M|Q[0]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.680      ;
; 0.586 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.702      ;
; 0.596 ; Divider_Datapath:Datapath|register:M|Q[3]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.713      ;
; 0.627 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.744      ;
; 0.627 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.744      ;
; 0.629 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.746      ;
; 0.630 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.747      ;
; 0.631 ; Divider_Datapath:Datapath|register:M|Q[5]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.748      ;
; 0.631 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.748      ;
; 0.631 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.748      ;
; 0.632 ; Divider_Datapath:Datapath|register:A|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.749      ;
; 0.635 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.751      ;
; 0.636 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[6]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.753      ;
; 0.637 ; Divider_Datapath:Datapath|register:M|Q[2]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.754      ;
; 0.645 ; Divider_Datapath:Datapath|register:M|Q[5]           ; Divider_Datapath:Datapath|register:Q|Q[0]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.761      ;
; 0.676 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[5]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.793      ;
; 0.676 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[4]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.793      ;
; 0.678 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[0]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.795      ;
; 0.679 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[3]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.796      ;
; 0.680 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[7]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.797      ;
; 0.680 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[1]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.797      ;
; 0.681 ; Divider_Datapath:Datapath|register:M|Q[6]           ; Divider_Datapath:Datapath|register:A|Q[2]           ; clk          ; clk         ; 0.000        ; 0.035      ; 0.798      ;
; 0.685 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[7]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.685 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[6]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.685 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[5]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.685 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[4]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.685 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[3]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.685 ; Divider_Controller:Controller|state.Load            ; Divider_Datapath:Datapath|register:M|Q[2]           ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.201  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.201  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -41.244 ; 0.0   ; 0.0      ; 0.0     ; -49.097             ;
;  clk             ; -41.244 ; 0.000 ; N/A      ; N/A     ; -49.097             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Abus_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Abus_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Qbus_out[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ready         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Qbus_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Mbus_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Abus_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; Abus_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; Abus_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; Abus_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; Qbus_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Abus_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.091 V                              ; 0.053 V                              ; 3.77e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.091 V                             ; 0.053 V                             ; 3.77e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; Abus_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; Qbus_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Abus_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; Abus_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; Abus_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; Abus_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; Abus_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; Abus_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Abus_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; Abus_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; Qbus_out[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; Qbus_out[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ready         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 307      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 307      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Mbus_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; st         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Abus_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; Mbus_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mbus_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; st         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Abus_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Abus_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Qbus_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ready       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Jun 10 11:07:24 2024
Info: Command: quartus_sta Divider -c Divider
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Divider.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.201             -41.244 clk 
Info (332146): Worst-case hold slack is 0.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.428               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.097 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.725
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.725             -31.028 clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.835 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.451
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.451              -4.421 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.907 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4745 megabytes
    Info: Processing ended: Mon Jun 10 11:07:28 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


