###### 디지털의 장점
• 설계의 용이성
• 정보 저장에 적합함
• 정확성과 정밀성을 유지하기 쉬움
• 프로그래밍 가능한 동작
• 잡음의 영향을 덜 받음
• 집적 회로(IC) 칩에 쉽게 제작 가능
###### LSB와 MSB란?
- LSB (Least Significant Bit): 최하위 비트
- MSB (Most Significant Bit): 최상위 비트
###### 16진수의 장점
긴 이진 문자열을 편리하게 다룰 수 있게 해주며, 4비트씩 묶어서 사용한다.
###### 10진수를 16진수로 변환하는 방법
10진수를 2진수로 변환할 때 사용되는 반복 나눗셈 방법을 사용한다.
- 10진수를 16으로 나눈다.
- 첫 번째 나머지가 LSB이고, 마지막 나머지가 MSB이다.
- 마지막 그룹을 채우기 위해 MSB 왼쪽에 0을 추가할 수 있다.
###### 이진수를 16진수로 변환  
LSB(최하위 비트)부터 시작하여 비트를 네 개씩 그룹으로 묶는다.
- 각 그룹을 해당하는 16진수 값으로 변환한다.
- 이진수를 4비트 그룹으로 묶고, 각 그룹을 그에 해당하는 16진수 자리로 변환한다.
###### 10진수 -> BCD로 변경하는 방법 
![[Pasted image 20240913225210.png|200]]
###### Gray Code 구하는 방법
구하는 방법
1. **가장 왼쪽 비트는 동일하게 유지됩니다.**
2. **그 다음 비트는 현재 비트와 그 다음 비트를 XOR 연산하여 구합니다.**

ex) 이진수 1011을 GRAY 코드로 변환
1. **가장 왼쪽 비트:** 1 (변하지 않음)
2. **두 번째 비트:** 첫 번째 비트와 두 번째 비트를 XOR: 1 XOR 0 = 1
3. **세 번째 비트:** 두 번째 비트와 세 번째 비트를 XOR: 0 XOR 1 = 1
4. **네 번째 비트:** 세 번째 비트와 네 번째 비트를 XOR: 1 XOR 1 = 0

###### Parity Method가 필요한 이유와 사용법

비트 전송 시에는 오류가 발생할 수 있다. 따라서 code group에 추가 비트를 더하는 패티티 방법을 사용해 오류 수정을 제공할 수 있다.
짝수 패리티
패리티 비트를 포함한 그룹의 전체 비트 수는 짝수가 되어야 한다
- 이진 그룹 `1 0 1 1`은 패리티 비트 `1`을 추가해야 한다. 그러면 그룹은 `1 0 1 1 1`이 된다.
- 패리티 비트는 그룹의 어느 쪽 끝에나 추가할 수 있다.
홀수 패리티
패리티 비트를 포함한 그룹의 전체 비트 수는 홀수가 되어야 한다
이진 그룹 `1 1 1 1`은 패리티 비트 `1`을 추가해야 한다. 그러면 그룹은 `1 1 1 1 1`이 된다.

###### BCD 코드 주의할 점
0~9의 값이어야 한다.

###### Active-Low란? Active-High란?
- Active-HIGH : 입력/출력에 o가 없음
- Active-LOW: 입력 또는 출력에 o가 있음
신호 위에 막대가 있으면 asserted (active) LOW라고 한다. (![[Pasted image 20240925171930.png|30]])
신호 위에 막대가 없으면 asserted (active) HIGH라고 한다. (![[Pasted image 20240925171951.png|30]])
###### o 달린 출력은?
o가 달린 입력에 연결되도록 게이트 기호를 선택한다.
###### XOR과 회로 기호
![[Pasted image 20241012234237.png|400]]
###### XNOR과 회로 기호
![[Pasted image 20241012234624.png|400]]
###### 패리티 검사기
![[Pasted image 20241012235648.png|500]]
###### IC 칩의 번호
핀은 식별용 노치나 점이 있는 끝에서부터 시계 반대 방향으로 번호가 매겨집니다.
![[Pasted image 20241016174848.png|200]]

###### 결함이 있는 시스템을 고치는 방법
• 결함 탐지: 예상되는 동작과의 차이를 결정합니다
• 결함 격리: 결함을 격리하기 위해 테스트 및 측정을 수행합니다.
• 결함 수정: 결함을 수리합니다
###### 계층적 설계 vs 탑다운 설계
![[Pasted image 20241016180722.png|300]]
• 계층적 설계: 작은 논리 회로가 정의되고 다른 회로와 결합하여 프로젝트의 큰 부분을 형성합니다.
	• 큰 부분을 결합하 시스템을 형성할 수 있습니다.

• 탑다운 설계: 시스템을 구성할 하위 섹션을 정의하는 것을 요구합니다.
![[Pasted image 20241016180703.png|500]]

######  NAND 게이트 래치
![[Pasted image 20241017224241.png|200]]
• NAND 래치의 요약:
• SET = 1, RESET = 1—정상적인 휴식 상태, 출력은 입력 이전 상태를 유지합니다.
• SET = 0, RESET = 1—출력은 Q = 1로 변경되며, SET가 HIGH로 돌아간 후에도 그대로 유지됩니다. 이를 래치 설정이라고 합니다.
• SET = 1, RESET = 0—출력은 Q = 0 LOW가 되며, RESET이 HIGH로 돌아간 후에도 그대로 유지됩니다. 이를 래치 재설정 또는 초기화라고 합니다.
• SET = 0, RESET = 0—래치를 동시에 설정하고 초기화하려고 시도합니다.
• ![[Pasted image 20241017092440.png|50]]
• 이 입력 조건은 사용해서는 안 됩니다.

###### NOR 게이트 래치
![[Pasted image 20241017224024.png|200]]
• NOR 래치의 요약:
• SET = 0, RESET = 0—정상적인 휴식 상태, 출력 상태에 영향을 주지 않습니다.
• SET = 1, RESET = 0—항상 Q = 1을 설정하며, SET가 0으로 돌아간 후에도 그대로 유지됩니다
• SET = 0, RESET = 1—항상 Q = 0을 초기화하며, RESET이 0으로 돌아간 후에도 그대로 유지됩니다.
• SET = 1, RESET = 1—래치를 동시에 설정하고 초기화하려고 시도합니다.
• Q = Q = 0
• 이 입력 조건은 사용해서는 안 됩니다

###### positivie/negative pulse란?
![[Pasted image 20241015135642.png|400]]
![[Pasted image 20241015135709.png|400]]
###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답

###### 정답


