# 論理回路

組み合わせ回路と順序回路に分けられる。

## 組み合わせ回路

現在の入力によって出力が確定する回路で、論理ゲートにより構成される。理想的には入力が確定したら直ちに出力が確定するが、現実には出力までに通過する論理ゲートと配線の遅延の和だけ、遅延する。

## 順序回路

現在の入力と、回路内で記憶している状態によって出力が確定する回路。論理ゲート以外に、フリップフロップなどの値を確定できる記憶素子が必要になる。

記憶素子がクロックに合わせて記憶動作を行う**同期回路**と、クロックを持たずデータが生起した時のみ記憶動作を行う**非同期回路**に分かれる。設計がしやすいため、同期回路が普及している。
同期回路では記憶素子としてほとんどの場合においてD-FFを使用する。
