<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>集成电路设计VHDL教程[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="集成电路设计VHDL教程"/><meta name="description" content="集成电路设计VHDL教程pdf下载文件大小为29MB,PDF页数为455页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">集成电路设计VHDL教程PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/3/34260040.jpg" alt="集成电路设计VHDL教程"></div><div class="b-info"><ul><li>赵俊超等编写 著</li><li>出版社： 北京：北京希望电子出版社</li><li>ISBN：7900118233</li><li>出版时间：2002</li><li>标注页数：441页</li><li>文件大小：29MB</li><li>文件页数：455页</li><li>主题词：电路设计</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/3140243.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/08/34260040.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/08/34260040.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/73/34260040.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('39816e0345184dda328e0d9b0aaeefd4')">点击复制MD5值：39816e0345184dda328e0d9b0aaeefd4</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>集成电路设计VHDL教程PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 引言1</p><p>1.1 硬件描述语言1</p><p>1.2 VHDL语言的产生及发展2</p><p>1.3 VHDL语言的特点3</p><p>1.4 VHDL语言的开发环境3</p><p>1.5 小结5</p><p>第2章 VHDL程序基本结构6</p><p>2.1 VHDL程序的基本单元6</p><p>2.2 设计实体7</p><p>2.2.1 类属和端口说明8</p><p>2.2.2 端口模式9</p><p>2.2.3 实体说明部分9</p><p>2.2.4 实体语句部分10</p><p>2.3 设计结构体10</p><p>2.3.1 结构体命名11</p><p>2.3.2 定义语句11</p><p>2.3.3 并行处理语句11</p><p>2.4 描述风格12</p><p>2.3.4 结构体的子结构设计方法12</p><p>2.4.1 行为描述13</p><p>2.4.2 数据流描述14</p><p>2.4.3 结构描述14</p><p>2.4.4 混合描述16</p><p>2.5 小结17</p><p>3.1.1 短标识符18</p><p>3.1.2 扩展标识符18</p><p>3.1 VHDL标识符18</p><p>第3章 VHDL数据和表达式18</p><p>3.2 VHDL数据对象19</p><p>3.2.1 常量20</p><p>3.2.2 变量20</p><p>3.2.3 信号21</p><p>3.2.4 文件22</p><p>3.3 VHDL数据类型22</p><p>3.3.1 标量类型23</p><p>3.3.2 复合类型24</p><p>3.3.4 文件类型26</p><p>3.3.3 存取类型26</p><p>3.3.5 其他类型27</p><p>3.3.6 子类型28</p><p>3.4 类型转换29</p><p>3.4.1 用类型标记实现类型转换29</p><p>3.4.2 用户创建的类型转换30</p><p>3.4.3 数据类型的限定31</p><p>3.4.4 IEEE标准数据类型31</p><p>3.5.2 数字32</p><p>3.5 词法单元32</p><p>3.5.1 注释32</p><p>3.5.3 字符33</p><p>3.5.4 字符串33</p><p>3.5.5 位串33</p><p>3.6 VHDL表达式与运算符33</p><p>3.6.1 逻辑运算符34</p><p>3.6.2 算术运算符34</p><p>3.6.3 关系运算符35</p><p>3.6.5 运算符的优先级36</p><p>3.6.4 并置运算符36</p><p>3.7 小结37</p><p>第4章 VHDL主要描述语句38</p><p>4.1 顺序语句38</p><p>4.1.1 变量赋值语句38</p><p>4.1.2 信号赋值语句39</p><p>4.1.3 IF语句39</p><p>4.1.4 CASE语句40</p><p>4.1.5 LOOP语句41</p><p>4.1.7 EXIT语句43</p><p>4.1.6 NEXT语句43</p><p>4.1.8 断言语句44</p><p>4.1.9 过程调用语句44</p><p>4.1.10 RETURN语句45</p><p>4.1.11 NULL语句45</p><p>4.1.12 REPORT语句45</p><p>4.2 并行语句46</p><p>4.2.1 进程语句46</p><p>4.2.2 WAIT语句48</p><p>4.2.3 BLOCK语句50</p><p>4.2.4 并行过程调用语句52</p><p>4.2.5 并行断言语句53</p><p>4.2.6 并行信号赋值语句54</p><p>4.2.7 信号代入语句55</p><p>4.2.8 元件例化语句57</p><p>4.2.9 生成语句59</p><p>4.2.10 参数传递语句60</p><p>4.2.11 端口映射语句62</p><p>4.3 命名规则和注解标注62</p><p>4.4 小结63</p><p>第5章 属性64</p><p>5.1 预定义属性64</p><p>5.2 数值类属性64</p><p>5.2.1 数值类属性64</p><p>5.2.2 数值类数组属性66</p><p>5.2.3 数值类块属性68</p><p>5.3 函数类属性69</p><p>5.3.1 函数类属性69</p><p>5.3.2 函数数组属性71</p><p>5.3.3 函数信号属性73</p><p>5.4 信号类属性75</p><p>5.5 类型类属性80</p><p>5.6 范围类属性81</p><p>5.7 ATTRIBUTE语句82</p><p>5.8 用属性检查建立和保持时间83</p><p>5.9 小结85</p><p>第6章 信号与延迟86</p><p>6.1 信号驱动源86</p><p>6.2 延迟87</p><p>6.2.1 惯性延迟88</p><p>6.2.2 传输延迟89</p><p>6.3 信号驱动源上的延迟作用90</p><p>6.3.1 信号驱动源上传输延迟的作用90</p><p>6.3.2 信号驱动源上惯性延迟的作用91</p><p>6.3.3 信号驱动源上阈值惯性延迟的作用93</p><p>6.4 模拟周期93</p><p>6.5 δ延迟95</p><p>6.6 小结97</p><p>7.2 库98</p><p>7.1 设计层次98</p><p>第7章 VHDL模型的基本结构98</p><p>7.2.1 STD库99</p><p>7.2.2 WORK库99</p><p>7.2.3 资源库99</p><p>7.2.4 USE子句99</p><p>7.3 程序包100</p><p>7.3.1 STANDARD程序包102</p><p>7.3.2 TEXTIO程序包103</p><p>7.3.3 Std_Logic-1164程序包109</p><p>7.3.4 Numeric_Std程序包112</p><p>7.3.5 Numeric_Bit程序包112</p><p>7.4 元件例化112</p><p>7.4.1 用户构造112</p><p>7.4.2 调用元件119</p><p>7.5 小结121</p><p>第8章 配置122</p><p>8.1 默认连接122</p><p>8.2 默认配置122</p><p>8.3 配置说明124</p><p>8.3.1 元件配置125</p><p>8.3.2 低级配置126</p><p>8.3.3 实体-结构体对的配置127</p><p>8.3.4 端口映射128</p><p>8.4 映射实体129</p><p>8.5 配置中的类属132</p><p>8.5.1 结构体中的类属值134</p><p>8.5.2 配置中的类属136</p><p>8.6 块的配置139</p><p>8.8 小结141</p><p>8.7 结构体的配置141</p><p>第9章 子程序142</p><p>9.1 过程142</p><p>9.2 函数144</p><p>9.2.1 转换函数146</p><p>9.2.2 决断函数151</p><p>9.3 子程序重载157</p><p>9.3.1 子程序重载157</p><p>9.3.2 运算符重载158</p><p>9.4 小结161</p><p>第10章 VHDL程序设计基础162</p><p>10.1 设计中的重要概念162</p><p>10.1.1 组合逻辑与时序逻辑162</p><p>10.1.2 锁存器、触发器和寄存器164</p><p>10.1.3 存储器168</p><p>10.2 可编程逻辑器件169</p><p>10.2.1 PLD概述169</p><p>10.2.2 CPLD和FPGA171</p><p>10.2.3 开发PLD173</p><p>10.3 相关的设计理论175</p><p>10.3.1 集成电路的设计与综合175</p><p>10.3.2 层次化设计方式177</p><p>10.4 相关的设计方法178</p><p>10.4.1 组合电路设计178</p><p>10.4.2 时序电路设计186</p><p>10.4.3 数字集成系统的行为综合191</p><p>10.5 小结193</p><p>11.1.1 与门(AND Gate)194</p><p>11.1 逻辑门194</p><p>第11章 基本组合电路的VHDL模型194</p><p>11.1.2 或门(OR Gate)195</p><p>11.1.3 反相器(Inverter)196</p><p>11.1.4 与非门(NANDGate)197</p><p>11.1.5 或非门(NORGate)198</p><p>11.1.6 异或门(XORGate)199</p><p>11.2 缓冲器200</p><p>11.3 选择器200</p><p>11.4 译码器201</p><p>11.5 编码器203</p><p>11.6 比较器203</p><p>11.7 移位器204</p><p>11.8 运算器205</p><p>11.8.1 加法器(Adder)205</p><p>11.8.2 乘法器(Multiplier)207</p><p>11.8.3 求补器210</p><p>11.9 算术逻辑单元ALU210</p><p>11.10 可编程逻辑阵列PLA217</p><p>11.11 小结220</p><p>第12章 基本时序电路的VHDL模型221</p><p>12.1 锁存器221</p><p>12.1.1 电平锁存器221</p><p>12.1.2 同步锁存器222</p><p>12.1.3 异步锁存器223</p><p>12.2 触发器224</p><p>12.2.1 D触发器224</p><p>12.2.2 T触发器229</p><p>12.2.3 JK触发器232</p><p>12.3 寄存器235</p><p>12.3.1 通用寄存器235</p><p>12.3.2 移位寄存器236</p><p>12.4 计数器239</p><p>12.4.1 同步计数器239</p><p>12.4.2 异步计数器240</p><p>12.5 小结241</p><p>13.1 有限状态机概述242</p><p>13.1.1 Moore状态机功能描述242</p><p>第13章 有限状态机242</p><p>13.1.2 Mealy状态机功能描述243</p><p>13.1.3 有限状态机的选择243</p><p>13.2 构造状态表243</p><p>13.2.1 建立状态转换图244</p><p>13.2.2 建立状态转换表246</p><p>13.3 有限状态机的复位247</p><p>13.3.1 有限状态机的同步复位247</p><p>13.4.1 有限状态机的描述风格248</p><p>13.4 建立有限状态机的VHDL模型248</p><p>13.3.2 有限状态机的异步复位248</p><p>13.4.2 有限状态机的描述实例249</p><p>13.5 有限状态机状态编码方式259</p><p>13.5.1 组合译码式259</p><p>13.5.2 一位有效式261</p><p>13.6 小结263</p><p>第14章 系统设计实例264</p><p>14.1 存储器设计264</p><p>14.1.1 只读存储器ROM264</p><p>14.1.2 随机读取存储器RAM265</p><p>14.1.3 堆栈(stack)268</p><p>14.2.1 系统层次设计方法270</p><p>14.2 系统层次化设计270</p><p>14.2.2 系统模块划分方法271</p><p>14.2.3 系统层次化设计实例271</p><p>14.3 自顶向下的系统设计方法286</p><p>14.3.1 Top-Down分析方法286</p><p>14.3.2 OC51微处理器设计实例287</p><p>14.4 小结312</p><p>15.1 系统仿真概述313</p><p>第15章 系统仿真313</p><p>15.2 组合电路系统仿真314</p><p>15.3 时序电路系统仿真316</p><p>15.4 测试激励设计方式322</p><p>15.5 小结326</p><p>第16章 逻辑综合与设计实现327</p><p>16.1 逻辑综合327</p><p>16.1.1 逻辑综合的原理327</p><p>16.1.2 设置技术库329</p><p>16.1.3 逻辑综合的约束条件330</p><p>16.2 设计实现331</p><p>16.2.1 设计实现概述332</p><p>16.2.2 面向CPLD器件的实现概述332</p><p>16.2.3 面向CPLD器件的实现实例333</p><p>16.2.4 面向FPGA器件的实现概述361</p><p>16.2.5 面向FPGA器件的实现实例363</p><p>16.3 小结369</p><p>17.1 MAX+PlusⅡ特点370</p><p>第17章 MAX+PlusⅡ使用入门370</p><p>17.2 MAX+PlusⅡ的安装371</p><p>17.2.1 推荐的系统配置371</p><p>17.2.2 MAX+PlusⅡ的安装372</p><p>17.3 使用MAX+PlusⅡ软件系统的设计流程373</p><p>17.3.1 设计输入374</p><p>17.3.2 设计处理375</p><p>17.3.3 设计校验376</p><p>17.3.4 设计编程376</p><p>17.3.5 设计流程377</p><p>17.4.1 图形设计输入378</p><p>17.4 逻辑设计的输入方法378</p><p>17.4.2 文本设计输入383</p><p>17.4.3 创建顶层图形设计文件383</p><p>17.4.4 层次显示383</p><p>17.5 编译设计项目384</p><p>17.5.1 准备编译384</p><p>17.5.2 编译选项设置385</p><p>17.5.5 引脚锁定389</p><p>17.5.4 在底层图编辑器中观察试配结果389</p><p>17.5.3 运行编译器389</p><p>17.6 设计项目仿真390</p><p>17.7 定时分析391</p><p>17.8 器件编程394</p><p>17.9 小结396</p><p>第18章 Xilinx Foundation Series ISE 3.1i简介397</p><p>18.1 Xilinx Foundation Series ISE 3.1i特点介绍397</p><p>18.2 Xilinx Foundation Series ISE 3.1i的安装398</p><p>18.3.1 软件启动401</p><p>18.3.2 项目管理401</p><p>18.3 Xilinx Foundation Series ISE 3.1i软件系统工具综述401</p><p>18.3.3 设计输入403</p><p>18.3.4 逻辑综合403</p><p>18.3.5 设计约束405</p><p>18.3.6 功能仿真405</p><p>18.3.7 设计实现405</p><p>18.3.8 报告文件406</p><p>18.3.9 时序仿真407</p><p>18.4.1 VHDL设计输入408</p><p>18.4 Xilinx Foundation Series ISE 3.1i使用实例408</p><p>18.3.10 器件编程408</p><p>18.4.2 模块功能验证410</p><p>18.4.3 页层电路逻辑图输入413</p><p>18.4.4 设计实现418</p><p>18.4.5 时序分析418</p><p>18.5 小结421</p><p>附录A VHDL保留字422</p><p>附录B VHDL语法总结425</p><p>附录C VHDL英汉名词对照表428</p><p>附录D 部分PLD厂家主流芯片介绍437</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/1323956.html">1323956.html</a></li><li><a href="/book/1340341.html">1340341.html</a></li><li><a href="/book/2834199.html">2834199.html</a></li><li><a href="/book/2528804.html">2528804.html</a></li><li><a href="/book/2840878.html">2840878.html</a></li><li><a href="/book/2675747.html">2675747.html</a></li><li><a href="/book/3012847.html">3012847.html</a></li><li><a href="/book/1712017.html">1712017.html</a></li><li><a href="/book/1832384.html">1832384.html</a></li><li><a href="/book/1041472.html">1041472.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>