---
layout : single
title: "[SProcess] Metal Gate Process"
categories: 
  - MOSFET Process Simulation  
toc: true
toc_sticky: true
use_math: true
---

Metal Gate와 Interconnection을 형성하는 Process  

[Process Flow Video](https://www.youtube.com/watch?v=ZPxwLE5Xsos&t=109s)

## 0. ILD Deposition

&nbsp;

<p align="center"><img src="/assets/images/mosfet/48.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl
mater add name= ILD new.like= Oxide alt.matername= Oxide

deposit material= {ILD} type= anisotropic rate= 1.0 time= 1.0
```

- **ILD**
  - Inter-Layer Dielectric
  - Metal Layer와 Silicon을 절연하는 두꺼운 막  
  - 유전율이 높은 소재를 사용하면 Capacitance Coupling이 심화될 수 있기에 Low-k 물질을 사용해야 함  

&nbsp;

## 1. Gate Mask PhotoLithography

&nbsp;

<p align="center"><img src="/assets/images/mosfet/49.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

photo mask= poly thickness = 0.5<um>

```

&nbsp;

## 2. ILD & Dummy Gate Etch

&nbsp;

<p align="center"><img src="/assets/images/mosfet/50.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

etch material= {ILD Dummy} type= anisotropic rate= $Tpoly+1.0 time= 1.0

```

- 이제 필요없어진 Dummy Gate는 제거  
- 아마 실제 공정에서는 이렇게 High Aspect-ratio의 hole을 뚫기 위해서는 RIE 공정을 사용할 듯  

&nbsp;

## 3. TiN Deposition

&nbsp;

<p align="center"><img src="/assets/images/mosfet/51.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

deposit material= {TiN} type= anisotropic rate= $GateT time= 1.0

```

- **Metal Gate**  
  - Poly-Si Gate는 Poly-Depletion effect로 인해 Oxide Capacitance를 감소시킴  
  - Poly-Si Gate는 문턱전압 조절을 위해서는 도핑을 해야 하는데, 일정 수준의 농도를 넘어서면 도펀트끼리 공유결합을 형성하며 결정화(Crystallization)이 발생, 오히려 저항이 감소  
  - 따라서 소재만 바꾼다면 비교적 손쉽게 문턱전압을 조절할 수 있는 Metal gate가 선호됨  

&nbsp;

## 4. Copper Deposit for Interconnection

&nbsp;

<p align="center"><img src="/assets/images/mosfet/52.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

deposit material= {Copper} type= anisotropic rate= {1.0-$GateT} time= 1.0

```

- **주의할 점**  
  - 사실 위처럼 Gate Interconnection을 vertical하게 형성하는 것은 옳바른 process는 아님  
  - S/D의 Via는 vertical하게 형성하는 것이 맞지만, Gate Interconnection은 수평하게 형성되야함, 이는 Metal Line 간의 간섭을 피해야 하기 때문  
  - 하지만, 2D Scheme에서 Gate에도 배선을 표현하고 싶어 위와 같이 구현해봄  

&nbsp;

## 5. PR Strip

&nbsp;

<p align="center"><img src="/assets/images/mosfet/53.png" width="80%" height="80%"  title="" alt=""/></p> 

```tcl

strip Photoresist

```

&nbsp;