<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7vx485tffg1157-1" LaunchTime="1647491708">
  <File Type="VDS-TIMING-PB" Name="l80soc_timing_summary_synth.pb"/>
  <File Type="VDS-TIMINGSUMMARY" Name="l80soc_timing_summary_synth.rpt"/>
  <File Type="RDS-DCP" Name="l80soc.dcp"/>
  <File Type="REPORTS-TCL" Name="l80soc_reports.tcl"/>
  <File Type="PA-TCL" Name="l80soc.tcl"/>
  <File Type="RDS-RDS" Name="l80soc.vds"/>
  <File Type="RDS-PROPCONSTRS" Name="l80soc_drc_synth.rpt"/>
  <File Type="RDS-UTIL" Name="l80soc_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="l80soc_utilization_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/rtl/intr_ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/verilog/rtl/intr_ctrl.v"/>
        <Attr Name="ImportTime" Val="1335709683"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/light8080.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/verilog/rtl/light8080.v"/>
        <Attr Name="ImportTime" Val="1329819908"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/micro_rom.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/verilog/rtl/micro_rom.v"/>
        <Attr Name="ImportTime" Val="1329819908"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/ram_image.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/verilog/rtl/ram_image.v"/>
        <Attr Name="ImportTime" Val="1332180684"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/uart.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/verilog/rtl/uart.v"/>
        <Attr Name="ImportTime" Val="1329819908"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/l80soc.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../trunk/verilog/rtl/l80soc.v"/>
        <Attr Name="ImportTime" Val="1330797486"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="l80soc"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
