\documentclass[10pt, pdf,xcolor=pdftex,dvipsnames,table]{beamer}
\usepackage[brazil]{babel}
\usepackage[utf8]{inputenc}
\usepackage[T1]{fontenc}
\usepackage{pgfpages}
\usepackage{times}
\usepackage{amsmath,amssymb}
\usepackage{graphicx}
\usepackage{color}
\usepackage{hyperref}
\usepackage{pxfonts,txfonts}
\usepackage{url}
\usefonttheme{structurebold}
\usepackage{hyphenat}
\usepackage{multicol}
\usepackage{fp}
\usepackage{fancyvrb}
\usepackage{xcolor}
\usepackage[caption=false]{subfig}
\usepackage{pgfplots}
\usepackage{pgfplotstable}
\usepackage{tikz}
\usetikzlibrary{patterns}
\input{preamble/colordefines.tex}


\newcommand{\x}{\textbf{\textcolor{Green}{$\surd$}}}
\newcommand{\xx}{\textbf{\textcolor{Blue}{$\odot$}}}
\newcommand{\xxx}{\textbf{\textcolor{Red}{$\times$}}}

\newcommand{\tf}{\cellcolor{green!65}}
\newcommand{\tp}{\cellcolor{blue!65}}
\newcommand{\tn}{\cellcolor{yellow!65}}


\usetheme{Amsterdam}
\setbeamertemplate{navigation symbols}{}

\pgfdeclareimage[height=1.5cm]{logo}{images/lups_oficial.png}
\logo{
	\hspace{5cm}
	\pgfuseimage{logo}
}

\setbeameroption{hide notes}

%==================================================================================

%EVENTO
\renewcommand{\evento}{Defesa de Mestrado}

% TITULO DA APRESENTACAO
\title{LTMS - Lups Transactional Memory Scheduler: Um escalonador NUMA-Aware para STM}

%Autor
\author{\textbf{Michael Alexandre Costa}\\
\and Prof. Dr. André Rauber Du Bois (Orientador) \\
}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% Instituição
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

\institute{Mestrado em Computação \\ Centro de Desenvolvimento Tecnológico \\ Universidade Federal de Pelotas \\
\url{macosta@inf.ufpel.edu.br} 
}

\date{\today}

\begin{document}

% % % % % % % % % % % % % % % % % % % % % %
\frame{\titlepage}
\pgfdeclareimage[height=0.7cm]{logo}{images/lups_timbre.png}
\logo{
	\pgfuseimage{logo}
}


% % % % % % % % % % % % % % % % % % % % % %
\frame{\tableofcontents}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
% Conteúdo da Apresentação
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

\section{Introdução}

\begin{frame} \frametitle{Introdução}
    \begin{block}{Motivação}
        \begin{itemize}
        	\item Programação Paralela;
        	\item Memórias Transacionais;
        	\item Escalonadores de Transações; e
        	\item Arquiteturas NUMA.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Introdução}
    \begin{block}{Objetivos}
        \begin{itemize}
        	\item Investigar escalonadores de Memórias Transacionais em NUMA.
        \end{itemize}
    \end{block}
    \begin{block}{Contribuições}
        \begin{itemize}
        	\item Projeto de um escalonador de STM intitulado LTMS;
        	\item Prototipação do escalonador LTMS; e
			\item Análise de desempenho do LTMS comparado a TinySTM.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Introdução}
    \begin{block}{Características}
        \begin{itemize}
        	\item Mecanismo para leitura da arquitetura e criação de filas;
        	\item Duas diferentes heurísticas de distribuição inicial de threads;
        	\item Mecanismo que em tempo de execução coleta informações sobre as threads;
        	\item Mecanismo de migração de threads entre as filas de execução; e
        	\item Duas heurísticas de migração.            
        \end{itemize}
    \end{block}
\end{frame}
% • Um mecanismo para leitura da arquitetura e criação de filas com conhecimento sobre os nodos NUMA utilizados, onde cada fila utilizará um único núcleo disponível da arquitetura;
% • Duas diferentes heurísticas de distribuição inicial de threads que podem ser aplicadas para compreender o impacto da distribuição inicial de threads em aplicações paralelas;
% • Um mecanismo que em tempo de execução coleta informações sobre as threads e armazena os endereços de memória mais utilizados por cada thread, para então mensurar com base nos nodos NUMA utilizados os diferentes custo de acesso à memória;
% • Um mecanismo de migração de threads entre as filas de execução, que permite a serialização de threads conflitantes e não reduz o paralelismo da aplicação; e
% • Duas heurísticas de migração adicionadas ao escalonador para estudar e compreender o impacto que a redução da latência e o alto índice de conflitos possuem sobre aplicações de STM.

\section{Conceitos Abordados}
\begin{frame} \frametitle{Conceitos abordados no trabalho}
    \begin{block}{Principais Conceitos}
        \begin{itemize}
        	\item Memórias Transacionais;
        	\item Escalonadores de transações; e
        	\item Arquiteturas.
        \end{itemize}
    \end{block}
\end{frame}

% \section{Memórias Transacionais}
\begin{frame} \frametitle{Memórias Transacionais}
    \begin{block}{Características}
        \begin{itemize}
        	\item Fornece abstração de código; e
        	\item Ausência de deadlocks.
        \end{itemize}
    \end{block}
    
    \begin{block}{Transações}
        \begin{itemize}
        	\item Atomicidade;
        	\item Consistência; e
        	\item Isolamento.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Memórias Transacionais}
    \begin{alertblock}{Problemas}
        \begin{itemize}
        	\item Somente reinicia a transação conflitante;
        	\item Não evita que conflitos futuros aconteçam; e
        	\item Em ambientes de alta contenção, tende a perder desempenho.
        \end{itemize}
    \end{alertblock}
\end{frame}

% \section{Escalonadores}
\begin{frame} \frametitle{Escalonadores}
\begin{block}{Escalonadores de Transações}
\begin{itemize}
	\item Buscam reduzir os números de conflitos;
	\item Utilizam diferentes Heurísticas de escalonamento; e
	\item Serializa as transações conflitantes.
\end{itemize}
\end{block}
\end{frame}

\begin{frame} \frametitle{Escalonadores}
    \begin{block}{Trabalhos Estudados}
        \begin{itemize}
            \item ATS;
            \item CAR-STM;
            \item Shrink;
            \item LUTS;
            \item ProVIT; e
            \item STMap.
        \end{itemize}
    \end{block}
\end{frame}

% \begin{frame} \frametitle{Escalonadores}
% \begin{block}{Classificação das técnicas}
% \begin{itemize}
% 	\item Baseado em Heurística:
% 	\begin{itemize}
% 	    \item Feedback;
% 	    \item Predição;
% 	    \item Reativo; e
% 	    \item Heurística Mista.
% 	\end{itemize}
% 	\item Baseado em Modelo:
% 	\begin{itemize}
% 	    \item Aprendizado de Máquina;
% 	    \item Modelo Analítico; e
% 	    \item Modelo Misto.
% 	\end{itemize}
% \end{itemize}
% \end{block}
% \end{frame}


\begin{frame} \frametitle{Escalonadores}
\begin{table}[]
    \footnotesize
    \caption{Comparativo entre os escalonadores apresentados}
    \label{tab:compare_ltms}
    \resizebox{\columnwidth}{!}{
    \begin{tabular}{l|l|l|l|l|l|l|l}
    \hline
     Escalonadores                     & LTMS    & STMap     & ATS      & Shrink   & LUTS  & ProVIT  & CAR-STM \\ \hline
     Distribuição inicial de threads   & Sim     & Não       & Não      & Não      & Sim   & Não     & Não \\
     Coleta de dados por threads       & Sim     & Sim       & Não      & Sim      & Não   & Não     & Não \\
     Migração entre filas              & Sim     & Não       & Não      & Não      & Não   & Não     & Sim \\
     Avalia a arquitetura              & Sim     & Sim       & Não      & Não      & Não   & Não     & Não \\
     NUMA                              & Sim     & Sim       & Não      & Não      & Não   & Não     & Não \\
    %  Técnica de escalonamento          & Reativo & Predição  & Feedback & Predição & Mista & Mista   & Reativo  \\
    \hline
    \end{tabular}
    }
   \end{table}
\end{frame}

% \section{Arquiteturas}
\begin{frame} \frametitle{Arquiteturas}
\begin{block}{UMA}
\begin{itemize}
	\item Uniform Memory access;
	\item Possui um único barramento de acesso à memória; e
	\item Único custo de acesso à memória.
\end{itemize}
\end{block}
\begin{block}{NUMA}
\begin{itemize}
	\item Non-uniform Memory access;
	\item Possui mais de um barramento de acesso à memória; e
	\item O custo de acesso à memória é diferente conforme o núcleo utilizado.
\end{itemize}
\end{block}
\end{frame}

\section{LTMS}
\begin{frame} \frametitle{LTMS}
    \begin{block}{Estágios}
        \begin{itemize}
        	\item Inicialização do sistema;
        	\item Coleta de dados em tempo de execução; e
        	\item Migração de Threads.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{LTMS}
    \begin{figure}[!h]
        \centering
        \includegraphics[scale=0.2]{images/LTMS1}
        \caption{Fluxograma do LTMS}
        \label{fig:abusy}
    \end{figure}
\end{frame}

\begin{frame} \frametitle{LTMS - Estágio 1}
    \begin{block}{Inicialização do sistema}
        \begin{itemize}
        	\item Criação de filas; e
        	\item Distribuição das threads.
        \end{itemize}
    \end{block}

    \begin{block}{Heurísticas de Distribuição}
        \begin{itemize}
        	\item Sequential; e
        	\item Chunks.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{LTMS - Heurísticas}
    \begin{figure}[!h]
        \includegraphics[scale=0.4]{images/Queue_one}
        \caption{Heurística Sequential}
        \label{fig:abusy}
    \end{figure}
\end{frame}

\begin{frame} \frametitle{LTMS - Heurísticas}
    \begin{figure}[!h]
        \includegraphics[scale=0.4]{images/Queue_chunks}
        \caption{Heurística Chunks}
        \label{fig:abusy}
    \end{figure}
\end{frame}

\begin{frame} \frametitle{LTMS - Estágio 2}
    \begin{block}{Coleta de dados em tempo de execução}
        \begin{itemize}
        	\item Aborts e Commits;
        	\item Matriz de Comunicação; e 
        	\item Matriz de Endereços.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{LTMS - Matrizes}
    \begin{block}{Matriz de Comunicação}
        \begin{itemize}
        	\item Eventos de comunicação são acessos em comum à memória;
        	\item Quantidade de eventos de comunicação entre pares de threads; e
        	\item É coletado 1 evento de comunicação a cada 100 acessos.
        \end{itemize}
    \end{block}
    % A matriz de comunicação fornece insumos sobre a quantidade eventos de comunicação entre dois threads, onde cada posição da matriz representa a quantidade de comunicação entre pares de threads.
\end{frame}

\begin{frame} \frametitle{LTMS - Matrizes}
    \begin{block}{Matriz de Endereços}
        \begin{itemize}
        	\item Endereços em comum mais acessados entre os pares de threads;
        	\item Utiliza uma Tabela Hash;
        	\item Chave: Endereços de memória; e 
            \item Valor: Quantidade de acessos recebidos.
        \end{itemize}
        % possui para cada posição uma tabela hash que contem uma estrutura de chave e valor. Esta estrutura utiliza como chave o endereço de memória acessado e como valor, a quantidade de acessos que este endereço recebeu.Quando duas threds acessam o mesmo endereço de memória, um evento é disparado, este evento busca na tabela hash a chave com endereço que foi acessado e incrementa o valor de acessos que este endereço recebeu.
    \end{block}
\end{frame}

\begin{frame} \frametitle{LTMS - Estágio 3}
    \begin{block}{Migração de Threads}
        \begin{itemize}
        	\item Quando ocorre um abort;
        	\item Identificar a melhor fila; e
            \item Heurísticas de migração.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{LTMS - Filas e Threads}
    \begin{block}{Escolha das filas}
        \begin{itemize}
        	% \item Identifica os pares de threads;
        	\item Identifica a fila que possui a thread com mais acessos em comum;
        	\item Utiliza a matriz de comunicação; e
        	\item Busca uma melhor coerência de cache.
        \end{itemize}
    \end{block}
    % A etapa de identificação das threads conflitantes busca entender a aplicação e a arquitetura para definir para qual fila a thread que gerou o abort deve ser migrada.
\end{frame}

\begin{frame} \frametitle{LTMS - Heurísticas}
    \begin{block}{Threshold}
        \begin{itemize}
        	\item Avalia o nível de contenção (Abort/Commit);
        	\item Limiar alto permite maior contenção e gera menos migrações;
        	\item Limiar baixo permite menor contenção e gera mais migrações; e
        	\item Limiar de 0.8 (80\% de contenção).
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{LTMS - Heurísticas}
    \begin{block}{Latency}
        \begin{itemize}
        	\item Avalia a latência de acesso à memória;
        	\item Matriz de endereços;
        	\item Nodos NUMA; e
        	\item Bancos de memória.
        \end{itemize}
    \end{block}
\end{frame}

\section{Experimentos}
\begin{frame} \frametitle{Experimentos}
    \begin{block}{Aplicação}
        \begin{itemize}
            \item TinySTM 1.0.5; e
            \item STAMP 0.9.10.
        \end{itemize}
    \end{block}
 
    \begin{block}{Arquitetura}
        \begin{itemize}
        	\item Intel Xeon E5-4650;
            \item 96 núcleos e 192 threads;
            \item 468Gb de memória RAM.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Experimentos}
    \begin{block}{Testes}
        \begin{itemize}
        	\item Cenários de threads: 
            \begin{itemize}
                \item 1, 2, 4, 8, 16, 32, 64, 128, 256, e 512;
            \end{itemize}
            \item Heurísticas de Distribuição-Migração:
            \begin{itemize}
                \item Sequential-Threshold;
                \item Chunks-Threshold;
                \item Sequential-Latency;
                \item Chunks-Latency;
            \end{itemize}
            \item TinySTM; e
            \item Baterias de 30 execuções.
        \end{itemize}
    \end{block}
\end{frame}

\section{Resultados}
\begin{frame} \frametitle{Resultados}
    \begin{block}{Benchmarks}
        \begin{itemize}
        	\item Bayes;
        	\item Intruder;
        	\item Kmeans;
        	\item Labyrinth;
            \item Vacation; e
            \item Yada.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Intruder}
    \input{intruder.tex}
\end{frame}

\begin{frame} \frametitle{Kmeans}
    \input{kmeans.tex}
\end{frame}

\begin{frame} \frametitle{Labyrinth}
    \input{labyrinth.tex}
\end{frame}

\begin{frame} \frametitle{Vacation}
    \input{vacation.tex}
\end{frame}

\begin{frame} \frametitle{Yada}
    \input{yada.tex}
\end{frame}

\section{Conclusão}
\begin{frame} \frametitle{Conclusão}
    \begin{block}{Concluão}
        \begin{itemize}
        	\item Apresentamos o Escalonador LTMS;
        	\item Foi prototipado utilizando a TinySTM; e
        	\item Possui 3 etapas de execução.
        	% \item Heurísticas de distribuição; e
        	% \item Heurísticas de migração.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Conclusão}
    \begin{block}{Analise}
        \begin{itemize}
        	\item Aplicações com conjunto pequeno de leitura e escrita;
        	\item Tamanho médio de transação apresentou melhor execução;
        	\item Alta contenção apresentou melhor tempo execução;
        	\item Melhor caso com redução de 96\% no tempo de execução;
        	\item Melhor caso com redução de 99\% na ocorrência de aborts; e
        	\item Latency apresentou resultados melhores para maioria dos testes.
        \end{itemize}
    \end{block}
\end{frame}

\begin{frame} \frametitle{Conclusão}
    \begin{block}{Trabalhos futuros}
        \begin{itemize}
        	\item Novas Heurísticas de distribuição;
        	\item Juntar as heurísticas de migração Threshold e Latency; e
        	\item Impacto energético dos escalonadores de STM.
        \end{itemize}
    \end{block}
\end{frame}

\maketitle
\end{document}

