TimeQuest Timing Analyzer report for lab41
Fri Nov 12 13:10:19 2021
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Clock to Output Times
 12. Minimum Clock to Output Times
 13. Fast Model Setup Summary
 14. Fast Model Hold Summary
 15. Fast Model Recovery Summary
 16. Fast Model Removal Summary
 17. Fast Model Minimum Pulse Width Summary
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Multicorner Timing Analysis Summary
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Setup Transfers
 24. Hold Transfers
 25. Recovery Transfers
 26. Removal Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name      ; lab41                                           ;
; Device Family      ; Arria GX                                        ;
; Device Name        ; EP1AGX20CF484C6                                 ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Unavailable                                     ;
+--------------------+-------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.03 MHz ; 159.03 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.972 ; -282.380      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.490 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.634 ; -23.706       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 2.410 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.675 ; -82.165               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; R0[*]       ; clk        ; 9.937  ; 9.937  ; Rise       ; clk             ;
;  R0[0]      ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  R0[1]      ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  R0[2]      ; clk        ; 9.937  ; 9.937  ; Rise       ; clk             ;
;  R0[3]      ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  R0[4]      ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  R0[5]      ; clk        ; 7.706  ; 7.706  ; Rise       ; clk             ;
;  R0[6]      ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  R0[7]      ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
; R1[*]       ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  R1[0]      ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  R1[1]      ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  R1[2]      ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  R1[3]      ; clk        ; 9.052  ; 9.052  ; Rise       ; clk             ;
;  R1[4]      ; clk        ; 7.743  ; 7.743  ; Rise       ; clk             ;
;  R1[5]      ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  R1[6]      ; clk        ; 7.691  ; 7.691  ; Rise       ; clk             ;
;  R1[7]      ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
; R2[*]       ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
;  R2[0]      ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
;  R2[1]      ; clk        ; 9.006  ; 9.006  ; Rise       ; clk             ;
;  R2[2]      ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  R2[3]      ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  R2[4]      ; clk        ; 8.790  ; 8.790  ; Rise       ; clk             ;
;  R2[5]      ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  R2[6]      ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  R2[7]      ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
; R3[*]       ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  R3[0]      ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  R3[1]      ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  R3[2]      ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  R3[3]      ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  R3[4]      ; clk        ; 8.606  ; 8.606  ; Rise       ; clk             ;
;  R3[5]      ; clk        ; 8.483  ; 8.483  ; Rise       ; clk             ;
;  R3[6]      ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  R3[7]      ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
; address[*]  ; clk        ; 13.811 ; 13.811 ; Rise       ; clk             ;
;  address[0] ; clk        ; 11.543 ; 11.543 ; Rise       ; clk             ;
;  address[1] ; clk        ; 11.127 ; 11.127 ; Rise       ; clk             ;
;  address[2] ; clk        ; 13.811 ; 13.811 ; Rise       ; clk             ;
;  address[3] ; clk        ; 11.742 ; 11.742 ; Rise       ; clk             ;
;  address[4] ; clk        ; 11.109 ; 11.109 ; Rise       ; clk             ;
;  address[5] ; clk        ; 11.951 ; 11.951 ; Rise       ; clk             ;
;  address[6] ; clk        ; 12.448 ; 12.448 ; Rise       ; clk             ;
;  address[7] ; clk        ; 11.184 ; 11.184 ; Rise       ; clk             ;
;  address[8] ; clk        ; 12.390 ; 12.390 ; Rise       ; clk             ;
; buffer[*]   ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  buffer[0]  ; clk        ; 8.738  ; 8.738  ; Rise       ; clk             ;
;  buffer[1]  ; clk        ; 8.163  ; 8.163  ; Rise       ; clk             ;
;  buffer[2]  ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  buffer[3]  ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  buffer[4]  ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  buffer[5]  ; clk        ; 10.116 ; 10.116 ; Rise       ; clk             ;
;  buffer[6]  ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  buffer[7]  ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
;  buffer[8]  ; clk        ; 8.664  ; 8.664  ; Rise       ; clk             ;
; buffer1[*]  ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  buffer1[0] ; clk        ; 8.740  ; 8.740  ; Rise       ; clk             ;
;  buffer1[1] ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  buffer1[2] ; clk        ; 9.459  ; 9.459  ; Rise       ; clk             ;
;  buffer1[3] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  buffer1[4] ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  buffer1[5] ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  buffer1[6] ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  buffer1[7] ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
; buffer2[*]  ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  buffer2[0] ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  buffer2[1] ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  buffer2[2] ; clk        ; 8.189  ; 8.189  ; Rise       ; clk             ;
;  buffer2[3] ; clk        ; 8.974  ; 8.974  ; Rise       ; clk             ;
;  buffer2[4] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  buffer2[5] ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  buffer2[6] ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
;  buffer2[7] ; clk        ; 8.902  ; 8.902  ; Rise       ; clk             ;
; control[*]  ; clk        ; 11.036 ; 11.036 ; Rise       ; clk             ;
;  control[0] ; clk        ; 11.036 ; 11.036 ; Rise       ; clk             ;
;  control[1] ; clk        ; 9.947  ; 9.947  ; Rise       ; clk             ;
; data[*]     ; clk        ; 13.416 ; 13.416 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 12.414 ; 12.414 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 12.834 ; 12.834 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 13.416 ; 13.416 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 12.892 ; 12.892 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 12.684 ; 12.684 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 13.148 ; 13.148 ; Rise       ; clk             ;
; eq5         ; clk        ; 11.311 ; 11.311 ; Rise       ; clk             ;
; jmp         ; clk        ; 8.793  ; 8.793  ; Rise       ; clk             ;
; mov         ; clk        ; 11.200 ; 11.200 ; Rise       ; clk             ;
; readROM     ; clk        ; 10.458 ; 10.458 ; Rise       ; clk             ;
; address[*]  ; clk        ; 11.245 ; 11.245 ; Fall       ; clk             ;
;  address[0] ; clk        ; 9.150  ; 9.150  ; Fall       ; clk             ;
;  address[1] ; clk        ; 8.844  ; 8.844  ; Fall       ; clk             ;
;  address[2] ; clk        ; 11.245 ; 11.245 ; Fall       ; clk             ;
;  address[3] ; clk        ; 9.959  ; 9.959  ; Fall       ; clk             ;
;  address[4] ; clk        ; 8.569  ; 8.569  ; Fall       ; clk             ;
;  address[5] ; clk        ; 9.423  ; 9.423  ; Fall       ; clk             ;
;  address[6] ; clk        ; 10.082 ; 10.082 ; Fall       ; clk             ;
;  address[7] ; clk        ; 8.901  ; 8.901  ; Fall       ; clk             ;
;  address[8] ; clk        ; 10.140 ; 10.140 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; R0[*]       ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
;  R0[0]      ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  R0[1]      ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  R0[2]      ; clk        ; 9.937  ; 9.937  ; Rise       ; clk             ;
;  R0[3]      ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  R0[4]      ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  R0[5]      ; clk        ; 7.706  ; 7.706  ; Rise       ; clk             ;
;  R0[6]      ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  R0[7]      ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
; R1[*]       ; clk        ; 7.691  ; 7.691  ; Rise       ; clk             ;
;  R1[0]      ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  R1[1]      ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  R1[2]      ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  R1[3]      ; clk        ; 9.052  ; 9.052  ; Rise       ; clk             ;
;  R1[4]      ; clk        ; 7.743  ; 7.743  ; Rise       ; clk             ;
;  R1[5]      ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  R1[6]      ; clk        ; 7.691  ; 7.691  ; Rise       ; clk             ;
;  R1[7]      ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
; R2[*]       ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  R2[0]      ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
;  R2[1]      ; clk        ; 9.006  ; 9.006  ; Rise       ; clk             ;
;  R2[2]      ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  R2[3]      ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  R2[4]      ; clk        ; 8.790  ; 8.790  ; Rise       ; clk             ;
;  R2[5]      ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  R2[6]      ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  R2[7]      ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
; R3[*]       ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  R3[0]      ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  R3[1]      ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  R3[2]      ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  R3[3]      ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  R3[4]      ; clk        ; 8.606  ; 8.606  ; Rise       ; clk             ;
;  R3[5]      ; clk        ; 8.483  ; 8.483  ; Rise       ; clk             ;
;  R3[6]      ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  R3[7]      ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
; address[*]  ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  address[0] ; clk        ; 9.754  ; 9.754  ; Rise       ; clk             ;
;  address[1] ; clk        ; 9.151  ; 9.151  ; Rise       ; clk             ;
;  address[2] ; clk        ; 12.107 ; 12.107 ; Rise       ; clk             ;
;  address[3] ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  address[4] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  address[5] ; clk        ; 10.151 ; 10.151 ; Rise       ; clk             ;
;  address[6] ; clk        ; 10.677 ; 10.677 ; Rise       ; clk             ;
;  address[7] ; clk        ; 10.053 ; 10.053 ; Rise       ; clk             ;
;  address[8] ; clk        ; 11.259 ; 11.259 ; Rise       ; clk             ;
; buffer[*]   ; clk        ; 8.163  ; 8.163  ; Rise       ; clk             ;
;  buffer[0]  ; clk        ; 8.738  ; 8.738  ; Rise       ; clk             ;
;  buffer[1]  ; clk        ; 8.163  ; 8.163  ; Rise       ; clk             ;
;  buffer[2]  ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  buffer[3]  ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  buffer[4]  ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  buffer[5]  ; clk        ; 10.116 ; 10.116 ; Rise       ; clk             ;
;  buffer[6]  ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  buffer[7]  ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
;  buffer[8]  ; clk        ; 8.664  ; 8.664  ; Rise       ; clk             ;
; buffer1[*]  ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
;  buffer1[0] ; clk        ; 8.740  ; 8.740  ; Rise       ; clk             ;
;  buffer1[1] ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  buffer1[2] ; clk        ; 9.459  ; 9.459  ; Rise       ; clk             ;
;  buffer1[3] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  buffer1[4] ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  buffer1[5] ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  buffer1[6] ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  buffer1[7] ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
; buffer2[*]  ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
;  buffer2[0] ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  buffer2[1] ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  buffer2[2] ; clk        ; 8.189  ; 8.189  ; Rise       ; clk             ;
;  buffer2[3] ; clk        ; 8.974  ; 8.974  ; Rise       ; clk             ;
;  buffer2[4] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  buffer2[5] ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  buffer2[6] ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
;  buffer2[7] ; clk        ; 8.902  ; 8.902  ; Rise       ; clk             ;
; control[*]  ; clk        ; 8.816  ; 8.816  ; Rise       ; clk             ;
;  control[0] ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  control[1] ; clk        ; 8.816  ; 8.816  ; Rise       ; clk             ;
; data[*]     ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  data[0]    ; clk        ; 9.103  ; 9.103  ; Rise       ; clk             ;
;  data[1]    ; clk        ; 9.019  ; 9.019  ; Rise       ; clk             ;
;  data[2]    ; clk        ; 9.469  ; 9.469  ; Rise       ; clk             ;
;  data[3]    ; clk        ; 8.957  ; 8.957  ; Rise       ; clk             ;
;  data[4]    ; clk        ; 8.344  ; 8.344  ; Rise       ; clk             ;
;  data[5]    ; clk        ; 9.625  ; 9.625  ; Rise       ; clk             ;
;  data[6]    ; clk        ; 9.115  ; 9.115  ; Rise       ; clk             ;
;  data[7]    ; clk        ; 10.378 ; 10.378 ; Rise       ; clk             ;
; eq5         ; clk        ; 10.180 ; 10.180 ; Rise       ; clk             ;
; jmp         ; clk        ; 8.562  ; 8.562  ; Rise       ; clk             ;
; mov         ; clk        ; 11.001 ; 11.001 ; Rise       ; clk             ;
; readROM     ; clk        ; 10.135 ; 10.135 ; Rise       ; clk             ;
; address[*]  ; clk        ; 8.569  ; 8.569  ; Fall       ; clk             ;
;  address[0] ; clk        ; 9.150  ; 9.150  ; Fall       ; clk             ;
;  address[1] ; clk        ; 8.844  ; 8.844  ; Fall       ; clk             ;
;  address[2] ; clk        ; 11.245 ; 11.245 ; Fall       ; clk             ;
;  address[3] ; clk        ; 9.959  ; 9.959  ; Fall       ; clk             ;
;  address[4] ; clk        ; 8.569  ; 8.569  ; Fall       ; clk             ;
;  address[5] ; clk        ; 9.423  ; 9.423  ; Fall       ; clk             ;
;  address[6] ; clk        ; 10.082 ; 10.082 ; Fall       ; clk             ;
;  address[7] ; clk        ; 8.901  ; 8.901  ; Fall       ; clk             ;
;  address[8] ; clk        ; 10.140 ; 10.140 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.354 ; -62.035       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.107 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.779 ; -6.423        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.356 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.000 ; -33.378               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R0[*]       ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  R0[0]      ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  R0[1]      ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  R0[2]      ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  R0[3]      ; clk        ; 3.363 ; 3.363 ; Rise       ; clk             ;
;  R0[4]      ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
;  R0[5]      ; clk        ; 3.345 ; 3.345 ; Rise       ; clk             ;
;  R0[6]      ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  R0[7]      ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
; R1[*]       ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  R1[0]      ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  R1[1]      ; clk        ; 3.365 ; 3.365 ; Rise       ; clk             ;
;  R1[2]      ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  R1[3]      ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  R1[4]      ; clk        ; 3.374 ; 3.374 ; Rise       ; clk             ;
;  R1[5]      ; clk        ; 3.508 ; 3.508 ; Rise       ; clk             ;
;  R1[6]      ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
;  R1[7]      ; clk        ; 3.358 ; 3.358 ; Rise       ; clk             ;
; R2[*]       ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
;  R2[0]      ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
;  R2[1]      ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  R2[2]      ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  R2[3]      ; clk        ; 3.515 ; 3.515 ; Rise       ; clk             ;
;  R2[4]      ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  R2[5]      ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  R2[6]      ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
;  R2[7]      ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
; R3[*]       ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  R3[0]      ; clk        ; 3.365 ; 3.365 ; Rise       ; clk             ;
;  R3[1]      ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  R3[2]      ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  R3[3]      ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  R3[4]      ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
;  R3[5]      ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  R3[6]      ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  R3[7]      ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
; address[*]  ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  address[0] ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  address[1] ; clk        ; 4.509 ; 4.509 ; Rise       ; clk             ;
;  address[2] ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
;  address[3] ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
;  address[4] ; clk        ; 4.503 ; 4.503 ; Rise       ; clk             ;
;  address[5] ; clk        ; 4.824 ; 4.824 ; Rise       ; clk             ;
;  address[6] ; clk        ; 5.068 ; 5.068 ; Rise       ; clk             ;
;  address[7] ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  address[8] ; clk        ; 4.979 ; 4.979 ; Rise       ; clk             ;
; buffer[*]   ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  buffer[0]  ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  buffer[1]  ; clk        ; 3.489 ; 3.489 ; Rise       ; clk             ;
;  buffer[2]  ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  buffer[3]  ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  buffer[4]  ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
;  buffer[5]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  buffer[6]  ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  buffer[7]  ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  buffer[8]  ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
; buffer1[*]  ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  buffer1[0] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  buffer1[1] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  buffer1[2] ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  buffer1[3] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  buffer1[4] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  buffer1[5] ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  buffer1[6] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  buffer1[7] ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
; buffer2[*]  ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  buffer2[0] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
;  buffer2[1] ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  buffer2[2] ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
;  buffer2[3] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  buffer2[4] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  buffer2[5] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  buffer2[6] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  buffer2[7] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; control[*]  ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  control[0] ; clk        ; 4.462 ; 4.462 ; Rise       ; clk             ;
;  control[1] ; clk        ; 4.096 ; 4.096 ; Rise       ; clk             ;
; data[*]     ; clk        ; 5.449 ; 5.449 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 5.129 ; 5.129 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 5.361 ; 5.361 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 5.173 ; 5.173 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 5.275 ; 5.275 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 5.449 ; 5.449 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 5.318 ; 5.318 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 5.387 ; 5.387 ; Rise       ; clk             ;
; eq5         ; clk        ; 4.551 ; 4.551 ; Rise       ; clk             ;
; jmp         ; clk        ; 3.745 ; 3.745 ; Rise       ; clk             ;
; mov         ; clk        ; 4.644 ; 4.644 ; Rise       ; clk             ;
; readROM     ; clk        ; 4.261 ; 4.261 ; Rise       ; clk             ;
; address[*]  ; clk        ; 4.565 ; 4.565 ; Fall       ; clk             ;
;  address[0] ; clk        ; 3.862 ; 3.862 ; Fall       ; clk             ;
;  address[1] ; clk        ; 3.758 ; 3.758 ; Fall       ; clk             ;
;  address[2] ; clk        ; 4.565 ; 4.565 ; Fall       ; clk             ;
;  address[3] ; clk        ; 4.150 ; 4.150 ; Fall       ; clk             ;
;  address[4] ; clk        ; 3.670 ; 3.670 ; Fall       ; clk             ;
;  address[5] ; clk        ; 3.992 ; 3.992 ; Fall       ; clk             ;
;  address[6] ; clk        ; 4.277 ; 4.277 ; Fall       ; clk             ;
;  address[7] ; clk        ; 3.768 ; 3.768 ; Fall       ; clk             ;
;  address[8] ; clk        ; 4.223 ; 4.223 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R0[*]       ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
;  R0[0]      ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  R0[1]      ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  R0[2]      ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  R0[3]      ; clk        ; 3.363 ; 3.363 ; Rise       ; clk             ;
;  R0[4]      ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
;  R0[5]      ; clk        ; 3.345 ; 3.345 ; Rise       ; clk             ;
;  R0[6]      ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  R0[7]      ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
; R1[*]       ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
;  R1[0]      ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  R1[1]      ; clk        ; 3.365 ; 3.365 ; Rise       ; clk             ;
;  R1[2]      ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  R1[3]      ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  R1[4]      ; clk        ; 3.374 ; 3.374 ; Rise       ; clk             ;
;  R1[5]      ; clk        ; 3.508 ; 3.508 ; Rise       ; clk             ;
;  R1[6]      ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
;  R1[7]      ; clk        ; 3.358 ; 3.358 ; Rise       ; clk             ;
; R2[*]       ; clk        ; 3.515 ; 3.515 ; Rise       ; clk             ;
;  R2[0]      ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
;  R2[1]      ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  R2[2]      ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  R2[3]      ; clk        ; 3.515 ; 3.515 ; Rise       ; clk             ;
;  R2[4]      ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  R2[5]      ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  R2[6]      ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
;  R2[7]      ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
; R3[*]       ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  R3[0]      ; clk        ; 3.365 ; 3.365 ; Rise       ; clk             ;
;  R3[1]      ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  R3[2]      ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  R3[3]      ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  R3[4]      ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
;  R3[5]      ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  R3[6]      ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  R3[7]      ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
; address[*]  ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  address[0] ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  address[1] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  address[2] ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  address[3] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  address[4] ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  address[5] ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  address[6] ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  address[7] ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  address[8] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
; buffer[*]   ; clk        ; 3.489 ; 3.489 ; Rise       ; clk             ;
;  buffer[0]  ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  buffer[1]  ; clk        ; 3.489 ; 3.489 ; Rise       ; clk             ;
;  buffer[2]  ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  buffer[3]  ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  buffer[4]  ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
;  buffer[5]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  buffer[6]  ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  buffer[7]  ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  buffer[8]  ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
; buffer1[*]  ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  buffer1[0] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  buffer1[1] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  buffer1[2] ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  buffer1[3] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  buffer1[4] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  buffer1[5] ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  buffer1[6] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  buffer1[7] ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
; buffer2[*]  ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  buffer2[0] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
;  buffer2[1] ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  buffer2[2] ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
;  buffer2[3] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  buffer2[4] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  buffer2[5] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  buffer2[6] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  buffer2[7] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; control[*]  ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  control[0] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  control[1] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
; data[*]     ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
; eq5         ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
; jmp         ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
; mov         ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
; readROM     ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
; address[*]  ; clk        ; 3.670 ; 3.670 ; Fall       ; clk             ;
;  address[0] ; clk        ; 3.862 ; 3.862 ; Fall       ; clk             ;
;  address[1] ; clk        ; 3.758 ; 3.758 ; Fall       ; clk             ;
;  address[2] ; clk        ; 4.565 ; 4.565 ; Fall       ; clk             ;
;  address[3] ; clk        ; 4.150 ; 4.150 ; Fall       ; clk             ;
;  address[4] ; clk        ; 3.670 ; 3.670 ; Fall       ; clk             ;
;  address[5] ; clk        ; 3.992 ; 3.992 ; Fall       ; clk             ;
;  address[6] ; clk        ; 4.277 ; 4.277 ; Fall       ; clk             ;
;  address[7] ; clk        ; 3.768 ; 3.768 ; Fall       ; clk             ;
;  address[8] ; clk        ; 4.223 ; 4.223 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.972   ; 0.107 ; -2.634   ; 1.356   ; -1.675              ;
;  clk             ; -4.972   ; 0.107 ; -2.634   ; 1.356   ; -1.675              ;
; Design-wide TNS  ; -282.38  ; 0.0   ; -23.706  ; 0.0     ; -82.165             ;
;  clk             ; -282.380 ; 0.000 ; -23.706  ; 0.000   ; -82.165             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; R0[*]       ; clk        ; 9.937  ; 9.937  ; Rise       ; clk             ;
;  R0[0]      ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  R0[1]      ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  R0[2]      ; clk        ; 9.937  ; 9.937  ; Rise       ; clk             ;
;  R0[3]      ; clk        ; 7.757  ; 7.757  ; Rise       ; clk             ;
;  R0[4]      ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  R0[5]      ; clk        ; 7.706  ; 7.706  ; Rise       ; clk             ;
;  R0[6]      ; clk        ; 7.911  ; 7.911  ; Rise       ; clk             ;
;  R0[7]      ; clk        ; 7.276  ; 7.276  ; Rise       ; clk             ;
; R1[*]       ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  R1[0]      ; clk        ; 9.605  ; 9.605  ; Rise       ; clk             ;
;  R1[1]      ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  R1[2]      ; clk        ; 8.575  ; 8.575  ; Rise       ; clk             ;
;  R1[3]      ; clk        ; 9.052  ; 9.052  ; Rise       ; clk             ;
;  R1[4]      ; clk        ; 7.743  ; 7.743  ; Rise       ; clk             ;
;  R1[5]      ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  R1[6]      ; clk        ; 7.691  ; 7.691  ; Rise       ; clk             ;
;  R1[7]      ; clk        ; 7.750  ; 7.750  ; Rise       ; clk             ;
; R2[*]       ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
;  R2[0]      ; clk        ; 9.379  ; 9.379  ; Rise       ; clk             ;
;  R2[1]      ; clk        ; 9.006  ; 9.006  ; Rise       ; clk             ;
;  R2[2]      ; clk        ; 8.629  ; 8.629  ; Rise       ; clk             ;
;  R2[3]      ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  R2[4]      ; clk        ; 8.790  ; 8.790  ; Rise       ; clk             ;
;  R2[5]      ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  R2[6]      ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  R2[7]      ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
; R3[*]       ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  R3[0]      ; clk        ; 7.767  ; 7.767  ; Rise       ; clk             ;
;  R3[1]      ; clk        ; 9.062  ; 9.062  ; Rise       ; clk             ;
;  R3[2]      ; clk        ; 10.203 ; 10.203 ; Rise       ; clk             ;
;  R3[3]      ; clk        ; 7.721  ; 7.721  ; Rise       ; clk             ;
;  R3[4]      ; clk        ; 8.606  ; 8.606  ; Rise       ; clk             ;
;  R3[5]      ; clk        ; 8.483  ; 8.483  ; Rise       ; clk             ;
;  R3[6]      ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  R3[7]      ; clk        ; 8.593  ; 8.593  ; Rise       ; clk             ;
; address[*]  ; clk        ; 13.811 ; 13.811 ; Rise       ; clk             ;
;  address[0] ; clk        ; 11.543 ; 11.543 ; Rise       ; clk             ;
;  address[1] ; clk        ; 11.127 ; 11.127 ; Rise       ; clk             ;
;  address[2] ; clk        ; 13.811 ; 13.811 ; Rise       ; clk             ;
;  address[3] ; clk        ; 11.742 ; 11.742 ; Rise       ; clk             ;
;  address[4] ; clk        ; 11.109 ; 11.109 ; Rise       ; clk             ;
;  address[5] ; clk        ; 11.951 ; 11.951 ; Rise       ; clk             ;
;  address[6] ; clk        ; 12.448 ; 12.448 ; Rise       ; clk             ;
;  address[7] ; clk        ; 11.184 ; 11.184 ; Rise       ; clk             ;
;  address[8] ; clk        ; 12.390 ; 12.390 ; Rise       ; clk             ;
; buffer[*]   ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  buffer[0]  ; clk        ; 8.738  ; 8.738  ; Rise       ; clk             ;
;  buffer[1]  ; clk        ; 8.163  ; 8.163  ; Rise       ; clk             ;
;  buffer[2]  ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  buffer[3]  ; clk        ; 10.399 ; 10.399 ; Rise       ; clk             ;
;  buffer[4]  ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  buffer[5]  ; clk        ; 10.116 ; 10.116 ; Rise       ; clk             ;
;  buffer[6]  ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  buffer[7]  ; clk        ; 9.586  ; 9.586  ; Rise       ; clk             ;
;  buffer[8]  ; clk        ; 8.664  ; 8.664  ; Rise       ; clk             ;
; buffer1[*]  ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  buffer1[0] ; clk        ; 8.740  ; 8.740  ; Rise       ; clk             ;
;  buffer1[1] ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  buffer1[2] ; clk        ; 9.459  ; 9.459  ; Rise       ; clk             ;
;  buffer1[3] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  buffer1[4] ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  buffer1[5] ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  buffer1[6] ; clk        ; 8.654  ; 8.654  ; Rise       ; clk             ;
;  buffer1[7] ; clk        ; 8.240  ; 8.240  ; Rise       ; clk             ;
; buffer2[*]  ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  buffer2[0] ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  buffer2[1] ; clk        ; 7.751  ; 7.751  ; Rise       ; clk             ;
;  buffer2[2] ; clk        ; 8.189  ; 8.189  ; Rise       ; clk             ;
;  buffer2[3] ; clk        ; 8.974  ; 8.974  ; Rise       ; clk             ;
;  buffer2[4] ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  buffer2[5] ; clk        ; 9.122  ; 9.122  ; Rise       ; clk             ;
;  buffer2[6] ; clk        ; 7.515  ; 7.515  ; Rise       ; clk             ;
;  buffer2[7] ; clk        ; 8.902  ; 8.902  ; Rise       ; clk             ;
; control[*]  ; clk        ; 11.036 ; 11.036 ; Rise       ; clk             ;
;  control[0] ; clk        ; 11.036 ; 11.036 ; Rise       ; clk             ;
;  control[1] ; clk        ; 9.947  ; 9.947  ; Rise       ; clk             ;
; data[*]     ; clk        ; 13.416 ; 13.416 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 12.414 ; 12.414 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 12.834 ; 12.834 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 12.375 ; 12.375 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 13.416 ; 13.416 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 12.892 ; 12.892 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 12.684 ; 12.684 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 13.148 ; 13.148 ; Rise       ; clk             ;
; eq5         ; clk        ; 11.311 ; 11.311 ; Rise       ; clk             ;
; jmp         ; clk        ; 8.793  ; 8.793  ; Rise       ; clk             ;
; mov         ; clk        ; 11.200 ; 11.200 ; Rise       ; clk             ;
; readROM     ; clk        ; 10.458 ; 10.458 ; Rise       ; clk             ;
; address[*]  ; clk        ; 11.245 ; 11.245 ; Fall       ; clk             ;
;  address[0] ; clk        ; 9.150  ; 9.150  ; Fall       ; clk             ;
;  address[1] ; clk        ; 8.844  ; 8.844  ; Fall       ; clk             ;
;  address[2] ; clk        ; 11.245 ; 11.245 ; Fall       ; clk             ;
;  address[3] ; clk        ; 9.959  ; 9.959  ; Fall       ; clk             ;
;  address[4] ; clk        ; 8.569  ; 8.569  ; Fall       ; clk             ;
;  address[5] ; clk        ; 9.423  ; 9.423  ; Fall       ; clk             ;
;  address[6] ; clk        ; 10.082 ; 10.082 ; Fall       ; clk             ;
;  address[7] ; clk        ; 8.901  ; 8.901  ; Fall       ; clk             ;
;  address[8] ; clk        ; 10.140 ; 10.140 ; Fall       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; R0[*]       ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
;  R0[0]      ; clk        ; 3.535 ; 3.535 ; Rise       ; clk             ;
;  R0[1]      ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  R0[2]      ; clk        ; 4.114 ; 4.114 ; Rise       ; clk             ;
;  R0[3]      ; clk        ; 3.363 ; 3.363 ; Rise       ; clk             ;
;  R0[4]      ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
;  R0[5]      ; clk        ; 3.345 ; 3.345 ; Rise       ; clk             ;
;  R0[6]      ; clk        ; 3.423 ; 3.423 ; Rise       ; clk             ;
;  R0[7]      ; clk        ; 3.191 ; 3.191 ; Rise       ; clk             ;
; R1[*]       ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
;  R1[0]      ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  R1[1]      ; clk        ; 3.365 ; 3.365 ; Rise       ; clk             ;
;  R1[2]      ; clk        ; 3.665 ; 3.665 ; Rise       ; clk             ;
;  R1[3]      ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  R1[4]      ; clk        ; 3.374 ; 3.374 ; Rise       ; clk             ;
;  R1[5]      ; clk        ; 3.508 ; 3.508 ; Rise       ; clk             ;
;  R1[6]      ; clk        ; 3.343 ; 3.343 ; Rise       ; clk             ;
;  R1[7]      ; clk        ; 3.358 ; 3.358 ; Rise       ; clk             ;
; R2[*]       ; clk        ; 3.515 ; 3.515 ; Rise       ; clk             ;
;  R2[0]      ; clk        ; 3.924 ; 3.924 ; Rise       ; clk             ;
;  R2[1]      ; clk        ; 3.794 ; 3.794 ; Rise       ; clk             ;
;  R2[2]      ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
;  R2[3]      ; clk        ; 3.515 ; 3.515 ; Rise       ; clk             ;
;  R2[4]      ; clk        ; 3.713 ; 3.713 ; Rise       ; clk             ;
;  R2[5]      ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  R2[6]      ; clk        ; 3.808 ; 3.808 ; Rise       ; clk             ;
;  R2[7]      ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
; R3[*]       ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  R3[0]      ; clk        ; 3.365 ; 3.365 ; Rise       ; clk             ;
;  R3[1]      ; clk        ; 3.827 ; 3.827 ; Rise       ; clk             ;
;  R3[2]      ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
;  R3[3]      ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  R3[4]      ; clk        ; 3.668 ; 3.668 ; Rise       ; clk             ;
;  R3[5]      ; clk        ; 3.708 ; 3.708 ; Rise       ; clk             ;
;  R3[6]      ; clk        ; 3.522 ; 3.522 ; Rise       ; clk             ;
;  R3[7]      ; clk        ; 3.667 ; 3.667 ; Rise       ; clk             ;
; address[*]  ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  address[0] ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
;  address[1] ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
;  address[2] ; clk        ; 4.885 ; 4.885 ; Rise       ; clk             ;
;  address[3] ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  address[4] ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
;  address[5] ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
;  address[6] ; clk        ; 4.489 ; 4.489 ; Rise       ; clk             ;
;  address[7] ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  address[8] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
; buffer[*]   ; clk        ; 3.489 ; 3.489 ; Rise       ; clk             ;
;  buffer[0]  ; clk        ; 3.730 ; 3.730 ; Rise       ; clk             ;
;  buffer[1]  ; clk        ; 3.489 ; 3.489 ; Rise       ; clk             ;
;  buffer[2]  ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  buffer[3]  ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  buffer[4]  ; clk        ; 3.521 ; 3.521 ; Rise       ; clk             ;
;  buffer[5]  ; clk        ; 4.220 ; 4.220 ; Rise       ; clk             ;
;  buffer[6]  ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  buffer[7]  ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  buffer[8]  ; clk        ; 3.697 ; 3.697 ; Rise       ; clk             ;
; buffer1[*]  ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
;  buffer1[0] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  buffer1[1] ; clk        ; 3.740 ; 3.740 ; Rise       ; clk             ;
;  buffer1[2] ; clk        ; 3.952 ; 3.952 ; Rise       ; clk             ;
;  buffer1[3] ; clk        ; 3.844 ; 3.844 ; Rise       ; clk             ;
;  buffer1[4] ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  buffer1[5] ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
;  buffer1[6] ; clk        ; 3.687 ; 3.687 ; Rise       ; clk             ;
;  buffer1[7] ; clk        ; 3.538 ; 3.538 ; Rise       ; clk             ;
; buffer2[*]  ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  buffer2[0] ; clk        ; 3.540 ; 3.540 ; Rise       ; clk             ;
;  buffer2[1] ; clk        ; 3.353 ; 3.353 ; Rise       ; clk             ;
;  buffer2[2] ; clk        ; 3.511 ; 3.511 ; Rise       ; clk             ;
;  buffer2[3] ; clk        ; 3.927 ; 3.927 ; Rise       ; clk             ;
;  buffer2[4] ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
;  buffer2[5] ; clk        ; 3.842 ; 3.842 ; Rise       ; clk             ;
;  buffer2[6] ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  buffer2[7] ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
; control[*]  ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  control[0] ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  control[1] ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
; data[*]     ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  data[0]    ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  data[1]    ; clk        ; 3.829 ; 3.829 ; Rise       ; clk             ;
;  data[2]    ; clk        ; 4.001 ; 4.001 ; Rise       ; clk             ;
;  data[3]    ; clk        ; 3.809 ; 3.809 ; Rise       ; clk             ;
;  data[4]    ; clk        ; 3.636 ; 3.636 ; Rise       ; clk             ;
;  data[5]    ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  data[6]    ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  data[7]    ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
; eq5         ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
; jmp         ; clk        ; 3.656 ; 3.656 ; Rise       ; clk             ;
; mov         ; clk        ; 4.571 ; 4.571 ; Rise       ; clk             ;
; readROM     ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
; address[*]  ; clk        ; 3.670 ; 3.670 ; Fall       ; clk             ;
;  address[0] ; clk        ; 3.862 ; 3.862 ; Fall       ; clk             ;
;  address[1] ; clk        ; 3.758 ; 3.758 ; Fall       ; clk             ;
;  address[2] ; clk        ; 4.565 ; 4.565 ; Fall       ; clk             ;
;  address[3] ; clk        ; 4.150 ; 4.150 ; Fall       ; clk             ;
;  address[4] ; clk        ; 3.670 ; 3.670 ; Fall       ; clk             ;
;  address[5] ; clk        ; 3.992 ; 3.992 ; Fall       ; clk             ;
;  address[6] ; clk        ; 4.277 ; 4.277 ; Fall       ; clk             ;
;  address[7] ; clk        ; 3.768 ; 3.768 ; Fall       ; clk             ;
;  address[8] ; clk        ; 4.223 ; 4.223 ; Fall       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 834      ; 18       ; 27       ; 45       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 834      ; 18       ; 27       ; 45       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 135      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 135      ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 80    ; 80   ;
; Unconstrained Output Port Paths ; 202   ; 202  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Fri Nov 12 13:10:19 2021
Info: Command: quartus_sta lab41 -c lab41
Info: qsta_default_script.tcl version: #2
Warning: Ignored assignments for entity "lab41" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity lab41 -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity lab41 -section_id "Root Region" was ignored
Critical Warning: Synopsys Design Constraints File file not found: 'lab41.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.972
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.972      -282.380 clk 
Info: Worst-case hold slack is 0.490
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.490         0.000 clk 
Info: Worst-case recovery slack is -2.634
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.634       -23.706 clk 
Info: Worst-case removal slack is 2.410
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.410         0.000 clk 
Info: Worst-case minimum pulse width slack is -1.675
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.675       -82.165 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 82 output pins without output pin load capacitance assignment
    Info: Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "readROM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "control[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "control[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "control[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "address[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "mov" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "jmp" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eq7" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eq5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "buffer2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "R3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.354
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.354       -62.035 clk 
Info: Worst-case hold slack is 0.107
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.107         0.000 clk 
Info: Worst-case recovery slack is -0.779
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.779        -6.423 clk 
Info: Worst-case removal slack is 1.356
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.356         0.000 clk 
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000       -33.378 clk 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 217 megabytes
    Info: Processing ended: Fri Nov 12 13:10:19 2021
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


