#
# designrulecheck/CorrectLabel.java
#
IllegalChar = contiene el carácter ilegal " 22, por favor cambie el nombre.
ReservedVerilogKeyword = es una palabra clave reservada de Verilog, por favor cambie el nombre.
ReservedVHDLKeyword = es una palabra clave reservada de VHDL, por favor cambie el nombre.
VerilogKeywordNameError = La etiqueta especificada coincide con una palabra reservada de Verilog. Por favor, usa otro nombre.
VHDLKeywordNameError = La etiqueta especificada coincide con una palabra reservada de VHDL. Por favor, usa otro nombre.
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor = Lista de redes para la hoja "%s".
CircuitInfoString = El circuito "%s" tiene %d redes y %d buses.
DRCPassesString = Los "%s" del circuito pasaron la prueba DRC.
EmptyNamedSheet = Encontré una hoja en tu diseño con un nombre vacío. Esto no está permitido, por favor especifique un nombre!
FoundBadComponent = Se encontró que el componente "%s" en el circuito "%s"
HDL_CompNameIsLabel = Se han encontrado uno o varios componentes con una etiqueta igual al nombre del circuito. Esta opciÃ³n no estÃ¡ disponible.
HDL_DuplicatedLabels = Se han encontrado etiquetas duplicadas. Por favor, usa etiquetas Ãºnicas.
HDL_LabelInvalid = Se ha encontrado una etiqueta no vÃ¡lida.
HDL_noLabel = Se han encontrado uno o varios componentes sin una etiqueta. Por favor, etiquÃ©talos o usa la funciÃ³n de anotaciÃ³n.
HDL_Tristate = Se ha encontrado un driver triestado o salida(s) flotante(s) para uno o varios componentes. Esta opciÃ³n no estÃ¡ disponible.
HDL_unsupported = Se ha encontrado uno o varios componentes en tu circuito que no son compatibles con la generaciÃ³n HDL.
MultipleSheetSameName = 
NetAdd_ComponentWidthMismatch = Se han encontrado dos componentes conectados con distinto ancho de bits.
NetList_BitwidthError = Se ha encontrado un problema de conexiÃ³n de anchos de bus distintos.
NetList_CircuitGated = ----> Instancia cerrada
NetList_CircuitGatedNotGated = Encontré un circuito que se usa con componentes de reloj con y sin puerta (ver lista de trazas abajo). Esto no está soportado!
NetList_CircuitNotGated = ----> Instancia no computable
NetList_duplicatedSplitter = Se han encontrado separadores idÃ©nticos en el mismo lugar.
NetList_emptynets = Se ha encontrado una red sin conectar.
NetList_GatedClock = Encontré un reloj cerrado. Tenga cuidado, el hardware real puede no funcionar correctamente!
NetList_GatedClockInt = ----> Línea de reloj de puerta intermedia
NetList_GatedClockSink = ----> Fregadero(s) de la línea de reloj cerrado
NetList_GatedClockSource = ----> Fuente de la línea del reloj cerrado
NetList_IOError = Se han encontrado uno o varios componentes con pines de entrada/salida. Esta opciÃ³n no estÃ¡ disponible.
NetList_NoClockConnection = Se ha encontrado un componente con una entrada de reloj desconectada.
# ==> NetList_NoEndSplitterConnections = 
NetList_NoSplitterConnection = Se ha encontrado un separador que no transmite seÃ±ales de un bus a pines fan-out.
NetList_NoSplitterEndConnections = Se ha encontrado un separador con uno o varios pines fan-out desconectados.
NetList_PossibleGatedClock = Found possible gated clock at toplevel! Be carefull, the real hardware may not work correctly!
NetList_ShortCircuit = Se ha encontrado una red con varios drivers (cortocircuito).
NetList_SourceWithoutSink = Se han encontrado una o varias fuentes sin sumideros.
NetList_TraceListBegin = ===> Inicio de la lista de seguimiento
NetList_TraceListEnd = ===> Fin de la lista de seguimiento
# ==> NetList_UnconnectedInput = 
NetList_UnconnectedInputs = Se ha encontrado un componente con las entradas sin conectar.
# ==> NetList_UnconnectedOutput = 
NetList_UnsourcedSink = Se ha encontrado un sumidero sin una fuente.
NetlistInfoString = Generación de Netlist para Circuito: %s
NetlistLabelString = Netlist: %s
NetMerge_BitWidthError = Intentando unir redes de distinto tamaÃ±o.
TopLevelNoIO = El nivel superior "%s" no tiene ninguna entrada(s) y/o ninguna salida(s)!
#
# download/AlteraDownload.java
#
AlteraCofFile = Generación de archivos cof para flasheo
AlteraDetectDevice = Tarjetas conectadas detectadas
AlteraErrorCof = Error al generar el archivo cof.
AlteraFlash = Fichero de bits intermitente
AlteraFlashError = Se ha producido un error durante el funcionamiento intermitente.
AlteraFlashFailure = Error al parpadear el archivo de bits.
AlteraJicFile = Generación de archivos jic para flasheo
AlteraJicFileError = Error al crear el archivo jic.
AlteraNoCof = Error, no se encontró el archivo cof.
AlteraNoSofFile = El archivo de bits Altera no está presente, no puede generar un archivo jic
AlteraOptimize = Optimización del proyecto Altera
AlteraProgSof = Cargando el programador de flash en el dispositivo.
AlteraProgSofError = Archivo "%s" no encontrado.
AlteraProgSofFailure = Error al cargar el programador del flash en el dispositivo.
AlteraProject = Creación de archivos de proyecto Altera
AlteraSyntPRBit = Altera sintetizando, P
#
# download/Download.java
#
FPGABoardNotConnected = No se ha encontrado ninguna tarjeta FPGA conectada.
FPGABoardSelection = Seleccionar la tarjeta a programar
FPGACancelWait = Cancelando.... por favor, espere.
FPGADirContainsSpaces = El directorio "%s" contiene un espacio.\nEl motor de síntesis HDL no permite espacios.\nPor favor, cambie el nombre de su archivo y directorio para que no tenga espacios.
FPGADownloadAborted = Descarga abortada.
FPGADownloadBitfile = Descargando el diseño a la pizarra.
FPGADownloadCancel = No, aborta
FpgaDownloadInfo = Generación de archivos FPGA y realización de descargas; esto puede llevar un tiempo
FPGADownloadOk = Sí, descargar
FPGAExecutionFailure = Error encontrado en la etapa "%s".
# ==> FpgaGuiCanceling = 
# ==> FPGAInterrupted = 
FPGAInterruptedError = %s descarga interrumpida!
FPGAIOError = Excepción interna de E/S en %s de descarga
FPGAMapNotComplete = No todos los componentes IO han sido asignados a la placa "%s"; por favor, asigna todos los componentes para continuar!
FPGAMultipleBoards = Encontré tableros con %d adjuntos. Seleccionar la que se desea programar.....
FPGANameContainsSpaces = El archivo "%s" contiene un espacio.\nEl motor de síntesis HDL no permite espacios.\nPor favor, cambie el nombre de su archivo y directorio para que no tenga espacios.
FPGASettingSkipGenerateInvalid = No se puede haber saltado la generación de VHDL y generar HDL sólo en el mismo tiempo....
FPGAState0 = Realización de la verificación de reglas de diseño (DRC)
FPGAState1 = Generar archivos de lenguaje de descripción de hardware (HDL)
FPGAState2 = Comprobar los recursos de E/S de la placa
FPGAState3 = Asignar recursos de E/S a la placa
FPGAState4 = Creación de scripts de descarga
FPGAStaticExecutionFailure = Error en la ejecución.
FPGAVerifyMsg1 = Verifique que su tarjeta está conectada y que está listo para descargar.
FPGAVerifyMsg2 = ¿Listo para descargar?
#
# download/VivadoDownload.java
#
VivadoBitstream = Generar flujo de bits
VivadoProject = Creando el proyecto Vivado
#
# download/XilinxDownload.java
#
XilinxBit = Generación de archivos de bits
XilinxContraints = Añadir restricciones
XilinxFlashMissing = No se puede encontrar el flash a bordo "%s".
XilinxMap = Diseño de Mapeo
XilinxOpenFailure = No se ha podido acceder al fichero "%s".
XilinxPAR = Diseño del lugar y de la ruta
XilinxSynth = Proyecto de Sintetización
XilinxUsbTmc = No se pudo encontrar el dispositivo usbtmc
XilinxUsbTmcError = Fallo en la descarga por parte de USBTMC
#
# fpgaboardeditor/BoardDialog.java
#
# ==> FpgaBoardClkFreq = 
# ==> FpgaBoardClkLoc = 
# ==> FpgaBoardClkPin = 
# ==> FpgaBoardClkProp = 
# ==> FpgaBoardClkPul = 
# ==> FpgaBoardClkReq = 
# ==> FpgaBoardClkStd = 
# ==> FpgaBoardClose = 
# ==> FpgaBoardDefine = 
FPGABoardEditor = Editor de la tarjeta FPGA
# ==> FpgaBoardFlashLoc = 
# ==> FpgaBoardFlashType = 
# ==> FpgaBoardFpgaFam = 
# ==> FpgaBoardFpgaFamMis = 
# ==> FpgaBoardFpgaPack = 
# ==> FpgaBoardFpgaPacMis = 
# ==> FpgaBoardFpgaParam = 
# ==> FpgaBoardFpgaPart = 
# ==> FpgaBoardFpgaPartMis = 
# ==> FpgaBoardFpgaProp = 
# ==> FpgaBoardFpgaSG = 
# ==> FpgaBoardFpgaSpeedMis = 
# ==> FpgaBoardFpgaVend = 
# ==> FpgaBoardFracError = 
# ==> FpgaBoardFreqError = 
# ==> FpgaBoardIOResources = 
# ==> FpgaBoardJtagLoc = 
# ==> FpgaBoardJtagProp = 
# ==> FpgaBoardLoadExternal = 
# ==> FpgaBoardLoadFile = 
# ==> FpgaBoardLoadInternal = 
# ==> FpgaBoardMiscProp = 
# ==> FpgaBoardName = 
# ==> FpgaBoardOverlap = 
# ==> FpgaBoardPinUnused = 
# ==> FpgaBoardSave = 
# ==> FpgaBoardSaveDir = 
# ==> FpgaBoardSelect = 
# ==> FpgaBoardUSBTMC = 
XMLFileFilter = Filtro de archivo XML
#
# fpgaboardeditor/BoardPanel.java
#
PNG File Filter = Archivos PNG (*.png)
#
# fpgaboardeditor/FPGAIOInformationContainer.java
#
# ==> FpgaBoardCancel = 
# ==> FpgaBoardDone = 
# ==> FpgaIoActivity = 
# ==> FpgaIoLabel = 
# ==> FpgaIoLocation = 
# ==> FpgaIoNrElem = 
# ==> FpgaIoPin = 
# ==> FpgaIoPinLoc = 
# ==> FpgaIoPins = 
# ==> FpgaIoProperties = 
# ==> FpgaIoPull = 
# ==> FpgaIoStandard = 
# ==> FpgaIoStrength = 
#
# fpgagui/ComponentMapDialog.java
#
# ==> BoarMapFileSaved = 
#
# fpgagui/ComponentMapParser.java
#
# ==> BoardMapErrorCD = 
# ==> BoardMapErrorPF = 
# ==> BoardMapUnknown = 
# ==> BoardMapWrongBoard = 
# ==> BoardMapWrongCircuit = 
#
# fpgagui/FPGACommanderGui.java
#
Custom = Frecuencia personalizada
# ==> FpgaGuiAnnotate = 
# ==> FpgaGuiAnnotationDone = 
# ==> FpgaGuiAnnotationMethod = 
# ==> FpgaGuiDownload = 
# ==> FpgaGuiGenOnlyHDL = 
# ==> FpgaGuiIdle = 
# ==> FpgaGuiMainCircuit = 
# ==> FpgaGuiRelabelAll = 
# ==> FpgaGuiRelabelEmpty = 
# ==> FpgaGuiSelectToolpath = 
# ==> FpgaGuiSkipHdl = 
# ==> FpgaGuiSoftwareSelect = 
# ==> FpgaGuiStop = 
# ==> FpgaGuiTargetBoard = 
# ==> FpgaGuiTickFrequency = 
# ==> FpgaGuiTitle = 
# ==> FpgaGuiToolpath = 
# ==> FpgaGuiWorkspace = 
# ==> FpgaGuiWorkspaceError = 
# ==> FpgaGuiWorkspacePath = 
# ==> FpgaGuiWriteFlash = 
# ==> FpgaToolsNotFound = 
#
# fpgamenu/MenuFPGA.java
#
FPGACommander = Sintetizar
FPGAMenu = FPGA
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG = ****** FATAL ******
SEVERE_MSG = ****** SEVERA ******


