TimeQuest Timing Analyzer report for Add_Sub_Mul_Div_Accum_Lab4
Tue Apr 30 16:15:14 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Arena_sub_add'
 12. Slow Model Setup: 'Arena_clk'
 13. Slow Model Hold: 'Arena_clk'
 14. Slow Model Hold: 'Arena_sub_add'
 15. Slow Model Minimum Pulse Width: 'Arena_clk'
 16. Slow Model Minimum Pulse Width: 'Arena_sub_add'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Arena_sub_add'
 27. Fast Model Setup: 'Arena_clk'
 28. Fast Model Hold: 'Arena_clk'
 29. Fast Model Hold: 'Arena_sub_add'
 30. Fast Model Minimum Pulse Width: 'Arena_clk'
 31. Fast Model Minimum Pulse Width: 'Arena_sub_add'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Add_Sub_Mul_Div_Accum_Lab4                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Arena_clk     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_clk }     ;
; Arena_sub_add ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Arena_sub_add } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


+-----------------------------------------+
; Slow Model Setup Summary                ;
+---------------+---------+---------------+
; Clock         ; Slack   ; End Point TNS ;
+---------------+---------+---------------+
; Arena_sub_add ; -17.330 ; -635.882      ;
; Arena_clk     ; -0.840  ; -1.714        ;
+---------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Arena_clk     ; 0.107 ; 0.000         ;
; Arena_sub_add ; 1.270 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -1.380 ; -65.380       ;
; Arena_sub_add ; -1.380 ; -1.380        ;
+---------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_sub_add'                                                                                                              ;
+---------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -17.330 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 17.456     ;
; -17.298 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 17.434     ;
; -17.230 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.067      ; 17.319     ;
; -17.198 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 17.324     ;
; -17.198 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.077      ; 17.297     ;
; -17.098 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.067      ; 17.187     ;
; -16.825 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 16.999     ;
; -16.793 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.141      ; 16.977     ;
; -16.693 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 16.867     ;
; -16.664 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 16.790     ;
; -16.632 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.091      ; 16.768     ;
; -16.532 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 16.658     ;
; -16.371 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 16.497     ;
; -16.298 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 16.439     ;
; -16.271 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.067      ; 16.360     ;
; -16.266 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.141      ; 16.417     ;
; -16.166 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 16.307     ;
; -15.951 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.045     ; 16.079     ;
; -15.904 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.132      ; 16.081     ;
; -15.872 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.142      ; 16.059     ;
; -15.866 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 16.040     ;
; -15.859 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 15.985     ;
; -15.851 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.069      ; 15.942     ;
; -15.792 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.050     ; 15.915     ;
; -15.772 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.132      ; 15.949     ;
; -15.759 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.067      ; 15.848     ;
; -15.705 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 15.831     ;
; -15.692 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.064      ; 15.778     ;
; -15.670 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 15.796     ;
; -15.629 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.045     ; 15.757     ;
; -15.570 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.067      ; 15.659     ;
; -15.529 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.069      ; 15.620     ;
; -15.446 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.133      ; 15.622     ;
; -15.360 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 15.503     ;
; -15.354 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 15.528     ;
; -15.339 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 15.480     ;
; -15.328 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.027     ; 15.481     ;
; -15.287 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.128      ; 15.458     ;
; -15.285 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.083      ; 15.413     ;
; -15.261 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.053     ; 15.381     ;
; -15.248 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.050     ; 15.371     ;
; -15.228 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 15.371     ;
; -15.193 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 15.319     ;
; -15.165 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 15.339     ;
; -15.161 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.061      ; 15.244     ;
; -15.148 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.064      ; 15.234     ;
; -15.126 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.078      ; 15.249     ;
; -15.124 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.133      ; 15.300     ;
; -15.060 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.053     ; 15.180     ;
; -15.004 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.081      ; 15.130     ;
; -14.963 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.083      ; 15.091     ;
; -14.960 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.061      ; 15.043     ;
; -14.945 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.132      ; 15.122     ;
; -14.919 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.133      ; 15.062     ;
; -14.827 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 14.968     ;
; -14.760 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.128      ; 14.898     ;
; -14.756 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.125      ; 14.924     ;
; -14.743 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.128      ; 14.914     ;
; -14.703 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 14.829     ;
; -14.638 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 14.779     ;
; -14.627 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.053     ; 14.747     ;
; -14.612 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.007      ; 14.787     ;
; -14.603 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.067      ; 14.692     ;
; -14.597 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.133      ; 14.740     ;
; -14.595 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.075      ; 14.715     ;
; -14.582 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.078      ; 14.705     ;
; -14.580 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.017      ; 14.765     ;
; -14.555 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.125      ; 14.723     ;
; -14.527 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.061      ; 14.610     ;
; -14.527 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.065      ; 14.150     ;
; -14.525 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.134      ; 14.704     ;
; -14.520 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.053     ; 14.640     ;
; -14.483 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.065      ; 14.106     ;
; -14.480 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.007      ; 14.655     ;
; -14.433 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.132      ; 14.610     ;
; -14.432 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.073      ; 14.063     ;
; -14.420 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.061      ; 14.503     ;
; -14.401 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 14.544     ;
; -14.398 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.085      ; 14.001     ;
; -14.394 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.075      ; 14.514     ;
; -14.366 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.129      ; 14.540     ;
; -14.354 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.085      ; 13.957     ;
; -14.348 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.063      ; 13.969     ;
; -14.303 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.093      ; 13.914     ;
; -14.274 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.060      ; 13.892     ;
; -14.262 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.008      ; 14.402     ;
; -14.244 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.132      ; 14.421     ;
; -14.230 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.018      ; 14.380     ;
; -14.229 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.125      ; 14.364     ;
; -14.219 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.083      ; 13.820     ;
; -14.216 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.128      ; 14.354     ;
; -14.213 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.063      ; 13.834     ;
; -14.203 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.134      ; 14.382     ;
; -14.198 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.131      ; 14.372     ;
; -14.165 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.056     ; 13.781     ;
; -14.145 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; 0.080      ; 13.743     ;
; -14.142 ; inst2[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.047     ; 14.268     ;
; -14.130 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.008      ; 14.270     ;
; -14.122 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; 0.125      ; 14.290     ;
; -14.121 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.056     ; 13.737     ;
+---------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Arena_clk'                                                                                                                                        ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; -0.840 ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.005      ; 0.396      ;
; -0.367 ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.002      ; 0.397      ;
; -0.159 ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; -0.077     ; 0.618      ;
; -0.099 ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.665      ; 3.300      ;
; -0.088 ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.659      ; 3.283      ;
; -0.065 ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.645      ; 3.246      ;
; -0.048 ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.667      ; 3.251      ;
; -0.047 ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.667      ; 3.250      ;
; -0.046 ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.667      ; 3.249      ;
; -0.022 ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.671      ; 3.229      ;
; -0.015 ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.672      ; 3.223      ;
; -0.008 ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.653      ; 3.197      ;
; -0.008 ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.653      ; 3.197      ;
; -0.001 ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.659      ; 3.196      ;
; 0.001  ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.657      ; 3.192      ;
; 0.004  ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.651      ; 3.183      ;
; 0.008  ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.651      ; 3.179      ;
; 0.012  ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.672      ; 3.196      ;
; 0.013  ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.676      ; 3.199      ;
; 0.020  ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.653      ; 3.169      ;
; 0.020  ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.653      ; 3.169      ;
; 0.023  ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.649      ; 3.162      ;
; 0.024  ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.645      ; 3.157      ;
; 0.027  ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.645      ; 3.154      ;
; 0.034  ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.687      ; 3.189      ;
; 0.044  ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.006      ; 0.498      ;
; 0.045  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.008      ; 0.499      ;
; 0.047  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.008      ; 0.497      ;
; 0.053  ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.005      ; 0.488      ;
; 0.054  ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.661      ; 3.143      ;
; 0.054  ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.006      ; 0.488      ;
; 0.055  ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.661      ; 3.142      ;
; 0.060  ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.014      ; 0.490      ;
; 0.061  ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.013      ; 0.488      ;
; 0.063  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.010      ; 0.483      ;
; 0.064  ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.012      ; 0.484      ;
; 0.066  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.030      ; 0.500      ;
; 0.073  ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.662      ; 3.125      ;
; 0.073  ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.662      ; 3.125      ;
; 0.074  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.032      ; 0.494      ;
; 0.076  ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.032      ; 0.492      ;
; 0.078  ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.665      ; 3.123      ;
; 0.078  ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.665      ; 3.123      ;
; 0.079  ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.031      ; 0.488      ;
; 0.079  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.033      ; 0.490      ;
; 0.080  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.028      ; 0.484      ;
; 0.081  ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.030      ; 0.485      ;
; 0.083  ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.036      ; 0.489      ;
; 0.086  ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.034      ; 0.484      ;
; 0.088  ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.663      ; 3.111      ;
; 0.088  ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.045      ; 0.493      ;
; 0.093  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.062      ; 0.505      ;
; 0.096  ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.046      ; 0.486      ;
; 0.097  ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.043      ; 0.482      ;
; 0.097  ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.045      ; 0.484      ;
; 0.099  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.051      ; 0.488      ;
; 0.101  ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.057      ; 0.492      ;
; 0.101  ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.064      ; 0.499      ;
; 0.103  ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.653      ; 3.086      ;
; 0.106  ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.060      ; 0.490      ;
; 0.110  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.052      ; 0.478      ;
; 0.112  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.123     ; 0.801      ;
; 0.115  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.016      ; 0.937      ;
; 0.118  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.070      ; 0.488      ;
; 0.119  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.063      ; 0.480      ;
; 0.137  ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.082      ; 0.481      ;
; 0.141  ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.089     ; 0.806      ;
; 0.144  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.124     ; 0.768      ;
; 0.146  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.123     ; 0.767      ;
; 0.159  ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.665      ; 3.042      ;
; 0.163  ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 2.672      ; 3.045      ;
; 0.197  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; -0.069     ; 0.770      ;
; 0.237  ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.005      ; 0.804      ;
; 0.272  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.031      ; 0.795      ;
; 0.274  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.010      ; 0.772      ;
; 0.275  ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.035      ; 0.796      ;
; 0.278  ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.051      ; 0.809      ;
; 0.278  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.006      ; 0.764      ;
; 0.279  ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.044      ; 0.801      ;
; 0.292  ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.011      ; 0.755      ;
; 0.300  ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.027      ; 0.763      ;
; 0.307  ; Arena_32bitAdder:inst|Arena_Sum_32bit[9]         ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.028      ; 0.757      ;
; 0.308  ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.030      ; 0.758      ;
; 0.309  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.031      ; 0.758      ;
; 0.310  ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.044      ; 0.770      ;
; 0.312  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.033      ; 0.757      ;
; 0.320  ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.043      ; 0.759      ;
; 0.331  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.053      ; 0.758      ;
; 0.331  ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.060      ; 0.765      ;
; 0.338  ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.064      ; 0.762      ;
; 0.401  ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.665      ; 3.300      ;
; 0.412  ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.659      ; 3.283      ;
; 0.422  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.007      ; 0.621      ;
; 0.426  ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.011      ; 0.621      ;
; 0.432  ; Arena_32bitAdder:inst|Arena_Sum_32bit[5]         ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.011      ; 0.615      ;
; 0.434  ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.012      ; 0.614      ;
; 0.435  ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.645      ; 3.246      ;
; 0.452  ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.667      ; 3.251      ;
; 0.453  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.667      ; 3.250      ;
; 0.454  ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 2.667      ; 3.249      ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_clk'                                                                                                                                        ;
+-------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; 0.107 ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.672      ; 3.045      ;
; 0.111 ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.665      ; 3.042      ;
; 0.167 ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.653      ; 3.086      ;
; 0.169 ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.053      ; 0.488      ;
; 0.182 ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.663      ; 3.111      ;
; 0.192 ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.665      ; 3.123      ;
; 0.192 ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.665      ; 3.123      ;
; 0.197 ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.662      ; 3.125      ;
; 0.197 ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.662      ; 3.125      ;
; 0.215 ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.661      ; 3.142      ;
; 0.216 ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.661      ; 3.143      ;
; 0.236 ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.687      ; 3.189      ;
; 0.243 ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.645      ; 3.154      ;
; 0.246 ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.645      ; 3.157      ;
; 0.247 ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.649      ; 3.162      ;
; 0.250 ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.653      ; 3.169      ;
; 0.250 ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.653      ; 3.169      ;
; 0.257 ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.676      ; 3.199      ;
; 0.258 ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.672      ; 3.196      ;
; 0.262 ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.651      ; 3.179      ;
; 0.263 ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.084      ; 0.613      ;
; 0.266 ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.651      ; 3.183      ;
; 0.269 ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.657      ; 3.192      ;
; 0.271 ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.659      ; 3.196      ;
; 0.278 ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.653      ; 3.197      ;
; 0.278 ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.653      ; 3.197      ;
; 0.285 ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.672      ; 3.223      ;
; 0.285 ; Arena_32bitAdder:inst|Arena_Sum_32bit[8]         ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.063      ; 0.614      ;
; 0.292 ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.671      ; 3.229      ;
; 0.304 ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.045      ; 0.615      ;
; 0.316 ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.667      ; 3.249      ;
; 0.317 ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.667      ; 3.250      ;
; 0.318 ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.667      ; 3.251      ;
; 0.335 ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.645      ; 3.246      ;
; 0.336 ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.012      ; 0.614      ;
; 0.338 ; Arena_32bitAdder:inst|Arena_Sum_32bit[5]         ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.011      ; 0.615      ;
; 0.344 ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.011      ; 0.621      ;
; 0.348 ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.007      ; 0.621      ;
; 0.358 ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.659      ; 3.283      ;
; 0.369 ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 2.665      ; 3.300      ;
; 0.395 ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.002      ; 0.397      ;
; 0.432 ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.064      ; 0.762      ;
; 0.439 ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.053      ; 0.758      ;
; 0.439 ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.060      ; 0.765      ;
; 0.450 ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.043      ; 0.759      ;
; 0.458 ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.033      ; 0.757      ;
; 0.460 ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.044      ; 0.770      ;
; 0.461 ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.031      ; 0.758      ;
; 0.462 ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.030      ; 0.758      ;
; 0.463 ; Arena_32bitAdder:inst|Arena_Sum_32bit[9]         ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.028      ; 0.757      ;
; 0.470 ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.027      ; 0.763      ;
; 0.478 ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.011      ; 0.755      ;
; 0.491 ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.044      ; 0.801      ;
; 0.492 ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.006      ; 0.764      ;
; 0.492 ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.051      ; 0.809      ;
; 0.495 ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.035      ; 0.796      ;
; 0.496 ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.010      ; 0.772      ;
; 0.498 ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.031      ; 0.795      ;
; 0.533 ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.005      ; 0.804      ;
; 0.573 ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.069     ; 0.770      ;
; 0.607 ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.672      ; 3.045      ;
; 0.611 ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.665      ; 3.042      ;
; 0.624 ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.123     ; 0.767      ;
; 0.626 ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.124     ; 0.768      ;
; 0.629 ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.089     ; 0.806      ;
; 0.633 ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.082      ; 0.481      ;
; 0.651 ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.063      ; 0.480      ;
; 0.652 ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.070      ; 0.488      ;
; 0.655 ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.016      ; 0.937      ;
; 0.658 ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; -0.123     ; 0.801      ;
; 0.660 ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.052      ; 0.478      ;
; 0.664 ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.060      ; 0.490      ;
; 0.667 ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.653      ; 3.086      ;
; 0.669 ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.064      ; 0.499      ;
; 0.669 ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.057      ; 0.492      ;
; 0.671 ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.051      ; 0.488      ;
; 0.673 ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.045      ; 0.484      ;
; 0.673 ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.043      ; 0.482      ;
; 0.674 ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.046      ; 0.486      ;
; 0.677 ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.062      ; 0.505      ;
; 0.682 ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.045      ; 0.493      ;
; 0.682 ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.663      ; 3.111      ;
; 0.684 ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.034      ; 0.484      ;
; 0.687 ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.036      ; 0.489      ;
; 0.689 ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.030      ; 0.485      ;
; 0.690 ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.028      ; 0.484      ;
; 0.691 ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.033      ; 0.490      ;
; 0.691 ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.031      ; 0.488      ;
; 0.692 ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.665      ; 3.123      ;
; 0.692 ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.665      ; 3.123      ;
; 0.694 ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.032      ; 0.492      ;
; 0.696 ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.032      ; 0.494      ;
; 0.697 ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.662      ; 3.125      ;
; 0.697 ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.662      ; 3.125      ;
; 0.704 ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.030      ; 0.500      ;
; 0.706 ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.012      ; 0.484      ;
; 0.707 ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.010      ; 0.483      ;
; 0.709 ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.013      ; 0.488      ;
; 0.710 ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.014      ; 0.490      ;
; 0.715 ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 2.661      ; 3.142      ;
+-------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Arena_sub_add'                                                                                                             ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 1.270 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.124      ; 1.394      ;
; 1.285 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.123      ; 1.408      ;
; 1.317 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.069      ; 1.386      ;
; 1.321 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.123      ; 1.444      ;
; 1.444 ; inst3[13] ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.060     ; 1.384      ;
; 1.487 ; inst2[19] ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.043     ; 1.444      ;
; 1.532 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.061      ; 1.593      ;
; 1.643 ; inst3[10] ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.027     ; 1.616      ;
; 1.644 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.053     ; 1.591      ;
; 1.682 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.005     ; 1.677      ;
; 1.728 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.006     ; 1.722      ;
; 1.756 ; inst3[8]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[8]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.063     ; 1.693      ;
; 1.756 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.006     ; 1.250      ;
; 1.779 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.075      ; 1.854      ;
; 1.785 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 1.752      ;
; 1.785 ; inst3[19] ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.043     ; 1.742      ;
; 1.787 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.255      ;
; 1.801 ; inst2[26] ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.023     ; 1.778      ;
; 1.851 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.061      ; 1.912      ;
; 1.863 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.125      ; 1.988      ;
; 1.924 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.032     ; 1.392      ;
; 1.925 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 1.915      ;
; 1.937 ; inst3[14] ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.044     ; 1.893      ;
; 1.951 ; inst2[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.002      ; 1.953      ;
; 1.966 ; inst3[17] ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 1.955      ;
; 1.967 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.055      ; 2.022      ;
; 2.016 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.061      ; 2.077      ;
; 2.052 ; inst2[27] ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.115      ; 2.167      ;
; 2.055 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.030     ; 1.525      ;
; 2.056 ; inst2[13] ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.064     ; 1.992      ;
; 2.083 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.030     ; 2.053      ;
; 2.084 ; inst3[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.064     ; 1.520      ;
; 2.086 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.089      ; 2.175      ;
; 2.094 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 2.063      ;
; 2.102 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.059     ; 2.043      ;
; 2.113 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.582      ;
; 2.117 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.007     ; 2.110      ;
; 2.118 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.012     ; 2.106      ;
; 2.119 ; inst3[11] ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.036     ; 1.583      ;
; 2.126 ; inst2[21] ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.030     ; 2.096      ;
; 2.128 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 2.100      ;
; 2.131 ; inst2[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.064     ; 1.567      ;
; 2.149 ; inst3[18] ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.045     ; 2.104      ;
; 2.154 ; inst3[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.046     ; 1.608      ;
; 2.165 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.075      ; 2.240      ;
; 2.223 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.005     ; 1.718      ;
; 2.244 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.057      ; 1.801      ;
; 2.246 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.033     ; 1.713      ;
; 2.250 ; inst3[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.043     ; 1.707      ;
; 2.260 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.125      ; 2.385      ;
; 2.271 ; inst3[15] ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.011     ; 2.260      ;
; 2.304 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.006     ; 2.298      ;
; 2.332 ; inst2[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.004     ; 2.328      ;
; 2.334 ; inst2[11] ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.049     ; 2.285      ;
; 2.339 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.071      ; 1.910      ;
; 2.342 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.039     ; 2.303      ;
; 2.349 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.006     ; 1.843      ;
; 2.373 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.028     ; 1.845      ;
; 2.381 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[9]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.028     ; 2.353      ;
; 2.382 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.057      ; 1.939      ;
; 2.385 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.021     ; 2.364      ;
; 2.402 ; inst2[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.043     ; 1.859      ;
; 2.407 ; inst3[8]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.063     ; 1.844      ;
; 2.408 ; inst3[10] ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.034     ; 1.874      ;
; 2.422 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.125      ; 2.547      ;
; 2.425 ; inst2[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.031     ; 1.894      ;
; 2.433 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.001     ; 2.432      ;
; 2.434 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.051     ; 2.383      ;
; 2.435 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.052     ; 1.883      ;
; 2.444 ; inst2[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; -0.500       ; 0.001      ; 1.945      ;
; 2.445 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[5]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.008     ; 2.437      ;
; 2.450 ; inst2[22] ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 2.414      ;
; 2.471 ; inst2[14] ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.046     ; 2.425      ;
; 2.471 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.013     ; 1.958      ;
; 2.474 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.008     ; 1.966      ;
; 2.481 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.016     ; 2.465      ;
; 2.509 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.073      ; 2.582      ;
; 2.518 ; inst2[13] ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.064     ; 1.954      ;
; 2.526 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.064     ; 1.962      ;
; 2.528 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.053     ; 2.475      ;
; 2.542 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.075      ; 2.617      ;
; 2.548 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.033     ; 2.515      ;
; 2.548 ; inst2[7]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.002     ; 2.046      ;
; 2.571 ; inst3[12] ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.084     ; 2.487      ;
; 2.571 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.073      ; 2.644      ;
; 2.580 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.030     ; 2.550      ;
; 2.601 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.123      ; 2.724      ;
; 2.618 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.008     ; 2.110      ;
; 2.618 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.070     ; 2.048      ;
; 2.632 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.016     ; 2.616      ;
; 2.644 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.002     ; 2.142      ;
; 2.653 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.040     ; 2.113      ;
; 2.655 ; inst2[10] ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.041     ; 2.614      ;
; 2.665 ; inst3[12] ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 2.577      ;
; 2.668 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.096      ; 2.764      ;
; 2.669 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.008     ; 2.161      ;
; 2.679 ; inst2[8]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.042     ; 2.137      ;
; 2.682 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 2.656      ;
; 2.686 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 2.660      ;
; 2.688 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; 0.002      ; 2.690      ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_clk'                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Arena_sub_add'                                                                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; 4.477  ; 4.477  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; 4.477  ; 4.477  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; 3.537  ; 3.537  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; 3.831  ; 3.831  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; 4.208  ; 4.208  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; 4.037  ; 4.037  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; 4.024  ; 4.024  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; 4.429  ; 4.429  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; 3.027  ; 3.027  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; 3.644  ; 3.644  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; 3.595  ; 3.595  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; 3.881  ; 3.881  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; 2.991  ; 2.991  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; 3.825  ; 3.825  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; 4.202  ; 4.202  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; 3.820  ; 3.820  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; 4.089  ; 4.089  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; 3.833  ; 3.833  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; 3.771  ; 3.771  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; 3.511  ; 3.511  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; 3.765  ; 3.765  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; 3.944  ; 3.944  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; 3.696  ; 3.696  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; 3.648  ; 3.648  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; 3.938  ; 3.938  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; 4.054  ; 4.054  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; 3.464  ; 3.464  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; 3.531  ; 3.531  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; 3.457  ; 3.457  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; 3.524  ; 3.524  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; 4.335  ; 4.335  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; 3.003  ; 3.003  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; 3.503  ; 3.503  ; Rise       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.599  ; 0.599  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; 20.925 ; 20.925 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; 18.284 ; 18.284 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; -2.761 ; -2.761 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; -4.247 ; -4.247 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; -3.307 ; -3.307 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; -3.601 ; -3.601 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; -3.978 ; -3.978 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; -3.807 ; -3.807 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; -3.794 ; -3.794 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; -4.199 ; -4.199 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; -2.797 ; -2.797 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; -3.414 ; -3.414 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; -3.365 ; -3.365 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; -3.651 ; -3.651 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; -2.761 ; -2.761 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; -3.595 ; -3.595 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; -3.972 ; -3.972 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; -3.590 ; -3.590 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; -3.859 ; -3.859 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; -3.603 ; -3.603 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; -3.541 ; -3.541 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; -3.281 ; -3.281 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; -3.535 ; -3.535 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; -3.714 ; -3.714 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; -3.466 ; -3.466 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; -3.418 ; -3.418 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; -3.708 ; -3.708 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; -3.824 ; -3.824 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; -3.234 ; -3.234 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; -3.301 ; -3.301 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; -3.227 ; -3.227 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; -3.294 ; -3.294 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; -4.105 ; -4.105 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; -2.773 ; -2.773 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; -3.273 ; -3.273 ; Rise       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; -0.107 ; -0.107 ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; -4.596 ; -4.596 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; -4.494 ; -4.494 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Arena_Q[*]           ; Arena_clk  ; 8.016 ; 8.016 ; Rise       ; Arena_clk       ;
;  Arena_Q[0]          ; Arena_clk  ; 6.872 ; 6.872 ; Rise       ; Arena_clk       ;
;  Arena_Q[1]          ; Arena_clk  ; 7.745 ; 7.745 ; Rise       ; Arena_clk       ;
;  Arena_Q[2]          ; Arena_clk  ; 6.556 ; 6.556 ; Rise       ; Arena_clk       ;
;  Arena_Q[3]          ; Arena_clk  ; 7.358 ; 7.358 ; Rise       ; Arena_clk       ;
;  Arena_Q[4]          ; Arena_clk  ; 7.076 ; 7.076 ; Rise       ; Arena_clk       ;
;  Arena_Q[5]          ; Arena_clk  ; 7.143 ; 7.143 ; Rise       ; Arena_clk       ;
;  Arena_Q[6]          ; Arena_clk  ; 6.854 ; 6.854 ; Rise       ; Arena_clk       ;
;  Arena_Q[7]          ; Arena_clk  ; 7.100 ; 7.100 ; Rise       ; Arena_clk       ;
;  Arena_Q[8]          ; Arena_clk  ; 8.016 ; 8.016 ; Rise       ; Arena_clk       ;
;  Arena_Q[9]          ; Arena_clk  ; 6.823 ; 6.823 ; Rise       ; Arena_clk       ;
;  Arena_Q[10]         ; Arena_clk  ; 6.800 ; 6.800 ; Rise       ; Arena_clk       ;
;  Arena_Q[11]         ; Arena_clk  ; 6.674 ; 6.674 ; Rise       ; Arena_clk       ;
;  Arena_Q[12]         ; Arena_clk  ; 7.292 ; 7.292 ; Rise       ; Arena_clk       ;
;  Arena_Q[13]         ; Arena_clk  ; 6.892 ; 6.892 ; Rise       ; Arena_clk       ;
;  Arena_Q[14]         ; Arena_clk  ; 6.888 ; 6.888 ; Rise       ; Arena_clk       ;
;  Arena_Q[15]         ; Arena_clk  ; 6.679 ; 6.679 ; Rise       ; Arena_clk       ;
;  Arena_Q[16]         ; Arena_clk  ; 7.854 ; 7.854 ; Rise       ; Arena_clk       ;
;  Arena_Q[17]         ; Arena_clk  ; 7.145 ; 7.145 ; Rise       ; Arena_clk       ;
;  Arena_Q[18]         ; Arena_clk  ; 6.063 ; 6.063 ; Rise       ; Arena_clk       ;
;  Arena_Q[19]         ; Arena_clk  ; 6.998 ; 6.998 ; Rise       ; Arena_clk       ;
;  Arena_Q[20]         ; Arena_clk  ; 7.003 ; 7.003 ; Rise       ; Arena_clk       ;
;  Arena_Q[21]         ; Arena_clk  ; 6.975 ; 6.975 ; Rise       ; Arena_clk       ;
;  Arena_Q[22]         ; Arena_clk  ; 6.075 ; 6.075 ; Rise       ; Arena_clk       ;
;  Arena_Q[23]         ; Arena_clk  ; 6.915 ; 6.915 ; Rise       ; Arena_clk       ;
;  Arena_Q[24]         ; Arena_clk  ; 6.244 ; 6.244 ; Rise       ; Arena_clk       ;
;  Arena_Q[25]         ; Arena_clk  ; 6.537 ; 6.537 ; Rise       ; Arena_clk       ;
;  Arena_Q[26]         ; Arena_clk  ; 6.369 ; 6.369 ; Rise       ; Arena_clk       ;
;  Arena_Q[27]         ; Arena_clk  ; 6.246 ; 6.246 ; Rise       ; Arena_clk       ;
;  Arena_Q[28]         ; Arena_clk  ; 6.070 ; 6.070 ; Rise       ; Arena_clk       ;
;  Arena_Q[29]         ; Arena_clk  ; 6.361 ; 6.361 ; Rise       ; Arena_clk       ;
;  Arena_Q[30]         ; Arena_clk  ; 6.102 ; 6.102 ; Rise       ; Arena_clk       ;
;  Arena_Q[31]         ; Arena_clk  ; 6.467 ; 6.467 ; Rise       ; Arena_clk       ;
; Arena_Sum_32bit[*]   ; Arena_clk  ; 7.826 ; 7.826 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[0]  ; Arena_clk  ; 6.694 ; 6.694 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[1]  ; Arena_clk  ; 7.043 ; 7.043 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[2]  ; Arena_clk  ; 6.589 ; 6.589 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[3]  ; Arena_clk  ; 6.743 ; 6.743 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[4]  ; Arena_clk  ; 6.926 ; 6.926 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[5]  ; Arena_clk  ; 6.889 ; 6.889 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[6]  ; Arena_clk  ; 6.764 ; 6.764 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[7]  ; Arena_clk  ; 6.746 ; 6.746 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[8]  ; Arena_clk  ; 6.816 ; 6.816 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[9]  ; Arena_clk  ; 6.367 ; 6.367 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[10] ; Arena_clk  ; 6.082 ; 6.082 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[11] ; Arena_clk  ; 6.338 ; 6.338 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[12] ; Arena_clk  ; 7.279 ; 7.279 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[13] ; Arena_clk  ; 7.495 ; 7.495 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[14] ; Arena_clk  ; 6.610 ; 6.610 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[15] ; Arena_clk  ; 6.093 ; 6.093 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[16] ; Arena_clk  ; 6.590 ; 6.590 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[17] ; Arena_clk  ; 6.816 ; 6.816 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[18] ; Arena_clk  ; 6.579 ; 6.579 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[19] ; Arena_clk  ; 6.579 ; 6.579 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[20] ; Arena_clk  ; 7.099 ; 7.099 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[21] ; Arena_clk  ; 6.995 ; 6.995 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[22] ; Arena_clk  ; 7.520 ; 7.520 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[23] ; Arena_clk  ; 7.099 ; 7.099 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[24] ; Arena_clk  ; 6.888 ; 6.888 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[25] ; Arena_clk  ; 6.906 ; 6.906 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[26] ; Arena_clk  ; 7.826 ; 7.826 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[27] ; Arena_clk  ; 7.192 ; 7.192 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[28] ; Arena_clk  ; 7.503 ; 7.503 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[29] ; Arena_clk  ; 7.399 ; 7.399 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[30] ; Arena_clk  ; 7.209 ; 7.209 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[31] ; Arena_clk  ; 6.540 ; 6.540 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit     ; Arena_clk  ; 6.778 ; 6.778 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit     ; Arena_clk  ; 6.607 ; 6.607 ; Fall       ; Arena_clk       ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Arena_Q[*]           ; Arena_clk  ; 6.063 ; 6.063 ; Rise       ; Arena_clk       ;
;  Arena_Q[0]          ; Arena_clk  ; 6.872 ; 6.872 ; Rise       ; Arena_clk       ;
;  Arena_Q[1]          ; Arena_clk  ; 7.745 ; 7.745 ; Rise       ; Arena_clk       ;
;  Arena_Q[2]          ; Arena_clk  ; 6.556 ; 6.556 ; Rise       ; Arena_clk       ;
;  Arena_Q[3]          ; Arena_clk  ; 7.358 ; 7.358 ; Rise       ; Arena_clk       ;
;  Arena_Q[4]          ; Arena_clk  ; 7.076 ; 7.076 ; Rise       ; Arena_clk       ;
;  Arena_Q[5]          ; Arena_clk  ; 7.143 ; 7.143 ; Rise       ; Arena_clk       ;
;  Arena_Q[6]          ; Arena_clk  ; 6.854 ; 6.854 ; Rise       ; Arena_clk       ;
;  Arena_Q[7]          ; Arena_clk  ; 7.100 ; 7.100 ; Rise       ; Arena_clk       ;
;  Arena_Q[8]          ; Arena_clk  ; 8.016 ; 8.016 ; Rise       ; Arena_clk       ;
;  Arena_Q[9]          ; Arena_clk  ; 6.823 ; 6.823 ; Rise       ; Arena_clk       ;
;  Arena_Q[10]         ; Arena_clk  ; 6.800 ; 6.800 ; Rise       ; Arena_clk       ;
;  Arena_Q[11]         ; Arena_clk  ; 6.674 ; 6.674 ; Rise       ; Arena_clk       ;
;  Arena_Q[12]         ; Arena_clk  ; 7.292 ; 7.292 ; Rise       ; Arena_clk       ;
;  Arena_Q[13]         ; Arena_clk  ; 6.892 ; 6.892 ; Rise       ; Arena_clk       ;
;  Arena_Q[14]         ; Arena_clk  ; 6.888 ; 6.888 ; Rise       ; Arena_clk       ;
;  Arena_Q[15]         ; Arena_clk  ; 6.679 ; 6.679 ; Rise       ; Arena_clk       ;
;  Arena_Q[16]         ; Arena_clk  ; 7.854 ; 7.854 ; Rise       ; Arena_clk       ;
;  Arena_Q[17]         ; Arena_clk  ; 7.145 ; 7.145 ; Rise       ; Arena_clk       ;
;  Arena_Q[18]         ; Arena_clk  ; 6.063 ; 6.063 ; Rise       ; Arena_clk       ;
;  Arena_Q[19]         ; Arena_clk  ; 6.998 ; 6.998 ; Rise       ; Arena_clk       ;
;  Arena_Q[20]         ; Arena_clk  ; 7.003 ; 7.003 ; Rise       ; Arena_clk       ;
;  Arena_Q[21]         ; Arena_clk  ; 6.975 ; 6.975 ; Rise       ; Arena_clk       ;
;  Arena_Q[22]         ; Arena_clk  ; 6.075 ; 6.075 ; Rise       ; Arena_clk       ;
;  Arena_Q[23]         ; Arena_clk  ; 6.915 ; 6.915 ; Rise       ; Arena_clk       ;
;  Arena_Q[24]         ; Arena_clk  ; 6.244 ; 6.244 ; Rise       ; Arena_clk       ;
;  Arena_Q[25]         ; Arena_clk  ; 6.537 ; 6.537 ; Rise       ; Arena_clk       ;
;  Arena_Q[26]         ; Arena_clk  ; 6.369 ; 6.369 ; Rise       ; Arena_clk       ;
;  Arena_Q[27]         ; Arena_clk  ; 6.246 ; 6.246 ; Rise       ; Arena_clk       ;
;  Arena_Q[28]         ; Arena_clk  ; 6.070 ; 6.070 ; Rise       ; Arena_clk       ;
;  Arena_Q[29]         ; Arena_clk  ; 6.361 ; 6.361 ; Rise       ; Arena_clk       ;
;  Arena_Q[30]         ; Arena_clk  ; 6.102 ; 6.102 ; Rise       ; Arena_clk       ;
;  Arena_Q[31]         ; Arena_clk  ; 6.467 ; 6.467 ; Rise       ; Arena_clk       ;
; Arena_Sum_32bit[*]   ; Arena_clk  ; 6.082 ; 6.082 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[0]  ; Arena_clk  ; 6.694 ; 6.694 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[1]  ; Arena_clk  ; 7.043 ; 7.043 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[2]  ; Arena_clk  ; 6.589 ; 6.589 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[3]  ; Arena_clk  ; 6.743 ; 6.743 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[4]  ; Arena_clk  ; 6.926 ; 6.926 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[5]  ; Arena_clk  ; 6.889 ; 6.889 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[6]  ; Arena_clk  ; 6.764 ; 6.764 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[7]  ; Arena_clk  ; 6.746 ; 6.746 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[8]  ; Arena_clk  ; 6.816 ; 6.816 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[9]  ; Arena_clk  ; 6.367 ; 6.367 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[10] ; Arena_clk  ; 6.082 ; 6.082 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[11] ; Arena_clk  ; 6.338 ; 6.338 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[12] ; Arena_clk  ; 7.279 ; 7.279 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[13] ; Arena_clk  ; 7.495 ; 7.495 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[14] ; Arena_clk  ; 6.610 ; 6.610 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[15] ; Arena_clk  ; 6.093 ; 6.093 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[16] ; Arena_clk  ; 6.590 ; 6.590 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[17] ; Arena_clk  ; 6.816 ; 6.816 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[18] ; Arena_clk  ; 6.579 ; 6.579 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[19] ; Arena_clk  ; 6.579 ; 6.579 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[20] ; Arena_clk  ; 7.099 ; 7.099 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[21] ; Arena_clk  ; 6.995 ; 6.995 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[22] ; Arena_clk  ; 7.520 ; 7.520 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[23] ; Arena_clk  ; 7.099 ; 7.099 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[24] ; Arena_clk  ; 6.888 ; 6.888 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[25] ; Arena_clk  ; 6.906 ; 6.906 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[26] ; Arena_clk  ; 7.826 ; 7.826 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[27] ; Arena_clk  ; 7.192 ; 7.192 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[28] ; Arena_clk  ; 7.503 ; 7.503 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[29] ; Arena_clk  ; 7.399 ; 7.399 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[30] ; Arena_clk  ; 7.209 ; 7.209 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[31] ; Arena_clk  ; 6.540 ; 6.540 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit     ; Arena_clk  ; 6.778 ; 6.778 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit     ; Arena_clk  ; 6.607 ; 6.607 ; Fall       ; Arena_clk       ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_sub_add ; -6.840 ; -248.573      ;
; Arena_clk     ; -0.049 ; -0.049        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -0.242 ; -5.681        ;
; Arena_sub_add ; 0.665  ; 0.000         ;
+---------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Arena_clk     ; -1.380 ; -65.380       ;
; Arena_sub_add ; -1.380 ; -1.380        ;
+---------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_sub_add'                                                                                                             ;
+--------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; -6.840 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 7.393      ;
; -6.835 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.085     ; 7.400      ;
; -6.787 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 7.340      ;
; -6.783 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 7.325      ;
; -6.778 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.046     ; 7.332      ;
; -6.730 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 7.272      ;
; -6.621 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 7.205      ;
; -6.616 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.009     ; 7.212      ;
; -6.568 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 7.152      ;
; -6.543 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 7.099      ;
; -6.538 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.037     ; 7.106      ;
; -6.490 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 7.046      ;
; -6.467 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 7.020      ;
; -6.410 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 6.952      ;
; -6.393 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.020     ; 6.966      ;
; -6.388 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.008     ; 6.973      ;
; -6.340 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.020     ; 6.913      ;
; -6.271 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.092     ; 6.829      ;
; -6.248 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 6.832      ;
; -6.237 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.019     ; 6.824      ;
; -6.232 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.007     ; 6.831      ;
; -6.230 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 6.783      ;
; -6.214 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.053     ; 6.761      ;
; -6.204 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 6.757      ;
; -6.184 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.019     ; 6.771      ;
; -6.173 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 6.715      ;
; -6.170 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 6.726      ;
; -6.160 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 6.713      ;
; -6.147 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 6.689      ;
; -6.140 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.092     ; 6.698      ;
; -6.103 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 6.645      ;
; -6.083 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.053     ; 6.630      ;
; -6.052 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.016     ; 6.641      ;
; -6.031 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.098     ; 6.587      ;
; -6.026 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.086     ; 6.594      ;
; -6.020 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.020     ; 6.593      ;
; -6.011 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 6.595      ;
; -5.989 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.102     ; 6.537      ;
; -5.985 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 6.569      ;
; -5.978 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.098     ; 6.534      ;
; -5.974 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.044     ; 6.535      ;
; -5.969 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 6.522      ;
; -5.955 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.055     ; 6.011      ;
; -5.941 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 6.525      ;
; -5.933 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 6.489      ;
; -5.932 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.063     ; 6.469      ;
; -5.926 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.055     ; 5.982      ;
; -5.921 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.016     ; 6.510      ;
; -5.919 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.048     ; 5.982      ;
; -5.912 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 6.454      ;
; -5.907 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 6.463      ;
; -5.904 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.102     ; 6.452      ;
; -5.871 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.041     ; 5.925      ;
; -5.864 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.019     ; 6.451      ;
; -5.863 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 6.419      ;
; -5.858 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.060     ; 5.909      ;
; -5.852 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.060     ; 5.903      ;
; -5.847 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.063     ; 6.384      ;
; -5.843 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.044     ; 6.404      ;
; -5.842 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.041     ; 5.896      ;
; -5.835 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.034     ; 5.896      ;
; -5.824 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.015     ; 6.402      ;
; -5.801 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.060     ; 5.852      ;
; -5.787 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.098     ; 5.844      ;
; -5.783 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.020     ; 6.356      ;
; -5.774 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 5.823      ;
; -5.770 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.026     ; 6.349      ;
; -5.768 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 5.817      ;
; -5.767 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.065     ; 5.813      ;
; -5.759 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.097     ; 6.312      ;
; -5.758 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.098     ; 5.815      ;
; -5.757 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.020     ; 6.330      ;
; -5.751 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.091     ; 5.815      ;
; -5.750 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.021     ; 6.334      ;
; -5.734 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.102     ; 6.282      ;
; -5.730 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.079     ; 5.792      ;
; -5.717 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.046     ; 5.766      ;
; -5.713 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.020     ; 6.286      ;
; -5.702 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.058     ; 6.244      ;
; -5.701 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.079     ; 5.763      ;
; -5.697 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.060     ; 5.748      ;
; -5.694 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.072     ; 5.763      ;
; -5.693 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.015     ; 6.271      ;
; -5.692 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.054     ; 6.243      ;
; -5.690 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.103     ; 5.742      ;
; -5.688 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.066     ; 6.269      ;
; -5.688 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.060     ; 5.739      ;
; -5.685 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.026     ; 6.264      ;
; -5.684 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.103     ; 5.736      ;
; -5.683 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.054     ; 6.276      ;
; -5.683 ; inst3[5]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.051     ; 5.727      ;
; -5.682 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.102     ; 6.230      ;
; -5.677 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.063     ; 6.214      ;
; -5.672 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.049     ; 6.228      ;
; -5.668 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.014     ; 6.260      ;
; -5.658 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.098     ; 6.214      ;
; -5.642 ; inst2[5]  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.065     ; 5.688      ;
; -5.635 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 1.000        ; -0.066     ; 6.216      ;
; -5.633 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.084     ; 5.690      ;
; -5.633 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; Arena_clk    ; Arena_sub_add ; 0.500        ; -0.103     ; 5.685      ;
+--------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Arena_clk'                                                                                                                                        ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; -0.049 ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_D_FlipFlop:inst5|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.006      ; 0.164      ;
; 0.319  ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.049      ; 0.262      ;
; 0.389  ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.075      ; 0.218      ;
; 0.389  ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.075      ; 0.218      ;
; 0.391  ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.075      ; 0.216      ;
; 0.392  ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.073      ; 0.213      ;
; 0.398  ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.076      ; 0.210      ;
; 0.398  ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.079      ; 0.213      ;
; 0.398  ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.078      ; 0.212      ;
; 0.398  ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.075      ; 0.209      ;
; 0.399  ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.221      ;
; 0.400  ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.077      ; 0.209      ;
; 0.405  ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.089      ; 0.216      ;
; 0.408  ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.089      ; 0.213      ;
; 0.409  ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.211      ;
; 0.409  ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.087      ; 0.210      ;
; 0.411  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.090      ; 0.211      ;
; 0.412  ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.092      ; 0.212      ;
; 0.413  ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.088      ; 0.207      ;
; 0.414  ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.097      ; 0.215      ;
; 0.416  ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.107      ; 0.223      ;
; 0.416  ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.091      ; 0.207      ;
; 0.419  ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.098      ; 0.211      ;
; 0.420  ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.100      ; 0.212      ;
; 0.420  ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.108      ; 0.220      ;
; 0.421  ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.097      ; 0.208      ;
; 0.421  ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.096      ; 0.207      ;
; 0.421  ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.104      ; 0.215      ;
; 0.425  ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.106      ; 0.213      ;
; 0.429  ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.101      ; 0.204      ;
; 0.432  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.111      ; 0.211      ;
; 0.433  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.108      ; 0.207      ;
; 0.440  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.003      ; 0.165      ;
; 0.445  ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 0.118      ; 0.205      ;
; 0.518  ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.628      ; 1.642      ;
; 0.521  ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.628      ; 1.639      ;
; 0.523  ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.627      ; 1.636      ;
; 0.525  ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.625      ; 1.632      ;
; 0.526  ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.634      ; 1.640      ;
; 0.528  ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.632      ; 1.636      ;
; 0.528  ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.637      ; 1.641      ;
; 0.530  ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.627      ; 1.629      ;
; 0.535  ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.623      ; 1.620      ;
; 0.544  ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.642      ; 1.630      ;
; 0.544  ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.623      ; 1.611      ;
; 0.545  ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.631      ; 1.618      ;
; 0.546  ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.631      ; 1.617      ;
; 0.546  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.642      ; 1.628      ;
; 0.546  ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.642      ; 1.628      ;
; 0.547  ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.646      ; 1.631      ;
; 0.547  ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.623      ; 1.608      ;
; 0.554  ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.640      ; 1.618      ;
; 0.556  ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.635      ; 1.611      ;
; 0.556  ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.654      ; 1.630      ;
; 0.558  ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.635      ; 1.609      ;
; 0.568  ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.637      ; 1.601      ;
; 0.569  ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.637      ; 1.600      ;
; 0.569  ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.645      ; 1.608      ;
; 0.574  ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.646      ; 1.604      ;
; 0.587  ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.631      ; 1.576      ;
; 0.595  ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.638      ; 1.575      ;
; 0.599  ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.642      ; 1.575      ;
; 0.599  ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.642      ; 1.575      ;
; 0.617  ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.653      ; 1.568      ;
; 0.619  ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.642      ; 1.555      ;
; 0.622  ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.500        ; 1.646      ; 1.556      ;
; 0.703  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.078      ; 0.407      ;
; 0.713  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.025      ; 0.344      ;
; 0.723  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.024      ; 0.333      ;
; 0.727  ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.042      ; 0.347      ;
; 0.727  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.026      ; 0.331      ;
; 0.755  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.057      ; 0.334      ;
; 0.761  ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.074      ; 0.345      ;
; 0.772  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.075      ; 0.335      ;
; 0.774  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.076      ; 0.334      ;
; 0.779  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.088      ; 0.341      ;
; 0.782  ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.091      ; 0.341      ;
; 0.783  ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.100      ; 0.349      ;
; 0.784  ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.096      ; 0.344      ;
; 0.784  ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.075      ; 0.323      ;
; 0.789  ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.087      ; 0.330      ;
; 0.792  ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.088      ; 0.328      ;
; 0.792  ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.096      ; 0.336      ;
; 0.793  ; Arena_32bitAdder:inst|Arena_Sum_32bit[9]         ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.088      ; 0.327      ;
; 0.795  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.090      ; 0.327      ;
; 0.795  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.089      ; 0.326      ;
; 0.800  ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.096      ; 0.328      ;
; 0.806  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.102      ; 0.328      ;
; 0.808  ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.106      ; 0.330      ;
; 0.810  ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.108      ; 0.330      ;
; 0.841  ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.076      ; 0.267      ;
; 0.842  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.074      ; 0.264      ;
; 0.850  ; Arena_32bitAdder:inst|Arena_Sum_32bit[5]         ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.078      ; 0.260      ;
; 0.850  ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.077      ; 0.259      ;
; 0.867  ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.097      ; 0.262      ;
; 0.880  ; Arena_32bitAdder:inst|Arena_Sum_32bit[8]         ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.108      ; 0.260      ;
; 0.893  ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.120      ; 0.259      ;
; 0.921  ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 0.100      ; 0.211      ;
; 1.018  ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 1.628      ; 1.642      ;
; 1.021  ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 1.000        ; 1.628      ; 1.639      ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_clk'                                                                                                                                         ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                           ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+
; -0.242 ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.646      ; 1.556      ;
; -0.239 ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.642      ; 1.555      ;
; -0.237 ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.653      ; 1.568      ;
; -0.219 ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.642      ; 1.575      ;
; -0.219 ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.642      ; 1.575      ;
; -0.215 ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.638      ; 1.575      ;
; -0.207 ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.631      ; 1.576      ;
; -0.194 ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.646      ; 1.604      ;
; -0.189 ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.637      ; 1.600      ;
; -0.189 ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.645      ; 1.608      ;
; -0.188 ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.637      ; 1.601      ;
; -0.178 ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.635      ; 1.609      ;
; -0.176 ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.654      ; 1.630      ;
; -0.176 ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.635      ; 1.611      ;
; -0.174 ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.640      ; 1.618      ;
; -0.167 ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.623      ; 1.608      ;
; -0.167 ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.646      ; 1.631      ;
; -0.166 ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.631      ; 1.617      ;
; -0.166 ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.642      ; 1.628      ;
; -0.166 ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.642      ; 1.628      ;
; -0.165 ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.631      ; 1.618      ;
; -0.164 ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.623      ; 1.611      ;
; -0.164 ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.642      ; 1.630      ;
; -0.155 ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.623      ; 1.620      ;
; -0.150 ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.627      ; 1.629      ;
; -0.148 ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.637      ; 1.641      ;
; -0.148 ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.632      ; 1.636      ;
; -0.146 ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.634      ; 1.640      ;
; -0.145 ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.625      ; 1.632      ;
; -0.143 ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.627      ; 1.636      ;
; -0.141 ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.628      ; 1.639      ;
; -0.138 ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 1.628      ; 1.642      ;
; -0.041 ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.100      ; 0.211      ;
; -0.013 ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.120      ; 0.259      ;
; 0.000  ; Arena_32bitAdder:inst|Arena_Sum_32bit[8]         ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.108      ; 0.260      ;
; 0.013  ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.097      ; 0.262      ;
; 0.030  ; Arena_32bitAdder:inst|Arena_Sum_32bit[5]         ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.078      ; 0.260      ;
; 0.030  ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.077      ; 0.259      ;
; 0.038  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.074      ; 0.264      ;
; 0.039  ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.076      ; 0.267      ;
; 0.070  ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.108      ; 0.330      ;
; 0.072  ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.106      ; 0.330      ;
; 0.074  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.102      ; 0.328      ;
; 0.080  ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.096      ; 0.328      ;
; 0.085  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.090      ; 0.327      ;
; 0.085  ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.089      ; 0.326      ;
; 0.087  ; Arena_32bitAdder:inst|Arena_Sum_32bit[9]         ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.088      ; 0.327      ;
; 0.088  ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.096      ; 0.336      ;
; 0.088  ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.088      ; 0.328      ;
; 0.091  ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.087      ; 0.330      ;
; 0.096  ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.075      ; 0.323      ;
; 0.096  ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.096      ; 0.344      ;
; 0.097  ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.100      ; 0.349      ;
; 0.098  ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.091      ; 0.341      ;
; 0.101  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.088      ; 0.341      ;
; 0.106  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.076      ; 0.334      ;
; 0.108  ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.075      ; 0.335      ;
; 0.119  ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.074      ; 0.345      ;
; 0.125  ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.057      ; 0.334      ;
; 0.153  ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.042      ; 0.347      ;
; 0.153  ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.026      ; 0.331      ;
; 0.157  ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.024      ; 0.333      ;
; 0.162  ; Arena_32bitAdder:inst|Arena_Bout_32bit           ; Arena_D_FlipFlop:inst6|Arena_data ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.003      ; 0.165      ;
; 0.167  ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.025      ; 0.344      ;
; 0.177  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; 0.000        ; 0.078      ; 0.407      ;
; 0.258  ; Arena_sub_add                                    ; inst3[24]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.646      ; 1.556      ;
; 0.261  ; Arena_sub_add                                    ; inst3[7]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.642      ; 1.555      ;
; 0.263  ; Arena_sub_add                                    ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.653      ; 1.568      ;
; 0.281  ; Arena_sub_add                                    ; inst3[5]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.642      ; 1.575      ;
; 0.281  ; Arena_sub_add                                    ; inst3[6]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.642      ; 1.575      ;
; 0.285  ; Arena_sub_add                                    ; inst3[20]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.638      ; 1.575      ;
; 0.293  ; Arena_sub_add                                    ; inst3[17]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.631      ; 1.576      ;
; 0.306  ; Arena_sub_add                                    ; inst3[23]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.646      ; 1.604      ;
; 0.311  ; Arena_sub_add                                    ; inst3[4]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.637      ; 1.600      ;
; 0.311  ; Arena_sub_add                                    ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.645      ; 1.608      ;
; 0.312  ; Arena_sub_add                                    ; inst3[3]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.637      ; 1.601      ;
; 0.322  ; Arena_sub_add                                    ; inst3[14]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.635      ; 1.609      ;
; 0.324  ; Arena_sub_add                                    ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.654      ; 1.630      ;
; 0.324  ; Arena_sub_add                                    ; inst3[22]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.635      ; 1.611      ;
; 0.326  ; Arena_sub_add                                    ; inst3[31]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.640      ; 1.618      ;
; 0.333  ; Arena_sub_add                                    ; inst3[9]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.623      ; 1.608      ;
; 0.333  ; Arena_sub_add                                    ; inst3[25]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.646      ; 1.631      ;
; 0.334  ; Arena_sub_add                                    ; inst3[16]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.631      ; 1.617      ;
; 0.334  ; Arena_sub_add                                    ; inst3[28]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.642      ; 1.628      ;
; 0.334  ; Arena_sub_add                                    ; inst3[29]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.642      ; 1.628      ;
; 0.335  ; Arena_sub_add                                    ; inst3[15]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.631      ; 1.618      ;
; 0.336  ; Arena_sub_add                                    ; inst3[10]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.623      ; 1.611      ;
; 0.336  ; Arena_sub_add                                    ; inst3[27]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.642      ; 1.630      ;
; 0.345  ; Arena_sub_add                                    ; inst3[11]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.623      ; 1.620      ;
; 0.350  ; Arena_sub_add                                    ; inst3[19]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.627      ; 1.629      ;
; 0.352  ; Arena_sub_add                                    ; inst3[0]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.637      ; 1.641      ;
; 0.352  ; Arena_sub_add                                    ; inst3[2]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.632      ; 1.636      ;
; 0.354  ; Arena_sub_add                                    ; inst3[13]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.634      ; 1.640      ;
; 0.355  ; Arena_sub_add                                    ; inst3[1]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.625      ; 1.632      ;
; 0.357  ; Arena_sub_add                                    ; inst3[18]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.627      ; 1.636      ;
; 0.359  ; Arena_sub_add                                    ; inst3[26]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.628      ; 1.639      ;
; 0.362  ; Arena_sub_add                                    ; inst3[21]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 1.628      ; 1.642      ;
; 0.435  ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ; inst3[12]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.118      ; 0.205      ;
; 0.447  ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ; inst3[8]                          ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.108      ; 0.207      ;
; 0.448  ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ; inst3[30]                         ; Arena_sub_add ; Arena_clk   ; -0.500       ; 0.111      ; 0.211      ;
+--------+--------------------------------------------------+-----------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Arena_sub_add'                                                                                                             ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+
; 0.665 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.024     ; 0.641      ;
; 0.678 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 0.653      ;
; 0.689 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 0.663      ;
; 0.698 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.057     ; 0.641      ;
; 0.731 ; inst3[13] ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.106     ; 0.625      ;
; 0.759 ; inst2[19] ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.096     ; 0.663      ;
; 0.788 ; inst2[31] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.063     ; 0.725      ;
; 0.823 ; inst3[10] ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.087     ; 0.736      ;
; 0.833 ; inst3[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.102     ; 0.731      ;
; 0.843 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 0.769      ;
; 0.860 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 0.785      ;
; 0.873 ; inst3[8]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[8]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.108     ; 0.765      ;
; 0.880 ; inst2[26] ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.084     ; 0.796      ;
; 0.882 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 0.792      ;
; 0.885 ; inst3[19] ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.096     ; 0.789      ;
; 0.900 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.054     ; 0.846      ;
; 0.931 ; inst3[31] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.061     ; 0.870      ;
; 0.936 ; inst3[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.076     ; 0.860      ;
; 0.948 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 0.922      ;
; 0.954 ; inst3[17] ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 0.879      ;
; 0.959 ; inst2[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.070     ; 0.889      ;
; 0.962 ; inst3[14] ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.096     ; 0.866      ;
; 0.977 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.066     ; 0.911      ;
; 1.001 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.063     ; 0.938      ;
; 1.009 ; inst2[13] ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.110     ; 0.899      ;
; 1.021 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.933      ;
; 1.022 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.042     ; 0.980      ;
; 1.023 ; inst3[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.105     ; 0.918      ;
; 1.023 ; inst3[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 0.949      ;
; 1.024 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.936      ;
; 1.034 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.077     ; 0.957      ;
; 1.036 ; inst2[21] ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.948      ;
; 1.045 ; inst3[18] ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.097     ; 0.948      ;
; 1.050 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 0.962      ;
; 1.066 ; inst2[27] ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.035     ; 1.031      ;
; 1.068 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.054     ; 1.014      ;
; 1.098 ; inst3[15] ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.076     ; 1.022      ;
; 1.109 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.084      ;
; 1.111 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 1.036      ;
; 1.121 ; inst2[7]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[7]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.071     ; 1.050      ;
; 1.131 ; inst2[18] ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.093     ; 1.038      ;
; 1.142 ; inst2[11] ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.105     ; 1.037      ;
; 1.149 ; inst2[17] ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.082     ; 1.067      ;
; 1.155 ; inst3[24] ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.075     ; 0.580      ;
; 1.156 ; inst3[9]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[9]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.088     ; 1.068      ;
; 1.171 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.089     ; 0.582      ;
; 1.172 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[5]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.073     ; 1.099      ;
; 1.177 ; inst2[6]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[6]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.069     ; 1.108      ;
; 1.181 ; inst2[14] ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.099     ; 1.082      ;
; 1.185 ; inst2[22] ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.093      ;
; 1.187 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.078     ; 1.109      ;
; 1.195 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.169      ;
; 1.208 ; inst3[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.100     ; 1.108      ;
; 1.213 ; inst3[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.123      ;
; 1.217 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.054     ; 1.163      ;
; 1.223 ; inst3[29] ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.089     ; 0.634      ;
; 1.235 ; inst2[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.054     ; 1.181      ;
; 1.240 ; inst2[3]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.150      ;
; 1.246 ; inst2[30] ; Arena_32bitAdder:inst|Arena_Sum_32bit[31]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.102     ; 1.144      ;
; 1.249 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[29]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.026     ; 1.223      ;
; 1.251 ; inst3[28] ; Arena_32bitAdder:inst|Arena_Sum_32bit[30]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.054     ; 1.197      ;
; 1.256 ; inst3[12] ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.120     ; 1.136      ;
; 1.258 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[2]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.078     ; 1.180      ;
; 1.266 ; inst2[24] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.071     ; 1.195      ;
; 1.277 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.068     ; 1.209      ;
; 1.278 ; inst2[10] ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.101     ; 1.177      ;
; 1.279 ; inst3[16] ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 1.204      ;
; 1.279 ; inst3[13] ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.095     ; 1.184      ;
; 1.282 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[24]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.074     ; 1.208      ;
; 1.287 ; inst3[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.083     ; 1.204      ;
; 1.287 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.087     ; 0.700      ;
; 1.291 ; inst2[2]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[3]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.083     ; 1.208      ;
; 1.300 ; inst3[27] ; Arena_32bitAdder:inst|Arena_Sum_32bit[28]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.025     ; 1.275      ;
; 1.300 ; inst2[4]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[4]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.090     ; 1.210      ;
; 1.301 ; inst3[12] ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.126     ; 1.175      ;
; 1.302 ; inst3[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.108     ; 0.694      ;
; 1.303 ; inst2[29] ; Arena_32bitAdder:inst|Arena_Cout_32bit           ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.063     ; 1.240      ;
; 1.307 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.036     ; 1.271      ;
; 1.317 ; inst3[22] ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.031     ; 1.286      ;
; 1.321 ; inst2[1]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.114     ; 1.207      ;
; 1.322 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.088     ; 0.734      ;
; 1.322 ; inst2[20] ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.108     ; 0.714      ;
; 1.324 ; inst3[11] ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.092     ; 0.732      ;
; 1.338 ; inst3[18] ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.098     ; 0.740      ;
; 1.347 ; inst3[26] ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.258      ;
; 1.360 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.073     ; 0.787      ;
; 1.366 ; inst2[26] ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.005     ; 1.361      ;
; 1.371 ; inst2[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.069     ; 1.302      ;
; 1.372 ; inst2[25] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.082     ; 1.290      ;
; 1.373 ; inst3[14] ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.080     ; 1.293      ;
; 1.374 ; inst3[4]  ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.090     ; 0.784      ;
; 1.376 ; inst3[23] ; Arena_32bitAdder:inst|Arena_Sum_32bit[25]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.075     ; 1.301      ;
; 1.376 ; inst3[19] ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ; Arena_clk    ; Arena_sub_add ; -0.500       ; -0.096     ; 0.780      ;
; 1.378 ; inst2[0]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.114     ; 1.264      ;
; 1.378 ; inst3[25] ; Arena_32bitAdder:inst|Arena_Sum_32bit[26]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.107     ; 1.271      ;
; 1.378 ; inst2[21] ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.289      ;
; 1.382 ; inst3[21] ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.089     ; 1.293      ;
; 1.384 ; inst2[8]  ; Arena_32bitAdder:inst|Arena_Sum_32bit[8]         ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.092     ; 1.292      ;
; 1.389 ; inst3[15] ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.077     ; 1.312      ;
; 1.389 ; inst3[26] ; Arena_32bitAdder:inst|Arena_Sum_32bit[27]        ; Arena_clk    ; Arena_sub_add ; 0.000        ; -0.010     ; 1.379      ;
+-------+-----------+--------------------------------------------------+--------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_clk'                                                    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target    ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_clk ; Rise       ; Arena_clk ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst2[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Arena_clk ; Rise       ; inst3[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Arena_clk ; Rise       ; inst3[25] ;
+--------+--------------+----------------+------------------+-----------+------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Arena_sub_add'                                                                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Arena_sub_add ; Rise       ; Arena_sub_add                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Bout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Cout_32bit           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Fall       ; Arena_32bitAdder:inst|Arena_Difference_32bit[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[10]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[11]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[12]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[13]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[14]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[15]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[16]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[17]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[18]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[19]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[1]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[20]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[21]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[22]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Arena_sub_add ; Rise       ; Arena_32bitAdder:inst|Arena_Sum_32bit[23]        ;
+--------+--------------+----------------+------------------+---------------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; 2.472  ; 2.472  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; 2.472  ; 2.472  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; 1.991  ; 1.991  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; 2.084  ; 2.084  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; 2.321  ; 2.321  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; 2.224  ; 2.224  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; 2.199  ; 2.199  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; 2.427  ; 2.427  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; 1.719  ; 1.719  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; 2.016  ; 2.016  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; 1.970  ; 1.970  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; 2.128  ; 2.128  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; 1.712  ; 1.712  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; 2.112  ; 2.112  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; 2.229  ; 2.229  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; 2.102  ; 2.102  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; 2.252  ; 2.252  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; 2.112  ; 2.112  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; 2.069  ; 2.069  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; 1.935  ; 1.935  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; 2.061  ; 2.061  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; 2.156  ; 2.156  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; 2.015  ; 2.015  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; 2.029  ; 2.029  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; 2.130  ; 2.130  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; 2.213  ; 2.213  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; 1.897  ; 1.897  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; 1.959  ; 1.959  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; 1.888  ; 1.888  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; 1.981  ; 1.981  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; 2.361  ; 2.361  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; 1.698  ; 1.698  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; 1.957  ; 1.957  ; Rise       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; -0.018 ; -0.018 ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; 9.342  ; 9.342  ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; 8.230  ; 8.230  ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; -1.578 ; -1.578 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; -2.352 ; -2.352 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; -1.871 ; -1.871 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; -1.964 ; -1.964 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; -2.201 ; -2.201 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; -2.104 ; -2.104 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; -2.079 ; -2.079 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; -2.307 ; -2.307 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; -1.599 ; -1.599 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; -1.896 ; -1.896 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; -1.850 ; -1.850 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; -2.008 ; -2.008 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; -1.592 ; -1.592 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; -1.992 ; -1.992 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; -2.109 ; -2.109 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; -1.982 ; -1.982 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; -2.132 ; -2.132 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; -1.992 ; -1.992 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; -1.949 ; -1.949 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; -1.815 ; -1.815 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; -1.941 ; -1.941 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; -2.036 ; -2.036 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; -1.895 ; -1.895 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; -1.909 ; -1.909 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; -2.010 ; -2.010 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; -2.093 ; -2.093 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; -1.777 ; -1.777 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; -1.839 ; -1.839 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; -1.768 ; -1.768 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; -1.861 ; -1.861 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; -2.241 ; -2.241 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; -1.578 ; -1.578 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; -1.837 ; -1.837 ; Rise       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.242  ; 0.242  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; -2.476 ; -2.476 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; -2.439 ; -2.439 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Arena_Q[*]           ; Arena_clk  ; 4.384 ; 4.384 ; Rise       ; Arena_clk       ;
;  Arena_Q[0]          ; Arena_clk  ; 3.836 ; 3.836 ; Rise       ; Arena_clk       ;
;  Arena_Q[1]          ; Arena_clk  ; 4.257 ; 4.257 ; Rise       ; Arena_clk       ;
;  Arena_Q[2]          ; Arena_clk  ; 3.675 ; 3.675 ; Rise       ; Arena_clk       ;
;  Arena_Q[3]          ; Arena_clk  ; 4.037 ; 4.037 ; Rise       ; Arena_clk       ;
;  Arena_Q[4]          ; Arena_clk  ; 3.912 ; 3.912 ; Rise       ; Arena_clk       ;
;  Arena_Q[5]          ; Arena_clk  ; 3.979 ; 3.979 ; Rise       ; Arena_clk       ;
;  Arena_Q[6]          ; Arena_clk  ; 3.825 ; 3.825 ; Rise       ; Arena_clk       ;
;  Arena_Q[7]          ; Arena_clk  ; 3.969 ; 3.969 ; Rise       ; Arena_clk       ;
;  Arena_Q[8]          ; Arena_clk  ; 4.384 ; 4.384 ; Rise       ; Arena_clk       ;
;  Arena_Q[9]          ; Arena_clk  ; 3.804 ; 3.804 ; Rise       ; Arena_clk       ;
;  Arena_Q[10]         ; Arena_clk  ; 3.799 ; 3.799 ; Rise       ; Arena_clk       ;
;  Arena_Q[11]         ; Arena_clk  ; 3.719 ; 3.719 ; Rise       ; Arena_clk       ;
;  Arena_Q[12]         ; Arena_clk  ; 4.101 ; 4.101 ; Rise       ; Arena_clk       ;
;  Arena_Q[13]         ; Arena_clk  ; 3.851 ; 3.851 ; Rise       ; Arena_clk       ;
;  Arena_Q[14]         ; Arena_clk  ; 3.831 ; 3.831 ; Rise       ; Arena_clk       ;
;  Arena_Q[15]         ; Arena_clk  ; 3.762 ; 3.762 ; Rise       ; Arena_clk       ;
;  Arena_Q[16]         ; Arena_clk  ; 4.323 ; 4.323 ; Rise       ; Arena_clk       ;
;  Arena_Q[17]         ; Arena_clk  ; 3.993 ; 3.993 ; Rise       ; Arena_clk       ;
;  Arena_Q[18]         ; Arena_clk  ; 3.438 ; 3.438 ; Rise       ; Arena_clk       ;
;  Arena_Q[19]         ; Arena_clk  ; 3.950 ; 3.950 ; Rise       ; Arena_clk       ;
;  Arena_Q[20]         ; Arena_clk  ; 3.876 ; 3.876 ; Rise       ; Arena_clk       ;
;  Arena_Q[21]         ; Arena_clk  ; 3.933 ; 3.933 ; Rise       ; Arena_clk       ;
;  Arena_Q[22]         ; Arena_clk  ; 3.455 ; 3.455 ; Rise       ; Arena_clk       ;
;  Arena_Q[23]         ; Arena_clk  ; 3.851 ; 3.851 ; Rise       ; Arena_clk       ;
;  Arena_Q[24]         ; Arena_clk  ; 3.531 ; 3.531 ; Rise       ; Arena_clk       ;
;  Arena_Q[25]         ; Arena_clk  ; 3.672 ; 3.672 ; Rise       ; Arena_clk       ;
;  Arena_Q[26]         ; Arena_clk  ; 3.585 ; 3.585 ; Rise       ; Arena_clk       ;
;  Arena_Q[27]         ; Arena_clk  ; 3.538 ; 3.538 ; Rise       ; Arena_clk       ;
;  Arena_Q[28]         ; Arena_clk  ; 3.447 ; 3.447 ; Rise       ; Arena_clk       ;
;  Arena_Q[29]         ; Arena_clk  ; 3.576 ; 3.576 ; Rise       ; Arena_clk       ;
;  Arena_Q[30]         ; Arena_clk  ; 3.470 ; 3.470 ; Rise       ; Arena_clk       ;
;  Arena_Q[31]         ; Arena_clk  ; 3.626 ; 3.626 ; Rise       ; Arena_clk       ;
; Arena_Sum_32bit[*]   ; Arena_clk  ; 4.340 ; 4.340 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[0]  ; Arena_clk  ; 3.735 ; 3.735 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[1]  ; Arena_clk  ; 3.952 ; 3.952 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[2]  ; Arena_clk  ; 3.699 ; 3.699 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[3]  ; Arena_clk  ; 3.763 ; 3.763 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[4]  ; Arena_clk  ; 3.849 ; 3.849 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[5]  ; Arena_clk  ; 3.842 ; 3.842 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[6]  ; Arena_clk  ; 3.801 ; 3.801 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[7]  ; Arena_clk  ; 3.794 ; 3.794 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[8]  ; Arena_clk  ; 3.810 ; 3.810 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[9]  ; Arena_clk  ; 3.578 ; 3.578 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[10] ; Arena_clk  ; 3.451 ; 3.451 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[11] ; Arena_clk  ; 3.560 ; 3.560 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[12] ; Arena_clk  ; 4.040 ; 4.040 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[13] ; Arena_clk  ; 4.181 ; 4.181 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[14] ; Arena_clk  ; 3.713 ; 3.713 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[15] ; Arena_clk  ; 3.467 ; 3.467 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[16] ; Arena_clk  ; 3.706 ; 3.706 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[17] ; Arena_clk  ; 3.844 ; 3.844 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[18] ; Arena_clk  ; 3.697 ; 3.697 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[19] ; Arena_clk  ; 3.693 ; 3.693 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[20] ; Arena_clk  ; 3.921 ; 3.921 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[21] ; Arena_clk  ; 3.940 ; 3.940 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[22] ; Arena_clk  ; 4.105 ; 4.105 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[23] ; Arena_clk  ; 3.962 ; 3.962 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[24] ; Arena_clk  ; 3.856 ; 3.856 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[25] ; Arena_clk  ; 3.876 ; 3.876 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[26] ; Arena_clk  ; 4.340 ; 4.340 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[27] ; Arena_clk  ; 4.015 ; 4.015 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[28] ; Arena_clk  ; 4.143 ; 4.143 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[29] ; Arena_clk  ; 4.119 ; 4.119 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[30] ; Arena_clk  ; 4.015 ; 4.015 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[31] ; Arena_clk  ; 3.665 ; 3.665 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit     ; Arena_clk  ; 3.714 ; 3.714 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit     ; Arena_clk  ; 3.611 ; 3.611 ; Fall       ; Arena_clk       ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Arena_Q[*]           ; Arena_clk  ; 3.438 ; 3.438 ; Rise       ; Arena_clk       ;
;  Arena_Q[0]          ; Arena_clk  ; 3.836 ; 3.836 ; Rise       ; Arena_clk       ;
;  Arena_Q[1]          ; Arena_clk  ; 4.257 ; 4.257 ; Rise       ; Arena_clk       ;
;  Arena_Q[2]          ; Arena_clk  ; 3.675 ; 3.675 ; Rise       ; Arena_clk       ;
;  Arena_Q[3]          ; Arena_clk  ; 4.037 ; 4.037 ; Rise       ; Arena_clk       ;
;  Arena_Q[4]          ; Arena_clk  ; 3.912 ; 3.912 ; Rise       ; Arena_clk       ;
;  Arena_Q[5]          ; Arena_clk  ; 3.979 ; 3.979 ; Rise       ; Arena_clk       ;
;  Arena_Q[6]          ; Arena_clk  ; 3.825 ; 3.825 ; Rise       ; Arena_clk       ;
;  Arena_Q[7]          ; Arena_clk  ; 3.969 ; 3.969 ; Rise       ; Arena_clk       ;
;  Arena_Q[8]          ; Arena_clk  ; 4.384 ; 4.384 ; Rise       ; Arena_clk       ;
;  Arena_Q[9]          ; Arena_clk  ; 3.804 ; 3.804 ; Rise       ; Arena_clk       ;
;  Arena_Q[10]         ; Arena_clk  ; 3.799 ; 3.799 ; Rise       ; Arena_clk       ;
;  Arena_Q[11]         ; Arena_clk  ; 3.719 ; 3.719 ; Rise       ; Arena_clk       ;
;  Arena_Q[12]         ; Arena_clk  ; 4.101 ; 4.101 ; Rise       ; Arena_clk       ;
;  Arena_Q[13]         ; Arena_clk  ; 3.851 ; 3.851 ; Rise       ; Arena_clk       ;
;  Arena_Q[14]         ; Arena_clk  ; 3.831 ; 3.831 ; Rise       ; Arena_clk       ;
;  Arena_Q[15]         ; Arena_clk  ; 3.762 ; 3.762 ; Rise       ; Arena_clk       ;
;  Arena_Q[16]         ; Arena_clk  ; 4.323 ; 4.323 ; Rise       ; Arena_clk       ;
;  Arena_Q[17]         ; Arena_clk  ; 3.993 ; 3.993 ; Rise       ; Arena_clk       ;
;  Arena_Q[18]         ; Arena_clk  ; 3.438 ; 3.438 ; Rise       ; Arena_clk       ;
;  Arena_Q[19]         ; Arena_clk  ; 3.950 ; 3.950 ; Rise       ; Arena_clk       ;
;  Arena_Q[20]         ; Arena_clk  ; 3.876 ; 3.876 ; Rise       ; Arena_clk       ;
;  Arena_Q[21]         ; Arena_clk  ; 3.933 ; 3.933 ; Rise       ; Arena_clk       ;
;  Arena_Q[22]         ; Arena_clk  ; 3.455 ; 3.455 ; Rise       ; Arena_clk       ;
;  Arena_Q[23]         ; Arena_clk  ; 3.851 ; 3.851 ; Rise       ; Arena_clk       ;
;  Arena_Q[24]         ; Arena_clk  ; 3.531 ; 3.531 ; Rise       ; Arena_clk       ;
;  Arena_Q[25]         ; Arena_clk  ; 3.672 ; 3.672 ; Rise       ; Arena_clk       ;
;  Arena_Q[26]         ; Arena_clk  ; 3.585 ; 3.585 ; Rise       ; Arena_clk       ;
;  Arena_Q[27]         ; Arena_clk  ; 3.538 ; 3.538 ; Rise       ; Arena_clk       ;
;  Arena_Q[28]         ; Arena_clk  ; 3.447 ; 3.447 ; Rise       ; Arena_clk       ;
;  Arena_Q[29]         ; Arena_clk  ; 3.576 ; 3.576 ; Rise       ; Arena_clk       ;
;  Arena_Q[30]         ; Arena_clk  ; 3.470 ; 3.470 ; Rise       ; Arena_clk       ;
;  Arena_Q[31]         ; Arena_clk  ; 3.626 ; 3.626 ; Rise       ; Arena_clk       ;
; Arena_Sum_32bit[*]   ; Arena_clk  ; 3.451 ; 3.451 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[0]  ; Arena_clk  ; 3.735 ; 3.735 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[1]  ; Arena_clk  ; 3.952 ; 3.952 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[2]  ; Arena_clk  ; 3.699 ; 3.699 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[3]  ; Arena_clk  ; 3.763 ; 3.763 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[4]  ; Arena_clk  ; 3.849 ; 3.849 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[5]  ; Arena_clk  ; 3.842 ; 3.842 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[6]  ; Arena_clk  ; 3.801 ; 3.801 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[7]  ; Arena_clk  ; 3.794 ; 3.794 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[8]  ; Arena_clk  ; 3.810 ; 3.810 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[9]  ; Arena_clk  ; 3.578 ; 3.578 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[10] ; Arena_clk  ; 3.451 ; 3.451 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[11] ; Arena_clk  ; 3.560 ; 3.560 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[12] ; Arena_clk  ; 4.040 ; 4.040 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[13] ; Arena_clk  ; 4.181 ; 4.181 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[14] ; Arena_clk  ; 3.713 ; 3.713 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[15] ; Arena_clk  ; 3.467 ; 3.467 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[16] ; Arena_clk  ; 3.706 ; 3.706 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[17] ; Arena_clk  ; 3.844 ; 3.844 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[18] ; Arena_clk  ; 3.697 ; 3.697 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[19] ; Arena_clk  ; 3.693 ; 3.693 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[20] ; Arena_clk  ; 3.921 ; 3.921 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[21] ; Arena_clk  ; 3.940 ; 3.940 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[22] ; Arena_clk  ; 4.105 ; 4.105 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[23] ; Arena_clk  ; 3.962 ; 3.962 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[24] ; Arena_clk  ; 3.856 ; 3.856 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[25] ; Arena_clk  ; 3.876 ; 3.876 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[26] ; Arena_clk  ; 4.340 ; 4.340 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[27] ; Arena_clk  ; 4.015 ; 4.015 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[28] ; Arena_clk  ; 4.143 ; 4.143 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[29] ; Arena_clk  ; 4.119 ; 4.119 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[30] ; Arena_clk  ; 4.015 ; 4.015 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[31] ; Arena_clk  ; 3.665 ; 3.665 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit     ; Arena_clk  ; 3.714 ; 3.714 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit     ; Arena_clk  ; 3.611 ; 3.611 ; Fall       ; Arena_clk       ;
+----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -17.330  ; -0.242 ; N/A      ; N/A     ; -1.380              ;
;  Arena_clk       ; -0.840   ; -0.242 ; N/A      ; N/A     ; -1.380              ;
;  Arena_sub_add   ; -17.330  ; 0.665  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -637.596 ; -5.681 ; 0.0      ; 0.0     ; -66.76              ;
;  Arena_clk       ; -1.714   ; -5.681 ; N/A      ; N/A     ; -65.380             ;
;  Arena_sub_add   ; -635.882 ; 0.000  ; N/A      ; N/A     ; -1.380              ;
+------------------+----------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------+
; Setup Times                                                                         ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; 4.477  ; 4.477  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; 4.477  ; 4.477  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; 3.537  ; 3.537  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; 3.831  ; 3.831  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; 4.208  ; 4.208  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; 4.037  ; 4.037  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; 4.024  ; 4.024  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; 4.429  ; 4.429  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; 3.027  ; 3.027  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; 3.644  ; 3.644  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; 3.595  ; 3.595  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; 3.881  ; 3.881  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; 2.991  ; 2.991  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; 3.825  ; 3.825  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; 4.202  ; 4.202  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; 3.820  ; 3.820  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; 4.089  ; 4.089  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; 3.833  ; 3.833  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; 3.771  ; 3.771  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; 3.511  ; 3.511  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; 3.765  ; 3.765  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; 3.944  ; 3.944  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; 3.696  ; 3.696  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; 3.648  ; 3.648  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; 3.938  ; 3.938  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; 4.054  ; 4.054  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; 3.464  ; 3.464  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; 3.531  ; 3.531  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; 3.457  ; 3.457  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; 3.524  ; 3.524  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; 4.335  ; 4.335  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; 3.003  ; 3.003  ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; 3.503  ; 3.503  ; Rise       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.599  ; 0.599  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; 20.925 ; 20.925 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; 18.284 ; 18.284 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Hold Times                                                                          ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+---------------+--------+--------+------------+-----------------+
; Arena_A_32bit[*]   ; Arena_clk     ; -1.578 ; -1.578 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[0]  ; Arena_clk     ; -2.352 ; -2.352 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[1]  ; Arena_clk     ; -1.871 ; -1.871 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[2]  ; Arena_clk     ; -1.964 ; -1.964 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[3]  ; Arena_clk     ; -2.201 ; -2.201 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[4]  ; Arena_clk     ; -2.104 ; -2.104 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[5]  ; Arena_clk     ; -2.079 ; -2.079 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[6]  ; Arena_clk     ; -2.307 ; -2.307 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[7]  ; Arena_clk     ; -1.599 ; -1.599 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[8]  ; Arena_clk     ; -1.896 ; -1.896 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[9]  ; Arena_clk     ; -1.850 ; -1.850 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[10] ; Arena_clk     ; -2.008 ; -2.008 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[11] ; Arena_clk     ; -1.592 ; -1.592 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[12] ; Arena_clk     ; -1.992 ; -1.992 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[13] ; Arena_clk     ; -2.109 ; -2.109 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[14] ; Arena_clk     ; -1.982 ; -1.982 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[15] ; Arena_clk     ; -2.132 ; -2.132 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[16] ; Arena_clk     ; -1.992 ; -1.992 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[17] ; Arena_clk     ; -1.949 ; -1.949 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[18] ; Arena_clk     ; -1.815 ; -1.815 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[19] ; Arena_clk     ; -1.941 ; -1.941 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[20] ; Arena_clk     ; -2.036 ; -2.036 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[21] ; Arena_clk     ; -1.895 ; -1.895 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[22] ; Arena_clk     ; -1.909 ; -1.909 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[23] ; Arena_clk     ; -2.010 ; -2.010 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[24] ; Arena_clk     ; -2.093 ; -2.093 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[25] ; Arena_clk     ; -1.777 ; -1.777 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[26] ; Arena_clk     ; -1.839 ; -1.839 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[27] ; Arena_clk     ; -1.768 ; -1.768 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[28] ; Arena_clk     ; -1.861 ; -1.861 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[29] ; Arena_clk     ; -2.241 ; -2.241 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[30] ; Arena_clk     ; -1.578 ; -1.578 ; Rise       ; Arena_clk       ;
;  Arena_A_32bit[31] ; Arena_clk     ; -1.837 ; -1.837 ; Rise       ; Arena_clk       ;
; Arena_sub_add      ; Arena_clk     ; 0.242  ; 0.242  ; Rise       ; Arena_clk       ;
; Arena_Cin_32bit    ; Arena_sub_add ; -2.476 ; -2.476 ; Rise       ; Arena_sub_add   ;
; Arena_Bin_32bit    ; Arena_sub_add ; -2.439 ; -2.439 ; Fall       ; Arena_sub_add   ;
+--------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Arena_Q[*]           ; Arena_clk  ; 8.016 ; 8.016 ; Rise       ; Arena_clk       ;
;  Arena_Q[0]          ; Arena_clk  ; 6.872 ; 6.872 ; Rise       ; Arena_clk       ;
;  Arena_Q[1]          ; Arena_clk  ; 7.745 ; 7.745 ; Rise       ; Arena_clk       ;
;  Arena_Q[2]          ; Arena_clk  ; 6.556 ; 6.556 ; Rise       ; Arena_clk       ;
;  Arena_Q[3]          ; Arena_clk  ; 7.358 ; 7.358 ; Rise       ; Arena_clk       ;
;  Arena_Q[4]          ; Arena_clk  ; 7.076 ; 7.076 ; Rise       ; Arena_clk       ;
;  Arena_Q[5]          ; Arena_clk  ; 7.143 ; 7.143 ; Rise       ; Arena_clk       ;
;  Arena_Q[6]          ; Arena_clk  ; 6.854 ; 6.854 ; Rise       ; Arena_clk       ;
;  Arena_Q[7]          ; Arena_clk  ; 7.100 ; 7.100 ; Rise       ; Arena_clk       ;
;  Arena_Q[8]          ; Arena_clk  ; 8.016 ; 8.016 ; Rise       ; Arena_clk       ;
;  Arena_Q[9]          ; Arena_clk  ; 6.823 ; 6.823 ; Rise       ; Arena_clk       ;
;  Arena_Q[10]         ; Arena_clk  ; 6.800 ; 6.800 ; Rise       ; Arena_clk       ;
;  Arena_Q[11]         ; Arena_clk  ; 6.674 ; 6.674 ; Rise       ; Arena_clk       ;
;  Arena_Q[12]         ; Arena_clk  ; 7.292 ; 7.292 ; Rise       ; Arena_clk       ;
;  Arena_Q[13]         ; Arena_clk  ; 6.892 ; 6.892 ; Rise       ; Arena_clk       ;
;  Arena_Q[14]         ; Arena_clk  ; 6.888 ; 6.888 ; Rise       ; Arena_clk       ;
;  Arena_Q[15]         ; Arena_clk  ; 6.679 ; 6.679 ; Rise       ; Arena_clk       ;
;  Arena_Q[16]         ; Arena_clk  ; 7.854 ; 7.854 ; Rise       ; Arena_clk       ;
;  Arena_Q[17]         ; Arena_clk  ; 7.145 ; 7.145 ; Rise       ; Arena_clk       ;
;  Arena_Q[18]         ; Arena_clk  ; 6.063 ; 6.063 ; Rise       ; Arena_clk       ;
;  Arena_Q[19]         ; Arena_clk  ; 6.998 ; 6.998 ; Rise       ; Arena_clk       ;
;  Arena_Q[20]         ; Arena_clk  ; 7.003 ; 7.003 ; Rise       ; Arena_clk       ;
;  Arena_Q[21]         ; Arena_clk  ; 6.975 ; 6.975 ; Rise       ; Arena_clk       ;
;  Arena_Q[22]         ; Arena_clk  ; 6.075 ; 6.075 ; Rise       ; Arena_clk       ;
;  Arena_Q[23]         ; Arena_clk  ; 6.915 ; 6.915 ; Rise       ; Arena_clk       ;
;  Arena_Q[24]         ; Arena_clk  ; 6.244 ; 6.244 ; Rise       ; Arena_clk       ;
;  Arena_Q[25]         ; Arena_clk  ; 6.537 ; 6.537 ; Rise       ; Arena_clk       ;
;  Arena_Q[26]         ; Arena_clk  ; 6.369 ; 6.369 ; Rise       ; Arena_clk       ;
;  Arena_Q[27]         ; Arena_clk  ; 6.246 ; 6.246 ; Rise       ; Arena_clk       ;
;  Arena_Q[28]         ; Arena_clk  ; 6.070 ; 6.070 ; Rise       ; Arena_clk       ;
;  Arena_Q[29]         ; Arena_clk  ; 6.361 ; 6.361 ; Rise       ; Arena_clk       ;
;  Arena_Q[30]         ; Arena_clk  ; 6.102 ; 6.102 ; Rise       ; Arena_clk       ;
;  Arena_Q[31]         ; Arena_clk  ; 6.467 ; 6.467 ; Rise       ; Arena_clk       ;
; Arena_Sum_32bit[*]   ; Arena_clk  ; 7.826 ; 7.826 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[0]  ; Arena_clk  ; 6.694 ; 6.694 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[1]  ; Arena_clk  ; 7.043 ; 7.043 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[2]  ; Arena_clk  ; 6.589 ; 6.589 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[3]  ; Arena_clk  ; 6.743 ; 6.743 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[4]  ; Arena_clk  ; 6.926 ; 6.926 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[5]  ; Arena_clk  ; 6.889 ; 6.889 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[6]  ; Arena_clk  ; 6.764 ; 6.764 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[7]  ; Arena_clk  ; 6.746 ; 6.746 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[8]  ; Arena_clk  ; 6.816 ; 6.816 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[9]  ; Arena_clk  ; 6.367 ; 6.367 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[10] ; Arena_clk  ; 6.082 ; 6.082 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[11] ; Arena_clk  ; 6.338 ; 6.338 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[12] ; Arena_clk  ; 7.279 ; 7.279 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[13] ; Arena_clk  ; 7.495 ; 7.495 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[14] ; Arena_clk  ; 6.610 ; 6.610 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[15] ; Arena_clk  ; 6.093 ; 6.093 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[16] ; Arena_clk  ; 6.590 ; 6.590 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[17] ; Arena_clk  ; 6.816 ; 6.816 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[18] ; Arena_clk  ; 6.579 ; 6.579 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[19] ; Arena_clk  ; 6.579 ; 6.579 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[20] ; Arena_clk  ; 7.099 ; 7.099 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[21] ; Arena_clk  ; 6.995 ; 6.995 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[22] ; Arena_clk  ; 7.520 ; 7.520 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[23] ; Arena_clk  ; 7.099 ; 7.099 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[24] ; Arena_clk  ; 6.888 ; 6.888 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[25] ; Arena_clk  ; 6.906 ; 6.906 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[26] ; Arena_clk  ; 7.826 ; 7.826 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[27] ; Arena_clk  ; 7.192 ; 7.192 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[28] ; Arena_clk  ; 7.503 ; 7.503 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[29] ; Arena_clk  ; 7.399 ; 7.399 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[30] ; Arena_clk  ; 7.209 ; 7.209 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[31] ; Arena_clk  ; 6.540 ; 6.540 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit     ; Arena_clk  ; 6.778 ; 6.778 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit     ; Arena_clk  ; 6.607 ; 6.607 ; Fall       ; Arena_clk       ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; Arena_Q[*]           ; Arena_clk  ; 3.438 ; 3.438 ; Rise       ; Arena_clk       ;
;  Arena_Q[0]          ; Arena_clk  ; 3.836 ; 3.836 ; Rise       ; Arena_clk       ;
;  Arena_Q[1]          ; Arena_clk  ; 4.257 ; 4.257 ; Rise       ; Arena_clk       ;
;  Arena_Q[2]          ; Arena_clk  ; 3.675 ; 3.675 ; Rise       ; Arena_clk       ;
;  Arena_Q[3]          ; Arena_clk  ; 4.037 ; 4.037 ; Rise       ; Arena_clk       ;
;  Arena_Q[4]          ; Arena_clk  ; 3.912 ; 3.912 ; Rise       ; Arena_clk       ;
;  Arena_Q[5]          ; Arena_clk  ; 3.979 ; 3.979 ; Rise       ; Arena_clk       ;
;  Arena_Q[6]          ; Arena_clk  ; 3.825 ; 3.825 ; Rise       ; Arena_clk       ;
;  Arena_Q[7]          ; Arena_clk  ; 3.969 ; 3.969 ; Rise       ; Arena_clk       ;
;  Arena_Q[8]          ; Arena_clk  ; 4.384 ; 4.384 ; Rise       ; Arena_clk       ;
;  Arena_Q[9]          ; Arena_clk  ; 3.804 ; 3.804 ; Rise       ; Arena_clk       ;
;  Arena_Q[10]         ; Arena_clk  ; 3.799 ; 3.799 ; Rise       ; Arena_clk       ;
;  Arena_Q[11]         ; Arena_clk  ; 3.719 ; 3.719 ; Rise       ; Arena_clk       ;
;  Arena_Q[12]         ; Arena_clk  ; 4.101 ; 4.101 ; Rise       ; Arena_clk       ;
;  Arena_Q[13]         ; Arena_clk  ; 3.851 ; 3.851 ; Rise       ; Arena_clk       ;
;  Arena_Q[14]         ; Arena_clk  ; 3.831 ; 3.831 ; Rise       ; Arena_clk       ;
;  Arena_Q[15]         ; Arena_clk  ; 3.762 ; 3.762 ; Rise       ; Arena_clk       ;
;  Arena_Q[16]         ; Arena_clk  ; 4.323 ; 4.323 ; Rise       ; Arena_clk       ;
;  Arena_Q[17]         ; Arena_clk  ; 3.993 ; 3.993 ; Rise       ; Arena_clk       ;
;  Arena_Q[18]         ; Arena_clk  ; 3.438 ; 3.438 ; Rise       ; Arena_clk       ;
;  Arena_Q[19]         ; Arena_clk  ; 3.950 ; 3.950 ; Rise       ; Arena_clk       ;
;  Arena_Q[20]         ; Arena_clk  ; 3.876 ; 3.876 ; Rise       ; Arena_clk       ;
;  Arena_Q[21]         ; Arena_clk  ; 3.933 ; 3.933 ; Rise       ; Arena_clk       ;
;  Arena_Q[22]         ; Arena_clk  ; 3.455 ; 3.455 ; Rise       ; Arena_clk       ;
;  Arena_Q[23]         ; Arena_clk  ; 3.851 ; 3.851 ; Rise       ; Arena_clk       ;
;  Arena_Q[24]         ; Arena_clk  ; 3.531 ; 3.531 ; Rise       ; Arena_clk       ;
;  Arena_Q[25]         ; Arena_clk  ; 3.672 ; 3.672 ; Rise       ; Arena_clk       ;
;  Arena_Q[26]         ; Arena_clk  ; 3.585 ; 3.585 ; Rise       ; Arena_clk       ;
;  Arena_Q[27]         ; Arena_clk  ; 3.538 ; 3.538 ; Rise       ; Arena_clk       ;
;  Arena_Q[28]         ; Arena_clk  ; 3.447 ; 3.447 ; Rise       ; Arena_clk       ;
;  Arena_Q[29]         ; Arena_clk  ; 3.576 ; 3.576 ; Rise       ; Arena_clk       ;
;  Arena_Q[30]         ; Arena_clk  ; 3.470 ; 3.470 ; Rise       ; Arena_clk       ;
;  Arena_Q[31]         ; Arena_clk  ; 3.626 ; 3.626 ; Rise       ; Arena_clk       ;
; Arena_Sum_32bit[*]   ; Arena_clk  ; 3.451 ; 3.451 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[0]  ; Arena_clk  ; 3.735 ; 3.735 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[1]  ; Arena_clk  ; 3.952 ; 3.952 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[2]  ; Arena_clk  ; 3.699 ; 3.699 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[3]  ; Arena_clk  ; 3.763 ; 3.763 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[4]  ; Arena_clk  ; 3.849 ; 3.849 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[5]  ; Arena_clk  ; 3.842 ; 3.842 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[6]  ; Arena_clk  ; 3.801 ; 3.801 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[7]  ; Arena_clk  ; 3.794 ; 3.794 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[8]  ; Arena_clk  ; 3.810 ; 3.810 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[9]  ; Arena_clk  ; 3.578 ; 3.578 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[10] ; Arena_clk  ; 3.451 ; 3.451 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[11] ; Arena_clk  ; 3.560 ; 3.560 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[12] ; Arena_clk  ; 4.040 ; 4.040 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[13] ; Arena_clk  ; 4.181 ; 4.181 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[14] ; Arena_clk  ; 3.713 ; 3.713 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[15] ; Arena_clk  ; 3.467 ; 3.467 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[16] ; Arena_clk  ; 3.706 ; 3.706 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[17] ; Arena_clk  ; 3.844 ; 3.844 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[18] ; Arena_clk  ; 3.697 ; 3.697 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[19] ; Arena_clk  ; 3.693 ; 3.693 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[20] ; Arena_clk  ; 3.921 ; 3.921 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[21] ; Arena_clk  ; 3.940 ; 3.940 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[22] ; Arena_clk  ; 4.105 ; 4.105 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[23] ; Arena_clk  ; 3.962 ; 3.962 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[24] ; Arena_clk  ; 3.856 ; 3.856 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[25] ; Arena_clk  ; 3.876 ; 3.876 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[26] ; Arena_clk  ; 4.340 ; 4.340 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[27] ; Arena_clk  ; 4.015 ; 4.015 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[28] ; Arena_clk  ; 4.143 ; 4.143 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[29] ; Arena_clk  ; 4.119 ; 4.119 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[30] ; Arena_clk  ; 4.015 ; 4.015 ; Rise       ; Arena_clk       ;
;  Arena_Sum_32bit[31] ; Arena_clk  ; 3.665 ; 3.665 ; Rise       ; Arena_clk       ;
; Arena_Bout_32bit     ; Arena_clk  ; 3.714 ; 3.714 ; Fall       ; Arena_clk       ;
; Arena_Cout_32bit     ; Arena_clk  ; 3.611 ; 3.611 ; Fall       ; Arena_clk       ;
+----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; Arena_sub_add ; Arena_clk     ; 64       ; 64       ; 1        ; 1        ;
; Arena_clk     ; Arena_sub_add ; 589716   ; 0        ; 1238     ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; Arena_sub_add ; Arena_clk     ; 64       ; 64       ; 1        ; 1        ;
; Arena_clk     ; Arena_sub_add ; 589716   ; 0        ; 1238     ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Apr 30 16:15:11 2019
Info: Command: quartus_sta Add_Sub_Mul_Div_Accum_Lab4 -c Add_Sub_Mul_Div_Accum_Lab4
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 68 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Arena_clk Arena_clk
    Info (332105): create_clock -period 1.000 -name Arena_sub_add Arena_sub_add
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.330
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.330      -635.882 Arena_sub_add 
    Info (332119):    -0.840        -1.714 Arena_clk 
Info (332146): Worst-case hold slack is 0.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.107         0.000 Arena_clk 
    Info (332119):     1.270         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.840
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.840      -248.573 Arena_sub_add 
    Info (332119):    -0.049        -0.049 Arena_clk 
Info (332146): Worst-case hold slack is -0.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.242        -5.681 Arena_clk 
    Info (332119):     0.665         0.000 Arena_sub_add 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 Arena_clk 
    Info (332119):    -1.380        -1.380 Arena_sub_add 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4635 megabytes
    Info: Processing ended: Tue Apr 30 16:15:14 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


