$date
	Thu Aug 24 10:49:40 2023
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module g2b_tb $end
$var wire 4 ! b [3:0] $end
$var reg 4 " g [3:0] $end
$scope module g1 $end
$var wire 4 # g [3:0] $end
$var reg 4 $ b [3:0] $end
$var integer 32 % i [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b11111111111111111111111111111111 %
b110 $
b101 #
b101 "
b110 !
$end
#20
b101 !
b101 $
b11111111111111111111111111111111 %
b111 "
b111 #
#40
b11111111111111111111111111111111 %
b1011 !
b1011 $
b1110 "
b1110 #
#60
b1110 !
b1110 $
b11111111111111111111111111111111 %
b1001 "
b1001 #
#80
b11111111111111111111111111111111 %
b1 !
b1 $
b1 "
b1 #
#100
b11111111111111111111111111111111 %
b1111 !
b1111 $
b1000 "
b1000 #
#120
