TimeQuest Timing Analyzer report for RV12LP
Sat Dec 01 16:50:26 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'HCLK'
 12. Slow Model Hold: 'HCLK'
 13. Slow Model Minimum Pulse Width: 'HCLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'HCLK'
 24. Fast Model Hold: 'HCLK'
 25. Fast Model Minimum Pulse Width: 'HCLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; RV12LP                                                             ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; HCLK       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { HCLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 22.47 MHz ; 22.47 MHz       ; HCLK       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; HCLK  ; -43.499 ; -137589.950   ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; HCLK  ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; HCLK  ; -1.627 ; -11515.022            ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'HCLK'                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -43.499 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.530     ;
; -43.447 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.478     ;
; -43.406 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 44.494     ;
; -43.359 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.425     ;
; -43.354 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 44.442     ;
; -43.326 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 44.332     ;
; -43.322 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 44.395     ;
; -43.315 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.346     ;
; -43.307 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.373     ;
; -43.298 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.005      ; 44.339     ;
; -43.274 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 44.280     ;
; -43.271 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.302     ;
; -43.270 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 44.343     ;
; -43.246 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.005      ; 44.287     ;
; -43.222 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 44.310     ;
; -43.219 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.250     ;
; -43.202 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.233     ;
; -43.175 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.241     ;
; -43.162 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.193     ;
; -43.151 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.217     ;
; -43.142 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 44.148     ;
; -43.138 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 44.211     ;
; -43.114 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.005      ; 44.155     ;
; -43.110 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.141     ;
; -43.109 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 44.197     ;
; -43.099 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.165     ;
; -43.092 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[18]       ; HCLK         ; HCLK        ; 1.000        ; 0.049      ; 44.177     ;
; -43.087 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.118     ;
; -43.074 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[7][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.038      ; 44.148     ;
; -43.062 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.128     ;
; -43.052 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][18] ; HCLK         ; HCLK        ; 1.000        ; 0.032      ; 44.120     ;
; -43.040 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.055      ; 44.131     ;
; -43.040 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[18]       ; HCLK         ; HCLK        ; 1.000        ; 0.049      ; 44.125     ;
; -43.031 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.062     ;
; -43.029 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 44.035     ;
; -43.025 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 44.098     ;
; -43.024 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.051      ; 44.111     ;
; -43.024 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.026     ; 44.034     ;
; -43.022 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[7][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.038      ; 44.096     ;
; -43.021 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].x     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 44.094     ;
; -43.019 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.018      ; 44.073     ;
; -43.001 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.005      ; 44.042     ;
; -43.000 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][18] ; HCLK         ; HCLK        ; 1.000        ; 0.032      ; 44.068     ;
; -42.988 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.055      ; 44.079     ;
; -42.981 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.028     ; 43.989     ;
; -42.979 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.010     ;
; -42.978 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.009     ;
; -42.974 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 44.005     ;
; -42.972 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.051      ; 44.059     ;
; -42.971 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.026     ; 43.981     ;
; -42.969 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].x     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 44.042     ;
; -42.967 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 44.033     ;
; -42.967 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.018      ; 44.021     ;
; -42.959 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][22]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 44.047     ;
; -42.934 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 43.965     ;
; -42.932 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[15][16] ; HCLK         ; HCLK        ; 1.000        ; -0.043     ; 43.925     ;
; -42.932 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 43.963     ;
; -42.931 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.031      ; 43.998     ;
; -42.929 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.028     ; 43.937     ;
; -42.924 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 43.955     ;
; -42.922 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[14].r    ; HCLK         ; HCLK        ; 1.000        ; 0.044      ; 44.002     ;
; -42.913 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.004      ; 43.953     ;
; -42.911 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[16]       ; HCLK         ; HCLK        ; 1.000        ; 0.049      ; 43.996     ;
; -42.911 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_nxt_pc[21]   ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 43.943     ;
; -42.908 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[18]       ; HCLK         ; HCLK        ; 1.000        ; 0.049      ; 43.993     ;
; -42.907 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][22]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 43.995     ;
; -42.890 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][11] ; HCLK         ; HCLK        ; 1.000        ; 0.025      ; 43.951     ;
; -42.890 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[7][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.038      ; 43.964     ;
; -42.884 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.009      ; 43.929     ;
; -42.880 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[15][16] ; HCLK         ; HCLK        ; 1.000        ; -0.043     ; 43.873     ;
; -42.878 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.031      ; 43.945     ;
; -42.872 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 43.903     ;
; -42.870 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][11] ; HCLK         ; HCLK        ; 1.000        ; -0.028     ; 43.878     ;
; -42.870 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[14].r    ; HCLK         ; HCLK        ; 1.000        ; 0.044      ; 43.950     ;
; -42.868 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][18] ; HCLK         ; HCLK        ; 1.000        ; 0.032      ; 43.936     ;
; -42.865 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[6].x     ; HCLK         ; HCLK        ; 1.000        ; 0.038      ; 43.939     ;
; -42.865 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 43.896     ;
; -42.861 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.004      ; 43.901     ;
; -42.859 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[16]       ; HCLK         ; HCLK        ; 1.000        ; 0.049      ; 43.944     ;
; -42.859 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_nxt_pc[21]   ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 43.891     ;
; -42.856 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.055      ; 43.947     ;
; -42.854 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.030      ; 43.920     ;
; -42.851 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.051     ; 43.836     ;
; -42.847 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.016      ; 43.899     ;
; -42.847 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.005     ; 43.878     ;
; -42.841 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 43.929     ;
; -42.840 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.051      ; 43.927     ;
; -42.839 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.052      ; 43.927     ;
; -42.838 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][11] ; HCLK         ; HCLK        ; 1.000        ; 0.025      ; 43.899     ;
; -42.837 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].x     ; HCLK         ; HCLK        ; 1.000        ; 0.037      ; 43.910     ;
; -42.835 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.018      ; 43.889     ;
; -42.833 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][4]  ; HCLK         ; HCLK        ; 1.000        ; 0.043      ; 43.912     ;
; -42.831 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.018      ; 43.885     ;
; -42.831 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.009      ; 43.876     ;
; -42.823 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][11]  ; HCLK         ; HCLK        ; 1.000        ; 0.017      ; 43.876     ;
; -42.823 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[12][11] ; HCLK         ; HCLK        ; 1.000        ; 0.004      ; 43.863     ;
; -42.823 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.016     ; 43.843     ;
; -42.818 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][11] ; HCLK         ; HCLK        ; 1.000        ; -0.028     ; 43.826     ;
; -42.813 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[6].x     ; HCLK         ; HCLK        ; 1.000        ; 0.038      ; 43.887     ;
; -42.800 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.026     ; 43.810     ;
+---------+-------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'HCLK'                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_if:if_unit|parcel_sr_valid[1]                                                    ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_if:if_unit|parcel_sr_valid[1]                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_wadr[0]     ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_wadr[0]     ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|full_o            ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|full_o            ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_wadr[2]                                ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_wadr[2]                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|almost_full_o                                ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|almost_full_o                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[0]                        ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[0]                        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[1]                        ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[1]                        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[1]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[1]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[0]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[0]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[2]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[2]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|hold_mem_req                                       ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|hold_mem_req                                       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|du_wrote_pc                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|du_wrote_pc                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[4][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[4][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[3][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[3][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[2][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[2][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[1][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[1][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[0][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[0][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][2]  ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][2]  ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[4].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[4].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[3].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[3].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[0]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[0]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[1]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[1]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[2]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[2]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[3]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[3]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_wadr[0]           ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_wadr[0]           ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][37]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][37]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][38]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][38]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][35]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][35]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[15].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[15].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[6].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[6].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][2]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][2]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[8].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[8].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[9].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[9].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[13].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[13].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[12].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[12].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[10].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[10].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[7].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[7].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mideleg[1]                                               ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mideleg[1]                                               ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][46]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][46]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][40]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][40]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][41]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][41]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[0]                              ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[0]                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[1]                              ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[1]                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[2]                              ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[2]                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|inflight[0]                                        ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|inflight[0]                                        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|discard[1]                                         ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|discard[1]                                         ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][44]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][44]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[1].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[1].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[0].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[0].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][15]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][15]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_lsu:lsu|dmem_we                                                ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_lsu:lsu|dmem_we                                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][32]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][32]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|HSEL                                                                            ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|HSEL                                                                            ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][18]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][18]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][17]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][17]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][14] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][14] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][15] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][15] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][16] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][16] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][17] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][17] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][18] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][18] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][19] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][19] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][20] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][20] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][21] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][21] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][22] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][22] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][23] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][23] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][24] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][24] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][25] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][25] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][26] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][26] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][27] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][27] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][28] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][28] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][29] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][29] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][25]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][25]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][9]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][9]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][16]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][16]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][30] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][30] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][19]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][19]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][26]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][26]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][10]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][10]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][21]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][21]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][13]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][13]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][28]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][28]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][8]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][8]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][45]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][45]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][22]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][22]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][6]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][6]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][14]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][14]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][29]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][29]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][5]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][5]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][42]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][42]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][20]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][20]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][4]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][4]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][12]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][12]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_div:div|pa.a[0]                                                ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_div:div|pa.a[0]                                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mstatus.upie                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mstatus.upie                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[10]                                         ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[10]                                         ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[9]                                          ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[9]                                          ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][47]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][47]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][11]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][11]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][48]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][48]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.657      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'HCLK'                                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; HRESETn                   ; HCLK       ; 1.183  ; 1.183  ; Rise       ; HCLK            ;
; dbg_addr[*]               ; HCLK       ; 19.181 ; 19.181 ; Rise       ; HCLK            ;
;  dbg_addr[0]              ; HCLK       ; 12.058 ; 12.058 ; Rise       ; HCLK            ;
;  dbg_addr[1]              ; HCLK       ; 13.524 ; 13.524 ; Rise       ; HCLK            ;
;  dbg_addr[2]              ; HCLK       ; 14.269 ; 14.269 ; Rise       ; HCLK            ;
;  dbg_addr[3]              ; HCLK       ; 14.123 ; 14.123 ; Rise       ; HCLK            ;
;  dbg_addr[4]              ; HCLK       ; 13.188 ; 13.188 ; Rise       ; HCLK            ;
;  dbg_addr[5]              ; HCLK       ; 17.417 ; 17.417 ; Rise       ; HCLK            ;
;  dbg_addr[6]              ; HCLK       ; 17.227 ; 17.227 ; Rise       ; HCLK            ;
;  dbg_addr[7]              ; HCLK       ; 18.957 ; 18.957 ; Rise       ; HCLK            ;
;  dbg_addr[8]              ; HCLK       ; 18.569 ; 18.569 ; Rise       ; HCLK            ;
;  dbg_addr[9]              ; HCLK       ; 12.451 ; 12.451 ; Rise       ; HCLK            ;
;  dbg_addr[10]             ; HCLK       ; 19.181 ; 19.181 ; Rise       ; HCLK            ;
;  dbg_addr[11]             ; HCLK       ; 18.949 ; 18.949 ; Rise       ; HCLK            ;
;  dbg_addr[12]             ; HCLK       ; 16.248 ; 16.248 ; Rise       ; HCLK            ;
;  dbg_addr[13]             ; HCLK       ; 16.422 ; 16.422 ; Rise       ; HCLK            ;
;  dbg_addr[14]             ; HCLK       ; 16.927 ; 16.927 ; Rise       ; HCLK            ;
;  dbg_addr[15]             ; HCLK       ; 16.606 ; 16.606 ; Rise       ; HCLK            ;
; dbg_dati[*]               ; HCLK       ; 4.157  ; 4.157  ; Rise       ; HCLK            ;
;  dbg_dati[0]              ; HCLK       ; 3.381  ; 3.381  ; Rise       ; HCLK            ;
;  dbg_dati[1]              ; HCLK       ; 3.859  ; 3.859  ; Rise       ; HCLK            ;
;  dbg_dati[2]              ; HCLK       ; 3.356  ; 3.356  ; Rise       ; HCLK            ;
;  dbg_dati[3]              ; HCLK       ; 3.380  ; 3.380  ; Rise       ; HCLK            ;
;  dbg_dati[4]              ; HCLK       ; 3.963  ; 3.963  ; Rise       ; HCLK            ;
;  dbg_dati[5]              ; HCLK       ; 4.021  ; 4.021  ; Rise       ; HCLK            ;
;  dbg_dati[6]              ; HCLK       ; 3.545  ; 3.545  ; Rise       ; HCLK            ;
;  dbg_dati[7]              ; HCLK       ; 3.387  ; 3.387  ; Rise       ; HCLK            ;
;  dbg_dati[8]              ; HCLK       ; 3.262  ; 3.262  ; Rise       ; HCLK            ;
;  dbg_dati[9]              ; HCLK       ; 3.902  ; 3.902  ; Rise       ; HCLK            ;
;  dbg_dati[10]             ; HCLK       ; 3.518  ; 3.518  ; Rise       ; HCLK            ;
;  dbg_dati[11]             ; HCLK       ; 3.792  ; 3.792  ; Rise       ; HCLK            ;
;  dbg_dati[12]             ; HCLK       ; 3.782  ; 3.782  ; Rise       ; HCLK            ;
;  dbg_dati[13]             ; HCLK       ; 4.157  ; 4.157  ; Rise       ; HCLK            ;
;  dbg_dati[14]             ; HCLK       ; 3.742  ; 3.742  ; Rise       ; HCLK            ;
;  dbg_dati[15]             ; HCLK       ; 3.305  ; 3.305  ; Rise       ; HCLK            ;
;  dbg_dati[16]             ; HCLK       ; 3.238  ; 3.238  ; Rise       ; HCLK            ;
;  dbg_dati[17]             ; HCLK       ; 3.870  ; 3.870  ; Rise       ; HCLK            ;
;  dbg_dati[18]             ; HCLK       ; 3.540  ; 3.540  ; Rise       ; HCLK            ;
;  dbg_dati[19]             ; HCLK       ; 4.011  ; 4.011  ; Rise       ; HCLK            ;
;  dbg_dati[20]             ; HCLK       ; 3.926  ; 3.926  ; Rise       ; HCLK            ;
;  dbg_dati[21]             ; HCLK       ; 3.803  ; 3.803  ; Rise       ; HCLK            ;
;  dbg_dati[22]             ; HCLK       ; 3.594  ; 3.594  ; Rise       ; HCLK            ;
;  dbg_dati[23]             ; HCLK       ; 3.453  ; 3.453  ; Rise       ; HCLK            ;
;  dbg_dati[24]             ; HCLK       ; 3.410  ; 3.410  ; Rise       ; HCLK            ;
;  dbg_dati[25]             ; HCLK       ; 3.974  ; 3.974  ; Rise       ; HCLK            ;
;  dbg_dati[26]             ; HCLK       ; 3.990  ; 3.990  ; Rise       ; HCLK            ;
;  dbg_dati[27]             ; HCLK       ; 3.313  ; 3.313  ; Rise       ; HCLK            ;
;  dbg_dati[28]             ; HCLK       ; 3.690  ; 3.690  ; Rise       ; HCLK            ;
;  dbg_dati[29]             ; HCLK       ; 3.756  ; 3.756  ; Rise       ; HCLK            ;
;  dbg_dati[30]             ; HCLK       ; 3.792  ; 3.792  ; Rise       ; HCLK            ;
;  dbg_dati[31]             ; HCLK       ; 3.672  ; 3.672  ; Rise       ; HCLK            ;
; dbg_stall                 ; HCLK       ; 31.857 ; 31.857 ; Rise       ; HCLK            ;
; dbg_strb                  ; HCLK       ; 6.168  ; 6.168  ; Rise       ; HCLK            ;
; dbg_we                    ; HCLK       ; 6.253  ; 6.253  ; Rise       ; HCLK            ;
; ext_int[*]                ; HCLK       ; 4.209  ; 4.209  ; Rise       ; HCLK            ;
;  ext_int[1]               ; HCLK       ; 4.209  ; 4.209  ; Rise       ; HCLK            ;
;  ext_int[3]               ; HCLK       ; 3.972  ; 3.972  ; Rise       ; HCLK            ;
; ext_nmi                   ; HCLK       ; 13.474 ; 13.474 ; Rise       ; HCLK            ;
; ext_sint                  ; HCLK       ; 4.666  ; 4.666  ; Rise       ; HCLK            ;
; ext_tint                  ; HCLK       ; 3.938  ; 3.938  ; Rise       ; HCLK            ;
; pma_adr_i[0][*]           ; HCLK       ; 91.094 ; 91.094 ; Rise       ; HCLK            ;
;  pma_adr_i[0][0]          ; HCLK       ; 91.094 ; 91.094 ; Rise       ; HCLK            ;
;  pma_adr_i[0][1]          ; HCLK       ; 90.868 ; 90.868 ; Rise       ; HCLK            ;
;  pma_adr_i[0][2]          ; HCLK       ; 90.910 ; 90.910 ; Rise       ; HCLK            ;
;  pma_adr_i[0][3]          ; HCLK       ; 90.590 ; 90.590 ; Rise       ; HCLK            ;
;  pma_adr_i[0][4]          ; HCLK       ; 90.107 ; 90.107 ; Rise       ; HCLK            ;
;  pma_adr_i[0][5]          ; HCLK       ; 89.950 ; 89.950 ; Rise       ; HCLK            ;
;  pma_adr_i[0][6]          ; HCLK       ; 88.345 ; 88.345 ; Rise       ; HCLK            ;
;  pma_adr_i[0][7]          ; HCLK       ; 86.984 ; 86.984 ; Rise       ; HCLK            ;
;  pma_adr_i[0][8]          ; HCLK       ; 85.777 ; 85.777 ; Rise       ; HCLK            ;
;  pma_adr_i[0][9]          ; HCLK       ; 82.955 ; 82.955 ; Rise       ; HCLK            ;
;  pma_adr_i[0][10]         ; HCLK       ; 80.577 ; 80.577 ; Rise       ; HCLK            ;
;  pma_adr_i[0][11]         ; HCLK       ; 79.146 ; 79.146 ; Rise       ; HCLK            ;
;  pma_adr_i[0][12]         ; HCLK       ; 76.586 ; 76.586 ; Rise       ; HCLK            ;
;  pma_adr_i[0][13]         ; HCLK       ; 74.163 ; 74.163 ; Rise       ; HCLK            ;
;  pma_adr_i[0][14]         ; HCLK       ; 71.880 ; 71.880 ; Rise       ; HCLK            ;
;  pma_adr_i[0][15]         ; HCLK       ; 69.997 ; 69.997 ; Rise       ; HCLK            ;
;  pma_adr_i[0][16]         ; HCLK       ; 66.462 ; 66.462 ; Rise       ; HCLK            ;
;  pma_adr_i[0][17]         ; HCLK       ; 64.167 ; 64.167 ; Rise       ; HCLK            ;
;  pma_adr_i[0][18]         ; HCLK       ; 61.549 ; 61.549 ; Rise       ; HCLK            ;
;  pma_adr_i[0][19]         ; HCLK       ; 59.178 ; 59.178 ; Rise       ; HCLK            ;
;  pma_adr_i[0][20]         ; HCLK       ; 57.264 ; 57.264 ; Rise       ; HCLK            ;
;  pma_adr_i[0][21]         ; HCLK       ; 55.471 ; 55.471 ; Rise       ; HCLK            ;
;  pma_adr_i[0][22]         ; HCLK       ; 52.805 ; 52.805 ; Rise       ; HCLK            ;
;  pma_adr_i[0][23]         ; HCLK       ; 50.499 ; 50.499 ; Rise       ; HCLK            ;
;  pma_adr_i[0][24]         ; HCLK       ; 49.835 ; 49.835 ; Rise       ; HCLK            ;
;  pma_adr_i[0][25]         ; HCLK       ; 46.905 ; 46.905 ; Rise       ; HCLK            ;
;  pma_adr_i[0][26]         ; HCLK       ; 43.540 ; 43.540 ; Rise       ; HCLK            ;
;  pma_adr_i[0][27]         ; HCLK       ; 40.348 ; 40.348 ; Rise       ; HCLK            ;
;  pma_adr_i[0][28]         ; HCLK       ; 37.183 ; 37.183 ; Rise       ; HCLK            ;
;  pma_adr_i[0][29]         ; HCLK       ; 36.805 ; 36.805 ; Rise       ; HCLK            ;
; pma_adr_i[1][*]           ; HCLK       ; 97.226 ; 97.226 ; Rise       ; HCLK            ;
;  pma_adr_i[1][0]          ; HCLK       ; 97.226 ; 97.226 ; Rise       ; HCLK            ;
;  pma_adr_i[1][1]          ; HCLK       ; 96.689 ; 96.689 ; Rise       ; HCLK            ;
;  pma_adr_i[1][2]          ; HCLK       ; 96.243 ; 96.243 ; Rise       ; HCLK            ;
;  pma_adr_i[1][3]          ; HCLK       ; 96.310 ; 96.310 ; Rise       ; HCLK            ;
;  pma_adr_i[1][4]          ; HCLK       ; 96.056 ; 96.056 ; Rise       ; HCLK            ;
;  pma_adr_i[1][5]          ; HCLK       ; 95.895 ; 95.895 ; Rise       ; HCLK            ;
;  pma_adr_i[1][6]          ; HCLK       ; 93.792 ; 93.792 ; Rise       ; HCLK            ;
;  pma_adr_i[1][7]          ; HCLK       ; 91.984 ; 91.984 ; Rise       ; HCLK            ;
;  pma_adr_i[1][8]          ; HCLK       ; 90.392 ; 90.392 ; Rise       ; HCLK            ;
;  pma_adr_i[1][9]          ; HCLK       ; 87.980 ; 87.980 ; Rise       ; HCLK            ;
;  pma_adr_i[1][10]         ; HCLK       ; 86.766 ; 86.766 ; Rise       ; HCLK            ;
;  pma_adr_i[1][11]         ; HCLK       ; 84.068 ; 84.068 ; Rise       ; HCLK            ;
;  pma_adr_i[1][12]         ; HCLK       ; 81.623 ; 81.623 ; Rise       ; HCLK            ;
;  pma_adr_i[1][13]         ; HCLK       ; 79.228 ; 79.228 ; Rise       ; HCLK            ;
;  pma_adr_i[1][14]         ; HCLK       ; 76.987 ; 76.987 ; Rise       ; HCLK            ;
;  pma_adr_i[1][15]         ; HCLK       ; 73.480 ; 73.480 ; Rise       ; HCLK            ;
;  pma_adr_i[1][16]         ; HCLK       ; 71.809 ; 71.809 ; Rise       ; HCLK            ;
;  pma_adr_i[1][17]         ; HCLK       ; 69.483 ; 69.483 ; Rise       ; HCLK            ;
;  pma_adr_i[1][18]         ; HCLK       ; 67.478 ; 67.478 ; Rise       ; HCLK            ;
;  pma_adr_i[1][19]         ; HCLK       ; 64.627 ; 64.627 ; Rise       ; HCLK            ;
;  pma_adr_i[1][20]         ; HCLK       ; 62.206 ; 62.206 ; Rise       ; HCLK            ;
;  pma_adr_i[1][21]         ; HCLK       ; 59.363 ; 59.363 ; Rise       ; HCLK            ;
;  pma_adr_i[1][22]         ; HCLK       ; 56.528 ; 56.528 ; Rise       ; HCLK            ;
;  pma_adr_i[1][23]         ; HCLK       ; 54.245 ; 54.245 ; Rise       ; HCLK            ;
;  pma_adr_i[1][24]         ; HCLK       ; 49.176 ; 49.176 ; Rise       ; HCLK            ;
;  pma_adr_i[1][25]         ; HCLK       ; 46.546 ; 46.546 ; Rise       ; HCLK            ;
;  pma_adr_i[1][26]         ; HCLK       ; 47.147 ; 47.147 ; Rise       ; HCLK            ;
;  pma_adr_i[1][27]         ; HCLK       ; 43.642 ; 43.642 ; Rise       ; HCLK            ;
;  pma_adr_i[1][28]         ; HCLK       ; 40.711 ; 40.711 ; Rise       ; HCLK            ;
;  pma_adr_i[1][29]         ; HCLK       ; 39.533 ; 39.533 ; Rise       ; HCLK            ;
; pma_adr_i[2][*]           ; HCLK       ; 93.793 ; 93.793 ; Rise       ; HCLK            ;
;  pma_adr_i[2][0]          ; HCLK       ; 93.793 ; 93.793 ; Rise       ; HCLK            ;
;  pma_adr_i[2][1]          ; HCLK       ; 92.374 ; 92.374 ; Rise       ; HCLK            ;
;  pma_adr_i[2][2]          ; HCLK       ; 93.552 ; 93.552 ; Rise       ; HCLK            ;
;  pma_adr_i[2][3]          ; HCLK       ; 92.706 ; 92.706 ; Rise       ; HCLK            ;
;  pma_adr_i[2][4]          ; HCLK       ; 91.975 ; 91.975 ; Rise       ; HCLK            ;
;  pma_adr_i[2][5]          ; HCLK       ; 91.822 ; 91.822 ; Rise       ; HCLK            ;
;  pma_adr_i[2][6]          ; HCLK       ; 89.990 ; 89.990 ; Rise       ; HCLK            ;
;  pma_adr_i[2][7]          ; HCLK       ; 87.890 ; 87.890 ; Rise       ; HCLK            ;
;  pma_adr_i[2][8]          ; HCLK       ; 85.815 ; 85.815 ; Rise       ; HCLK            ;
;  pma_adr_i[2][9]          ; HCLK       ; 84.209 ; 84.209 ; Rise       ; HCLK            ;
;  pma_adr_i[2][10]         ; HCLK       ; 81.365 ; 81.365 ; Rise       ; HCLK            ;
;  pma_adr_i[2][11]         ; HCLK       ; 79.938 ; 79.938 ; Rise       ; HCLK            ;
;  pma_adr_i[2][12]         ; HCLK       ; 77.415 ; 77.415 ; Rise       ; HCLK            ;
;  pma_adr_i[2][13]         ; HCLK       ; 75.758 ; 75.758 ; Rise       ; HCLK            ;
;  pma_adr_i[2][14]         ; HCLK       ; 73.937 ; 73.937 ; Rise       ; HCLK            ;
;  pma_adr_i[2][15]         ; HCLK       ; 70.684 ; 70.684 ; Rise       ; HCLK            ;
;  pma_adr_i[2][16]         ; HCLK       ; 67.802 ; 67.802 ; Rise       ; HCLK            ;
;  pma_adr_i[2][17]         ; HCLK       ; 65.029 ; 65.029 ; Rise       ; HCLK            ;
;  pma_adr_i[2][18]         ; HCLK       ; 63.118 ; 63.118 ; Rise       ; HCLK            ;
;  pma_adr_i[2][19]         ; HCLK       ; 60.987 ; 60.987 ; Rise       ; HCLK            ;
;  pma_adr_i[2][20]         ; HCLK       ; 59.596 ; 59.596 ; Rise       ; HCLK            ;
;  pma_adr_i[2][21]         ; HCLK       ; 57.271 ; 57.271 ; Rise       ; HCLK            ;
;  pma_adr_i[2][22]         ; HCLK       ; 53.808 ; 53.808 ; Rise       ; HCLK            ;
;  pma_adr_i[2][23]         ; HCLK       ; 52.120 ; 52.120 ; Rise       ; HCLK            ;
;  pma_adr_i[2][24]         ; HCLK       ; 49.123 ; 49.123 ; Rise       ; HCLK            ;
;  pma_adr_i[2][25]         ; HCLK       ; 45.897 ; 45.897 ; Rise       ; HCLK            ;
;  pma_adr_i[2][26]         ; HCLK       ; 43.748 ; 43.748 ; Rise       ; HCLK            ;
;  pma_adr_i[2][27]         ; HCLK       ; 40.796 ; 40.796 ; Rise       ; HCLK            ;
;  pma_adr_i[2][28]         ; HCLK       ; 39.169 ; 39.169 ; Rise       ; HCLK            ;
;  pma_adr_i[2][29]         ; HCLK       ; 38.857 ; 38.857 ; Rise       ; HCLK            ;
; pma_cfg_i[0].a[*]         ; HCLK       ; 24.764 ; 24.764 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[0]        ; HCLK       ; 24.701 ; 24.701 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[1]        ; HCLK       ; 24.764 ; 24.764 ; Rise       ; HCLK            ;
; pma_cfg_i[0].m            ; HCLK       ; 16.469 ; 16.469 ; Rise       ; HCLK            ;
; pma_cfg_i[0].mem_type[*]  ; HCLK       ; 18.226 ; 18.226 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[0] ; HCLK       ; 18.226 ; 18.226 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[1] ; HCLK       ; 17.605 ; 17.605 ; Rise       ; HCLK            ;
; pma_cfg_i[0].r            ; HCLK       ; 18.189 ; 18.189 ; Rise       ; HCLK            ;
; pma_cfg_i[0].w            ; HCLK       ; 15.559 ; 15.559 ; Rise       ; HCLK            ;
; pma_cfg_i[0].x            ; HCLK       ; 18.452 ; 18.452 ; Rise       ; HCLK            ;
; pma_cfg_i[1].a[*]         ; HCLK       ; 28.875 ; 28.875 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[0]        ; HCLK       ; 28.875 ; 28.875 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[1]        ; HCLK       ; 28.875 ; 28.875 ; Rise       ; HCLK            ;
; pma_cfg_i[1].m            ; HCLK       ; 16.896 ; 16.896 ; Rise       ; HCLK            ;
; pma_cfg_i[1].mem_type[*]  ; HCLK       ; 18.166 ; 18.166 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[0] ; HCLK       ; 18.166 ; 18.166 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[1] ; HCLK       ; 18.133 ; 18.133 ; Rise       ; HCLK            ;
; pma_cfg_i[1].r            ; HCLK       ; 18.429 ; 18.429 ; Rise       ; HCLK            ;
; pma_cfg_i[1].w            ; HCLK       ; 16.048 ; 16.048 ; Rise       ; HCLK            ;
; pma_cfg_i[1].x            ; HCLK       ; 17.957 ; 17.957 ; Rise       ; HCLK            ;
; pma_cfg_i[2].a[*]         ; HCLK       ; 26.240 ; 26.240 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[0]        ; HCLK       ; 26.240 ; 26.240 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[1]        ; HCLK       ; 25.732 ; 25.732 ; Rise       ; HCLK            ;
; pma_cfg_i[2].m            ; HCLK       ; 16.249 ; 16.249 ; Rise       ; HCLK            ;
; pma_cfg_i[2].mem_type[*]  ; HCLK       ; 17.903 ; 17.903 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[0] ; HCLK       ; 17.681 ; 17.681 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[1] ; HCLK       ; 17.903 ; 17.903 ; Rise       ; HCLK            ;
; pma_cfg_i[2].r            ; HCLK       ; 17.827 ; 17.827 ; Rise       ; HCLK            ;
; pma_cfg_i[2].w            ; HCLK       ; 15.756 ; 15.756 ; Rise       ; HCLK            ;
; pma_cfg_i[2].x            ; HCLK       ; 17.177 ; 17.177 ; Rise       ; HCLK            ;
+---------------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+---------------------------+------------+---------+---------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+---------------------------+------------+---------+---------+------------+-----------------+
; HRESETn                   ; HCLK       ; -0.296  ; -0.296  ; Rise       ; HCLK            ;
; dbg_addr[*]               ; HCLK       ; -3.275  ; -3.275  ; Rise       ; HCLK            ;
;  dbg_addr[0]              ; HCLK       ; -3.275  ; -3.275  ; Rise       ; HCLK            ;
;  dbg_addr[1]              ; HCLK       ; -3.760  ; -3.760  ; Rise       ; HCLK            ;
;  dbg_addr[2]              ; HCLK       ; -3.511  ; -3.511  ; Rise       ; HCLK            ;
;  dbg_addr[3]              ; HCLK       ; -3.426  ; -3.426  ; Rise       ; HCLK            ;
;  dbg_addr[4]              ; HCLK       ; -3.280  ; -3.280  ; Rise       ; HCLK            ;
;  dbg_addr[5]              ; HCLK       ; -4.412  ; -4.412  ; Rise       ; HCLK            ;
;  dbg_addr[6]              ; HCLK       ; -3.802  ; -3.802  ; Rise       ; HCLK            ;
;  dbg_addr[7]              ; HCLK       ; -3.776  ; -3.776  ; Rise       ; HCLK            ;
;  dbg_addr[8]              ; HCLK       ; -3.474  ; -3.474  ; Rise       ; HCLK            ;
;  dbg_addr[9]              ; HCLK       ; -4.602  ; -4.602  ; Rise       ; HCLK            ;
;  dbg_addr[10]             ; HCLK       ; -3.994  ; -3.994  ; Rise       ; HCLK            ;
;  dbg_addr[11]             ; HCLK       ; -3.866  ; -3.866  ; Rise       ; HCLK            ;
;  dbg_addr[12]             ; HCLK       ; -4.659  ; -4.659  ; Rise       ; HCLK            ;
;  dbg_addr[13]             ; HCLK       ; -5.072  ; -5.072  ; Rise       ; HCLK            ;
;  dbg_addr[14]             ; HCLK       ; -5.010  ; -5.010  ; Rise       ; HCLK            ;
;  dbg_addr[15]             ; HCLK       ; -4.696  ; -4.696  ; Rise       ; HCLK            ;
; dbg_dati[*]               ; HCLK       ; -3.008  ; -3.008  ; Rise       ; HCLK            ;
;  dbg_dati[0]              ; HCLK       ; -3.151  ; -3.151  ; Rise       ; HCLK            ;
;  dbg_dati[1]              ; HCLK       ; -3.629  ; -3.629  ; Rise       ; HCLK            ;
;  dbg_dati[2]              ; HCLK       ; -3.126  ; -3.126  ; Rise       ; HCLK            ;
;  dbg_dati[3]              ; HCLK       ; -3.150  ; -3.150  ; Rise       ; HCLK            ;
;  dbg_dati[4]              ; HCLK       ; -3.733  ; -3.733  ; Rise       ; HCLK            ;
;  dbg_dati[5]              ; HCLK       ; -3.791  ; -3.791  ; Rise       ; HCLK            ;
;  dbg_dati[6]              ; HCLK       ; -3.315  ; -3.315  ; Rise       ; HCLK            ;
;  dbg_dati[7]              ; HCLK       ; -3.157  ; -3.157  ; Rise       ; HCLK            ;
;  dbg_dati[8]              ; HCLK       ; -3.032  ; -3.032  ; Rise       ; HCLK            ;
;  dbg_dati[9]              ; HCLK       ; -3.672  ; -3.672  ; Rise       ; HCLK            ;
;  dbg_dati[10]             ; HCLK       ; -3.288  ; -3.288  ; Rise       ; HCLK            ;
;  dbg_dati[11]             ; HCLK       ; -3.562  ; -3.562  ; Rise       ; HCLK            ;
;  dbg_dati[12]             ; HCLK       ; -3.552  ; -3.552  ; Rise       ; HCLK            ;
;  dbg_dati[13]             ; HCLK       ; -3.927  ; -3.927  ; Rise       ; HCLK            ;
;  dbg_dati[14]             ; HCLK       ; -3.512  ; -3.512  ; Rise       ; HCLK            ;
;  dbg_dati[15]             ; HCLK       ; -3.075  ; -3.075  ; Rise       ; HCLK            ;
;  dbg_dati[16]             ; HCLK       ; -3.008  ; -3.008  ; Rise       ; HCLK            ;
;  dbg_dati[17]             ; HCLK       ; -3.640  ; -3.640  ; Rise       ; HCLK            ;
;  dbg_dati[18]             ; HCLK       ; -3.310  ; -3.310  ; Rise       ; HCLK            ;
;  dbg_dati[19]             ; HCLK       ; -3.781  ; -3.781  ; Rise       ; HCLK            ;
;  dbg_dati[20]             ; HCLK       ; -3.696  ; -3.696  ; Rise       ; HCLK            ;
;  dbg_dati[21]             ; HCLK       ; -3.573  ; -3.573  ; Rise       ; HCLK            ;
;  dbg_dati[22]             ; HCLK       ; -3.364  ; -3.364  ; Rise       ; HCLK            ;
;  dbg_dati[23]             ; HCLK       ; -3.223  ; -3.223  ; Rise       ; HCLK            ;
;  dbg_dati[24]             ; HCLK       ; -3.180  ; -3.180  ; Rise       ; HCLK            ;
;  dbg_dati[25]             ; HCLK       ; -3.744  ; -3.744  ; Rise       ; HCLK            ;
;  dbg_dati[26]             ; HCLK       ; -3.760  ; -3.760  ; Rise       ; HCLK            ;
;  dbg_dati[27]             ; HCLK       ; -3.083  ; -3.083  ; Rise       ; HCLK            ;
;  dbg_dati[28]             ; HCLK       ; -3.460  ; -3.460  ; Rise       ; HCLK            ;
;  dbg_dati[29]             ; HCLK       ; -3.526  ; -3.526  ; Rise       ; HCLK            ;
;  dbg_dati[30]             ; HCLK       ; -3.562  ; -3.562  ; Rise       ; HCLK            ;
;  dbg_dati[31]             ; HCLK       ; -3.442  ; -3.442  ; Rise       ; HCLK            ;
; dbg_stall                 ; HCLK       ; -4.140  ; -4.140  ; Rise       ; HCLK            ;
; dbg_strb                  ; HCLK       ; -4.289  ; -4.289  ; Rise       ; HCLK            ;
; dbg_we                    ; HCLK       ; -4.000  ; -4.000  ; Rise       ; HCLK            ;
; ext_int[*]                ; HCLK       ; -3.742  ; -3.742  ; Rise       ; HCLK            ;
;  ext_int[1]               ; HCLK       ; -3.979  ; -3.979  ; Rise       ; HCLK            ;
;  ext_int[3]               ; HCLK       ; -3.742  ; -3.742  ; Rise       ; HCLK            ;
; ext_nmi                   ; HCLK       ; -3.980  ; -3.980  ; Rise       ; HCLK            ;
; ext_sint                  ; HCLK       ; -4.436  ; -4.436  ; Rise       ; HCLK            ;
; ext_tint                  ; HCLK       ; -3.708  ; -3.708  ; Rise       ; HCLK            ;
; pma_adr_i[0][*]           ; HCLK       ; -10.868 ; -10.868 ; Rise       ; HCLK            ;
;  pma_adr_i[0][0]          ; HCLK       ; -13.931 ; -13.931 ; Rise       ; HCLK            ;
;  pma_adr_i[0][1]          ; HCLK       ; -13.639 ; -13.639 ; Rise       ; HCLK            ;
;  pma_adr_i[0][2]          ; HCLK       ; -13.192 ; -13.192 ; Rise       ; HCLK            ;
;  pma_adr_i[0][3]          ; HCLK       ; -13.303 ; -13.303 ; Rise       ; HCLK            ;
;  pma_adr_i[0][4]          ; HCLK       ; -12.993 ; -12.993 ; Rise       ; HCLK            ;
;  pma_adr_i[0][5]          ; HCLK       ; -12.761 ; -12.761 ; Rise       ; HCLK            ;
;  pma_adr_i[0][6]          ; HCLK       ; -12.595 ; -12.595 ; Rise       ; HCLK            ;
;  pma_adr_i[0][7]          ; HCLK       ; -12.687 ; -12.687 ; Rise       ; HCLK            ;
;  pma_adr_i[0][8]          ; HCLK       ; -12.629 ; -12.629 ; Rise       ; HCLK            ;
;  pma_adr_i[0][9]          ; HCLK       ; -12.989 ; -12.989 ; Rise       ; HCLK            ;
;  pma_adr_i[0][10]         ; HCLK       ; -12.691 ; -12.691 ; Rise       ; HCLK            ;
;  pma_adr_i[0][11]         ; HCLK       ; -12.437 ; -12.437 ; Rise       ; HCLK            ;
;  pma_adr_i[0][12]         ; HCLK       ; -12.985 ; -12.985 ; Rise       ; HCLK            ;
;  pma_adr_i[0][13]         ; HCLK       ; -12.014 ; -12.014 ; Rise       ; HCLK            ;
;  pma_adr_i[0][14]         ; HCLK       ; -12.522 ; -12.522 ; Rise       ; HCLK            ;
;  pma_adr_i[0][15]         ; HCLK       ; -12.217 ; -12.217 ; Rise       ; HCLK            ;
;  pma_adr_i[0][16]         ; HCLK       ; -11.820 ; -11.820 ; Rise       ; HCLK            ;
;  pma_adr_i[0][17]         ; HCLK       ; -12.440 ; -12.440 ; Rise       ; HCLK            ;
;  pma_adr_i[0][18]         ; HCLK       ; -12.697 ; -12.697 ; Rise       ; HCLK            ;
;  pma_adr_i[0][19]         ; HCLK       ; -12.423 ; -12.423 ; Rise       ; HCLK            ;
;  pma_adr_i[0][20]         ; HCLK       ; -11.896 ; -11.896 ; Rise       ; HCLK            ;
;  pma_adr_i[0][21]         ; HCLK       ; -11.551 ; -11.551 ; Rise       ; HCLK            ;
;  pma_adr_i[0][22]         ; HCLK       ; -11.949 ; -11.949 ; Rise       ; HCLK            ;
;  pma_adr_i[0][23]         ; HCLK       ; -11.791 ; -11.791 ; Rise       ; HCLK            ;
;  pma_adr_i[0][24]         ; HCLK       ; -11.616 ; -11.616 ; Rise       ; HCLK            ;
;  pma_adr_i[0][25]         ; HCLK       ; -12.295 ; -12.295 ; Rise       ; HCLK            ;
;  pma_adr_i[0][26]         ; HCLK       ; -11.734 ; -11.734 ; Rise       ; HCLK            ;
;  pma_adr_i[0][27]         ; HCLK       ; -11.505 ; -11.505 ; Rise       ; HCLK            ;
;  pma_adr_i[0][28]         ; HCLK       ; -11.288 ; -11.288 ; Rise       ; HCLK            ;
;  pma_adr_i[0][29]         ; HCLK       ; -10.868 ; -10.868 ; Rise       ; HCLK            ;
; pma_adr_i[1][*]           ; HCLK       ; -8.218  ; -8.218  ; Rise       ; HCLK            ;
;  pma_adr_i[1][0]          ; HCLK       ; -13.696 ; -13.696 ; Rise       ; HCLK            ;
;  pma_adr_i[1][1]          ; HCLK       ; -13.564 ; -13.564 ; Rise       ; HCLK            ;
;  pma_adr_i[1][2]          ; HCLK       ; -13.325 ; -13.325 ; Rise       ; HCLK            ;
;  pma_adr_i[1][3]          ; HCLK       ; -13.772 ; -13.772 ; Rise       ; HCLK            ;
;  pma_adr_i[1][4]          ; HCLK       ; -13.400 ; -13.400 ; Rise       ; HCLK            ;
;  pma_adr_i[1][5]          ; HCLK       ; -13.154 ; -13.154 ; Rise       ; HCLK            ;
;  pma_adr_i[1][6]          ; HCLK       ; -13.450 ; -13.450 ; Rise       ; HCLK            ;
;  pma_adr_i[1][7]          ; HCLK       ; -13.279 ; -13.279 ; Rise       ; HCLK            ;
;  pma_adr_i[1][8]          ; HCLK       ; -13.013 ; -13.013 ; Rise       ; HCLK            ;
;  pma_adr_i[1][9]          ; HCLK       ; -12.976 ; -12.976 ; Rise       ; HCLK            ;
;  pma_adr_i[1][10]         ; HCLK       ; -13.146 ; -13.146 ; Rise       ; HCLK            ;
;  pma_adr_i[1][11]         ; HCLK       ; -12.741 ; -12.741 ; Rise       ; HCLK            ;
;  pma_adr_i[1][12]         ; HCLK       ; -12.444 ; -12.444 ; Rise       ; HCLK            ;
;  pma_adr_i[1][13]         ; HCLK       ; -12.777 ; -12.777 ; Rise       ; HCLK            ;
;  pma_adr_i[1][14]         ; HCLK       ; -12.602 ; -12.602 ; Rise       ; HCLK            ;
;  pma_adr_i[1][15]         ; HCLK       ; -12.257 ; -12.257 ; Rise       ; HCLK            ;
;  pma_adr_i[1][16]         ; HCLK       ; -12.218 ; -12.218 ; Rise       ; HCLK            ;
;  pma_adr_i[1][17]         ; HCLK       ; -12.728 ; -12.728 ; Rise       ; HCLK            ;
;  pma_adr_i[1][18]         ; HCLK       ; -12.259 ; -12.259 ; Rise       ; HCLK            ;
;  pma_adr_i[1][19]         ; HCLK       ; -12.244 ; -12.244 ; Rise       ; HCLK            ;
;  pma_adr_i[1][20]         ; HCLK       ; -12.806 ; -12.806 ; Rise       ; HCLK            ;
;  pma_adr_i[1][21]         ; HCLK       ; -11.953 ; -11.953 ; Rise       ; HCLK            ;
;  pma_adr_i[1][22]         ; HCLK       ; -11.715 ; -11.715 ; Rise       ; HCLK            ;
;  pma_adr_i[1][23]         ; HCLK       ; -11.860 ; -11.860 ; Rise       ; HCLK            ;
;  pma_adr_i[1][24]         ; HCLK       ; -8.218  ; -8.218  ; Rise       ; HCLK            ;
;  pma_adr_i[1][25]         ; HCLK       ; -8.724  ; -8.724  ; Rise       ; HCLK            ;
;  pma_adr_i[1][26]         ; HCLK       ; -11.016 ; -11.016 ; Rise       ; HCLK            ;
;  pma_adr_i[1][27]         ; HCLK       ; -11.248 ; -11.248 ; Rise       ; HCLK            ;
;  pma_adr_i[1][28]         ; HCLK       ; -11.712 ; -11.712 ; Rise       ; HCLK            ;
;  pma_adr_i[1][29]         ; HCLK       ; -10.189 ; -10.189 ; Rise       ; HCLK            ;
; pma_adr_i[2][*]           ; HCLK       ; -10.335 ; -10.335 ; Rise       ; HCLK            ;
;  pma_adr_i[2][0]          ; HCLK       ; -13.384 ; -13.384 ; Rise       ; HCLK            ;
;  pma_adr_i[2][1]          ; HCLK       ; -12.777 ; -12.777 ; Rise       ; HCLK            ;
;  pma_adr_i[2][2]          ; HCLK       ; -13.418 ; -13.418 ; Rise       ; HCLK            ;
;  pma_adr_i[2][3]          ; HCLK       ; -12.613 ; -12.613 ; Rise       ; HCLK            ;
;  pma_adr_i[2][4]          ; HCLK       ; -12.500 ; -12.500 ; Rise       ; HCLK            ;
;  pma_adr_i[2][5]          ; HCLK       ; -12.383 ; -12.383 ; Rise       ; HCLK            ;
;  pma_adr_i[2][6]          ; HCLK       ; -12.502 ; -12.502 ; Rise       ; HCLK            ;
;  pma_adr_i[2][7]          ; HCLK       ; -12.419 ; -12.419 ; Rise       ; HCLK            ;
;  pma_adr_i[2][8]          ; HCLK       ; -12.175 ; -12.175 ; Rise       ; HCLK            ;
;  pma_adr_i[2][9]          ; HCLK       ; -12.728 ; -12.728 ; Rise       ; HCLK            ;
;  pma_adr_i[2][10]         ; HCLK       ; -12.278 ; -12.278 ; Rise       ; HCLK            ;
;  pma_adr_i[2][11]         ; HCLK       ; -11.885 ; -11.885 ; Rise       ; HCLK            ;
;  pma_adr_i[2][12]         ; HCLK       ; -12.239 ; -12.239 ; Rise       ; HCLK            ;
;  pma_adr_i[2][13]         ; HCLK       ; -12.267 ; -12.267 ; Rise       ; HCLK            ;
;  pma_adr_i[2][14]         ; HCLK       ; -12.221 ; -12.221 ; Rise       ; HCLK            ;
;  pma_adr_i[2][15]         ; HCLK       ; -12.618 ; -12.618 ; Rise       ; HCLK            ;
;  pma_adr_i[2][16]         ; HCLK       ; -12.254 ; -12.254 ; Rise       ; HCLK            ;
;  pma_adr_i[2][17]         ; HCLK       ; -12.890 ; -12.890 ; Rise       ; HCLK            ;
;  pma_adr_i[2][18]         ; HCLK       ; -11.837 ; -11.837 ; Rise       ; HCLK            ;
;  pma_adr_i[2][19]         ; HCLK       ; -12.197 ; -12.197 ; Rise       ; HCLK            ;
;  pma_adr_i[2][20]         ; HCLK       ; -11.438 ; -11.438 ; Rise       ; HCLK            ;
;  pma_adr_i[2][21]         ; HCLK       ; -11.879 ; -11.879 ; Rise       ; HCLK            ;
;  pma_adr_i[2][22]         ; HCLK       ; -11.933 ; -11.933 ; Rise       ; HCLK            ;
;  pma_adr_i[2][23]         ; HCLK       ; -11.559 ; -11.559 ; Rise       ; HCLK            ;
;  pma_adr_i[2][24]         ; HCLK       ; -11.382 ; -11.382 ; Rise       ; HCLK            ;
;  pma_adr_i[2][25]         ; HCLK       ; -11.882 ; -11.882 ; Rise       ; HCLK            ;
;  pma_adr_i[2][26]         ; HCLK       ; -10.335 ; -10.335 ; Rise       ; HCLK            ;
;  pma_adr_i[2][27]         ; HCLK       ; -10.774 ; -10.774 ; Rise       ; HCLK            ;
;  pma_adr_i[2][28]         ; HCLK       ; -11.166 ; -11.166 ; Rise       ; HCLK            ;
;  pma_adr_i[2][29]         ; HCLK       ; -10.392 ; -10.392 ; Rise       ; HCLK            ;
; pma_cfg_i[0].a[*]         ; HCLK       ; -4.973  ; -4.973  ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[0]        ; HCLK       ; -4.973  ; -4.973  ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[1]        ; HCLK       ; -5.121  ; -5.121  ; Rise       ; HCLK            ;
; pma_cfg_i[0].m            ; HCLK       ; -6.947  ; -6.947  ; Rise       ; HCLK            ;
; pma_cfg_i[0].mem_type[*]  ; HCLK       ; -7.883  ; -7.883  ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[0] ; HCLK       ; -8.505  ; -8.505  ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[1] ; HCLK       ; -7.883  ; -7.883  ; Rise       ; HCLK            ;
; pma_cfg_i[0].r            ; HCLK       ; -8.300  ; -8.300  ; Rise       ; HCLK            ;
; pma_cfg_i[0].w            ; HCLK       ; -7.824  ; -7.824  ; Rise       ; HCLK            ;
; pma_cfg_i[0].x            ; HCLK       ; -9.413  ; -9.413  ; Rise       ; HCLK            ;
; pma_cfg_i[1].a[*]         ; HCLK       ; -8.076  ; -8.076  ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[0]        ; HCLK       ; -8.346  ; -8.346  ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[1]        ; HCLK       ; -8.076  ; -8.076  ; Rise       ; HCLK            ;
; pma_cfg_i[1].m            ; HCLK       ; -7.227  ; -7.227  ; Rise       ; HCLK            ;
; pma_cfg_i[1].mem_type[*]  ; HCLK       ; -8.391  ; -8.391  ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[0] ; HCLK       ; -8.391  ; -8.391  ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[1] ; HCLK       ; -8.498  ; -8.498  ; Rise       ; HCLK            ;
; pma_cfg_i[1].r            ; HCLK       ; -8.775  ; -8.775  ; Rise       ; HCLK            ;
; pma_cfg_i[1].w            ; HCLK       ; -8.313  ; -8.313  ; Rise       ; HCLK            ;
; pma_cfg_i[1].x            ; HCLK       ; -8.768  ; -8.768  ; Rise       ; HCLK            ;
; pma_cfg_i[2].a[*]         ; HCLK       ; -7.634  ; -7.634  ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[0]        ; HCLK       ; -7.634  ; -7.634  ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[1]        ; HCLK       ; -7.726  ; -7.726  ; Rise       ; HCLK            ;
; pma_cfg_i[2].m            ; HCLK       ; -6.727  ; -6.727  ; Rise       ; HCLK            ;
; pma_cfg_i[2].mem_type[*]  ; HCLK       ; -8.642  ; -8.642  ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[0] ; HCLK       ; -8.642  ; -8.642  ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[1] ; HCLK       ; -8.864  ; -8.864  ; Rise       ; HCLK            ;
; pma_cfg_i[2].r            ; HCLK       ; -8.589  ; -8.589  ; Rise       ; HCLK            ;
; pma_cfg_i[2].w            ; HCLK       ; -8.021  ; -8.021  ; Rise       ; HCLK            ;
; pma_cfg_i[2].x            ; HCLK       ; -8.138  ; -8.138  ; Rise       ; HCLK            ;
+---------------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dbg_ack       ; HCLK       ; 8.014 ; 8.014 ; Rise       ; HCLK            ;
; dbg_bp        ; HCLK       ; 8.753 ; 8.753 ; Rise       ; HCLK            ;
; dbg_dato[*]   ; HCLK       ; 8.960 ; 8.960 ; Rise       ; HCLK            ;
;  dbg_dato[0]  ; HCLK       ; 7.663 ; 7.663 ; Rise       ; HCLK            ;
;  dbg_dato[1]  ; HCLK       ; 8.142 ; 8.142 ; Rise       ; HCLK            ;
;  dbg_dato[2]  ; HCLK       ; 7.429 ; 7.429 ; Rise       ; HCLK            ;
;  dbg_dato[3]  ; HCLK       ; 8.225 ; 8.225 ; Rise       ; HCLK            ;
;  dbg_dato[4]  ; HCLK       ; 8.105 ; 8.105 ; Rise       ; HCLK            ;
;  dbg_dato[5]  ; HCLK       ; 7.936 ; 7.936 ; Rise       ; HCLK            ;
;  dbg_dato[6]  ; HCLK       ; 7.648 ; 7.648 ; Rise       ; HCLK            ;
;  dbg_dato[7]  ; HCLK       ; 8.219 ; 8.219 ; Rise       ; HCLK            ;
;  dbg_dato[8]  ; HCLK       ; 7.675 ; 7.675 ; Rise       ; HCLK            ;
;  dbg_dato[9]  ; HCLK       ; 7.832 ; 7.832 ; Rise       ; HCLK            ;
;  dbg_dato[10] ; HCLK       ; 8.377 ; 8.377 ; Rise       ; HCLK            ;
;  dbg_dato[11] ; HCLK       ; 7.442 ; 7.442 ; Rise       ; HCLK            ;
;  dbg_dato[12] ; HCLK       ; 7.755 ; 7.755 ; Rise       ; HCLK            ;
;  dbg_dato[13] ; HCLK       ; 7.875 ; 7.875 ; Rise       ; HCLK            ;
;  dbg_dato[14] ; HCLK       ; 8.839 ; 8.839 ; Rise       ; HCLK            ;
;  dbg_dato[15] ; HCLK       ; 7.419 ; 7.419 ; Rise       ; HCLK            ;
;  dbg_dato[16] ; HCLK       ; 7.703 ; 7.703 ; Rise       ; HCLK            ;
;  dbg_dato[17] ; HCLK       ; 7.890 ; 7.890 ; Rise       ; HCLK            ;
;  dbg_dato[18] ; HCLK       ; 7.608 ; 7.608 ; Rise       ; HCLK            ;
;  dbg_dato[19] ; HCLK       ; 7.450 ; 7.450 ; Rise       ; HCLK            ;
;  dbg_dato[20] ; HCLK       ; 8.111 ; 8.111 ; Rise       ; HCLK            ;
;  dbg_dato[21] ; HCLK       ; 7.675 ; 7.675 ; Rise       ; HCLK            ;
;  dbg_dato[22] ; HCLK       ; 7.444 ; 7.444 ; Rise       ; HCLK            ;
;  dbg_dato[23] ; HCLK       ; 7.730 ; 7.730 ; Rise       ; HCLK            ;
;  dbg_dato[24] ; HCLK       ; 8.960 ; 8.960 ; Rise       ; HCLK            ;
;  dbg_dato[25] ; HCLK       ; 7.652 ; 7.652 ; Rise       ; HCLK            ;
;  dbg_dato[26] ; HCLK       ; 7.476 ; 7.476 ; Rise       ; HCLK            ;
;  dbg_dato[27] ; HCLK       ; 8.950 ; 8.950 ; Rise       ; HCLK            ;
;  dbg_dato[28] ; HCLK       ; 7.426 ; 7.426 ; Rise       ; HCLK            ;
;  dbg_dato[29] ; HCLK       ; 7.327 ; 7.327 ; Rise       ; HCLK            ;
;  dbg_dato[30] ; HCLK       ; 7.456 ; 7.456 ; Rise       ; HCLK            ;
;  dbg_dato[31] ; HCLK       ; 7.897 ; 7.897 ; Rise       ; HCLK            ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dbg_ack       ; HCLK       ; 8.014 ; 8.014 ; Rise       ; HCLK            ;
; dbg_bp        ; HCLK       ; 8.753 ; 8.753 ; Rise       ; HCLK            ;
; dbg_dato[*]   ; HCLK       ; 7.327 ; 7.327 ; Rise       ; HCLK            ;
;  dbg_dato[0]  ; HCLK       ; 7.663 ; 7.663 ; Rise       ; HCLK            ;
;  dbg_dato[1]  ; HCLK       ; 8.142 ; 8.142 ; Rise       ; HCLK            ;
;  dbg_dato[2]  ; HCLK       ; 7.429 ; 7.429 ; Rise       ; HCLK            ;
;  dbg_dato[3]  ; HCLK       ; 8.225 ; 8.225 ; Rise       ; HCLK            ;
;  dbg_dato[4]  ; HCLK       ; 8.105 ; 8.105 ; Rise       ; HCLK            ;
;  dbg_dato[5]  ; HCLK       ; 7.936 ; 7.936 ; Rise       ; HCLK            ;
;  dbg_dato[6]  ; HCLK       ; 7.648 ; 7.648 ; Rise       ; HCLK            ;
;  dbg_dato[7]  ; HCLK       ; 8.219 ; 8.219 ; Rise       ; HCLK            ;
;  dbg_dato[8]  ; HCLK       ; 7.675 ; 7.675 ; Rise       ; HCLK            ;
;  dbg_dato[9]  ; HCLK       ; 7.832 ; 7.832 ; Rise       ; HCLK            ;
;  dbg_dato[10] ; HCLK       ; 8.377 ; 8.377 ; Rise       ; HCLK            ;
;  dbg_dato[11] ; HCLK       ; 7.442 ; 7.442 ; Rise       ; HCLK            ;
;  dbg_dato[12] ; HCLK       ; 7.755 ; 7.755 ; Rise       ; HCLK            ;
;  dbg_dato[13] ; HCLK       ; 7.875 ; 7.875 ; Rise       ; HCLK            ;
;  dbg_dato[14] ; HCLK       ; 8.839 ; 8.839 ; Rise       ; HCLK            ;
;  dbg_dato[15] ; HCLK       ; 7.419 ; 7.419 ; Rise       ; HCLK            ;
;  dbg_dato[16] ; HCLK       ; 7.703 ; 7.703 ; Rise       ; HCLK            ;
;  dbg_dato[17] ; HCLK       ; 7.890 ; 7.890 ; Rise       ; HCLK            ;
;  dbg_dato[18] ; HCLK       ; 7.608 ; 7.608 ; Rise       ; HCLK            ;
;  dbg_dato[19] ; HCLK       ; 7.450 ; 7.450 ; Rise       ; HCLK            ;
;  dbg_dato[20] ; HCLK       ; 8.111 ; 8.111 ; Rise       ; HCLK            ;
;  dbg_dato[21] ; HCLK       ; 7.675 ; 7.675 ; Rise       ; HCLK            ;
;  dbg_dato[22] ; HCLK       ; 7.444 ; 7.444 ; Rise       ; HCLK            ;
;  dbg_dato[23] ; HCLK       ; 7.730 ; 7.730 ; Rise       ; HCLK            ;
;  dbg_dato[24] ; HCLK       ; 8.960 ; 8.960 ; Rise       ; HCLK            ;
;  dbg_dato[25] ; HCLK       ; 7.652 ; 7.652 ; Rise       ; HCLK            ;
;  dbg_dato[26] ; HCLK       ; 7.476 ; 7.476 ; Rise       ; HCLK            ;
;  dbg_dato[27] ; HCLK       ; 8.950 ; 8.950 ; Rise       ; HCLK            ;
;  dbg_dato[28] ; HCLK       ; 7.426 ; 7.426 ; Rise       ; HCLK            ;
;  dbg_dato[29] ; HCLK       ; 7.327 ; 7.327 ; Rise       ; HCLK            ;
;  dbg_dato[30] ; HCLK       ; 7.456 ; 7.456 ; Rise       ; HCLK            ;
;  dbg_dato[31] ; HCLK       ; 7.897 ; 7.897 ; Rise       ; HCLK            ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; HCLK  ; -18.925 ; -58601.417    ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; HCLK  ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; HCLK  ; -1.627 ; -11515.022            ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'HCLK'                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.925 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.008     ; 19.949     ;
; -18.903 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.008     ; 19.927     ;
; -18.842 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.008     ; 19.866     ;
; -18.833 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.911     ;
; -18.828 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.829     ;
; -18.811 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.889     ;
; -18.806 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.807     ;
; -18.805 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.008     ; 19.829     ;
; -18.801 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.829     ;
; -18.798 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.003      ; 19.833     ;
; -18.779 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.807     ;
; -18.776 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.003      ; 19.811     ;
; -18.768 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.829     ;
; -18.762 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.790     ;
; -18.756 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.817     ;
; -18.750 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.828     ;
; -18.746 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.807     ;
; -18.745 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.746     ;
; -18.742 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.034      ; 19.808     ;
; -18.740 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.768     ;
; -18.735 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.760     ;
; -18.734 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.795     ;
; -18.720 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.034      ; 19.786     ;
; -18.718 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.746     ;
; -18.715 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.003      ; 19.750     ;
; -18.713 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.791     ;
; -18.713 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.738     ;
; -18.708 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.709     ;
; -18.691 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.008     ; 19.715     ;
; -18.688 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.008     ; 19.712     ;
; -18.685 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.746     ;
; -18.681 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.709     ;
; -18.679 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.707     ;
; -18.678 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.003      ; 19.713     ;
; -18.676 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[7][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.032      ; 19.740     ;
; -18.673 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.734     ;
; -18.671 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][18] ; HCLK         ; HCLK        ; 1.000        ; 0.027      ; 19.730     ;
; -18.671 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.696     ;
; -18.659 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.047      ; 19.738     ;
; -18.659 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.034      ; 19.725     ;
; -18.654 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[7][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.032      ; 19.718     ;
; -18.653 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 19.655     ;
; -18.652 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.677     ;
; -18.649 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][18] ; HCLK         ; HCLK        ; 1.000        ; 0.027      ; 19.708     ;
; -18.649 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.674     ;
; -18.648 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.726     ;
; -18.648 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.709     ;
; -18.642 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.670     ;
; -18.638 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.017      ; 19.687     ;
; -18.637 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.047      ; 19.716     ;
; -18.636 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[2][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.029      ; 19.697     ;
; -18.635 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[18]       ; HCLK         ; HCLK        ; 1.000        ; 0.044      ; 19.711     ;
; -18.631 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][22]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.709     ;
; -18.631 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 19.633     ;
; -18.627 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[15][16] ; HCLK         ; HCLK        ; 1.000        ; -0.040     ; 19.619     ;
; -18.626 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.704     ;
; -18.622 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].r     ; HCLK         ; HCLK        ; 1.000        ; 0.034      ; 19.688     ;
; -18.620 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][11]  ; HCLK         ; HCLK        ; 1.000        ; 0.010      ; 19.662     ;
; -18.620 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][11] ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 19.622     ;
; -18.617 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[14].r    ; HCLK         ; HCLK        ; 1.000        ; 0.040      ; 19.689     ;
; -18.616 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.017      ; 19.665     ;
; -18.615 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[13][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.016     ; 19.631     ;
; -18.615 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][2] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][11] ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.640     ;
; -18.613 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mtval[18]       ; HCLK         ; HCLK        ; 1.000        ; 0.044      ; 19.689     ;
; -18.611 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.006      ; 19.649     ;
; -18.611 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][11] ; HCLK         ; HCLK        ; 1.000        ; 0.020      ; 19.663     ;
; -18.610 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].x     ; HCLK         ; HCLK        ; 1.000        ; 0.034      ; 19.676     ;
; -18.609 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[12][11] ; HCLK         ; HCLK        ; 1.000        ; 0.001      ; 19.642     ;
; -18.609 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][22]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.687     ;
; -18.605 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[15][16] ; HCLK         ; HCLK        ; 1.000        ; -0.040     ; 19.597     ;
; -18.602 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[12][9]  ; HCLK         ; HCLK        ; 1.000        ; 0.001      ; 19.635     ;
; -18.599 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.677     ;
; -18.598 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][11]  ; HCLK         ; HCLK        ; 1.000        ; 0.010      ; 19.640     ;
; -18.598 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][11] ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 19.600     ;
; -18.596 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.674     ;
; -18.595 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[14].r    ; HCLK         ; HCLK        ; 1.000        ; 0.040      ; 19.667     ;
; -18.594 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.595     ;
; -18.593 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[7][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.032      ; 19.657     ;
; -18.593 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[13][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.016     ; 19.609     ;
; -18.591 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.592     ;
; -18.589 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][4]  ; HCLK         ; HCLK        ; 1.000        ; 0.040      ; 19.661     ;
; -18.589 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.006      ; 19.627     ;
; -18.589 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][11] ; HCLK         ; HCLK        ; 1.000        ; 0.020      ; 19.641     ;
; -18.588 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][18] ; HCLK         ; HCLK        ; 1.000        ; 0.027      ; 19.647     ;
; -18.588 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[10][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.007     ; 19.613     ;
; -18.588 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].x     ; HCLK         ; HCLK        ; 1.000        ; 0.034      ; 19.654     ;
; -18.587 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[12][11] ; HCLK         ; HCLK        ; 1.000        ; 0.001      ; 19.620     ;
; -18.580 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[12][9]  ; HCLK         ; HCLK        ; 1.000        ; 0.001      ; 19.613     ;
; -18.576 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.047      ; 19.655     ;
; -18.571 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[0][16]  ; HCLK         ; HCLK        ; 1.000        ; 0.017      ; 19.620     ;
; -18.570 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[4][16]  ; HCLK         ; HCLK        ; 1.000        ; -0.031     ; 19.571     ;
; -18.570 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][9]  ; HCLK         ; HCLK        ; 1.000        ; -0.030     ; 19.572     ;
; -18.569 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[9][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[8][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.021     ; 19.580     ;
; -18.567 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.595     ;
; -18.567 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][0] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[11][4]  ; HCLK         ; HCLK        ; 1.000        ; 0.040      ; 19.639     ;
; -18.565 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][1] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[1][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.046      ; 19.643     ;
; -18.564 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][3] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[14][16] ; HCLK         ; HCLK        ; 1.000        ; -0.021     ; 19.575     ;
; -18.564 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[3][18]  ; HCLK         ; HCLK        ; 1.000        ; -0.004     ; 19.592     ;
; -18.564 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][5] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.003      ; 19.599     ;
; -18.561 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[5][4] ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpaddr[6][18]  ; HCLK         ; HCLK        ; 1.000        ; 0.003      ; 19.596     ;
+---------+-------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'HCLK'                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                      ; To Node                                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_if:if_unit|parcel_sr_valid[1]                                                    ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_if:if_unit|parcel_sr_valid[1]                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_wadr[0]     ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_wadr[0]     ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|full_o            ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|full_o            ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_wadr[2]                                ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_wadr[2]                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|almost_full_o                                ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|almost_full_o                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[0]                        ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[0]                        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[1]                        ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|access_pending[1]                        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[1]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[1]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[0]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[0]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[2]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:ibiu_inst|burst_cnt[2]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|hold_mem_req                                       ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|hold_mem_req                                       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|du_wrote_pc                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|du_wrote_pc                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[4][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[4][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[3][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[3][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[2][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[2][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[1][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[1][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[0][1]                             ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:parcel_queue_inst|queue_data[0][1]                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][2]  ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][2]  ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[4].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[4].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[3].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[3].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[0]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[0]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[1]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[1]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[2]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[2]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[3]                                                                    ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|burst_cnt[3]                                                                    ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_wadr[0]           ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_wadr[0]           ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][37]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][37]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][38]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][38]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][35]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][35]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[15].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[15].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[6].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[6].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][2]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][2]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[8].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[8].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[9].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[9].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[13].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[13].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[12].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[12].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[10].l                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[10].l                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[7].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[7].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mideleg[1]                                               ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mideleg[1]                                               ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][46]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][46]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][40]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][40]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][41]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][41]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[0]                              ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[0]                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[1]                              ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[1]                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[2]                              ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|rl_queue:ext_vadr_queue_inst|queue_wadr[2]                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|inflight[0]                                        ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|inflight[0]                                        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|discard[1]                                         ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_dext:dext_inst|discard[1]                                         ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][44]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][44]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[2].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[1].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[1].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[0].l                                              ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.pmpcfg[0].l                                              ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][15]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][15]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_lsu:lsu|dmem_we                                                ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_lsu:lsu|dmem_we                                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][32]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][32]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|HSEL                                                                            ; riscv_top_ahb3lite:rv12|biu_ahb3lite:dbiu_inst|HSEL                                                                            ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][18]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][18]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][17]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][17]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][14] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][14] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][15] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][15] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][16] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][16] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][17] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][17] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][18] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][18] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][19] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][19] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][20] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][20] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][21] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][21] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][22] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][22] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][23] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][23] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][24] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][24] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][25] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][25] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][26] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][26] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][27] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][27] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][28] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][28] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][29] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][29] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][25]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][25]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][9]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][9]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][16]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][16]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][30] ; riscv_top_ahb3lite:rv12|riscv_imem_ctrl:imem_ctrl_inst|riscv_membuf:nxt_pc_queue_inst|rl_queue:rl_queue_inst|queue_data[1][30] ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][19]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][19]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][26]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][26]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][10]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][10]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][21]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][21]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][13]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][13]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][28]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][28]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][8]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][8]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][45]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][45]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][22]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][22]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][6]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][6]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][14]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][14]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][29]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][29]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][5]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][5]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][42]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][42]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][20]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][20]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][4]        ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][4]        ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][12]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][12]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_div:div|pa.a[0]                                                ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_div:div|pa.a[0]                                                ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mstatus.upie                                             ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_state1_10:cpu_state|csr.mstatus.upie                                             ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[10]                                         ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[10]                                         ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[9]                                          ; riscv_top_ahb3lite:rv12|riscv_core:core|riscv_ex:ex_units|riscv_bu:bu|bu_exception[9]                                          ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][47]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][47]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][11]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][11]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][48]       ; riscv_top_ahb3lite:rv12|riscv_dmem_ctrl:dmem_ctrl_inst|riscv_membuf:membuf_inst|rl_queue:rl_queue_inst|queue_data[1][48]       ; HCLK         ; HCLK        ; 0.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'HCLK'                                                                                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~porta_we_reg         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg1   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg10  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg11  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg2   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg3   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg4   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg5   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg6   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg7   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg8   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a0~portb_address_reg9   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_address_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_datain_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~porta_we_reg        ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; HCLK  ; Rise       ; ahb3lite_sram1rw:dataRAM|rl_ram_1r1w:ram_inst|rl_ram_1r1w_generic:ram_inst|altsyncram:mem_array[0][15]__3|altsyncram_uug1:auto_generated|ram_block1a10~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; HRESETn                   ; HCLK       ; 0.242  ; 0.242  ; Rise       ; HCLK            ;
; dbg_addr[*]               ; HCLK       ; 9.283  ; 9.283  ; Rise       ; HCLK            ;
;  dbg_addr[0]              ; HCLK       ; 5.879  ; 5.879  ; Rise       ; HCLK            ;
;  dbg_addr[1]              ; HCLK       ; 6.595  ; 6.595  ; Rise       ; HCLK            ;
;  dbg_addr[2]              ; HCLK       ; 6.896  ; 6.896  ; Rise       ; HCLK            ;
;  dbg_addr[3]              ; HCLK       ; 6.850  ; 6.850  ; Rise       ; HCLK            ;
;  dbg_addr[4]              ; HCLK       ; 6.399  ; 6.399  ; Rise       ; HCLK            ;
;  dbg_addr[5]              ; HCLK       ; 8.440  ; 8.440  ; Rise       ; HCLK            ;
;  dbg_addr[6]              ; HCLK       ; 8.318  ; 8.318  ; Rise       ; HCLK            ;
;  dbg_addr[7]              ; HCLK       ; 9.176  ; 9.176  ; Rise       ; HCLK            ;
;  dbg_addr[8]              ; HCLK       ; 8.961  ; 8.961  ; Rise       ; HCLK            ;
;  dbg_addr[9]              ; HCLK       ; 6.091  ; 6.091  ; Rise       ; HCLK            ;
;  dbg_addr[10]             ; HCLK       ; 9.283  ; 9.283  ; Rise       ; HCLK            ;
;  dbg_addr[11]             ; HCLK       ; 9.155  ; 9.155  ; Rise       ; HCLK            ;
;  dbg_addr[12]             ; HCLK       ; 7.848  ; 7.848  ; Rise       ; HCLK            ;
;  dbg_addr[13]             ; HCLK       ; 7.957  ; 7.957  ; Rise       ; HCLK            ;
;  dbg_addr[14]             ; HCLK       ; 8.170  ; 8.170  ; Rise       ; HCLK            ;
;  dbg_addr[15]             ; HCLK       ; 8.009  ; 8.009  ; Rise       ; HCLK            ;
; dbg_dati[*]               ; HCLK       ; 2.201  ; 2.201  ; Rise       ; HCLK            ;
;  dbg_dati[0]              ; HCLK       ; 1.801  ; 1.801  ; Rise       ; HCLK            ;
;  dbg_dati[1]              ; HCLK       ; 2.061  ; 2.061  ; Rise       ; HCLK            ;
;  dbg_dati[2]              ; HCLK       ; 1.794  ; 1.794  ; Rise       ; HCLK            ;
;  dbg_dati[3]              ; HCLK       ; 1.803  ; 1.803  ; Rise       ; HCLK            ;
;  dbg_dati[4]              ; HCLK       ; 2.141  ; 2.141  ; Rise       ; HCLK            ;
;  dbg_dati[5]              ; HCLK       ; 2.178  ; 2.178  ; Rise       ; HCLK            ;
;  dbg_dati[6]              ; HCLK       ; 1.850  ; 1.850  ; Rise       ; HCLK            ;
;  dbg_dati[7]              ; HCLK       ; 1.808  ; 1.808  ; Rise       ; HCLK            ;
;  dbg_dati[8]              ; HCLK       ; 1.716  ; 1.716  ; Rise       ; HCLK            ;
;  dbg_dati[9]              ; HCLK       ; 2.037  ; 2.037  ; Rise       ; HCLK            ;
;  dbg_dati[10]             ; HCLK       ; 1.838  ; 1.838  ; Rise       ; HCLK            ;
;  dbg_dati[11]             ; HCLK       ; 1.970  ; 1.970  ; Rise       ; HCLK            ;
;  dbg_dati[12]             ; HCLK       ; 2.052  ; 2.052  ; Rise       ; HCLK            ;
;  dbg_dati[13]             ; HCLK       ; 2.201  ; 2.201  ; Rise       ; HCLK            ;
;  dbg_dati[14]             ; HCLK       ; 1.940  ; 1.940  ; Rise       ; HCLK            ;
;  dbg_dati[15]             ; HCLK       ; 1.754  ; 1.754  ; Rise       ; HCLK            ;
;  dbg_dati[16]             ; HCLK       ; 1.731  ; 1.731  ; Rise       ; HCLK            ;
;  dbg_dati[17]             ; HCLK       ; 2.051  ; 2.051  ; Rise       ; HCLK            ;
;  dbg_dati[18]             ; HCLK       ; 1.919  ; 1.919  ; Rise       ; HCLK            ;
;  dbg_dati[19]             ; HCLK       ; 2.149  ; 2.149  ; Rise       ; HCLK            ;
;  dbg_dati[20]             ; HCLK       ; 2.099  ; 2.099  ; Rise       ; HCLK            ;
;  dbg_dati[21]             ; HCLK       ; 2.027  ; 2.027  ; Rise       ; HCLK            ;
;  dbg_dati[22]             ; HCLK       ; 1.903  ; 1.903  ; Rise       ; HCLK            ;
;  dbg_dati[23]             ; HCLK       ; 1.851  ; 1.851  ; Rise       ; HCLK            ;
;  dbg_dati[24]             ; HCLK       ; 1.835  ; 1.835  ; Rise       ; HCLK            ;
;  dbg_dati[25]             ; HCLK       ; 2.143  ; 2.143  ; Rise       ; HCLK            ;
;  dbg_dati[26]             ; HCLK       ; 2.166  ; 2.166  ; Rise       ; HCLK            ;
;  dbg_dati[27]             ; HCLK       ; 1.754  ; 1.754  ; Rise       ; HCLK            ;
;  dbg_dati[28]             ; HCLK       ; 1.943  ; 1.943  ; Rise       ; HCLK            ;
;  dbg_dati[29]             ; HCLK       ; 1.948  ; 1.948  ; Rise       ; HCLK            ;
;  dbg_dati[30]             ; HCLK       ; 1.983  ; 1.983  ; Rise       ; HCLK            ;
;  dbg_dati[31]             ; HCLK       ; 1.973  ; 1.973  ; Rise       ; HCLK            ;
; dbg_stall                 ; HCLK       ; 15.065 ; 15.065 ; Rise       ; HCLK            ;
; dbg_strb                  ; HCLK       ; 3.192  ; 3.192  ; Rise       ; HCLK            ;
; dbg_we                    ; HCLK       ; 3.172  ; 3.172  ; Rise       ; HCLK            ;
; ext_int[*]                ; HCLK       ; 2.235  ; 2.235  ; Rise       ; HCLK            ;
;  ext_int[1]               ; HCLK       ; 2.235  ; 2.235  ; Rise       ; HCLK            ;
;  ext_int[3]               ; HCLK       ; 2.125  ; 2.125  ; Rise       ; HCLK            ;
; ext_nmi                   ; HCLK       ; 6.746  ; 6.746  ; Rise       ; HCLK            ;
; ext_sint                  ; HCLK       ; 2.437  ; 2.437  ; Rise       ; HCLK            ;
; ext_tint                  ; HCLK       ; 2.103  ; 2.103  ; Rise       ; HCLK            ;
; pma_adr_i[0][*]           ; HCLK       ; 40.046 ; 40.046 ; Rise       ; HCLK            ;
;  pma_adr_i[0][0]          ; HCLK       ; 40.046 ; 40.046 ; Rise       ; HCLK            ;
;  pma_adr_i[0][1]          ; HCLK       ; 39.930 ; 39.930 ; Rise       ; HCLK            ;
;  pma_adr_i[0][2]          ; HCLK       ; 39.939 ; 39.939 ; Rise       ; HCLK            ;
;  pma_adr_i[0][3]          ; HCLK       ; 39.799 ; 39.799 ; Rise       ; HCLK            ;
;  pma_adr_i[0][4]          ; HCLK       ; 39.555 ; 39.555 ; Rise       ; HCLK            ;
;  pma_adr_i[0][5]          ; HCLK       ; 39.494 ; 39.494 ; Rise       ; HCLK            ;
;  pma_adr_i[0][6]          ; HCLK       ; 38.824 ; 38.824 ; Rise       ; HCLK            ;
;  pma_adr_i[0][7]          ; HCLK       ; 38.315 ; 38.315 ; Rise       ; HCLK            ;
;  pma_adr_i[0][8]          ; HCLK       ; 37.853 ; 37.853 ; Rise       ; HCLK            ;
;  pma_adr_i[0][9]          ; HCLK       ; 36.641 ; 36.641 ; Rise       ; HCLK            ;
;  pma_adr_i[0][10]         ; HCLK       ; 35.624 ; 35.624 ; Rise       ; HCLK            ;
;  pma_adr_i[0][11]         ; HCLK       ; 35.042 ; 35.042 ; Rise       ; HCLK            ;
;  pma_adr_i[0][12]         ; HCLK       ; 33.958 ; 33.958 ; Rise       ; HCLK            ;
;  pma_adr_i[0][13]         ; HCLK       ; 32.951 ; 32.951 ; Rise       ; HCLK            ;
;  pma_adr_i[0][14]         ; HCLK       ; 31.945 ; 31.945 ; Rise       ; HCLK            ;
;  pma_adr_i[0][15]         ; HCLK       ; 31.196 ; 31.196 ; Rise       ; HCLK            ;
;  pma_adr_i[0][16]         ; HCLK       ; 29.650 ; 29.650 ; Rise       ; HCLK            ;
;  pma_adr_i[0][17]         ; HCLK       ; 28.623 ; 28.623 ; Rise       ; HCLK            ;
;  pma_adr_i[0][18]         ; HCLK       ; 27.545 ; 27.545 ; Rise       ; HCLK            ;
;  pma_adr_i[0][19]         ; HCLK       ; 26.589 ; 26.589 ; Rise       ; HCLK            ;
;  pma_adr_i[0][20]         ; HCLK       ; 25.695 ; 25.695 ; Rise       ; HCLK            ;
;  pma_adr_i[0][21]         ; HCLK       ; 24.930 ; 24.930 ; Rise       ; HCLK            ;
;  pma_adr_i[0][22]         ; HCLK       ; 23.784 ; 23.784 ; Rise       ; HCLK            ;
;  pma_adr_i[0][23]         ; HCLK       ; 22.847 ; 22.847 ; Rise       ; HCLK            ;
;  pma_adr_i[0][24]         ; HCLK       ; 22.633 ; 22.633 ; Rise       ; HCLK            ;
;  pma_adr_i[0][25]         ; HCLK       ; 21.364 ; 21.364 ; Rise       ; HCLK            ;
;  pma_adr_i[0][26]         ; HCLK       ; 19.923 ; 19.923 ; Rise       ; HCLK            ;
;  pma_adr_i[0][27]         ; HCLK       ; 18.521 ; 18.521 ; Rise       ; HCLK            ;
;  pma_adr_i[0][28]         ; HCLK       ; 17.174 ; 17.174 ; Rise       ; HCLK            ;
;  pma_adr_i[0][29]         ; HCLK       ; 17.044 ; 17.044 ; Rise       ; HCLK            ;
; pma_adr_i[1][*]           ; HCLK       ; 42.744 ; 42.744 ; Rise       ; HCLK            ;
;  pma_adr_i[1][0]          ; HCLK       ; 42.744 ; 42.744 ; Rise       ; HCLK            ;
;  pma_adr_i[1][1]          ; HCLK       ; 42.408 ; 42.408 ; Rise       ; HCLK            ;
;  pma_adr_i[1][2]          ; HCLK       ; 42.255 ; 42.255 ; Rise       ; HCLK            ;
;  pma_adr_i[1][3]          ; HCLK       ; 42.252 ; 42.252 ; Rise       ; HCLK            ;
;  pma_adr_i[1][4]          ; HCLK       ; 42.178 ; 42.178 ; Rise       ; HCLK            ;
;  pma_adr_i[1][5]          ; HCLK       ; 42.119 ; 42.119 ; Rise       ; HCLK            ;
;  pma_adr_i[1][6]          ; HCLK       ; 41.201 ; 41.201 ; Rise       ; HCLK            ;
;  pma_adr_i[1][7]          ; HCLK       ; 40.509 ; 40.509 ; Rise       ; HCLK            ;
;  pma_adr_i[1][8]          ; HCLK       ; 39.854 ; 39.854 ; Rise       ; HCLK            ;
;  pma_adr_i[1][9]          ; HCLK       ; 38.783 ; 38.783 ; Rise       ; HCLK            ;
;  pma_adr_i[1][10]         ; HCLK       ; 38.293 ; 38.293 ; Rise       ; HCLK            ;
;  pma_adr_i[1][11]         ; HCLK       ; 37.119 ; 37.119 ; Rise       ; HCLK            ;
;  pma_adr_i[1][12]         ; HCLK       ; 36.101 ; 36.101 ; Rise       ; HCLK            ;
;  pma_adr_i[1][13]         ; HCLK       ; 35.080 ; 35.080 ; Rise       ; HCLK            ;
;  pma_adr_i[1][14]         ; HCLK       ; 34.157 ; 34.157 ; Rise       ; HCLK            ;
;  pma_adr_i[1][15]         ; HCLK       ; 32.629 ; 32.629 ; Rise       ; HCLK            ;
;  pma_adr_i[1][16]         ; HCLK       ; 31.930 ; 31.930 ; Rise       ; HCLK            ;
;  pma_adr_i[1][17]         ; HCLK       ; 30.906 ; 30.906 ; Rise       ; HCLK            ;
;  pma_adr_i[1][18]         ; HCLK       ; 30.064 ; 30.064 ; Rise       ; HCLK            ;
;  pma_adr_i[1][19]         ; HCLK       ; 28.867 ; 28.867 ; Rise       ; HCLK            ;
;  pma_adr_i[1][20]         ; HCLK       ; 27.869 ; 27.869 ; Rise       ; HCLK            ;
;  pma_adr_i[1][21]         ; HCLK       ; 26.688 ; 26.688 ; Rise       ; HCLK            ;
;  pma_adr_i[1][22]         ; HCLK       ; 25.502 ; 25.502 ; Rise       ; HCLK            ;
;  pma_adr_i[1][23]         ; HCLK       ; 24.476 ; 24.476 ; Rise       ; HCLK            ;
;  pma_adr_i[1][24]         ; HCLK       ; 21.728 ; 21.728 ; Rise       ; HCLK            ;
;  pma_adr_i[1][25]         ; HCLK       ; 20.614 ; 20.614 ; Rise       ; HCLK            ;
;  pma_adr_i[1][26]         ; HCLK       ; 21.518 ; 21.518 ; Rise       ; HCLK            ;
;  pma_adr_i[1][27]         ; HCLK       ; 20.005 ; 20.005 ; Rise       ; HCLK            ;
;  pma_adr_i[1][28]         ; HCLK       ; 18.725 ; 18.725 ; Rise       ; HCLK            ;
;  pma_adr_i[1][29]         ; HCLK       ; 18.248 ; 18.248 ; Rise       ; HCLK            ;
; pma_adr_i[2][*]           ; HCLK       ; 41.165 ; 41.165 ; Rise       ; HCLK            ;
;  pma_adr_i[2][0]          ; HCLK       ; 41.165 ; 41.165 ; Rise       ; HCLK            ;
;  pma_adr_i[2][1]          ; HCLK       ; 40.455 ; 40.455 ; Rise       ; HCLK            ;
;  pma_adr_i[2][2]          ; HCLK       ; 41.041 ; 41.041 ; Rise       ; HCLK            ;
;  pma_adr_i[2][3]          ; HCLK       ; 40.597 ; 40.597 ; Rise       ; HCLK            ;
;  pma_adr_i[2][4]          ; HCLK       ; 40.324 ; 40.324 ; Rise       ; HCLK            ;
;  pma_adr_i[2][5]          ; HCLK       ; 40.224 ; 40.224 ; Rise       ; HCLK            ;
;  pma_adr_i[2][6]          ; HCLK       ; 39.451 ; 39.451 ; Rise       ; HCLK            ;
;  pma_adr_i[2][7]          ; HCLK       ; 38.632 ; 38.632 ; Rise       ; HCLK            ;
;  pma_adr_i[2][8]          ; HCLK       ; 37.749 ; 37.749 ; Rise       ; HCLK            ;
;  pma_adr_i[2][9]          ; HCLK       ; 37.154 ; 37.154 ; Rise       ; HCLK            ;
;  pma_adr_i[2][10]         ; HCLK       ; 35.895 ; 35.895 ; Rise       ; HCLK            ;
;  pma_adr_i[2][11]         ; HCLK       ; 35.267 ; 35.267 ; Rise       ; HCLK            ;
;  pma_adr_i[2][12]         ; HCLK       ; 34.183 ; 34.183 ; Rise       ; HCLK            ;
;  pma_adr_i[2][13]         ; HCLK       ; 33.526 ; 33.526 ; Rise       ; HCLK            ;
;  pma_adr_i[2][14]         ; HCLK       ; 32.861 ; 32.861 ; Rise       ; HCLK            ;
;  pma_adr_i[2][15]         ; HCLK       ; 31.427 ; 31.427 ; Rise       ; HCLK            ;
;  pma_adr_i[2][16]         ; HCLK       ; 30.083 ; 30.083 ; Rise       ; HCLK            ;
;  pma_adr_i[2][17]         ; HCLK       ; 28.968 ; 28.968 ; Rise       ; HCLK            ;
;  pma_adr_i[2][18]         ; HCLK       ; 28.149 ; 28.149 ; Rise       ; HCLK            ;
;  pma_adr_i[2][19]         ; HCLK       ; 27.263 ; 27.263 ; Rise       ; HCLK            ;
;  pma_adr_i[2][20]         ; HCLK       ; 26.883 ; 26.883 ; Rise       ; HCLK            ;
;  pma_adr_i[2][21]         ; HCLK       ; 25.797 ; 25.797 ; Rise       ; HCLK            ;
;  pma_adr_i[2][22]         ; HCLK       ; 24.299 ; 24.299 ; Rise       ; HCLK            ;
;  pma_adr_i[2][23]         ; HCLK       ; 23.622 ; 23.622 ; Rise       ; HCLK            ;
;  pma_adr_i[2][24]         ; HCLK       ; 22.323 ; 22.323 ; Rise       ; HCLK            ;
;  pma_adr_i[2][25]         ; HCLK       ; 20.974 ; 20.974 ; Rise       ; HCLK            ;
;  pma_adr_i[2][26]         ; HCLK       ; 20.130 ; 20.130 ; Rise       ; HCLK            ;
;  pma_adr_i[2][27]         ; HCLK       ; 18.793 ; 18.793 ; Rise       ; HCLK            ;
;  pma_adr_i[2][28]         ; HCLK       ; 18.100 ; 18.100 ; Rise       ; HCLK            ;
;  pma_adr_i[2][29]         ; HCLK       ; 18.008 ; 18.008 ; Rise       ; HCLK            ;
; pma_cfg_i[0].a[*]         ; HCLK       ; 11.176 ; 11.176 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[0]        ; HCLK       ; 11.159 ; 11.159 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[1]        ; HCLK       ; 11.176 ; 11.176 ; Rise       ; HCLK            ;
; pma_cfg_i[0].m            ; HCLK       ; 7.811  ; 7.811  ; Rise       ; HCLK            ;
; pma_cfg_i[0].mem_type[*]  ; HCLK       ; 8.649  ; 8.649  ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[0] ; HCLK       ; 8.649  ; 8.649  ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[1] ; HCLK       ; 8.313  ; 8.313  ; Rise       ; HCLK            ;
; pma_cfg_i[0].r            ; HCLK       ; 8.640  ; 8.640  ; Rise       ; HCLK            ;
; pma_cfg_i[0].w            ; HCLK       ; 7.447  ; 7.447  ; Rise       ; HCLK            ;
; pma_cfg_i[0].x            ; HCLK       ; 8.762  ; 8.762  ; Rise       ; HCLK            ;
; pma_cfg_i[1].a[*]         ; HCLK       ; 13.549 ; 13.549 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[0]        ; HCLK       ; 13.525 ; 13.525 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[1]        ; HCLK       ; 13.549 ; 13.549 ; Rise       ; HCLK            ;
; pma_cfg_i[1].m            ; HCLK       ; 8.019  ; 8.019  ; Rise       ; HCLK            ;
; pma_cfg_i[1].mem_type[*]  ; HCLK       ; 8.583  ; 8.583  ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[0] ; HCLK       ; 8.543  ; 8.543  ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[1] ; HCLK       ; 8.583  ; 8.583  ; Rise       ; HCLK            ;
; pma_cfg_i[1].r            ; HCLK       ; 8.750  ; 8.750  ; Rise       ; HCLK            ;
; pma_cfg_i[1].w            ; HCLK       ; 7.666  ; 7.666  ; Rise       ; HCLK            ;
; pma_cfg_i[1].x            ; HCLK       ; 8.459  ; 8.459  ; Rise       ; HCLK            ;
; pma_cfg_i[2].a[*]         ; HCLK       ; 12.381 ; 12.381 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[0]        ; HCLK       ; 12.381 ; 12.381 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[1]        ; HCLK       ; 12.115 ; 12.115 ; Rise       ; HCLK            ;
; pma_cfg_i[2].m            ; HCLK       ; 7.754  ; 7.754  ; Rise       ; HCLK            ;
; pma_cfg_i[2].mem_type[*]  ; HCLK       ; 8.481  ; 8.481  ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[0] ; HCLK       ; 8.423  ; 8.423  ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[1] ; HCLK       ; 8.481  ; 8.481  ; Rise       ; HCLK            ;
; pma_cfg_i[2].r            ; HCLK       ; 8.498  ; 8.498  ; Rise       ; HCLK            ;
; pma_cfg_i[2].w            ; HCLK       ; 7.519  ; 7.519  ; Rise       ; HCLK            ;
; pma_cfg_i[2].x            ; HCLK       ; 8.116  ; 8.116  ; Rise       ; HCLK            ;
+---------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; HRESETn                   ; HCLK       ; 0.199  ; 0.199  ; Rise       ; HCLK            ;
; dbg_addr[*]               ; HCLK       ; -1.768 ; -1.768 ; Rise       ; HCLK            ;
;  dbg_addr[0]              ; HCLK       ; -1.768 ; -1.768 ; Rise       ; HCLK            ;
;  dbg_addr[1]              ; HCLK       ; -2.050 ; -2.050 ; Rise       ; HCLK            ;
;  dbg_addr[2]              ; HCLK       ; -1.888 ; -1.888 ; Rise       ; HCLK            ;
;  dbg_addr[3]              ; HCLK       ; -1.891 ; -1.891 ; Rise       ; HCLK            ;
;  dbg_addr[4]              ; HCLK       ; -1.794 ; -1.794 ; Rise       ; HCLK            ;
;  dbg_addr[5]              ; HCLK       ; -2.350 ; -2.350 ; Rise       ; HCLK            ;
;  dbg_addr[6]              ; HCLK       ; -2.049 ; -2.049 ; Rise       ; HCLK            ;
;  dbg_addr[7]              ; HCLK       ; -2.060 ; -2.060 ; Rise       ; HCLK            ;
;  dbg_addr[8]              ; HCLK       ; -1.882 ; -1.882 ; Rise       ; HCLK            ;
;  dbg_addr[9]              ; HCLK       ; -2.439 ; -2.439 ; Rise       ; HCLK            ;
;  dbg_addr[10]             ; HCLK       ; -2.165 ; -2.165 ; Rise       ; HCLK            ;
;  dbg_addr[11]             ; HCLK       ; -2.113 ; -2.113 ; Rise       ; HCLK            ;
;  dbg_addr[12]             ; HCLK       ; -2.376 ; -2.376 ; Rise       ; HCLK            ;
;  dbg_addr[13]             ; HCLK       ; -2.623 ; -2.623 ; Rise       ; HCLK            ;
;  dbg_addr[14]             ; HCLK       ; -2.538 ; -2.538 ; Rise       ; HCLK            ;
;  dbg_addr[15]             ; HCLK       ; -2.376 ; -2.376 ; Rise       ; HCLK            ;
; dbg_dati[*]               ; HCLK       ; -1.596 ; -1.596 ; Rise       ; HCLK            ;
;  dbg_dati[0]              ; HCLK       ; -1.681 ; -1.681 ; Rise       ; HCLK            ;
;  dbg_dati[1]              ; HCLK       ; -1.941 ; -1.941 ; Rise       ; HCLK            ;
;  dbg_dati[2]              ; HCLK       ; -1.674 ; -1.674 ; Rise       ; HCLK            ;
;  dbg_dati[3]              ; HCLK       ; -1.683 ; -1.683 ; Rise       ; HCLK            ;
;  dbg_dati[4]              ; HCLK       ; -2.021 ; -2.021 ; Rise       ; HCLK            ;
;  dbg_dati[5]              ; HCLK       ; -2.058 ; -2.058 ; Rise       ; HCLK            ;
;  dbg_dati[6]              ; HCLK       ; -1.730 ; -1.730 ; Rise       ; HCLK            ;
;  dbg_dati[7]              ; HCLK       ; -1.688 ; -1.688 ; Rise       ; HCLK            ;
;  dbg_dati[8]              ; HCLK       ; -1.596 ; -1.596 ; Rise       ; HCLK            ;
;  dbg_dati[9]              ; HCLK       ; -1.917 ; -1.917 ; Rise       ; HCLK            ;
;  dbg_dati[10]             ; HCLK       ; -1.718 ; -1.718 ; Rise       ; HCLK            ;
;  dbg_dati[11]             ; HCLK       ; -1.850 ; -1.850 ; Rise       ; HCLK            ;
;  dbg_dati[12]             ; HCLK       ; -1.932 ; -1.932 ; Rise       ; HCLK            ;
;  dbg_dati[13]             ; HCLK       ; -2.081 ; -2.081 ; Rise       ; HCLK            ;
;  dbg_dati[14]             ; HCLK       ; -1.820 ; -1.820 ; Rise       ; HCLK            ;
;  dbg_dati[15]             ; HCLK       ; -1.634 ; -1.634 ; Rise       ; HCLK            ;
;  dbg_dati[16]             ; HCLK       ; -1.611 ; -1.611 ; Rise       ; HCLK            ;
;  dbg_dati[17]             ; HCLK       ; -1.931 ; -1.931 ; Rise       ; HCLK            ;
;  dbg_dati[18]             ; HCLK       ; -1.799 ; -1.799 ; Rise       ; HCLK            ;
;  dbg_dati[19]             ; HCLK       ; -2.029 ; -2.029 ; Rise       ; HCLK            ;
;  dbg_dati[20]             ; HCLK       ; -1.979 ; -1.979 ; Rise       ; HCLK            ;
;  dbg_dati[21]             ; HCLK       ; -1.907 ; -1.907 ; Rise       ; HCLK            ;
;  dbg_dati[22]             ; HCLK       ; -1.783 ; -1.783 ; Rise       ; HCLK            ;
;  dbg_dati[23]             ; HCLK       ; -1.731 ; -1.731 ; Rise       ; HCLK            ;
;  dbg_dati[24]             ; HCLK       ; -1.715 ; -1.715 ; Rise       ; HCLK            ;
;  dbg_dati[25]             ; HCLK       ; -2.023 ; -2.023 ; Rise       ; HCLK            ;
;  dbg_dati[26]             ; HCLK       ; -2.046 ; -2.046 ; Rise       ; HCLK            ;
;  dbg_dati[27]             ; HCLK       ; -1.634 ; -1.634 ; Rise       ; HCLK            ;
;  dbg_dati[28]             ; HCLK       ; -1.823 ; -1.823 ; Rise       ; HCLK            ;
;  dbg_dati[29]             ; HCLK       ; -1.828 ; -1.828 ; Rise       ; HCLK            ;
;  dbg_dati[30]             ; HCLK       ; -1.863 ; -1.863 ; Rise       ; HCLK            ;
;  dbg_dati[31]             ; HCLK       ; -1.853 ; -1.853 ; Rise       ; HCLK            ;
; dbg_stall                 ; HCLK       ; -2.147 ; -2.147 ; Rise       ; HCLK            ;
; dbg_strb                  ; HCLK       ; -2.281 ; -2.281 ; Rise       ; HCLK            ;
; dbg_we                    ; HCLK       ; -2.088 ; -2.088 ; Rise       ; HCLK            ;
; ext_int[*]                ; HCLK       ; -2.005 ; -2.005 ; Rise       ; HCLK            ;
;  ext_int[1]               ; HCLK       ; -2.115 ; -2.115 ; Rise       ; HCLK            ;
;  ext_int[3]               ; HCLK       ; -2.005 ; -2.005 ; Rise       ; HCLK            ;
; ext_nmi                   ; HCLK       ; -2.129 ; -2.129 ; Rise       ; HCLK            ;
; ext_sint                  ; HCLK       ; -2.317 ; -2.317 ; Rise       ; HCLK            ;
; ext_tint                  ; HCLK       ; -1.983 ; -1.983 ; Rise       ; HCLK            ;
; pma_adr_i[0][*]           ; HCLK       ; -5.236 ; -5.236 ; Rise       ; HCLK            ;
;  pma_adr_i[0][0]          ; HCLK       ; -6.829 ; -6.829 ; Rise       ; HCLK            ;
;  pma_adr_i[0][1]          ; HCLK       ; -6.620 ; -6.620 ; Rise       ; HCLK            ;
;  pma_adr_i[0][2]          ; HCLK       ; -6.389 ; -6.389 ; Rise       ; HCLK            ;
;  pma_adr_i[0][3]          ; HCLK       ; -6.508 ; -6.508 ; Rise       ; HCLK            ;
;  pma_adr_i[0][4]          ; HCLK       ; -6.286 ; -6.286 ; Rise       ; HCLK            ;
;  pma_adr_i[0][5]          ; HCLK       ; -6.188 ; -6.188 ; Rise       ; HCLK            ;
;  pma_adr_i[0][6]          ; HCLK       ; -6.079 ; -6.079 ; Rise       ; HCLK            ;
;  pma_adr_i[0][7]          ; HCLK       ; -6.162 ; -6.162 ; Rise       ; HCLK            ;
;  pma_adr_i[0][8]          ; HCLK       ; -6.107 ; -6.107 ; Rise       ; HCLK            ;
;  pma_adr_i[0][9]          ; HCLK       ; -6.239 ; -6.239 ; Rise       ; HCLK            ;
;  pma_adr_i[0][10]         ; HCLK       ; -6.120 ; -6.120 ; Rise       ; HCLK            ;
;  pma_adr_i[0][11]         ; HCLK       ; -6.071 ; -6.071 ; Rise       ; HCLK            ;
;  pma_adr_i[0][12]         ; HCLK       ; -6.233 ; -6.233 ; Rise       ; HCLK            ;
;  pma_adr_i[0][13]         ; HCLK       ; -5.871 ; -5.871 ; Rise       ; HCLK            ;
;  pma_adr_i[0][14]         ; HCLK       ; -6.054 ; -6.054 ; Rise       ; HCLK            ;
;  pma_adr_i[0][15]         ; HCLK       ; -5.867 ; -5.867 ; Rise       ; HCLK            ;
;  pma_adr_i[0][16]         ; HCLK       ; -5.689 ; -5.689 ; Rise       ; HCLK            ;
;  pma_adr_i[0][17]         ; HCLK       ; -5.963 ; -5.963 ; Rise       ; HCLK            ;
;  pma_adr_i[0][18]         ; HCLK       ; -6.049 ; -6.049 ; Rise       ; HCLK            ;
;  pma_adr_i[0][19]         ; HCLK       ; -6.051 ; -6.051 ; Rise       ; HCLK            ;
;  pma_adr_i[0][20]         ; HCLK       ; -5.843 ; -5.843 ; Rise       ; HCLK            ;
;  pma_adr_i[0][21]         ; HCLK       ; -5.573 ; -5.573 ; Rise       ; HCLK            ;
;  pma_adr_i[0][22]         ; HCLK       ; -5.804 ; -5.804 ; Rise       ; HCLK            ;
;  pma_adr_i[0][23]         ; HCLK       ; -5.726 ; -5.726 ; Rise       ; HCLK            ;
;  pma_adr_i[0][24]         ; HCLK       ; -5.547 ; -5.547 ; Rise       ; HCLK            ;
;  pma_adr_i[0][25]         ; HCLK       ; -5.928 ; -5.928 ; Rise       ; HCLK            ;
;  pma_adr_i[0][26]         ; HCLK       ; -5.657 ; -5.657 ; Rise       ; HCLK            ;
;  pma_adr_i[0][27]         ; HCLK       ; -5.517 ; -5.517 ; Rise       ; HCLK            ;
;  pma_adr_i[0][28]         ; HCLK       ; -5.370 ; -5.370 ; Rise       ; HCLK            ;
;  pma_adr_i[0][29]         ; HCLK       ; -5.236 ; -5.236 ; Rise       ; HCLK            ;
; pma_adr_i[1][*]           ; HCLK       ; -3.386 ; -3.386 ; Rise       ; HCLK            ;
;  pma_adr_i[1][0]          ; HCLK       ; -6.566 ; -6.566 ; Rise       ; HCLK            ;
;  pma_adr_i[1][1]          ; HCLK       ; -6.502 ; -6.502 ; Rise       ; HCLK            ;
;  pma_adr_i[1][2]          ; HCLK       ; -6.401 ; -6.401 ; Rise       ; HCLK            ;
;  pma_adr_i[1][3]          ; HCLK       ; -6.605 ; -6.605 ; Rise       ; HCLK            ;
;  pma_adr_i[1][4]          ; HCLK       ; -6.434 ; -6.434 ; Rise       ; HCLK            ;
;  pma_adr_i[1][5]          ; HCLK       ; -6.350 ; -6.350 ; Rise       ; HCLK            ;
;  pma_adr_i[1][6]          ; HCLK       ; -6.448 ; -6.448 ; Rise       ; HCLK            ;
;  pma_adr_i[1][7]          ; HCLK       ; -6.376 ; -6.376 ; Rise       ; HCLK            ;
;  pma_adr_i[1][8]          ; HCLK       ; -6.241 ; -6.241 ; Rise       ; HCLK            ;
;  pma_adr_i[1][9]          ; HCLK       ; -6.199 ; -6.199 ; Rise       ; HCLK            ;
;  pma_adr_i[1][10]         ; HCLK       ; -6.263 ; -6.263 ; Rise       ; HCLK            ;
;  pma_adr_i[1][11]         ; HCLK       ; -6.095 ; -6.095 ; Rise       ; HCLK            ;
;  pma_adr_i[1][12]         ; HCLK       ; -5.944 ; -5.944 ; Rise       ; HCLK            ;
;  pma_adr_i[1][13]         ; HCLK       ; -6.106 ; -6.106 ; Rise       ; HCLK            ;
;  pma_adr_i[1][14]         ; HCLK       ; -6.060 ; -6.060 ; Rise       ; HCLK            ;
;  pma_adr_i[1][15]         ; HCLK       ; -5.847 ; -5.847 ; Rise       ; HCLK            ;
;  pma_adr_i[1][16]         ; HCLK       ; -5.829 ; -5.829 ; Rise       ; HCLK            ;
;  pma_adr_i[1][17]         ; HCLK       ; -6.076 ; -6.076 ; Rise       ; HCLK            ;
;  pma_adr_i[1][18]         ; HCLK       ; -5.864 ; -5.864 ; Rise       ; HCLK            ;
;  pma_adr_i[1][19]         ; HCLK       ; -5.826 ; -5.826 ; Rise       ; HCLK            ;
;  pma_adr_i[1][20]         ; HCLK       ; -6.107 ; -6.107 ; Rise       ; HCLK            ;
;  pma_adr_i[1][21]         ; HCLK       ; -5.712 ; -5.712 ; Rise       ; HCLK            ;
;  pma_adr_i[1][22]         ; HCLK       ; -5.577 ; -5.577 ; Rise       ; HCLK            ;
;  pma_adr_i[1][23]         ; HCLK       ; -5.627 ; -5.627 ; Rise       ; HCLK            ;
;  pma_adr_i[1][24]         ; HCLK       ; -3.386 ; -3.386 ; Rise       ; HCLK            ;
;  pma_adr_i[1][25]         ; HCLK       ; -3.634 ; -3.634 ; Rise       ; HCLK            ;
;  pma_adr_i[1][26]         ; HCLK       ; -5.240 ; -5.240 ; Rise       ; HCLK            ;
;  pma_adr_i[1][27]         ; HCLK       ; -5.342 ; -5.342 ; Rise       ; HCLK            ;
;  pma_adr_i[1][28]         ; HCLK       ; -5.527 ; -5.527 ; Rise       ; HCLK            ;
;  pma_adr_i[1][29]         ; HCLK       ; -4.866 ; -4.866 ; Rise       ; HCLK            ;
; pma_adr_i[2][*]           ; HCLK       ; -4.941 ; -4.941 ; Rise       ; HCLK            ;
;  pma_adr_i[2][0]          ; HCLK       ; -6.453 ; -6.453 ; Rise       ; HCLK            ;
;  pma_adr_i[2][1]          ; HCLK       ; -6.175 ; -6.175 ; Rise       ; HCLK            ;
;  pma_adr_i[2][2]          ; HCLK       ; -6.535 ; -6.535 ; Rise       ; HCLK            ;
;  pma_adr_i[2][3]          ; HCLK       ; -6.091 ; -6.091 ; Rise       ; HCLK            ;
;  pma_adr_i[2][4]          ; HCLK       ; -6.063 ; -6.063 ; Rise       ; HCLK            ;
;  pma_adr_i[2][5]          ; HCLK       ; -6.003 ; -6.003 ; Rise       ; HCLK            ;
;  pma_adr_i[2][6]          ; HCLK       ; -6.030 ; -6.030 ; Rise       ; HCLK            ;
;  pma_adr_i[2][7]          ; HCLK       ; -5.969 ; -5.969 ; Rise       ; HCLK            ;
;  pma_adr_i[2][8]          ; HCLK       ; -5.896 ; -5.896 ; Rise       ; HCLK            ;
;  pma_adr_i[2][9]          ; HCLK       ; -6.167 ; -6.167 ; Rise       ; HCLK            ;
;  pma_adr_i[2][10]         ; HCLK       ; -5.916 ; -5.916 ; Rise       ; HCLK            ;
;  pma_adr_i[2][11]         ; HCLK       ; -5.732 ; -5.732 ; Rise       ; HCLK            ;
;  pma_adr_i[2][12]         ; HCLK       ; -5.863 ; -5.863 ; Rise       ; HCLK            ;
;  pma_adr_i[2][13]         ; HCLK       ; -5.900 ; -5.900 ; Rise       ; HCLK            ;
;  pma_adr_i[2][14]         ; HCLK       ; -5.882 ; -5.882 ; Rise       ; HCLK            ;
;  pma_adr_i[2][15]         ; HCLK       ; -6.084 ; -6.084 ; Rise       ; HCLK            ;
;  pma_adr_i[2][16]         ; HCLK       ; -5.881 ; -5.881 ; Rise       ; HCLK            ;
;  pma_adr_i[2][17]         ; HCLK       ; -6.201 ; -6.201 ; Rise       ; HCLK            ;
;  pma_adr_i[2][18]         ; HCLK       ; -5.721 ; -5.721 ; Rise       ; HCLK            ;
;  pma_adr_i[2][19]         ; HCLK       ; -5.857 ; -5.857 ; Rise       ; HCLK            ;
;  pma_adr_i[2][20]         ; HCLK       ; -5.564 ; -5.564 ; Rise       ; HCLK            ;
;  pma_adr_i[2][21]         ; HCLK       ; -5.678 ; -5.678 ; Rise       ; HCLK            ;
;  pma_adr_i[2][22]         ; HCLK       ; -5.716 ; -5.716 ; Rise       ; HCLK            ;
;  pma_adr_i[2][23]         ; HCLK       ; -5.557 ; -5.557 ; Rise       ; HCLK            ;
;  pma_adr_i[2][24]         ; HCLK       ; -5.422 ; -5.422 ; Rise       ; HCLK            ;
;  pma_adr_i[2][25]         ; HCLK       ; -5.633 ; -5.633 ; Rise       ; HCLK            ;
;  pma_adr_i[2][26]         ; HCLK       ; -4.941 ; -4.941 ; Rise       ; HCLK            ;
;  pma_adr_i[2][27]         ; HCLK       ; -5.125 ; -5.125 ; Rise       ; HCLK            ;
;  pma_adr_i[2][28]         ; HCLK       ; -5.319 ; -5.319 ; Rise       ; HCLK            ;
;  pma_adr_i[2][29]         ; HCLK       ; -5.017 ; -5.017 ; Rise       ; HCLK            ;
; pma_cfg_i[0].a[*]         ; HCLK       ; -2.085 ; -2.085 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[0]        ; HCLK       ; -2.085 ; -2.085 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[1]        ; HCLK       ; -2.141 ; -2.141 ; Rise       ; HCLK            ;
; pma_cfg_i[0].m            ; HCLK       ; -3.478 ; -3.478 ; Rise       ; HCLK            ;
; pma_cfg_i[0].mem_type[*]  ; HCLK       ; -3.871 ; -3.871 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[0] ; HCLK       ; -4.210 ; -4.210 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[1] ; HCLK       ; -3.871 ; -3.871 ; Rise       ; HCLK            ;
; pma_cfg_i[0].r            ; HCLK       ; -4.117 ; -4.117 ; Rise       ; HCLK            ;
; pma_cfg_i[0].w            ; HCLK       ; -3.833 ; -3.833 ; Rise       ; HCLK            ;
; pma_cfg_i[0].x            ; HCLK       ; -4.626 ; -4.626 ; Rise       ; HCLK            ;
; pma_cfg_i[1].a[*]         ; HCLK       ; -3.988 ; -3.988 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[0]        ; HCLK       ; -4.126 ; -4.126 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[1]        ; HCLK       ; -3.988 ; -3.988 ; Rise       ; HCLK            ;
; pma_cfg_i[1].m            ; HCLK       ; -3.589 ; -3.589 ; Rise       ; HCLK            ;
; pma_cfg_i[1].mem_type[*]  ; HCLK       ; -4.059 ; -4.059 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[0] ; HCLK       ; -4.059 ; -4.059 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[1] ; HCLK       ; -4.147 ; -4.147 ; Rise       ; HCLK            ;
; pma_cfg_i[1].r            ; HCLK       ; -4.285 ; -4.285 ; Rise       ; HCLK            ;
; pma_cfg_i[1].w            ; HCLK       ; -4.052 ; -4.052 ; Rise       ; HCLK            ;
; pma_cfg_i[1].x            ; HCLK       ; -4.277 ; -4.277 ; Rise       ; HCLK            ;
; pma_cfg_i[2].a[*]         ; HCLK       ; -3.801 ; -3.801 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[0]        ; HCLK       ; -3.801 ; -3.801 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[1]        ; HCLK       ; -3.844 ; -3.844 ; Rise       ; HCLK            ;
; pma_cfg_i[2].m            ; HCLK       ; -3.421 ; -3.421 ; Rise       ; HCLK            ;
; pma_cfg_i[2].mem_type[*]  ; HCLK       ; -4.287 ; -4.287 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[0] ; HCLK       ; -4.287 ; -4.287 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[1] ; HCLK       ; -4.345 ; -4.345 ; Rise       ; HCLK            ;
; pma_cfg_i[2].r            ; HCLK       ; -4.230 ; -4.230 ; Rise       ; HCLK            ;
; pma_cfg_i[2].w            ; HCLK       ; -3.905 ; -3.905 ; Rise       ; HCLK            ;
; pma_cfg_i[2].x            ; HCLK       ; -3.980 ; -3.980 ; Rise       ; HCLK            ;
+---------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dbg_ack       ; HCLK       ; 4.526 ; 4.526 ; Rise       ; HCLK            ;
; dbg_bp        ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
; dbg_dato[*]   ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
;  dbg_dato[0]  ; HCLK       ; 4.273 ; 4.273 ; Rise       ; HCLK            ;
;  dbg_dato[1]  ; HCLK       ; 4.551 ; 4.551 ; Rise       ; HCLK            ;
;  dbg_dato[2]  ; HCLK       ; 4.178 ; 4.178 ; Rise       ; HCLK            ;
;  dbg_dato[3]  ; HCLK       ; 4.562 ; 4.562 ; Rise       ; HCLK            ;
;  dbg_dato[4]  ; HCLK       ; 4.472 ; 4.472 ; Rise       ; HCLK            ;
;  dbg_dato[5]  ; HCLK       ; 4.408 ; 4.408 ; Rise       ; HCLK            ;
;  dbg_dato[6]  ; HCLK       ; 4.278 ; 4.278 ; Rise       ; HCLK            ;
;  dbg_dato[7]  ; HCLK       ; 4.554 ; 4.554 ; Rise       ; HCLK            ;
;  dbg_dato[8]  ; HCLK       ; 4.298 ; 4.298 ; Rise       ; HCLK            ;
;  dbg_dato[9]  ; HCLK       ; 4.382 ; 4.382 ; Rise       ; HCLK            ;
;  dbg_dato[10] ; HCLK       ; 4.623 ; 4.623 ; Rise       ; HCLK            ;
;  dbg_dato[11] ; HCLK       ; 4.176 ; 4.176 ; Rise       ; HCLK            ;
;  dbg_dato[12] ; HCLK       ; 4.357 ; 4.357 ; Rise       ; HCLK            ;
;  dbg_dato[13] ; HCLK       ; 4.374 ; 4.374 ; Rise       ; HCLK            ;
;  dbg_dato[14] ; HCLK       ; 4.820 ; 4.820 ; Rise       ; HCLK            ;
;  dbg_dato[15] ; HCLK       ; 4.159 ; 4.159 ; Rise       ; HCLK            ;
;  dbg_dato[16] ; HCLK       ; 4.325 ; 4.325 ; Rise       ; HCLK            ;
;  dbg_dato[17] ; HCLK       ; 4.385 ; 4.385 ; Rise       ; HCLK            ;
;  dbg_dato[18] ; HCLK       ; 4.251 ; 4.251 ; Rise       ; HCLK            ;
;  dbg_dato[19] ; HCLK       ; 4.204 ; 4.204 ; Rise       ; HCLK            ;
;  dbg_dato[20] ; HCLK       ; 4.483 ; 4.483 ; Rise       ; HCLK            ;
;  dbg_dato[21] ; HCLK       ; 4.301 ; 4.301 ; Rise       ; HCLK            ;
;  dbg_dato[22] ; HCLK       ; 4.163 ; 4.163 ; Rise       ; HCLK            ;
;  dbg_dato[23] ; HCLK       ; 4.284 ; 4.284 ; Rise       ; HCLK            ;
;  dbg_dato[24] ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
;  dbg_dato[25] ; HCLK       ; 4.265 ; 4.265 ; Rise       ; HCLK            ;
;  dbg_dato[26] ; HCLK       ; 4.197 ; 4.197 ; Rise       ; HCLK            ;
;  dbg_dato[27] ; HCLK       ; 4.874 ; 4.874 ; Rise       ; HCLK            ;
;  dbg_dato[28] ; HCLK       ; 4.178 ; 4.178 ; Rise       ; HCLK            ;
;  dbg_dato[29] ; HCLK       ; 4.119 ; 4.119 ; Rise       ; HCLK            ;
;  dbg_dato[30] ; HCLK       ; 4.194 ; 4.194 ; Rise       ; HCLK            ;
;  dbg_dato[31] ; HCLK       ; 4.411 ; 4.411 ; Rise       ; HCLK            ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dbg_ack       ; HCLK       ; 4.526 ; 4.526 ; Rise       ; HCLK            ;
; dbg_bp        ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
; dbg_dato[*]   ; HCLK       ; 4.119 ; 4.119 ; Rise       ; HCLK            ;
;  dbg_dato[0]  ; HCLK       ; 4.273 ; 4.273 ; Rise       ; HCLK            ;
;  dbg_dato[1]  ; HCLK       ; 4.551 ; 4.551 ; Rise       ; HCLK            ;
;  dbg_dato[2]  ; HCLK       ; 4.178 ; 4.178 ; Rise       ; HCLK            ;
;  dbg_dato[3]  ; HCLK       ; 4.562 ; 4.562 ; Rise       ; HCLK            ;
;  dbg_dato[4]  ; HCLK       ; 4.472 ; 4.472 ; Rise       ; HCLK            ;
;  dbg_dato[5]  ; HCLK       ; 4.408 ; 4.408 ; Rise       ; HCLK            ;
;  dbg_dato[6]  ; HCLK       ; 4.278 ; 4.278 ; Rise       ; HCLK            ;
;  dbg_dato[7]  ; HCLK       ; 4.554 ; 4.554 ; Rise       ; HCLK            ;
;  dbg_dato[8]  ; HCLK       ; 4.298 ; 4.298 ; Rise       ; HCLK            ;
;  dbg_dato[9]  ; HCLK       ; 4.382 ; 4.382 ; Rise       ; HCLK            ;
;  dbg_dato[10] ; HCLK       ; 4.623 ; 4.623 ; Rise       ; HCLK            ;
;  dbg_dato[11] ; HCLK       ; 4.176 ; 4.176 ; Rise       ; HCLK            ;
;  dbg_dato[12] ; HCLK       ; 4.357 ; 4.357 ; Rise       ; HCLK            ;
;  dbg_dato[13] ; HCLK       ; 4.374 ; 4.374 ; Rise       ; HCLK            ;
;  dbg_dato[14] ; HCLK       ; 4.820 ; 4.820 ; Rise       ; HCLK            ;
;  dbg_dato[15] ; HCLK       ; 4.159 ; 4.159 ; Rise       ; HCLK            ;
;  dbg_dato[16] ; HCLK       ; 4.325 ; 4.325 ; Rise       ; HCLK            ;
;  dbg_dato[17] ; HCLK       ; 4.385 ; 4.385 ; Rise       ; HCLK            ;
;  dbg_dato[18] ; HCLK       ; 4.251 ; 4.251 ; Rise       ; HCLK            ;
;  dbg_dato[19] ; HCLK       ; 4.204 ; 4.204 ; Rise       ; HCLK            ;
;  dbg_dato[20] ; HCLK       ; 4.483 ; 4.483 ; Rise       ; HCLK            ;
;  dbg_dato[21] ; HCLK       ; 4.301 ; 4.301 ; Rise       ; HCLK            ;
;  dbg_dato[22] ; HCLK       ; 4.163 ; 4.163 ; Rise       ; HCLK            ;
;  dbg_dato[23] ; HCLK       ; 4.284 ; 4.284 ; Rise       ; HCLK            ;
;  dbg_dato[24] ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
;  dbg_dato[25] ; HCLK       ; 4.265 ; 4.265 ; Rise       ; HCLK            ;
;  dbg_dato[26] ; HCLK       ; 4.197 ; 4.197 ; Rise       ; HCLK            ;
;  dbg_dato[27] ; HCLK       ; 4.874 ; 4.874 ; Rise       ; HCLK            ;
;  dbg_dato[28] ; HCLK       ; 4.178 ; 4.178 ; Rise       ; HCLK            ;
;  dbg_dato[29] ; HCLK       ; 4.119 ; 4.119 ; Rise       ; HCLK            ;
;  dbg_dato[30] ; HCLK       ; 4.194 ; 4.194 ; Rise       ; HCLK            ;
;  dbg_dato[31] ; HCLK       ; 4.411 ; 4.411 ; Rise       ; HCLK            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -43.499     ; 0.215 ; N/A      ; N/A     ; -1.627              ;
;  HCLK            ; -43.499     ; 0.215 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -137589.95  ; 0.0   ; 0.0      ; 0.0     ; -11515.022          ;
;  HCLK            ; -137589.950 ; 0.000 ; N/A      ; N/A     ; -11515.022          ;
+------------------+-------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; HRESETn                   ; HCLK       ; 1.183  ; 1.183  ; Rise       ; HCLK            ;
; dbg_addr[*]               ; HCLK       ; 19.181 ; 19.181 ; Rise       ; HCLK            ;
;  dbg_addr[0]              ; HCLK       ; 12.058 ; 12.058 ; Rise       ; HCLK            ;
;  dbg_addr[1]              ; HCLK       ; 13.524 ; 13.524 ; Rise       ; HCLK            ;
;  dbg_addr[2]              ; HCLK       ; 14.269 ; 14.269 ; Rise       ; HCLK            ;
;  dbg_addr[3]              ; HCLK       ; 14.123 ; 14.123 ; Rise       ; HCLK            ;
;  dbg_addr[4]              ; HCLK       ; 13.188 ; 13.188 ; Rise       ; HCLK            ;
;  dbg_addr[5]              ; HCLK       ; 17.417 ; 17.417 ; Rise       ; HCLK            ;
;  dbg_addr[6]              ; HCLK       ; 17.227 ; 17.227 ; Rise       ; HCLK            ;
;  dbg_addr[7]              ; HCLK       ; 18.957 ; 18.957 ; Rise       ; HCLK            ;
;  dbg_addr[8]              ; HCLK       ; 18.569 ; 18.569 ; Rise       ; HCLK            ;
;  dbg_addr[9]              ; HCLK       ; 12.451 ; 12.451 ; Rise       ; HCLK            ;
;  dbg_addr[10]             ; HCLK       ; 19.181 ; 19.181 ; Rise       ; HCLK            ;
;  dbg_addr[11]             ; HCLK       ; 18.949 ; 18.949 ; Rise       ; HCLK            ;
;  dbg_addr[12]             ; HCLK       ; 16.248 ; 16.248 ; Rise       ; HCLK            ;
;  dbg_addr[13]             ; HCLK       ; 16.422 ; 16.422 ; Rise       ; HCLK            ;
;  dbg_addr[14]             ; HCLK       ; 16.927 ; 16.927 ; Rise       ; HCLK            ;
;  dbg_addr[15]             ; HCLK       ; 16.606 ; 16.606 ; Rise       ; HCLK            ;
; dbg_dati[*]               ; HCLK       ; 4.157  ; 4.157  ; Rise       ; HCLK            ;
;  dbg_dati[0]              ; HCLK       ; 3.381  ; 3.381  ; Rise       ; HCLK            ;
;  dbg_dati[1]              ; HCLK       ; 3.859  ; 3.859  ; Rise       ; HCLK            ;
;  dbg_dati[2]              ; HCLK       ; 3.356  ; 3.356  ; Rise       ; HCLK            ;
;  dbg_dati[3]              ; HCLK       ; 3.380  ; 3.380  ; Rise       ; HCLK            ;
;  dbg_dati[4]              ; HCLK       ; 3.963  ; 3.963  ; Rise       ; HCLK            ;
;  dbg_dati[5]              ; HCLK       ; 4.021  ; 4.021  ; Rise       ; HCLK            ;
;  dbg_dati[6]              ; HCLK       ; 3.545  ; 3.545  ; Rise       ; HCLK            ;
;  dbg_dati[7]              ; HCLK       ; 3.387  ; 3.387  ; Rise       ; HCLK            ;
;  dbg_dati[8]              ; HCLK       ; 3.262  ; 3.262  ; Rise       ; HCLK            ;
;  dbg_dati[9]              ; HCLK       ; 3.902  ; 3.902  ; Rise       ; HCLK            ;
;  dbg_dati[10]             ; HCLK       ; 3.518  ; 3.518  ; Rise       ; HCLK            ;
;  dbg_dati[11]             ; HCLK       ; 3.792  ; 3.792  ; Rise       ; HCLK            ;
;  dbg_dati[12]             ; HCLK       ; 3.782  ; 3.782  ; Rise       ; HCLK            ;
;  dbg_dati[13]             ; HCLK       ; 4.157  ; 4.157  ; Rise       ; HCLK            ;
;  dbg_dati[14]             ; HCLK       ; 3.742  ; 3.742  ; Rise       ; HCLK            ;
;  dbg_dati[15]             ; HCLK       ; 3.305  ; 3.305  ; Rise       ; HCLK            ;
;  dbg_dati[16]             ; HCLK       ; 3.238  ; 3.238  ; Rise       ; HCLK            ;
;  dbg_dati[17]             ; HCLK       ; 3.870  ; 3.870  ; Rise       ; HCLK            ;
;  dbg_dati[18]             ; HCLK       ; 3.540  ; 3.540  ; Rise       ; HCLK            ;
;  dbg_dati[19]             ; HCLK       ; 4.011  ; 4.011  ; Rise       ; HCLK            ;
;  dbg_dati[20]             ; HCLK       ; 3.926  ; 3.926  ; Rise       ; HCLK            ;
;  dbg_dati[21]             ; HCLK       ; 3.803  ; 3.803  ; Rise       ; HCLK            ;
;  dbg_dati[22]             ; HCLK       ; 3.594  ; 3.594  ; Rise       ; HCLK            ;
;  dbg_dati[23]             ; HCLK       ; 3.453  ; 3.453  ; Rise       ; HCLK            ;
;  dbg_dati[24]             ; HCLK       ; 3.410  ; 3.410  ; Rise       ; HCLK            ;
;  dbg_dati[25]             ; HCLK       ; 3.974  ; 3.974  ; Rise       ; HCLK            ;
;  dbg_dati[26]             ; HCLK       ; 3.990  ; 3.990  ; Rise       ; HCLK            ;
;  dbg_dati[27]             ; HCLK       ; 3.313  ; 3.313  ; Rise       ; HCLK            ;
;  dbg_dati[28]             ; HCLK       ; 3.690  ; 3.690  ; Rise       ; HCLK            ;
;  dbg_dati[29]             ; HCLK       ; 3.756  ; 3.756  ; Rise       ; HCLK            ;
;  dbg_dati[30]             ; HCLK       ; 3.792  ; 3.792  ; Rise       ; HCLK            ;
;  dbg_dati[31]             ; HCLK       ; 3.672  ; 3.672  ; Rise       ; HCLK            ;
; dbg_stall                 ; HCLK       ; 31.857 ; 31.857 ; Rise       ; HCLK            ;
; dbg_strb                  ; HCLK       ; 6.168  ; 6.168  ; Rise       ; HCLK            ;
; dbg_we                    ; HCLK       ; 6.253  ; 6.253  ; Rise       ; HCLK            ;
; ext_int[*]                ; HCLK       ; 4.209  ; 4.209  ; Rise       ; HCLK            ;
;  ext_int[1]               ; HCLK       ; 4.209  ; 4.209  ; Rise       ; HCLK            ;
;  ext_int[3]               ; HCLK       ; 3.972  ; 3.972  ; Rise       ; HCLK            ;
; ext_nmi                   ; HCLK       ; 13.474 ; 13.474 ; Rise       ; HCLK            ;
; ext_sint                  ; HCLK       ; 4.666  ; 4.666  ; Rise       ; HCLK            ;
; ext_tint                  ; HCLK       ; 3.938  ; 3.938  ; Rise       ; HCLK            ;
; pma_adr_i[0][*]           ; HCLK       ; 91.094 ; 91.094 ; Rise       ; HCLK            ;
;  pma_adr_i[0][0]          ; HCLK       ; 91.094 ; 91.094 ; Rise       ; HCLK            ;
;  pma_adr_i[0][1]          ; HCLK       ; 90.868 ; 90.868 ; Rise       ; HCLK            ;
;  pma_adr_i[0][2]          ; HCLK       ; 90.910 ; 90.910 ; Rise       ; HCLK            ;
;  pma_adr_i[0][3]          ; HCLK       ; 90.590 ; 90.590 ; Rise       ; HCLK            ;
;  pma_adr_i[0][4]          ; HCLK       ; 90.107 ; 90.107 ; Rise       ; HCLK            ;
;  pma_adr_i[0][5]          ; HCLK       ; 89.950 ; 89.950 ; Rise       ; HCLK            ;
;  pma_adr_i[0][6]          ; HCLK       ; 88.345 ; 88.345 ; Rise       ; HCLK            ;
;  pma_adr_i[0][7]          ; HCLK       ; 86.984 ; 86.984 ; Rise       ; HCLK            ;
;  pma_adr_i[0][8]          ; HCLK       ; 85.777 ; 85.777 ; Rise       ; HCLK            ;
;  pma_adr_i[0][9]          ; HCLK       ; 82.955 ; 82.955 ; Rise       ; HCLK            ;
;  pma_adr_i[0][10]         ; HCLK       ; 80.577 ; 80.577 ; Rise       ; HCLK            ;
;  pma_adr_i[0][11]         ; HCLK       ; 79.146 ; 79.146 ; Rise       ; HCLK            ;
;  pma_adr_i[0][12]         ; HCLK       ; 76.586 ; 76.586 ; Rise       ; HCLK            ;
;  pma_adr_i[0][13]         ; HCLK       ; 74.163 ; 74.163 ; Rise       ; HCLK            ;
;  pma_adr_i[0][14]         ; HCLK       ; 71.880 ; 71.880 ; Rise       ; HCLK            ;
;  pma_adr_i[0][15]         ; HCLK       ; 69.997 ; 69.997 ; Rise       ; HCLK            ;
;  pma_adr_i[0][16]         ; HCLK       ; 66.462 ; 66.462 ; Rise       ; HCLK            ;
;  pma_adr_i[0][17]         ; HCLK       ; 64.167 ; 64.167 ; Rise       ; HCLK            ;
;  pma_adr_i[0][18]         ; HCLK       ; 61.549 ; 61.549 ; Rise       ; HCLK            ;
;  pma_adr_i[0][19]         ; HCLK       ; 59.178 ; 59.178 ; Rise       ; HCLK            ;
;  pma_adr_i[0][20]         ; HCLK       ; 57.264 ; 57.264 ; Rise       ; HCLK            ;
;  pma_adr_i[0][21]         ; HCLK       ; 55.471 ; 55.471 ; Rise       ; HCLK            ;
;  pma_adr_i[0][22]         ; HCLK       ; 52.805 ; 52.805 ; Rise       ; HCLK            ;
;  pma_adr_i[0][23]         ; HCLK       ; 50.499 ; 50.499 ; Rise       ; HCLK            ;
;  pma_adr_i[0][24]         ; HCLK       ; 49.835 ; 49.835 ; Rise       ; HCLK            ;
;  pma_adr_i[0][25]         ; HCLK       ; 46.905 ; 46.905 ; Rise       ; HCLK            ;
;  pma_adr_i[0][26]         ; HCLK       ; 43.540 ; 43.540 ; Rise       ; HCLK            ;
;  pma_adr_i[0][27]         ; HCLK       ; 40.348 ; 40.348 ; Rise       ; HCLK            ;
;  pma_adr_i[0][28]         ; HCLK       ; 37.183 ; 37.183 ; Rise       ; HCLK            ;
;  pma_adr_i[0][29]         ; HCLK       ; 36.805 ; 36.805 ; Rise       ; HCLK            ;
; pma_adr_i[1][*]           ; HCLK       ; 97.226 ; 97.226 ; Rise       ; HCLK            ;
;  pma_adr_i[1][0]          ; HCLK       ; 97.226 ; 97.226 ; Rise       ; HCLK            ;
;  pma_adr_i[1][1]          ; HCLK       ; 96.689 ; 96.689 ; Rise       ; HCLK            ;
;  pma_adr_i[1][2]          ; HCLK       ; 96.243 ; 96.243 ; Rise       ; HCLK            ;
;  pma_adr_i[1][3]          ; HCLK       ; 96.310 ; 96.310 ; Rise       ; HCLK            ;
;  pma_adr_i[1][4]          ; HCLK       ; 96.056 ; 96.056 ; Rise       ; HCLK            ;
;  pma_adr_i[1][5]          ; HCLK       ; 95.895 ; 95.895 ; Rise       ; HCLK            ;
;  pma_adr_i[1][6]          ; HCLK       ; 93.792 ; 93.792 ; Rise       ; HCLK            ;
;  pma_adr_i[1][7]          ; HCLK       ; 91.984 ; 91.984 ; Rise       ; HCLK            ;
;  pma_adr_i[1][8]          ; HCLK       ; 90.392 ; 90.392 ; Rise       ; HCLK            ;
;  pma_adr_i[1][9]          ; HCLK       ; 87.980 ; 87.980 ; Rise       ; HCLK            ;
;  pma_adr_i[1][10]         ; HCLK       ; 86.766 ; 86.766 ; Rise       ; HCLK            ;
;  pma_adr_i[1][11]         ; HCLK       ; 84.068 ; 84.068 ; Rise       ; HCLK            ;
;  pma_adr_i[1][12]         ; HCLK       ; 81.623 ; 81.623 ; Rise       ; HCLK            ;
;  pma_adr_i[1][13]         ; HCLK       ; 79.228 ; 79.228 ; Rise       ; HCLK            ;
;  pma_adr_i[1][14]         ; HCLK       ; 76.987 ; 76.987 ; Rise       ; HCLK            ;
;  pma_adr_i[1][15]         ; HCLK       ; 73.480 ; 73.480 ; Rise       ; HCLK            ;
;  pma_adr_i[1][16]         ; HCLK       ; 71.809 ; 71.809 ; Rise       ; HCLK            ;
;  pma_adr_i[1][17]         ; HCLK       ; 69.483 ; 69.483 ; Rise       ; HCLK            ;
;  pma_adr_i[1][18]         ; HCLK       ; 67.478 ; 67.478 ; Rise       ; HCLK            ;
;  pma_adr_i[1][19]         ; HCLK       ; 64.627 ; 64.627 ; Rise       ; HCLK            ;
;  pma_adr_i[1][20]         ; HCLK       ; 62.206 ; 62.206 ; Rise       ; HCLK            ;
;  pma_adr_i[1][21]         ; HCLK       ; 59.363 ; 59.363 ; Rise       ; HCLK            ;
;  pma_adr_i[1][22]         ; HCLK       ; 56.528 ; 56.528 ; Rise       ; HCLK            ;
;  pma_adr_i[1][23]         ; HCLK       ; 54.245 ; 54.245 ; Rise       ; HCLK            ;
;  pma_adr_i[1][24]         ; HCLK       ; 49.176 ; 49.176 ; Rise       ; HCLK            ;
;  pma_adr_i[1][25]         ; HCLK       ; 46.546 ; 46.546 ; Rise       ; HCLK            ;
;  pma_adr_i[1][26]         ; HCLK       ; 47.147 ; 47.147 ; Rise       ; HCLK            ;
;  pma_adr_i[1][27]         ; HCLK       ; 43.642 ; 43.642 ; Rise       ; HCLK            ;
;  pma_adr_i[1][28]         ; HCLK       ; 40.711 ; 40.711 ; Rise       ; HCLK            ;
;  pma_adr_i[1][29]         ; HCLK       ; 39.533 ; 39.533 ; Rise       ; HCLK            ;
; pma_adr_i[2][*]           ; HCLK       ; 93.793 ; 93.793 ; Rise       ; HCLK            ;
;  pma_adr_i[2][0]          ; HCLK       ; 93.793 ; 93.793 ; Rise       ; HCLK            ;
;  pma_adr_i[2][1]          ; HCLK       ; 92.374 ; 92.374 ; Rise       ; HCLK            ;
;  pma_adr_i[2][2]          ; HCLK       ; 93.552 ; 93.552 ; Rise       ; HCLK            ;
;  pma_adr_i[2][3]          ; HCLK       ; 92.706 ; 92.706 ; Rise       ; HCLK            ;
;  pma_adr_i[2][4]          ; HCLK       ; 91.975 ; 91.975 ; Rise       ; HCLK            ;
;  pma_adr_i[2][5]          ; HCLK       ; 91.822 ; 91.822 ; Rise       ; HCLK            ;
;  pma_adr_i[2][6]          ; HCLK       ; 89.990 ; 89.990 ; Rise       ; HCLK            ;
;  pma_adr_i[2][7]          ; HCLK       ; 87.890 ; 87.890 ; Rise       ; HCLK            ;
;  pma_adr_i[2][8]          ; HCLK       ; 85.815 ; 85.815 ; Rise       ; HCLK            ;
;  pma_adr_i[2][9]          ; HCLK       ; 84.209 ; 84.209 ; Rise       ; HCLK            ;
;  pma_adr_i[2][10]         ; HCLK       ; 81.365 ; 81.365 ; Rise       ; HCLK            ;
;  pma_adr_i[2][11]         ; HCLK       ; 79.938 ; 79.938 ; Rise       ; HCLK            ;
;  pma_adr_i[2][12]         ; HCLK       ; 77.415 ; 77.415 ; Rise       ; HCLK            ;
;  pma_adr_i[2][13]         ; HCLK       ; 75.758 ; 75.758 ; Rise       ; HCLK            ;
;  pma_adr_i[2][14]         ; HCLK       ; 73.937 ; 73.937 ; Rise       ; HCLK            ;
;  pma_adr_i[2][15]         ; HCLK       ; 70.684 ; 70.684 ; Rise       ; HCLK            ;
;  pma_adr_i[2][16]         ; HCLK       ; 67.802 ; 67.802 ; Rise       ; HCLK            ;
;  pma_adr_i[2][17]         ; HCLK       ; 65.029 ; 65.029 ; Rise       ; HCLK            ;
;  pma_adr_i[2][18]         ; HCLK       ; 63.118 ; 63.118 ; Rise       ; HCLK            ;
;  pma_adr_i[2][19]         ; HCLK       ; 60.987 ; 60.987 ; Rise       ; HCLK            ;
;  pma_adr_i[2][20]         ; HCLK       ; 59.596 ; 59.596 ; Rise       ; HCLK            ;
;  pma_adr_i[2][21]         ; HCLK       ; 57.271 ; 57.271 ; Rise       ; HCLK            ;
;  pma_adr_i[2][22]         ; HCLK       ; 53.808 ; 53.808 ; Rise       ; HCLK            ;
;  pma_adr_i[2][23]         ; HCLK       ; 52.120 ; 52.120 ; Rise       ; HCLK            ;
;  pma_adr_i[2][24]         ; HCLK       ; 49.123 ; 49.123 ; Rise       ; HCLK            ;
;  pma_adr_i[2][25]         ; HCLK       ; 45.897 ; 45.897 ; Rise       ; HCLK            ;
;  pma_adr_i[2][26]         ; HCLK       ; 43.748 ; 43.748 ; Rise       ; HCLK            ;
;  pma_adr_i[2][27]         ; HCLK       ; 40.796 ; 40.796 ; Rise       ; HCLK            ;
;  pma_adr_i[2][28]         ; HCLK       ; 39.169 ; 39.169 ; Rise       ; HCLK            ;
;  pma_adr_i[2][29]         ; HCLK       ; 38.857 ; 38.857 ; Rise       ; HCLK            ;
; pma_cfg_i[0].a[*]         ; HCLK       ; 24.764 ; 24.764 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[0]        ; HCLK       ; 24.701 ; 24.701 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[1]        ; HCLK       ; 24.764 ; 24.764 ; Rise       ; HCLK            ;
; pma_cfg_i[0].m            ; HCLK       ; 16.469 ; 16.469 ; Rise       ; HCLK            ;
; pma_cfg_i[0].mem_type[*]  ; HCLK       ; 18.226 ; 18.226 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[0] ; HCLK       ; 18.226 ; 18.226 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[1] ; HCLK       ; 17.605 ; 17.605 ; Rise       ; HCLK            ;
; pma_cfg_i[0].r            ; HCLK       ; 18.189 ; 18.189 ; Rise       ; HCLK            ;
; pma_cfg_i[0].w            ; HCLK       ; 15.559 ; 15.559 ; Rise       ; HCLK            ;
; pma_cfg_i[0].x            ; HCLK       ; 18.452 ; 18.452 ; Rise       ; HCLK            ;
; pma_cfg_i[1].a[*]         ; HCLK       ; 28.875 ; 28.875 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[0]        ; HCLK       ; 28.875 ; 28.875 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[1]        ; HCLK       ; 28.875 ; 28.875 ; Rise       ; HCLK            ;
; pma_cfg_i[1].m            ; HCLK       ; 16.896 ; 16.896 ; Rise       ; HCLK            ;
; pma_cfg_i[1].mem_type[*]  ; HCLK       ; 18.166 ; 18.166 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[0] ; HCLK       ; 18.166 ; 18.166 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[1] ; HCLK       ; 18.133 ; 18.133 ; Rise       ; HCLK            ;
; pma_cfg_i[1].r            ; HCLK       ; 18.429 ; 18.429 ; Rise       ; HCLK            ;
; pma_cfg_i[1].w            ; HCLK       ; 16.048 ; 16.048 ; Rise       ; HCLK            ;
; pma_cfg_i[1].x            ; HCLK       ; 17.957 ; 17.957 ; Rise       ; HCLK            ;
; pma_cfg_i[2].a[*]         ; HCLK       ; 26.240 ; 26.240 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[0]        ; HCLK       ; 26.240 ; 26.240 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[1]        ; HCLK       ; 25.732 ; 25.732 ; Rise       ; HCLK            ;
; pma_cfg_i[2].m            ; HCLK       ; 16.249 ; 16.249 ; Rise       ; HCLK            ;
; pma_cfg_i[2].mem_type[*]  ; HCLK       ; 17.903 ; 17.903 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[0] ; HCLK       ; 17.681 ; 17.681 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[1] ; HCLK       ; 17.903 ; 17.903 ; Rise       ; HCLK            ;
; pma_cfg_i[2].r            ; HCLK       ; 17.827 ; 17.827 ; Rise       ; HCLK            ;
; pma_cfg_i[2].w            ; HCLK       ; 15.756 ; 15.756 ; Rise       ; HCLK            ;
; pma_cfg_i[2].x            ; HCLK       ; 17.177 ; 17.177 ; Rise       ; HCLK            ;
+---------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+---------------------------+------------+--------+--------+------------+-----------------+
; Data Port                 ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------+------------+--------+--------+------------+-----------------+
; HRESETn                   ; HCLK       ; 0.199  ; 0.199  ; Rise       ; HCLK            ;
; dbg_addr[*]               ; HCLK       ; -1.768 ; -1.768 ; Rise       ; HCLK            ;
;  dbg_addr[0]              ; HCLK       ; -1.768 ; -1.768 ; Rise       ; HCLK            ;
;  dbg_addr[1]              ; HCLK       ; -2.050 ; -2.050 ; Rise       ; HCLK            ;
;  dbg_addr[2]              ; HCLK       ; -1.888 ; -1.888 ; Rise       ; HCLK            ;
;  dbg_addr[3]              ; HCLK       ; -1.891 ; -1.891 ; Rise       ; HCLK            ;
;  dbg_addr[4]              ; HCLK       ; -1.794 ; -1.794 ; Rise       ; HCLK            ;
;  dbg_addr[5]              ; HCLK       ; -2.350 ; -2.350 ; Rise       ; HCLK            ;
;  dbg_addr[6]              ; HCLK       ; -2.049 ; -2.049 ; Rise       ; HCLK            ;
;  dbg_addr[7]              ; HCLK       ; -2.060 ; -2.060 ; Rise       ; HCLK            ;
;  dbg_addr[8]              ; HCLK       ; -1.882 ; -1.882 ; Rise       ; HCLK            ;
;  dbg_addr[9]              ; HCLK       ; -2.439 ; -2.439 ; Rise       ; HCLK            ;
;  dbg_addr[10]             ; HCLK       ; -2.165 ; -2.165 ; Rise       ; HCLK            ;
;  dbg_addr[11]             ; HCLK       ; -2.113 ; -2.113 ; Rise       ; HCLK            ;
;  dbg_addr[12]             ; HCLK       ; -2.376 ; -2.376 ; Rise       ; HCLK            ;
;  dbg_addr[13]             ; HCLK       ; -2.623 ; -2.623 ; Rise       ; HCLK            ;
;  dbg_addr[14]             ; HCLK       ; -2.538 ; -2.538 ; Rise       ; HCLK            ;
;  dbg_addr[15]             ; HCLK       ; -2.376 ; -2.376 ; Rise       ; HCLK            ;
; dbg_dati[*]               ; HCLK       ; -1.596 ; -1.596 ; Rise       ; HCLK            ;
;  dbg_dati[0]              ; HCLK       ; -1.681 ; -1.681 ; Rise       ; HCLK            ;
;  dbg_dati[1]              ; HCLK       ; -1.941 ; -1.941 ; Rise       ; HCLK            ;
;  dbg_dati[2]              ; HCLK       ; -1.674 ; -1.674 ; Rise       ; HCLK            ;
;  dbg_dati[3]              ; HCLK       ; -1.683 ; -1.683 ; Rise       ; HCLK            ;
;  dbg_dati[4]              ; HCLK       ; -2.021 ; -2.021 ; Rise       ; HCLK            ;
;  dbg_dati[5]              ; HCLK       ; -2.058 ; -2.058 ; Rise       ; HCLK            ;
;  dbg_dati[6]              ; HCLK       ; -1.730 ; -1.730 ; Rise       ; HCLK            ;
;  dbg_dati[7]              ; HCLK       ; -1.688 ; -1.688 ; Rise       ; HCLK            ;
;  dbg_dati[8]              ; HCLK       ; -1.596 ; -1.596 ; Rise       ; HCLK            ;
;  dbg_dati[9]              ; HCLK       ; -1.917 ; -1.917 ; Rise       ; HCLK            ;
;  dbg_dati[10]             ; HCLK       ; -1.718 ; -1.718 ; Rise       ; HCLK            ;
;  dbg_dati[11]             ; HCLK       ; -1.850 ; -1.850 ; Rise       ; HCLK            ;
;  dbg_dati[12]             ; HCLK       ; -1.932 ; -1.932 ; Rise       ; HCLK            ;
;  dbg_dati[13]             ; HCLK       ; -2.081 ; -2.081 ; Rise       ; HCLK            ;
;  dbg_dati[14]             ; HCLK       ; -1.820 ; -1.820 ; Rise       ; HCLK            ;
;  dbg_dati[15]             ; HCLK       ; -1.634 ; -1.634 ; Rise       ; HCLK            ;
;  dbg_dati[16]             ; HCLK       ; -1.611 ; -1.611 ; Rise       ; HCLK            ;
;  dbg_dati[17]             ; HCLK       ; -1.931 ; -1.931 ; Rise       ; HCLK            ;
;  dbg_dati[18]             ; HCLK       ; -1.799 ; -1.799 ; Rise       ; HCLK            ;
;  dbg_dati[19]             ; HCLK       ; -2.029 ; -2.029 ; Rise       ; HCLK            ;
;  dbg_dati[20]             ; HCLK       ; -1.979 ; -1.979 ; Rise       ; HCLK            ;
;  dbg_dati[21]             ; HCLK       ; -1.907 ; -1.907 ; Rise       ; HCLK            ;
;  dbg_dati[22]             ; HCLK       ; -1.783 ; -1.783 ; Rise       ; HCLK            ;
;  dbg_dati[23]             ; HCLK       ; -1.731 ; -1.731 ; Rise       ; HCLK            ;
;  dbg_dati[24]             ; HCLK       ; -1.715 ; -1.715 ; Rise       ; HCLK            ;
;  dbg_dati[25]             ; HCLK       ; -2.023 ; -2.023 ; Rise       ; HCLK            ;
;  dbg_dati[26]             ; HCLK       ; -2.046 ; -2.046 ; Rise       ; HCLK            ;
;  dbg_dati[27]             ; HCLK       ; -1.634 ; -1.634 ; Rise       ; HCLK            ;
;  dbg_dati[28]             ; HCLK       ; -1.823 ; -1.823 ; Rise       ; HCLK            ;
;  dbg_dati[29]             ; HCLK       ; -1.828 ; -1.828 ; Rise       ; HCLK            ;
;  dbg_dati[30]             ; HCLK       ; -1.863 ; -1.863 ; Rise       ; HCLK            ;
;  dbg_dati[31]             ; HCLK       ; -1.853 ; -1.853 ; Rise       ; HCLK            ;
; dbg_stall                 ; HCLK       ; -2.147 ; -2.147 ; Rise       ; HCLK            ;
; dbg_strb                  ; HCLK       ; -2.281 ; -2.281 ; Rise       ; HCLK            ;
; dbg_we                    ; HCLK       ; -2.088 ; -2.088 ; Rise       ; HCLK            ;
; ext_int[*]                ; HCLK       ; -2.005 ; -2.005 ; Rise       ; HCLK            ;
;  ext_int[1]               ; HCLK       ; -2.115 ; -2.115 ; Rise       ; HCLK            ;
;  ext_int[3]               ; HCLK       ; -2.005 ; -2.005 ; Rise       ; HCLK            ;
; ext_nmi                   ; HCLK       ; -2.129 ; -2.129 ; Rise       ; HCLK            ;
; ext_sint                  ; HCLK       ; -2.317 ; -2.317 ; Rise       ; HCLK            ;
; ext_tint                  ; HCLK       ; -1.983 ; -1.983 ; Rise       ; HCLK            ;
; pma_adr_i[0][*]           ; HCLK       ; -5.236 ; -5.236 ; Rise       ; HCLK            ;
;  pma_adr_i[0][0]          ; HCLK       ; -6.829 ; -6.829 ; Rise       ; HCLK            ;
;  pma_adr_i[0][1]          ; HCLK       ; -6.620 ; -6.620 ; Rise       ; HCLK            ;
;  pma_adr_i[0][2]          ; HCLK       ; -6.389 ; -6.389 ; Rise       ; HCLK            ;
;  pma_adr_i[0][3]          ; HCLK       ; -6.508 ; -6.508 ; Rise       ; HCLK            ;
;  pma_adr_i[0][4]          ; HCLK       ; -6.286 ; -6.286 ; Rise       ; HCLK            ;
;  pma_adr_i[0][5]          ; HCLK       ; -6.188 ; -6.188 ; Rise       ; HCLK            ;
;  pma_adr_i[0][6]          ; HCLK       ; -6.079 ; -6.079 ; Rise       ; HCLK            ;
;  pma_adr_i[0][7]          ; HCLK       ; -6.162 ; -6.162 ; Rise       ; HCLK            ;
;  pma_adr_i[0][8]          ; HCLK       ; -6.107 ; -6.107 ; Rise       ; HCLK            ;
;  pma_adr_i[0][9]          ; HCLK       ; -6.239 ; -6.239 ; Rise       ; HCLK            ;
;  pma_adr_i[0][10]         ; HCLK       ; -6.120 ; -6.120 ; Rise       ; HCLK            ;
;  pma_adr_i[0][11]         ; HCLK       ; -6.071 ; -6.071 ; Rise       ; HCLK            ;
;  pma_adr_i[0][12]         ; HCLK       ; -6.233 ; -6.233 ; Rise       ; HCLK            ;
;  pma_adr_i[0][13]         ; HCLK       ; -5.871 ; -5.871 ; Rise       ; HCLK            ;
;  pma_adr_i[0][14]         ; HCLK       ; -6.054 ; -6.054 ; Rise       ; HCLK            ;
;  pma_adr_i[0][15]         ; HCLK       ; -5.867 ; -5.867 ; Rise       ; HCLK            ;
;  pma_adr_i[0][16]         ; HCLK       ; -5.689 ; -5.689 ; Rise       ; HCLK            ;
;  pma_adr_i[0][17]         ; HCLK       ; -5.963 ; -5.963 ; Rise       ; HCLK            ;
;  pma_adr_i[0][18]         ; HCLK       ; -6.049 ; -6.049 ; Rise       ; HCLK            ;
;  pma_adr_i[0][19]         ; HCLK       ; -6.051 ; -6.051 ; Rise       ; HCLK            ;
;  pma_adr_i[0][20]         ; HCLK       ; -5.843 ; -5.843 ; Rise       ; HCLK            ;
;  pma_adr_i[0][21]         ; HCLK       ; -5.573 ; -5.573 ; Rise       ; HCLK            ;
;  pma_adr_i[0][22]         ; HCLK       ; -5.804 ; -5.804 ; Rise       ; HCLK            ;
;  pma_adr_i[0][23]         ; HCLK       ; -5.726 ; -5.726 ; Rise       ; HCLK            ;
;  pma_adr_i[0][24]         ; HCLK       ; -5.547 ; -5.547 ; Rise       ; HCLK            ;
;  pma_adr_i[0][25]         ; HCLK       ; -5.928 ; -5.928 ; Rise       ; HCLK            ;
;  pma_adr_i[0][26]         ; HCLK       ; -5.657 ; -5.657 ; Rise       ; HCLK            ;
;  pma_adr_i[0][27]         ; HCLK       ; -5.517 ; -5.517 ; Rise       ; HCLK            ;
;  pma_adr_i[0][28]         ; HCLK       ; -5.370 ; -5.370 ; Rise       ; HCLK            ;
;  pma_adr_i[0][29]         ; HCLK       ; -5.236 ; -5.236 ; Rise       ; HCLK            ;
; pma_adr_i[1][*]           ; HCLK       ; -3.386 ; -3.386 ; Rise       ; HCLK            ;
;  pma_adr_i[1][0]          ; HCLK       ; -6.566 ; -6.566 ; Rise       ; HCLK            ;
;  pma_adr_i[1][1]          ; HCLK       ; -6.502 ; -6.502 ; Rise       ; HCLK            ;
;  pma_adr_i[1][2]          ; HCLK       ; -6.401 ; -6.401 ; Rise       ; HCLK            ;
;  pma_adr_i[1][3]          ; HCLK       ; -6.605 ; -6.605 ; Rise       ; HCLK            ;
;  pma_adr_i[1][4]          ; HCLK       ; -6.434 ; -6.434 ; Rise       ; HCLK            ;
;  pma_adr_i[1][5]          ; HCLK       ; -6.350 ; -6.350 ; Rise       ; HCLK            ;
;  pma_adr_i[1][6]          ; HCLK       ; -6.448 ; -6.448 ; Rise       ; HCLK            ;
;  pma_adr_i[1][7]          ; HCLK       ; -6.376 ; -6.376 ; Rise       ; HCLK            ;
;  pma_adr_i[1][8]          ; HCLK       ; -6.241 ; -6.241 ; Rise       ; HCLK            ;
;  pma_adr_i[1][9]          ; HCLK       ; -6.199 ; -6.199 ; Rise       ; HCLK            ;
;  pma_adr_i[1][10]         ; HCLK       ; -6.263 ; -6.263 ; Rise       ; HCLK            ;
;  pma_adr_i[1][11]         ; HCLK       ; -6.095 ; -6.095 ; Rise       ; HCLK            ;
;  pma_adr_i[1][12]         ; HCLK       ; -5.944 ; -5.944 ; Rise       ; HCLK            ;
;  pma_adr_i[1][13]         ; HCLK       ; -6.106 ; -6.106 ; Rise       ; HCLK            ;
;  pma_adr_i[1][14]         ; HCLK       ; -6.060 ; -6.060 ; Rise       ; HCLK            ;
;  pma_adr_i[1][15]         ; HCLK       ; -5.847 ; -5.847 ; Rise       ; HCLK            ;
;  pma_adr_i[1][16]         ; HCLK       ; -5.829 ; -5.829 ; Rise       ; HCLK            ;
;  pma_adr_i[1][17]         ; HCLK       ; -6.076 ; -6.076 ; Rise       ; HCLK            ;
;  pma_adr_i[1][18]         ; HCLK       ; -5.864 ; -5.864 ; Rise       ; HCLK            ;
;  pma_adr_i[1][19]         ; HCLK       ; -5.826 ; -5.826 ; Rise       ; HCLK            ;
;  pma_adr_i[1][20]         ; HCLK       ; -6.107 ; -6.107 ; Rise       ; HCLK            ;
;  pma_adr_i[1][21]         ; HCLK       ; -5.712 ; -5.712 ; Rise       ; HCLK            ;
;  pma_adr_i[1][22]         ; HCLK       ; -5.577 ; -5.577 ; Rise       ; HCLK            ;
;  pma_adr_i[1][23]         ; HCLK       ; -5.627 ; -5.627 ; Rise       ; HCLK            ;
;  pma_adr_i[1][24]         ; HCLK       ; -3.386 ; -3.386 ; Rise       ; HCLK            ;
;  pma_adr_i[1][25]         ; HCLK       ; -3.634 ; -3.634 ; Rise       ; HCLK            ;
;  pma_adr_i[1][26]         ; HCLK       ; -5.240 ; -5.240 ; Rise       ; HCLK            ;
;  pma_adr_i[1][27]         ; HCLK       ; -5.342 ; -5.342 ; Rise       ; HCLK            ;
;  pma_adr_i[1][28]         ; HCLK       ; -5.527 ; -5.527 ; Rise       ; HCLK            ;
;  pma_adr_i[1][29]         ; HCLK       ; -4.866 ; -4.866 ; Rise       ; HCLK            ;
; pma_adr_i[2][*]           ; HCLK       ; -4.941 ; -4.941 ; Rise       ; HCLK            ;
;  pma_adr_i[2][0]          ; HCLK       ; -6.453 ; -6.453 ; Rise       ; HCLK            ;
;  pma_adr_i[2][1]          ; HCLK       ; -6.175 ; -6.175 ; Rise       ; HCLK            ;
;  pma_adr_i[2][2]          ; HCLK       ; -6.535 ; -6.535 ; Rise       ; HCLK            ;
;  pma_adr_i[2][3]          ; HCLK       ; -6.091 ; -6.091 ; Rise       ; HCLK            ;
;  pma_adr_i[2][4]          ; HCLK       ; -6.063 ; -6.063 ; Rise       ; HCLK            ;
;  pma_adr_i[2][5]          ; HCLK       ; -6.003 ; -6.003 ; Rise       ; HCLK            ;
;  pma_adr_i[2][6]          ; HCLK       ; -6.030 ; -6.030 ; Rise       ; HCLK            ;
;  pma_adr_i[2][7]          ; HCLK       ; -5.969 ; -5.969 ; Rise       ; HCLK            ;
;  pma_adr_i[2][8]          ; HCLK       ; -5.896 ; -5.896 ; Rise       ; HCLK            ;
;  pma_adr_i[2][9]          ; HCLK       ; -6.167 ; -6.167 ; Rise       ; HCLK            ;
;  pma_adr_i[2][10]         ; HCLK       ; -5.916 ; -5.916 ; Rise       ; HCLK            ;
;  pma_adr_i[2][11]         ; HCLK       ; -5.732 ; -5.732 ; Rise       ; HCLK            ;
;  pma_adr_i[2][12]         ; HCLK       ; -5.863 ; -5.863 ; Rise       ; HCLK            ;
;  pma_adr_i[2][13]         ; HCLK       ; -5.900 ; -5.900 ; Rise       ; HCLK            ;
;  pma_adr_i[2][14]         ; HCLK       ; -5.882 ; -5.882 ; Rise       ; HCLK            ;
;  pma_adr_i[2][15]         ; HCLK       ; -6.084 ; -6.084 ; Rise       ; HCLK            ;
;  pma_adr_i[2][16]         ; HCLK       ; -5.881 ; -5.881 ; Rise       ; HCLK            ;
;  pma_adr_i[2][17]         ; HCLK       ; -6.201 ; -6.201 ; Rise       ; HCLK            ;
;  pma_adr_i[2][18]         ; HCLK       ; -5.721 ; -5.721 ; Rise       ; HCLK            ;
;  pma_adr_i[2][19]         ; HCLK       ; -5.857 ; -5.857 ; Rise       ; HCLK            ;
;  pma_adr_i[2][20]         ; HCLK       ; -5.564 ; -5.564 ; Rise       ; HCLK            ;
;  pma_adr_i[2][21]         ; HCLK       ; -5.678 ; -5.678 ; Rise       ; HCLK            ;
;  pma_adr_i[2][22]         ; HCLK       ; -5.716 ; -5.716 ; Rise       ; HCLK            ;
;  pma_adr_i[2][23]         ; HCLK       ; -5.557 ; -5.557 ; Rise       ; HCLK            ;
;  pma_adr_i[2][24]         ; HCLK       ; -5.422 ; -5.422 ; Rise       ; HCLK            ;
;  pma_adr_i[2][25]         ; HCLK       ; -5.633 ; -5.633 ; Rise       ; HCLK            ;
;  pma_adr_i[2][26]         ; HCLK       ; -4.941 ; -4.941 ; Rise       ; HCLK            ;
;  pma_adr_i[2][27]         ; HCLK       ; -5.125 ; -5.125 ; Rise       ; HCLK            ;
;  pma_adr_i[2][28]         ; HCLK       ; -5.319 ; -5.319 ; Rise       ; HCLK            ;
;  pma_adr_i[2][29]         ; HCLK       ; -5.017 ; -5.017 ; Rise       ; HCLK            ;
; pma_cfg_i[0].a[*]         ; HCLK       ; -2.085 ; -2.085 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[0]        ; HCLK       ; -2.085 ; -2.085 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].a[1]        ; HCLK       ; -2.141 ; -2.141 ; Rise       ; HCLK            ;
; pma_cfg_i[0].m            ; HCLK       ; -3.478 ; -3.478 ; Rise       ; HCLK            ;
; pma_cfg_i[0].mem_type[*]  ; HCLK       ; -3.871 ; -3.871 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[0] ; HCLK       ; -4.210 ; -4.210 ; Rise       ; HCLK            ;
;  pma_cfg_i[0].mem_type[1] ; HCLK       ; -3.871 ; -3.871 ; Rise       ; HCLK            ;
; pma_cfg_i[0].r            ; HCLK       ; -4.117 ; -4.117 ; Rise       ; HCLK            ;
; pma_cfg_i[0].w            ; HCLK       ; -3.833 ; -3.833 ; Rise       ; HCLK            ;
; pma_cfg_i[0].x            ; HCLK       ; -4.626 ; -4.626 ; Rise       ; HCLK            ;
; pma_cfg_i[1].a[*]         ; HCLK       ; -3.988 ; -3.988 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[0]        ; HCLK       ; -4.126 ; -4.126 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].a[1]        ; HCLK       ; -3.988 ; -3.988 ; Rise       ; HCLK            ;
; pma_cfg_i[1].m            ; HCLK       ; -3.589 ; -3.589 ; Rise       ; HCLK            ;
; pma_cfg_i[1].mem_type[*]  ; HCLK       ; -4.059 ; -4.059 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[0] ; HCLK       ; -4.059 ; -4.059 ; Rise       ; HCLK            ;
;  pma_cfg_i[1].mem_type[1] ; HCLK       ; -4.147 ; -4.147 ; Rise       ; HCLK            ;
; pma_cfg_i[1].r            ; HCLK       ; -4.285 ; -4.285 ; Rise       ; HCLK            ;
; pma_cfg_i[1].w            ; HCLK       ; -4.052 ; -4.052 ; Rise       ; HCLK            ;
; pma_cfg_i[1].x            ; HCLK       ; -4.277 ; -4.277 ; Rise       ; HCLK            ;
; pma_cfg_i[2].a[*]         ; HCLK       ; -3.801 ; -3.801 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[0]        ; HCLK       ; -3.801 ; -3.801 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].a[1]        ; HCLK       ; -3.844 ; -3.844 ; Rise       ; HCLK            ;
; pma_cfg_i[2].m            ; HCLK       ; -3.421 ; -3.421 ; Rise       ; HCLK            ;
; pma_cfg_i[2].mem_type[*]  ; HCLK       ; -4.287 ; -4.287 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[0] ; HCLK       ; -4.287 ; -4.287 ; Rise       ; HCLK            ;
;  pma_cfg_i[2].mem_type[1] ; HCLK       ; -4.345 ; -4.345 ; Rise       ; HCLK            ;
; pma_cfg_i[2].r            ; HCLK       ; -4.230 ; -4.230 ; Rise       ; HCLK            ;
; pma_cfg_i[2].w            ; HCLK       ; -3.905 ; -3.905 ; Rise       ; HCLK            ;
; pma_cfg_i[2].x            ; HCLK       ; -3.980 ; -3.980 ; Rise       ; HCLK            ;
+---------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dbg_ack       ; HCLK       ; 8.014 ; 8.014 ; Rise       ; HCLK            ;
; dbg_bp        ; HCLK       ; 8.753 ; 8.753 ; Rise       ; HCLK            ;
; dbg_dato[*]   ; HCLK       ; 8.960 ; 8.960 ; Rise       ; HCLK            ;
;  dbg_dato[0]  ; HCLK       ; 7.663 ; 7.663 ; Rise       ; HCLK            ;
;  dbg_dato[1]  ; HCLK       ; 8.142 ; 8.142 ; Rise       ; HCLK            ;
;  dbg_dato[2]  ; HCLK       ; 7.429 ; 7.429 ; Rise       ; HCLK            ;
;  dbg_dato[3]  ; HCLK       ; 8.225 ; 8.225 ; Rise       ; HCLK            ;
;  dbg_dato[4]  ; HCLK       ; 8.105 ; 8.105 ; Rise       ; HCLK            ;
;  dbg_dato[5]  ; HCLK       ; 7.936 ; 7.936 ; Rise       ; HCLK            ;
;  dbg_dato[6]  ; HCLK       ; 7.648 ; 7.648 ; Rise       ; HCLK            ;
;  dbg_dato[7]  ; HCLK       ; 8.219 ; 8.219 ; Rise       ; HCLK            ;
;  dbg_dato[8]  ; HCLK       ; 7.675 ; 7.675 ; Rise       ; HCLK            ;
;  dbg_dato[9]  ; HCLK       ; 7.832 ; 7.832 ; Rise       ; HCLK            ;
;  dbg_dato[10] ; HCLK       ; 8.377 ; 8.377 ; Rise       ; HCLK            ;
;  dbg_dato[11] ; HCLK       ; 7.442 ; 7.442 ; Rise       ; HCLK            ;
;  dbg_dato[12] ; HCLK       ; 7.755 ; 7.755 ; Rise       ; HCLK            ;
;  dbg_dato[13] ; HCLK       ; 7.875 ; 7.875 ; Rise       ; HCLK            ;
;  dbg_dato[14] ; HCLK       ; 8.839 ; 8.839 ; Rise       ; HCLK            ;
;  dbg_dato[15] ; HCLK       ; 7.419 ; 7.419 ; Rise       ; HCLK            ;
;  dbg_dato[16] ; HCLK       ; 7.703 ; 7.703 ; Rise       ; HCLK            ;
;  dbg_dato[17] ; HCLK       ; 7.890 ; 7.890 ; Rise       ; HCLK            ;
;  dbg_dato[18] ; HCLK       ; 7.608 ; 7.608 ; Rise       ; HCLK            ;
;  dbg_dato[19] ; HCLK       ; 7.450 ; 7.450 ; Rise       ; HCLK            ;
;  dbg_dato[20] ; HCLK       ; 8.111 ; 8.111 ; Rise       ; HCLK            ;
;  dbg_dato[21] ; HCLK       ; 7.675 ; 7.675 ; Rise       ; HCLK            ;
;  dbg_dato[22] ; HCLK       ; 7.444 ; 7.444 ; Rise       ; HCLK            ;
;  dbg_dato[23] ; HCLK       ; 7.730 ; 7.730 ; Rise       ; HCLK            ;
;  dbg_dato[24] ; HCLK       ; 8.960 ; 8.960 ; Rise       ; HCLK            ;
;  dbg_dato[25] ; HCLK       ; 7.652 ; 7.652 ; Rise       ; HCLK            ;
;  dbg_dato[26] ; HCLK       ; 7.476 ; 7.476 ; Rise       ; HCLK            ;
;  dbg_dato[27] ; HCLK       ; 8.950 ; 8.950 ; Rise       ; HCLK            ;
;  dbg_dato[28] ; HCLK       ; 7.426 ; 7.426 ; Rise       ; HCLK            ;
;  dbg_dato[29] ; HCLK       ; 7.327 ; 7.327 ; Rise       ; HCLK            ;
;  dbg_dato[30] ; HCLK       ; 7.456 ; 7.456 ; Rise       ; HCLK            ;
;  dbg_dato[31] ; HCLK       ; 7.897 ; 7.897 ; Rise       ; HCLK            ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; dbg_ack       ; HCLK       ; 4.526 ; 4.526 ; Rise       ; HCLK            ;
; dbg_bp        ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
; dbg_dato[*]   ; HCLK       ; 4.119 ; 4.119 ; Rise       ; HCLK            ;
;  dbg_dato[0]  ; HCLK       ; 4.273 ; 4.273 ; Rise       ; HCLK            ;
;  dbg_dato[1]  ; HCLK       ; 4.551 ; 4.551 ; Rise       ; HCLK            ;
;  dbg_dato[2]  ; HCLK       ; 4.178 ; 4.178 ; Rise       ; HCLK            ;
;  dbg_dato[3]  ; HCLK       ; 4.562 ; 4.562 ; Rise       ; HCLK            ;
;  dbg_dato[4]  ; HCLK       ; 4.472 ; 4.472 ; Rise       ; HCLK            ;
;  dbg_dato[5]  ; HCLK       ; 4.408 ; 4.408 ; Rise       ; HCLK            ;
;  dbg_dato[6]  ; HCLK       ; 4.278 ; 4.278 ; Rise       ; HCLK            ;
;  dbg_dato[7]  ; HCLK       ; 4.554 ; 4.554 ; Rise       ; HCLK            ;
;  dbg_dato[8]  ; HCLK       ; 4.298 ; 4.298 ; Rise       ; HCLK            ;
;  dbg_dato[9]  ; HCLK       ; 4.382 ; 4.382 ; Rise       ; HCLK            ;
;  dbg_dato[10] ; HCLK       ; 4.623 ; 4.623 ; Rise       ; HCLK            ;
;  dbg_dato[11] ; HCLK       ; 4.176 ; 4.176 ; Rise       ; HCLK            ;
;  dbg_dato[12] ; HCLK       ; 4.357 ; 4.357 ; Rise       ; HCLK            ;
;  dbg_dato[13] ; HCLK       ; 4.374 ; 4.374 ; Rise       ; HCLK            ;
;  dbg_dato[14] ; HCLK       ; 4.820 ; 4.820 ; Rise       ; HCLK            ;
;  dbg_dato[15] ; HCLK       ; 4.159 ; 4.159 ; Rise       ; HCLK            ;
;  dbg_dato[16] ; HCLK       ; 4.325 ; 4.325 ; Rise       ; HCLK            ;
;  dbg_dato[17] ; HCLK       ; 4.385 ; 4.385 ; Rise       ; HCLK            ;
;  dbg_dato[18] ; HCLK       ; 4.251 ; 4.251 ; Rise       ; HCLK            ;
;  dbg_dato[19] ; HCLK       ; 4.204 ; 4.204 ; Rise       ; HCLK            ;
;  dbg_dato[20] ; HCLK       ; 4.483 ; 4.483 ; Rise       ; HCLK            ;
;  dbg_dato[21] ; HCLK       ; 4.301 ; 4.301 ; Rise       ; HCLK            ;
;  dbg_dato[22] ; HCLK       ; 4.163 ; 4.163 ; Rise       ; HCLK            ;
;  dbg_dato[23] ; HCLK       ; 4.284 ; 4.284 ; Rise       ; HCLK            ;
;  dbg_dato[24] ; HCLK       ; 4.902 ; 4.902 ; Rise       ; HCLK            ;
;  dbg_dato[25] ; HCLK       ; 4.265 ; 4.265 ; Rise       ; HCLK            ;
;  dbg_dato[26] ; HCLK       ; 4.197 ; 4.197 ; Rise       ; HCLK            ;
;  dbg_dato[27] ; HCLK       ; 4.874 ; 4.874 ; Rise       ; HCLK            ;
;  dbg_dato[28] ; HCLK       ; 4.178 ; 4.178 ; Rise       ; HCLK            ;
;  dbg_dato[29] ; HCLK       ; 4.119 ; 4.119 ; Rise       ; HCLK            ;
;  dbg_dato[30] ; HCLK       ; 4.194 ; 4.194 ; Rise       ; HCLK            ;
;  dbg_dato[31] ; HCLK       ; 4.411 ; 4.411 ; Rise       ; HCLK            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; HCLK       ; HCLK     ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; HCLK       ; HCLK     ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+---------------------------------------------------+
; Unconstrained Paths                               ;
+---------------------------------+--------+--------+
; Property                        ; Setup  ; Hold   ;
+---------------------------------+--------+--------+
; Illegal Clocks                  ; 0      ; 0      ;
; Unconstrained Clocks            ; 0      ; 0      ;
; Unconstrained Input Ports       ; 171    ; 171    ;
; Unconstrained Input Port Paths  ; 381121 ; 381121 ;
; Unconstrained Output Ports      ; 34     ; 34     ;
; Unconstrained Output Port Paths ; 34     ; 34     ;
+---------------------------------+--------+--------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Dec 01 16:50:15 2018
Info: Command: quartus_sta RV12LP -c RV12LP
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RV12LP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name HCLK HCLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -43.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -43.499   -137589.950 HCLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 HCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627    -11515.022 HCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.925
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.925    -58601.417 HCLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 HCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627    -11515.022 HCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4982 megabytes
    Info: Processing ended: Sat Dec 01 16:50:26 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:11


