# 实验一 五人表决器
## 设计思路

实验要求设计一个五人表决器，只要在规定的时间内，同意人数大于或等于3，则表决通过。

分析题意，可知此次仿真需要5个输入端口，1个输出端口，分别设置A,B,C,D,E为输入端口，F为输出端口。

当表决器的5个输入变量中有3个以上（含3个）为“1”时，表决器输出“1”，否则输出“0”。

因此可根据真值表得到输出的逻辑表达式为F=ABC+ABD+ABE+ACD+ACE+ADE+BCD+BCE+BDE+CDE。

## 顶层原理图

<img src="1-1.png" alt="1-1" style="zoom: 50%;" />













## 程序代码清单

#### 1.芯片代码
```vhdl
MODULE BJQ

A,B,C,D,E PIN;
F PIN ISTYPE 'COM';

EQUATIONS
F=(A&B&C)#(A&B&D)#(A&B&E)#(A&C&D)#(A&C&E)#(A&D&E)#(B&C&D)#(B&C&E)#(B&D&E)#(C&D&E);

END 
```

#### 2.仿真代码
```vhdl
MODULE BJQ
A,B,C,D,E,F PIN;

X=.X.;
XIN=[A,B,C,D,E];

TEST_VECTORS
([XIN]->[F])
[1]->[X];
[5]->[X];
[10]->[X];
[12]->[X];
[24]->[X];
[30]->[X];

END
```









## 仿真波形

波形图

<img src="1-2.png" alt="1-2" style="zoom: 50%;" />

A,B,C,D,E分别表示五人投票结果的逻辑变量，高电平代表同意，低电平代表不同意。变量F表示表决结果，高电平代表通过，低电平代表不通过。本次实验仿真代码随机选取5次情况（ABCDE），分别为00001、00101、01010、01100、11000、11100，则投票结果（F）依次为0、0、0、0、0、1，根据波形图可以验证设计正确。

## 实验总结

1.本次实验利用ABEL语言，通过绘制芯片BJQ原理图，编写芯片代码和仿真代码，实现并验证了组合逻辑电路五人表决器。
2.基本了解ISPLEVER软件的使用方法，掌握了用此软件完成电子设计的基本流程，并能够用ABEL语言完成对芯片模块的程序设计。
3.作为电子线路EDA的第一个实验，在软件使用和代码编写上存在不熟练等问题，导致编译不通过，后续不断查找资料成功解决了问题。