<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xczu28dr-ffvg1517-2-e" LaunchTime="1738246086">
  <File Type="PA-TCL" Name="dut_ip.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="dut_ip_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="dut_ip_reports.tcl"/>
  <File Type="RDS-RDS" Name="dut_ip.vds"/>
  <File Type="RDS-UTIL" Name="dut_ip_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="dut_ip_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="dut_ip.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="dut_ip_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="dut_ip_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/conv_pkg.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/conv_pkg.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/synth_reg_w_init.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/synth_reg_w_init.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/dut_ip_entity_declarations.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/dut_ip_entity_declarations.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/xlclockdriver_rd.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/xlclockdriver_rd.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/single_reg_w_init.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/single_reg_w_init.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/srl33e.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/srl33e.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/synth_reg.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/synth_reg.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/synth_reg_reg.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/synth_reg_reg.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/dut_ip.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/dut_ip.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sysgen/srl17e.vhd">
      <FileInfo SFType="VHDL2008">
        <Attr Name="Library" Val="xil_defaultlib"/>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/srl17e.vhd"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="dut_ip"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/sysgen/dut_ip_clock.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/dut_ip_clock.xdc"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/constrs_1/imports/sysgen/dut_ip.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../sysgen/dut_ip.xdc"/>
        <Attr Name="ImportTime" Val="1738245637"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2024"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="dut_ip_fir_compiler_v7_2_i0"/>
</GenRun>
