module delayer (
    input clk,  // clock
    input rst,  // reset   
    output value[3]
  ) {
  
  .clk(clk), .rst(rst) {
    dff flip[28];
  }
  
  counter ctr(.rst(rst));

  always {
    ctr.clk = flip.q[27];
    flip.d = flip.q + 1;
    value = ctr.value;
  }
}