Fitter report for VideBox_presentable
Mon Oct 26 12:59:25 2020
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. DLL Summary
 19. I/O Assignment Warnings
 20. PLL Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Routing Usage Summary
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Oct 26 12:59:25 2020       ;
; Quartus Prime Version           ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                   ; VideBox_presentable                         ;
; Top-level Entity Name           ; VideoBox_presentable                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,722 / 32,070 ( 8 % )                      ;
; Total registers                 ; 3772                                        ;
; Total pins                      ; 149 / 457 ( 33 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 41,600 / 4,065,280 ( 1 % )                  ;
; Total RAM Blocks                ; 9 / 397 ( 2 % )                             ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                             ; On                                    ; Off                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.4%      ;
;     Processor 3            ;   5.3%      ;
;     Processor 4            ;   5.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                                 ; Node Port                ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                ; Destination Port         ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0                                                                                                                                                                                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement             ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|~GND                                                                                                                                                                                                                                                  ; Deleted         ; Placement                                         ; Fitter Periphery Placement             ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement             ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement             ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                                                             ; Created         ; Placement                                         ; Fitter Periphery Placement             ;                          ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|seriesterminationcontrol[0]                                                                                                                                                                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dm[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dm[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[4]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[5]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[6]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[7]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[8]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[9]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[10]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[11]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[12]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[13]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[14]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[15]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[16]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[17]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[18]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[19]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[20]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[21]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[22]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[23]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[24]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[25]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[26]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[27]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[28]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[29]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[30]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dq[31]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs[3]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs_n[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs_n[1]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[0]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; xmemory_mem_dqs_n[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; SERIESTERMINATIONCONTROL ;                ; xmemory_mem_dm[2]~_s2p_logic_blkO_SERIESTERMINATIONCONTROL0                                                                                                                                                                                                                                                                                     ; SERIESTERMINATIONCONTROL ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|clock_gen[0].leveled_dqs_clocks[0]                                            ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[1].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[2].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[3].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[4].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[5].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[6].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[7].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|adc_clk_cps                    ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[9].acv_ac_ldc|leveled_dqs_clocks[0]          ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[10].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[11].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[12].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[13].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[14].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[15].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[16].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[17].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[18].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[21].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[22].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|adc_clk_cps                   ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[23].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|leveled_dqs_clocks[0]         ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_dqs_clocks[0]                                                                                                                   ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc|leveled_hr_clocks[0]                                                                                                                    ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dq_clocks[0]  ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_dqs_clocks[0] ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; Merged          ; Placement                                         ; Fitter Periphery Placement             ; CLKOUT                   ;                ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|leveled_hr_clocks[0]  ; CLKOUT                   ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a0                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a1                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a2                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a3                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a4                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a5                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a6                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a7                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a8                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a9                                                                                                                                                            ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a10                                                                                                                                                           ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a11                                                                                                                                                           ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a12                                                                                                                                                           ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a13                                                                                                                                                           ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a14                                                                                                                                                           ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization                    ; Q                        ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ram_block1a15                                                                                                                                                           ; PORTBDATAOUT             ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[0]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[1]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[2]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[3]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[4]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[5]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[6]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[7]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[8]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[9]~output                                                                                                                                                                                                                                                                                                                       ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[10]~output                                                                                                                                                                                                                                                                                                                      ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[11]~output                                                                                                                                                                                                                                                                                                                      ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_addr[12]~output                                                                                                                                                                                                                                                                                                                      ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_bank[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_ba[0]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_bank[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_ba[1]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                    ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_we_n~output                                                                                                                                                                                                                                                                                                                          ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[0]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                    ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_cas_n~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[1]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                    ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_ras_n~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[2]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_cs_n~output                                                                                                                                                                                                                                                                                                                          ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_cmd[3]                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[0]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[0]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[0]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[1]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[1]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[1]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[2]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[2]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[2]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[3]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[3]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[3]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[4]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[4]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[4]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[5]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[5]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[5]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[6]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[6]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[6]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[7]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[7]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[7]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[8]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[8]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[8]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[9]                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[9]~output                                                                                                                                                                                                                                                                                                                         ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[9]~SLOAD_MUX                                                                                                                                                                                                                                                                      ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[10]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[10]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[10]~SLOAD_MUX                                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[11]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[11]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[11]~SLOAD_MUX                                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[12]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[12]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[12]~SLOAD_MUX                                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[13]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[13]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[13]~SLOAD_MUX                                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[14]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[14]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[14]~SLOAD_MUX                                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[15]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dq[15]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_data[15]~SLOAD_MUX                                                                                                                                                                                                                                                                     ; Created         ; Register Packing                                  ; Fast Output Register assignment        ; COMBOUT                  ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_dqm[0]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dqm[0]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_dqm[1]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Fast Output Register assignment        ; Q                        ;                ; xsdram_bus_dqm[1]~output                                                                                                                                                                                                                                                                                                                        ; I                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[0]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[1]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[2]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[3]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[4]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[5]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[6]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[7]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[8]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[9]~output                                                                                                                                                                                                                                                                                                                         ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[10]~output                                                                                                                                                                                                                                                                                                                        ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[11]~output                                                                                                                                                                                                                                                                                                                        ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[12]~output                                                                                                                                                                                                                                                                                                                        ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[13]~output                                                                                                                                                                                                                                                                                                                        ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                         ; Q                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[14]~output                                                                                                                                                                                                                                                                                                                        ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ; xsdram_bus_dq[15]~output                                                                                                                                                                                                                                                                                                                        ; OE                       ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing                                  ; Fast Output Enable Register assignment ; Q                        ;                ;                                                                                                                                                                                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[0]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[1]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[2]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[3]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[4]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[5]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[6]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[7]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[8]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[9]~input                                                                                                                                                                                                                                                                                                                          ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[10]~input                                                                                                                                                                                                                                                                                                                         ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[11]~input                                                                                                                                                                                                                                                                                                                         ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[12]~input                                                                                                                                                                                                                                                                                                                         ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[13]~input                                                                                                                                                                                                                                                                                                                         ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[14]~input                                                                                                                                                                                                                                                                                                                         ; O                        ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Fast Input Register assignment         ; Q                        ;                ; xsdram_bus_dq[15]~input                                                                                                                                                                                                                                                                                                                         ; O                        ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Pom_Xpos[2]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Pom_Xpos[2]~DUPLICATE                                                                                                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Xpos[7]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Xpos[7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Xpos[8]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Xpos[8]~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Xpos[9]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Xpos[9]~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Ypos[3]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Ypos[3]~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Ypos[6]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Ypos[6]~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|Image_Processing:image_processing_0|Ypos[7]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|Image_Processing:image_processing_0|Ypos[7]~DUPLICATE                                                                                                                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[13]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[13]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[16]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[16]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[17]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[17]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[20]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[20]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[21]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[21]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[26]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[26]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[27]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[27]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|dma_enabled                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|dma_enabled~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[2]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[2]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[5]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[5]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[11]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[11]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[14]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[14]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[0]                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[0]~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_cbg1:auto_generated|dffe_nae                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_cbg1:auto_generated|dffe_nae~DUPLICATE                                                                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|pixel_address[-1]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|pixel_address[-1]~DUPLICATE                                                                                                                                                                                                                                            ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|locked[2]                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|locked[2]~DUPLICATE                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[4]                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|saved_grant[4]~DUPLICATE                                                                                                                                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rdata_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem[0][38]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem[0][38]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem[0][91]~DUPLICATE                                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                            ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                                                                                                                                ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|wr_ptr[2]~DUPLICATE                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][87]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][87]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][109]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem[0][109]~DUPLICATE                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[10]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[10]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[18]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[18]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[19]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[19]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[26]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[26]~DUPLICATE                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[50]                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[50]~DUPLICATE                                                                                                                ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]~DUPLICATE                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter|byte_cnt_reg[2]                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter|byte_cnt_reg[2]~DUPLICATE                                                                                                                                                ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[5]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[5]~DUPLICATE                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[7]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[7]~DUPLICATE                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[8]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[8]~DUPLICATE                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[10]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg[10]~DUPLICATE                                                                                                                                                                      ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg[10]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg[10]~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg[12]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg[12]~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg[14]                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg[14]~DUPLICATE                                                                                                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rdata_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:image_processing_0_s0_agent_rsp_fifo|mem[0][65]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:image_processing_0_s0_agent_rsp_fifo|mem[0][65]~DUPLICATE                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo|mem[0][116]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo|mem[0][116]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rsp_fifo|mem[0][66]                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rsp_fifo|mem[0][66]~DUPLICATE                                                                                                                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo|mem[0][67]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo|mem[0][67]~DUPLICATE                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo|mem[0][68]~DUPLICATE                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[0]~DUPLICATE                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[1]~DUPLICATE                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[4]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[4]~DUPLICATE                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[5]~DUPLICATE                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[11]                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size|address_burst[11]~DUPLICATE                                                                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_bytecount_reg_zero~DUPLICATE                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                                                ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[59]~DUPLICATE                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE~DUPLICATE                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]~DUPLICATE                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_valid_reg~DUPLICATE                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS~DUPLICATE                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_size_reg[2]                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_size_reg[2]~DUPLICATE                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg~DUPLICATE                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_IDLE~DUPLICATE                                                                                 ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_WR_SUBBURST~DUPLICATE                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:dma_controller_upis_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:dma_controller_upis_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:image_processing_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:image_processing_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[2]~DUPLICATE                                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]~DUPLICATE                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_wr_limiter|has_pending_responses                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_wr_limiter|has_pending_responses~DUPLICATE                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|active_addr[14]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|active_addr[14]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|active_addr[16]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|active_addr[16]~DUPLICATE                                                                                                                                                                                                                                                                ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.000                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.000~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.001                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.001~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.010                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.010~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.111                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.111~DUPLICATE                                                                                                                                                                                                                                                                    ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_count[0]                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_count[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000000001                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000000001~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000001000                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000001000~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000100000                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000100000~DUPLICATE                                                                                                                                                                                                                                                              ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|refresh_counter[4]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|refresh_counter[4]~DUPLICATE                                                                                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|refresh_counter[5]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|refresh_counter[5]~DUPLICATE                                                                                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[0]                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[0]~DUPLICATE                                                                                                                                                                                            ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[10]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[10]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[13]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[13]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[18]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[18]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[20]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[20]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[21]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[21]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[23]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[23]~DUPLICATE                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[13]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[13]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[14]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[14]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[28]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[28]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[29]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[29]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[30]                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[30]~DUPLICATE                                                                                                                                                                                             ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[0]                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[0]~DUPLICATE                                                                                                                                                                                                     ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[6]                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[6]~DUPLICATE                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[1]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[1]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[3]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[3]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[5]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[5]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[6]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[6]~DUPLICATE                                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[11]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[11]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[14]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[14]~DUPLICATE                                                                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[2]                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[2]~DUPLICATE                                                                                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[13]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[13]~DUPLICATE                                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[2]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[2]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[3]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[3]~DUPLICATE                                                                                                                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[6]                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|counter_reg_bit[6]~DUPLICATE                                                                                      ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[1]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[2]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[5]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[5]~DUPLICATE                                                                                                                                                                                                                                       ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[11]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[11]~DUPLICATE                                                                                                                                                                                                                                      ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[12]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[12]~DUPLICATE                                                                                                                                                                                                                                      ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[16]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[16]~DUPLICATE                                                                                                                                                                                                                                      ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[1]                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|pending_reads[1]~DUPLICATE                                                                                                                                                                                     ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|s_dma_to_stream.STATE_0_IDLE                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|s_dma_to_stream.STATE_0_IDLE~DUPLICATE                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|usedw_is_0_dff                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|usedw_is_0_dff~DUPLICATE                                                                                                                   ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[5]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[5]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[7]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[7]~DUPLICATE                                                                                                                                                                                                                                         ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[14]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[14]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[16]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[16]~DUPLICATE                                                                                                                                                                                                                                        ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|counter8a1                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|counter8a3                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|counter8a7                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                               ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|parity9                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p|parity9~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_cg6:rdptr_g1p|parity6                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_cg6:rdptr_g1p|parity6~DUPLICATE                                                                                                                                                                                  ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|rdptr_g[2]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|rdptr_g[2]~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|rdptr_g[4]                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|rdptr_g[4]~DUPLICATE                                                                                                                                                                                                           ;                          ;                       ;
; VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[1]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
; VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[7]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization               ;                          ;                ; VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[7]~DUPLICATE                                                                                                                                                                                                          ;                          ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------------------+--------------------------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                                                                                                ;
+-----------------------------+---------------------------------------------+--------------+--------------------------------------------------------------------------------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                              ; Ignored From ; Ignored To                                                                                 ; Ignored Value ; Ignored Source             ;
+-----------------------------+---------------------------------------------+--------------+--------------------------------------------------------------------------------------------+---------------+----------------------------+
; PLL Compensation Mode       ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|pll0|fbout                                             ; DIRECT        ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].read_capture_clk_buffer ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[0]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[1]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[2]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_wraddress[3]    ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[0]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[1]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[2]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uread_datapath|reset_n_fifo_write_side[3]   ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_mem_stable_n               ; OFF           ; QSF Assignment             ;
; Global Signal               ; VideoBox_presentable                        ;              ; u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|ureset|phy_reset_n                          ; OFF           ; QSF Assignment             ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[0]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[10]~reg0                                                                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[11]~reg0                                                                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[12]~reg0                                                                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[13]~reg0                                                                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[14]~reg0                                                                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[15]~reg0                                                                           ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[1]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[2]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[3]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[4]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[5]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[6]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[7]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[8]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; VideoBox_sdram_controller                   ;              ; za_data[9]~reg0                                                                            ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[0]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[10]                                                                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[11]                                                                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[12]                                                                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[13]                                                                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[14]                                                                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[15]                                                                                 ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[1]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[2]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[3]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[4]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[5]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[6]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[7]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[8]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; VideoBox_sdram_controller                   ;              ; m_data[9]                                                                                  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[0].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[1].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[2].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[3].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[4].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[5].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[6].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev ;              ; output_path_gen[7].oe_reg                                                                  ; on            ; Compiler or HDL Assignment ;
+-----------------------------+---------------------------------------------+--------------+--------------------------------------------------------------------------------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8965 ) ; 0.00 % ( 0 / 8965 )        ; 0.00 % ( 0 / 8965 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8965 ) ; 0.00 % ( 0 / 8965 )        ; 0.00 % ( 0 / 8965 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                           ;
+-----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------------+
; Partition Name                    ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                                  ;
+-----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------------+
; Top                               ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                           ;
; VideoBox_hps_hps_io_border:border ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border ;
; hard_block:auto_generated_inst    ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                            ;
+-----------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                        ;
+-----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                    ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+-----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                               ; 0.00 % ( 0 / 8194 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; VideoBox_hps_hps_io_border:border ; 0.00 % ( 0 / 744 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst    ; 0.00 % ( 0 / 27 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+-----------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/output_files/VideBox_presentable.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,722 / 32,070        ; 8 %   ;
; ALMs needed [=A-B+C]                                        ; 2,722                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,923 / 32,070        ; 9 %   ;
;         [a] ALMs used for LUT logic and registers           ; 1,256                 ;       ;
;         [b] ALMs used for LUT logic                         ; 1,273                 ;       ;
;         [c] ALMs used for registers                         ; 394                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 216 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ;       ;
;         [c] Due to LAB input limits                         ; 11                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 370 / 3,207           ; 12 %  ;
;     -- Logic LABs                                           ; 370                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 4,496                 ;       ;
;     -- 7 input functions                                    ; 39                    ;       ;
;     -- 6 input functions                                    ; 579                   ;       ;
;     -- 5 input functions                                    ; 754                   ;       ;
;     -- 4 input functions                                    ; 1,077                 ;       ;
;     -- <=3 input functions                                  ; 2,047                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 527                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,477                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,298 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 179 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,330                 ;       ;
;         -- Routing optimization registers                   ; 147                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 149 / 457             ; 33 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
; I/O registers                                               ; 295                   ;       ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 1 / 1 ( 100 % )       ;       ;
;     -- Clock resets                                         ; 1 / 1 ( 100 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- F2S AXI                                              ; 1 / 1 ( 100 % )       ;       ;
;     -- AXI Lightweight                                      ; 1 / 1 ( 100 % )       ;       ;
;     -- SDRAM                                                ; 1 / 1 ( 100 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 1 / 1 ( 100 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 9 / 397               ; 2 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 41,600 / 4,065,280    ; 1 %   ;
; Total block memory implementation bits                      ; 92,160 / 4,065,280    ; 2 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 1 / 4                 ; 25 %  ;
; Hard Memory Controllers                                     ; 1 / 2                 ; 50 %  ;
; Average interconnect usage (total/H/V)                      ; 2.1% / 2.1% / 2.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 15.9% / 16.7% / 13.4% ;       ;
; Maximum fan-out                                             ; 3427                  ;       ;
; Highest non-global fan-out                                  ; 2641                  ;       ;
; Total fan-out                                               ; 33326                 ;       ;
; Average fan-out                                             ; 3.48                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                              ;
+-------------------------------------------------------------+-----------------------+-----------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; VideoBox_hps_hps_io_border:border ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+-----------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2722 / 32070 ( 8 % )  ; 0 / 32070 ( 0 % )                 ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2722                  ; 0                                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2923 / 32070 ( 9 % )  ; 0 / 32070 ( 0 % )                 ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1256                  ; 0                                 ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1273                  ; 0                                 ; 0                              ;
;         [c] ALMs used for registers                         ; 394                   ; 0                                 ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                                 ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 216 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )                 ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )                 ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                                 ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 4                     ; 0                                 ; 0                              ;
;         [c] Due to LAB input limits                         ; 11                    ; 0                                 ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                               ; Low                            ;
;                                                             ;                       ;                                   ;                                ;
; Total LABs:  partially or completely used                   ; 370 / 3207 ( 12 % )   ; 0 / 3207 ( 0 % )                  ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 370                   ; 0                                 ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Combinational ALUT usage for logic                          ; 4496                  ; 0                                 ; 0                              ;
;     -- 7 input functions                                    ; 39                    ; 0                                 ; 0                              ;
;     -- 6 input functions                                    ; 579                   ; 0                                 ; 0                              ;
;     -- 5 input functions                                    ; 754                   ; 0                                 ; 0                              ;
;     -- 4 input functions                                    ; 1077                  ; 0                                 ; 0                              ;
;     -- <=3 input functions                                  ; 2047                  ; 0                                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 527                   ; 0                                 ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                                 ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                                 ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                                 ; 0                              ;
;     -- By type:                                             ;                       ;                                   ;                                ;
;         -- Primary logic registers                          ; 3298 / 64140 ( 5 % )  ; 0 / 64140 ( 0 % )                 ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 179 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )                 ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                   ;                                ;
;         -- Design implementation registers                  ; 3330                  ; 0                                 ; 0                              ;
;         -- Routing optimization registers                   ; 147                   ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
;                                                             ;                       ;                                   ;                                ;
; Virtual pins                                                ; 0                     ; 0                                 ; 0                              ;
; I/O pins                                                    ; 100                   ; 46                                ; 3                              ;
; I/O registers                                               ; 119                   ; 176                               ; 0                              ;
; Total block memory bits                                     ; 41600                 ; 0                                 ; 0                              ;
; Total block memory implementation bits                      ; 92160                 ; 0                                 ; 0                              ;
; M10K block                                                  ; 9 / 397 ( 2 % )       ; 0 / 397 ( 0 % )                   ; 0 / 397 ( 0 % )                ;
; DLL                                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                    ; 0 / 4 ( 0 % )                  ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 0 / 116 ( 0 % )                   ; 4 / 116 ( 3 % )                ;
; Impedance control block                                     ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                    ; 0 / 4 ( 0 % )                  ;
; Double data rate I/O output circuitry                       ; 0 / 1325 ( 0 % )      ; 186 / 1325 ( 14 % )               ; 0 / 1325 ( 0 % )               ;
; Double data rate I/O input circuitry                        ; 16 / 400 ( 4 % )      ; 32 / 400 ( 8 % )                  ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output circuitry                       ; 37 / 400 ( 9 % )      ; 66 / 400 ( 16 % )                 ; 0 / 400 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 425 ( 3 % )      ; 40 / 425 ( 9 % )                  ; 0 / 425 ( 0 % )                ;
; Impedance logic block                                       ; 0 / 8 ( 0 % )         ; 2 / 8 ( 25 % )                    ; 0 / 8 ( 0 % )                  ;
; DQS pin delay chain                                         ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                   ; 0 / 25 ( 0 % )                 ;
; DQS pin enable control                                      ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                   ; 0 / 25 ( 0 % )                 ;
; Delay chain                                                 ; 0 / 1300 ( 0 % )      ; 124 / 1300 ( 9 % )                ; 0 / 1300 ( 0 % )               ;
; Pin configuration                                           ; 0 / 400 ( 0 % )       ; 40 / 400 ( 10 % )                 ; 0 / 400 ( 0 % )                ;
; DQS pin configuration                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                   ; 0 / 25 ( 0 % )                 ;
; Signal Splitter                                             ; 0 / 400 ( 0 % )       ; 5 / 400 ( 1 % )                   ; 0 / 400 ( 0 % )                ;
; Leveling delay chain                                        ; 0 / 36 ( 0 % )        ; 6 / 36 ( 16 % )                   ; 0 / 36 ( 0 % )                 ;
; Clock Phase Select                                          ; 0 / 175 ( 0 % )       ; 26 / 175 ( 14 % )                 ; 0 / 175 ( 0 % )                ;
; Read FIFO Read Clock Select Block                           ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )                  ; 0 / 400 ( 0 % )                ;
; LFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                   ; 0 / 25 ( 0 % )                 ;
; HPS SDRAM PLL                                               ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                   ; 0 / 1 ( 0 % )                  ;
; HPS DBG APB interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                     ; 2 / 6 ( 33 % )                 ;
; Hard Memory Controller                                      ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                    ; 0 / 2 ( 0 % )                  ;
; HPS boot from FPGA interface                                ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; HPS clock resets interface                                  ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; FPGA-to-HPS interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; HPS FPGA-to-SDRAM interface                                 ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA interface                                       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; HPS-to-FPGA lightweight interface                           ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; HPS TPIU trace interface                                    ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                     ; 1 / 1 ( 100 % )                ;
; IR FIFO USERDES Block                                       ; 0 / 400 ( 0 % )       ; 32 / 400 ( 8 % )                  ; 0 / 400 ( 0 % )                ;
; Hard Memory PHY                                             ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                    ; 0 / 2 ( 0 % )                  ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )                    ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                     ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )                     ; 2 / 6 ( 33 % )                 ;
; VFIFO                                                       ; 0 / 25 ( 0 % )        ; 4 / 25 ( 16 % )                   ; 0 / 25 ( 0 % )                 ;
;                                                             ;                       ;                                   ;                                ;
; Connections                                                 ;                       ;                                   ;                                ;
;     -- Input Connections                                    ; 4978                  ; 41                                ; 156                            ;
;     -- Registered Input Connections                         ; 3589                  ; 0                                 ; 0                              ;
;     -- Output Connections                                   ; 173                   ; 65                                ; 4937                           ;
;     -- Registered Output Connections                        ; 0                     ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Internal Connections                                        ;                       ;                                   ;                                ;
;     -- Total Connections                                    ; 32250                 ; 5061                              ; 5179                           ;
;     -- Registered Connections                               ; 16857                 ; 100                               ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; External Connections                                        ;                       ;                                   ;                                ;
;     -- Top                                                  ; 32                    ; 26                                ; 5093                           ;
;     -- VideoBox_hps_hps_io_border:border                    ; 26                    ; 80                                ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 5093                  ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Partition Interface                                         ;                       ;                                   ;                                ;
;     -- Input Ports                                          ; 2                     ; 1                                 ; 157                            ;
;     -- Output Ports                                         ; 91                    ; 31                                ; 288                            ;
;     -- Bidir Ports                                          ; 56                    ; 40                                ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Registered Ports                                            ;                       ;                                   ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                                 ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                                 ; 0                              ;
;                                                             ;                       ;                                   ;                                ;
; Port Connectivity                                           ;                       ;                                   ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                                 ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                                 ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                                 ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                                 ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                                 ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                                 ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                                 ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                                 ; 0                              ;
+-------------------------------------------------------------+-----------------------+-----------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                          ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+
; xmemory_oct_rzqin ; D27   ; 6A       ; 89           ; 80           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; SSTL-15 Class I ; Off         ; --                        ; Fitter               ; no        ;
; xref_clock_clk    ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V           ; Off         ; --                        ; User                 ; no        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+-----------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block                                                                                                                                ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; xled_bus_export[0]  ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[1]  ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[2]  ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[3]  ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[4]  ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[5]  ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[6]  ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xled_bus_export[7]  ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xmemory_mem_a[0]    ; F26   ; 6A       ; 89           ; 71           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[10]   ; D29   ; 6A       ; 89           ; 78           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[11]   ; C30   ; 6A       ; 89           ; 78           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[12]   ; B30   ; 6A       ; 89           ; 79           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[13]   ; C29   ; 6A       ; 89           ; 79           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[14]   ; H25   ; 6A       ; 89           ; 80           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[1]    ; G30   ; 6A       ; 89           ; 71           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[2]    ; F28   ; 6A       ; 89           ; 72           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[3]    ; F30   ; 6A       ; 89           ; 72           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[4]    ; J25   ; 6A       ; 89           ; 72           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[5]    ; J27   ; 6A       ; 89           ; 72           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[6]    ; F29   ; 6A       ; 89           ; 73           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[7]    ; E28   ; 6A       ; 89           ; 73           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[8]    ; H27   ; 6A       ; 89           ; 78           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_a[9]    ; G26   ; 6A       ; 89           ; 78           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_ba[0]   ; E29   ; 6A       ; 89           ; 74           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_ba[1]   ; J24   ; 6A       ; 89           ; 74           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_ba[2]   ; J23   ; 6A       ; 89           ; 74           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_cas_n   ; E27   ; 6A       ; 89           ; 77           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_ck      ; M23   ; 6A       ; 89           ; 73           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_ck_n    ; L23   ; 6A       ; 89           ; 73           ; 20           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_cke     ; L29   ; 6A       ; 89           ; 57           ; 54           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_cs_n    ; H24   ; 6A       ; 89           ; 79           ; 3            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_dm[0]   ; K28   ; 6A       ; 89           ; 63           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_dm[1]   ; M28   ; 6A       ; 89           ; 56           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_dm[2]   ; R28   ; 6B       ; 89           ; 49           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_dm[3]   ; W30   ; 6B       ; 89           ; 42           ; 77           ; yes             ; no                     ; 1         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_odt     ; H28   ; 6A       ; 89           ; 65           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_ras_n   ; D30   ; 6A       ; 89           ; 77           ; 94           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_reset_n ; P30   ; 6B       ; 89           ; 51           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xmemory_mem_we_n    ; C28   ; 6A       ; 89           ; 80           ; 37           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; 12mA             ; Off                               ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; xsdram_bus_addr[0]  ; AK14  ; 3B       ; 40           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[10] ; AG12  ; 3B       ; 26           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[11] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[12] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[1]  ; AH14  ; 3B       ; 30           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[2]  ; AG15  ; 3B       ; 38           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[3]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[4]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[5]  ; AC14  ; 3B       ; 28           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[6]  ; AD14  ; 3B       ; 24           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[7]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_addr[9]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_ba[0]    ; AF13  ; 3B       ; 22           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_ba[1]    ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_cas_n    ; AF11  ; 3B       ; 18           ; 0            ; 40           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_cke      ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_cs_n     ; AG11  ; 3B       ; 18           ; 0            ; 57           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_dqm[0]   ; AB13  ; 3B       ; 20           ; 0            ; 17           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_dqm[1]   ; AK12  ; 3B       ; 36           ; 0            ; 34           ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_ras_n    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_bus_we_n     ; AA13  ; 3B       ; 20           ; 0            ; 0            ; yes             ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xsdram_clock_clk    ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_BLANK      ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[0]       ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[1]       ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[2]       ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[3]       ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[4]       ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[5]       ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[6]       ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_B[7]       ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_CLK        ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[0]       ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[1]       ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[2]       ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[3]       ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[4]       ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[5]       ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[6]       ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_G[7]       ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_HS         ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[0]       ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[1]       ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[2]       ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[3]       ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[4]       ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[5]       ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[6]       ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_R[7]       ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_SYNC       ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; xvga_bus_VS         ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination                ; Output Termination                ; Termination Control Block                                                                                                                                ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                                                                               ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; xmemory_mem_dq[0]    ; K23   ; 6A       ; 89           ; 66           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; xmemory_mem_dq[10]   ; K29   ; 6A       ; 89           ; 59           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; xmemory_mem_dq[11]   ; K27   ; 6A       ; 89           ; 58           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; xmemory_mem_dq[12]   ; M26   ; 6A       ; 89           ; 57           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; xmemory_mem_dq[13]   ; M27   ; 6A       ; 89           ; 57           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; xmemory_mem_dq[14]   ; L28   ; 6A       ; 89           ; 57           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; xmemory_mem_dq[15]   ; M30   ; 6A       ; 89           ; 56           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; xmemory_mem_dq[16]   ; U26   ; 6B       ; 89           ; 52           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; xmemory_mem_dq[17]   ; T26   ; 6B       ; 89           ; 52           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; xmemory_mem_dq[18]   ; N29   ; 6B       ; 89           ; 52           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; xmemory_mem_dq[19]   ; N28   ; 6B       ; 89           ; 51           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; xmemory_mem_dq[1]    ; K22   ; 6A       ; 89           ; 66           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; xmemory_mem_dq[20]   ; P26   ; 6B       ; 89           ; 50           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; xmemory_mem_dq[21]   ; P27   ; 6B       ; 89           ; 50           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; xmemory_mem_dq[22]   ; N27   ; 6B       ; 89           ; 50           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; xmemory_mem_dq[23]   ; R29   ; 6B       ; 89           ; 49           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; xmemory_mem_dq[24]   ; P24   ; 6B       ; 89           ; 45           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; xmemory_mem_dq[25]   ; P25   ; 6B       ; 89           ; 45           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; xmemory_mem_dq[26]   ; T29   ; 6B       ; 89           ; 45           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; xmemory_mem_dq[27]   ; T28   ; 6B       ; 89           ; 44           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; xmemory_mem_dq[28]   ; R27   ; 6B       ; 89           ; 43           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; xmemory_mem_dq[29]   ; R26   ; 6B       ; 89           ; 43           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; xmemory_mem_dq[2]    ; H30   ; 6A       ; 89           ; 66           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1 ;
; xmemory_mem_dq[30]   ; V30   ; 6B       ; 89           ; 43           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; xmemory_mem_dq[31]   ; W29   ; 6B       ; 89           ; 42           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; xmemory_mem_dq[3]    ; G28   ; 6A       ; 89           ; 65           ; 54           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1 ;
; xmemory_mem_dq[4]    ; L25   ; 6A       ; 89           ; 64           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1 ;
; xmemory_mem_dq[5]    ; L24   ; 6A       ; 89           ; 64           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1 ;
; xmemory_mem_dq[6]    ; J30   ; 6A       ; 89           ; 64           ; 37           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1 ;
; xmemory_mem_dq[7]    ; J29   ; 6A       ; 89           ; 63           ; 94           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1 ;
; xmemory_mem_dq[8]    ; K26   ; 6A       ; 89           ; 59           ; 20           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1 ;
; xmemory_mem_dq[9]    ; L26   ; 6A       ; 89           ; 59           ; 3            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1 ;
; xmemory_mem_dqs[0]   ; N18   ; 6A       ; 89           ; 65           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; xmemory_mem_dqs[1]   ; N25   ; 6A       ; 89           ; 58           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; xmemory_mem_dqs[2]   ; R19   ; 6B       ; 89           ; 51           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; xmemory_mem_dqs[3]   ; R22   ; 6B       ; 89           ; 44           ; 3            ; 17                    ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                 ;
; xmemory_mem_dqs_n[0] ; M19   ; 6A       ; 89           ; 65           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; xmemory_mem_dqs_n[1] ; N24   ; 6A       ; 89           ; 58           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; xmemory_mem_dqs_n[2] ; R18   ; 6B       ; 89           ; 51           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; xmemory_mem_dqs_n[3] ; R21   ; 6B       ; 89           ; 44           ; 20           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Parallel 50 Ohm with Calibration ; Series 50 Ohm with Calibration    ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct|sd1a_0 ; no                         ; 0                   ; Off                         ; Fitter               ; 0 pF                 ; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar             ;
; xsdram_bus_dq[0]     ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                         ;
; xsdram_bus_dq[10]    ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                           ;
; xsdram_bus_dq[11]    ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                           ;
; xsdram_bus_dq[12]    ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                           ;
; xsdram_bus_dq[13]    ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                           ;
; xsdram_bus_dq[14]    ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                           ;
; xsdram_bus_dq[15]    ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                           ;
; xsdram_bus_dq[1]     ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[2]     ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[3]     ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[4]     ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[5]     ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[6]     ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[7]     ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[8]     ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                            ;
; xsdram_bus_dq[9]     ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V                           ; Default          ; Off                              ; Series 50 Ohm without Calibration ; --                                                                                                                                                       ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                            ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+----------------------------------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 40 / 48 ( 83 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 7 / 80 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 23 / 44 ( 52 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 6A       ; 48 / 56 ( 86 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 29 / 80 ( 36 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard                    ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; xvga_bus_CLK                    ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; xvga_bus_R[0]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; xsdram_bus_we_n                 ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; xsdram_bus_dqm[0]               ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; xsdram_bus_addr[4]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; xsdram_bus_addr[5]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; xsdram_bus_addr[6]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; xsdram_bus_ras_n                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; xsdram_bus_addr[3]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; xsdram_bus_cas_n                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; xsdram_bus_ba[0]                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; xref_clock_clk                  ; input  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; xsdram_bus_addr[7]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; xsdram_bus_dq[5]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; xsdram_bus_cs_n                 ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; xsdram_bus_addr[10]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; xsdram_bus_addr[9]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; xsdram_bus_addr[2]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; xsdram_bus_dq[13]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; xsdram_bus_dq[12]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; xsdram_bus_dq[11]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; xsdram_bus_dq[8]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; xsdram_clock_clk                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; xsdram_bus_addr[11]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; xsdram_bus_addr[1]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; xsdram_bus_addr[8]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; xsdram_bus_dq[15]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; xsdram_bus_dq[14]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; xsdram_bus_dq[1]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; xsdram_bus_dq[10]               ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; xsdram_bus_dq[9]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; xsdram_bus_dq[7]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; xsdram_bus_ba[1]                ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; xsdram_bus_addr[12]             ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; xsdram_bus_dq[0]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; xsdram_bus_dq[2]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; xsdram_bus_dq[3]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; xsdram_bus_dq[4]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; xsdram_bus_dq[6]                ; bidir  ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; xsdram_bus_dqm[1]               ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; xsdram_bus_cke                  ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; xsdram_bus_addr[0]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; xvga_bus_HS                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; xvga_bus_R[3]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; xvga_bus_B[0]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; xmemory_mem_a[12]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; xvga_bus_SYNC                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; xvga_bus_R[4]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; xvga_bus_R[1]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; xmemory_mem_we_n                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C29      ; 367        ; 6A             ; xmemory_mem_a[13]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C30      ; 363        ; 6A             ; xmemory_mem_a[11]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; xvga_bus_VS                     ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; xvga_bus_R[5]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; xmemory_oct_rzqin               ; input  ; SSTL-15 Class I                 ;                     ; --           ; N               ; no       ; Off          ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; xmemory_mem_a[10]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D30      ; 359        ; 6A             ; xmemory_mem_ras_n               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; xvga_bus_G[7]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; xvga_bus_R[6]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; xvga_bus_R[2]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; xmemory_mem_cas_n               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E28      ; 351        ; 6A             ; xmemory_mem_a[7]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E29      ; 353        ; 6A             ; xmemory_mem_ba[0]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; xvga_bus_BLANK                  ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; xvga_bus_G[6]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; xvga_bus_R[7]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; xvga_bus_B[3]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; xvga_bus_B[5]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; xmemory_mem_a[0]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; xmemory_mem_a[2]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F29      ; 349        ; 6A             ; xmemory_mem_a[6]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; F30      ; 347        ; 6A             ; xmemory_mem_a[3]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G1       ;            ;                ; RREF                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; xvga_bus_G[3]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; xvga_bus_G[4]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; xvga_bus_G[5]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; xvga_bus_B[1]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; xvga_bus_B[6]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; xmemory_mem_a[9]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G27      ; 339        ; 6A             ; VREFB6AN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; xmemory_mem_dq[3]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; xmemory_mem_a[1]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;                                 ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; xvga_bus_G[2]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; xvga_bus_B[2]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; xvga_bus_B[4]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; xmemory_mem_cs_n                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H25      ; 368        ; 6A             ; xmemory_mem_a[14]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; xmemory_mem_a[8]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H28      ; 333        ; 6A             ; xmemory_mem_odt                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; xmemory_mem_dq[2]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; xvga_bus_G[0]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; xvga_bus_G[1]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; xvga_bus_B[7]                   ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;                                 ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; xmemory_mem_ba[2]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J24      ; 352        ; 6A             ; xmemory_mem_ba[1]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J25      ; 344        ; 6A             ; xmemory_mem_a[4]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; xmemory_mem_a[5]                ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; xmemory_mem_dq[7]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; J30      ; 329        ; 6A             ; xmemory_mem_dq[6]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; xmemory_mem_dq[1]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K23      ; 338        ; 6A             ; xmemory_mem_dq[0]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; xmemory_mem_dq[8]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K27      ; 319        ; 6A             ; xmemory_mem_dq[11]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K28      ; 325        ; 6A             ; xmemory_mem_dm[0]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K29      ; 321        ; 6A             ; xmemory_mem_dq[10]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; xmemory_mem_ck_n                ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L24      ; 328        ; 6A             ; xmemory_mem_dq[5]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L25      ; 330        ; 6A             ; xmemory_mem_dq[4]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L26      ; 320        ; 6A             ; xmemory_mem_dq[9]               ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; xmemory_mem_dq[14]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L29      ; 315        ; 6A             ; xmemory_mem_cke                 ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; xmemory_mem_dqs_n[0]            ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; xmemory_mem_ck                  ; output ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; xmemory_mem_dq[12]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M27      ; 312        ; 6A             ; xmemory_mem_dq[13]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M28      ; 309        ; 6A             ; xmemory_mem_dm[1]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; xmemory_mem_dq[15]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; xmemory_mem_dqs[0]              ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; xmemory_mem_dqs_n[1]            ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N25      ; 316        ; 6A             ; xmemory_mem_dqs[1]              ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N26      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; xmemory_mem_dq[22]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N28      ; 303        ; 6B             ; xmemory_mem_dq[19]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N29      ; 305        ; 6B             ; xmemory_mem_dq[18]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; xmemory_mem_dq[24]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P25      ; 288        ; 6B             ; xmemory_mem_dq[25]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P26      ; 298        ; 6B             ; xmemory_mem_dq[20]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P27      ; 296        ; 6B             ; xmemory_mem_dq[21]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; xmemory_mem_reset_n             ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; xmemory_mem_dqs_n[2]            ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R19      ; 300        ; 6B             ; xmemory_mem_dqs[2]              ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; xmemory_mem_dqs_n[3]            ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 284        ; 6B             ; xmemory_mem_dqs[3]              ; bidir  ; Differential 1.5-V SSTL Class I ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; xmemory_mem_dq[29]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R27      ; 282        ; 6B             ; xmemory_mem_dq[28]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R28      ; 293        ; 6B             ; xmemory_mem_dm[2]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R29      ; 295        ; 6B             ; xmemory_mem_dq[23]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; xmemory_mem_dq[17]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T27      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; xmemory_mem_dq[27]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T29      ; 289        ; 6B             ; xmemory_mem_dq[26]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;                                 ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; xmemory_mem_dq[16]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; VREFB6BN0_HPS                   ;        ;                                 ; 0.75V               ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; xled_bus_export[0]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; xled_bus_export[2]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; xled_bus_export[3]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;                                 ; 1.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; xmemory_mem_dq[30]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; xled_bus_export[1]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; xled_bus_export[4]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; xled_bus_export[5]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; xled_bus_export[7]              ; output ; 2.5 V                           ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; xmemory_mem_dq[31]              ; bidir  ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W30      ; 277        ; 6B             ; xmemory_mem_dm[3]               ; output ; SSTL-15 Class I                 ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y1       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;                                 ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; xled_bus_export[6]              ; output ; 2.5 V                           ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;                                 ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                                 ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;                                 ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+---------------------------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DLL Summary                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; DLL                                                                                                                                                         ; Location       ; Low Jitter/Fast Lock ; Cycles Required to Lock ; Delay Control Out Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll|dll_wys_m ; DLL_X89_Y81_N3 ; Low Jitter           ; 1280                    ; normal                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------+----------------------+-------------------------+------------------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+----------------------+-------------------------------+
; Pin Name             ; Reason                        ;
+----------------------+-------------------------------+
; xsdram_clock_clk     ; Incomplete set of assignments ;
; xvga_bus_CLK         ; Incomplete set of assignments ;
; xvga_bus_HS          ; Incomplete set of assignments ;
; xvga_bus_VS          ; Incomplete set of assignments ;
; xvga_bus_BLANK       ; Incomplete set of assignments ;
; xvga_bus_R[0]        ; Incomplete set of assignments ;
; xvga_bus_R[1]        ; Incomplete set of assignments ;
; xvga_bus_R[2]        ; Incomplete set of assignments ;
; xvga_bus_R[3]        ; Incomplete set of assignments ;
; xvga_bus_R[4]        ; Incomplete set of assignments ;
; xvga_bus_R[5]        ; Incomplete set of assignments ;
; xvga_bus_R[6]        ; Incomplete set of assignments ;
; xvga_bus_R[7]        ; Incomplete set of assignments ;
; xvga_bus_G[0]        ; Incomplete set of assignments ;
; xvga_bus_G[1]        ; Incomplete set of assignments ;
; xvga_bus_G[2]        ; Incomplete set of assignments ;
; xvga_bus_G[3]        ; Incomplete set of assignments ;
; xvga_bus_G[4]        ; Incomplete set of assignments ;
; xvga_bus_G[5]        ; Incomplete set of assignments ;
; xvga_bus_G[6]        ; Incomplete set of assignments ;
; xvga_bus_G[7]        ; Incomplete set of assignments ;
; xvga_bus_B[0]        ; Incomplete set of assignments ;
; xvga_bus_B[1]        ; Incomplete set of assignments ;
; xvga_bus_B[2]        ; Incomplete set of assignments ;
; xvga_bus_B[3]        ; Incomplete set of assignments ;
; xvga_bus_B[4]        ; Incomplete set of assignments ;
; xvga_bus_B[5]        ; Incomplete set of assignments ;
; xvga_bus_B[6]        ; Incomplete set of assignments ;
; xvga_bus_B[7]        ; Incomplete set of assignments ;
; xled_bus_export[0]   ; Incomplete set of assignments ;
; xled_bus_export[1]   ; Incomplete set of assignments ;
; xled_bus_export[2]   ; Incomplete set of assignments ;
; xled_bus_export[3]   ; Incomplete set of assignments ;
; xled_bus_export[4]   ; Incomplete set of assignments ;
; xled_bus_export[5]   ; Incomplete set of assignments ;
; xled_bus_export[6]   ; Incomplete set of assignments ;
; xled_bus_export[7]   ; Incomplete set of assignments ;
; xmemory_mem_a[0]     ; Missing slew rate             ;
; xmemory_mem_a[1]     ; Missing slew rate             ;
; xmemory_mem_a[2]     ; Missing slew rate             ;
; xmemory_mem_a[3]     ; Missing slew rate             ;
; xmemory_mem_a[4]     ; Missing slew rate             ;
; xmemory_mem_a[5]     ; Missing slew rate             ;
; xmemory_mem_a[6]     ; Missing slew rate             ;
; xmemory_mem_a[7]     ; Missing slew rate             ;
; xmemory_mem_a[8]     ; Missing slew rate             ;
; xmemory_mem_a[9]     ; Missing slew rate             ;
; xmemory_mem_a[10]    ; Missing slew rate             ;
; xmemory_mem_a[11]    ; Missing slew rate             ;
; xmemory_mem_a[12]    ; Missing slew rate             ;
; xmemory_mem_a[13]    ; Missing slew rate             ;
; xmemory_mem_a[14]    ; Missing slew rate             ;
; xmemory_mem_ba[0]    ; Missing slew rate             ;
; xmemory_mem_ba[1]    ; Missing slew rate             ;
; xmemory_mem_ba[2]    ; Missing slew rate             ;
; xmemory_mem_cke      ; Missing slew rate             ;
; xmemory_mem_cs_n     ; Missing slew rate             ;
; xmemory_mem_ras_n    ; Missing slew rate             ;
; xmemory_mem_cas_n    ; Missing slew rate             ;
; xmemory_mem_we_n     ; Missing slew rate             ;
; xmemory_mem_reset_n  ; Missing slew rate             ;
; xmemory_mem_odt      ; Missing slew rate             ;
; xsdram_bus_cke       ; Incomplete set of assignments ;
; xvga_bus_SYNC        ; Incomplete set of assignments ;
; xsdram_bus_addr[0]   ; Incomplete set of assignments ;
; xsdram_bus_addr[1]   ; Incomplete set of assignments ;
; xsdram_bus_addr[2]   ; Incomplete set of assignments ;
; xsdram_bus_addr[3]   ; Incomplete set of assignments ;
; xsdram_bus_addr[4]   ; Incomplete set of assignments ;
; xsdram_bus_addr[5]   ; Incomplete set of assignments ;
; xsdram_bus_addr[6]   ; Incomplete set of assignments ;
; xsdram_bus_addr[7]   ; Incomplete set of assignments ;
; xsdram_bus_addr[8]   ; Incomplete set of assignments ;
; xsdram_bus_addr[9]   ; Incomplete set of assignments ;
; xsdram_bus_addr[10]  ; Incomplete set of assignments ;
; xsdram_bus_addr[11]  ; Incomplete set of assignments ;
; xsdram_bus_addr[12]  ; Incomplete set of assignments ;
; xsdram_bus_ba[0]     ; Incomplete set of assignments ;
; xsdram_bus_ba[1]     ; Incomplete set of assignments ;
; xsdram_bus_cas_n     ; Incomplete set of assignments ;
; xsdram_bus_cs_n      ; Incomplete set of assignments ;
; xsdram_bus_dqm[0]    ; Incomplete set of assignments ;
; xsdram_bus_dqm[1]    ; Incomplete set of assignments ;
; xsdram_bus_ras_n     ; Incomplete set of assignments ;
; xsdram_bus_we_n      ; Incomplete set of assignments ;
; xsdram_bus_dq[0]     ; Incomplete set of assignments ;
; xsdram_bus_dq[1]     ; Incomplete set of assignments ;
; xsdram_bus_dq[2]     ; Incomplete set of assignments ;
; xsdram_bus_dq[3]     ; Incomplete set of assignments ;
; xsdram_bus_dq[4]     ; Incomplete set of assignments ;
; xsdram_bus_dq[5]     ; Incomplete set of assignments ;
; xsdram_bus_dq[6]     ; Incomplete set of assignments ;
; xsdram_bus_dq[7]     ; Incomplete set of assignments ;
; xsdram_bus_dq[8]     ; Incomplete set of assignments ;
; xsdram_bus_dq[9]     ; Incomplete set of assignments ;
; xsdram_bus_dq[10]    ; Incomplete set of assignments ;
; xsdram_bus_dq[11]    ; Incomplete set of assignments ;
; xsdram_bus_dq[12]    ; Incomplete set of assignments ;
; xsdram_bus_dq[13]    ; Incomplete set of assignments ;
; xsdram_bus_dq[14]    ; Incomplete set of assignments ;
; xsdram_bus_dq[15]    ; Incomplete set of assignments ;
; xref_clock_clk       ; Incomplete set of assignments ;
; xmemory_mem_a[0]     ; Missing location assignment   ;
; xmemory_mem_a[1]     ; Missing location assignment   ;
; xmemory_mem_a[2]     ; Missing location assignment   ;
; xmemory_mem_a[3]     ; Missing location assignment   ;
; xmemory_mem_a[4]     ; Missing location assignment   ;
; xmemory_mem_a[5]     ; Missing location assignment   ;
; xmemory_mem_a[6]     ; Missing location assignment   ;
; xmemory_mem_a[7]     ; Missing location assignment   ;
; xmemory_mem_a[8]     ; Missing location assignment   ;
; xmemory_mem_a[9]     ; Missing location assignment   ;
; xmemory_mem_a[10]    ; Missing location assignment   ;
; xmemory_mem_a[11]    ; Missing location assignment   ;
; xmemory_mem_a[12]    ; Missing location assignment   ;
; xmemory_mem_a[13]    ; Missing location assignment   ;
; xmemory_mem_a[14]    ; Missing location assignment   ;
; xmemory_mem_ba[0]    ; Missing location assignment   ;
; xmemory_mem_ba[1]    ; Missing location assignment   ;
; xmemory_mem_ba[2]    ; Missing location assignment   ;
; xmemory_mem_ck       ; Missing location assignment   ;
; xmemory_mem_ck_n     ; Missing location assignment   ;
; xmemory_mem_cke      ; Missing location assignment   ;
; xmemory_mem_cs_n     ; Missing location assignment   ;
; xmemory_mem_ras_n    ; Missing location assignment   ;
; xmemory_mem_cas_n    ; Missing location assignment   ;
; xmemory_mem_we_n     ; Missing location assignment   ;
; xmemory_mem_reset_n  ; Missing location assignment   ;
; xmemory_mem_odt      ; Missing location assignment   ;
; xmemory_mem_dm[0]    ; Missing location assignment   ;
; xmemory_mem_dm[1]    ; Missing location assignment   ;
; xmemory_mem_dm[2]    ; Missing location assignment   ;
; xmemory_mem_dm[3]    ; Missing location assignment   ;
; xmemory_mem_dq[0]    ; Missing location assignment   ;
; xmemory_mem_dq[1]    ; Missing location assignment   ;
; xmemory_mem_dq[2]    ; Missing location assignment   ;
; xmemory_mem_dq[3]    ; Missing location assignment   ;
; xmemory_mem_dq[4]    ; Missing location assignment   ;
; xmemory_mem_dq[5]    ; Missing location assignment   ;
; xmemory_mem_dq[6]    ; Missing location assignment   ;
; xmemory_mem_dq[7]    ; Missing location assignment   ;
; xmemory_mem_dq[8]    ; Missing location assignment   ;
; xmemory_mem_dq[9]    ; Missing location assignment   ;
; xmemory_mem_dq[10]   ; Missing location assignment   ;
; xmemory_mem_dq[11]   ; Missing location assignment   ;
; xmemory_mem_dq[12]   ; Missing location assignment   ;
; xmemory_mem_dq[13]   ; Missing location assignment   ;
; xmemory_mem_dq[14]   ; Missing location assignment   ;
; xmemory_mem_dq[15]   ; Missing location assignment   ;
; xmemory_mem_dq[16]   ; Missing location assignment   ;
; xmemory_mem_dq[17]   ; Missing location assignment   ;
; xmemory_mem_dq[18]   ; Missing location assignment   ;
; xmemory_mem_dq[19]   ; Missing location assignment   ;
; xmemory_mem_dq[20]   ; Missing location assignment   ;
; xmemory_mem_dq[21]   ; Missing location assignment   ;
; xmemory_mem_dq[22]   ; Missing location assignment   ;
; xmemory_mem_dq[23]   ; Missing location assignment   ;
; xmemory_mem_dq[24]   ; Missing location assignment   ;
; xmemory_mem_dq[25]   ; Missing location assignment   ;
; xmemory_mem_dq[26]   ; Missing location assignment   ;
; xmemory_mem_dq[27]   ; Missing location assignment   ;
; xmemory_mem_dq[28]   ; Missing location assignment   ;
; xmemory_mem_dq[29]   ; Missing location assignment   ;
; xmemory_mem_dq[30]   ; Missing location assignment   ;
; xmemory_mem_dq[31]   ; Missing location assignment   ;
; xmemory_mem_dqs[0]   ; Missing location assignment   ;
; xmemory_mem_dqs[1]   ; Missing location assignment   ;
; xmemory_mem_dqs[2]   ; Missing location assignment   ;
; xmemory_mem_dqs[3]   ; Missing location assignment   ;
; xmemory_mem_dqs_n[0] ; Missing location assignment   ;
; xmemory_mem_dqs_n[1] ; Missing location assignment   ;
; xmemory_mem_dqs_n[2] ; Missing location assignment   ;
; xmemory_mem_dqs_n[3] ; Missing location assignment   ;
; xmemory_oct_rzqin    ; Missing location assignment   ;
+----------------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
;                                                                                                                                                               ;                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                                                                                                                                        ;
;     -- PLL Type                                                                                                                                               ; Integer PLL                                                                                                                            ;
;     -- PLL Location                                                                                                                                           ; FRACTIONALPLL_X0_Y15_N0                                                                                                                ;
;     -- PLL Feedback clock type                                                                                                                                ; none                                                                                                                                   ;
;     -- PLL Bandwidth                                                                                                                                          ; Auto                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                                                                                ; 1200000 to 600000 Hz                                                                                                                   ;
;     -- Reference Clock Frequency                                                                                                                              ; 50.0 MHz                                                                                                                               ;
;     -- Reference Clock Sourced by                                                                                                                             ; Dedicated Pin                                                                                                                          ;
;     -- PLL VCO Frequency                                                                                                                                      ; 500.0 MHz                                                                                                                              ;
;     -- PLL Operation Mode                                                                                                                                     ; Direct                                                                                                                                 ;
;     -- PLL Freq Min Lock                                                                                                                                      ; 30.000000 MHz                                                                                                                          ;
;     -- PLL Freq Max Lock                                                                                                                                      ; 80.000000 MHz                                                                                                                          ;
;     -- PLL Enable                                                                                                                                             ; On                                                                                                                                     ;
;     -- PLL Fractional Division                                                                                                                                ; N/A                                                                                                                                    ;
;     -- M Counter                                                                                                                                              ; 20                                                                                                                                     ;
;     -- N Counter                                                                                                                                              ; 2                                                                                                                                      ;
;     -- PLL Refclk Select                                                                                                                                      ;                                                                                                                                        ;
;             -- PLL Refclk Select Location                                                                                                                     ; PLLREFCLKSELECT_X0_Y21_N0                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                                             ; clk_0                                                                                                                                  ;
;             -- PLL Reference Clock Input 1 source                                                                                                             ; ref_clk1                                                                                                                               ;
;             -- ADJPLLIN source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CORECLKIN source                                                                                                                               ; N/A                                                                                                                                    ;
;             -- IQTXRXCLKIN source                                                                                                                             ; N/A                                                                                                                                    ;
;             -- PLLIQCLKIN source                                                                                                                              ; N/A                                                                                                                                    ;
;             -- RXIQCLKIN source                                                                                                                               ; N/A                                                                                                                                    ;
;             -- CLKIN(0) source                                                                                                                                ; xref_clock_clk~input                                                                                                                   ;
;             -- CLKIN(1) source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CLKIN(2) source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CLKIN(3) source                                                                                                                                ; N/A                                                                                                                                    ;
;     -- PLL Output Counter                                                                                                                                     ;                                                                                                                                        ;
;         -- VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                                                                                                                                        ;
;             -- Output Clock Frequency                                                                                                                         ; 100.0 MHz                                                                                                                              ;
;             -- Output Clock Location                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y20_N1                                                                                                             ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                         ; On                                                                                                                                     ;
;             -- Duty Cycle                                                                                                                                     ; 50.0000                                                                                                                                ;
;             -- Phase Shift                                                                                                                                    ; 0.000000 degrees                                                                                                                       ;
;             -- C Counter                                                                                                                                      ; 5                                                                                                                                      ;
;             -- C Counter PH Mux PRST                                                                                                                          ; 0                                                                                                                                      ;
;             -- C Counter PRST                                                                                                                                 ; 1                                                                                                                                      ;
;         -- VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER ;                                                                                                                                        ;
;             -- Output Clock Frequency                                                                                                                         ; 100.0 MHz                                                                                                                              ;
;             -- Output Clock Location                                                                                                                          ; PLLOUTPUTCOUNTER_X0_Y21_N1                                                                                                             ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                         ; On                                                                                                                                     ;
;             -- Duty Cycle                                                                                                                                     ; 50.0000                                                                                                                                ;
;             -- Phase Shift                                                                                                                                    ; 252.000000 degrees                                                                                                                     ;
;             -- C Counter                                                                                                                                      ; 5                                                                                                                                      ;
;             -- C Counter PH Mux PRST                                                                                                                          ; 4                                                                                                                                      ;
;             -- C Counter PRST                                                                                                                                 ; 4                                                                                                                                      ;
;                                                                                                                                                               ;                                                                                                                                        ;
; VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                                                                   ;                                                                                                                                        ;
;     -- PLL Type                                                                                                                                               ; Integer PLL                                                                                                                            ;
;     -- PLL Location                                                                                                                                           ; FRACTIONALPLL_X89_Y1_N0                                                                                                                ;
;     -- PLL Feedback clock type                                                                                                                                ; none                                                                                                                                   ;
;     -- PLL Bandwidth                                                                                                                                          ; Auto                                                                                                                                   ;
;         -- PLL Bandwidth Range                                                                                                                                ; 2000000 to 1500000 Hz                                                                                                                  ;
;     -- Reference Clock Frequency                                                                                                                              ; 100.0 MHz                                                                                                                              ;
;     -- Reference Clock Sourced by                                                                                                                             ; Dedicated Pin                                                                                                                          ;
;     -- PLL VCO Frequency                                                                                                                                      ; 300.0 MHz                                                                                                                              ;
;     -- PLL Operation Mode                                                                                                                                     ; Direct                                                                                                                                 ;
;     -- PLL Freq Min Lock                                                                                                                                      ; 100.000000 MHz                                                                                                                         ;
;     -- PLL Freq Max Lock                                                                                                                                      ; 266.666666 MHz                                                                                                                         ;
;     -- PLL Enable                                                                                                                                             ; On                                                                                                                                     ;
;     -- PLL Fractional Division                                                                                                                                ; N/A                                                                                                                                    ;
;     -- M Counter                                                                                                                                              ; 6                                                                                                                                      ;
;     -- N Counter                                                                                                                                              ; 2                                                                                                                                      ;
;     -- PLL Refclk Select                                                                                                                                      ;                                                                                                                                        ;
;             -- PLL Refclk Select Location                                                                                                                     ; PLLREFCLKSELECT_X89_Y7_N0                                                                                                              ;
;             -- PLL Reference Clock Input 0 source                                                                                                             ; core_ref_clk                                                                                                                           ;
;             -- PLL Reference Clock Input 1 source                                                                                                             ; ref_clk1                                                                                                                               ;
;             -- ADJPLLIN source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CORECLKIN source                                                                                                                               ; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ;
;             -- IQTXRXCLKIN source                                                                                                                             ; N/A                                                                                                                                    ;
;             -- PLLIQCLKIN source                                                                                                                              ; N/A                                                                                                                                    ;
;             -- RXIQCLKIN source                                                                                                                               ; N/A                                                                                                                                    ;
;             -- CLKIN(0) source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CLKIN(1) source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CLKIN(2) source                                                                                                                                ; N/A                                                                                                                                    ;
;             -- CLKIN(3) source                                                                                                                                ; N/A                                                                                                                                    ;
;     -- PLL Output Counter                                                                                                                                     ;                                                                                                                                        ;
;         -- VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER                                                    ;                                                                                                                                        ;
;             -- Output Clock Frequency                                                                                                                         ; 25.0 MHz                                                                                                                               ;
;             -- Output Clock Location                                                                                                                          ; PLLOUTPUTCOUNTER_X89_Y7_N1                                                                                                             ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                         ; Off                                                                                                                                    ;
;             -- Duty Cycle                                                                                                                                     ; 50.0000                                                                                                                                ;
;             -- Phase Shift                                                                                                                                    ; 0.000000 degrees                                                                                                                       ;
;             -- C Counter                                                                                                                                      ; 12                                                                                                                                     ;
;             -- C Counter PH Mux PRST                                                                                                                          ; 0                                                                                                                                      ;
;             -- C Counter PRST                                                                                                                                 ; 1                                                                                                                                      ;
;                                                                                                                                                               ;                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                      ; Entity Name                                       ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |VideoBox_presentable                                                                                                    ; 2721.5 (0.3)         ; 2921.5 (0.5)                     ; 214.0 (0.2)                                       ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 4496 (1)            ; 3477 (0)                  ; 295 (295)     ; 41600             ; 9     ; 0          ; 149  ; 0            ; |VideoBox_presentable                                                                                                                                                                                                                                                                                                                                    ; VideoBox_presentable                              ; work         ;
;    |VideoBox:u0|                                                                                                         ; 2721.2 (0.0)         ; 2921.0 (0.0)                     ; 213.8 (0.0)                                       ; 14.0 (0.0)                       ; 0.0 (0.0)            ; 4495 (0)            ; 3477 (0)                  ; 0 (0)         ; 41600             ; 9     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0                                                                                                                                                                                                                                                                                                                        ; VideoBox                                          ; videobox     ;
;       |Image_Processing:image_processing_0|                                                                              ; 85.7 (85.7)          ; 93.7 (93.7)                      ; 8.0 (8.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 148 (148)           ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|Image_Processing:image_processing_0                                                                                                                                                                                                                                                                                    ; Image_Processing                                  ; videobox     ;
;       |Izbor_Prikaza_Slike:izbor_prikaza_slike_0|                                                                        ; 12.0 (12.0)          ; 15.6 (15.6)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|Izbor_Prikaza_Slike:izbor_prikaza_slike_0                                                                                                                                                                                                                                                                              ; Izbor_Prikaza_Slike                               ; videobox     ;
;       |VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|                                                                 ; 73.0 (18.7)          ; 81.5 (18.8)                      ; 9.0 (0.2)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 118 (47)            ; 147 (24)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis                                                                                                                                                                                                                                                                       ; VideoBox_DMA_CONTROLLER_UPIS                      ; VideoBox     ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                           ; 49.5 (49.5)          ; 53.3 (53.3)                      ; 4.3 (4.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 67 (67)             ; 106 (106)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                                   ; altera_up_video_dma_control_slave                 ; VideoBox     ;
;          |altera_up_video_dma_to_memory:From_Stream_to_Memory|                                                           ; 4.8 (4.8)            ; 9.3 (9.3)                        ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_to_memory:From_Stream_to_Memory                                                                                                                                                                                                                   ; altera_up_video_dma_to_memory                     ; VideoBox     ;
;       |VideoBox_affine_matrix:affine_matrix|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_affine_matrix:affine_matrix                                                                                                                                                                                                                                                                                   ; VideoBox_affine_matrix                            ; VideoBox     ;
;          |altsyncram:the_altsyncram|                                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_affine_matrix:affine_matrix|altsyncram:the_altsyncram                                                                                                                                                                                                                                                         ; altsyncram                                        ; work         ;
;             |altsyncram_kh92:auto_generated|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_affine_matrix:affine_matrix|altsyncram:the_altsyncram|altsyncram_kh92:auto_generated                                                                                                                                                                                                                          ; altsyncram_kh92                                   ; work         ;
;       |VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|                                                     ; 31.8 (7.8)           ; 32.5 (8.0)                       ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (15)             ; 28 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje                                                                                                                                                                                                                                                           ; VideoBox_dma_afina_matrica_citanje                ; VideoBox     ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                       ; altera_up_video_dma_control_slave                 ; VideoBox     ;
;          |altera_up_video_dma_to_stream:From_Memory_to_Stream|                                                           ; 23.5 (11.3)          ; 24.0 (12.5)                      ; 0.5 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (19)             ; 24 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream                                                                                                                                                                                                       ; altera_up_video_dma_to_stream                     ; VideoBox     ;
;             |scfifo:Image_Buffer|                                                                                        ; 11.5 (0.0)           ; 11.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer                                                                                                                                                                                   ; scfifo                                            ; work         ;
;                |scfifo_cbg1:auto_generated|                                                                              ; 11.5 (2.5)           ; 11.5 (2.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (4)              ; 15 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_cbg1:auto_generated                                                                                                                                                        ; scfifo_cbg1                                       ; work         ;
;                   |a_dpfifo_13a1:dpfifo|                                                                                 ; 9.0 (5.5)            ; 9.0 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (8)              ; 12 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_cbg1:auto_generated|a_dpfifo_13a1:dpfifo                                                                                                                                   ; a_dpfifo_13a1                                     ; work         ;
;                      |cntr_u27:usedw_counter|                                                                            ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_cbg1:auto_generated|a_dpfifo_13a1:dpfifo|cntr_u27:usedw_counter                                                                                                            ; cntr_u27                                          ; work         ;
;       |VideoBox_hps:hps|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps                                                                                                                                                                                                                                                                                                       ; VideoBox_hps                                      ; VideoBox     ;
;          |VideoBox_hps_fpga_interfaces:fpga_interfaces|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces                                                                                                                                                                                                                                                          ; VideoBox_hps_fpga_interfaces                      ; VideoBox     ;
;          |VideoBox_hps_hps_io:hps_io|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io                                                                                                                                                                                                                                                                            ; VideoBox_hps_hps_io                               ; VideoBox     ;
;             |VideoBox_hps_hps_io_border:border|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border                                                                                                                                                                                                                                          ; VideoBox_hps_hps_io_border                        ; VideoBox     ;
;                |hps_sdram:hps_sdram_inst|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst                                                                                                                                                                                                                 ; hps_sdram                                         ; VideoBox     ;
;                   |altera_mem_if_dll_cyclonev:dll|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_dll_cyclonev:dll                                                                                                                                                                                  ; altera_mem_if_dll_cyclonev                        ; VideoBox     ;
;                   |altera_mem_if_hard_memory_controller_top_cyclonev:c0|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_hard_memory_controller_top_cyclonev:c0                                                                                                                                                            ; altera_mem_if_hard_memory_controller_top_cyclonev ; VideoBox     ;
;                   |altera_mem_if_oct_cyclonev:oct|                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|altera_mem_if_oct_cyclonev:oct                                                                                                                                                                                  ; altera_mem_if_oct_cyclonev                        ; VideoBox     ;
;                   |hps_sdram_p0:p0|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0                                                                                                                                                                                                 ; hps_sdram_p0                                      ; VideoBox     ;
;                      |hps_sdram_p0_acv_hard_memphy:umemphy|                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy                                                                                                                                                            ; hps_sdram_p0_acv_hard_memphy                      ; VideoBox     ;
;                         |hps_sdram_p0_acv_hard_io_pads:uio_pads|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads                                                                                                                     ; hps_sdram_p0_acv_hard_io_pads                     ; VideoBox     ;
;                            |hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads                                                                  ; hps_sdram_p0_acv_hard_addr_cmd_pads               ; VideoBox     ;
;                               |altddio_out:clock_gen[0].umem_ck_pad|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad                             ; altddio_out                                       ; work         ;
;                                  |ddio_out_uqe:auto_generated|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|altddio_out:clock_gen[0].umem_ck_pad|ddio_out_uqe:auto_generated ; ddio_out_uqe                                      ; work         ;
;                               |hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; VideoBox     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; VideoBox     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; VideoBox     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc                  ; hps_sdram_p0_acv_ldc                              ; VideoBox     ;
;                               |hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc                   ; hps_sdram_p0_acv_ldc                              ; VideoBox     ;
;                               |hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator    ; hps_sdram_p0_clock_pair_generator                 ; VideoBox     ;
;                               |hps_sdram_p0_generic_ddio:uaddress_pad|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:uaddress_pad                           ; hps_sdram_p0_generic_ddio                         ; VideoBox     ;
;                               |hps_sdram_p0_generic_ddio:ubank_pad|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ubank_pad                              ; hps_sdram_p0_generic_ddio                         ; VideoBox     ;
;                               |hps_sdram_p0_generic_ddio:ucmd_pad|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ucmd_pad                               ; hps_sdram_p0_generic_ddio                         ; VideoBox     ;
;                               |hps_sdram_p0_generic_ddio:ureset_n_pad|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_generic_ddio:ureset_n_pad                           ; hps_sdram_p0_generic_ddio                         ; VideoBox     ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VideoBox     ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VideoBox     ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VideoBox     ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VideoBox     ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VideoBox     ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VideoBox     ;
;                            |hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs                                                                      ; hps_sdram_p0_altdqdqs                             ; VideoBox     ;
;                               |altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst          ; altdq_dqs2_acv_connect_to_hard_phy_cyclonev       ; VideoBox     ;
;                         |hps_sdram_p0_acv_ldc:memphy_ldc|                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_ldc:memphy_ldc                                                                                                                            ; hps_sdram_p0_acv_ldc                              ; VideoBox     ;
;                   |hps_sdram_pll:pll|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll                                                                                                                                                                                               ; hps_sdram_pll                                     ; VideoBox     ;
;       |VideoBox_led_indication_0:led_indication_0|                                                                       ; 0.3 (0.3)            ; 4.3 (4.3)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_led_indication_0:led_indication_0                                                                                                                                                                                                                                                                             ; VideoBox_led_indication_0                         ; VideoBox     ;
;       |VideoBox_mm_interconnect_0:mm_interconnect_0|                                                                     ; 1057.9 (0.0)         ; 1108.7 (0.0)                     ; 62.3 (0.0)                                        ; 11.5 (0.0)                       ; 0.0 (0.0)            ; 1592 (0)            ; 1033 (0)                  ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                           ; VideoBox_mm_interconnect_0                        ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_cmd_demux:cmd_demux|                                                                ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_0_cmd_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                            ; 3.2 (3.2)            ; 3.3 (3.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_0_cmd_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|                                                                    ; 129.3 (117.5)        ; 134.1 (122.6)                    ; 6.4 (6.7)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 227 (204)           ; 18 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                ; VideoBox_mm_interconnect_0_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 11.5 (5.5)           ; 11.5 (5.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (11)             ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; altera_merlin_arbitrator                          ; VideoBox     ;
;                |altera_merlin_arb_adder:adder|                                                                           ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                     ; altera_merlin_arb_adder                           ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                            ; 55.7 (50.8)          ; 60.2 (55.3)                      ; 5.0 (5.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 111 (105)           ; 8 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_0_cmd_mux_001            ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                           ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_router:router|                                                                      ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_router:router                                                                                                                                                                                                                                  ; VideoBox_mm_interconnect_0_router                 ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_router:router_001|                                                                  ; 2.8 (2.8)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_router:router_001                                                                                                                                                                                                                              ; VideoBox_mm_interconnect_0_router                 ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_router_007:router_007|                                                              ; 3.2 (3.2)            ; 3.2 (3.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_router_007:router_007                                                                                                                                                                                                                          ; VideoBox_mm_interconnect_0_router_007             ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_router_008:router_008|                                                              ; 0.8 (0.8)            ; 1.7 (1.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_router_008:router_008                                                                                                                                                                                                                          ; VideoBox_mm_interconnect_0_router_008             ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_rsp_demux:rsp_demux|                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_0_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_rsp_demux_001:rsp_demux_001|                                                        ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                    ; VideoBox_mm_interconnect_0_rsp_demux_001          ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_rsp_mux:rsp_mux|                                                                    ; 4.8 (4.8)            ; 5.0 (5.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                ; VideoBox_mm_interconnect_0_rsp_mux                ; VideoBox     ;
;          |VideoBox_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                ; 69.7 (69.7)          ; 81.0 (81.0)                      ; 12.3 (12.3)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 159 (159)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_0_rsp_mux                ; VideoBox     ;
;          |altera_avalon_sc_fifo:affine_matrix_s1_agent_rdata_fifo|                                                       ; 30.3 (30.3)          ; 30.3 (30.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rdata_fifo                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|                                                         ; 33.2 (33.2)          ; 33.8 (33.8)                      ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 41 (41)             ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|                                                    ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                             ; VideoBox     ;
;             |altsyncram:mem_rtl_0|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                           ; altsyncram                                        ; work         ;
;                |altsyncram_40n1:auto_generated|                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated                                                                                                                                                            ; altsyncram_40n1                                   ; work         ;
;          |altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|                                                      ; 158.0 (158.0)        ; 172.2 (172.2)                    ; 16.0 (16.0)                                       ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 59 (59)             ; 346 (346)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|                                                          ; 78.0 (32.9)          ; 82.8 (35.8)                      ; 4.8 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 131 (61)            ; 37 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent                                                                                                                                                                                                                      ; altera_merlin_axi_master_ni                       ; VideoBox     ;
;             |altera_merlin_address_alignment:align_address_to_size|                                                      ; 45.2 (45.2)          ; 47.0 (47.0)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_axi_master_ni:hps_h2f_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                                ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|                                                    ; 91.9 (0.0)           ; 93.3 (0.0)                       ; 2.8 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter                                                                                                                                                                                                                ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 91.9 (91.0)          ; 93.3 (92.5)                      ; 2.8 (3.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 112 (109)           ; 122 (122)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                          ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|                                                 ; 113.5 (0.0)          ; 117.8 (0.0)                      ; 5.7 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 137 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter                                                                                                                                                                                                             ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 113.5 (113.2)        ; 117.8 (117.3)                    ; 5.7 (5.6)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 159 (158)           ; 137 (137)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                             ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                                                       ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_master_agent:dma_afina_matrica_citanje_avalon_dma_master_agent|                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dma_afina_matrica_citanje_avalon_dma_master_agent                                                                                                                                                                                              ; altera_merlin_master_agent                        ; VideoBox     ;
;          |altera_merlin_master_agent:dma_controller_upis_avalon_dma_master_agent|                                        ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:dma_controller_upis_avalon_dma_master_agent                                                                                                                                                                                                    ; altera_merlin_master_agent                        ; VideoBox     ;
;          |altera_merlin_master_agent:vide_dma_controller_avalon_dma_master_agent|                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:vide_dma_controller_avalon_dma_master_agent                                                                                                                                                                                                    ; altera_merlin_master_agent                        ; VideoBox     ;
;          |altera_merlin_master_agent:vide_dma_controller_citanje_0_avalon_dma_master_agent|                              ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:vide_dma_controller_citanje_0_avalon_dma_master_agent                                                                                                                                                                                          ; altera_merlin_master_agent                        ; VideoBox     ;
;          |altera_merlin_master_agent:vide_dma_controller_citanje_avalon_dma_master_agent|                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:vide_dma_controller_citanje_avalon_dma_master_agent                                                                                                                                                                                            ; altera_merlin_master_agent                        ; VideoBox     ;
;          |altera_merlin_slave_agent:affine_matrix_s1_agent|                                                              ; 21.0 (2.3)           ; 21.7 (2.7)                       ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (6)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent                                                                                                                                                                                                                          ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 18.7 (18.7)          ; 19.0 (19.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                            ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_agent:sdram_controller_s1_agent|                                                           ; 30.3 (3.3)           ; 30.5 (3.3)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (8)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent                                                                                                                                                                                                                       ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 26.7 (26.7)          ; 27.2 (27.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                         ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_translator:affine_matrix_s1_translator|                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:affine_matrix_s1_translator                                                                                                                                                                                                                ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_traffic_limiter:hps_h2f_axi_master_rd_limiter|                                                   ; 8.6 (8.6)            ; 8.6 (8.6)                        ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 13 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_rd_limiter                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                     ; VideoBox     ;
;          |altera_merlin_traffic_limiter:hps_h2f_axi_master_wr_limiter|                                                   ; 12.0 (12.0)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_wr_limiter                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                     ; VideoBox     ;
;          |altera_merlin_width_adapter:affine_matrix_s1_to_dma_afina_matrica_citanje_avalon_dma_master_rsp_width_adapter| ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:affine_matrix_s1_to_dma_afina_matrica_citanje_avalon_dma_master_rsp_width_adapter                                                                                                                                                             ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:affine_matrix_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter|                       ; 30.3 (30.3)          ; 30.6 (30.6)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:affine_matrix_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter                                                                                                                                                                                   ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:affine_matrix_s1_to_hps_h2f_axi_master_wr_rsp_width_adapter|                       ; 2.7 (2.7)            ; 3.3 (3.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:affine_matrix_s1_to_hps_h2f_axi_master_wr_rsp_width_adapter                                                                                                                                                                                   ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter| ; 15.8 (15.8)          ; 16.6 (16.6)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (31)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter                                                                                                                                                             ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:hps_h2f_axi_master_rd_to_affine_matrix_s1_cmd_width_adapter|                       ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_rd_to_affine_matrix_s1_cmd_width_adapter                                                                                                                                                                                   ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:hps_h2f_axi_master_rd_to_sdram_controller_s1_cmd_width_adapter|                    ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_rd_to_sdram_controller_s1_cmd_width_adapter                                                                                                                                                                                ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|                       ; 32.1 (31.5)          ; 31.3 (30.8)                      ; 0.8 (0.8)                                         ; 1.7 (1.6)                        ; 0.0 (0.0)            ; 74 (73)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter                                                                                                                                                                                   ; altera_merlin_width_adapter                       ; VideoBox     ;
;             |altera_merlin_address_alignment:check_and_align_address_to_size|                                            ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|altera_merlin_address_alignment:check_and_align_address_to_size                                                                                                                   ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|                    ; 52.9 (52.9)          ; 52.2 (52.2)                      ; 0.5 (0.5)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 82 (82)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter                                                                                                                                                                                ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:sdram_controller_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter|                    ; 40.4 (40.4)          ; 42.2 (42.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter                                                                                                                                                                                ; altera_merlin_width_adapter                       ; VideoBox     ;
;          |altera_merlin_width_adapter:sdram_controller_s1_to_hps_h2f_axi_master_wr_rsp_width_adapter|                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_to_hps_h2f_axi_master_wr_rsp_width_adapter                                                                                                                                                                                ; altera_merlin_width_adapter                       ; VideoBox     ;
;       |VideoBox_mm_interconnect_1:mm_interconnect_1|                                                                     ; 911.8 (0.0)          ; 941.5 (0.0)                      ; 30.2 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 1622 (0)            ; 1167 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                           ; VideoBox_mm_interconnect_1                        ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_demux:cmd_demux|                                                                ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_demux:cmd_demux                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_cmd_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_demux:cmd_demux_001|                                                            ; 11.8 (11.8)          ; 12.1 (12.1)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_demux:cmd_demux_001                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_1_cmd_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_mux:cmd_mux|                                                                    ; 18.8 (16.5)          ; 18.8 (16.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux                                                                                                                                                                                                                                ; VideoBox_mm_interconnect_1_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                   ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_001|                                                                ; 18.5 (16.3)          ; 19.8 (17.5)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_001                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_002|                                                                ; 19.4 (17.0)          ; 19.8 (17.0)                      ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_002                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_003|                                                                ; 19.4 (17.2)          ; 20.1 (17.8)                      ; 0.7 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (60)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_003                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_004|                                                                ; 13.1 (9.7)           ; 13.1 (9.7)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (29)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_004                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_005|                                                                ; 16.8 (14.6)          ; 16.8 (14.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (52)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_005                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_cmd_mux                ; VideoBox     ;
;             |altera_merlin_arbitrator:arb|                                                                               ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                               ; altera_merlin_arbitrator                          ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_router:router|                                                                      ; 5.0 (5.0)            ; 7.0 (7.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_router:router                                                                                                                                                                                                                                  ; VideoBox_mm_interconnect_1_router                 ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_router:router_001|                                                                  ; 3.2 (3.2)            ; 3.4 (3.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_router:router_001                                                                                                                                                                                                                              ; VideoBox_mm_interconnect_1_router                 ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_demux:rsp_demux|                                                                ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_demux:rsp_demux                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_001|                                                            ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_001                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_1_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_002|                                                            ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_002                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_1_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_003|                                                            ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_003                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_1_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_004|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_004                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_1_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_005|                                                            ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_demux:rsp_demux_005                                                                                                                                                                                                                        ; VideoBox_mm_interconnect_1_rsp_demux              ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_mux:rsp_mux|                                                                    ; 16.7 (16.7)          ; 16.9 (16.9)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_mux:rsp_mux                                                                                                                                                                                                                                ; VideoBox_mm_interconnect_1_rsp_mux                ; VideoBox     ;
;          |VideoBox_mm_interconnect_1_rsp_mux:rsp_mux_001|                                                                ; 63.0 (63.0)          ; 63.2 (63.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (201)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_rsp_mux:rsp_mux_001                                                                                                                                                                                                                            ; VideoBox_mm_interconnect_1_rsp_mux                ; VideoBox     ;
;          |altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rdata_fifo|                           ; 26.5 (26.5)          ; 27.3 (27.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rdata_fifo                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rsp_fifo|                             ; 18.4 (18.4)          ; 21.3 (21.3)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:image_processing_0_s0_agent_rdata_fifo|                                                  ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:image_processing_0_s0_agent_rdata_fifo                                                                                                                                                                                                              ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:image_processing_0_s0_agent_rsp_fifo|                                                    ; 19.6 (19.6)          ; 21.0 (21.0)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:image_processing_0_s0_agent_rsp_fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rdata_fifo|                                      ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rdata_fifo                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo|                                        ; 18.8 (18.8)          ; 19.8 (19.8)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo                                                                                                                                                                                                    ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rdata_fifo|                           ; 26.9 (26.9)          ; 26.8 (26.8)                      ; 0.1 (0.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rdata_fifo                                                                                                                                                                                       ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rsp_fifo|                             ; 18.5 (18.5)          ; 19.7 (19.7)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rdata_fifo|                 ; 27.0 (27.0)          ; 27.1 (27.1)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rdata_fifo                                                                                                                                                                             ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo|                   ; 18.3 (18.3)          ; 20.0 (20.0)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                               ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:vide_dma_controller_citanje_avalon_dma_control_slave_agent_rdata_fifo|                   ; 26.7 (26.7)          ; 27.0 (27.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_avalon_dma_control_slave_agent_rdata_fifo                                                                                                                                                                               ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_avalon_sc_fifo:vide_dma_controller_citanje_avalon_dma_control_slave_agent_rsp_fifo|                     ; 18.3 (18.3)          ; 20.2 (20.2)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_avalon_dma_control_slave_agent_rsp_fifo                                                                                                                                                                                 ; altera_avalon_sc_fifo                             ; VideoBox     ;
;          |altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|                                                       ; 56.0 (31.0)          ; 56.0 (31.2)                      ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (57)             ; 23 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent                                                                                                                                                                                                                   ; altera_merlin_axi_master_ni                       ; VideoBox     ;
;             |altera_merlin_address_alignment:align_address_to_size|                                                      ; 24.8 (24.8)          ; 24.8 (24.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|altera_merlin_address_alignment:align_address_to_size                                                                                                                                                             ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|                        ; 57.5 (0.0)           ; 58.6 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 57.5 (57.2)          ; 58.6 (58.3)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (71)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                              ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|                                               ; 39.0 (0.0)           ; 40.6 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter                                                                                                                                                                                                           ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 39.0 (39.0)          ; 40.6 (40.6)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                           ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;          |altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|                                   ; 31.4 (0.0)           ; 32.9 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter                                                                                                                                                                                               ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 31.4 (31.4)          ; 32.9 (32.9)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                               ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;          |altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|                        ; 56.2 (0.0)           ; 58.4 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 94 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter                                                                                                                                                                                    ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 56.2 (56.0)          ; 58.4 (58.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (71)             ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                    ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                              ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|              ; 56.8 (0.0)           ; 58.6 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 92 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter                                                                                                                                                                          ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 56.8 (56.6)          ; 58.6 (58.3)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (72)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                          ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                    ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|                ; 56.5 (0.0)           ; 60.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (0)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter                                                                                                                                                                            ; altera_merlin_burst_adapter                       ; VideoBox     ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                            ; 56.5 (56.2)          ; 60.0 (59.7)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (72)             ; 91 (91)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                            ; altera_merlin_burst_adapter_13_1                  ; VideoBox     ;
;                |altera_merlin_address_alignment:align_address_to_size|                                                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_address_alignment:align_address_to_size                                      ; altera_merlin_address_alignment                   ; VideoBox     ;
;          |altera_merlin_slave_agent:dma_controller_upis_avalon_dma_control_slave_agent|                                  ; 13.0 (3.2)           ; 13.9 (4.0)                       ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (6)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:dma_controller_upis_avalon_dma_control_slave_agent                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 9.8 (9.8)            ; 9.9 (9.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:dma_controller_upis_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_agent:image_processing_0_s0_agent|                                                         ; 15.2 (5.2)           ; 16.3 (6.3)                       ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (10)             ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:image_processing_0_s0_agent                                                                                                                                                                                                                     ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:image_processing_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                       ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_agent:izbor_prikaza_slike_0_izbor_slike_agent|                                             ; 14.5 (5.0)           ; 14.7 (5.3)                       ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (10)             ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:izbor_prikaza_slike_0_izbor_slike_agent                                                                                                                                                                                                         ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 9.3 (9.3)            ; 9.3 (9.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:izbor_prikaza_slike_0_izbor_slike_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                           ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_agent:vide_dma_controller_avalon_dma_control_slave_agent|                                  ; 12.5 (2.5)           ; 13.0 (3.0)                       ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (6)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_avalon_dma_control_slave_agent                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_agent:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent|                        ; 13.3 (3.3)           ; 13.6 (3.5)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (6)              ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent                                                                                                                                                                                    ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 10.0 (10.0)          ; 10.1 (10.1)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                      ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_agent:vide_dma_controller_citanje_avalon_dma_control_slave_agent|                          ; 12.5 (2.3)           ; 12.5 (2.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (6)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_avalon_dma_control_slave_agent                                                                                                                                                                                      ; altera_merlin_slave_agent                         ; VideoBox     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                              ; 9.8 (9.8)            ; 10.2 (10.2)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                        ; altera_merlin_burst_uncompressor                  ; VideoBox     ;
;          |altera_merlin_slave_translator:dma_controller_upis_avalon_dma_control_slave_translator|                        ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:dma_controller_upis_avalon_dma_control_slave_translator                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_slave_translator:image_processing_0_s0_translator|                                               ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:image_processing_0_s0_translator                                                                                                                                                                                                           ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_slave_translator:izbor_prikaza_slike_0_izbor_slike_translator|                                   ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:izbor_prikaza_slike_0_izbor_slike_translator                                                                                                                                                                                               ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_slave_translator:vide_dma_controller_avalon_dma_control_slave_translator|                        ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:vide_dma_controller_avalon_dma_control_slave_translator                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_slave_translator:vide_dma_controller_citanje_0_avalon_dma_control_slave_translator|              ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:vide_dma_controller_citanje_0_avalon_dma_control_slave_translator                                                                                                                                                                          ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_slave_translator:vide_dma_controller_citanje_avalon_dma_control_slave_translator|                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:vide_dma_controller_citanje_avalon_dma_control_slave_translator                                                                                                                                                                            ; altera_merlin_slave_translator                    ; VideoBox     ;
;          |altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_rd_limiter|                                                ; 8.8 (8.8)            ; 8.8 (8.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_rd_limiter                                                                                                                                                                                                            ; altera_merlin_traffic_limiter                     ; VideoBox     ;
;          |altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_wr_limiter|                                                ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_wr_limiter                                                                                                                                                                                                            ; altera_merlin_traffic_limiter                     ; VideoBox     ;
;       |VideoBox_mm_interconnect_2:mm_interconnect_2|                                                                     ; 1.2 (0.0)            ; 1.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                           ; VideoBox_mm_interconnect_2                        ; VideoBox     ;
;          |altera_merlin_slave_translator:led_indication_0_s1_translator|                                                 ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:led_indication_0_s1_translator                                                                                                                                                                                                             ; altera_merlin_slave_translator                    ; VideoBox     ;
;       |VideoBox_sdram_controller:sdram_controller|                                                                       ; 130.6 (109.0)        ; 159.1 (110.1)                    ; 28.5 (1.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 236 (183)           ; 211 (119)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_sdram_controller:sdram_controller                                                                                                                                                                                                                                                                             ; VideoBox_sdram_controller                         ; VideoBox     ;
;          |VideoBox_sdram_controller_input_efifo_module:the_VideoBox_sdram_controller_input_efifo_module|                 ; 21.6 (21.6)          ; 49.0 (49.0)                      ; 27.4 (27.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (53)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_sdram_controller:sdram_controller|VideoBox_sdram_controller_input_efifo_module:the_VideoBox_sdram_controller_input_efifo_module                                                                                                                                                                               ; VideoBox_sdram_controller_input_efifo_module      ; VideoBox     ;
;       |VideoBox_sys_sdram_pll:sys_sdram_pll|                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll                                                                                                                                                                                                                                                                                   ; VideoBox_sys_sdram_pll                            ; VideoBox     ;
;          |VideoBox_sys_sdram_pll_sys_pll:sys_pll|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll                                                                                                                                                                                                                                            ; VideoBox_sys_sdram_pll_sys_pll                    ; VideoBox     ;
;             |altera_pll:altera_pll_i|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                    ; altera_pll                                        ; work         ;
;       |VideoBox_vga_pll:vga_pll|                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vga_pll:vga_pll                                                                                                                                                                                                                                                                                               ; VideoBox_vga_pll                                  ; VideoBox     ;
;          |altera_pll:altera_pll_i|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                       ; altera_pll                                        ; work         ;
;       |VideoBox_vide_dma_controller:vide_dma_controller|                                                                 ; 115.7 (20.3)         ; 118.2 (20.3)                     ; 4.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 203 (51)            ; 181 (25)                  ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller                                                                                                                                                                                                                                                                       ; VideoBox_vide_dma_controller                      ; VideoBox     ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                           ; 53.0 (53.0)          ; 55.7 (55.7)                      ; 4.2 (4.2)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 73 (73)             ; 110 (110)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                                   ; altera_up_video_dma_control_slave                 ; VideoBox     ;
;          |altera_up_video_dma_to_stream:From_Memory_to_Stream|                                                           ; 42.0 (13.7)          ; 42.2 (13.7)                      ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (27)             ; 46 (10)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream                                                                                                                                                                                                                   ; altera_up_video_dma_to_stream                     ; VideoBox     ;
;             |scfifo:Image_Buffer|                                                                                        ; 28.3 (0.0)           ; 28.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 36 (0)                    ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer                                                                                                                                                                                               ; scfifo                                            ; work         ;
;                |scfifo_9bg1:auto_generated|                                                                              ; 28.3 (3.7)           ; 28.5 (4.0)                       ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (6)              ; 36 (2)                    ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated                                                                                                                                                                    ; scfifo_9bg1                                       ; work         ;
;                   |a_dpfifo_u2a1:dpfifo|                                                                                 ; 24.5 (13.5)          ; 24.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (23)             ; 34 (13)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo                                                                                                                                               ; a_dpfifo_u2a1                                     ; work         ;
;                      |altsyncram_v3i1:FIFOram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|altsyncram_v3i1:FIFOram                                                                                                                       ; altsyncram_v3i1                                   ; work         ;
;                      |cntr_h2b:rd_ptr_msb|                                                                               ; 3.3 (3.3)            ; 3.5 (3.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                                           ; cntr_h2b                                          ; work         ;
;                      |cntr_i2b:wr_ptr|                                                                                   ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_i2b:wr_ptr                                                                                                                               ; cntr_i2b                                          ; work         ;
;                      |cntr_u27:usedw_counter|                                                                            ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter                                                                                                                        ; cntr_u27                                          ; work         ;
;       |VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|                                                 ; 111.8 (19.8)         ; 118.9 (20.2)                     ; 7.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (51)            ; 168 (23)                  ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje                                                                                                                                                                                                                                                       ; VideoBox_vide_dma_controller_CITANJE              ; VideoBox     ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                           ; 50.0 (50.0)          ; 56.2 (56.2)                      ; 6.2 (6.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                   ; altera_up_video_dma_control_slave                 ; VideoBox     ;
;          |altera_up_video_dma_to_stream:From_Memory_to_Stream|                                                           ; 42.0 (14.2)          ; 42.5 (14.2)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (27)             ; 47 (11)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream                                                                                                                                                                                                   ; altera_up_video_dma_to_stream                     ; VideoBox     ;
;             |scfifo:Image_Buffer|                                                                                        ; 27.8 (0.0)           ; 28.4 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 36 (0)                    ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer                                                                                                                                                                               ; scfifo                                            ; work         ;
;                |scfifo_9bg1:auto_generated|                                                                              ; 27.8 (3.7)           ; 28.4 (4.0)                       ; 0.5 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (6)              ; 36 (2)                    ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated                                                                                                                                                    ; scfifo_9bg1                                       ; work         ;
;                   |a_dpfifo_u2a1:dpfifo|                                                                                 ; 24.2 (13.3)          ; 24.4 (13.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (23)             ; 34 (14)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo                                                                                                                               ; a_dpfifo_u2a1                                     ; work         ;
;                      |altsyncram_v3i1:FIFOram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|altsyncram_v3i1:FIFOram                                                                                                       ; altsyncram_v3i1                                   ; work         ;
;                      |cntr_h2b:rd_ptr_msb|                                                                               ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                           ; cntr_h2b                                          ; work         ;
;                      |cntr_i2b:wr_ptr|                                                                                   ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_i2b:wr_ptr                                                                                                               ; cntr_i2b                                          ; work         ;
;                      |cntr_u27:usedw_counter|                                                                            ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter                                                                                                        ; cntr_u27                                          ; work         ;
;       |VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|                                               ; 112.5 (20.0)         ; 116.1 (20.0)                     ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 182 (51)            ; 172 (25)                  ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0                                                                                                                                                                                                                                                     ; VideoBox_vide_dma_controller_CITANJE              ; VideoBox     ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                           ; 49.2 (49.2)          ; 52.7 (52.7)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 100 (100)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                 ; altera_up_video_dma_control_slave                 ; VideoBox     ;
;          |altera_up_video_dma_to_stream:From_Memory_to_Stream|                                                           ; 43.3 (14.7)          ; 43.3 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (27)             ; 47 (11)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream                                                                                                                                                                                                 ; altera_up_video_dma_to_stream                     ; VideoBox     ;
;             |scfifo:Image_Buffer|                                                                                        ; 28.7 (0.0)           ; 28.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (0)              ; 36 (0)                    ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer                                                                                                                                                                             ; scfifo                                            ; work         ;
;                |scfifo_9bg1:auto_generated|                                                                              ; 28.7 (4.0)           ; 28.7 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (6)              ; 36 (2)                    ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated                                                                                                                                                  ; scfifo_9bg1                                       ; work         ;
;                   |a_dpfifo_u2a1:dpfifo|                                                                                 ; 24.7 (13.2)          ; 24.7 (13.3)                      ; 0.0 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (23)             ; 34 (13)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo                                                                                                                             ; a_dpfifo_u2a1                                     ; work         ;
;                      |altsyncram_v3i1:FIFOram|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|altsyncram_v3i1:FIFOram                                                                                                     ; altsyncram_v3i1                                   ; work         ;
;                      |cntr_h2b:rd_ptr_msb|                                                                               ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_h2b:rd_ptr_msb                                                                                                         ; cntr_h2b                                          ; work         ;
;                      |cntr_i2b:wr_ptr|                                                                                   ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_i2b:wr_ptr                                                                                                             ; cntr_i2b                                          ; work         ;
;                      |cntr_u27:usedw_counter|                                                                            ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter                                                                                                      ; cntr_u27                                          ; work         ;
;       |VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|                                                         ; 36.7 (1.3)           ; 52.0 (1.7)                       ; 15.3 (0.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (3)              ; 109 (0)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer                                                                                                                                                                                                                                                               ; VideoBox_video_dual_clock_buffer                  ; VideoBox     ;
;          |dcfifo:Data_FIFO|                                                                                              ; 35.3 (0.0)           ; 50.3 (0.0)                       ; 15.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (0)              ; 109 (0)                   ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO                                                                                                                                                                                                                                              ; dcfifo                                            ; work         ;
;             |dcfifo_f3q1:auto_generated|                                                                                 ; 35.3 (7.7)           ; 50.3 (15.2)                      ; 15.0 (7.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (11)             ; 109 (36)                  ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated                                                                                                                                                                                                                   ; dcfifo_f3q1                                       ; work         ;
;                |a_gray2bin_f9b:wrptr_g_gray2bin|                                                                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_gray2bin_f9b:wrptr_g_gray2bin                                                                                                                                                                                   ; a_gray2bin_f9b                                    ; work         ;
;                |a_gray2bin_f9b:ws_dgrp_gray2bin|                                                                         ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_gray2bin_f9b:ws_dgrp_gray2bin                                                                                                                                                                                   ; a_gray2bin_f9b                                    ; work         ;
;                |a_graycounter_8ub:wrptr_g1p|                                                                             ; 6.7 (6.7)            ; 7.1 (7.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_8ub:wrptr_g1p                                                                                                                                                                                       ; a_graycounter_8ub                                 ; work         ;
;                |a_graycounter_cg6:rdptr_g1p|                                                                             ; 7.8 (7.8)            ; 8.5 (8.5)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|a_graycounter_cg6:rdptr_g1p                                                                                                                                                                                       ; a_graycounter_cg6                                 ; work         ;
;                |alt_synch_pipe_g9l:rs_dgwp|                                                                              ; 3.5 (0.0)            ; 4.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|alt_synch_pipe_g9l:rs_dgwp                                                                                                                                                                                        ; alt_synch_pipe_g9l                                ; work         ;
;                   |dffpipe_1v8:dffpipe12|                                                                                ; 3.5 (3.5)            ; 4.0 (4.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|alt_synch_pipe_g9l:rs_dgwp|dffpipe_1v8:dffpipe12                                                                                                                                                                  ; dffpipe_1v8                                       ; work         ;
;                |alt_synch_pipe_h9l:ws_dgrp|                                                                              ; -0.6 (0.0)           ; 5.1 (0.0)                        ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|alt_synch_pipe_h9l:ws_dgrp                                                                                                                                                                                        ; alt_synch_pipe_h9l                                ; work         ;
;                   |dffpipe_2v8:dffpipe16|                                                                                ; -0.6 (-0.6)          ; 5.1 (5.1)                        ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|alt_synch_pipe_h9l:ws_dgrp|dffpipe_2v8:dffpipe16                                                                                                                                                                  ; dffpipe_2v8                                       ; work         ;
;                |altsyncram_bb81:fifo_ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2176              ; 1     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|altsyncram_bb81:fifo_ram                                                                                                                                                                                          ; altsyncram_bb81                                   ; work         ;
;                |dffpipe_0v8:ws_brp|                                                                                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                                ; dffpipe_0v8                                       ; work         ;
;                |dffpipe_0v8:ws_bwp|                                                                                      ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                                ; dffpipe_0v8                                       ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                           ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                     ; mux_5r7                                           ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                     ; mux_5r7                                           ; work         ;
;       |VideoBox_video_rgb_resampler_0:video_rgb_resampler_0|                                                             ; 2.1 (2.1)            ; 9.1 (9.1)                        ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_rgb_resampler_0:video_rgb_resampler_0                                                                                                                                                                                                                                                                   ; VideoBox_video_rgb_resampler_0                    ; VideoBox     ;
;       |VideoBox_video_vga_controller:video_vga_controller|                                                               ; 34.9 (0.8)           ; 56.5 (13.8)                      ; 21.6 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (1)              ; 77 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller                                                                                                                                                                                                                                                                     ; VideoBox_video_vga_controller                     ; VideoBox     ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                  ; 34.2 (34.2)          ; 42.7 (42.7)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                        ; altera_up_avalon_video_vga_timing                 ; VideoBox     ;
;       |videobox_rst_controller:rst_controller|                                                                           ; 3.0 (0.0)            ; 8.5 (0.0)                        ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller:rst_controller                                                                                                                                                                                                                                                                                 ; videobox_rst_controller                           ; videobox     ;
;          |altera_reset_controller:rst_controller|                                                                        ; 3.0 (2.5)            ; 8.5 (5.2)                        ; 5.5 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                          ; altera_reset_controller                           ; VideoBox     ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                             ; 0.5 (0.5)            ; 1.8 (1.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                           ; altera_reset_synchronizer                         ; VideoBox     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                 ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                               ; altera_reset_synchronizer                         ; VideoBox     ;
;       |videobox_rst_controller_001:rst_controller_001|                                                                   ; 0.2 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                         ; videobox_rst_controller_001                       ; videobox     ;
;          |altera_reset_controller:rst_controller_001|                                                                    ; 0.2 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                              ; altera_reset_controller                           ; VideoBox     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                 ; 0.2 (0.2)            ; 1.7 (1.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                   ; altera_reset_synchronizer                         ; VideoBox     ;
;       |videobox_rst_controller_001:rst_controller_002|                                                                   ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller_001:rst_controller_002                                                                                                                                                                                                                                                                         ; videobox_rst_controller_001                       ; videobox     ;
;          |altera_reset_controller:rst_controller_001|                                                                    ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller_001:rst_controller_002|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                              ; altera_reset_controller                           ; VideoBox     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                 ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |VideoBox_presentable|VideoBox:u0|videobox_rst_controller_001:rst_controller_002|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                   ; altera_reset_synchronizer                         ; VideoBox     ;
+--------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                     ;
+----------------------+----------+------+------+------+------+------+-------+--------+------------------------+--------------------------+
; Name                 ; Pin Type ; D1   ; D3_0 ; D3_1 ; D4   ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------------+----------+------+------+------+------+------+-------+--------+------------------------+--------------------------+
; xsdram_clock_clk     ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_CLK         ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_HS          ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_VS          ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_BLANK       ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[0]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[1]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[2]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[3]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[4]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[5]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[6]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_R[7]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[0]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[1]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[2]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[3]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[4]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[5]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[6]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_G[7]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[0]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[1]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[2]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[3]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[4]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[5]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[6]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_B[7]        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[0]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[1]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[2]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[3]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[4]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[5]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[6]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xled_bus_export[7]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xmemory_mem_a[0]     ; Output   ; --   ; --   ; --   ; --   ; (3)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[1]     ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[2]     ; Output   ; --   ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[3]     ; Output   ; --   ; --   ; --   ; --   ; (6)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[4]     ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[5]     ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[6]     ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[7]     ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[8]     ; Output   ; --   ; --   ; --   ; --   ; (8)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[9]     ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[10]    ; Output   ; --   ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[11]    ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[12]    ; Output   ; --   ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[13]    ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_a[14]    ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_ba[0]    ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_ba[1]    ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_ba[2]    ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_ck       ; Output   ; --   ; --   ; --   ; --   ; (2)  ; (0)   ; --     ; --                     ; --                       ;
; xmemory_mem_ck_n     ; Output   ; --   ; --   ; --   ; --   ; (2)  ; (0)   ; --     ; --                     ; --                       ;
; xmemory_mem_cke      ; Output   ; --   ; --   ; --   ; --   ; (6)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_cs_n     ; Output   ; --   ; --   ; --   ; --   ; (9)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_ras_n    ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_cas_n    ; Output   ; --   ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_we_n     ; Output   ; --   ; --   ; --   ; --   ; (4)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_reset_n  ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_odt      ; Output   ; --   ; --   ; --   ; --   ; (5)  ; --    ; --     ; --                     ; --                       ;
; xmemory_mem_dm[0]    ; Output   ; --   ; --   ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dm[1]    ; Output   ; --   ; --   ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dm[2]    ; Output   ; --   ; --   ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dm[3]    ; Output   ; --   ; --   ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; xsdram_bus_cke       ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xvga_bus_SYNC        ; Output   ; --   ; --   ; --   ; --   ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; xsdram_bus_addr[0]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[1]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[2]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[3]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[4]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[5]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[6]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[7]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[8]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[9]   ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[10]  ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[11]  ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_addr[12]  ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_ba[0]     ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_ba[1]     ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_cas_n     ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_cs_n      ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_dqm[0]    ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_dqm[1]    ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_ras_n     ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_we_n      ; Output   ; --   ; --   ; --   ; --   ; (0)  ; --    ; --     ; --                     ; --                       ;
; xsdram_bus_dq[0]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[1]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[2]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[3]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[4]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[5]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[6]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[7]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[8]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[9]     ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[10]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[11]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[12]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[13]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[14]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xsdram_bus_dq[15]    ; Bidir    ; (0)  ; (0)  ; --   ; --   ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; xmemory_mem_dq[0]    ; Bidir    ; (7)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[1]    ; Bidir    ; (3)  ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[2]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[3]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[4]    ; Bidir    ; (7)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[5]    ; Bidir    ; (3)  ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[6]    ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[7]    ; Bidir    ; (5)  ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[8]    ; Bidir    ; (7)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[9]    ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[10]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[11]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[12]   ; Bidir    ; (7)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[13]   ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[14]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[15]   ; Bidir    ; (5)  ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[16]   ; Bidir    ; (8)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[17]   ; Bidir    ; (3)  ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[18]   ; Bidir    ; (5)  ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[19]   ; Bidir    ; (6)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[20]   ; Bidir    ; (8)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[21]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (8)  ; (8)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[22]   ; Bidir    ; (5)  ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[23]   ; Bidir    ; (6)  ; (0)  ; --   ; --   ; (5)  ; (5)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[24]   ; Bidir    ; (7)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[25]   ; Bidir    ; (3)  ; (0)  ; --   ; --   ; (7)  ; (7)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[26]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[27]   ; Bidir    ; (5)  ; (0)  ; --   ; --   ; (4)  ; (4)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[28]   ; Bidir    ; (7)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[29]   ; Bidir    ; (2)  ; (0)  ; --   ; --   ; (6)  ; (6)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[30]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (2)  ; (2)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dq[31]   ; Bidir    ; (4)  ; (0)  ; --   ; --   ; (3)  ; (3)   ; (0)    ; --                     ; --                       ;
; xmemory_mem_dqs[0]   ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs[1]   ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs[2]   ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs[3]   ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs_n[0] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs_n[1] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs_n[2] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_mem_dqs_n[3] ; Bidir    ; --   ; --   ; --   ; (0)  ; (0)  ; (0)   ; (0)    ; (0)                    ; (0)                      ;
; xmemory_oct_rzqin    ; Input    ; --   ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
; xref_clock_clk       ; Input    ; --   ; (0)  ; --   ; --   ; --   ; --    ; --     ; --                     ; --                       ;
+----------------------+----------+------+------+------+------+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; xsdram_bus_dq[0]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[0]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[1]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[1]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[2]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[2]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[3]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[3]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[4]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[4]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[5]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[5]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[6]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[6]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[7]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[7]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[8]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[8]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[9]                                                                                                                                                                                                                                                                                                                                       ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[9]                                                                                                                                                                                                                                                                               ; 0                 ; 0       ;
; xsdram_bus_dq[10]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[10]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; xsdram_bus_dq[11]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[11]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; xsdram_bus_dq[12]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[12]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; xsdram_bus_dq[13]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[13]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; xsdram_bus_dq[14]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[14]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; xsdram_bus_dq[15]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_sdram_controller:sdram_controller|za_data[15]                                                                                                                                                                                                                                                                              ; 0                 ; 0       ;
; xmemory_mem_dq[0]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[1]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[2]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[3]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[4]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[5]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[6]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[7]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[8]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[9]                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[10]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[11]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[12]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[13]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[14]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[15]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[16]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[17]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[18]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[19]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[20]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[21]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[22]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[23]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[24]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[25]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[26]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[27]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[28]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[29]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[30]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dq[31]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
;      - VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].in_delay_1 ; 0                 ; 0       ;
; xmemory_mem_dqs[0]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; xmemory_mem_dqs[1]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; xmemory_mem_dqs[2]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; xmemory_mem_dqs[3]                                                                                                                                                                                                                                                                                                                                     ;                   ;         ;
; xmemory_mem_dqs_n[0]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; xmemory_mem_dqs_n[1]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; xmemory_mem_dqs_n[2]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; xmemory_mem_dqs_n[3]                                                                                                                                                                                                                                                                                                                                   ;                   ;         ;
; xmemory_oct_rzqin                                                                                                                                                                                                                                                                                                                                      ;                   ;         ;
; xref_clock_clk                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location                                     ; Fan-Out ; Usage                                                            ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; VideoBox:u0|Image_Processing:image_processing_0|Pom_Xpos[9]~3                                                                                                                                                                                                                                                                                               ; LABCELL_X23_Y47_N6                           ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Image_Processing:image_processing_0|Pom_Ypos[7]~6                                                                                                                                                                                                                                                                                               ; LABCELL_X19_Y47_N42                          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Image_Processing:image_processing_0|Xpos[9]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X19_Y47_N6                           ; 13      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Image_Processing:image_processing_0|Xpos[9]~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X19_Y47_N48                          ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Image_Processing:image_processing_0|Ypos[7]~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X19_Y47_N36                          ; 12      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Image_Processing:image_processing_0|Ypos[7]~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X19_Y47_N39                          ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Image_Processing:image_processing_0|aso_out0_data[9]~8                                                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y47_N30                         ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|Izbor_Prikaza_Slike:izbor_prikaza_slike_0|Equal0~1                                                                                                                                                                                                                                                                                              ; LABCELL_X48_Y40_N36                          ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|always1~1                                                                                                                                                                                                                                  ; LABCELL_X33_Y41_N33                          ; 37      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[12]~2                                                                                                                                                                                                               ; MLABCELL_X28_Y43_N21                         ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[16]~11                                                                                                                                                                                                              ; MLABCELL_X28_Y43_N48                         ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[27]~19                                                                                                                                                                                                              ; MLABCELL_X28_Y43_N42                         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[3]~0                                                                                                                                                                                                                ; MLABCELL_X28_Y43_N18                         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[21]~0                                                                                                                                                                                                                 ; MLABCELL_X28_Y43_N54                         ; 34      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[0]~4                                                                                                                                                                                                                              ; MLABCELL_X25_Y44_N9                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_to_memory:From_Stream_to_Memory|always0~0                                                                                                                                                                                                                                  ; MLABCELL_X25_Y47_N27                         ; 17      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|altera_up_video_dma_to_memory:From_Stream_to_Memory|temp_data[10]~0                                                                                                                                                                                                                            ; MLABCELL_X25_Y47_N36                         ; 17      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[11]~1                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y47_N12                         ; 24      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_DMA_CONTROLLER_UPIS:dma_controller_upis|pixel_address[11]~2                                                                                                                                                                                                                                                                            ; MLABCELL_X25_Y47_N0                          ; 24      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_cbg1:auto_generated|a_dpfifo_13a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                 ; LABCELL_X31_Y54_N51                          ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|comb~0                                                                                                                                                                                                                                                                             ; LABCELL_X33_Y52_N9                           ; 25      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_dma_afina_matrica_citanje:dma_afina_matrica_citanje|pixel_address[0]~2                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y52_N54                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|h2f_AWBURST[0]                                                                                                                                                                                                                                                                    ; HPSINTERFACEHPS2FPGA_X52_Y47_N111            ; 49      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|h2f_lw_AWBURST[0]                                                                                                                                                                                                                                                                 ; HPSINTERFACEHPS2FPGALIGHTWEIGHT_X52_Y43_N111 ; 17      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                                                                                                                                                                                                                                                      ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111        ; 4       ; Async. clear                                                     ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[0].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y71_N7                    ; 11      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[19].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y56_N7                    ; 1       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[20].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y63_N7                    ; 1       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[24].acv_ac_ldc|adc_clk_cps                               ; CLKPHASESELECT_X89_Y49_N7                    ; 1       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_acv_ldc:address_gen[8].acv_ac_ldc|adc_clk_cps                                ; CLKPHASESELECT_X89_Y77_N7                    ; 11      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oebout[0] ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|hps_sdram_p0_clock_pair_generator:clock_gen[0].uclk_generator|wire_pseudo_diffa_oeout[0]  ; PSEUDODIFFOUT_X89_Y73_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_acv_hard_addr_cmd_pads:uaddr_cmd_pads|mem_ck_source[0]                                                                          ; CLKPHASESELECT_X89_Y71_N4                    ; 1       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y65_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y63_N8                    ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y63_N4                    ; 13      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y63_N22                       ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y63_N10                          ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y63_N9                    ; 42      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y66_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y65_N61                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y64_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y63_N101                      ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y58_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y56_N8                    ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y56_N4                    ; 13      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y56_N22                       ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y56_N10                          ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y56_N9                    ; 42      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y59_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y58_N61                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y57_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y56_N101                      ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y51_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y49_N8                    ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y49_N4                    ; 13      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y49_N22                       ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y49_N10                          ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y49_N9                    ; 42      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y52_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y51_N61                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y50_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y49_N101                      ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe                           ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_oe_bar                       ; PSEUDODIFFOUT_X89_Y44_N6                     ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dq_shifted_clock                  ; CLKPHASESELECT_X89_Y42_N8                    ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqs_shifted_clock                 ; CLKPHASESELECT_X89_Y42_N4                    ; 13      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|dqsbusout                         ; DELAYCHAIN_X89_Y42_N22                       ; 17      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|fr_os_oct                         ; DDIOOUT_X89_Y42_N10                          ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|hr_seq_clock                      ; CLKPHASESELECT_X89_Y42_N9                    ; 42      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[0].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[1].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[2].delayed_oe_1           ; DELAYCHAIN_X89_Y45_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[3].delayed_oe_1           ; DELAYCHAIN_X89_Y44_N61                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[4].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N27                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[5].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N10                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[6].delayed_oe_1           ; DELAYCHAIN_X89_Y43_N44                       ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|pad_gen[7].delayed_oe_1           ; DELAYCHAIN_X89_Y42_N101                      ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk                                                                                                                                                                                                                ; HPSSDRAMPLL_X84_Y41_N111                     ; 98      ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk                                                                                                                                                                                                          ; HPSSDRAMPLL_X84_Y41_N111                     ; 3       ; Clock                                                            ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_led_indication_0:led_indication_0|always0~0                                                                                                                                                                                                                                                                                            ; LABCELL_X50_Y36_N27                          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[5]~0                                                                                                                                                                                                      ; LABCELL_X30_Y47_N42                          ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                          ; LABCELL_X30_Y47_N9                           ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[2]~1                                                                                                                                                                                              ; LABCELL_X36_Y52_N42                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                                  ; FF_X35_Y52_N26                               ; 93      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|VideoBox_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~2                                                                                                                                                                                                                                  ; LABCELL_X36_Y52_N21                          ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                  ; LABCELL_X45_Y50_N6                           ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:affine_matrix_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                    ; LABCELL_X45_Y49_N6                           ; 38      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                                                                    ; LABCELL_X31_Y51_N54                          ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                   ; LABCELL_X31_Y51_N42                          ; 6       ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                 ; LABCELL_X31_Y51_N27                          ; 44      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y52_N21                         ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y52_N18                         ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y52_N24                         ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y52_N27                         ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y52_N6                          ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                 ; MLABCELL_X28_Y52_N9                          ; 42      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                               ; FF_X28_Y52_N38                               ; 47      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                                             ; MLABCELL_X28_Y52_N42                         ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                               ; FF_X28_Y52_N14                               ; 45      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                               ; FF_X28_Y52_N41                               ; 45      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                               ; FF_X28_Y52_N17                               ; 45      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                               ; FF_X28_Y52_N56                               ; 45      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                               ; FF_X28_Y52_N59                               ; 45      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                      ; LABCELL_X36_Y51_N54                          ; 70      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|always10~0                                                                                                                                              ; LABCELL_X42_Y50_N42                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                       ; LABCELL_X36_Y49_N0                           ; 50      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                           ; FF_X36_Y53_N26                               ; 59      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:affine_matrix_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                   ; FF_X36_Y51_N14                               ; 10      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                   ; LABCELL_X30_Y47_N21                          ; 54      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|always10~0                                                                                                                                           ; LABCELL_X24_Y49_N36                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                    ; LABCELL_X24_Y49_N6                           ; 82      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                        ; FF_X31_Y50_N26                               ; 99      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                ; FF_X27_Y48_N32                               ; 11      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                                                                           ; LABCELL_X45_Y50_N3                           ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                        ; LABCELL_X45_Y50_N12                          ; 14      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:affine_matrix_s1_agent|m0_write~0                                                                                                                                                                                                                                        ; LABCELL_X43_Y49_N12                          ; 4       ; Write enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|always1~0                                                                                                                                                                                        ; MLABCELL_X28_Y52_N48                         ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat                                                                                                                                                                                 ; LABCELL_X27_Y53_N24                          ; 25      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_controller_s1_agent|altera_merlin_burst_uncompressor:uncompressor|sink_ready~0                                                                                                                                                                                     ; MLABCELL_X28_Y52_N51                         ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_rd_limiter|pending_response_count[3]~0                                                                                                                                                                                                            ; LABCELL_X33_Y50_N54                          ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_rd_limiter|save_dest_id~0                                                                                                                                                                                                                         ; LABCELL_X33_Y50_N42                          ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_wr_limiter|nonposted_cmd_accepted~1                                                                                                                                                                                                               ; LABCELL_X36_Y50_N12                          ; 38      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_wr_limiter|pending_response_count[3]~0                                                                                                                                                                                                            ; LABCELL_X36_Y50_N6                           ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:hps_h2f_axi_master_wr_limiter|save_dest_id~0                                                                                                                                                                                                                         ; LABCELL_X36_Y50_N36                          ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:affine_matrix_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter|always10~2                                                                                                                                                                                                 ; LABCELL_X45_Y50_N45                          ; 32      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:affine_matrix_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter|always9~1                                                                                                                                                                                                  ; LABCELL_X45_Y50_N15                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter|byte_cnt_reg~0                                                                                                                                                                       ; MLABCELL_X34_Y52_N15                         ; 15      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter|count~0                                                                                                                                                                              ; MLABCELL_X34_Y52_N54                         ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:dma_afina_matrica_citanje_avalon_dma_master_to_affine_matrix_s1_cmd_width_adapter|use_reg                                                                                                                                                                              ; FF_X34_Y52_N14                               ; 40      ; Clock enable, Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|address_reg~0                                                                                                                                                                                              ; MLABCELL_X34_Y49_N21                         ; 21      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_affine_matrix_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                    ; FF_X36_Y48_N38                               ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|address_reg~0                                                                                                                                                                                           ; LABCELL_X31_Y48_N0                           ; 35      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|count~0                                                                                                                                                                                                 ; LABCELL_X36_Y48_N24                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:hps_h2f_axi_master_wr_to_sdram_controller_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                 ; FF_X36_Y48_N29                               ; 73      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter|always10~8                                                                                                                                                                                              ; LABCELL_X30_Y52_N48                          ; 145     ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:sdram_controller_s1_to_hps_h2f_axi_master_rd_rsp_width_adapter|always9~0                                                                                                                                                                                               ; MLABCELL_X47_Y51_N57                         ; 48      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                  ; LABCELL_X37_Y42_N54                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_001|update_grant~0                                                                                                                                                                                                                                      ; LABCELL_X37_Y42_N15                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                  ; LABCELL_X37_Y36_N42                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_002|update_grant~0                                                                                                                                                                                                                                      ; LABCELL_X37_Y36_N57                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                  ; LABCELL_X37_Y40_N54                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_003|update_grant~0                                                                                                                                                                                                                                      ; LABCELL_X37_Y40_N27                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                  ; LABCELL_X48_Y41_N54                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                      ; LABCELL_X48_Y41_N45                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                  ; LABCELL_X40_Y38_N54                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                      ; LABCELL_X40_Y38_N12                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                      ; LABCELL_X35_Y42_N54                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|VideoBox_mm_interconnect_1_cmd_mux:cmd_mux|update_grant~0                                                                                                                                                                                                                                          ; LABCELL_X35_Y42_N15                          ; 3       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                      ; LABCELL_X23_Y44_N15                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:dma_controller_upis_avalon_dma_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                        ; MLABCELL_X39_Y39_N9                          ; 22      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:image_processing_0_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                               ; LABCELL_X37_Y37_N9                           ; 22      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:izbor_prikaza_slike_0_izbor_slike_agent_rsp_fifo|always0~0                                                                                                                                                                                                                   ; LABCELL_X40_Y37_N0                           ; 22      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                      ; MLABCELL_X34_Y38_N0                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_avalon_dma_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                        ; MLABCELL_X34_Y38_N27                         ; 22      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                            ; LABCELL_X27_Y40_N42                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                              ; LABCELL_X31_Y39_N15                          ; 23      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_avalon_dma_control_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                              ; LABCELL_X40_Y40_N45                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:vide_dma_controller_citanje_avalon_dma_control_slave_agent_rsp_fifo|always0~0                                                                                                                                                                                                ; LABCELL_X42_Y40_N24                          ; 21      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_axi_master_ni:hps_h2f_lw_axi_master_agent|always6~0                                                                                                                                                                                                                                  ; LABCELL_X42_Y42_N54                          ; 24      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                          ; LABCELL_X37_Y36_N6                           ; 60      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:dma_controller_upis_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                           ; LABCELL_X33_Y41_N48                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                 ; LABCELL_X40_Y38_N9                           ; 54      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:image_processing_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                  ; LABCELL_X42_Y38_N0                           ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                     ; LABCELL_X48_Y41_N48                          ; 30      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:izbor_prikaza_slike_0_izbor_slike_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                      ; MLABCELL_X39_Y37_N12                         ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                          ; LABCELL_X35_Y42_N30                          ; 61      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                           ; LABCELL_X36_Y42_N18                          ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                ; LABCELL_X37_Y40_N36                          ; 62      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_0_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                 ; LABCELL_X31_Y40_N36                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                  ; LABCELL_X37_Y42_N18                          ; 60      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:vide_dma_controller_citanje_avalon_dma_control_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                   ; LABCELL_X42_Y40_N18                          ; 31      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:dma_controller_upis_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                               ; LABCELL_X31_Y39_N39                          ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:image_processing_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                                      ; LABCELL_X37_Y37_N54                          ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:izbor_prikaza_slike_0_izbor_slike_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                          ; LABCELL_X40_Y37_N3                           ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                               ; MLABCELL_X34_Y38_N36                         ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_0_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                     ; LABCELL_X31_Y39_N42                          ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:vide_dma_controller_citanje_avalon_dma_control_slave_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                       ; LABCELL_X40_Y40_N39                          ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:image_processing_0_s0_translator|av_write                                                                                                                                                                                                                           ; MLABCELL_X39_Y39_N45                         ; 38      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:izbor_prikaza_slike_0_izbor_slike_translator|av_write                                                                                                                                                                                                               ; LABCELL_X45_Y38_N39                          ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_rd_limiter|internal_valid~1                                                                                                                                                                                                                    ; LABCELL_X48_Y43_N18                          ; 11      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_rd_limiter|pending_response_count[1]~0                                                                                                                                                                                                         ; LABCELL_X42_Y41_N18                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_wr_limiter|internal_valid~1                                                                                                                                                                                                                    ; LABCELL_X42_Y42_N6                           ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:hps_h2f_lw_axi_master_wr_limiter|pending_response_count[1]~0                                                                                                                                                                                                         ; LABCELL_X42_Y42_N45                          ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|VideoBox_sdram_controller_input_efifo_module:the_VideoBox_sdram_controller_input_efifo_module|Mux2~1                                                                                                                                                                                                 ; LABCELL_X27_Y34_N3                           ; 2       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|VideoBox_sdram_controller_input_efifo_module:the_VideoBox_sdram_controller_input_efifo_module|entry_0[6]~0                                                                                                                                                                                           ; LABCELL_X27_Y34_N33                          ; 44      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|VideoBox_sdram_controller_input_efifo_module:the_VideoBox_sdram_controller_input_efifo_module|entry_1[0]~0                                                                                                                                                                                           ; LABCELL_X27_Y34_N0                           ; 44      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|WideOr16~0                                                                                                                                                                                                                                                                                           ; LABCELL_X33_Y31_N24                          ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|WideOr17~0                                                                                                                                                                                                                                                                                           ; MLABCELL_X28_Y14_N48                         ; 16      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|active_rnw~0                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y32_N30                          ; 46      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|comb~0                                                                                                                                                                                                                                                                                               ; MLABCELL_X28_Y34_N27                         ; 5       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|i_state.101                                                                                                                                                                                                                                                                                          ; FF_X33_Y32_N47                               ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_addr[0]~1                                                                                                                                                                                                                                                                                          ; LABCELL_X29_Y32_N6                           ; 13      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.000010000                                                                                                                                                                                                                                                                                    ; FF_X31_Y32_N58                               ; 24      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|m_state.001000000                                                                                                                                                                                                                                                                                    ; FF_X28_Y32_N1                                ; 23      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X24_Y0_N56                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_1                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X26_Y0_N96                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_10                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X30_Y0_N39                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_11                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X18_Y0_N96                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_12                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X32_Y0_N56                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_13                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X32_Y0_N39                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_14                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X26_Y0_N79                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_15                                                                                                                                                                                                                                                                                     ; DDIOOECELL_X24_Y0_N39                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_2                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X28_Y0_N39                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_3                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X28_Y0_N56                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_4                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X30_Y0_N56                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_5                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X18_Y0_N79                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_6                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X34_Y0_N62                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_7                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X34_Y0_N45                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_8                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X34_Y0_N79                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sdram_controller:sdram_controller|oe~_Duplicate_9                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X34_Y0_N96                        ; 1       ; Output enable                                                    ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|locked_wire[0]                                                                                                                                                                                                                              ; FRACTIONALPLL_X0_Y15_N0                      ; 7       ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                              ; PLLOUTPUTCOUNTER_X0_Y20_N1                   ; 3420    ; Clock                                                            ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                                                 ; PLLOUTPUTCOUNTER_X89_Y7_N1                   ; 140     ; Clock                                                            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|always1~2                                                                                                                                                                                                                                  ; LABCELL_X36_Y46_N57                          ; 37      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[16]~14                                                                                                                                                                                                              ; LABCELL_X35_Y45_N33                          ; 12      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[26]~23                                                                                                                                                                                                              ; LABCELL_X37_Y45_N0                           ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[3]~1                                                                                                                                                                                                                ; LABCELL_X36_Y46_N18                          ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[8]~4                                                                                                                                                                                                                ; LABCELL_X35_Y45_N30                          ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[26]~1                                                                                                                                                                                                                 ; LABCELL_X35_Y45_N12                          ; 37      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[0]~4                                                                                                                                                                                                                              ; LABCELL_X33_Y45_N9                           ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|fifo_write                                                                                                                                                                                                                                 ; LABCELL_X36_Y54_N57                          ; 14      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|s_dma_to_stream~8                                                                                                                                                                                                                          ; LABCELL_X35_Y45_N54                          ; 53      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                                ; MLABCELL_X39_Y54_N24                         ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                                    ; LABCELL_X37_Y54_N54                          ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                                             ; LABCELL_X37_Y54_N39                          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|rd_ptr_lsb~1                                                                                                                                                           ; LABCELL_X37_Y54_N36                          ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[8]~0                                                                                                                                                                                                                                                                             ; MLABCELL_X25_Y47_N18                         ; 25      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|pixel_address[8]~1                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y47_N57                          ; 25      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|always1~1                                                                                                                                                                                                                ; MLABCELL_X25_Y41_N18                         ; 33      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[13]~2                                                                                                                                                                                             ; MLABCELL_X25_Y41_N15                         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[23]~3                                                                                                                                                                                             ; MLABCELL_X25_Y41_N12                         ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[31]~5                                                                                                                                                                                             ; MLABCELL_X25_Y41_N9                          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[5]~1                                                                                                                                                                                              ; MLABCELL_X25_Y41_N6                          ; 9       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[20]~1                                                                                                                                                                                               ; MLABCELL_X25_Y41_N0                          ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[0]~4                                                                                                                                                                                                            ; LABCELL_X29_Y42_N30                          ; 33      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|fifo_write                                                                                                                                                                                                               ; LABCELL_X24_Y47_N21                          ; 14      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|s_dma_to_stream~8                                                                                                                                                                                                        ; MLABCELL_X25_Y43_N42                         ; 53      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                              ; LABCELL_X24_Y48_N21                          ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                  ; LABCELL_X23_Y48_N0                           ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                           ; LABCELL_X23_Y48_N3                           ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|rd_ptr_lsb~1                                                                                                                                         ; LABCELL_X24_Y48_N57                          ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[10]~0                                                                                                                                                                                                                                                          ; MLABCELL_X21_Y45_N48                         ; 25      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|pixel_address[10]~1                                                                                                                                                                                                                                                          ; MLABCELL_X25_Y47_N54                         ; 25      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|always1~1                                                                                                                                                                                                                  ; LABCELL_X37_Y44_N54                          ; 32      ; Sync. load                                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[11]~2                                                                                                                                                                                               ; LABCELL_X37_Y44_N12                          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[16]~3                                                                                                                                                                                               ; LABCELL_X37_Y44_N15                          ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[30]~5                                                                                                                                                                                               ; LABCELL_X37_Y44_N9                           ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[4]~1                                                                                                                                                                                                ; LABCELL_X37_Y44_N6                           ; 8       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[9]~1                                                                                                                                                                                                  ; LABCELL_X37_Y44_N0                           ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[0]~4                                                                                                                                                                                                              ; MLABCELL_X28_Y44_N15                         ; 32      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|fifo_write                                                                                                                                                                                                                 ; LABCELL_X37_Y55_N45                          ; 14      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|s_dma_to_stream~8                                                                                                                                                                                                          ; LABCELL_X40_Y54_N24                          ; 52      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_h2b:rd_ptr_msb|_~0                                                                                                                                ; LABCELL_X42_Y54_N36                          ; 6       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_i2b:wr_ptr|_~0                                                                                                                                    ; LABCELL_X40_Y56_N18                          ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|cntr_u27:usedw_counter|_~0                                                                                                                             ; LABCELL_X40_Y56_N6                           ; 7       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|rd_ptr_lsb~1                                                                                                                                           ; MLABCELL_X39_Y55_N48                         ; 1       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[3]~0                                                                                                                                                                                                                                                             ; LABCELL_X31_Y48_N42                          ; 23      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|pixel_address[3]~1                                                                                                                                                                                                                                                             ; LABCELL_X31_Y48_N15                          ; 23      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|comb~0                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y56_N9                           ; 18      ; Clock enable, Write enable                                       ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|comb~1                                                                                                                                                                                                                                                                                 ; LABCELL_X37_Y59_N12                          ; 20      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_video_rgb_resampler_0:video_rgb_resampler_0|stream_out_data[5]~0                                                                                                                                                                                                                                                                       ; LABCELL_X37_Y59_N33                          ; 18      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[4]~10                                                                                                                                                                                                                             ; LABCELL_X35_Y60_N57                          ; 10      ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|VideoBox_video_vga_controller:video_vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|vga_red[0]~0                                                                                                                                                                                                                                    ; LABCELL_X35_Y62_N6                           ; 16      ; Sync. clear                                                      ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|videobox_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                       ; FF_X42_Y46_N10                               ; 4       ; Clock enable                                                     ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|videobox_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                        ; FF_X42_Y46_N50                               ; 2641    ; Async. clear, Async. load, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|videobox_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                    ; FF_X35_Y60_N8                                ; 53      ; Sync. clear, Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; VideoBox:u0|videobox_rst_controller_001:rst_controller_002|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                    ; FF_X39_Y46_N50                               ; 164     ; Async. clear                                                     ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------+---------+------------------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location                              ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+
; VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]                                         ; HPSINTERFACECLOCKSRESETS_X52_Y78_N111 ; 4       ; Global Clock         ; GCLK14           ; --                        ;
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0] ; PLLOUTPUTCOUNTER_X0_Y20_N1            ; 3420    ; Global Clock         ; GCLK0            ; --                        ;
; VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[1] ; PLLOUTPUTCOUNTER_X0_Y21_N1            ; 1       ; Global Clock         ; GCLK1            ; --                        ;
; VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|outclk_wire[0]                                                    ; PLLOUTPUTCOUNTER_X89_Y7_N1            ; 140     ; Global Clock         ; GCLK7            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; VideoBox:u0|videobox_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; 2641    ;
+------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF                        ; Location                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; VideoBox:u0|VideoBox_affine_matrix:affine_matrix|altsyncram:the_altsyncram|altsyncram_kh92:auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4           ; 0          ; VideoBox_affine_matrix.hex ; M10K_X38_Y50_N0, M10K_X41_Y50_N0, M10K_X41_Y52_N0, M10K_X41_Y51_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; VideoBox:u0|VideoBox_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_controller_s1_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_40n1:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 16           ; 8            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 128   ; 8                           ; 16                          ; 8                           ; 16                          ; 128                 ; 1           ; 0          ; None                       ; M10K_X38_Y48_N0                                                    ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; VideoBox:u0|VideoBox_vide_dma_controller:vide_dma_controller|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|altsyncram_v3i1:FIFOram|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1           ; 0          ; None                       ; M10K_X38_Y54_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje_0|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|altsyncram_v3i1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1           ; 0          ; None                       ; M10K_X26_Y48_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; VideoBox:u0|VideoBox_vide_dma_controller_CITANJE:vide_dma_controller_citanje|altera_up_video_dma_to_stream:From_Memory_to_Stream|scfifo:Image_Buffer|scfifo_9bg1:auto_generated|a_dpfifo_u2a1:dpfifo|altsyncram_v3i1:FIFOram|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1           ; 0          ; None                       ; M10K_X41_Y54_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; VideoBox:u0|VideoBox_video_dual_clock_buffer:video_dual_clock_buffer|dcfifo:Data_FIFO|dcfifo_f3q1:auto_generated|altsyncram_bb81:fifo_ram|ALTSYNCRAM                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1           ; 0          ; None                       ; M10K_X41_Y58_N0                                                    ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+----------------------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 8,305 / 289,320 ( 3 % )   ;
; C12 interconnects                           ; 133 / 13,420 ( < 1 % )    ;
; C2 interconnects                            ; 2,260 / 119,108 ( 2 % )   ;
; C4 interconnects                            ; 1,610 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 4 / 25 ( 16 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 4 / 25 ( 16 % )           ;
; Direct links                                ; 1,077 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 4 / 16 ( 25 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 1 / 6 ( 17 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 95 / 165 ( 58 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 63 / 67 ( 94 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 108 / 156 ( 69 % )        ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 174 / 282 ( 62 % )        ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,323 / 84,580 ( 3 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 178 / 12,676 ( 1 % )      ;
; R14/C12 interconnect drivers                ; 246 / 20,720 ( 1 % )      ;
; R3 interconnects                            ; 3,238 / 130,992 ( 2 % )   ;
; R6 interconnects                            ; 4,986 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 17 / 360 ( 5 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 13    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                       ; None     ; ----                                                                     ; Memory Interfaces      ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules            ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass           ; 77           ; 37           ; 77           ; 0            ; 32           ; 149       ; 77           ; 0            ; 149       ; 149       ; 25           ; 122          ; 0            ; 0            ; 0            ; 25           ; 122          ; 0            ; 0            ; 0            ; 0            ; 122          ; 147          ; 0            ; 0            ; 0            ; 0            ; 86           ;
; Total Unchecked      ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable   ; 72           ; 112          ; 72           ; 149          ; 117          ; 0         ; 72           ; 149          ; 0         ; 0         ; 124          ; 27           ; 149          ; 149          ; 149          ; 124          ; 27           ; 149          ; 149          ; 149          ; 149          ; 27           ; 2            ; 149          ; 149          ; 149          ; 149          ; 63           ;
; Total Fail           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; xsdram_clock_clk     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_CLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_HS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_VS          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_BLANK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_R[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_G[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_B[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xled_bus_export[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_a[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_a[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_ba[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_ba[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_ba[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_ck       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_ck_n     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_cke      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_cs_n     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_ras_n    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_cas_n    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_we_n     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_reset_n  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_odt      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dm[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dm[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dm[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dm[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xsdram_bus_cke       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xvga_bus_SYNC        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[0]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[1]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[2]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[3]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[4]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[5]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[6]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[7]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[8]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[9]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[10]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[11]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_addr[12]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_ba[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_ba[1]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_cas_n     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_cs_n      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dqm[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dqm[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_ras_n     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_we_n      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[1]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[2]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[3]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[4]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[5]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[6]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[7]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[8]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[9]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[10]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[11]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[12]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[13]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[14]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xsdram_bus_dq[15]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dq[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[4]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[5]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[6]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[7]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[8]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[9]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[10]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[11]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[12]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[13]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[14]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[15]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[16]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[17]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[18]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[19]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[20]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[21]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[22]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[23]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[24]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[25]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[26]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[27]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[28]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[29]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[30]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dq[31]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xmemory_mem_dqs[0]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs[1]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs[2]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs[3]   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs_n[0] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs_n[1] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs_n[2] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_mem_dqs_n[3] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; xmemory_oct_rzqin    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; xref_clock_clk       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "VideBox_presentable"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 72 pins of 149 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (174073): No exact pin location assignment(s) for 1 RUP, RDN, or RZQ pins of 1 total RUP, RDN or RZQ pins
    Info (174074): RUP, RDN, or RZQ pin xmemory_oct_rzqin not assigned to an exact location on the device File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 25
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 4 clocks (4 global)
    Info (11162): VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]~CLKENA0 with 4 fanout uses global clock CLKCTRL_G14
    Info (11162): VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 3466 fanout uses global clock CLKCTRL_G0
    Info (11162): VideoBox:u0|VideoBox_sys_sdram_pll:sys_sdram_pll|VideoBox_sys_sdram_pll_sys_pll:sys_pll|altera_pll:altera_pll_i|outclk_wire[1]~CLKENA0 with 1 fanout uses global clock CLKCTRL_G1
    Info (11162): VideoBox:u0|VideoBox_vga_pll:vga_pll|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 151 fanout uses global clock CLKCTRL_G7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:06
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_f3q1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe12|dffe13a* 
Info (332104): Reading SDC File: 'VideoBox/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'VideoBox/synthesis/submodules/hps_sdram_p0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at hps_sdram_p0_pin_map.tcl(60): * could not be matched with a clock File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0_pin_map.tcl Line: 60
Warning (332174): Ignored filter at hps_sdram_p0.sdc(551): *:u0|*:hps|*:hps_io|*:border|*:hps_sdram_inst|*s0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(551): Argument <from> is not an object ID File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0.sdc Line: 551
    Info (332050): set_false_path -from ${prefix}|*s0|* -to [get_clocks $local_pll_write_clk] File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0.sdc Line: 551
Warning (332174): Ignored filter at hps_sdram_p0.sdc(552): *:u0|*:hps|*:hps_io|*:border|*:hps_sdram_inst|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Warning (332049): Ignored set_false_path at hps_sdram_p0.sdc(552): Argument <to> is not an object ID File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0.sdc Line: 552
    Info (332050): set_false_path -from [get_clocks $local_pll_write_clk] -to ${prefix}|*s0|*hphy_bridge_s0_translator|av_readdata_pre[*] File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox/synthesis/submodules/hps_sdram_p0.sdc Line: 552
Warning (332060): Node: xref_clock_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_fpga_interfaces:fpga_interfaces|hps2fpga~FF_2821 is being clocked by xref_clock_clk
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_delay_chain  from: dqsin  to: dqsbusout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_in_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|dqs_out_delay_1  from: datain  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst|phase_align_os  from: muxsel  to: dataout
    Info (332098): Cell: u0|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|sys_sdram_pll|sys_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|vga_pll|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from xmemory_mem_dqs[0]_IN (Rise) to xmemory_mem_dqs[0]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[0]_IN (Rise) to xmemory_mem_dqs[0]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[1]_IN (Rise) to xmemory_mem_dqs[1]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[1]_IN (Rise) to xmemory_mem_dqs[1]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[2]_IN (Rise) to xmemory_mem_dqs[2]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[2]_IN (Rise) to xmemory_mem_dqs[2]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[3]_IN (Rise) to xmemory_mem_dqs[3]_IN (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from xmemory_mem_dqs[3]_IN (Rise) to xmemory_mem_dqs[3]_IN (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.160
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[0]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[1]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[2]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.260
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk (Rise) to xmemory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.230
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Rise) to xmemory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Hold clock transfer from u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock (Fall) to xmemory_mem_dqs[3]_OUT (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.380
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[0]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[1]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[2]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Rise) to xmemory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Setup clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
    Info (332172): Hold clock transfer from VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk (Fall) to xmemory_mem_dqs_n[3]_OUT (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.210
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    2.500 u0|hps|hps_io|border|hps_sdram_inst|hps_sdram_p0_sampling_clock
    Info (332111):    2.500 VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk_write_clk
    Info (332111):    2.500 VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk_dq_write_clk
    Info (332111):    2.500 xmemory_mem_ck
    Info (332111):    2.500 xmemory_mem_ck_n
    Info (332111):    2.500 xmemory_mem_dqs[0]_IN
    Info (332111):    2.500 xmemory_mem_dqs[0]_OUT
    Info (332111):    2.500 xmemory_mem_dqs[1]_IN
    Info (332111):    2.500 xmemory_mem_dqs[1]_OUT
    Info (332111):    2.500 xmemory_mem_dqs[2]_IN
    Info (332111):    2.500 xmemory_mem_dqs[2]_OUT
    Info (332111):    2.500 xmemory_mem_dqs[3]_IN
    Info (332111):    2.500 xmemory_mem_dqs[3]_OUT
    Info (332111):    2.500 xmemory_mem_dqs_n[0]_OUT
    Info (332111):    2.500 xmemory_mem_dqs_n[1]_OUT
    Info (332111):    2.500 xmemory_mem_dqs_n[2]_OUT
    Info (332111):    2.500 xmemory_mem_dqs_n[3]_OUT
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 16 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type I/O input buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 18 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:02:19
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:56
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X33_Y35 to location X44_Y45
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:28
Info (11888): Total time spent on timing analysis during the Fitter is 13.45 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:02:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (169186): Following groups of pins have the same dynamic on-chip termination control
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[8] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[0] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[1] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[2] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[3] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[4] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[5] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[6] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[7] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[9] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[10] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[11] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[12] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[13] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[14] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[15] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[16] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[17] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[18] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[19] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[20] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[21] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[22] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[23] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[24] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[25] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[26] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[27] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[28] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[29] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[30] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|delayed_oct
        Info (169066): Type bi-directional pin xmemory_mem_dq[31] uses the SSTL-15 Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 20
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin xmemory_mem_dqs[0] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 21
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin xmemory_mem_dqs[1] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 21
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin xmemory_mem_dqs[2] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 21
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc
        Info (169066): Type bi-directional pin xmemory_mem_dqs[3] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 21
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin xmemory_mem_dqs_n[0] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin xmemory_mem_dqs_n[1] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin xmemory_mem_dqs_n[2] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 22
    Info (169185): Following pins have the same dynamic on-chip termination control: VideoBox:u0|VideoBox_hps:hps|VideoBox_hps_hps_io:hps_io|VideoBox_hps_hps_io_border:border|hps_sdram:hps_sdram_inst|hps_sdram_p0:p0|hps_sdram_p0_acv_hard_memphy:umemphy|hps_sdram_p0_acv_hard_io_pads:uio_pads|hps_sdram_p0_altdqdqs:dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_acv_connect_to_hard_phy_cyclonev:altdq_dqs2_inst|diff_dtc_bar
        Info (169066): Type bi-directional pin xmemory_mem_dqs_n[3] uses the Differential 1.5-V SSTL Class I I/O standard File: C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/VideoBox_presentable.vhd Line: 22
Info (144001): Generated suppressed messages file C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/output_files/VideBox_presentable.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 7562 megabytes
    Info: Processing ended: Mon Oct 26 12:59:37 2020
    Info: Elapsed time: 00:09:45
    Info: Total CPU time (on all processors): 00:18:24


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/PC/Desktop/PDS/VideoBox_ImageTransformation_v3/VideoBox_presentable/output_files/VideBox_presentable.fit.smsg.


