.inputs r_wl_0 r_rl_0
.outputs wl_0 rl_0
