<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成10(行ケ)240</事件番号>
      <事件名>特許取消決定取消請求事件</事件名>
      <裁判年月日>平成11年09月09日</裁判年月日>
      <裁判所名>東京高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/CD69691706BF7FF449256A7700082C35.pdf</PDF>
        <PDF type="別紙１">http://www.courts.go.jp/tenpu/pdf7/CD69691706BF7FF449256A7700082C35-1.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=13641&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
    平成１０年（行ケ）第２４０号特許取消決定取消請求事件判決原告松下電器産業株式会社代表者代表取締役【Ａ】訴訟代理人弁理士【Ｂ】同弁理士【Ｃ】同【Ｄ】同【Ｅ】同【Ｆ】被告特許庁長官【Ｇ】指定代理人【Ｈ】同【Ｉ】同【Ｊ】同【Ｋ】</主文前>
    <主文>
      原告の請求を棄却する。
      訴訟費用は原告の負担とする。
    </主文>
    <事実>
      第１　請求特許庁が平成９年異議第７１，０７３号事件について平成１０年６月３０日にした決定を取り消す。
      
      第２　前提事実（当事者間に争いのない事実）
      
      １　特許庁における手続の経緯原告は、名称を「半導体装置の製造方法」とする特許第２，５３２，４７８号発明（昭和６２年６月２６日出願（特願昭６２－１６０，０２８号）、平成８年６月２７日設定登録。以下「本件特許」という。）の特許権者である。【Ｌ】は、平成９年３月５日、本件特許につき特許異議の申立てをし、同申立ては、平成９年異議第７１，０７３号事件として審理され、原告は、平成９年７月２９日訂正請求（以下「本件訂正請求」という。）を行ったが、特許庁は、平成１０年６月３０日、本件特許を取り消す旨の決定をし、その謄本は、同年７月１３日原告に送達された。２
      
      １　本件訂正請求前の発明（以下「訂正前発明」という。）の要旨第１導電型の半導体基板に選択的に形成され、直交するゲートパターンを有する複数のＭＯＳトランジスタの形成領域となる部分に第２導電型のチャネル領域を形成する工程と、前記チャネル領域の前記半導体基板表面に形成されたゲート絶縁膜及びゲート電極をマスクとして、前記半導体基板表面をイオンビームの入射方向に対して傾けて第１のイオン注入を行ない第１導電型の高濃度不純物層を前記チャネル領域の下部の一部を含む如く形成する工程と、ゲート電極側面を覆う如く絶縁膜を形成する工程と、側面を前記絶縁膜で覆われたゲート電極をマスクとして第２のイオン注入を行ない第２導電型のソース及びドレインを形成する工程と、その後の熱処理工程とを有する半導体装置の製造方法であって、前記第１のイオン注入を行なう工程において、前記半導体基板表面をイオンビームの入射方向に対して角度を傾け全部で２または４回のイオン注入を行ない、１回ごとの前記半導体基板の回転角度を各々約１８０度または９０度としてなることを特徴とする半導体装置の製造方法。
      
      ２　本件訂正請求後の発明（以下「本件発明」という。）の要旨第１導電型の半導体基板に選択的に形成され、直交するゲートパターンを有する複数のＭＯＳトランジスタの形成領域となる部分に第２導電型のチャネル領域を形成する工程と、前記チャネル領域の前記半導体基板表面に形成されたゲート絶縁膜及びゲート電極をマスクとして、前記半導体基板表面をイオンビームの入射方向に対して傾けて第１のイオン注入を行ない第１導電型の高濃度不純物層を前記チャネル領域の下部の一部を含む如く形成する工程と、ゲート電極側面を覆う如く絶縁膜を形成する工程と、側面を前記絶縁膜で覆われたゲート電極をマスクとして第２のイオン注入を行ない第２導電型のソース及びドレインを形成する工程と、その後の熱処理工程とを有する半導体装置の製造方法であって、前記第１のイオン注入を行なう工程において、前記半導体基板表面をイオンビームの入射方向に対して角度を傾け全部で２または４回のイオン注入を行ない、１回ごとの前記半導体基板の回転角度を各々約１８０度または９０度とし、前記ゲート電極に対して対称形状の前記高濃度不純物層を形成する、半導体装置の製造方法。（下線部分が本件訂正請求に係る部分である。）
      
      ３　決定の理由の要点
      
      １　本件訂正請求の適否についての判断①　訂正の目的等についてａ　訂正事項１について本件明細書に記載された特許請求の範囲請求項１において、「前記ゲート電極に対して対称形状の前記高濃度不純物層を形成する」という構成を付加する訂正は、特許請求の範囲の減縮に相当し、本件明細書又は図面に記載した事項の範囲内のものであり、また、実質上特許請求の範囲を拡張又は変更するものでもない。ｂ　訂正事項２について本件明細書３頁８行（甲第２号証では３欄１０行）において「特公昭」を「特開昭」とする訂正は、誤記の訂正に該当する。ｃ　訂正事項３について本件明細書５頁１行（同３欄３８行）において「５ｓ」を「８ｓ」とする訂正は、誤記の訂正に該当する。ｄ　訂正事項４について本件明細書５頁４行（同３欄４２行）における「７５ｄ」を「８ｄ」とする訂正は、誤記の訂正に該当する。②　独立特許要件についてａ　本件発明本件発明の要旨は、前項２(2) 記載のとおりである。本件発明は、上記構成を採用することにより、半導体装置、特に埋込みチャネルＭＯＳ形トランジスタにおいて、サブスレショルド域電気特性を維持しつつ、デバイスの微細化が可能となり、かつソース，ドレインの向きによらず対称な電気特性を得ることができるという効果を奏するものである。ｂ　刊行物１記載の発明平成９年５月１３日付け取消理由通知書において引用した刊行物１（特開昭６２－７６，６１７号公報。甲第４号証）には、その２頁右下欄１８行ないし３頁左上欄１６行において、「第１図に本発明方法の一実施例を示す。本実施例では半導体基板１の表面にレジスト膜２を形成した後、該レジスト膜２に互いに直角（決定の「垂直」は誤記と認める。）に配置された２個の同一面積のレジスト開口２ａを形成し、このレジスト開口２ａ内に該基板１の法線に対して８°傾いた方向からイオンビーム３を照射しつつ該イオンビーム３を半導体基板１の表面に沿って全面スキャンした。この時のドーズ量は０．２５×１０13ｃｍ-2となるようにイオン電流を設定した。次に、半導体基板１をその中心軸線のまわりに９０°平面的に回転させた後、再び同じドーズ量になるようにイオン電流を設定してイオンビーム３を半導体基板１の表面に沿って全面スキャンした。そして９０°回転における以上の操作を、最初の半導体基板の位置から１８０°と２７０°回転させたところでも行って、第１図（ｂ）に示すように互いに向きの異なる二つのイオン注入領域８と９を半導体基板１内に形成した。」と記載され、その効果として、「イオン注入予定領域内にイオン不注入領域を生じさせることがないため、電気的特性のすぐれた素子を高密度に集積した高密度半導体装置を製造することができる。また、・・・すべての方向において同じ不純物分布となるので半導体基板上の素子の向きにかかわらず、同一の素子は同一の特性を持つこととなり、この結果、回路設計や素子形成における困難性や煩雑性が除かれる」（３頁右上欄７行ないし１６行）と記載されている。ｃ　刊行物２記載の発明ⅰ　刊行物２（特開昭６２－１１３，４７４号公報。甲第５号証）には、特許請求の範囲第１項において、「ＭＯＳＦＥＴ素子の製造工程で、イオン注入角度を変化させてＬＤＤ構造を作成する半導体集積回路の製造方法」と記載され、２頁左上欄１６行ないし左下欄５行において、「例えば、第１図（注　別紙刊行物２（甲第５号証）第１図参照）に示すようにＭＯＳＦＥＴ素子のＬＤＤ構造を形成する場合を考える。ＭＯＳＦＥＴのゲート電極の側壁部に、例えばＳｉ０2 の層（９）を形成させておき、先ず高ドーズ量（１０14～１０15ｃｍ-2）のイオン注入（８）を半導体基板に対してほぼ垂直に行なう。そして次に低ドーズ量（１０13～１０14ｃｍ-2）のイオン注入（７）を半導体基板に対して垂直な線と角度θだけ、ゲート電極のゲート長方向についてドレインのある側に傾けて行なう（但し７°＜θ＜９０°）。すると不純物濃度が１０18～１０20ｃｍ-3と高い領域（６）の更に内側に不純物濃度が１０16～１０18ｃｍ-3と低い領域（５）が形成される。・・・・・また、従来の方法では、ソース側とドレイン側の両方の拡散領域の内側に、不純物濃度の低い領域が形成されるが、ＬＤＤ構造の目的は、ホットキャリアの生成を抑制することであり、低濃度領域はドレイン側に必要とされるのであって、ソース側には必要ではない。そこで、本発明によるイオン注入方法を用いれば、基板内で全てのゲート電極が同じ方向に形成してあり、その同じ側にドレイン領域がある場合には、ゲート電極からみて、ドレインのある側へ傾けた方向から一定の勾配をもたせて低ドーズ量のイオン注入を行なえばドレイン側にのみ、不純物濃度が低い拡散領域を高濃度の領域の内側に形成することもできる。」と記載されており、２頁左下欄１９行ないし右下欄７行において、「次に、低ドーズ量（１０13～１０14ｃｍ-3）のＡｓ+ イオン注入（７）をゲート電極（４）のゲート長方向についてドレインのある側に基板（１）表面に対して垂直な線から角度θだけ傾けて行なう。所望であればソース側からもイオン注入してよい。このようにイオン注入を行なうことにより不純物濃度の高い（１０18～１０20ｃｍ-3）拡散領域（６）の内側の部分に不純物濃度の低い（１０16～１０19ｃｍ-3）領域を（５）を形成できる。」と記載されている。ⅱ　すなわち、刊行物２には、ＭＯＳＦＥＴの作成において、ゲートの端部下部近傍に拡散領域を形成するためにはゲート電極等をマスクとして斜め上からイオンを注入すること、及び、ＬＤＤの形成においては、ソース及びドレインが基板内ですべて同じ方向に並んでいる場合は一定方向からイオンを注入すればよいが、所望であれば他の方向からからもイオン注入すればよいことが記載されている。ｄ　刊行物３記載の発明刊行物３（特開昭６１－１６０，９７５号公報。甲第６号証）には、２頁右下欄１行ないし１８行において、「第２図～第４図は、第１図に示された０．５μｍのゲート長をもつＰ型埋込みチャネルＭＯＳＦＥＴの製造工程を説明するものである。第２図に示すごとく、通常工程にしたがってｎ- ウエル７を形成した後、スレッショルド電圧ＶＴ制御用のＢＦ2 を４０ｋｅｖ、ドーズ量３．２×１０12／cm2で２００Åの酸化膜を通してイオン注入して、ｐ型チャネル領域５を形成し、１００Åのゲート酸化膜３とゲート電極２を選択的に形成する。次に第３図のように、燐を１３０ｋｅｖ、ドーズ量１．０×１０12／cm2で注入し、ｐ型チャネル領域５の直下のｎ+ 層６を形成する。次に第４図のごとく化学蒸着法いわゆるＣＶＤ法でＳｉ０2 を堆積した後、エッチング除去を行なってＳｉ０2 側壁４を形成した後、自己整合的にソース，ドレイン領域１をＢＦ2 を４０ｋｅｖ、ドーズ量３×１０15／cm2で注入して形成する。この後、図示していないが周知の方法でＭＯＳＦＥＴを完成させる。」と記載され、その効果として、「本発明は埋込みチャネル形のＭＯＳ型電界効果トランジスタであって、チャネル領域の直下の一部でソース，ドレイン領域の側部にチャネル領域と反対導電型の高濃度不純物層を形成しているため、サブスレッショルド電流係数が小さく、ドレイン電圧によるＶＴ変動をおさえることができる。」（３頁左上欄１３行ないし１９行）と記載されている。ここで、「ｎウエル７を形成し」とは、半導体基板の一部にＭＯＳＦＥＴを作成する領域を形成することであるので、「半導体基板に選択的に形成され」ることを意味しており、かつＭＯＳＦＥＴ集積回路であるので、「複数ＭＯＳトランジスタ形成領域」を意味している。したがって、上記刊行物３には、第１導電型（ｎ- 型）半導体基板に選択的に形成され、ゲートパターンを有する複数のＭＯＳトランジスタの形成領域となる部分に第２導電型（ｐ型）のチャネル領域を形成する工程と、前記チャネル領域の前記半導体基板表面に形成されたゲート絶縁膜及びゲート電極をマスクとして第１のイオン注入を行い第１導電型の高濃度不純物層を前記チャネル領域の下部の一部を含む如く形成する工程と、ゲート電極側面を覆う如く絶縁膜を形成する工程と、側面を前記絶縁膜で覆われたゲート電極をマスクとして第２のイオン注入を行い第２導電型のソース及びドレインを形成する工程とを有する半導体装置の製造方法が記載されていると認められる。ｅ　刊行物４記載の発明刊行物４（特開昭５４－１５８，１７７号公報。甲第７号証）には、第１導電型の半導体基板に選択的に形成され、直交するゲートパターンを有する複数のＭＯＳトランジスタの形成領域となる部分にイオンビームの入射方向に対して傾けて４方向からイオンビームを照射する半導体装置の製造方法が記載されている。ｆ　対比本件発明（以下「前者」という。）と上記刊行物３記載の発明（以下「後者」という。）とを比較すると、両者は、第１導電型の半導体基板に選択的に形成され、ゲートパターンを有する複数のＭＯＳトランジスタの形成領域となる部分に第２導電型のチャネル領域を形成する工程と、前記チャネル領域の前記半導体基板表面に形成されたゲート絶縁膜及びゲート電極をマスクとして第１のイオン注入を行い第１導電型の高濃度不純物層を前記チャネル領域の下部の一部を含む如く形成する工程と、ゲート電極側面を覆う如く絶縁膜を形成する工程と、側面を前記絶縁膜で覆われたゲート電極をマスクとして第２のイオン注入を行い第２導電型のソース及びドレインを形成する工程とを有する半導体装置の製造方法である点において一致し、以下の点において相違している。ⅰ　（相違点①）前者においては、直交するゲートパターンを有しているのに対し、後者には、直交するものを有しているか否か不明である点。ⅱ　（相違点②）前者においては、熱処理工程を有しているが、後者には、熱処理に関する記載がない点。ⅲ　（相違点③）前者においては、前記第１のイオン注入を行う工程において、前記半導体基板表面をイオンビームの入射方向に対して角度を傾け、全部で２又は４回のイオン注入を行い、１回ごとの前記半導体基板の回転角度を各々約１８０度又は９０度とし、前記ゲート電極に対して対称形状の前記高濃度不純物層を形成しているのに対し、後者においては、イオンを注入することは記載されているが、イオンの注入方向等については記載されていない点。ｇ　相違点についての判断ⅰ　相違点①について半導体基板上に直交するゲートパターンを有するものは、上記刊行物４において知られているので、一定方向のみならず直交するゲートパターンを有するものに、埋込みチャネルＭＯＳＦＥＴを形成することは、当業者が容易になし得たことと認める。ⅱ　相違点②について半導体製造方法においては、一般に、イオン注入を行った後には熱処理することが普通であるので、本件のＭＯＳＦＥＴの場合においてもイオン注入の後に熱処理することは、当業者が容易になし得たことと認める。ⅲ　相違点③について上記刊行物２には、ＭＯＳＦＥＴの作成において、ゲートの端部下部近傍に拡散層を形成するためにゲート電極等をマスクとして斜めからイオンを注入すること、並びにＬＤＤ形成においてソース及びドレインが基板内ですべて同じ方向に並んでいる場合は一定方向からイオンを注入すればよく、所望であれば他の方向からからもイオン注入すればよいことが記載されている。すなわち、ソース及びドレインが必ずしも一定方向に並んでいない場合には、イオンビームと半導体基板とを相対的に１８０°回転して２回イオン注入すればよいことが示唆されており、その状況が刊行物２の第１図（別紙刊行物２（甲第５号証）第１図参照）に示されている。そして、その場合、イオン注入は、どちらがソース及びドレインになるか設計前には決定できない場合もあることから、ゲート電極に対して対称形状に行われるのは当然のことと認められる。したがって、埋込みＭＯＳＦＥＴのゲート電極の端部下部に高濃度不純物層を形成するに当たっては、半導体基板とイオンビームとを相対的に１８０°回転して２回、基板に傾けてイオン注入を行い、ゲート電極に対して対称形状の不純物層を形成することは、当業者が容易になし得たことと認められる。そして、本件発明の奏する効果、すなわち、半導体装置、特に埋込みチャネルＭＯＳ形トランジスタにおいて、サブスレショルド域電気特性を維持するという効果については、上記刊行物３に記載されており、デバイスの微細化が可能となり、かつソース，ドレインの向きによらず対称な電気特性を得ることができるという効果は、上記刊行物２及び３記載の発明に基づいて当業者が容易に想到し得る程度のものであり格別のものではない。ｈ　特許権者の主張についてⅰ　上記当審の判断に対し、特許権者（原告）は、以下のとおり主張する。（主張①）刊行物３には、本件発明を想起する動機付けがない。（主張②）ＥＰＳ領域と刊行物２のＬＤＤ構造とが同一視されている。（主張③）刊行物２の解釈（相違点③）に飛躍がある。ⅱ　しかしながら、上記主張①に関しては、刊行物３には、ゲート電極端部の下部近傍に斜め上から不純物をイオン注入することは示唆されていないが、刊行物３には、本件発明の製造法の対象とするゲート電極端部の直下に不純物が導入された半導体装置が記載されており、また、刊行物２には、ゲート電極端部の下部近傍に斜め上から不純物をイオン注入する方法が記載されているので、刊行物３に記載されている上記半導体装置に刊行物２記載の方法を応用することは当業者が容易になし得たことと認められる。ⅲ　次に、上記主張②に関しては、ＥＰＳ領域とＬＤＤ領域は、共にゲート電極端部の下部近傍に不純物が導入されている点において共通しているので、ＬＤＤ領域を形成するために、ゲート電極端部の下部近傍に斜め上方よりイオン注入する方法が知られていれば、ＥＰＳ領域を形成するためにゲート電極端部の下部近傍に不純物を導入する方法として、上記ＬＤＤ領域を形成する方法を応用することは、当業者が容易になし得たことと認められる。ⅳ　最後に、上記主張③に関しては、刊行物２において、その従来例が示されている第２図（ａ）及び（ｂ）並びにその説明を参照すると、ＬＤＤ部分は、ドレイン側及びソース側が対称的に形成されているので、斜め上方からイオン注入する場合においても対称的にすることは当然の対処であると認められるので、刊行物２の解釈に飛躍があるとは考えられない。ｉ　この項のむすびしたがって、本件発明は、上記刊行物１ないし４に記載された発明に基づいて当業者が容易になし得たものであり、特許法２９条２項の規定により特許出願の際独立して特許を受けることができないものであるから、本件訂正請求は、特許法１２０条の４第３項において準用する特許法１２６条４項の規定により認めることができない。
      
      ２　特許異議の申立てについての判断①　訂正前発明の要旨は、前記２１に記載のとおりである。②　訂正前発明の請求項１は、本件発明の請求項１に比べて、「ゲート電極に対して対称形状の前記高濃度不純物層を形成する」という構成要件を欠くものであるから、上記１②の「独立特許要件について」の記載において、上記構成要件を省いた理由により、訂正前発明の請求項１記載の発明は、上記刊行物１ないし４に記載された発明に基づいて当業者が容易になし得たものであり、特許法２９条２項の規定により特許を受けることができないものである。
      
      ３　むすび以上のとおりであるので、本件特許は、特許法１１３条１項２号に該当するので、取り消すべきものである。
      
      第３　決定の取消事由
      
      １　決定の認否及び取消事由の概要
      
      １　決定の理由の要点１①（訂正の目的等について）は認める。
      
      ２　同１②（独立特許要件について）のうち、ａ（本件発明）は認める。ｂ（刊行物１記載の発明）は認める。ｃ（刊行物２記載の発明）のうち、ⅰは認め、ⅱは争う。ｄ（刊行物３記載の発明）、ｅ（刊行物４記載の発明）は認める。ｆ（対比）は認める。ｇ（相違点についての判断）のうち、ⅰ、ⅱ（相違点①、②）は認め、ⅲ（相違点③）は争う。ｈ（特許権者の主張について）のうち、ⅰは認め、ⅱないしⅳは争う。ｉ（この項のむすび）は争う。
      
      ３　同２（特許異議の申立てについての判断）は争う。
      
      ４　同３（むすび）は争う。決定は、次の取消事由１、２のとおり、本件発明の独立特許要件についての判断を誤ったため、本件訂正請求を認めることができないと誤って判断し、訂正前発明を対象として特許異議の申立てについての判断を行ったものであるから、違法なものとして取り消されるべきものである。
      
      ２　取消事由１（独立特許要件についての判断の誤り－課題認識の困難性）本件発明は、従来の技術常識では、ＥＰＳはその目的からして所定の濃度、幅があれば足り、ＥＰＳ領域の形状の非対称性が問題になるとは考えられていなかった状況下で、高度に集積化が進むと製造工程上のばらつきが積算されて装置の設計値もばらつくとの知見に基づき、ＭＯＳトランジスタのソース，ドレインの方向によって電気的特性に変化が生じる原因がソース側とドレイン側に形成されるＥＰＳ層の幾何学的形状の非対称性にあることを解明したものである。したがって、本件発明は刊行物１ないし４に記載された発明に基づいて当業者が容易になし得たものである旨の決定の判断は、誤りである。
      
      １　本件発明の背景①　ＭＯＳ型トランジスタとしては、表面チャネル型トランジスタと、埋込みチャネル型トランジスタとがあるが、一般に、埋込みチャネル型トランジスタを微細化すると、ドレインをとりまく空乏層が基板を通ってソースに達することにより、キャリヤ電流がソース、ドレイン間を突抜けるという現象（パンチスルー）が発生しやすくなる。パンチスルーが発生することにより、しきい値電圧（ドレイン電流が流れ始めるゲート・ソース間電圧）付近でのリーク電流が増大し、またしきい値電圧のドレイン電圧依存性が強くなるという問題が生ずる。そこで、埋込みチャネル型トランジスタにおいて、ソースの内側に高濃度の不純物層を設け、ドレインからの空乏層の延びによるパンチスルーを抑える構造（Effective Punchthrough Stop, ＥＰＳ）が提案された（刊行物３－甲第６号証）。②　このような目的及び構造を有するＥＰＳ領域を形成するに当たり、従来、ゲート電極とその下の酸化膜をマスクとしてＥＰＳ層となる第１の導電型の不純物イオンを注入し、次に、ゲート電極とその下の酸化膜の側壁を覆うように酸化膜を形成し、ゲート電極、その下の酸化膜及び側壁酸化膜をマスクとして、第１導電型の不純物イオン注入の方向とほぼ同じ方向に、ソース及びドレイン層となる第２の導電型の不純物イオンを注入するという、第１の不純物イオン注入と第２の導電型の不純物イオン注入とでイオン注入の方向をほぼ同一とし、マスクの形状及び大きさを変える２段階マスク法が採用されていた。この場合、イオン注入はマスクに対して「ほぼ垂直」に行われ、第１導電型の不純物イオンと第２導電型の不純物イオンはほぼ同一の方向から注入されるのであるが、マスクの形状及び大きさが異なるので、第２回目のイオン注入でマスクの両側に形成されるソース領域とドレイン領域のそれぞれの内端部下側に隣接して、第１回目のイオン注入で形成された第１の導電型の不純物イオン注入層がＥＰＳ層として残されることになる。ドレインからの空乏層の延びによるパンチスルーを抑えるというＥＰＳの目的からすれば、ＥＰＳ層はソースの内側のみに形成すれば足りるのであるが、２段階マスク法によれば、ＥＰＳ層は必然的にソース，ドレイン層のいずれの側にも形成されていた。このように、ソース，ドレイン層のいずれの側にもＥＰＳ層が形成されている構造では、ゲート電極に対し一方の側にあるソース，ドレイン層をソースとして使用し、他方の側にあるソース，ドレイン層をドレインとして使用する接続方法と、それとは全く逆の接続方法のいずれをも採用し得るという便利な面がある。イオン注入についても、従来、通常のイオン注入法において経験される、不純物イオンの半導体基板への突抜け現象（チャネリング効果）を防止するため、半導体基板表面をイオンビーム入射方向に対して完全に垂直ではなく、わずかな傾斜角θ（通常は７°）だけ傾けることにより行う方法が普通に採用されていた。
      
      ２　本件発明者による原因の解明①　本件発明の発明者らは、上述した２段階マスク法によりゲート電極の両側にＥＰＳ領域が形成された埋込みチャネル型トランジスタにおいて、ソース，ドレイン層の一方をソースとした場合の半導体装置の動作（フォワード動作）と、逆にそれをドレインとした場合の半導体装置の動作（リバース動作）に違いが生じることを認識し、かつ、その原因が、イオン注入時にイオン注入方向のわずかな傾斜のためにゲート電極の陰となる側とその反対側とでは、形成されるＥＰＳ層にわずかながら形状及び大きさの違いを生じることにあることを初めて見出した結果、本件発明の構成に想到したものである。②　本件発明は、その要旨とする構成を採用することにより、埋込みチャネル型トランジスタの特徴であるサブスレショルド域（しきい値電圧付近）の電気特性を維持しつつデバイス（半導体装置）を微細化することを可能とし、かつ、ソース，ドレインの向きによらず対称な電気特性を得ることのできる半導体装置を製造することを可能としたものである。
      
      ３　従来技術①　前記のような従来の方法を採用して形成されるＥＰＳ層について、本件出願当時の技術水準では、ＥＰＳ領域が、ａ　ゲート界面から離れた埋込みチャネル領域の下に形成されるものであること、ｂ　ソース，ドレインとは反対の導電型を有し、基板の一部を形成するものであり、ソース，ドレインの一部を形成するものではないこと等その構造及び性質からみて、半導体装置の特性に影響を及ぼす可能性が低いものと考えられていた。したがって、デバイスの電気的特性に問題が生じても、その原因がＥＰＳ層に由来するものではないかと考えることは、一般的ではなかった。②　また、ＥＰＳ領域の形成方法と形成されたＥＰＳ領域の構造との関係については、ｃ　ＥＰＳ領域は、２段階マスク法を採用する結果、必然的にソース側とドレイン側の両側に設けられ、またＥＰＳ領域は、それぞれの側に存在すればそれで足りると考えられること、ｄ　ＥＰＳ領域を形成する際、イオン注入を傾斜角を設けて行うといっても、７°程度の小さい傾斜角では、ソース側とドレイン側のそれぞれの側に設けられたＥＰＳ領域の間に目立った形状の非対称性を生じるとは考えられないこと、さらに、イオン注入の後に行われる熱処理工程による不純物の拡散により、そのようなわずかな非対称性は無視し得る程度となると考えられること、ｅ　仮に傾斜角を設けたイオン注入により形成されたＥＰＳ領域が幾何学的な非対称性を有していても、そのようなわずかな非対称性が電気的特性に著しい変化を与えるとは考えにくいこと等の理由から、ＥＰＳ領域は、２段階マスク法とわずかな傾斜角θを持つイオン注入を併用する方法により所定の濃度、幅を有するものが形成されれば足り、ＥＰＳ領域の形状の非対称性が何らかの問題を生じるとは考えられていなかった。③　刊行物１ないし刊行物４（甲第４ないし第７号証）にも、ＥＰＳ領域がデバイスの電気的特性に何らかの悪影響を及ぼす可能性についての開示も示唆も全くなく、形成されたＥＰＳ領域の幾何学的対称性に着目することをうかがわせる記載はなかった。④　以上のとおりであるから、本件出願当時の当業者の認識からすると、ＥＰＳ領域が形成された埋込みチャネル型トランジスタにおける電気的特性の非対称性がＥＰＳ層に由来するものであるということは、予測し得なかったのであり、まして、その原因が、ＥＰＳ領域の形状の幾何学的非対称性にあるなどとは考えもつかなかったのである。
      
      ４　被告の主張に対する反論被告は、乙第１ないし第３号証に基づく主張をするが、乙第１ないし第３号証はいずれもＭＯＳ型電界効果トランジスタの電気的特性の非対称性のみを解決すべき技術的課題として開示するものであるにすぎず、結局、これら乙号証は本件発明が対象とするＥＰＳ領域とは全く無関係である。そして、前記のとおり、当業者の技術常識では、ＥＰＳ領域は動作電流の流路ではないから、その形状の差が電気的特性に大きく影響するとは考え難かったものであり、ソース，ドレイン領域又はＬＤＤ領域についての考え方をＥＰＳ領域に類推適用することはできないと考えられていたものであり、ＥＰＳ領域の幾何学的な非対称性が認識されたとしても、これを改良する必要性に直ちには想到できなかったものである。さらに、ソース・ドレイン領域あるいはＬＤＤ領域について非対称性が問題とされる「電気的特性」は、ゲートに「しきい値電圧」以上の電圧が加わった時のトランジスタが「動作中」の状態におけるドレイン電流である。これに対して、ＥＰＳ領域について本件発明が非対称性を問題としている「電気的特性」は、ゲートに「しきい値電圧」以下の電圧が加わった時のトランジスタが「動作前」の状態におけるドレインリーク電流である。そして、ＬＤＤ領域について非対称性が問題とされるのは、数ｍＡ程度の大きさの線形の目盛で表わされるドレイン電流の挙動であるのに対し、本件発明が非対称性を問題としているのは、１×１０-7ないし１×１０-3ｍＡという極めて微小なドレインリーク電流の挙動であり、両者は桁が全く異なる。したがって、乙第１ないし第３号証から、２段階マスク法によりゲート電極の両側にＥＰＳ領域が形成された埋込みチャネル型トランジスタにおける電気的特性の非対称の原因が容易に解明できたものとすることはできない。
      
      ３　取消事由２（独立特許要件についての判断の誤り－構成の困難性）仮に、前記２の課題の認識に困難性がなかったとしても、決定は、刊行物２と刊行物３の開示内容を組み合わせるために、刊行物２の開示内容を歪曲して認定し、本件発明と刊行物３記載の発明との相違点③について誤った判断をしたものである。１①　決定は、刊行物２に「ゲート電極等をマスクとして」斜め上からイオンを注入することが記載されていると認定しているが、刊行物２は、最初のイオン注入(8) 及び後のイオン注入(7) において同一構造のマスクを使用して、イオン注入の角度を変えることを教示するものである。決定のように、刊行物２に「ゲート電極等をマスクとして」イオン注入することが記載されていると表現するのは、同一構造のマスクを使用する場合とマスク構造を変える場合の両方を含むように表現している点で、極めて不正確であって、刊行物２に開示された技術を本件発明に無理に関連づけるため歪曲して理解するものである。②　決定では、刊行物２に記載の角度を傾けて行う後のイオン注入(7) を、本件発明における角度を傾けて行う第１のイオン注入と対比づけているが、誤りである。本件発明における角度を傾けて行う第１のイオン注入は、刊行物２に記載のイオン注入のうち、むしろ半導体基板に対して「ほぼ垂直」に行われる最初のイオン注入(8) に対応すると理解すべきである。
      
      ２　次いで、決定は、「すなわち、ソース及びドレインが必ずしも一定方向に並んでいない場合にはイオンビームと半導体基板とを相対的に１８０°回転して２回イオン注入すればよいことが示唆されており、その状況が刊行物２の第１図に示されている。」と認定するが、刊行物２が提唱する技術では、マスクとして、ゲート電極、その下の酸化膜及び側壁酸化膜の全体を使用し、第１回目の「ほぼ垂直」方向の不純物イオン注入でソース領域とドレイン領域を形成し、次に、同じ形状と大きさのマスクを使用して、第２回目の不純物イオン注入を行うものであるから、同じ方向の注入ではドレイン領域の内側にＬＤＤ層を形成することはできない。したがって、刊行物２は、第２回目の不純物イオン注入を傾斜させた方向から行うようにする。ＬＤＤ層は、ドレイン領域の内側に形成されるものであるから、第１回目の不純物イオン注入と第２回目の不純物イオン注入を同じマスクを使用して行う限り、第２回目の不純物イオン注入の方向を大きく傾斜させることは不可避である。そして、このような第２回目の不純物イオン注入によっては、必然的に注入方向、すなわちドレイン側にしかＬＤＤ層は形成できない。刊行物２は、ＬＤＤ層の目的からみてこれで十分であると述べているものである。そして、「所望であれば」、すなわち、ドレイン側とソース側の両方にＬＤＤ層を形成することを望む場合には、ソース側からもイオン注入をしてもよいというだけであって、ドレイン側とソース側に幾何学的に対称な形でのＬＤＤ層を形成するとまで述べているものではない。
      
      ３　さらに、決定は、「そして、その場合、イオン注入は、どちらがソース及びドレインになるか設計前には決定できない場合もあることから、ゲート電極に対して対称形状に行なわれるのは当然のことと認められる。」と認定している。しかしながら、前記２のとおり、刊行物２に教示されている技術は、同じ形状と大きさのマスクを用い、角度を変えてイオン注入を行い、ドレイン側にのみＬＤＤ層を形成することを意図するもので、ソース側にもＬＤＤ層を形成することについては、単に所望であれば行なってもよいとされているのみであって、ゲート電極に対して対称形状にＬＤＤ層を形成するという技術思想は何ら開示も示唆もされていないものであるから、どちらがソース及びドレインになるか設計前には決定できない場合があることは、イオン注入がゲート電極に対して対称形状に行われることの根拠とはならないものである。
      
      ４　そして、決定は、「したがって、埋込みＭＯＳＦＥＴのゲート電極の端部下部に高濃度不純物層を形成するに当たっては、半導体基板とイオンビームとを相対的に１８０°回転して２回、基板に傾けてイオン注入を行い、ゲート電極に対して対称形状の不純物層を形成することは、当業者が容易になし得たことと認められる。」と認定している。　しかしながら、前記３に記載したように、決定の認定は到底認められないものであり、また、前記２に詳述したように、刊行物２は、ドレイン側とソース側の両方にＬＤＤ層を形成することを望む場合には、ソース側からもイオン注入をしてもよいと述べているにすぎないのであるから、ＥＰＳ層の幾何学的非対称性がどのように電気的特性に影響を持つかについて全く認識のない状況のもとで、対称形状の不純物層を形成するという思想は、当業者であっても容易に想到し得るものではない。
      
      第４　決定の取消事由に対する被告の反論
      
      １　取消事由１（独立特許要件についての判断の誤り－課題認識の困難性）について
      
      １　本件出願当時のＭＯＳ型電界効果トランジスタの製造に関する当業者の認識について①　ソース，ドレイン領域の形成における技術的課題について本件発明は埋込みチャネルＭＯＳ型電界効果トランジスタに関するものであるが、ＭＯＳ型電界効果トランジスタは、半導体基板表面に順次形成されたゲート絶縁膜及びゲート電極からなるゲートと、ゲートの両側に形成された同一の導電型の２つの不純物拡散領域（ソース，ドレイン領域）とから構成される。このＭＯＳ型電界効果トランジスタの動作時には、ソース，ドレイン領域に電圧が印加され、ソース，ドレイン領域の一方がソース、他方がドレインとして機能するとともに、ゲート電極に印加される電圧により、ゲート直下に位置しソース，ドレイン領域に隣接するチャネル領域を流れるソース，ドレイン間の電流が制御される。そして、ＭＯＳ型電界効果トランジスタの製造方法について、乙第１号証（特開昭５９－１２１，１９９号公報）には、「一般に絶縁ゲート型電界効果トランジスタをメモリ素子としている所謂メモリＭＯＳにあっては、しきい値電界（Ｖｔｈ）が重要な要因となるが、フローティングゲートをもつＥＰＲＯＭのメモリ素子では半導体基板上に形成されたソース領域とドレイン領域を交換してＶｔｈを測定するとその値が０．１～０．３Ｖ異なるという現象が生じている。・・・この原因は次のように考えられる。即ち、通常のイオン打込みでは半導体基板に対して垂直にイオンを打込むと半導体基板の結晶方向との関係から所謂チャンネリングが発生し、良好な素子特性が得られない。このため、イオン打込み方向は半導体基板の垂直方向に対して若干角度（約７°）傾けるようにしており、この結果第１図に示すようにソース領域２とドレイン領域３をゲート１をマスクとした所謂セルフアライン法によって形成する場合には、一方の領域（本例ではソース領域）側にゲート１による陰影部Ｓが生じ、この部分にはイオン打込みが行なわれなくなる。これにより両領域２，３は非対称形となり、フローティングゲート４のソース容量とドレイン容量に違いが生じ、測定方向を変えるとＶｔｈが相違することになる。図中、５は半導体基板、６，７は絶縁膜、８はコントロールゲートである。本発明の目的は前記したチャンネリングを防止するのは勿論のこと、ソース領域とドレイン領域を対称に形成でき、これにより測定方向を変えてもＶｔｈを一定にして半導体集積回路装置の特性の向上を実現することができるイオン打込方法及びその装置に関するものである。この目的を達成するために本発明方法は、半導体基板の垂直方向に若干傾けてイオン打込みを行ないながら半導体基板の平面方向を変化させるようにしている。また、本発明装置は半導体基板の支持部をイオン打込み部に対して傾斜できかつこれを平面方向に方向変化できるように構成しているものである。」（１頁右下欄２行ないし２頁右上欄５行）、及び「なお、前記実施例は所謂ＥＰＲＯＭと称するメモリ素子に本発明を適用した例であるが、これはゲート１５の全高が大きくて影が無視できないためである。したがって、通常のＭＯＳ（ＭＩＳ）型トランジスタのように影を無視できる場合には特に必要ではない。しかしながら、素子の小型化に伴なってゲート幅寸法やソース、ドレイン寸法が微小化される場合には影も無視できないものとなり、本発明を適用すれば優れた効果を得ることができる。」（２頁右下欄１７行ないし３頁左上欄６行）と記載されている。また、ＭＯＳ型電界効果トランジスタの製造方法について、乙第２号証（特開昭６１－１０５，８７４号公報）には、「一方、第１図に示す電界効果トランジスタと原理的に同様な電界効果トランジスタの製法として、従来、第２図を伴なって次に述べる原理的な方法が提案されている。・・・次に、半導体能動層２に対するゲート電極３をマスクとするＳｉ、Ｓ、Ｓｅなどのｎ型の不純物イオンの打込処理を、半絶縁性半導体基板１の主面側の表面から行って、半導体能動層２内に、第１図で上述したと同様のソース領域５及びドレイン領域６を形成する（第２図Ｅ）。この場合、不純物イオンの打込処理を、不純物イオンの打込方向が、半導体基板能動層２の表面の方線に対して、ソース領域５及びドレイン領域６を結ぶ方向に、僅か（例えば７°程度）に傾斜している状態で行う。・・・以上のようにして、第１図で上述したと同様の電界効果トランジスタを製造する。」（９頁左下欄１行ないし右下欄１６行）、及び「しかしながら、第２図及び第３図で上述した従来の電界効果トランジスタの製法のいずれの場合も、ソース領域５及びドレイン領域６を形成する工程において、不純物イオンの打込処理を、その不純物イオンの打込方向が、半導体能動層２の表面の方線に対して、僅かに傾斜している状態で行っているときの、その不純物イオンの打込方向の傾斜が、ソース領域５及びドレイン領域６を結ぶ方向であるため、ソース領域５及びドレイン領域６が、ゲート電極３からみて、非対称な内側面を有する（ただし、第２図及び第３図の場合は、簡単のため、対称な内側面を有するものとして示されている）ものとして形成される。このため、電界効果トランジスタが、ソース領域５及びドレイン領域６を、それぞれ本来のソース領域及びドレイン領域として用いたときの電界効果トランジスタの特性と、それとは逆にそれぞれドレイン領域及びソース領域として用いたときの電界効果トランジスタの特性との間に差を有するものとして製造される。」（１１頁左上欄１３行ないし右上欄１３行）と記載されている。したがって、ＭＯＳ型電界効果トランジスタにおけるソース，ドレイン領域は、チャンネリングを防止するために、ゲートをマスクとして半導体基板の垂直方向に対して約７°傾けた方向からイオン注入を行うことにより形成されるが、イオン注入を１方向からのみ行うと、ゲートによる陰影部の影響を受けてソース，ドレイン領域がゲートに対して非対称に形成されやすいこと、及びソース，ドレイン領域がゲートに対して非対称に形成されると、ソース，ドレイン領域の一方をソース、他方をドレインに設定した場合と反対に設定した場合とにおいてＭＯＳ型電界効果トランジスタの電気的特性に変化が生じることは、本件出願当時に当業者に認識されていた周知の技術的課題である。本件発明の実施例においても、ＭＯＳ型電界効果トランジスタのソース，ドレイン領域の形成において上記の技術的課題が周知であるので、ゲートをマスクとして半導体基板の垂直方向に対して約７°傾けて４方向からイオンを注入することによりソース，ドレイン領域を形成しているのである（甲第２号証４欄４７行ないし５欄１行）。②　ＬＤＤ領域の形成における技術的課題についてＭＯＳ型電界効果トランジスタにおけるＬＤＤ（Lightly Doped Drain ）構造は、ドレイン近傍での電界集中を緩和し、ホットエレクトロン効果の発生を抑制することを目的とし、ドレインと同じ導電型を有する低不純物濃度拡散領域（以下「ＬＤＤ領域」という。）をゲートの端部下部近傍にドレインと隣接させて設けた構成を備えたものである（刊行物２（甲第５号証）１頁左下欄１８行ないし右下欄９行）。上記のとおり、ＬＤＤ構造は、ドレイン側に必要とされる構成であるが、ＭＯＳ型電界効果トランジスタのソース及びドレインは動作時に決定されるので、ゲートをマスクとしてイオン注入を行うことにより、ゲートの端部下部近傍でかつソース・ドレイン領域の側部にＬＤＤ領域を形成する（甲第５号証１頁右下欄１３行ないし２頁左上欄４行）。そして、上記イオン注入によるＬＤＤ領域の形成方法とＬＤＤ領域の形状の対称性及びＭＯＳ型電界効果トランジスタの電気特性との関係について、乙第３号証（１９８７年春季第３４回応用物理学関係連合講演会（昭和６２年３月２８日から３１日まで開催）講演予稿集－第２分冊）４９７頁「２８ｐ－Ｄ－１」には、「はじめに　デバイスの微細化に伴い、ＬＤＤ構造Ｔｒ．における非対称性が問題となっている。ＬＤＤ形成時に、回転イオン注入を導入することにより、非対称性のないＴｒ．を作製したので報告する。実験　ＬＤＤ形成時に、ゲート電極に対して４方向からイオン注入を行なった。比較のため、１方向７゜イオン注入により非対称デバイスも試作した。デバイスはＷ／Ｌ＝１０／０．８μｍ、ゲート酸化膜厚は１０ｎｍである。結果及び考察　図１に７°注入対称及び非対称デバイスのＩＤ－ＶＤ特性を示す。非対称性は改善されている。・・・以上のことから７°回転イオン注入はＬＤＤ構造Ｔｒ．の非対称性の改善法として有効であることが分かった。」と記載され、同じ乙第３号証４９７頁「２８ｐ－Ｄ－３」には、「１．序　最近、非対称構造におけるＮＭＯＳＬＤＤＴｒ．の電気特性及び信頼性への影響が報告されている。今回、我々はＬＤＤｎ- 注入を７°１５°回転及び０°注入で行なうことで基板電流特性の非対称性を改善し、更に従来のＬＤＤＴｒ．に比べβ劣化を抑制した高信頼性ＬＤＤＴｒ．を得たので、これを報告する。２．実験及び結果　実験に用いたＮＭＯＳＬＤＤＴｒ．は、ポリサイドゲート構造で、Ｌ／Ｗ＝１．０／１０（μｍ）［ＶＴＨ＝０．６Ｖ，ＶＢ＝－３Ｖ］である。（図１参）そして、ＬＤＤｎ- 注入（Ｐ：１．５×１０13ｃｍ-2）を基板に対し、７°１５°回転及び０°注入で行なった。図２に従来法との差をしめす。基板電流特性においては、従来法（７°固定）ではＲｅｖｅｒｓｅ特性でＶＧ～１０Ｖ付近でもテールを引きＦｏｒｗａｒｄ特性とのアンバランスを示すが、７°１５°回転及び０°注入では双方向特性が一致し、ＬＤＤｎ- ソース・ドレインの非対称性が改善されることが判った。」と記載されている。したがって、ＬＤＤ領域は、チャンネリングを防止するために、ゲートをマスクとして半導体基板の垂直方向に対して約７°傾けた方向からイオン注入を行うことにより形成されるが、イオン注入を１方向からのみ行うと、ゲートによる陰影部の影響を受けてＬＤＤ領域がゲートについて非対称に形成されやすいこと、及びＬＤＤ領域がゲートに対して非対称に形成されると、ソース，ドレイン領域の一方をソース、他方をドレインに設定した場合と反対に設定した場合とにおいてＬＤＤ構造の奏する効果の程度に差が生じ、ＬＤＤ構造を有するＭＯＳ型電界効果トランジスタの電気的特性に変化が生じることは、本件出願当時に当業者に認識されていた周知の技術的課題である。
      
      ２　本件発明の技術的課題の予測容易性について埋込みチャネルＭＯＳ型電界効果トランジスタにおけるＥＰＳ構造は、刊行物３に記載されているとおり、埋込みチャネル型のＭＯＳ型電界効果トランジスタにおいて、ソース，ドレイン間電圧によるドレインからの空乏層の延びを抑え、パンチスルーの発生を防止することを目的として採用される構成であり、本件出願前に周知のものである。ＥＰＳ構造は、ドレインからの空乏層の延びを抑えるという目的からすれば、ソースの内側のみに形成すればよいが、ＭＯＳ型電界効果トランジスタのソース及びドレインは動作時に決定されるので、刊行物３にみられるように、ゲートをマスクとしたイオン注入により上記基板と同じ導電型の高濃度不純物層（ＥＰＳ領域）がチャネル領域の直下の一部でかつソース，ドレイン領域の側部に形成される。　そして、ＭＯＳ型電界効果トランジスタの製造において、半導体基板にイオン注入を行う際に、チャンネリングを防止するために、半導体基板の垂直方向に対して約７°傾けた方向からイオン注入を行うことは、本件出願前に周知慣用の技術手段であるから、ゲートをマスクとしたイオン注入によりＥＰＳ領域を形成する際に、チャンネリング防止のために、半導体基板の垂直方向に対して約７°傾けた方向からイオン注入を行うことは、本件出願前に当業者が当然に行うことである。してみれば、ＥＰＳ領域は、チャンネリングを防止するために、ゲートをマスクとして半導体基板の垂直方向に対して約７°傾けた方向からイオン注入を行うことにより形成されるものであるから、ＭＯＳ型電界効果トランジスタのソース，ドレイン領域の形成及びＬＤＤ領域の形成と同様に、刊行物３記載のＥＰＳ領域の形成においても、イオン注入を半導体基板の垂直方向に対して約７°傾けた１方向からのみ行うと、ゲートによる陰影部の影響を受けてＥＰＳ領域がゲートについて非対称に形成されやすいという技術的課題が存在することは当然である。さらに、刊行物３記載の埋込みチャネルＭＯＳ型電界効果トランジスタにおいて、ＥＰＳ領域が非対称に形成されることにより、ソース，ドレイン領域の一方をソース、他方をドレインに設定した場合と反対に設定した場合とにおいてＥＰＳ構造の奏する効果の程度に差が生じ、ＥＰＳ構造を有する埋込みチャネルＭＯＳ型電界効果トランジスタの電気的特性に変化が生じることは、本件出願当時に当業者に認識されていたＭＯＳ型電界効果トランジスタのソース，ドレイン領域の形成及びＬＤＤ領域の形成における技術的課題から容易に予測可能なことである。したがって、本件発明の技術的課題は、本件出願当時の当業者の認識から容易に予測可能な課題である。
      
      ３　むすびしたがって、本件発明の技術的課題は、本件出願当時に当業者に認識されていたＭＯＳ型電界効果トランジスタのソース，ドレイン領域の形成及びＬＤＤ領域の形成における技術的課題から容易に予測可能なことであるから、取消理由１における原告の主張は失当である。
      
      ２　取消事由２（独立特許要件についての判断の誤り－構成の困難性）について
      
      １　刊行物２記載の発明について①　刊行物２の特許請求の範囲第１項、２頁左上欄１６行ないし左下欄５行及び２頁左下欄１９行ないし右下欄７行には、ＭＯＳ型電界効果トランジスタの製造工程で、ゲート電極のゲート長方向について半導体基板表面に対して垂直な線からドレイン側に所定角度傾けた方向と、上記半導体基板表面に対して垂直な線からソース側に所定角度傾けた方向の２方向からイオン注入を行うことにより、ＬＤＤ領域を形成することが記載されており、さらに、刊行物２には、上記２方向からのイオン注入を行うことによりゲートの端部下部近傍でかつソース，ドレイン領域の側部にＬＤＤ領域が形成される様子を示した断面図が、第１図（別紙刊行物２（甲第５号証）第１図参照）として添付されている。そして、刊行物２記載の実施例では、ゲート電極、その下の酸化膜及びそれらの側壁を形成した酸化膜の全体をマスクとしているが、これに限らず、ゲート電極とその下の酸化膜のみをマスクとしてイオン注入を行っても、同様の方法によりＬＤＤ領域を形成し得ることは明らかであり、また、刊行物２第１図にはイオン注入を行う上記２方向が互いに１８０°回転させた位置関係にあることが示されている。してみれば、決定での刊行物２の記載内容の認定における「ゲート電極等をマスクとして斜め上からイオンを注入する」との記載は不正確なものではなく、また、上記認定における「一定方向」は、ゲート電極に対して所定角度傾けた方向を意味し、上記認定における「他の方向」は、ゲート電極に対して上記「一定方向」とは反対側に所定角度傾けた方向で、かつ上記「一定方向」を１８０°回転させた位置にある方向を意味することは、刊行物２の記載から明確である。したがって、刊行物２には、ＭＯＳＦＥＴの作成において、ゲートの端部下部近傍に拡散領域を形成するためにはゲート電極等をマスクとして斜め上からイオンを注入すること、及びＬＤＤの形成においてはソース及びドレインが基板内で全て同じ方向に並んでいる場合は一定方向からイオンを注入すればよいが、所望であれば他の方向からもイオン注入すればよいことが記載されている。②　ＭＯＳ型電界効果トランジスタの製造において、ゲートをマスクとして半導体基板の垂直方向に対して傾けた方向からイオン注入を行うことによりＬＤＤ領域を形成する際に、イオン注入を１方向からのみ行うと、ゲートによる陰影部の影響を受けてＬＤＤ領域がゲートに対して非対称に形成されやすいということは、前記のとおり、本件出願当時に当業者に認識されていた周知の技術的課題である。　一方、刊行物２記載の発明ではＬＤＤ領域の形成を、上記２方向からのイオン注入により行っているので、ゲートによる陰影部の影響が少なくなるという効果を奏することは、刊行物２の第１図（別紙刊行物２（甲第５号証）第１図参照）から明らかである。したがって、刊行物２記載の発明における上記２方向からのイオン注入によって、上記周知の技術的課題が解決可能であることは明らかである。
      
      ２　本件発明の構成の予測容易性について刊行物３記載の発明では、前記のとおり、イオン注入を１方向からのみ行うと、ゲートによる陰影部の影響を受けてＥＰＳ領域がゲートに対して非対称に形成されやすく、その結果、ソース，ドレイン領域の一方をソース、他方をドレインに設定した場合と反対に設定した場合とにおいてＥＰＳ構造の奏する効果の程度に差が生じ、ＭＯＳ型電界効果トランジスタの電気的特性に変化が生じるという技術的課題が存在する。そして、刊行物２記載の発明における２方向からのイオン注入によって、ＬＤＤ領域の非対称性及びＭＯＳ型電界効果トランジスタの電気的特性の非対称性を解決できることは明らかであるから、刊行物３記載の発明において、上記技術的課題を解決するために、半導体基板表面をイオンビームの入射方向に対して角度を傾け、半導体基板を１８０度回転させて２回のイオン注入を行うことにより第１導電型の高濃度不純物層を形成することは、刊行物２記載の発明に基づいて当業者が容易に予測し得ることである。したがって、前記第１の３（決定の理由の要点）１②ｆⅲ記載の相違点③については、刊行物３記載の発明において、刊行物２記載の発明に基づき当業者が容易になし得たことである。
    </事実>
    <理由>
      １　争いのない事実
      
      １　決定の理由の要点１①（訂正の目的等について）は、当事者間に争いがない。
      
      ２　同１②（独立特許要件について）のうち、ａ（本件発明）、ｂ（刊行物１記載の発明）、ｃ（刊行物２記載の発明）のうちⅰ、ｄ（刊行物３記載の発明）、ｅ（刊行物４記載の発明）ｆ（対比）、ｇ（相違点についての判断）のうちⅰ、ⅱ（相違点①、②についての判断）、ｈ（特許権者の主張について）のうちⅰはいずれも当事者間に争いがない。
      
      ２　取消事由１（独立特許要件についての判断の誤り－課題認識の困難性）について原告は、本件発明は、２段階マスク法によりゲート電極の両側にＥＰＳ領域が形成された埋込みチャネル型トランジスタにおいて、ソース，ドレイン層の一方をソースとした場合の半導体装置の動作と、他方をソースとした場合の半導体装置の動作に違いが生じることを認識し、かつ、その原因がイオン注入時にイオン注入方向のわずかな傾斜のためにゲート電極の陰となる側とその反対側とでは、形成されるＥＰＳ層にわずかながら形状及び大きさの違いを生じることにあることを初めて見出しことにより発明されたものである旨主張するので、この点について検討する。１①ａ　甲第４号証によれば、刊行物１（特開昭６２－７６，６１７号公報）には、次のとおり記載されていることが認められる（一部は当事者間に争いがない。）。「従来、半導体装置の製造工程で半導体基板にイオン注入を行う時には、イオン注入方向を基板面の法線方向より８°程度傾いた入射角でイオン注入を行っている。」（１頁右欄下から３行ないし２頁左上欄１行）、「従来のイオンビーム照射方法によると・・・レジストの開口縁のために陰となる部分が生じ、このため、イオン注入工程終了後、レジスト開口２ａ内には・・・イオン注入領域４に隣接してイオン不注入領域５が生じる結果となっていた。」（２頁右上欄１行ないし７行）、「最近では集積回路の微細化が進展したため、イオン注入用開口（レジスト開口２ａ）の一辺の幅Ｗも、１μｍ程度にまで縮小されているので、前記の如きイオン不注入領域５の存在は素子のしきい値電圧等の素子電気的特性に悪影響を及ぼすものとして無視できなくなってきた。」（２頁右上欄１３行ないし１８行）、「特に、・・・全く同一の素子６及び７が互いに直角をなす向きで基板上に配列されるとともに相互の間隔ｄが１０μｍ程度に近接している場合には、両者のイオン不注入領域６ａ及び７ａの形状も異なってくるため、両者の電気的特性には大きな差異が生じる」（２頁左下欄６行ないし１１行）。ｂ　乙１号証によれば、特開昭５９－１２１，１９９号公報には、次のとおり記載されていることが認められる。「通常のイオン打込みでは半導体基板に対して垂直にイオンを打込むと半導体基板の結晶方向との関係から所謂チャネリングが発生し、良好な素子特性が得られない。このため、イオン打込み方向は半導体基板の垂直方向に対して若干角度（約７°）傾けるようにしており、この結果第１図に示すようにソース領域２とドレイン領域３をゲート１をマスクとした所謂セルフアライン法によって形成する場合には、一方の領域（本例ではソース領域）側にゲート１による陰影部Ｓが生じ、この部分にはイオン打込みが行なわれなくなる。これにより両領域２，３は非対称形（「非対象形」は誤記と認める。）となり、フローティングゲート４のソース容量とドレイン容量に違いが生じ、測定方向を変えるとＶｔｈが相違することになる。・・・本発明の目的は前記したチャネリングを防止するのは勿論のこと、ソース領域とドレイン領域を対称に形成でき、これにより測定方向を変えてもＶｔｈを一定にして半導体集積回路装置の特性の向上を実現することができるイオン打込方法及びその装置に関するものである。この目的を達成するために本発明方法は、半導体基板の垂直方向に若干傾けてイオン打込みを行ないながら半導体基板の平面方向を変化させるようにしている。また、本発明装置は半導体基板の支持部をイオン打込み部に対して傾斜できかつこれを平面方向に方向変化できるように構成しているものである。」（１頁右下欄１６行ないし２頁右上欄５行）、「素子の小型化に伴なってゲート幅寸法やソース、ドレイン寸法が微小化される場合には影も無視できないものとなり、本発明を適用すれば優れた効果を得ることができる。」（３頁左上欄２行ないし６行）。ｃ　さらに、乙２号証によれば、特開昭６１－１０５，８７４号公報には、ＭＯＳ型電界効果トランジスタの製造方法について、次のとおり記載されていることが認められる。「不純物イオンの打込処理を、不純物イオンの打込方向が、半導体基板能動層２の表面の法線（「方線」は誤記と認める。以下、同じ。）に対して、ソース領域５及びドレイン領域６を結ぶ方向に、僅か（例えば７°程度）に傾斜している状態で行う。」（９頁右下欄６行ないし１０行）、「不純物イオンの打込処理を、その不純物イオンの打込方向が、半導体能動層２の表面の法線に対して、僅かに傾斜している状態で行っているときの、その不純物イオンの打込方向の傾斜が、ソース領域５及びドレイン領域６を結ぶ方向であるため、ソース領域５及びドレイン領域６が、ゲート電極３からみて、非対称な内側面を有する・・・ものとして形成される。このため、電界効果トランジスタが、ソース領域５及びドレイン領域６を、それぞれ本来のソース領域及びドレイン領域として用いたときの電界効果トランジスタの特性と、それとは逆にそれぞれドレイン領域及びソース領域として用いたときの電界効果トランジスタの特性との間に差を有するものとして製造される。」（１１頁左上欄１６行ないし右上欄１３行）②　これらの記載によれば、半導体装置の製造方法において、例えば、ＭＯＳ型電界効果トランジスタにおけるソース，ドレイン領域は、チャンネリングを防止するために、ゲートをマスクとして半導体基板の垂直方向に対して約７°傾けた方向からイオン注入を行うことにより形成されること、イオン注入を一方向からのみ行うと、ゲートによる陰影部の影響を受けてソース，ドレイン領域がゲートに対して非対称に形成されやすいこと、ソース，ドレイン領域がゲートに対して非対称に形成されると、ソース，ドレイン領域の一方をソース、他方をドレインに設定した場合と反対に設定した場合とにおいてＭＯＳ型電界効果トランジスタの電気的特性（スレッショルド電圧Ｖth等）に変化が生じること、特に、集積回路の微細化が進展したため、その電気的特性に与える影響は大きくなってきたこと、ソース領域とドレイン領域を対称に形成することにより、ＭＯＳ型電界効果トランジスタにおける電気特性の対称性が得られることは、本件出願当時、半導体装置の製造分野の当業者にとって、周知の事項であったと認められる。
      
      ２　そして、前記当事者間に争いのない刊行物３の記載事項によれば、ＥＰＳ領域の形成につき、刊行物３に、「１００Åのゲート酸化膜３とゲート電極２を選択的に形成する。次に第３図のように、燐を１３０ｋｅｖ、ドーズ量１．０×１０12／cm2で注入し、ｐチャネル領域５の真下にｎ+ 層６を形成する。・・・ソース，ドレイン領域１をＢＦ2 を４０ｋｅｖ、ドーズ量３×１０15／cm2で注入して形成する。」（甲６号証２頁右下欄８行ないし１６行）の記載と共に、第２図ないし第４図に埋込みチャネルＭＯＳＦＥＴの製造工程が示されているところ、これによれば、ＥＰＳ領域６は、ゲート酸化膜３とゲート電極２をマスクとして、傾けたイオン注入によりソース側とドレイン側に形成されるものであるため、ＥＰＳ領域は非対称の形状に形成されることは、当業者に自明のことであると認められる。そうすると、２段階マスク法によりゲート電極の両側にＥＰＳ領域が形成された埋込みチャネル型トランジスタにおいて、ソース，ドレイン層の一方をソースとした場合の半導体装置の動作と、他方をソースとした場合の半導体装置の動作に違いが生じることを知った当業者が、その原因がイオン注入方向のわずかな傾斜によって形成されるＥＰＳ層にわずかながら形状及び大きさの違いを生じることによるものであり、ＥＰＳ層の形状を対称に形成すれば、電気的特性の非対称性の問題を解決し得ることに想到することは、前記の当業者に周知の事項から容易なことであったと認められる。
      
      ３　原告は、本件出願当時の技術水準では、ａＥＰＳ領域は、ゲート界面から離れた埋込みチャネル領域の下に形成されるものであること、ｂソース，ドレインとは反対の導電型を有し、基板の一部を形成するものであり、ソース，ドレインの一部を形成するものではないこと、ｃＥＰＳ領域は、２段階マスク法を採用する結果、必然的にソース側とドレイン側の両側に設けられ、またＥＰＳ領域は、それぞれの側に存在すればそれで足りると考えられること、ｄＥＰＳ領域を形成する際、イオン注入を傾斜角を設けて行うといっても、７°程度の小さい傾斜角では、ソース側とドレイン側のそれぞれの側に設けられたＥＰＳ領域の間に目立った形状の非対称性を生じるとは考えられないこと、さらに、イオン注入の後に行われる熱処理工程による不純物の拡散により、そのようなわずかな非対称性は無視しうる程度となると考えられること、ｅ仮に傾斜角を設けたイオン注入により形成されたＥＰＳ領域が幾何学的な非対称性を有していても、そのようなわずかな非対称性が電気的特性に著しい変化を与えるとは考えにくいこと等の理由により、ＥＰＳ領域の形状の非対称性から何らかの問題を生じるとは考えられていなかった旨主張する。　しかしながら、ＭＯＳ型電界効果トランジスにおいて、不純物領域の非対称性が電気的特性の非対称性を生じさせることが当業者に周知の事項であったことは、前記説示のとおりであるところ、集積回路の微細化の進展により、従来さほど影響すると考えられていなかったＥＰＳ領域のようなものが電気的特性に大きく影響するようになることも当業者が容易に認識し得る程度のことというべきであるから、原告の上記主張は、採用することができない。
      
      ４　よって、原告主張の取消事由１は理由がない。
      
      ３　取消事由２（独立特許要件についての判断の誤り－構成の困難性）について
      
      １　原告は、決定の刊行物２の記載事項の認定に誤りがあり、かつ、刊行物２記載の発明と刊行物３記載の発明を組み合わせることは困難である旨主張する。前記第２の３（決定の理由の要点）１②ｃ刊行物２記載の発明の記載事項ⅰは、前記のとおり当事者間に争いがない。この記載及びＬＤＤ構造の形成方法を示す断面図である第１図（別紙刊行物２（甲第５号証）第１図参照）によれば、刊行物２には、ＭＯＳＦＥＴ素子の製造工程でＬＤＤ構造を作成する方法として、ゲート電極４を中心にして左方向からと右方向からとの二方向から基板に傾けてイオン注入をすること、すなわち、半導体基板とイオンビームとを相対的に１８０°回転して２回、基板に傾けてイオン注入する方法が記載されているものであり、この方法によれば、ゲート電極に対して対称形状の不純物層であるＬＤＤ構造が作成されることは、当業者にとって自明のことであると認められる。したがって、刊行物３記載の発明における埋込みＭＯＳＦＥＴのゲート電極の端部下部に高濃度不純物層を形成するに当たって、刊行物２記載の発明のように半導体基板とイオンビームとを相対的に１８０°回転して２回、基板に傾けてイオン注入を行い、ゲート電極に対して対称形状の不純物層を形成することは、当業者が容易になし得たことと認められる。そして、本件発明の奏する効果も、刊行物２及び刊行物３記載の発明に基づいて当業者が容易に想到し得る程度のものであり、格別のものではないと認められる。
      
      ２　原告は、刊行物２には、所望であれば、すなわち、ドレイン側とソース側の両方にＬＤＤ層を形成することを望む場合には、ソース側からもイオン注入をしてもよいというだけであって、ドレイン側とソース側に幾何学的に対称な形でのＬＤＤ層を形成するとまで述べているものではないなど種々主張するが、ここでの問題は、刊行物２がゲート電極の両側に対称形のＥＰＳ領域を形成する必要があることを開示しているかではなく（この点の解明が容易であったことは、前記２に説示のとおりである。）、刊行物２が対称形のＥＰＳ領域を形成する方法を開示しているか否かであるところ、刊行物２がこの点を開示していることは、前記のとおりであるから、原告の上記主張は、採用することができない。
      
      ３　よって、原告主張の取消事由２も理由がない。
      
      ４　結論以上によれば、決定の独立特許要件についての判断に誤りはないから、本件訂正請求を認めることができないとの判断にも誤りはなく、決定が訂正前発明を対象として特許異議の申立てについての判断を行ったことにも誤りはない。よって、原告の本訴請求を棄却することとし、主文のとおり判決する。
    </理由>
    <裁判官>
      <裁判長裁判官>永井紀昭</裁判長裁判官>
      <裁判官>塩月秀平</裁判官>
      <裁判官>市川正巳</裁判官>
    </裁判官>
  </判決文>
</precedent>
