Fitter report for lab7
Thu Jan 26 17:34:45 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Jan 26 17:34:45 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; lab7                                       ;
; Top-level Entity Name              ; lab7                                       ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 563 / 15,408 ( 4 % )                       ;
;     Total combinational functions  ; 546 / 15,408 ( 4 % )                       ;
;     Dedicated logic registers      ; 112 / 15,408 ( < 1 % )                     ;
; Total registers                    ; 112                                        ;
; Total pins                         ; 88 / 347 ( 25 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; BUTTON[3]     ; Incomplete set of assignments ;
; BUTTON[4]     ; Incomplete set of assignments ;
; BUTTON[5]     ; Incomplete set of assignments ;
; BUTTON[6]     ; Incomplete set of assignments ;
; BUTTON[7]     ; Incomplete set of assignments ;
; BUTTON[8]     ; Incomplete set of assignments ;
; BUTTON[9]     ; Incomplete set of assignments ;
; presclaerFlag ; Incomplete set of assignments ;
; Alarm_flag    ; Incomplete set of assignments ;
; smallSec[0]   ; Incomplete set of assignments ;
; smallSec[1]   ; Incomplete set of assignments ;
; smallSec[2]   ; Incomplete set of assignments ;
; smallSec[3]   ; Incomplete set of assignments ;
; smallSec[4]   ; Incomplete set of assignments ;
; smallSec[5]   ; Incomplete set of assignments ;
; smallSec[6]   ; Incomplete set of assignments ;
; smallSec[7]   ; Incomplete set of assignments ;
; smallSec[8]   ; Incomplete set of assignments ;
; sec[0]        ; Incomplete set of assignments ;
; sec[1]        ; Incomplete set of assignments ;
; sec[2]        ; Incomplete set of assignments ;
; sec[3]        ; Incomplete set of assignments ;
; sec[4]        ; Incomplete set of assignments ;
; sec[5]        ; Incomplete set of assignments ;
; sec[6]        ; Incomplete set of assignments ;
; sec[7]        ; Incomplete set of assignments ;
; sec[8]        ; Incomplete set of assignments ;
; min[0]        ; Incomplete set of assignments ;
; min[1]        ; Incomplete set of assignments ;
; min[2]        ; Incomplete set of assignments ;
; min[3]        ; Incomplete set of assignments ;
; min[4]        ; Incomplete set of assignments ;
; min[5]        ; Incomplete set of assignments ;
; min[6]        ; Incomplete set of assignments ;
; min[7]        ; Incomplete set of assignments ;
; min[8]        ; Incomplete set of assignments ;
; HEX0_D[0]     ; Missing drive strength        ;
; HEX0_D[1]     ; Missing drive strength        ;
; HEX0_D[2]     ; Missing drive strength        ;
; HEX0_D[3]     ; Missing drive strength        ;
; HEX0_D[4]     ; Missing drive strength        ;
; HEX0_D[5]     ; Missing drive strength        ;
; HEX0_D[6]     ; Missing drive strength        ;
; HEX1_D[0]     ; Missing drive strength        ;
; HEX1_D[1]     ; Missing drive strength        ;
; HEX1_D[2]     ; Missing drive strength        ;
; HEX1_D[3]     ; Missing drive strength        ;
; HEX1_D[4]     ; Missing drive strength        ;
; HEX1_D[5]     ; Missing drive strength        ;
; HEX1_D[6]     ; Missing drive strength        ;
; HEX2_D[0]     ; Missing drive strength        ;
; HEX2_D[1]     ; Missing drive strength        ;
; HEX2_D[2]     ; Missing drive strength        ;
; HEX2_D[3]     ; Missing drive strength        ;
; HEX2_D[4]     ; Missing drive strength        ;
; HEX2_D[5]     ; Missing drive strength        ;
; HEX2_D[6]     ; Missing drive strength        ;
; HEX3_D[0]     ; Missing drive strength        ;
; HEX3_D[1]     ; Missing drive strength        ;
; HEX3_D[2]     ; Missing drive strength        ;
; HEX3_D[3]     ; Missing drive strength        ;
; HEX3_D[4]     ; Missing drive strength        ;
; HEX3_D[5]     ; Missing drive strength        ;
; HEX3_D[6]     ; Missing drive strength        ;
; LEDG[0]       ; Missing drive strength        ;
; LEDG[1]       ; Missing drive strength        ;
; LEDG[2]       ; Missing drive strength        ;
; LEDG[3]       ; Missing drive strength        ;
; LEDG[4]       ; Missing drive strength        ;
; LEDG[5]       ; Missing drive strength        ;
; LEDG[6]       ; Missing drive strength        ;
; LEDG[7]       ; Missing drive strength        ;
; LEDG[8]       ; Missing drive strength        ;
; LEDG[9]       ; Missing drive strength        ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                             ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-----------------+---------------+----------------+
; Location     ;                ;              ; CLOCK_50        ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[0]    ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[10]   ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[11]   ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[12]   ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[1]    ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[2]    ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[3]    ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[4]    ; PIN_A5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[5]    ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[6]    ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[7]    ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[8]    ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_ADDR[9]    ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_0       ; PIN_B5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_BA_1       ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CAS_N      ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CKE        ; PIN_E6        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CLK        ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_CS_N       ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[0]      ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[10]     ; PIN_A9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[11]     ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[12]     ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[13]     ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[14]     ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[15]     ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[1]      ; PIN_G10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[2]      ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[3]      ; PIN_E9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[4]      ; PIN_F9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[5]      ; PIN_G9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[6]      ; PIN_H9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[7]      ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[8]      ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_DQ[9]      ; PIN_B9        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_LDQM       ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_RAS_N      ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_UDQM       ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; DRAM_WE_N       ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]      ; PIN_P7        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]     ; PIN_N1        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]     ; PIN_M3        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]     ; PIN_M2        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]     ; PIN_M1        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]     ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]     ; PIN_L6        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]     ; PIN_AA2       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]     ; PIN_M5        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]     ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]     ; PIN_P1        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]      ; PIN_P5        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]     ; PIN_P3        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]     ; PIN_R2        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]      ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]      ; PIN_N7        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]      ; PIN_N5        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]      ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]      ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]      ; PIN_M4        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]      ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]      ; PIN_N2        ; QSF Assignment ;
; Location     ;                ;              ; FL_BYTE_N       ; PIN_AA1       ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N         ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ15_AM1     ; PIN_Y2        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]        ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[10]       ; PIN_T4        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[11]       ; PIN_U2        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[12]       ; PIN_V1        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[13]       ; PIN_V4        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[14]       ; PIN_W2        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]        ; PIN_P8        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]        ; PIN_R8        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]        ; PIN_U1        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]        ; PIN_V2        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]        ; PIN_V3        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]        ; PIN_W1        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]        ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[8]        ; PIN_T5        ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[9]        ; PIN_T7        ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N         ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N        ; PIN_R1        ; QSF Assignment ;
; Location     ;                ;              ; FL_RY           ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N         ; PIN_P4        ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N         ; PIN_T3        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_CLKIN[0]  ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_CLKIN[1]  ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_CLKOUT[0] ; PIN_AB3       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_CLKOUT[1] ; PIN_AA3       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[0]      ; PIN_AB16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[10]     ; PIN_AB8       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[11]     ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[12]     ; PIN_AB5       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[13]     ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[14]     ; PIN_AB4       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[15]     ; PIN_AA4       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[16]     ; PIN_V14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[17]     ; PIN_U14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[18]     ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[19]     ; PIN_W13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[1]      ; PIN_AA16      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[20]     ; PIN_U13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[21]     ; PIN_V12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[22]     ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[23]     ; PIN_V11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[24]     ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[25]     ; PIN_W10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[26]     ; PIN_T8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[27]     ; PIN_V8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[28]     ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[29]     ; PIN_W6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[2]      ; PIN_AA15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[30]     ; PIN_V5        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[31]     ; PIN_U7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[3]      ; PIN_AB15      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[4]      ; PIN_AA14      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[5]      ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[6]      ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[7]      ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[8]      ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; GPIO0_D[9]      ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_CLKIN[0]  ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_CLKIN[1]  ; PIN_AA11      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_CLKOUT[0] ; PIN_R16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_CLKOUT[1] ; PIN_T16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[0]      ; PIN_AA20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[10]     ; PIN_U15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[11]     ; PIN_T15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[12]     ; PIN_W15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[13]     ; PIN_V15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[14]     ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[15]     ; PIN_AA9       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[16]     ; PIN_AA7       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[17]     ; PIN_AB7       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[18]     ; PIN_T14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[19]     ; PIN_R14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[1]      ; PIN_AB20      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[20]     ; PIN_U12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[21]     ; PIN_T12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[22]     ; PIN_R11       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[23]     ; PIN_R12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[24]     ; PIN_U10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[25]     ; PIN_T10       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[26]     ; PIN_U9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[27]     ; PIN_T9        ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[28]     ; PIN_Y7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[29]     ; PIN_U8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[2]      ; PIN_AA19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[30]     ; PIN_V6        ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[31]     ; PIN_V7        ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[3]      ; PIN_AB19      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[4]      ; PIN_AB18      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[5]      ; PIN_AA18      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[6]      ; PIN_AA17      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[7]      ; PIN_AB17      ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[8]      ; PIN_Y17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO1_D[9]      ; PIN_W17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0_DP         ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; HEX1_DP         ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; HEX2_DP         ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; HEX3_DP         ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; LCD_BLON        ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[0]     ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[1]     ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[2]     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[3]     ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[4]     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[5]     ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[6]     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; LCD_DATA[7]     ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; LCD_EN          ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; LCD_RS          ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; LCD_RW          ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; PS2_KBCLK       ; PIN_P22       ; QSF Assignment ;
; Location     ;                ;              ; PS2_KBDAT       ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; PS2_MSCLK       ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; PS2_MSDAT       ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK          ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD          ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT0         ; PIN_AA22      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT3         ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N         ; PIN_W20       ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS        ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS        ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD        ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD        ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]        ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]        ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]        ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]        ; PIN_K18       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]        ; PIN_H22       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]        ; PIN_J17       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]        ; PIN_K17       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]        ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS          ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]        ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]        ; PIN_H17       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]        ; PIN_H20       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]        ; PIN_H21       ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS          ; PIN_L22       ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; CLOCK_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[10]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[11]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[12]   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[8]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_ADDR[9]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_BA_0       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_BA_1       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_CAS_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_CKE        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_CLK        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_CS_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_DQ[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_LDQM       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_RAS_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_UDQM       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; DRAM_WE_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[16]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[17]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[18]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[19]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[20]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[21]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_ADDR[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_BYTE_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_CE_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ15_AM1     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[10]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[11]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[12]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[13]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[14]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[4]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[5]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[6]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[7]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[8]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_DQ[9]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_OE_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_RST_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_RY           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_WE_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; FL_WP_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_CLKIN[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_CLKIN[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_CLKOUT[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_CLKOUT[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[16]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[17]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[18]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[19]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[20]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[21]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[22]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[23]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[24]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[25]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[26]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[27]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[28]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[29]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[30]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[31]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO0_D[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_CLKIN[0]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_CLKIN[1]  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_CLKOUT[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_CLKOUT[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[16]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[17]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[18]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[19]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[20]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[21]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[22]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[23]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[24]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[25]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[26]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[27]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[28]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[29]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[30]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[31]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; GPIO1_D[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; HEX0_DP         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; HEX1_DP         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; HEX2_DP         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; HEX3_DP         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_BLON        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[0]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[1]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[2]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[3]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[4]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[5]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[6]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_DATA[7]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_EN          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_RS          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; LCD_RW          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; PS2_KBCLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; PS2_KBDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; PS2_MSCLK       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; PS2_MSDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; SD_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; SD_CMD          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; SD_DAT0         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; SD_DAT3         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; SD_WP_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; UART_CTS        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; UART_RTS        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; UART_RXD        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; UART_TXD        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_B[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_B[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_B[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_B[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_G[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_G[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_G[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_G[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_HS          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_R[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_R[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_R[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_R[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; lab7           ;              ; VGA_VS          ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+-----------------+---------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 846 ) ; 0.00 % ( 0 / 846 )         ; 0.00 % ( 0 / 846 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 846 ) ; 0.00 % ( 0 / 846 )         ; 0.00 % ( 0 / 846 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 836 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/File/Lec/undergraduate/COSE221-Digital-Logic-Design/Lab7/output_files/lab7.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 563 / 15,408 ( 4 % )   ;
;     -- Combinational with no register       ; 451                    ;
;     -- Register only                        ; 17                     ;
;     -- Combinational with a register        ; 95                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 139                    ;
;     -- 3 input functions                    ; 116                    ;
;     -- <=2 input functions                  ; 291                    ;
;     -- Register only                        ; 17                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 359                    ;
;     -- arithmetic mode                      ; 187                    ;
;                                             ;                        ;
; Total registers*                            ; 112 / 17,068 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 112 / 15,408 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 47 / 963 ( 5 % )       ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 88 / 347 ( 25 % )      ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 56 ( 0 % )         ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 3%           ;
; Maximum fan-out                             ; 112                    ;
; Highest non-global fan-out                  ; 45                     ;
; Total fan-out                               ; 1906                   ;
; Average fan-out                             ; 2.24                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 563 / 15408 ( 4 % )   ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 451                   ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 95                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 139                   ; 0                              ;
;     -- 3 input functions                    ; 116                   ; 0                              ;
;     -- <=2 input functions                  ; 291                   ; 0                              ;
;     -- Register only                        ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 359                   ; 0                              ;
;     -- arithmetic mode                      ; 187                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 112                   ; 0                              ;
;     -- Dedicated logic registers            ; 112 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 47 / 963 ( 5 % )      ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 88                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1901                  ; 5                              ;
;     -- Registered Connections               ; 567                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 21                    ; 0                              ;
;     -- Output Ports                         ; 67                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; BUTTON[0]  ; H2    ; 1        ; 0            ; 21           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[1]  ; G3    ; 1        ; 0            ; 23           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[2]  ; F1    ; 1        ; 0            ; 23           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; BUTTON[3]  ; AA12  ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; BUTTON[4]  ; AB12  ; 4        ; 21           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; BUTTON[5]  ; AA22  ; 5        ; 41           ; 2            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; BUTTON[6]  ; G17   ; 6        ; 41           ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; BUTTON[7]  ; U10   ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; BUTTON[8]  ; AA3   ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; BUTTON[9]  ; R1    ; 2        ; 0            ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; CLOCK_50_2 ; B12   ; 7        ; 19           ; 29           ; 7            ; 112                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]      ; J6    ; 1        ; 0            ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]      ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]      ; H6    ; 1        ; 0            ; 25           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]      ; G4    ; 1        ; 0            ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]      ; G5    ; 1        ; 0            ; 27           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]      ; J7    ; 1        ; 0            ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]      ; H7    ; 1        ; 0            ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]      ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]      ; E4    ; 1        ; 0            ; 26           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]      ; D2    ; 1        ; 0            ; 25           ; 0            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Alarm_flag    ; T18   ; 5        ; 41           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; HEX0_D[0]     ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[1]     ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[2]     ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[3]     ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[4]     ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[5]     ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0_D[6]     ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[0]     ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[1]     ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[2]     ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[3]     ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[4]     ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[5]     ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1_D[6]     ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[0]     ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[1]     ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[2]     ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[3]     ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[4]     ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[5]     ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2_D[6]     ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[0]     ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[1]     ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[2]     ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[3]     ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[4]     ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[5]     ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3_D[6]     ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[9]       ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; min[0]        ; F21   ; 6        ; 41           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[1]        ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[2]        ; J16   ; 6        ; 41           ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[3]        ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[4]        ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[5]        ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[6]        ; P20   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[7]        ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; min[8]        ; A9    ; 8        ; 16           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; presclaerFlag ; M6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[0]        ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[1]        ; AB17  ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[2]        ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[3]        ; P22   ; 5        ; 41           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[4]        ; AA16  ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[5]        ; R21   ; 5        ; 41           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[6]        ; N20   ; 5        ; 41           ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[7]        ; V13   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sec[8]        ; AB16  ; 4        ; 28           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[0]   ; A10   ; 8        ; 16           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[1]   ; C22   ; 6        ; 41           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[2]   ; B10   ; 8        ; 16           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[3]   ; E10   ; 8        ; 16           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[4]   ; K16   ; 6        ; 41           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[5]   ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[6]   ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[7]   ; U12   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; smallSec[8]   ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; SW[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; HEX3_D[0]               ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; HEX2_D[4]               ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; HEX2_D[5]               ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; HEX1_D[5]               ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; HEX0_D[6]               ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; HEX1_D[6]               ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; HEX1_D[2]               ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; HEX1_D[3]               ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; HEX1_D[4]               ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; HEX1_D[0]               ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; HEX1_D[1]               ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; HEX0_D[0]               ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; HEX0_D[1]               ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T14p, PADD15                    ; Use as regular IO        ; smallSec[2]             ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T13n, PADD16                    ; Use as regular IO        ; min[8]                  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ;
; 3        ; 2 / 46 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 9 / 41 ( 22 % )  ; 2.5V          ; --           ;
; 5        ; 6 / 46 ( 13 % )  ; 2.5V          ; --           ;
; 6        ; 13 / 43 ( 30 % ) ; 2.5V          ; --           ;
; 7        ; 29 / 47 ( 62 % ) ; 3.3V          ; --           ;
; 8        ; 5 / 43 ( 12 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; min[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 326        ; 8        ; smallSec[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; HEX1_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; HEX1_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; HEX1_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; HEX2_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; HEX2_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; HEX3_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; BUTTON[8]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; BUTTON[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; sec[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA17     ; 151        ; 4        ; sec[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; BUTTON[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; BUTTON[4]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; sec[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 152        ; 4        ; sec[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; LEDG[9]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; LEDG[8]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; smallSec[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; CLOCK_50_2                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 315        ; 7        ; HEX1_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; HEX1_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; HEX2_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; HEX2_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; HEX3_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; HEX3_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; LEDG[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; LEDG[7]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; HEX1_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; HEX3_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; smallSec[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; HEX2_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; HEX3_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; LEDG[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; smallSec[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 317        ; 7        ; HEX0_D[0]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; HEX1_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; HEX2_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; BUTTON[2]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; LEDG[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; HEX0_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; HEX0_D[5]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; HEX0_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; HEX2_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; HEX3_D[1]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; min[0]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; BUTTON[1]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; HEX0_D[4]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; HEX3_D[6]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; BUTTON[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; LEDG[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; BUTTON[0]                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; smallSec[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; HEX0_D[2]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; HEX0_D[3]                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; min[1]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H21      ; 246        ; 6        ; min[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ; 245        ; 6        ; smallSec[8]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ; 29         ; 1        ; LEDG[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; LEDG[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; LEDG[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; min[2]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; min[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; smallSec[5]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; smallSec[4]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 247        ; 6        ; min[4]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 248        ; 6        ; min[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; presclaerFlag                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; sec[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; min[6]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; sec[3]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 55         ; 2        ; BUTTON[9]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; sec[5]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; sec[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; Alarm_flag                                                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; BUTTON[7]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; smallSec[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; sec[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |lab7                                  ; 563 (151)   ; 112 (75)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 88   ; 0            ; 451 (76)     ; 17 (15)           ; 95 (57)          ; |lab7                                                                                                 ; work         ;
;    |SEG:i_seg0|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |lab7|SEG:i_seg0                                                                                      ; work         ;
;    |SEG:i_seg1|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |lab7|SEG:i_seg1                                                                                      ; work         ;
;    |SEG:i_seg2|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |lab7|SEG:i_seg2                                                                                      ; work         ;
;    |SEG:i_seg3|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |lab7|SEG:i_seg3                                                                                      ; work         ;
;    |lpm_divide:Div0|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div0                                                                                 ; work         ;
;       |lpm_divide_bgm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div0|lpm_divide_bgm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_33f:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |lpm_divide:Div1|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div1                                                                                 ; work         ;
;       |lpm_divide_bgm:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div1|lpm_divide_bgm:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_33f:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod0                                                                                 ; work         ;
;       |lpm_divide_e8m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod0|lpm_divide_e8m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_33f:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |lpm_divide:Mod1|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod1                                                                                 ; work         ;
;       |lpm_divide_e8m:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod1|lpm_divide_e8m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_33f:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |lpm_divide:Mod2|                   ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod2                                                                                 ; work         ;
;       |lpm_divide_e8m:auto_generated|  ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod2|lpm_divide_e8m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_33f:divider|    ; 31 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 0 (0)            ; |lab7|lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |lpm_divide:Mod3|                   ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 3 (0)            ; |lab7|lpm_divide:Mod3                                                                                 ; work         ;
;       |lpm_divide_e8m:auto_generated|  ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 3 (0)            ; |lab7|lpm_divide:Mod3|lpm_divide_e8m:auto_generated                                                   ; work         ;
;          |sign_div_unsign_ckh:divider| ; 69 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 3 (0)            ; |lab7|lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider                       ; work         ;
;             |alt_u_div_33f:divider|    ; 69 (69)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 3 (3)            ; |lab7|lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider ; work         ;
;    |presclaer:i_presclaer|             ; 43 (43)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 33 (33)          ; |lab7|presclaer:i_presclaer                                                                           ; work         ;
;    |pulseKey:i_pulseKey1|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab7|pulseKey:i_pulseKey1                                                                            ; work         ;
;    |pulseKey:i_pulseKey2|              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab7|pulseKey:i_pulseKey2                                                                            ; work         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; SW[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[0]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[3]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[4]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[5]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[6]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[7]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[8]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BUTTON[9]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; presclaerFlag ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Alarm_flag    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; smallSec[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sec[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; min[8]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0_D[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1_D[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2_D[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3_D[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50_2    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BUTTON[1]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BUTTON[2]     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; SW[0]                                        ;                   ;         ;
; SW[1]                                        ;                   ;         ;
; SW[2]                                        ;                   ;         ;
; SW[3]                                        ;                   ;         ;
; SW[4]                                        ;                   ;         ;
; SW[5]                                        ;                   ;         ;
; SW[6]                                        ;                   ;         ;
; SW[7]                                        ;                   ;         ;
; BUTTON[0]                                    ;                   ;         ;
; BUTTON[3]                                    ;                   ;         ;
; BUTTON[4]                                    ;                   ;         ;
; BUTTON[5]                                    ;                   ;         ;
; BUTTON[6]                                    ;                   ;         ;
; BUTTON[7]                                    ;                   ;         ;
; BUTTON[8]                                    ;                   ;         ;
; BUTTON[9]                                    ;                   ;         ;
; SW[9]                                        ;                   ;         ;
;      - presclaer:i_presclaer|presclaerFlag~0 ; 0                 ; 6       ;
;      - presclaer:i_presclaer|cnt[5]~46       ; 0                 ; 6       ;
;      - FSM_flag~8                            ; 0                 ; 6       ;
;      - FSM_flag~9                            ; 0                 ; 6       ;
;      - FSM_flag~10                           ; 0                 ; 6       ;
; CLOCK_50_2                                   ;                   ;         ;
; SW[8]                                        ;                   ;         ;
;      - FSM_flag~8                            ; 0                 ; 6       ;
;      - FSM_flag~9                            ; 0                 ; 6       ;
;      - FSM_flag~10                           ; 0                 ; 6       ;
;      - FSM_flag.00~0                         ; 0                 ; 6       ;
; BUTTON[1]                                    ;                   ;         ;
;      - pulseKey:i_pulseKey1|q_DFF            ; 0                 ; 6       ;
;      - pulseKey:i_pulseKey1|keyPulse~0       ; 0                 ; 6       ;
; BUTTON[2]                                    ;                   ;         ;
;      - pulseKey:i_pulseKey2|keyPulse~0       ; 0                 ; 6       ;
;      - pulseKey:i_pulseKey2|q_DFF~feeder     ; 0                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                            ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50_2                      ; PIN_B12            ; 112     ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; FSM_flag.00                     ; FF_X29_Y21_N5      ; 45      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; FSM_flag.11                     ; FF_X29_Y21_N23     ; 15      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; LessThan0~2                     ; LCCOMB_X28_Y21_N26 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan1~1                     ; LCCOMB_X27_Y10_N22 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LessThan4~2                     ; LCCOMB_X27_Y21_N30 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; min[5]~1                        ; LCCOMB_X30_Y21_N0  ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; presclaer:i_presclaer|cnt[5]~46 ; LCCOMB_X11_Y18_N6  ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sec[0]~1                        ; LCCOMB_X28_Y13_N22 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name       ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50_2 ; PIN_B12  ; 112     ; 8                                    ; Global Clock         ; GCLK12           ; --                        ;
+------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; FSM_flag.00                                                                                                                ; 45      ;
; presclaer:i_presclaer|cnt[5]~46                                                                                            ; 32      ;
; FSM_flag.10                                                                                                                ; 29      ;
; FSM_flag.11                                                                                                                ; 15      ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~8  ; 13      ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~8  ; 13      ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~8  ; 13      ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~8  ; 13      ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~8  ; 13      ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~8  ; 13      ;
; sec[5]~reg0                                                                                                                ; 12      ;
; sec[4]~reg0                                                                                                                ; 12      ;
; sec[3]~reg0                                                                                                                ; 12      ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; alr_sec[5]                                                                                                                 ; 12      ;
; alr_sec[4]                                                                                                                 ; 12      ;
; alr_sec[3]                                                                                                                 ; 12      ;
; LessThan3~1                                                                                                                ; 11      ;
; sec[7]~reg0                                                                                                                ; 11      ;
; sec[6]~reg0                                                                                                                ; 11      ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~8  ; 11      ;
; LessThan4~2                                                                                                                ; 10      ;
; sec[2]~reg0                                                                                                                ; 10      ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~8  ; 10      ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~8  ; 10      ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~6  ; 10      ;
; alr_sec[7]                                                                                                                 ; 10      ;
; alr_sec[6]                                                                                                                 ; 10      ;
; alr_sec[2]                                                                                                                 ; 10      ;
; LessThan0~2                                                                                                                ; 9       ;
; LessThan1~1                                                                                                                ; 9       ;
; min[5]~1                                                                                                                   ; 9       ;
; Selector16~0                                                                                                               ; 9       ;
; sec[0]~1                                                                                                                   ; 9       ;
; sec[8]~reg0                                                                                                                ; 9       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~8  ; 9       ;
; sec[1]~reg0                                                                                                                ; 8       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~8  ; 8       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[5]~8  ; 8       ;
; alr_sec[8]                                                                                                                 ; 8       ;
; alr_sec[1]                                                                                                                 ; 8       ;
; min_hex[3]                                                                                                                 ; 7       ;
; min_hex[2]                                                                                                                 ; 7       ;
; min_hex[1]                                                                                                                 ; 7       ;
; min_hex[0]                                                                                                                 ; 7       ;
; secH_hex[3]                                                                                                                ; 7       ;
; secH_hex[2]                                                                                                                ; 7       ;
; secH_hex[1]                                                                                                                ; 7       ;
; secH_hex[0]                                                                                                                ; 7       ;
; secL_hex[3]                                                                                                                ; 7       ;
; secL_hex[2]                                                                                                                ; 7       ;
; secL_hex[1]                                                                                                                ; 7       ;
; secL_hex[0]                                                                                                                ; 7       ;
; smallSec_hex[3]                                                                                                            ; 7       ;
; smallSec_hex[2]                                                                                                            ; 7       ;
; smallSec_hex[1]                                                                                                            ; 7       ;
; smallSec_hex[0]                                                                                                            ; 7       ;
; SW[9]~input                                                                                                                ; 5       ;
; min[8]~reg0                                                                                                                ; 5       ;
; min[7]~reg0                                                                                                                ; 5       ;
; min[6]~reg0                                                                                                                ; 5       ;
; min[5]~reg0                                                                                                                ; 5       ;
; min[4]~reg0                                                                                                                ; 5       ;
; min[3]~reg0                                                                                                                ; 5       ;
; min[2]~reg0                                                                                                                ; 5       ;
; min[1]~reg0                                                                                                                ; 5       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[5]~10 ; 5       ;
; alr_min[3]                                                                                                                 ; 5       ;
; alr_min[2]                                                                                                                 ; 5       ;
; alr_min[1]                                                                                                                 ; 5       ;
; SW[8]~input                                                                                                                ; 4       ;
; min[0]~reg0                                                                                                                ; 4       ;
; sec[0]~reg0                                                                                                                ; 4       ;
; alr_min[8]                                                                                                                 ; 4       ;
; alr_min[7]                                                                                                                 ; 4       ;
; alr_min[6]                                                                                                                 ; 4       ;
; alr_min[5]                                                                                                                 ; 4       ;
; alr_min[4]                                                                                                                 ; 4       ;
; alr_min[0]                                                                                                                 ; 4       ;
; alr_sec[0]                                                                                                                 ; 4       ;
; smallSec[3]~reg0                                                                                                           ; 4       ;
; smallSec[2]~reg0                                                                                                           ; 4       ;
; smallSec[1]~reg0                                                                                                           ; 4       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[5]~8  ; 3       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[5]~8  ; 3       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[5]~8  ; 3       ;
; smallSec[8]~reg0                                                                                                           ; 3       ;
; smallSec[7]~reg0                                                                                                           ; 3       ;
; smallSec[6]~reg0                                                                                                           ; 3       ;
; smallSec[5]~reg0                                                                                                           ; 3       ;
; smallSec[4]~reg0                                                                                                           ; 3       ;
; smallSec[0]~reg0                                                                                                           ; 3       ;
; BUTTON[2]~input                                                                                                            ; 2       ;
; BUTTON[1]~input                                                                                                            ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~39            ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~38            ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~84            ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~83            ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~82            ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~84            ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~83            ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~82            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~85            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~84            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~83            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~82            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~84            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~83            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~82            ; 2       ;
; always0~11                                                                                                                 ; 2       ;
; Selector2~3                                                                                                                ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~33            ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~32            ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~31            ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~30            ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~29            ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~28            ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~36            ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~35            ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~34            ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~33            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~77            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~76            ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~75            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~77            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~76            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~69            ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~68            ; 2       ;
; pulseKey:i_pulseKey2|keyPulse                                                                                              ; 2       ;
; LessThan2~1                                                                                                                ; 2       ;
; LessThan2~0                                                                                                                ; 2       ;
; pulseKey:i_pulseKey1|keyPulse                                                                                              ; 2       ;
; FSM_flag.01                                                                                                                ; 2       ;
; presclaer:i_presclaer|LessThan1~8                                                                                          ; 2       ;
; presclaer:i_presclaer|presclaerFlag                                                                                        ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~0  ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[0]~10 ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[5]~8  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; presclaer:i_presclaer|cnt[31]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[30]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[29]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[28]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[27]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[26]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[25]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[24]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[23]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[22]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[21]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[20]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[19]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[18]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[17]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[16]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[15]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[14]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[13]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[12]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[11]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[10]                                                                                              ; 2       ;
; presclaer:i_presclaer|cnt[9]                                                                                               ; 2       ;
; presclaer:i_presclaer|cnt[8]                                                                                               ; 2       ;
; presclaer:i_presclaer|cnt[7]                                                                                               ; 2       ;
; presclaer:i_presclaer|cnt[6]                                                                                               ; 2       ;
; FSM_flag.00~0                                                                                                              ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~39            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~38            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~37            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~37            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~85            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~81            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~85            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~81            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~81            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~85            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~81            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~80            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~79            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~78            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~80            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~79            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~78            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~80            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~79            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~78            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~80            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~79            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~78            ; 1       ;
; pulseKey:i_pulseKey2|keyPulse~0                                                                                            ; 1       ;
; pulseKey:i_pulseKey2|q_DFF                                                                                                 ; 1       ;
; LessThan0~1                                                                                                                ; 1       ;
; LessThan0~0                                                                                                                ; 1       ;
; pulseKey:i_pulseKey1|keyPulse~0                                                                                            ; 1       ;
; pulseKey:i_pulseKey1|q_DFF                                                                                                 ; 1       ;
; FSM_flag~10                                                                                                                ; 1       ;
; FSM_flag~9                                                                                                                 ; 1       ;
; LessThan1~0                                                                                                                ; 1       ;
; FSM_flag~8                                                                                                                 ; 1       ;
; always0~10                                                                                                                 ; 1       ;
; always0~9                                                                                                                  ; 1       ;
; always0~8                                                                                                                  ; 1       ;
; always0~7                                                                                                                  ; 1       ;
; always0~6                                                                                                                  ; 1       ;
; always0~5                                                                                                                  ; 1       ;
; always0~4                                                                                                                  ; 1       ;
; always0~3                                                                                                                  ; 1       ;
; always0~2                                                                                                                  ; 1       ;
; always0~1                                                                                                                  ; 1       ;
; always0~0                                                                                                                  ; 1       ;
; min_hex~3                                                                                                                  ; 1       ;
; min_hex~2                                                                                                                  ; 1       ;
; min_hex~1                                                                                                                  ; 1       ;
; min_hex~0                                                                                                                  ; 1       ;
; Selector0~3                                                                                                                ; 1       ;
; Selector0~2                                                                                                                ; 1       ;
; Selector0~1                                                                                                                ; 1       ;
; Selector0~0                                                                                                                ; 1       ;
; Selector1~3                                                                                                                ; 1       ;
; Selector1~2                                                                                                                ; 1       ;
; Selector1~1                                                                                                                ; 1       ;
; Selector1~0                                                                                                                ; 1       ;
; Selector2~2                                                                                                                ; 1       ;
; Selector2~1                                                                                                                ; 1       ;
; Selector2~0                                                                                                                ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~36            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~35            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~34            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~27            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~26            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~25            ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~24            ; 1       ;
; Selector3~1                                                                                                                ; 1       ;
; Selector3~0                                                                                                                ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~32            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~31            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~30            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~29            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~28            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~27            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~26            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~25            ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~24            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~77            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~76            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~75            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~74            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~73            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~72            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~71            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~70            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~69            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~68            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~65            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~64            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~63            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~62            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~61            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~60            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~59            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~58            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~57            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~55            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~54            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~53            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~52            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~51            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~50            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~49            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~48            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~47            ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~46            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~77            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~76            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~75            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[36]~74            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~73            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~72            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~71            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~70            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~69            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~68            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~65            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~64            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~63            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~62            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~61            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~60            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~59            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~58            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~57            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~55            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~54            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~53            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~52            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~51            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~50            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~49            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~48            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~47            ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~46            ; 1       ;
; Selector4~3                                                                                                                ; 1       ;
; Selector4~2                                                                                                                ; 1       ;
; Selector4~1                                                                                                                ; 1       ;
; Selector4~0                                                                                                                ; 1       ;
; Selector5~2                                                                                                                ; 1       ;
; Selector5~1                                                                                                                ; 1       ;
; Selector5~0                                                                                                                ; 1       ;
; Selector6~2                                                                                                                ; 1       ;
; Selector6~1                                                                                                                ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~74            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~73            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~72            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~71            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~70            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~69            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[31]~68            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~65            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~64            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~63            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~62            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~61            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~60            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~59            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~58            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~57            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~55            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~54            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~53            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~52            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~51            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~50            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~49            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~48            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~47            ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~46            ; 1       ;
; Selector6~0                                                                                                                ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[37]~75            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[38]~74            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~73            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[35]~72            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~71            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[30]~70            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[32]~67            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[33]~66            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~65            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[25]~64            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~63            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[26]~62            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[27]~61            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[28]~60            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~59            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[20]~58            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~57            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[21]~56            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[22]~55            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[23]~54            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~53            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[15]~52            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~51            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[16]~50            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~49            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[17]~48            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~47            ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|StageOut[18]~46            ; 1       ;
; Selector7~0                                                                                                                ; 1       ;
; min[8]~11                                                                                                                  ; 1       ;
; min[8]~10                                                                                                                  ; 1       ;
; min[7]~9                                                                                                                   ; 1       ;
; min[7]~8                                                                                                                   ; 1       ;
; min[6]~7                                                                                                                   ; 1       ;
; min[6]~6                                                                                                                   ; 1       ;
; min[5]~5                                                                                                                   ; 1       ;
; min[5]~4                                                                                                                   ; 1       ;
; min[4]~3                                                                                                                   ; 1       ;
; min[4]~2                                                                                                                   ; 1       ;
; Selector13~0                                                                                                               ; 1       ;
; Selector14~0                                                                                                               ; 1       ;
; Selector15~0                                                                                                               ; 1       ;
; min[5]~0                                                                                                                   ; 1       ;
; Selector16~1                                                                                                               ; 1       ;
; sec[8]~7                                                                                                                   ; 1       ;
; sec[8]~6                                                                                                                   ; 1       ;
; sec[7]~5                                                                                                                   ; 1       ;
; sec[7]~4                                                                                                                   ; 1       ;
; sec[6]~3                                                                                                                   ; 1       ;
; sec[6]~2                                                                                                                   ; 1       ;
; Selector20~0                                                                                                               ; 1       ;
; Selector21~0                                                                                                               ; 1       ;
; Selector22~0                                                                                                               ; 1       ;
; Selector23~0                                                                                                               ; 1       ;
; Selector24~0                                                                                                               ; 1       ;
; sec[0]~0                                                                                                                   ; 1       ;
; Selector25~0                                                                                                               ; 1       ;
; LessThan3~0                                                                                                                ; 1       ;
; LessThan4~1                                                                                                                ; 1       ;
; LessThan4~0                                                                                                                ; 1       ;
; presclaer:i_presclaer|presclaerFlag~0                                                                                      ; 1       ;
; presclaer:i_presclaer|LessThan1~7                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~6                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~5                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~4                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~3                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~2                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~1                                                                                          ; 1       ;
; presclaer:i_presclaer|LessThan1~0                                                                                          ; 1       ;
; LEDG[9]~reg0                                                                                                               ; 1       ;
; LEDG[8]~reg0                                                                                                               ; 1       ;
; LEDG[7]~reg0                                                                                                               ; 1       ;
; LEDG[6]~reg0                                                                                                               ; 1       ;
; LEDG[5]~reg0                                                                                                               ; 1       ;
; LEDG[4]~reg0                                                                                                               ; 1       ;
; LEDG[3]~reg0                                                                                                               ; 1       ;
; LEDG[2]~reg0                                                                                                               ; 1       ;
; LEDG[1]~reg0                                                                                                               ; 1       ;
; LEDG[0]~reg0                                                                                                               ; 1       ;
; SEG:i_seg3|WideOr0~0                                                                                                       ; 1       ;
; SEG:i_seg3|WideOr1~0                                                                                                       ; 1       ;
; SEG:i_seg3|WideOr2~0                                                                                                       ; 1       ;
; SEG:i_seg3|WideOr3~0                                                                                                       ; 1       ;
; SEG:i_seg3|WideOr4~0                                                                                                       ; 1       ;
; SEG:i_seg3|WideOr5~0                                                                                                       ; 1       ;
; SEG:i_seg3|WideOr6~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr0~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr1~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr2~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr3~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr4~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr5~0                                                                                                       ; 1       ;
; SEG:i_seg2|WideOr6~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr0~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr1~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr2~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr3~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr4~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr5~0                                                                                                       ; 1       ;
; SEG:i_seg1|WideOr6~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr0~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr1~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr2~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr3~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr4~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr5~0                                                                                                       ; 1       ;
; SEG:i_seg0|WideOr6~0                                                                                                       ; 1       ;
; alr_min[8]~25                                                                                                              ; 1       ;
; alr_min[7]~24                                                                                                              ; 1       ;
; alr_min[7]~23                                                                                                              ; 1       ;
; alr_min[6]~22                                                                                                              ; 1       ;
; alr_min[6]~21                                                                                                              ; 1       ;
; alr_min[5]~20                                                                                                              ; 1       ;
; alr_min[5]~19                                                                                                              ; 1       ;
; alr_min[4]~18                                                                                                              ; 1       ;
; alr_min[4]~17                                                                                                              ; 1       ;
; alr_min[3]~16                                                                                                              ; 1       ;
; alr_min[3]~15                                                                                                              ; 1       ;
; alr_min[2]~14                                                                                                              ; 1       ;
; alr_min[2]~13                                                                                                              ; 1       ;
; alr_min[1]~12                                                                                                              ; 1       ;
; alr_min[1]~11                                                                                                              ; 1       ;
; alr_min[0]~10                                                                                                              ; 1       ;
; alr_min[0]~9                                                                                                               ; 1       ;
; alr_sec[8]~25                                                                                                              ; 1       ;
; alr_sec[7]~24                                                                                                              ; 1       ;
; alr_sec[7]~23                                                                                                              ; 1       ;
; alr_sec[6]~22                                                                                                              ; 1       ;
; alr_sec[6]~21                                                                                                              ; 1       ;
; alr_sec[5]~20                                                                                                              ; 1       ;
; alr_sec[5]~19                                                                                                              ; 1       ;
; alr_sec[4]~18                                                                                                              ; 1       ;
; alr_sec[4]~17                                                                                                              ; 1       ;
; alr_sec[3]~16                                                                                                              ; 1       ;
; alr_sec[3]~15                                                                                                              ; 1       ;
; alr_sec[2]~14                                                                                                              ; 1       ;
; alr_sec[2]~13                                                                                                              ; 1       ;
; alr_sec[1]~12                                                                                                              ; 1       ;
; alr_sec[1]~11                                                                                                              ; 1       ;
; alr_sec[0]~10                                                                                                              ; 1       ;
; alr_sec[0]~9                                                                                                               ; 1       ;
; presclaer:i_presclaer|cnt[31]~95                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[30]~94                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[30]~93                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[29]~92                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[29]~91                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[28]~90                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[28]~89                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[27]~88                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[27]~87                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[26]~86                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[26]~85                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[25]~84                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[25]~83                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[24]~82                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[24]~81                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[23]~80                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[23]~79                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[22]~78                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[22]~77                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[21]~76                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[21]~75                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[20]~74                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[20]~73                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[19]~72                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[19]~71                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[18]~70                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[18]~69                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[17]~68                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[17]~67                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[16]~66                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[16]~65                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[15]~64                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[15]~63                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[14]~62                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[14]~61                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[13]~60                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[13]~59                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[12]~58                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[12]~57                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[11]~56                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[11]~55                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[10]~54                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[10]~53                                                                                           ; 1       ;
; presclaer:i_presclaer|cnt[9]~52                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[9]~51                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[8]~50                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[8]~49                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[7]~48                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[7]~47                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[6]~45                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[6]~44                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[5]~43                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[5]~42                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[4]~41                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[4]~40                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[3]~39                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[3]~38                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[2]~37                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[2]~36                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[1]~35                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[1]~34                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[0]~33                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[0]~32                                                                                            ; 1       ;
; presclaer:i_presclaer|cnt[0]                                                                                               ; 1       ;
; presclaer:i_presclaer|cnt[1]                                                                                               ; 1       ;
; presclaer:i_presclaer|cnt[2]                                                                                               ; 1       ;
; presclaer:i_presclaer|cnt[3]                                                                                               ; 1       ;
; presclaer:i_presclaer|cnt[4]                                                                                               ; 1       ;
; presclaer:i_presclaer|cnt[5]                                                                                               ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~2  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~0  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod2|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[4]~9  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~7  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~6  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~5  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~4  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~3  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~2  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod0|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[0]~0  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[5]~8  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_bgm:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~2  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~0  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~2  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod3|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[2]~2  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_8_result_int[1]~0  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_7_result_int[1]~0  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_6_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[4]~7  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~1  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~5  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~4  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~3  ; 1       ;
; lpm_divide:Mod1|lpm_divide_e8m:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~1  ; 1       ;
; Add2~16                                                                                                                    ; 1       ;
; Add2~15                                                                                                                    ; 1       ;
; Add2~14                                                                                                                    ; 1       ;
; Add2~13                                                                                                                    ; 1       ;
; Add2~12                                                                                                                    ; 1       ;
; Add2~11                                                                                                                    ; 1       ;
; Add2~10                                                                                                                    ; 1       ;
; Add2~9                                                                                                                     ; 1       ;
; Add2~8                                                                                                                     ; 1       ;
; Add2~7                                                                                                                     ; 1       ;
; Add2~6                                                                                                                     ; 1       ;
; Add2~5                                                                                                                     ; 1       ;
; Add2~4                                                                                                                     ; 1       ;
; Add2~3                                                                                                                     ; 1       ;
; Add2~2                                                                                                                     ; 1       ;
; Add2~1                                                                                                                     ; 1       ;
; Add2~0                                                                                                                     ; 1       ;
; Add3~16                                                                                                                    ; 1       ;
; Add3~15                                                                                                                    ; 1       ;
; Add3~14                                                                                                                    ; 1       ;
; Add3~13                                                                                                                    ; 1       ;
; Add3~12                                                                                                                    ; 1       ;
; Add3~11                                                                                                                    ; 1       ;
; Add3~10                                                                                                                    ; 1       ;
; Add3~9                                                                                                                     ; 1       ;
; Add3~8                                                                                                                     ; 1       ;
; Add3~7                                                                                                                     ; 1       ;
; Add3~6                                                                                                                     ; 1       ;
; Add3~5                                                                                                                     ; 1       ;
; Add3~4                                                                                                                     ; 1       ;
; Add3~3                                                                                                                     ; 1       ;
; Add3~2                                                                                                                     ; 1       ;
; Add3~1                                                                                                                     ; 1       ;
; Add3~0                                                                                                                     ; 1       ;
; smallSec[8]~25                                                                                                             ; 1       ;
; smallSec[7]~24                                                                                                             ; 1       ;
; smallSec[7]~23                                                                                                             ; 1       ;
; smallSec[6]~22                                                                                                             ; 1       ;
; smallSec[6]~21                                                                                                             ; 1       ;
; smallSec[5]~20                                                                                                             ; 1       ;
; smallSec[5]~19                                                                                                             ; 1       ;
; smallSec[4]~18                                                                                                             ; 1       ;
; smallSec[4]~17                                                                                                             ; 1       ;
; smallSec[3]~16                                                                                                             ; 1       ;
; smallSec[3]~15                                                                                                             ; 1       ;
; smallSec[2]~14                                                                                                             ; 1       ;
; smallSec[2]~13                                                                                                             ; 1       ;
; smallSec[1]~12                                                                                                             ; 1       ;
; smallSec[1]~11                                                                                                             ; 1       ;
; smallSec[0]~10                                                                                                             ; 1       ;
; smallSec[0]~9                                                                                                              ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 539 / 47,787 ( 1 % )   ;
; C16 interconnects     ; 10 / 1,804 ( < 1 % )   ;
; C4 interconnects      ; 247 / 31,272 ( < 1 % ) ;
; Direct links          ; 207 / 47,787 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 323 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 17 / 1,775 ( < 1 % )   ;
; R4 interconnects      ; 225 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.98) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 2                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 7                            ;
; 15                                          ; 3                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.66) ; Number of LABs  (Total = 47) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 22                           ;
; 1 Clock enable                     ; 6                            ;
; 1 Sync. clear                      ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.47) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 5                            ;
; 14                                           ; 5                            ;
; 15                                           ; 10                           ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.98) ; Number of LABs  (Total = 47) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 3                            ;
; 6                                               ; 6                            ;
; 7                                               ; 10                           ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.43) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 5                            ;
; 3                                           ; 3                            ;
; 4                                           ; 4                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 2                            ;
; 8                                           ; 1                            ;
; 9                                           ; 4                            ;
; 10                                          ; 4                            ;
; 11                                          ; 7                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 2                            ;
; 16                                          ; 2                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 2                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 52           ; 0            ; 52           ; 0            ; 0            ; 88        ; 52           ; 0            ; 88        ; 88        ; 0            ; 29           ; 0            ; 0            ; 21           ; 0            ; 29           ; 21           ; 0            ; 0            ; 0            ; 29           ; 0            ; 0            ; 0            ; 0            ; 0            ; 88        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 36           ; 88           ; 36           ; 88           ; 88           ; 0         ; 36           ; 88           ; 0         ; 0         ; 88           ; 59           ; 88           ; 88           ; 67           ; 88           ; 59           ; 67           ; 88           ; 88           ; 88           ; 59           ; 88           ; 88           ; 88           ; 88           ; 88           ; 0         ; 88           ; 88           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; presclaerFlag      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Alarm_flag         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; smallSec[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sec[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; min[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3_D[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50_2         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BUTTON[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "lab7"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 36 pins of 88 total pins
    Info (169086): Pin BUTTON[3] not assigned to an exact location on the device
    Info (169086): Pin BUTTON[4] not assigned to an exact location on the device
    Info (169086): Pin BUTTON[5] not assigned to an exact location on the device
    Info (169086): Pin BUTTON[6] not assigned to an exact location on the device
    Info (169086): Pin BUTTON[7] not assigned to an exact location on the device
    Info (169086): Pin BUTTON[8] not assigned to an exact location on the device
    Info (169086): Pin BUTTON[9] not assigned to an exact location on the device
    Info (169086): Pin presclaerFlag not assigned to an exact location on the device
    Info (169086): Pin Alarm_flag not assigned to an exact location on the device
    Info (169086): Pin smallSec[0] not assigned to an exact location on the device
    Info (169086): Pin smallSec[1] not assigned to an exact location on the device
    Info (169086): Pin smallSec[2] not assigned to an exact location on the device
    Info (169086): Pin smallSec[3] not assigned to an exact location on the device
    Info (169086): Pin smallSec[4] not assigned to an exact location on the device
    Info (169086): Pin smallSec[5] not assigned to an exact location on the device
    Info (169086): Pin smallSec[6] not assigned to an exact location on the device
    Info (169086): Pin smallSec[7] not assigned to an exact location on the device
    Info (169086): Pin smallSec[8] not assigned to an exact location on the device
    Info (169086): Pin sec[0] not assigned to an exact location on the device
    Info (169086): Pin sec[1] not assigned to an exact location on the device
    Info (169086): Pin sec[2] not assigned to an exact location on the device
    Info (169086): Pin sec[3] not assigned to an exact location on the device
    Info (169086): Pin sec[4] not assigned to an exact location on the device
    Info (169086): Pin sec[5] not assigned to an exact location on the device
    Info (169086): Pin sec[6] not assigned to an exact location on the device
    Info (169086): Pin sec[7] not assigned to an exact location on the device
    Info (169086): Pin sec[8] not assigned to an exact location on the device
    Info (169086): Pin min[0] not assigned to an exact location on the device
    Info (169086): Pin min[1] not assigned to an exact location on the device
    Info (169086): Pin min[2] not assigned to an exact location on the device
    Info (169086): Pin min[3] not assigned to an exact location on the device
    Info (169086): Pin min[4] not assigned to an exact location on the device
    Info (169086): Pin min[5] not assigned to an exact location on the device
    Info (169086): Pin min[6] not assigned to an exact location on the device
    Info (169086): Pin min[7] not assigned to an exact location on the device
    Info (169086): Pin min[8] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50_2~input (placed in PIN B12 (CLK9, DIFFCLK_5p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 36 (unused VREF, 2.5V VCCIO, 7 input, 29 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 27 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 29 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_BYTE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ15_AM1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKOUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_CLKOUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO0_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKIN[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_CLKOUT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO1_D[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3_DP" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 14 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at H6
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at G4
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at G5
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at J7
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at H7
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at E3
    Info (169178): Pin BUTTON[0] uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at D2
    Info (169178): Pin CLOCK_50_2 uses I/O standard 3.3-V LVTTL at B12
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at E4
    Info (169178): Pin BUTTON[1] uses I/O standard 3.3-V LVTTL at G3
    Info (169178): Pin BUTTON[2] uses I/O standard 3.3-V LVTTL at F1
Info (144001): Generated suppressed messages file C:/File/Lec/undergraduate/COSE221-Digital-Logic-Design/Lab7/output_files/lab7.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 208 warnings
    Info: Peak virtual memory: 4964 megabytes
    Info: Processing ended: Thu Jan 26 17:34:46 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/File/Lec/undergraduate/COSE221-Digital-Logic-Design/Lab7/output_files/lab7.fit.smsg.


