static void\r\nF_1 ( void )\r\n{\r\nF_2 ( & V_1 ,\r\n& V_2 ) ;\r\n}\r\nstatic void\r\nF_3 ( void )\r\n{\r\nF_4 ( & V_1 ) ;\r\n}\r\nstatic void\r\nF_5 ( T_1 * V_3 , T_2 * V_4 , T_3 * V_5 )\r\n{\r\nT_4 V_6 , V_7 = 0 ;\r\nT_5 V_8 , V_9 , V_10 = 0 ;\r\nT_5 V_11 , V_12 , V_13 [ 48 ] ;\r\nT_6 V_14 = TRUE ;\r\nT_7 V_15 [ 48 ] ;\r\nT_8 * V_16 = NULL , * V_17 = NULL ;\r\nT_3 * V_18 = NULL , * V_19 = NULL ;\r\nV_6 = F_6 ( V_3 ) ;\r\nF_7 ( V_4 -> V_20 , V_21 , L_1 ) ;\r\nV_17 = F_8 ( V_5 , V_22 , V_3 , 0 , - 1 ,\r\nL_2 ) ;\r\nV_18 = F_9 ( V_17 , V_23 ) ;\r\nF_10 ( V_18 , V_24 , V_3 , V_7 , 1 , V_25 ) ;\r\nV_8 = F_11 ( V_3 , V_7 ) ;\r\nif ( 0 == ( V_8 & 0xC0 ) )\r\n{\r\nT_8 * V_26 ;\r\nV_11 = V_8 & 0x3F ;\r\nF_10 ( V_18 , V_27 , V_3 , V_7 ++ , 1 , V_25 ) ;\r\nif ( ( V_11 < 1 ) || ( V_11 > 48 ) )\r\n{\r\nV_14 = FALSE ;\r\n}\r\nF_10 ( V_18 , V_28 , V_3 , V_7 , 1 , V_25 ) ;\r\nV_12 = F_11 ( V_3 , V_7 ) ;\r\nV_26 = F_10 ( V_18 , V_29 , V_3 , V_7 ++ , 1 , V_25 ) ;\r\nif ( V_12 < V_11 )\r\n{\r\nF_12 ( V_4 , V_26 , & V_30 ) ;\r\nV_14 = FALSE ;\r\n}\r\nif ( V_14 )\r\n{\r\nmemset ( & V_13 , 0xFF , sizeof( V_13 ) ) ;\r\nmemset ( & V_15 , 0xFF , sizeof( V_15 ) ) ;\r\nfor ( V_9 = 0 ; V_9 < 6 ; V_9 ++ )\r\n{\r\nT_5 V_31 ;\r\nV_8 = F_11 ( V_3 , V_7 ++ ) ;\r\nfor ( V_31 = 0 ; V_31 < 8 ; V_31 ++ )\r\n{\r\nif ( V_8 & ( 0x80 >> V_31 ) )\r\n{\r\nV_13 [ V_10 ++ ] = ( V_9 << 3 ) + V_31 + 1 ;\r\n}\r\n}\r\n}\r\nV_19 = F_13 ( V_18 , V_3 , V_7 - 6 , 6 , V_32 , & V_16 ,\r\nL_3 , V_10 ) ;\r\nfor ( V_9 = 0 ; V_9 < V_10 ; V_9 ++ )\r\n{\r\nF_14 ( V_13 [ V_9 ] <= 48 ) ;\r\nV_8 = F_11 ( V_3 , V_7 ) ;\r\nif ( ( V_8 & 0x80 ) == 0x80 )\r\n{\r\nT_5 V_33 ;\r\nT_7 V_34 ;\r\nV_33 = F_11 ( V_3 , V_7 + 1 ) ;\r\nV_34 = ( ( V_8 & 0x7F ) << 8 ) + V_33 ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 , 2 , V_13 [ V_9 ] ,\r\nL_4 ,\r\nV_13 [ V_9 ] , V_34 ) ;\r\nV_7 += 2 ;\r\nV_15 [ V_13 [ V_9 ] - 1 ] = V_34 ;\r\n}\r\nelse if ( ( V_8 & 0xC0 ) == 0 )\r\n{\r\nif ( V_8 == 0 )\r\n{\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_13 [ V_9 ] ,\r\nL_5 ,\r\nV_13 [ V_9 ] , V_8 ) ;\r\n}\r\nelse if ( V_8 < V_13 [ V_9 ] )\r\n{\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_13 [ V_9 ] ,\r\nL_6 ,\r\nV_13 [ V_9 ] , V_15 [ V_8 - 1 ] , V_8 ) ;\r\nV_15 [ V_13 [ V_9 ] - 1 ] = V_15 [ V_8 - 1 ] ;\r\n}\r\nelse\r\n{\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_13 [ V_9 ] ,\r\nL_7 ,\r\nV_13 [ V_9 ] , V_8 ) ;\r\n}\r\n}\r\nelse if ( V_8 == 0x40 )\r\n{\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_13 [ V_9 ] ,\r\nL_8 , V_13 [ V_9 ] ) ;\r\nV_15 [ V_13 [ V_9 ] - 1 ] = 0xFFFE ;\r\n}\r\nelse if ( V_8 == 0x41 )\r\n{\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_13 [ V_9 ] ,\r\nL_9 , V_13 [ V_9 ] ) ;\r\nV_15 [ V_13 [ V_9 ] - 1 ] = 0xFFFE ;\r\n}\r\nelse\r\n{\r\nF_15 ( V_19 , V_35 , V_3 , V_7 , 1 , V_13 [ V_9 ] ,\r\nL_10 , V_13 [ V_9 ] , V_8 ) ;\r\nV_15 [ V_13 [ V_9 ] - 1 ] = 0xFFFE ;\r\n}\r\n}\r\nF_16 ( V_16 , V_3 , V_7 ) ;\r\nV_19 = F_17 ( V_18 , V_3 , V_7 , 0 ,\r\nV_32 , & V_16 , L_11 ) ;\r\nfor ( V_10 = 0 ; V_7 < V_6 ; )\r\n{\r\nif ( V_12 > 48 )\r\nV_12 = 48 ;\r\nwhile ( ( V_10 < V_12 ) && ( V_15 [ V_10 ] != 0xFFFF ) )\r\n{\r\nV_10 ++ ;\r\n}\r\nif ( V_10 >= V_12 )\r\nbreak;\r\nV_8 = F_11 ( V_3 , V_7 ) ;\r\nif ( ( V_8 & 0x80 ) == 0x80 )\r\n{\r\nif ( ( V_7 + 1 ) < V_6 )\r\n{\r\nT_5 V_33 ;\r\nT_7 V_34 ;\r\nV_33 = F_11 ( V_3 , V_7 + 1 ) ;\r\nV_34 = ( ( V_8 & 0x7F ) << 8 ) + V_33 ;\r\nV_15 [ V_10 ] = V_34 ;\r\nV_10 ++ ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 , 2 , V_10 ,\r\nL_12 ,\r\nV_10 , V_34 ) ;\r\nV_7 += 2 ;\r\n}\r\nelse\r\n{\r\n++ V_10 ;\r\n}\r\n}\r\nelse if ( V_8 && ( ( V_8 & 0xC0 ) == 0 ) )\r\n{\r\nif ( V_8 < V_10 )\r\n{\r\nV_15 [ V_10 ] = V_15 [ V_8 - 1 ] ;\r\nV_10 ++ ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_10 ,\r\nL_6 ,\r\nV_10 , V_15 [ V_8 - 1 ] , V_8 ) ;\r\n}\r\nelse\r\n{\r\nV_10 ++ ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_10 ,\r\nL_7 ,\r\nV_10 , V_8 ) ;\r\n}\r\n}\r\nelse if ( V_8 == 0x40 )\r\n{\r\nV_10 ++ ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_10 ,\r\nL_8 , V_10 ) ;\r\n}\r\nelse if ( V_8 == 0x41 )\r\n{\r\nV_10 ++ ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 ++ , 1 , V_10 ,\r\nL_9 , V_10 ) ;\r\n}\r\nelse\r\n{\r\nV_10 ++ ;\r\nF_15 ( V_19 , V_35 , V_3 , V_7 , 1 , V_10 ,\r\nL_10 , V_10 , V_8 ) ;\r\n}\r\n}\r\nF_16 ( V_16 , V_3 , V_7 ) ;\r\nF_10 ( V_18 , V_36 , V_3 , V_7 , - 1 , V_37 ) ;\r\n}\r\n}\r\n}\r\nstatic int\r\nF_18 ( T_1 * V_3 , T_2 * V_4 , T_3 * V_38 , void * T_9 V_39 )\r\n{\r\nT_10 * V_40 = NULL ;\r\nT_5 V_41 , V_42 , V_43 , V_44 ;\r\nT_11 V_7 ;\r\nT_8 * V_45 , * V_46 , * V_47 ;\r\nT_3 * V_48 ;\r\nT_1 * V_49 = NULL , * V_50 = NULL ;\r\nV_7 = 0 ;\r\nV_41 = F_11 ( V_3 , V_7 ) ;\r\nV_45 = F_8 ( V_38 , V_22 , V_3 , 0 , - 1 ,\r\nL_13 , V_41 & 3 ) ;\r\nF_7 ( V_4 -> V_20 , V_51 , L_14 ) ;\r\nV_48 = F_9 ( V_45 , V_52 ) ;\r\nF_19 ( V_48 , V_53 , V_3 , V_7 , 1 , V_41 ) ;\r\nF_19 ( V_48 , V_54 , V_3 , V_7 , 1 , V_41 ) ;\r\nV_46 = F_19 ( V_48 , V_55 , V_3 , V_7 , 1 , V_41 ) ;\r\nF_19 ( V_48 , V_56 , V_3 , V_7 , 1 , V_41 ) ;\r\nV_47 = F_19 ( V_48 , V_57 , V_3 , V_7 , 1 , V_41 ) ;\r\nV_44 = V_41 & 0x0F ;\r\nV_43 = ( V_41 & 0x60 ) >> 5 ;\r\nV_42 = ( V_41 & 0x10 ) >> 4 ;\r\nif ( V_43 == 1 )\r\n{\r\nswitch ( V_44 )\r\n{\r\ncase 0x00 :\r\ncase 0x08 :\r\nV_4 -> V_58 = TRUE ;\r\nV_40 = F_20 ( & V_1 ,\r\nV_3 , V_7 , V_4 , 0 , NULL ,\r\nV_44 & 0x03 , V_59 + 1 , ! V_42 ) ;\r\nV_49 = F_21 ( V_3 , V_7 , V_4 , L_15 ,\r\nV_40 , & V_60 , NULL , V_48 ) ;\r\nbreak;\r\ncase 0x01 :\r\ncase 0x02 :\r\ncase 0x03 :\r\nV_4 -> V_58 = TRUE ;\r\nV_7 ++ ;\r\nV_40 = F_20 ( & V_1 ,\r\nV_3 , V_7 , V_4 , 0 , NULL ,\r\nV_44 , V_59 , ! V_42 ) ;\r\nV_49 = F_21 ( V_3 , V_7 , V_4 , L_15 ,\r\nV_40 , & V_60 , NULL , V_48 ) ;\r\nbreak;\r\ncase 0x0F :\r\nF_12 ( V_4 , V_47 , & V_61 ) ;\r\nF_22 ( V_3 , V_4 , V_48 ) ;\r\nbreak;\r\ndefault:\r\nF_12 ( V_4 , V_47 , & V_62 ) ;\r\nF_22 ( V_3 , V_4 , V_48 ) ;\r\nbreak;\r\n}\r\nif ( V_49 )\r\n{\r\nV_7 = 0 ;\r\nV_41 = F_11 ( V_49 , V_7 ++ ) ;\r\nV_50 = F_23 ( V_49 , V_7 ) ;\r\nif ( V_41 & 0x08 )\r\n{\r\nF_5 ( V_50 , V_4 , V_38 ) ;\r\n}\r\nelse\r\n{\r\nF_24 ( V_63 , V_50 , V_4 , V_38 ) ;\r\n}\r\n}\r\n}\r\nelse\r\n{\r\nF_12 ( V_4 , V_46 , & V_64 ) ;\r\nF_22 ( V_3 , V_4 , V_48 ) ;\r\n}\r\nreturn F_25 ( V_3 ) ;\r\n}\r\nvoid\r\nF_26 ( void )\r\n{\r\nstatic T_12 V_65 [] =\r\n{\r\n{ & V_54 ,\r\n{ L_16 , L_17 ,\r\nV_66 , V_67 , NULL , 0x80 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_55 ,\r\n{ L_18 , L_19 ,\r\nV_66 , V_69 , F_27 ( V_70 ) , 0x60 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_56 ,\r\n{ L_20 , L_21 ,\r\nV_66 , V_69 , NULL , 0x10 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_57 ,\r\n{ L_22 , L_23 ,\r\nV_66 , V_69 , F_27 ( V_71 ) , 0x0F ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_24 ,\r\n{ L_24 , L_25 ,\r\nV_66 , V_69 , F_27 ( V_72 ) , 0xC0 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_27 ,\r\n{ L_26 , L_27 ,\r\nV_66 , V_69 | V_73 , F_28 ( V_74 ) , 0x3F ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_28 ,\r\n{ L_28 , L_29 ,\r\nV_66 , V_69 , NULL , 0xC0 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_29 ,\r\n{ L_30 , L_31 ,\r\nV_66 , V_69 , NULL , 0x3F ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_35 ,\r\n{ L_32 , L_33 ,\r\nV_66 , V_69 , NULL , 0x0 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_36 ,\r\n{ L_34 , L_35 ,\r\nV_75 , V_76 , NULL , 0x0 ,\r\nNULL , V_68 }\r\n} ,\r\n{ & V_53 ,\r\n{ L_36 , L_37 ,\r\nV_66 , V_67 , NULL , 0x0 ,\r\nNULL , V_68 }\r\n} ,\r\n#if 0\r\n{ &hf_gsm_cbch_sched_msg_id,\r\n{ "GSM CBCH Schedule Message ID", "gsm_cbch.sched_msg_id",\r\nFT_UINT16, BASE_DEC, NULL, 0x0,\r\nNULL, HFILL}\r\n},\r\n#endif\r\n{ & V_77 ,\r\n{ L_38 ,\r\nL_39 ,\r\nV_78 , V_76 , NULL , 0x0 ,\r\nL_40 , V_68\r\n}\r\n} ,\r\n{ & V_79 ,\r\n{ L_41 ,\r\nL_42 ,\r\nV_78 , V_76 , NULL , 0x0 ,\r\nL_43 , V_68\r\n}\r\n} ,\r\n{ & V_80 ,\r\n{ L_44 ,\r\nL_45 ,\r\nV_78 , V_76 , NULL , 0x0 ,\r\nL_46 , V_68\r\n}\r\n} ,\r\n{ & V_81 ,\r\n{ L_47 ,\r\nL_48 ,\r\nV_78 , V_76 , NULL , 0x0 ,\r\nL_49 , V_68\r\n}\r\n} ,\r\n{ & V_82 ,\r\n{ L_50 ,\r\nL_51 ,\r\nV_83 , V_76 , NULL , 0x0 ,\r\nL_52 , V_68\r\n}\r\n} ,\r\n{ & V_84 ,\r\n{ L_53 ,\r\nL_54 ,\r\nV_85 , V_69 , NULL , 0x0 ,\r\nL_55 , V_68\r\n}\r\n} ,\r\n{ & V_86 ,\r\n{ L_56 ,\r\nL_57 ,\r\nV_83 , V_76 , NULL , 0x0 ,\r\nL_58 , V_68\r\n}\r\n} ,\r\n{ & V_87 ,\r\n{ L_59 ,\r\nL_60 ,\r\nV_85 , V_69 , NULL , 0x0 ,\r\nL_61 , V_68\r\n}\r\n} ,\r\n{ & V_88 ,\r\n{ L_62 ,\r\nL_63 ,\r\nV_83 , V_76 , NULL , 0x0 ,\r\nNULL , V_68\r\n}\r\n} ,\r\n{ & V_89 ,\r\n{ L_64 ,\r\nL_65 ,\r\nV_90 , V_76 , NULL , 0x0 ,\r\nNULL , V_68\r\n}\r\n}\r\n} ;\r\nstatic T_13 * V_91 [] = {\r\n& V_52 ,\r\n& V_23 ,\r\n& V_32 ,\r\n& V_92 ,\r\n& V_93 ,\r\n} ;\r\nT_14 * V_94 ;\r\nstatic T_15 V_95 [] = {\r\n{ & V_30 , { L_66 , V_96 , V_97 , L_67 , V_98 } } ,\r\n{ & V_61 , { L_68 , V_96 , V_99 , L_69 , V_98 } } ,\r\n{ & V_62 , { L_70 , V_96 , V_99 , L_71 , V_98 } } ,\r\n{ & V_64 , { L_72 , V_96 , V_97 , L_73 , V_98 } } ,\r\n} ;\r\nV_22 = F_29 ( L_74 , L_75 , L_76 ) ;\r\nF_30 ( V_22 , V_65 , F_31 ( V_65 ) ) ;\r\nV_94 = F_32 ( V_22 ) ;\r\nF_33 ( V_94 , V_95 , F_31 ( V_95 ) ) ;\r\nF_34 ( L_76 , F_18 , V_22 ) ;\r\nF_35 ( F_1 ) ;\r\nF_36 ( F_3 ) ;\r\nF_37 ( V_91 , F_31 ( V_91 ) ) ;\r\n}\r\nvoid\r\nF_38 ( void )\r\n{\r\nV_63 = F_39 ( L_77 , V_22 ) ;\r\n}
