\newpage
\section{Réalisation }
\label{sec:impl}

\subsection{L'ALU}
\label{sec:real1}

\paragraph{Composition}Notre ALU est donc composé de :
\begin{itemize}
\item 2 Entrées sur 4 Bits
\item 1 Sortie sur 4 Bits
\item 8 Opérations (Dont un Full Adder)
\item 1 Multiplexeur 4Bits, 8 vers 1 
\end{itemize}

\paragraph{}Voici le tableau des instructions de l'ALU:
\begin{table}[H]
\centering
\begin{tabular}{|l|l|}
\bf Opération & \bf Code d'Opération \\
\hline
ADD & 000 \\
OR & 001 \\
AND & 010 \\
NOT & 011 \\
SUBSTRACT & 100 \\
NOR & 101 \\
NAND & 110 \\
NXOR & 111 \\
\end{tabular}
\caption{Code opération de l'ALU}
\label{tab:alucode}
\end{table}


\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/ALU_PROC.png}
		\caption{Schéma complet de l'ALU}
	\label{fig:alu}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/ALU.png}
		\caption{Schéma d'un ALU 1bit}
	\label{fig:mux}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/fulladder.png}
		\caption{Schéma du FullAdder}
	\label{fig:fulladder}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/MUX.png}
		\caption{Schéma du Multiplexeur}
	\label{fig:mux}
\end{figure}

\subsection{Le banc de registre}
\label{sec:real2}

\paragraph{} Notre banc de registre est composé de:
\begin{itemize}
\item Une entrée 4 bits
\item 2 sorties 4 bits
\item Un decodeur sur 2 bits en entrée
\item Un bit de validation pour l'écriture
\item 4 registres 4 bits
\item 2 sélecteurs de registre (un pour le BUS X et l'autre pour le BUS Y)
\end{itemize}

\paragraph{Problème rencontré}La bascule D que nous avons concu (grace aux schéma du cours), créait des problème d'oscillation lors du fonctionnement du registre, nous avons donc utilisé les registres implementé dans Logisim pour notre registre 4 bit. Nous avons préferé utilisé les registres de Logisim plutot que de remplacé les Bascule D par des D Latch, malgré que ces derniers fonctionnait très bien, car nous voulions profiter des avantages que nous offrait l'utilisation de l'horloge native à Logisim, notamment l'insensibilité au changement du signal entre deux front d'horloge, et ainsi anticiper un eventuel futur disfonctionnement du banc de registre.

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/REGFILE.png}
		\caption{Schéma du banc de registres}
	\label{fig:REGFILE}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/REG4bits.png}
		\caption{Schéma d'un registre 4bits}
	\label{fig:REG 4 bits}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/REGSEL.png}
		\caption{Schéma du sélecteur de registre}
	\label{fig:REGSEL}
\end{figure}

\subsection{L'Unité d'adressage}
\label{sec:real3}
\paragraph{}Notre Unité d'adressage est composé de 2 parties:
\begin{itemize}
\item Partie Instructions:
\begin{itemize}
\item 1 entrée 4bits (Adresse de la prochaine instructions)
\item 2 sorties 4bits (Adresse de l'instruction en cours; Une sortie pour la mémoire d'instruction; Une sortie pour l'Unité de controle destiné au calcul de l'adresse de la prochaine instruction)
\item Un registre d'adresse 4bits
\item Un bit de validation d'écriture
\end{itemize}
\item Partie Données
\begin{itemize}
\item 1 entrée 4bits
\item 1 sortie 4bits 
\item 1 bit de validation d'écriture dans la mémoire de données
\end{itemize}
\end{itemize}

\paragraph{Problème rencontré}Nous pouvons remarquer que la partie gérant la mémoire de données ne contient pas de registre d'adresse, en effet nous n'avons pas compris le rôle de ce registre, et son implementation provoque un disfonctionnement dans notre processeur du au retard provoqué sur l'arrivé de l'information à la mémoire RAM.

\begin{figure}[H]
	\centering
		\includegraphics[width=10cm,height=6cm]{./img/UA.png}
		\caption{Schéma complet de l'Unité d'adressage}
	\label{fig:UA}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=4cm,height=6cm]{./img/PC.png}
		\caption{Schéma du registre d'adresse d'instruction (PC)}
	\label{fig:PC}
\end{figure}

\subsection{L'unité de contrôle}
\label{sec:real4}

\paragraph{} Notre unité de contrôle est composée d'un registre d'instruction ainsi que de multiple décodeur d'instruction, s'occupant chacun d'une partie de l'instruction, et de plusieurs selecteurs de sorties.

\paragraph{Problème rencontré} Bien que nous l'ayons implémenté, la sortie Fetch nous à posé problème, en effet nous ne comprenons son rôle dans le processeur, c'est pourquoi la sortie est tout de même branché à une constante (elle doit visiblement être constament à 1) mais pas utilisé.

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/UC.png}
		\caption{Schéma complet de l'Unité de contrôle}
	\label{fig:UC}
\end{figure}

\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/ReadSelector.png}
		\caption{Schéma complet du sélecteur de lecture}
	\label{fig:ReadSelector}
\end{figure}

\subsection{Le CPU}
\label{sec:real5}
\paragraph{}Enfin notre CPU relie tous les composants vu ci dessus, ainsi que la mémoire RAM servant de mémoire de données ainsi qu'une mémoire ROM contenant le programme du processeur (la mémoire d'instruction).

\paragraph{}Voici le tableau des instructions du processeur:
\begin{table}[H]
\centering
\begin{tabular}{|l|l|}
\bf Opération & \bf Code d'Opération \\
\hline
ADD & 0000 \\
OR & 0001 \\
AND & 0010 \\
NOT & 0011 \\
SUBSTRACT & 0101 \\
LOAD & 0100 \\
STORE & 1000 \\
\end{tabular}
\caption{Code opération du CPU}
\label{tab:opcode}
\end{table}


\begin{figure}[H]
	\centering
		\includegraphics[width=0.75\textwidth]{./img/CPU.png}
		\caption{Schéma complet du processeur}
	\label{fig:CPU}
\end{figure}