TimeQuest Timing Analyzer report for Uart
Wed Apr 13 10:59:58 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; Uart                                                ;
; Device Family      ; Cyclone II                                          ;
; Device Name        ; EP2C8Q208C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Unavailable                                         ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 245.1 MHz ; 245.1 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.080 ; -137.708      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.941 ; -88.013               ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                        ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -3.080 ; Bps_select:Bps_tx|cnt[1]        ; Bps_select:Bps_tx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.120      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.972 ; Bps_select:Bps_tx|cnt[0]        ; Bps_select:Bps_tx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.012      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.925 ; Bps_select:Bps_tx|cnt[3]        ; Bps_select:Bps_tx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.965      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.825 ; Bps_select:Bps_rx|cnt[12]       ; Bps_select:Bps_rx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.865      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.714 ; Bps_select:Bps_tx|flag          ; Bps_select:Bps_tx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.755      ;
; -2.644 ; Bps_select:Bps_tx|num[1]        ; Uart_tx:Uart_tx_inst|rs232_tx ; clk          ; clk         ; 1.000        ; 0.001      ; 3.685      ;
; -2.613 ; Uart_rx:Uart_rx_inst|rx_data[3] ; Uart_tx:Uart_tx_inst|rs232_tx ; clk          ; clk         ; 1.000        ; 0.001      ; 3.654      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.602 ; Bps_select:Bps_rx|cnt[11]       ; Bps_select:Bps_rx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.642      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.583 ; Bps_select:Bps_rx|flag          ; Bps_select:Bps_rx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.624      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
; -2.564 ; Bps_select:Bps_tx|cnt[2]        ; Bps_select:Bps_tx|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.604      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; Bps_select:Bps_tx|num[1]          ; Bps_select:Bps_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_tx|num[2]          ; Bps_select:Bps_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_tx|num[3]          ; Bps_select:Bps_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_rx|num[0]          ; Bps_select:Bps_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_rx|num[1]          ; Bps_select:Bps_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_rx|num[2]          ; Bps_select:Bps_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_rx|num[3]          ; Bps_select:Bps_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_rx|flag            ; Bps_select:Bps_rx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Bps_select:Bps_tx|flag            ; Bps_select:Bps_tx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[2] ; Uart_rx:Uart_rx_inst|rx_data_r[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[3] ; Uart_rx:Uart_rx_inst|rx_data_r[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; Uart_rx:Uart_rx_inst|in_1         ; Uart_rx:Uart_rx_inst|in_2         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.753 ; Bps_select:Bps_rx|cnt[12]         ; Bps_select:Bps_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.777 ; Bps_select:Bps_tx|cnt[12]         ; Bps_select:Bps_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 1.122 ; Uart_rx:Uart_rx_inst|in_2         ; Bps_select:Bps_rx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.428      ;
; 1.152 ; Bps_select:Bps_tx|cnt[12]         ; Bps_select:Bps_tx|sel_data        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.459      ;
; 1.176 ; Bps_select:Bps_rx|cnt[7]          ; Bps_select:Bps_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; Bps_select:Bps_tx|cnt[1]          ; Bps_select:Bps_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Bps_select:Bps_tx|cnt[4]          ; Bps_select:Bps_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; Bps_select:Bps_rx|cnt[11]         ; Bps_select:Bps_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.181 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.184 ; Bps_select:Bps_tx|cnt[8]          ; Bps_select:Bps_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; Bps_select:Bps_rx|cnt[9]          ; Bps_select:Bps_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.195 ; Bps_select:Bps_tx|cnt[10]         ; Bps_select:Bps_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; Bps_select:Bps_rx|cnt[2]          ; Bps_select:Bps_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.195 ; Bps_select:Bps_rx|cnt[5]          ; Bps_select:Bps_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.196 ; Bps_select:Bps_rx|cnt[0]          ; Bps_select:Bps_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.199 ; Bps_select:Bps_tx|cnt[11]         ; Bps_select:Bps_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; Uart_rx:Uart_rx_inst|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; Uart_rx:Uart_rx_inst|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; Uart_rx:Uart_rx_inst|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.508      ;
; 1.207 ; Uart_rx:Uart_rx_inst|rx_data_r[3] ; Uart_rx:Uart_rx_inst|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.208 ; Bps_select:Bps_rx|num[0]          ; Bps_select:Bps_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.211 ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; Uart_rx:Uart_rx_inst|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.221 ; Bps_select:Bps_rx|sel_data        ; Bps_select:Bps_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.224 ; Uart_rx:Uart_rx_inst|in_1         ; Bps_select:Bps_rx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.225 ; Bps_select:Bps_tx|cnt[0]          ; Bps_select:Bps_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.230 ; Bps_select:Bps_tx|cnt[3]          ; Bps_select:Bps_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; Bps_select:Bps_rx|cnt[8]          ; Bps_select:Bps_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; Bps_select:Bps_rx|cnt[10]         ; Bps_select:Bps_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; Bps_select:Bps_tx|cnt[5]          ; Bps_select:Bps_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.233 ; Bps_select:Bps_rx|cnt[6]          ; Bps_select:Bps_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.237 ; Bps_select:Bps_tx|cnt[7]          ; Bps_select:Bps_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.238 ; Bps_select:Bps_tx|cnt[9]          ; Bps_select:Bps_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.243 ; Bps_select:Bps_rx|cnt[4]          ; Bps_select:Bps_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.243 ; Bps_select:Bps_rx|cnt[3]          ; Bps_select:Bps_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; Bps_select:Bps_rx|cnt[1]          ; Bps_select:Bps_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.451 ; Bps_select:Bps_rx|num[0]          ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.757      ;
; 1.465 ; Bps_select:Bps_tx|cnt[2]          ; Bps_select:Bps_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.771      ;
; 1.493 ; Bps_select:Bps_rx|flag            ; Bps_select:Bps_rx|num[0]          ; clk          ; clk         ; 0.000        ; -0.008     ; 1.791      ;
; 1.544 ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; Uart_rx:Uart_rx_inst|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.850      ;
; 1.548 ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; Uart_rx:Uart_rx_inst|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.855      ;
; 1.571 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.877      ;
; 1.575 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.575 ; Bps_select:Bps_rx|num[3]          ; Bps_select:Bps_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.611 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|sel_data        ; clk          ; clk         ; 0.000        ; 0.001      ; 1.918      ;
; 1.654 ; Bps_select:Bps_rx|cnt[12]         ; Bps_select:Bps_rx|sel_data        ; clk          ; clk         ; 0.000        ; -0.009     ; 1.951      ;
; 1.655 ; Bps_select:Bps_rx|num[1]          ; Bps_select:Bps_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; Bps_select:Bps_rx|cnt[7]          ; Bps_select:Bps_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; Bps_select:Bps_rx|cnt[11]         ; Bps_select:Bps_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; Bps_select:Bps_tx|cnt[1]          ; Bps_select:Bps_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.962      ;
; 1.660 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.966      ;
; 1.663 ; Bps_select:Bps_tx|cnt[8]          ; Bps_select:Bps_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.969      ;
; 1.665 ; Bps_select:Bps_rx|cnt[9]          ; Bps_select:Bps_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.971      ;
; 1.674 ; Bps_select:Bps_tx|cnt[10]         ; Bps_select:Bps_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.980      ;
; 1.674 ; Bps_select:Bps_rx|cnt[2]          ; Bps_select:Bps_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.980      ;
; 1.674 ; Bps_select:Bps_rx|cnt[0]          ; Bps_select:Bps_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.980      ;
; 1.678 ; Bps_select:Bps_tx|cnt[11]         ; Bps_select:Bps_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.984      ;
; 1.697 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.701 ; Bps_select:Bps_tx|cnt[0]          ; Bps_select:Bps_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.704 ; Bps_select:Bps_rx|sel_data        ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.010      ;
; 1.705 ; Bps_select:Bps_rx|sel_data        ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.710 ; Bps_select:Bps_tx|cnt[3]          ; Bps_select:Bps_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; Bps_select:Bps_rx|cnt[10]         ; Bps_select:Bps_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.710 ; Bps_select:Bps_rx|cnt[8]          ; Bps_select:Bps_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.713 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.713 ; Bps_select:Bps_rx|cnt[6]          ; Bps_select:Bps_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.713 ; Bps_select:Bps_tx|cnt[5]          ; Bps_select:Bps_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.019      ;
; 1.716 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.022      ;
; 1.717 ; Bps_select:Bps_tx|cnt[7]          ; Bps_select:Bps_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.023      ;
; 1.718 ; Bps_select:Bps_tx|cnt[9]          ; Bps_select:Bps_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.723 ; Bps_select:Bps_rx|cnt[4]          ; Bps_select:Bps_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.723 ; Bps_select:Bps_rx|cnt[3]          ; Bps_select:Bps_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.029      ;
; 1.724 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.724 ; Bps_select:Bps_rx|cnt[1]          ; Bps_select:Bps_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.741 ; Bps_select:Bps_rx|cnt[7]          ; Bps_select:Bps_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.047      ;
; 1.742 ; Bps_select:Bps_tx|cnt[1]          ; Bps_select:Bps_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.048      ;
; 1.746 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.749 ; Bps_select:Bps_tx|cnt[8]          ; Bps_select:Bps_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.055      ;
; 1.751 ; Bps_select:Bps_rx|cnt[9]          ; Bps_select:Bps_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.057      ;
; 1.760 ; Bps_select:Bps_tx|cnt[10]         ; Bps_select:Bps_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.066      ;
; 1.760 ; Bps_select:Bps_rx|cnt[2]          ; Bps_select:Bps_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.066      ;
; 1.760 ; Bps_select:Bps_rx|cnt[0]          ; Bps_select:Bps_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 2.066      ;
; 1.765 ; Bps_select:Bps_rx|num[0]          ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.071      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[10]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[10]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[11]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[11]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[12]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[12]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|flag            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|flag            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|sel_data        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|sel_data        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[10]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[10]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[11]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[11]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[12]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[12]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[4]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[4]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[5]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[5]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[6]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[6]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[7]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[7]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[8]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[8]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[9]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[9]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|flag            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|flag            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[0]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[0]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[1]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[1]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[2]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[2]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[3]          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[3]          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|sel_data        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|sel_data        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_1         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_1         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_2         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_2         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[0]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[0]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[1]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[1]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[2]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[2]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[3]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[3]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[4]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[4]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[5]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[5]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[6]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[6]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[7]   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[7]   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data_r[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data_r[1] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 5.175 ; 5.175 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -4.418 ; -4.418 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.817 ; 7.817 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.817 ; 7.817 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.348 ; -10.317       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -59.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.348 ; Bps_select:Bps_tx|cnt[1]  ; Bps_select:Bps_tx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.380      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.328 ; Bps_select:Bps_tx|cnt[3]  ; Bps_select:Bps_tx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.360      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.316 ; Bps_select:Bps_tx|cnt[0]  ; Bps_select:Bps_tx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.348      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.273 ; Bps_select:Bps_rx|cnt[12] ; Bps_select:Bps_rx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.305      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.226 ; Bps_select:Bps_tx|flag    ; Bps_select:Bps_tx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.259      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[8]  ; Bps_select:Bps_rx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.216 ; Bps_select:Bps_rx|cnt[11] ; Bps_select:Bps_rx|cnt[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.248      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[0]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[1]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[2]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[4]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
; -0.210 ; Bps_select:Bps_rx|flag    ; Bps_select:Bps_rx|cnt[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.243      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Bps_select:Bps_tx|num[1]          ; Bps_select:Bps_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_tx|num[2]          ; Bps_select:Bps_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_tx|num[3]          ; Bps_select:Bps_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_rx|num[0]          ; Bps_select:Bps_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_rx|num[1]          ; Bps_select:Bps_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_rx|num[2]          ; Bps_select:Bps_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_rx|num[3]          ; Bps_select:Bps_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_rx|flag            ; Bps_select:Bps_rx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Bps_select:Bps_tx|flag            ; Bps_select:Bps_tx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[2] ; Uart_rx:Uart_rx_inst|rx_data_r[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[3] ; Uart_rx:Uart_rx_inst|rx_data_r[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Uart_rx:Uart_rx_inst|in_1         ; Uart_rx:Uart_rx_inst|in_2         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Bps_select:Bps_rx|cnt[12]         ; Bps_select:Bps_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.253 ; Bps_select:Bps_tx|cnt[12]         ; Bps_select:Bps_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.355 ; Uart_rx:Uart_rx_inst|in_2         ; Bps_select:Bps_rx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.360 ; Bps_select:Bps_rx|cnt[7]          ; Bps_select:Bps_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Bps_select:Bps_rx|cnt[11]         ; Bps_select:Bps_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Bps_select:Bps_tx|cnt[1]          ; Bps_select:Bps_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Bps_select:Bps_tx|cnt[4]          ; Bps_select:Bps_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; Bps_select:Bps_tx|cnt[8]          ; Bps_select:Bps_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Bps_select:Bps_rx|cnt[9]          ; Bps_select:Bps_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; Bps_select:Bps_tx|cnt[12]         ; Bps_select:Bps_tx|sel_data        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.519      ;
; 0.369 ; Bps_select:Bps_tx|cnt[10]         ; Bps_select:Bps_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; Bps_select:Bps_tx|cnt[0]          ; Bps_select:Bps_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Bps_select:Bps_tx|cnt[11]         ; Bps_select:Bps_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Bps_select:Bps_rx|cnt[0]          ; Bps_select:Bps_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Bps_select:Bps_rx|cnt[2]          ; Bps_select:Bps_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; Bps_select:Bps_rx|cnt[5]          ; Bps_select:Bps_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; Bps_select:Bps_tx|cnt[3]          ; Bps_select:Bps_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Uart_rx:Uart_rx_inst|in_1         ; Bps_select:Bps_rx|flag            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; Bps_select:Bps_rx|cnt[8]          ; Bps_select:Bps_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Bps_select:Bps_rx|cnt[10]         ; Bps_select:Bps_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Bps_select:Bps_tx|cnt[5]          ; Bps_select:Bps_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; Bps_select:Bps_rx|cnt[6]          ; Bps_select:Bps_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; Bps_select:Bps_rx|num[0]          ; Bps_select:Bps_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; Bps_select:Bps_tx|cnt[7]          ; Bps_select:Bps_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Bps_select:Bps_tx|cnt[9]          ; Bps_select:Bps_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; Bps_select:Bps_rx|cnt[1]          ; Bps_select:Bps_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; Bps_select:Bps_rx|cnt[4]          ; Bps_select:Bps_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; Bps_select:Bps_rx|cnt[3]          ; Bps_select:Bps_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; Bps_select:Bps_rx|sel_data        ; Bps_select:Bps_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.406 ; Uart_rx:Uart_rx_inst|rx_data_r[0] ; Uart_rx:Uart_rx_inst|rx_data[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.559      ;
; 0.407 ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; Uart_rx:Uart_rx_inst|rx_data[6]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.560      ;
; 0.408 ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; Uart_rx:Uart_rx_inst|rx_data[5]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.561      ;
; 0.410 ; Uart_rx:Uart_rx_inst|rx_data_r[3] ; Uart_rx:Uart_rx_inst|rx_data[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.563      ;
; 0.412 ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; Uart_rx:Uart_rx_inst|rx_data[4]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.565      ;
; 0.437 ; Bps_select:Bps_tx|cnt[2]          ; Bps_select:Bps_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.589      ;
; 0.472 ; Bps_select:Bps_rx|flag            ; Bps_select:Bps_rx|num[0]          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.617      ;
; 0.473 ; Bps_select:Bps_rx|num[0]          ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.624      ;
; 0.486 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|sel_data        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.639      ;
; 0.494 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.645      ;
; 0.496 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.647      ;
; 0.498 ; Bps_select:Bps_rx|cnt[11]         ; Bps_select:Bps_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; Bps_select:Bps_rx|cnt[7]          ; Bps_select:Bps_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; Bps_select:Bps_tx|cnt[1]          ; Bps_select:Bps_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; Bps_select:Bps_rx|num[3]          ; Bps_select:Bps_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; Bps_select:Bps_rx|cnt[9]          ; Bps_select:Bps_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; Bps_select:Bps_tx|cnt[8]          ; Bps_select:Bps_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; Uart_rx:Uart_rx_inst|rx_data[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.657      ;
; 0.506 ; Bps_select:Bps_rx|num[1]          ; Bps_select:Bps_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; Bps_select:Bps_tx|cnt[10]         ; Bps_select:Bps_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; Bps_select:Bps_tx|cnt[11]         ; Bps_select:Bps_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; Bps_select:Bps_rx|cnt[0]          ; Bps_select:Bps_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.508 ; Bps_select:Bps_rx|cnt[2]          ; Bps_select:Bps_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; Bps_select:Bps_tx|cnt[0]          ; Bps_select:Bps_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; Uart_rx:Uart_rx_inst|rx_data_r[7] ; Uart_rx:Uart_rx_inst|rx_data[7]   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.664      ;
; 0.512 ; Bps_select:Bps_tx|cnt[3]          ; Bps_select:Bps_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; Bps_select:Bps_rx|cnt[10]         ; Bps_select:Bps_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; Bps_select:Bps_rx|cnt[8]          ; Bps_select:Bps_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; Bps_select:Bps_rx|cnt[6]          ; Bps_select:Bps_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; Bps_select:Bps_tx|cnt[5]          ; Bps_select:Bps_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; Bps_select:Bps_rx|cnt[12]         ; Bps_select:Bps_rx|sel_data        ; clk          ; clk         ; 0.000        ; -0.008     ; 0.660      ;
; 0.518 ; Bps_select:Bps_tx|cnt[7]          ; Bps_select:Bps_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Bps_select:Bps_tx|cnt[9]          ; Bps_select:Bps_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; Bps_select:Bps_rx|cnt[1]          ; Bps_select:Bps_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; Bps_select:Bps_rx|cnt[4]          ; Bps_select:Bps_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; Bps_select:Bps_rx|cnt[3]          ; Bps_select:Bps_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.532 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.683      ;
; 0.532 ; Bps_select:Bps_rx|sel_data        ; Uart_rx:Uart_rx_inst|rx_data_r[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.683      ;
; 0.533 ; Bps_select:Bps_rx|sel_data        ; Uart_rx:Uart_rx_inst|rx_data_r[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.684      ;
; 0.533 ; Bps_select:Bps_rx|cnt[7]          ; Bps_select:Bps_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; Bps_select:Bps_tx|cnt[1]          ; Bps_select:Bps_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; Bps_select:Bps_tx|cnt[6]          ; Bps_select:Bps_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.688      ;
; 0.537 ; Bps_select:Bps_rx|cnt[9]          ; Bps_select:Bps_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; Bps_select:Bps_tx|cnt[8]          ; Bps_select:Bps_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; Bps_select:Bps_rx|num[2]          ; Uart_rx:Uart_rx_inst|rx_data_r[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.689      ;
; 0.542 ; Bps_select:Bps_tx|cnt[10]         ; Bps_select:Bps_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; Bps_select:Bps_rx|cnt[0]          ; Bps_select:Bps_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.543 ; Bps_select:Bps_rx|cnt[2]          ; Bps_select:Bps_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.544 ; Bps_select:Bps_tx|cnt[0]          ; Bps_select:Bps_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; Bps_select:Bps_tx|num[2]          ; Uart_tx:Uart_tx_inst|rs232_tx     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|cnt[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|flag            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|flag            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|num[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|num[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_rx|sel_data        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_rx|sel_data        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|cnt[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|flag            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|flag            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|num[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|num[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Bps_select:Bps_tx|sel_data        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Bps_select:Bps_tx|sel_data        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_1         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_1         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|in_2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data_r[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Uart_rx:Uart_rx_inst|rx_data_r[1] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.284 ; 2.284 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.080   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -3.080   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -137.708 ; 0.0   ; 0.0      ; 0.0     ; -88.013             ;
;  clk             ; -137.708 ; 0.000 ; N/A      ; N/A     ; -88.013             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 5.175 ; 5.175 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.999 ; -1.999 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.817 ; 7.817 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.699 ; 3.699 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 827      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 827      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Wed Apr 13 10:59:56 2016
Info: Command: quartus_sta Uart -c Uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.080
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.080      -137.708 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -88.013 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.348
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.348       -10.317 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 396 megabytes
    Info: Processing ended: Wed Apr 13 10:59:58 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


