# UART Protocol Bridge - FPGA Colorlight i9

![Status](https://img.shields.io/badge/status-em%20desenvolvimento-yellow)
![FPGA](https://img.shields.io/badge/FPGA-Colorlight%20i9-blue)
![Protocolo](https://img.shields.io/badge/Protocolo-UART-green)

## Sobre o Projeto

Este projeto demonstra a implementa√ß√£o de uma ponte de protocolo (*Protocol Bridge*) utilizando um FPGA Colorlight i9. O objetivo √© servir como um exemplo fundamental de como FPGAs podem ser usados para "traduzir" sinais entre diferentes interfaces de comunica√ß√£o em hardware.

O sistema √© composto por tr√™s componentes principais:
- **Controle Remoto**: BitDogLab #1
- **Unidade de Processamento**: FPGA Colorlight i9
- **Atuador**: BitDogLab #2

---

## Como Funciona

O fluxo de comunica√ß√£o ocorre da seguinte maneira:

```
[BitDogLab #1] --(UART)--> [FPGA Colorlight i9] --(GPIO)--> [BitDogLab #2]
```

1.  A **BitDogLab #1** l√™ o estado de seus bot√µes e envia comandos via protocolo UART.
2.  O **FPGA** recebe esses comandos e os traduz em tempo real.
3.  Com base no comando recebido, o FPGA controla um pino de sa√≠da GPIO (n√≠vel l√≥gico alto ou baixo).
4.  A **BitDogLab #2** l√™ o estado desse pino GPIO e acende ou apaga seu LED correspondente.

---

## Estrutura do Projeto

```
.
‚îú‚îÄ‚îÄ top.v            # M√≥dulo principal do projeto Verilog
‚îú‚îÄ‚îÄ uart_rx.v        # M√≥dulo de recep√ß√£o UART em Verilog
‚îú‚îÄ‚îÄ bridge.lpf       # Arquivo de constraints do FPGA (pinagem, clocks)
‚îú‚îÄ‚îÄ main.c           # C√≥digo para a BitDogLab #1 (transmissor)
‚îú‚îÄ‚îÄ main2.c          # C√≥digo para a BitDogLab #2 (receptor)
‚îî‚îÄ‚îÄ README.md        # Documenta√ß√£o do projeto
```

---

## Status Atual

** Parte 1 - Implementa√ß√£o UART**

A implementa√ß√£o atual permite que o FPGA compreenda o protocolo UART enviado pela **BitDogLab #1**. Com isso, o FPGA agora possui uma interface de recep√ß√£o UART funcional.

---

## üó∫Ô∏è Roadmap - Pr√≥ximos Passos

O pr√≥ximo grande passo √© migrar a comunica√ß√£o de UART para I2C.

### Arquitetura Proposta

```
[BitDogLab #1] --(I2C)--> [FPGA] --(GPIO)--> [BitDogLab #2]
```

### 1. BitDogLab #1 (O Transmissor)

**Novo Papel**: Mestre I2C (em vez de transmissor UART).

| Aspecto | Detalhes |
| :--- | :--- |
| **Novo C√≥digo** | Programa em C usando a biblioteca I2C do Pico SDK. |
| **Novas Conex√µes** | ‚Ä¢ **SDA** (dados) ‚Üí GP0 do conector I2C0<br>‚Ä¢ **SCL** (clock) ‚Üí GP1 do conector I2C0 |
| **Novo Comando** | Em vez de enviar '''1''' via UART, enviar√° um comando I2C.<br>üì® Exemplo: `"Dispositivo 0x42, receba: 0x01"` |

### 2. FPGA (A Ponte)

**Novo Papel**: Escravo I2C (em vez de receptor UART).

**Mudan√ßas Necess√°rias**:
- **Substituir**: O m√≥dulo `uart_rx.v` ser√° substitu√≠do por um novo `i2c_slave.v`.
- **Novo C√≥digo Verilog**: O m√≥dulo `i2c_slave.v` dever√° ter as seguintes funcionalidades:
  - Monitorar os pinos SDA e SCL para detectar condi√ß√µes de *start* e *stop*.
  - Reconhecer o endere√ßo do FPGA no barramento (ex: `0x42`).
  - Enviar um *acknowledge bit* (ACK) de volta ao mestre no tempo correto.
  - Receber o byte de dados (ex: `0x01`) ap√≥s o endere√ßo.
- **L√≥gica de Sa√≠da**: A l√≥gica de controle do LED permanecer√° a mesma:
  - Se o dado recebido for `0x01` ‚Üí Liga o LED.
  - Se o dado recebido for `0x00` ‚Üí Desliga o LED.

### 3. BitDogLab #2 (O Receptor)

**Nenhuma altera√ß√£o necess√°ria.**

A BitDogLab #2 √© agn√≥stica √† origem do sinal GPIO. Seu c√≥digo e funcionamento permanecem os mesmos.

---