# Plan de vérification formatif

Le but de cette activité est de valider vos choix d'instructions et de vous offrir une rétroaction rapide avant la
rédaction du code VHDL. Dans votre document de maximum 3 pages, présentez brièvement les instructions
SIMD que vous aurez choisies (vous pouvez renvoyer aux annexes) et votre plan de vérification vis-à-vis de
ces instructions. À ce niveau, imaginez au moins un test par instruction qui tente de prouver qu'il existe une
erreur dans le futur code VHDL de vos collègues. C'est plus efficace de prendre le point de vue de l'avocat
du diable...

Votre plan sera évalué sommativement à la validation.
Remettez votre plan de validation en format PDF avant le mardi 10 Juin 2025, 17h00. Le nom du fichier
doit suivre le format cip1-cip2.pdf o`u cip1 et cip2 sont les CIP de chaque étudiant de l'équipe. Il ne faut
pas oublier d'insérer le tiret entre les deux CIP. Le système n'acceptera pas le dépôt si le CIP de l'usager
effectuant le dépˆot n'est pas indiqué dans le nom du fichier.
