
  input  :
    - instr    : {type : "instr_t"} 
  output :
    - uop      : {type : "uop_t"        , init : "uop_t.NOP"   }
    - rs1      : {type : "isaReg_t"     , value: "instr[19:15]"}
    - op1Type  : {type : "op1Type_t"    , init : "op1Type_t.X" }
    - rs2      : {type : "isaReg_t"     , value: "instr[24:20]"}
    - op2Type  : {type : "op2Type_t"    , init : "op2Type_t.X" }
    - rd       : {type : "isaReg_t"     , value: "instr[11:7]"}
    - wbType   : {type : "wbType_t"     , init : "wbType_t.X" }
    - illigal  : {type : "logic"        , init : "1'b0" }
    - ecall    : {type : "logic"        , init : "1'b0" }
    - ebreak   : {type : "logic"        , init : "1'b0" }
    - mret     : {type : "logic"        , init : "1'b0" }
    - sret     : {type : "logic"        , init : "1'b0" }
    - uret     : {type : "logic"        , init : "1'b0" }
  temp : 
    - immType  : {type : "immType_t"    , init : "immType_t.I"}
    - opcode   : {type : "logic[6:0]"   , value: "instr[6:0]"}
    - func3    : {type : "logic[2:0]"   , value: "instr[14:12]"}
    - func7    : {type : "logic[6:0]"   , value: "instr[31:25]"}