TimeQuest Timing Analyzer report for Debug
Sat Oct 17 21:47:54 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 13. Slow Model Setup: 'Clock10'
 14. Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Hold: 'Clock10'
 16. Slow Model Minimum Pulse Width: 'Clock10'
 17. Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'Clock10'
 29. Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'Clock10'
 31. Fast Model Minimum Pulse Width: 'Clock10'
 32. Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Multicorner Timing Analysis Summary
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Debug                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Timing.sdc    ; OK     ; Sat Oct 17 21:47:53 2015 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+
; Clock10                              ; Base      ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000  ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                        ; { CLOCK_50 }                             ;
; PLL_inst|altpll_component|pll|clk[0] ; Generated ; 500.000 ; 2.0 MHz   ; 0.000 ; 250.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; Clock10 ; PLL_inst|altpll_component|pll|inclk[0] ; { PLL_inst|altpll_component|pll|clk[0] } ;
+--------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+----------------------------------------+------------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+-----------+-----------------+--------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                           ; Note ;
+-----------+-----------------+--------------------------------------+------+
; 15.74 MHz ; 15.74 MHz       ; PLL_inst|altpll_component|pll|clk[0] ;      ;
+-----------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------+
; Slow Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 186.842 ; 0.000         ;
; Clock10                              ; 191.785 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.907 ; 0.000         ;
; Clock10                              ; 4.639 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.436 ; 0.000         ;
+--------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+---------+-----------+---------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                               ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 186.842 ; KEY[3]    ; AsyncRegister:registers|registers~3   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.095      ; 13.291     ;
; 186.843 ; KEY[3]    ; AsyncRegister:registers|registers~259 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.095      ; 13.290     ;
; 187.205 ; KEY[1]    ; AsyncRegister:registers|registers~97  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 12.932     ;
; 187.342 ; KEY[1]    ; AsyncRegister:registers|registers~481 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 12.795     ;
; 187.460 ; KEY[1]    ; AsyncRegister:registers|registers~385 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.091      ; 12.669     ;
; 187.466 ; KEY[1]    ; AsyncRegister:registers|registers~257 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.091      ; 12.663     ;
; 187.513 ; KEY[3]    ; AsyncRegister:registers|registers~163 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.100      ; 12.625     ;
; 187.823 ; KEY[1]    ; AsyncRegister:registers|registers~417 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.081      ; 12.296     ;
; 187.825 ; KEY[1]    ; AsyncRegister:registers|registers~353 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 12.314     ;
; 187.841 ; KEY[3]    ; AsyncRegister:registers|registers~387 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.091      ; 12.288     ;
; 188.115 ; KEY[1]    ; AsyncRegister:registers|registers~193 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.110      ; 12.033     ;
; 188.115 ; KEY[1]    ; AsyncRegister:registers|registers~449 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.110      ; 12.033     ;
; 188.139 ; KEY[3]    ; AsyncRegister:registers|registers~451 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.090      ; 11.989     ;
; 188.140 ; KEY[3]    ; AsyncRegister:registers|registers~67  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.090      ; 11.988     ;
; 188.372 ; KEY[1]    ; AsyncRegister:registers|registers~129 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 11.758     ;
; 188.373 ; KEY[1]    ; AsyncRegister:registers|registers~1   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 11.757     ;
; 188.384 ; KEY[3]    ; AsyncRegister:registers|registers~131 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 11.757     ;
; 188.385 ; KEY[1]    ; AsyncRegister:registers|registers~33  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 11.745     ;
; 188.385 ; KEY[3]    ; AsyncRegister:registers|registers~195 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 11.756     ;
; 188.388 ; KEY[1]    ; AsyncRegister:registers|registers~289 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 11.742     ;
; 188.392 ; KEY[1]    ; AsyncRegister:registers|registers~225 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.093      ; 11.739     ;
; 188.392 ; KEY[1]    ; AsyncRegister:registers|registers~161 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.093      ; 11.739     ;
; 188.657 ; KEY[3]    ; AsyncRegister:registers|registers~227 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.100      ; 11.481     ;
; 188.715 ; KEY[3]    ; AsyncRegister:registers|registers~483 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 11.422     ;
; 188.715 ; KEY[3]    ; AsyncRegister:registers|registers~99  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 11.422     ;
; 188.731 ; KEY[3]    ; AsyncRegister:registers|registers~355 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.098      ; 11.405     ;
; 188.748 ; KEY[3]    ; AsyncRegister:registers|registers~35  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 11.393     ;
; 188.777 ; KEY[3]    ; AsyncRegister:registers|registers~419 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 11.357     ;
; 188.897 ; KEY[0]    ; AsyncRegister:registers|registers~320 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.102      ; 11.243     ;
; 188.897 ; KEY[0]    ; AsyncRegister:registers|registers~352 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.102      ; 11.243     ;
; 188.909 ; KEY[0]    ; AsyncRegister:registers|registers~160 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.093      ; 11.222     ;
; 188.909 ; KEY[0]    ; AsyncRegister:registers|registers~224 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.093      ; 11.222     ;
; 189.072 ; KEY[1]    ; AsyncRegister:registers|registers~321 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 11.070     ;
; 189.128 ; KEY[0]    ; AsyncRegister:registers|registers~416 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 11.017     ;
; 189.189 ; KEY[2]    ; AsyncRegister:registers|registers~258 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.083      ; 10.932     ;
; 189.192 ; KEY[2]    ; AsyncRegister:registers|registers~290 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.083      ; 10.929     ;
; 189.310 ; KEY[0]    ; AsyncRegister:registers|registers~480 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 10.832     ;
; 189.314 ; KEY[0]    ; AsyncRegister:registers|registers~448 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 10.823     ;
; 189.315 ; KEY[0]    ; AsyncRegister:registers|registers~384 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 10.822     ;
; 189.560 ; KEY[2]    ; AsyncRegister:registers|registers~98  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 10.579     ;
; 189.560 ; KEY[2]    ; AsyncRegister:registers|registers~66  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 10.579     ;
; 189.681 ; KEY[0]    ; AsyncRegister:registers|registers~128 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.087      ; 10.444     ;
; 189.684 ; KEY[0]    ; AsyncRegister:registers|registers~192 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.087      ; 10.441     ;
; 189.871 ; KEY[2]    ; AsyncRegister:registers|registers~418 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.081      ; 10.248     ;
; 189.874 ; KEY[2]    ; AsyncRegister:registers|registers~322 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.081      ; 10.245     ;
; 189.890 ; KEY[2]    ; AsyncRegister:registers|registers~34  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.245     ;
; 189.890 ; KEY[2]    ; AsyncRegister:registers|registers~2   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.097      ; 10.245     ;
; 189.893 ; KEY[2]    ; AsyncRegister:registers|registers~354 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 10.241     ;
; 189.893 ; KEY[2]    ; AsyncRegister:registers|registers~450 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 10.237     ;
; 189.923 ; KEY[1]    ; AsyncRegister:registers|registers~65  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 10.219     ;
; 190.044 ; KEY[0]    ; AsyncRegister:registers|registers~96  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.084      ; 10.078     ;
; 190.050 ; KEY[0]    ; AsyncRegister:registers|registers~64  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.084      ; 10.072     ;
; 190.056 ; KEY[0]    ; AsyncRegister:registers|registers~0   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 10.064     ;
; 190.239 ; KEY[3]    ; AsyncRegister:registers|registers~291 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.109      ; 9.908      ;
; 190.360 ; KEY[0]    ; AsyncRegister:registers|registers~288 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.083      ; 9.761      ;
; 190.361 ; KEY[0]    ; AsyncRegister:registers|registers~256 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.083      ; 9.760      ;
; 190.473 ; KEY[2]    ; AsyncRegister:registers|registers~194 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.108      ; 9.673      ;
; 190.476 ; KEY[2]    ; AsyncRegister:registers|registers~226 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.108      ; 9.670      ;
; 190.535 ; KEY[2]    ; AsyncRegister:registers|registers~386 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 9.602      ;
; 190.828 ; KEY[2]    ; AsyncRegister:registers|registers~130 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 9.317      ;
; 190.829 ; KEY[2]    ; AsyncRegister:registers|registers~162 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 9.316      ;
; 190.862 ; KEY[3]    ; AsyncRegister:registers|registers~323 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.109      ; 9.285      ;
; 190.949 ; SW[3]     ; AsyncRegister:registers|registers~3   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.095      ; 9.184      ;
; 190.950 ; SW[3]     ; AsyncRegister:registers|registers~259 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.095      ; 9.183      ;
; 191.012 ; SW[1]     ; AsyncRegister:registers|registers~97  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 9.125      ;
; 191.149 ; SW[1]     ; AsyncRegister:registers|registers~481 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 8.988      ;
; 191.233 ; KEY[0]    ; AsyncRegister:registers|registers~32  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.082      ; 8.887      ;
; 191.267 ; SW[1]     ; AsyncRegister:registers|registers~385 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.091      ; 8.862      ;
; 191.273 ; SW[1]     ; AsyncRegister:registers|registers~257 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.091      ; 8.856      ;
; 191.620 ; SW[3]     ; AsyncRegister:registers|registers~163 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.100      ; 8.518      ;
; 191.630 ; SW[1]     ; AsyncRegister:registers|registers~417 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.081      ; 8.489      ;
; 191.632 ; SW[1]     ; AsyncRegister:registers|registers~353 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 8.507      ;
; 191.922 ; SW[7]     ; AsyncRegister:registers|registers~263 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 8.223      ;
; 191.922 ; SW[1]     ; AsyncRegister:registers|registers~193 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.110      ; 8.226      ;
; 191.922 ; SW[1]     ; AsyncRegister:registers|registers~449 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.110      ; 8.226      ;
; 191.948 ; SW[3]     ; AsyncRegister:registers|registers~387 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.091      ; 8.181      ;
; 192.032 ; SW[4]     ; AsyncRegister:registers|registers~100 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.101      ; 8.107      ;
; 192.052 ; KEY[2]    ; AsyncRegister:registers|registers~482 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.108      ; 8.094      ;
; 192.175 ; SW[7]     ; AsyncRegister:registers|registers~39  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 7.966      ;
; 192.179 ; SW[1]     ; AsyncRegister:registers|registers~129 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 7.951      ;
; 192.180 ; SW[1]     ; AsyncRegister:registers|registers~1   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 7.950      ;
; 192.184 ; SW[7]     ; AsyncRegister:registers|registers~455 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.111      ; 7.965      ;
; 192.192 ; SW[1]     ; AsyncRegister:registers|registers~33  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 7.938      ;
; 192.195 ; SW[1]     ; AsyncRegister:registers|registers~289 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.092      ; 7.935      ;
; 192.199 ; SW[1]     ; AsyncRegister:registers|registers~225 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.093      ; 7.932      ;
; 192.199 ; SW[1]     ; AsyncRegister:registers|registers~161 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.093      ; 7.932      ;
; 192.246 ; SW[3]     ; AsyncRegister:registers|registers~451 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.090      ; 7.882      ;
; 192.247 ; SW[3]     ; AsyncRegister:registers|registers~67  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.090      ; 7.881      ;
; 192.251 ; SW[7]     ; AsyncRegister:registers|registers~327 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 7.891      ;
; 192.255 ; SW[7]     ; AsyncRegister:registers|registers~71  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.104      ; 7.887      ;
; 192.282 ; SW[4]     ; AsyncRegister:registers|registers~68  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 7.852      ;
; 192.283 ; SW[4]     ; AsyncRegister:registers|registers~4   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.096      ; 7.851      ;
; 192.313 ; SW[6]     ; AsyncRegister:registers|registers~230 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.108      ; 7.833      ;
; 192.313 ; SW[6]     ; AsyncRegister:registers|registers~198 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.108      ; 7.833      ;
; 192.322 ; SW[6]     ; AsyncRegister:registers|registers~70  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.109      ; 7.825      ;
; 192.381 ; SW[6]     ; AsyncRegister:registers|registers~134 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.107      ; 7.764      ;
; 192.491 ; SW[3]     ; AsyncRegister:registers|registers~131 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 7.650      ;
; 192.492 ; SW[3]     ; AsyncRegister:registers|registers~195 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.103      ; 7.649      ;
; 192.504 ; SW[7]     ; AsyncRegister:registers|registers~103 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 7.633      ;
; 192.505 ; SW[7]     ; AsyncRegister:registers|registers~487 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; 0.099      ; 7.632      ;
+---------+-----------+---------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock10'                                                                                                                    ;
+---------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 191.785 ; MemoryMappedIO:ioHex|out[12] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 8.111      ;
; 191.930 ; MemoryMappedIO:ioHex|out[12] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 7.966      ;
; 192.294 ; MemoryMappedIO:ioHex|out[12] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 7.602      ;
; 192.386 ; MemoryMappedIO:ioHex|out[12] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 7.510      ;
; 192.482 ; MemoryMappedIO:ioHex|out[14] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 7.431      ;
; 192.527 ; MemoryMappedIO:ioHex|out[15] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 7.386      ;
; 192.630 ; MemoryMappedIO:ioHex|out[14] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 7.283      ;
; 192.658 ; MemoryMappedIO:ioHex|out[12] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 7.238      ;
; 192.671 ; MemoryMappedIO:ioHex|out[12] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 7.225      ;
; 192.675 ; MemoryMappedIO:ioHex|out[15] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 7.238      ;
; 192.722 ; MemoryMappedIO:ioHex|out[12] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 7.174      ;
; 192.771 ; MemoryMappedIO:ioHex|out[10] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 7.132      ;
; 192.817 ; MemoryMappedIO:ioHex|out[11] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 7.086      ;
; 192.848 ; MemoryMappedIO:ioHex|out[10] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 7.055      ;
; 192.875 ; MemoryMappedIO:ioHex|out[13] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 7.038      ;
; 192.895 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 7.008      ;
; 192.913 ; MemoryMappedIO:ioLedG|out[3] ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.096     ; 6.991      ;
; 192.992 ; MemoryMappedIO:ioHex|out[14] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.921      ;
; 193.020 ; MemoryMappedIO:ioLedR|out[7] ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 6.877      ;
; 193.023 ; MemoryMappedIO:ioHex|out[13] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.890      ;
; 193.035 ; MemoryMappedIO:ioHex|out[15] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.878      ;
; 193.077 ; MemoryMappedIO:ioLedR|out[3] ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.816      ;
; 193.082 ; MemoryMappedIO:ioHex|out[11] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.821      ;
; 193.087 ; MemoryMappedIO:ioHex|out[14] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.826      ;
; 193.104 ; MemoryMappedIO:ioLedR|out[2] ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.092     ; 6.804      ;
; 193.131 ; MemoryMappedIO:ioHex|out[15] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.782      ;
; 193.136 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.767      ;
; 193.240 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.663      ;
; 193.245 ; MemoryMappedIO:ioHex|out[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.658      ;
; 193.247 ; MemoryMappedIO:ioHex|out[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.656      ;
; 193.248 ; MemoryMappedIO:ioLedG|out[5] ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 6.651      ;
; 193.274 ; MemoryMappedIO:ioHex|out[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.629      ;
; 193.287 ; MemoryMappedIO:ioHex|out[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.616      ;
; 193.289 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.614      ;
; 193.340 ; MemoryMappedIO:ioLedR|out[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.553      ;
; 193.345 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.558      ;
; 193.349 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.554      ;
; 193.356 ; MemoryMappedIO:ioHex|out[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.557      ;
; 193.371 ; MemoryMappedIO:ioHex|out[14] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.542      ;
; 193.383 ; MemoryMappedIO:ioHex|out[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.530      ;
; 193.403 ; MemoryMappedIO:ioHex|out[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.510      ;
; 193.419 ; MemoryMappedIO:ioHex|out[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.494      ;
; 193.442 ; MemoryMappedIO:ioHex|out[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.471      ;
; 193.450 ; MemoryMappedIO:ioLedR|out[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.443      ;
; 193.464 ; MemoryMappedIO:ioHex|out[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.449      ;
; 193.479 ; MemoryMappedIO:ioHex|out[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.434      ;
; 193.479 ; MemoryMappedIO:ioHex|out[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.424      ;
; 193.490 ; MemoryMappedIO:ioLedG|out[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.102     ; 6.408      ;
; 193.508 ; MemoryMappedIO:ioHex|out[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.395      ;
; 193.572 ; MemoryMappedIO:ioLedR|out[9] ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.321      ;
; 193.630 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.273      ;
; 193.645 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.258      ;
; 193.659 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.244      ;
; 193.749 ; MemoryMappedIO:ioHex|out[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.164      ;
; 193.760 ; MemoryMappedIO:ioHex|out[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.153      ;
; 193.787 ; MemoryMappedIO:ioLedG|out[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.104     ; 6.109      ;
; 193.789 ; MemoryMappedIO:ioLedR|out[5] ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.104      ;
; 193.793 ; MemoryMappedIO:ioHex|out[10] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.110      ;
; 193.812 ; MemoryMappedIO:ioHex|out[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.087     ; 6.101      ;
; 193.824 ; MemoryMappedIO:ioLedR|out[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 6.069      ;
; 193.841 ; MemoryMappedIO:ioLedG|out[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 6.058      ;
; 193.845 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.058      ;
; 193.846 ; MemoryMappedIO:ioLedR|out[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.057      ;
; 193.854 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 6.049      ;
; 194.009 ; MemoryMappedIO:ioHex|out[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 5.894      ;
; 194.030 ; MemoryMappedIO:ioHex|out[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 5.873      ;
; 194.096 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 5.807      ;
; 194.134 ; MemoryMappedIO:ioLedG|out[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.765      ;
; 194.180 ; MemoryMappedIO:ioLedR|out[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.107     ; 5.713      ;
; 194.193 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 5.710      ;
; 194.243 ; MemoryMappedIO:ioHex|out[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 5.660      ;
; 194.269 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.630      ;
; 194.320 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.579      ;
; 194.357 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.542      ;
; 194.361 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.538      ;
; 194.365 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.534      ;
; 194.367 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.532      ;
; 194.380 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.519      ;
; 194.387 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.512      ;
; 194.397 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.502      ;
; 194.398 ; MemoryMappedIO:ioLedG|out[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.103     ; 5.499      ;
; 194.402 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.497      ;
; 194.403 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.496      ;
; 194.403 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.496      ;
; 194.406 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.097     ; 5.497      ;
; 194.413 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.486      ;
; 194.414 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.485      ;
; 194.432 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.467      ;
; 194.449 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.450      ;
; 194.452 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.447      ;
; 194.454 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.445      ;
; 194.464 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.435      ;
; 194.470 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.429      ;
; 194.482 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.417      ;
; 194.483 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.416      ;
; 194.487 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.412      ;
; 194.491 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.408      ;
; 194.632 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.267      ;
; 194.635 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.264      ;
; 194.648 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; -0.101     ; 5.251      ;
+---------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                 ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.907 ; AsyncRegister:registers|registers~353                                                                   ; MemoryMappedIO:ioLedG|out[1]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.193      ;
; 1.255 ; AsyncRegister:registers|registers~201                                                                   ; MemoryMappedIO:ioLedR|out[9]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.257 ; AsyncRegister:registers|registers~454                                                                   ; MemoryMappedIO:ioLedG|out[6]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.543      ;
; 1.258 ; AsyncRegister:registers|registers~423                                                                   ; MemoryMappedIO:ioLedR|out[7]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
; 1.258 ; AsyncRegister:registers|registers~419                                                                   ; MemoryMappedIO:ioLedG|out[3]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
; 1.267 ; AsyncRegister:registers|registers~450                                                                   ; MemoryMappedIO:ioLedR|out[2]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.553      ;
; 1.305 ; AsyncRegister:registers|registers~489                                                                   ; MemoryMappedIO:ioLedR|out[9]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.590      ;
; 1.323 ; AsyncRegister:registers|registers~480                                                                   ; MemoryMappedIO:ioLedG|out[0]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.609      ;
; 1.476 ; AsyncRegister:registers|registers~461                                                                   ; MemoryMappedIO:ioHex|out[13]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.759      ;
; 1.712 ; AsyncRegister:registers|registers~175                                                                   ; MemoryMappedIO:ioHex|out[15]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.992      ;
; 1.721 ; AsyncRegister:registers|registers~197                                                                   ; MemoryMappedIO:ioLedG|out[5]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.000      ;
; 1.800 ; AsyncRegister:registers|registers~356                                                                   ; MemoryMappedIO:ioLedG|out[4]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.086      ;
; 1.903 ; AsyncRegister:registers|registers~462                                                                   ; MemoryMappedIO:ioHex|out[14]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 2.177      ;
; 1.904 ; AsyncRegister:registers|registers~141                                                                   ; MemoryMappedIO:ioHex|out[13]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.190      ;
; 1.950 ; AsyncRegister:registers|registers~77                                                                    ; MemoryMappedIO:ioHex|out[13]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.233      ;
; 2.052 ; AsyncRegister:registers|registers~164                                                                   ; MemoryMappedIO:ioLedG|out[4]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.334      ;
; 2.053 ; AsyncRegister:registers|registers~483                                                                   ; MemoryMappedIO:ioLedG|out[3]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.336      ;
; 2.079 ; AsyncRegister:registers|registers~364                                                                   ; MemoryMappedIO:ioHex|out[12]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 2.373      ;
; 2.134 ; AsyncRegister:registers|registers~360                                                                   ; MemoryMappedIO:ioLedR|out[8]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 2.410      ;
; 2.152 ; AsyncRegister:registers|registers~226                                                                   ; MemoryMappedIO:ioLedR|out[2]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.016     ; 2.422      ;
; 2.176 ; AsyncRegister:registers|registers~234                                                                   ; MemoryMappedIO:ioHex|out[10]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.459      ;
; 2.182 ; AsyncRegister:registers|registers~357                                                                   ; MemoryMappedIO:ioLedG|out[5]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.471      ;
; 2.227 ; AsyncRegister:registers|registers~495                                                                   ; MemoryMappedIO:ioHex|out[15]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 2.501      ;
; 2.283 ; AsyncRegister:registers|registers~425                                                                   ; MemoryMappedIO:ioLedR|out[9]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.573      ;
; 2.298 ; AsyncRegister:registers|registers~458                                                                   ; MemoryMappedIO:ioHex|out[10]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.582      ;
; 2.312 ; AsyncRegister:registers|registers~423                                                                   ; MemoryMappedIO:ioLedG|out[7]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.598      ;
; 2.325 ; AsyncRegister:registers|registers~194                                                                   ; MemoryMappedIO:ioLedR|out[2]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.016     ; 2.595      ;
; 2.342 ; AsyncRegister:registers|registers~386                                                                   ; MemoryMappedIO:ioLedR|out[2]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.621      ;
; 2.345 ; AsyncRegister:registers|registers~424                                                                   ; MemoryMappedIO:ioLedR|out[8]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.624      ;
; 2.359 ; AsyncRegister:registers|registers~163                                                                   ; MemoryMappedIO:ioLedG|out[3]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.641      ;
; 2.367 ; AsyncRegister:registers|registers~235                                                                   ; MemoryMappedIO:ioHex|out[11]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.657      ;
; 2.391 ; AsyncRegister:registers|registers~449                                                                   ; MemoryMappedIO:ioLedG|out[1]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 2.668      ;
; 2.418 ; AsyncRegister:registers|registers~361                                                                   ; MemoryMappedIO:ioLedR|out[9]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 2.715      ;
; 2.433 ; AsyncRegister:registers|registers~493                                                                   ; MemoryMappedIO:ioHex|out[13]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 2.707      ;
; 2.437 ; AsyncRegister:registers|registers~47                                                                    ; MemoryMappedIO:ioHex|out[15]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.718      ;
; 2.460 ; AsyncRegister:registers|registers~487                                                                   ; MemoryMappedIO:ioLedR|out[7]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.750      ;
; 2.464 ; AsyncRegister:registers|registers~484                                                                   ; MemoryMappedIO:ioLedG|out[4]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 2.754      ;
; 2.471 ; AsyncRegister:registers|registers~362                                                                   ; MemoryMappedIO:ioHex|out[10]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.758      ;
; 2.491 ; AsyncRegister:registers|registers~450                                                                   ; MemoryMappedIO:ioLedG|out[2]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 2.786      ;
; 2.517 ; AsyncRegister:registers|registers~132                                                                   ; MemoryMappedIO:ioLedG|out[4]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 2.799      ;
; 2.527 ; Register:pc|dataOut[0]                                                                                  ; AsyncRegister:registers|registers~32                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.021     ; 2.792      ;
; 2.548 ; AsyncRegister:registers|registers~328                                                                   ; MemoryMappedIO:ioLedR|out[8]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 2.825      ;
; 2.549 ; AsyncRegister:registers|registers~300                                                                   ; MemoryMappedIO:ioHex|out[12]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 2.843      ;
; 2.554 ; AsyncRegister:registers|registers~327                                                                   ; MemoryMappedIO:ioLedR|out[7]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.839      ;
; 2.566 ; AsyncRegister:registers|registers~193                                                                   ; MemoryMappedIO:ioLedG|out[1]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 2.843      ;
; 2.568 ; SW[2]                                                                                                   ; AsyncRegister:registers|registers~482                                                                   ; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.108      ; 2.962      ;
; 2.599 ; AsyncRegister:registers|registers~352                                                                   ; MemoryMappedIO:ioLedG|out[0]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.887      ;
; 2.616 ; AsyncRegister:registers|registers~486                                                                   ; MemoryMappedIO:ioLedG|out[6]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.017      ; 2.919      ;
; 2.617 ; AsyncRegister:registers|registers~303                                                                   ; MemoryMappedIO:ioHex|out[15]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 2.898      ;
; 2.639 ; AsyncRegister:registers|registers~481                                                                   ; MemoryMappedIO:ioLedG|out[1]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.927      ;
; 2.651 ; AsyncRegister:registers|registers~480                                                                   ; MemoryMappedIO:ioLedR|out[0]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.940      ;
; 2.657 ; AsyncRegister:registers|registers~298                                                                   ; MemoryMappedIO:ioHex|out[10]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.944      ;
; 2.678 ; AsyncRegister:registers|registers~463                                                                   ; MemoryMappedIO:ioHex|out[15]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.961      ;
; 2.698 ; AsyncRegister:registers|registers~172                                                                   ; MemoryMappedIO:ioHex|out[12]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 2.981      ;
; 2.699 ; AsyncRegister:registers|registers~482                                                                   ; MemoryMappedIO:ioLedR|out[2]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.016     ; 2.969      ;
; 2.700 ; AsyncRegister:registers|registers~259                                                                   ; MemoryMappedIO:ioLedG|out[3]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.987      ;
; 2.713 ; AsyncRegister:registers|registers~171                                                                   ; MemoryMappedIO:ioHex|out[11]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 3.003      ;
; 2.728 ; AsyncRegister:registers|registers~206                                                                   ; MemoryMappedIO:ioHex|out[14]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.021     ; 2.993      ;
; 2.744 ; AsyncRegister:registers|registers~168                                                                   ; MemoryMappedIO:ioLedR|out[8]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 3.024      ;
; 2.748 ; AsyncRegister:registers|registers~198                                                                   ; MemoryMappedIO:ioLedG|out[6]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 3.028      ;
; 2.755 ; AsyncRegister:registers|registers~390                                                                   ; MemoryMappedIO:ioLedG|out[6]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 3.044      ;
; 2.759 ; Register:pc|dataOut[1]                                                                                  ; AsyncRegister:registers|registers~65                                                                    ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 3.046      ;
; 2.759 ; AsyncRegister:registers|registers~399                                                                   ; MemoryMappedIO:ioHex|out[15]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 3.041      ;
; 2.768 ; AsyncRegister:registers|registers~398                                                                   ; MemoryMappedIO:ioHex|out[14]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 3.042      ;
; 2.774 ; AsyncRegister:registers|registers~68                                                                    ; MemoryMappedIO:ioLedG|out[4]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 3.067      ;
; 2.775 ; AsyncRegister:registers|registers~360                                                                   ; MemoryMappedIO:ioHex|out[8]                                                                             ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 3.051      ;
; 2.779 ; AsyncRegister:registers|registers~320                                                                   ; MemoryMappedIO:ioLedG|out[0]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 3.067      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a9~porta_datain_reg0  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a9~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a9~porta_datain_reg1  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a10~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a5~porta_datain_reg0  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a5~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a5~porta_datain_reg1  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a6~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a12~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg0  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg1  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a2~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a7~porta_datain_reg0  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a7~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a7~porta_datain_reg1  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a8~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a13~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a13~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a13~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a14~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a1~porta_datain_reg0  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a1~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a1~porta_datain_reg1  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a15~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a16~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a16~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a16~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a17~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a18~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a18~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a18~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a20~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a19~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a19~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a19~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a21~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a25~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a25~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a25~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a26~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a22~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a22~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a22~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a23~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a24~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a24~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a24~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a31~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a27~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a27~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a27~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a28~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a29~porta_datain_reg0 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a29~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a29~porta_datain_reg1 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a30~porta_memory_reg0 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a3~porta_datain_reg0  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a3~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.786 ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a3~porta_datain_reg1  ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a4~porta_memory_reg0  ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 3.014      ;
; 2.819 ; AsyncRegister:registers|registers~35                                                                    ; MemoryMappedIO:ioLedG|out[3]                                                                            ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 3.098      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock10'                                                                                                                   ;
+-------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 4.639 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.538      ;
; 4.821 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.720      ;
; 4.874 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.773      ;
; 4.962 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.861      ;
; 4.964 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.863      ;
; 4.965 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.864      ;
; 4.978 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.877      ;
; 4.979 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.878      ;
; 4.993 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.892      ;
; 5.017 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.916      ;
; 5.086 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 4.985      ;
; 5.128 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.027      ;
; 5.191 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.090      ;
; 5.197 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.096      ;
; 5.199 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.098      ;
; 5.211 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.110      ;
; 5.214 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.113      ;
; 5.224 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.123      ;
; 5.226 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.125      ;
; 5.227 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.126      ;
; 5.227 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.126      ;
; 5.233 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.132      ;
; 5.246 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.145      ;
; 5.252 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.151      ;
; 5.268 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.167      ;
; 5.282 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.181      ;
; 5.339 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.238      ;
; 5.339 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.238      ;
; 5.343 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.242      ;
; 5.350 ; MemoryMappedIO:ioLedG|out[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.247      ;
; 5.352 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.251      ;
; 5.365 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.264      ;
; 5.368 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.267      ;
; 5.509 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.408      ;
; 5.513 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.412      ;
; 5.517 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.416      ;
; 5.518 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.417      ;
; 5.530 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.429      ;
; 5.536 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.435      ;
; 5.546 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.445      ;
; 5.548 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.447      ;
; 5.551 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.450      ;
; 5.568 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.467      ;
; 5.586 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.485      ;
; 5.587 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.486      ;
; 5.594 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 5.497      ;
; 5.597 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.496      ;
; 5.597 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.496      ;
; 5.598 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.497      ;
; 5.602 ; MemoryMappedIO:ioLedG|out[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.103     ; 5.499      ;
; 5.603 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.502      ;
; 5.613 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.512      ;
; 5.620 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.519      ;
; 5.633 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.532      ;
; 5.635 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.534      ;
; 5.639 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.538      ;
; 5.643 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.542      ;
; 5.680 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.579      ;
; 5.731 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.630      ;
; 5.757 ; MemoryMappedIO:ioHex|out[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 5.660      ;
; 5.807 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 5.710      ;
; 5.820 ; MemoryMappedIO:ioLedR|out[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 5.713      ;
; 5.866 ; MemoryMappedIO:ioLedG|out[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 5.765      ;
; 5.904 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 5.807      ;
; 5.970 ; MemoryMappedIO:ioHex|out[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 5.873      ;
; 5.991 ; MemoryMappedIO:ioHex|out[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 5.894      ;
; 6.146 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.049      ;
; 6.154 ; MemoryMappedIO:ioLedR|out[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.057      ;
; 6.155 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.058      ;
; 6.159 ; MemoryMappedIO:ioLedG|out[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 6.058      ;
; 6.176 ; MemoryMappedIO:ioLedR|out[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.069      ;
; 6.188 ; MemoryMappedIO:ioHex|out[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.101      ;
; 6.207 ; MemoryMappedIO:ioHex|out[10] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.110      ;
; 6.211 ; MemoryMappedIO:ioLedR|out[5] ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.104      ;
; 6.213 ; MemoryMappedIO:ioLedG|out[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.104     ; 6.109      ;
; 6.240 ; MemoryMappedIO:ioHex|out[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.153      ;
; 6.251 ; MemoryMappedIO:ioHex|out[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.164      ;
; 6.341 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.244      ;
; 6.355 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.258      ;
; 6.370 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.273      ;
; 6.428 ; MemoryMappedIO:ioLedR|out[9] ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.321      ;
; 6.492 ; MemoryMappedIO:ioHex|out[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.395      ;
; 6.510 ; MemoryMappedIO:ioLedG|out[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.102     ; 6.408      ;
; 6.521 ; MemoryMappedIO:ioHex|out[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.434      ;
; 6.521 ; MemoryMappedIO:ioHex|out[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.424      ;
; 6.536 ; MemoryMappedIO:ioHex|out[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.449      ;
; 6.550 ; MemoryMappedIO:ioLedR|out[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.443      ;
; 6.558 ; MemoryMappedIO:ioHex|out[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.471      ;
; 6.581 ; MemoryMappedIO:ioHex|out[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.494      ;
; 6.597 ; MemoryMappedIO:ioHex|out[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.510      ;
; 6.617 ; MemoryMappedIO:ioHex|out[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.530      ;
; 6.629 ; MemoryMappedIO:ioHex|out[14] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.542      ;
; 6.644 ; MemoryMappedIO:ioHex|out[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.087     ; 6.557      ;
; 6.651 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.554      ;
; 6.655 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.558      ;
; 6.660 ; MemoryMappedIO:ioLedR|out[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.107     ; 6.553      ;
; 6.711 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.614      ;
; 6.713 ; MemoryMappedIO:ioHex|out[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.616      ;
; 6.726 ; MemoryMappedIO:ioHex|out[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.097     ; 6.629      ;
; 6.752 ; MemoryMappedIO:ioLedG|out[5] ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; -0.101     ; 6.651      ;
+-------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.369 ; 100.000      ; 2.631          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg0  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg1  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg10 ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg2  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg3  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg4  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg5  ;
; 247.436 ; 250.000      ; 2.564          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg6  ;
; 247.436 ; 250.000      ; 2.564          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg6  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 13.158 ; 13.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 11.103 ; 11.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 12.795 ; 12.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 10.811 ; 10.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 13.158 ; 13.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 9.051  ; 9.051  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 7.095  ; 7.095  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 8.988  ; 8.988  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 5.679  ; 5.679  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 9.051  ; 9.051  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 7.968  ; 7.968  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 6.667  ; 6.667  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 7.687  ; 7.687  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 8.078  ; 8.078  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 7.038  ; 7.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 7.349  ; 7.349  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -7.700 ; -7.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -8.519 ; -8.519 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -9.829 ; -9.829 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -7.700 ; -7.700 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -8.890 ; -8.890 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -2.568 ; -2.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -4.511 ; -4.511 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -6.022 ; -6.022 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -2.568 ; -2.568 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -4.783 ; -4.783 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -3.745 ; -3.745 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -3.406 ; -3.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -5.252 ; -5.252 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -5.406 ; -5.406 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -3.931 ; -3.931 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -4.292 ; -4.292 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 5.226 ; 5.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 5.282 ; 5.282 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 5.603 ; 5.603 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 5.587 ; 5.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 5.731 ; 5.731 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 5.635 ; 5.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 5.620 ; 5.620 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 5.586 ; 5.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 5.613 ; 5.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 5.731 ; 5.731 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 5.680 ; 5.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 5.643 ; 5.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 7.229 ; 7.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 6.726 ; 6.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 6.207 ; 6.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 7.152 ; 7.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 6.755 ; 6.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 5.991 ; 5.991 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 7.229 ; 7.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.753 ; 6.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 8.215 ; 8.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 7.706 ; 7.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 7.278 ; 7.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 8.215 ; 8.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 7.329 ; 7.329 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 7.342 ; 7.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 7.614 ; 7.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 8.070 ; 8.070 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 7.087 ; 7.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 6.213 ; 6.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.866 ; 5.866 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 6.159 ; 6.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 7.087 ; 7.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.602 ; 5.602 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 6.752 ; 6.752 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 6.510 ; 6.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 5.350 ; 5.350 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 6.980 ; 6.980 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 6.550 ; 6.550 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 6.896 ; 6.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 6.923 ; 6.923 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 6.660 ; 6.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 6.211 ; 6.211 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 6.176 ; 6.176 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 6.980 ; 6.980 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 6.154 ; 6.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 6.428 ; 6.428 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 4.639 ; 4.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 4.821 ; 4.821 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 4.639 ; 4.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 5.199 ; 5.199 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 5.191 ; 5.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 4.979 ; 4.979 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 4.964 ; 4.964 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 5.017 ; 5.017 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 4.962 ; 4.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 5.246 ; 5.246 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 5.227 ; 5.227 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 4.962 ; 4.962 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 5.224 ; 5.224 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 4.978 ; 4.978 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 5.086 ; 5.086 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 4.993 ; 4.993 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 5.594 ; 5.594 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 6.341 ; 6.341 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 5.807 ; 5.807 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 6.760 ; 6.760 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 6.370 ; 6.370 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 5.594 ; 5.594 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 6.655 ; 6.655 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.146 ; 6.146 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 6.188 ; 6.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 6.617 ; 6.617 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 6.188 ; 6.188 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 7.125 ; 7.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 6.240 ; 6.240 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 6.251 ; 6.251 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 6.521 ; 6.521 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 6.977 ; 6.977 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 5.350 ; 5.350 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 6.213 ; 6.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.866 ; 5.866 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 6.159 ; 6.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 7.087 ; 7.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.602 ; 5.602 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 6.752 ; 6.752 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 6.510 ; 6.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 5.350 ; 5.350 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 6.550 ; 6.550 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 6.896 ; 6.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 6.923 ; 6.923 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 6.660 ; 6.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 6.211 ; 6.211 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 6.176 ; 6.176 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 6.980 ; 6.980 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 6.154 ; 6.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 6.428 ; 6.428 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 193.571 ; 0.000         ;
; Clock10                              ; 196.702 ; 0.000         ;
+--------------------------------------+---------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; PLL_inst|altpll_component|pll|clk[0] ; 0.375 ; 0.000         ;
; Clock10                              ; 1.877 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                         ;
+--------------------------------------+---------+---------------+
; Clock                                ; Slack   ; End Point TNS ;
+--------------------------------------+---------+---------------+
; Clock10                              ; 50.000  ; 0.000         ;
; PLL_inst|altpll_component|pll|clk[0] ; 247.873 ; 0.000         ;
+--------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+---------+-----------+---------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                               ; Launch Clock ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------------------------------------+--------------+--------------------------------------+--------------+------------+------------+
; 193.571 ; KEY[3]    ; AsyncRegister:registers|registers~259 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.272     ; 6.189      ;
; 193.571 ; KEY[3]    ; AsyncRegister:registers|registers~3   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.272     ; 6.189      ;
; 193.743 ; KEY[1]    ; AsyncRegister:registers|registers~97  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 6.020      ;
; 193.826 ; KEY[1]    ; AsyncRegister:registers|registers~481 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.937      ;
; 193.833 ; KEY[1]    ; AsyncRegister:registers|registers~385 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.276     ; 5.923      ;
; 193.839 ; KEY[1]    ; AsyncRegister:registers|registers~257 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.276     ; 5.917      ;
; 193.842 ; KEY[3]    ; AsyncRegister:registers|registers~163 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 5.923      ;
; 193.964 ; KEY[3]    ; AsyncRegister:registers|registers~387 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.276     ; 5.792      ;
; 193.975 ; KEY[1]    ; AsyncRegister:registers|registers~417 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.283     ; 5.774      ;
; 193.986 ; KEY[1]    ; AsyncRegister:registers|registers~353 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 5.779      ;
; 194.074 ; KEY[3]    ; AsyncRegister:registers|registers~451 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.277     ; 5.681      ;
; 194.075 ; KEY[3]    ; AsyncRegister:registers|registers~67  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.277     ; 5.680      ;
; 194.098 ; KEY[1]    ; AsyncRegister:registers|registers~193 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 5.674      ;
; 194.098 ; KEY[1]    ; AsyncRegister:registers|registers~449 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 5.674      ;
; 194.178 ; KEY[1]    ; AsyncRegister:registers|registers~129 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 5.579      ;
; 194.180 ; KEY[1]    ; AsyncRegister:registers|registers~1   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 5.577      ;
; 194.187 ; KEY[1]    ; AsyncRegister:registers|registers~33  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 5.570      ;
; 194.192 ; KEY[1]    ; AsyncRegister:registers|registers~225 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.274     ; 5.566      ;
; 194.192 ; KEY[1]    ; AsyncRegister:registers|registers~161 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.274     ; 5.566      ;
; 194.192 ; KEY[1]    ; AsyncRegister:registers|registers~289 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 5.565      ;
; 194.214 ; KEY[3]    ; AsyncRegister:registers|registers~131 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 5.553      ;
; 194.215 ; KEY[3]    ; AsyncRegister:registers|registers~195 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 5.552      ;
; 194.318 ; KEY[3]    ; AsyncRegister:registers|registers~227 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 5.447      ;
; 194.324 ; KEY[3]    ; AsyncRegister:registers|registers~419 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.271     ; 5.437      ;
; 194.333 ; KEY[3]    ; AsyncRegister:registers|registers~483 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.430      ;
; 194.333 ; KEY[3]    ; AsyncRegister:registers|registers~99  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.430      ;
; 194.341 ; KEY[3]    ; AsyncRegister:registers|registers~355 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.270     ; 5.421      ;
; 194.359 ; KEY[3]    ; AsyncRegister:registers|registers~35  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 5.408      ;
; 194.361 ; KEY[0]    ; AsyncRegister:registers|registers~352 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 5.405      ;
; 194.362 ; KEY[0]    ; AsyncRegister:registers|registers~320 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.266     ; 5.404      ;
; 194.375 ; KEY[0]    ; AsyncRegister:registers|registers~160 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.274     ; 5.383      ;
; 194.376 ; KEY[0]    ; AsyncRegister:registers|registers~224 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.274     ; 5.382      ;
; 194.440 ; KEY[0]    ; AsyncRegister:registers|registers~416 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 5.330      ;
; 194.468 ; KEY[1]    ; AsyncRegister:registers|registers~321 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 5.300      ;
; 194.517 ; KEY[2]    ; AsyncRegister:registers|registers~258 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 5.234      ;
; 194.520 ; KEY[2]    ; AsyncRegister:registers|registers~290 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 5.231      ;
; 194.525 ; KEY[0]    ; AsyncRegister:registers|registers~480 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 5.242      ;
; 194.536 ; KEY[0]    ; AsyncRegister:registers|registers~448 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.227      ;
; 194.537 ; KEY[0]    ; AsyncRegister:registers|registers~384 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 5.226      ;
; 194.676 ; KEY[2]    ; AsyncRegister:registers|registers~66  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 5.089      ;
; 194.677 ; KEY[2]    ; AsyncRegister:registers|registers~98  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 5.088      ;
; 194.684 ; KEY[0]    ; AsyncRegister:registers|registers~128 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 5.067      ;
; 194.687 ; KEY[0]    ; AsyncRegister:registers|registers~192 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 5.064      ;
; 194.778 ; KEY[2]    ; AsyncRegister:registers|registers~418 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.283     ; 4.971      ;
; 194.782 ; KEY[2]    ; AsyncRegister:registers|registers~322 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.283     ; 4.967      ;
; 194.797 ; KEY[2]    ; AsyncRegister:registers|registers~2   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.271     ; 4.964      ;
; 194.798 ; KEY[2]    ; AsyncRegister:registers|registers~34  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.271     ; 4.963      ;
; 194.800 ; KEY[2]    ; AsyncRegister:registers|registers~450 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 4.957      ;
; 194.804 ; KEY[2]    ; AsyncRegister:registers|registers~354 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.271     ; 4.957      ;
; 194.805 ; KEY[1]    ; AsyncRegister:registers|registers~65  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 4.963      ;
; 194.833 ; KEY[0]    ; AsyncRegister:registers|registers~96  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 4.918      ;
; 194.839 ; KEY[0]    ; AsyncRegister:registers|registers~64  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 4.912      ;
; 194.845 ; KEY[0]    ; AsyncRegister:registers|registers~0   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.282     ; 4.905      ;
; 194.934 ; KEY[3]    ; AsyncRegister:registers|registers~291 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 4.838      ;
; 194.958 ; KEY[0]    ; AsyncRegister:registers|registers~288 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 4.793      ;
; 194.959 ; KEY[0]    ; AsyncRegister:registers|registers~256 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.281     ; 4.792      ;
; 195.023 ; KEY[2]    ; AsyncRegister:registers|registers~194 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 4.748      ;
; 195.023 ; KEY[2]    ; AsyncRegister:registers|registers~226 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 4.748      ;
; 195.046 ; KEY[2]    ; AsyncRegister:registers|registers~386 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 4.717      ;
; 195.164 ; KEY[2]    ; AsyncRegister:registers|registers~130 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 4.606      ;
; 195.165 ; KEY[2]    ; AsyncRegister:registers|registers~162 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 4.605      ;
; 195.186 ; KEY[3]    ; AsyncRegister:registers|registers~323 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 4.586      ;
; 195.305 ; KEY[0]    ; AsyncRegister:registers|registers~32  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.282     ; 4.445      ;
; 195.650 ; KEY[2]    ; AsyncRegister:registers|registers~482 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 4.121      ;
; 196.052 ; SW[3]     ; AsyncRegister:registers|registers~259 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.272     ; 3.708      ;
; 196.052 ; SW[3]     ; AsyncRegister:registers|registers~3   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.272     ; 3.708      ;
; 196.069 ; SW[1]     ; AsyncRegister:registers|registers~97  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 3.694      ;
; 196.152 ; SW[1]     ; AsyncRegister:registers|registers~481 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 3.611      ;
; 196.159 ; SW[1]     ; AsyncRegister:registers|registers~385 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.276     ; 3.597      ;
; 196.165 ; SW[1]     ; AsyncRegister:registers|registers~257 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.276     ; 3.591      ;
; 196.301 ; SW[1]     ; AsyncRegister:registers|registers~417 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.283     ; 3.448      ;
; 196.312 ; SW[1]     ; AsyncRegister:registers|registers~353 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 3.453      ;
; 196.323 ; SW[3]     ; AsyncRegister:registers|registers~163 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 3.442      ;
; 196.360 ; SW[6]     ; AsyncRegister:registers|registers~230 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 3.411      ;
; 196.360 ; SW[6]     ; AsyncRegister:registers|registers~198 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 3.411      ;
; 196.365 ; SW[6]     ; AsyncRegister:registers|registers~70  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 3.407      ;
; 196.383 ; SW[6]     ; AsyncRegister:registers|registers~134 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.261     ; 3.388      ;
; 196.414 ; SW[4]     ; AsyncRegister:registers|registers~100 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 3.351      ;
; 196.424 ; SW[1]     ; AsyncRegister:registers|registers~193 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 3.348      ;
; 196.424 ; SW[1]     ; AsyncRegister:registers|registers~449 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.260     ; 3.348      ;
; 196.445 ; SW[3]     ; AsyncRegister:registers|registers~387 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.276     ; 3.311      ;
; 196.451 ; SW[6]     ; AsyncRegister:registers|registers~454 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.267     ; 3.314      ;
; 196.465 ; SW[7]     ; AsyncRegister:registers|registers~263 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.262     ; 3.305      ;
; 196.489 ; SW[6]     ; AsyncRegister:registers|registers~422 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 3.278      ;
; 196.496 ; SW[6]     ; AsyncRegister:registers|registers~38  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 3.271      ;
; 196.497 ; SW[6]     ; AsyncRegister:registers|registers~102 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 3.271      ;
; 196.497 ; SW[6]     ; AsyncRegister:registers|registers~6   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.264     ; 3.271      ;
; 196.501 ; SW[4]     ; AsyncRegister:registers|registers~68  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.271     ; 3.260      ;
; 196.502 ; SW[6]     ; AsyncRegister:registers|registers~390 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.269     ; 3.261      ;
; 196.502 ; SW[4]     ; AsyncRegister:registers|registers~4   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.271     ; 3.259      ;
; 196.504 ; SW[1]     ; AsyncRegister:registers|registers~129 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 3.253      ;
; 196.506 ; SW[1]     ; AsyncRegister:registers|registers~1   ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 3.251      ;
; 196.513 ; SW[1]     ; AsyncRegister:registers|registers~33  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 3.244      ;
; 196.518 ; SW[1]     ; AsyncRegister:registers|registers~225 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.274     ; 3.240      ;
; 196.518 ; SW[1]     ; AsyncRegister:registers|registers~161 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.274     ; 3.240      ;
; 196.518 ; SW[1]     ; AsyncRegister:registers|registers~289 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.275     ; 3.239      ;
; 196.545 ; SW[7]     ; AsyncRegister:registers|registers~39  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.265     ; 3.222      ;
; 196.550 ; SW[7]     ; AsyncRegister:registers|registers~455 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.259     ; 3.223      ;
; 196.555 ; SW[3]     ; AsyncRegister:registers|registers~451 ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.277     ; 3.200      ;
; 196.556 ; SW[3]     ; AsyncRegister:registers|registers~67  ; Clock10      ; PLL_inst|altpll_component|pll|clk[0] ; 100.000      ; -0.277     ; 3.199      ;
+---------+-----------+---------------------------------------+--------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock10'                                                                                                                    ;
+---------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 196.702 ; MemoryMappedIO:ioHex|out[12] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.561      ;
; 196.813 ; MemoryMappedIO:ioHex|out[12] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.450      ;
; 196.961 ; MemoryMappedIO:ioHex|out[12] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.302      ;
; 196.979 ; MemoryMappedIO:ioHex|out[12] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.284      ;
; 197.007 ; MemoryMappedIO:ioHex|out[14] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.274      ;
; 197.021 ; MemoryMappedIO:ioHex|out[12] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.242      ;
; 197.024 ; MemoryMappedIO:ioHex|out[15] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.257      ;
; 197.092 ; MemoryMappedIO:ioHex|out[12] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.171      ;
; 197.094 ; MemoryMappedIO:ioLedR|out[7] ; LEDR[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 3.171      ;
; 197.103 ; MemoryMappedIO:ioLedG|out[3] ; LEDG[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.271      ; 3.168      ;
; 197.118 ; MemoryMappedIO:ioHex|out[14] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.163      ;
; 197.121 ; MemoryMappedIO:ioHex|out[12] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.263      ; 3.142      ;
; 197.126 ; MemoryMappedIO:ioHex|out[10] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 3.144      ;
; 197.131 ; MemoryMappedIO:ioLedR|out[3] ; LEDR[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 3.131      ;
; 197.133 ; MemoryMappedIO:ioHex|out[11] ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 3.137      ;
; 197.135 ; MemoryMappedIO:ioHex|out[15] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.146      ;
; 197.140 ; MemoryMappedIO:ioHex|out[13] ; HEX3[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.141      ;
; 197.180 ; MemoryMappedIO:ioHex|out[10] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 3.090      ;
; 197.195 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 3.075      ;
; 197.246 ; MemoryMappedIO:ioLedR|out[2] ; LEDR[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.275      ; 3.029      ;
; 197.250 ; MemoryMappedIO:ioHex|out[13] ; HEX3[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.031      ;
; 197.256 ; MemoryMappedIO:ioHex|out[11] ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 3.014      ;
; 197.261 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 3.009      ;
; 197.269 ; MemoryMappedIO:ioHex|out[14] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.012      ;
; 197.281 ; MemoryMappedIO:ioHex|out[15] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 3.000      ;
; 197.284 ; MemoryMappedIO:ioHex|out[14] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.997      ;
; 197.297 ; MemoryMappedIO:ioLedR|out[1] ; LEDR[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.965      ;
; 197.297 ; MemoryMappedIO:ioLedR|out[4] ; LEDR[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.965      ;
; 197.301 ; MemoryMappedIO:ioHex|out[15] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.980      ;
; 197.304 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.966      ;
; 197.312 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.958      ;
; 197.316 ; MemoryMappedIO:ioHex|out[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.954      ;
; 197.316 ; MemoryMappedIO:ioLedG|out[5] ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.267      ; 2.951      ;
; 197.323 ; MemoryMappedIO:ioHex|out[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.947      ;
; 197.326 ; MemoryMappedIO:ioHex|out[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.955      ;
; 197.340 ; MemoryMappedIO:ioHex|out[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.941      ;
; 197.347 ; MemoryMappedIO:ioHex|out[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.923      ;
; 197.357 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.913      ;
; 197.365 ; MemoryMappedIO:ioLedG|out[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.267      ; 2.902      ;
; 197.379 ; MemoryMappedIO:ioHex|out[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.891      ;
; 197.389 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.881      ;
; 197.396 ; MemoryMappedIO:ioLedG|out[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.869      ;
; 197.397 ; MemoryMappedIO:ioHex|out[14] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.884      ;
; 197.401 ; MemoryMappedIO:ioHex|out[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.880      ;
; 197.411 ; MemoryMappedIO:ioHex|out[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.870      ;
; 197.416 ; MemoryMappedIO:ioHex|out[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.865      ;
; 197.423 ; MemoryMappedIO:ioHex|out[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.847      ;
; 197.428 ; MemoryMappedIO:ioHex|out[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.853      ;
; 197.431 ; MemoryMappedIO:ioLedR|out[9] ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.831      ;
; 197.442 ; MemoryMappedIO:ioHex|out[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.839      ;
; 197.453 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.817      ;
; 197.455 ; MemoryMappedIO:ioHex|out[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.815      ;
; 197.459 ; MemoryMappedIO:ioHex|out[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.822      ;
; 197.461 ; MemoryMappedIO:ioLedR|out[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.809      ;
; 197.474 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.796      ;
; 197.478 ; MemoryMappedIO:ioLedR|out[5] ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.784      ;
; 197.495 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.775      ;
; 197.503 ; MemoryMappedIO:ioLedR|out[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.759      ;
; 197.506 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.764      ;
; 197.520 ; MemoryMappedIO:ioHex|out[10] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.750      ;
; 197.529 ; MemoryMappedIO:ioHex|out[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.752      ;
; 197.536 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.734      ;
; 197.548 ; MemoryMappedIO:ioLedG|out[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.267      ; 2.719      ;
; 197.560 ; MemoryMappedIO:ioHex|out[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.281      ; 2.721      ;
; 197.578 ; MemoryMappedIO:ioHex|out[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.692      ;
; 197.596 ; MemoryMappedIO:ioHex|out[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.674      ;
; 197.597 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.673      ;
; 197.619 ; MemoryMappedIO:ioLedG|out[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.267      ; 2.648      ;
; 197.654 ; MemoryMappedIO:ioHex|out[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.616      ;
; 197.658 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.612      ;
; 197.688 ; MemoryMappedIO:ioLedR|out[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.262      ; 2.574      ;
; 197.705 ; MemoryMappedIO:ioLedG|out[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.560      ;
; 197.716 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.270      ; 2.554      ;
; 197.722 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.547      ;
; 197.752 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.517      ;
; 197.763 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.506      ;
; 197.763 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.506      ;
; 197.770 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.499      ;
; 197.778 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.491      ;
; 197.787 ; MemoryMappedIO:ioLedG|out[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.265      ; 2.478      ;
; 197.793 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.476      ;
; 197.793 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.476      ;
; 197.794 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.475      ;
; 197.795 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.474      ;
; 197.795 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.474      ;
; 197.800 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.469      ;
; 197.801 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.468      ;
; 197.807 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.462      ;
; 197.807 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.462      ;
; 197.808 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.461      ;
; 197.808 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.461      ;
; 197.809 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.460      ;
; 197.813 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.456      ;
; 197.826 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.443      ;
; 197.828 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.441      ;
; 197.831 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.438      ;
; 197.831 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.438      ;
; 197.845 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.424      ;
; 197.850 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.419      ;
; 197.867 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 100.000      ; 0.269      ; 2.402      ;
+---------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+-------+---------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                              ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.375 ; AsyncRegister:registers|registers~353 ; MemoryMappedIO:ioLedG|out[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.494 ; AsyncRegister:registers|registers~201 ; MemoryMappedIO:ioLedR|out[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; AsyncRegister:registers|registers~454 ; MemoryMappedIO:ioLedG|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; AsyncRegister:registers|registers~423 ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; AsyncRegister:registers|registers~419 ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; AsyncRegister:registers|registers~450 ; MemoryMappedIO:ioLedR|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.520 ; AsyncRegister:registers|registers~489 ; MemoryMappedIO:ioLedR|out[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.671      ;
; 0.521 ; AsyncRegister:registers|registers~480 ; MemoryMappedIO:ioLedG|out[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.595 ; AsyncRegister:registers|registers~461 ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.743      ;
; 0.678 ; AsyncRegister:registers|registers~175 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.823      ;
; 0.680 ; AsyncRegister:registers|registers~197 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.826      ;
; 0.686 ; AsyncRegister:registers|registers~356 ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.720 ; AsyncRegister:registers|registers~141 ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.872      ;
; 0.749 ; AsyncRegister:registers|registers~462 ; MemoryMappedIO:ioHex|out[14]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 0.889      ;
; 0.762 ; AsyncRegister:registers|registers~77  ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 0.910      ;
; 0.781 ; AsyncRegister:registers|registers~164 ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.930      ;
; 0.800 ; AsyncRegister:registers|registers~483 ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.950      ;
; 0.819 ; AsyncRegister:registers|registers~364 ; MemoryMappedIO:ioHex|out[12]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 0.979      ;
; 0.840 ; AsyncRegister:registers|registers~234 ; MemoryMappedIO:ioHex|out[10]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.990      ;
; 0.846 ; AsyncRegister:registers|registers~357 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.001      ;
; 0.856 ; AsyncRegister:registers|registers~163 ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.004      ;
; 0.863 ; AsyncRegister:registers|registers~360 ; MemoryMappedIO:ioLedR|out[8]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.007      ;
; 0.866 ; AsyncRegister:registers|registers~226 ; MemoryMappedIO:ioLedR|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 1.004      ;
; 0.875 ; AsyncRegister:registers|registers~495 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.015      ;
; 0.880 ; AsyncRegister:registers|registers~423 ; MemoryMappedIO:ioLedG|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.032      ;
; 0.890 ; AsyncRegister:registers|registers~194 ; MemoryMappedIO:ioLedR|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 1.028      ;
; 0.893 ; AsyncRegister:registers|registers~425 ; MemoryMappedIO:ioLedR|out[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.048      ;
; 0.894 ; AsyncRegister:registers|registers~361 ; MemoryMappedIO:ioLedR|out[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 1.055      ;
; 0.899 ; AsyncRegister:registers|registers~386 ; MemoryMappedIO:ioLedR|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.045      ;
; 0.912 ; AsyncRegister:registers|registers~458 ; MemoryMappedIO:ioHex|out[10]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.063      ;
; 0.915 ; AsyncRegister:registers|registers~449 ; MemoryMappedIO:ioLedG|out[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.060      ;
; 0.923 ; AsyncRegister:registers|registers~235 ; MemoryMappedIO:ioHex|out[11]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.079      ;
; 0.936 ; AsyncRegister:registers|registers~493 ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.076      ;
; 0.936 ; AsyncRegister:registers|registers~47  ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.082      ;
; 0.940 ; AsyncRegister:registers|registers~193 ; MemoryMappedIO:ioLedG|out[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.085      ;
; 0.943 ; AsyncRegister:registers|registers~132 ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.092      ;
; 0.948 ; AsyncRegister:registers|registers~424 ; MemoryMappedIO:ioLedR|out[8]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.095      ;
; 0.951 ; AsyncRegister:registers|registers~487 ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.107      ;
; 0.953 ; AsyncRegister:registers|registers~362 ; MemoryMappedIO:ioHex|out[10]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.106      ;
; 0.962 ; AsyncRegister:registers|registers~303 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.108      ;
; 0.963 ; AsyncRegister:registers|registers~484 ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.119      ;
; 0.973 ; AsyncRegister:registers|registers~328 ; MemoryMappedIO:ioLedR|out[8]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.118      ;
; 0.975 ; AsyncRegister:registers|registers~486 ; MemoryMappedIO:ioLedG|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.013      ; 1.140      ;
; 0.983 ; AsyncRegister:registers|registers~298 ; MemoryMappedIO:ioHex|out[10]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.136      ;
; 0.985 ; AsyncRegister:registers|registers~300 ; MemoryMappedIO:ioHex|out[12]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.145      ;
; 0.987 ; AsyncRegister:registers|registers~450 ; MemoryMappedIO:ioLedG|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.147      ;
; 0.988 ; AsyncRegister:registers|registers~481 ; MemoryMappedIO:ioLedG|out[1]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.142      ;
; 0.992 ; Register:pc|dataOut[0]                ; AsyncRegister:registers|registers~32 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.018     ; 1.126      ;
; 0.993 ; AsyncRegister:registers|registers~327 ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.144      ;
; 1.006 ; AsyncRegister:registers|registers~482 ; MemoryMappedIO:ioLedR|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.014     ; 1.144      ;
; 1.007 ; AsyncRegister:registers|registers~259 ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.160      ;
; 1.008 ; AsyncRegister:registers|registers~463 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.156      ;
; 1.023 ; AsyncRegister:registers|registers~480 ; MemoryMappedIO:ioLedR|out[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.178      ;
; 1.028 ; AsyncRegister:registers|registers~171 ; MemoryMappedIO:ioHex|out[11]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.184      ;
; 1.035 ; Register:pc|dataOut[1]                ; AsyncRegister:registers|registers~65 ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.187      ;
; 1.036 ; AsyncRegister:registers|registers~390 ; MemoryMappedIO:ioLedG|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.190      ;
; 1.038 ; AsyncRegister:registers|registers~453 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.183      ;
; 1.040 ; AsyncRegister:registers|registers~399 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.187      ;
; 1.047 ; AsyncRegister:registers|registers~398 ; MemoryMappedIO:ioHex|out[14]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.187      ;
; 1.057 ; AsyncRegister:registers|registers~352 ; MemoryMappedIO:ioLedG|out[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.210      ;
; 1.065 ; AsyncRegister:registers|registers~68  ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.223      ;
; 1.067 ; AsyncRegister:registers|registers~397 ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.214      ;
; 1.068 ; AsyncRegister:registers|registers~35  ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.214      ;
; 1.069 ; AsyncRegister:registers|registers~485 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.223      ;
; 1.082 ; AsyncRegister:registers|registers~172 ; MemoryMappedIO:ioHex|out[12]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.233      ;
; 1.083 ; AsyncRegister:registers|registers~198 ; MemoryMappedIO:ioLedG|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.229      ;
; 1.083 ; AsyncRegister:registers|registers~99  ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.233      ;
; 1.084 ; AsyncRegister:registers|registers~167 ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.238      ;
; 1.084 ; AsyncRegister:registers|registers~428 ; MemoryMappedIO:ioHex|out[12]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.020      ; 1.256      ;
; 1.086 ; AsyncRegister:registers|registers~168 ; MemoryMappedIO:ioLedR|out[8]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.234      ;
; 1.086 ; AsyncRegister:registers|registers~320 ; MemoryMappedIO:ioLedG|out[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.239      ;
; 1.095 ; AsyncRegister:registers|registers~324 ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.251      ;
; 1.097 ; AsyncRegister:registers|registers~109 ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.237      ;
; 1.099 ; AsyncRegister:registers|registers~391 ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.255      ;
; 1.105 ; AsyncRegister:registers|registers~230 ; MemoryMappedIO:ioLedG|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.251      ;
; 1.107 ; AsyncRegister:registers|registers~101 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.261      ;
; 1.112 ; AsyncRegister:registers|registers~454 ; MemoryMappedIO:ioLedR|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 1.269      ;
; 1.113 ; AsyncRegister:registers|registers~239 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.258      ;
; 1.114 ; AsyncRegister:registers|registers~34  ; MemoryMappedIO:ioLedR|out[2]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.262      ;
; 1.123 ; AsyncRegister:registers|registers~205 ; MemoryMappedIO:ioHex|out[13]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 1.123 ; AsyncRegister:registers|registers~494 ; MemoryMappedIO:ioHex|out[14]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.020     ; 1.255      ;
; 1.125 ; AsyncRegister:registers|registers~106 ; MemoryMappedIO:ioHex|out[10]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.275      ;
; 1.126 ; AsyncRegister:registers|registers~360 ; MemoryMappedIO:ioHex|out[8]          ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 1.270      ;
; 1.128 ; AsyncRegister:registers|registers~416 ; MemoryMappedIO:ioLedG|out[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.277      ;
; 1.129 ; AsyncRegister:registers|registers~293 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.280      ;
; 1.136 ; AsyncRegister:registers|registers~384 ; MemoryMappedIO:ioLedG|out[0]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.292      ;
; 1.137 ; AsyncRegister:registers|registers~294 ; MemoryMappedIO:ioLedG|out[6]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.288      ;
; 1.138 ; AsyncRegister:registers|registers~133 ; MemoryMappedIO:ioLedG|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.296      ;
; 1.145 ; AsyncRegister:registers|registers~228 ; MemoryMappedIO:ioLedG|out[4]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.295      ;
; 1.145 ; AsyncRegister:registers|registers~227 ; MemoryMappedIO:ioLedG|out[3]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.293      ;
; 1.150 ; AsyncRegister:registers|registers~267 ; MemoryMappedIO:ioHex|out[11]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.304      ;
; 1.155 ; AsyncRegister:registers|registers~197 ; MemoryMappedIO:ioLedR|out[5]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.306      ;
; 1.156 ; AsyncRegister:registers|registers~39  ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.308      ;
; 1.159 ; AsyncRegister:registers|registers~71  ; MemoryMappedIO:ioLedR|out[7]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.310      ;
; 1.160 ; AsyncRegister:registers|registers~137 ; MemoryMappedIO:ioLedR|out[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 1.323      ;
; 1.167 ; AsyncRegister:registers|registers~111 ; MemoryMappedIO:ioHex|out[15]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 1.307      ;
; 1.171 ; AsyncRegister:registers|registers~206 ; MemoryMappedIO:ioHex|out[14]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.020     ; 1.303      ;
; 1.172 ; AsyncRegister:registers|registers~457 ; MemoryMappedIO:ioLedR|out[9]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.323      ;
; 1.177 ; Register:pc|dataOut[2]                ; Register:pc|dataOut[2]               ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.329      ;
; 1.186 ; AsyncRegister:registers|registers~202 ; MemoryMappedIO:ioHex|out[10]         ; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.011      ; 1.349      ;
+-------+---------------------------------------+--------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock10'                                                                                                                   ;
+-------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node ; Launch Clock                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+
; 1.877 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.146      ;
; 1.896 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.165      ;
; 1.935 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.204      ;
; 1.943 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.212      ;
; 1.997 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.266      ;
; 2.009 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.278      ;
; 2.010 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.279      ;
; 2.014 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.283      ;
; 2.018 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.287      ;
; 2.033 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.302      ;
; 2.033 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.302      ;
; 2.045 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.314      ;
; 2.050 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.319      ;
; 2.052 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.321      ;
; 2.055 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.324      ;
; 2.062 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.331      ;
; 2.066 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.335      ;
; 2.070 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.339      ;
; 2.075 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.344      ;
; 2.077 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.346      ;
; 2.077 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.346      ;
; 2.085 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.354      ;
; 2.088 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.357      ;
; 2.100 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.369      ;
; 2.100 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.369      ;
; 2.102 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.371      ;
; 2.106 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.375      ;
; 2.107 ; MemoryMappedIO:ioHex|out[4]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.376      ;
; 2.110 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.379      ;
; 2.119 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.388      ;
; 2.133 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.402      ;
; 2.150 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.419      ;
; 2.155 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.424      ;
; 2.169 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.438      ;
; 2.169 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.438      ;
; 2.172 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.441      ;
; 2.174 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.443      ;
; 2.187 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.456      ;
; 2.191 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.460      ;
; 2.192 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.461      ;
; 2.192 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.461      ;
; 2.193 ; MemoryMappedIO:ioHex|out[3]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.462      ;
; 2.193 ; MemoryMappedIO:ioHex|out[0]  ; HEX0[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.462      ;
; 2.199 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.468      ;
; 2.200 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.469      ;
; 2.205 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.474      ;
; 2.205 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.474      ;
; 2.206 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.475      ;
; 2.207 ; MemoryMappedIO:ioHex|out[1]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.476      ;
; 2.207 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.476      ;
; 2.213 ; MemoryMappedIO:ioLedG|out[7] ; LEDG[7] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.478      ;
; 2.222 ; MemoryMappedIO:ioHex|out[2]  ; HEX0[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.491      ;
; 2.230 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.499      ;
; 2.237 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.506      ;
; 2.237 ; MemoryMappedIO:ioHex|out[6]  ; HEX1[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.506      ;
; 2.248 ; MemoryMappedIO:ioHex|out[5]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.517      ;
; 2.278 ; MemoryMappedIO:ioHex|out[7]  ; HEX1[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.269      ; 2.547      ;
; 2.284 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.554      ;
; 2.295 ; MemoryMappedIO:ioLedG|out[4] ; LEDG[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.560      ;
; 2.312 ; MemoryMappedIO:ioLedR|out[0] ; LEDR[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.574      ;
; 2.342 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.612      ;
; 2.346 ; MemoryMappedIO:ioHex|out[11] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.616      ;
; 2.381 ; MemoryMappedIO:ioLedG|out[1] ; LEDG[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.267      ; 2.648      ;
; 2.403 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.673      ;
; 2.404 ; MemoryMappedIO:ioHex|out[11] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.674      ;
; 2.422 ; MemoryMappedIO:ioHex|out[10] ; HEX2[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.692      ;
; 2.440 ; MemoryMappedIO:ioHex|out[13] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.721      ;
; 2.452 ; MemoryMappedIO:ioLedG|out[2] ; LEDG[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.267      ; 2.719      ;
; 2.464 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.734      ;
; 2.471 ; MemoryMappedIO:ioHex|out[13] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.752      ;
; 2.480 ; MemoryMappedIO:ioHex|out[10] ; HEX2[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.750      ;
; 2.494 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.764      ;
; 2.497 ; MemoryMappedIO:ioLedR|out[6] ; LEDR[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.759      ;
; 2.505 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.775      ;
; 2.522 ; MemoryMappedIO:ioLedR|out[5] ; LEDR[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.784      ;
; 2.526 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.796      ;
; 2.539 ; MemoryMappedIO:ioLedR|out[8] ; LEDR[8] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.809      ;
; 2.541 ; MemoryMappedIO:ioHex|out[13] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.822      ;
; 2.545 ; MemoryMappedIO:ioHex|out[11] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.815      ;
; 2.547 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.817      ;
; 2.558 ; MemoryMappedIO:ioHex|out[15] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.839      ;
; 2.569 ; MemoryMappedIO:ioLedR|out[9] ; LEDR[9] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.262      ; 2.831      ;
; 2.572 ; MemoryMappedIO:ioHex|out[14] ; HEX3[4] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.853      ;
; 2.577 ; MemoryMappedIO:ioHex|out[11] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.847      ;
; 2.584 ; MemoryMappedIO:ioHex|out[13] ; HEX3[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.865      ;
; 2.589 ; MemoryMappedIO:ioHex|out[15] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.870      ;
; 2.599 ; MemoryMappedIO:ioHex|out[13] ; HEX3[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.880      ;
; 2.603 ; MemoryMappedIO:ioHex|out[14] ; HEX3[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.884      ;
; 2.604 ; MemoryMappedIO:ioLedG|out[0] ; LEDG[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.265      ; 2.869      ;
; 2.611 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.881      ;
; 2.621 ; MemoryMappedIO:ioHex|out[10] ; HEX2[0] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.891      ;
; 2.635 ; MemoryMappedIO:ioLedG|out[6] ; LEDG[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.267      ; 2.902      ;
; 2.643 ; MemoryMappedIO:ioHex|out[9]  ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.913      ;
; 2.653 ; MemoryMappedIO:ioHex|out[10] ; HEX2[3] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.923      ;
; 2.660 ; MemoryMappedIO:ioHex|out[15] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.941      ;
; 2.674 ; MemoryMappedIO:ioHex|out[14] ; HEX3[1] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.281      ; 2.955      ;
; 2.677 ; MemoryMappedIO:ioHex|out[11] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.947      ;
; 2.684 ; MemoryMappedIO:ioLedG|out[5] ; LEDG[5] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.267      ; 2.951      ;
; 2.684 ; MemoryMappedIO:ioHex|out[10] ; HEX2[6] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.954      ;
; 2.688 ; MemoryMappedIO:ioHex|out[8]  ; HEX2[2] ; PLL_inst|altpll_component|pll|clk[0] ; Clock10     ; 0.000        ; 0.270      ; 2.958      ;
+-------+------------------------------+---------+--------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock10'                                                                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; CLOCK_50|combout                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|clk[0]   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; Clock10 ; Rise       ; PLL_inst|altpll_component|pll|inclk[0] ;
; 97.620 ; 100.000      ; 2.380          ; Port Rate        ; Clock10 ; Rise       ; CLOCK_50                               ;
+--------+--------------+----------------+------------------+---------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                                     ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                    ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_we_reg         ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg10  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg2   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg3   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg4   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg5   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg6   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg7   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg8   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~portb_address_reg9   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a10~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg7  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg8  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_address_reg9  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_datain_reg1   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_memory_reg0   ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~porta_we_reg        ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg0  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg1  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg10 ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg2  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg3  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg4  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg5  ;
; 247.873 ; 250.000      ; 2.127          ; High Pulse Width ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg6  ;
; 247.873 ; 250.000      ; 2.127          ; Low Pulse Width  ; PLL_inst|altpll_component|pll|clk[0] ; Fall       ; DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a11~portb_address_reg6  ;
+---------+--------------+----------------+------------------+--------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 6.429 ; 6.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 6.257 ; 6.257 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 5.483 ; 5.483 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 6.429 ; 6.429 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 3.948 ; 3.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 3.239 ; 3.239 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 3.931 ; 3.931 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 2.673 ; 2.673 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 3.948 ; 3.948 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 3.586 ; 3.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 3.125 ; 3.125 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 3.640 ; 3.640 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 3.535 ; 3.535 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 3.180 ; 3.180 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 3.313 ; 3.313 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -4.230 ; -4.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -4.575 ; -4.575 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -5.075 ; -5.075 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -4.230 ; -4.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -4.694 ; -4.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.420 ; -1.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.175 ; -2.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.749 ; -2.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.420 ; -1.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.213 ; -2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.865 ; -1.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.777 ; -1.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.645 ; -2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.482 ; -2.482 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.931 ; -1.931 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.151 ; -2.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 2.222 ; 2.222 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 2.045 ; 2.045 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 2.077 ; 2.077 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.192 ; 2.192 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.193 ; 2.193 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.205 ; 2.205 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 2.206 ; 2.206 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.222 ; 2.222 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 2.278 ; 2.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.230 ; 2.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.200 ; 2.200 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 2.191 ; 2.191 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.207 ; 2.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.237 ; 2.237 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.278 ; 2.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.237 ; 2.237 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.874 ; 2.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 2.621 ; 2.621 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.480 ; 2.480 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.820 ; 2.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.653 ; 2.653 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.422 ; 2.422 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.874 ; 2.874 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.684 ; 2.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 3.298 ; 3.298 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 3.039 ; 3.039 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.979 ; 2.979 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 3.298 ; 3.298 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.908 ; 2.908 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.879 ; 2.879 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 3.021 ; 3.021 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 3.187 ; 3.187 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.897 ; 2.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.604 ; 2.604 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.381 ; 2.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.452 ; 2.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.897 ; 2.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.295 ; 2.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.684 ; 2.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.213 ; 2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.906 ; 2.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 2.754 ; 2.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.869 ; 2.869 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.522 ; 2.522 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.497 ; 2.497 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.906 ; 2.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.539 ; 2.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.877 ; 1.877 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.896 ; 1.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.877 ; 1.877 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.055 ; 2.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.052 ; 2.052 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.018 ; 2.018 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 2.009 ; 2.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.033 ; 2.033 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.997 ; 1.997 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.100 ; 2.100 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.070 ; 2.070 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.997 ; 1.997 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.077 ; 2.077 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.010 ; 2.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.085 ; 2.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.033 ; 2.033 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 2.494 ; 2.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.342 ; 2.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.688 ; 2.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.526 ; 2.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.696 ; 2.696 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.505 ; 2.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.599 ; 2.599 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.541 ; 2.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.860 ; 2.860 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.471 ; 2.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.584 ; 2.584 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 2.750 ; 2.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.213 ; 2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.604 ; 2.604 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.381 ; 2.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.452 ; 2.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.897 ; 2.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.295 ; 2.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.684 ; 2.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.213 ; 2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 2.754 ; 2.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.869 ; 2.869 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.522 ; 2.522 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.497 ; 2.497 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.906 ; 2.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.539 ; 2.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; 186.842 ; 0.375 ; N/A      ; N/A     ; 50.000              ;
;  Clock10                              ; 191.785 ; 1.877 ; N/A      ; N/A     ; 50.000              ;
;  PLL_inst|altpll_component|pll|clk[0] ; 186.842 ; 0.375 ; N/A      ; N/A     ; 247.436             ;
; Design-wide TNS                       ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock10                              ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL_inst|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; 13.158 ; 13.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; 11.103 ; 11.103 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; 12.795 ; 12.795 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; 10.811 ; 10.811 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; 13.158 ; 13.158 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; 9.051  ; 9.051  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; 7.095  ; 7.095  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; 8.988  ; 8.988  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; 5.679  ; 5.679  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; 9.051  ; 9.051  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; 7.968  ; 7.968  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; 6.667  ; 6.667  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; 7.687  ; 7.687  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; 8.078  ; 8.078  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; 7.038  ; 7.038  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; 7.349  ; 7.349  ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; KEY[*]    ; Clock10    ; -4.230 ; -4.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[0]   ; Clock10    ; -4.575 ; -4.575 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[1]   ; Clock10    ; -5.075 ; -5.075 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[2]   ; Clock10    ; -4.230 ; -4.230 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  KEY[3]   ; Clock10    ; -4.694 ; -4.694 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; SW[*]     ; Clock10    ; -1.420 ; -1.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[0]    ; Clock10    ; -2.175 ; -2.175 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[1]    ; Clock10    ; -2.749 ; -2.749 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[2]    ; Clock10    ; -1.420 ; -1.420 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[3]    ; Clock10    ; -2.213 ; -2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[4]    ; Clock10    ; -1.865 ; -1.865 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[5]    ; Clock10    ; -1.777 ; -1.777 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[6]    ; Clock10    ; -2.645 ; -2.645 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[7]    ; Clock10    ; -2.482 ; -2.482 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[8]    ; Clock10    ; -1.931 ; -1.931 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  SW[9]    ; Clock10    ; -2.151 ; -2.151 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 5.226 ; 5.226 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 5.282 ; 5.282 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 5.603 ; 5.603 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 5.597 ; 5.597 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 5.587 ; 5.587 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 5.639 ; 5.639 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 5.731 ; 5.731 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 5.635 ; 5.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 5.620 ; 5.620 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 5.586 ; 5.586 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 5.613 ; 5.613 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 5.731 ; 5.731 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 5.680 ; 5.680 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 5.643 ; 5.643 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 7.229 ; 7.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 6.726 ; 6.726 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 6.207 ; 6.207 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 7.152 ; 7.152 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 6.755 ; 6.755 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 5.991 ; 5.991 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 7.229 ; 7.229 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 6.753 ; 6.753 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 8.215 ; 8.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 7.706 ; 7.706 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 7.278 ; 7.278 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 8.215 ; 8.215 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 7.329 ; 7.329 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 7.342 ; 7.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 7.614 ; 7.614 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 8.070 ; 8.070 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 7.087 ; 7.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 6.213 ; 6.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 5.866 ; 5.866 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 6.159 ; 6.159 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 7.087 ; 7.087 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 5.602 ; 5.602 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 6.752 ; 6.752 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 6.510 ; 6.510 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 5.350 ; 5.350 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 6.980 ; 6.980 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 5.820 ; 5.820 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 6.550 ; 6.550 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 6.896 ; 6.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 6.923 ; 6.923 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 6.660 ; 6.660 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 6.211 ; 6.211 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 6.176 ; 6.176 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 6.980 ; 6.980 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 6.154 ; 6.154 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 6.428 ; 6.428 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; HEX0[*]   ; Clock10    ; 1.877 ; 1.877 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[0]  ; Clock10    ; 1.896 ; 1.896 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[1]  ; Clock10    ; 1.877 ; 1.877 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[2]  ; Clock10    ; 2.055 ; 2.055 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[3]  ; Clock10    ; 2.052 ; 2.052 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[4]  ; Clock10    ; 2.018 ; 2.018 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[5]  ; Clock10    ; 2.009 ; 2.009 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX0[6]  ; Clock10    ; 2.033 ; 2.033 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX1[*]   ; Clock10    ; 1.997 ; 1.997 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[0]  ; Clock10    ; 2.100 ; 2.100 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[1]  ; Clock10    ; 2.070 ; 2.070 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[2]  ; Clock10    ; 1.997 ; 1.997 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[3]  ; Clock10    ; 2.077 ; 2.077 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[4]  ; Clock10    ; 2.010 ; 2.010 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[5]  ; Clock10    ; 2.085 ; 2.085 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX1[6]  ; Clock10    ; 2.033 ; 2.033 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX2[*]   ; Clock10    ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[0]  ; Clock10    ; 2.494 ; 2.494 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[1]  ; Clock10    ; 2.342 ; 2.342 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[2]  ; Clock10    ; 2.688 ; 2.688 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[3]  ; Clock10    ; 2.526 ; 2.526 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[4]  ; Clock10    ; 2.284 ; 2.284 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[5]  ; Clock10    ; 2.696 ; 2.696 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX2[6]  ; Clock10    ; 2.505 ; 2.505 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; HEX3[*]   ; Clock10    ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[0]  ; Clock10    ; 2.599 ; 2.599 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[1]  ; Clock10    ; 2.541 ; 2.541 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[2]  ; Clock10    ; 2.860 ; 2.860 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[3]  ; Clock10    ; 2.471 ; 2.471 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[4]  ; Clock10    ; 2.440 ; 2.440 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[5]  ; Clock10    ; 2.584 ; 2.584 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  HEX3[6]  ; Clock10    ; 2.750 ; 2.750 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDG[*]   ; Clock10    ; 2.213 ; 2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[0]  ; Clock10    ; 2.604 ; 2.604 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[1]  ; Clock10    ; 2.381 ; 2.381 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[2]  ; Clock10    ; 2.452 ; 2.452 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[3]  ; Clock10    ; 2.897 ; 2.897 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[4]  ; Clock10    ; 2.295 ; 2.295 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[5]  ; Clock10    ; 2.684 ; 2.684 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[6]  ; Clock10    ; 2.635 ; 2.635 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDG[7]  ; Clock10    ; 2.213 ; 2.213 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
; LEDR[*]   ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; Clock10    ; 2.312 ; 2.312 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; Clock10    ; 2.754 ; 2.754 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; Clock10    ; 2.869 ; 2.869 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; Clock10    ; 2.703 ; 2.703 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; Clock10    ; 2.522 ; 2.522 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; Clock10    ; 2.497 ; 2.497 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; Clock10    ; 2.906 ; 2.906 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[8]  ; Clock10    ; 2.539 ; 2.539 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
;  LEDR[9]  ; Clock10    ; 2.569 ; 2.569 ; Rise       ; PLL_inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 130          ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 224          ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; > 2147483647 ; 5632     ; 25167258 ; 32       ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
; PLL_inst|altpll_component|pll|clk[0] ; Clock10                              ; 130          ; 0        ; 0        ; 0        ;
; Clock10                              ; PLL_inst|altpll_component|pll|clk[0] ; 224          ; 0        ; 0        ; 0        ;
; PLL_inst|altpll_component|pll|clk[0] ; PLL_inst|altpll_component|pll|clk[0] ; > 2147483647 ; 5632     ; 25167258 ; 32       ;
+--------------------------------------+--------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 17 21:47:52 2015
Info: Command: quartus_sta Project2 -c Debug
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {PLL_inst|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {PLL_inst|altpll_component|pll|clk[0]} {PLL_inst|altpll_component|pll|clk[0]}
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 186.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   186.842         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   191.785         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.907         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     4.639         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.436         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 186.842
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 186.842 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : AsyncRegister:registers|registers~3
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.874      0.874 FF  CELL  KEY[3]|combout
    Info (332115):    307.362      6.488 FF    IC  regInMux|out[3]~45|datad
    Info (332115):    307.540      0.178 FR  CELL  regInMux|out[3]~45|combout
    Info (332115):    308.668      1.128 RR    IC  regInMux|out[3]~46|datab
    Info (332115):    309.189      0.521 RR  CELL  regInMux|out[3]~46|combout
    Info (332115):    312.878      3.689 RR    IC  registers|registers~3|sdata
    Info (332115):    313.291      0.413 RR  CELL  AsyncRegister:registers|registers~3
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    500.095      0.095  R        clock network delay
    Info (332115):    500.133      0.038     uTsu  AsyncRegister:registers|registers~3
    Info (332115): 
    Info (332115): Data Arrival Time  :   313.291
    Info (332115): Data Required Time :   500.133
    Info (332115): Slack              :   186.842 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 191.785
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 191.785 
    Info (332115): ===================================================================
    Info (332115): From Node    : MemoryMappedIO:ioHex|out[12]
    Info (332115): To Node      : HEX3[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.104      0.104  R        clock network delay
    Info (332115):      0.381      0.277     uTco  MemoryMappedIO:ioHex|out[12]
    Info (332115):      0.381      0.000 RR  CELL  ioHex|out[12]|regout
    Info (332115):      1.709      1.328 RR    IC  hexConv3|dOut[2]~2|datac
    Info (332115):      2.031      0.322 RR  CELL  hexConv3|dOut[2]~2|combout
    Info (332115):      5.200      3.169 RR    IC  HEX3[2]|datain
    Info (332115):      8.215      3.015 RF  CELL  HEX3[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX3[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.215
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   191.785 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.907
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.907 
    Info (332115): ===================================================================
    Info (332115): From Node    : AsyncRegister:registers|registers~353
    Info (332115): To Node      : MemoryMappedIO:ioLedG|out[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.101      0.101  R        clock network delay
    Info (332115):      0.378      0.277     uTco  AsyncRegister:registers|registers~353
    Info (332115):      0.378      0.000 RR  CELL  registers|registers~353|regout
    Info (332115):      0.378      0.000 RR    IC  registers|registers~566|datac
    Info (332115):      0.736      0.358 RR  CELL  registers|registers~566|combout
    Info (332115):      1.020      0.284 RR    IC  registers|registers~567|datad
    Info (332115):      1.198      0.178 RR  CELL  registers|registers~567|combout
    Info (332115):      1.198      0.000 RR    IC  ioLedG|out[1]|datain
    Info (332115):      1.294      0.096 RR  CELL  MemoryMappedIO:ioLedG|out[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.101      0.101  R        clock network delay
    Info (332115):      0.387      0.286      uTh  MemoryMappedIO:ioLedG|out[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.294
    Info (332115): Data Required Time :     0.387
    Info (332115): Slack              :     0.907 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 4.639
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 4.639 
    Info (332115): ===================================================================
    Info (332115): From Node    : MemoryMappedIO:ioHex|out[2]
    Info (332115): To Node      : HEX0[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.101      0.101  R        clock network delay
    Info (332115):      0.378      0.277     uTco  MemoryMappedIO:ioHex|out[2]
    Info (332115):      0.378      0.000 RR  CELL  ioHex|out[2]|regout
    Info (332115):      0.378      0.000 RR    IC  hexConv0|dOut[1]~1|datac
    Info (332115):      0.736      0.358 RR  CELL  hexConv0|dOut[1]~1|combout
    Info (332115):      1.799      1.063 RR    IC  HEX0[1]|datain
    Info (332115):      4.639      2.840 RR  CELL  HEX0[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  HEX0[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     4.639
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     4.639 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      1.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     51.026      1.026 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.436
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.436 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    251.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    253.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    247.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.510      0.929 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.510      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.443      0.933 FF    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    250.190      0.747 FR  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    501.026      1.026 RR  CELL  CLOCK_50|combout
    Info (332113):    503.518      2.492 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    497.581     -5.937 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.510      0.929 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.510      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.443      0.933 RR    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    500.190      0.747 RF  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.564
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.436
    Info (332113): ===================================================================
    Info (332113): 
Info: Analyzing Fast Model
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: PLL_inst|altpll_component|pll|clk[0] with master clock period: 100.000 found on PLL node: PLL_inst|altpll_component|pll|clk[0] does not match the master clock period requirement: 20.000
Info (332146): Worst-case setup slack is 193.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   193.571         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):   196.702         0.000 Clock10 
Info (332146): Worst-case hold slack is 0.375
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.375         0.000 PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     1.877         0.000 Clock10 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 50.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    50.000         0.000 Clock10 
    Info (332119):   247.873         0.000 PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 193.571
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 193.571 
    Info (332115): ===================================================================
    Info (332115): From Node    : KEY[3]
    Info (332115): To Node      : AsyncRegister:registers|registers~259
    Info (332115): Launch Clock : Clock10
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    400.000    400.000           launch edge time
    Info (332115):    400.000      0.000  R        clock network delay
    Info (332115):    300.000   -100.000  F  iExt  KEY[3]
    Info (332115):    300.474      0.474 FF  CELL  KEY[3]|combout
    Info (332115):    303.885      3.411 FF    IC  regInMux|out[3]~45|datad
    Info (332115):    303.944      0.059 FR  CELL  regInMux|out[3]~45|combout
    Info (332115):    304.366      0.422 RR    IC  regInMux|out[3]~46|datab
    Info (332115):    304.544      0.178 RR  CELL  regInMux|out[3]~46|combout
    Info (332115):    306.004      1.460 RR    IC  registers|registers~259|sdata
    Info (332115):    306.189      0.185 RR  CELL  AsyncRegister:registers|registers~259
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    500.000    500.000           latch edge time
    Info (332115):    499.728     -0.272  R        clock network delay
    Info (332115):    499.760      0.032     uTsu  AsyncRegister:registers|registers~259
    Info (332115): 
    Info (332115): Data Arrival Time  :   306.189
    Info (332115): Data Required Time :   499.760
    Info (332115): Slack              :   193.571 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 196.702
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 196.702 
    Info (332115): ===================================================================
    Info (332115): From Node    : MemoryMappedIO:ioHex|out[12]
    Info (332115): To Node      : HEX3[2]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.263     -0.263  R        clock network delay
    Info (332115):     -0.122      0.141     uTco  MemoryMappedIO:ioHex|out[12]
    Info (332115):     -0.122      0.000 RR  CELL  ioHex|out[12]|regout
    Info (332115):      0.428      0.550 RR    IC  hexConv3|dOut[2]~2|datac
    Info (332115):      0.535      0.107 RR  CELL  hexConv3|dOut[2]~2|combout
    Info (332115):      1.760      1.225 RR    IC  HEX3[2]|datain
    Info (332115):      3.298      1.538 RF  CELL  HEX3[2]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):    100.000    100.000           latch edge time
    Info (332115):    100.000      0.000  R        clock network delay
    Info (332115):    200.000    100.000  F  oExt  HEX3[2]
    Info (332115): 
    Info (332115): Data Arrival Time  :     3.298
    Info (332115): Data Required Time :   200.000
    Info (332115): Slack              :   196.702 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 0.375
    Info (332115): -to_clock [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 0.375 
    Info (332115): ===================================================================
    Info (332115): From Node    : AsyncRegister:registers|registers~353
    Info (332115): To Node      : MemoryMappedIO:ioLedG|out[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.267     -0.267  R        clock network delay
    Info (332115):     -0.126      0.141     uTco  AsyncRegister:registers|registers~353
    Info (332115):     -0.126      0.000 RR  CELL  registers|registers~353|regout
    Info (332115):     -0.126      0.000 RR    IC  registers|registers~566|datac
    Info (332115):      0.058      0.184 RR  CELL  registers|registers~566|combout
    Info (332115):      0.159      0.101 RR    IC  registers|registers~567|datad
    Info (332115):      0.218      0.059 RR  CELL  registers|registers~567|combout
    Info (332115):      0.218      0.000 RR    IC  ioLedG|out[1]|datain
    Info (332115):      0.260      0.042 RR  CELL  MemoryMappedIO:ioLedG|out[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):     -0.267     -0.267  R        clock network delay
    Info (332115):     -0.115      0.152      uTh  MemoryMappedIO:ioLedG|out[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     0.260
    Info (332115): Data Required Time :    -0.115
    Info (332115): Slack              :     0.375 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 1.877
    Info (332115): -to_clock [get_clocks {Clock10}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 1.877 
    Info (332115): ===================================================================
    Info (332115): From Node    : MemoryMappedIO:ioHex|out[2]
    Info (332115): To Node      : HEX0[1]
    Info (332115): Launch Clock : PLL_inst|altpll_component|pll|clk[0]
    Info (332115): Latch Clock  : Clock10
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):     -0.269     -0.269  R        clock network delay
    Info (332115):     -0.128      0.141     uTco  MemoryMappedIO:ioHex|out[2]
    Info (332115):     -0.128      0.000 RR  CELL  ioHex|out[2]|regout
    Info (332115):     -0.128      0.000 RR    IC  hexConv0|dOut[1]~1|datac
    Info (332115):      0.056      0.184 RR  CELL  hexConv0|dOut[1]~1|combout
    Info (332115):      0.469      0.413 RR    IC  HEX0[1]|datain
    Info (332115):      1.877      1.408 RR  CELL  HEX0[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      0.000      0.000  R  oExt  HEX0[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :     1.877
    Info (332115): Data Required Time :     0.000
    Info (332115): Slack              :     1.877 
    Info (332115): ===================================================================
    Info (332115): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 50.000
    Info (332113): Targets: [get_clocks {Clock10}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 50.000 
    Info (332113): ===================================================================
    Info (332113): Node             : CLOCK_50|combout
    Info (332113): Clock            : Clock10
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):      0.000      0.000           launch edge time
    Info (332113):      0.000      0.000           source latency
    Info (332113):      0.000      0.000           CLOCK_50
    Info (332113):      0.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):     50.000     50.000           launch edge time
    Info (332113):     50.000      0.000           source latency
    Info (332113):     50.000      0.000           CLOCK_50
    Info (332113):     50.571      0.571 FF  CELL  CLOCK_50|combout
    Info (332113): 
    Info (332113): Required Width   :     0.000
    Info (332113): Actual Width     :    50.000
    Info (332113): Slack            :    50.000
    Info (332113): ===================================================================
    Info (332113): 
Info (332113): Report Minimum Pulse Width: Found 1 results (0 violated).  Worst case slack is 247.873
    Info (332113): Targets: [get_clocks {PLL_inst|altpll_component|pll|clk[0]}]
    Info (332113): -nworst: 1
    Info (332113): -detail: full_path
Info (332113): Path #1: slack is 247.873 
    Info (332113): ===================================================================
    Info (332113): Node             : DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): Clock            : PLL_inst|altpll_component|pll|clk[0] (INVERTED)
    Info (332113): Type             : High Pulse Width
    Info (332113): 
    Info (332113): Late Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    250.000    250.000           launch edge time
    Info (332113):    250.000      0.000           source latency
    Info (332113):    250.000      0.000           CLOCK_50
    Info (332113):    250.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    252.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    248.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    248.698      0.642 FF    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    248.698      0.000 FF  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    249.382      0.684 FF    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    249.809      0.427 FR  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Early Clock Arrival Path:
    Info (332113): 
    Info (332113): Total (ns)  Incr (ns)     Type  Element
    Info (332113): ==========  ========= ==  ====  ===================================
    Info (332113):    500.000    500.000           launch edge time
    Info (332113):    500.000      0.000           source latency
    Info (332113):    500.000      0.000           CLOCK_50
    Info (332113):    500.571      0.571 RR  CELL  CLOCK_50|combout
    Info (332113):    502.241      1.670 RR    IC  PLL_inst|altpll_component|pll|inclk[0]
    Info (332113):    498.056     -4.185 RR  CELL  PLL_inst|altpll_component|pll|clk[0]
    Info (332113):    498.698      0.642 RR    IC  PLL_inst|altpll_component|_clk0~clkctrl|inclk[0]
    Info (332113):    498.698      0.000 RR  CELL  PLL_inst|altpll_component|_clk0~clkctrl|outclk
    Info (332113):    499.382      0.684 RR    IC  dataMem|data_rtl_0|auto_generated|ram_block1a0|clk0
    Info (332113):    499.809      0.427 RF  CELL  DataMemory:dataMem|altsyncram:data_rtl_0|altsyncram_n5j1:auto_generated|ram_block1a0~porta_address_reg0
    Info (332113): 
    Info (332113): Required Width   :     2.127
    Info (332113): Actual Width     :   250.000
    Info (332113): Slack            :   247.873
    Info (332113): ===================================================================
    Info (332113): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 448 megabytes
    Info: Processing ended: Sat Oct 17 21:47:54 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


