本文来自《数字集成电路：电路，系统与设计》
# 1.减小一个门的传播延时
## 减小$C_L$
- 这个负载电容由三部分组成：门本身的内部扩散电容，互连线电容和扇出电容。
- 细致的版图设计有助于减少扩散电容和互连线电容。
- 优秀的设计实践要求漏扩散区的面积越小越好。
## 增加晶体管的$W/L$
- 小心！增大宽长比也会增大扩散电容，从而增加$C_L$。
- 自载效应：一旦扩散电容超过连线电容和扇出电容时，增大门的尺寸就不再对延时有帮助。
- 较宽的晶体管有较大的栅电容，增加了驱动门扇出系数，从而影响速度。
## 提高$V_{DD}$
- 用能量换性能
- 增大到一定程度后提升有限。
- 实际工艺中对电源电压有严格要求。
# 2.大扇入时的设计技巧[P164]
## 调整晶体管尺寸
- 如果负载电容主要是门本身的本征电容，加宽器件只会增加自载效应，对传播延时不产生影响。
- 只有当负载电容是以扇出为主时放大尺寸才起作用。
## 逐级加大晶体管尺寸
- 将延时公式中出现次数多的晶体管尺寸增大来降低电阻并且保持电容。
- 缺点：在版图中不容易实现。
## 重新安排输入
- **关键路径（Critical Path）**：如果一个输入信号在所有输入中最后到达稳定值，那么这个输入信号就称为这个门的关键信号。决定一个结构最终速度的逻辑路径称为关键路径。
- 在复杂的逻辑块中，不可能所有的输入同时到达。
- 所以把关键路径上的晶体管靠近门的**输出端**可以提高速度。
## 重组逻辑结构
- 变换逻辑方程的形式有可能降低对扇入的要求，从而减少门的延迟。
# 3.计算组合逻辑电路延迟最小器件尺寸
![[组合电路中最小延时的尺寸#性能优化]]
# 4.降低开关活动性的设计技术[P172]
## 逻辑重组
- 改变逻辑电路的拓扑结构可降低其功耗。
- 对于随机输入，链形实现比树形实现总体上具有较低的开关活动性。
## 输入排序
- 推迟具有较高反转概率的信号（即信号概率接近0.5的信号）是有利的。
## 分时复用资源
- 分时复用单个硬件资源来完成多个功能。
## 通过均衡信号路径来减少毛刺
- 通过使输入信号同时到达来减少毛刺
