组合逻辑的选择器，比较器之内的电路会根据其输入输出的功能生成对应的查找表（look up table），查找表又是什么？简单的我们可以理解为数字电路里面的真值表，也就是你只需要关心它的输入输出，不会去管这个中间经过了多少运算。最后根据查找表取出对应的结果就可以。这就是我们最常用的可配置逻辑块了。  
FPGA内部的RAM，我们IP核调用的RAM的属于BRAM，我们用的寄存器属于DRAM。
在complier中原语例话的时间比IP核消耗时间较少。因为verilogIP核由.v文件和.ngc文件构成。.v文件只是一些接口，实质内容存在于.ngc文件中，在综合编译过程中还要调用.ngc文件。浪费时间。
