# 逻辑代数

### 国标&国际符号

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407160552345.png" alt="image-20220407160552345" style="zoom:100%;" />



### 与非门，或非门又称通用门

![image-20220622145043982](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220622145043982.png)

![image-20220622145051839](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220622145051839.png)

### 吸收律

A + A · B = A；A · ( A + B ) = A 

### 反演规则（取反）

与或互换，0,1互换，**变量取反**。并保持运算顺序不变。

使得原函数变反函数。

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407160819666.png" alt="image-20220407160819666" style="zoom:100%;" />

### 对偶规则（等价）

与或互换，0,1互换，并保持原函数中的运算顺序不变！

得到F的对偶式。对偶式同真假。可以用来简化证明。

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407160951803.png" alt="image-20220407160951803" style="zoom:100%;" />



## 范式等逻辑概念

[^review]: 离散数学

析取∨

合取∧

**主析取范式**：简单合取式相或而成。

$$m_0 \vee m_1 \vee m_2 ... $$

> 记一句话，主析取范式是极小项相或而成的。

**极小项的产生**

成真赋值情况对应角标。在表达式中，若是反变量，则赋0，否则赋1

（我称最小项为正逻辑~）

![image-20220623013208220](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220623013208220.png)



极大项与之相反。

eg：使 $F=\bar A+B+\bar C $ 的 $M_5=0$ 的取值为：ABC=101 



最大项与最小项是互补的。





## 卡诺图

卡诺图是由所有最小项构成的表格。

![image-20220623013947589](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220623013947589.png)

一个3变量逻辑函数的“标准与-或表达式”：

![image-20220623015208844](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220623015208844.png)



> 注意，图中横轴00-01-11-10 ：11在前，保证变量“相邻”。

## 逻辑函数化简

### 代数化简

练练~

![image-20220623021217223](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220623021217223.png)

### 卡诺图化简！

- 用卡诺圈圈出相邻的最小项：

- 每个圈内偶数个最小项。但所有的1必须圈到。孤立的1单独圈。
- 可以重叠
- 每个卡诺圈尽可能大，个数尽可能少。

提示：拓宽一下思路

![image-20220623021624644](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220623021624644.png)







# 数据表示(编码)

## BCD码

[^BCD]: Binary Coded Decimal

### 8421码

### 2421码

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407162116266.png" alt="image-20220407162116266" style="zoom:75%;" />

不具备单值性：0101 、1011 都对应十进制数5.

为了保证单值性:2421码不使用0101～1010等6种状态 

是一种对9的自补代码：2421码按位取反,便可得到该数对9补数的2421码

### 余3码

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407162323057.png" alt="image-20220407162323057" style="zoom:75%;" />

转为二进制后再加0011

余3码具有自补性，余3码是一种“对9的自补码”



4位二进制有16个，2421码剔除了中间的6个，余3码剔除了首位各3个







## 可靠性编码(不考)



<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407162717547.png" alt="image-20220407162717547" style="zoom:50%;" />

> 观察——异或的性质：
>
> ​	上式中异或与等号可以互换。
>
> ​	也就是对任2个数异或可得第三个未知数。

### 格雷码

最高位不变，其他位是本位与上一位的异或。

编码与解码示意图如下：

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407162622874.png" alt="image-20220407162622874" style="zoom:75%;" />



<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407163028250.png" alt="image-20220407163028250" style="zoom:75%;" />

### 奇偶校验

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407163215973.png" alt="image-20220407163215973" style="zoom:50%;" />

如果奇偶校验报错：那一定是错了

如果奇偶校验不报错：有可能错得是偶数个。

**无错结论不可信**

### CRC校验

[^CRC]: (Cyclic Redundancy Check)











# 组合逻辑电路

## 编码器

### 普通8——3编码器

8个变量只有一个为1，用三位二进制输出他的编号。

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407163841105.png" alt="image-20220407163841105" style="zoom:75%;" />

### 优先编码器

很难保证八个只有一个有信号。优先编码器，只选取有信号的第一个。

​	<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407164015865.png" alt="image-20220407164015865" style="zoom:100%;" />

*带使能控制：*加个开关

## 译码器

### 变量译码器——2:4译码器

由两位二进制数控制4根线

![image-20220407164415120](%E6%AD%A3%E8%AF%BE.assets/image-20220407164415120.png)



### 利用变量译码器实现组合逻辑函数



>用 n变量译码器 加 输出门 就能实现任何形式的输入变量不大于n 的组合逻辑函数。

![image-20220624164707746](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220624164707746.png)



还有进制转换译码器，数字显示译码器（8段显示屏）。

### 七段显示译码器的实现 

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220425185512191.png" alt="image-20220425185512191" style="zoom:100%;" />

用险象+计数器生成数字(4bit)

![image-20220425191030111](%E6%AD%A3%E8%AF%BE.assets/image-20220425191030111.png)



## 多路选择器（MUX）

[^MUX]: Multiplexer

用$A_0,A_1$控制选择一个$D_i$让其通过

![image-20220407164607155](%E6%AD%A3%E8%AF%BE.assets/image-20220407164607155.png)

### 多路分配器

[^DMX]: Demultiplexer，也叫解复用器

与多路选择器相反



> 用n变量**译码器与输出门组合**，可以**实现任何n变量的逻辑函数**：
>
> $A,B,C$的八种取值，对应了$m_0,m_1,m_2,...m_7$

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407165147229.png" alt="image-20220407165147229" style="zoom:100%;" />



## 迭代设计—求补电路实现

> 补码的一种求法：从右向左看，第一个1不变，它左边的取反。



C0接收C1

C1表示是否找到了末位1



![image-20220418193703678](%E6%AD%A3%E8%AF%BE.assets/image-20220418193703678.png)





# 运算方法与运算器

## 基础——FA

一位全加器

![image-20220330110120495](%E6%AD%A3%E8%AF%BE.assets/image-20220330110120495.png)

$$
S_i=X_i \oplus Y_i \oplus C_i\\ 
C_{i+1} = X_iY_i + (X_i \oplus Y_i)C_i
$$



**注:**输入后瞬间的结果不一定正确, 需要等待低位进位后,串行刷新结果。

虽然理论上可以用来计算很多位的加法，但是位数越多，等待进位越慢。

## 用加法器算减法

$[x+y]_补=[x]_补+[y]_补$

$[x-y]_补=[x]_补-[y]_补=[x]_补+[-y]_补$

![image-20220330110826007](%E6%AD%A3%E8%AF%BE.assets/image-20220330110826007.png)

> *用异或可以实现可控的求反!!!*

![image-20220330111008536](%E6%AD%A3%E8%AF%BE.assets/image-20220330111008536.png)

与1异或即为取反

取反后还需要+1。

+1从$C_0$来找:	所以如果要求减法, sub = 1,	$C_0$也等于1。

![image-20220330111158518](%E6%AD%A3%E8%AF%BE.assets/image-20220330111158518.png)





## 溢出检测

两个同号数相加减才可能溢出。

### 方法1

看$X_n Y_n S_n$的关系

Overflow = 负负得正 或 正正得负

> 一个问题: 一个数减去最小负数1000 0000是检测不到的。

![image-20220330111935686](%E6%AD%A3%E8%AF%BE.assets/image-20220330111935686.png)

注: 这里要接A, 但是实际情况中A可能已经被封装起来了。要重新做Sub和Yn的异或

### 方法2

看符号位进位和数据最高位进位

$Overflow = C_f \oplus C_n$

![](%E6%AD%A3%E8%AF%BE.assets/image-20220405224117052.png)



### 方法3——双符号位

设双符号位, 其中 $f_1$ 为最高 符号位

$Overflow =f_1\oplus f_2$



![image-20220405224104078](%E6%AD%A3%E8%AF%BE.assets/image-20220405224104078.png)



## 快速加法器

**基础的全加器（FA）**

$S_i=X_i \oplus Y_i\oplus C_i $

$C_{i+1} = X_iY_i + (X_i \oplus Y_i)C_i$

$S_n$时延：（2n+4+3）T

**等待进位太浪费时间,如何并行?**

*生成函数	$G_i=X_iY_i$*`

*传递函数	$P_i=X_i \oplus Y_i$*

$C_{i+1}= G_i $+ $P_i C_i$

*//实质就是展开, 把 $C_?$直接用含$C_0$的式*子表示。

**对于每一位的结果:**

$S_i=X_i \oplus Y_i\oplus C_i = P_i \oplus C_i$

$C_3=P_2 P_1 P_0 C_0 +  P_2 P_1 G_0 + P_2 G_1 + G_2$

![image-20220405230000461](%E6%AD%A3%E8%AF%BE.assets/image-20220405230000461.png)

eg:4位快速加法器:

![](%E6%AD%A3%E8%AF%BE.assets/image-20220405230957756.png)



![image-20220405231320454](%E6%AD%A3%E8%AF%BE.assets/image-20220405231320454.png)





### 4位快速加法器实现

![image-20220405232719500](%E6%AD%A3%E8%AF%BE.assets/image-20220405232719500.png)



四位先行进位电路

![image-20220405232649571](%E6%AD%A3%E8%AF%BE.assets/image-20220405232649571.png)

与门异或门电路

![image-20220405232635806](%E6%AD%A3%E8%AF%BE.assets/image-20220405232635806.png)



*但是如果想做更高位的加法器?*??

*4位快速加法器之间仍然是串行的。*

### CLA74182

在之前的进位电路基础上，把最后的$G^* P^*$输出

![image-20220406100507128](%E6%AD%A3%E8%AF%BE.assets/image-20220406100507128.png)



![image-20220406100647902](%E6%AD%A3%E8%AF%BE.assets/image-20220406100647902.png)



### SN74181

4位加法器拓展到减法，逻辑运算。

4位运算ALU——SN74181

![image-20220406101045541](%E6%AD%A3%E8%AF%BE.assets/image-20220406101045541.png)

## 浮点数的加减法运算



## 定点乘法器

二进制乘法运算只有两种情况：

$Y_i=0$  	再+0

 $Y_i=1 $	 再+X本身

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220407155442240.png" alt="image-20220407155442240" style="zoom:50%;" />

**字长问题：**n位*n位 = 2n位，越乘越长，一个寄存器放不下。

**移位问题：**与其每次让新来的左移1，2，3，4...位，不如每次让累加器右移移位。

移出来的部分会直接落入ans。所以直接移入新的n位寄存器。运算结束后得到n+n形式的结果。

### 原码一位乘法



![image-20220407155345063](%E6%AD%A3%E8%AF%BE.assets/image-20220407155345063.png)

这个乘数判断位$Y_i$也需要右移。正好让结果的溢出位存入Y

![image-20220407160403251](%E6%AD%A3%E8%AF%BE.assets/image-20220407160403251.png)

### 补码 booth 一位乘法

区别仅在于，判断位取两位。

​	![image-20220625021250532](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625021250532.png)



## 阵列乘法器实现



## 定点除法器

### 原码恢复余数法

![image-20220625022005964](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625022005964.png)



![image-20220625022019949](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625022019949.png)



### 加减交替法

![image-20220625024301243](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625024301243.png)





# 时序电路

## 触发器

与非门:有0就触发。只有全1才不触发。



### RS触发器

![image-20220418145752600](%E6%AD%A3%E8%AF%BE.assets/image-20220418145752600.png)

S = SET R= RESET 

$\bar S=1\quad\bar R=1%$   保持

$\bar S=0 \quad \bar R=1%$   置0 	( Q= 0 与Set端同侧的为Q )

$\bar S=1 \quad \bar R=0%$   置1

$\bar S \quad \bar R$不能同时为0

#### 时钟控制的RS触发器

![image-20220509132322908](%E6%AD%A3%E8%AF%BE.assets/image-20220509132322908.png)



### D触发器

在钟控RS触发器的基础上，让两个输入端永远不相同。

![image-20220509175710388](%E6%AD%A3%E8%AF%BE.assets/image-20220509175710388.png)

D输入什么，就存什么（与D同侧的是Q）

适合做锁存器。



### JK触发器

将时钟控制RS触发器输出交叉反馈到两个输入端

![image-20220420103120338](%E6%AD%A3%E8%AF%BE.assets/image-20220420103120338.png)



能控制原态，非态（能取非)：

$ J=0 \quad K=0 \quad 保持\\
J=0 \quad K=1 \quad 置 0\\
 J=1 \quad K=0 \quad 置 1\\
 J=1 \quad K=1 \quad 取非\\$



### T触发器	

连接JK触发器的J和K

![image-20220509175646178](%E6%AD%A3%E8%AF%BE.assets/image-20220509175646178.png)

只有00 11 两种输入，所以只有原态和非态。



## 触发方式

### 主从结构

![image-20220509181144241](%E6%AD%A3%E8%AF%BE.assets/image-20220509181144241.png)

时钟信号CP加了一个非门。

时钟脉冲上升沿开始,主触发器按其功能正常工作，从触发器被封锁 

时钟脉冲下降沿开始,主触发器被锁定，其输出影响从触发器状态改变

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220509181122249.png" alt="image-20220509181122249" style="zoom:100%;" />

### 阻塞结构



![image-20220509181359965](%E6%AD%A3%E8%AF%BE.assets/image-20220509181359965.png)



![image-20220509181436710](%E6%AD%A3%E8%AF%BE.assets/image-20220509181436710.png)

![image-20220509181447109](%E6%AD%A3%E8%AF%BE.assets/image-20220509181447109.png)

![image-20220509181458927](%E6%AD%A3%E8%AF%BE.assets/image-20220509181458927.png)

![image-20220509181516588](%E6%AD%A3%E8%AF%BE.assets/image-20220509181516588.png)



## 时序电路分析

Moore型电路

![image-20220427105906683](%E6%AD%A3%E8%AF%BE.assets/image-20220427105906683.png)

Mealy型电路

![image-20220427105921207](%E6%AD%A3%E8%AF%BE.assets/image-20220427105921207.png)

Moore型电路的输出是状态的函数。

Mealy型电路的输出是状态和外输出的函数，所以是在状态转移的过程中（录入新的X时）输出的。（左图）

![image-20220427105945009](%E6%AD%A3%E8%AF%BE.assets/image-20220427105945009.png)

次态真值表

![image-20220427110301058](%E6%AD%A3%E8%AF%BE.assets/image-20220427110301058.png)

转移表和转移图：

从转移图更容易看出功能。

![image-20220427110353310](%E6%AD%A3%E8%AF%BE.assets/image-20220427110353310.png)

### 状态机





























## 码表实现

功能：

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220509205701657.png" alt="image-20220509205701657" style="zoom:50%;" />

总览：

![image-20220509190221274](%E6%AD%A3%E8%AF%BE.assets/image-20220509190221274.png)

## 

### 4位BCD+译码

先做一个4位计数器（表示10进制一位）

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220509205502158.png" alt="image-20220509205502158" style="zoom:50%;" />

注意：调整计数器属性，“下降沿”，否则9的时候就会进位

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220509205408083.png" alt="image-20220509205408083" style="zoom:75%;" />



迭代：Cout接CLK

![image-20220509205623379](%E6%AD%A3%E8%AF%BE.assets/image-20220509205623379.png)

### 状态机

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220509190612704.png" alt="image-20220509190612704" style="zoom:50%;" />

如图生成状态转换逻辑电路



![image-20220516195328644](%E6%AD%A3%E8%AF%BE.assets/image-20220516195328644.png)

### 存储

直接用置0/置1实现置9 (1001)

1位存储:

![](%E6%AD%A3%E8%AF%BE.assets/image-20220516202132712.png)

4位:

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220516202230850.png" alt="image-20220516202230850" style="zoom:50%;" />

### 比较器

略



小改装:实现点restart就开始

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220516202522652.png" alt="image-20220516202522652" style="zoom:50%;" />

最终:

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220516202312584.png" alt="image-20220516202312584" style="zoom:67%;" />



​                                                                                                                                          

# 存储器

CPU下的四个存储层级

- 控制信号存储器
- 寄存器
- 高速缓冲存储器Cache
- 主存

## 3种存储器的物理结构

### SRAM单元

[^静态随机存取存储器]: **S**tatic **R**andom **A**ccess **M**emory

1bit单元：

![image-20220509151817746](%E6%AD%A3%E8%AF%BE.assets/image-20220509151817746.png)

地址译码：

![image-20220511110122107](%E6%AD%A3%E8%AF%BE.assets/image-20220511110122107.png)

封装：

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220511135006614.png" alt="image-20220511135006614" style="zoom:67%;" />

SRAM的Static：只要通电就一直存储。

但是SRAM用了太多MOS管，而且总有两个MOS管饱和导通，占空间，功耗大。而且地址线多，导致不能做太大。

### DRAM

  ![image-20220511110316448](%E6%AD%A3%E8%AF%BE.assets/image-20220511110316448.png)

### DRAM的刷新

因为，维持工作管T1、 T2的工作状态，要消耗栅极分布电容电荷。

所以要定时给栅极分布电容补充电荷，避免其电荷消耗引起信息丢失。

**最大刷新周期**：再不刷新就丢失了。

**按行刷新**：存储体采用双译码结构，刷新地址计数器给出刷新行地址

**刷新方式**：

- 集中式：每个周期一段固定时间内刷新（刷新时不能读写）
- 分散式：写一次刷新一次。
- 异步式：每读n次刷新一下。

封装：

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220511135448712.png" alt="image-20220511135448712" style="zoom:67%;" />

// 先给一次行地址，再给一次列地址才能确定单元位置。

RAS：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。低电平时，表明芯片当前接收的是行地址； 

CAS：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址 ( 此时 行选择 应保持为低电平 ) 

### ROM

[^ROM]: Read-Only Memory

E2PROM具有ROM的非易失性和类似RAM的功能，可随时改写(重复上万次)。

### 数据组织

### 大、小端存放

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220511135849865.png" alt="image-20220511135849865" style="zoom:100%;" />

### 整数对齐



![image-20220511140408089](%E6%AD%A3%E8%AF%BE.assets/image-20220511140408089.png)

CPU是按照字节读取主存中的内容的。



### 主存与CPU的连接（字、位扩展）



位扩展 :当存储单体数据位不足时

eg：4片8bit 并列，构成32bit位宽

字扩展:当存储单体容量不足时

## 高速存储器

单体多字存储器，不再用高位扩展，而是使用低位扩展

![image-20220601102107204](%E6%AD%A3%E8%AF%BE.assets/image-20220601102107204.png)



#### 流水线存取方式



## Cache

主存是基于地址访问的，CPU不知道Cache的存在。

如果CPU要访问的地址Cache里有，就叫**命中**（HIT)，否则叫缺失（MISS）

如果缺失，就要从主存里调入Cache。（每次调入主存一个 Block作为Cacheline，每块是四个字）

### 相联存储器

按内容访问的存储器。

从地址中剥离出标记，address -> key 

#### 三种映射方式

- 全相联
  - 只有 Tag没有index
  - 利用率高，冲突率低。
  - 但每个Tag都比较，比较器比较复杂（只适用于小容量Cache）
- 直接相联
  - 只有index无tag
  - 利用率低，冲突率高
  - 
- 组相联

### 	全相联

前30位全用来作Tag，参与并发比较，低两位offset用来选定字节。

主存数据块可映射到Cache全部行。最直接。



![image-20220625031753959](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625031753959.png)

### 直接相联

tag - index - offset 



![image-20220625032015396](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625032015396.png)

主存的数据块映射到Cache特定行。



### 组相联

![image-20220625033728039](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625033728039.png)

主存的数据块映射到Cache特定组的任意行

### Cache的读写

### Cache的读操作

HIT：访问Cache获得数据。

MISS：访问主存，为主存块分配CacheLine，装载进Cache，更新Tag，发送给CPU。

### Cache的写操作

- 写直达
- 写回
- 写一次



### Cache写满时的替换算法

- LFU(least frequently used)

  替换掉总使用频率最低的。

  ![image-20220625141619273](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625141619273.png)

- LRU(Least Recently Used)

  替换掉最近不使用的。19已经3次没用过了。
  
  ![image-20220625141647896](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625141647896.png)

#### 替换算法的抖动

Cache行数太少，程序空间局部性，时间局部性差。等等因素导致Cache命中率过低。



## 应用

![image-20220606151759798](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220606151759798.png)



注Cache容量，题目给出时指数据容量，实际容量是包含tag index b0的总容量。











## 页式虚拟存储器

### 页表

采用MMU(Memory Management Unit):管理虚拟存储器与物理存储器

采用页表判断CPU要访问的内容是否在主存，并与MMU配合实现逻辑地址与物理地址之间的转换。

![image-20220625153615986](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625153615986.png)



![image-20220625153641641](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625153641641.png)





![image-20220625160816998](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625160816998.png)



### 旁路转换缓存

在页式虚存的基础上，（起一个类似Cache之与内存一样的存在）

![image-20220625161315661](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625161315661.png)



TLB+Cache

![image-20220625223321326](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625223321326.png)

# 指令系统

**PC**：程序计数器，存放程序首地址，执行一条指令，PC自动加”1”	（一条指令的长度）

**IR**：指令寄存器

## 重看寻址方式

- 立即数寻址：指令的地址码字段是操作数本身（数据就在指令中）
- 寄存器（直接）寻址：操作数在寄存器中

​										地址字段的位数影响能访问的CPU内通用寄存器及其数量；

- 直接寻址：地址码字段直接给出操作数地址

![image-20220523191531895](%E6%AD%A3%E8%AF%BE.assets/image-20220523191531895.png)

- 间接寻址：地址码字段给出的是操作数地址的地址

![image-20220523191614493](%E6%AD%A3%E8%AF%BE.assets/image-20220523191614493.png)

- 寄存器间接寻址

![image-20220523191653380](%E6%AD%A3%E8%AF%BE.assets/image-20220523191653380.png)

- 相对寻址：E=D + (PC), D为指令中地址字段的值，例如JMP
- 基址寻址

![image-20220523192001114](%E6%AD%A3%E8%AF%BE.assets/image-20220523192001114.png)

注：

X86中的基址寄存器包括：

  CS——代码段寄存器(Code Segment Register)，其值为代码段的段值；
   DS——数据段寄存器(Data Segment Register)，其值为数据段的段值；
   ES——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值；
   SS——堆栈段寄存器(Stack Segment Register)，其值为堆栈段的段值；
   FS——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值；
   GS——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值

X86中 基地址寄存器的值要左移4位，相当于乘16，再与偏移量的值相加才能得到物理地址

- 变址寻址

![image-20220523192039050](%E6%AD%A3%E8%AF%BE.assets/image-20220523192039050.png)

- 总结：

![image-20220523192054083](%E6%AD%A3%E8%AF%BE.assets/image-20220523192054083.png)





## 指令格式

本课程使用MIPS

MIPS属于精简指令集

![image-20220523192302450](%E6%AD%A3%E8%AF%BE.assets/image-20220523192302450.png)





MIPS的指令格式

- R型指令： 

寄存器(直接)寻址(Register Addressing)

![image-20220523192545102](%E6%AD%A3%E8%AF%BE.assets/image-20220523192545102.png)

- I型指令：

立即数寻址

![image-20220523192517027](%E6%AD%A3%E8%AF%BE.assets/image-20220523192517027.png)

基址寻址

![image-20220523192710960](%E6%AD%A3%E8%AF%BE.assets/image-20220523192710960.png)

- J型指令：



注：示意图为汇编指令格式，不一定是最终编码格式。



## 实现寄存器堆









# CPU

CPI（Cycle Per Instruction），计算机执行一条指令所需的时钟周期数。

## 指令周期

- **时钟周期** = 节拍脉冲      数据通路上完成一次微操作所需要的最短时间
- **机器周期** = CPU周期  从主存读出一条指令的最短时间  可完成 复杂操作
- **指令周期**：从主存取一条指令并执行指令的时间

## 数据通路 

**总线结构**（共享一条主通路）

​		每个和总线连接的输入端都要有三态控制！

​		节约成本，控制复杂

**专用通路**（多总线）

​		 并发度高，性能佳，设计复杂，成本高,并发性高，控制相对简单

数据通路的时间特性分析



## 硬布线控制器

### 传统



### 现代

![image-20220615163323994](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220615163323994.png)

## 微程序控制器

仿照程序设计方法，把每条指令所需的操作控制信号编写成微指令，存放到只读存储器(控存)中。每条机器指令对应一段微程序，机器执行程序时依次读出指令所对应的微指令,执行其中的微操作,从而完成指令的功能。

![image-20220625163812354](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220625163812354.png)

## MIPS单周期CPU实验

[^MIPS指令]: https://blog.csdn.net/weixin_46308081/article/details/115798605

2022年5月30日19:33:51:实现 lw，sw，beq功能的MIPS单周期CPU

<img src="%E6%AD%A3%E8%AF%BE.assets/image-20220530193004595.png" width=1000 alt="image-20220530193004595" style="zoom:100%;" />

### 控制器

单周期，专用通路的控制比较简单，实际上就是一个逻辑电路。完成从指令->各控制信号的逻辑转换。

根据PPT中的数据通路，填写逻辑表，生成逻辑电路。

注：指令rs rt 有5位， 我只有8个寄存器， 高两位置0



MemtoReg=0 则ALU直接传给reg



指令逻辑表(单周期专用通路)

| 指令    | MemtoReg | MemW | Branch | AluOP | AluSrc | RegW | Exit | RegDst |
| :------ | -------- | ---- | ------ | ----- | ------ | ---- | ---- | ------ |
|         |          |      |        |       |        |      |      |        |
|         |          |      |        |       |        |      |      |        |
|         |          |      |        |       |        |      |      |        |
| syscall | 0        | 0    | 0      | 0     | 1      | 0    | 1    | 0      |
| add     | 0        | 0    | 0      | 1     | 0      | 1    | 0    | 1      |



### 指令存储器

[MIPS指令](https://blog.csdn.net/weixin_46308081/article/details/115798605)

>MIPS 32中唯一两条访问存储器的指令（RISC）
>lw rt, imm(rs) 		#rt=mem[rs+E(imm)]
>sw rt, imm(rs) 		#mem[rs+E(imm)] = $rt

​	

| 指令(I)       | op     | rs    | rt    | imm                 |
| :------------ | ------ | ----- | ----- | ------------------- |
| LW            | 100011 | 00010 | 00010 | 0000 0000 0000 1000 |
| SW            | 101011 | 00010 | 00010 | 0000 0000 0000 1000 |
| BEQ           | 000100 | 00111 | 00011 | 1111 1111 1111 1111 |
| addi(reg+imm) | 001000 | 00011 | 00011 | 0000 0000 0000 0100 |

sharmt一般指偏移量

| 指令(R) | op     | rs    | rt    | rd    | sharmt(未连线) | func[5:0] |
| :------ | ------ | ----- | ----- | ----- | :------------: | --------- |
| SYSCALL | 000000 | 00000 | 00000 | 00000 |     01010      | 001100    |
| ADD     | 000000 | 00001 | 00010 | 00010 |     00000      | 100000    |
|         |        |       |       |       |                |           |

2进制指令:

```bash
100011 00000 00001	0000 0000 0000 0001#Mem(0+1) -> reg1  i
100011 00000 00111	0000 0000 0000 0011#Mem(0+2) -> reg7  9
000000 00001 00010	00010 00000 100000#reg1+reg2 -> reg2
101011 00010 00010 0000 0000 0000 0100#reg2 -> Mem[reg2+4]
000100 00010 00111 1111 1111 1111 1101#reg2!=reg7? PC-3
00000000000000000000001010001100#停机
```

转换成16进制

```python
hex(int ("00100000011000110000000000000100",2))
```

指令存储器加载文件:

```
v2.0 raw
8c010001
8c070002
00221020
ac420004
1047fffd
0000028c
```



### 操作记录:	编写指令和测试	

注:	指令rs rt 只有5位， 我只有8个寄存器， X表示高两位弃用，实际值是0)

#### lw

```assembly
#以rs+E(imm)为地址,从主存中加载数据,放入rt号寄存器中
lw rt, imm(rs) 		#rt=mem[rs+E(imm)]
```

​	op=100011	rs=5bit 	rt=5bit	 imm=16bit

不妨让rs选择寄存器1， rt选择寄存器2 ， imm=1

那么指令的二进制为 `100011 XX001 XX010 0000 0000 0000 0001  `

 转换成16进制，填入指令存储器中:

	v2.0 raw
	8c220001

不妨令主存：01 = aaaaaaaa

![image-20220602010043663](%E6%AD%A3%E8%AF%BE.assets/image-20220602010043663.png)

从1号寄存器读到（0）+ imm（1） 存入2号寄存器

2号寄存器应存入 aaaaaaaa

![image-20220602010105735](%E6%AD%A3%E8%AF%BE.assets/image-20220602010105735.png)



#### sw

以rs+E(imm)为地址把rt号寄存器的数据存入主存中。

```assembly
sw rt, imm(rs) 		#mem[rs+E(imm)] = $rt
```

`101011     XX100  XX010   0000 0000 0000 0010 `

转16进制:

```
v2.0 raw
8c220001
ac820002
```

以 3号寄存器(0)+立即数(2)为地址，把2号寄存器的数据存入主存。

![image-20220602010153024](%E6%AD%A3%E8%AF%BE.assets/image-20220602010153024.png)

#### BEQ:

如果 RS = RT	PC+=imm

>beq rs, rt, imm #if(r s = = rs) PC=PC+E(imm)<<2
>bne rs, rt, imm #if(rs!=rt) PC=PC+E(imm)<<2

`000100    XX111 XX110 1111 1111 1111 1111`

判断8号reg和7号reg是否相等，如果相等PC-=1		转16进制追加至指令存储器:

```
v2.0 raw
8c220001
ac820002
10e6ffff
```

发现我的ALU没有比较功能，临时增加一个比较器，输出ZF

![image-20220601150252796](%E6%AD%A3%E8%AF%BE.assets/image-20220601150252796.png)



出问题了：PC为啥要+4？？

![image-20220601153626956](%E6%AD%A3%E8%AF%BE.assets/image-20220601153626956.png)

PC的单位永远是Byte(尽管存储器单体宽度是32bit)

> 这个存储器位宽选择32位以后，相当于单体位宽就是32？这样它不就不能按字节访问了吗？

最终方案：地址还是采用32位，只是在进入指令存储器前，先右移两位，再取低8位。

reg7 == reg8 ==0   PC+4再-4，所以指令会一直停留

![image-20220602011841447](%E6%AD%A3%E8%AF%BE.assets/image-20220602011841447.png)

改变7号寄存器为00001111

![image-20220602011924560](%E6%AD%A3%E8%AF%BE.assets/image-20220602011924560.png)



拨动时钟可以看到，PC+4

![image-20220602011959221](%E6%AD%A3%E8%AF%BE.assets/image-20220602011959221.png)





#### syscall

syscall是**R型**指令。操作数和保存结果均通过寄存器进行。

| 000000 （op) | Rs（源1） | Rt（源2） | Rd（结果） | shamt（常数） | funct |
| ------------ | --------- | --------- | ---------- | ------------- | ----- |
| 6bits        | 5bits     | 5bits     | 5bits      | 5bits         | 6bits |

注:syscall原本是调用中断的指令。

R型 op=0    寄存器暂时全给0号 shamt=10	func=12 //[查表](https://courses.missouristate.edu/kenvollmar/mars/help/syscallhelp.html)

`0000 00 00000 00000 00000 01010 001100   `

```
v2.0 raw
8c220001
ac820002
10e6ffff
0000028c
```



> **出现问题：**如果还按照修改真值表，自动生成逻辑电路的方法：现在控制器的输入有12个，会导致逻辑电路很复杂。
>
> ！注：暂时还没有设计shamt的通路



### 重做控制器

**尝试：**

​		用使能端实现，会导致不用的输出端悬空；	

​		用二路选择器实现（如图，使得默认值为0），功能确实实现了，但是如果新加指令还要再改。

​	

![image-20220606215147614](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220606215147614.png)

**Final：**

​	给R型译码加一个使能端：R，如果R为非，那么输出全0；

这样，当op==0时，R译码生效，按照func输出控制信号，再与I型输出做或（因为op==0时，I型译码器输出全0）与0作或保持不变。正常。

当op!=0时，I型译码正常输出；（同理，与R型译码器的输出作或，输出正常）



![image-20220606215414679](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220606215414679.png)

### 重新测试：

因为第三条指令，立即数为-1，所以当reg7 == reg8时，PC不动；

手动更改寄存器7的值为1，移动到下一条syscall指令，然后停机，PC不动。





### R型指令

#### add

| 指令 | [31 : 26] | [25 : 21] | [20 : 16] | [15 : 11] | [10 : 6] | [5 : 0] | 指令功能 |
| ---- | --------- | --------- | --------- | --------- | -------- | ------- | -------- |
| add  | 000000    | rs        | rt        | rd        | 00000    | 100000  | 寄存器加 |

reg3+reg4 -> reg5

000000 XX011 XX100 XX101 00000 100000

```bash
v2.0 raw
8c220001#mem[reg1(0)+imm(1)] -> reg2
ac820002#reg2 -> mem[reg3(0)+imm(2)]
10e6ffff#reg7==reg8?  PC移动-1位(PC不动)
00642820#add reg3+reg4 -> reg5
0000028c#syscall	停机
```

 



## 多周期MIPSCPU实验

### 原理图

![image-20220615014911164](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220615014911164.png)

### 实验图(参考)

![image-20220615010631668](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220615010631668.png)



### 控制器(现代硬布线)

#### 译码逻辑

把op和func字段译成具体指令信号。

#### 状态转换逻辑:

每条指令拆分成多个"步骤"(可在一个时钟内完成的操作)。每个这样的“步骤”作为一个状态。

配合指令信号，得到状态转情况。按照状态转移的逻辑表生成电路。

![image-20220615234615220](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220615234615220.png)



$$

$$
​	

>这里只有五条指令，输入量中状态占5位，指令占5位，此时，FSM的状态转换逻辑电路已经比较复杂了。 

#### 控制信号输出逻辑

状态编号 -> 具体的控制信号。

![image-20220616154309525](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220616154309525.png)

| 状态编号 |        控制信号         |
| :------: | :---------------------: |
|    S0    |    PCout、ARin、Xin     |
|    S1    | Read , DRMin , ADD, Zin |
|    S2    |       Zout、PCin        |
|    S3    |       DRout、IRin       |

注：所有控制信号的默认值均为0。

| 节拍 | 状态编号 | lw (5 cycles)                     | 状态编号 | sw (5 cycles)             | 状态编号 | beq (5 cycles)                      | 状态编号 | addi  (3 cycles)          | 状态编号 | add (3 cycles)            | 状态编号 | syscall |
| ---- | -------- | --------------------------------- | -------- | ------------------------- | -------- | ----------------------------------- | -------- | ------------------------- | -------- | ------------------------- | -------- | ------- |
| T1   | S4       | Rout, Xin                         | S9       | Rout, Xin,I_imms          | S14      | RegR=0,  Rout, Xin                  |          |                           |          |                           | S31      | 全0     |
| T2   | S5       | IR_immout , Ads, ADD, Zin，I_imms | S10      | IR_immout , Ads, ADD, Zin | S15      | RegR , Rout , Ads , PSWin           |          |                           |          |                           |          |         |
| T1   | S6       | Zout、ARin                        | S11      | Zout、ARin                | S16      | PCout、Xin                          | S19      | RegR=0,  Rout, Xin        | S22      | Rout , Xin                |          |         |
| T2   | S7       | Read , DRMin                      | S12      | RegR、DRin                | S17      | IR_immout , I_imms , Ads , ADD, Zin | S20      | IR_immout , Ads, ADD, Zin | S23      | RegR, Rout, Ads, ADD, Zin |          |         |
| T3   | S8       | DRout ,  Rin                      | S13      | Write                     | S18      | Zout , PCin                         | S21      | Zout, Rin                 | S24      | Zout，Rin                 |          |         |



### 连接完成，测试指令

**将状态寄存器改为下降沿触发**。

逻辑上理解一下：下降沿即“灭”的时候更改状态。这样，每次“灭”的时候，就准备好下一次“亮”时需要的控制量了。

![image-20220616033308808](C:\Users\26557\AppData\Roaming\Typora\typora-user-images\image-20220616033308808.png)

因为指令和数据存储在一起了，更改指令

//发现之前的理解有错误，立即数的单位应该是字节，做了改动

//而且32bit宽的库不能按字节读取。



```
100011 00000 00001	0000 0000 0100 0000#Mem(0+1) -> reg1  i
100011 00000 00111	0000 0000 0100 0100#Mem(0+2) -> reg7  9
000000 00001 00010	00010 00000 100000#reg1+reg2 -> reg2
001000 00011 00011  00000 00000 000100#reg3+4 -> reg3

101011 00011 00010 0000 0000 0100 1000#reg2 -> Mem[reg3+48]
000100 00010 00111 1111 1111 1111 1100#reg2!=reg7? PC-3

00000000000000000000001010001100#停机
```



```
v2.0 raw
8c010040  
8c070044 
221020 

20630004
ac620048 
1047fffc

28c 
9*0 
1
9

```

