# Лабораторная №0

# Задание №3 Линия задержки

## Описание

В рамках лабораторной работы реализован модуль, формирующий на выходе сигнал, задержанный на заданное количество тактов относительно входного.
Модуль разработан в виде блок-диаграммы (delay_15.bdf) и использует регистры (D-триггеры) для последовательного сдвига входных данных, а также мультиплексор, выбирающий одно из 16 состояний цепочки в соответствии со значением входа data_delay_i.

## Структура проекта

```
task3/
│── quartus_prj/               # Файлы проекта Quartus
│ ├── delay_15.qpf
│ ├── delay_15.qsf
│ └── delay_15.sdc
│── rtl/                       # Исходный код
│ ├── delay_15.bdf
│ └── delay_15.v
│── tb/                        # Тестбенч
│ ├── delay_15_tb.sv
│ └── run.do
└── README.md
```

## Инструкция по запуску симуляции

1. Перейти в директорию `tb`:
   ```
   cd tb
   ```
2. Запустить ModelSim и выполнить команду:
   ```
   do run.do
   ```

## В ходе работы использовались

- **Quartus Prime Lite 18.1**
- **ModelSim**
