```bash
make -C /path/to/this_repo sta \
    DESIGN=mydesign SDC_FILE=/path/to/my.sdc \
    CLK_FREQ_MHZ=100 CLK_PORT_NAME=clk O=/path/to/pwd \
    RTL_FILES="/path/to/mydesign.v /path/to/xxx.v ..."

    注：在RTL_FILES的文件中必须包含一个名为DESIGN的module

更常用的形式
make sta \
    DESIGN=mydesign SDC_FILE=/path/to/my.sdc \
    CLK_FREQ_MHZ=100 \
    RTL_FILES="/path/to/mydesign.v /path/to/xxx.v ..."   
```
| **参数**                  | **作用**                                      | **Makefile 默认值**                     |
|---------------------------|---------------------------------------------|-----------------------------------------|
| `DESIGN=mydesign`         | 指定设计模块名称（影响输出文件名）              | `gcd`                                   |
| `SDC_FILE=/path/to/my.sdc` | 指定时序约束文件（SDC 文件）路径               | `$(PROJ_PATH)/scripts/default.sdc`      |
| `CLK_FREQ_MHZ=100`        | 设置时钟频率（单位：MHz）                     | `500`                                   |
| `CLK_PORT_NAME=clk`       | 定义时钟端口名称                             | `clk`                                   |
| `O=/path/to/pwd`          | 自定义输出目录（存储分析结果）                 | `$(PROJ_PATH)/result`                   |
| `RTL_FILES="..."`         | 显式指定 RTL 源文件列表（覆盖自动查找）         | `$(shell find $(PROJ_PATH)/example -name "*.v")` |
