static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_3 * V_5 = NULL ;\r\nT_5 * V_6 ;\r\nT_6 V_7 ;\r\nint V_8 = 0 ;\r\nint V_9 ;\r\nT_7 V_10 = TRUE ;\r\nT_7 V_11 ;\r\nT_1 * V_12 ;\r\nF_2 ( V_2 -> V_13 , V_14 , L_1 ) ;\r\nF_3 ( V_2 -> V_13 , V_15 ) ;\r\nif ( V_3 ) {\r\nV_6 = F_4 ( V_3 , V_16 , V_1 , V_8 , - 1 , V_17 ) ;\r\nV_5 = F_5 ( V_6 , V_18 ) ;\r\nF_4 ( V_5 , V_19 , V_1 , V_8 , 2 , V_20 ) ;\r\n}\r\nV_9 = 2 + F_6 ( V_1 , V_8 ) ;\r\nV_8 += 2 ;\r\ndo {\r\nV_7 = F_6 ( V_1 , V_8 ) ;\r\nif ( V_8 == V_9 ) {\r\nF_7 ( V_2 -> V_13 , V_15 ,\r\nF_8 ( V_7 , V_21 , L_2 ) ) ;\r\nF_9 ( V_5 , V_22 , V_1 , V_8 , 2 , V_7 ) ;\r\nV_10 = FALSE ;\r\n}\r\nF_9 ( V_5 , V_23 , V_1 , V_8 , 2 , V_7 ) ;\r\nV_8 += 2 ;\r\nswitch ( V_7 ) {\r\ncase V_24 :\r\nF_4 ( V_5 , V_25 , V_1 , V_8 , 2 ,\r\nV_20 ) ;\r\nV_8 += 2 ;\r\nV_11 = FALSE ;\r\nbreak;\r\ncase V_26 :\r\nF_4 ( V_5 , V_27 , V_1 , V_8 ,\r\n6 , V_17 ) ;\r\nV_8 += 6 ;\r\nV_11 = TRUE ;\r\nbreak;\r\ndefault:\r\nV_11 = FALSE ;\r\nbreak;\r\n}\r\n} while ( V_11 );\r\nif ( V_10 ) {\r\nF_2 ( V_2 -> V_13 , V_15 , L_3 ) ;\r\n}\r\nif ( F_10 ( V_1 , V_8 ) > 0 )\r\n{\r\nV_12 = F_11 ( V_1 , V_8 ) ;\r\nF_12 ( V_12 , V_2 , V_3 ) ;\r\n}\r\nreturn F_13 ( V_1 ) ;\r\n}\r\nvoid\r\nF_14 ( void )\r\n{\r\nstatic T_8 V_28 [] = {\r\n{ & V_19 ,\r\n{ L_4 , L_5 ,\r\nV_29 , V_30 , NULL , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_23 ,\r\n{ L_6 , L_7 ,\r\nV_29 , V_30 , F_15 ( V_21 ) , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_22 ,\r\n{ L_8 , L_9 ,\r\nV_29 , V_30 , F_15 ( V_21 ) , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_25 ,\r\n{ L_10 , L_11 ,\r\nV_29 , V_30 , NULL , 0x0 ,\r\nNULL , V_31 } } ,\r\n{ & V_27 ,\r\n{ L_12 , L_13 ,\r\nV_32 , V_33 , NULL , 0x0 ,\r\nNULL , V_31 } } ,\r\n} ;\r\nstatic T_9 * V_34 [] = {\r\n& V_18 ,\r\n} ;\r\nV_16 = F_16 ( L_14 ,\r\nL_1 , L_15 ) ;\r\nF_17 ( V_16 , V_28 , F_18 ( V_28 ) ) ;\r\nF_19 ( V_34 , F_18 ( V_34 ) ) ;\r\n}\r\nvoid\r\nF_20 ( void )\r\n{\r\nT_10 V_35 ;\r\nV_35 = F_21 ( F_1 , V_16 ) ;\r\nF_22 ( L_16 , V_36 , V_35 ) ;\r\n}
