### 数值种类

```verilog
0, 1, x ,z
```

### 整数数值的表示法

```verilog
// 位宽 ' 进制 数值
4'b 1011
8'b 0100_1111
32'h 3022_c0de
'd 100
-6'd15
```

### 数据类型

```verilog
wire a; // 线网

reg b;  // 寄存器

reg [3:0] c; // 向量
wire [7:0] bus; 
reg [0:31] data;

wire [9:0] data_low = data[0:9];
bus = {4'b 0110, c[3:0]}; // 大括号组合成新向量

// 整数,实数,时间
// 数组
// 参数(常量)
// 字符串
```

### 运算符

```verilog
+ 
-
*
/
** //求幂
%  //取模

>
<
>=
<=

==
!=
=== //全等
!== //非全等
// 全等/非全等可以比较x和z

//逻辑运算符
&&
||
!

//按位操作符
~
&
|
^  //异或
~^ //同或

//归约操作符(单目操作符),对向量操作数逐位进行操作, 最终产生一个 1bit 结果
&  //归约与
~& //归约与非
|  //归约或
~| //归约或非
^  //归约异或
~^ //归约同或

<<  //左移
>>  //右移
<<< //算术左移
>>> //算术右移

//拼接操作符
{,}
B = 4'b 0101;
A = {4'b 1110, B};
T = {8{B}}       // 指定位宽
H = {32'{1'b0}}; // 指定位宽

//三目运算符
?:
```

### 编译指令

```verilog
`define DATA_DW 32
`undef DATA_DW
`ifdef
`ifndef
`elsif
`else
`endif

`include "header.v"

`timescale 1ns/1ns
```

### 连续赋值语句

```verilog
assign Cout = A & B;
```

### 过程结构语句

```verilog
//从最开始的时候执行
initial begin
    bi = 1 ;
    #70 ; bi = 0 ;        //absolute 70ns
    #20 ; bi = 1 ;        //absolute 90ns
end

//无限循环执行
always begin
    #10;
    if ($time >= 1000) begin
        $finish ;
    end
end

//过程性赋值是在 initial 或 always 语句块里的赋值，赋值对象是寄存器、整数、实数等类型。
//阻塞赋值顺序执行
//非阻塞赋值并行执行

always @(clk) q <= d ;
always @(posedge clk) q <= d ;
always @(negedge clk) q <= d ;
always @(posedge clk, negedge rstn) begin end
always @(*) begin end // 对语句块中所有变量敏感

//并行块
initial fork
    #5 ai_paral = 4'd5 ;    //at 5ns
    #5 bi_paral = 4'd8 ;    //at 5ns
join

//顺序块和并行块可以嵌套
//可以给语句块命令，用于从外部引用变量，或终止执行
```

### 流程控制

```verilog
if(en) begin
    if(sel == 2'b1) begin
        sout = p1s ;
    end
    else begin
        sout = p0 ;
    end
end

case(sel)
    2'b00: begin      
        sout_t = p0 ;
    end
    2'b01: sout_t = p1 ;
    2'b10: sout_t = p2 ;
    default: sout_t = p3 ;
endcase

while (condition) begin
    …
end

for(initial_assignment; condition ; step_assignment) begin
    …
end

repeat (loop_times) begin
    …
end

forever begin
    …
end
```

### 赋值

```verilog
assign
deassign
force
release
```

### 实例化

```verilog
generate
// 层次访问
// 带参数例化
```

### 函数

### 任务

