{"version": "2022.1", "generated": "2022-06-04T02:48:44.427560", "families": {"virtex7": {"full_name": "Virtex-7", "devices": ["xc7vx485t", "xc7vx330t", "xc7vx415t", "xc7vx415t_CIV", "xc7v585t", "xc7vx550t", "xc7vx550t_CIV", "xc7vh580t", "xc7vx690t", "xc7vx690t_CIV", "xc7vh870t", "xc7vx980t", "xc7vx1140t", "xc7v2000t"]}, "qvirtex7": {"full_name": "Defense-Grade Virtex-7", "devices": ["xq7vx330t", "xq7vx485t", "xq7v585t", "xq7vx690t", "xq7vx980t"]}, "virtexu": {"full_name": "Virtex UltraScale", "devices": ["xcvu065", "xcvu065_CIV", "xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV", "xcvu125", "xcvu125_CIV", "xcvu160", "xcvu160_CIV", "xcvu190", "xcvu190_CIV", "xcvu440", "xcvu440_CIV"]}, "virtexuplus": {"full_name": "Virtex UltraScale+", "devices": ["xcu200", "xcu250", "xcvu11p", "xcvu11p_CIV", "xcvu13p", "xcvu13p_CIV", "xcvu3p", "xcvu3p_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV", "xcvu9p", "xcvu9p_CIV", "xcvu19p", "xcvu19p_CIV"]}, "qvirtexuplus": {"full_name": "Defense-Grade Virtex UltraScale+", "devices": ["xqvu11p", "xqvu13p", "xqvu3p", "xqvu7p", "xqvu9p"]}, "virtexuplusHBMes1": {"full_name": "Virtex UltraScale+ ES1", "devices": ["xcu280"]}, "virtexuplusHBM": {"full_name": "Virtex UltraScale+ HBM", "devices": ["xcu280", "xcu50", "xcu55c", "xcu55n", "xcvu31p", "xcvu31p_CIV", "xcvu33p", "xcvu33p_CIV", "xcvu35p", "xcvu35p_CIV", "xcvu37p", "xcvu37p_CIV", "xcvu45p", "xcvu45p_CIV", "xcvu47p", "xcvu47p_CIV", "xcvu57p", "xcvu57p_CIV"]}, "qvirtexuplusHBM": {"full_name": "Defense-Grade Virtex UltraScale+ HBM", "devices": ["xqvu37p"]}, "virtexuplus58g": {"full_name": "Virtex UltraScale+", "devices": ["xcvu27p", "xcvu29p", "xcvu29p_CIV", "xcu26", "xcux35", "xcvu23p", "xcvu23p_CIV"]}}, "devices": {"xc7vx485t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2014-09-11"}}, "iob": "600", "bram": "1030", "dsp": "2800", "ff": "607200", "lut": "303600", "transceivers": {"GB": "20", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "20", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75900", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "350", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vx330t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "600", "bram": "750", "dsp": "1120", "ff": "408000", "lut": "204000", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "51000", "io": {"pins": "1157", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "76", "rows": "350", "compatible": ["xc7v585tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vx415t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "600", "bram": "880", "dsp": "2160", "ff": "515200", "lut": "257600", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "64400", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "300", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vx415t_CIV": {"family": "virtex7", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2019-11-22"}}, "iob": "600", "bram": "880", "dsp": "2160", "ff": "515200", "lut": "257600", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "64400", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "300", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7v585t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2014-09-11"}}, "iob": "850", "bram": "795", "dsp": "1260", "ff": "728400", "lut": "364200", "transceivers": {"GB": "36", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "36", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "91050", "io": {"pins": "1761", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "103", "rows": "450", "compatible": ["xc7v2000tfhg1761", "xc7vx330tffg1761", "xc7vx330tffv1761", "xc7vx485tffg1761", "xc7vx690t_CIVffg1761", "xc7vx690tffg1761"], "temp": ""}, "xc7vx550t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "350", "bram": "1180", "dsp": "2880", "ff": "692800", "lut": "346400", "transceivers": {"GB": "48", "GTHE2": "48", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1158", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7vx415t_CIVffg1158", "xc7vx415t_CIVffv1158", "xc7vx415tffg1158", "xc7vx415tffv1158", "xc7vx485tffg1158", "xc7vx550t_CIVffg1158", "xc7vx690t_CIVffg1158", "xc7vx690tffg1158"], "temp": ""}, "xc7vx550t_CIV": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2019-11-22"}}, "iob": "350", "bram": "1180", "dsp": "2880", "ff": "692800", "lut": "346400", "transceivers": {"GB": "48", "GTHE2": "48", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1158", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7vx415t_CIVffg1158", "xc7vx415t_CIVffv1158", "xc7vx415tffg1158", "xc7vx415tffv1158", "xc7vx485tffg1158", "xc7vx550tffg1158", "xc7vx690t_CIVffg1158", "xc7vx690tffg1158"], "temp": ""}, "xc7vh580t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2014-09-11"}}, "iob": "400", "bram": "940", "dsp": "1680", "ff": "725600", "lut": "362800", "transceivers": {"GB": "32", "GTHE2": "24", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": "8"}, "slices": "109400", "io": {"pins": "1155", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "188", "rows": "300", "compatible": ["xc7vh580thcg1155"], "temp": ""}, "xc7vx690t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "600", "bram": "1470", "dsp": "3600", "ff": "866400", "lut": "433200", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690t_CIVffg1157"], "temp": ""}, "xc7vx690t_CIV": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2019-11-22"}}, "iob": "600", "bram": "1470", "dsp": "3600", "ff": "866400", "lut": "433200", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xc7v585tffg1157", "xc7vx330tffg1157", "xc7vx330tffv1157", "xc7vx415t_CIVffg1157", "xc7vx415t_CIVffv1157", "xc7vx415tffg1157", "xc7vx415tffv1157", "xc7vx485tffg1157", "xc7vx690tffg1157"], "temp": ""}, "xc7vh870t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2014-09-11"}}, "iob": "300", "bram": "1410", "dsp": "2520", "ff": "1095200", "lut": "547600", "transceivers": {"GB": "88", "GTHE2": "72", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": "16"}, "slices": "164100", "io": {"pins": "1932", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "188", "rows": "450", "compatible": ["xc7vh870thcg1932"], "temp": ""}, "xc7vx980t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "720", "bram": "1500", "dsp": "3600", "ff": "1224000", "lut": "612000", "transceivers": {"GB": "64", "GTHE2": "64", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "153000", "io": {"pins": "1926", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "173", "rows": "450", "compatible": ["xc7vx690t_CIVffg1926", "xc7vx690tffg1926", "xc7vx1140tflg1926"], "temp": ""}, "xc7vx1140t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.11", "date": "2014-09-11"}}, "iob": "720", "bram": "1880", "dsp": "3360", "ff": "1424000", "lut": "712000", "transceivers": {"GB": "64", "GTHE2": "64", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "218800", "io": {"pins": "1926", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "188", "rows": "600", "compatible": ["xc7vx690t_CIVffg1926", "xc7vx690tffg1926", "xc7vx980tffg1926"], "temp": ""}, "xc7v2000t": {"family": "virtex7", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2014-09-11"}}, "iob": "1200", "bram": "1292", "dsp": "2160", "ff": "2443200", "lut": "1221600", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "305400", "io": {"pins": "1925", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "259", "rows": "600", "compatible": [""], "temp": ""}, "xq7vx330t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2015-10-01"}}, "iob": "600", "bram": "750", "dsp": "1120", "ff": "408000", "lut": "204000", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "51000", "io": {"pins": "1157", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "76", "rows": "350", "compatible": ["xq7v585trf1157", "xq7vx690trf1157"], "temp": "I"}, "xq7vx485t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2015-10-01"}}, "iob": "700", "bram": "1030", "dsp": "2800", "ff": "607200", "lut": "303600", "transceivers": {"GB": "28", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "28", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "75900", "io": {"pins": "1761", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "350", "compatible": ["xq7v585trf1761", "xq7vx330trf1761", "xq7vx690trf1761"], "temp": "I"}, "xq7v585t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.07", "date": "2015-10-01"}}, "iob": "850", "bram": "795", "dsp": "1260", "ff": "728400", "lut": "364200", "transceivers": {"GB": "36", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "36", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "91050", "io": {"pins": "1761", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "103", "rows": "450", "compatible": ["xq7vx330trf1761", "xq7vx485trf1761", "xq7vx690trf1761"], "temp": "I"}, "xq7vx690t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2015-10-01"}}, "iob": "600", "bram": "1470", "dsp": "3600", "ff": "866400", "lut": "433200", "transceivers": {"GB": "20", "GTHE2": "20", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108300", "io": {"pins": "1157", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "111", "rows": "500", "compatible": ["xq7v585trf1157", "xq7vx330trf1157"], "temp": "I"}, "xq7vx980t": {"family": "qvirtex7", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.08", "date": "2015-10-01"}}, "iob": "900", "bram": "1500", "dsp": "3600", "ff": "1224000", "lut": "612000", "transceivers": {"GB": "24", "GTHE2": "24", "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "153000", "io": {"pins": "1930", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "LVDS"]}, "cols": "173", "rows": "450", "compatible": ["xq7vx485trf1930", "xq7vx690trf1930"], "temp": "I"}, "xcvu065": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "520", "bram": "1260", "dsp": "600", "ff": "716160", "lut": "358080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "20", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "44760", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xcvu3p_CIVffvc1517", "xqvu3pffrc1517"], "temp": "I"}, "xcvu065_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "520", "bram": "1260", "dsp": "600", "ff": "716160", "lut": "358080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": "20", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "20", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "44760", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xcvu3p_CIVffvc1517", "xqvu3pffrc1517"], "temp": "I"}, "xcvu080": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1421", "dsp": "672", "ff": "891424", "lut": "445712", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu080_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1421", "dsp": "672", "ff": "891424", "lut": "445712", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu095": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1728", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu095_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "832", "bram": "1728", "dsp": "768", "ff": "1075200", "lut": "537600", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "67200", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "140", "rows": "480", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu125": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "832", "bram": "2520", "dsp": "1200", "ff": "1432320", "lut": "716160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "89520", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu125_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "832", "bram": "2520", "dsp": "1200", "ff": "1432320", "lut": "716160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": "28", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "24", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "89520", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcvu160": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "702", "bram": "3276", "dsp": "1560", "ff": "1852800", "lut": "926400", "transceivers": {"GB": "76", "GTHE2": 0, "GTHE3": "40", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "36", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "125760", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "840", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160_CIVflgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19pffvb2104", "xcku19p_CIVffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "I"}, "xcvu160_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "702", "bram": "3276", "dsp": "1560", "ff": "1852800", "lut": "926400", "transceivers": {"GB": "76", "GTHE2": 0, "GTHE3": "40", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "36", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "125760", "io": {"pins": "2104", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "840", "compatible": ["xcku095ffvb2104", "xcku095_CIVffvb2104", "xcku115flvb2104", "xcku115_CIVflvb2104", "xcvu080ffvb2104", "xcvu080_CIVffvb2104", "xcvu095ffvb2104", "xcvu095_CIVffvb2104", "xcvu125flvb2104", "xcvu125_CIVflvb2104", "xcvu160flgb2104", "xcvu190flgb2104", "xcvu190_CIVflgb2104", "xcku19pffvb2104", "xcku19p_CIVffvb2104", "xcvu5pflvb2104", "xcvu5p_CIVflvb2104", "xcvu7pflvb2104", "xcvu7p_CIVflvb2104", "xcvu9pflgb2104", "xcvu9p_CIVflgb2104", "xcvu11pflgb2104", "xcvu11p_CIVflgb2104", "xcvu13pfhgb2104", "xcvu13p_CIVfhgb2104", "xqvu7pflrb2104", "xqvu9pflqb2104", "xqvu13pfhqb2104"], "temp": "I"}, "xcvu190": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "448", "bram": "3780", "dsp": "1800", "ff": "2148480", "lut": "1074240", "transceivers": {"GB": "120", "GTHE2": 0, "GTHE3": "60", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "60", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "134280", "io": {"pins": "2577", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "900", "compatible": ["xcvu190_CIVflga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11pflga2577", "xcvu11p_CIVflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "I"}, "xcvu190_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.27", "date": "12-04-2018"}}, "iob": "448", "bram": "3780", "dsp": "1800", "ff": "2148480", "lut": "1074240", "transceivers": {"GB": "120", "GTHE2": 0, "GTHE3": "60", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": "60", "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "134280", "io": {"pins": "2577", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "154", "rows": "900", "compatible": ["xcvu190flga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11pflga2577", "xcvu11p_CIVflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "I"}, "xcvu440": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "1456", "bram": "2520", "dsp": "2880", "ff": "5065920", "lut": "2532960", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "316620", "io": {"pins": "2892", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "359", "rows": "900", "compatible": ["xcvu440_CIVflga2892"], "temp": "C"}, "xcvu440_CIV": {"family": "virtexu", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.26", "date": "12-04-2018"}}, "iob": "1456", "bram": "2520", "dsp": "2880", "ff": "5065920", "lut": "2532960", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": "48", "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "316620", "io": {"pins": "2892", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS", "ANALOG", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI"]}, "cols": "359", "rows": "900", "compatible": ["xcvu440flga2892"], "temp": "C"}, "xcu200": {"family": "virtexuplus", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "676", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "24", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "900", "compatible": ["xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcu250": {"family": "virtexuplus", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "676", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "24", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcvu11p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "448", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162000", "io": {"pins": "2577", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu190flga2577", "xcvu190_CIVflga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11p_CIVflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "E"}, "xcvu11p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "448", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162000", "io": {"pins": "2577", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu190flga2577", "xcvu190_CIVflga2577", "xcvu9pflga2577", "xcvu9p_CIVflga2577", "xcvu11pflga2577", "xcvu13pflga2577", "xcvu13pfsga2577", "xcvu13p_CIVflga2577", "xcvu13p_CIVfsga2577", "xcvu27pfsga2577", "xcvu29pfsga2577", "xcvu29p_CIVfsga2577"], "temp": "E"}, "xcvu13p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu13p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu3p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "520", "bram": "720", "dsp": "2280", "ff": "788160", "lut": "394080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "49260", "io": {"pins": "1517", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3p_CIVffvc1517", "xqvu3pffrc1517"], "temp": "E"}, "xcvu3p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "520", "bram": "720", "dsp": "2280", "ff": "788160", "lut": "394080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "49260", "io": {"pins": "1517", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xqvu3pffrc1517"], "temp": "E"}, "xcvu5p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1024", "dsp": "3474", "ff": "1201154", "lut": "600577", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu5p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1024", "dsp": "3474", "ff": "1201154", "lut": "600577", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu7p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1440", "dsp": "4560", "ff": "1576320", "lut": "788160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu7p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1440", "dsp": "4560", "ff": "1576320", "lut": "788160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu9p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "900", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu9p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "169", "rows": "900", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "E"}, "xcvu19p": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.31", "date": "12-02-2020"}}, "iob": "2072", "bram": "2160", "dsp": "3840", "ff": "8171520", "lut": "4085760", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "48", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "510720", "io": {"pins": "3824", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "432", "rows": "1200", "compatible": ["xcvu19p_CIVfsva3824"], "temp": "E"}, "xcvu19p_CIV": {"family": "virtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.31", "date": "12-02-2020"}}, "iob": "2072", "bram": "2160", "dsp": "3840", "ff": "8171520", "lut": "4085760", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "48", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "510720", "io": {"pins": "3824", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "432", "rows": "1200", "compatible": ["xcvu19pfsva3824"], "temp": "E"}, "xqvu11p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "416", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "233", "rows": "720", "compatible": ["xcvu095ffvc2104", "xcvu095_CIVffvc2104", "xcvu125flvc2104", "xcvu125_CIVflvc2104", "xcvu160flgc2104", "xcvu160_CIVflgc2104", "xcvu190flgc2104", "xcvu190_CIVflgc2104", "xcvu5pflvc2104", "xcvu5p_CIVflvc2104", "xcvu7pflvc2104", "xcvu7p_CIVflvc2104", "xcvu9pflgc2104", "xcvu9p_CIVflgc2104", "xcvu11pflgc2104", "xcvu11p_CIVflgc2104", "xcvu13pfhgc2104", "xcvu13p_CIVfhgc2104"], "temp": "I"}, "xqvu13p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "233", "rows": "960", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu9pflqa2104"], "temp": "I"}, "xqvu3p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "520", "bram": "720", "dsp": "2280", "ff": "788160", "lut": "394080", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "49260", "io": {"pins": "1517", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "169", "rows": "300", "compatible": ["xcku095ffvc1517", "xcku095_CIVffvc1517", "xcvu065ffvc1517", "xcvu065_CIVffvc1517", "xcvu080ffvc1517", "xcvu080_CIVffvc1517", "xcvu095ffvc1517", "xcvu095_CIVffvc1517", "xcvu3pffvc1517", "xcvu3p_CIVffvc1517"], "temp": "I"}, "xqvu7p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "1440", "dsp": "4560", "ff": "1576320", "lut": "788160", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "98520", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "169", "rows": "600", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu9pflqa2104", "xqvu13pfhqa2104"], "temp": "I"}, "xqvu9p": {"family": "qvirtexuplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.28", "date": "03-30-2022"}}, "iob": "832", "bram": "2160", "dsp": "6840", "ff": "2364480", "lut": "1182240", "transceivers": {"GB": "52", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "52", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "147780", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "169", "rows": "900", "compatible": ["xcku115flva2104", "xcku115_CIVflva2104", "xcvu080ffva2104", "xcvu080_CIVffva2104", "xcvu095ffva2104", "xcvu095_CIVffva2104", "xcvu125flva2104", "xcvu125_CIVflva2104", "xcvu5pflva2104", "xcvu5p_CIVflva2104", "xcvu7pflva2104", "xcvu7p_CIVflva2104", "xcvu9pflga2104", "xcvu9p_CIVflga2104", "xcvu13pfhga2104", "xcvu13p_CIVfhga2104", "xqvu7pflra2104", "xqvu13pfhqa2104"], "temp": "I"}, "xcu280": {"family": "virtexuplusHBMes1", "speed": {"grade": "-2L", "label": "ADVANCE", "level_id": {"id": "1.01.6", "date": "07-11-2018"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "24", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcu50": {"family": "virtexuplusHBM", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "20", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "20", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcu55c": {"family": "virtexuplusHBM", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcu55n": {"family": "virtexuplusHBM", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "40", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "40", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu55cfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu31p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "1924", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcvu31p_CIVfsvh1924"], "temp": "E"}, "xcvu31p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "1924", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcvu31pfsvh1924"], "temp": "E"}, "xcvu33p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcu50fsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu33p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "208", "bram": "672", "dsp": "2880", "ff": "879360", "lut": "439680", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "240", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu35p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu35p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu45pfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu37p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu37p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu45p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45p_CIVfsvh2104"], "temp": "E"}, "xcvu45p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "416", "bram": "1344", "dsp": "5952", "ff": "1743360", "lut": "871680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "64", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "108960", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "480", "compatible": ["xcu50fsvh2104", "xcvu33pfsvh2104", "xcvu33p_CIVfsvh2104", "xcvu35pfsvh2104", "xcvu35p_CIVfsvh2104", "xcvu45pfsvh2104"], "temp": "E"}, "xcvu47p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47p_CIVfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu47p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xqvu37pfsqh2892"], "temp": "E"}, "xcvu57p": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.33", "date": "05-18-2021"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "32", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu57p_CIVfsvk2892"], "temp": "E"}, "xcvu57p_CIV": {"family": "virtexuplusHBM", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.33", "date": "05-18-2021"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "64", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "32", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "32", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "720", "compatible": ["xcvu57pfsvk2892"], "temp": "E"}, "xqvu37p": {"family": "qvirtexuplusHBM", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "11-17-2020"}}, "iob": "624", "bram": "2016", "dsp": "9024", "ff": "2607360", "lut": "1303680", "transceivers": {"GB": "96", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "96", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "162960", "io": {"pins": "2892", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "233", "rows": "720", "compatible": ["xcu55cfsvh2892", "xcu55nfsvh2892", "xcu280fsvh2892", "xcvu35pfsvh2892", "xcvu35p_CIVfsvh2892", "xcvu37pfsvh2892", "xcvu37p_CIVfsvh2892", "xcvu45pfsvh2892", "xcvu45p_CIVfsvh2892", "xcvu47pfsvh2892", "xcvu47p_CIVfsvh2892"], "temp": "E"}, "xcvu27p": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-20-2021"}}, "iob": "676", "bram": "2016", "dsp": "9216", "ff": "2592000", "lut": "1296000", "transceivers": {"GB": "46", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "30", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu29pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcvu29p": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-20-2021"}}, "iob": "676", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "46", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "30", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29p_CIVfigd2104"], "temp": "E"}, "xcvu29p_CIV": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-20-2021"}}, "iob": "676", "bram": "2688", "dsp": "12288", "ff": "3456000", "lut": "1728000", "transceivers": {"GB": "46", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "30", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "216000", "io": {"pins": "2104", "standards": ["LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL15", "SSTL135", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL15", "DIFF_SSTL135", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS", "ANALOG", "ANALOG_SE", "SLVS_400_18", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "233", "rows": "960", "compatible": ["xcu200fsgd2104", "xcu250figd2104", "xcvu9pfsgd2104", "xcvu9p_CIVfsgd2104", "xcvu11pfsgd2104", "xcvu11p_CIVfsgd2104", "xcvu13pfigd2104", "xcvu13p_CIVfigd2104", "xqvu9pfsqd2104", "xqvu11pfsqd2104", "xqvu13pfiqd2104", "xcvu27pfigd2104", "xcvu29pfigd2104"], "temp": "E"}, "xcu26": {"family": "virtexuplus58g", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "364", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1365", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcux35vsva1365", "xcvu23pvsva1365", "xcvu23p_CIVvsva1365"], "temp": "E"}, "xcux35": {"family": "virtexuplus58g", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "364", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1365", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcu26vsva1365", "xcvu23pvsva1365", "xcvu23p_CIVvsva1365"], "temp": "E"}, "xcvu23p": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "644", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcku19pffvj1760", "xcku19p_CIVffvj1760", "xcvu23p_CIVfsvj1760"], "temp": "E"}, "xcvu23p_CIV": {"family": "virtexuplus58g", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.34", "date": "01-25-2022"}}, "iob": "644", "bram": "2112", "dsp": "1320", "ff": "2059200", "lut": "1029600", "transceivers": {"GB": "38", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": "4", "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "34", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "128700", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "195", "rows": "660", "compatible": ["xcku19pffvj1760", "xcku19p_CIVffvj1760", "xcvu23pfsvj1760"], "temp": "E"}}, "packages": {"ffg1157": ["xc7vx485t", "xc7vx330t", "xc7vx415t", "xc7vx415t_CIV", "xc7v585t", "xc7vx690t", "xc7vx690t_CIV"], "ffg1158": ["xc7vx485t", "xc7vx415t", "xc7vx415t_CIV", "xc7vx550t", "xc7vx550t_CIV", "xc7vx690t", "xc7vx690t_CIV"], "ffg1761": ["xc7vx485t", "xc7vx330t", "xc7v585t", "xc7vx690t", "xc7vx690t_CIV"], "ffg1927": ["xc7vx485t", "xc7vx415t", "xc7vx415t_CIV", "xc7vx550t", "xc7vx550t_CIV", "xc7vx690t", "xc7vx690t_CIV"], "ffg1930": ["xc7vx485t", "xc7vx690t", "xc7vx690t_CIV", "xc7vx980t"], "ffv1157": ["xc7vx330t", "xc7vx415t", "xc7vx415t_CIV"], "ffv1761": ["xc7vx330t"], "ffv1158": ["xc7vx415t", "xc7vx415t_CIV"], "ffv1927": ["xc7vx415t", "xc7vx415t_CIV"], "flg1155": ["xc7vh580t"], "flg1931": ["xc7vh580t"], "hcg1155": ["xc7vh580t"], "hcg1931": ["xc7vh580t"], "ffg1926": ["xc7vx690t", "xc7vx690t_CIV", "xc7vx980t"], "flg1932": ["xc7vh870t"], "hcg1932": ["xc7vh870t"], "ffg1928": ["xc7vx980t"], "flg1926": ["xc7vx1140t"], "flg1928": ["xc7vx1140t"], "flg1930": ["xc7vx1140t"], "flg1925": ["xc7v2000t"], "fhg1761": ["xc7v2000t"], "rf1157": ["xq7vx330t", "xq7v585t", "xq7vx690t"], "rf1761": ["xq7vx330t", "xq7vx485t", "xq7v585t", "xq7vx690t"], "rf1930": ["xq7vx485t", "xq7vx690t", "xq7vx980t"], "rf1158": ["xq7vx690t"], "ffvc1517": ["xcvu065", "xcvu065_CIV", "xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV", "xcvu3p", "xcvu3p_CIV"], "ffva2104": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV"], "ffvb1760": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV"], "ffvb2104": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV"], "ffvd1517": ["xcvu080", "xcvu080_CIV", "xcvu095", "xcvu095_CIV"], "ffvc2104": ["xcvu095", "xcvu095_CIV"], "flva2104": ["xcvu125", "xcvu125_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV"], "flvb1760": ["xcvu125", "xcvu125_CIV"], "flvb2104": ["xcvu125", "xcvu125_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV"], "flvc2104": ["xcvu125", "xcvu125_CIV", "xcvu5p", "xcvu5p_CIV", "xcvu7p", "xcvu7p_CIV"], "flvd1517": ["xcvu125", "xcvu125_CIV"], "flgb2104": ["xcvu160", "xcvu160_CIV", "xcvu190", "xcvu190_CIV", "xcvu11p", "xcvu11p_CIV", "xcvu9p", "xcvu9p_CIV"], "flgc2104": ["xcvu160", "xcvu160_CIV", "xcvu190", "xcvu190_CIV", "xcvu11p", "xcvu11p_CIV", "xcvu9p", "xcvu9p_CIV"], "flga2577": ["xcvu190", "xcvu190_CIV", "xcvu11p", "xcvu11p_CIV", "xcvu13p", "xcvu13p_CIV", "xcvu9p", "xcvu9p_CIV"], "flga2892": ["xcvu440", "xcvu440_CIV"], "flgb2377": ["xcvu440", "xcvu440_CIV"], "fsgd2104": ["xcu200", "xcvu11p", "xcvu11p_CIV", "xcvu9p", "xcvu9p_CIV"], "figd2104": ["xcu250", "xcvu13p", "xcvu13p_CIV", "xcvu27p", "xcvu29p", "xcvu29p_CIV"], "flgf1924": ["xcvu11p", "xcvu11p_CIV"], "fhga2104": ["xcvu13p", "xcvu13p_CIV"], "fhgb2104": ["xcvu13p", "xcvu13p_CIV"], "fhgc2104": ["xcvu13p", "xcvu13p_CIV"], "fsga2577": ["xcvu13p", "xcvu13p_CIV", "xcvu27p", "xcvu29p", "xcvu29p_CIV"], "flga2104": ["xcvu9p", "xcvu9p_CIV"], "fsva3824": ["xcvu19p", "xcvu19p_CIV"], "fsvb3824": ["xcvu19p", "xcvu19p_CIV"], "flrc2104": ["xqvu11p"], "fsqd2104": ["xqvu11p", "xqvu9p"], "fhqa2104": ["xqvu13p"], "fhqb2104": ["xqvu13p"], "fiqd2104": ["xqvu13p"], "ffrc1517": ["xqvu3p"], "flra2104": ["xqvu7p"], "flrb2104": ["xqvu7p"], "flqa2104": ["xqvu9p"], "flqb2104": ["xqvu9p"], "fsvh2892": ["xcu280", "xcu55c", "xcu55n", "xcvu35p", "xcvu35p_CIV", "xcvu37p", "xcvu37p_CIV", "xcvu45p", "xcvu45p_CIV", "xcvu47p", "xcvu47p_CIV"], "fsvh2104": ["xcu50", "xcvu33p", "xcvu33p_CIV", "xcvu35p", "xcvu35p_CIV", "xcvu45p", "xcvu45p_CIV"], "fsvh1924": ["xcvu31p", "xcvu31p_CIV"], "fsvk2892": ["xcvu57p", "xcvu57p_CIV"], "fsqh2892": ["xqvu37p"], "vsva1365": ["xcu26", "xcux35", "xcvu23p", "xcvu23p_CIV"], "fsvj1760": ["xcvu23p", "xcvu23p_CIV"]}}