<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>Verilog HDL数字系统设计及实践[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="Verilog HDL数字系统设计及实践"/><meta name="description" content="Verilog HDL数字系统设计及实践pdf下载文件大小为15MB,PDF页数为222页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">Verilog HDL数字系统设计及实践PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/48/34642818.jpg" alt="Verilog HDL数字系统设计及实践"></div><div class="b-info"><ul><li>刘睿强，童贞理，尹洪剑编著 著</li><li>出版社： 北京：电子工业出版社</li><li>ISBN：9787121120213</li><li>出版时间：2011</li><li>标注页数：214页</li><li>文件大小：15MB</li><li>文件页数：222页</li><li>主题词：硬件描述语言，Verilog－程序设计－高等学校－教材</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/3489388.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/09/34642818.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/09/34642818.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/80/34642818.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('421530e8fc2979413d902a9b10d1d46d')">点击复制MD5值：421530e8fc2979413d902a9b10d1d46d</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>Verilog HDL数字系统设计及实践PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 Verilog HDL层次化设计1</p><p>1.1 一个简单的例子——4位全加器的设计1</p><p>1.2 模块和端口3</p><p>1.2.1 模块定义4</p><p>1.2.2 端口定义4</p><p>1.2.3 模块实例化5</p><p>1.3 层次化设计思想9</p><p>1.4 Testbench的概念10</p><p>1.5 仿真和综合12</p><p>本章小结13</p><p>思考与练习13</p><p>第2章 Verilog HDL基本语法15</p><p>2.1 词法约定15</p><p>2.1.1 空白符15</p><p>2.1.2 注释15</p><p>2.1.3 操作符16</p><p>2.1.4 标识符与关键字16</p><p>2.2 数据类型16</p><p>2.2.1 逻辑值与常量17</p><p>2.2.2 逻辑强度18</p><p>2.2.3 线网类型18</p><p>2.2.4 变量类型19</p><p>2.2.5 向量20</p><p>2.2.6 数组20</p><p>2.2.7 参数21</p><p>2.3 表达式23</p><p>2.3.1 操作数23</p><p>2.3.2 操作符23</p><p>2.3.3 位宽处理27</p><p>2.3.4 表达式的综合28</p><p>本章小结28</p><p>思考与练习28</p><p>第3章 Verilog HDL行为描述30</p><p>3.1 Verilog HDL的基本描述形式30</p><p>3.2 结构化过程语句31</p><p>3.2.1 initial语句31</p><p>3.2.2 always语句32</p><p>3.3 顺序块和并行块32</p><p>3.3.1 顺序块33</p><p>3.3.2 并行块33</p><p>3.3.3 块语句的其他特点34</p><p>3.4 过程赋值语句35</p><p>3.4.1 阻塞赋值语句35</p><p>3.4.2 非阻塞赋值语句35</p><p>3.5 条件语句36</p><p>3.6 多路分支语句37</p><p>3.7 条件语句和多路分支语句的比较39</p><p>3.8 循环语句39</p><p>3.8.1 while循环39</p><p>3.8.2 for循环40</p><p>3.8.3 repeat循环40</p><p>3.8.4 forever循环41</p><p>3.9 时序控制42</p><p>3.9.1 延迟控制42</p><p>3.9.2 事件控制45</p><p>本章小结48</p><p>思考与练习49</p><p>第4章 组合逻辑建模51</p><p>4.1 数字电路建模方式51</p><p>4.2 组合逻辑的门级描述53</p><p>4.2.1 与门、或门及同类门单元53</p><p>4.2.2 缓冲器和非门54</p><p>4.2.3 三态门55</p><p>4.2.4 门级描述实例56</p><p>4.3 组合逻辑的数据流描述58</p><p>4.3.1 连续赋值语句58</p><p>4.3.2 数据流描述实例59</p><p>4.4 组合逻辑的行为描述60</p><p>4.5 组合逻辑建模实例62</p><p>4.5.1 比较器62</p><p>4.5.2 译码器和编码器63</p><p>4.5.3 多路复用器64</p><p>4.5.4 三态驱动电路65</p><p>本章小结66</p><p>思考与练习66</p><p>第5章 时序逻辑建模68</p><p>5.1 时序逻辑建模概述68</p><p>5.2 寄存器和锁存器的设计69</p><p>5.2.1 寄存器设计实例69</p><p>5.2.2 锁存器设计实例70</p><p>5.3 寄存器和锁存器的推断71</p><p>5.3.1 寄存器的推断71</p><p>5.3.2 锁存器的推断73</p><p>5.4 存储器的设计与建模74</p><p>5.4.1 ROM建模74</p><p>5.4.2 RAM建模75</p><p>5.5 在设计中使用同步时序逻辑76</p><p>5.5.1 利用同步时序逻辑消除冒险77</p><p>5.5.2 利用流水线提高同步时序逻辑性能78</p><p>5.6 同步有限状态机79</p><p>5.7 时序逻辑建模实例82</p><p>5.7.1 计数器82</p><p>5.7.2 串并／并串转换器83</p><p>5.7.3 时钟分频电路86</p><p>本章小结88</p><p>思考与练习89</p><p>第6章 行为级仿真模型建模91</p><p>6.1 行为级建模概述91</p><p>6.2 仿真时间和时序控制92</p><p>6.3 仿真模型建模实例94</p><p>6.3.1 时钟发生器94</p><p>6.3.2 简单的仿真环境97</p><p>6.3.3 从文件读取激励99</p><p>6.3.4 输出结果监控102</p><p>6.3.5 总线功能模型104</p><p>本章小结107</p><p>思考与练习107</p><p>第7章 各层次Verilog HDL描述形式与电路建模109</p><p>7.1 基本的数字电路单元模块109</p><p>7.2 各抽象层次的Verilog HDL描述形式110</p><p>7.2.1 利用各层次描述进行组合逻辑建模111</p><p>7.2.2 利用各层次描述进行时序逻辑建模113</p><p>7.2.3 利用各层次描述进行行为级仿真模型建模115</p><p>7.3 Verilog HDL仿真机制基础116</p><p>本章小结119</p><p>思考与练习119</p><p>第8章 任务和函数120</p><p>8.1 任务说明语句120</p><p>8.2 函数说明语句124</p><p>8.3 任务和函数的联系与区别127</p><p>8.4 系统自定义任务和函数128</p><p>8.4.1 ＄display和＄write任务128</p><p>8.4.2 ＄monitor任务130</p><p>8.4.3 文件操作任务131</p><p>8.4.4 ＄readmemh和＄readmemb任务133</p><p>8.4.5 ＄time函数和＄timeformat任务135</p><p>8.4.6 ＄finish和＄stop任务137</p><p>8.4.7 随机数生成函数137</p><p>本章小结138</p><p>思考与练习138</p><p>第9章 编译预处理140</p><p>9.1 'define,'undef140</p><p>9.2 'ifdef,'else,'elsif,'endif,'ifndef141</p><p>9.3 'include142</p><p>9.4 'timescale142</p><p>9.5 预编译处理实例143</p><p>本章小结144</p><p>思考与练习144</p><p>第10章 Verilog HDL设计与综合中的陷阱145</p><p>10.1 阻塞语句与非阻塞语句146</p><p>10.1.1 阻塞语句146</p><p>10.1.2 非阻塞语句147</p><p>10.2 敏感变量的不完备性150</p><p>10.3 锁存器的产生与危害152</p><p>10.4 组合逻辑反馈156</p><p>10.5 for循环158</p><p>10.6 优先级与并行编码159</p><p>10.7 多路控制分支结构162</p><p>10.8 复位电路设计问题与改进163</p><p>10.8.1 同步复位电路163</p><p>10.8.2 异步复位电路164</p><p>10.8.3 复位电路的改进167</p><p>本章小结171</p><p>思考与练习172</p><p>第11章 异步设计与同步设计的时序分析176</p><p>11.1 亚稳态的物理意义177</p><p>11.2 亚稳态与建立时间、保持时间、异步复位恢复时间177</p><p>11.2.1 建立时间、保持时间、异步复位恢复时间基本概念177</p><p>11.2.2 建立时间、保持时间的违例178</p><p>11.3 亚稳态的恢复时间Tr与同步寄存器的MTBF180</p><p>11.3.1 亚稳态的恢复时间180</p><p>11.3.2 同步寄存器181</p><p>11.3.3 平均故障间隔时间185</p><p>11.3.4 降低亚稳态传播的概率186</p><p>11.4 同步系统时钟频率189</p><p>11.4.1 组合逻辑的延迟190</p><p>11.4.2 时钟输出延迟Tco190</p><p>11.4.3 同步系统中的时钟频率191</p><p>11.4.4 提高时钟速度的两种方法199</p><p>11.4.5 时钟偏斜及其影响204</p><p>11.5 False Path基本概念212</p><p>本章小结212</p><p>思考与练习213</p><p>参考文献214</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/1182108.html">1182108.html</a></li><li><a href="/book/2539745.html">2539745.html</a></li><li><a href="/book/3229440.html">3229440.html</a></li><li><a href="/book/842280.html">842280.html</a></li><li><a href="/book/3095735.html">3095735.html</a></li><li><a href="/book/351042.html">351042.html</a></li><li><a href="/book/1948619.html">1948619.html</a></li><li><a href="/book/1416754.html">1416754.html</a></li><li><a href="/book/3489201.html">3489201.html</a></li><li><a href="/book/1507392.html">1507392.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>