-- EASICS generated file
-- command : ariadne test.ari
-- tool_version : 1.4.9
-- input : test.ari
-- input : a_ent.vhd

library ieee;
use ieee.std_logic_1164.all;

entity test is
  port (
        d : in std_logic_vector(((( 1) + 1) * 3) * 8 - 1 downto 0)
       );
end test;
