<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1744231892" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/VGA_top.dcp">
  <File Type="PA-TCL" Name="VGA_top.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="VGA_top_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="VGA_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="VGA_top.vds"/>
  <File Type="RDS-UTIL" Name="VGA_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="VGA_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="VGA_top.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="VGA_top_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="VGA_top_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/clk_50m_generator-1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/clk_50m_generator-1.v"/>
        <Attr Name="ImportTime" Val="1744063651"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_01_vga_sync.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_01_vga_sync.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_02_vga_test.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_02_vga_test.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Downloads/vga_top-1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/vga_top-1.v"/>
        <Attr Name="ImportTime" Val="1744063669"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_03_pong_graph_st.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_03_pong_graph_st.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_05_ pong_graph_animate.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_05_ pong_graph_animate.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_04_pong_top_st.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_04_pong_top_st.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_08_dot_top.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_08_dot_top.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_06_pong_top_an.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_06_pong_top_an.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_07_bitmap_gen.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../Downloads/barbedo verilog-book master files-book_code_listing_ch13/list_ch13_07_bitmap_gen.v"/>
        <Attr Name="ImportTime" Val="1744230305"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="VGA_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/xdcFiles/Nexys-A7-100T-Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../xdcFiles/Nexys-A7-100T-Master.xdc"/>
        <Attr Name="ImportTime" Val="1738184237"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/VGA_top.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
