{"patent_id": "10-2022-0184153", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0069558", "출원번호": "10-2022-0184153", "발명의 명칭": "반도체 소자 및 이를 포함하는 반도체 패키지", "출원인": "한국전자통신연구원", "발명자": "권영수"}}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "인터포저;상기 인터포저 상부에 서로 이격 배치된 HBM 모듈 및 반도체 모듈; 및상기 인터포저의 하부에 배치되어 상기 HBM 모듈 및 상기 반도체 모듈을 전기적으로 연결시키는 HBM 스위치 칩렛;을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 HBM 모듈을 전기적으로 연결시키는 제1 연결배선을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제1 배선은 상기 인터포저를 수직으로 관통하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 제1 배선의 길이는 40um 내지 50um를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 반도체 모듈을 전기적으로 연결시키는 제2 연결배선을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 제2 연결배선은 쉴드 와이어를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서,상기 제2 연결배선은 적어도 하나의 수직부 및 적어도 하나의 수평부를 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제5항에 있어서,상기 제2 연결배선의 개수에 대응되는 개수의 접지배선을 포함하는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서,공개특허 10-2024-0069558-3-상기 접지배선은 상기 인터포저에 연결되는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 HBM 스위치 칩렛은 상기 HBM 모듈과 대응하는 개수로 배치되는 반도체 소자."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "베이스 기판;상기 베이스 기판 상에 배치된 인터포저;상기 인터포저 상부에 서로 이격 배치된 HBM 모듈 및 반도체 모듈; 및상기 인터포저의 하부에 배치되어 상기 HBM 모듈 및 상기 반도체 모듈을 전기적으로 연결시키는 HBM 스위치 칩렛;를 포함하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 HBM 모듈을 전기적으로 연결시키는 제1 연결배선을 포함하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 제1 배선은 상기 인터포저를 수직으로 관통하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 제1 배선의 길이는 40um 내지 50um를 포함하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서,상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 반도체 모듈을 전기적으로 연결시키는 제2 연결배선을 포함하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 제2 연결배선은 쉴드 와이어를 포함하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 제2 연결배선은 적어도 하나의 수직부 및 적어도 하나의 수평부를 포함하는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제15항에 있어서,상기 제2 연결배선의 개수에 대응되는 개수의 접지배선을 포함하는 반도체 패키지.공개특허 10-2024-0069558-4-청구항 19 제18항에 있어서,상기 접지배선은 상기 인터포저에 연결되는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제11항에 있어서,상기 HBM 스위치 칩렛은 상기 HBM 모듈과 대응하는 개수로 배치되는 반도체 패키지."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일실시예에 따른 반도체 소자는 인터포저와, 상기 인터포저 상부에 서로 이격 배치된 HBM 모듈 및 반 도체 모듈과, 상기 인터포저의 하부에 배치되어 상기 HBM 모듈 및 상기 반도체 모듈을 전기적으로 연결시키는 HBM 스위치 칩렛을 포함할 수 있다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 칩렛 반도체 아키텍처에 관한 것이다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재의 인공지능은 인공신경망(NN; Neural Network)으로 구현되는데, ‘AlexNet' 인공신경망 등장 이후, 트랜스 포머 구조 신경망 이후 인공신경망의 크기는 지속적으로 대형화한 '하이퍼스케일 인공신경망'(천억개 이상의 파 라미터)으로 발전하고 있다. 인공신경망의 학습과 추론은 파라미터와 입력 데이터(Data)에 대해서 대량의 수학적 연산(Operation)을 실행하 는 구조인데, 인공신경망이 대형화 됨에 따라 하이퍼스케일 인공신경망을 학습하는데 300제타플롭스 (300x100,000경개 연산)급이 필요로 하게 되었다. 하이퍼스케일 인공신경망을 학습하기 위해서는 반도체의 초고성능화가 필요하며, 특히, 거대한 용량의 데이터를 짧은 시간에 읽고 쓰는 성능, 즉, 데이터 성능이 특히 고도화된 반도체가 필요하게 되었고 이를 위해서 적층형 DRAM인 HBM(High Bandwidth Memory)을 채용하고 있다. 미래 반도체 구조인 칩렛 반도체는 연산 성능을 증대하기 위해서 다수의 CPU 또는 NPU 다이를, 데이터 성능을 증대하기 위한 다수의 HBM 다이와 상호 초고밀도의 배선(Wire)으로 연결하여 한 개의 반도체처럼 동작하게 하는 구조이다. 종래의 AI 반도체는 NPU와 HBM으로 구성되는데, NPU과 HBM은 NPU 내부에 HBM의 신호범프와 동일한 구조의 범프 를 설치하고 인터포저를 통해서 신호를 연결하게 되는데, 이 경우 신호선의 길이(Length)가 6mm 정도가 되어 신 호선의 저항(Resistance)이 증가하게 된다. 신호선의 저항이 증가하면 고속의 신호를 전달할 수 없는데, NPU와 HBM 사이의 신호는 수Gbps(초당 10억개의 비 트를 전송, HBM3의 경우 6.4Gbps)에 이르고 있어 신호선의 길이(Length)가 데이터 전송에 결정적인 장애요소 (Limitation)가 된다. 또한, HBM의 신호범프의 개수가 수천개 (HBM3의 경우 1024개) 수준으로 'Wide IO'로 구성되어 있어 동일 숫자의 신호범프를 NPU 다이 내에 대칭(Mirrored)으로 구현해야 하므로 NPU 칩렛의 크기가 매우 커지게 되는 문제가 있 다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 목적은 메모리의 데이터 성능을 증대시키기 위해 HBM을 CPU 또는 NPU에 효율적으로 연결하기 위한 반 도체 소자 및 이를 포함하는 반도체 패키지를 제공하는 것이다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기한 목적을 달성하기 위한 실시예에 따른 반도체 소자는 인터포저와, 상기 인터포저 상부에 서로 이격 배치 된 HBM 모듈 및 반도체 모듈과, 상기 인터포저의 하부에 배치되어 상기 HBM 모듈 및 상기 반도체 모듈을 전기적 으로 연결시키는 HBM 스위치 칩렛을 포함할 수 있다.상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 HBM 모듈을 전기적으로 연결시 키는 제1 연결배선을 포함할 수 있다. 상기 제1 배선은 상기 인터포저를 수직으로 관통할 수 있다. 상기 제1 배선의 길이는 40um 내지 50um를 포함할 수 있다. 상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 반도체 모듈을 전기적으로 연 결시키는 제2 연결배선을 포함할 수 있다. 상기 제2 연결배선은 쉴드 와이어를 포함할 수 있다. 상기 제2 연결배선은 적어도 하나의 수직부 및 적어도 하나의 수평부를 포함할 수 있다. 상기 제2 연결배선의 개수에 대응되는 개수의 접지배선을 포함할 수 있다. 상기 접지배선은 상기 인터포저에 연결될 수 있다. 상기 HBM 스위치 칩렛은 상기 HBM 모듈과 대응하는 개수로 배치될 수 있다. 또한, 상기한 목적을 달성하기 위한 실시예에 따른 반도체 패키지는 베이스 기판과, 상기 베이스 기판 상에 배 치된 인터포저와, 상기 인터포저 상부에 서로 이격 배치된 HBM 모듈 및 반도체 모듈과, 상기 인터포저의 하부에 배치되어 상기 HBM 모듈 및 상기 반도체 모듈을 전기적으로 연결시키는 HBM 스위치 칩렛을 포함할 수 있다. 상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 HBM 모듈을 전기적으로 연결시 키는 제1 연결배선을 포함할 수 있다. 상기 제1 배선은 상기 인터포저를 수직으로 관통할 수 있다. 상기 제1 배선의 길이는 40um 내지 50um를 포함할 수 있다. 상기 HBM 스위치 칩렛은 상기 인터포저를 관통하여 상기 HBM 스위치 칩렛과 상기 반도체 모듈을 전기적으로 연 결시키는 제2 연결배선을 포함할 수 있다. 상기 제2 연결배선은 쉴드 와이어를 포함할 수 있다. 상기 제2 연결배선은 적어도 하나의 수직부 및 적어도 하나의 수평부를 포함할 수 있다. 상기 제2 연결배선의 개수에 대응되는 개수의 접지배선을 포함할 수 있다. 상기 접지배선은 상기 인터포저에 연결될 수 있다. 상기 HBM 스위치 칩렛은 상기 HBM 모듈과 대응하는 개수로 배치될 수 있다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "실시예는 NPU와 HBM 스위치 칩렛간의 연결배선을 적은 개수의 쉴드 와이어 로 구현하므로 NPU에서는 HBM과 데이 터를 주고받기 위한 범프면적을 감소시킬 수 있다. 또한, 실시예는 HBM과 HBM스위치 칩렛 간의 배선을 3차원의 수직구조로 구성함으로써 신호선의 저항이 최소화 되어 신호 무결성 유지할 수 있다. 또한, 실시예는 NPU가 NPU의 다이 면적을 최소화하면서 HBM 여러개와 데이터 송수신이 가능하도록 구성할 수 있 다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는"}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 비록 \"제1\" 또는 \"제2\" 등이 다양한 구성요소를 서술하기 위해서 사용되나, 이러한 구성요소는 상기와 같은 용 어에 의해 제한되지 않는다. 상기와 같은 용어는 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사 용될 수 있다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다. 본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세 서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 \"포함한다 (comprises)\" 또는 \"포함하는(comprising)\"은 언급된 구성요소 또는 단계가 하나 이상의 다른 구성요소 또는 단 계의 존재 또는 추가를 배제하지 않는다는 의미를 내포한다."}
{"patent_id": "10-2022-0184153", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 해석될 수 있다. 또한, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 문서에서 “A 또는 B, “A 및 B 중 적어도 하나, “A 또는 B 중 적어도 하나”, “A,B 또는 C 중 적어도 하 나”, 및 “A,B, 또는 C 중 적어도 하나”와 같은 문구들 각각은 그 문구들 중 해당하는 문구와 함께 나열된 항 목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일 하거나 대응하는 구성 요소는 동일한 도면 부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 도 1은 실시예에 따른 반도체 소자를 나타낸 사시도이다. 도 1을 참조하면, 실시예에 따른 반도체 소자는 인터포저(Interposer, 100), HBM 모듈, 반도체 모듈인 NPU 및 HBP 스위치 칩렛을 포함할 수 있다. 인터포저는 HBM 모듈 및 NPU을 2차원 평면상에 배치하였을 때 HBM 모듈과 NPU를 서 로 연결하는 고밀도 배선을 구현하는 모듈일 수 있다. 인터포저는 RDL 형태, 실리콘(TSV) 형태, PCB 형태 의 오가닉(Organic) 또는 Non-TSV 방식인 EMIB(embedded multi-die interconnect bridge) 등의 배선을 포함할 수 있다. 인터포저를 RDL 형태로 구현할 경우, TSV가 없이 상부와 하부에 범프의 동시 형성이 가능하므로 상하부에 다이를 구현할 수 있다. 도 2는 실시예에 따른 반도체 소자의 인터포저를 나타낸 단면도이다. 도 2에 도시된 바와 같이, 인터포저는 다각 형상으로 형성되며, 내부에는 도전성 물질과 고분자 절연 체를 포함할 수 있다. 도전성 물질은 다층으로 이루어질 수 있다. 도전성 물질로는 Cu, CuSn, CuMg, CuNi, CuZn, CuPd, CuAu, CuRe, CuW 등의 Cu 합금, W, W 합금, Ni, Ru 및 Co 중에서 선택되는 적어도 하나의 물질을 포함할 수 있 으나, 이에 한정되지 않는다. 고분자 절연체는 도전성 물질들 사이에 배치될 수 있다. 고분자 절연체로는 산화막, 질화막, 탄화막, 폴리 머 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되지 않는다. 도 1로 돌아가서, HBM 모듈은 DRAM 다이를 고속 적층한 메모리로서 스택 다이(Stacked Die) 구조로 이루어 질 수 있다. HBM 모듈은 인터포저 상에 장착되어 인터포저 상의 가장자리를 따라 형성될 수 있 으나, 그 위치는 한정되지 않는다. HBM 모듈의 하부에는 HBM3의 경우 7600개의 마이크로범프(micro-bump)가 존재하는데 마이크로범프는 신호 범프와 파워범프로 구성될 수 있다. AI 반도체의 동작 시, NPU이 인공지능 연산을 위해서 필요로 하는 데이터는 HBM 모듈 내부에 저장되 어 있는데, NPU과 HBM 모듈이 데이터를 주고받을 때는 HBM 모듈의 NPU와 HBM 모듈 간에 연결된 신호를 통해서 데이터를 전송할 수 있다. HBM 모듈의 파워범프는 HBM 모듈에 전력을 공급하기 위한 범프이며 파워범프는 인터포저을 통해 서 기판으로 연결될 수 있다. 반도체 모듈로서 NPU(Neural Processing Unit) 이외의 소자로 형성될 수 있다. 예를 들어, 반도체 모듈로서 CPU(Central Processing Unit), AP(ApplicationProcessor), GPU(Graphic Processing Unit), TPU(Tensor Processing Unit), VPU(Vision Processing Unit), ISP(Image Signal Processor) 및 DSP(Digital Signal Processor) 중 적어도 하나의 프로세서를 포함하여 특화된 연산들을 실행할 수 있다. NPU은 인공지능의 인공신경망의 학습 및 추론시 필요로 하는 수학적인 연산을 실행하는 반도체로서 내부는 인공신경망 연산을 위한 부동 소수점 연산기로 구성될 수 있다. NPU은 복수의 NPU를 포함할 수 있으며, 복수의 NPU는 인터포저 상에 수평으로 배치될 수 있다. NPU은 HBM 모듈에 의해 둘러싸이도록 배치될 수 있으나, 그 위치는 한정되지 않는다. HBM 스위치 칩렛은 인터포저의 하부에 장착될 수 있다. HBM 스위치 칩렛은 HBM 모듈의 폭 과 높이 보다 큰 반도체 다이로서 HBM 신호 범프의 영역에 해당하는 크기를 가질 수 있다. HBM 스위치 칩렛은 HBM 모듈과 NPU 사이의 신호를 전달할 수 있다. HBM 스위치 칩렛은 HBM 모듈과 전기적으로 연결될 수 있다. HBM 스위치 칩렛은 NPU과 전기적으로 연결될 수 있다. 도 3은 실시예에 따른 HBM 모듈과 HBM 스위치 칩렛이 연결되는 구조를 나타낸 단면도이다. 도 3에 도시된 바와 같이, HBM 스위치 칩렛의 내부에는 HBM 스위치 칩렛과 HBM 모듈을 전기적으 로 연결시키기 위한 제1 연결배선이 배치될 수 있다. 제1 연결배선은 HBM 스위치 칩렛의 상부로 부터 인터포저를 관통하여 HBM 모듈과 연결될 수 있다. 제1 연결배선은 HBM 스위치 칩렛의 상부면과 수직으로 배치될 수 있다. 제1 연결배선의 길이(h)는 40um 내지 50um로 이루어질 수 있다. 제1 연결배선의 길이(h)는 종래에 비해 약 1/120의 길이로 형성되어 신호선의 저항에 따라 데이터 전송 성 능이 저하되는 것을 방지할 수 있다. 제1 연결배선은 다양한 형태로 형성될 수 있으나, 신호선의 저항을 최소화하기 위해서는 HBM 스위치 칩렛의 상부면과 수직으로 배치되는 것이 효과적이다. 도 4는 실시예에 따른 NPU 모듈과 HBM 스위치 칩렛이 연결되는 구조를 나타낸 단면도이다. 도 4에 도시된 바와 같이, HBM 스위치 칩렛의 내부에는 HBM 스위치 칩렛과 NPU을 전기적으로 연 결시키기 위한 제2 연결배선이 배치될 수 있다. 제2 연결배선은 HBM 스위치 칩렛의 상부로부터 인터포저를 관통하여 NPU와 연결될 수 있다. 제2 연결배선은 적어도 하나의 수직부와 적어도 하 나의 수평부로 이루어질 수 있으나, 그 형상은 한정되지 않는다. 제2 연결배선은 256개의 쉴드 와이어(Shield Wire)로 구현하여 고속으로 신호를 전달(HBM3의 경우 24Gbp s)하여 종래에 비해 배선의 개수를 1/4로 축소할 수 있다. 제2 연결배선의 개수가 축소되는 비율에 따라서 NPU과 HBM 스위치 칩렛 간의 제2 연결배선(60 0)은 매우 고속화될 수 있으므로 'One-by-One Shielded Wire'로 구현할 수 있다. 즉, 접지 와이어(Ground Wire)가 1개의 제2 연결배선마다 1개씩 배치될 수 있다. 접지 와이어는 인터포저의 접지면(Ground plane)에 연결되고, NPU에는 쉴드 와어어를 위한 범프가 존재하지 않 게 된다. 도 5는 실시예에 따른 반도체 소자를 포함하는 반도체 패키지를 나타낸 사시도이다. 도 5를 참조하면, 실시예에 따른 반도체 소자는 인터포저, HBM 모듈, 반도체 모듈인 NPU, HBP 스위치 칩렛 및 반도체 기판(Substrate, S)을 포함할 수 있다. 인터포저는 HBM 모듈 및 NPU을 2차원 평면상에 배치하였을 때 HBM 모듈과 NPU 를 서로 연결하는 고밀도 배선을 구현하는 모듈일 수 있다. 인터포저는 RDL 형태, 실리콘(TSV) 형태, PCB 형태의 오가닉(Organic) 또는 Non-TSV 방식인 EMIB(embedded multi-die interconnect bridge) 등의 배선을 포 함할 수 있다. 인터포저를 RDL 형태로 구현할 경우, TSV가 없이 상부와 하부에 범프의 동시 형성이 가능하므로 상하부에 다이를 구현할 수 있다. 인터포저는 다각 형상으로 형성되며, 내부에는 도전성 물질과 고분자 절연체를 포함할 수 있다. HBM 모듈은 DRAM 다이를 고속 적층한 메모리로서 스택 다이(Stacked Die) 구조로 이루어질 수 있다. HBM 모듈은 인터포저 상에 장착되어 인터포저 상의 가장자리를 따라 형성될 수 있으나, 그 위치 는 한정되지 않는다. HBM 모듈의 하부에는 HBM3의 경우 7600개의 마이크로범프(micro-bump)가 존재하는데 마이크로범프는 신호 범프와 파워범프로 구성될 수 있다. AI 반도체의 동작 시, NPU이 인공지능 연산을 위해서 필요로 하는 데이터는 HBM 모듈 내부에 저장 되어 있는데, NPU과 HBM 모듈이 데이터를 주고받을 때는 HBM 모듈의 NPU와 HBM 모듈 간에 연결된 신호를 통해서 데이터를 전송할 수 있다. NPU은 인공지능의 인공신경망의 학습 및 추론시 필요로 하는 수학적인 연산을 실행하는 반도체로서 내부 는 인공신경망 연산을 위한 부동 소수점 연산기로 구성될 수 있다. NPU은 복수의 NPU를 포함할 수 있으며, 복수의 NPU는 인터포저 상에 수평으로 배치될 수 있다. NPU은 HBM 모듈에 의해 둘러싸이도록 배치될 수 있으나, 그 위치는 한정되지 않는다. HBM 스위치 칩렛은 인터포저의 하부에 장착될 수 있다. HBM 스위치 칩렛은 HBM 모듈 의 폭과 높이 보다 큰 반도체 다이로서 HBM 신호 범프의 영역에 해당하는 크기를 가질 수 있다. 반도체 기판(S)은 반도체 소자를 고정할 수 있다. HBM 모듈의 파워범프는 인터포저을 통해서 반도 체 기판(S)에 연결될 수 있다. 반도체 기판(S)의 하부에는 솔더 범프(SB)가 배치되어 반도체 소자를 고정할 수 있다. 또한, 솔더 범프(SB)는 반도체 소자와 전기적으로 연결되어 솔더 범프(SB)를 통해 신호를 외부로 전송할 수 있다. HBM 스위치 칩렛은 HBM 모듈과 NPU 사이의 신호를 전달할 수 있다. HBM 스위치 칩렛 은 제1 연결배선을 통해 HBM 모듈과 전기적으로 연결될 수 있다. HBM 스위치 칩렛은 제2 연결배선 을 통해 NPU과 전기적으로 연결될 수 있다. 본 발명에서 설명하는 특정 실행들은 실시예들로서, 어떠한 방법으로도 본 발명의 범위를 한정하는 것은 아니다. 명세서의 간결함을 위하여, 종래 전자적인 구성들, 제어시스템들, 소프트웨어, 상기 시스템들의 다른 기능적인 측면들의 기재는 생략될 수 있다. 또한, 도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재 들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다. 또한, \" 필수적인\",\"중요하게\" 등과 같은 구체적인 언급이 없다면 본 발명의 적용을 위하여 반드시 필요한 구성 요소가 아닐 수 있다. 따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아 니라 이 특허청구범위와 균등한 또는 이로부터 등가적으로 변경된 모든 범위는 본 발명의 사상의 범주에 속한다 고 할 것이다."}
{"patent_id": "10-2022-0184153", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 실시예에 따른 반도체 소자를 나타낸 사시도이다. 도 2는 실시예에 따른 반도체 소자의 인터포저를 나타낸 단면도이다. 도 3은 실시예에 따른 HBM 모듈과 HBM 스위치 칩렛이 연결되는 구조를 나타낸 단면도이다. 도 4는 실시예에 따른 NPU 모듈과 HBM 스위치 칩렛이 연결되는 구조를 나타낸 단면도이다. 도 5는 실시예에 따른 반도체 소자를 포함하는 반도체 패키지를 나타낸 사시도이다."}
