Потоковий (pipeline) процесор MIPS — це процесор, який використовує принцип конвеєра (pipeline) для виконання інструкцій. Це означає, що, хоча кожна інструкція все ще виконується послідовно, різні стадії виконання різних інструкцій перекриваються в часі, що дозволяє виконувати одну інструкцію майже на кожному такті системного годинника. Має додаткові регістри захоплення між етапами ланцюжка.
Має 5 фаз:
- Вибірка 
- Декодування 
- Виконання 
- Пам'ять 
- Зворотний запис
![[Pasted image 20260112042607.png]]

![[Pasted image 20260112042218.png]]

# Ланцюжкування#?(Zreťazenie)
![[Pasted image 20260112042233.png]]

# Керування потоковим MIPS
![[Pasted image 20260112042658.png]]
 RJ потоку MIPS = RJ одноциклового MIPS
 Керування, адаптоване до ланцюгової обробки

# Продуктивність потокового MIPS
## Критичний шлях
$$
T_c = max(t_{pcq} + t_{mem} + t_{setup} 2(t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_{setup} ) t_{pcq} + t_{mux} + t_{mux} + t_{ALU} + t_{setup} t_{pcq} + t_{memwrite} + t_{setup} 2(t_{pcq} + t_{mux} + t_{RFwrite}))
$$
## Приклад
![[Pasted image 20260112045216.png]]
$T_c = 2(t_{RFread} + t_{mux} + t_{eq} + t_{AND} + t_{mux} + t_[setup]) = 2[150 + 25 + 40 + 15 + 25 + 20] ps = 550 ps$
Час відгуку = (кількість інструкцій) × $CPI × T_c$ = (100 × 109)(1.15)(550 × 10-12) = 63 секунди

#excalidraw 