<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:10.2010</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.05.20</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0062191</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY DEVICE AND METHOD OF MANUFACTURING FOR  THE SAME</inventionTitleEng><openDate>2023.11.29</openDate><openNumber>10-2023-0162877</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.04.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 99/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치는 표시 영역, 및 상기 표시 영역의 주변에 위치한 비표시 영역이 정의된 제1 기판; 상기 제1 기판 상에 배치된 제2 기판; 및 상기 비표시 영역의 실링 영역에 배치되고 상기 제1 기판과 상기 제2 기판을 결합하는 실링 부재를 포함하고, 상기 제1 기판은, 제1 베이스부, 상기 제1 베이스부 상의 제1 신호 배선, 및 하부 차광층을 포함하는 제1 도전층, 상기 제1 도전층 상의 버퍼층, 상기 버퍼층 상의 상기 하부 차광층과 중첩하는 반도체층, 상기 반도체층 상의 게이트 절연층, 및 상기 게이트 절연층 상의 상기 제1 신호 배선과 전기적으로 연결된 제2 신호 배선과 제3 신호 배선, 및 상기 반도체층과 중첩하는 게이트 전극을 포함하는 제2 도전층을 포함하고, 평면상 제1 신호 배선은 상기 제2 신호 배선과 상기 제3 신호 배선 사이에 배치되고, 상기 제1 신호 배선은 상기 실링 부재와 중첩 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역, 및 상기 표시 영역의 주변에 위치한 비표시 영역이 정의된 제1 기판;상기 제1 기판 상에 배치된 제2 기판; 및상기 비표시 영역의 실링 영역에 배치되고 상기 제1 기판과 상기 제2 기판을 결합하는 실링 부재를 포함하고,상기 제1 기판은,제1 베이스부,상기 제1 베이스부 상의 제1 신호 배선, 및 하부 차광층을 포함하는 제1 도전층,상기 제1 도전층 상의 버퍼층,상기 버퍼층 상의 상기 하부 차광층과 중첩하는 반도체층,상기 반도체층 상의 게이트 절연층, 및상기 게이트 절연층 상의 상기 제1 신호 배선과 전기적으로 연결된 제2 신호 배선과 제3 신호 배선, 및 상기 반도체층과 중첩하는 게이트 전극을 포함하는 제2 도전층을 포함하고,평면상 제1 신호 배선은 상기 제2 신호 배선과 상기 제3 신호 배선 사이에 배치되고,상기 제1 신호 배선은 상기 실링 부재와 중첩 배치된 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제2 도전층은 상기 제2 신호 배선의 외측 단부에 연결된 제1 패드를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 제1 기판은, 상기 제2 도전층 상의 보호층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 제1 기판은, 상기 보호층 상의 비아층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 비아층은 유기 절연 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 비아층은 상기 실링 부재와 중첩하지 않는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 실링 부재는 상기 보호층과 직접 접하는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제4 항에 있어서,상기 제1 기판은, 상기 비아층 상의 제2 패드, 제1 연결 전극, 제2 연결 전극, 및 상기 하부 차광층과 상기 반도체층과 각각 연결되고 상기 표시 영역 상의 제1 전극을 포함하는 제3 도전층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제2 패드는 상기 제1 패드와 중첩하고, 상기 비아층, 및 상기 보호층을 관통하는 제1 콘택홀을 통해 상기 제1 패드와 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제1 연결 전극은 상기 제2 신호 배선, 및 상기 제1 신호 배선과 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서,상기 제1 연결 전극은 상기 비아층, 및 상기 보호층을 관통하는 제2 콘택홀을 통해 상기 제2 신호 배선과 연결되고, 상기 비아층, 상기 보호층, 및 상기 버퍼층을 관통하는 제3 콘택홀을 통해 상기 제1 신호 배선과 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제2 연결 전극은 상기 비아층, 상기 보호층, 및 상기 버퍼층을 관통하는 제4 콘택홀을 통해 상기 제1 신호 배선과 연결되고, 상기 비아층, 및 상기 보호층을 관통하는 제5 콘택홀을 통해 상기 제1 신호 배선과 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 기판은, 상기 표시 영역에서 상기 제1 전극의 상면을 부분적으로 노출하는 뱅크, 상기 뱅크에 의해 노출된 상기 제1 전극의 상면에 배치된 유기층, 및 상기 유기층 상의 제2 전극을 더 포함하고, 상기 제1 전극, 상기 유기층, 및 상기 제2 전극은 발광 소자를 구성하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제3 신호 배선은 상기 발광 소자와 전기적으로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 뱅크는 상기 비표시 영역에까지 배치되되, 상기 비표시 영역에서, 상기 제2 패드의 상면을 노출하고, 상기 실링 영역에서, 상기 보호층의 상면을 노출하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제1 항에 있어서,상기 제2 기판은 상기 제1 베이스부와 대향하는 제2 베이스부, 상기 제2 베이스부 상의 컬러 필터층, 및 상기 컬러 필터층 상의 광 변환 패턴층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제1 기판과 상기 제2 기판 사이에 충진재를 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 표시 영역, 및 상기 표시 영역의 주변에 위치한 비표시 영역이 정의된 제1 기판을 준비하는 단계;상기 제1 기판 상에 상기 비표시 영역의 실링 영역에 배치된 실링 부재를 통해 제2 기판을 결합시키는 단계를 포함하고,상기 제1 기판을 준비하는 단계는,제1 베이스부 상에 제1 신호 배선, 및 하부 차광층을 포함하는 제1 도전층을 형성하는 단계;상기 제1 도전층 상에 버퍼층을 형성하는 단계,상기 버퍼층 상에 상기 하부 차광층과 중첩하는 반도체층을 형성하는 단계,상기 반도체층 상에 게이트 절연층을 형성하는 단계,상기 게이트 절연층 상에 상기 제1 신호 배선과 전기적으로 연결된 제2 신호 배선과 제3 신호 배선, 상기 제2 신호 배선의 외측 단부에 연결된 제1 패드, 및 상기 반도체층과 중첩하는 게이트 전극을 포함하는 제2 도전층을 형성하는 단계, 상기 제2 도전층 상에 보호층을 형성하는 단계, 및상기 보호층 상에 비아층을 형성하는 단계를 포함하고,평면상 제1 신호 배선은 상기 제2 신호 배선과 상기 제3 신호 배선 사이에 배치되고, 상기 제1 신호 배선은 상기 실링 부재와 중첩 배치되며,상기 비아층을 형성하는 단계에서, 상기 실링 영역 상의 비아층의 두께는 상기 실링 영역을 제외한 영역 상의 비아층의 두께보다 작은 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서, 상기 제1 기판을 준비하는 단계는, 상기 보호층 상에 비아층을 형성하는 단계 이후, 상기 비아층의 콘택홀들을 형성하는 단계를 더 포함하고, 상기 콘택홀들은 상기 제1 패드와 중첩하고 상기 비아층, 및 상기 보호층을 관통하는 제1 콘택홀, 상기 제2 신호 배선과 중첩하고 상기 비아층, 및 상기 보호층을 관통하는 제2 콘택홀, 상기 제1 신호 배선과 중첩하고 상기 비아층, 상기 보호층, 및 상기 버퍼층을 관통하는 제3 콘택홀, 상기 제1 신호 배선과 중첩하고 상기 비아층, 상기 보호층, 및 상기 버퍼층을 관통하는 제4 콘택홀, 및 상기 제3 신호 배선과 중첩하고 상기 비아층, 및 상기 보호층을 관통하는 제5 콘택홀을 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서, 상기 제1 기판을 준비하는 단계는, 상기 비아층의 콘택홀들을 형성하는 단계 이후에 상기 비아층을 전면 에싱(Ashing)하는 단계를 더 포함하고, 상기 비아층을 전면 에싱하는 단계에서, 상기 실링 영역 상의 상기 비아층은 제1 오픈부를 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서, 상기 제1 기판을 준비하는 단계는, 상기 비아층 상에 제3 도전층을 형성하는 단계를 더 포함하고, 상기 제3 도전층은 상기 비아층 상의 상기 제1 패드와 중첩하고 상기 제1 콘택홀을 통해 상기 제1 패드와 연결된 제2 패드, 상기 제2 콘택홀을 통해 상기 제2 신호 배선과 연결되고 상기 제3 콘택홀을 통해 상기 제1 신호 배선과 연결된 제1 연결 전극, 상기 제4 콘택홀을 통해 상기 제1 신호 배선과 연결되고 상기 제5 콘택홀을 통해 상기 제3 신호 배선과 연결된 제2 연결 전극, 및 상기 하부 차광층과 상기 반도체층과 각각 연결되고 상기 표시 영역 상의 제1 전극을 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>22. 제21 항에 있어서, 상기 제1 기판을 준비하는 단계는, 상기 제3 도전층을 형성하는 단계 이후, 상기 제1 전극의 상면을 부분적으로 노출하는 뱅크, 상기 뱅크에 의해 노출된 상기 제1 전극의 상면에 배치된 유기층, 및 상기 유기층 상의 제2 전극을 형성하는 단계를 더 포함하고, 상기 제1 전극, 상기 유기층, 및 상기 제2 전극은 발광 소자를 구성하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서, 상기 제3 신호 배선은 상기 발광 소자와 전기적으로 연결된 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>24. 제22 항에 있어서, 상기 뱅크는 상기 비표시 영역에까지 배치되되, 상기 비표시 영역에서, 상기 제2 패드의 상면을 노출하고 상기 실링 영역에서 상기 보호층의 상면을 노출하는 제2 오픈부를 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 실링 부재는 상기 제1 오픈부, 및 상기 제2 오픈부에 의해 노출된 상기 보호층의 상면과 직접 접하는 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 마포구...</address><code> </code><country> </country><engName>KIM, Hyung Jun</engName><name>김형준</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>KIM, Eok Su</engName><name>김억수</name></inventorInfo><inventorInfo><address>경기도 오산시 ...</address><code> </code><country> </country><engName>KIM, Hyoung Do</engName><name>김형도</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>NAM, Yun Yong</engName><name>남윤용</name></inventorInfo><inventorInfo><address>경기도 용인시 수지구...</address><code> </code><country> </country><engName>PARK, Joon Seok</engName><name>박준석</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LIM, Jun Hyung</engName><name>임준형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.05.20</receiptDate><receiptNumber>1-1-2022-0537250-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.04.18</receiptDate><receiptNumber>1-1-2025-0439290-53</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220062191.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ab0b42bc090963644d7e6cd8bd18a73ad14c90953db1e3ba98b497196aa5d50d1b6dba3a1bc986e5f1968fa40c11de078b3eb41b67f9755d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf634ea8a5a193079e54925ed76654412792b5e1251c0db5bb8cb64c3c419a08b37cb787e3664d5d4bff9ac0953470f35eece7ff2adcefe848</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>