+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U6|uart_control                                                                                                                                                                                                                            ; 283   ; 0              ; 3            ; 0              ; 155    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                                                                                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                                                                                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated|dpfifo                                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO|Sync_FIFO|auto_generated                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_FIFO                                                                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer|RS232_Out_Counters                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_Out_Serializer                                                                                                                                                                                                ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo|wr_ptr                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo|usedw_counter                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo|three_comparison                                                                                                                                ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo|almost_full_comparer                                                                                                                            ; 14    ; 7              ; 0            ; 7              ; 1      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo|FIFOram                                                                                                                                         ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated|dpfifo                                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO|Sync_FIFO|auto_generated                                                                                                                                                        ; 12    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_FIFO                                                                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer|RS232_In_Counters                                                                                                                                                                             ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0|RS232_In_Deserializer                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200|rs232_0                                                                                                                                                                                                                     ; 14    ; 1              ; 1            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6|uart_115200                                                                                                                                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U6                                                                                                                                                                                                                                         ; 103   ; 15             ; 0            ; 15             ; 147    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U2                                                                                                                                                                                                                                      ; 3     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                 ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                        ; 83    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3|dcfifo_component|auto_generated                                                                                                                                                                                                 ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf3                                                                                                                                                                                                                                 ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|wrfull_eq_comp                                                                                                                                                                                  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|rdempty_eq_comp                                                                                                                                                                                 ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|ws_dgrp|dffpipe15                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|ws_dgrp                                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|rs_dgwp|dffpipe12                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|rs_dgwp                                                                                                                                                                                         ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|fifo_ram                                                                                                                                                                                        ; 83    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|wrptr_g1p                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated|rdptr_g1p                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2|dcfifo_component|auto_generated                                                                                                                                                                                                 ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf2                                                                                                                                                                                                                                 ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated|dpfifo|rd_ptr_count                                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                  ; 96    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated|dpfifo|fifo_state                                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                          ; 84    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1|scfifo_component|auto_generated                                                                                                                                                                                                 ; 83    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1|Buf1                                                                                                                                                                                                                                 ; 83    ; 6              ; 0            ; 6              ; 88     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U5|U1                                                                                                                                                                                                                                      ; 572   ; 0              ; 236          ; 0              ; 2      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; U5                                                                                                                                                                                                                                         ; 397   ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U6|in_system_sources_probes_0                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U6                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d07                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d06                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d05                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d04                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d03                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d02                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5|d01                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U5                                                                                                                                                                                                          ; 214   ; 7              ; 7            ; 7              ; 236    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U4                                                                                                                                                                                                          ; 94    ; 77             ; 90           ; 77             ; 104    ; 77              ; 77            ; 77              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U3                                                                                                                                                                                                          ; 165   ; 14             ; 92           ; 14             ; 104    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U2                                                                                                                                                                                                          ; 94    ; 12             ; 65           ; 12             ; 104    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1|d05                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1|d04                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1|d03                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1|d02                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1|d01                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1|d00                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control|U1                                                                                                                                                                                                          ; 212   ; 130            ; 7            ; 130            ; 240    ; 130             ; 130           ; 130             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_user_control                                                                                                                                                                                                             ; 312   ; 0              ; 2            ; 0              ; 236    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|mm_interconnect_0|s0_seq_debug_translator                                                                                                                                                                           ; 115   ; 4              ; 0            ; 4              ; 105    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|mm_interconnect_0|dmaster_master_translator                                                                                                                                                                         ; 116   ; 13             ; 2            ; 13             ; 109    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|mm_interconnect_0                                                                                                                                                                                                   ; 107   ; 0              ; 1            ; 0              ; 105    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dll0                                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|oct0                                                                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|a0                                                                                                                                                                                                               ; 189   ; 22             ; 13           ; 22             ; 192    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                                           ; 195   ; 0              ; 7            ; 0              ; 159    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                                             ; 91    ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                               ; 105   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component|error_bit_decoder ; 6     ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst|alt_mem_ddrx_ecc_decoder_32_altecc_decoder_component                   ; 41    ; 0              ; 2            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst|decoder_inst                                                                        ; 41    ; 24             ; 0            ; 24             ; 36     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                                     ; 36    ; 0              ; 16           ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                                         ; 44    ; 0              ; 16           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component       ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst|encoder_inst                                                            ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                                         ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst|alt_mem_ddrx_ecc_encoder_32_altecc_encoder_component                   ; 34    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst|encoder_inst                                                                        ; 34    ; 24             ; 0            ; 24             ; 39     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                                     ; 44    ; 1              ; 16           ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                                            ; 349   ; 0              ; 1            ; 0              ; 255    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                            ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                        ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                  ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                              ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                           ; 49    ; 0              ; 0            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                   ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                          ; 44    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                                            ; 43    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                             ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                      ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                         ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                   ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                               ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                            ; 59    ; 0              ; 0            ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                    ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                                           ; 50    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                                             ; 49    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                                             ; 229   ; 4              ; 14           ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                                          ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                                   ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                                ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                            ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                                         ; 108   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                                 ; 105   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                                        ; 105   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                                          ; 104   ; 0              ; 0            ; 0              ; 102    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated                    ; 16    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                        ; 18    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated                  ; 30    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                      ; 32    ; 0              ; 2            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                                  ; 124   ; 1              ; 58           ; 1              ; 26     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                                  ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                               ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                                     ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                                             ; 279   ; 0              ; 6            ; 0              ; 250    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                                          ; 100   ; 8              ; 7            ; 8              ; 168    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                                 ; 30    ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 68    ; 2              ; 0            ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                                  ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                                  ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                                 ; 30    ; 2              ; 3            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                   ; 68    ; 6              ; 0            ; 6              ; 23     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                                          ; 154   ; 24             ; 23           ; 24             ; 48     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                                              ; 121   ; 1              ; 5            ; 1              ; 130    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                                ; 274   ; 9              ; 12           ; 9              ; 143    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                                    ; 186   ; 72             ; 46           ; 72             ; 329    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                                ; 324   ; 1              ; 11           ; 1              ; 112    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                               ; 228   ; 0              ; 6            ; 0              ; 223    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                                             ; 462   ; 261            ; 1            ; 261            ; 315    ; 261             ; 261           ; 261             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                                             ; 267   ; 35             ; 55           ; 35             ; 272    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0|ng0                                                                                                                                                                                                              ; 266   ; 57             ; 0            ; 57             ; 216    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|c0                                                                                                                                                                                                                  ; 187   ; 0              ; 0            ; 0              ; 204    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|rst_controller                                                                                                                                                                                              ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|p2b_adapter                                                                                                                                                                                                 ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|b2p_adapter                                                                                                                                                                                                 ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|transacto|p2m                                                                                                                                                                                               ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|transacto                                                                                                                                                                                                   ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|p2b                                                                                                                                                                                                         ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|b2p                                                                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|fifo                                                                                                                                                                                                        ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|timing_adt                                                                                                                                                                                                  ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                      ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                      ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                       ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                    ; 20    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                       ; 4     ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                                            ; 38    ; 27             ; 0            ; 27             ; 11     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|dmaster                                                                                                                                                                                                             ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|irq_mapper                                                                                                                                                                                                       ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                              ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux_002                                                                                                                                                                                    ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                                                          ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                                                                ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux_001                                                                                                                                                                                    ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                              ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                    ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_mux                                                                                                                                                                                        ; 705   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_demux_005                                                                                                                                                                                  ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                  ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                  ; 122   ; 9              ; 2            ; 9              ; 352    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                  ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                  ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|rsp_demux                                                                                                                                                                                      ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_005                                                                                                                                                                                    ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                    ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                                                          ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                    ; 354   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                    ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                    ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_mux                                                                                                                                                                                        ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_demux_002                                                                                                                                                                                  ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_demux_001                                                                                                                                                                                  ; 126   ; 4              ; 6            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cmd_demux                                                                                                                                                                                      ; 125   ; 36             ; 2            ; 36             ; 703    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|seq_bridge_m0_limiter                                                                                                                                                                          ; 238   ; 0              ; 0            ; 0              ; 241    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_008|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_008                                                                                                                                                                                     ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_007|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_007                                                                                                                                                                                     ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_006|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_006                                                                                                                                                                                     ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_005                                                                                                                                                                                     ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_004                                                                                                                                                                                     ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                  ; 0     ; 6              ; 0            ; 6              ; 6      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_003                                                                                                                                                                                     ; 114   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_002                                                                                                                                                                                     ; 114   ; 9              ; 5            ; 9              ; 118    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router_001                                                                                                                                                                                     ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router|the_default_decode                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|router                                                                                                                                                                                         ; 114   ; 0              ; 5            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent_rsp_fifo                                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent|uncompressor                                                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_agent                                                                                                                                                              ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent|uncompressor                                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_agent                                                                                                                                                               ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent_rsp_fifo                                                                                                                                                                ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent|uncompressor                                                                                                                                                            ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_mem_s1_agent                                                                                                                                                                         ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                       ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent|uncompressor                                                                                                                                                   ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_agent                                                                                                                                                                ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                     ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent|uncompressor                                                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_agent                                                                                                                                                              ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent_rsp_fifo                                                                                                                                                      ; 154   ; 39             ; 0            ; 39             ; 113    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent|uncompressor                                                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_agent                                                                                                                                                               ; 307   ; 39             ; 43           ; 39             ; 336    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_agent                                                                                                                                                              ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|seq_bridge_m0_agent                                                                                                                                                                            ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cpu_inst_data_master_agent                                                                                                                                                                     ; 195   ; 37             ; 86           ; 37             ; 146    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_reg_file_inst_avl_translator                                                                                                                                                         ; 115   ; 5              ; 28           ; 5              ; 76     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                          ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_mem_s1_translator                                                                                                                                                                    ; 115   ; 6              ; 19           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                           ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                         ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                          ; 115   ; 5              ; 19           ; 5              ; 81     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cpu_inst_instruction_master_translator                                                                                                                                                         ; 101   ; 66             ; 0            ; 66             ; 108    ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|seq_bridge_m0_translator                                                                                                                                                                       ; 116   ; 10             ; 2            ; 10             ; 109    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0|cpu_inst_data_master_translator                                                                                                                                                                ; 104   ; 25             ; 0            ; 25             ; 108    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|mm_interconnect_0                                                                                                                                                                                                ; 347   ; 0              ; 0            ; 0              ; 381    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|seq_bridge                                                                                                                                                                                                       ; 110   ; 2              ; 0            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                                      ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_mem                                                                                                                                                                                                    ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                                         ; 24    ; 0              ; 7            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                                   ; 25    ; 0              ; 0            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                                            ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                                ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                                    ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                               ; 47    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                               ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                                   ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                                       ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                                              ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                                           ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                                  ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                                      ; 46    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                                         ; 82    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                                    ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                               ; 119   ; 1              ; 8            ; 1              ; 185    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                                ; 119   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rw_mgr_inst                                                                                                                                                                                            ; 117   ; 2              ; 1            ; 2              ; 165    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_data_mgr_inst                                                                                                                                                                                          ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_phy_mgr_inst                                                                                                                                                                                           ; 123   ; 0              ; 80           ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                                      ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_reg_file_inst                                                                                                                                                                                          ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                                          ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                                              ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                                      ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                                             ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                               ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_scc_mgr_inst                                                                                                                                                                                           ; 55    ; 24             ; 28           ; 24             ; 57     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                                            ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|cpu_inst                                                                                                                                                                                                         ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0|sequencer_rst                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|s0                                                                                                                                                                                                                  ; 222   ; 1              ; 0            ; 1              ; 257    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|m0                                                                                                                                                                                                                  ; 346   ; 0              ; 0            ; 0              ; 278    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                        ; 131   ; 1              ; 6            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                        ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                        ; 131   ; 1              ; 6            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                        ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                      ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].acv_ck_ldc                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|auto_generated                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                                         ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                                      ; 30    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                  ; 64    ; 0              ; 3            ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uio_pads                                                                                                                                                                                                 ; 247   ; 2              ; 31           ; 2              ; 96     ; 2               ; 2             ; 2               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector                                                                                                                                        ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uread_datapath                                                                                                                                                                                           ; 95    ; 2              ; 22           ; 2              ; 136    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                                           ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                                         ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                                  ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                                             ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                                           ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                                         ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                                  ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                                           ; 12    ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                                 ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                                        ; 68    ; 3              ; 0            ; 3              ; 64     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                                       ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                                  ; 8     ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uwrite_datapath                                                                                                                                                                                          ; 90    ; 0              ; 5            ; 0              ; 84     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                                  ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                               ; 32    ; 0              ; 1            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                                       ; 50    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy|ureset                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0|umemphy                                                                                                                                                                                                          ; 277   ; 0              ; 5            ; 0              ; 176    ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|p0                                                                                                                                                                                                                  ; 277   ; 12             ; 1            ; 12             ; 193    ; 12              ; 12            ; 12              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst|pll0                                                                                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1|mt41j128m16_inst                                                                                                                                                                                                                     ; 108   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; U4|U1                                                                                                                                                                                                                                      ; 153   ; 8              ; 0            ; 8              ; 162    ; 8               ; 8             ; 8               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; U4                                                                                                                                                                                                                                         ; 170   ; 0              ; 25           ; 0              ; 162    ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; U3|U4                                                                                                                                                                                                                                      ; 15    ; 0              ; 1            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U3                                                                                                                                                                                                                                      ; 74    ; 0              ; 16           ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U2|timer_Ch3                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U2|timer_Ch2                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U2|timer_Ch1                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U2|timer_Ch0                                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U2                                                                                                                                                                                                                                      ; 70    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U5|peak_alarm                                                                                                                                                                                                                        ; 36    ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U5|peak_detect_ads                                                                                                                                                                                                                   ; 19    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U5                                                                                                                                                                                                                                   ; 19    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U4|pza_ads2                                                                                                                                                                                                                          ; 134   ; 122            ; 7            ; 122            ; 4      ; 122             ; 122           ; 122             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U4|pza_ads1                                                                                                                                                                                                                          ; 134   ; 2              ; 67           ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U4|pass_zero_max_ads2                                                                                                                                                                                                                ; 70    ; 120            ; 1            ; 120            ; 132    ; 120             ; 120           ; 120             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U4|pass_zero_max_ads1                                                                                                                                                                                                                ; 70    ; 0              ; 1            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U4                                                                                                                                                                                                                                   ; 138   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U3|search_alarm                                                                                                                                                                                                                      ; 134   ; 62             ; 37           ; 62             ; 4      ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U3|pass_baseline_pole                                                                                                                                                                                                                ; 134   ; 60             ; 1            ; 60             ; 136    ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U3                                                                                                                                                                                                                                   ; 134   ; 64             ; 0            ; 64             ; 0      ; 64              ; 64            ; 64              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U2|U2                                                                                                                                                                                                                                ; 139   ; 0              ; 5            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U2|U1                                                                                                                                                                                                                                ; 75    ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1|U2                                                                                                                                                                                                                                   ; 75    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3|U1                                                                                                                                                                                                                                      ; 144   ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U3                                                                                                                                                                                                                                         ; 151   ; 0              ; 7            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                                                                 ; 58    ; 0              ; 33           ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_im0_cma_delay                                                                                    ; 34    ; 1              ; 2            ; 1              ; 31     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_mtree_mult1_0_im3_cma_delay                                                                                    ; 30    ; 1              ; 2            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                                                                     ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                                                                 ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                                                                   ; 35    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                                                               ; 35    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_15                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated|altsyncram1                                                                           ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated                                                                                       ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated|altsyncram1                                                   ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated                                                               ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_18                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_17                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_13                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|\real_passthrough:hpfircore_core                                                                                                                          ; 24    ; 16             ; 0            ; 16             ; 64     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|intf_ctrl                                                                                                                                                 ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|source                                                                                                                                                    ; 31    ; 2              ; 3            ; 2              ; 31     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst|sink                                                                                                                                                      ; 21    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst|fir_2_10hz_nco_0002_ast_inst                                                                                                                                                           ; 21    ; 7              ; 0            ; 7              ; 31     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco|fir_2_10hz_nco_inst                                                                                                                                                                                        ; 18    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco|fir_2_10hz_nco                                                                                                                                                                                                            ; 18    ; 3              ; 0            ; 3              ; 27     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_nco                                                                                                                                                                                                                           ; 52    ; 0              ; 37           ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch3|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch3|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch3|LPM_DIVIDE_component|auto_generated                                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch3                                                                                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch2|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch2|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch2|LPM_DIVIDE_component|auto_generated                                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch2                                                                                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch1|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch1|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch1|LPM_DIVIDE_component|auto_generated                                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch1                                                                                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0|LPM_DIVIDE_component|auto_generated                                                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0                                                                                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0_calibration|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0_calibration|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0_calibration|LPM_DIVIDE_component|auto_generated                                                                                                                                                           ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_divide_ch0_calibration                                                                                                                                                                                               ; 32    ; 30             ; 0            ; 30             ; 32     ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_detect_filterout                                                                                                                                                                                                     ; 70    ; 16             ; 1            ; 16             ; 136    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|peak_detect_filterin                                                                                                                                                                                                      ; 70    ; 12             ; 1            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                                                                         ; 51    ; 0              ; 2            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cma0_delay                                                                                                             ; 51    ; 1              ; 2            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                                                                           ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                                                                       ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_15                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated|altsyncram1                                                                                   ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated                                                                                               ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated|altsyncram1                                                           ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated                                                                       ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                                                                             ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                                                                         ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_13                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core                                                                                                                                  ; 24    ; 16             ; 0            ; 16             ; 57     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|intf_ctrl                                                                                                                                                         ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|source                                                                                                                                                            ; 55    ; 2              ; 3            ; 2              ; 55     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|sink                                                                                                                                                              ; 21    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst                                                                                                                                                                   ; 21    ; 7              ; 0            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3|fir_2_10hz_inst                                                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch3                                                                                                                                                                                                            ; 18    ; 3              ; 0            ; 3              ; 51     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                                                                         ; 51    ; 0              ; 2            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cma0_delay                                                                                                             ; 51    ; 1              ; 2            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                                                                           ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                                                                       ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_15                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated|altsyncram1                                                                                   ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated                                                                                               ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated|altsyncram1                                                           ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated                                                                       ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                                                                             ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                                                                         ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_13                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core                                                                                                                                  ; 24    ; 16             ; 0            ; 16             ; 57     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|intf_ctrl                                                                                                                                                         ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|source                                                                                                                                                            ; 55    ; 2              ; 3            ; 2              ; 55     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|sink                                                                                                                                                              ; 21    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst                                                                                                                                                                   ; 21    ; 7              ; 0            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2|fir_2_10hz_inst                                                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch2                                                                                                                                                                                                            ; 18    ; 3              ; 0            ; 3              ; 51     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                                                                         ; 51    ; 0              ; 2            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cma0_delay                                                                                                             ; 51    ; 1              ; 2            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                                                                           ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                                                                       ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_15                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated|altsyncram1                                                                                   ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated                                                                                               ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated|altsyncram1                                                           ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated                                                                       ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                                                                             ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                                                                         ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_13                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core                                                                                                                                  ; 24    ; 16             ; 0            ; 16             ; 57     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|intf_ctrl                                                                                                                                                         ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|source                                                                                                                                                            ; 55    ; 2              ; 3            ; 2              ; 55     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|sink                                                                                                                                                              ; 21    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst                                                                                                                                                                   ; 21    ; 7              ; 0            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1|fir_2_10hz_inst                                                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch1                                                                                                                                                                                                            ; 18    ; 3              ; 0            ; 3              ; 51     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                                                                         ; 51    ; 0              ; 2            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cma0_delay                                                                                                             ; 51    ; 1              ; 2            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                                                                           ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                                                                       ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_15                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated|altsyncram1                                                                                   ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated                                                                                               ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated|altsyncram1                                                           ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated                                                                       ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                                                                             ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                                                                         ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_13                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core                                                                                                                                  ; 24    ; 16             ; 0            ; 16             ; 57     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|intf_ctrl                                                                                                                                                         ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|source                                                                                                                                                            ; 55    ; 2              ; 3            ; 2              ; 55     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|sink                                                                                                                                                              ; 21    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst                                                                                                                                                                   ; 21    ; 7              ; 0            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0|fir_2_10hz_inst                                                                                                                                                                                            ; 18    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|fir_2_10hz_ch0                                                                                                                                                                                                            ; 18    ; 2              ; 0            ; 2              ; 51     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch3|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch3|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch3|LPM_DIVIDE_component|auto_generated                                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch3                                                                                                                                                                                                     ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch2|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch2|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch2|LPM_DIVIDE_component|auto_generated                                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch2                                                                                                                                                                                                     ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch1|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch1|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch1|LPM_DIVIDE_component|auto_generated                                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch1                                                                                                                                                                                                     ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch0|LPM_DIVIDE_component|auto_generated|divider|divider                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch0|LPM_DIVIDE_component|auto_generated|divider                                                                                                                                                         ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch0|LPM_DIVIDE_component|auto_generated                                                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_divide_ch0                                                                                                                                                                                                     ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch3|lpm_mult_component|auto_generated                                                                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch3                                                                                                                                                                                                       ; 32    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch2|lpm_mult_component|auto_generated                                                                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch2                                                                                                                                                                                                       ; 32    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch1|lpm_mult_component|auto_generated                                                                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch1                                                                                                                                                                                                       ; 32    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch0|lpm_mult_component|auto_generated                                                                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_out_mult_ch0                                                                                                                                                                                                       ; 32    ; 5              ; 0            ; 5              ; 32     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|average_base6                                                                                                                                                                                        ; 36    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|peak_detect_template                                                                                                                                                                                 ; 36    ; 7              ; 1            ; 7              ; 68     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:gen_outp_blk:0:outp_blk                                                                                            ; 51    ; 0              ; 2            ; 0              ; 49     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cma0_delay                                                                                ; 51    ; 1              ; 2            ; 1              ; 48     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_15                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_16                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_compute_q_14                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated|altsyncram1                                              ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_memr0_dmem|auto_generated                                                          ; 37    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_in0_m0_wi0_wo0_assign_id1_q_15                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated|altsyncram1                                                      ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_xIn_0_15_mem_dmem|auto_generated                                                                  ; 22    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_14                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated|altsyncram1                              ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_wi0_r0_ra0_count1_lut_lutmem_dmem|auto_generated                                          ; 13    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated|altsyncram1                                                ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_cm0_lutmem_dmem|auto_generated                                                            ; 13    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_compute                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|d_u0_m0_wo0_memread_q_13                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core|u0_m0_wo0_memread                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|\real_passthrough:hpfircore_core                                                                                                     ; 24    ; 16             ; 0            ; 16             ; 57     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|intf_ctrl                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|source                                                                                                                               ; 55    ; 2              ; 3            ; 2              ; 55     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst|sink                                                                                                                                 ; 21    ; 0              ; 3            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst|fir_2_10hz_0002_ast_inst                                                                                                                                      ; 21    ; 7              ; 0            ; 7              ; 55     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration|fir_2_10hz_inst                                                                                                                                                               ; 18    ; 0              ; 0            ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor|fir_2_10hz_calibration                                                                                                                                                                               ; 18    ; 2              ; 0            ; 2              ; 51     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads|filter_scale_divisor                                                                                                                                                                                                      ; 19    ; 0              ; 4            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1|filter_ads                                                                                                                                                                                                                           ; 88    ; 16             ; 17           ; 16             ; 140    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2|U1                                                                                                                                                                                                                                      ; 88    ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U2                                                                                                                                                                                                                                         ; 88    ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs3|in_system_sources_probes_0                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs3                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs2|in_system_sources_probes_0                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs2                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs1|in_system_sources_probes_0                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs1                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs0|in_system_sources_probes_0                                                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|issp_dat_abs0                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|U2                                                                                                                                                                                                                                   ; 70    ; 32             ; 0            ; 32             ; 68     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|U1                                                                                                                                                                                                                                   ; 70    ; 32             ; 0            ; 32             ; 68     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_move_15Hz                                                                                                                                                                                                                     ; 13    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux710isdr                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|blk1                                                                                                                                                                                                            ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|blk0                                                                                                                                                                                                            ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux0136                                                                                                                                                                                                          ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|m0                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|m1                                                                                                                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux0123                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux0122                                                                                                                                                                                                          ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux0220                                                                                                                                                                                                          ; 18    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux008                                                                                                                                                                                                           ; 19    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux0219                                                                                                                                                                                                          ; 32    ; 0              ; 11           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux002                                                                                                                                                                                                           ; 28    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux001                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0|ux000                                                                                                                                                                                                           ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz|nco_ii_0                                                                                                                                                                                                                 ; 35    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_15Hz                                                                                                                                                                                                                          ; 35    ; 33             ; 0            ; 33             ; 13     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_move_8Hz                                                                                                                                                                                                                      ; 13    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux710isdr                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|blk1                                                                                                                                                                                                             ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|blk0                                                                                                                                                                                                             ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux0136                                                                                                                                                                                                           ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|m0                                                                                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|m1                                                                                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux0123                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux0122                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux0220                                                                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux008                                                                                                                                                                                                            ; 19    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux0219                                                                                                                                                                                                           ; 32    ; 0              ; 11           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux002                                                                                                                                                                                                            ; 28    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux001                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0|ux000                                                                                                                                                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz|nco_ii_0                                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_8Hz                                                                                                                                                                                                                           ; 35    ; 33             ; 0            ; 33             ; 13     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_move_4Hz                                                                                                                                                                                                                      ; 13    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux710isdr                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|blk1                                                                                                                                                                                                             ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|blk0                                                                                                                                                                                                             ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux0136                                                                                                                                                                                                           ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|m0                                                                                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|m1                                                                                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux0123                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux0122                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux0220                                                                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux008                                                                                                                                                                                                            ; 19    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux0219                                                                                                                                                                                                           ; 32    ; 0              ; 11           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux002                                                                                                                                                                                                            ; 28    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux001                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0|ux000                                                                                                                                                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz|nco_ii_0                                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_4Hz                                                                                                                                                                                                                           ; 35    ; 33             ; 0            ; 33             ; 13     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_move_1Hz                                                                                                                                                                                                                      ; 13    ; 0              ; 1            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux710isdr                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|blk1                                                                                                                                                                                                             ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|blk0                                                                                                                                                                                                             ; 27    ; 0              ; 11           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux0136                                                                                                                                                                                                           ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|m0                                                                                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|m1                                                                                                                                                                                                               ; 50    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux0123                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux0122                                                                                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux0220                                                                                                                                                                                                           ; 18    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux008                                                                                                                                                                                                            ; 19    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux0219                                                                                                                                                                                                           ; 32    ; 0              ; 11           ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux002                                                                                                                                                                                                            ; 28    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux001                                                                                                                                                                                                            ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0|ux000                                                                                                                                                                                                            ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz|nco_ii_0                                                                                                                                                                                                                  ; 35    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2|signal_1Hz                                                                                                                                                                                                                           ; 35    ; 33             ; 0            ; 33             ; 13     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U2                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U1|ads_dat_decimate                                                                                                                                                                                                                     ; 70    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U1|ads_dat_acquire2                                                                                                                                                                                                                     ; 34    ; 56             ; 0            ; 56             ; 92     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U1|ads_dat_acquire1                                                                                                                                                                                                                     ; 34    ; 56             ; 0            ; 56             ; 92     ; 56              ; 56            ; 56              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U1|ad2                                                                                                                                                                                                                                  ; 3     ; 0              ; 1            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U1|ad1                                                                                                                                                                                                                                  ; 3     ; 0              ; 1            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|U1                                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 74     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1                                                                                                                                                                                                                                         ; 6     ; 4              ; 0            ; 4              ; 91     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|ds3231_i2c|i2c_read                                                                                                                                                                                                                     ; 28    ; 16             ; 0            ; 16             ; 12     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|ds3231_i2c|i2c_write                                                                                                                                                                                                                    ; 28    ; 8              ; 0            ; 8              ; 4      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|ds3231_i2c|ds3231_control                                                                                                                                                                                                               ; 62    ; 0              ; 0            ; 0              ; 91     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|ds3231_i2c                                                                                                                                                                                                                              ; 52    ; 47             ; 0            ; 47             ; 66     ; 47              ; 47            ; 47              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; U0|sys_rst                                                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|led                                                                                                                                                                                                                                     ; 2     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_2500                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_500K                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_250K                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_25K                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_5K                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_1K                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_500                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|Gen_250                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|pll_H|pll_h_inst                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|pll_H                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|pll_L|pll_l_inst                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf|pll_L                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|clock_lf                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0                                                                                                                                                                                                                                         ; 52    ; 1              ; 49           ; 1              ; 86     ; 1               ; 1             ; 1               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
