INFO: [VRFC 10-163] Analyzing VHDL file "D:/Documentos/Estudio/Maestria/2-Periodo/Diseno/Tarea/Ejercicio_5.5.7/SenalesDeAsignacion/SenalesDeAsignacion.srcs/sources_1/new/SenalAsignacionConcurrente.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'SenalAsignacionConcurrente'
