module registerSetup
  (
    input clk,
    input en,  // enable
    input rst,  // reset
    input addr[1], 
    input data[8], //8 bit data to be written in
    output out[8] //8 bit data output
    
  ) {
  dff regs[1][8](.clk(clk),.rst(rst));
  always {
    if(en==1){
      regs.d[addr]=data;
    }
    out=regs.q[addr];
  }
}