pmc : TCC_EA1_RDREQ_32B_sum
pmc : TCC_EA1_RDREQ_sum
pmc : TCC_EA1_WRREQ_sum
pmc : TCC_EA1_WRREQ_64B_sum
pmc : TCC_WRREQ1_STALL_max
pmc : RDATA1_SIZE
pmc : WDATA1_SIZE
pmc : FETCH_SIZE
pmc : WRITE_SIZE
pmc : WRITE_REQ_32B
pmc : TA_BUSY_avr
pmc : TA_BUSY_max
pmc : TA_BUSY_min
pmc : TA_FLAT_READ_WAVEFRONTS_sum
pmc : TA_FLAT_WRITE_WAVEFRONTS_sum
pmc : TCC_HIT_sum
pmc : TCC_MISS_sum
pmc : TCC_EA_RDREQ_32B_sum
pmc : TCC_EA_RDREQ_sum
pmc : TCC_EA_WRREQ_sum
pmc : TCC_EA_WRREQ_64B_sum
pmc : TCC_WRREQ_STALL_max
pmc : GPUBusy
pmc : Wavefronts
pmc : VALUInsts
pmc : SALUInsts
pmc : VFetchInsts
pmc : SFetchInsts
pmc : VWriteInsts
pmc : FlatVMemInsts
pmc : LDSInsts
pmc : FlatLDSInsts
pmc : GDSInsts
pmc : VALUUtilization
pmc : VALUBusy
pmc : SALUBusy
pmc : FetchSize
pmc : WriteSize
pmc : MemWrites32B
pmc : L2CacheHit
pmc : MemUnitBusy
pmc : MemUnitStalled
pmc : WriteUnitStalled
pmc : ALUStalledByLDS
pmc : LDSBankConflict
pmc : TCC_EA1_RDREQ_32B_sum
pmc : TCC_EA1_RDREQ_sum
pmc : TCC_EA1_WRREQ_sum
pmc : TCC_EA1_WRREQ_64B_sum
pmc : TCC_WRREQ1_STALL_max
pmc : RDATA1_SIZE
pmc : WDATA1_SIZE
pmc : FETCH_SIZE
pmc : WRITE_SIZE
pmc : WRITE_REQ_32B
pmc : TA_BUSY_avr
pmc : TA_BUSY_max
pmc : TA_BUSY_min
pmc : TA_FLAT_READ_WAVEFRONTS_sum
pmc : TA_FLAT_WRITE_WAVEFRONTS_sum
pmc : TCC_HIT_sum
pmc : TCC_MISS_sum
pmc : TCC_EA_RDREQ_32B_sum
pmc : TCC_EA_RDREQ_sum
pmc : TCC_EA_WRREQ_sum
pmc : TCC_EA_WRREQ_64B_sum
pmc : TCC_WRREQ_STALL_max
pmc : GPUBusy
pmc : Wavefronts
pmc : VALUInsts
pmc : SALUInsts
pmc : VFetchInsts
pmc : SFetchInsts
pmc : VWriteInsts
pmc : FlatVMemInsts
pmc : LDSInsts
pmc : FlatLDSInsts
pmc : GDSInsts
pmc : VALUUtilization
pmc : VALUBusy
pmc : SALUBusy
pmc : FetchSize
pmc : WriteSize
pmc : MemWrites32B
pmc : L2CacheHit
pmc : MemUnitBusy
pmc : MemUnitStalled
pmc : WriteUnitStalled
pmc : ALUStalledByLDS
pmc : LDSBankConflict
pmc : TCC_EA1_WRREQ[0]
pmc : TCC_EA1_WRREQ_64B[0]
pmc : TCC_EA1_WRREQ_STALL[0]
pmc : TCC_EA1_RDREQ[0]
pmc : TCC_EA1_RDREQ_32B[0]
pmc : GRBM_COUNT
pmc : GRBM_GUI_ACTIVE
pmc : SQ_WAVES
pmc : SQ_INSTS_VALU
pmc : SQ_INSTS_VMEM_WR
pmc : SQ_INSTS_VMEM_RD
pmc : SQ_INSTS_SALU
pmc : SQ_INSTS_SMEM
pmc : SQ_INSTS_FLAT
pmc : SQ_INSTS_FLAT_LDS_ONLY
pmc : SQ_INSTS_LDS
pmc : SQ_INSTS_GDS
pmc : SQ_WAIT_INST_LDS
pmc : SQ_ACTIVE_INST_VALU
pmc : SQ_INST_CYCLES_SALU
pmc : SQ_THREAD_CYCLES_VALU
pmc : SQ_LDS_BANK_CONFLICT
pmc : TA_TA_BUSY[0]
pmc : TA_FLAT_READ_WAVEFRONTS[0]
pmc : TA_FLAT_WRITE_WAVEFRONTS[0]
pmc : TCC_HIT[0]
pmc : TCC_MISS[0]
pmc : TCC_EA_WRREQ[0]
pmc : TCC_EA_WRREQ_64B[0]
pmc : TCC_EA_WRREQ_STALL[0]
pmc : TCC_EA_RDREQ[0]
pmc : TCC_EA_RDREQ_32B[0]
pmc : TCP_TCP_TA_DATA_STALL_CYCLES[0]
pmc : TCC_EA1_WRREQ[0]
pmc : TCC_EA1_WRREQ_64B[0]
pmc : TCC_EA1_WRREQ_STALL[0]
pmc : TCC_EA1_RDREQ[0]
pmc : TCC_EA1_RDREQ_32B[0]
pmc : GRBM_COUNT
pmc : GRBM_GUI_ACTIVE
pmc : SQ_WAVES
pmc : SQ_INSTS_VALU
pmc : SQ_INSTS_VMEM_WR
pmc : SQ_INSTS_VMEM_RD
pmc : SQ_INSTS_SALU
pmc : SQ_INSTS_SMEM
pmc : SQ_INSTS_FLAT
pmc : SQ_INSTS_FLAT_LDS_ONLY
pmc : SQ_INSTS_LDS
pmc : SQ_INSTS_GDS
pmc : SQ_WAIT_INST_LDS
pmc : SQ_ACTIVE_INST_VALU
pmc : SQ_INST_CYCLES_SALU
pmc : SQ_THREAD_CYCLES_VALU
pmc : SQ_LDS_BANK_CONFLICT
pmc : TA_TA_BUSY[0]
pmc : TA_FLAT_READ_WAVEFRONTS[0]
pmc : TA_FLAT_WRITE_WAVEFRONTS[0]
pmc : TCC_HIT[0]
pmc : TCC_MISS[0]
pmc : TCC_EA_WRREQ[0]
pmc : TCC_EA_WRREQ_64B[0]
pmc : TCC_EA_WRREQ_STALL[0]
pmc : TCC_EA_RDREQ[0]
pmc : TCC_EA_RDREQ_32B[0]
pmc : TCP_TCP_TA_DATA_STALL_CYCLES[0]
