说明：
	FPGA: XILINX Nexys 4 DDR
	虚拟魔方
	C++解魔方程序
	演示:	https://www.bilibili.com/video/BV1SS4y1D7X3?spm_id_from=333.999.0.0


fpga过程：
	12-8	~ 12-10		魔方平面展开、转动实现
	12-15			计时器，立体图
	  修改了时钟 ip 核入口为 global
	12-18	~ 12-19		添加蓝牙操作功能，灯光显示状态


参考
led:		https://blog.csdn.net/qq_45753394/article/details/119517414
时钟ip核出问题	https://blog.csdn.net/qq_39507748/article/details/115909998

