<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:35:11.3511</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2014.09.09</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7002272</applicationNumber><claimCount>12</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 발광 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND LIGHT-EMITTING DEVICE</inventionTitleEng><openDate>2025.02.10</openDate><openNumber>10-2025-0019744</openNumber><originalApplicationDate>2014.09.09</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-7032350</originalApplicationNumber><originalExaminationRequestDate>2025.01.21</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.21</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 88/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 87/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237032350</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 반도체 장치는 제 1 트랜지스터를 포함하는 제 1 층, 제 1 층 위의 제 1 절연막을 포함하는 제 2 층, 제 2 층 위의 제 2 절연막을 포함하는 제 3 층, 및 제 3 층 위의 제 2 트랜지스터를 포함하는 제 4 층을 포함한다. 제 1 도전막은 제 1 절연막에 제공된 개구를 통하여 제 1 트랜지스터와 제 2 트랜지스터를 서로 전기적으로 접속한다. 제 2 도전막은 제 2 절연막에 제공된 개구를 통하여 제 1 트랜지스터, 제 2 트랜지스터, 및 제 1 도전막을 서로 전기적으로 접속한다. 제 1 트랜지스터의 채널 형성 영역은 단결정 반도체를 포함한다. 제 2 트랜지스터의 채널 형성 영역은 산화물 반도체를 포함한다. 제 2 도전막의 저면의 폭은 5nm 이하다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2015.12.03</internationOpenDate><internationOpenNumber>WO2015182000</internationOpenNumber><internationalApplicationDate>2014.09.09</internationalApplicationDate><internationalApplicationNumber>PCT/JP2014/074337</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고,상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 반도체 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 한쪽 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제2 도전층과,  상기 제2 도전층의 상방에 위치하는 영역을 포함하고, 또한 질화 실리콘을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체막과, 상기 산화물 반도체막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제3 절연막과, 상기 제3 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제3 도전층과, 상기 제3 도전층의 상방에 위치하는 영역을 포함하는 제4 절연막과, 상기 제4 절연막의 상방에 위치하는 영역을 포함하는 제5 절연막과, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제4 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 절연막은, 상기 제2 도전층의 상면에 접하는 영역을 포함하고, 상기 산화물 반도체막은, 상기 제2 절연막의 상면에 접하는 영역을 포함하고, 상기 제3 절연막은, 상기 산화물 반도체막의 상면에 접하는 영역을 포함하고, 상기 제4 절연막은, 상기 제3 도전층의 상면에 접하는 영역을 포함하고, 상기 제4 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제1 도전층 및 상기 제2 도전층의 각각은, 상기 제1 트랜지스터의 채널 형성 영역과 중첩되는 영역을 포함하는 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 반도체 장치로서,상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 한쪽 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제2 도전층과, 상기 제2 도전층의 상방에 위치하는 영역을 포함하고, 또한 질화 실리콘을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체막과, 상기 산화물 반도체막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제3 절연막과, 상기 제3 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제3 도전층과, 상기 제3 도전층의 상방에 위치하는 영역을 포함하는 제4 절연막과, 상기 제4 절연막의 상방에 위치하는 영역을 포함하는 제5 절연막과, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제4 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 절연막은, 상기 제2 도전층의 상면에 접하는 영역을 포함하고, 상기 산화물 반도체막은, 상기 제2 절연막의 상면에 접하는 영역을 포함하고, 상기 제3 절연막은, 상기 산화물 반도체막의 상면에 접하는 영역을 포함하고, 상기 제4 절연막은, 상기 제3 도전층의 상면에 접하는 영역을 포함하고, 상기 제4 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제1 도전층 및 상기 제2 도전층의 각각은, 상기 제1 트랜지스터의 채널 형성 영역과 중첩되는 영역을 포함하고, 상기 제2 트랜지스터는, 상기 제2 트랜지스터의 채널 형성 영역이 상기 제1 트랜지스터의 채널 형성 영역과 중첩되지 않도록 배치되어 있는, 반도체 장치. </claim></claimInfo><claimInfo><claim>3. 제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 반도체 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 한쪽 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제2 도전층과, 상기 제2 도전층의 상방에 위치하는 영역을 포함하고, 또한 질화 실리콘을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체막과, 상기 산화물 반도체막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제3 절연막과, 상기 제3 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제3 도전층과, 상기 제3 도전층의 상방에 위치하는 영역을 포함하는 제4 절연막과, 상기 제4 절연막의 상방에 위치하는 영역을 포함하는 제5 절연막과, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제4 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 절연막은, 상기 제2 도전층의 상면에 접하는 영역을 포함하고, 상기 산화물 반도체막은, 상기 제2 절연막의 상면에 접하는 영역을 포함하고, 상기 제3 절연막은, 상기 산화물 반도체막의 상면에 접하는 영역을 포함하고, 상기 제4 절연막은, 상기 제3 도전층의 상면에 접하는 영역을 포함하고, 상기 제4 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제1 도전층 및 상기 제2 도전층의 각각은, 상기 제1 트랜지스터의 채널 형성 영역과 중첩되는 영역을 포함하고, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제5 도전층을 포함하고, 상기 제5 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 반도체막과 전기적으로 접속되는, 반도체 장치. </claim></claimInfo><claimInfo><claim>4. 구동용 트랜지스터로서의 기능을 갖는 제1 트랜지스터와, 스위칭용 트랜지스터로서의 기능을 갖는 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 한쪽 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제2 도전층과, 상기 제2 도전층의 상방에 위치하는 영역을 포함하고, 또한 질화 실리콘을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체막과, 상기 산화물 반도체막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제3 절연막과, 상기 제3 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제3 도전층과, 상기 제3 도전층의 상방에 위치하는 영역을 포함하는 제4 절연막과, 상기 제4 절연막의 상방에 위치하는 영역을 포함하는 제5 절연막과, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제4 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 절연막은, 상기 제2 도전층의 상면에 접하는 영역을 포함하고, 상기 산화물 반도체막은, 상기 제2 절연막의 상면에 접하는 영역을 포함하고, 상기 제3 절연막은, 상기 산화물 반도체막의 상면에 접하는 영역을 포함하고, 상기 제4 절연막은, 상기 제3 도전층의 상면에 접하는 영역을 포함하고, 상기 제4 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제1 도전층 및 상기 제2 도전층의 각각은, 상기 제1 트랜지스터의 채널 형성 영역과 중첩되는 영역을 포함하는 발광 장치. </claim></claimInfo><claimInfo><claim>5. 구동용 트랜지스터로서의 기능을 갖는 제1 트랜지스터와, 스위칭용 트랜지스터로서의 기능을 갖는 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 한쪽 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제2 도전층과, 상기 제2 도전층의 상방에 위치하는 영역을 포함하고, 또한 질화 실리콘을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체막과, 상기 산화물 반도체막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제3 절연막과, 상기 제3 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제3 도전층과, 상기 제3 도전층의 상방에 위치하는 영역을 포함하는 제4 절연막과, 상기 제4 절연막의 상방에 위치하는 영역을 포함하는 제5 절연막과, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제4 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 절연막은, 상기 제2 도전층의 상면에 접하는 영역을 포함하고, 상기 산화물 반도체막은, 상기 제2 절연막의 상면에 접하는 영역을 포함하고, 상기 제3 절연막은, 상기 산화물 반도체막의 상면에 접하는 영역을 포함하고, 상기 제4 절연막은, 상기 제3 도전층의 상면에 접하는 영역을 포함하고, 상기 제4 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제1 도전층 및 상기 제2 도전층의 각각은, 상기 제1 트랜지스터의 채널 형성 영역과 중첩되는 영역을 포함하고, 상기 제2 트랜지스터는, 상기 제2 트랜지스터의 채널 형성 영역이 상기 제1 트랜지스터의 채널 형성 영역과 중첩되지 않도록 배치되어 있는, 발광 장치. </claim></claimInfo><claimInfo><claim>6. 구동용 트랜지스터로서의 기능을 갖는 제1 트랜지스터와, 스위칭용 트랜지스터로서의 기능을 갖는 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 한쪽 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하고, 또한 상기 용량 소자의 다른 쪽 전극으로서의 기능을 갖는 제2 도전층과, 상기 제2 도전층의 상방에 위치하는 영역을 포함하고, 또한 질화 실리콘을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 산화물 반도체막과, 상기 산화물 반도체막의 상방에 위치하는 영역을 포함하고, 또한 산화 실리콘을 포함하는 제3 절연막과, 상기 제3 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제3 도전층과, 상기 제3 도전층의 상방에 위치하는 영역을 포함하는 제4 절연막과, 상기 제4 절연막의 상방에 위치하는 영역을 포함하는 제5 절연막과, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제4 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 절연막은, 상기 제2 도전층의 상면에 접하는 영역을 포함하고, 상기 산화물 반도체막은, 상기 제2 절연막의 상면에 접하는 영역을 포함하고, 상기 제3 절연막은, 상기 산화물 반도체막의 상면에 접하는 영역을 포함하고, 상기 제4 절연막은, 상기 제3 도전층의 상면에 접하는 영역을 포함하고, 상기 제4 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽과, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 상기 제1 도전층 및 상기 제2 도전층의 각각은, 상기 제1 트랜지스터의 채널 형성 영역과 중첩되는 영역을 포함하고, 상기 제2 트랜지스터는, 상기 제2 트랜지스터의 채널 형성 영역이 상기 제1 트랜지스터의 채널 형성 영역과 중첩되지 않도록 배치되고, 상기 제5 절연막의 상방에 위치하는 영역을 포함하는 제5 도전층을 포함하고, 상기 제5 도전층은, 상기 제5 절연막의 상면에 접하는 영역을 포함하고, 또한 상기 반도체막과 전기적으로 접속되는, 발광 장치. </claim></claimInfo><claimInfo><claim>7. 제1 트랜지스터와, 제2 트랜지스터를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제1 산화물 반도체막과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 제2 산화물 반도체막을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 제1 산화물 반도체막은, 트랜지스터의 채널 형성 영역을 갖지 않고,상기 제2 트랜지스터의 소스 및 드레인 중 한쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제1 도전층은 섬형상의 도전층이며, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제2 도전층은 섬형상의 도전층이며, 상기 제1 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제2 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제1 산화물 반도체막의 상면에 접하는 영역을 포함하는 제3 도전층은 섬형상의 도전층인, 발광 장치. </claim></claimInfo><claimInfo><claim>8. 제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제1 산화물 반도체막과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 제2 산화물 반도체막을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 제1 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 산화물 반도체막은, 트랜지스터의 채널 형성 영역을 갖지 않고, 상기 제2 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제1 도전층은 섬형상의 도전층이며, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제2 도전층은 섬형상의 도전층이며, 상기 제1 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제2 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제1 산화물 반도체막의 상면에 접하는 영역을 포함하는 제3 도전층은 섬형상의 도전층인, 발광 장치. </claim></claimInfo><claimInfo><claim>9. 제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제1 산화물 반도체막과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 제2 산화물 반도체막과, 상기 제2 산화물 반도체막의 상방에 위치하는 영역을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하는 제2 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 제1 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 산화물 반도체막은, 트랜지스터의 채널 형성 영역을 갖지 않고, 상기 제2 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제3 도전층은 섬형상의 도전층이며, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제4 도전층은 섬형상의 도전층이며, 상기 제1 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제2 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제1 산화물 반도체막의 상면에 접하는 영역을 포함하는 제5 도전층은 섬형상의 도전층인, 발광 장치. </claim></claimInfo><claimInfo><claim>10. 구동용 트랜지스터로서의 기능을 갖는 제1 트랜지스터와, 스위칭용 트랜지스터로서의 기능을 갖는 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고,  상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제1 산화물 반도체막과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 제2 산화물 반도체막과, 상기 제2 산화물 반도체막의 상방에 위치하는 영역을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하는 제2 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 제1 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 산화물 반도체막은, 트랜지스터의 채널 형성 영역을 갖지 않고, 상기 제2 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제3 도전층은 섬형상의 도전층이며, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제4 도전층은 섬형상의 도전층이며, 상기 제1 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제2 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제1 산화물 반도체막의 상면에 접하는 영역을 포함하는 제5 도전층은 섬형상의 도전층이며, 상기 제2 산화물 반도체막은, 상기 제1 트랜지스터의 게이트와 중첩되도록 배치되고, 상기 용량 소자의 한쪽 전극은, 섬형상의 산화물 반도체막인, 발광 장치. </claim></claimInfo><claimInfo><claim>11. 구동용 트랜지스터로서의 기능을 갖는 제1 트랜지스터와, 스위칭용 트랜지스터로서의 기능을 갖는 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 상기 제1 트랜지스터의 소스 및 드레인 중 다른 쪽은, 제1 산화물 반도체막과 전기적으로 접속되는 발광 장치로서, 상기 제1 트랜지스터의 채널 형성 영역을 포함하는 반도체막과, 상기 반도체막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 채널 형성 영역을 포함하는 제2 산화물 반도체막과, 상기 제2 산화물 반도체막의 상방에 위치하는 영역을 포함하는 제1 절연막과, 상기 제1 절연막의 상방에 위치하는 영역을 포함하고, 또한 상기 제2 트랜지스터의 게이트 전극으로서의 기능을 갖는 제1 도전층과, 상기 제1 도전층의 상방에 위치하는 영역을 포함하는 제2 절연막과, 상기 제2 절연막의 상방에 위치하는 영역을 포함하는 제2 도전층을 포함하고, 상기 반도체막은, 실리콘을 포함하고, 상기 제1 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제1 산화물 반도체막은, 트랜지스터의 채널 형성 영역을 갖지 않고, 상기 제2 산화물 반도체막은, In, Ga 및 Zn을 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제3 도전층은 섬형상의 도전층이며, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽으로서의 기능을 갖고, 또한 상기 제2 산화물 반도체막의 상면에 접하는 영역을 포함하는 제4 도전층은 섬형상의 도전층이며, 상기 제1 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제2 산화물 반도체막은 섬형상의 산화물 반도체막이며, 상기 제1 산화물 반도체막의 상면에 접하는 영역을 포함하는 제5 도전층은 섬형상의 도전층이며, 상기 제2 산화물 반도체막은, 상기 제1 트랜지스터의 게이트와 중첩되도록 배치되고, 상기 제2 도전층은, 상기 반도체막과 전기적으로 접속되는, 발광 장치. </claim></claimInfo><claimInfo><claim>12. 발광 장치로서,제1 트랜지스터와, 제2 트랜지스터와, 용량 소자를 포함하고, 상기 제2 트랜지스터의 소스 및 드레인 중 한쪽은, 상기 제1 트랜지스터의 게이트와, 상기 용량 소자의 한쪽 전극에 전기적으로 접속되고, 상기 제2 트랜지스터의 소스 및 드레인 중 다른 쪽은, 상기 제1 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되는, 발광 장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>KURATA, Motomu</engName><name>구라타 모토무</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>SASAGAWA, Shinya</engName><name>사사가와 신야</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>TOCHIBAYASHI, Katsuaki</engName><name>도치바야시 가츠아키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>MORIWAKA, Tomoaki</engName><name>모리와타 도모아키</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>NISHIDA, Jiro</engName><name>니시다 지로</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>MIYAIRI, Hidekazu</engName><name>미야이리 히데카즈</name></inventorInfo><inventorInfo><address>일본 ******* 가나가와켄 아쓰기시 ...</address><code> </code><country>일본</country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920030006047</code><country>대한민국</country><engName>PARK, CHUNG-BUM</engName><name>박충범</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2014.05.30</priorityApplicationDate><priorityApplicationNumber>JP-P-2014-112369</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.01.21</receiptDate><receiptNumber>1-1-2025-0084163-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.18</receiptDate><receiptNumber>9-5-2025-0784455-39</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257002272.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93ddcc54292b2bc319cdd20e697519173c1ed1e9ee7a04b347924bdcafc4ab33628fcd9faabfa7d79f5b6d236981962722684b34bba5779dc3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6371ea90d3e8fa70589a74d89788bf249c71bbf4158abce543f119d00a3612c2098200be863502dba9d20b64437a46896b842ceeb7f93c1c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>