Fitter report for DE3_dsp_design_top
Thu Mar 03 17:35:23 2011
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. HardCopy Device Resource Guide
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Output Pin Default Load For Reported TCO
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Interconnect Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Estimated Delay Added for Hold Timing
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+-----------------------------------+-----------------------------------------------+
; Fitter Status                     ; Successful - Thu Mar 03 17:35:23 2011         ;
; Quartus II 64-Bit Version         ; 9.1 Build 350 03/24/2010 SP 2 SJ Full Version ;
; Revision Name                     ; DE3_dsp_design_top                            ;
; Top-level Entity Name             ; DE3_dsp_design_top                            ;
; Family                            ; Stratix IV                                    ;
; Device                            ; EP4SGX230KF40C2                               ;
; Timing Models                     ; Final                                         ;
; Logic utilization                 ; < 1 %                                         ;
;     Combinational ALUTs           ; 677 / 182,400 ( < 1 % )                       ;
;     Memory ALUTs                  ; 0 / 91,200 ( 0 % )                            ;
;     Dedicated logic registers     ; 1,613 / 182,400 ( < 1 % )                     ;
; Total registers                   ; 1627                                          ;
; Total pins                        ; 40 / 888 ( 5 % )                              ;
; Total virtual pins                ; 0                                             ;
; Total block memory bits           ; 139,264 / 14,625,792 ( < 1 % )                ;
; DSP block 18-bit elements         ; 0 / 1,288 ( 0 % )                             ;
; Total GXB Receiver Channel PCS    ; 0 / 24 ( 0 % )                                ;
; Total GXB Receiver Channel PMA    ; 0 / 36 ( 0 % )                                ;
; Total GXB Transmitter Channel PCS ; 0 / 24 ( 0 % )                                ;
; Total GXB Transmitter Channel PMA ; 0 / 36 ( 0 % )                                ;
; Total PLLs                        ; 1 / 8 ( 13 % )                                ;
; Total DLLs                        ; 0 / 4 ( 0 % )                                 ;
+-----------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                                                                ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Option                                                                     ; Setting                                                 ; Default Value                                           ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+
; Device                                                                     ; EP4SGX230KF40C2                                         ;                                                         ;
; Fit Attempts to Skip                                                       ; 0                                                       ; 0.0                                                     ;
; Device I/O Standard                                                        ; 2.5 V                                                   ;                                                         ;
; Use smart compilation                                                      ; Off                                                     ; Off                                                     ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                                      ; On                                                      ;
; Enable compact report table                                                ; Off                                                     ; Off                                                     ;
; Use TimeQuest Timing Analyzer                                              ; On                                                      ; On                                                      ;
; Router Timing Optimization Level                                           ; Normal                                                  ; Normal                                                  ;
; Placement Effort Multiplier                                                ; 1.0                                                     ; 1.0                                                     ;
; Router Effort Multiplier                                                   ; 1.0                                                     ; 1.0                                                     ;
; Optimize Hold Timing                                                       ; All Paths                                               ; All Paths                                               ;
; Optimize Multi-Corner Timing                                               ; Off                                                     ; Off                                                     ;
; Auto RAM to MLAB Conversion                                                ; On                                                      ; On                                                      ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                                    ; Auto                                                    ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                                    ; Care                                                    ;
; Programmable Power Technology Optimization                                 ; Force All Tiles with Failing Timing Paths to High Speed ; Force All Tiles with Failing Timing Paths to High Speed ;
; Programmable Power Maximum High-Speed Fraction of Used LAB Tiles           ; 1.0                                                     ; 1.0                                                     ;
; PowerPlay Power Optimization                                               ; Normal compilation                                      ; Normal compilation                                      ;
; SSN Optimization                                                           ; Off                                                     ; Off                                                     ;
; Optimize Timing                                                            ; Normal compilation                                      ; Normal compilation                                      ;
; Optimize Timing for ECOs                                                   ; Off                                                     ; Off                                                     ;
; Regenerate full fit report during ECO compiles                             ; Off                                                     ; Off                                                     ;
; Optimize IOC Register Placement for Timing                                 ; On                                                      ; On                                                      ;
; Limit to One Fitting Attempt                                               ; Off                                                     ; Off                                                     ;
; Final Placement Optimizations                                              ; Automatically                                           ; Automatically                                           ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                                           ; Automatically                                           ;
; Fitter Initial Placement Seed                                              ; 1                                                       ; 1                                                       ;
; PCI I/O                                                                    ; Off                                                     ; Off                                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                                     ; Off                                                     ;
; Enable Bus-Hold Circuitry                                                  ; Off                                                     ; Off                                                     ;
; Auto Packed Registers                                                      ; Auto                                                    ; Auto                                                    ;
; Auto Delay Chains                                                          ; On                                                      ; On                                                      ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                                     ; Off                                                     ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                                     ; Off                                                     ;
; Auto Merge PLLs                                                            ; On                                                      ; On                                                      ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                                     ; Off                                                     ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                                     ; Off                                                     ;
; Perform Register Duplication for Performance                               ; Off                                                     ; Off                                                     ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                                     ; Off                                                     ;
; Perform Register Retiming for Performance                                  ; Off                                                     ; Off                                                     ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                                     ; Off                                                     ;
; Fitter Effort                                                              ; Auto Fit                                                ; Auto Fit                                                ;
; Physical Synthesis Effort Level                                            ; Normal                                                  ; Normal                                                  ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                                    ; Auto                                                    ;
; Auto Register Duplication                                                  ; Auto                                                    ; Auto                                                    ;
; Auto Global Clock                                                          ; On                                                      ; On                                                      ;
; Auto Global Register Control Signals                                       ; On                                                      ; On                                                      ;
; Generate GXB Reconfig MIF                                                  ; Off                                                     ; Off                                                     ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up                   ; As input tri-stated with weak pull-up                   ;
; Stop After Congestion Map Generation                                       ; Off                                                     ; Off                                                     ;
; Save Intermediate Fitting Results                                          ; Off                                                     ; Off                                                     ;
; Synchronizer Identification                                                ; Off                                                     ; Off                                                     ;
; Enable Beneficial Skew Optimization                                        ; On                                                      ; On                                                      ;
; Optimize Design for Metastability                                          ; On                                                      ; On                                                      ;
; M144K Block Read Clock Duty Cycle Dependency                               ; Off                                                     ; Off                                                     ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                                     ; Off                                                     ;
; Use Best Effort Settings for Compilation                                   ; Off                                                     ; Off                                                     ;
+----------------------------------------------------------------------------+---------------------------------------------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.13        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   6.8%      ;
;     5-8 processors         ;   1.4%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; pclk1n      ; Missing drive strength and slew rate ;
; pclk0p      ; Missing drive strength and slew rate ;
; pclk0n      ; Missing drive strength and slew rate ;
; pclk1p      ; Missing drive strength and slew rate ;
; JVC_CLK     ; Missing drive strength and slew rate ;
; JVC_CS      ; Missing drive strength and slew rate ;
; JVC_DATAOUT ; Missing drive strength and slew rate ;
; ADA_OE      ; Missing drive strength and slew rate ;
; ADA_SPI_CS  ; Missing drive strength and slew rate ;
; ADB_OE      ; Missing drive strength and slew rate ;
; ANALOG_CSL  ; Missing drive strength and slew rate ;
; ANALOG_SDA  ; Missing drive strength and slew rate ;
; LED[1]      ; Missing drive strength and slew rate ;
; LED[2]      ; Missing drive strength and slew rate ;
; LED[7]      ; Missing drive strength and slew rate ;
; LED[6]      ; Missing drive strength and slew rate ;
; LED[0]      ; Missing drive strength and slew rate ;
; LED[3]      ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                     ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node       ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; inst31[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[0]~input   ; O                ;                       ;
; inst31[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[1]~input   ; O                ;                       ;
; inst31[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[2]~input   ; O                ;                       ;
; inst31[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[3]~input   ; O                ;                       ;
; inst31[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[4]~input   ; O                ;                       ;
; inst31[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[5]~input   ; O                ;                       ;
; inst31[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[6]~input   ; O                ;                       ;
; inst31[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[7]~input   ; O                ;                       ;
; inst31[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[8]~input   ; O                ;                       ;
; inst31[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[9]~input   ; O                ;                       ;
; inst31[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[10]~input  ; O                ;                       ;
; inst31[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[11]~input  ; O                ;                       ;
; inst31[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[12]~input  ; O                ;                       ;
; inst31[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ADA_D[13]~input  ; O                ;                       ;
+------------+-----------------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                       ;
+--------------+----------------+--------------+---------------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To                ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+---------------------------+---------------+----------------+
; Location     ;                ;              ; ADB_DCO                   ; PIN_W5        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[0]                  ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[10]                 ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[11]                 ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[12]                 ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[13]                 ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[1]                  ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[2]                  ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[3]                  ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[4]                  ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[5]                  ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[6]                  ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[7]                  ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[8]                  ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; ADB_D[9]                  ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; ADB_OR                    ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; ADB_SPI_CS                ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; AD_SCLK                   ; PIN_F6        ; QSF Assignment ;
; Location     ;                ;              ; AD_SDIO                   ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; AIC_BCLK                  ; PIN_V12       ; QSF Assignment ;
; Location     ;                ;              ; AIC_DIN                   ; PIN_T10       ; QSF Assignment ;
; Location     ;                ;              ; AIC_DOUT                  ; PIN_V6        ; QSF Assignment ;
; Location     ;                ;              ; AIC_LRCIN                 ; PIN_R10       ; QSF Assignment ;
; Location     ;                ;              ; AIC_LRCOUT                ; PIN_U5        ; QSF Assignment ;
; Location     ;                ;              ; AIC_SPI_CS                ; PIN_V11       ; QSF Assignment ;
; Location     ;                ;              ; AIC_XCLK                  ; PIN_W8        ; QSF Assignment ;
; Location     ;                ;              ; BUTTON[0]                 ; PIN_AH5       ; QSF Assignment ;
; Location     ;                ;              ; BUTTON[1]                 ; PIN_AG5       ; QSF Assignment ;
; Location     ;                ;              ; BUTTON[2]                 ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; BUTTON[3]                 ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; CLKIN1                    ; PIN_AA5       ; QSF Assignment ;
; Location     ;                ;              ; CLKOUT0                   ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; CSENSE_ADC_FO             ; PIN_AK13      ; QSF Assignment ;
; Location     ;                ;              ; CSENSE_CS_n[0]            ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; CSENSE_CS_n[1]            ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; CSENSE_SCK                ; PIN_AH13      ; QSF Assignment ;
; Location     ;                ;              ; CSENSE_SDI                ; PIN_AJ13      ; QSF Assignment ;
; Location     ;                ;              ; CSENSE_SDO                ; PIN_AK14      ; QSF Assignment ;
; Location     ;                ;              ; DA[0]                     ; PIN_V9        ; QSF Assignment ;
; Location     ;                ;              ; DA[10]                    ; PIN_M7        ; QSF Assignment ;
; Location     ;                ;              ; DA[11]                    ; PIN_M8        ; QSF Assignment ;
; Location     ;                ;              ; DA[12]                    ; PIN_L10       ; QSF Assignment ;
; Location     ;                ;              ; DA[13]                    ; PIN_M10       ; QSF Assignment ;
; Location     ;                ;              ; DA[1]                     ; PIN_V10       ; QSF Assignment ;
; Location     ;                ;              ; DA[2]                     ; PIN_T9        ; QSF Assignment ;
; Location     ;                ;              ; DA[3]                     ; PIN_U10       ; QSF Assignment ;
; Location     ;                ;              ; DA[4]                     ; PIN_R8        ; QSF Assignment ;
; Location     ;                ;              ; DA[5]                     ; PIN_R9        ; QSF Assignment ;
; Location     ;                ;              ; DA[6]                     ; PIN_P8        ; QSF Assignment ;
; Location     ;                ;              ; DA[7]                     ; PIN_N9        ; QSF Assignment ;
; Location     ;                ;              ; DA[8]                     ; PIN_L11       ; QSF Assignment ;
; Location     ;                ;              ; DA[9]                     ; PIN_M11       ; QSF Assignment ;
; Location     ;                ;              ; DB[0]                     ; PIN_P6        ; QSF Assignment ;
; Location     ;                ;              ; DB[10]                    ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; DB[11]                    ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; DB[12]                    ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; DB[13]                    ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; DB[1]                     ; PIN_R7        ; QSF Assignment ;
; Location     ;                ;              ; DB[2]                     ; PIN_R5        ; QSF Assignment ;
; Location     ;                ;              ; DB[3]                     ; PIN_R6        ; QSF Assignment ;
; Location     ;                ;              ; DB[4]                     ; PIN_L5        ; QSF Assignment ;
; Location     ;                ;              ; DB[5]                     ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; DB[6]                     ; PIN_N5        ; QSF Assignment ;
; Location     ;                ;              ; DB[7]                     ; PIN_N6        ; QSF Assignment ;
; Location     ;                ;              ; DB[8]                     ; PIN_F9        ; QSF Assignment ;
; Location     ;                ;              ; DB[9]                     ; PIN_G9        ; QSF Assignment ;
; Location     ;                ;              ; EEP_SCL                   ; PIN_G33       ; QSF Assignment ;
; Location     ;                ;              ; EEP_SDA                   ; PIN_F33       ; QSF Assignment ;
; Location     ;                ;              ; ETH_INT_n[0]              ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; ETH_INT_n[1]              ; PIN_AG30      ; QSF Assignment ;
; Location     ;                ;              ; ETH_INT_n[2]              ; PIN_AE30      ; QSF Assignment ;
; Location     ;                ;              ; ETH_INT_n[3]              ; PIN_AE31      ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDC[0]                ; PIN_R30       ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDC[1]                ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDC[2]                ; PIN_K6        ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDC[3]                ; PIN_N7        ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDIO[0]               ; PIN_W32       ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDIO[1]               ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDIO[2]               ; PIN_K5        ; QSF Assignment ;
; Location     ;                ;              ; ETH_MDIO[3]               ; PIN_N8        ; QSF Assignment ;
; Location     ;                ;              ; ETH_RST_n                 ; PIN_V29       ; QSF Assignment ;
; Location     ;                ;              ; ETH_RX_p[0]               ; PIN_U31       ; QSF Assignment ;
; Location     ;                ;              ; ETH_RX_p[1]               ; PIN_N33       ; QSF Assignment ;
; Location     ;                ;              ; ETH_RX_p[2]               ; PIN_K34       ; QSF Assignment ;
; Location     ;                ;              ; ETH_RX_p[3]               ; PIN_J34       ; QSF Assignment ;
; Location     ;                ;              ; ETH_TX_p[0]               ; PIN_T30       ; QSF Assignment ;
; Location     ;                ;              ; ETH_TX_p[1]               ; PIN_R32       ; QSF Assignment ;
; Location     ;                ;              ; ETH_TX_p[2]               ; PIN_M32       ; QSF Assignment ;
; Location     ;                ;              ; ETH_TX_p[3]               ; PIN_P31       ; QSF Assignment ;
; Location     ;                ;              ; EXT_IO                    ; PIN_AC11      ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK_A_N              ; PIN_J8        ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK_A_P              ; PIN_K8        ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK_B_N              ; PIN_W11       ; QSF Assignment ;
; Location     ;                ;              ; FPGA_CLK_B_P              ; PIN_W12       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[10]                 ; PIN_F34       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[11]                 ; PIN_G35       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[12]                 ; PIN_E34       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[13]                 ; PIN_J32       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[14]                 ; PIN_F35       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[15]                 ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[16]                 ; PIN_A24       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[17]                 ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[18]                 ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[19]                 ; PIN_T27       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[1]                  ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[20]                 ; PIN_T28       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[2]                  ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[3]                  ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[4]                  ; PIN_H22       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[5]                  ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[6]                  ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[7]                  ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[8]                  ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; FSM_A[9]                  ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[0]                  ; PIN_K29       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[10]                 ; PIN_C35       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[11]                 ; PIN_D35       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[12]                 ; PIN_M22       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[13]                 ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[14]                 ; PIN_C31       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[15]                 ; PIN_D31       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[1]                  ; PIN_J30       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[2]                  ; PIN_K30       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[3]                  ; PIN_L29       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[4]                  ; PIN_K31       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[5]                  ; PIN_E32       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[6]                  ; PIN_F32       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[7]                  ; PIN_H32       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[8]                  ; PIN_B32       ; QSF Assignment ;
; Location     ;                ;              ; FSM_D[9]                  ; PIN_C32       ; QSF Assignment ;
; Location     ;                ;              ; GCLKIN                    ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; GCLKOUT_FPGA              ; PIN_AH19      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_SCL                  ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_SDA                  ; PIN_M19       ; QSF Assignment ;
; Location     ;                ;              ; J1_152                    ; PIN_W7        ; QSF Assignment ;
; Location     ;                ;              ; LED[4]                    ; PIN_N29       ; QSF Assignment ;
; Location     ;                ;              ; LED[5]                    ; PIN_M29       ; QSF Assignment ;
; Location     ;                ;              ; MAX_I2C_SCLK              ; PIN_AP24      ; QSF Assignment ;
; Location     ;                ;              ; MAX_I2C_SDAT              ; PIN_AN22      ; QSF Assignment ;
; Location     ;                ;              ; OSC_50_BANK4              ; PIN_AV19      ; QSF Assignment ;
; Location     ;                ;              ; OSC_50_BANK5              ; PIN_AC6       ; QSF Assignment ;
; Location     ;                ;              ; OSC_50_BANK6              ; PIN_AB6       ; QSF Assignment ;
; Location     ;                ;              ; OSC_50_BANK7              ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[10]                 ; PIN_A29       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[11]                 ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[12]                 ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[13]                 ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[14]                 ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[15]                 ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[16]                 ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[17]                 ; PIN_F16       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[1]                  ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[2]                  ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[3]                  ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[4]                  ; PIN_R24       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[5]                  ; PIN_P24       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[6]                  ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[7]                  ; PIN_L25       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[8]                  ; PIN_N23       ; QSF Assignment ;
; Location     ;                ;              ; OTG_A[9]                  ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; OTG_CS_n                  ; PIN_P19       ; QSF Assignment ;
; Location     ;                ;              ; OTG_DC_DACK               ; PIN_AH20      ; QSF Assignment ;
; Location     ;                ;              ; OTG_DC_DREQ               ; PIN_AP21      ; QSF Assignment ;
; Location     ;                ;              ; OTG_DC_IRQ                ; PIN_AT22      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[0]                  ; PIN_AF16      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[10]                 ; PIN_AG19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[11]                 ; PIN_AM19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[12]                 ; PIN_AN19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[13]                 ; PIN_AV16      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[14]                 ; PIN_AT17      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[15]                 ; PIN_AV17      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[16]                 ; PIN_AU17      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[17]                 ; PIN_AW18      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[18]                 ; PIN_AT18      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[19]                 ; PIN_AU18      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[1]                  ; PIN_AJ14      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[20]                 ; PIN_AR19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[21]                 ; PIN_AW20      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[22]                 ; PIN_AW21      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[23]                 ; PIN_AF19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[24]                 ; PIN_AE19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[25]                 ; PIN_AE18      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[26]                 ; PIN_AD19      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[27]                 ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[28]                 ; PIN_M16       ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[29]                 ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[2]                  ; PIN_AD15      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[30]                 ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[31]                 ; PIN_L26       ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[3]                  ; PIN_AE15      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[4]                  ; PIN_AE16      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[5]                  ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[6]                  ; PIN_AM13      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[7]                  ; PIN_AN15      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[8]                  ; PIN_AP15      ; QSF Assignment ;
; Location     ;                ;              ; OTG_D[9]                  ; PIN_AG18      ; QSF Assignment ;
; Location     ;                ;              ; OTG_HC_DACK               ; PIN_AT21      ; QSF Assignment ;
; Location     ;                ;              ; OTG_HC_DREQ               ; PIN_AN21      ; QSF Assignment ;
; Location     ;                ;              ; OTG_HC_IRQ                ; PIN_AJ20      ; QSF Assignment ;
; Location     ;                ;              ; OTG_OE_n                  ; PIN_N19       ; QSF Assignment ;
; Location     ;                ;              ; OTG_RESET_n               ; PIN_AU22      ; QSF Assignment ;
; Location     ;                ;              ; OTG_WE_n                  ; PIN_AR22      ; QSF Assignment ;
; Location     ;                ;              ; PLL_CLKIN_p               ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK                    ; PIN_AT19      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD                    ; PIN_AV20      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]                 ; PIN_AR20      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]                 ; PIN_AT20      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]                 ; PIN_AU19      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]                 ; PIN_AU20      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_n                   ; PIN_AH18      ; QSF Assignment ;
; Location     ;                ;              ; SEG0_DP                   ; PIN_AL34      ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[0]                 ; PIN_L34       ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[1]                 ; PIN_M34       ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[2]                 ; PIN_M33       ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[3]                 ; PIN_H31       ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[4]                 ; PIN_J33       ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[5]                 ; PIN_L35       ; QSF Assignment ;
; Location     ;                ;              ; SEG0_D[6]                 ; PIN_K32       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_DP                   ; PIN_AL35      ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[0]                 ; PIN_E31       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[1]                 ; PIN_F31       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[2]                 ; PIN_G31       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[3]                 ; PIN_C34       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[4]                 ; PIN_C33       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[5]                 ; PIN_D33       ; QSF Assignment ;
; Location     ;                ;              ; SEG1_D[6]                 ; PIN_D34       ; QSF Assignment ;
; Location     ;                ;              ; SLIDE_SW[0]               ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; SLIDE_SW[1]               ; PIN_K7        ; QSF Assignment ;
; Location     ;                ;              ; SLIDE_SW[2]               ; PIN_AK6       ; QSF Assignment ;
; Location     ;                ;              ; SLIDE_SW[3]               ; PIN_L7        ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_ADV                 ; PIN_H35       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_BWA_n               ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_BWB_n               ; PIN_N31       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_CE_n                ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_CKE_n               ; PIN_N28       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_CLK                 ; PIN_M31       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_OE_n                ; PIN_H34       ; QSF Assignment ;
; Location     ;                ;              ; SSRAM_WE_n                ; PIN_L31       ; QSF Assignment ;
; Location     ;                ;              ; SW[2]                     ; PIN_AB11      ; QSF Assignment ;
; Location     ;                ;              ; SW[3]                     ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; SW[4]                     ; PIN_AB9       ; QSF Assignment ;
; Location     ;                ;              ; SW[5]                     ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; SW[6]                     ; PIN_AH6       ; QSF Assignment ;
; Location     ;                ;              ; SW[7]                     ; PIN_AG6       ; QSF Assignment ;
; Location     ;                ;              ; TEMP_INT_n                ; PIN_AP19      ; QSF Assignment ;
; Location     ;                ;              ; TEMP_SMCLK                ; PIN_AN18      ; QSF Assignment ;
; Location     ;                ;              ; TEMP_SMDAT                ; PIN_AP18      ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS                  ; PIN_AN35      ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS                  ; PIN_AH33      ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD                  ; PIN_AH32      ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD                  ; PIN_AN34      ; QSF Assignment ;
; Location     ;                ;              ; XT_IN_N                   ; PIN_W35       ; QSF Assignment ;
; Location     ;                ;              ; XT_IN_P                   ; PIN_W34       ; QSF Assignment ;
; Location     ;                ;              ; termination_blk0~_rdn_pad ; PIN_AG25      ; QSF Assignment ;
; Location     ;                ;              ; termination_blk0~_rup_pad ; PIN_AF25      ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_DCO                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[0]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[10]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[11]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[12]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[13]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[1]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[2]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[3]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[4]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[5]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[6]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[7]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[8]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_D[9]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_OR                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ADB_SPI_CS                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AD_SCLK                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AD_SDIO                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_BCLK                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_DIN                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_DOUT                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_LRCIN                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_LRCOUT                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_SPI_CS                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; AIC_XCLK                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; BUTTON[0]                 ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; BUTTON[1]                 ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; BUTTON[2]                 ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; BUTTON[3]                 ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; CLKIN1                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CLKOUT0                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CSENSE_ADC_FO             ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CSENSE_CS_n[0]            ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CSENSE_CS_n[1]            ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CSENSE_SCK                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CSENSE_SDI                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; CSENSE_SDO                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[0]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[10]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[11]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[12]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[13]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[1]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[2]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[3]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[4]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[5]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[6]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[7]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[8]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DA[9]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[0]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[10]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[11]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[12]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[13]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[1]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[2]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[3]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[4]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[5]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[6]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[7]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[8]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; DB[9]                     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; EEP_SCL                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; EEP_SDA                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_INT_n[0]              ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_INT_n[1]              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_INT_n[2]              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_INT_n[3]              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDC[0]                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDC[1]                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDC[2]                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDC[3]                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDIO[0]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDIO[1]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDIO[2]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_MDIO[3]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_RST_n                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_RX_p[0]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_RX_p[1]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_RX_p[2]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_RX_p[3]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_TX_p[0]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_TX_p[1]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_TX_p[2]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; ETH_TX_p[3]               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; EXT_IO                    ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; FPGA_CLK_A_N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FPGA_CLK_A_P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FPGA_CLK_B_N              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FPGA_CLK_B_P              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[10]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[11]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[12]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[13]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[14]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[15]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[16]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[17]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[18]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[19]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[1]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[20]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[2]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[3]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[4]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[5]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[6]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[7]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[8]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_A[9]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[0]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[10]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[11]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[12]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[13]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[14]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[15]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[1]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[2]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[3]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[4]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[5]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[6]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[7]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[8]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; FSM_D[9]                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; GCLKIN                    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; GCLKOUT_FPGA              ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_SCL                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; HSMC_SDA                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; J1_152                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; LED[4]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; LED[5]                    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; MAX_I2C_SCLK              ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; MAX_I2C_SDAT              ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OSC_50_BANK4              ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OSC_50_BANK5              ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; OSC_50_BANK6              ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OSC_50_BANK7              ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[10]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[11]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[12]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[13]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[14]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[15]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[16]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[17]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[1]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[2]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[3]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[4]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[5]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[6]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[7]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[8]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_A[9]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_CS_n                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_DC_DACK               ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_DC_DREQ               ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_DC_IRQ                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[0]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[10]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[11]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[12]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[13]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[14]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[15]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[16]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[17]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[18]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[19]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[1]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[20]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[21]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[22]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[23]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[24]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[25]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[26]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[27]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[28]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[29]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[2]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[30]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[31]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[3]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[4]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[5]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[6]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[7]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[8]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_D[9]                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_HC_DACK               ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_HC_DREQ               ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_HC_IRQ                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_OE_n                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_RESET_n               ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; OTG_WE_n                  ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; PLL_CLKIN_p               ; LVDS          ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_CLK                    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_CMD                    ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_DAT[0]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_DAT[1]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_DAT[2]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_DAT[3]                 ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SD_WP_n                   ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_DP                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[0]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[1]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[2]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[3]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[4]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[5]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG0_D[6]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_DP                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[0]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[1]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[2]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[3]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[4]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[5]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SEG1_D[6]                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SLIDE_SW[0]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SLIDE_SW[1]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SLIDE_SW[2]               ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; SLIDE_SW[3]               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_ADV                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_BWA_n               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_BWB_n               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_CE_n                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_CKE_n               ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_CLK                 ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_OE_n                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SSRAM_WE_n                ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; SW[2]                     ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; SW[3]                     ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; SW[4]                     ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; SW[5]                     ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; SW[6]                     ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; SW[7]                     ; 3.0-V PCI-X   ; QSF Assignment ;
; I/O Standard ;                ;              ; TEMP_INT_n                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; TEMP_SMCLK                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; TEMP_SMDAT                ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_CTS                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RTS                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RXD                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_TXD                  ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; XT_IN_N                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; XT_IN_P                   ; 2.5 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; termination_blk0~_run_pad ; 1.8 V         ; QSF Assignment ;
; I/O Standard ;                ;              ; termination_blk0~_rup_pad ; 1.8 V         ; QSF Assignment ;
+--------------+----------------+--------------+---------------------------+---------------+----------------+


+------------------------------------------------------------+
; Incremental Compilation Preservation Summary               ;
+--------------------------------------+---------------------+
; Type                                 ; Value               ;
+--------------------------------------+---------------------+
; Netlist                              ;                     ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )    ;
;                                      ;                     ;
; Placement                            ;                     ;
;     -- Requested                     ; 0 / 2475 ( 0.00 % ) ;
;     -- Achieved                      ; 0 / 2475 ( 0.00 % ) ;
;                                      ;                     ;
; Routing (by Connection)              ;                     ;
;     -- Requested                     ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved                      ; 0 / 0 ( 0.00 % )    ;
;                                      ;                     ;
; Number of Tiles locked to High-Speed ; 0                   ;
+--------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 743     ; 0                 ; N/A                     ; Source File       ;
; sld_signaltap:auto_signaltap_0 ; 1434    ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_hub:auto_hub               ; 298     ; 0                 ; N/A                     ; Post-Synthesis    ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


Color Legend:
  -- Green:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package, and the design has been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package, indicating that migration from the selected FPGA device package will likely be successful. You must compile and check the HardCopy companion revision to ensure migration is successful.
  -- Orange:
      -- Package Resource:       The HardCopy device package can be migrated from the selected FPGA device package; however, the design has not been fitted with the target device migration enabled.
      -- Other Device Resources: The resource quantity is within the acceptable range of the HardCopy device and package; however, the resource is constrained so much that the design may not migrate.
  -- Red:
      -- Package Resource:       The HardCopy device package cannot be migrated from the selected FPGA device package.
      -- Other Device Resources: The design did not migrate because the resource quantity exceeds the acceptable range of the HardCopy device and package, or, for other reasons detailed in the footnotes.

Note: The used resource quantities listed for each HardCopy device and package combination are estimates only.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to obtain the most accurate measurement of HardCopy resource utilization.

Note: The Device Resource Guide cannot estimate the routing demand by the design in a HardCopy device.
Migrate your design from the selected FPGA device and compile for the HardCopy companion revision to confirm routability of the design in the selected HardCopy device.

+--------------------------------------------------------------------------------------------------------------------------------------+
; HardCopy Device Resource Guide                                                                                                       ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+
; Resource                      ; Stratix IV-GX EP4SGX230    ; HC4GX15L    ; HC4GX25F     ; HC4GX25L     ; HC4GX35F     ; HC4GX35F     ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+
; Migration Compatibility       ;                            ; None        ; None         ; None         ; None         ; Medium       ;
; Primary Migration Constraint  ;                            ; Package     ; Package      ; Package      ; Package      ; Package      ;
; Package                       ; FBGA - 1517                ; FBGA - 780  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1152  ; FBGA - 1517  ;
; Logic                         ; --                         ; 1%          ; 1%           ; 1%           ; 1%           ; 1%           ;
;   -- Logic cells              ; 1995                       ; --          ; --           ; --           ; --           ; --           ;
;   -- DSP elements             ; 0                          ; --          ; --           ; --           ; --           ; --           ;
;   -- Memory LABs              ; 0                          ; --          ; --           ; --           ; --           ; --           ;
; Pins                          ;                            ;             ;              ;              ;              ;              ;
;   -- Total                    ; 40                         ; 40 / 412    ; 40 / 660     ; 40 / 644     ; 40 / 660     ; 40 / 888     ;
;   -- IO (HSSI)                ; 0                          ; 0 / 40      ; 0 / 96       ; 0 / 80       ; 0 / 96       ; 0 / 144      ;
;   -- Differential Input       ; 0                          ; 0 / 196     ; 0 / 292      ; 0 / 292      ; 0 / 292      ; 0 / 384      ;
;   -- Differential Output      ; 0                          ; 0 / 60      ; 0 / 96       ; 0 / 96       ; 0 / 96       ; 0 / 184      ;
;   -- PCI / PCI-X              ; 0                          ; 0 / 372     ; 0 / 564      ; 0 / 564      ; 0 / 564      ; 0 / 744      ;
;   -- DQ                       ; 0                          ; 0 / 288     ; 0 / 468      ; 0 / 468      ; 0 / 468      ; 0 / 624      ;
;   -- DQS                      ; 0                          ; 0 / 96      ; 0 / 156      ; 0 / 156      ; 0 / 156      ; 0 / 208      ;
; Memory                        ;                            ;             ;              ;              ;              ;              ;
;   -- M144K Blocks             ; 1                          ; 1 / 24      ; 1 / 36       ; 1 / 36       ; 1 / 64       ; 1 / 64       ;
;   -- M9K Blocks               ; 0                          ; 0 / 660     ; 0 / 936      ; 0 / 936      ; 0 / 1280     ; 0 / 1280     ;
; PLLs                          ;                            ;             ;              ;              ;              ;              ;
;   -- Enhanced                 ; 0                          ; 0 / 2       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
;   -- Fast                     ; 1                          ; 1 / 1       ; 1 / 2        ; 1 / 2        ; 1 / 2        ; 1 / 4        ;
; DLLs                          ; 0                          ; 0 / 4       ; 0 / 4        ; 0 / 4        ; 0 / 4        ; 0 / 4        ;
; SERDES                        ;                            ;             ;              ;              ;              ;              ;
;   -- RX                       ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
;   -- TX                       ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 44       ; 0 / 88       ;
; Configuration                 ;                            ;             ;              ;              ;              ;              ;
;   -- CRC                      ; 0                          ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- ASMI                     ; 0                          ; 0 / 1       ; 0 / 1        ; 0 / 1        ; 0 / 1        ; 0 / 1        ;
;   -- Remote Update            ; 0                          ; 0 / 0       ; 0 / 0        ; 0 / 0        ; 0 / 0        ; 0 / 0        ;
;   -- JTAG                     ; 1                          ; 1 / 1       ; 1 / 1        ; 1 / 1        ; 1 / 1        ; 1 / 1        ;
;  Impedance Control Block      ; 0                          ; 0 / 6       ; 0 / 6        ; 0 / 6        ; 0 / 6        ; 0 / 8        ;
;  Clock Network                ;                            ;             ;              ;              ;              ;              ;
;   -- Global Clocks            ; 10                         ; 10 / 16     ; 10 / 16      ; 10 / 16      ; 10 / 16      ; 10 / 16      ;
;   -- Quadrant Clocks          ; 0                          ; 0 / 88      ; 0 / 88       ; 0 / 88       ; 0 / 88       ; 0 / 88       ;
;   -- Periphery Clocks         ; 0                          ; 0 / 28      ; 0 / 44       ; 0 / 44       ; 0 / 88       ; 0 / 88       ;
; Transceiver                   ;                            ;             ;              ;              ;              ;              ;
;   -- Transmitter              ;                            ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 0                          ; 0 / 8       ; 0 / 24       ; 0 / 16       ; 0 / 24       ; 0 / 36       ;
;      -- PCS                   ; 0                          ; 0 / 8       ; 0 / 16       ; 0 / 16       ; 0 / 16       ; 0 / 24       ;
;   -- Receiver                 ;                            ;             ;              ;              ;              ;              ;
;      -- PMA                   ; 0                          ; 0 / 8       ; 0 / 24       ; 0 / 16       ; 0 / 24       ; 0 / 36       ;
;      -- PCS                   ; 0                          ; 0 / 8       ; 0 / 16       ; 0 / 16       ; 0 / 16       ; 0 / 24       ;
; Hard IP blocks                ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 2        ;
; ATX blocks                    ; 0                          ; 0 / 1       ; 0 / 2        ; 0 / 2        ; 0 / 2        ; 0 / 4        ;
; CMU PLL blocks                ; 0                          ; 0 / 4       ; 0 / 8        ; 0 / 8        ; 0 / 8        ; 0 / 12       ;
+-------------------------------+----------------------------+-------------+--------------+--------------+--------------+--------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Terasic/Data Conversion HSMC/Examples/DE3_S3se260_dsp_example_ChA/DE3_dsp_design_top.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                              ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; Resource                                                                          ; Usage                                                                                  ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
; ALUTs Used                                                                        ; 677 / 182,400 ( < 1 % )                                                                ;
;     -- Combinational ALUTs                                                        ; 677 / 182,400 ( < 1 % )                                                                ;
;     -- Memory ALUTs                                                               ; 0 / 91,200 ( 0 % )                                                                     ;
;     -- LUT_REGs                                                                   ; 0 / 182,400 ( 0 % )                                                                    ;
; Dedicated logic registers                                                         ; 1,613 / 182,400 ( < 1 % )                                                              ;
;                                                                                   ;                                                                                        ;
; Combinational ALUT usage by number of inputs                                      ;                                                                                        ;
;     -- 7 input functions                                                          ; 12                                                                                     ;
;     -- 6 input functions                                                          ; 118                                                                                    ;
;     -- 5 input functions                                                          ; 182                                                                                    ;
;     -- 4 input functions                                                          ; 83                                                                                     ;
;     -- <=3 input functions                                                        ; 282                                                                                    ;
;                                                                                   ;                                                                                        ;
; Combinational ALUTs by mode                                                       ;                                                                                        ;
;     -- normal mode                                                                ; 565                                                                                    ;
;     -- extended LUT mode                                                          ; 12                                                                                     ;
;     -- arithmetic mode                                                            ; 100                                                                                    ;
;     -- shared arithmetic mode                                                     ; 0                                                                                      ;
;                                                                                   ;                                                                                        ;
; Logic utilization                                                                 ; 1,803 / 182,400 ( < 1 % )                                                              ;
;     -- Difficulty Clustering Design                                               ; Low                                                                                    ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 1995                                                                                   ;
;         -- Combinational with no register                                         ; 382                                                                                    ;
;         -- Register only                                                          ; 1318                                                                                   ;
;         -- Combinational with a register                                          ; 295                                                                                    ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -291                                                                                   ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 99                                                                                     ;
;         -- Unavailable due to Memory LAB use                                      ; 0                                                                                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 11                                                                                     ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 50                                                                                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                                                                                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 38                                                                                     ;
;         -- Unavailable due to LAB input limits                                    ; 0                                                                                      ;
;                                                                                   ;                                                                                        ;
; Total registers*                                                                  ; 1627                                                                                   ;
;     -- Dedicated logic registers                                                  ; 1,613 / 182,400 ( < 1 % )                                                              ;
;     -- I/O registers                                                              ; 14 / 4,864 ( < 1 % )                                                                   ;
;     -- LUT_REGs                                                                   ; 0                                                                                      ;
;                                                                                   ;                                                                                        ;
; ALMs:  partially or completely used                                               ; 1,050 / 91,200 ( 1 % )                                                                 ;
;                                                                                   ;                                                                                        ;
; Total LABs:  partially or completely used                                         ; 134 / 9,120 ( 1 % )                                                                    ;
;     -- Logic LABs                                                                 ; 134 / 134 ( 100 % )                                                                    ;
;     -- Memory LABs                                                                ; 0 / 134 ( 0 % )                                                                        ;
;                                                                                   ;                                                                                        ;
; User inserted logic elements                                                      ; 0                                                                                      ;
; Virtual pins                                                                      ; 0                                                                                      ;
; I/O pins                                                                          ; 40 / 888 ( 5 % )                                                                       ;
;     -- Clock pins                                                                 ; 4 / 28 ( 14 % )                                                                        ;
;     -- Dedicated input pins                                                       ; 4 / 60 ( 7 % )                                                                         ;
; Global signals                                                                    ; 11                                                                                     ;
; M9K blocks                                                                        ; 0 / 1,235 ( 0 % )                                                                      ;
; M144K blocks                                                                      ; 1 / 22 ( 5 % )                                                                         ;
; Total MLAB memory bits                                                            ; 0                                                                                      ;
; Total block memory bits                                                           ; 139,264 / 14,625,792 ( < 1 % )                                                         ;
; Total block memory implementation bits                                            ; 147,456 / 14,625,792 ( 1 % )                                                           ;
; DSP block 18-bit elements                                                         ; 0 / 1,288 ( 0 % )                                                                      ;
; PLLs                                                                              ; 1 / 8 ( 13 % )                                                                         ;
; Global clocks                                                                     ; 10 / 16 ( 63 % )                                                                       ;
; Quadrant clocks                                                                   ; 0 / 64 ( 0 % )                                                                         ;
; Periphery clocks                                                                  ; 0 / 88 ( 0 % )                                                                         ;
; SERDES transmitters                                                               ; 0 / 88 ( 0 % )                                                                         ;
; SERDES receivers                                                                  ; 0 / 88 ( 0 % )                                                                         ;
; JTAGs                                                                             ; 1 / 1 ( 100 % )                                                                        ;
; ASMI blocks                                                                       ; 0 / 1 ( 0 % )                                                                          ;
; CRC blocks                                                                        ; 0 / 1 ( 0 % )                                                                          ;
; Remote update blocks                                                              ; 0 / 1 ( 0 % )                                                                          ;
; GXB Receiver channel PCSs                                                         ; 0 / 24 ( 0 % )                                                                         ;
; GXB Receiver channel PMAs                                                         ; 0 / 36 ( 0 % )                                                                         ;
; GXB Transmitter channel PCSs                                                      ; 0 / 24 ( 0 % )                                                                         ;
; GXB Transmitter channel PMAs                                                      ; 0 / 36 ( 0 % )                                                                         ;
; HSSI CMU PLLs                                                                     ; 0 / 12 ( 0 % )                                                                         ;
; HSSI ATX PLLs                                                                     ; 0 / 2 ( 0 % )                                                                          ;
; Impedance control blocks                                                          ; 0 / 8 ( 0 % )                                                                          ;
; Average interconnect usage (total/H/V)                                            ; 0% / 0% / 0%                                                                           ;
; Peak interconnect usage (total/H/V)                                               ; 8% / 7% / 10%                                                                          ;
;                                                                                   ;                                                                                        ;
; Programmable power technology low-power tiles                                     ; 5,935 / 5,978 ( 99 % )                                                                 ;
;     -- low-power tiles that are used by the design                                ; 376 / 5,935 ( 6 % )                                                                    ;
;     -- unused tiles (low-power)                                                   ; 5,559 / 5,935 ( 94 % )                                                                 ;
; Programmable power technology high-speed tiles                                    ; 43 / 5,978 ( < 1 % )                                                                   ;
;                                                                                   ;                                                                                        ;
; Programmable power technology low-power LAB tiles                                 ; 4,518 / 4,560 ( 99 % )                                                                 ;
;     -- low-power LAB tiles that are used by the design                            ; 376 / 4,518 ( 8 % )                                                                    ;
;     -- unused LAB tiles (low-power)                                               ; 4,142 / 4,518 ( 92 % )                                                                 ;
; Programmable power technology high-speed LAB tiles                                ; 42 / 4,560 ( < 1 % )                                                                   ;
;                                                                                   ;                                                                                        ;
; Maximum fan-out node                                                              ; altera_internal_jtag~TCKUTAPclkctrl                                                    ;
; Maximum fan-out                                                                   ; 760                                                                                    ;
; Highest non-global fan-out signal                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena ;
; Highest non-global fan-out                                                        ; 229                                                                                    ;
; Total fan-out                                                                     ; 9050                                                                                   ;
; Average fan-out                                                                   ; 2.77                                                                                   ;
+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                          ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+------------------------+
; Statistic                                                                         ; Top                    ; sld_signaltap:auto_signaltap_0 ; sld_hub:auto_hub       ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+------------------------+
; Difficulty Clustering Region                                                      ; Low                    ; Low                            ; Low                    ;
;                                                                                   ;                        ;                                ;                        ;
; Logic utilization                                                                 ; 445 / 182400 ( < 1 % ) ; 1071 / 182400 ( < 1 % )        ; 287 / 182400 ( < 1 % ) ;
;     -- Combinational ALUT/register pairs used in final Placement                  ; 492                    ; 1230                           ; 273                    ;
;         -- Combinational with no register                                         ; 168                    ; 120                            ; 94                     ;
;         -- Register only                                                          ; 190                    ; 973                            ; 155                    ;
;         -- Combinational with a register                                          ; 134                    ; 137                            ; 24                     ;
;     -- Estimated pairs recoverable by pairing ALUTs and registers as design grows ; -82                    ; -180                           ; -29                    ;
;     -- Estimated Combinational ALUT/register pairs unavailable                    ; 35                     ; 21                             ; 43                     ;
;         -- Unavailable due to Memory LAB use                                      ; 0                      ; 0                              ; 0                      ;
;         -- Unavailable due to unpartnered 7 LUTs                                  ; 8                      ; 1                              ; 2                      ;
;         -- Unavailable due to unpartnered 6 LUTs                                  ; 17                     ; 7                              ; 26                     ;
;         -- Unavailable due to unpartnered 5 LUTs                                  ; 0                      ; 0                              ; 0                      ;
;         -- Unavailable due to LAB-wide signal conflicts                           ; 10                     ; 13                             ; 15                     ;
;         -- Unavailable due to LAB input limits                                    ; 0                      ; 0                              ; 0                      ;
;                                                                                   ;                        ;                                ;                        ;
; ALUTs Used                                                                        ; 302 / 182400 ( < 1 % ) ; 257 / 182400 ( < 1 % )         ; 118 / 182400 ( < 1 % ) ;
;     -- Combinational ALUTs                                                        ; 302 / 182400 ( < 1 % ) ; 257 / 182400 ( < 1 % )         ; 118 / 182400 ( < 1 % ) ;
;     -- Memory ALUTs                                                               ; 0 / 91200 ( 0 % )      ; 0 / 91200 ( 0 % )              ; 0 / 91200 ( 0 % )      ;
;     -- LUT_REGs                                                                   ; 0 / 182400 ( 0 % )     ; 0 / 182400 ( 0 % )             ; 0 / 182400 ( 0 % )     ;
; Dedicated logic registers                                                         ; 324 / 182400 ( < 1 % ) ; 1110 / 182400 ( < 1 % )        ; 179 / 182400 ( < 1 % ) ;
;                                                                                   ;                        ;                                ;                        ;
; Combinational ALUT usage by number of inputs                                      ;                        ;                                ;                        ;
;     -- 7 input functions                                                          ; 9                      ; 1                              ; 2                      ;
;     -- 6 input functions                                                          ; 50                     ; 26                             ; 42                     ;
;     -- 5 input functions                                                          ; 73                     ; 87                             ; 22                     ;
;     -- 4 input functions                                                          ; 54                     ; 21                             ; 8                      ;
;     -- <=3 input functions                                                        ; 116                    ; 122                            ; 44                     ;
;                                                                                   ;                        ;                                ;                        ;
; Combinational ALUTs by mode                                                       ;                        ;                                ;                        ;
;     -- normal mode                                                                ; 261                    ; 195                            ; 109                    ;
;     -- extended LUT mode                                                          ; 9                      ; 1                              ; 2                      ;
;     -- arithmetic mode                                                            ; 32                     ; 61                             ; 7                      ;
;     -- shared arithmetic mode                                                     ; 0                      ; 0                              ; 0                      ;
;                                                                                   ;                        ;                                ;                        ;
; Total registers                                                                   ; 338                    ; 1110                           ; 179                    ;
;     -- Dedicated logic registers                                                  ; 324 / 182400 ( < 1 % ) ; 1110 / 182400 ( < 1 % )        ; 179 / 182400 ( < 1 % ) ;
;     -- I/O registers                                                              ; 28                     ; 0                              ; 0                      ;
;     -- LUT_REGs                                                                   ; 0                      ; 0                              ; 0                      ;
;                                                                                   ;                        ;                                ;                        ;
; Memory LAB cells by mode                                                          ;                        ;                                ;                        ;
;     -- 64-address deep                                                            ; 0                      ; 0                              ; 0                      ;
;     -- 32-address deep                                                            ; 0                      ; 0                              ; 0                      ;
;                                                                                   ;                        ;                                ;                        ;
; ALMs:  partially or completely used                                               ; 270 / 91200 ( < 1 % )  ; 627 / 91200 ( < 1 % )          ; 153 / 91200 ( < 1 % )  ;
;                                                                                   ;                        ;                                ;                        ;
; Total LABs:  partially or completely used                                         ; 57 / 9120 ( < 1 % )    ; 78 / 9120 ( < 1 % )            ; 25 / 9120 ( < 1 % )    ;
;     -- Logic LABs                                                                 ; 57                     ; 78                             ; 25                     ;
;     -- Memory LABs                                                                ; 0                      ; 0                              ; 0                      ;
;                                                                                   ;                        ;                                ;                        ;
; Virtual pins                                                                      ; 0                      ; 0                              ; 0                      ;
; I/O pins                                                                          ; 40                     ; 0                              ; 0                      ;
; DSP block 18-bit elements                                                         ; 0 / 1288 ( 0 % )       ; 0 / 1288 ( 0 % )               ; 0 / 1288 ( 0 % )       ;
; Total block memory bits                                                           ; 0                      ; 139264                         ; 0                      ;
; Total block memory implementation bits                                            ; 0                      ; 147456                         ; 0                      ;
; JTAG                                                                              ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )          ;
; PLL                                                                               ; 1 / 8 ( 12 % )         ; 0 / 8 ( 0 % )                  ; 0 / 8 ( 0 % )          ;
; M144K block                                                                       ; 0 / 22 ( 0 % )         ; 1 / 22 ( 4 % )                 ; 0 / 22 ( 0 % )         ;
; Clock enable block                                                                ; 11 / 216 ( 5 % )       ; 1 / 216 ( < 1 % )              ; 1 / 216 ( < 1 % )      ;
; Double data rate I/O input circuitry                                              ; 14 / 744 ( 1 % )       ; 0 / 744 ( 0 % )                ; 0 / 744 ( 0 % )        ;
;                                                                                   ;                        ;                                ;                        ;
; Connections                                                                       ;                        ;                                ;                        ;
;     -- Input Connections                                                          ; 495                    ; 1353                           ; 282                    ;
;     -- Registered Input Connections                                               ; 243                    ; 1176                           ; 187                    ;
;     -- Output Connections                                                         ; 1699                   ; 1                              ; 430                    ;
;     -- Registered Output Connections                                              ; 28                     ; 0                              ; 352                    ;
;                                                                                   ;                        ;                                ;                        ;
; Internal Connections                                                              ;                        ;                                ;                        ;
;     -- Total Connections                                                          ; 4007                   ; 5037                           ; 1970                   ;
;     -- Registered Connections                                                     ; 989                    ; 2782                           ; 1149                   ;
;                                                                                   ;                        ;                                ;                        ;
; External Connections                                                              ;                        ;                                ;                        ;
;     -- Top                                                                        ; 362                    ; 1253                           ; 579                    ;
;     -- sld_signaltap:auto_signaltap_0                                             ; 1253                   ; 0                              ; 101                    ;
;     -- sld_hub:auto_hub                                                           ; 579                    ; 101                            ; 32                     ;
;                                                                                   ;                        ;                                ;                        ;
; Partition Interface                                                               ;                        ;                                ;                        ;
;     -- Input Ports                                                                ; 127                    ; 193                            ; 78                     ;
;     -- Output Ports                                                               ; 108                    ; 146                            ; 90                     ;
;     -- Bidir Ports                                                                ; 0                      ; 0                              ; 0                      ;
;                                                                                   ;                        ;                                ;                        ;
; Registered Ports                                                                  ;                        ;                                ;                        ;
;     -- Registered Input Ports                                                     ; 0                      ; 46                             ; 3                      ;
;     -- Registered Output Ports                                                    ; 0                      ; 1                              ; 81                     ;
;                                                                                   ;                        ;                                ;                        ;
; Port Connectivity                                                                 ;                        ;                                ;                        ;
;     -- Input Ports driven by GND                                                  ; 0                      ; 109                            ; 47                     ;
;     -- Output Ports driven by GND                                                 ; 0                      ; 0                              ; 0                      ;
;     -- Input Ports driven by VCC                                                  ; 0                      ; 0                              ; 0                      ;
;     -- Output Ports driven by VCC                                                 ; 0                      ; 0                              ; 0                      ;
;     -- Input Ports with no Source                                                 ; 0                      ; 34                             ; 0                      ;
;     -- Output Ports with no Source                                                ; 0                      ; 0                              ; 0                      ;
;     -- Input Ports with no Fanout                                                 ; 0                      ; 39                             ; 1                      ;
;     -- Output Ports with no Fanout                                                ; 0                      ; 137                            ; 33                     ;
+-----------------------------------------------------------------------------------+------------------------+--------------------------------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADA_DCO      ; W6    ; 6C       ; 119          ; 53           ; 0            ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[0]     ; T12   ; 6A       ; 119          ; 70           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[10]    ; J9    ; 6A       ; 119          ; 79           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[11]    ; K9    ; 6A       ; 119          ; 79           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[12]    ; G10   ; 6A       ; 119          ; 87           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[13]    ; H10   ; 6A       ; 119          ; 87           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[1]     ; T13   ; 6A       ; 119          ; 70           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[2]     ; R11   ; 6A       ; 119          ; 74           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[3]     ; R12   ; 6A       ; 119          ; 74           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[4]     ; M12   ; 6A       ; 119          ; 84           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[5]     ; N12   ; 6A       ; 119          ; 84           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[6]     ; N10   ; 6A       ; 119          ; 75           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[7]     ; N11   ; 6A       ; 119          ; 75           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[8]     ; J10   ; 6A       ; 119          ; 85           ; 62           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_D[9]     ; K10   ; 6A       ; 119          ; 85           ; 31           ; 0                     ; 1                  ; no     ; yes            ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; ADA_OR       ; R13   ; 6A       ; 119          ; 73           ; 31           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; CPU_RESET_n  ; V34   ; 1C       ; 0            ; 55           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; JVC_DATAIN   ; AE19  ; 4C       ; 76           ; 0            ; 0            ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; OSC_50_BANK2 ; AC35  ; 2C       ; 0            ; 44           ; 31           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; OSC_50_BANK3 ; AV22  ; 3C       ; 53           ; 0            ; 31           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ;
; SW[0]        ; AB13  ; 5C       ; 119          ; 41           ; 31           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
; SW[1]        ; AB12  ; 5C       ; 119          ; 41           ; 62           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.0-V PCI-X  ; Off         ; --                        ; User                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; ADA_OE      ; P13   ; 6A       ; 119          ; 73           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; ADA_SPI_CS  ; H7    ; 6A       ; 119          ; 72           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; ADB_OE      ; F5    ; 6A       ; 119          ; 73           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; ANALOG_CSL  ; R6    ; 6C       ; 119          ; 58           ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ANALOG_SDA  ; P6    ; 6C       ; 119          ; 60           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; JVC_CLK     ; AW20  ; 4C       ; 66           ; 0            ; 0            ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; JVC_CS      ; A18   ; 7C       ; 74           ; 96           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; JVC_DATAOUT ; W7    ; 6C       ; 119          ; 55           ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LED[0]      ; V28   ; 1C       ; 0            ; 62           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]      ; W28   ; 1C       ; 0            ; 62           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]      ; R29   ; 1A       ; 0            ; 70           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]      ; P29   ; 1A       ; 0            ; 70           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]      ; M30   ; 1A       ; 0            ; 79           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]      ; N30   ; 1A       ; 0            ; 79           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; 0 pF ; -                    ; -                   ;
; pclk0n      ; AG35  ; 2C       ; 0            ; 43           ; 62           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pclk0p      ; AG34  ; 2C       ; 0            ; 43           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pclk1n      ; AU28  ; 3A       ; 21           ; 0            ; 93           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
; pclk1p      ; AH10  ; 5A       ; 119          ; 24           ; 31           ; no              ; no                     ; no            ; 3         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                          ;
+----------+-----------------------------------------------+---------------------------+-----------------------+---------------------------+
; Location ; Pin Name                                      ; Reserved As               ; User Signal Name      ; Pin Type                  ;
+----------+-----------------------------------------------+---------------------------+-----------------------+---------------------------+
; J29      ; TDI                                           ; -                         ; altera_reserved_tdi   ; JTAG Pin                  ;
; N27      ; TMS                                           ; -                         ; altera_reserved_tms   ; JTAG Pin                  ;
; A32      ; TRST                                          ; -                         ; altera_reserved_ntrst ; JTAG Pin                  ;
; G30      ; TCK                                           ; -                         ; altera_reserved_tck   ; JTAG Pin                  ;
; F30      ; TDO                                           ; -                         ; altera_reserved_tdo   ; JTAG Pin                  ;
; W30      ; DQ12L, DIFFIO_TX_L19n, DIFFOUT_L37n, DATA0    ; As input tri-stated       ; ~ALTERA_DATA0~        ; Dual Purpose Pin          ;
; V34      ; DQ13L, DIFFIO_RX_L21p, DIFFOUT_L42p, DEV_CLRn ; Use as general purpose IO ; CPU_RESET_n           ; Dual Purpose Pin          ;
; AW36     ; nCONFIG                                       ; -                         ; -                     ; Dedicated Programming Pin ;
; AW35     ; nSTATUS                                       ; -                         ; -                     ; Dedicated Programming Pin ;
; AV35     ; CONF_DONE                                     ; -                         ; -                     ; Dedicated Programming Pin ;
; AP29     ; PORSEL                                        ; -                         ; -                     ; Dedicated Programming Pin ;
; AN29     ; nCE                                           ; -                         ; -                     ; Dedicated Programming Pin ;
; AM11     ; nIO_PULLUP                                    ; -                         ; -                     ; Dedicated Programming Pin ;
; AT11     ; nCEO                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; AR11     ; DCLK                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; AP11     ; nCSO                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; AN11     ; ASDO                                          ; -                         ; -                     ; Dedicated Programming Pin ;
; A8       ; MSEL2                                         ; -                         ; -                     ; Dedicated Programming Pin ;
; H11      ; MSEL1                                         ; -                         ; -                     ; Dedicated Programming Pin ;
; J11      ; MSEL0                                         ; -                         ; -                     ; Dedicated Programming Pin ;
+----------+-----------------------------------------------+---------------------------+-----------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 4 / 48 ( 8 % )   ; 2.5V          ; --           ;
; 1C       ; 4 / 42 ( 10 % )  ; 2.5V          ; --           ;
; 2C       ; 3 / 42 ( 7 % )   ; 2.5V          ; --           ;
; 2A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3A       ; 1 / 40 ( 3 % )   ; 2.5V          ; --           ;
; 3B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 3C       ; 1 / 32 ( 3 % )   ; 1.8V          ; --           ;
; 4C       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ;
; 4B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 4A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 5A       ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 5C       ; 2 / 42 ( 5 % )   ; 3.0V          ; --           ;
; 6C       ; 4 / 42 ( 10 % )  ; 2.5V          ; --           ;
; 6A       ; 18 / 48 ( 38 % ) ; 2.5V          ; --           ;
; 7A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 7B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 7C       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ;
; 8C       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ;
; 8B       ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
; 8A       ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; QL11     ; 0 / 0 ( -- )     ; --            ; --           ;
; QL2      ; 0 / 24 ( 0 % )   ; --            ; --           ;
; QL1      ; 0 / 24 ( 0 % )   ; --            ; --           ;
; QL0      ; 0 / 24 ( 0 % )   ; --            ; --           ;
; QL10     ; 0 / 0 ( -- )     ; --            ; --           ;
; QR10     ; 0 / 0 ( -- )     ; --            ; --           ;
; QR0      ; 0 / 24 ( 0 % )   ; --            ; --           ;
; QR1      ; 0 / 24 ( 0 % )   ; --            ; --           ;
; QR2      ; 0 / 24 ( 0 % )   ; --            ; --           ;
; QR11     ; 0 / 0 ( -- )     ; --            ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage        ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A6       ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A8       ; 567        ; 1A       ; ^MSEL2                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A9       ;            ;          ; TEMPDIODEp                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A10      ; 595        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A11      ; 596        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A13      ; 604        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A14      ; 608        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A16      ; 618        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A17      ; 648        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A18      ; 652        ; 7C       ; JVC_CS                          ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 662        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A20      ; 664        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A21      ; 665        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A22      ; 667        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A23      ; 669        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A24      ; 679        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A25      ; 678        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A26      ; 720        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A27      ; 727        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A28      ; 726        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A29      ; 735        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; A31      ; 733        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; A32      ; 2          ; 1A       ; altera_reserved_ntrst           ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; A33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A34      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; A35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; A38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA1      ; 884        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA2      ; 885        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA5      ; 478        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA6      ;            ; QR1      ; VCCH_GXBR1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA7      ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA10     ;            ;          ; VCCA_PLL_R3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA11     ;            ;          ; VCCD_PLL_R3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA12     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA13     ;            ; 5C       ; VCCPD5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AA14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA20     ;            ;          ; DNU                             ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AA21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA26     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA27     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AA28     ;            ;          ; VCCD_PLL_L3                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA29     ;            ;          ; VCCA_PLL_L3                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA30     ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AA31     ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AA33     ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AA34     ;            ; QL1      ; VCCH_GXBL1                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AA35     ; 93         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AA38     ; 806        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AA39     ; 807        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB3      ; 882        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB4      ; 883        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB5      ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB6      ; 477        ; 6C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB9      ; 462        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB10     ; 463        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB11     ; 464        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB12     ; 467        ; 5C       ; SW[1]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB13     ; 468        ; 5C       ; SW[0]                           ; input  ; 3.0-V PCI-X  ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AB14     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB16     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB17     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB18     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB22     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB24     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB25     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB26     ;            ; 2A       ; VCCPD2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AB27     ; 107        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 108        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB29     ;            ; 2C       ; VREFB2CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AB30     ; 103        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB31     ; 104        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AB32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AB33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB34     ; 94         ; 1C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AB35     ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AB36     ; 808        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB37     ; 809        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AB38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AB39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC1      ; 880        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC2      ; 881        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC5      ; 475        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC6      ; 476        ; 5C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC8      ; 461        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC10     ; 471        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC11     ; 472        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC13     ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AC14     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC15     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC19     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC20     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC21     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC22     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC23     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC25     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AC26     ; 139        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC28     ; 111        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC29     ; 112        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC31     ; 101        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC32     ; 102        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AC33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC34     ; 95         ; 2C       ; GND+                            ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AC35     ; 96         ; 2C       ; OSC_50_BANK2                    ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; AC36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AC38     ; 810        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AC39     ; 811        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD3      ; 878        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD4      ; 879        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD5      ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD8      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD9      ; 455        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD10     ; 456        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD11     ;            ; 5C       ; VREFB5CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AD12     ; 431        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD13     ; 432        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD14     ;            ; 4A       ; VCCPD4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD15     ; 380        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4B       ; VCCPD4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD17     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD18     ;            ; 4C       ; VCCPD4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD19     ; 300        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 3C       ; VCCPD3C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD21     ; 267        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD22     ;            ; 3B       ; VCCPD3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD24     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AD25     ; 190        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 140        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 143        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 119        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD29     ; 120        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD30     ; 127        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD31     ; 128        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AD32     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD34     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD35     ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AD36     ; 812        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD37     ; 813        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AD38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AD39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE1      ; 876        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE2      ; 877        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE5      ; 473        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE6      ;            ; QR0      ; VCCH_GXBR0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE7      ;            ; QR0      ; VCCL_GXBR0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE9      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AE10     ; 443        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE11     ; 444        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE12     ; 427        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE13     ; 428        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE14     ; 378        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 381        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 344        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 325        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 305        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 302        ; 4C       ; JVC_DATAIN                      ; input  ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 269        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 270        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 246        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 243        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 194        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 191        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 163        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 144        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 123        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE29     ; 124        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE30     ; 135        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE31     ; 136        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AE33     ;            ; QL0      ; VCCL_GXBL0                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; AE34     ;            ; QL0      ; VCCH_GXBL0                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; AE35     ; 98         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AE36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AE38     ; 814        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AE39     ; 815        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF3      ; 874        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF4      ; 875        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF5      ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF6      ; 474        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF8      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF10     ; 447        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF11     ; 448        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF13     ; 404        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF14     ; 379        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF16     ; 345        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 326        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF19     ; 303        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 268        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF22     ; 245        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 247        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF25     ; 193        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 164        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF28     ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AF29     ; 131        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF32     ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AF33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF34     ; 97         ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AF35     ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AF36     ; 816        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF37     ; 817        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AF38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AF39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG1      ; 872        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG2      ; 873        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG5      ; 469        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG6      ; 470        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG7      ; 459        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG8      ; 460        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG9      ; 451        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG10     ; 452        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG11     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AG12     ; 400        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG13     ; 403        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG14     ; 376        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG15     ; 377        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG16     ; 329        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG17     ; 327        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 304        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 301        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG20     ; 266        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG21     ; 271        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 244        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG23     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG24     ; 226        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG25     ; 192        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AG26     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG27     ; 175        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG28     ; 171        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG29     ; 155        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG30     ; 132        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG31     ; 115        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG32     ; 116        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AG33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AG34     ; 99         ; 2C       ; pclk0p                          ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AG35     ; 100        ; 2C       ; pclk0n                          ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AG36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AG38     ; 818        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AG39     ; 819        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH3      ; 870        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH4      ; 871        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH5      ; 465        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH6      ; 466        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AH8      ; 435        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH9      ; 436        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH10     ; 424        ; 5A       ; pclk1p                          ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; AH11     ; 396        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH12     ; 399        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH13     ; 372        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH14     ; 374        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH16     ; 328        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH17     ; 324        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 296        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 297        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH20     ; 275        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH21     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AH22     ; 242        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 253        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH24     ; 227        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH25     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH26     ; 198        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AH27     ; 176        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH28     ; 172        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH29     ; 156        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH30     ; 148        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH31     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AH32     ; 121        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH33     ; 122        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH34     ; 109        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH35     ; 110        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AH36     ; 820        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH37     ; 821        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AH38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AH39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ1      ; 868        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ2      ; 869        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ5      ; 457        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ6      ; 458        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ8      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AJ9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ10     ; 423        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ11     ; 395        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ13     ; 370        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ14     ; 375        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ16     ; 320        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ17     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ19     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ20     ; 274        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ22     ; 251        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ23     ; 252        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ25     ; 201        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ26     ; 197        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AJ27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ28     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AJ29     ; 183        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ31     ; 147        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ32     ; 133        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ34     ; 105        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ35     ; 106        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AJ36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AJ38     ; 822        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AJ39     ; 823        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK3      ; 866        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK4      ; 867        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK5      ; 453        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK6      ; 454        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK7      ; 439        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK8      ; 440        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK9      ; 416        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK11     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK12     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK13     ; 371        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK14     ; 373        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK15     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK16     ; 322        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK17     ; 318        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK18     ;            ; --       ; VCC_CLKIN4C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK19     ;            ;          ; VCCD_PLL_B2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK20     ;            ;          ; VCCD_PLL_B1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; AK21     ;            ; --       ; VCC_CLKIN3C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AK22     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AK23     ; 249        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK24     ; 250        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK25     ; 200        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK26     ; 196        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK27     ; 195        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AK28     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V ; --         ;                 ; --       ; --           ;
; AK29     ; 184        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK30     ; 167        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK31     ; 159        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK32     ; 151        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK33     ; 134        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK34     ; 113        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK35     ; 114        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AK36     ; 824        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK37     ; 825        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AK38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AK39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL1      ; 864        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL2      ; 865        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL5      ; 449        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL6      ; 450        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL7      ;            ; 5C       ; VCCIO5C                         ; power  ;              ; 3.0V           ; --         ;                 ; --       ; --           ;
; AL8      ; 420        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL9      ; 415        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL10     ; 388        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL11     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL12     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL13     ; 366        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL14     ; 368        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL15     ; 365        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL16     ; 323        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL17     ; 319        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL18     ;            ; 4C       ; VREFB4CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL19     ;            ;          ; VCCA_PLL_B2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL20     ;            ;          ; VCCA_PLL_B1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL21     ; 258        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL22     ; 259        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL23     ; 248        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL24     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AL25     ; 219        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL26     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL27     ; 199        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AL28     ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL29     ; 179        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL30     ; 168        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL31     ; 160        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL32     ; 152        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL33     ;            ; 2C       ; VCCIO2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AL34     ; 117        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL35     ; 118        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AL36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AL38     ; 826        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AL39     ; 827        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AM1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM3      ; 862        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM4      ; 863        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM5      ; 441        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM6      ; 442        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM7      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM8      ; 419        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM10     ; 387        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM11     ; 382        ; 1A       ; ^nIO_PULLUP                     ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM13     ; 367        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM14     ; 369        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM16     ;            ; 4B       ; VREFB4BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AM17     ; 321        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM19     ; 313        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM20     ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; AM21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM22     ; 257        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM23     ; 255        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM25     ; 230        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM26     ; 217        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AM27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM28     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM29     ; 180        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM31     ; 165        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM32     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AM33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM34     ; 129        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM35     ; 130        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AM36     ; 828        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM37     ; 829        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AM38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AM39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN1      ; 860        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN2      ; 861        ; QR0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN5      ; 445        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN6      ; 446        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN7      ; 412        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN8      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AN9      ; 408        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN10     ; 392        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN11     ; 386        ; 1A       ; ^ASDO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN12     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN13     ; 364        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN14     ; 361        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN15     ; 342        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN16     ; 332        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN17     ; 333        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN18     ; 314        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN19     ; 312        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN20     ; 292        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN21     ; 279        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN22     ; 256        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN23     ; 254        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN24     ; 233        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN25     ; 231        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN26     ; 216        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN27     ; 214        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AN28     ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AN29     ; 189        ; 1A       ; ^nCE                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AN30     ; 161        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN31     ; 166        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN32     ; 137        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN33     ; 141        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN34     ; 125        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN35     ; 126        ; 2C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AN36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AN38     ; 830        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AN39     ; 831        ; QL0      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; AP1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP3      ; 858        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP4      ; 859        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP5      ; 437        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP6      ; 438        ; 5C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP7      ; 411        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP8      ; 414        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP9      ; 407        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP10     ; 391        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP11     ; 385        ; 1A       ; ^nCSO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP12     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP13     ; 360        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP14     ; 358        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP15     ; 343        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP16     ; 334        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP17     ; 330        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP18     ; 315        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP19     ; 317        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP20     ; 293        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP21     ; 278        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP22     ;            ; 3C       ; VREFB3CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; AP23     ; 263        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP24     ; 232        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP25     ; 234        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP26     ; 218        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP27     ; 215        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP28     ; 221        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AP29     ; 188        ; 1A       ; ^PORSEL                         ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP30     ; 162        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP31     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AP32     ; 157        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP33     ; 138        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP34     ; 142        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP35     ; 153        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AP36     ; 832        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP37     ; 833        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AP38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AP39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR1      ; 856        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR2      ; 857        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR5      ; 430        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR7      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR8      ; 413        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR10     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR11     ; 384        ; 1A       ; ^DCLK                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR13     ; 362        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR14     ; 359        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR16     ; 335        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR17     ; 331        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR19     ; 316        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR20     ; 290        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR22     ; 285        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR23     ; 262        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR25     ; 235        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR26     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR28     ; 220        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AR29     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AR30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR31     ; 173        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR32     ; 158        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR34     ; 146        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR35     ; 154        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AR36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AR38     ; 834        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AR39     ; 835        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT3      ; 854        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT4      ; 855        ; QR0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT5      ; 429        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT6      ; 422        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT7      ; 418        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT8      ; 410        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT9      ; 406        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT10     ; 398        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT11     ; 383        ; 1A       ; ^nCEO                           ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT12     ; 356        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT13     ; 363        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT14     ; 348        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT15     ; 341        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT16     ; 337        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT17     ; 308        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT18     ; 306        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT19     ; 298        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT20     ; 291        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT21     ; 284        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT22     ; 281        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT23     ; 265        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT24     ; 261        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT25     ; 238        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT26     ; 237        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT27     ; 229        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT28     ; 225        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT29     ; 222        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AT30     ; 174        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT31     ; 169        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT32     ; 177        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT33     ; 149        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT34     ; 145        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AT35     ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AT36     ; 836        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT37     ; 837        ; QL0      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AT38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AT39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU1      ; 852        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU2      ; 853        ; QR0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU4      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU5      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU6      ; 421        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU7      ; 417        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU8      ; 409        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU9      ; 405        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU10     ; 397        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU11     ; 354        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU12     ; 357        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU13     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU14     ; 349        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU15     ; 340        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU16     ; 338        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU17     ; 310        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU18     ; 307        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU19     ; 299        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU20     ; 294        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU21     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU22     ; 280        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU23     ; 264        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU24     ; 260        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU25     ; 239        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU26     ; 236        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU27     ; 228        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU28     ; 224        ; 3A       ; pclk1n                          ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; AU29     ; 223        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AU30     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AU31     ; 170        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU32     ; 178        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU33     ; 150        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU34     ; 181        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AU35     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU36     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AU38     ; 838        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AU39     ; 839        ; QL0      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV1      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV2      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV4      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV5      ; 426        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV6      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV7      ; 390        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV8      ; 394        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV9      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV10     ; 402        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV11     ; 355        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV12     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV13     ; 350        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV14     ; 346        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV15     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV16     ; 339        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV17     ; 311        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV18     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV19     ; 288        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV20     ; 295        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV21     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV22     ; 283        ; 3C       ; OSC_50_BANK3                    ; input  ; 1.8 V        ;                ; Column I/O ; Y               ; no       ; Off          ;
; AV23     ; 277        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV24     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV25     ; 273        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV26     ; 241        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV27     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV28     ; 213        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV29     ; 209        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV30     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV31     ; 206        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV32     ; 205        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AV33     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV34     ; 182        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AV35     ; 187        ; 1A       ; ^CONF_DONE                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV36     ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AV37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV38     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AV39     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW2      ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW3      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW4      ; 425        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW5      ; 433        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW6      ; 434        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW7      ; 389        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW8      ; 393        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW9      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW10     ; 401        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; AW11     ; 353        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW12     ; 352        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW13     ; 351        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW14     ; 347        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW15     ;            ; 4B       ; VCCIO4B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW16     ; 336        ; 4B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW17     ;            ; 4C       ; VCCIO4C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; AW18     ; 309        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW19     ; 289        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW20     ; 286        ; 4C       ; JVC_CLK                         ; output ; 2.5 V        ;                ; Column I/O ; N               ; no       ; Off          ;
; AW21     ; 287        ; 4C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW22     ; 282        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW23     ; 276        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW24     ;            ; 3C       ; VCCIO3C                         ; power  ;              ; 1.8V           ; --         ;                 ; --       ; --           ;
; AW25     ; 272        ; 3C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW26     ; 240        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW27     ; 211        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW28     ; 210        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW29     ; 212        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW30     ; 208        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW31     ; 207        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW32     ; 204        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW33     ; 203        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW34     ; 202        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; AW35     ; 186        ; 1A       ; ^nSTATUS                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW36     ; 185        ; 1A       ; ^nCONFIG                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; AW37     ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; AW38     ;            ;          ; RREF                            ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B3       ; 922        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B4       ; 923        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B5       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B10      ; 598        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B11      ; 597        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B13      ; 605        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B14      ; 609        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B16      ; 620        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B17      ; 649        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B19      ; 653        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B20      ; 663        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B22      ; 666        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B23      ; 668        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B25      ; 717        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B26      ; 719        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B28      ; 731        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B29      ; 734        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B31      ; 732        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; B32      ; 19         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; B33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B35      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B36      ; 768        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B37      ; 769        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; B38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; B39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C1       ; 920        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C2       ; 921        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C5       ; 556        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C6       ; 564        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C7       ; 544        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C8       ; 548        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C9       ; 552        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C10      ; 560        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C11      ; 594        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C12      ; 603        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C13      ; 602        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C14      ; 600        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C15      ; 616        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C16      ; 621        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C17      ; 634        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C18      ; 638        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C19      ; 656        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C20      ; 660        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C21      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C22      ; 675        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C23      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; C24      ; 683        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C25      ; 716        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C26      ; 718        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C27      ; 728        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C28      ; 730        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C29      ; 736        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C30      ; 737        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; C31      ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C32      ; 20         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C33      ; 23         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C34      ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C35      ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; C36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; C38      ; 770        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; C39      ; 771        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D3       ; 918        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D4       ; 919        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D5       ; 555        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D6       ; 563        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D7       ; 543        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D8       ; 547        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D9       ; 551        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D10      ; 559        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 599        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D13      ; 590        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D14      ; 601        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D15      ; 617        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D16      ; 619        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D17      ; 636        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D18      ; 639        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D19      ; 657        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D20      ; 661        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D21      ; 674        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D22      ; 693        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D23      ; 695        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D24      ; 682        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D25      ; 713        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D26      ; 721        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D27      ; 729        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D28      ; 740        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D29      ; 743        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; D30      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D31      ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; D33      ; 24         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D34      ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D35      ; 16         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; D36      ; 772        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D37      ; 773        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; D38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; D39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E1       ; 916        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E2       ; 917        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E5       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E7       ; 524        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E10      ; 540        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; TEMPDIODEn                      ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E13      ; 588        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E14      ; 592        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E16      ; 611        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E17      ; 637        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E19      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E20      ;            ; 7C       ; VREFB7CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; E21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E22      ; 692        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E23      ; 694        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E25      ; 715        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E26      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E28      ; 739        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E29      ; 742        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E31      ; 31         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E32      ; 35         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E34      ; 39         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; E35      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; E36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; E38      ; 774        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; E39      ; 775        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F3       ; 914        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F4       ; 915        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F5       ; 528        ; 6A       ; ADB_OE                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; F6       ; 532        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 523        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F8       ; 520        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 536        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 539        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F12      ; 591        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F13      ; 589        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F14      ; 593        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F15      ; 615        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F16      ; 612        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F17      ; 635        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F18      ; 640        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F19      ; 644        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F20      ; 643        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F21      ; 671        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; F23      ; 697        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F24      ; 711        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F25      ; 714        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F26      ; 723        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F27      ; 741        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F28      ; 738        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; F29      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; F30      ; 4          ; 1A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; F31      ; 32         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F32      ; 36         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F33      ; 47         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F34      ; 40         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F35      ; 43         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; F36      ; 776        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F37      ; 777        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; F38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; F39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G1       ; 912        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 913        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G5       ; 527        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 531        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 526        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 519        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G9       ; 535        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 566        ; 6A       ; ADA_D[12]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; G11      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; G13      ; 584        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G14      ; 586        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G15      ; 610        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G16      ; 613        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G17      ; 614        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G18      ; 641        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G19      ; 645        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G20      ; 642        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G21      ; 670        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G22      ; 688        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G23      ; 696        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G24      ; 710        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G25      ; 712        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G26      ; 722        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G27      ; 744        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G28      ; 747        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G29      ; 749        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; G30      ; 3          ; 1A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; G31      ; 27         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G32      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G33      ; 48         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G34      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; G35      ; 44         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; G36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; G38      ; 778        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; G39      ; 779        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H3       ; 910        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H4       ; 911        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H5       ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H7       ; 525        ; 6A       ; ADA_SPI_CS                      ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H10      ; 565        ; 6A       ; ADA_D[13]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ; 568        ; 1A       ; ^MSEL1                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H13      ; 585        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H14      ; 587        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H16      ;            ; 7B       ; VREFB7BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H17      ; 632        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H19      ; 650        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H22      ; 687        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H23      ; 691        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H25      ;            ; 8B       ; VREFB8BN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; H26      ; 745        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H28      ; 746        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; H29      ;            ; --       ; VCCAUX                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; H30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H31      ; 28         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H32      ; 17         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H34      ; 52         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H35      ; 51         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; H36      ; 780        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H37      ; 781        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; H38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; H39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J1       ; 908        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 909        ; QR2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J5       ; 516        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 515        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 518        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 550        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 546        ; 6A       ; ADA_D[10]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J10      ; 562        ; 6A       ; ADA_D[8]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ; 569        ; 1A       ; ^MSEL0                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; J12      ; 583        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J13      ; 582        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J15      ; 606        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J16      ; 628        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J17      ; 633        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J18      ; 647        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ;          ; VCCA_PLL_T2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J20      ;            ;          ; VCCA_PLL_T1                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J21      ;            ; 8C       ; VREFB8CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; J22      ; 686        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J23      ; 690        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J24      ; 699        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J25      ; 701        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J26      ; 748        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J27      ; 755        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; J28      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J29      ; 0          ; 1A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; J30      ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J31      ;            ; 1A       ; VCCIO1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; J32      ; 18         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J33      ; 45         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J34      ; 56         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J35      ; 55         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; J36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; J38      ; 782        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; J39      ; 783        ; QL2      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K3       ; 906        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K4       ; 907        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K5       ; 512        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 511        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 517        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 549        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 545        ; 6A       ; ADA_D[11]                       ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K10      ; 561        ; 6A       ; ADA_D[9]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ;            ; --       ; VCCBAT                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K12      ; 578        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K13      ; 576        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K14      ; 580        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K15      ; 607        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K16      ; 629        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K17      ; 630        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K18      ;            ; --       ; VCC_CLKIN7C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCD_PLL_T2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; VCCD_PLL_T1                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; K21      ;            ; --       ; VCC_CLKIN8C                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K22      ; 689        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K23      ; 703        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K24      ; 698        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K25      ;            ; 8B       ; VCCIO8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K26      ; 751        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K27      ; 754        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K28      ; 753        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; K29      ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K30      ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K31      ; 33         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K32      ; 46         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K33      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; K34      ; 60         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K35      ; 59         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; K36      ; 784        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K37      ; 785        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; K38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; K39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L1       ; 904        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L2       ; 905        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L5       ; 504        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L7       ; 514        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 513        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L10      ; 542        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L11      ; 554        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L13      ; 577        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L14      ; 581        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L16      ; 631        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L17      ;            ; 7B       ; VCCIO7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L19      ; 655        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L20      ; 673        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L22      ;            ; 8C       ; VCCIO8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; L23      ; 702        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L25      ; 752        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L26      ; 750        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; L27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L28      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L29      ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L31      ; 34         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L32      ; 53         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L34      ; 72         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L35      ; 71         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; L36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; L38      ; 786        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; L39      ; 787        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M3       ; 902        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M4       ; 903        ; QR2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M5       ;            ; --       ; VCCA_R                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M6       ; 503        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 510        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 509        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ; 6A       ; VCCIO6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M10      ; 541        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M11      ; 553        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M12      ; 558        ; 6A       ; ADA_D[4]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M13      ; 570        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M14      ; 579        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M16      ; 624        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M17      ; 627        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M18      ;            ; 7C       ; VCCIO7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M19      ; 654        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M20      ; 672        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M21      ; 680        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M22      ; 685        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M23      ; 705        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M24      ; 700        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M25      ; 756        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M26      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M27      ; 761        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; M28      ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M29      ; 29         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M30      ; 25         ; 1A       ; LED[6]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; M31      ; 21         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M32      ; 54         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M33      ; 68         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M34      ; 67         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; M35      ;            ; --       ; VCCA_L                          ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; M36      ; 788        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M37      ; 789        ; QL2      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; M38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; M39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N1       ; 900        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N2       ; 901        ; QR2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N5       ; 500        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 499        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 508        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 507        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 497        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N10      ; 538        ; 6A       ; ADA_D[6]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N11      ; 537        ; 6A       ; ADA_D[7]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N12      ; 557        ; 6A       ; ADA_D[5]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N13      ; 571        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N14      ; 572        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N15      ; 574        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N16      ; 625        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N17      ; 626        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N19      ; 658        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N20      ; 676        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N21      ; 684        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N22      ; 704        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N23      ; 707        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N25      ; 757        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N26      ; 759        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; N27      ; 1          ; 1A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                ; --         ; N               ; no       ; Off          ;
; N28      ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N29      ; 30         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N30      ; 26         ; 1A       ; LED[7]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; N31      ; 22         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N32      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; N33      ; 64         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N34      ; 63         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N35      ; 79         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; N36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; N38      ; 790        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; N39      ; 791        ; QL2      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P3       ; 898        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P4       ; 899        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P6       ; 496        ; 6C       ; ANALOG_SDA                      ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P8       ; 498        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P10      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; P11      ;            ; 6A       ; VREFB6AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P13      ; 530        ; 6A       ; ADA_OE                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P14      ; 573        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P16      ; 622        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P17      ; 623        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P18      ; 651        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P19      ; 659        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P20      ; 677        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P22      ; 709        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P23      ; 706        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P24      ; 724        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P25      ; 760        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P26      ; 758        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; P27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P28      ;            ; 1A       ; VREFB1AN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; P29      ; 49         ; 1A       ; LED[3]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; P30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P31      ; 58         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P32      ; 57         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P34      ; 80         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; P35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; P36      ; 792        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P37      ; 793        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; P38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; P39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R1       ; 896        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R2       ; 897        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R5       ; 492        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 491        ; 6C       ; ANALOG_CSL                      ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 495        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 506        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 505        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R10      ; 502        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R11      ; 534        ; 6A       ; ADA_D[2]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R12      ; 533        ; 6A       ; ADA_D[3]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R13      ; 529        ; 6A       ; ADA_OR                          ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R14      ; 575        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ; 7A       ; VCCPD7A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R17      ;            ; 7B       ; VCCPD7B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R18      ; 646        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R19      ;            ; 7C       ; VCCPD7C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R20      ; 681        ; 8C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R21      ;            ; 8C       ; VCCPD8C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R22      ; 708        ; 8B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R23      ;            ; 8B       ; VCCPD8B                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R24      ; 725        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Column I/O ;                 ; no       ; On           ;
; R25      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; R26      ;            ;          ; NC                              ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R27      ; 41         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 37         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R29      ; 50         ; 1A       ; LED[2]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; R30      ; 74         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R31      ; 73         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R32      ; 66         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R33      ; 65         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R34      ; 84         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R35      ; 83         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; R36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; R38      ; 794        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; R39      ; 795        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T3       ; 894        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T4       ; 895        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T9       ; 490        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T10      ; 501        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T12      ; 522        ; 6A       ; ADA_D[0]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T13      ; 521        ; 6A       ; ADA_D[1]                        ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; T27      ; 42         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T28      ; 38         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T29      ;            ; 1C       ; VCCIO1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; T30      ; 62         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T31      ; 61         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; T32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; T36      ; 796        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T37      ; 797        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; T38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; T39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U1       ; 892        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U2       ; 893        ; QR1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U5       ; 488        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U6       ;            ; QR2      ; VCCH_GXBR2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U7       ;            ; QR2      ; VCCL_GXBR2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U10      ; 489        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ; 6C       ; VREFB6CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U13      ;            ; 6A       ; VCCPD6A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U26      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U27      ;            ; 1A       ; VCCPD1A                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; U28      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U29      ;            ; 1C       ; VREFB1CN0                       ; power  ;              ;                ; --         ;                 ; --       ; --           ;
; U30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U31      ; 76         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; U33      ;            ; QL2      ; VCCL_GXBL2                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; U34      ;            ; QL2      ; VCCH_GXBL2                      ; power  ;              ; 1.4V           ; --         ;                 ; --       ; --           ;
; U35      ; 87         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; U36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; U38      ; 798        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; U39      ; 799        ; QL1      ; GXB_GND*                        ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V3       ; 890        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V4       ; 891        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V5       ;            ; --       ; VCCT_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V6       ; 487        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V9       ; 494        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V10      ; 493        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V11      ; 486        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V12      ; 485        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V13      ;            ; 6C       ; VCCIO6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; V14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V26      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V27      ; 81         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 69         ; 1C       ; LED[0]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V29      ; 86         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V30      ; 85         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V31      ; 75         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; V32      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; V33      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V34      ; 88         ; 1C       ; CPU_RESET_n                     ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; V35      ;            ; --       ; VCCT_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; V36      ; 800        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V37      ; 801        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; V38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; V39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W1       ; 888        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W2       ; 889        ; QR1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W5       ; 480        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W6       ; 479        ; 6C       ; ADA_DCO                         ; input  ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ; 484        ; 6C       ; JVC_DATAOUT                     ; output ; 2.5 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W8       ; 483        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W11      ; 482        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W12      ; 481        ; 6C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W13      ;            ; 6C       ; VCCPD6C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W15      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W17      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W19      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W21      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W22      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W23      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W24      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W25      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W26      ; 82         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W27      ;            ; 1C       ; VCCPD1C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; W28      ; 70         ; 1C       ; LED[1]                          ; output ; 2.5 V        ;                ; Row I/O    ; Y               ; no       ; Off          ;
; W29      ; 78         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W30      ; 77         ; 1C       ; ~ALTERA_DATA0~ / RESERVED_INPUT ; input  ; 1.8 V        ;                ; Row I/O    ; N               ; no       ; Off          ;
; W31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; W32      ; 90         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W33      ; 89         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W34      ; 92         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W35      ; 91         ; 1C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                ; Row I/O    ;                 ; no       ; On           ;
; W36      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W37      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; W38      ; 802        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; W39      ; 803        ; QL1      ; GXB_GND*                        ;        ;              ;                ; Row I/O    ;                 ; --       ; --           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y3       ; 886        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y4       ; 887        ; QR1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y5       ;            ; --       ; VCCR_R                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y6       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y7       ;            ; QR1      ; VCCL_GXBR1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCCHIP_R                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y10      ;            ;          ; VCCA_PLL_R2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y11      ;            ;          ; VCCD_PLL_R2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCCPT                           ; power  ;              ; 1.5V           ; --         ;                 ; --       ; --           ;
; Y14      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y16      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y17      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y18      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y19      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y20      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y21      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y22      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y23      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y24      ;            ; --       ; VCC                             ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y26      ;            ; 2C       ; VCCPD2C                         ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y27      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y28      ;            ;          ; VCCD_PLL_L2                     ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y29      ;            ;          ; VCCA_PLL_L2                     ; power  ;              ; 2.5V           ; --         ;                 ; --       ; --           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y31      ;            ; --       ; VCCHIP_L                        ; power  ;              ; 0.9V           ; --         ;                 ; --       ; --           ;
; Y32      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y33      ;            ; QL1      ; VCCL_GXBL1                      ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y34      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y35      ;            ; --       ; VCCR_L                          ; power  ;              ; 1.1V           ; --         ;                 ; --       ; --           ;
; Y36      ; 804        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y37      ; 805        ; QL1      ; GXB_NC                          ;        ;              ;                ; --         ;                 ; --       ; --           ;
; Y38      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
; Y39      ;            ;          ; GND                             ; gnd    ;              ;                ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+----------------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                          ;
+-------------------------------+----------------------------------------------------------------------+
; Name                          ; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------+
; SDC pin name                  ; inst|altpll_component|auto_generated|pll1                            ;
; PLL type                      ; Left/Right                                                           ;
; PLL mode                      ; Normal                                                               ;
; Compensate clock              ; clock0                                                               ;
; Compensated input/output pins ; --                                                                   ;
; Switchover type               ; --                                                                   ;
; Input frequency 0             ; 50.0 MHz                                                             ;
; Input frequency 1             ; --                                                                   ;
; Nominal PFD frequency         ; 50.0 MHz                                                             ;
; Nominal VCO frequency         ; 699.8 MHz                                                            ;
; VCO post scale                ; 2                                                                    ;
; VCO frequency control         ; Auto                                                                 ;
; VCO phase shift step          ; 178 ps                                                               ;
; VCO multiply                  ; --                                                                   ;
; VCO divide                    ; --                                                                   ;
; DPA multiply                  ; --                                                                   ;
; DPA divide                    ; --                                                                   ;
; DPA divider counter value     ; 1                                                                    ;
; Freq min lock                 ; 21.44 MHz                                                            ;
; Freq max lock                 ; 57.14 MHz                                                            ;
; M VCO Tap                     ; 0                                                                    ;
; M Initial                     ; 1                                                                    ;
; M value                       ; 14                                                                   ;
; N value                       ; 1                                                                    ;
; Charge pump current           ; setting 0                                                            ;
; Loop filter resistance        ; setting 27                                                           ;
; Loop filter capacitance       ; setting 0                                                            ;
; Bandwidth                     ; 340 kHz to 490 kHz                                                   ;
; Real time reconfigurable      ; Off                                                                  ;
; Scan chain MIF file           ; --                                                                   ;
; Preserve PLL counter order    ; Off                                                                  ;
; PLL location                  ; PLL_L3                                                               ;
; Inclk0 signal                 ; OSC_50_BANK2                                                         ;
; Inclk1 signal                 ; --                                                                   ;
; Inclk0 signal type            ; Global Clock                                                         ;
; Inclk1 signal type            ; --                                                                   ;
+-------------------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; Name                                                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                     ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+
; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[0] ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)      ; 6.43 (178 ps)    ; 50/50      ; C0      ; 7             ; 4/3 Odd    ; --            ; 1       ; 0       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[2] ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 180 (5000 ps) ; 6.43 (178 ps)    ; 50/50      ; C1      ; 7             ; 4/3 Odd    ; --            ; 4       ; 4       ; inst|altpll_component|auto_generated|pll1|clk[2] ;
; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[3] ; clock3       ; 2    ; 1   ; 100.0 MHz        ; 270 (7500 ps) ; 6.43 (178 ps)    ; 50/50      ; C2      ; 7             ; 4/3 Odd    ; --            ; 6       ; 2       ; inst|altpll_component|auto_generated|pll1|clk[3] ;
+------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; SSTL-15 Class I                  ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class I  ; 0 pF  ; Not Available                      ;
; SSTL-15 Class II                 ; 0 pF  ; Not Available                      ;
; Differential 1.5-V SSTL Class II ; 0 pF  ; Not Available                      ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_1R                        ; 0 pF  ; Not Available                      ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_1R                   ; 0 pF  ; Not Available                      ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; HCSL                             ; 0 pF  ; Not Available                      ;
; 2.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.5-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.2-V PCML                       ; 0 pF  ; Not Available                      ;
; 1.4-V PCML                       ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Combinational ALUTs ; Memory ALUTs ; LUT_REGs ; ALMs      ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M9Ks ; M144Ks ; DSP Elements ; DSP 9x9 ; DSP 12x12 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; Combinational with no register ; Register-Only      ; Combinational with a register ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                     ; Library Name ;
;                                                                                                         ;                     ;              ;          ;           ;                           ;               ;                   ;      ;        ;              ;         ;           ;           ;           ;      ;              ; ALUT/register pair             ; ALUT/register pair ; ALUT/register pair            ;                                                                                                                                                                                                                                                                                                                                         ;              ;
+---------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE3_dsp_design_top                                                                                     ; 677 (4)             ; 0 (0)        ; 0 (0)    ; 1050 (17) ; 1613 (14)                 ; 14 (14)       ; 139264            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 40   ; 0            ; 382 (4)                        ; 1318 (14)          ; 295 (0)                       ; |DE3_dsp_design_top                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |IOV_A3V3_B1V8_C2V5_D3V3:inst2|                                                                      ; 104 (4)             ; 0 (0)        ; 0 (0)    ; 82 (2)    ; 98 (4)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 47 (0)                         ; 41 (0)             ; 57 (4)                        ; |DE3_dsp_design_top|IOV_A3V3_B1V8_C2V5_D3V3:inst2                                                                                                                                                                                                                                                                                       ;              ;
;       |POWER_CONFIG_IF:m00|                                                                             ; 60 (60)             ; 0 (0)        ; 0 (0)    ; 58 (58)   ; 59 (59)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 35 (35)                        ; 35 (35)            ; 25 (25)                       ; |DE3_dsp_design_top|IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00                                                                                                                                                                                                                                                                   ;              ;
;       |WIRE4_INTERFACE:m01|                                                                             ; 40 (40)             ; 0 (0)        ; 0 (0)    ; 34 (34)   ; 35 (35)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 6 (6)              ; 29 (29)                       ; |DE3_dsp_design_top|IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01                                                                                                                                                                                                                                                                   ;              ;
;    |OneBigTap:inst1|                                                                                    ; 53 (0)              ; 0 (0)        ; 0 (0)    ; 50 (0)    ; 66 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 30 (0)                         ; 43 (0)             ; 23 (0)                        ; |DE3_dsp_design_top|OneBigTap:inst1                                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_signaltap:sld_signaltap_component|                                                           ; 53 (0)              ; 0 (0)        ; 0 (0)    ; 50 (0)    ; 66 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 30 (0)                         ; 43 (0)             ; 23 (0)                        ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component                                                                                                                                                                                                                                                               ;              ;
;          |sld_signaltap_impl:sld_signaltap_body|                                                        ; 53 (10)             ; 0 (0)        ; 0 (0)    ; 50 (10)   ; 66 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 30 (6)                         ; 43 (5)             ; 23 (4)                        ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                         ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 1 (1)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ;              ;
;             |lpm_shiftreg:status_register|                                                              ; 16 (16)             ; 0 (0)        ; 0 (0)    ; 17 (17)   ; 16 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 13 (13)                        ; 14 (14)            ; 4 (4)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 8 (8)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 0 (0)              ; 12 (12)                       ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ;              ;
;             |sld_ela_control:ela_control|                                                               ; 3 (1)               ; 0 (0)        ; 0 (0)    ; 13 (1)    ; 21 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 17 (0)             ; 4 (1)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 4 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (0)              ; 1 (0)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 3 (3)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 3 (3)              ; 0 (0)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ;              ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ;              ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ;              ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 7 (1)     ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (0)              ; 2 (1)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ;              ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 7 (7)              ; 1 (1)                         ; |DE3_dsp_design_top|OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ;              ;
;    |a2d_data:inst38|                                                                                    ; 25 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (0)                         ; 18 (0)             ; 6 (0)                         ; |DE3_dsp_design_top|a2d_data:inst38                                                                                                                                                                                                                                                                                                     ;              ;
;       |altsource_probe:altsource_probe_component|                                                       ; 25 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (0)                         ; 18 (0)             ; 6 (0)                         ; |DE3_dsp_design_top|a2d_data:inst38|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                           ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                               ; 25 (3)              ; 0 (0)        ; 0 (0)    ; 22 (1)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 19 (3)                         ; 18 (0)             ; 6 (0)                         ; |DE3_dsp_design_top|a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                            ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                    ; 22 (8)              ; 0 (0)        ; 0 (0)    ; 21 (12)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (6)                         ; 18 (15)            ; 6 (2)                         ; |DE3_dsp_design_top|a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                     ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                              ; 14 (14)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 3 (3)              ; 5 (5)                         ; |DE3_dsp_design_top|a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                           ;              ;
;    |altpll0:inst|                                                                                       ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|altpll0:inst                                                                                                                                                                                                                                                                                                        ;              ;
;       |altpll:altpll_component|                                                                         ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|altpll0:inst|altpll:altpll_component                                                                                                                                                                                                                                                                                ;              ;
;          |altpll_ams2:auto_generated|                                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated                                                                                                                                                                                                                                                     ;              ;
;    |fir_out:inst39|                                                                                     ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|fir_out:inst39                                                                                                                                                                                                                                                                                                      ;              ;
;       |altsource_probe:altsource_probe_component|                                                       ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|fir_out:inst39|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                            ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                               ; 22 (2)              ; 0 (0)        ; 0 (0)    ; 22 (1)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (2)                         ; 19 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                             ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                    ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 21 (12)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 19 (15)            ; 5 (2)                         ; |DE3_dsp_design_top|fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                      ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                              ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE3_dsp_design_top|fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                            ;              ;
;    |lpm_counter0:inst23|                                                                                ; 28 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)    ; 28 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 28 (0)                        ; |DE3_dsp_design_top|lpm_counter0:inst23                                                                                                                                                                                                                                                                                                 ;              ;
;       |lpm_counter:lpm_counter_component|                                                               ; 28 (0)              ; 0 (0)        ; 0 (0)    ; 14 (0)    ; 28 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 28 (0)                        ; |DE3_dsp_design_top|lpm_counter0:inst23|lpm_counter:lpm_counter_component                                                                                                                                                                                                                                                               ;              ;
;          |cntr_mnh:auto_generated|                                                                      ; 28 (28)             ; 0 (0)        ; 0 (0)    ; 14 (14)   ; 28 (28)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 28 (28)                       ; |DE3_dsp_design_top|lpm_counter0:inst23|lpm_counter:lpm_counter_component|cntr_mnh:auto_generated                                                                                                                                                                                                                                       ;              ;
;    |p_sine:inst37|                                                                                      ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|p_sine:inst37                                                                                                                                                                                                                                                                                                       ;              ;
;       |altsource_probe:altsource_probe_component|                                                       ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 19 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|p_sine:inst37|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                             ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                               ; 22 (2)              ; 0 (0)        ; 0 (0)    ; 22 (1)    ; 24 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (2)                         ; 19 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                              ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                    ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 21 (13)   ; 24 (16)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 19 (15)            ; 5 (2)                         ; |DE3_dsp_design_top|p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                       ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                              ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE3_dsp_design_top|p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                             ;              ;
;    |sine_10:inst36|                                                                                     ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|sine_10:inst36                                                                                                                                                                                                                                                                                                      ;              ;
;       |altsource_probe:altsource_probe_component|                                                       ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 22 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|sine_10:inst36|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                            ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                               ; 22 (2)              ; 0 (0)        ; 0 (0)    ; 22 (1)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (2)                         ; 18 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                             ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                    ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 21 (13)   ; 23 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 18 (14)            ; 5 (2)                         ; |DE3_dsp_design_top|sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                      ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                              ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE3_dsp_design_top|sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                            ;              ;
;    |sine_1:inst35|                                                                                      ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 21 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|sine_1:inst35                                                                                                                                                                                                                                                                                                       ;              ;
;       |altsource_probe:altsource_probe_component|                                                       ; 22 (0)              ; 0 (0)        ; 0 (0)    ; 21 (0)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (0)                         ; 18 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|sine_1:inst35|altsource_probe:altsource_probe_component                                                                                                                                                                                                                                                             ;              ;
;          |altsource_probe_body:altsource_probe_body_inst|                                               ; 22 (2)              ; 0 (0)        ; 0 (0)    ; 21 (1)    ; 23 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 17 (2)                         ; 18 (0)             ; 5 (0)                         ; |DE3_dsp_design_top|sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst                                                                                                                                                                                                              ;              ;
;             |altsource_probe_impl:\wider_probe_gen:wider_probe_inst|                                    ; 20 (7)              ; 0 (0)        ; 0 (0)    ; 20 (12)   ; 23 (15)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 15 (5)                         ; 18 (14)            ; 5 (2)                         ; |DE3_dsp_design_top|sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst                                                                                                                                                       ;              ;
;                |sld_rom_sr:\instance_id_gen:rom_info_inst|                                              ; 13 (13)             ; 0 (0)        ; 0 (0)    ; 10 (10)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 4 (4)              ; 4 (4)                         ; |DE3_dsp_design_top|sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst                                                                                                             ;              ;
;    |sld_hub:auto_hub|                                                                                   ; 118 (80)            ; 0 (0)        ; 0 (0)    ; 153 (119) ; 179 (149)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 94 (66)                        ; 155 (139)          ; 24 (14)                       ; |DE3_dsp_design_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                    ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                         ; 21 (21)             ; 0 (0)        ; 0 (0)    ; 15 (15)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 12 (12)                        ; 3 (3)              ; 10 (10)                       ; |DE3_dsp_design_top|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                            ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                       ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 26 (26)   ; 19 (19)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 13 (13)            ; 6 (6)                         ; |DE3_dsp_design_top|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                          ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 257 (1)             ; 0 (0)        ; 0 (0)    ; 627 (1)   ; 1110 (0)                  ; 0 (0)         ; 139264            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 120 (1)                        ; 973 (0)            ; 137 (0)                       ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                      ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 256 (17)            ; 0 (0)        ; 0 (0)    ; 626 (254) ; 1110 (443)                ; 0 (0)         ; 139264            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 119 (9)                        ; 973 (435)          ; 137 (8)                       ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                ;              ;
;          |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                               ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 37 (35)   ; 70 (70)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 70 (70)            ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                 ;              ;
;             |lpm_decode:wdecoder|                                                                       ; 2 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                             ;              ;
;                |decode_asf:auto_generated|                                                              ; 2 (2)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 2 (2)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated                                                                                                                                   ;              ;
;          |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                              ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 139264            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                ;              ;
;             |altsyncram_8us3:auto_generated|                                                            ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 0 (0)     ; 0 (0)                     ; 0 (0)         ; 139264            ; 0    ; 1      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8us3:auto_generated                                                                                                                                                                 ;              ;
;          |lpm_shiftreg:segment_offset_config_deserialize|                                               ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 6 (6)     ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 0 (0)              ; 11 (11)                       ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                 ;              ;
;          |lpm_shiftreg:status_register|                                                                 ; 17 (17)             ; 0 (0)        ; 0 (0)    ; 20 (20)   ; 17 (17)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 16 (16)                        ; 16 (16)            ; 2 (2)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                   ;              ;
;          |sld_buffer_manager:sld_buffer_manager_inst|                                                   ; 81 (81)             ; 0 (0)        ; 0 (0)    ; 59 (59)   ; 64 (64)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 27 (27)                        ; 22 (22)            ; 54 (54)                       ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                     ;              ;
;          |sld_ela_control:ela_control|                                                                  ; 86 (2)              ; 0 (0)        ; 0 (0)    ; 219 (2)   ; 359 (2)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (0)                         ; 286 (0)            ; 73 (2)                        ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                    ;              ;
;             |lpm_shiftreg:trigger_config_deserialize|                                                   ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 4 (4)     ; 4 (4)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 4 (4)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                            ;              ;
;             |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|    ; 68 (0)              ; 0 (0)        ; 0 (0)    ; 205 (0)   ; 340 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 272 (0)            ; 68 (0)                        ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                             ;              ;
;                |lpm_shiftreg:trigger_condition_deserialize|                                             ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 182 (182) ; 204 (204)                 ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 204 (204)          ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                  ;              ;
;                |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                         ; 68 (0)              ; 0 (0)        ; 0 (0)    ; 126 (0)   ; 136 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 68 (0)             ; 68 (0)                        ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                                              ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                              ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1                       ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1                        ;              ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                               ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1                        ;              ;
;             |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                             ; 15 (15)             ; 0 (0)        ; 0 (0)    ; 20 (15)   ; 11 (1)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 14 (14)                        ; 9 (0)              ; 2 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                      ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 10 (10)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 9 (9)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                              ;              ;
;             |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                         ; 1 (0)               ; 0 (0)        ; 0 (0)    ; 1 (0)     ; 2 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (0)              ; 1 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                                                  ;              ;
;                |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                  ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 1 (1)     ; 2 (2)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 1 (1)              ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                            ;              ;
;          |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|             ; 42 (10)             ; 0 (0)        ; 0 (0)    ; 94 (6)    ; 138 (0)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 41 (9)                         ; 138 (0)            ; 1 (1)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                               ;              ;
;             |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                 ; 9 (0)               ; 0 (0)        ; 0 (0)    ; 9 (0)     ; 7 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (0)                          ; 7 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                     ;              ;
;                |cntr_mdi:auto_generated|                                                                ; 9 (9)               ; 0 (0)        ; 0 (0)    ; 9 (9)     ; 7 (7)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 9 (9)                          ; 7 (7)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_mdi:auto_generated                                                                             ;              ;
;             |lpm_counter:read_pointer_counter|                                                          ; 11 (0)              ; 0 (0)        ; 0 (0)    ; 11 (0)    ; 11 (0)                    ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (0)                         ; 11 (0)             ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                              ;              ;
;                |cntr_d6j:auto_generated|                                                                ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 11 (11)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 11 (11)                        ; 11 (11)            ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_d6j:auto_generated                                                                                                      ;              ;
;             |lpm_counter:status_advance_pointer_counter|                                                ; 7 (0)               ; 0 (0)        ; 0 (0)    ; 7 (0)     ; 5 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (0)                          ; 5 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                    ;              ;
;                |cntr_bdi:auto_generated|                                                                ; 7 (7)               ; 0 (0)        ; 0 (0)    ; 7 (7)     ; 5 (5)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 7 (7)                          ; 5 (5)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated                                                                                            ;              ;
;             |lpm_counter:status_read_pointer_counter|                                                   ; 3 (0)               ; 0 (0)        ; 0 (0)    ; 2 (0)     ; 1 (0)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (0)                          ; 1 (0)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                       ;              ;
;                |cntr_vvi:auto_generated|                                                                ; 3 (3)               ; 0 (0)        ; 0 (0)    ; 2 (2)     ; 1 (1)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 3 (3)                          ; 1 (1)              ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated                                                                                               ;              ;
;             |lpm_shiftreg:info_data_shift_out|                                                          ; 0 (0)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 0 (0)                          ; 23 (23)            ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                              ;              ;
;             |lpm_shiftreg:ram_data_shift_out|                                                           ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 35 (35)   ; 68 (68)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 68 (68)            ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                               ;              ;
;             |lpm_shiftreg:status_data_shift_out|                                                        ; 1 (1)               ; 0 (0)        ; 0 (0)    ; 12 (12)   ; 23 (23)                   ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 1 (1)                          ; 23 (23)            ; 0 (0)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                            ;              ;
;          |sld_rom_sr:crc_rom_sr|                                                                        ; 11 (11)             ; 0 (0)        ; 0 (0)    ; 11 (11)   ; 8 (8)                     ; 0 (0)         ; 0                 ; 0    ; 0      ; 0            ; 0       ; 0         ; 0         ; 0         ; 0    ; 0            ; 10 (10)                        ; 6 (6)              ; 2 (2)                         ; |DE3_dsp_design_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                          ;              ;
+---------------------------------------------------------------------------------------------------------+---------------------+--------------+----------+-----------+---------------------------+---------------+-------------------+------+--------+--------------+---------+-----------+-----------+-----------+------+--------------+--------------------------------+--------------------+-------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                                 ;
+--------------+----------+------------+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; Name         ; Pin Type ; D1         ; D1 Fine Delay Chain ; D2         ; D3_0        ; D3_1        ; T4 (DDIO_MUX) ; D4 ; D4 Fine Delay Chain ; T8_0 (DQS) ; T8_1 (NDQS) ; D5         ; D5 Fine Delay Chain ; D6         ; D6 Fine Delay Chain ; D6 OE Fine Delay Chain ; D5 OCT ; D6 OCT ; T11 (Postamble) ; T11 Fine Delay Chain ;
+--------------+----------+------------+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+
; pclk1n       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; pclk0p       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; pclk0n       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; pclk1p       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; JVC_CLK      ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; JVC_CS       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 164 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; JVC_DATAOUT  ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_OE       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_SPI_CS   ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ADB_OE       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ANALOG_CSL   ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; ANALOG_SDA   ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[1]       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[2]       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[7]       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[6]       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[0]       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; LED[3]       ; Output   ; --         ; --                  ; --         ; --          ; --          ; --            ; -- ; --                  ; --         ; --          ; (0) 165 ps ; (0) 0 ps            ; (0) 151 ps ; (0) 0 ps            ; --                     ; --     ; --     ; --              ; --                   ;
; SW[0]        ; Input    ; --         ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; SW[1]        ; Input    ; --         ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_OR       ; Input    ; --         ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK2 ; Input    ; --         ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; CPU_RESET_n  ; Input    ; --         ; --                  ; (0) 377 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; JVC_DATAIN   ; Input    ; --         ; --                  ; (0) 343 ps ; --          ; (7) 2828 ps ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; OSC_50_BANK3 ; Input    ; --         ; --                  ; (0) 343 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[0]     ; Input    ; (0) 222 ps ; (1) 23 ps           ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_DCO      ; Input    ; --         ; --                  ; (0) 377 ps ; (0) 135 ps  ; --          ; --            ; -- ; --                  ; --         ; --          ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[10]    ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[11]    ; Input    ; (0) 222 ps ; (1) 23 ps           ; (0) 377 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[12]    ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[13]    ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[1]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[2]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[3]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[4]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[5]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[6]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[7]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[8]     ; Input    ; (0) 222 ps ; (1) 23 ps           ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
; ADA_D[9]     ; Input    ; (0) 222 ps ; (0) 0 ps            ; (1) 429 ps ; (5) 2056 ps ; --          ; --            ; -- ; --                  ; (0) 73 ps  ; (0) 73 ps   ; --         ; --                  ; --         ; --                  ; --                     ; --     ; --     ; --              ; --                   ;
+--------------+----------+------------+---------------------+------------+-------------+-------------+---------------+----+---------------------+------------+-------------+------------+---------------------+------------+---------------------+------------------------+--------+--------+-----------------+----------------------+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                     ;                   ;         ;
;      - ANALOG_CSL~output                                                  ; 1                 ; 7       ;
;      - LED[1]~output                                                      ; 1                 ; 7       ;
; SW[1]                                                                     ;                   ;         ;
;      - ANALOG_SDA~output                                                  ; 1                 ; 7       ;
;      - LED[2]~output                                                      ; 1                 ; 7       ;
; ADA_OR                                                                    ;                   ;         ;
;      - LED[3]~output                                                      ; 1                 ; 7       ;
; OSC_50_BANK2                                                              ;                   ;         ;
; CPU_RESET_n                                                               ;                   ;         ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oJVC_CS          ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[0]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[1]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[2]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[3]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[4]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_start        ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oREAD            ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oWRITE           ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[4]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[2]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[1]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[3]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[0]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[5]     ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oJVC_DATAOUT~6   ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|addr[0]~0        ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|rw~0             ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|rw~1             ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_start~0      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oADDR[0]~2       ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oADDR[0]~3       ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oWRITE_DATA[1]~1 ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~1       ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~7       ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|Decoder0~0       ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|Decoder0~1       ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|Decoder0~2       ; 1                 ; 7       ;
; JVC_DATAIN                                                                ;                   ;         ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oJVC_DATAOUT~2   ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oJVC_DATAOUT~7   ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[0]~0      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[1]~1      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[3]~2      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[2]~3      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[5]~4      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[4]~5      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[6]~6      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|oRDATA[7]~7      ; 1                 ; 7       ;
;      - IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|Mux4~0           ; 1                 ; 7       ;
; OSC_50_BANK3                                                              ;                   ;         ;
; ADA_D[0]                                                                  ;                   ;         ;
; ADA_DCO                                                                   ;                   ;         ;
; ADA_D[10]                                                                 ;                   ;         ;
; ADA_D[11]                                                                 ;                   ;         ;
; ADA_D[12]                                                                 ;                   ;         ;
; ADA_D[13]                                                                 ;                   ;         ;
; ADA_D[1]                                                                  ;                   ;         ;
; ADA_D[2]                                                                  ;                   ;         ;
; ADA_D[3]                                                                  ;                   ;         ;
; ADA_D[4]                                                                  ;                   ;         ;
; ADA_D[5]                                                                  ;                   ;         ;
; ADA_D[6]                                                                  ;                   ;         ;
; ADA_D[7]                                                                  ;                   ;         ;
; ADA_D[8]                                                                  ;                   ;         ;
; ADA_D[9]                                                                  ;                   ;         ;
+---------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ADA_DCO                                                                                                                                                                                                                                             ; PIN_W6               ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CPU_RESET_n                                                                                                                                                                                                                                         ; PIN_V34              ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~2                                                                                                                                                                                        ; MLABCELL_X75_Y43_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~3                                                                                                                                                                                        ; MLABCELL_X75_Y43_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~4                                                                                                                                                                                        ; MLABCELL_X75_Y43_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~5                                                                                                                                                                                        ; MLABCELL_X75_Y43_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|Decoder0~7                                                                                                                                                                                        ; LABCELL_X76_Y43_N36  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[0]                                                                                                                                                                                      ; FF_X76_Y44_N1        ; 31      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oADDR[0]~3                                                                                                                                                                                        ; LABCELL_X76_Y45_N22  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|oWRITE_DATA[1]~1                                                                                                                                                                                  ; LABCELL_X74_Y44_N34  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|addr[0]~0                                                                                                                                                                                         ; LABCELL_X76_Y45_N14  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|clkcnt[4]                                                                                                                                                                                         ; FF_X64_Y1_N7         ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_start~0                                                                                                                                                                                       ; MLABCELL_X75_Y45_N4  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|rw~1                                                                                                                                                                                              ; LABCELL_X74_Y45_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|clkcnt[3]                                                                                                                                                                                                             ; FF_X59_Y95_N23       ; 79      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; OSC_50_BANK2                                                                                                                                                                                                                                        ; PIN_AC35             ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; OSC_50_BANK3                                                                                                                                                                                                                                        ; PIN_AV22             ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                            ; MLABCELL_X70_Y68_N36 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                               ; FF_X70_Y70_N23       ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~1                                                                                          ; MLABCELL_X70_Y68_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~1                                                                                                                      ; LABCELL_X74_Y72_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]~1                                                                                                                 ; LABCELL_X74_Y72_N34  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                   ; MLABCELL_X73_Y72_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena~0                                                                                                                                     ; LABCELL_X74_Y70_N20  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[9]~3                                                                      ; MLABCELL_X75_Y72_N20 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[9]~4                                                                      ; MLABCELL_X75_Y72_N24 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~2                              ; MLABCELL_X75_Y72_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~1                         ; MLABCELL_X75_Y72_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                              ; MLABCELL_X75_Y72_N10 ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y95_N125     ; 760     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                        ; JTAG_X0_Y95_N125     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[0]                                                                                                                                                                              ; PLL_L3               ; 757     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[9]~3                                                                       ; MLABCELL_X68_Y72_N0  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~2                               ; MLABCELL_X68_Y72_N34 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~1                          ; LABCELL_X71_Y72_N32  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                               ; MLABCELL_X68_Y72_N8  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[3]~3                                                                        ; LABCELL_X74_Y71_N20  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[1]~2                                ; MLABCELL_X68_Y71_N36 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[0]~1                           ; MLABCELL_X73_Y70_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                ; MLABCELL_X68_Y71_N14 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[11]~3                                                                      ; LABCELL_X69_Y69_N4   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[3]~2                               ; LABCELL_X69_Y69_N32  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[2]~1                          ; LABCELL_X69_Y69_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                               ; LABCELL_X69_Y69_N28  ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|shift_reg[4]~3                                                                        ; MLABCELL_X68_Y71_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|WORD_SR[2]~2                                ; LABCELL_X69_Y71_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|altsource_probe_impl:\wider_probe_gen:wider_probe_inst|sld_rom_sr:\instance_id_gen:rom_info_inst|word_counter[3]~1                           ; LABCELL_X69_Y71_N32  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sine_1:inst35|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                                                                                ; MLABCELL_X68_Y71_N24 ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                           ; MLABCELL_X73_Y72_N36 ; 67      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                                            ; FF_X73_Y71_N35       ; 132     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~1                                                                                                                                                                                                                    ; MLABCELL_X73_Y72_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~2                                                                                                                                                                                                                    ; MLABCELL_X73_Y72_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[3][0]~3                                                                                                                                                                                                                    ; MLABCELL_X73_Y72_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[4][0]~4                                                                                                                                                                                                                    ; MLABCELL_X73_Y72_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[5][0]~5                                                                                                                                                                                                                    ; MLABCELL_X73_Y72_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[6][0]~6                                                                                                                                                                                                                    ; MLABCELL_X73_Y72_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[7][0]~7                                                                                                                                                                                                                    ; MLABCELL_X73_Y69_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[7][4]                                                                                                                                                                                                                      ; FF_X74_Y69_N35       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[7][7]                                                                                                                                                                                                                      ; FF_X74_Y69_N25       ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~9                                                                                                                                                                                                                      ; LABCELL_X74_Y70_N4   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[9]~2                                                                                                                                                                                                                      ; LABCELL_X69_Y68_N38  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~2                                                                                                                                                                                                                         ; MLABCELL_X68_Y71_N32 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~0                                                                                                                                                                                                             ; LABCELL_X71_Y70_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~1                                                                                                                                                                                                             ; MLABCELL_X73_Y69_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[3][0]~2                                                                                                                                                                                                             ; LABCELL_X69_Y70_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[4][0]~3                                                                                                                                                                                                             ; MLABCELL_X70_Y72_N32 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[5][0]~4                                                                                                                                                                                                             ; MLABCELL_X70_Y72_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[6][0]~5                                                                                                                                                                                                             ; MLABCELL_X70_Y72_N36 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[7][0]~6                                                                                                                                                                                                             ; MLABCELL_X73_Y69_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2                                                                                                                                                                                               ; MLABCELL_X75_Y70_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[6]~0                                                                                                                                                                                          ; MLABCELL_X75_Y70_N22 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[6]~1                                                                                                                                                                                          ; MLABCELL_X75_Y70_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                 ; FF_X67_Y71_N17       ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                                                                       ; LABCELL_X67_Y71_N16  ; 78      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                ; FF_X73_Y71_N5        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                 ; FF_X74_Y71_N33       ; 114     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                 ; FF_X68_Y71_N19       ; 28      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                          ; MLABCELL_X70_Y73_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                ; FF_X74_Y70_N25       ; 76      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1                                                      ; MLABCELL_X66_Y70_N20 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0                                                      ; MLABCELL_X66_Y70_N26 ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X64_Y68_N7        ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; FF_X64_Y67_N37       ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                                                                                   ; LABCELL_X64_Y69_N8   ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X76_Y69_N17       ; 411     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                                                                          ; LABCELL_X74_Y71_N24  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[9]~1                                                                                                                        ; LABCELL_X64_Y67_N0   ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LABCELL_X64_Y67_N26  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LABCELL_X64_Y69_N16  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; MLABCELL_X66_Y70_N22 ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                      ; LABCELL_X76_Y69_N10  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X74_Y71_N0   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_mdi:auto_generated|cout_actual ; LABCELL_X74_Y71_N2   ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_bdi:auto_generated|cout_actual                ; LABCELL_X76_Y69_N12  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_vvi:auto_generated|cout_actual                   ; LABCELL_X71_Y69_N26  ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LABCELL_X74_Y71_N10  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LABCELL_X74_Y71_N14  ; 67      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X74_Y71_N4   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X76_Y69_N16  ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LABCELL_X76_Y69_N38  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LABCELL_X76_Y69_N36  ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~1                                                                                                                                             ; LABCELL_X76_Y69_N32  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                        ; LABCELL_X67_Y70_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; MLABCELL_X68_Y70_N20 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LABCELL_X74_Y71_N8   ; 229     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                           ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADA_DCO                                                                        ; PIN_W6           ; 14      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|clkcnt[4]                    ; FF_X64_Y1_N7     ; 15      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|clkcnt[3]                                        ; FF_X59_Y95_N23   ; 79      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; OSC_50_BANK2                                                                   ; PIN_AC35         ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; OSC_50_BANK3                                                                   ; PIN_AV22         ; 4       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                   ; JTAG_X0_Y95_N125 ; 760     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[0]         ; PLL_L3           ; 757     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[3]         ; PLL_L3           ; 2       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                       ; FF_X73_Y71_N35   ; 132     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all ; FF_X76_Y69_N17   ; 411     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena                                                                                                         ; 229     ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                            ; 114     ;
; ~GND                                                                                                                                                                                           ; 101     ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell                                                                                                                                  ; 78      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                           ; 76      ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                      ; 67      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                           ; 67      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                            ; 56      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[1]                                                                                                                                 ; 39      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                            ; 34      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                   ; 34      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[2]                                                                                                                                 ; 34      ;
; sld_hub:auto_hub|irf_reg[7][7]                                                                                                                                                                 ; 31      ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all                                                                                          ; 31      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[0]                                                                                                                                 ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|collect_data                                                                                                              ; 30      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[3]                                                                                                                                 ; 29      ;
; CPU_RESET_n~input                                                                                                                                                                              ; 28      ;
; QIC_SIGNALTAP_GND                                                                                                                                                                              ; 28      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                            ; 28      ;
; ~QIC_CREATED_GND~I                                                                                                                                                                             ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                            ; 24      ;
; sld_hub:auto_hub|irsr_reg[9]                                                                                                                                                                   ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[0]~1 ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_asf:auto_generated|eq_node[1]~0 ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                  ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sdr~0                                                                                                                     ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                    ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                   ; 22      ;
; sld_hub:auto_hub|irsr_reg[10]                                                                                                                                                                  ; 21      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                   ; 20      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[5]                                                                                                                                 ; 20      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[0]                                                                                                                                 ; 20      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|jvc_state[1]                                                                                                                                 ; 20      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                   ; 18      ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                   ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_shift_enable~0                                                                                                     ; 18      ;
; fir_out:inst39|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                          ; 18      ;
; a2d_data:inst38|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                         ; 18      ;
; p_sine:inst37|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                           ; 18      ;
; OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|trigger_setup_ena~0                                                                                ; 18      ;
; IOV_A3V3_B1V8_C2V5_D3V3:inst2|POWER_CONFIG_IF:m00|cfg_state[4]                                                                                                                                 ; 18      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                               ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~1                                                                    ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|status_load_on~0                                                                                                          ; 17      ;
; sine_10:inst36|altsource_probe:altsource_probe_component|altsource_probe_body:altsource_probe_body_inst|vjtag_sdr_i~0                                                                          ; 17      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+------------------+-----------------------+
; Name                                                                                                                                                           ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9K blocks ; M144K blocks ; MLAB cells ; MIF  ; Location         ; Duty Cycle Dependency ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+------------------+-----------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_8us3:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 2048         ; 68           ; 2048         ; 68           ; yes                    ; no                      ; yes                    ; no                      ; 139264 ; 2048                        ; 68                          ; 2048                        ; 68                          ; 139264              ; 0          ; 1            ; 0          ; None ; M144K_X93_Y57_N0 ; off                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------------+--------------+------------+------+------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------------------------+
; Interconnect Usage Summary                                               ;
+----------------------------------------------+---------------------------+
; Interconnect Resource Type                   ; Usage                     ;
+----------------------------------------------+---------------------------+
; Block interconnects                          ; 2,290 / 696,780 ( < 1 % ) ;
; C12 interconnects                            ; 38 / 25,466 ( < 1 % )     ;
; C4 interconnects                             ; 2,256 / 471,240 ( < 1 % ) ;
; DIFFIOCLKs                                   ; 0 / 32 ( 0 % )            ;
; DQS I/O configuration shift register outputs ; 0 / 104 ( 0 % )           ;
; DQS bus muxes                                ; 0 / 104 ( 0 % )           ;
; DQS-18 I/O buses                             ; 0 / 16 ( 0 % )            ;
; DQS-4 I/O buses                              ; 0 / 104 ( 0 % )           ;
; DQS-9 I/O buses                              ; 0 / 48 ( 0 % )            ;
; Direct links                                 ; 162 / 696,780 ( < 1 % )   ;
; GXB block output buffers                     ; 0 / 8,740 ( 0 % )         ;
; Global clocks                                ; 10 / 16 ( 63 % )          ;
; I/O clock divider clock outputs              ; 0 / 104 ( 0 % )           ;
; I/O configuration shift register outputs     ; 0 / 624 ( 0 % )           ;
; Interquad CMU TXRX PMARX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad CMU TXRX PMATX outputs             ; 0 / 12 ( 0 % )            ;
; Interquad TXRX PCLK controls                 ; 0 / 134 ( 0 % )           ;
; Interquad TXRX PCSRX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PCSTX outputs                 ; 0 / 24 ( 0 % )            ;
; Interquad TXRX PMARX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX PMATX outputs                 ; 0 / 28 ( 0 % )            ;
; Interquad TXRX clock feedbacks               ; 0 / 12 ( 0 % )            ;
; Interquad TXRX clocks                        ; 0 / 96 ( 0 % )            ;
; Interquad clock inputs                       ; 0 / 88 ( 0 % )            ;
; Interquad clock outputs                      ; 0 / 12 ( 0 % )            ;
; Interquad clocks                             ; 0 / 48 ( 0 % )            ;
; Interquad global PLL clock inputs            ; 0 / 40 ( 0 % )            ;
; Interquad global PLL clocks                  ; 0 / 12 ( 0 % )            ;
; Interquad global clock MUXs                  ; 0 / 8 ( 0 % )             ;
; Interquad quadrant clock MUXs                ; 0 / 16 ( 0 % )            ;
; Interquad reference clock outputs            ; 0 / 6 ( 0 % )             ;
; Local interconnects                          ; 834 / 182,400 ( < 1 % )   ;
; NDQS bus muxes                               ; 0 / 104 ( 0 % )           ;
; NDQS-18 I/O buses                            ; 0 / 16 ( 0 % )            ;
; NDQS-9 I/O buses                             ; 0 / 48 ( 0 % )            ;
; PLL_RX_TX_LOAD_ENABLEs                       ; 0 / 8 ( 0 % )             ;
; PLL_RX_TX_SCLOCKs                            ; 0 / 8 ( 0 % )             ;
; Periphery clocks                             ; 0 / 176 ( 0 % )           ;
; Quadrant clocks                              ; 0 / 64 ( 0 % )            ;
; R20 interconnects                            ; 87 / 26,410 ( < 1 % )     ;
; R20/C12 interconnect drivers                 ; 104 / 45,220 ( < 1 % )    ;
; R4 interconnects                             ; 2,573 / 794,580 ( < 1 % ) ;
; Spine clocks                                 ; 21 / 416 ( 5 % )          ;
+----------------------------------------------+---------------------------+


+------------------------------------------------------------------+
; LAB Logic Elements                                               ;
+----------------------------------+-------------------------------+
; Number of ALMs  (Average = 7.84) ; Number of LABs  (Total = 134) ;
+----------------------------------+-------------------------------+
; 1                                ; 11                            ;
; 2                                ; 7                             ;
; 3                                ; 3                             ;
; 4                                ; 12                            ;
; 5                                ; 4                             ;
; 6                                ; 1                             ;
; 7                                ; 3                             ;
; 8                                ; 3                             ;
; 9                                ; 3                             ;
; 10                               ; 87                            ;
+----------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.34) ; Number of LABs  (Total = 134) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 66                            ;
; 1 Clock                            ; 95                            ;
; 1 Clock enable                     ; 50                            ;
; 1 Sync. clear                      ; 15                            ;
; 1 Sync. load                       ; 25                            ;
; 2 Async. clears                    ; 1                             ;
; 2 Clock enables                    ; 18                            ;
; 2 Clocks                           ; 35                            ;
; 3 Clock enables                    ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 22.75) ; Number of LABs  (Total = 134) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 4                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 1                             ;
; 13                                           ; 1                             ;
; 14                                           ; 1                             ;
; 15                                           ; 2                             ;
; 16                                           ; 1                             ;
; 17                                           ; 3                             ;
; 18                                           ; 3                             ;
; 19                                           ; 3                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 5                             ;
; 23                                           ; 6                             ;
; 24                                           ; 4                             ;
; 25                                           ; 3                             ;
; 26                                           ; 3                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 5                             ;
; 31                                           ; 4                             ;
; 32                                           ; 7                             ;
; 33                                           ; 6                             ;
; 34                                           ; 11                            ;
; 35                                           ; 4                             ;
; 36                                           ; 5                             ;
; 37                                           ; 3                             ;
; 38                                           ; 2                             ;
; 39                                           ; 0                             ;
; 40                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.21) ; Number of LABs  (Total = 134) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 20                            ;
; 2                                               ; 17                            ;
; 3                                               ; 6                             ;
; 4                                               ; 20                            ;
; 5                                               ; 9                             ;
; 6                                               ; 9                             ;
; 7                                               ; 8                             ;
; 8                                               ; 5                             ;
; 9                                               ; 9                             ;
; 10                                              ; 3                             ;
; 11                                              ; 4                             ;
; 12                                              ; 3                             ;
; 13                                              ; 2                             ;
; 14                                              ; 4                             ;
; 15                                              ; 4                             ;
; 16                                              ; 1                             ;
; 17                                              ; 0                             ;
; 18                                              ; 1                             ;
; 19                                              ; 2                             ;
; 20                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.37) ; Number of LABs  (Total = 134) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 4                             ;
; 2                                            ; 30                            ;
; 3                                            ; 5                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 1                             ;
; 9                                            ; 8                             ;
; 10                                           ; 6                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 7                             ;
; 14                                           ; 4                             ;
; 15                                           ; 7                             ;
; 16                                           ; 0                             ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 2                             ;
; 21                                           ; 1                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 6                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
; 32                                           ; 0                             ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 0                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No PCI I/O assignments found.                                            ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules             ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass            ; 30           ; 14           ; 30           ; 0            ; 0            ; 45        ; 30           ; 0            ; 45        ; 45        ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable    ; 15           ; 31           ; 15           ; 45           ; 45           ; 0         ; 15           ; 45           ; 0         ; 0         ; 45           ; 27           ; 45           ; 45           ; 45           ; 45           ; 27           ; 45           ; 45           ; 45           ; 45           ; 27           ; 45           ; 45           ; 45           ; 45           ; 45           ; 45           ;
; Total Fail            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; pclk1n                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pclk0p                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pclk0n                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pclk1p                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_CLK               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_CS                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_DATAOUT           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_OE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_SPI_CS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADB_OE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ANALOG_CSL            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ANALOG_SDA            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_OR                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CPU_RESET_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; JVC_DATAIN            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_BANK3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_DCO               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADA_D[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_ntrst ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+-----------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; Configuration Voltage Level                  ; Auto                ;
; Force Configuration Voltage Level            ; Off                 ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                         ;
+-----------------------------+-----------------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------------------+-----------------------------+-------------------+
; altera_reserved_tck~input|o ; altera_reserved_tck~input|o ; 658.263           ;
+-----------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Thu Mar 03 17:34:16 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE3_dsp_design_top -c DE3_dsp_design_top
Info: Parallel compilation is enabled and will use 8 of the 8 processors detected
Info: Selected device EP4SGX230KF40C2 for design "DE3_dsp_design_top"
Info: high junction temperature operating condition is not set. Assuming a default value of '85'.
Info: low junction temperature operating condition is not set. Assuming a default value of '0'.
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4SGX180KF40C2 is compatible
    Info: Device EP4SGX290KF40C2 is compatible
    Info: Device EP4SGX360KF40C2 is compatible
    Info: Device EP4SGX530KH40C2 is compatible
Info: Fitter converted 1 user pins into dedicated programming pins
    Info: Pin ~ALTERA_DATA0~ is reserved at location W30
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 10 pins of 40 total pins
    Info: Pin pclk1n not assigned to an exact location on the device
    Info: Pin pclk0p not assigned to an exact location on the device
    Info: Pin pclk0n not assigned to an exact location on the device
    Info: Pin pclk1p not assigned to an exact location on the device
    Info: Pin JVC_CLK not assigned to an exact location on the device
    Info: Pin JVC_CS not assigned to an exact location on the device
    Info: Pin JVC_DATAOUT not assigned to an exact location on the device
    Info: Pin ANALOG_CSL not assigned to an exact location on the device
    Info: Pin ANALOG_SDA not assigned to an exact location on the device
    Info: Pin JVC_DATAIN not assigned to an exact location on the device
Info: Implemented PLL "altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1" as Left/Right PLL type
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[0] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (5000 ps) for altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[2] port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 270 degrees (7500 ps) for altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[3] port
Critical Warning: Input pin "OSC_50_BANK2" feeds inclk port of PLL "altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1" by global clock - I/O timing will be affected
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Warning: Overwriting existing clock: altera_reserved_tck
Info: Reading SDC File: 'DE3_dsp_design_top.sdc'
Warning: At least one of the filters had some problems and could not be matched
    Warning: OSC1_50 could not be matched with a port
Warning: Ignored assignment: create_clock -name {OSC1_50} -period 20.000 -waveform { 0.000 10.000 } [get_ports {OSC1_50}] -add
    Warning: Argument <targets> is an empty collection
Warning: Overwriting existing clock: altera_reserved_tck
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[2]} {inst|altpll_component|auto_generated|pll1|clk[2]}
    Info: create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -phase 270.00 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[3]} {inst|altpll_component|auto_generated|pll1|clk[3]}
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[7] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[7]}]
    Warning: Positional argument <targets> with value [get_ports {db[7]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[7]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[6] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[6]}]
    Warning: Positional argument <targets> with value [get_ports {db[6]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[6]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[5] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[5]}]
    Warning: Positional argument <targets> with value [get_ports {db[5]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[5]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[4] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[4]}]
    Warning: Positional argument <targets> with value [get_ports {db[4]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[4]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[3] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[3]}]
    Warning: Positional argument <targets> with value [get_ports {db[3]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[3]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[2] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[2]}]
    Warning: Positional argument <targets> with value [get_ports {db[2]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[2]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[1] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[1]}]
    Warning: Positional argument <targets> with value [get_ports {db[1]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[1]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[0] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[0]}]
    Warning: Positional argument <targets> with value [get_ports {db[0]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[0]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[13] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[13]}]
    Warning: Positional argument <targets> with value [get_ports {da[13]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[13]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[12] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[12]}]
    Warning: Positional argument <targets> with value [get_ports {da[12]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[12]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[11] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[11]}]
    Warning: Positional argument <targets> with value [get_ports {da[11]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[11]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[10] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[10]}]
    Warning: Positional argument <targets> with value [get_ports {da[10]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[10]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[9] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[9]}]
    Warning: Positional argument <targets> with value [get_ports {da[9]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[9]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[8] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[8]}]
    Warning: Positional argument <targets> with value [get_ports {da[8]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[8]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[7] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[7]}]
    Warning: Positional argument <targets> with value [get_ports {da[7]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[7]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[6] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[6]}]
    Warning: Positional argument <targets> with value [get_ports {da[6]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[6]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[5] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[5]}]
    Warning: Positional argument <targets> with value [get_ports {da[5]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[5]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[4] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[4]}]
    Warning: Positional argument <targets> with value [get_ports {da[4]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[4]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[3] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[3]}]
    Warning: Positional argument <targets> with value [get_ports {da[3]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[3]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[2] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[2]}]
    Warning: Positional argument <targets> with value [get_ports {da[2]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[2]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[1] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[1]}]
    Warning: Positional argument <targets> with value [get_ports {da[1]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[1]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: da[0] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {da[0]}]
    Warning: Positional argument <targets> with value [get_ports {da[0]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {da[0]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[13] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[13]}]
    Warning: Positional argument <targets> with value [get_ports {db[13]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[13]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[12] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[12]}]
    Warning: Positional argument <targets> with value [get_ports {db[12]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[12]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[11] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[11]}]
    Warning: Positional argument <targets> with value [get_ports {db[11]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[11]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[10] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[10]}]
    Warning: Positional argument <targets> with value [get_ports {db[10]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[10]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[9] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[9]}]
    Warning: Positional argument <targets> with value [get_ports {db[9]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[9]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: db[8] could not be matched with a port
Warning: Ignored assignment: set_output_delay -add_delay -rise -max -clock [get_clocks {inst|altpll_component|auto_generated|pll1|clk[0]}] 5.000 [get_ports {db[8]}]
    Warning: Positional argument <targets> with value [get_ports {db[8]}] contains zero elements
    Warning: Positional argument: object_list targets with value [get_ports {db[8]}] contains no output ports
Warning: At least one of the filters had some problems and could not be matched
    Warning: Button[0] could not be matched with a port
    Warning: Button[1] could not be matched with a port
Warning: At least one of the filters had some problems and could not be matched
    Warning: LEDB[0] could not be matched with a port
    Warning: LEDB[1] could not be matched with a port
    Warning: LEDB[2] could not be matched with a port
    Warning: LEDB[3] could not be matched with a port
    Warning: LEDB[4] could not be matched with a port
    Warning: LEDB[5] could not be matched with a port
    Warning: LEDB[6] could not be matched with a port
    Warning: LEDB[7] could not be matched with a port
Warning: Ignored assignment: set_false_path -to [get_ports {LEDB[0] LEDB[1] LEDB[2] LEDB[3] LEDB[4] LEDB[5] LEDB[6] LEDB[7]}]
    Warning: Argument <to> is an empty collection
Warning: At least one of the filters had some problems and could not be matched
    Warning: altera_au* could not be matched with a cell
Warning: Ignored assignment: set_false_path -to [get_cells {altera_au*}]
    Warning: Argument <to> is an empty collection
Warning: At least one of the filters had some problems and could not be matched
    Warning: altera_auto* could not be matched with a cell
Warning: Ignored assignment: set_false_path -from [get_clocks {altera_reserved_tck}] -to [get_cells {altera_auto*}]
    Warning: Argument <to> is an empty collection
Warning: The master clock for this clock assignment could not be derived.  Clock: inst|altpll_component|auto_generated|pll1|clk[0] was not created.
    Warning: No clocks found on or feeding the specified source node: inst|altpll_component|auto_generated|pll1|inclk[0]
Warning: The master clock for this clock assignment could not be derived.  Clock: inst|altpll_component|auto_generated|pll1|clk[2] was not created.
    Warning: No clocks found on or feeding the specified source node: inst|altpll_component|auto_generated|pll1|inclk[0]
Warning: The master clock for this clock assignment could not be derived.  Clock: inst|altpll_component|auto_generated|pll1|clk[3] was not created.
    Warning: No clocks found on or feeding the specified source node: inst|altpll_component|auto_generated|pll1|inclk[0]
Warning: Node: IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|clkcnt[4] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: IOV_A3V3_B1V8_C2V5_D3V3:inst2|clkcnt[3] was determined to be a clock but was found without an associated clock assignment.
Warning: Node: OSC_50_BANK3 was determined to be a clock but was found without an associated clock assignment.
Warning: Node: OSC_50_BANK2 was determined to be a clock but was found without an associated clock assignment.
Warning: For set_input_delay/set_output_delay, port ADA_D[0] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[0] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[0] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[10] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[10] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[10] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[11] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[11] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[11] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[12] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[12] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[12] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[13] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[13] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[13] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[1] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[1] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[1] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[2] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[2] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[2] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[3] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[3] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[3] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[4] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[4] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[4] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[5] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[5] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[5] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[6] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[6] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[6] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[7] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[7] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[7] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[8] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[8] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[8] relative to clock ada_dco does not have delay for flag (rise, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[9] relative to clock ada_dco does not have delay for flag (fall, max)
Warning: For set_input_delay/set_output_delay, port ADA_D[9] relative to clock ada_dco does not have delay for flag (fall, min)
Warning: For set_input_delay/set_output_delay, port ADA_D[9] relative to clock ada_dco does not have delay for flag (rise, min)
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning: PLL cross checking found inconsistent PLL clock settings:
    Warning: Node: inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst|altpll_component|auto_generated|pll1|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning: Node: inst|altpll_component|auto_generated|pll1|clk[3] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 2 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   10.000      ada_dco
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[0] (placed in counter C0 of PLL_L3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[2] (placed in counter C1 of PLL_L3)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLLL3E1
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLLL3E0
Info: Automatically promoted node altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|clk[3] (placed in counter C2 of PLL_L3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node OSC_50_BANK2~input (placed in PIN AC35 (CLK3n))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node ADA_DCO~input (placed in PIN W6 (CLK11p, DIFFIO_RX_R23p, DIFFOUT_R45p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node OSC_50_BANK3~input (placed in PIN AV22 (CLK5p, DIFFOUT_B47p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info: Automatically promoted node IOV_A3V3_B1V8_C2V5_D3V3:inst2|clkcnt[3] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node IOV_A3V3_B1V8_C2V5_D3V3:inst2|clkcnt[3]~0
Info: Automatically promoted node IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|clkcnt[4] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node IOV_A3V3_B1V8_C2V5_D3V3:inst2|WIRE4_INTERFACE:m01|Add0~13
        Info: Destination node JVC_CLK~output
Info: Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
        Info: Destination node OneBigTap:inst1|sld_signaltap:sld_signaltap_component|sld_signaltap_impl:sld_signaltap_body|reset_all~0
        Info: Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|reset_all~0
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 14 registers into blocks of type I/O input buffer
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 8 (unused VREF, 2.5V VCCIO, 1 input, 7 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1A does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  44 pins available
        Info: I/O bank number 1C does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  38 pins available
        Info: I/O bank number 2C does not use VREF pins and has 2.5V VCCIO pins. 3 total pin(s) used --  39 pins available
        Info: I/O bank number 2A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 3B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 3C does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  31 pins available
        Info: I/O bank number 4C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 4B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 4A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info: I/O bank number 5C does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  40 pins available
        Info: I/O bank number 6C does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  41 pins available
        Info: I/O bank number 6A does not use VREF pins and has 2.5V VCCIO pins. 18 total pin(s) used --  30 pins available
        Info: I/O bank number 7A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 7B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 7C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 8C does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  32 pins available
        Info: I/O bank number 8B does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info: I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number QL11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QL10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info: I/O bank number QR11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
Warning: PLL "altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info: Input port INCLK[0] of node "altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1" is driven by OSC_50_BANK2~inputclkctrl which is OUTCLK output port of Clock enable block type node OSC_50_BANK2~inputclkctrl
Warning: PLL "altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1" output port clk[3] feeds output pin "pclk1n~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "altpll0:inst|altpll:altpll_component|altpll_ams2:auto_generated|pll1" output port clk[3] feeds output pin "pclk1p~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "ADB_DCO"
    Warning: Ignored I/O standard assignment to node "ADB_D[0]"
    Warning: Ignored I/O standard assignment to node "ADB_D[10]"
    Warning: Ignored I/O standard assignment to node "ADB_D[11]"
    Warning: Ignored I/O standard assignment to node "ADB_D[12]"
    Warning: Ignored I/O standard assignment to node "ADB_D[13]"
    Warning: Ignored I/O standard assignment to node "ADB_D[1]"
    Warning: Ignored I/O standard assignment to node "ADB_D[2]"
    Warning: Ignored I/O standard assignment to node "ADB_D[3]"
    Warning: Ignored I/O standard assignment to node "ADB_D[4]"
    Warning: Ignored I/O standard assignment to node "ADB_D[5]"
    Warning: Ignored I/O standard assignment to node "ADB_D[6]"
    Warning: Ignored I/O standard assignment to node "ADB_D[7]"
    Warning: Ignored I/O standard assignment to node "ADB_D[8]"
    Warning: Ignored I/O standard assignment to node "ADB_D[9]"
    Warning: Ignored I/O standard assignment to node "ADB_OR"
    Warning: Ignored I/O standard assignment to node "ADB_SPI_CS"
    Warning: Ignored I/O standard assignment to node "AD_SCLK"
    Warning: Ignored I/O standard assignment to node "AD_SDIO"
    Warning: Ignored I/O standard assignment to node "AIC_BCLK"
    Warning: Ignored I/O standard assignment to node "AIC_DIN"
    Warning: Ignored I/O standard assignment to node "AIC_DOUT"
    Warning: Ignored I/O standard assignment to node "AIC_LRCIN"
    Warning: Ignored I/O standard assignment to node "AIC_LRCOUT"
    Warning: Ignored I/O standard assignment to node "AIC_SPI_CS"
    Warning: Ignored I/O standard assignment to node "AIC_XCLK"
    Warning: Ignored I/O standard assignment to node "BUTTON[0]"
    Warning: Ignored I/O standard assignment to node "BUTTON[1]"
    Warning: Ignored I/O standard assignment to node "BUTTON[2]"
    Warning: Ignored I/O standard assignment to node "BUTTON[3]"
    Warning: Ignored I/O standard assignment to node "CLKIN1"
    Warning: Ignored I/O standard assignment to node "CLKOUT0"
    Warning: Ignored I/O standard assignment to node "CSENSE_ADC_FO"
    Warning: Ignored I/O standard assignment to node "CSENSE_CS_n[0]"
    Warning: Ignored I/O standard assignment to node "CSENSE_CS_n[1]"
    Warning: Ignored I/O standard assignment to node "CSENSE_SCK"
    Warning: Ignored I/O standard assignment to node "CSENSE_SDI"
    Warning: Ignored I/O standard assignment to node "CSENSE_SDO"
    Warning: Ignored I/O standard assignment to node "DA[0]"
    Warning: Ignored I/O standard assignment to node "DA[10]"
    Warning: Ignored I/O standard assignment to node "DA[11]"
    Warning: Ignored I/O standard assignment to node "DA[12]"
    Warning: Ignored I/O standard assignment to node "DA[13]"
    Warning: Ignored I/O standard assignment to node "DA[1]"
    Warning: Ignored I/O standard assignment to node "DA[2]"
    Warning: Ignored I/O standard assignment to node "DA[3]"
    Warning: Ignored I/O standard assignment to node "DA[4]"
    Warning: Ignored I/O standard assignment to node "DA[5]"
    Warning: Ignored I/O standard assignment to node "DA[6]"
    Warning: Ignored I/O standard assignment to node "DA[7]"
    Warning: Ignored I/O standard assignment to node "DA[8]"
    Warning: Ignored I/O standard assignment to node "DA[9]"
    Warning: Ignored I/O standard assignment to node "DB[0]"
    Warning: Ignored I/O standard assignment to node "DB[10]"
    Warning: Ignored I/O standard assignment to node "DB[11]"
    Warning: Ignored I/O standard assignment to node "DB[12]"
    Warning: Ignored I/O standard assignment to node "DB[13]"
    Warning: Ignored I/O standard assignment to node "DB[1]"
    Warning: Ignored I/O standard assignment to node "DB[2]"
    Warning: Ignored I/O standard assignment to node "DB[3]"
    Warning: Ignored I/O standard assignment to node "DB[4]"
    Warning: Ignored I/O standard assignment to node "DB[5]"
    Warning: Ignored I/O standard assignment to node "DB[6]"
    Warning: Ignored I/O standard assignment to node "DB[7]"
    Warning: Ignored I/O standard assignment to node "DB[8]"
    Warning: Ignored I/O standard assignment to node "DB[9]"
    Warning: Ignored I/O standard assignment to node "EEP_SCL"
    Warning: Ignored I/O standard assignment to node "EEP_SDA"
    Warning: Ignored I/O standard assignment to node "ETH_INT_n[0]"
    Warning: Ignored I/O standard assignment to node "ETH_INT_n[1]"
    Warning: Ignored I/O standard assignment to node "ETH_INT_n[2]"
    Warning: Ignored I/O standard assignment to node "ETH_INT_n[3]"
    Warning: Ignored I/O standard assignment to node "ETH_MDC[0]"
    Warning: Ignored I/O standard assignment to node "ETH_MDC[1]"
    Warning: Ignored I/O standard assignment to node "ETH_MDC[2]"
    Warning: Ignored I/O standard assignment to node "ETH_MDC[3]"
    Warning: Ignored I/O standard assignment to node "ETH_MDIO[0]"
    Warning: Ignored I/O standard assignment to node "ETH_MDIO[1]"
    Warning: Ignored I/O standard assignment to node "ETH_MDIO[2]"
    Warning: Ignored I/O standard assignment to node "ETH_MDIO[3]"
    Warning: Ignored I/O standard assignment to node "ETH_RST_n"
    Warning: Ignored I/O standard assignment to node "ETH_RX_p[0]"
    Warning: Ignored I/O standard assignment to node "ETH_RX_p[1]"
    Warning: Ignored I/O standard assignment to node "ETH_RX_p[2]"
    Warning: Ignored I/O standard assignment to node "ETH_RX_p[3]"
    Warning: Ignored I/O standard assignment to node "ETH_TX_p[0]"
    Warning: Ignored I/O standard assignment to node "ETH_TX_p[1]"
    Warning: Ignored I/O standard assignment to node "ETH_TX_p[2]"
    Warning: Ignored I/O standard assignment to node "ETH_TX_p[3]"
    Warning: Ignored I/O standard assignment to node "EXT_IO"
    Warning: Ignored I/O standard assignment to node "FPGA_CLK_A_N"
    Warning: Ignored I/O standard assignment to node "FPGA_CLK_A_P"
    Warning: Ignored I/O standard assignment to node "FPGA_CLK_B_N"
    Warning: Ignored I/O standard assignment to node "FPGA_CLK_B_P"
    Warning: Ignored I/O standard assignment to node "FSM_A[10]"
    Warning: Ignored I/O standard assignment to node "FSM_A[11]"
    Warning: Ignored I/O standard assignment to node "FSM_A[12]"
    Warning: Ignored I/O standard assignment to node "FSM_A[13]"
    Warning: Ignored I/O standard assignment to node "FSM_A[14]"
    Warning: Ignored I/O standard assignment to node "FSM_A[15]"
    Warning: Ignored I/O standard assignment to node "FSM_A[16]"
    Warning: Ignored I/O standard assignment to node "FSM_A[17]"
    Warning: Ignored I/O standard assignment to node "FSM_A[18]"
    Warning: Ignored I/O standard assignment to node "FSM_A[19]"
    Warning: Ignored I/O standard assignment to node "FSM_A[1]"
    Warning: Ignored I/O standard assignment to node "FSM_A[20]"
    Warning: Ignored I/O standard assignment to node "FSM_A[2]"
    Warning: Ignored I/O standard assignment to node "FSM_A[3]"
    Warning: Ignored I/O standard assignment to node "FSM_A[4]"
    Warning: Ignored I/O standard assignment to node "FSM_A[5]"
    Warning: Ignored I/O standard assignment to node "FSM_A[6]"
    Warning: Ignored I/O standard assignment to node "FSM_A[7]"
    Warning: Ignored I/O standard assignment to node "FSM_A[8]"
    Warning: Ignored I/O standard assignment to node "FSM_A[9]"
    Warning: Ignored I/O standard assignment to node "FSM_D[0]"
    Warning: Ignored I/O standard assignment to node "FSM_D[10]"
    Warning: Ignored I/O standard assignment to node "FSM_D[11]"
    Warning: Ignored I/O standard assignment to node "FSM_D[12]"
    Warning: Ignored I/O standard assignment to node "FSM_D[13]"
    Warning: Ignored I/O standard assignment to node "FSM_D[14]"
    Warning: Ignored I/O standard assignment to node "FSM_D[15]"
    Warning: Ignored I/O standard assignment to node "FSM_D[1]"
    Warning: Ignored I/O standard assignment to node "FSM_D[2]"
    Warning: Ignored I/O standard assignment to node "FSM_D[3]"
    Warning: Ignored I/O standard assignment to node "FSM_D[4]"
    Warning: Ignored I/O standard assignment to node "FSM_D[5]"
    Warning: Ignored I/O standard assignment to node "FSM_D[6]"
    Warning: Ignored I/O standard assignment to node "FSM_D[7]"
    Warning: Ignored I/O standard assignment to node "FSM_D[8]"
    Warning: Ignored I/O standard assignment to node "FSM_D[9]"
    Warning: Ignored I/O standard assignment to node "GCLKIN"
    Warning: Ignored I/O standard assignment to node "GCLKOUT_FPGA"
    Warning: Ignored I/O standard assignment to node "HSMC_SCL"
    Warning: Ignored I/O standard assignment to node "HSMC_SDA"
    Warning: Ignored I/O standard assignment to node "J1_152"
    Warning: Ignored I/O standard assignment to node "LED[4]"
    Warning: Ignored I/O standard assignment to node "LED[5]"
    Warning: Ignored I/O standard assignment to node "MAX_I2C_SCLK"
    Warning: Ignored I/O standard assignment to node "MAX_I2C_SDAT"
    Warning: Ignored I/O standard assignment to node "OSC_50_BANK4"
    Warning: Ignored I/O standard assignment to node "OSC_50_BANK5"
    Warning: Ignored I/O standard assignment to node "OSC_50_BANK6"
    Warning: Ignored I/O standard assignment to node "OSC_50_BANK7"
    Warning: Ignored I/O standard assignment to node "OTG_A[10]"
    Warning: Ignored I/O standard assignment to node "OTG_A[11]"
    Warning: Ignored I/O standard assignment to node "OTG_A[12]"
    Warning: Ignored I/O standard assignment to node "OTG_A[13]"
    Warning: Ignored I/O standard assignment to node "OTG_A[14]"
    Warning: Ignored I/O standard assignment to node "OTG_A[15]"
    Warning: Ignored I/O standard assignment to node "OTG_A[16]"
    Warning: Ignored I/O standard assignment to node "OTG_A[17]"
    Warning: Ignored I/O standard assignment to node "OTG_A[1]"
    Warning: Ignored I/O standard assignment to node "OTG_A[2]"
    Warning: Ignored I/O standard assignment to node "OTG_A[3]"
    Warning: Ignored I/O standard assignment to node "OTG_A[4]"
    Warning: Ignored I/O standard assignment to node "OTG_A[5]"
    Warning: Ignored I/O standard assignment to node "OTG_A[6]"
    Warning: Ignored I/O standard assignment to node "OTG_A[7]"
    Warning: Ignored I/O standard assignment to node "OTG_A[8]"
    Warning: Ignored I/O standard assignment to node "OTG_A[9]"
    Warning: Ignored I/O standard assignment to node "OTG_CS_n"
    Warning: Ignored I/O standard assignment to node "OTG_DC_DACK"
    Warning: Ignored I/O standard assignment to node "OTG_DC_DREQ"
    Warning: Ignored I/O standard assignment to node "OTG_DC_IRQ"
    Warning: Ignored I/O standard assignment to node "OTG_D[0]"
    Warning: Ignored I/O standard assignment to node "OTG_D[10]"
    Warning: Ignored I/O standard assignment to node "OTG_D[11]"
    Warning: Ignored I/O standard assignment to node "OTG_D[12]"
    Warning: Ignored I/O standard assignment to node "OTG_D[13]"
    Warning: Ignored I/O standard assignment to node "OTG_D[14]"
    Warning: Ignored I/O standard assignment to node "OTG_D[15]"
    Warning: Ignored I/O standard assignment to node "OTG_D[16]"
    Warning: Ignored I/O standard assignment to node "OTG_D[17]"
    Warning: Ignored I/O standard assignment to node "OTG_D[18]"
    Warning: Ignored I/O standard assignment to node "OTG_D[19]"
    Warning: Ignored I/O standard assignment to node "OTG_D[1]"
    Warning: Ignored I/O standard assignment to node "OTG_D[20]"
    Warning: Ignored I/O standard assignment to node "OTG_D[21]"
    Warning: Ignored I/O standard assignment to node "OTG_D[22]"
    Warning: Ignored I/O standard assignment to node "OTG_D[23]"
    Warning: Ignored I/O standard assignment to node "OTG_D[24]"
    Warning: Ignored I/O standard assignment to node "OTG_D[25]"
    Warning: Ignored I/O standard assignment to node "OTG_D[26]"
    Warning: Ignored I/O standard assignment to node "OTG_D[27]"
    Warning: Ignored I/O standard assignment to node "OTG_D[28]"
    Warning: Ignored I/O standard assignment to node "OTG_D[29]"
    Warning: Ignored I/O standard assignment to node "OTG_D[2]"
    Warning: Ignored I/O standard assignment to node "OTG_D[30]"
    Warning: Ignored I/O standard assignment to node "OTG_D[31]"
    Warning: Ignored I/O standard assignment to node "OTG_D[3]"
    Warning: Ignored I/O standard assignment to node "OTG_D[4]"
    Warning: Ignored I/O standard assignment to node "OTG_D[5]"
    Warning: Ignored I/O standard assignment to node "OTG_D[6]"
    Warning: Ignored I/O standard assignment to node "OTG_D[7]"
    Warning: Ignored I/O standard assignment to node "OTG_D[8]"
    Warning: Ignored I/O standard assignment to node "OTG_D[9]"
    Warning: Ignored I/O standard assignment to node "OTG_HC_DACK"
    Warning: Ignored I/O standard assignment to node "OTG_HC_DREQ"
    Warning: Ignored I/O standard assignment to node "OTG_HC_IRQ"
    Warning: Ignored I/O standard assignment to node "OTG_OE_n"
    Warning: Ignored I/O standard assignment to node "OTG_RESET_n"
    Warning: Ignored I/O standard assignment to node "OTG_WE_n"
    Warning: Ignored I/O standard assignment to node "PLL_CLKIN_p"
    Warning: Ignored I/O standard assignment to node "SD_CLK"
    Warning: Ignored I/O standard assignment to node "SD_CMD"
    Warning: Ignored I/O standard assignment to node "SD_DAT[0]"
    Warning: Ignored I/O standard assignment to node "SD_DAT[1]"
    Warning: Ignored I/O standard assignment to node "SD_DAT[2]"
    Warning: Ignored I/O standard assignment to node "SD_DAT[3]"
    Warning: Ignored I/O standard assignment to node "SD_WP_n"
    Warning: Ignored I/O standard assignment to node "SEG0_DP"
    Warning: Ignored I/O standard assignment to node "SEG0_D[0]"
    Warning: Ignored I/O standard assignment to node "SEG0_D[1]"
    Warning: Ignored I/O standard assignment to node "SEG0_D[2]"
    Warning: Ignored I/O standard assignment to node "SEG0_D[3]"
    Warning: Ignored I/O standard assignment to node "SEG0_D[4]"
    Warning: Ignored I/O standard assignment to node "SEG0_D[5]"
    Warning: Ignored I/O standard assignment to node "SEG0_D[6]"
    Warning: Ignored I/O standard assignment to node "SEG1_DP"
    Warning: Ignored I/O standard assignment to node "SEG1_D[0]"
    Warning: Ignored I/O standard assignment to node "SEG1_D[1]"
    Warning: Ignored I/O standard assignment to node "SEG1_D[2]"
    Warning: Ignored I/O standard assignment to node "SEG1_D[3]"
    Warning: Ignored I/O standard assignment to node "SEG1_D[4]"
    Warning: Ignored I/O standard assignment to node "SEG1_D[5]"
    Warning: Ignored I/O standard assignment to node "SEG1_D[6]"
    Warning: Ignored I/O standard assignment to node "SLIDE_SW[0]"
    Warning: Ignored I/O standard assignment to node "SLIDE_SW[1]"
    Warning: Ignored I/O standard assignment to node "SLIDE_SW[2]"
    Warning: Ignored I/O standard assignment to node "SLIDE_SW[3]"
    Warning: Ignored I/O standard assignment to node "SSRAM_ADV"
    Warning: Ignored I/O standard assignment to node "SSRAM_BWA_n"
    Warning: Ignored I/O standard assignment to node "SSRAM_BWB_n"
    Warning: Ignored I/O standard assignment to node "SSRAM_CE_n"
    Warning: Ignored I/O standard assignment to node "SSRAM_CKE_n"
    Warning: Ignored I/O standard assignment to node "SSRAM_CLK"
    Warning: Ignored I/O standard assignment to node "SSRAM_OE_n"
    Warning: Ignored I/O standard assignment to node "SSRAM_WE_n"
    Warning: Ignored I/O standard assignment to node "SW[2]"
    Warning: Ignored I/O standard assignment to node "SW[3]"
    Warning: Ignored I/O standard assignment to node "SW[4]"
    Warning: Ignored I/O standard assignment to node "SW[5]"
    Warning: Ignored I/O standard assignment to node "SW[6]"
    Warning: Ignored I/O standard assignment to node "SW[7]"
    Warning: Ignored I/O standard assignment to node "TEMP_INT_n"
    Warning: Ignored I/O standard assignment to node "TEMP_SMCLK"
    Warning: Ignored I/O standard assignment to node "TEMP_SMDAT"
    Warning: Ignored I/O standard assignment to node "UART_CTS"
    Warning: Ignored I/O standard assignment to node "UART_RTS"
    Warning: Ignored I/O standard assignment to node "UART_RXD"
    Warning: Ignored I/O standard assignment to node "UART_TXD"
    Warning: Ignored I/O standard assignment to node "XT_IN_N"
    Warning: Ignored I/O standard assignment to node "XT_IN_P"
    Warning: Ignored I/O standard assignment to node "termination_blk0~_run_pad"
    Warning: Ignored I/O standard assignment to node "termination_blk0~_rup_pad"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "ADB_DCO" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_OR" is assigned to location or region, but does not exist in design
    Warning: Node "ADB_SPI_CS" is assigned to location or region, but does not exist in design
    Warning: Node "AD_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AD_SDIO" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_BCLK" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_DIN" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_DOUT" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_LRCIN" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_LRCOUT" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_SPI_CS" is assigned to location or region, but does not exist in design
    Warning: Node "AIC_XCLK" is assigned to location or region, but does not exist in design
    Warning: Node "BUTTON[0]" is assigned to location or region, but does not exist in design
    Warning: Node "BUTTON[1]" is assigned to location or region, but does not exist in design
    Warning: Node "BUTTON[2]" is assigned to location or region, but does not exist in design
    Warning: Node "BUTTON[3]" is assigned to location or region, but does not exist in design
    Warning: Node "CLKIN1" is assigned to location or region, but does not exist in design
    Warning: Node "CLKOUT0" is assigned to location or region, but does not exist in design
    Warning: Node "CSENSE_ADC_FO" is assigned to location or region, but does not exist in design
    Warning: Node "CSENSE_CS_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "CSENSE_CS_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "CSENSE_SCK" is assigned to location or region, but does not exist in design
    Warning: Node "CSENSE_SDI" is assigned to location or region, but does not exist in design
    Warning: Node "CSENSE_SDO" is assigned to location or region, but does not exist in design
    Warning: Node "DA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DA[9]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[0]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[10]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[11]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[12]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[13]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[1]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[2]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[3]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[4]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[5]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[6]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[7]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[8]" is assigned to location or region, but does not exist in design
    Warning: Node "DB[9]" is assigned to location or region, but does not exist in design
    Warning: Node "EEP_SCL" is assigned to location or region, but does not exist in design
    Warning: Node "EEP_SDA" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_INT_n[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_INT_n[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_INT_n[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_INT_n[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDC[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDC[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDC[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDC[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDIO[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDIO[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDIO[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_MDIO[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_RST_n" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_RX_p[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_RX_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_RX_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_RX_p[3]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_TX_p[0]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_TX_p[1]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_TX_p[2]" is assigned to location or region, but does not exist in design
    Warning: Node "ETH_TX_p[3]" is assigned to location or region, but does not exist in design
    Warning: Node "EXT_IO" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA_CLK_A_N" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA_CLK_A_P" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA_CLK_B_N" is assigned to location or region, but does not exist in design
    Warning: Node "FPGA_CLK_B_P" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[18]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[19]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[20]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "FSM_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "GCLKIN" is assigned to location or region, but does not exist in design
    Warning: Node "GCLKOUT_FPGA" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_SCL" is assigned to location or region, but does not exist in design
    Warning: Node "HSMC_SDA" is assigned to location or region, but does not exist in design
    Warning: Node "J1_152" is assigned to location or region, but does not exist in design
    Warning: Node "LED[4]" is assigned to location or region, but does not exist in design
    Warning: Node "LED[5]" is assigned to location or region, but does not exist in design
    Warning: Node "MAX_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning: Node "MAX_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning: Node "OSC_50_BANK4" is assigned to location or region, but does not exist in design
    Warning: Node "OSC_50_BANK5" is assigned to location or region, but does not exist in design
    Warning: Node "OSC_50_BANK6" is assigned to location or region, but does not exist in design
    Warning: Node "OSC_50_BANK7" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[16]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[17]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_A[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_CS_n" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DC_DACK" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DC_DREQ" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_DC_IRQ" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[10]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[11]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[12]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[13]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[14]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[15]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[16]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[17]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[18]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[19]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[20]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[21]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[22]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[23]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[24]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[25]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[26]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[27]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[28]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[29]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[30]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[31]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[7]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[8]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_D[9]" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_HC_DACK" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_HC_DREQ" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_HC_IRQ" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_OE_n" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_RESET_n" is assigned to location or region, but does not exist in design
    Warning: Node "OTG_WE_n" is assigned to location or region, but does not exist in design
    Warning: Node "PLL_CLKIN_p" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SD_WP_n" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_DP" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG0_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_DP" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SEG1_D[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SLIDE_SW[0]" is assigned to location or region, but does not exist in design
    Warning: Node "SLIDE_SW[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SLIDE_SW[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SLIDE_SW[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_ADV" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_BWA_n" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_BWB_n" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_CE_n" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_CKE_n" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_OE_n" is assigned to location or region, but does not exist in design
    Warning: Node "SSRAM_WE_n" is assigned to location or region, but does not exist in design
    Warning: Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning: Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning: Node "TEMP_INT_n" is assigned to location or region, but does not exist in design
    Warning: Node "TEMP_SMCLK" is assigned to location or region, but does not exist in design
    Warning: Node "TEMP_SMDAT" is assigned to location or region, but does not exist in design
    Warning: Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning: Node "XT_IN_N" is assigned to location or region, but does not exist in design
    Warning: Node "XT_IN_P" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk0~_rdn_pad" is assigned to location or region, but does not exist in design
    Warning: Node "termination_blk0~_rup_pad" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:05
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 8% of the available device resources in the region that extends from location X60_Y60 to location X71_Y71
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 2 pins must use external clamping diodes.
    Info: Pin SW[0] uses I/O standard 3.0-V PCI-X at AB13
    Info: Pin SW[1] uses I/O standard 3.0-V PCI-X at AB12
Info: Generated suppressed messages file C:/Terasic/Data Conversion HSMC/Examples/DE3_S3se260_dsp_example_ChA/DE3_dsp_design_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 744 warnings
    Info: Peak virtual memory: 806 megabytes
    Info: Processing ended: Thu Mar 03 17:35:24 2011
    Info: Elapsed time: 00:01:08
    Info: Total CPU time (on all processors): 00:01:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Terasic/Data Conversion HSMC/Examples/DE3_S3se260_dsp_example_ChA/DE3_dsp_design_top.fit.smsg.


