<?xml version="1.0" encoding="UTF-8"?>
<!--This file is part of uvgKvazaarHW.-->
<!-- -->
<!--Copyright (c) 2025, Tampere University, ITU/ISO/IEC, project contributors-->
<!--All rights reserved.-->
<!---->
<!--Redistribution and use in source and binary forms, with or without modification,-->
<!--are permitted provided that the following conditions are met:-->
<!---->
<!--* Redistributions of source code must retain the above copyright notice, this-->
<!--  list of conditions and the following disclaimer.-->
<!---->
<!--* Redistributions in binary form must reproduce the above copyright notice, this-->
<!--  list of conditions and the following disclaimer in the documentation and/or-->
<!--  other materials provided with the distribution.-->
<!---->
<!--* Neither the name of the Tampere University or ITU/ISO/IEC nor the names of its-->
<!--  contributors may be used to endorse or promote products derived from-->
<!--  this software without specific prior written permission.-->
<!---->
<!--THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND-->
<!--ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED-->
<!--WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE-->
<!--DISCLAIMED. IN NO EVENT SHALL THE COPYRIGHT HOLDER OR CONTRIBUTORS BE LIABLE FOR-->
<!--ANY DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES-->
<!--INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;-->
<!--LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION HOWEVER CAUSED AND ON-->
<!--ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT-->
<!--SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.-->
<!--INCLUDING NEGLIGENCE OR OTHERWISE ARISING IN ANY WAY OUT OF THE USE OF THIS-->
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>tuni.fi</ipxact:vendor>
	<ipxact:library>KvazaarPrediction</ipxact:library>
	<ipxact:name>ip_get_neg_core</ipxact:name>
	<ipxact:version>1.0</ipxact:version>
	<ipxact:busInterfaces>
		<ipxact:busInterface>
			<ipxact:name>clk</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="clk" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="clk.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>CLK</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>clk</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>arst_n</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="reset" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="reset.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>arst_n</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>arst_n</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>conf_in</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="data_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="data_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>DAT</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>conf_in_rsc_dat</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>VLD</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>conf_in_rsc_vld</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDY</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>conf_in_rsc_rdy</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:slave/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>hor_out</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="data_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="data_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>DAT</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>hor_out_rsc_dat</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>VLD</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>hor_out_rsc_vld</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDY</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>hor_out_rsc_rdy</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ver_out</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="data_channel" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="data_channel.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>DAT</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ver_out_rsc_dat</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>VLD</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ver_out_rsc_vld</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDY</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ver_out_rsc_rdy</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_0</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_0_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_0_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_0_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_0_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_1</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_1_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_1_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_1_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_1_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_2</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_2_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_2_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_2_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_2_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_3</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_3_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_3_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_3_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_3_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_5</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_5_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_5_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_5_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_5_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_4</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_4_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_4_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_4_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_4_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_6</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_6_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_6_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_6_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_6_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref1_7</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_7_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_7_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_7_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref1_rsc_0_7_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref2_0</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_0_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_0_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_0_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_0_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref2_1</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_4_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_4_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_4_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_4_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref2_2</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_5_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_5_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_5_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_5_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref2_3</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_6_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_6_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_6_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_6_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
		<ipxact:busInterface>
			<ipxact:name>ref2_4</ipxact:name>
			<ipxact:busType vendor="tuni.fi" library="interface" name="mem_read_and_write" version="1.0"/>
			<ipxact:abstractionTypes>
				<ipxact:abstractionType>
					<ipxact:abstractionRef vendor="tuni.fi" library="interface" name="mem_read_and_write.absDef" version="1.0"/>
					<ipxact:portMaps>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>ADDR</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_7_adr</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WREN</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_7_we</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>RDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_7_q</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
						<ipxact:portMap>
							<ipxact:logicalPort>
								<ipxact:name>WDATA</ipxact:name>
							</ipxact:logicalPort>
							<ipxact:physicalPort>
								<ipxact:name>ref2_rsc_0_7_d</ipxact:name>
							</ipxact:physicalPort>
							<ipxact:isInformative>false</ipxact:isInformative>
						</ipxact:portMap>
					</ipxact:portMaps>
				</ipxact:abstractionType>
			</ipxact:abstractionTypes>
			<ipxact:master/>
		</ipxact:busInterface>
	</ipxact:busInterfaces>
	<ipxact:model>
		<ipxact:views>
			<ipxact:view>
				<ipxact:name>mode_11_25</ipxact:name>
				<ipxact:envIdentifier>Verilog:kactus2.cs.tut.fi:</ipxact:envIdentifier>
				<ipxact:componentInstantiationRef>verilog_implementation_11_25</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_12_24</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_12_24</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_13_23</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_13_23</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_14_22</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_14_22</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_15_21</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_15_21</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_16_20</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_16_20</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_17_19</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_17_19</ipxact:componentInstantiationRef>
			</ipxact:view>
			<ipxact:view>
				<ipxact:name>mode_18_18</ipxact:name>
				<ipxact:componentInstantiationRef>verilog_implementation_18_18</ipxact:componentInstantiationRef>
			</ipxact:view>
		</ipxact:views>
		<ipxact:instantiations>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_18_18</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_18_18</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_18_18</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_17_19</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_17_19</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_17_19</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_16_20</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_16_20</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_16_20</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_15_21</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_15_21</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_15_21</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_14_22</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_14_22</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_14_22</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_13_23</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_13_23</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_13_23</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_12_24</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_12_24</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_12_24</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
			<ipxact:componentInstantiation>
				<ipxact:name>verilog_implementation_11_25</ipxact:name>
				<ipxact:language>Verilog</ipxact:language>
				<ipxact:moduleName>main_ip_get_ang_neg_11_25</ipxact:moduleName>
				<ipxact:fileSetRef>
					<ipxact:localName>rtl_11_25</ipxact:localName>
				</ipxact:fileSetRef>
			</ipxact:componentInstantiation>
		</ipxact:instantiations>
		<ipxact:ports>
			<ipxact:port>
				<ipxact:name>clk</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>arst_n</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>conf_in_rsc_dat</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>21</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>conf_in_rsc_vld</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>conf_in_rsc_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_0_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_0_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_0_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_0_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_1_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_1_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_1_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_1_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_2_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_2_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_2_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_2_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_3_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_3_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_3_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_3_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_4_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_4_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_4_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_4_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_5_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_5_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_5_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_5_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_6_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_6_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_6_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_6_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_7_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_7_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_7_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref1_rsc_0_7_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_0_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_0_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_0_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_0_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_4_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_4_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_4_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_4_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_5_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_5_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_5_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_5_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_6_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_6_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_6_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_6_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_7_adr</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_7_we</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_7_d</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ref2_rsc_0_7_q</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>7</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>hor_out_rsc_dat</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>hor_out_rsc_vld</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>hor_out_rsc_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ver_out_rsc_dat</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left>31</ipxact:left>
							<ipxact:right>0</ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ver_out_rsc_vld</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>out</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
			<ipxact:port>
				<ipxact:name>ver_out_rsc_rdy</ipxact:name>
				<ipxact:wire>
					<ipxact:direction>in</ipxact:direction>
					<ipxact:vectors>
						<ipxact:vector>
							<ipxact:left></ipxact:left>
							<ipxact:right></ipxact:right>
						</ipxact:vector>
					</ipxact:vectors>
				</ipxact:wire>
			</ipxact:port>
		</ipxact:ports>
	</ipxact:model>
	<ipxact:fileSets>
		<ipxact:fileSet>
			<ipxact:name>rtl_11_25</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_11_25_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>98f025240bbcbbea3af4d5fc2966ebe422d2f6e3</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_12_24</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_12_24_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>8d6f155297933aa06feb5634c01b7a84aeeab5f6</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_13_23</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_13_23_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>d09793f946495a797f8222b9a3435168ef93a7c7</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_14_22</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_14_22_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>05f47cfd2b0675fb664a880acd7bdb6c17a8f5c7</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_15_21</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_15_21_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>52c0fc1b2b3a2523cb2baaa535a0bbe68f98de6b</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_16_20</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_16_20_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>41c94d84bfd45ae7c18f8934a9c631606381ea7c</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_17_19</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_17_19_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>d3db41c420d8a66fdab6d294a19fa0c587f32dc7</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>rtl_18_18</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../rtls/intra_prediction/h265_ip_get_ang_neg/modes_18_18_rtl.v</ipxact:name>
				<ipxact:fileType>verilogSource</ipxact:fileType>
				<ipxact:vendorExtensions>
					<kactus2:hash>c0c5a62c712b8ac05dba8fd07d8687d6a56dad3f</kactus2:hash>
				</ipxact:vendorExtensions>
			</ipxact:file>
		</ipxact:fileSet>
		<ipxact:fileSet>
			<ipxact:name>hls</ipxact:name>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/main_ip_get_ang_neg.cpp</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/tb_main_ip_get_ang_neg.cpp</ipxact:name>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/includes/global.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_11_25/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_18_18/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_17_19/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_16_20/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_15_21/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_14_22/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_13_23/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_12_24/input_files.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_11_25/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_18_18/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_17_19/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_16_20/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_15_21/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_14_22/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_13_23/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_12_24/constraints.tcl</ipxact:name>
				<ipxact:fileType>tclSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_12_24/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_11_25/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_18_18/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_17_19/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_16_20/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_15_21/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_14_22/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
			<ipxact:file>
				<ipxact:name>../../../../uvgKvazaarHW_rtl_gen/hls/intra_prediction/h265_ip_get_ang_neg/modes_13_23/ang_neg_mode_setup.h</ipxact:name>
				<ipxact:fileType>cSource</ipxact:fileType>
				<ipxact:fileType>cppSource</ipxact:fileType>
			</ipxact:file>
		</ipxact:fileSet>
	</ipxact:fileSets>
	<ipxact:vendorExtensions>
		<kactus2:author>Tampere University</kactus2:author>
		<kactus2:version>3,13,199,0</kactus2:version>
		<kactus2:kts_attributes>
			<kactus2:kts_productHier>Flat</kactus2:kts_productHier>
			<kactus2:kts_implementation>HW</kactus2:kts_implementation>
			<kactus2:kts_firmness>Mutable</kactus2:kts_firmness>
		</kactus2:kts_attributes>
		<kactus2:license>3-BSD clause</kactus2:license>
		
	</ipxact:vendorExtensions>
</ipxact:component>