 2 
行政院國家科學委員會補助專題研究計畫期末成果報告 
 
後矽電子之增強技術 - 子計畫一: 碳化矽上新穎絕緣層技術(3/3) 
第三年(99/8~100/7)期末成果報告 
計畫編號: NSC97-2221-E-002-231-MY3  
主  持  人: 胡 振 國  台大電機工程學系/電子工程學研究所教授 
共同參與研究生: 江榮進、許家銘 
 
一、 摘要： 
 本研究計畫發現在超薄高介電常數/SiO2堆
疊絕緣層碳化矽金氧半電容元件中，於高介電
常數材料備製時所引起之氧缺陷，可提供電子
抓陷進而影響元件中與缺陷相關之穿隧電流大
小。本研究利用高能帶隙材料為基板，可提供
相當程度量之介面陷阱密度，該介面陷阱對穿
隧電流受抓陷電荷量影響程度之效應非常關鍵
重要。實驗發現在高介電常數/SiO2堆疊絕緣層
介面被抓陷電子，可明顯有效阻擋電流之導通
路徑，進而出現兩個不同狀態之電流特性，所
發現之雙狀態電流行為可利用本研究提出之雙
層陷阱穿隧機制解釋之。在備製堆疊高介電常
數/SiO2結構時，不同之製程會呈現不同之記憶
特性。比較有無照 UV光下之陽極氧化 SiO2層，
可得到有 UV照光之 SiO2層其特性較致密缺陷
較少，採用電特性抹除儲存電子時之速度較
慢。比較用陽極氧化鋁膜之 Al2O3層，相較硝酸
氧化之 Al2O3層，其特性因較致密缺陷較少，因
此只能用照光抹除，卻無法用電性抹除。要達
到適當之電特性抹除，需適當調整製程來備製
本結構之堆疊絕緣層。 
 
關鍵字：碳化矽、堆疊絕緣層、介面陷阱、穿
隧電流、雙態 
 
Abstract: 
   In the high-k/SiO2 stacked dielectric MOS 
capacitor, it is believed that the electrons captured 
by the defects associated with the oxygen 
vacancies formed in high-k dielectric preparation 
may affect the trap-assisted tunneling current of 
the device. In this work, high bandgap material 
was utilized as substrate for its considerable 
interface states which are important to enhance the 
effect of trapped charges on the tunneling current. 
It was found that the electrons captured in 
high-k/SiO2 interface layer were crucial to block 
the current conduction path. Two-state current 
behavior was clearly observed and was well 
explained by the mechanism proposed in this 
work. The memory characteristic of this structure 
is dependent on the quality of the dielectrics in 
stacked layers.  Comparing the SiO2 prepared by 
anodization with and w/o UV light during 
oxidation, it was found that the oxide with UV 
exhibits better quality and less defects than 
without, so the device’s electrical erase time is 
longer than without.  For the Al2O3 oxidized by 
anodizaiton, it shows better quality and less 
defects than the nitric acid oxidized Al2O3, so the 
device can only be erased by light but not electric.  
The electrical erase should be done by suitably 
choosing the processes of the dielectrics in 
stacked layers.   
 
Keywords：SiC、Stacked Dielectric、Interface 
Traps、Tunneling Current、Two States 
 
 
二、緣由與目的： 
    碳化矽基板所提供之元件及電路是相當重
要有用的，而在高介電常數/SiO2介面之陷阱產
生是可以影響絕緣層之電流導通的，在相關之
研究中，指出施壓引起之漏電流(SILC)即為重
要電流導通機制之一。同時研究報告亦指出在
高介電常數絕緣層形成後，於材料介面會出現
氧空缺相關之缺陷。對其弱聯結、局部崩潰、
數位雜訊等之模型及影響，已有許多相關之研
究報導公布，其中，SILC被相信是對超薄閘極
絕緣層元件之可靠度扮演著極為重要之角色。
然而現今文獻對於高能帶隙基板元件之高介電
常數/SiO2介面特性，研究仍屬相當缺乏。 
    本計畫針對SiC基板高介電常數/SiO2 MOS
元件結構中與穿隧電流傳導機制相關之 I-V 特
性進行研究，尤其是對與雙介面層之缺陷產生
和電子抓陷現象，給予詳細之說明與解釋。實
驗發現，在很小之偏壓下，漏電流可經由雙介
面缺陷來傳導通過。只有一層 SiO2絕緣層之元
件亦同時進行比對觀察。本計畫發現在高介電
常數/SiO2 結構中，元件呈現雙狀態之電流行
為。本研究提出模型，認為該穿隧電流是與氧
  4 
 
疊結構密切相關，在之後之比較亦指出，在 SiC
基板上才會明顯出現，亦即本觀察是同時需要
高能帶隙之基板配合堆疊介電層結構才會出
現，相當具特殊性。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖二：樣品 A、B、及 C之 I-V特性，其中樣品 
A為 SiO2/SiC結構，未出現記憶體特性；
樣品 B及 C均為 Al2O3/SiO2/SiC結構，
才會出現記憶體特性。 
 
為解釋上述所觀察到之現象，提出雙層介
面陷阱之穿隧機制模型如圖三所示，由於在 SiC
基板上生長 SiO2是很容易產生介面陷阱的，主
要理由為 SiC含有 C，在 SiO2形成時很容易析
出造成缺陷，故在 Dielectric 1/Substrate介面會
出現缺陷；另外，因堆疊之 Al2O3在 SiO2上亦
會出現相當可觀之介面陷阱，故在 Dielectric 
2/Dielectric 1介面亦會出現缺陷。從金屬來的電
子可經由雙層之介面缺陷來穿隧導通，該電流
明顯與雙介面之缺陷密度有關，且對缺陷內之
電子抓獲數相當敏感，稍許之電子屯積將會阻
擋穿隧電流，進而影響電流大小，抓獲之電子
數可經由 set及 reset來改變，故具記憶體特性。 
 
 
 
 
 
 
 
 
 
 
圖三：利用堆疊介電層結構具雙介面缺陷區之
特性進行雙缺陷穿隧之電流導通機制能
帶示意圖 
值得注意的是，本結構強調記憶特性是由穿隧
電流來達，所需之阻擋用電子數不需太大，即
可影響電流值，故具靈敏度高之優點。 
   根據圖三之機制模型，並參考現有文獻，對
於兩個缺陷的穿隧機率可表示如下公式 
 
 
21
21
TqTJ
TTq
TATT νσ
ν
+
×
⊥
=     
 
 
其中 ν 為被抓獲電子之欲逃脫頻率(escape- 
attempt frequency)，T1與 T2 分別為兩個缺陷之
穿隧機率(與位障及穿隧距離相關)，J⊥ 為來至
閘極電流密度之垂直分量，σ 為陷阱之抓獲截
面積(trap’s capture cross section)。令 N1與 N2分
別為 Al2O3/SiO2與 SiO2/SiC 介面之陷阱密度，
則上述公式可之經雙陷阱穿隧之流量 Ftunnel 可
表示成 
 
 
2211
2211
TNqTNJ
TNTNq
tunnelF νσ
να +
×
⊥
　  
 
 
為簡化計，本研究令 T1與 T2均為 1，ν 與 σ 分
別為 105 與 10-21 cm2，並參考文獻相關參數，
可得如下之穿隧流量公式 
 
 
2
14
1
16
21
14
1010
10
NN
NN
tunnelF −−
−
+
×　α  
 
 
在圖四之模擬特性中可清楚看出，當 N2 固定
時，N1 愈大則 Ftunnel愈大，表示缺陷密度愈高，
穿隧電流將愈大，這是明顯合理的。有趣的是，
若 N2 愈大，則在相同 N1數量之差異下，會明
顯引起較大之ΔFtunnel，這表示只需經由某介面
區之缺陷密度之改變(比如經由電子抓獲)，其引
起之電流阻擋效果將會很大，亦即相對應整體
之穿隧電流與 N1與 N2之量密切相關，某區之
陷阱量改變，則總電流變化將會很大，與之前
觀察到之元件電流行為相當靈敏於電子之阻擋
是一致的。 
 
 
 
  6 
 
之 I-V 特性相比對，可清出看出該偏壓區相當
於電子被抓獲後造成穿隧電流被阻擋之區域，
簡單而言，若電子被抓獲如同在 Al/Al2O3/SiO2/ 
SiC元件所顯現，則在照光時電子會被激發而呈
現較大之電容反應，因此 C-V 之照光反應明
顯；反之，對於 Al/SiO2/SiC元件，因沒有電子
被介面陷阱明顯抓獲之情事，因此照光與否之
差別不大。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖八：Al/SiO2/SiC與 Al/Al2O3/SiO2/SiC元件在
fresh、set (正負掃描方向)、及照光(light)
下之 C-V特性 
 
    在研究介電層中之陷阱特性，往往利用變
溫處理可觀察到許多現象來說明陷阱之特性。
不論是 Al2O3或 SiO2，只要有缺陷存在，就或
多或少會有不同程度數量之電子被抓獲，也就
是說樣品在 fresh或 set 狀態下，理當都會出現
被抓獲電子在元件 I-V 特性上之變溫效應，當
然其程度大小有別。圖九(a)、(b)、及(c)分別為
樣品 A、B、及 C在 fresh及 set狀態下之變溫
I-V特性，可看出三個樣品之 fresh I-V均會隨溫
度尚升而電流變大，三者之差異不大，主要是
樣品在 fresh狀態時抓獲較少之電子，因此三者
均無明顯之抓獲電子數量差異所致；而在 set
狀態時，樣品 A之 I-V變溫特性與其 fresh之變
溫特性相差不大，理由是樣品 Au並未能在 set
處理時產生夠多之抓獲電子，亦即有無 set均不
會改變介電層特性太大。至於樣品 B及 C則發
現其 set 處理後之 I-V 變溫特性明顯比 fresh 時
來得大，這與樣品 B 及 C 會在 set 處理時存入
較多量之電子數有關，一旦介電層介面有抓獲
較多之電子時，溫度改變當然其 I-V 特性也就
變化較大，基本上樣品B及C 之 set變溫 I-V 特
性是相類似的，均可作為記憶體應用。 
 
 
 
 
 
 
 
 
 
 
 
 
 
(a) 
 
  
 
 
 
 
 
 
 
 
 
 
 
(b) 
 
 
 
 
 
 
 
 
 
 
 
 
 
(c) 
 
圖九：(a)樣品 A，(b)樣品 B，及(c)樣品 C之 fresh
及 set處理後之變溫(300、330、及 360 K) 
I-V特性 
 
    對於上述樣品 A、B、及 C之變溫 I-V特性，
將電流密度為 JG=10-7 A/cm2之電壓取出，可得
到如圖十所示之電壓與溫度關係圖，可看出樣
品 A之 fresh及 set之電壓幾乎相同，隨著溫度
 
 
 
 
  8 
 
顯較緻密缺陷少，故被抓陷之電子幾乎無法以
電壓施加方式予以脫離束縛，明顯看出若要有
效得到可電性抹除記憶之元件，第二層之介電
層亦需具備足夠多之缺陷才行。 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖十二：Sample NA/UVAO 之 state ‘0’、state 
‘1’、及 light erase (左圖)與經過 8 V/30s 
electrical erase (右圖)後之 I-V特性 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖十三：Sample AA/AO之 state ‘0’、state ‘1’、
及 light erase (左圖)與經過 16 V/40 s 
electrical erase (右圖)後之 I-V特性 
 
    經由上述三種樣品之 I-V 特性比較，可得
知介電層品質與記憶體特性密切相關。現將三
個樣品先予以設定為 state ‘1’，然後給予不
同偏壓及不同時間之抹除，並將電壓之時變關
係記錄之，可得如圖十四之關係圖。圖中清楚
顯示 Sample AA/AO無法在 16 V下抹除記憶，
其在定電流密度為 JG=10-7 A/cm2下之電壓值幾
乎不隨時間改變，圖中亦顯示出 Sample NA/ 
UVAO較 Sample NA/AO在相同偏壓下其抹除
速度較慢，而後兩者均顯示出所加偏壓愈正，
則抹除速度愈快，均具電性抹除之功效。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖十四：Sample NA/AO、NA/UVAO、及 AA/AO
先設定為 state ‘1’後給予不同偏壓進行
電性抹除之定電流電壓時變關係圖 
 
 
    圖十五(a)為 Al/Al2O3/SiO2/SiC元件於 state 
‘0’時處於 VG=0 及 VG=Vread時之能帶示意圖，
可看出因介電層存在有足夠多之缺陷，在讀取
時電子可經 trap-assisted tunneling來傳導，電流
隨偏壓而漸增。圖十五(b) 為元件經- 3 V設定
成 state ‘1’後處於 VG=0、VG=Vread、及 VG>Vread
時之能帶示意圖，可看出當經過 state ‘1’設定
後，電子被陷陷抓獲，於正常讀取時穿隧電流
被有效阻擋，電流過不去，必須要更負之偏壓
才能穿隧導通，因此產生記憶特性。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖十五：Al/Al2O3/SiO2/SiC元件(a)於 state ‘0’
時處於 VG=0及 VG=Vread時之能帶示意
圖及(b) 於 state ‘1’時處於 VG=0、
VG=Vread、及 VG>Vread時之能帶示意圖 
 
 
 
 
 
 
  10 
 
主持人在執行國科會研究計畫由 2008年至
今所產出之研究成果表列如下，僅此提供參考。  
 
五、主持人近三年半(2008~至今)之研究成果： 
(A) Refereed Paper 
1. C.C.Lin and J.G.Hwu*, 2011, “Electrical 
Characteristics and Temperature Response of 
Al2O3 Gate Dielectrics with and without Nitric 
Acid Compensation”, Electrochemical Society 
Transactions - Physics and Technology of High-k 
Materials 9, Volume 16, September. (accepted) 
2. J.C.Chiang and J.G.Hwu*, 2011, “Two-State 
Current Conduction in High-k/SiO2 Stacked 
Dielectric with High Bandgap 4H-SiC Substrate”, 
Electrochemical Society Transactions - Wide 
Bandgap Semiconductor Materials and Devices 12, 
Volume 35, Issue 6, May, PP.165-171. 
3. H.W.Lu, T.Y.Chen, and J.G.Hwu*, 2011, 
“Electrical Characteristics Analysis at "Oxide 
Flat-band Voltage" for Al-SiO2-Si Capacitor”, 
Electrochemical Society Transactions - Silicon 
Nitride, Silicon Dioxide, and Emerging Dielectrics 
11, Volume 35, Issue 4, May, PP.639-650. 
4. T.Y.Chen, H.W.Lu, and J.G.Hwu*, 2011, 
“Influence of Residual Ions and Gases at Si/SiO2 
Interface in Ultra-Thin Gate Oxide”, 
Electrochemical Society Transactions - Processes 
at the Semiconductor Solution Interface 4, Volume 
35, Issue 8, May, P.201-210. 
5. C.C.Lin and J.G.Hwu*, 2011, “Comparison of The 
Reliability of Thin Al2O3 Gate Dielectrics Prepared 
by In-Situ Oxidation of Sputtered Aluminum in 
Oxygen Ambient with and without Followed Nitric 
Acid Compensation”, IEEE Transactions on 
Device and Materials Reliability, Vol.11, No.2, 
June, PP.227-235. (SCI/EI)  
6. S.J.Chang and J.G.Hwu*, 2011, “Comprehensive 
Study on Negative Capacitance Effect Observed in 
MOS(n) Capacitors with Ultra-thin Gate Oxides”, 
IEEE Transactions on Electron Devices, Vol.58, 
No.3, March, PP.684-690. (SCI/EI) 
7. C.Y.Wang and J.G.Hwu*, 2010, “Characterization 
of Stacked Hafnium Oxide (HfO2) / Silicon 
Dioxide (SiO2) Metal-Oxide-Semiconductor (MOS) 
Tunneling Temperature Sensors”, Journal of the 
Electrochemical Society, Vol.157, No.10, PP. 
J324-J328. (SCI/EI) 
8. J.Y.Cheng, H.T.Lu, and J.G.Hwu*, 2010, “Metal- 
Oxide-Semiconductor Tunneling Photodiodes with 
Enhanced Deep Depletion at Edge by High-k 
Material”, Applied Physics Letters, Vol.96, No. 23, 
June, PP. 233506-1~233506-3. (SCI/EI) 
9. C.H.Chen and J.G.Hwu*, 2010, “Stack 
Engineering of Low-Temperature-Processing 
Al2O3 Dielectrics Prepared by Nitric Acid 
Oxidation for MOS Structure”, Microelectronics 
Engineering, Vol.87, January, PP.686-689. 
10. J.Y.Cheng, C.T.Huang, and J.G.Hwu*, 2009, 
“Comprehensive study on the deep depletion 
capacitance-voltage behavior for metal-oxide- 
semiconductor capacitor with ultra-thin oxides”, 
Journal of Applied Physics, Vol.106, No.7, 
October, PP.074507-1~074507-7. (SCI/EI) 
11. C.Y.Yang and J.G.Hwu*, 2009, “Low Temperature 
Tandem Aluminum Oxides Prepared by 
DAC-ANO Compensation in Nitric Acid”, Journal 
of the Electrochemical Society, Vol.156, No.11, 
September, PP.G184-G189. (SCI/EI) 
12. J.Y.Cheng, C.T.Huang, and J.G.Hwu*, 2009, 
“Comparison of Lateral Non-uniformity 
Phenomena between HfO2 and SiO2 from 
Magnified C-V Curves in Inversion Region”, 
Electrochemical Society Transactions - Physics 
and Technology of High-k Gate Dielectric 7, 
Volume 25, No.6, September, PP.327-338. (EI)  
13. C.Y.Wang and J.G.Hwu*, 2009, “Characterization 
of Stacked Hafnium Oxide (HfO2)/Silicon Dioxide 
(SiO2) Metal-Oxide-Semiconductor (MOS) 
Tunneling Temperature Sensors”, Electrochemical 
Society Transactions - Physics and Technology of 
High-k Gate Dielectric 7, Volume 25, No.6, 
September, PP.361-370. (EI)  
14. C.H.Chang and J.G.Hwu*, 2009, “Trapping 
Characteristics of Al2O3/HfO2/SiO2 Stack Structure 
Prepared by Low Temperature In-situ Oxidation in 
dc-sputtering”, Journal of Applied Physics, 
Vol.105, No.9, May, PP.094103-1~094103-6. 
(SCI/EI) 
15. C.H.Chen, K.C.Chuang and J.G.Hwu*, 2009, 
“Characterization of Inversion Tunneling Current 
Saturation Behavior for MOS(p) Capacitors with 
Ultra-thin Oxides and High-k Dielectrics”, IEEE 
Transactions on Electron Devices, Vol.56, No.6, 
June, PP.1262-1268. (SCI/EI) 
16. H.L.Chen, C.J. Lee, and J.G.Hwu*, 2009, 
“Effect of Tensile Stress on MOS Capacitors with 
Ultra-thin Gate Oxide”, International Journal of 
Electrical Engineering, Vol.16, No.4, PP.283-287. 
(SCI/EI) 
17. K.C.Chuang and J.G.Hwu*, 2009, “Thin Silicon 
Oxide Films on N-type 4H-SiC Prepared by 
Scanning Frequency Anodization Method”, 
Microelectronics Engineering, Vol.86, No.11, 
November, PP. 2207-2210. (SCI/EI) 
18. C.H.Chang and J.G.Hwu*, 2009, “Characteristics 
and Reliability of Hafnium Oxide Dielectric 
Stacks with Room Temperature Grown Interfacial 
Anodic Oxide”, IEEE Transactions on Device and 
Materials Reliability, Vol. 9, No.2, June, 
  12 
 
Device Technology, SNDT 2010, Hsinchu, 
Taiwan, National Nano Device Laboratories, 
May 4-5, Abstract Digest, P.9, S1-1. (invited) 
13. J.C.Chiang and J.G.Hwu
14. H.Y.Chiang and 
*, 2009, “4H-SiC MOS 
Structure with Aluminum Oxide Stacked on 
Interfacial Oxide Prepared by UV Light-Assist 
Anodization”, International Electronic Devices 
and Materials Symposia - IEDMS 2009, 
November 19-20, Chang Gung University, 
Kweishan, Taoyuan, Taiwan, ROC, Paper No. 
133. 
J.G.Hwu
15. C.M.Hsu, C.Y.Yang, and 
*, 2009, “Improvement 
in the Electrical Characteristics of Sputtered Al2O3 
Dielectric Layers with the Compensation of 
Anodization in HNO3”, International Electronic 
Devices and Materials Symposia - IEDMS 2009, 
November 19-20, Chang Gung University, 
Kweishan, Taoyuan, Taiwan, ROC, Paper No. 158. 
J.G.Hwu
16. C.Y.Wang and 
*, 2009, 
“Characterization of 4H-SiC MOS Capacitor with 
Ultrathin Al2O3 Gate Dielectric Prepared by 
Sputtering in Oxygen Ambient”, International 
Electronic Devices and Materials Symposia - 
IEDMS 2009, November 19-20, Chang Gung 
University, Kweishan, Taoyuan, Taiwan, ROC, 
Paper No.122. 
J.G.Hwu
17. J.Y.Cheng, C.T.Huang, and 
*, 2009, 
“Characterization of Stacked Hafnium Oxide 
(HfO2)/Silicon Dioxide (SiO2) Metal-Oxide- 
Semiconductor (MOS) Tunneling Temperature 
Sensors”, 216th ECS Meeting, Vienna, Austria, 
October 4-9, PP.361-370. 
J.G.Hwu
18. C.Y.Yang and 
*, 2009, 
“Comparison of Lateral Non-uniformity 
Phenomena between HfO2 and SiO2 from 
Magnified C-V Curves in Inversion Region”, 216th 
ECS Meeting, Vienna, Austria, October 4-9, 
PP.327-338. 
J.G.Hwu
19. J.Y.Cheng, C.T.Huang and 
*, 2009, “Characteristics 
and Reliability of Low-Temperature Aluminum 
Oxide Dielectric Stacks Prepared by DC-Sputter of 
Aluminum Target Injected with Oxygen and 
Followed by Compensation in Nitric Acid”, Euro 
Nano Forum 2009 – Nanotechnology for 
Sustainable Economy, European and International 
Forum on Nanotechnology, 2-5 June, Prague, 
Czech Republic, Proceedings, P-116. 
J.G.Hwu
20. J.C.Tseng* and 
*, 2009, 
“Study on CV/IV Behaviors of the MOS Structure 
in Deep Depletion Region”, Symposium on Nano 
Device Technology, SNDT 2009, Hsinchu, Taiwan, 
National Nano Device Laboratories, April 29-30, 
Abstract Digest, P.7, A1-1 (invited) 
J.G.Hwu
Induced Interface Traps in Metal-Oxide- 
Semiconductor Field Effect Transistors”, 2009 
IEEE International Reliability Physics Symposium, 
April 26-30, Fairmont The Queen Elizabeth, 
Montreal, Quebec, Canada, EL.6. 
, 2009, 
“Characterization of the Electrostatic Discharge 
21. K.C.Chuang, C.M.Hsu, and J.G.Hwu
22. C.H.Chen and 
*, 2008, 
“Frequency Dispersion in Capacitance-Voltage 
Characteristics in SiC MOS Capacitors”, 
International Electronic Devices and Materials 
Symposia – IEDMS 2008, November 28-29, 
National Chung Hsing University, Taichung, 
Taiwan, ROC, BP-443. 
J.G.Hwu
23. H.T.Lu and 
*, 2008, “Investigation of 
Low-Temperature-Processing Al2O3/Al-Si-O Gate 
Dielectrics Prepared by Nitric Acid Oxidation for 
MOS Devices”, International Electronic Devices 
and Materials Symposia – IEDMS 2008, 
November 28-29, National Chung Hsing 
University, Taichung, Taiwan, ROC, CO-438. 
J.G.Hwu
24. C.Y.Yang, C.M Hsu, and 
*, 2008, “Nonuniformity 
Characterization of MOS Structure with HfO2 
Dielectric Layer Based on C-V Measurement in 
Deep Depletion Region”, International Electronic 
Devices and Materials Symposia – IEDMS 2008, 
November 28-29, National Chung Hsing 
University, Taichung, Taiwan, ROC, CO-444. 
J.G.Hwu
25. C.H.Chang and 
*, 2008, “Low 
Temperature Tandem Al2O3 Gate Dielectrics 
Prepared by DAC-ANO Compensation in Nitric 
Acid”, International Electronic Devices and 
Materials Symposia – IEDMS 2008, November 
28-29, National Chung Hsing University, 
Taichung, Taiwan, ROC, BO-504. 
J.G.Hwu
26. P.K.Chang and 
*, 2008, “Characteristics 
of Metal-Al2O3-HfO2-Oxide-Silicon (MAHOS) 
Flash Devices Prepared by Cost-Effective in-situ 
Oxidation Method”, International Electronic 
Devices and Materials Symposia – IEDMS 2008, 
November 28-29, National Chung Hsing 
University, Taichung, Taiwan, ROC, AO-502. 
J.G.Hwu
27. H.L.Chen, C.J.Lee, and 
*, 2008, “Determination 
of Ultrathin Oxide Thickness from Depletion 
Region of C-V Curves”, International Electronic 
Devices and Materials Symposia – IEDMS 2008, 
November 28-29, National Chung Hsing 
University, Taichung, Taiwan, ROC, CO-525. 
J.G.Hwu
28. C.M Hsu, K.C.Chuang, C.Y.Yang, and 
*, 2008, “Effect 
of Tensile Stress on MOS Capacitors with 
Ultra-thin Gate Oxides”, International Electronic 
Devices and Materials Symposia – IEDMS 2008, 
November 28-29, National Chung Hsing 
University, Taichung, Taiwan, ROC, CO-437. 
J.G.Hwu*, 
2008, “Ultrathin Anodized Aluminum Oxide on 
4H-SiC MOS Capacitors Grown in Ammonium 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/08/30
國科會補助計畫
計畫名稱: 子計畫一：碳化矽上新穎絕緣層技術
計畫主持人: 胡振國
計畫編號: 97-2221-E-002-231-MY3 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1. 與工研院合作計畫獲專利授權業界頒發獎勵金 － 2011/04 
2. 臺大特聘教授 – 2006/08 獲聘至今 
3. 國科會研究績效傑出獎勵(國科會補助大專校院獎勵特殊優秀人才措施) －
2010 
4. 指導博士班學生江榮進發現利用 Al/Al2O3/SiO2/SiC 結構中介面之陷阱特
性可做為記憶體用，提出「利用雙層缺陷穿遂阻擋機制控制電流通路記憶體」
專利申請 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
