
CTC_PWM_SOFT.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000244  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .bss          00000004  00800200  00800200  000002b8  2**0
                  ALLOC
  2 .debug_aranges 00000040  00000000  00000000  000002b8  2**3
                  CONTENTS, READONLY, DEBUGGING
  3 .debug_pubnames 0000006d  00000000  00000000  000002f8  2**0
                  CONTENTS, READONLY, DEBUGGING
  4 .debug_info   000001af  00000000  00000000  00000365  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_abbrev 0000008f  00000000  00000000  00000514  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_line   000001c0  00000000  00000000  000005a3  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_frame  00000040  00000000  00000000  00000764  2**2
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_str    0000012f  00000000  00000000  000007a4  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 72 00 	jmp	0xe4	; 0xe4 <__ctors_end>
   4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
   8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
   c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  10:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  14:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  18:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  1c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  20:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  24:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  28:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  2c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  30:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  34:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  38:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  3c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  40:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  44:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  48:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  4c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  50:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  54:	0c 94 a5 00 	jmp	0x14a	; 0x14a <__vector_21>
  58:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  5c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  60:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  64:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  68:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  6c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  70:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  74:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  78:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  7c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  80:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  84:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  88:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  8c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  90:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  94:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  98:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  9c:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  a0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  a4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  a8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  ac:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  b0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  b4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  b8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  bc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  c0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  c4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  c8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  cc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  d0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  d4:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  d8:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  dc:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>
  e0:	0c 94 93 00 	jmp	0x126	; 0x126 <__bad_interrupt>

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_copy_data>:
  f4:	12 e0       	ldi	r17, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	e4 e4       	ldi	r30, 0x44	; 68
  fc:	f2 e0       	ldi	r31, 0x02	; 2
  fe:	00 e0       	ldi	r16, 0x00	; 0
 100:	0b bf       	out	0x3b, r16	; 59
 102:	02 c0       	rjmp	.+4      	; 0x108 <__do_copy_data+0x14>
 104:	07 90       	elpm	r0, Z+
 106:	0d 92       	st	X+, r0
 108:	a0 30       	cpi	r26, 0x00	; 0
 10a:	b1 07       	cpc	r27, r17
 10c:	d9 f7       	brne	.-10     	; 0x104 <__do_copy_data+0x10>

0000010e <__do_clear_bss>:
 10e:	12 e0       	ldi	r17, 0x02	; 2
 110:	a0 e0       	ldi	r26, 0x00	; 0
 112:	b2 e0       	ldi	r27, 0x02	; 2
 114:	01 c0       	rjmp	.+2      	; 0x118 <.do_clear_bss_start>

00000116 <.do_clear_bss_loop>:
 116:	1d 92       	st	X+, r1

00000118 <.do_clear_bss_start>:
 118:	a4 30       	cpi	r26, 0x04	; 4
 11a:	b1 07       	cpc	r27, r17
 11c:	e1 f7       	brne	.-8      	; 0x116 <.do_clear_bss_loop>
 11e:	0e 94 c7 00 	call	0x18e	; 0x18e <main>
 122:	0c 94 20 01 	jmp	0x240	; 0x240 <_exit>

00000126 <__bad_interrupt>:
 126:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000012a <Timer_init_no_PWM>:

void Timer_init_no_PWM(void){



    TCCR0A |= (2<<WGM00);
 12a:	84 b5       	in	r24, 0x24	; 36
 12c:	82 60       	ori	r24, 0x02	; 2
 12e:	84 bd       	out	0x24, r24	; 36

        #ticks = tiempo_deseado / t_ticks -> 100uS / 4uS = OCR0A = 25

    */

    TCCR0B |= (1<<CS00) | (1<<CS01);
 130:	85 b5       	in	r24, 0x25	; 37
 132:	83 60       	ori	r24, 0x03	; 3
 134:	85 bd       	out	0x25, r24	; 37
    TIMSK0 |= (1<<OCIE0A);
 136:	ee e6       	ldi	r30, 0x6E	; 110
 138:	f0 e0       	ldi	r31, 0x00	; 0
 13a:	80 81       	ld	r24, Z
 13c:	82 60       	ori	r24, 0x02	; 2
 13e:	80 83       	st	Z, r24
    sei();
 140:	78 94       	sei


    TCNT0=0;
 142:	16 bc       	out	0x26, r1	; 38
    OCR0A =25;
 144:	89 e1       	ldi	r24, 0x19	; 25
 146:	87 bd       	out	0x27, r24	; 39
}
 148:	08 95       	ret

0000014a <__vector_21>:


ISR(TIMER0_COMPA_vect){
 14a:	1f 92       	push	r1
 14c:	0f 92       	push	r0
 14e:	0f b6       	in	r0, 0x3f	; 63
 150:	0f 92       	push	r0
 152:	11 24       	eor	r1, r1
 154:	8f 93       	push	r24
 156:	9f 93       	push	r25



    cycle_pwm++;
 158:	80 91 03 02 	lds	r24, 0x0203
 15c:	8f 5f       	subi	r24, 0xFF	; 255
 15e:	80 93 03 02 	sts	0x0203, r24

    if(cycle_pwm < cycle_simulado){
 162:	90 91 03 02 	lds	r25, 0x0203
 166:	80 91 02 02 	lds	r24, 0x0202
 16a:	98 17       	cp	r25, r24
 16c:	10 f4       	brcc	.+4      	; 0x172 <__vector_21+0x28>
        PORTB |= 1<<PB7; //prendemos
 16e:	2f 9a       	sbi	0x05, 7	; 5
 170:	01 c0       	rjmp	.+2      	; 0x174 <__vector_21+0x2a>
    }
    else{
        PORTB &=~(1<<PB7);
 172:	2f 98       	cbi	0x05, 7	; 5

    }



    if(cycle_pwm >= 255){
 174:	80 91 03 02 	lds	r24, 0x0203
 178:	8f 3f       	cpi	r24, 0xFF	; 255
 17a:	11 f4       	brne	.+4      	; 0x180 <__vector_21+0x36>
        cycle_pwm=0; // se reincial
 17c:	10 92 03 02 	sts	0x0203, r1
    }

}
 180:	9f 91       	pop	r25
 182:	8f 91       	pop	r24
 184:	0f 90       	pop	r0
 186:	0f be       	out	0x3f, r0	; 63
 188:	0f 90       	pop	r0
 18a:	1f 90       	pop	r1
 18c:	18 95       	reti

0000018e <main>:
int main(void)
{



    DDRB |= 1<<PB7;
 18e:	27 9a       	sbi	0x04, 7	; 4
    Timer_init_no_PWM();
 190:	0e 94 95 00 	call	0x12a	; 0x12a <Timer_init_no_PWM>
    // Insert code

    while(1){


        for(cycle_simulado =0; cycle_simulado<256 ;cycle_simulado++){
 194:	10 92 02 02 	sts	0x0202, r1
 198:	80 91 02 02 	lds	r24, 0x0202

            delay(10);
 19c:	8a e0       	ldi	r24, 0x0A	; 10
 19e:	90 e0       	ldi	r25, 0x00	; 0
 1a0:	0e 94 fd 00 	call	0x1fa	; 0x1fa <delay>
    // Insert code

    while(1){


        for(cycle_simulado =0; cycle_simulado<256 ;cycle_simulado++){
 1a4:	80 91 02 02 	lds	r24, 0x0202
 1a8:	8f 5f       	subi	r24, 0xFF	; 255
 1aa:	80 93 02 02 	sts	0x0202, r24
 1ae:	f4 cf       	rjmp	.-24     	; 0x198 <main+0xa>

000001b0 <delay_103us>:


delay_103us:


	nop
 1b0:	00 00       	nop
	nop
 1b2:	00 00       	nop


	ldi r22,5
 1b4:	65 e0       	ldi	r22, 0x05	; 5
	ldi r21, 7
 1b6:	57 e0       	ldi	r21, 0x07	; 7

000001b8 <nxt0>:

nxt0:
	nop
 1b8:	00 00       	nop
	nop
 1ba:	00 00       	nop
	nop
 1bc:	00 00       	nop
	ldi r20, 8
 1be:	48 e0       	ldi	r20, 0x08	; 8

000001c0 <nxt1>:


nxt1:
	dec r21
 1c0:	5a 95       	dec	r21
	nop
 1c2:	00 00       	nop
	nop
 1c4:	00 00       	nop
	brne nxt1
 1c6:	e1 f7       	brne	.-8      	; 0x1c0 <nxt1>

000001c8 <nxt2>:

nxt2:
	ldi r21,7
 1c8:	57 e0       	ldi	r21, 0x07	; 7
	nop
 1ca:	00 00       	nop
	nop
 1cc:	00 00       	nop
	dec r20
 1ce:	4a 95       	dec	r20
	brne nxt1
 1d0:	b9 f7       	brne	.-18     	; 0x1c0 <nxt1>

	dec r22
 1d2:	6a 95       	dec	r22
	nop
 1d4:	00 00       	nop
	brne nxt0
 1d6:	81 f7       	brne	.-32     	; 0x1b8 <nxt0>

	ret
 1d8:	08 95       	ret

000001da <delay1S>:


delay1S:

ldi r20, 241;
 1da:	41 ef       	ldi	r20, 0xF1	; 241
	...

000001de <nxt_S>:
	nop				;1
		nxt_S: ldi r21, 144;  		/x
 1de:	50 e9       	ldi	r21, 0x90	; 144
		nop;						/x
 1e0:	00 00       	nop
		nop;						/x
 1e2:	00 00       	nop
	...

000001e6 <nxt2_S>:
		nop;						/x
			nxt2_S:ldi r22, 152 ; 	/xy
 1e6:	68 e9       	ldi	r22, 0x98	; 152
			nop;					/xy
 1e8:	00 00       	nop
	...

000001ec <nxt3_S>:
			nop;					/xy
				nxt3_S:dec r22; 	/xyz
 1ec:	6a 95       	dec	r22
				brne nxt3_S;	 	/xy(2z-1)
 1ee:	f1 f7       	brne	.-4      	; 0x1ec <nxt3_S>
			dec r21; 				/xy
 1f0:	5a 95       	dec	r21
			brne nxt2_S;	 		/x(2y-1)
 1f2:	c9 f7       	brne	.-14     	; 0x1e6 <nxt2_S>
		dec r20;	 				/x
 1f4:	4a 95       	dec	r20
		brne nxt_S;		 			/2x-1
 1f6:	99 f7       	brne	.-26     	; 0x1de <nxt_S>


	ret
 1f8:	08 95       	ret

000001fa <delay>:
delay:

	; en este tendre que hacer muchos descuentos por esto de
	;cunado sea 0 y  lo demas

	cpi r24, 0x00 ; 1
 1fa:	80 30       	cpi	r24, 0x00	; 0
	breq final ;2 - 1
 1fc:	49 f0       	breq	.+18     	; 0x210 <final>

	cpi r24, 0x01
 1fe:	81 30       	cpi	r24, 0x01	; 1
	breq un_mSeg; si r24 es 1 ms entonces ira a una subrutina la cual durara
 200:	41 f0       	breq	.+16     	; 0x212 <un_mSeg>

00000202 <ciclo>:
	;dira 1ms segun lo que se mando por parametro


	ciclo:

		call delay_general
 202:	0e 94 15 01 	call	0x22a	; 0x22a <delay_general>

		sbiw r24, 1 ; 2
 206:	01 97       	sbiw	r24, 0x01	; 1

		cpi r24, 0x01 ;1
 208:	81 30       	cpi	r24, 0x01	; 1
		brne ciclo ; 2 - 1
 20a:	d9 f7       	brne	.-10     	; 0x202 <ciclo>

		cpi r24,0x01
 20c:	81 30       	cpi	r24, 0x01	; 1
		breq un_mSeg ; se cumple siempre
 20e:	09 f0       	breq	.+2      	; 0x212 <un_mSeg>

00000210 <final>:


final:
	; agrego un nop porque al final

	ret
 210:	08 95       	ret

00000212 <un_mSeg>:
	; jmp -> 3 ciclos

	;usaremos de igual r16-r17-r18


	ldi r16,2 ; 1
 212:	02 e0       	ldi	r16, 0x02	; 2

00000214 <ciclo0_1mS>:
	ciclo0_1mS:
		ldi r17,11 ; 1x
 214:	1b e0       	ldi	r17, 0x0B	; 11
	...

00000218 <ciclo1_1mS>:
		nop ; 1x

		ciclo1_1mS:
			ldi r18, 241 ; 1xy
 218:	21 ef       	ldi	r18, 0xF1	; 241

0000021a <ciclo2_1mS>:

			ciclo2_1mS:
				dec r18 ; 1xyz
 21a:	2a 95       	dec	r18
				brne ciclo2_1mS ; xy(2z-1)
 21c:	f1 f7       	brne	.-4      	; 0x21a <ciclo2_1mS>

			dec r17 ; 1xy
 21e:	1a 95       	dec	r17
			brne ciclo1_1mS ;x(2y-1)
 220:	d9 f7       	brne	.-10     	; 0x218 <ciclo1_1mS>

		dec r16 ; 1x
 222:	0a 95       	dec	r16
		brne ciclo0_1mS ; (2x-1)
 224:	b9 f7       	brne	.-18     	; 0x214 <ciclo0_1mS>

	jmp final
 226:	0c 94 08 01 	jmp	0x210	; 0x210 <final>

0000022a <delay_general>:

	; este no va a durar exactamento delo 16,000 porque va a contar
	;en su ciclo las comparaciones fuera y al parecer tan solo tendra
	;en el ultimo que le faltaria 1 de la comparacion que no es correcta

	ldi r16, 115 ; 1
 22a:	03 e7       	ldi	r16, 0x73	; 115

0000022c <ciclo_0>:

	ciclo_0:
		ldi r17, 1 ; 1x
 22c:	11 e0       	ldi	r17, 0x01	; 1
	...

00000230 <ciclo_1>:
		nop

		ciclo_1:

			ldi r18, 44 ; 1xy
 230:	2c e2       	ldi	r18, 0x2C	; 44

00000232 <ciclo_2>:
			ciclo_2:
				dec r18 ; 1zxy
 232:	2a 95       	dec	r18
				brne ciclo_2 ; xy(2z-1)
 234:	f1 f7       	brne	.-4      	; 0x232 <ciclo_2>

			dec r17 ; 1xy
 236:	1a 95       	dec	r17
			brne ciclo_1 ;x(2y-1)
 238:	d9 f7       	brne	.-10     	; 0x230 <ciclo_1>

		dec r16 ; 1x
 23a:	0a 95       	dec	r16
		brne ciclo_0 ;(2x-1)
 23c:	b9 f7       	brne	.-18     	; 0x22c <ciclo_0>
	ret
 23e:	08 95       	ret

00000240 <_exit>:
 240:	f8 94       	cli

00000242 <__stop_program>:
 242:	ff cf       	rjmp	.-2      	; 0x242 <__stop_program>
