MOSFET with TiO2 as gate oxide were measured in this 
report. The drain current is 1.73 μA (@VD = 1 V, VG 
= 2 V). The drain current increases rapidly when 
drain voltage is over 1 V, it indicates that the 
breakdown field of TiO2 thin film is not good enough 
due to the lower bandgap. 
Due to advantages of ALD-Al2O3, such as self-cleaning 
capability and high breakdown field, the TiO2/Al2O3 
prepared by ALD structure was used to improve the 
problem mentioned above. The electrical 
characteristics are much improved compared with a 
single TiO2 film, and the drain current can reach 
1.37  A (@VD = 1 V, VG = 2 V). The rapid increase 
of drain current with the drain voltage is not 
observed. The transconductance and mobility are 4.45 
× 10-7 S/ m and 202.3 mm2/V-s, respectively, and a 
good sub-threshold behavior is obtained. 
Compared with other researches, we can find that 
Schottky barrier in on-state is higher than that of 
silicide sample. It indicates the InP Schottky 
barrier MOSFET characteristics are limited by high 
Schottky barrier. 
 
英文關鍵詞： Schottky Barrier MOSFET, atomic layer deposition 
(ALD), TiO2, Al2O3, (NH4)2S 
 
 2 
一、中文摘要 
本研究製作蕭特基能障金氧半場
效應電晶體，在閘極氧化層上係使用
原 子 層 沉 積 系 統 (atomic layer 
deposition, ALD)生長超薄二氧化鈦薄
膜於磷化銦基板上，此二氧化鈦薄膜
厚度約為 5 奈米。有關蕭特基能障製
作上，未經硫化銨處理過的磷化銦基
板與鋁金屬形成的蕭特基二極體結
構，其蕭特基能障(Bp)為 0.806eV，在
經硫化銨處理過後的磷化銦基板，其
蕭特基能障大幅上升至 0.968 eV，意味
會造成介面態密度的原生氧化層借由
硫化銨處理去除，使得蕭特基能障不
再受費米能階釘扎(pin)影響。 
關於蕭特基能障金氧半場效應電
晶體元件的電性量測，其汲極電流
(Drain current)為1.73 μA (@VD = 1 V, 
VG = 2 V)，對於只有單層二氧化鈦薄
膜，會有汲極電流隨汲極電壓快速上
升的現象，意味二氧化鈦薄膜有較小
的崩潰電場。吾人在二氧化鈦與磷化
銦基板間使用ALD沉積一氧化鋁薄膜
的雙層氧化層結構，由於ALD製備之
氧化鋁具有自我清潔與高崩潰電場的
優點，改善此汲極電流快速上升的現
象。對於電性量測所得到的結果比單
層薄膜佳，汲極電流為1.37 A (@VD = 
1 V, VG = 2 V)及易達到飽和狀態，轉導
值為4.45 × 10-7 S/m，移動率為202.3 
mm
2
/V-s 和比較佳的次臨界特性。 
    與其他文獻比較，其導通能障(Bn)
高度仍高於一般金屬矽化物，所以限
制了本身元件的特性，期待日後能製
備較低的導通能障讓蕭特基金氧半元
件獲得最大的改善。 
關鍵字: 蕭特基能障金氧半元件，原子
層沉積法，二氧化鈦，氧化鋁，硫化
銨  
二、英文摘要 
In this study, the fabrication and 
characteristics of Schottky barrier 
MOSFET were investigated. The 
ultrathin titanium oxide (TiO2) films 
deposited on InP substrate were 
prepared by atomic layer deposition 
(ALD). The thickness of TiO2 film is 5 
nm and used as gate oxide of InP 
Schottky barrier MOSFET. For the 
source and drain, the Schottky barrier 
height (Bp) of Al/InP with (NH4)2S 
treatment is 0.968 eV, which is higher 
than that of Al/InP without (NH4)2S 
treatment (0.806eV). It indicates that 
native oxides on the InP substrate were 
removed by (NH4)2S and the Schottky 
barrier will not be influenced by the 
Fermi level pinning. 
The electrical characteristics of 
Schottky barrier MOSFET with TiO2 as 
gate oxide were measured in this report. 
The drain current is 1.73 μA (@VD = 1 V, 
VG = 2 V). The drain current increases 
rapidly when drain voltage is over 1 V, it 
indicates that the breakdown field of 
TiO2 thin film is not good enough due to 
the lower bandgap. 
Due to advantages of ALD-Al2O3, 
such as self-cleaning capability and high 
breakdown field, the TiO2/Al2O3 
prepared by ALD structure was used to 
improve the problem mentioned above. 
The electrical characteristics are much 
improved compared with a single TiO2 
 4 
質，我們使用氧化鋁/二氧化鈦(TiO2/ 
Al2O3)雙層結構作為閘極氧化層。利用
原子層沉積法的氧化鋁有自我清潔
(self-cleaning) 、高崩潰電場等好處來
提升電晶體元件的電特性。 
一般而言，使用三五族化合物基
板(III-V compound)製作電晶體元件會
受到低摻雜溶解度與高電阻的限制。
使用非合金方式(non-alloy)製作的蕭
特基接面(Schottky contact)可以有效減
少電阻及有免除摻雜程序之好處。然
而三五族基板的原生氧化層 (native 
oxide)會使得蕭特基接面有費米能階
釘札，造成蕭特基能障下降與漏電流
上升等現象。三五族化合物半導體，
如磷化銦與砷化鎵 (III-V compound, 
such as InP and GaAs)的高界面狀態密
度是一個在製作高速元件的重大議題
[9]。高界面狀態密度會引起高的載子
複合速率，並引起失真(streatch-out)的
電容電壓  (C-V) 特性和高漏電流
[10,11]。三五族半導體的表面在空氣中
或低真空下會快速形成劣質的氧化
層，進而造成了高的界面狀態密度
[12]。高的界面狀態密度會對本研究電
晶體中蕭特基接面的源汲極與閘極氧
化層這兩部分造成不良影響。InP 經過
清洗後，利用硫化銨((NH4)2S)處理可
降低InP 上的原生氧化層和防止其再
氧化，改善了界面的品質[13]。對於經
硫化銨處理過的蕭特基接面與氧化層/
半導體基板界面，可以藉由去除原生
氧化層進而改善其蕭特基能障與氧化
層/半導體基板界面品質[14]。 
在本文中，我們量測未經過硫化
銨處理的Al/InP 蕭特基結構，從實驗
結果了解原生氧化層帶來的影響。氧
化層部分，則是討論生長在InP 上的超
薄TiO2 閘極氧化層的電特性。使用
ALD製備的Al2O3具有高能隙及自我
清潔能力。因此使用TiO2/Al2O3雙層氧
化層可帶來高崩潰電場與高界面品質
的影響與改善。最後，藉由硫化銨處
理去除InP上的原生氧化層，可使蕭特
基接面能障(Bp)提升及獲得良好之介
面品質，可大幅提升蕭特基電晶體電
特性。 
 
3.3 研究方法 
    本實驗中，製作蕭特基(MS)二極
體結構作為鋁 (Al)/硫化銨處理之
InP(S-InP)的電特性研究與電晶體元件
之應用。 
    (1)二極體製作: 我們使用濃度為
5 × 10
16
 cm-3的鋅摻雜p型InP(100)作
為基板。首先，使用丙酮溶劑去除InP 
基板上的油污與有機汙染物，接著利
用化學溶液(硫酸：雙氧水：水= 5：1：
1)浸泡3分鐘去除 InP上的原生氧化
層，然後以去離子水沖洗。清洗後，
立即將InP 基板浸入50oC的硫化銨水
溶液40分鐘，接著以去離子清洗後再
以氮氣吹乾。經由硫化銨處理後，InP 
基板以220oC 氮氣回火10分鐘以脫附
過多的弱的硫原子鍵結；如未經熱處
理，存在於界面的過剩的硫原子便會
造成電特性變差。經由硫化銨處理過
的InP 基板便緊接著進行背後在做歐
姆接觸，將銦(90%)-鋅(10%)合金蒸著
在InP 背面，然後再使用400oC 氮氣回
火3分鐘。接著，蒸著面積7.07 × 10-4 
cm
2的鋁作為二極體上的點電極。 
    (2)電晶體元件製作:我們使用濃
度為5×1016cm-3的鋅摻雜p型InP(100)
作為基板。經由硫化銨處理過的InP基
板便進行鋁金屬蒸鍍，之後在黃光微
 6 
 
 
 
 
 
 
 
圖二 元件製作流程圖。 
 
 
圖三 使用氧化鋁/二氧化鈦雙層結構
的蕭特基金氧半電晶體側面圖。 
3.4 結果與討論 
(1)蕭特基二極體電性量測： 
為了研究硫化銨溶液對於 InP 基
板所帶來的影響，我們利用電流電壓
量測與計算獲得參數來說明其優點。 
圖四 (a)與 (b)分別為 Al/InP 與
Al/S-InP 的 I-V 和 1/C2-V 的特性曲線。
將圖四(a)與(b)參數萃取與計算，可以
得到二極體中理想因子(n)與蕭特機能
障高度(ФBp)兩個主要的參數，並將其
參數整理於表二中。從表二的比較可
以得知，經過硫化處理後的 InP 基板比
未經硫化處理的 InP 擁有較高的蕭特
基能障高度 (0.968eV)，且理想因子
(1.032)更接近於 1。量測結果表示經硫
化處理過的 InP 電特性有所改善。其原
因是 InP 經由硫化處理後，可去除表面
原生氧化層與硫原子防止 InP 表面再
度氧化，使得介面態密度的減少，改
善了蕭特基接面的電特性，使其擁有
較低的導通能障，提供更佳的電特性。 
圖五的(a)與(b)分別為兩種不同金
屬(鋁與銀金屬)在硫化後的 InP形成蕭
特基二極體的 I-V 與 1/C2-V 特性曲
線，並將其參數整理於表三中。從表
三說明了到費米能階的變化隨著不同
金屬而改變，證明費米能階釘扎效應
經由硫化鈍化效果而減緩[15]。 
 8 
(2)蕭特基金氧半電晶體電性量測： 
   使用 ALD-TiO2作為 InP 蕭特基增
強型 N 通道 MOSFETs 的閘極氧化
層。此元件尺寸為 8 × 100 μm2，膜厚
為 5nm。圖六的汲極電流值為 1.73 
μA，其中，從圖五所表現的 ID-VD 特
性發現到當電壓增加至 1 V 後，汲極
發生電流有快速上升之現象。我們需
找出主要漏電流途徑並改善此不正常
現象。 
 
 
 
 
 
 
 
圖六 汲極(ID-VD)特性 
 
圖七與圖八分別說明了最大的轉導(gm)
為 3.07 × 10-7 S/μm，而電子遷移率為
36.9 mm
2
/V·s。 
    圖九為源極對汲極和閘極對基極
的I-V特性曲線，從曲線得知閘極對基
極的電流小於源極對汲極的電流，得
知漏電途徑是從通道與源汲極區域的
相連部分。為了瞭解上述所提及之漏
電機制，圖十為對蕭特基接面電流做
Schottky- emission與Frenkel-Poole的電
性曲線圖，並從實驗的斜率和計算值
做比較，發現沒有受到此兩種現象影
響，證明Al/S-InP擁有高的界面品
質。 
圖十一為對源極對汲極的電流做
Schottky- emission與Frenkel-Poole的電
性曲線圖，並從實驗的斜率和計算值
做比較，可以發現Frenkel-Poole為主要
的漏電流機制。有圖十與十一可知，
由於蕭特基介面擁有很高的能障高
度，漏電流不易從此產生，故漏電流
來源是在高電場環境下與熱載子效應
[二氧化鈦的低能隙(~3.5eV)]的影響，
使得二氧化鈦薄膜受到損傷而導致缺
陷產生。圖十二說明了此種的漏電流
途徑。 
    為了解決上述所提之問題，我們
使用原子層沉積法成長氧化鋁/二氧化
鈦的雙層結構。利用原子層沉積法的
氧化鋁擁有下列好處: (1)與 InP界面間
有自我清潔(slf-cleaning)之能力，能有
效去除原生氧化層，可用以輔助硫化
銨處理之不足，可提高氧化層/半導體
基板界面品質。(2)擁有高崩潰電場
(5~10 MV/cm)。(3)擁有高的能隙(9 eV) 
[17]。(4)其形態之非晶結構，可避免
多晶結構造成漏電流。 
    圖十三為 ID-VD特性，圖中可以發
現電流突然增加現象已被消除，而其
電流值為 1.37 A。圖十四的次臨界特
性表現比二氧化鈦單層時有更佳的特
性曲線。圖十五的轉導值為 4.45×10-7 
S/μm ， 而 電 子 遷 移 率 為 202.3 
mm
2
/V-s。從圖十六中的曲線得知閘極
對基極與源極對汲極的電流皆小於單
層結構的電流值，說明了氧化鋁/二氧
化鈦的雙層結構有較佳的電特性。 
    為了瞭解實際改善的狀況，圖十
七為對源極對汲極的電流做 Schottky- 
emission 與 Frenkel-Poole 做電性曲線
圖，並從實驗的斜率和計算值做比
較，可發現變為傾向 Schottky-emission
為主要的漏電流機制。從這結果可以
得知原先單層二氧化鈦的問題已明顯
0.0 0.5 1.0 1.5
5.0x10
-7
1.0x10
-6
1.5x10
-6
2.0x10
-6
2.5x10
-6
3.0x10
-6
3.5x10
-6
 
S-InP SB-MOSFET with
ALD-TiO2 as gate insulator
Vg step = 1V
W/L = mm
Vg = 3 V
Vg = 2 V
Vg = 1 V
Vg = 0 V
D
ra
in
 C
u
rr
en
t 
(A
)
Drain Voltage (V)
 10 
0 2
10
-13
10
-12
10
-11
10
-10
10
-9
10
-8
10
-7
10
-6
10
-5
 
 
C
u
rr
en
t 
(A
)
Voltage (v)
   VDS
   VGB
 
 
 
 
 
 
 
 
 
圖十二 漏電流途徑圖。 
 
 
 
 
 
 
 
 
 
圖十三 汲極特性。 
 
 
 
 
 
 
 
 
圖十四 次臨界特性 
 
 
 
 
 
 
 
 
圖十五 轉導特性。 
 
 
 
 
 
 
 
 
 
 
圖十六 源極對汲極和閘極對基極的
I-V 特性曲線。 
 
 
 
 
 
 
 
 
 
 
圖 十 七  源 極 對 汲 極 的 電 流 做
Schottky-emission 與 Frenkel-Poole 做
電性曲線圖。 
 
 
 
 
 
 
 
 
 
 
                (a) 
 
 
-0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0
10
-8
10
-7
10
-6
 
 
S-InP SB-MOSFET with
ALD-TiO2/ALD-Al2O3 as gate insulator
VD=1V
W/L = 100m/8m
D
ra
in
 c
u
rr
en
t 
(A
)
Gate Voltage (V)
-2.0 -1.5 -1.0 -0.5 0.0 0.5 1.0 1.5 2.0
10
-9
10
-7
10
-5
10
-3
10
-1
 
 
C
u
rr
en
t 
d
en
si
ty
 (
A
/c
m
2
)
Voltage (V)
 room temperature
 250
o
C
 400
o
C
0.0 0.5 1.0 1.5
0.0
5.0x10
-7
1.0x10
-6
1.5x10
-6
2.0x10
-6
2.5x10
-6
 
 
Vg = 0 V
Vg = 1 V
Vg = 2 V
Vg = 3 V
S-InP SB-MOSFET with
ALD-TiO2/ALD-Al2O3 as gate insulator
Vg step = 1V
W/L = mm
D
ra
in
 C
u
rr
en
t 
(A
)
Drain Voltage (V)
-0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0
0.0
1.0x10
-7
2.0x10
-7
3.0x10
-7
4.0x10
-7
5.0x10
-7
 
 
S-InP SB-MOSFET with
ALD-TiO2/ALD-Al2O3 
as gate insulator
VD = 1V
W/L = 100m/8m
T
ra
n
sc
o
n
d
u
ct
an
ce
 (
S
/
m
)
Gate Voltage (V)
0.7 0.8 0.9 1.0 1.1 1.2
-21
-20
-19
-18
 
: Frenkel-Poole emission
:  Schottky emission
E
1/2
 (MV/cm)
1/2
ln
(I
/E
)
-33
-32
-31
Schottky emission
 
 
ln
(I
/T
2
)
Frenkel-Poole emission
 12 
[8] P. Zeman and S. Takabayashi, Surf. 
Coat. Technol., 153, 93 (2002). 
[9] G. Holligner and E. Bergignat, J. Vac. 
Sci. Technol. A., 3, 2082 (1985). 
[10] D. M. Shang and W. Y. Ching, Phys. 
Rev. B., 51, 23 (1995). 
[11] D. C. Gilmer, X. C Wang, M. T. 
Hsieh, H. S. Kim, W. L. Glasfelter and J. 
Yan, IEEE Trans. Electron Devices., 44, 
104 (1997). 
[12] M. Passlack, M. Hong, and J. P. 
Mannaerts, Appl. Phys. Lett., 68, 1099 
(1996). 
[13] R. Lyer, R. R. Chang, A. Dubey and 
D. L. Lile, J. Vac. Sci. & Technol. B., 6, 
1174 (1988). 
[14] M. Caymax, G. Brammertz, A. 
Delabie, S. Sioncke, D. Lin, M. 
Scarrozza, G. Pourtois, W. E. Wang, M. 
Meuris, M. Heyns, Microelectronic 
Engineering, 86, 1529 (2009). 
[15] S. Asubay, Microelectronic 
Engineering, 88, 109 (2011). 
[16] M. S. Carpenter, M. R. Melloch, 
and T. E. Dungan, Appl. Phys. Lett. 53, 
66 1988. 
[17] H. C. Lin, P. D. Ye, G. D. Wilk, 
Solid-StateElectronics, 50, 1012 (2006).  
[18] S. Zhu, J. Chen, M. F Li, S. J. Lee, 
J. Singh, C. X. Zhu, A. Du, C. H. Tung, 
A. Chin, and D. L. Kwong, IEEE 
Electron device letter, 25, 565, 2004. 
[19] S. H. Kim, M. Yokoyama, N. Taoka, 
R. Iida, S. Lee, R. Nakane, Y. Urabe, N. 
Miyata, T. Yasuda, H. Yamada, N. 
Fukuhara, M. Hata, M. Takenaka, and S. 
Takagi, Appl. Phys. Lett. 98, 243501 
(2011) 
 
五、計畫結果與自評 
    經由本計畫的執行，本實驗室已
成功地製作出特性良好的蕭特基金氧
半電晶體。經由(NH4)2S 處理的 InP 為
基板，使用二氧化鈦/氧化鋁雙層為氧
化層之蕭特基金氧半電晶體可得到良
好的電特性如:平緩的飽和電流、大的
次臨限斜率與轉導值等。 
其中，使用 ALD 製作出的氧化層
材料，表現出優良的電特性。與未經
處理的 InP 基板相比較，經由(NH4)2S
處理 InP 可以得到更高的蕭特基能障
及趨近於 1 的理想因子。顯示(NH4)2S
處理為必要且對於電特性有相當程度
的改進。而吾人使用原子層沉積法製
備單層二氧化鈦為氧化層之蕭特基金
氧半電晶體表現出汲極電流隨電壓快
速上升與大的漏電流等缺點。在使用
原子層沉積法製備之二氧化鈦/氧化鋁
雙層氧化層即改善這些問題。 
 
 
 
 
 2 
    由 4位演講得知目前能源技術的新觀念，了解世界各主要國家藉
此提倡綠色能源、再生能源、低能減碳或環境保護等活動，以謀求各
國經濟發展、環境保護及社會正義之理想目標，創造一個跨世代能
源、環保與經濟三贏願景。 
    現今各國都積極發展「低碳城市」，其內容包括低碳能源的使用、
節能設施的建設及低碳生活模式的塑造，從而建造再生能源生活圈。
並推展「綠色能源產業」，在低碳產業結構的引領下，讓綠色能源產
業為現今工業新的生命力。在技術突破、促進投資與開放市場等措施
的激勵下，綠能產業將成為世界能源的小太陽，發光發熱。在居住方
面，營造城鄉綠建築新景觀。新建建築物將朝綠建築設計、使用綠建
材及推動建築物節能減碳標示制度等，深化落實綠建築，使綠建築成
為低碳城市的表徵。在電力方面，更建設「智慧型電網及電表」。將
智慧型電表結合資通訊系統，建立電力用戶的能源管理平台。經由智
慧科技的應用，讓電力不僅是種能源，更進一步加值成為是節能減碳
生活的好幫手。 
    會議於 6月 22日開使註冊及會場環境介紹，speaker資料繳交核
對。6月 23日早上 8時半為 4位 plenary lectures，行程直至下午 5時
半結束。6 月 24 日早上 8 時半到下午 5 時半為口頭論文發表，全會
在四個會議室共有 157篇口頭論文發表，各會議室論述、交流熱烈。 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/08/03
國科會補助計畫
計畫名稱: 研製具超薄二氧化鈦閘極氧化層之磷化銦金氧半電晶體
計畫主持人: 李明逵
計畫編號: 98-2221-E-110-073-MY3 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數   
 
