TimeQuest Timing Analyzer report for VendingMachine
Wed Apr 06 18:45:21 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; VendingMachine                                                    ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.33 MHz ; 211.33 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.732 ; -71.870            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -55.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.732 ; register_8bit:R1|register_1bit:R5|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 4.662      ;
; -3.732 ; register_8bit:R1|register_1bit:R5|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.065     ; 4.662      ;
; -3.700 ; register_8bit:R1|register_1bit:R7|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.063     ; 4.632      ;
; -3.700 ; register_8bit:R1|register_1bit:R7|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.063     ; 4.632      ;
; -3.678 ; register_8bit:R2|register_1bit:R5|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 4.608      ;
; -3.678 ; register_8bit:R2|register_1bit:R5|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.065     ; 4.608      ;
; -3.636 ; register_8bit:R2|register_1bit:R6|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.063     ; 4.568      ;
; -3.636 ; register_8bit:R2|register_1bit:R6|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.063     ; 4.568      ;
; -3.593 ; register_8bit:R1|register_1bit:R4|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 4.523      ;
; -3.593 ; register_8bit:R1|register_1bit:R4|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.065     ; 4.523      ;
; -3.524 ; register_8bit:R2|register_1bit:R4|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 4.454      ;
; -3.524 ; register_8bit:R2|register_1bit:R4|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.065     ; 4.454      ;
; -3.510 ; register_8bit:R1|register_1bit:R6|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.063     ; 4.442      ;
; -3.510 ; register_8bit:R1|register_1bit:R6|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.063     ; 4.442      ;
; -3.490 ; register_8bit:R1|register_1bit:R5|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.297      ; 4.782      ;
; -3.490 ; register_8bit:R1|register_1bit:R5|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.297      ; 4.782      ;
; -3.458 ; register_8bit:R1|register_1bit:R7|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.299      ; 4.752      ;
; -3.458 ; register_8bit:R1|register_1bit:R7|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.299      ; 4.752      ;
; -3.436 ; register_8bit:R2|register_1bit:R5|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.297      ; 4.728      ;
; -3.436 ; register_8bit:R2|register_1bit:R5|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.297      ; 4.728      ;
; -3.400 ; register_8bit:R2|register_1bit:R6|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.299      ; 4.694      ;
; -3.400 ; register_8bit:R2|register_1bit:R6|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.299      ; 4.694      ;
; -3.351 ; register_8bit:R2|register_1bit:R7|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.063     ; 4.283      ;
; -3.351 ; register_8bit:R2|register_1bit:R7|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.063     ; 4.283      ;
; -3.351 ; register_8bit:R1|register_1bit:R4|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.297      ; 4.643      ;
; -3.351 ; register_8bit:R1|register_1bit:R4|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.297      ; 4.643      ;
; -3.288 ; register_8bit:R2|register_1bit:R4|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.297      ; 4.580      ;
; -3.288 ; register_8bit:R2|register_1bit:R4|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.297      ; 4.580      ;
; -3.276 ; register_8bit:R1|register_1bit:R5|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.558      ;
; -3.268 ; register_8bit:R1|register_1bit:R6|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.299      ; 4.562      ;
; -3.268 ; register_8bit:R1|register_1bit:R6|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.299      ; 4.562      ;
; -3.244 ; register_8bit:R1|register_1bit:R7|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.528      ;
; -3.222 ; register_8bit:R2|register_1bit:R5|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.504      ;
; -3.190 ; register_8bit:R2|register_1bit:R6|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.474      ;
; -3.137 ; register_8bit:R1|register_1bit:R4|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.419      ;
; -3.132 ; register_8bit:R1|register_1bit:R5|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.271      ; 4.398      ;
; -3.115 ; register_8bit:R2|register_1bit:R7|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.299      ; 4.409      ;
; -3.115 ; register_8bit:R2|register_1bit:R7|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.299      ; 4.409      ;
; -3.100 ; register_8bit:R1|register_1bit:R7|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.273      ; 4.368      ;
; -3.096 ; register_8bit:R1|register_1bit:R5|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.287      ; 4.378      ;
; -3.093 ; register_8bit:R1|register_1bit:R5|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.375      ;
; -3.079 ; register_8bit:R1|register_1bit:R5|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.361      ;
; -3.078 ; register_8bit:R2|register_1bit:R5|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.271      ; 4.344      ;
; -3.078 ; register_8bit:R2|register_1bit:R4|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.360      ;
; -3.064 ; register_8bit:R1|register_1bit:R7|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.289      ; 4.348      ;
; -3.061 ; register_8bit:R1|register_1bit:R7|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.345      ;
; -3.057 ; register_8bit:R1|register_1bit:R5|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.287      ; 4.339      ;
; -3.054 ; register_8bit:R1|register_1bit:R6|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.338      ;
; -3.047 ; register_8bit:R1|register_1bit:R7|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.331      ;
; -3.042 ; register_8bit:R2|register_1bit:R5|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.287      ; 4.324      ;
; -3.039 ; register_8bit:R2|register_1bit:R5|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.321      ;
; -3.025 ; register_8bit:R2|register_1bit:R5|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.307      ;
; -3.025 ; register_8bit:R1|register_1bit:R7|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.289      ; 4.309      ;
; -3.013 ; register_8bit:R2|register_1bit:R6|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.273      ; 4.281      ;
; -3.003 ; register_8bit:R2|register_1bit:R5|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.287      ; 4.285      ;
; -2.993 ; register_8bit:R1|register_1bit:R4|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.271      ; 4.259      ;
; -2.990 ; register_8bit:R2|register_1bit:R6|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.289      ; 4.274      ;
; -2.988 ; register_8bit:R2|register_1bit:R6|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.272      ;
; -2.957 ; register_8bit:R1|register_1bit:R4|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.287      ; 4.239      ;
; -2.956 ; register_8bit:R2|register_1bit:R6|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.240      ;
; -2.954 ; register_8bit:R1|register_1bit:R4|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.236      ;
; -2.954 ; register_8bit:R2|register_1bit:R6|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.289      ; 4.238      ;
; -2.940 ; register_8bit:R1|register_1bit:R4|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.222      ;
; -2.918 ; register_8bit:R1|register_1bit:R4|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.287      ; 4.200      ;
; -2.910 ; register_8bit:R1|register_1bit:R6|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.273      ; 4.178      ;
; -2.905 ; register_8bit:R2|register_1bit:R7|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.189      ;
; -2.901 ; register_8bit:R2|register_1bit:R4|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.271      ; 4.167      ;
; -2.878 ; register_8bit:R2|register_1bit:R4|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.287      ; 4.160      ;
; -2.876 ; register_8bit:R2|register_1bit:R4|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.158      ;
; -2.874 ; register_8bit:R1|register_1bit:R6|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.289      ; 4.158      ;
; -2.871 ; register_8bit:R1|register_1bit:R6|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.155      ;
; -2.857 ; register_8bit:R1|register_1bit:R6|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 4.141      ;
; -2.844 ; register_8bit:R2|register_1bit:R4|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.287      ; 4.126      ;
; -2.842 ; register_8bit:R2|register_1bit:R4|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.287      ; 4.124      ;
; -2.835 ; register_8bit:R1|register_1bit:R6|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.289      ; 4.119      ;
; -2.780 ; register_8bit:R1|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.433     ; 3.342      ;
; -2.780 ; register_8bit:R1|register_1bit:R3|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 3.710      ;
; -2.780 ; register_8bit:R1|register_1bit:R3|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.065     ; 3.710      ;
; -2.746 ; register_8bit:R2|register_1bit:R3|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.065     ; 3.676      ;
; -2.746 ; register_8bit:R2|register_1bit:R3|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.065     ; 3.676      ;
; -2.738 ; register_8bit:R2|register_1bit:R7|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.273      ; 4.006      ;
; -2.705 ; register_8bit:R2|register_1bit:R7|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.289      ; 3.989      ;
; -2.703 ; register_8bit:R2|register_1bit:R7|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.289      ; 3.987      ;
; -2.701 ; register_8bit:R1|register_1bit:R2|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.432     ; 3.264      ;
; -2.701 ; register_8bit:R1|register_1bit:R2|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.432     ; 3.264      ;
; -2.685 ; register_8bit:R2|register_1bit:R7|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.289      ; 3.969      ;
; -2.669 ; register_8bit:R2|register_1bit:R7|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.289      ; 3.953      ;
; -2.634 ; register_8bit:R1|register_1bit:R5|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.287      ; 3.916      ;
; -2.602 ; register_8bit:R1|register_1bit:R7|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.289      ; 3.886      ;
; -2.580 ; register_8bit:R2|register_1bit:R5|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.287      ; 3.862      ;
; -2.546 ; register_8bit:R2|register_1bit:R2|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.063     ; 3.478      ;
; -2.546 ; register_8bit:R2|register_1bit:R2|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.063     ; 3.478      ;
; -2.538 ; register_8bit:R1|register_1bit:R3|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.297      ; 3.830      ;
; -2.538 ; register_8bit:R1|register_1bit:R3|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.297      ; 3.830      ;
; -2.536 ; register_8bit:R2|register_1bit:R6|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.289      ; 3.820      ;
; -2.512 ; register_8bit:R1|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.065     ; 3.442      ;
; -2.509 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.065     ; 3.439      ;
; -2.504 ; register_8bit:R2|register_1bit:R3|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.297      ; 3.796      ;
; -2.504 ; register_8bit:R2|register_1bit:R3|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.297      ; 3.796      ;
; -2.504 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.065     ; 3.434      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; state.add                           ; state.add                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; adder_c                             ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; o[1]~reg0                           ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; sub_c                               ; sub_c                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; D[0]~reg0                           ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.577      ;
; 0.342 ; D[1]~reg0                           ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.078      ; 0.577      ;
; 0.402 ; state.add                           ; sub_c                               ; clk          ; clk         ; 0.000        ; 0.079      ; 0.638      ;
; 0.519 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 0.741      ;
; 0.600 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 0.822      ;
; 0.631 ; state.add                           ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.090      ; 0.878      ;
; 0.632 ; state.add                           ; state.subtract                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.868      ;
; 0.644 ; state.waiting                       ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.853      ;
; 0.693 ; mux:M|S[5]                          ; register_8bit:R2|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 0.915      ;
; 0.724 ; register_8bit:R1|register_1bit:R7|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 0.945      ;
; 0.729 ; state.add                           ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.965      ;
; 0.735 ; mux:M|S[4]                          ; register_8bit:R2|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.068      ; 0.960      ;
; 0.761 ; state.subtract                      ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.008      ;
; 0.773 ; state.add                           ; ACC_c                               ; clk          ; clk         ; 0.000        ; -0.288     ; 0.642      ;
; 0.773 ; register_8bit:R1|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 0.993      ;
; 0.774 ; state.subtract                      ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.021      ;
; 0.777 ; state.waiting                       ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.003      ;
; 0.789 ; register_8bit:R|register_1bit:R7|Q  ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.011      ;
; 0.789 ; mux:M|S[0]                          ; register_8bit:R2|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.011      ;
; 0.802 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.024      ;
; 0.816 ; M_c                                 ; register_8bit:R2|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.038      ;
; 0.820 ; M_c                                 ; register_8bit:R2|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.040      ;
; 0.826 ; M_c                                 ; register_8bit:R2|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.046      ;
; 0.839 ; register_8bit:R2|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.061      ;
; 0.862 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.084      ;
; 0.866 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.088      ;
; 0.866 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.088      ;
; 0.869 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.091      ;
; 0.870 ; register_8bit:R1|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.091      ;
; 0.880 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R0|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.102      ;
; 0.883 ; register_8bit:R2|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.104      ;
; 0.896 ; ACC_c                               ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.118      ;
; 0.897 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.119      ;
; 0.898 ; ACC_c                               ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.120      ;
; 0.898 ; ACC_c                               ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.120      ;
; 0.898 ; ACC_c                               ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.120      ;
; 0.899 ; ACC_c                               ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.121      ;
; 0.899 ; ACC_c                               ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.121      ;
; 0.900 ; ACC_c                               ; register_8bit:R|register_1bit:R0|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.122      ;
; 0.904 ; mux:M|S[2]                          ; register_8bit:R2|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.124      ;
; 0.908 ; state.init                          ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.144      ;
; 0.909 ; M_c                                 ; register_8bit:R2|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.131      ;
; 0.911 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.133      ;
; 0.935 ; register_8bit:R1|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.156      ;
; 0.945 ; state.init                          ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.062      ; 1.164      ;
; 0.945 ; state.waiting                       ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.182      ;
; 0.946 ; state.waiting                       ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.183      ;
; 0.977 ; M_c                                 ; register_8bit:R2|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.198      ;
; 0.979 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.201      ;
; 0.980 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.202      ;
; 0.980 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.202      ;
; 0.983 ; register_8bit:R|register_1bit:R7|Q  ; register_8bit:R1|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.203      ;
; 0.994 ; register_8bit:R1|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.216      ;
; 1.000 ; register_8bit:R2|register_1bit:R7|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.221      ;
; 1.004 ; ACC_c                               ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.226      ;
; 1.052 ; mux:M|S[7]                          ; register_8bit:R2|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; -0.273     ; 0.936      ;
; 1.061 ; state.waiting                       ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.287      ;
; 1.063 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.283      ;
; 1.087 ; state.add                           ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.323      ;
; 1.101 ; register_8bit:R1|register_1bit:R0|Q ; state.subtract                      ; clk          ; clk         ; 0.000        ; 0.432      ; 1.690      ;
; 1.111 ; register_8bit:R1|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.331      ;
; 1.137 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.357      ;
; 1.138 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.360      ;
; 1.146 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.368      ;
; 1.147 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.367      ;
; 1.147 ; register_8bit:R2|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.369      ;
; 1.150 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.372      ;
; 1.150 ; mux:M|S[1]                          ; register_8bit:R2|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; -0.272     ; 1.035      ;
; 1.152 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.374      ;
; 1.153 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.375      ;
; 1.153 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.375      ;
; 1.155 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.377      ;
; 1.160 ; register_8bit:R1|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.380      ;
; 1.161 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R1|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.383      ;
; 1.165 ; adder_c                             ; register_8bit:R1|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; -0.287     ; 1.035      ;
; 1.165 ; adder_c                             ; register_8bit:R1|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; -0.287     ; 1.035      ;
; 1.178 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.399      ;
; 1.181 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R1|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.065      ; 1.403      ;
; 1.187 ; register_8bit:R1|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.408      ;
; 1.199 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R1|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.419      ;
; 1.200 ; state.add                           ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.436      ;
; 1.208 ; state.init                          ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.455      ;
; 1.210 ; state.init                          ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.457      ;
; 1.211 ; state.waiting                       ; state.add                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.437      ;
; 1.212 ; state.waiting                       ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.069      ; 1.438      ;
; 1.217 ; M_c                                 ; register_8bit:R2|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.438      ;
; 1.222 ; register_8bit:R1|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.064      ; 1.443      ;
; 1.243 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.463      ;
; 1.248 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.470      ;
; 1.249 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.471      ;
; 1.251 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.473      ;
; 1.254 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.476      ;
; 1.256 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.478      ;
; 1.257 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.479      ;
; 1.259 ; register_8bit:R2|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.063      ; 1.479      ;
; 1.264 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.065      ; 1.486      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ACC_c                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; D[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; D[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; M_c                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adder_c                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; o[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; o[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R0|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R1|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R2|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R3|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R4|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R5|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R6|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R7|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.add                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.init                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.subtract                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.waiting                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sub_c                               ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; o[0]~reg0                           ;
; 0.150  ; 0.334        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.waiting                       ;
; 0.152  ; 0.336        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R2|Q ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; D[0]~reg0                           ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adder_c                             ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; o[1]~reg0                           ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.add                           ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.init                          ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.subtract                      ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sub_c                               ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; D[1]~reg0                           ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[1]                          ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[7]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ACC_c                               ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; M_c                                 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[2]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[3]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[4]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[5]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R3|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R4|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R5|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R6|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R7|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R2|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R3|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R4|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R5|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R6|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R7|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R1|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R5|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R6|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R7|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[0]                          ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[6]                          ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R0|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R1|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R0|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R1|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R0|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R2|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R3|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R4|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R0|Q  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R1|Q  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R2|Q  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 2.634 ; 3.045 ; Rise       ; clk             ;
; S0[*]     ; clk        ; 2.969 ; 3.387 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 2.969 ; 3.387 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 1.598 ; 2.014 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 1.982 ; 2.434 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 2.373 ; 2.819 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 2.363 ; 2.868 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 1.885 ; 2.305 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 2.342 ; 2.804 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 1.432 ; 1.885 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 2.529 ; 2.962 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 2.529 ; 2.962 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 1.435 ; 1.876 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 1.880 ; 2.294 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 2.030 ; 2.447 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 2.048 ; 2.462 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 1.721 ; 2.144 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 2.295 ; 2.748 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 1.454 ; 1.892 ; Rise       ; clk             ;
; V[*]      ; clk        ; 3.974 ; 4.208 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 3.974 ; 4.208 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 3.641 ; 4.121 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 3.574 ; 3.811 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 3.390 ; 3.760 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 2.961 ; 3.223 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 2.925 ; 3.439 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 1.399 ; 1.396 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 0.920 ; 1.078 ; Rise       ; clk             ;
; choice    ; clk        ; 2.768 ; 3.190 ; Rise       ; clk             ;
; reset     ; clk        ; 3.304 ; 3.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; -1.277 ; -1.681 ; Rise       ; clk             ;
; S0[*]     ; clk        ; -0.987 ; -1.407 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; -2.568 ; -2.974 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; -1.211 ; -1.607 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; -1.587 ; -1.990 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; -1.920 ; -2.327 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; -1.907 ; -2.377 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; -1.469 ; -1.850 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; -1.938 ; -2.368 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; -0.987 ; -1.407 ; Rise       ; clk             ;
; S1[*]     ; clk        ; -1.008 ; -1.417 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; -2.127 ; -2.540 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; -1.008 ; -1.417 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; -1.496 ; -1.879 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; -1.652 ; -2.050 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; -1.670 ; -2.065 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; -1.359 ; -1.760 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; -1.904 ; -2.331 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; -1.026 ; -1.431 ; Rise       ; clk             ;
; V[*]      ; clk        ; -0.193 ; -0.369 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.865 ; -2.246 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -1.674 ; -2.097 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -1.697 ; -2.089 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.853 ; -2.251 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -1.693 ; -2.077 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -1.682 ; -2.107 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -0.193 ; -0.369 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.306 ; -0.478 ; Rise       ; clk             ;
; choice    ; clk        ; -1.095 ; -1.493 ; Rise       ; clk             ;
; reset     ; clk        ; -1.251 ; -1.674 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 9.442 ; 9.538 ; Rise       ; clk             ;
; D[*]      ; clk        ; 5.433 ; 5.432 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 5.433 ; 5.432 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 5.400 ; 5.396 ; Rise       ; clk             ;
; E[*]      ; clk        ; 6.433 ; 6.552 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 6.433 ; 6.552 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 5.542 ; 5.576 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 4.862 ; 4.873 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 5.045 ; 5.041 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 4.853 ; 4.861 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 5.038 ; 5.030 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 6.318 ; 6.392 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 4.860 ; 4.866 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 8.605 ; 8.633 ; Rise       ; clk             ;
; P[*]      ; clk        ; 5.890 ; 5.871 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 5.084 ; 5.086 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 5.890 ; 5.871 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 5.416 ; 5.418 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 4.903 ; 4.916 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 5.573 ; 5.586 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 5.098 ; 5.133 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 5.089 ; 5.086 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 5.073 ; 5.071 ; Rise       ; clk             ;
; o[*]      ; clk        ; 5.683 ; 5.673 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 5.675 ; 5.673 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 5.683 ; 5.671 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 6.300 ; 6.274 ; Rise       ; clk             ;
; D[*]      ; clk        ; 5.282 ; 5.277 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 5.314 ; 5.312 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 5.282 ; 5.277 ; Rise       ; clk             ;
; E[*]      ; clk        ; 4.756 ; 4.763 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 6.322 ; 6.440 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 5.421 ; 5.453 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 4.765 ; 4.775 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 4.939 ; 4.935 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 4.756 ; 4.763 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 4.934 ; 4.926 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 6.214 ; 6.287 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 4.764 ; 4.768 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 5.383 ; 5.434 ; Rise       ; clk             ;
; P[*]      ; clk        ; 4.804 ; 4.815 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 4.978 ; 4.979 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 5.750 ; 5.732 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 5.296 ; 5.298 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 4.804 ; 4.815 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 5.446 ; 5.458 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 4.989 ; 5.023 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 4.983 ; 4.980 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 4.967 ; 4.965 ; Rise       ; clk             ;
; o[*]      ; clk        ; 5.545 ; 5.541 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 5.545 ; 5.542 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 5.553 ; 5.541 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.69 MHz ; 234.69 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.261 ; -59.993           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -55.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.261 ; register_8bit:R1|register_1bit:R5|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.058     ; 4.198      ;
; -3.261 ; register_8bit:R1|register_1bit:R5|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.058     ; 4.198      ;
; -3.247 ; register_8bit:R1|register_1bit:R7|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 4.187      ;
; -3.247 ; register_8bit:R1|register_1bit:R7|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.055     ; 4.187      ;
; -3.219 ; register_8bit:R2|register_1bit:R5|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.058     ; 4.156      ;
; -3.219 ; register_8bit:R2|register_1bit:R5|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.058     ; 4.156      ;
; -3.168 ; register_8bit:R2|register_1bit:R6|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 4.108      ;
; -3.168 ; register_8bit:R2|register_1bit:R6|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.055     ; 4.108      ;
; -3.142 ; register_8bit:R1|register_1bit:R4|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.058     ; 4.079      ;
; -3.142 ; register_8bit:R1|register_1bit:R4|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.058     ; 4.079      ;
; -3.086 ; register_8bit:R1|register_1bit:R6|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 4.026      ;
; -3.086 ; register_8bit:R1|register_1bit:R6|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.055     ; 4.026      ;
; -3.065 ; register_8bit:R2|register_1bit:R4|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.058     ; 4.002      ;
; -3.065 ; register_8bit:R2|register_1bit:R4|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.058     ; 4.002      ;
; -3.051 ; register_8bit:R1|register_1bit:R5|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.272      ; 4.318      ;
; -3.051 ; register_8bit:R1|register_1bit:R5|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.272      ; 4.318      ;
; -3.037 ; register_8bit:R1|register_1bit:R7|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.275      ; 4.307      ;
; -3.037 ; register_8bit:R1|register_1bit:R7|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.275      ; 4.307      ;
; -3.009 ; register_8bit:R2|register_1bit:R5|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.272      ; 4.276      ;
; -3.009 ; register_8bit:R2|register_1bit:R5|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.272      ; 4.276      ;
; -2.950 ; register_8bit:R2|register_1bit:R6|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.275      ; 4.220      ;
; -2.950 ; register_8bit:R2|register_1bit:R6|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.275      ; 4.220      ;
; -2.936 ; register_8bit:R2|register_1bit:R7|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.876      ;
; -2.936 ; register_8bit:R2|register_1bit:R7|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.876      ;
; -2.932 ; register_8bit:R1|register_1bit:R4|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.272      ; 4.199      ;
; -2.932 ; register_8bit:R1|register_1bit:R4|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.272      ; 4.199      ;
; -2.876 ; register_8bit:R1|register_1bit:R6|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.275      ; 4.146      ;
; -2.876 ; register_8bit:R1|register_1bit:R6|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.275      ; 4.146      ;
; -2.842 ; register_8bit:R2|register_1bit:R4|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.272      ; 4.109      ;
; -2.842 ; register_8bit:R2|register_1bit:R4|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.272      ; 4.109      ;
; -2.831 ; register_8bit:R1|register_1bit:R5|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 4.089      ;
; -2.817 ; register_8bit:R1|register_1bit:R7|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 4.078      ;
; -2.789 ; register_8bit:R2|register_1bit:R5|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 4.047      ;
; -2.741 ; register_8bit:R2|register_1bit:R6|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 4.002      ;
; -2.726 ; register_8bit:R2|register_1bit:R7|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.275      ; 3.996      ;
; -2.726 ; register_8bit:R2|register_1bit:R7|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.275      ; 3.996      ;
; -2.719 ; register_8bit:R1|register_1bit:R5|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.247      ; 3.961      ;
; -2.712 ; register_8bit:R1|register_1bit:R4|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.970      ;
; -2.705 ; register_8bit:R1|register_1bit:R7|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.250      ; 3.950      ;
; -2.677 ; register_8bit:R2|register_1bit:R5|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.247      ; 3.919      ;
; -2.673 ; register_8bit:R1|register_1bit:R5|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.263      ; 3.931      ;
; -2.671 ; register_8bit:R1|register_1bit:R5|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.929      ;
; -2.659 ; register_8bit:R1|register_1bit:R7|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.266      ; 3.920      ;
; -2.657 ; register_8bit:R1|register_1bit:R7|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.918      ;
; -2.656 ; register_8bit:R1|register_1bit:R6|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.917      ;
; -2.649 ; register_8bit:R1|register_1bit:R5|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.907      ;
; -2.638 ; register_8bit:R1|register_1bit:R5|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.263      ; 3.896      ;
; -2.638 ; register_8bit:R2|register_1bit:R4|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.896      ;
; -2.635 ; register_8bit:R1|register_1bit:R7|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.896      ;
; -2.631 ; register_8bit:R2|register_1bit:R5|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.263      ; 3.889      ;
; -2.629 ; register_8bit:R2|register_1bit:R5|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.887      ;
; -2.624 ; register_8bit:R1|register_1bit:R7|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.266      ; 3.885      ;
; -2.618 ; register_8bit:R2|register_1bit:R6|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.250      ; 3.863      ;
; -2.607 ; register_8bit:R2|register_1bit:R5|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.865      ;
; -2.600 ; register_8bit:R1|register_1bit:R4|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.247      ; 3.842      ;
; -2.596 ; register_8bit:R2|register_1bit:R5|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.263      ; 3.854      ;
; -2.572 ; register_8bit:R2|register_1bit:R6|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.266      ; 3.833      ;
; -2.570 ; register_8bit:R2|register_1bit:R6|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.831      ;
; -2.554 ; register_8bit:R1|register_1bit:R4|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.263      ; 3.812      ;
; -2.552 ; register_8bit:R1|register_1bit:R4|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.810      ;
; -2.548 ; register_8bit:R2|register_1bit:R6|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.809      ;
; -2.544 ; register_8bit:R1|register_1bit:R6|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.250      ; 3.789      ;
; -2.537 ; register_8bit:R2|register_1bit:R6|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.266      ; 3.798      ;
; -2.530 ; register_8bit:R1|register_1bit:R4|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.788      ;
; -2.519 ; register_8bit:R1|register_1bit:R4|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.263      ; 3.777      ;
; -2.506 ; register_8bit:R2|register_1bit:R7|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.767      ;
; -2.498 ; register_8bit:R1|register_1bit:R6|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.266      ; 3.759      ;
; -2.496 ; register_8bit:R1|register_1bit:R6|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.757      ;
; -2.493 ; register_8bit:R2|register_1bit:R4|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.247      ; 3.735      ;
; -2.474 ; register_8bit:R1|register_1bit:R6|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.735      ;
; -2.463 ; register_8bit:R1|register_1bit:R6|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.266      ; 3.724      ;
; -2.456 ; register_8bit:R2|register_1bit:R4|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.263      ; 3.714      ;
; -2.454 ; register_8bit:R2|register_1bit:R4|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.712      ;
; -2.430 ; register_8bit:R2|register_1bit:R4|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.263      ; 3.688      ;
; -2.422 ; register_8bit:R2|register_1bit:R4|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.263      ; 3.680      ;
; -2.409 ; register_8bit:R1|register_1bit:R3|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.058     ; 3.346      ;
; -2.409 ; register_8bit:R1|register_1bit:R3|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.058     ; 3.346      ;
; -2.401 ; register_8bit:R2|register_1bit:R3|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.058     ; 3.338      ;
; -2.401 ; register_8bit:R2|register_1bit:R3|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.058     ; 3.338      ;
; -2.394 ; register_8bit:R2|register_1bit:R7|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.250      ; 3.639      ;
; -2.380 ; register_8bit:R1|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.393     ; 2.982      ;
; -2.348 ; register_8bit:R2|register_1bit:R7|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.266      ; 3.609      ;
; -2.346 ; register_8bit:R2|register_1bit:R7|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.607      ;
; -2.342 ; register_8bit:R1|register_1bit:R2|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.391     ; 2.946      ;
; -2.342 ; register_8bit:R1|register_1bit:R2|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.391     ; 2.946      ;
; -2.324 ; register_8bit:R2|register_1bit:R7|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.266      ; 3.585      ;
; -2.313 ; register_8bit:R2|register_1bit:R7|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.266      ; 3.574      ;
; -2.257 ; register_8bit:R1|register_1bit:R5|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.263      ; 3.515      ;
; -2.243 ; register_8bit:R1|register_1bit:R7|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.266      ; 3.504      ;
; -2.215 ; register_8bit:R2|register_1bit:R5|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.263      ; 3.473      ;
; -2.205 ; register_8bit:R2|register_1bit:R2|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.055     ; 3.145      ;
; -2.205 ; register_8bit:R2|register_1bit:R2|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.055     ; 3.145      ;
; -2.199 ; register_8bit:R1|register_1bit:R3|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.272      ; 3.466      ;
; -2.199 ; register_8bit:R1|register_1bit:R3|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.272      ; 3.466      ;
; -2.191 ; register_8bit:R2|register_1bit:R3|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.272      ; 3.458      ;
; -2.191 ; register_8bit:R2|register_1bit:R3|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.272      ; 3.458      ;
; -2.182 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.060     ; 3.117      ;
; -2.167 ; register_8bit:R2|register_1bit:R6|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.266      ; 3.428      ;
; -2.148 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.058     ; 3.085      ;
; -2.142 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.058     ; 3.079      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; state.add                           ; state.add                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; adder_c                             ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; o[1]~reg0                           ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; sub_c                               ; sub_c                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; D[0]~reg0                           ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; D[1]~reg0                           ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.511      ;
; 0.356 ; state.add                           ; sub_c                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.570      ;
; 0.461 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 0.662      ;
; 0.541 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 0.742      ;
; 0.569 ; state.add                           ; state.subtract                      ; clk          ; clk         ; 0.000        ; 0.070      ; 0.783      ;
; 0.578 ; state.add                           ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.579 ; state.waiting                       ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.768      ;
; 0.635 ; mux:M|S[5]                          ; register_8bit:R2|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.059      ; 0.838      ;
; 0.659 ; state.add                           ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.873      ;
; 0.665 ; register_8bit:R1|register_1bit:R7|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 0.866      ;
; 0.683 ; mux:M|S[4]                          ; register_8bit:R2|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.061      ; 0.888      ;
; 0.686 ; state.subtract                      ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.700 ; state.add                           ; ACC_c                               ; clk          ; clk         ; 0.000        ; -0.264     ; 0.580      ;
; 0.700 ; state.subtract                      ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.710 ; mux:M|S[0]                          ; register_8bit:R2|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 0.911      ;
; 0.710 ; register_8bit:R1|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 0.909      ;
; 0.712 ; state.waiting                       ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.061      ; 0.917      ;
; 0.715 ; register_8bit:R|register_1bit:R7|Q  ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.916      ;
; 0.720 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 0.921      ;
; 0.746 ; M_c                                 ; register_8bit:R2|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 0.948      ;
; 0.748 ; M_c                                 ; register_8bit:R2|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.752 ; M_c                                 ; register_8bit:R2|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.762 ; register_8bit:R2|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 0.964      ;
; 0.779 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.980      ;
; 0.783 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.984      ;
; 0.784 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.985      ;
; 0.786 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.987      ;
; 0.794 ; register_8bit:R1|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 0.994      ;
; 0.798 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R0|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.999      ;
; 0.798 ; register_8bit:R2|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 0.999      ;
; 0.811 ; ACC_c                               ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.012      ;
; 0.812 ; ACC_c                               ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; ACC_c                               ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; ACC_c                               ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.812 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.013      ;
; 0.813 ; ACC_c                               ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.014      ;
; 0.813 ; ACC_c                               ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.014      ;
; 0.813 ; ACC_c                               ; register_8bit:R|register_1bit:R0|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.014      ;
; 0.816 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.017      ;
; 0.830 ; state.init                          ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.044      ;
; 0.832 ; M_c                                 ; register_8bit:R2|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 1.034      ;
; 0.832 ; mux:M|S[2]                          ; register_8bit:R2|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 1.032      ;
; 0.853 ; state.waiting                       ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.071      ; 1.068      ;
; 0.853 ; state.waiting                       ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.071      ; 1.068      ;
; 0.858 ; register_8bit:R1|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.059      ;
; 0.863 ; state.init                          ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.054      ; 1.061      ;
; 0.875 ; register_8bit:R|register_1bit:R7|Q  ; register_8bit:R1|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.074      ;
; 0.877 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.078      ;
; 0.888 ; register_8bit:R1|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.089      ;
; 0.894 ; M_c                                 ; register_8bit:R2|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 1.094      ;
; 0.895 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.096      ;
; 0.896 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.097      ;
; 0.908 ; register_8bit:R2|register_1bit:R7|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.109      ;
; 0.910 ; ACC_c                               ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.111      ;
; 0.942 ; state.waiting                       ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.061      ; 1.147      ;
; 0.962 ; mux:M|S[7]                          ; register_8bit:R2|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; -0.250     ; 0.856      ;
; 0.969 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.168      ;
; 0.973 ; state.add                           ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.187      ;
; 0.996 ; register_8bit:R1|register_1bit:R0|Q ; state.subtract                      ; clk          ; clk         ; 0.000        ; 0.392      ; 1.532      ;
; 1.021 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 1.223      ;
; 1.025 ; register_8bit:R1|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.224      ;
; 1.026 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.227      ;
; 1.028 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.229      ;
; 1.029 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.228      ;
; 1.031 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.232      ;
; 1.032 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.233      ;
; 1.032 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.233      ;
; 1.036 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.237      ;
; 1.038 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.237      ;
; 1.038 ; register_8bit:R2|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 1.240      ;
; 1.049 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R1|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 1.251      ;
; 1.052 ; register_8bit:R1|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.251      ;
; 1.061 ; adder_c                             ; register_8bit:R1|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; -0.263     ; 0.942      ;
; 1.062 ; adder_c                             ; register_8bit:R1|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; -0.263     ; 0.943      ;
; 1.062 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R1|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 1.264      ;
; 1.066 ; mux:M|S[1]                          ; register_8bit:R2|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; -0.249     ; 0.961      ;
; 1.079 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 1.279      ;
; 1.081 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R1|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.280      ;
; 1.085 ; state.add                           ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.070      ; 1.299      ;
; 1.086 ; register_8bit:R1|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 1.286      ;
; 1.096 ; state.init                          ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.320      ;
; 1.098 ; state.init                          ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.322      ;
; 1.099 ; state.waiting                       ; state.add                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.304      ;
; 1.100 ; state.waiting                       ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.061      ; 1.305      ;
; 1.106 ; M_c                                 ; register_8bit:R2|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 1.306      ;
; 1.114 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.315      ;
; 1.116 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.317      ;
; 1.117 ; register_8bit:R1|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.057      ; 1.318      ;
; 1.122 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.058      ; 1.324      ;
; 1.122 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.323      ;
; 1.122 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.055      ; 1.321      ;
; 1.126 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.327      ;
; 1.126 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.327      ;
; 1.127 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.057      ; 1.328      ;
; 1.132 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.056      ; 1.332      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ACC_c                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; D[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; D[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; M_c                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adder_c                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; o[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; o[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R0|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R1|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R2|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R3|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R4|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R5|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R6|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R7|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.add                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.init                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.subtract                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.waiting                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sub_c                               ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; o[0]~reg0                           ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.waiting                       ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R2|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[0]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[6]                          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R0|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R1|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R6|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R7|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R0|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R1|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R2|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R6|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R7|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R0|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R2|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R3|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R4|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R5|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R6|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R7|Q ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R0|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R1|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R2|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R3|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R4|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R5|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R6|Q  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R7|Q  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ACC_c                               ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; M_c                                 ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[2]                          ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[3]                          ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[4]                          ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[5]                          ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R3|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R4|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R5|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R3|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R4|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R5|Q ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R1|Q ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; D[0]~reg0                           ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adder_c                             ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; o[1]~reg0                           ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.add                           ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.init                          ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 2.282 ; 2.635 ; Rise       ; clk             ;
; S0[*]     ; clk        ; 2.611 ; 2.935 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 2.611 ; 2.935 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 1.366 ; 1.691 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 1.702 ; 2.062 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 2.060 ; 2.418 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 2.054 ; 2.472 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 1.617 ; 1.953 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 2.030 ; 2.403 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 1.201 ; 1.568 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 2.201 ; 2.541 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 2.201 ; 2.541 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 1.204 ; 1.560 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 1.614 ; 1.939 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 1.757 ; 2.083 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 1.779 ; 2.103 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 1.468 ; 1.804 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 1.994 ; 2.346 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 1.214 ; 1.578 ; Rise       ; clk             ;
; V[*]      ; clk        ; 3.510 ; 3.667 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 3.510 ; 3.667 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 3.207 ; 3.569 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 3.142 ; 3.302 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 2.952 ; 3.315 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 2.580 ; 2.796 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 2.556 ; 2.985 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 1.283 ; 1.318 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 0.850 ; 1.048 ; Rise       ; clk             ;
; choice    ; clk        ; 2.438 ; 2.771 ; Rise       ; clk             ;
; reset     ; clk        ; 2.896 ; 3.251 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; -1.060 ; -1.402 ; Rise       ; clk             ;
; S0[*]     ; clk        ; -0.805 ; -1.146 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; -2.256 ; -2.570 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; -1.023 ; -1.335 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; -1.350 ; -1.675 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; -1.657 ; -1.986 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; -1.648 ; -2.038 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; -1.247 ; -1.552 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; -1.670 ; -2.020 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; -0.805 ; -1.146 ; Rise       ; clk             ;
; S1[*]     ; clk        ; -0.825 ; -1.157 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; -1.845 ; -2.169 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; -0.825 ; -1.157 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; -1.272 ; -1.575 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; -1.423 ; -1.736 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; -1.445 ; -1.756 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; -1.147 ; -1.469 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; -1.648 ; -1.981 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; -0.834 ; -1.175 ; Rise       ; clk             ;
; V[*]      ; clk        ; -0.191 ; -0.398 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.611 ; -1.923 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -1.425 ; -1.773 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -1.456 ; -1.762 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.591 ; -1.919 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -1.451 ; -1.752 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -1.432 ; -1.781 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -0.191 ; -0.398 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.290 ; -0.494 ; Rise       ; clk             ;
; choice    ; clk        ; -0.899 ; -1.236 ; Rise       ; clk             ;
; reset     ; clk        ; -1.057 ; -1.395 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 8.755 ; 8.818 ; Rise       ; clk             ;
; D[*]      ; clk        ; 5.155 ; 5.125 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 5.155 ; 5.125 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 5.124 ; 5.092 ; Rise       ; clk             ;
; E[*]      ; clk        ; 6.177 ; 6.271 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 6.177 ; 6.271 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 5.255 ; 5.246 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 4.632 ; 4.620 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 4.804 ; 4.774 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 4.623 ; 4.610 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 4.793 ; 4.757 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 6.073 ; 6.119 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 4.633 ; 4.613 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 7.977 ; 8.038 ; Rise       ; clk             ;
; P[*]      ; clk        ; 5.583 ; 5.501 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 4.835 ; 4.804 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 5.583 ; 5.501 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 5.140 ; 5.109 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 4.669 ; 4.658 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 5.291 ; 5.235 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 4.855 ; 4.843 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 4.841 ; 4.808 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 4.829 ; 4.794 ; Rise       ; clk             ;
; o[*]      ; clk        ; 5.385 ; 5.343 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 5.380 ; 5.343 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 5.385 ; 5.340 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 5.941 ; 5.897 ; Rise       ; clk             ;
; D[*]      ; clk        ; 5.018 ; 4.986 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 5.048 ; 5.019 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 5.018 ; 4.986 ; Rise       ; clk             ;
; E[*]      ; clk        ; 4.538 ; 4.524 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 6.079 ; 6.173 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 5.146 ; 5.136 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 4.547 ; 4.534 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 4.711 ; 4.681 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 4.538 ; 4.524 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 4.700 ; 4.665 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 5.980 ; 6.027 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 4.547 ; 4.527 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 5.091 ; 5.172 ; Rise       ; clk             ;
; P[*]      ; clk        ; 4.580 ; 4.569 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 4.741 ; 4.711 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 5.458 ; 5.379 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 5.033 ; 5.003 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 4.580 ; 4.569 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 5.177 ; 5.123 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 4.757 ; 4.746 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 4.746 ; 4.714 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 4.735 ; 4.700 ; Rise       ; clk             ;
; o[*]      ; clk        ; 5.263 ; 5.225 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 5.263 ; 5.228 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 5.269 ; 5.225 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.604 ; -22.345           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -58.441                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.604 ; register_8bit:R1|register_1bit:R5|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.554      ;
; -1.604 ; register_8bit:R1|register_1bit:R5|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.554      ;
; -1.577 ; register_8bit:R1|register_1bit:R7|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.528      ;
; -1.577 ; register_8bit:R1|register_1bit:R7|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.528      ;
; -1.570 ; register_8bit:R2|register_1bit:R5|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.520      ;
; -1.570 ; register_8bit:R2|register_1bit:R5|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.520      ;
; -1.541 ; register_8bit:R2|register_1bit:R6|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.492      ;
; -1.541 ; register_8bit:R2|register_1bit:R6|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.492      ;
; -1.523 ; register_8bit:R1|register_1bit:R4|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.473      ;
; -1.523 ; register_8bit:R1|register_1bit:R4|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.473      ;
; -1.477 ; register_8bit:R2|register_1bit:R4|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.427      ;
; -1.477 ; register_8bit:R2|register_1bit:R4|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.427      ;
; -1.468 ; register_8bit:R1|register_1bit:R5|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.161      ; 2.616      ;
; -1.468 ; register_8bit:R1|register_1bit:R5|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.161      ; 2.616      ;
; -1.460 ; register_8bit:R1|register_1bit:R6|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.411      ;
; -1.460 ; register_8bit:R1|register_1bit:R6|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.411      ;
; -1.441 ; register_8bit:R1|register_1bit:R7|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.162      ; 2.590      ;
; -1.441 ; register_8bit:R1|register_1bit:R7|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.162      ; 2.590      ;
; -1.434 ; register_8bit:R2|register_1bit:R5|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.161      ; 2.582      ;
; -1.434 ; register_8bit:R2|register_1bit:R5|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.161      ; 2.582      ;
; -1.418 ; register_8bit:R2|register_1bit:R6|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.162      ; 2.567      ;
; -1.418 ; register_8bit:R2|register_1bit:R6|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.162      ; 2.567      ;
; -1.387 ; register_8bit:R1|register_1bit:R4|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.161      ; 2.535      ;
; -1.387 ; register_8bit:R1|register_1bit:R4|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.161      ; 2.535      ;
; -1.383 ; register_8bit:R2|register_1bit:R7|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 2.334      ;
; -1.383 ; register_8bit:R2|register_1bit:R7|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.036     ; 2.334      ;
; -1.354 ; register_8bit:R2|register_1bit:R4|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.161      ; 2.502      ;
; -1.354 ; register_8bit:R2|register_1bit:R4|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.161      ; 2.502      ;
; -1.347 ; register_8bit:R1|register_1bit:R5|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.488      ;
; -1.326 ; register_8bit:R2|register_1bit:R5|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.467      ;
; -1.324 ; register_8bit:R1|register_1bit:R6|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.162      ; 2.473      ;
; -1.324 ; register_8bit:R1|register_1bit:R6|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.162      ; 2.473      ;
; -1.320 ; register_8bit:R1|register_1bit:R7|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.462      ;
; -1.313 ; register_8bit:R2|register_1bit:R6|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.455      ;
; -1.273 ; register_8bit:R1|register_1bit:R5|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.147      ; 2.407      ;
; -1.266 ; register_8bit:R1|register_1bit:R4|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.407      ;
; -1.260 ; register_8bit:R2|register_1bit:R7|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.162      ; 2.409      ;
; -1.260 ; register_8bit:R2|register_1bit:R7|Q ; o[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.162      ; 2.409      ;
; -1.249 ; register_8bit:R2|register_1bit:R4|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.390      ;
; -1.246 ; register_8bit:R1|register_1bit:R7|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.148      ; 2.381      ;
; -1.244 ; register_8bit:R1|register_1bit:R5|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.154      ; 2.385      ;
; -1.240 ; register_8bit:R1|register_1bit:R5|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.381      ;
; -1.239 ; register_8bit:R2|register_1bit:R5|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.147      ; 2.373      ;
; -1.232 ; register_8bit:R1|register_1bit:R5|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.373      ;
; -1.219 ; register_8bit:R2|register_1bit:R5|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.154      ; 2.360      ;
; -1.219 ; register_8bit:R1|register_1bit:R5|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.154      ; 2.360      ;
; -1.217 ; register_8bit:R2|register_1bit:R5|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.358      ;
; -1.217 ; register_8bit:R1|register_1bit:R7|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.359      ;
; -1.214 ; register_8bit:R2|register_1bit:R6|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.148      ; 2.349      ;
; -1.213 ; register_8bit:R1|register_1bit:R7|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.355      ;
; -1.206 ; register_8bit:R2|register_1bit:R6|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.348      ;
; -1.205 ; register_8bit:R1|register_1bit:R7|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.347      ;
; -1.204 ; register_8bit:R2|register_1bit:R6|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.346      ;
; -1.203 ; register_8bit:R1|register_1bit:R6|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.345      ;
; -1.198 ; register_8bit:R2|register_1bit:R5|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.339      ;
; -1.197 ; register_8bit:R2|register_1bit:R5|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.154      ; 2.338      ;
; -1.192 ; register_8bit:R1|register_1bit:R4|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.147      ; 2.326      ;
; -1.192 ; register_8bit:R1|register_1bit:R7|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.155      ; 2.334      ;
; -1.185 ; register_8bit:R2|register_1bit:R6|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.327      ;
; -1.184 ; register_8bit:R2|register_1bit:R6|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.155      ; 2.326      ;
; -1.163 ; register_8bit:R1|register_1bit:R4|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.154      ; 2.304      ;
; -1.159 ; register_8bit:R1|register_1bit:R4|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.300      ;
; -1.155 ; register_8bit:R2|register_1bit:R7|Q ; D[0]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.297      ;
; -1.151 ; register_8bit:R1|register_1bit:R4|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.292      ;
; -1.150 ; register_8bit:R2|register_1bit:R4|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.147      ; 2.284      ;
; -1.142 ; register_8bit:R2|register_1bit:R4|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.154      ; 2.283      ;
; -1.140 ; register_8bit:R2|register_1bit:R4|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.281      ;
; -1.138 ; register_8bit:R1|register_1bit:R4|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.154      ; 2.279      ;
; -1.129 ; register_8bit:R1|register_1bit:R6|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.148      ; 2.264      ;
; -1.121 ; register_8bit:R1|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.238     ; 1.870      ;
; -1.121 ; register_8bit:R2|register_1bit:R4|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.154      ; 2.262      ;
; -1.120 ; register_8bit:R2|register_1bit:R4|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.154      ; 2.261      ;
; -1.100 ; register_8bit:R1|register_1bit:R6|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.242      ;
; -1.096 ; register_8bit:R1|register_1bit:R6|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.238      ;
; -1.088 ; register_8bit:R1|register_1bit:R6|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.230      ;
; -1.077 ; register_8bit:R1|register_1bit:R3|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.027      ;
; -1.077 ; register_8bit:R1|register_1bit:R3|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.027      ;
; -1.075 ; register_8bit:R1|register_1bit:R6|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.155      ; 2.217      ;
; -1.056 ; register_8bit:R2|register_1bit:R7|Q ; D[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.148      ; 2.191      ;
; -1.055 ; register_8bit:R2|register_1bit:R3|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.037     ; 2.005      ;
; -1.055 ; register_8bit:R2|register_1bit:R3|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.037     ; 2.005      ;
; -1.048 ; register_8bit:R2|register_1bit:R7|Q ; adder_c                             ; clk          ; clk         ; 1.000        ; 0.155      ; 2.190      ;
; -1.046 ; register_8bit:R2|register_1bit:R7|Q ; state.add                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.188      ;
; -1.033 ; register_8bit:R1|register_1bit:R2|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.237     ; 1.783      ;
; -1.033 ; register_8bit:R1|register_1bit:R2|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.237     ; 1.783      ;
; -1.027 ; register_8bit:R2|register_1bit:R7|Q ; o[1]~reg0                           ; clk          ; clk         ; 1.000        ; 0.155      ; 2.169      ;
; -1.026 ; register_8bit:R2|register_1bit:R7|Q ; sub_c                               ; clk          ; clk         ; 1.000        ; 0.155      ; 2.168      ;
; -1.003 ; register_8bit:R1|register_1bit:R5|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.144      ;
; -0.976 ; register_8bit:R1|register_1bit:R7|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.118      ;
; -0.969 ; register_8bit:R2|register_1bit:R5|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.154      ; 2.110      ;
; -0.968 ; register_8bit:R2|register_1bit:R2|Q ; M_c                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 1.919      ;
; -0.968 ; register_8bit:R2|register_1bit:R2|Q ; ACC_c                               ; clk          ; clk         ; 1.000        ; -0.036     ; 1.919      ;
; -0.954 ; register_8bit:R1|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 1.000        ; -0.238     ; 1.703      ;
; -0.950 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.037     ; 1.900      ;
; -0.950 ; register_8bit:R1|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.037     ; 1.900      ;
; -0.949 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.038     ; 1.898      ;
; -0.949 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.037     ; 1.899      ;
; -0.945 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 1.000        ; -0.037     ; 1.895      ;
; -0.942 ; register_8bit:R2|register_1bit:R6|Q ; state.subtract                      ; clk          ; clk         ; 1.000        ; 0.155      ; 2.084      ;
; -0.941 ; register_8bit:R1|register_1bit:R3|Q ; state.waiting                       ; clk          ; clk         ; 1.000        ; 0.161      ; 2.089      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; state.add                           ; state.add                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; adder_c                             ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; o[1]~reg0                           ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; sub_c                               ; sub_c                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; D[0]~reg0                           ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; D[1]~reg0                           ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.218 ; state.add                           ; sub_c                               ; clk          ; clk         ; 0.000        ; 0.045      ; 0.347      ;
; 0.280 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.321 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.442      ;
; 0.325 ; state.add                           ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.461      ;
; 0.340 ; state.add                           ; state.subtract                      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.469      ;
; 0.348 ; state.waiting                       ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.031      ; 0.463      ;
; 0.362 ; mux:M|S[5]                          ; register_8bit:R2|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.483      ;
; 0.380 ; mux:M|S[4]                          ; register_8bit:R2|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.504      ;
; 0.381 ; register_8bit:R1|register_1bit:R7|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.385 ; state.add                           ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.514      ;
; 0.397 ; state.subtract                      ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.052      ; 0.533      ;
; 0.402 ; state.subtract                      ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.538      ;
; 0.408 ; register_8bit:R1|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.528      ;
; 0.410 ; mux:M|S[0]                          ; register_8bit:R2|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.531      ;
; 0.410 ; state.waiting                       ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.532      ;
; 0.414 ; state.add                           ; ACC_c                               ; clk          ; clk         ; 0.000        ; -0.154     ; 0.344      ;
; 0.418 ; register_8bit:R|register_1bit:R7|Q  ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.539      ;
; 0.427 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.548      ;
; 0.433 ; M_c                                 ; register_8bit:R2|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.554      ;
; 0.433 ; M_c                                 ; register_8bit:R2|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.434 ; register_8bit:R2|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.555      ;
; 0.437 ; M_c                                 ; register_8bit:R2|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.557      ;
; 0.458 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; register_8bit:R1|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.462 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.464 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.469 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R0|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; register_8bit:R2|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.475 ; mux:M|S[2]                          ; register_8bit:R2|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.595      ;
; 0.479 ; ACC_c                               ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.479 ; state.init                          ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.608      ;
; 0.479 ; register_8bit:R2|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.600      ;
; 0.480 ; ACC_c                               ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.601      ;
; 0.480 ; ACC_c                               ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.601      ;
; 0.482 ; ACC_c                               ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.482 ; ACC_c                               ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.482 ; ACC_c                               ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.482 ; M_c                                 ; register_8bit:R2|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.483 ; ACC_c                               ; register_8bit:R|register_1bit:R0|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.604      ;
; 0.487 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.608      ;
; 0.489 ; register_8bit:R1|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.610      ;
; 0.497 ; state.init                          ; D[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.619      ;
; 0.509 ; state.waiting                       ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.638      ;
; 0.509 ; state.waiting                       ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.638      ;
; 0.517 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; M_c                                 ; register_8bit:R2|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.524 ; register_8bit:R|register_1bit:R7|Q  ; register_8bit:R1|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; register_8bit:R2|register_1bit:R7|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.527 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.535 ; register_8bit:R1|register_1bit:R1|Q ; register_8bit:R3|register_1bit:R2|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.656      ;
; 0.543 ; ACC_c                               ; register_8bit:R|register_1bit:R7|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.664      ;
; 0.552 ; mux:M|S[7]                          ; register_8bit:R2|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; -0.148     ; 0.488      ;
; 0.567 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.687      ;
; 0.580 ; register_8bit:R1|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.587 ; state.waiting                       ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.709      ;
; 0.590 ; state.add                           ; adder_c                             ; clk          ; clk         ; 0.000        ; 0.045      ; 0.719      ;
; 0.595 ; register_8bit:R1|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.038      ; 0.717      ;
; 0.599 ; register_8bit:R1|register_1bit:R0|Q ; state.subtract                      ; clk          ; clk         ; 0.000        ; 0.237      ; 0.920      ;
; 0.600 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.720      ;
; 0.608 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.729      ;
; 0.612 ; register_8bit:R2|register_1bit:R2|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.733      ;
; 0.614 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.734      ;
; 0.615 ; mux:M|S[1]                          ; register_8bit:R2|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; -0.148     ; 0.551      ;
; 0.616 ; register_8bit:R1|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.736      ;
; 0.617 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.738      ;
; 0.618 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R1|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.620 ; adder_c                             ; register_8bit:R1|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; -0.154     ; 0.550      ;
; 0.620 ; register_8bit:R|register_1bit:R2|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.741      ;
; 0.621 ; register_8bit:R|register_1bit:R0|Q  ; register_8bit:R|register_1bit:R1|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.621 ; register_8bit:R|register_1bit:R4|Q  ; register_8bit:R|register_1bit:R6|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.742      ;
; 0.622 ; adder_c                             ; register_8bit:R1|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; -0.154     ; 0.552      ;
; 0.623 ; register_8bit:R1|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.624 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.745      ;
; 0.624 ; register_8bit:R2|register_1bit:R4|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.744      ;
; 0.626 ; register_8bit:R|register_1bit:R5|Q  ; register_8bit:R1|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.747      ;
; 0.634 ; register_8bit:R|register_1bit:R6|Q  ; register_8bit:R1|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.754      ;
; 0.637 ; state.add                           ; D[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.045      ; 0.766      ;
; 0.642 ; M_c                                 ; register_8bit:R2|register_1bit:R0|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.762      ;
; 0.643 ; register_8bit:R1|register_1bit:R6|Q ; register_8bit:R3|register_1bit:R7|Q ; clk          ; clk         ; 0.000        ; 0.037      ; 0.764      ;
; 0.648 ; state.init                          ; o[0]~reg0                           ; clk          ; clk         ; 0.000        ; 0.052      ; 0.784      ;
; 0.648 ; state.init                          ; state.waiting                       ; clk          ; clk         ; 0.000        ; 0.052      ; 0.784      ;
; 0.650 ; state.waiting                       ; state.add                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.772      ;
; 0.651 ; state.waiting                       ; o[1]~reg0                           ; clk          ; clk         ; 0.000        ; 0.038      ; 0.773      ;
; 0.661 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R5|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.781      ;
; 0.662 ; register_8bit:R2|register_1bit:R5|Q ; register_8bit:R3|register_1bit:R6|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.782      ;
; 0.664 ; register_8bit:R2|register_1bit:R0|Q ; register_8bit:R3|register_1bit:R1|Q ; clk          ; clk         ; 0.000        ; 0.038      ; 0.786      ;
; 0.664 ; register_8bit:R2|register_1bit:R3|Q ; register_8bit:R3|register_1bit:R4|Q ; clk          ; clk         ; 0.000        ; 0.036      ; 0.784      ;
; 0.667 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R4|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.788      ;
; 0.668 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R2|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.789      ;
; 0.671 ; mux:M|S[3]                          ; register_8bit:R2|register_1bit:R3|Q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.795      ;
; 0.671 ; register_8bit:R|register_1bit:R3|Q  ; register_8bit:R|register_1bit:R5|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.792      ;
; 0.674 ; register_8bit:R|register_1bit:R1|Q  ; register_8bit:R|register_1bit:R3|Q  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.795      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; ACC_c                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; D[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; D[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; M_c                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; adder_c                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; mux:M|S[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; o[0]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; o[1]~reg0                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R1|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R2|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R0|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R1|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R2|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R3|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R4|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R5|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R6|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R3|register_1bit:R7|Q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R0|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R1|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R2|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R3|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R4|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R5|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R6|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; register_8bit:R|register_1bit:R7|Q  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.add                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.init                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.subtract                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; state.waiting                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sub_c                               ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; o[0]~reg0                           ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.waiting                       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R2|Q ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; D[0]~reg0                           ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; adder_c                             ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; o[1]~reg0                           ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.add                           ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.init                          ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; state.subtract                      ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sub_c                               ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; D[1]~reg0                           ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[1]                          ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[7]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[3]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[4]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R3|Q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R4|Q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R5|Q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R3|Q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R4|Q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R5|Q ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R0|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R1|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R2|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R3|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R4|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R5|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R6|Q  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R|register_1bit:R7|Q  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; ACC_c                               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; M_c                                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[0]                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[2]                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[5]                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; mux:M|S[6]                          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R0|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R1|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R6|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R1|register_1bit:R7|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R0|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R1|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R2|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R6|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R2|register_1bit:R7|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R0|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R1|Q ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; register_8bit:R3|register_1bit:R2|Q ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 1.472 ; 2.016 ; Rise       ; clk             ;
; S0[*]     ; clk        ; 1.616 ; 2.249 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 1.616 ; 2.249 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 0.907 ; 1.507 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 1.108 ; 1.709 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 1.330 ; 1.980 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 1.368 ; 2.040 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 1.051 ; 1.631 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 1.290 ; 1.898 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 0.806 ; 1.401 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 1.383 ; 1.998 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 1.383 ; 1.998 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 0.814 ; 1.406 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 1.034 ; 1.622 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 1.145 ; 1.753 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 1.177 ; 1.786 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 0.972 ; 1.543 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 1.256 ; 1.867 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 0.813 ; 1.409 ; Rise       ; clk             ;
; V[*]      ; clk        ; 2.212 ; 2.702 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 2.212 ; 2.702 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 2.029 ; 2.649 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 1.973 ; 2.443 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 1.885 ; 2.434 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 1.638 ; 2.118 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 1.639 ; 2.269 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 0.789 ; 0.999 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 0.547 ; 0.860 ; Rise       ; clk             ;
; choice    ; clk        ; 1.545 ; 2.134 ; Rise       ; clk             ;
; reset     ; clk        ; 1.858 ; 2.449 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; -0.723 ; -1.271 ; Rise       ; clk             ;
; S0[*]     ; clk        ; -0.560 ; -1.130 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; -1.390 ; -2.014 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; -0.691 ; -1.275 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; -0.884 ; -1.455 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; -1.079 ; -1.698 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; -1.114 ; -1.759 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; -0.816 ; -1.375 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; -1.066 ; -1.655 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; -0.560 ; -1.130 ; Rise       ; clk             ;
; S1[*]     ; clk        ; -0.576 ; -1.143 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; -1.162 ; -1.759 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; -0.577 ; -1.143 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; -0.819 ; -1.385 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; -0.935 ; -1.527 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; -0.967 ; -1.560 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; -0.766 ; -1.325 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; -1.040 ; -1.629 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; -0.576 ; -1.146 ; Rise       ; clk             ;
; V[*]      ; clk        ; -0.107 ; -0.409 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.028 ; -1.602 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -0.931 ; -1.509 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -0.912 ; -1.473 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.015 ; -1.604 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -0.909 ; -1.463 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -0.936 ; -1.514 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -0.107 ; -0.409 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.181 ; -0.506 ; Rise       ; clk             ;
; choice    ; clk        ; -0.623 ; -1.188 ; Rise       ; clk             ;
; reset     ; clk        ; -0.723 ; -1.320 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 5.459 ; 5.587 ; Rise       ; clk             ;
; D[*]      ; clk        ; 3.179 ; 3.243 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 3.179 ; 3.243 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 3.165 ; 3.219 ; Rise       ; clk             ;
; E[*]      ; clk        ; 3.976 ; 4.109 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 3.976 ; 4.109 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 3.266 ; 3.382 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 2.876 ; 2.928 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 2.967 ; 3.025 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 2.871 ; 2.922 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 2.957 ; 3.012 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 3.880 ; 3.994 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 2.868 ; 2.919 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 4.981 ; 4.942 ; Rise       ; clk             ;
; P[*]      ; clk        ; 3.428 ; 3.526 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 2.987 ; 3.048 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 3.428 ; 3.526 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 3.171 ; 3.236 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 2.897 ; 2.949 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 3.266 ; 3.356 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 3.002 ; 3.067 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 2.995 ; 3.055 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 2.980 ; 3.045 ; Rise       ; clk             ;
; o[*]      ; clk        ; 3.319 ; 3.387 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 3.314 ; 3.379 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 3.319 ; 3.387 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 3.709 ; 3.787 ; Rise       ; clk             ;
; D[*]      ; clk        ; 3.098 ; 3.150 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 3.111 ; 3.174 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 3.098 ; 3.150 ; Rise       ; clk             ;
; E[*]      ; clk        ; 2.813 ; 2.862 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 3.912 ; 4.043 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 3.196 ; 3.308 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 2.821 ; 2.871 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 2.907 ; 2.963 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 2.816 ; 2.865 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 2.898 ; 2.951 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 3.821 ; 3.933 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 2.813 ; 2.862 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 3.206 ; 3.164 ; Rise       ; clk             ;
; P[*]      ; clk        ; 2.840 ; 2.891 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 2.926 ; 2.986 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 3.349 ; 3.444 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 3.103 ; 3.166 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 2.840 ; 2.891 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 3.195 ; 3.281 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 2.940 ; 3.003 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 2.934 ; 2.993 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 2.920 ; 2.982 ; Rise       ; clk             ;
; o[*]      ; clk        ; 3.240 ; 3.303 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 3.240 ; 3.303 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 3.245 ; 3.311 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.732  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.732  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -71.87  ; 0.0   ; 0.0      ; 0.0     ; -58.441             ;
;  clk             ; -71.870 ; 0.000 ; N/A      ; N/A     ; -58.441             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 2.634 ; 3.045 ; Rise       ; clk             ;
; S0[*]     ; clk        ; 2.969 ; 3.387 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; 2.969 ; 3.387 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; 1.598 ; 2.014 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; 1.982 ; 2.434 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; 2.373 ; 2.819 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; 2.363 ; 2.868 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; 1.885 ; 2.305 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; 2.342 ; 2.804 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; 1.432 ; 1.885 ; Rise       ; clk             ;
; S1[*]     ; clk        ; 2.529 ; 2.962 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; 2.529 ; 2.962 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; 1.435 ; 1.876 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; 1.880 ; 2.294 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; 2.030 ; 2.447 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; 2.048 ; 2.462 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; 1.721 ; 2.144 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; 2.295 ; 2.748 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; 1.454 ; 1.892 ; Rise       ; clk             ;
; V[*]      ; clk        ; 3.974 ; 4.208 ; Rise       ; clk             ;
;  V[0]     ; clk        ; 3.974 ; 4.208 ; Rise       ; clk             ;
;  V[1]     ; clk        ; 3.641 ; 4.121 ; Rise       ; clk             ;
;  V[2]     ; clk        ; 3.574 ; 3.811 ; Rise       ; clk             ;
;  V[3]     ; clk        ; 3.390 ; 3.760 ; Rise       ; clk             ;
;  V[4]     ; clk        ; 2.961 ; 3.223 ; Rise       ; clk             ;
;  V[5]     ; clk        ; 2.925 ; 3.439 ; Rise       ; clk             ;
;  V[6]     ; clk        ; 1.399 ; 1.396 ; Rise       ; clk             ;
;  V[7]     ; clk        ; 0.920 ; 1.078 ; Rise       ; clk             ;
; choice    ; clk        ; 2.768 ; 3.190 ; Rise       ; clk             ;
; reset     ; clk        ; 3.304 ; 3.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; -0.723 ; -1.271 ; Rise       ; clk             ;
; S0[*]     ; clk        ; -0.560 ; -1.130 ; Rise       ; clk             ;
;  S0[0]    ; clk        ; -1.390 ; -2.014 ; Rise       ; clk             ;
;  S0[1]    ; clk        ; -0.691 ; -1.275 ; Rise       ; clk             ;
;  S0[2]    ; clk        ; -0.884 ; -1.455 ; Rise       ; clk             ;
;  S0[3]    ; clk        ; -1.079 ; -1.698 ; Rise       ; clk             ;
;  S0[4]    ; clk        ; -1.114 ; -1.759 ; Rise       ; clk             ;
;  S0[5]    ; clk        ; -0.816 ; -1.375 ; Rise       ; clk             ;
;  S0[6]    ; clk        ; -1.066 ; -1.655 ; Rise       ; clk             ;
;  S0[7]    ; clk        ; -0.560 ; -1.130 ; Rise       ; clk             ;
; S1[*]     ; clk        ; -0.576 ; -1.143 ; Rise       ; clk             ;
;  S1[0]    ; clk        ; -1.162 ; -1.759 ; Rise       ; clk             ;
;  S1[1]    ; clk        ; -0.577 ; -1.143 ; Rise       ; clk             ;
;  S1[2]    ; clk        ; -0.819 ; -1.385 ; Rise       ; clk             ;
;  S1[3]    ; clk        ; -0.935 ; -1.527 ; Rise       ; clk             ;
;  S1[4]    ; clk        ; -0.967 ; -1.560 ; Rise       ; clk             ;
;  S1[5]    ; clk        ; -0.766 ; -1.325 ; Rise       ; clk             ;
;  S1[6]    ; clk        ; -1.040 ; -1.629 ; Rise       ; clk             ;
;  S1[7]    ; clk        ; -0.576 ; -1.146 ; Rise       ; clk             ;
; V[*]      ; clk        ; -0.107 ; -0.369 ; Rise       ; clk             ;
;  V[0]     ; clk        ; -1.028 ; -1.602 ; Rise       ; clk             ;
;  V[1]     ; clk        ; -0.931 ; -1.509 ; Rise       ; clk             ;
;  V[2]     ; clk        ; -0.912 ; -1.473 ; Rise       ; clk             ;
;  V[3]     ; clk        ; -1.015 ; -1.604 ; Rise       ; clk             ;
;  V[4]     ; clk        ; -0.909 ; -1.463 ; Rise       ; clk             ;
;  V[5]     ; clk        ; -0.936 ; -1.514 ; Rise       ; clk             ;
;  V[6]     ; clk        ; -0.107 ; -0.369 ; Rise       ; clk             ;
;  V[7]     ; clk        ; -0.181 ; -0.478 ; Rise       ; clk             ;
; choice    ; clk        ; -0.623 ; -1.188 ; Rise       ; clk             ;
; reset     ; clk        ; -0.723 ; -1.320 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 9.442 ; 9.538 ; Rise       ; clk             ;
; D[*]      ; clk        ; 5.433 ; 5.432 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 5.433 ; 5.432 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 5.400 ; 5.396 ; Rise       ; clk             ;
; E[*]      ; clk        ; 6.433 ; 6.552 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 6.433 ; 6.552 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 5.542 ; 5.576 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 4.862 ; 4.873 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 5.045 ; 5.041 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 4.853 ; 4.861 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 5.038 ; 5.030 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 6.318 ; 6.392 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 4.860 ; 4.866 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 8.605 ; 8.633 ; Rise       ; clk             ;
; P[*]      ; clk        ; 5.890 ; 5.871 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 5.084 ; 5.086 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 5.890 ; 5.871 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 5.416 ; 5.418 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 4.903 ; 4.916 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 5.573 ; 5.586 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 5.098 ; 5.133 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 5.089 ; 5.086 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 5.073 ; 5.071 ; Rise       ; clk             ;
; o[*]      ; clk        ; 5.683 ; 5.673 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 5.675 ; 5.673 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 5.683 ; 5.671 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; COOOO     ; clk        ; 3.709 ; 3.787 ; Rise       ; clk             ;
; D[*]      ; clk        ; 3.098 ; 3.150 ; Rise       ; clk             ;
;  D[0]     ; clk        ; 3.111 ; 3.174 ; Rise       ; clk             ;
;  D[1]     ; clk        ; 3.098 ; 3.150 ; Rise       ; clk             ;
; E[*]      ; clk        ; 2.813 ; 2.862 ; Rise       ; clk             ;
;  E[0]     ; clk        ; 3.912 ; 4.043 ; Rise       ; clk             ;
;  E[1]     ; clk        ; 3.196 ; 3.308 ; Rise       ; clk             ;
;  E[2]     ; clk        ; 2.821 ; 2.871 ; Rise       ; clk             ;
;  E[3]     ; clk        ; 2.907 ; 2.963 ; Rise       ; clk             ;
;  E[4]     ; clk        ; 2.816 ; 2.865 ; Rise       ; clk             ;
;  E[5]     ; clk        ; 2.898 ; 2.951 ; Rise       ; clk             ;
;  E[6]     ; clk        ; 3.821 ; 3.933 ; Rise       ; clk             ;
;  E[7]     ; clk        ; 2.813 ; 2.862 ; Rise       ; clk             ;
; EQQQQ     ; clk        ; 3.206 ; 3.164 ; Rise       ; clk             ;
; P[*]      ; clk        ; 2.840 ; 2.891 ; Rise       ; clk             ;
;  P[0]     ; clk        ; 2.926 ; 2.986 ; Rise       ; clk             ;
;  P[1]     ; clk        ; 3.349 ; 3.444 ; Rise       ; clk             ;
;  P[2]     ; clk        ; 3.103 ; 3.166 ; Rise       ; clk             ;
;  P[3]     ; clk        ; 2.840 ; 2.891 ; Rise       ; clk             ;
;  P[4]     ; clk        ; 3.195 ; 3.281 ; Rise       ; clk             ;
;  P[5]     ; clk        ; 2.940 ; 3.003 ; Rise       ; clk             ;
;  P[6]     ; clk        ; 2.934 ; 2.993 ; Rise       ; clk             ;
;  P[7]     ; clk        ; 2.920 ; 2.982 ; Rise       ; clk             ;
; o[*]      ; clk        ; 3.240 ; 3.303 ; Rise       ; clk             ;
;  o[0]     ; clk        ; 3.240 ; 3.303 ; Rise       ; clk             ;
;  o[1]     ; clk        ; 3.245 ; 3.311 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; COOOO         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; EQQQQ         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; P[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; E[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; V[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; V[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; C                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; choice                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; COOOO         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; EQQQQ         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; o[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; o[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; o[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; P[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; P[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; P[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; E[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; E[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; E[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; E[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; COOOO         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; EQQQQ         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; P[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; P[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; P[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; E[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; E[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; E[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; E[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2743     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2743     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 115   ; 115  ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 52    ; 52   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 06 18:45:16 2016
Info: Command: quartus_sta VendingMachine -c VendingMachine
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VendingMachine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.732       -71.870 clk 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.341         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -55.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.261
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.261       -59.993 clk 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -55.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.604
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.604       -22.345 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -58.441 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Wed Apr 06 18:45:21 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


