Fitter report for FMETER
Thu Mar 16 13:58:59 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |FMETER|ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ALTSYNCRAM
 26. |FMETER|rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ALTSYNCRAM
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 16 13:58:59 2023       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; FMETER                                      ;
; Top-level Entity Name              ; FMETER                                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 195 / 6,272 ( 3 % )                         ;
;     Total combinational functions  ; 190 / 6,272 ( 3 % )                         ;
;     Dedicated logic registers      ; 76 / 6,272 ( 1 % )                          ;
; Total registers                    ; 76                                          ;
; Total pins                         ; 47 / 92 ( 51 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,096 / 276,480 ( 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  33.3%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; P        ; Missing drive strength and slew rate ;
; rx       ; Missing drive strength and slew rate ;
; cx       ; Missing drive strength and slew rate ;
; A[6]     ; Missing drive strength and slew rate ;
; A[5]     ; Missing drive strength and slew rate ;
; A[4]     ; Missing drive strength and slew rate ;
; A[3]     ; Missing drive strength and slew rate ;
; A[2]     ; Missing drive strength and slew rate ;
; A[1]     ; Missing drive strength and slew rate ;
; A[0]     ; Missing drive strength and slew rate ;
; B[6]     ; Missing drive strength and slew rate ;
; B[5]     ; Missing drive strength and slew rate ;
; B[4]     ; Missing drive strength and slew rate ;
; B[3]     ; Missing drive strength and slew rate ;
; B[2]     ; Missing drive strength and slew rate ;
; B[1]     ; Missing drive strength and slew rate ;
; B[0]     ; Missing drive strength and slew rate ;
; C[6]     ; Missing drive strength and slew rate ;
; C[5]     ; Missing drive strength and slew rate ;
; C[4]     ; Missing drive strength and slew rate ;
; C[3]     ; Missing drive strength and slew rate ;
; C[2]     ; Missing drive strength and slew rate ;
; C[1]     ; Missing drive strength and slew rate ;
; C[0]     ; Missing drive strength and slew rate ;
; D[6]     ; Missing drive strength and slew rate ;
; D[5]     ; Missing drive strength and slew rate ;
; D[4]     ; Missing drive strength and slew rate ;
; D[3]     ; Missing drive strength and slew rate ;
; D[2]     ; Missing drive strength and slew rate ;
; D[1]     ; Missing drive strength and slew rate ;
; D[0]     ; Missing drive strength and slew rate ;
; Q[7]     ; Missing drive strength and slew rate ;
; Q[6]     ; Missing drive strength and slew rate ;
; Q[5]     ; Missing drive strength and slew rate ;
; Q[4]     ; Missing drive strength and slew rate ;
; Q[3]     ; Missing drive strength and slew rate ;
; Q[2]     ; Missing drive strength and slew rate ;
; Q[1]     ; Missing drive strength and slew rate ;
; Q[0]     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; CLKIN      ; PIN_88        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 391 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 391 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 381     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Administrator/Desktop/FMETER/output_files/FMETER.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 195 / 6,272 ( 3 % )      ;
;     -- Combinational with no register       ; 119                      ;
;     -- Register only                        ; 5                        ;
;     -- Combinational with a register        ; 71                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 105                      ;
;     -- 3 input functions                    ; 33                       ;
;     -- <=2 input functions                  ; 52                       ;
;     -- Register only                        ; 5                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 152                      ;
;     -- arithmetic mode                      ; 38                       ;
;                                             ;                          ;
; Total registers*                            ; 76 / 6,684 ( 1 % )       ;
;     -- Dedicated logic registers            ; 76 / 6,272 ( 1 % )       ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 17 / 392 ( 4 % )         ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 47 / 92 ( 51 % )         ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 5                        ;
; M9Ks                                        ; 2 / 30 ( 7 % )           ;
; Total block memory bits                     ; 4,096 / 276,480 ( 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 276,480 ( 7 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )            ;
; Global clocks                               ; 5 / 10 ( 50 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%             ;
; Maximum fan-out                             ; 34                       ;
; Highest non-global fan-out                  ; 34                       ;
; Total fan-out                               ; 937                      ;
; Average fan-out                             ; 2.47                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 195 / 6272 ( 3 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 119                ; 0                              ;
;     -- Register only                        ; 5                  ; 0                              ;
;     -- Combinational with a register        ; 71                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 105                ; 0                              ;
;     -- 3 input functions                    ; 33                 ; 0                              ;
;     -- <=2 input functions                  ; 52                 ; 0                              ;
;     -- Register only                        ; 5                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 152                ; 0                              ;
;     -- arithmetic mode                      ; 38                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 76                 ; 0                              ;
;     -- Dedicated logic registers            ; 76 / 6272 ( 1 % )  ; 0 / 6272 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 17 / 392 ( 4 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 47                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )     ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 4096               ; 0                              ;
; Total RAM block bits                        ; 18432              ; 0                              ;
; M9K                                         ; 2 / 30 ( 6 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 5 / 12 ( 41 % )    ; 0 / 12 ( 0 % )                 ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 0                  ; 0                              ;
;     -- Registered Input Connections         ; 0                  ; 0                              ;
;     -- Output Connections                   ; 0                  ; 0                              ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 939                ; 5                              ;
;     -- Registered Connections               ; 274                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 8                  ; 0                              ;
;     -- Output Ports                         ; 39                 ; 0                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK1  ; 89    ; 5        ; 34           ; 12           ; 14           ; 9                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key   ; 90    ; 6        ; 34           ; 12           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; qq[0] ; 73    ; 5        ; 34           ; 2            ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; qq[1] ; 71    ; 4        ; 32           ; 0            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; ry    ; 65    ; 4        ; 28           ; 0            ; 21           ; 34                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel20 ; 66    ; 4        ; 28           ; 0            ; 0            ; 13                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel21 ; 67    ; 4        ; 30           ; 0            ; 21           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sel22 ; 68    ; 4        ; 30           ; 0            ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; A[0] ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[1] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[2] ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[3] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[4] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[5] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; A[6] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[0] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[1] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[2] ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[3] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[4] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[5] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; B[6] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[0] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[1] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[2] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[3] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[4] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[5] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C[6] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[0] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[1] ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[2] ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[3] ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[4] ; 7     ; 1        ; 0            ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[5] ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D[6] ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; P    ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[0] ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[1] ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[2] ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[3] ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[4] ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[5] ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[6] ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q[7] ; 85    ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cx   ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rx   ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; P                       ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; B[5]                    ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; B[6]                    ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; C[2]                    ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; C[3]                    ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 10 / 11 ( 91 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 7 / 14 ( 50 % )   ; 2.5V          ; --           ;
; 5        ; 11 / 13 ( 85 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % )   ; 2.5V          ; --           ;
; 7        ; 10 / 13 ( 77 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; D[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; D[2]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; D[3]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; D[4]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; D[5]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; D[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; rx                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; cx                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; ry                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; sel20                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; sel21                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; sel22                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; qq[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; qq[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; Q[0]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; Q[1]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; Q[2]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; Q[3]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; Q[4]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; Q[5]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; Q[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; Q[7]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; P                                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; CLK1                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; key                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; A[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; A[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; A[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; A[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; A[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; A[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; A[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; B[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; B[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; B[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; B[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; B[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; B[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; B[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; C[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; C[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; C[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; C[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; C[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; C[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; C[6]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; D[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
; |FMETER                                   ; 195 (4)     ; 76 (0)                    ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 47   ; 0            ; 119 (4)      ; 5 (0)             ; 71 (0)           ; |FMETER                                                                            ;              ;
;    |CNT10:inst2|                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |FMETER|CNT10:inst2                                                                ;              ;
;    |CNT10:inst3|                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |FMETER|CNT10:inst3                                                                ;              ;
;    |CNT10:inst4|                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |FMETER|CNT10:inst4                                                                ;              ;
;    |CNT10:inst5|                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FMETER|CNT10:inst5                                                                ;              ;
;    |CNT8:inst18|                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |FMETER|CNT8:inst18                                                                ;              ;
;    |Divider:inst24|                       ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 6 (6)            ; |FMETER|Divider:inst24                                                             ;              ;
;    |LATCH4:inst6|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FMETER|LATCH4:inst6                                                               ;              ;
;    |LATCH4:inst7|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FMETER|LATCH4:inst7                                                               ;              ;
;    |LATCH4:inst8|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FMETER|LATCH4:inst8                                                               ;              ;
;    |LATCH4:inst9|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |FMETER|LATCH4:inst9                                                               ;              ;
;    |LED7S:inst10|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FMETER|LED7S:inst10                                                               ;              ;
;    |LED7S:inst11|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FMETER|LED7S:inst11                                                               ;              ;
;    |LED7S:inst12|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FMETER|LED7S:inst12                                                               ;              ;
;    |LED7S:inst13|                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FMETER|LED7S:inst13                                                               ;              ;
;    |ROM:inst23|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FMETER|ROM:inst23                                                                 ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FMETER|ROM:inst23|altsyncram:altsyncram_component                                 ;              ;
;          |altsyncram_nc91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FMETER|ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated  ;              ;
;    |control:inst|                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 2 (2)            ; |FMETER|control:inst                                                               ;              ;
;    |debounce:inst1|                       ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 4 (4)            ; |FMETER|debounce:inst1                                                             ;              ;
;    |eight_level_converter:inst31|         ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |FMETER|eight_level_converter:inst31                                               ;              ;
;    |four_bit_counter:inst26|              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |FMETER|four_bit_counter:inst26                                                    ;              ;
;    |four_to_one_muxz:inst28|              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |FMETER|four_to_one_muxz:inst28                                                    ;              ;
;    |freq_divider:inst17|                  ; 46 (46)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 31 (31)          ; |FMETER|freq_divider:inst17                                                        ;              ;
;    |rom2:inst25|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FMETER|rom2:inst25                                                                ;              ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FMETER|rom2:inst25|altsyncram:altsyncram_component                                ;              ;
;          |altsyncram_2ih1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FMETER|rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; P     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cx    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; B[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ry    ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --  ; --   ;
; sel22 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sel20 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; qq[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; qq[0] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sel21 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK1  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; ry                                         ;                   ;         ;
;      - freq_divider:inst17|clk_out         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[0]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[1]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[2]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[3]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[4]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[5]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[6]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[7]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[8]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[9]          ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[10]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[11]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[12]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[13]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[14]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[15]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[16]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[17]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[18]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[19]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[20]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[21]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[22]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[23]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[24]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[25]         ; 1                 ; 0       ;
;      - freq_divider:inst17|cnt[26]         ; 1                 ; 0       ;
;      - freq_divider:inst17|divider[2]      ; 1                 ; 0       ;
;      - freq_divider:inst17|divider[1]      ; 1                 ; 0       ;
;      - freq_divider:inst17|divider[0]      ; 1                 ; 0       ;
;      - freq_divider:inst17|divider[3]      ; 1                 ; 0       ;
;      - cx~output                           ; 0                 ; 6       ;
;      - rx~output                           ; 0                 ; 6       ;
; sel22                                      ;                   ;         ;
;      - eight_level_converter:inst31|Mux0~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux1~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux2~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux4~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux4~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux6~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux5~2 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux6~3 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~6 ; 0                 ; 6       ;
; sel20                                      ;                   ;         ;
;      - eight_level_converter:inst31|Mux0~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux1~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux1~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux2~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux0~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux1~2 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux4~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux1~3 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux1~4 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux6~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~4 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~5 ; 0                 ; 6       ;
; qq[1]                                      ;                   ;         ;
;      - four_to_one_muxz:inst28|Mux0~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux0~1      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux1~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux1~1      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux2~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux2~1      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux3~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux3~1      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux4~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux4~1      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux5~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux5~1      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux6~0      ; 0                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux6~1      ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~2 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~3 ; 0                 ; 6       ;
; qq[0]                                      ;                   ;         ;
;      - four_to_one_muxz:inst28|Mux0~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux0~1      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux1~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux1~1      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux2~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux2~1      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux3~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux3~1      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux4~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux4~1      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux5~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux5~1      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux6~0      ; 1                 ; 6       ;
;      - four_to_one_muxz:inst28|Mux6~1      ; 1                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~2 ; 1                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~3 ; 1                 ; 6       ;
; sel21                                      ;                   ;         ;
;      - eight_level_converter:inst31|Mux1~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux2~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux4~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux4~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux3~0 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux4~2 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux5~2 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux6~3 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~1 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~4 ; 0                 ; 6       ;
;      - eight_level_converter:inst31|Mux7~5 ; 0                 ; 6       ;
; CLK1                                       ;                   ;         ;
; key                                        ;                   ;         ;
+--------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLK1                          ; PIN_89             ; 4       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLK1                          ; PIN_89             ; 6       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Divider:inst24|divided_clk    ; FF_X29_Y4_N11      ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; control:inst|Mux4~0           ; LCCOMB_X13_Y23_N6  ; 16      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst|Mux5~0           ; LCCOMB_X13_Y23_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:inst|Mux6~0           ; LCCOMB_X13_Y23_N22 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; debounce:inst1|debounced      ; FF_X3_Y11_N19      ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; freq_divider:inst17|Equal0~11 ; LCCOMB_X23_Y3_N0   ; 27      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; freq_divider:inst17|clk_out   ; FF_X24_Y3_N21      ; 17      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; inst14                        ; LCCOMB_X14_Y23_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; inst15                        ; LCCOMB_X11_Y23_N8  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; inst16                        ; LCCOMB_X12_Y23_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ry                            ; PIN_65             ; 34      ; Clock        ; no     ; --                   ; --               ; --                        ;
+-------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+-----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK1                        ; PIN_89             ; 6       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Divider:inst24|divided_clk  ; FF_X29_Y4_N11      ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; control:inst|Mux6~0         ; LCCOMB_X13_Y23_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; debounce:inst1|debounced    ; FF_X3_Y11_N19      ; 4       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; freq_divider:inst17|clk_out ; FF_X24_Y3_N21      ; 17      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                             ;
+-----------------------------------------------------------------------------------+---------+
; Name                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------+---------+
; ry~input                                                                          ; 34      ;
; freq_divider:inst17|Equal0~11                                                     ; 27      ;
; qq[0]~input                                                                       ; 16      ;
; qq[1]~input                                                                       ; 16      ;
; control:inst|Mux4~0                                                               ; 16      ;
; sel20~input                                                                       ; 13      ;
; sel21~input                                                                       ; 11      ;
; sel22~input                                                                       ; 10      ;
; ~GND                                                                              ; 8       ;
; LATCH4:inst9|q[3]                                                                 ; 8       ;
; LATCH4:inst9|q[2]                                                                 ; 8       ;
; LATCH4:inst9|q[1]                                                                 ; 8       ;
; LATCH4:inst9|q[0]                                                                 ; 8       ;
; LATCH4:inst8|q[3]                                                                 ; 8       ;
; LATCH4:inst8|q[2]                                                                 ; 8       ;
; LATCH4:inst8|q[1]                                                                 ; 8       ;
; LATCH4:inst8|q[0]                                                                 ; 8       ;
; LATCH4:inst7|q[3]                                                                 ; 8       ;
; LATCH4:inst7|q[2]                                                                 ; 8       ;
; LATCH4:inst7|q[1]                                                                 ; 8       ;
; LATCH4:inst7|q[0]                                                                 ; 8       ;
; LATCH4:inst6|q[3]                                                                 ; 8       ;
; LATCH4:inst6|q[2]                                                                 ; 8       ;
; LATCH4:inst6|q[1]                                                                 ; 8       ;
; LATCH4:inst6|q[0]                                                                 ; 8       ;
; control:inst|Mux5~0                                                               ; 8       ;
; four_bit_counter:inst26|cnt[0]                                                    ; 8       ;
; four_bit_counter:inst26|cnt[1]                                                    ; 7       ;
; CNT8:inst18|Q[0]                                                                  ; 7       ;
; four_bit_counter:inst26|cnt[2]                                                    ; 6       ;
; CNT10:inst4|Q[0]                                                                  ; 6       ;
; CNT10:inst3|Q[0]                                                                  ; 6       ;
; control:inst|current_state[2]                                                     ; 6       ;
; control:inst|current_state[3]                                                     ; 6       ;
; control:inst|current_state[1]                                                     ; 6       ;
; CNT10:inst2|Q[0]                                                                  ; 6       ;
; CNT8:inst18|Q[1]                                                                  ; 6       ;
; four_bit_counter:inst26|cnt[3]                                                    ; 5       ;
; CNT10:inst5|Q[0]                                                                  ; 5       ;
; CNT10:inst4|Q[2]                                                                  ; 5       ;
; CNT10:inst4|Q[1]                                                                  ; 5       ;
; CNT10:inst3|Q[2]                                                                  ; 5       ;
; CNT10:inst3|Q[1]                                                                  ; 5       ;
; CNT10:inst2|Q[2]                                                                  ; 5       ;
; CNT10:inst2|Q[1]                                                                  ; 5       ;
; control:inst|current_state[0]                                                     ; 5       ;
; eight_level_converter:inst31|Mux4~1                                               ; 5       ;
; four_to_one_muxz:inst28|Mux1~1                                                    ; 5       ;
; four_to_one_muxz:inst28|Mux0~1                                                    ; 5       ;
; four_to_one_muxz:inst28|Mux0~0                                                    ; 5       ;
; key~input                                                                         ; 4       ;
; debounce:inst1|counter[1]                                                         ; 4       ;
; debounce:inst1|counter[0]                                                         ; 4       ;
; inst16                                                                            ; 4       ;
; inst15                                                                            ; 4       ;
; inst14                                                                            ; 4       ;
; CNT10:inst5|Q[2]                                                                  ; 4       ;
; CNT10:inst5|Q[1]                                                                  ; 4       ;
; CNT10:inst4|Q[3]                                                                  ; 4       ;
; CNT10:inst3|Q[3]                                                                  ; 4       ;
; CNT10:inst2|Q[3]                                                                  ; 4       ;
; freq_divider:inst17|divider[0]                                                    ; 4       ;
; four_to_one_muxz:inst28|Mux4~1                                                    ; 4       ;
; four_to_one_muxz:inst28|Mux3~1                                                    ; 4       ;
; four_to_one_muxz:inst28|Mux2~1                                                    ; 4       ;
; CNT8:inst18|Q[2]                                                                  ; 4       ;
; CNT8:inst18|Q[3]                                                                  ; 4       ;
; CNT8:inst18|Q[4]                                                                  ; 4       ;
; CNT8:inst18|Q[5]                                                                  ; 4       ;
; CNT8:inst18|Q[6]                                                                  ; 4       ;
; CNT8:inst18|Q[7]                                                                  ; 4       ;
; CLK1~input                                                                        ; 3       ;
; debounce:inst1|counter[2]                                                         ; 3       ;
; debounce:inst1|last_val                                                           ; 3       ;
; CNT10:inst2|Equal0~0                                                              ; 3       ;
; CNT10:inst5|Q[3]                                                                  ; 3       ;
; freq_divider:inst17|divider[1]                                                    ; 3       ;
; four_to_one_muxz:inst28|Mux5~1                                                    ; 3       ;
; eight_level_converter:inst31|Mux6~0                                               ; 3       ;
; debounce:inst1|process_0~0                                                        ; 2       ;
; Divider:inst24|Equal0~1                                                           ; 2       ;
; Divider:inst24|counter[7]                                                         ; 2       ;
; Divider:inst24|counter[6]                                                         ; 2       ;
; Divider:inst24|Equal0~0                                                           ; 2       ;
; Divider:inst24|counter[5]                                                         ; 2       ;
; Divider:inst24|counter[4]                                                         ; 2       ;
; Divider:inst24|counter[3]                                                         ; 2       ;
; Divider:inst24|counter[2]                                                         ; 2       ;
; CNT10:inst3|Equal0~0                                                              ; 2       ;
; freq_divider:inst17|Equal0~10                                                     ; 2       ;
; freq_divider:inst17|Equal0~6                                                      ; 2       ;
; freq_divider:inst17|Equal0~1                                                      ; 2       ;
; freq_divider:inst17|divider[2]                                                    ; 2       ;
; four_to_one_muxz:inst28|Mux6~1                                                    ; 2       ;
; eight_level_converter:inst31|Mux7~0                                               ; 2       ;
; eight_level_converter:inst31|Mux1~4                                               ; 2       ;
; eight_level_converter:inst31|Mux1~3                                               ; 2       ;
; eight_level_converter:inst31|Mux1~2                                               ; 2       ;
; eight_level_converter:inst31|Mux0~1                                               ; 2       ;
; eight_level_converter:inst31|Mux4~0                                               ; 2       ;
; freq_divider:inst17|clk_out                                                       ; 2       ;
; freq_divider:inst17|cnt[26]                                                       ; 2       ;
; freq_divider:inst17|cnt[25]                                                       ; 2       ;
; freq_divider:inst17|cnt[24]                                                       ; 2       ;
; freq_divider:inst17|cnt[23]                                                       ; 2       ;
; freq_divider:inst17|cnt[22]                                                       ; 2       ;
; freq_divider:inst17|cnt[21]                                                       ; 2       ;
; freq_divider:inst17|cnt[20]                                                       ; 2       ;
; freq_divider:inst17|cnt[19]                                                       ; 2       ;
; freq_divider:inst17|cnt[18]                                                       ; 2       ;
; freq_divider:inst17|cnt[17]                                                       ; 2       ;
; freq_divider:inst17|cnt[16]                                                       ; 2       ;
; freq_divider:inst17|cnt[15]                                                       ; 2       ;
; freq_divider:inst17|cnt[14]                                                       ; 2       ;
; freq_divider:inst17|cnt[13]                                                       ; 2       ;
; freq_divider:inst17|cnt[12]                                                       ; 2       ;
; freq_divider:inst17|cnt[11]                                                       ; 2       ;
; freq_divider:inst17|cnt[10]                                                       ; 2       ;
; freq_divider:inst17|cnt[9]                                                        ; 2       ;
; freq_divider:inst17|cnt[8]                                                        ; 2       ;
; freq_divider:inst17|cnt[7]                                                        ; 2       ;
; freq_divider:inst17|cnt[6]                                                        ; 2       ;
; freq_divider:inst17|cnt[5]                                                        ; 2       ;
; freq_divider:inst17|cnt[0]                                                        ; 2       ;
; freq_divider:inst17|cnt[4]                                                        ; 2       ;
; freq_divider:inst17|cnt[1]                                                        ; 2       ;
; freq_divider:inst17|cnt[3]                                                        ; 2       ;
; freq_divider:inst17|cnt[2]                                                        ; 2       ;
; four_bit_counter:inst26|cnt[0]~3                                                  ; 1       ;
; CNT10:inst5|Q[0]~3                                                                ; 1       ;
; CNT10:inst4|Q[0]~3                                                                ; 1       ;
; CNT10:inst3|Q[0]~3                                                                ; 1       ;
; CNT10:inst2|Q[0]~3                                                                ; 1       ;
; CNT8:inst18|Q[0]~21                                                               ; 1       ;
; debounce:inst1|counter~2                                                          ; 1       ;
; debounce:inst1|counter~1                                                          ; 1       ;
; debounce:inst1|counter~0                                                          ; 1       ;
; Divider:inst24|counter~0                                                          ; 1       ;
; debounce:inst1|debounced~1                                                        ; 1       ;
; debounce:inst1|debounced~0                                                        ; 1       ;
; Divider:inst24|divided_clk~0                                                      ; 1       ;
; four_bit_counter:inst26|cnt[3]~2                                                  ; 1       ;
; four_bit_counter:inst26|cnt[2]~1                                                  ; 1       ;
; four_bit_counter:inst26|cnt[1]~0                                                  ; 1       ;
; CNT10:inst5|Q~2                                                                   ; 1       ;
; CNT10:inst5|Q[2]~1                                                                ; 1       ;
; CNT10:inst5|Q~0                                                                   ; 1       ;
; CNT10:inst4|Equal0~0                                                              ; 1       ;
; CNT10:inst4|Q~2                                                                   ; 1       ;
; CNT10:inst4|Q[2]~1                                                                ; 1       ;
; CNT10:inst4|Q~0                                                                   ; 1       ;
; CNT10:inst3|Q~2                                                                   ; 1       ;
; CNT10:inst3|Q[2]~1                                                                ; 1       ;
; CNT10:inst3|Q~0                                                                   ; 1       ;
; CNT10:inst2|Q~2                                                                   ; 1       ;
; CNT10:inst2|Q[2]~1                                                                ; 1       ;
; CNT10:inst2|Q~0                                                                   ; 1       ;
; control:inst|Mux3~0                                                               ; 1       ;
; control:inst|Mux0~0                                                               ; 1       ;
; control:inst|Mux2~0                                                               ; 1       ;
; Divider:inst24|divided_clk                                                        ; 1       ;
; freq_divider:inst17|Mux0~0                                                        ; 1       ;
; freq_divider:inst17|Mux3~0                                                        ; 1       ;
; freq_divider:inst17|Mux2~0                                                        ; 1       ;
; freq_divider:inst17|Mux1~0                                                        ; 1       ;
; freq_divider:inst17|clk_out~0                                                     ; 1       ;
; freq_divider:inst17|Equal0~9                                                      ; 1       ;
; freq_divider:inst17|Equal0~8                                                      ; 1       ;
; freq_divider:inst17|Equal0~7                                                      ; 1       ;
; freq_divider:inst17|Equal0~5                                                      ; 1       ;
; freq_divider:inst17|Equal0~4                                                      ; 1       ;
; freq_divider:inst17|Equal0~3                                                      ; 1       ;
; freq_divider:inst17|Equal0~2                                                      ; 1       ;
; freq_divider:inst17|Add1~0                                                        ; 1       ;
; freq_divider:inst17|divider[3]                                                    ; 1       ;
; freq_divider:inst17|Equal0~0                                                      ; 1       ;
; eight_level_converter:inst31|Mux7~6                                               ; 1       ;
; eight_level_converter:inst31|Mux7~5                                               ; 1       ;
; eight_level_converter:inst31|Mux7~4                                               ; 1       ;
; eight_level_converter:inst31|Mux7~3                                               ; 1       ;
; eight_level_converter:inst31|Mux7~2                                               ; 1       ;
; eight_level_converter:inst31|Mux7~1                                               ; 1       ;
; eight_level_converter:inst31|Mux6~3                                               ; 1       ;
; eight_level_converter:inst31|Mux6~2                                               ; 1       ;
; four_to_one_muxz:inst28|Mux6~0                                                    ; 1       ;
; eight_level_converter:inst31|Mux6~1                                               ; 1       ;
; eight_level_converter:inst31|Mux5~2                                               ; 1       ;
; eight_level_converter:inst31|Mux5~1                                               ; 1       ;
; four_to_one_muxz:inst28|Mux5~0                                                    ; 1       ;
; eight_level_converter:inst31|Mux5~0                                               ; 1       ;
; eight_level_converter:inst31|Mux4~3                                               ; 1       ;
; eight_level_converter:inst31|Mux4~2                                               ; 1       ;
; four_to_one_muxz:inst28|Mux4~0                                                    ; 1       ;
; eight_level_converter:inst31|Mux3~1                                               ; 1       ;
; eight_level_converter:inst31|Mux3~0                                               ; 1       ;
; four_to_one_muxz:inst28|Mux3~0                                                    ; 1       ;
; eight_level_converter:inst31|Mux2~1                                               ; 1       ;
; eight_level_converter:inst31|Mux2~0                                               ; 1       ;
; four_to_one_muxz:inst28|Mux2~0                                                    ; 1       ;
; eight_level_converter:inst31|Mux1~1                                               ; 1       ;
; four_to_one_muxz:inst28|Mux1~0                                                    ; 1       ;
; eight_level_converter:inst31|Mux1~0                                               ; 1       ;
; eight_level_converter:inst31|Mux0~0                                               ; 1       ;
; LED7S:inst13|Mux6~0                                                               ; 1       ;
; LED7S:inst13|Mux5~0                                                               ; 1       ;
; LED7S:inst13|Mux4~0                                                               ; 1       ;
; LED7S:inst13|Mux3~0                                                               ; 1       ;
; LED7S:inst13|Mux2~0                                                               ; 1       ;
; LED7S:inst13|Mux1~0                                                               ; 1       ;
; LED7S:inst13|Mux0~0                                                               ; 1       ;
; LED7S:inst12|Mux6~0                                                               ; 1       ;
; LED7S:inst12|Mux5~0                                                               ; 1       ;
; LED7S:inst12|Mux4~0                                                               ; 1       ;
; LED7S:inst12|Mux3~0                                                               ; 1       ;
; LED7S:inst12|Mux2~0                                                               ; 1       ;
; LED7S:inst12|Mux1~0                                                               ; 1       ;
; LED7S:inst12|Mux0~0                                                               ; 1       ;
; LED7S:inst11|Mux6~0                                                               ; 1       ;
; LED7S:inst11|Mux5~0                                                               ; 1       ;
; LED7S:inst11|Mux4~0                                                               ; 1       ;
; LED7S:inst11|Mux3~0                                                               ; 1       ;
; LED7S:inst11|Mux2~0                                                               ; 1       ;
; LED7S:inst11|Mux1~0                                                               ; 1       ;
; LED7S:inst11|Mux0~0                                                               ; 1       ;
; LED7S:inst10|Mux6~0                                                               ; 1       ;
; LED7S:inst10|Mux5~0                                                               ; 1       ;
; LED7S:inst10|Mux4~0                                                               ; 1       ;
; LED7S:inst10|Mux3~0                                                               ; 1       ;
; LED7S:inst10|Mux2~0                                                               ; 1       ;
; LED7S:inst10|Mux1~0                                                               ; 1       ;
; LED7S:inst10|Mux0~0                                                               ; 1       ;
; Divider:inst24|Add0~12                                                            ; 1       ;
; Divider:inst24|Add0~11                                                            ; 1       ;
; Divider:inst24|Add0~10                                                            ; 1       ;
; Divider:inst24|Add0~9                                                             ; 1       ;
; Divider:inst24|Add0~8                                                             ; 1       ;
; Divider:inst24|Add0~7                                                             ; 1       ;
; Divider:inst24|Add0~6                                                             ; 1       ;
; Divider:inst24|Add0~5                                                             ; 1       ;
; Divider:inst24|Add0~4                                                             ; 1       ;
; Divider:inst24|Add0~3                                                             ; 1       ;
; Divider:inst24|Add0~2                                                             ; 1       ;
; Divider:inst24|Add0~1                                                             ; 1       ;
; freq_divider:inst17|cnt[26]~79                                                    ; 1       ;
; freq_divider:inst17|cnt[25]~78                                                    ; 1       ;
; freq_divider:inst17|cnt[25]~77                                                    ; 1       ;
; freq_divider:inst17|cnt[24]~76                                                    ; 1       ;
; freq_divider:inst17|cnt[24]~75                                                    ; 1       ;
; freq_divider:inst17|cnt[23]~74                                                    ; 1       ;
; freq_divider:inst17|cnt[23]~73                                                    ; 1       ;
; freq_divider:inst17|cnt[22]~72                                                    ; 1       ;
; freq_divider:inst17|cnt[22]~71                                                    ; 1       ;
; freq_divider:inst17|cnt[21]~70                                                    ; 1       ;
; freq_divider:inst17|cnt[21]~69                                                    ; 1       ;
; freq_divider:inst17|cnt[20]~68                                                    ; 1       ;
; freq_divider:inst17|cnt[20]~67                                                    ; 1       ;
; freq_divider:inst17|cnt[19]~66                                                    ; 1       ;
; freq_divider:inst17|cnt[19]~65                                                    ; 1       ;
; freq_divider:inst17|cnt[18]~64                                                    ; 1       ;
; freq_divider:inst17|cnt[18]~63                                                    ; 1       ;
; freq_divider:inst17|cnt[17]~62                                                    ; 1       ;
; freq_divider:inst17|cnt[17]~61                                                    ; 1       ;
; freq_divider:inst17|cnt[16]~60                                                    ; 1       ;
; freq_divider:inst17|cnt[16]~59                                                    ; 1       ;
; freq_divider:inst17|cnt[15]~58                                                    ; 1       ;
; freq_divider:inst17|cnt[15]~57                                                    ; 1       ;
; freq_divider:inst17|cnt[14]~56                                                    ; 1       ;
; freq_divider:inst17|cnt[14]~55                                                    ; 1       ;
; freq_divider:inst17|cnt[13]~54                                                    ; 1       ;
; freq_divider:inst17|cnt[13]~53                                                    ; 1       ;
; freq_divider:inst17|cnt[12]~52                                                    ; 1       ;
; freq_divider:inst17|cnt[12]~51                                                    ; 1       ;
; freq_divider:inst17|cnt[11]~50                                                    ; 1       ;
; freq_divider:inst17|cnt[11]~49                                                    ; 1       ;
; freq_divider:inst17|cnt[10]~48                                                    ; 1       ;
; freq_divider:inst17|cnt[10]~47                                                    ; 1       ;
; freq_divider:inst17|cnt[9]~46                                                     ; 1       ;
; freq_divider:inst17|cnt[9]~45                                                     ; 1       ;
; freq_divider:inst17|cnt[8]~44                                                     ; 1       ;
; freq_divider:inst17|cnt[8]~43                                                     ; 1       ;
; freq_divider:inst17|cnt[7]~42                                                     ; 1       ;
; freq_divider:inst17|cnt[7]~41                                                     ; 1       ;
; freq_divider:inst17|cnt[6]~40                                                     ; 1       ;
; freq_divider:inst17|cnt[6]~39                                                     ; 1       ;
; freq_divider:inst17|cnt[5]~38                                                     ; 1       ;
; freq_divider:inst17|cnt[5]~37                                                     ; 1       ;
; freq_divider:inst17|cnt[4]~36                                                     ; 1       ;
; freq_divider:inst17|cnt[4]~35                                                     ; 1       ;
; freq_divider:inst17|cnt[3]~34                                                     ; 1       ;
; freq_divider:inst17|cnt[3]~33                                                     ; 1       ;
; freq_divider:inst17|cnt[2]~32                                                     ; 1       ;
; freq_divider:inst17|cnt[2]~31                                                     ; 1       ;
; freq_divider:inst17|cnt[1]~30                                                     ; 1       ;
; freq_divider:inst17|cnt[1]~29                                                     ; 1       ;
; freq_divider:inst17|cnt[0]~28                                                     ; 1       ;
; freq_divider:inst17|cnt[0]~27                                                     ; 1       ;
; CNT8:inst18|Q[7]~19                                                               ; 1       ;
; CNT8:inst18|Q[6]~18                                                               ; 1       ;
; CNT8:inst18|Q[6]~17                                                               ; 1       ;
; CNT8:inst18|Q[5]~16                                                               ; 1       ;
; CNT8:inst18|Q[5]~15                                                               ; 1       ;
; CNT8:inst18|Q[4]~14                                                               ; 1       ;
; CNT8:inst18|Q[4]~13                                                               ; 1       ;
; CNT8:inst18|Q[3]~12                                                               ; 1       ;
; CNT8:inst18|Q[3]~11                                                               ; 1       ;
; CNT8:inst18|Q[2]~10                                                               ; 1       ;
; CNT8:inst18|Q[2]~9                                                                ; 1       ;
; CNT8:inst18|Q[1]~8                                                                ; 1       ;
; CNT8:inst18|Q[1]~7                                                                ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[1] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[2] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[3] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[4] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[5] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[6] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[7] ; 1       ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|q_a[0] ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[1]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[2]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[3]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[4]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[5]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[6]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[7]  ; 1       ;
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|q_a[0]  ; 1       ;
+-----------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+---------------+----------------------+-----------------+-----------------+
; Name                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF           ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+---------------+----------------------+-----------------+-----------------+
; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ALTSYNCRAM  ; AUTO ; ROM         ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; ../sindat.hex ; M9K_X27_Y4_N0 ; Don't care           ; Old data        ; Old data        ;
; rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; ../renyi.mif  ; M9K_X27_Y3_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+---------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |FMETER|ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ALTSYNCRAM                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01111111) (177) (127) (7F)    ;(10000010) (202) (130) (82)   ;(10000101) (205) (133) (85)   ;(10001000) (210) (136) (88)   ;(10001011) (213) (139) (8B)   ;(10001111) (217) (143) (8F)   ;(10010010) (222) (146) (92)   ;(10010101) (225) (149) (95)   ;
;8;(10011000) (230) (152) (98)    ;(10011011) (233) (155) (9B)   ;(10011110) (236) (158) (9E)   ;(10100001) (241) (161) (A1)   ;(10100100) (244) (164) (A4)   ;(10100111) (247) (167) (A7)   ;(10101010) (252) (170) (AA)   ;(10101101) (255) (173) (AD)   ;
;16;(10110000) (260) (176) (B0)    ;(10110011) (263) (179) (B3)   ;(10110110) (266) (182) (B6)   ;(10111000) (270) (184) (B8)   ;(10111011) (273) (187) (BB)   ;(10111110) (276) (190) (BE)   ;(11000001) (301) (193) (C1)   ;(11000011) (303) (195) (C3)   ;
;24;(11000110) (306) (198) (C6)    ;(11001000) (310) (200) (C8)   ;(11001011) (313) (203) (CB)   ;(11001101) (315) (205) (CD)   ;(11010000) (320) (208) (D0)   ;(11010010) (322) (210) (D2)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;
;32;(11011001) (331) (217) (D9)    ;(11011011) (333) (219) (DB)   ;(11011101) (335) (221) (DD)   ;(11100000) (340) (224) (E0)   ;(11100010) (342) (226) (E2)   ;(11100100) (344) (228) (E4)   ;(11100101) (345) (229) (E5)   ;(11100111) (347) (231) (E7)   ;
;40;(11101001) (351) (233) (E9)    ;(11101011) (353) (235) (EB)   ;(11101100) (354) (236) (EC)   ;(11101110) (356) (238) (EE)   ;(11101111) (357) (239) (EF)   ;(11110001) (361) (241) (F1)   ;(11110010) (362) (242) (F2)   ;(11110100) (364) (244) (F4)   ;
;48;(11110101) (365) (245) (F5)    ;(11110110) (366) (246) (F6)   ;(11110111) (367) (247) (F7)   ;(11111000) (370) (248) (F8)   ;(11111001) (371) (249) (F9)   ;(11111010) (372) (250) (FA)   ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;
;56;(11111100) (374) (252) (FC)    ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;
;64;(11111111) (377) (255) (FF)    ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111110) (376) (254) (FE)   ;(11111101) (375) (253) (FD)   ;(11111101) (375) (253) (FD)   ;
;72;(11111100) (374) (252) (FC)    ;(11111011) (373) (251) (FB)   ;(11111011) (373) (251) (FB)   ;(11111010) (372) (250) (FA)   ;(11111001) (371) (249) (F9)   ;(11111000) (370) (248) (F8)   ;(11110111) (367) (247) (F7)   ;(11110110) (366) (246) (F6)   ;
;80;(11110101) (365) (245) (F5)    ;(11110100) (364) (244) (F4)   ;(11110010) (362) (242) (F2)   ;(11110001) (361) (241) (F1)   ;(11101111) (357) (239) (EF)   ;(11101110) (356) (238) (EE)   ;(11101100) (354) (236) (EC)   ;(11101011) (353) (235) (EB)   ;
;88;(11101001) (351) (233) (E9)    ;(11100111) (347) (231) (E7)   ;(11100101) (345) (229) (E5)   ;(11100100) (344) (228) (E4)   ;(11100010) (342) (226) (E2)   ;(11100000) (340) (224) (E0)   ;(11011101) (335) (221) (DD)   ;(11011011) (333) (219) (DB)   ;
;96;(11011001) (331) (217) (D9)    ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010010) (322) (210) (D2)   ;(11010000) (320) (208) (D0)   ;(11001101) (315) (205) (CD)   ;(11001011) (313) (203) (CB)   ;(11001000) (310) (200) (C8)   ;
;104;(11000110) (306) (198) (C6)    ;(11000011) (303) (195) (C3)   ;(11000001) (301) (193) (C1)   ;(10111110) (276) (190) (BE)   ;(10111011) (273) (187) (BB)   ;(10111000) (270) (184) (B8)   ;(10110110) (266) (182) (B6)   ;(10110011) (263) (179) (B3)   ;
;112;(10110000) (260) (176) (B0)    ;(10101101) (255) (173) (AD)   ;(10101010) (252) (170) (AA)   ;(10100111) (247) (167) (A7)   ;(10100100) (244) (164) (A4)   ;(10100001) (241) (161) (A1)   ;(10011110) (236) (158) (9E)   ;(10011011) (233) (155) (9B)   ;
;120;(10011000) (230) (152) (98)    ;(10010101) (225) (149) (95)   ;(10010010) (222) (146) (92)   ;(10001111) (217) (143) (8F)   ;(10001011) (213) (139) (8B)   ;(10001000) (210) (136) (88)   ;(10000101) (205) (133) (85)   ;(10000010) (202) (130) (82)   ;
;128;(01111111) (177) (127) (7F)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01101111) (157) (111) (6F)   ;(01101100) (154) (108) (6C)   ;(01101001) (151) (105) (69)   ;
;136;(01100110) (146) (102) (66)    ;(01100011) (143) (99) (63)   ;(01100000) (140) (96) (60)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01010111) (127) (87) (57)   ;(01010100) (124) (84) (54)   ;(01010001) (121) (81) (51)   ;
;144;(01001110) (116) (78) (4E)    ;(01001011) (113) (75) (4B)   ;(01001000) (110) (72) (48)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000000) (100) (64) (40)   ;(00111101) (75) (61) (3D)   ;(00111011) (73) (59) (3B)   ;
;152;(00111000) (70) (56) (38)    ;(00110110) (66) (54) (36)   ;(00110011) (63) (51) (33)   ;(00110001) (61) (49) (31)   ;(00101110) (56) (46) (2E)   ;(00101100) (54) (44) (2C)   ;(00101001) (51) (41) (29)   ;(00100111) (47) (39) (27)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011110) (36) (30) (1E)   ;(00011100) (34) (28) (1C)   ;(00011010) (32) (26) (1A)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010011) (23) (19) (13)   ;(00010010) (22) (18) (12)   ;(00010000) (20) (16) (10)   ;(00001111) (17) (15) (0F)   ;(00001101) (15) (13) (0D)   ;(00001100) (14) (12) (0C)   ;(00001010) (12) (10) (0A)   ;
;176;(00001001) (11) (9) (09)    ;(00001000) (10) (8) (08)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001000) (10) (8) (08)   ;
;208;(00001001) (11) (9) (09)    ;(00001010) (12) (10) (0A)   ;(00001100) (14) (12) (0C)   ;(00001101) (15) (13) (0D)   ;(00001111) (17) (15) (0F)   ;(00010000) (20) (16) (10)   ;(00010010) (22) (18) (12)   ;(00010011) (23) (19) (13)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011010) (32) (26) (1A)   ;(00011100) (34) (28) (1C)   ;(00011110) (36) (30) (1E)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00100111) (47) (39) (27)   ;(00101001) (51) (41) (29)   ;(00101100) (54) (44) (2C)   ;(00101110) (56) (46) (2E)   ;(00110001) (61) (49) (31)   ;(00110011) (63) (51) (33)   ;(00110110) (66) (54) (36)   ;
;232;(00111000) (70) (56) (38)    ;(00111011) (73) (59) (3B)   ;(00111101) (75) (61) (3D)   ;(01000000) (100) (64) (40)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001000) (110) (72) (48)   ;(01001011) (113) (75) (4B)   ;
;240;(01001110) (116) (78) (4E)    ;(01010001) (121) (81) (51)   ;(01010100) (124) (84) (54)   ;(01010111) (127) (87) (57)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100000) (140) (96) (60)   ;(01100011) (143) (99) (63)   ;
;248;(01100110) (146) (102) (66)    ;(01101001) (151) (105) (69)   ;(01101100) (154) (108) (6C)   ;(01101111) (157) (111) (6F)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |FMETER|rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ALTSYNCRAM                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(01111110) (176) (126) (7E)    ;(10000000) (200) (128) (80)   ;(10000001) (201) (129) (81)   ;(10000011) (203) (131) (83)   ;(10000101) (205) (133) (85)   ;(10000111) (207) (135) (87)   ;(10001001) (211) (137) (89)   ;(10001011) (213) (139) (8B)   ;
;8;(10001101) (215) (141) (8D)    ;(10001111) (217) (143) (8F)   ;(10010001) (221) (145) (91)   ;(10010011) (223) (147) (93)   ;(10010101) (225) (149) (95)   ;(10010111) (227) (151) (97)   ;(10011001) (231) (153) (99)   ;(10011011) (233) (155) (9B)   ;
;16;(10011101) (235) (157) (9D)    ;(10011111) (237) (159) (9F)   ;(10100001) (241) (161) (A1)   ;(10100011) (243) (163) (A3)   ;(10100101) (245) (165) (A5)   ;(10100111) (247) (167) (A7)   ;(10101001) (251) (169) (A9)   ;(10101011) (253) (171) (AB)   ;
;24;(10101101) (255) (173) (AD)    ;(10101111) (257) (175) (AF)   ;(10110001) (261) (177) (B1)   ;(10110011) (263) (179) (B3)   ;(10110101) (265) (181) (B5)   ;(10110111) (267) (183) (B7)   ;(10111001) (271) (185) (B9)   ;(10111011) (273) (187) (BB)   ;
;32;(10111101) (275) (189) (BD)    ;(10111111) (277) (191) (BF)   ;(11000001) (301) (193) (C1)   ;(11000011) (303) (195) (C3)   ;(11000101) (305) (197) (C5)   ;(11000111) (307) (199) (C7)   ;(11001001) (311) (201) (C9)   ;(11001011) (313) (203) (CB)   ;
;40;(11001101) (315) (205) (CD)    ;(11001111) (317) (207) (CF)   ;(11010001) (321) (209) (D1)   ;(11010011) (323) (211) (D3)   ;(11010101) (325) (213) (D5)   ;(11010111) (327) (215) (D7)   ;(11011001) (331) (217) (D9)   ;(11011011) (333) (219) (DB)   ;
;48;(11011101) (335) (221) (DD)    ;(11011111) (337) (223) (DF)   ;(11100001) (341) (225) (E1)   ;(11100011) (343) (227) (E3)   ;(11100101) (345) (229) (E5)   ;(11100111) (347) (231) (E7)   ;(11101001) (351) (233) (E9)   ;(11101011) (353) (235) (EB)   ;
;56;(11101101) (355) (237) (ED)    ;(11101111) (357) (239) (EF)   ;(11110001) (361) (241) (F1)   ;(11110011) (363) (243) (F3)   ;(11110101) (365) (245) (F5)   ;(11110111) (367) (247) (F7)   ;(11111001) (371) (249) (F9)   ;(11111011) (373) (251) (FB)   ;
;64;(11111101) (375) (253) (FD)    ;(11111111) (377) (255) (FF)   ;(11111101) (375) (253) (FD)   ;(11111011) (373) (251) (FB)   ;(11111001) (371) (249) (F9)   ;(11110111) (367) (247) (F7)   ;(11110101) (365) (245) (F5)   ;(11110011) (363) (243) (F3)   ;
;72;(11110001) (361) (241) (F1)    ;(11101111) (357) (239) (EF)   ;(11101101) (355) (237) (ED)   ;(11101011) (353) (235) (EB)   ;(11101001) (351) (233) (E9)   ;(11100111) (347) (231) (E7)   ;(11100101) (345) (229) (E5)   ;(11100011) (343) (227) (E3)   ;
;80;(11100001) (341) (225) (E1)    ;(11011111) (337) (223) (DF)   ;(11011101) (335) (221) (DD)   ;(11011011) (333) (219) (DB)   ;(11011001) (331) (217) (D9)   ;(11010111) (327) (215) (D7)   ;(11010101) (325) (213) (D5)   ;(11010011) (323) (211) (D3)   ;
;88;(11010001) (321) (209) (D1)    ;(11001111) (317) (207) (CF)   ;(11001101) (315) (205) (CD)   ;(11001011) (313) (203) (CB)   ;(11001001) (311) (201) (C9)   ;(11000111) (307) (199) (C7)   ;(11000101) (305) (197) (C5)   ;(11000011) (303) (195) (C3)   ;
;96;(11000001) (301) (193) (C1)    ;(10111111) (277) (191) (BF)   ;(10111101) (275) (189) (BD)   ;(10111011) (273) (187) (BB)   ;(10111001) (271) (185) (B9)   ;(10110111) (267) (183) (B7)   ;(10110101) (265) (181) (B5)   ;(10110011) (263) (179) (B3)   ;
;104;(10110001) (261) (177) (B1)    ;(10101111) (257) (175) (AF)   ;(10101101) (255) (173) (AD)   ;(10101011) (253) (171) (AB)   ;(10101001) (251) (169) (A9)   ;(10100111) (247) (167) (A7)   ;(10100101) (245) (165) (A5)   ;(10100011) (243) (163) (A3)   ;
;112;(10100001) (241) (161) (A1)    ;(10011111) (237) (159) (9F)   ;(10011101) (235) (157) (9D)   ;(10011011) (233) (155) (9B)   ;(10011001) (231) (153) (99)   ;(10010111) (227) (151) (97)   ;(10010101) (225) (149) (95)   ;(10010011) (223) (147) (93)   ;
;120;(10010001) (221) (145) (91)    ;(10001111) (217) (143) (8F)   ;(10001101) (215) (141) (8D)   ;(10001011) (213) (139) (8B)   ;(10001001) (211) (137) (89)   ;(10000111) (207) (135) (87)   ;(10000101) (205) (133) (85)   ;(10000011) (203) (131) (83)   ;
;128;(10000001) (201) (129) (81)    ;(01111100) (174) (124) (7C)   ;(01111001) (171) (121) (79)   ;(01110110) (166) (118) (76)   ;(01110011) (163) (115) (73)   ;(01110000) (160) (112) (70)   ;(01101101) (155) (109) (6D)   ;(01101010) (152) (106) (6A)   ;
;136;(01100111) (147) (103) (67)    ;(01100100) (144) (100) (64)   ;(01100001) (141) (97) (61)   ;(01011101) (135) (93) (5D)   ;(01011010) (132) (90) (5A)   ;(01011000) (130) (88) (58)   ;(01010101) (125) (85) (55)   ;(01010010) (122) (82) (52)   ;
;144;(01001111) (117) (79) (4F)    ;(01001100) (114) (76) (4C)   ;(01001001) (111) (73) (49)   ;(01000110) (106) (70) (46)   ;(01000011) (103) (67) (43)   ;(01000001) (101) (65) (41)   ;(00111110) (76) (62) (3E)   ;(00111011) (73) (59) (3B)   ;
;152;(00111001) (71) (57) (39)    ;(00110110) (66) (54) (36)   ;(00110100) (64) (52) (34)   ;(00110001) (61) (49) (31)   ;(00101111) (57) (47) (2F)   ;(00101100) (54) (44) (2C)   ;(00101010) (52) (42) (2A)   ;(00101000) (50) (40) (28)   ;
;160;(00100101) (45) (37) (25)    ;(00100011) (43) (35) (23)   ;(00100001) (41) (33) (21)   ;(00011111) (37) (31) (1F)   ;(00011101) (35) (29) (1D)   ;(00011011) (33) (27) (1B)   ;(00011001) (31) (25) (19)   ;(00010111) (27) (23) (17)   ;
;168;(00010101) (25) (21) (15)    ;(00010100) (24) (20) (14)   ;(00010010) (22) (18) (12)   ;(00010001) (21) (17) (11)   ;(00001111) (17) (15) (0F)   ;(00001110) (16) (14) (0E)   ;(00001100) (14) (12) (0C)   ;(00001011) (13) (11) (0B)   ;
;176;(00001010) (12) (10) (0A)    ;(00001001) (11) (9) (09)   ;(00000111) (7) (7) (07)   ;(00000110) (6) (6) (06)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000100) (4) (4) (04)   ;(00000011) (3) (3) (03)   ;
;184;(00000010) (2) (2) (02)    ;(00000010) (2) (2) (02)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000001) (1) (1) (01)   ;(00000010) (2) (2) (02)   ;
;200;(00000010) (2) (2) (02)    ;(00000011) (3) (3) (03)   ;(00000100) (4) (4) (04)   ;(00000101) (5) (5) (05)   ;(00000101) (5) (5) (05)   ;(00000110) (6) (6) (06)   ;(00000111) (7) (7) (07)   ;(00001001) (11) (9) (09)   ;
;208;(00001010) (12) (10) (0A)    ;(00001011) (13) (11) (0B)   ;(00001100) (14) (12) (0C)   ;(00001110) (16) (14) (0E)   ;(00001111) (17) (15) (0F)   ;(00010001) (21) (17) (11)   ;(00010010) (22) (18) (12)   ;(00010100) (24) (20) (14)   ;
;216;(00010101) (25) (21) (15)    ;(00010111) (27) (23) (17)   ;(00011001) (31) (25) (19)   ;(00011011) (33) (27) (1B)   ;(00011101) (35) (29) (1D)   ;(00011111) (37) (31) (1F)   ;(00100001) (41) (33) (21)   ;(00100011) (43) (35) (23)   ;
;224;(00100101) (45) (37) (25)    ;(00101000) (50) (40) (28)   ;(00101010) (52) (42) (2A)   ;(00101100) (54) (44) (2C)   ;(00101111) (57) (47) (2F)   ;(00110001) (61) (49) (31)   ;(00110100) (64) (52) (34)   ;(00110110) (66) (54) (36)   ;
;232;(00111001) (71) (57) (39)    ;(00111011) (73) (59) (3B)   ;(00111110) (76) (62) (3E)   ;(01000001) (101) (65) (41)   ;(01000011) (103) (67) (43)   ;(01000110) (106) (70) (46)   ;(01001001) (111) (73) (49)   ;(01001100) (114) (76) (4C)   ;
;240;(01001111) (117) (79) (4F)    ;(01010010) (122) (82) (52)   ;(01010101) (125) (85) (55)   ;(01011000) (130) (88) (58)   ;(01011010) (132) (90) (5A)   ;(01011101) (135) (93) (5D)   ;(01100001) (141) (97) (61)   ;(01100100) (144) (100) (64)   ;
;248;(01100111) (147) (103) (67)    ;(01101010) (152) (106) (6A)   ;(01101101) (155) (109) (6D)   ;(01110000) (160) (112) (70)   ;(01110011) (163) (115) (73)   ;(01110110) (166) (118) (76)   ;(01111001) (171) (121) (79)   ;(01111100) (174) (124) (7C)   ;


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 228 / 32,401 ( < 1 % ) ;
; C16 interconnects           ; 7 / 1,326 ( < 1 % )    ;
; C4 interconnects            ; 101 / 21,816 ( < 1 % ) ;
; Direct links                ; 57 / 32,401 ( < 1 % )  ;
; Global clocks               ; 5 / 10 ( 50 % )        ;
; Local interconnects         ; 122 / 10,320 ( 1 % )   ;
; R24 interconnects           ; 10 / 1,289 ( < 1 % )   ;
; R4 interconnects            ; 154 / 28,186 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.47) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 7                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.12) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 10                           ;
; 1 Clock enable                     ; 1                            ;
; 1 Sync. clear                      ; 1                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.76) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.18) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 0                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.29) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 3                            ;
; 7                                           ; 1                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 47        ; 0            ; 47        ; 0            ; 0            ; 47        ; 47        ; 0            ; 47        ; 47        ; 0            ; 39           ; 0            ; 0            ; 8            ; 0            ; 39           ; 8            ; 0            ; 0            ; 0            ; 39           ; 0            ; 0            ; 0            ; 0            ; 0            ; 47        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 47           ; 0         ; 47           ; 47           ; 0         ; 0         ; 47           ; 0         ; 0         ; 47           ; 8            ; 47           ; 47           ; 39           ; 47           ; 8            ; 39           ; 47           ; 47           ; 47           ; 8            ; 47           ; 47           ; 47           ; 47           ; 47           ; 0         ; 47           ; 47           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; P                  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cx                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ry                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel22              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel20              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; qq[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; qq[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sel21              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                         ;
+---------------------------------+---------------------------------+-------------------+
; Source Clock(s)                 ; Destination Clock(s)            ; Delay Added in ns ;
+---------------------------------+---------------------------------+-------------------+
; debounce:inst1|debounced        ; ry                              ; 9.3               ;
; CLK1                            ; CLK1                            ; 6.4               ;
; freq_divider:inst17|clk_out     ; freq_divider:inst17|clk_out     ; 5.2               ;
; CLK1                            ; Divider:inst24|divided_clk      ; 3.8               ;
; ry                              ; ry                              ; 2.6               ;
; CLK1,Divider:inst24|divided_clk ; Divider:inst24|divided_clk      ; 1.6               ;
; CLK1                            ; CLK1,Divider:inst24|divided_clk ; 1.3               ;
+---------------------------------+---------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                  ;
+--------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                ; Destination Register                                                                                      ; Delay Added in ns ;
+--------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
; Divider:inst24|divided_clk     ; Divider:inst24|divided_clk                                                                                ; 3.054             ;
; control:inst|current_state[0]  ; control:inst|current_state[3]                                                                             ; 2.965             ;
; freq_divider:inst17|clk_out    ; freq_divider:inst17|clk_out                                                                               ; 2.622             ;
; control:inst|current_state[1]  ; CNT10:inst5|Q[2]                                                                                          ; 0.713             ;
; control:inst|current_state[2]  ; CNT10:inst5|Q[2]                                                                                          ; 0.713             ;
; control:inst|current_state[3]  ; CNT10:inst5|Q[2]                                                                                          ; 0.713             ;
; four_bit_counter:inst26|cnt[0] ; freq_divider:inst17|divider[3]                                                                            ; 0.687             ;
; Divider:inst24|counter[7]      ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; Divider:inst24|counter[6]      ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; Divider:inst24|counter[5]      ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; Divider:inst24|counter[4]      ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; Divider:inst24|counter[3]      ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; Divider:inst24|counter[2]      ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; CNT8:inst18|Q[0]               ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; CNT8:inst18|Q[1]               ; Divider:inst24|divided_clk                                                                                ; 0.653             ;
; four_bit_counter:inst26|cnt[3] ; freq_divider:inst17|clk_out                                                                               ; 0.637             ;
; four_bit_counter:inst26|cnt[1] ; freq_divider:inst17|divider[3]                                                                            ; 0.612             ;
; CNT10:inst4|Q[1]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst4|Q[2]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst4|Q[0]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst4|Q[3]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst3|Q[1]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst3|Q[2]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst3|Q[0]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst3|Q[3]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst2|Q[1]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst2|Q[2]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst2|Q[0]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; CNT10:inst2|Q[3]               ; CNT10:inst5|Q[2]                                                                                          ; 0.540             ;
; four_bit_counter:inst26|cnt[2] ; freq_divider:inst17|clk_out                                                                               ; 0.530             ;
; freq_divider:inst17|cnt[25]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[24]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[23]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[22]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[21]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[20]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[19]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[18]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[17]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[16]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[15]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|divider[3] ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|divider[2] ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|divider[1] ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|divider[0] ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[13]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[12]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[11]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[10]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[9]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[8]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[7]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[6]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[5]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[4]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[3]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[2]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[1]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[0]     ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[14]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; freq_divider:inst17|cnt[26]    ; freq_divider:inst17|clk_out                                                                               ; 0.528             ;
; CNT8:inst18|Q[6]               ; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ram_block1a7~porta_address_reg0 ; 0.300             ;
; CNT8:inst18|Q[5]               ; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ram_block1a7~porta_address_reg0 ; 0.300             ;
; CNT8:inst18|Q[4]               ; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ram_block1a7~porta_address_reg0 ; 0.300             ;
; CNT8:inst18|Q[3]               ; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ram_block1a7~porta_address_reg0 ; 0.300             ;
; CNT8:inst18|Q[2]               ; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ram_block1a7~porta_address_reg0 ; 0.300             ;
; CNT8:inst18|Q[7]               ; ROM:inst23|altsyncram:altsyncram_component|altsyncram_nc91:auto_generated|ram_block1a7~porta_address_reg0 ; 0.300             ;
; ry                             ; freq_divider:inst17|cnt[13]                                                                               ; 0.238             ;
; CNT10:inst5|Q[2]               ; CNT10:inst5|Q[1]                                                                                          ; 0.027             ;
+--------------------------------+-----------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 69 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "FMETER"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (119042): Found following RAM instances in design that are actually implemented as ROM because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a7" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a6" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a4" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a2" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a1" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
    Info (119043): Atom "rom2:inst25|altsyncram:altsyncram_component|altsyncram_2ih1:auto_generated|ram_block1a0" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FMETER.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK1~input (placed in PIN 89 (CLK6, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control:inst|current_state[1]
        Info (176357): Destination node control:inst|current_state[2]
        Info (176357): Destination node control:inst|current_state[3]
Info (176353): Automatically promoted node freq_divider:inst17|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node freq_divider:inst17|clk_out~0
        Info (176357): Destination node P~output
Info (176353): Automatically promoted node control:inst|Mux6~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Divider:inst24|divided_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Divider:inst24|divided_clk~0
Info (176353): Automatically promoted node debounce:inst1|debounced 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLKIN" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.56 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Administrator/Desktop/FMETER/output_files/FMETER.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 1046 megabytes
    Info: Processing ended: Thu Mar 16 13:58:59 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Administrator/Desktop/FMETER/output_files/FMETER.fit.smsg.


