
<!DOCTYPE html>
<html>
<head>
<style>
body {

}
p {
font-size: 14px;
}</style>
<h3>../src/lowrisc_prim_xilinx_pad_wrapper_0/rtl/prim_xilinx_pad_wrapper.sv Cov: 80% </h3>
<pre style="margin:0; padding:0 ">   1: // Copyright lowRISC contributors.</pre>
<pre style="margin:0; padding:0 ">   2: // Licensed under the Apache License, Version 2.0, see LICENSE for details.</pre>
<pre style="margin:0; padding:0 ">   3: // SPDX-License-Identifier: Apache-2.0</pre>
<pre style="margin:0; padding:0 ">   4: //</pre>
<pre style="margin:0; padding:0 ">   5: // Bidirectional IO buffer for Xilinx FPGAs. Implements inversion and</pre>
<pre style="margin:0; padding:0 ">   6: // virtual open drain feature.</pre>
<pre style="margin:0; padding:0 ">   7: </pre>
<pre style="margin:0; padding:0 ">   8: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">   9: module prim_xilinx_pad_wrapper #(</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  10:   parameter int unsigned AttrDw = 2</pre>
<pre style="margin:0; padding:0 ">  11: ) (</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  12:   inout wire         inout_io, // bidirectional pad</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  13:   output logic       in_o,     // input data</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  14:   input              out_i,    // output data</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  15:   input              oe_i,     // output enable</pre>
<pre style="margin:0; padding:0 ">  16:   // additional attributes</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  17:   input [AttrDw-1:0] attr_i</pre>
<pre style="margin:0; padding:0 ">  18: );</pre>
<pre style="margin:0; padding:0 ">  19: </pre>
<pre style="margin:0; padding:0 ">  20:   // get pad attributes</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  21:   logic od, inv;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  22:   assign {od, inv} = attr_i[1:0];</pre>
<pre style="margin:0; padding:0 ">  23: </pre>
<pre style="margin:0; padding:0 ">  24:   // input inversion</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  25:   logic in;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  26:   assign in_o     = inv ^ in;</pre>
<pre style="margin:0; padding:0 ">  27: </pre>
<pre style="margin:0; padding:0 ">  28:   // virtual open drain emulation</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  29:   logic oe_n, out;</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  30:   assign out      = out_i ^ inv;</pre>
<pre style="margin:0; padding:0 ">  31:   // oe_n = 0: enable driver</pre>
<pre style="margin:0; padding:0 ">  32:   // oe_n = 1: disable driver</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  33:   assign oe_n     = ~oe_i | (out & od);</pre>
<pre style="margin:0; padding:0 ">  34: </pre>
<pre style="margin:0; padding:0 ">  35:   // driver</pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  36:   IOBUF i_iobuf (</pre>
<pre id="id37" style="background-color: #FFB6C1; margin:0; padding:0 ">  37:     .T(oe_n),</pre>
<pre id="id38" style="background-color: #FFB6C1; margin:0; padding:0 ">  38:     .I(out),</pre>
<pre id="id39" style="background-color: #FFB6C1; margin:0; padding:0 ">  39:     .O(in),</pre>
<pre id="id40" style="background-color: #FFB6C1; margin:0; padding:0 ">  40:     .IO(inout_io)</pre>
<pre style="margin:0; padding:0 ">  41:   );</pre>
<pre style="margin:0; padding:0 ">  42: </pre>
<pre style="background-color: #C0C0C0; margin:0; padding:0 ">  43: endmodule : prim_xilinx_pad_wrapper</pre>
<pre style="margin:0; padding:0 ">  44: </pre>
</body>
</html>
