# 自作CPU
<br>

# 内容
- verilogを用いたシングルサイクルCPUの制作
- 命令一覧にある命令はすべて対応
- パイプライン化やOoO実行等の高速化には未対応

## 参考ページ
[VLSI.JP](https://vlsi.jp/Computer_Architecture.html#%E3%82%B3%E3%83%B3%E3%83%94%E3%83%A5%E3%83%BC%E3%82%BF%E3%82%A2%E3%83%BC%E3%82%AD%E3%83%86%E3%82%AF%E3%83%81%E3%83%A3%E5%85%A5%E9%96%80)
## ISA
Z16(Cra2yPierr0tさんが作った16bit命令長のアーキテクチャ)

<img src="image/Z16_logo.png" width=200px>

### レジスタ
| アドレス | 名前 | 説明 |
| :--- | :--- | :--- |
| `0x0` | `ZR` | 常に値が0のレジスタ |
| `0x1` | `B1` | 分岐命令用レジスタ |
| `0x2` | `B2` | 分岐命令用レジスタ |
| `0x3` | `B3` | 分岐命令用レジスタ |
| `0x4` | `G0` | 汎用レジスタ |
| `0x5` | `G1` | 汎用レジスタ |
| `0x6` | `G2` | 汎用レジスタ |
| `0x7` | `G3` | 汎用レジスタ |
| `0x8` | `G4` | 汎用レジスタ |
| `0x9` | `G5` | 汎用レジスタ |
| `0xA` | `G6` | 汎用レジスタ |
| `0xB` | `G7` | 汎用レジスタ |
| `0xC` | `G8` | 汎用レジスタ |
| `0xD` | `G9` | 汎用レジスタ |
| `0xE` | `G10` | 汎用レジスタ |
| `0xF` | `G11` | 汎用レジスタ |

### 命令一覧
| 命令種別 | [15:12] | [11:8] | [7:4] | [3:0] |
| :--- | :--- | :--- | :--- | :--- |
| **演算命令** | `rs2[3:0]` | `rs1[3:0]` | `rd[3:0]` | `opcode[3:0]` |
| **LOAD命令** | `imm[3:0]` | `rs1[3:0]` | `rd[3:0]` | `opcode[3:0]` |
| **STORE命令** | `rs2[3:0]` | `rs1[3:0]` | `imm[3:0]` | `opcode[3:0]` |
| **ジャンプ命令** | `imm[3:0]` | `rs1[3:0]` | `rd[3:0]` | `opcode[3:0]` |
| **即値命令** | `imm[7:0]` (15:8) | *(左記に含む)* | `rd[3:0]` | `opcode[3:0]` |
| **分岐命令** | `imm[7:0]` (15:8) | *(左記に含む)* | `rs2[1:0]`, `rs1[1:0]` | `opcode[3:0]` |　


<br>※より詳細は、参考ページ
