# Verilog-HDL
## やらかしがちなミス
### functionの引数にない信号を使ってしまう
一見、エラーが出ないので問題なさそうだが、引数にない信号はfunction内部では未定義となってしまう。そのため、意図しない動作となる。

### レジスタ配列の右側はアドレス幅ではなく要素数
- なんで？アドレス幅を指定できたほうが絶対うれしいと思うんだけど。
- あー、でもそうか、アクセス時の添字範囲と`[a:b]`の形式を対応させたかったのか。
