// DSCH 2.7a
// 4/6/2023 8:23:37 PM
// C:\Users\ASUS\Downloads\Export dsch2\DFF - Copy.sch

module DFF - Copy( in1,clk1,out1,out2);
 input in1,clk1;
 output out1,out2;
 nand #(13) nand2(w3,clk1,in1);
 nand #(13) nand2(w5,w4,clk1);
 nand #(20) nand2(out1,out2,w3);
 nand #(20) nand2(out2,w5,out1);
 not #(10) inv(w4,in1);
endmodule

// Simulation parameters in Verilog Format
always
#1000 in1=~in1;
#1000 clk1=~clk1;

// Simulation parameters
// in1 CLK 10 10
// clk1 CLK 10.00 10.00
