module ROM(input([2:0]in,output[15:0]S);
always@(in) begin
 case(in)
3'b000 : S<={8'b0000000,8'b00101010};// 1/6
3'b001 : S<={8'b0000000,8'b00001100};// 1/20
3'b010 : S<={8'b0000000,8'b00000110}; // 1/42
3'b011 : S<={8'b0000000,8'b00000011};// 1/72
3'b100 : S<={8'b0000000,8'b00000010};// 1/110
3'b101 : S<=16'b0;
3'b110 : S<=16'b0;
3'b111 : S<=16'b0;
endcase
 end
endmodule