# 前端IP代码审查清单

## 基本信息

| 项目 | IP名称 | 版本 |
|------|----------|------|
| 审查人 | | 日期 |

## 1. 功能验证

### 1.1 接口完整性

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 所有AXI通道完整 | AW/WD/WR/AR/RD |  |  |
| 握手协议正确 | VALID/READY正确使用 |  |  |
| 信号命名规范 | 符合命名约定 |  |  |
| 时钟域清晰 | 所有信号时钟域明确 |  |  |

### 1.2 功能正确性

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 基本功能实现 | 核心逻辑正确 |  |  |
| 异常处理完整 | 所有错误场景覆盖 |  |  |
| 中断处理正确 | 中断清除和应答正确 |  |  |
| 复位功能完整 | 所有寄存器可复位 |  |  |

## 2. RTL代码质量

### 2.1 编码规范

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 信号命名规范 | _n, _h后缀正确 |  |  |
| 时钟命名规范 | clk_前缀正确 |  |  |
| 复位命名规范 | rst_n后缀正确 |  |  |
| 参数命名规范 | UPPER_CASE_WITH_UNDERSCORE |  |  |
| 常量命名规范 | UPPER_CASE |  |  |
| 注释充分 | 关键逻辑有注释 |  |  |
| 文件头完整 | 包含作者、日期、描述 |  |  |

### 2.2 设计模式

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 状态机设计 | 使用独热编码 |  |  |
| 组合逻辑 | 无锁存器，纯组合逻辑 |  |  |
| 时序逻辑 | 使用非阻塞赋值 |  |  |
| 参数化设计 | 使用参数化支持复用 |  |  |
| 模块化 | 功能模块化，层次清晰 |  |  |

## 3. 时钟域交叉（CDC）

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| CDC风险识别 | 所有跨域同步点已识别 |  |  |
| 同步器设计 | 使用2触发器安全同步 |  |  |
| FIFO深度 | FIFO深度足够处理最坏延迟 |  |  |
| 格雷码使用 | 多位计数器使用格雷码 |  |  |
| 握手协议完整 | REQ/ACK握手完整 |  |  |
| 异步复位处理 | 正确处理异步复位 |  |  |

## 4. 时序设计

### 4.1 时序约束

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| SDC约束完整 | 所有信号有约束 |  |  |
| 输入延迟 | 输入延迟已考虑 |  |  |
| 输出负载 | 输出负载已定义 |  |  |
| 虚假路径 | 虚假路径已约束 |  |  |
| 多周期路径 | 多周期路径已标注 |  |  |

### 4.2 时序可行性

| 检查项 | 目标 | 实际 | 通过/失败 | 备注 |
|----------|--------|--------|----------|----------|
| Setup余量 | ≥ 0.2 ns | |  | |
| Hold余量 | ≥ 0.1 ns | |  | |
| 关键路径数 | < 10 | |  | |
| 最大频率 | ≥ 200 MHz | |  | |

## 5. 可综合设计

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 无锁存器 | 组合逻辑无锁存器 |  |  |
| 无组合循环 | 无组合逻辑反馈循环 |  |  |
| 完整case | case语句包含default |  |  |
| 无未知态 | 状态机无未知态 |  |  |
| 可仿真 | 设计可通过仿真验证 |  |  |
| 原语支持 | 使用标准单元库 |  |  |

## 6. 低功耗设计

### 6.1 时钟门控

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 寄存器门控 | 所有寄存器可门控 |  |  |
| 门控逻辑高效 | 门控逻辑简洁 |  |  |
| 无不必要时钟 | 未使用时钟已门控 |  |  |

### 6.2 数据门控

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 数据门控 | 数据路径可门控 |  |  |
| 门控条件合理 | 使能条件正确 |  |  |
| 无门控泄漏 | 无数据泄漏 |  |  |

## 7. 验证考虑

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 测试点完整 | 所有主要信号有测试点 |  |  |
| 可断言 | 关键属性有断言覆盖 |  |  |
| 覆盖率可达 | 设计可实现目标覆盖率 |  |  |
| 可调试 | 调试接口完整 |  |  |
| UVM友好 | 设计支持UVM验证 |  |  |

## 8. 文档和注释

| 检查项 | 说明 | 通过/失败 | 备注 |
|----------|------|----------|----------|
| 模块头注释 | 包含功能、接口、参数描述 |  |  |
| 关键逻辑注释 | 复杂逻辑有注释 |  |  |
| 时序相关注释 | 时序关键路径有注释 |  |  |
| CDC相关注释 | 跨域同步有注释 |  |  |
| 文档完整 | 设计文档齐全 |  |  |

## 9. 审查结论

| 项目 | 评级 | 说明 |
|------|------|--------|
| 功能正确性 | | |
| 代码质量 | | |
| 时序 | | |
| 综合可行性 | | |
| 低功耗设计 | | |
| 验证友好度 | | |
| 文档完整性 | | |

### 审查结果

- [ ] 通过 - 可以进行下一步
- [ ] 有条件通过 - 需要修复但可以继续
- [ ] 不通过 - 需要重大修改

### 主要问题

| 严重性 | 问题描述 | 负责人 | 截止日期 |
|----------|----------|----------|----------|
| High | | | |
| Medium | | | |
| Low | | | |

## 10. 签字确认

| 角色 | 姓名 | 签字 |
|------|------|------|
| 设计者 | | |
| 审查者 | | |
| 架构师 | | |
| 验证负责人 | | |

---

**审查日期**: 2024-01-17
**文档版本**: v1.0
