
Postlaboratorio_5.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000410  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000039c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000006  00800100  00800100  00000410  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000410  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000440  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000b0  00000000  00000000  00000480  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000b4d  00000000  00000000  00000530  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008cb  00000000  00000000  0000107d  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006ae  00000000  00000000  00001948  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000120  00000000  00000000  00001ff8  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000506  00000000  00000000  00002118  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000171  00000000  00000000  0000261e  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000070  00000000  00000000  0000278f  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 5a 01 	jmp	0x2b4	; 0x2b4 <__vector_11>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 9e 00 	jmp	0x13c	; 0x13c <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a6 30       	cpi	r26, 0x06	; 6
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 5b 00 	call	0xb6	; 0xb6 <main>
  88:	0c 94 cc 01 	jmp	0x398	; 0x398 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <initADC>:
		_delay_ms(10);
	}
}

void initADC(void) {
	ADMUX  = (1 << REFS0) | (1 << ADLAR) | (current_channel & 0x07); // Canal inicial ADC0
  90:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  94:	87 70       	andi	r24, 0x07	; 7
  96:	80 66       	ori	r24, 0x60	; 96
  98:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	ADCSRA = (1 << ADEN) | (1 << ADIE) | (1 << ADATE) | (1 << ADPS2) | (1 << ADPS1) | (1 << ADPS0);
  9c:	ea e7       	ldi	r30, 0x7A	; 122
  9e:	f0 e0       	ldi	r31, 0x00	; 0
  a0:	8f ea       	ldi	r24, 0xAF	; 175
  a2:	80 83       	st	Z, r24
	ADCSRB = 0;
  a4:	10 92 7b 00 	sts	0x007B, r1	; 0x80007b <__TEXT_REGION_LENGTH__+0x7f807b>
	DIDR0  = (1 << ADC0D) | (1 << ADC1D) | (1 << ADC2D);
  a8:	87 e0       	ldi	r24, 0x07	; 7
  aa:	80 93 7e 00 	sts	0x007E, r24	; 0x80007e <__TEXT_REGION_LENGTH__+0x7f807e>
	ADCSRA |= (1 << ADSC); // Iniciar primera conversión
  ae:	80 81       	ld	r24, Z
  b0:	80 64       	ori	r24, 0x40	; 64
  b2:	80 83       	st	Z, r24
  b4:	08 95       	ret

000000b6 <main>:
uint8_t current_channel = 0;

void initADC(void);

int main(void) {
	cli();
  b6:	f8 94       	cli

	// Servos:
	initPWMFastA(non_invert, 1024);   // Timer0 PD6
  b8:	60 e0       	ldi	r22, 0x00	; 0
  ba:	74 e0       	ldi	r23, 0x04	; 4
  bc:	80 e0       	ldi	r24, 0x00	; 0
  be:	0e 94 7e 01 	call	0x2fc	; 0x2fc <initPWMFastA>
	initPWMFastB(non_invert, 1024);   // Timer2 PD3
  c2:	60 e0       	ldi	r22, 0x00	; 0
  c4:	74 e0       	ldi	r23, 0x04	; 4
  c6:	80 e0       	ldi	r24, 0x00	; 0
  c8:	0e 94 d7 00 	call	0x1ae	; 0x1ae <initPWMFastB>
	// Led  
	initPWM3_manual(124, (1 << CS11));
  cc:	62 e0       	ldi	r22, 0x02	; 2
  ce:	8c e7       	ldi	r24, 0x7C	; 124
  d0:	90 e0       	ldi	r25, 0x00	; 0
  d2:	0e 94 42 01 	call	0x284	; 0x284 <initPWM3_manual>

	// ADC con interrupciones (PC0, PC1, PC2)
	initADC();
  d6:	0e 94 48 00 	call	0x90	; 0x90 <initADC>

	sei();
  da:	78 94       	sei

	while (1) {
		// Mapear para servos (ticks 9–37)
		uint8_t t0 = 9  + ((uint16_t)adc0_value * 28) / 255;
  dc:	20 91 03 01 	lds	r18, 0x0103	; 0x800103 <adc0_value>
  e0:	4c e1       	ldi	r20, 0x1C	; 28
  e2:	42 9f       	mul	r20, r18
  e4:	90 01       	movw	r18, r0
  e6:	11 24       	eor	r1, r1
  e8:	a1 e8       	ldi	r26, 0x81	; 129
  ea:	b0 e8       	ldi	r27, 0x80	; 128
  ec:	0e 94 bd 01 	call	0x37a	; 0x37a <__umulhisi3>
  f0:	fc 01       	movw	r30, r24
  f2:	ee 0f       	add	r30, r30
  f4:	ef 2f       	mov	r30, r31
  f6:	ee 1f       	adc	r30, r30
  f8:	ff 0b       	sbc	r31, r31
  fa:	f1 95       	neg	r31
		uint8_t t1 = 9  + ((uint16_t)adc1_value * 28) / 255;
  fc:	20 91 04 01 	lds	r18, 0x0104	; 0x800104 <adc1_value>
 100:	42 9f       	mul	r20, r18
 102:	90 01       	movw	r18, r0
 104:	11 24       	eor	r1, r1
 106:	0e 94 bd 01 	call	0x37a	; 0x37a <__umulhisi3>
 10a:	88 0f       	add	r24, r24
 10c:	89 2f       	mov	r24, r25
 10e:	88 1f       	adc	r24, r24
 110:	99 0b       	sbc	r25, r25
 112:	91 95       	neg	r25
 114:	c9 e0       	ldi	r28, 0x09	; 9
 116:	c8 0f       	add	r28, r24
		updateDutyCycle(t0);
 118:	89 e0       	ldi	r24, 0x09	; 9
 11a:	8e 0f       	add	r24, r30
 11c:	0e 94 bb 01 	call	0x376	; 0x376 <updateDutyCycle>
		updateDutyCycle2(t1);
 120:	8c 2f       	mov	r24, r28
 122:	0e 94 3f 01 	call	0x27e	; 0x27e <updateDutyCycle2>

		// LED: duty = adc2
		setPWM3_manual(adc2_value);
 126:	80 91 05 01 	lds	r24, 0x0105	; 0x800105 <adc2_value>
 12a:	0e 94 57 01 	call	0x2ae	; 0x2ae <setPWM3_manual>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 12e:	8f e3       	ldi	r24, 0x3F	; 63
 130:	9c e9       	ldi	r25, 0x9C	; 156
 132:	01 97       	sbiw	r24, 0x01	; 1
 134:	f1 f7       	brne	.-4      	; 0x132 <main+0x7c>
 136:	00 c0       	rjmp	.+0      	; 0x138 <main+0x82>
 138:	00 00       	nop
 13a:	d0 cf       	rjmp	.-96     	; 0xdc <main+0x26>

0000013c <__vector_21>:
	ADCSRB = 0;
	DIDR0  = (1 << ADC0D) | (1 << ADC1D) | (1 << ADC2D);
	ADCSRA |= (1 << ADSC); // Iniciar primera conversión
}

ISR(ADC_vect) {
 13c:	1f 92       	push	r1
 13e:	0f 92       	push	r0
 140:	0f b6       	in	r0, 0x3f	; 63
 142:	0f 92       	push	r0
 144:	11 24       	eor	r1, r1
 146:	8f 93       	push	r24
 148:	ef 93       	push	r30
 14a:	ff 93       	push	r31
	switch(current_channel) {
 14c:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 150:	81 30       	cpi	r24, 0x01	; 1
 152:	61 f0       	breq	.+24     	; 0x16c <__vector_21+0x30>
 154:	18 f0       	brcs	.+6      	; 0x15c <__vector_21+0x20>
 156:	82 30       	cpi	r24, 0x02	; 2
 158:	89 f0       	breq	.+34     	; 0x17c <__vector_21+0x40>
 15a:	16 c0       	rjmp	.+44     	; 0x188 <__vector_21+0x4c>
		case 0:
		adc0_value = ADCH; // Guardar ADC0
 15c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 160:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <adc0_value>
		current_channel = 1;
 164:	81 e0       	ldi	r24, 0x01	; 1
 166:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		break;
 16a:	0e c0       	rjmp	.+28     	; 0x188 <__vector_21+0x4c>
		case 1:
		adc1_value = ADCH; // Guardar ADC1
 16c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 170:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <adc1_value>
		current_channel = 2;
 174:	82 e0       	ldi	r24, 0x02	; 2
 176:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
		break;
 17a:	06 c0       	rjmp	.+12     	; 0x188 <__vector_21+0x4c>
		case 2:
		adc2_value = ADCH; // Guardar ADC2
 17c:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
 180:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <adc2_value>
		current_channel = 0;
 184:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
		break;
	}
	ADMUX = (1 << REFS0) | (1 << ADLAR) | (current_channel & 0x07); // Cambiar canal
 188:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 18c:	87 70       	andi	r24, 0x07	; 7
 18e:	80 66       	ori	r24, 0x60	; 96
 190:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7f807c>
	ADCSRA |= (1 << ADSC); // Iniciar nueva conversión
 194:	ea e7       	ldi	r30, 0x7A	; 122
 196:	f0 e0       	ldi	r31, 0x00	; 0
 198:	80 81       	ld	r24, Z
 19a:	80 64       	ori	r24, 0x40	; 64
 19c:	80 83       	st	Z, r24
}
 19e:	ff 91       	pop	r31
 1a0:	ef 91       	pop	r30
 1a2:	8f 91       	pop	r24
 1a4:	0f 90       	pop	r0
 1a6:	0f be       	out	0x3f, r0	; 63
 1a8:	0f 90       	pop	r0
 1aa:	1f 90       	pop	r1
 1ac:	18 95       	reti

000001ae <initPWMFastB>:
 */ 
#include "PWM2.h"

void initPWMFastB(uint8_t invertido2, uint16_t prescaler2) {
	// Configurar PD3 (OC2B) como salida.
	DDRD |= (1 << DDD3);
 1ae:	9a b1       	in	r25, 0x0a	; 10
 1b0:	98 60       	ori	r25, 0x08	; 8
 1b2:	9a b9       	out	0x0a, r25	; 10
	
	// Limpiar registros de Timer2
	TCCR2A = 0;
 1b4:	e0 eb       	ldi	r30, 0xB0	; 176
 1b6:	f0 e0       	ldi	r31, 0x00	; 0
 1b8:	10 82       	st	Z, r1
	TCCR2B = 0;
 1ba:	10 92 b1 00 	sts	0x00B1, r1	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7f80b1>
	
	// Configurar modo Fast PWM para Timer2:
	// Se activa el modo Fast PWM con TOP
	TCCR2A |= (1 << WGM21) | (1 << WGM20);
 1be:	90 81       	ld	r25, Z
 1c0:	93 60       	ori	r25, 0x03	; 3
 1c2:	90 83       	st	Z, r25
	
	// Configurar la salida en el canal OC2B (PD3)
	if (invertido2 == invert) {
 1c4:	81 30       	cpi	r24, 0x01	; 1
 1c6:	21 f4       	brne	.+8      	; 0x1d0 <initPWMFastB+0x22>
		TCCR2A |= (1 << COM2B1) | (1 << COM2B0);
 1c8:	80 81       	ld	r24, Z
 1ca:	80 63       	ori	r24, 0x30	; 48
 1cc:	80 83       	st	Z, r24
 1ce:	08 c0       	rjmp	.+16     	; 0x1e0 <initPWMFastB+0x32>
		} else {
		TCCR2A |= (1 << COM2B1);
 1d0:	e0 eb       	ldi	r30, 0xB0	; 176
 1d2:	f0 e0       	ldi	r31, 0x00	; 0
 1d4:	80 81       	ld	r24, Z
 1d6:	80 62       	ori	r24, 0x20	; 32
 1d8:	80 83       	st	Z, r24
		TCCR2A &= ~(1 << COM2B0);
 1da:	80 81       	ld	r24, Z
 1dc:	8f 7e       	andi	r24, 0xEF	; 239
 1de:	80 83       	st	Z, r24
	}
	
	// Limpiar bits de prescaler
	TCCR2B &= ~((1 << CS22) | (1 << CS21) | (1 << CS20));
 1e0:	e1 eb       	ldi	r30, 0xB1	; 177
 1e2:	f0 e0       	ldi	r31, 0x00	; 0
 1e4:	80 81       	ld	r24, Z
 1e6:	88 7f       	andi	r24, 0xF8	; 248
 1e8:	80 83       	st	Z, r24
	// Configuración adecuada según el prescaler deseado:
	switch(prescaler2) {
 1ea:	60 34       	cpi	r22, 0x40	; 64
 1ec:	71 05       	cpc	r23, r1
 1ee:	49 f1       	breq	.+82     	; 0x242 <initPWMFastB+0x94>
 1f0:	50 f4       	brcc	.+20     	; 0x206 <initPWMFastB+0x58>
 1f2:	68 30       	cpi	r22, 0x08	; 8
 1f4:	71 05       	cpc	r23, r1
 1f6:	c9 f0       	breq	.+50     	; 0x22a <initPWMFastB+0x7c>
 1f8:	60 32       	cpi	r22, 0x20	; 32
 1fa:	71 05       	cpc	r23, r1
 1fc:	e1 f0       	breq	.+56     	; 0x236 <initPWMFastB+0x88>
 1fe:	61 30       	cpi	r22, 0x01	; 1
 200:	71 05       	cpc	r23, r1
 202:	b9 f5       	brne	.+110    	; 0x272 <initPWMFastB+0xc4>
 204:	0c c0       	rjmp	.+24     	; 0x21e <initPWMFastB+0x70>
 206:	61 15       	cp	r22, r1
 208:	81 e0       	ldi	r24, 0x01	; 1
 20a:	78 07       	cpc	r23, r24
 20c:	31 f1       	breq	.+76     	; 0x25a <initPWMFastB+0xac>
 20e:	61 15       	cp	r22, r1
 210:	84 e0       	ldi	r24, 0x04	; 4
 212:	78 07       	cpc	r23, r24
 214:	41 f1       	breq	.+80     	; 0x266 <initPWMFastB+0xb8>
 216:	60 38       	cpi	r22, 0x80	; 128
 218:	71 05       	cpc	r23, r1
 21a:	59 f5       	brne	.+86     	; 0x272 <initPWMFastB+0xc4>
 21c:	18 c0       	rjmp	.+48     	; 0x24e <initPWMFastB+0xa0>
		case 1:
		TCCR2B |= (1 << CS20);        // 001 = clock/1
 21e:	e1 eb       	ldi	r30, 0xB1	; 177
 220:	f0 e0       	ldi	r31, 0x00	; 0
 222:	80 81       	ld	r24, Z
 224:	81 60       	ori	r24, 0x01	; 1
 226:	80 83       	st	Z, r24
		break;
 228:	08 95       	ret
		case 8:
		TCCR2B |= (1 << CS21);        // 010 = clock/8
 22a:	e1 eb       	ldi	r30, 0xB1	; 177
 22c:	f0 e0       	ldi	r31, 0x00	; 0
 22e:	80 81       	ld	r24, Z
 230:	82 60       	ori	r24, 0x02	; 2
 232:	80 83       	st	Z, r24
		break;
 234:	08 95       	ret
		case 32:
		TCCR2B |= (1 << CS21) | (1 << CS20); // 011 = clock/32
 236:	e1 eb       	ldi	r30, 0xB1	; 177
 238:	f0 e0       	ldi	r31, 0x00	; 0
 23a:	80 81       	ld	r24, Z
 23c:	83 60       	ori	r24, 0x03	; 3
 23e:	80 83       	st	Z, r24
		break;
 240:	08 95       	ret
		case 64:
		TCCR2B |= (1 << CS22);        // 100 = clock/64
 242:	e1 eb       	ldi	r30, 0xB1	; 177
 244:	f0 e0       	ldi	r31, 0x00	; 0
 246:	80 81       	ld	r24, Z
 248:	84 60       	ori	r24, 0x04	; 4
 24a:	80 83       	st	Z, r24
		break;
 24c:	08 95       	ret
		case 128:
		TCCR2B |= (1 << CS22) | (1 << CS20); // 101 = clock/128
 24e:	e1 eb       	ldi	r30, 0xB1	; 177
 250:	f0 e0       	ldi	r31, 0x00	; 0
 252:	80 81       	ld	r24, Z
 254:	85 60       	ori	r24, 0x05	; 5
 256:	80 83       	st	Z, r24
		break;
 258:	08 95       	ret
		case 256:
		TCCR2B |= (1 << CS22) | (1 << CS21); // 110 = clock/256
 25a:	e1 eb       	ldi	r30, 0xB1	; 177
 25c:	f0 e0       	ldi	r31, 0x00	; 0
 25e:	80 81       	ld	r24, Z
 260:	86 60       	ori	r24, 0x06	; 6
 262:	80 83       	st	Z, r24
		break;
 264:	08 95       	ret
		case 1024:
		TCCR2B |= (1 << CS22) | (1 << CS21) | (1 << CS20); // 111 = clock/1024
 266:	e1 eb       	ldi	r30, 0xB1	; 177
 268:	f0 e0       	ldi	r31, 0x00	; 0
 26a:	80 81       	ld	r24, Z
 26c:	87 60       	ori	r24, 0x07	; 7
 26e:	80 83       	st	Z, r24
		break;
 270:	08 95       	ret
		default:
		TCCR2B |= (1 << CS22) | (1 << CS21) | (1 << CS20); // Predeterminado: 1024
 272:	e1 eb       	ldi	r30, 0xB1	; 177
 274:	f0 e0       	ldi	r31, 0x00	; 0
 276:	80 81       	ld	r24, Z
 278:	87 60       	ori	r24, 0x07	; 7
 27a:	80 83       	st	Z, r24
 27c:	08 95       	ret

0000027e <updateDutyCycle2>:
	}
}

void updateDutyCycle2(uint8_t ticks2) {
	// Actualiza el OCR2B, OC2B = PD3.
	OCR2B = ticks2;
 27e:	80 93 b4 00 	sts	0x00B4, r24	; 0x8000b4 <__TEXT_REGION_LENGTH__+0x7f80b4>
 282:	08 95       	ret

00000284 <initPWM3_manual>:
static volatile uint8_t pwm3_counter = 0;
// Señal
static volatile uint8_t pwm3_duty    = 0;

void initPWM3_manual(uint16_t top, uint8_t prescalerBits)
{
 284:	9c 01       	movw	r18, r24
	// Configura PB1 como salida del LED
	DDRB |= (1 << DDB1);  
 286:	94 b1       	in	r25, 0x04	; 4
 288:	92 60       	ori	r25, 0x02	; 2
 28a:	94 b9       	out	0x04, r25	; 4

	// Modo CTC: WGM13:0 = 0100, WGM12 = 1
	TCCR1A = 0;
 28c:	10 92 80 00 	sts	0x0080, r1	; 0x800080 <__TEXT_REGION_LENGTH__+0x7f8080>
	TCCR1B = (1 << WGM12) | prescalerBits;  
 290:	68 60       	ori	r22, 0x08	; 8
 292:	60 93 81 00 	sts	0x0081, r22	; 0x800081 <__TEXT_REGION_LENGTH__+0x7f8081>

	// Fija TOP en OCR1A = periodo de interrupción
	OCR1A = top;  
 296:	30 93 89 00 	sts	0x0089, r19	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 29a:	20 93 88 00 	sts	0x0088, r18	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>

	// Habilita interrupción Compare Match A
	TIMSK1 = (1 << OCIE1A);  
 29e:	82 e0       	ldi	r24, 0x02	; 2
 2a0:	80 93 6f 00 	sts	0x006F, r24	; 0x80006f <__TEXT_REGION_LENGTH__+0x7f806f>

	// Inicializa el contador de software
	pwm3_counter = 0;
 2a4:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <pwm3_counter>
	pwm3_duty    = 0;
 2a8:	10 92 01 01 	sts	0x0101, r1	; 0x800101 <pwm3_duty>
 2ac:	08 95       	ret

000002ae <setPWM3_manual>:
}

void setPWM3_manual(uint8_t dutyValor)
{
	// duty a 0–255
	pwm3_duty = dutyValor;
 2ae:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <pwm3_duty>
 2b2:	08 95       	ret

000002b4 <__vector_11>:
}

//se llama cada vez que TCNT1 == OCR1A
ISR(TIMER1_COMPA_vect)
{
 2b4:	1f 92       	push	r1
 2b6:	0f 92       	push	r0
 2b8:	0f b6       	in	r0, 0x3f	; 63
 2ba:	0f 92       	push	r0
 2bc:	11 24       	eor	r1, r1
 2be:	8f 93       	push	r24
 2c0:	9f 93       	push	r25
	// Incrementa ciclo de software (0–255)
	pwm3_counter++;
 2c2:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <pwm3_counter>
 2c6:	8f 5f       	subi	r24, 0xFF	; 255
 2c8:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <pwm3_counter>
	// Comienza en 0 y cada vez que es 0 se enciende
	if (pwm3_counter == 0) {
 2cc:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <pwm3_counter>
 2d0:	81 11       	cpse	r24, r1
 2d2:	04 c0       	rjmp	.+8      	; 0x2dc <__vector_11+0x28>
		PORTB |= (1 << PB1);
 2d4:	85 b1       	in	r24, 0x05	; 5
 2d6:	82 60       	ori	r24, 0x02	; 2
 2d8:	85 b9       	out	0x05, r24	; 5
 2da:	09 c0       	rjmp	.+18     	; 0x2ee <__vector_11+0x3a>
	}
	// Si alcanza el valor de la señal, apaga el LED
	else if (pwm3_counter == pwm3_duty) {
 2dc:	90 91 02 01 	lds	r25, 0x0102	; 0x800102 <pwm3_counter>
 2e0:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <pwm3_duty>
 2e4:	98 13       	cpse	r25, r24
 2e6:	03 c0       	rjmp	.+6      	; 0x2ee <__vector_11+0x3a>
		PORTB &= ~(1 << PB1);
 2e8:	85 b1       	in	r24, 0x05	; 5
 2ea:	8d 7f       	andi	r24, 0xFD	; 253
 2ec:	85 b9       	out	0x05, r24	; 5
	}
}
 2ee:	9f 91       	pop	r25
 2f0:	8f 91       	pop	r24
 2f2:	0f 90       	pop	r0
 2f4:	0f be       	out	0x3f, r0	; 63
 2f6:	0f 90       	pop	r0
 2f8:	1f 90       	pop	r1
 2fa:	18 95       	reti

000002fc <initPWMFastA>:
 *  Author: samur
 */ 
#include "PWM.h"

void initPWMFastA(uint8_t invertido, uint16_t prescaler) {
	DDRD |= (1 << PORTD6); // PD6 como salida PWM
 2fc:	9a b1       	in	r25, 0x0a	; 10
 2fe:	90 64       	ori	r25, 0x40	; 64
 300:	9a b9       	out	0x0a, r25	; 10
	
	// Modo Fast PWM
	TCCR0A |= (1 << WGM01) | (1 << WGM00);
 302:	94 b5       	in	r25, 0x24	; 36
 304:	93 60       	ori	r25, 0x03	; 3
 306:	94 bd       	out	0x24, r25	; 36
	
	// Salida no invertida
	if (invertido == invert) {
 308:	81 30       	cpi	r24, 0x01	; 1
 30a:	21 f4       	brne	.+8      	; 0x314 <initPWMFastA+0x18>
		TCCR0A |= (1 << COM0A1) | (1 << COM0A0);
 30c:	84 b5       	in	r24, 0x24	; 36
 30e:	80 6c       	ori	r24, 0xC0	; 192
 310:	84 bd       	out	0x24, r24	; 36
 312:	03 c0       	rjmp	.+6      	; 0x31a <initPWMFastA+0x1e>
		} else {
		TCCR0A |= (1 << COM0A1);
 314:	84 b5       	in	r24, 0x24	; 36
 316:	80 68       	ori	r24, 0x80	; 128
 318:	84 bd       	out	0x24, r24	; 36
	}
	
	// Configurar prescaler
	TCCR0B &= ~((1 << CS02) | (1 << CS01) | (1 << CS00));
 31a:	85 b5       	in	r24, 0x25	; 37
 31c:	88 7f       	andi	r24, 0xF8	; 248
 31e:	85 bd       	out	0x25, r24	; 37
	switch(prescaler) {
 320:	60 34       	cpi	r22, 0x40	; 64
 322:	71 05       	cpc	r23, r1
 324:	c1 f0       	breq	.+48     	; 0x356 <initPWMFastA+0x5a>
 326:	38 f4       	brcc	.+14     	; 0x336 <initPWMFastA+0x3a>
 328:	61 30       	cpi	r22, 0x01	; 1
 32a:	71 05       	cpc	r23, r1
 32c:	61 f0       	breq	.+24     	; 0x346 <initPWMFastA+0x4a>
 32e:	68 30       	cpi	r22, 0x08	; 8
 330:	71 05       	cpc	r23, r1
 332:	69 f0       	breq	.+26     	; 0x34e <initPWMFastA+0x52>
 334:	1c c0       	rjmp	.+56     	; 0x36e <initPWMFastA+0x72>
 336:	61 15       	cp	r22, r1
 338:	81 e0       	ldi	r24, 0x01	; 1
 33a:	78 07       	cpc	r23, r24
 33c:	81 f0       	breq	.+32     	; 0x35e <initPWMFastA+0x62>
 33e:	61 15       	cp	r22, r1
 340:	74 40       	sbci	r23, 0x04	; 4
 342:	89 f0       	breq	.+34     	; 0x366 <initPWMFastA+0x6a>
 344:	14 c0       	rjmp	.+40     	; 0x36e <initPWMFastA+0x72>
		case 1:    TCCR0B |= (1 << CS00); break;
 346:	85 b5       	in	r24, 0x25	; 37
 348:	81 60       	ori	r24, 0x01	; 1
 34a:	85 bd       	out	0x25, r24	; 37
 34c:	08 95       	ret
		case 8:    TCCR0B |= (1 << CS01); break;
 34e:	85 b5       	in	r24, 0x25	; 37
 350:	82 60       	ori	r24, 0x02	; 2
 352:	85 bd       	out	0x25, r24	; 37
 354:	08 95       	ret
		case 64:   TCCR0B |= (1 << CS01) | (1 << CS00); break;
 356:	85 b5       	in	r24, 0x25	; 37
 358:	83 60       	ori	r24, 0x03	; 3
 35a:	85 bd       	out	0x25, r24	; 37
 35c:	08 95       	ret
		case 256:  TCCR0B |= (1 << CS02); break;
 35e:	85 b5       	in	r24, 0x25	; 37
 360:	84 60       	ori	r24, 0x04	; 4
 362:	85 bd       	out	0x25, r24	; 37
 364:	08 95       	ret
		case 1024: TCCR0B |= (1 << CS02) | (1 << CS00); break;
 366:	85 b5       	in	r24, 0x25	; 37
 368:	85 60       	ori	r24, 0x05	; 5
 36a:	85 bd       	out	0x25, r24	; 37
 36c:	08 95       	ret
		default:   TCCR0B |= (1 << CS02) | (1 << CS00); break;
 36e:	85 b5       	in	r24, 0x25	; 37
 370:	85 60       	ori	r24, 0x05	; 5
 372:	85 bd       	out	0x25, r24	; 37
 374:	08 95       	ret

00000376 <updateDutyCycle>:
	}
}

void updateDutyCycle(uint8_t ticks) {
	OCR0A = ticks; // Ciclo de trabajo
 376:	87 bd       	out	0x27, r24	; 39
 378:	08 95       	ret

0000037a <__umulhisi3>:
 37a:	a2 9f       	mul	r26, r18
 37c:	b0 01       	movw	r22, r0
 37e:	b3 9f       	mul	r27, r19
 380:	c0 01       	movw	r24, r0
 382:	a3 9f       	mul	r26, r19
 384:	70 0d       	add	r23, r0
 386:	81 1d       	adc	r24, r1
 388:	11 24       	eor	r1, r1
 38a:	91 1d       	adc	r25, r1
 38c:	b2 9f       	mul	r27, r18
 38e:	70 0d       	add	r23, r0
 390:	81 1d       	adc	r24, r1
 392:	11 24       	eor	r1, r1
 394:	91 1d       	adc	r25, r1
 396:	08 95       	ret

00000398 <_exit>:
 398:	f8 94       	cli

0000039a <__stop_program>:
 39a:	ff cf       	rjmp	.-2      	; 0x39a <__stop_program>
