TimeQuest Timing Analyzer report for golden_top
Mon Jul 03 17:06:11 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'CLK_SE_AR'
 13. Hold: 'CLK_SE_AR'
 14. Minimum Pulse Width: 'CLK_SE_AR'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; golden_top                                                         ;
; Device Family      ; MAX V                                                              ;
; Device Name        ; 5M1270ZT144I5                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; vert.sdc      ; OK     ; Mon Jul 03 17:06:11 2017 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; CLK_SE_AR  ; Base ; 20.833 ; 48.0 MHz  ; 0.000 ; 10.416 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_SE_AR } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 52.78 MHz ; 52.78 MHz       ; CLK_SE_AR  ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Setup Summary                     ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_SE_AR ; 1.885 ; 0.000         ;
+-----------+-------+---------------+


+-----------------------------------+
; Hold Summary                      ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; CLK_SE_AR ; 0.670 ; 0.000         ;
+-----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+------------------------------------+
; Minimum Pulse Width Summary        ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; CLK_SE_AR ; 10.150 ; 0.000         ;
+-----------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK_SE_AR'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.885 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[7]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.615     ;
; 1.885 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[5]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.615     ;
; 1.885 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[3]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.615     ;
; 1.885 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[1]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.615     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[9]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[10] ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[11] ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.307 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[12] ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.193     ;
; 2.356 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[0]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.144     ;
; 2.356 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.144     ;
; 2.356 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.144     ;
; 2.356 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.144     ;
; 2.356 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.144     ;
; 2.356 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.144     ;
; 2.431 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[0]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.069     ;
; 2.431 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.069     ;
; 2.431 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.069     ;
; 2.431 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.069     ;
; 2.431 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.069     ;
; 2.431 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 18.069     ;
; 2.505 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|dir              ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.995     ;
; 2.505 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[17]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.995     ;
; 2.505 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[15]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.995     ;
; 2.505 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[13]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.995     ;
; 2.505 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[11]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.995     ;
; 2.505 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[9]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.995     ;
; 2.506 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[7]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.994     ;
; 2.506 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[5]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.994     ;
; 2.506 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[3]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.994     ;
; 2.506 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[1]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.994     ;
; 2.668 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[12]   ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.832     ;
; 2.668 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[10]   ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.832     ;
; 2.668 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[9]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.832     ;
; 2.668 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[8]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.832     ;
; 2.668 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[6]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.832     ;
; 2.711 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|state            ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.789     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[0]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[11]   ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[2]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[4]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[3]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[5]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.787 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[7]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.713     ;
; 2.818 ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ; motorCtrlSimple_v2:motorControlBlock[0].mr|step             ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.682     ;
; 2.913 ; motorCtrlSimple_v2:motorControlBlock[0].mr|newPosLoc[15]    ; motorCtrlSimple_v2:motorControlBlock[0].mr|state            ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.587     ;
; 3.031 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[3]  ; motorCtrlSimple_v2:motorControlBlock[8].mr|state            ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.469     ;
; 3.103 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[0]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.397     ;
; 3.103 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[2]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.397     ;
; 3.103 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[4]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.397     ;
; 3.103 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[6]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.397     ;
; 3.103 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[12] ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[9]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.397     ;
; 3.108 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[18] ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[0]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.392     ;
; 3.108 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[18] ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.392     ;
; 3.108 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[18] ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.392     ;
; 3.108 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[18] ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.392     ;
; 3.108 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[18] ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.392     ;
; 3.108 ; motorCtrlSimple_v2:motorControlBlock[8].mr|cur_position[18] ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.392     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[9]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[11] ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.119 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[12] ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.381     ;
; 3.126 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|dir              ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.374     ;
; 3.126 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[17]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.374     ;
; 3.126 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[15]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.374     ;
; 3.126 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[13]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.374     ;
; 3.126 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[11]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.374     ;
; 3.126 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[13] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[9]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.374     ;
; 3.139 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[0]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.361     ;
; 3.139 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.361     ;
; 3.139 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.361     ;
; 3.139 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.361     ;
; 3.139 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.361     ;
; 3.139 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.361     ;
; 3.201 ; uartCmdRecvData[0][22]                                      ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[12]   ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.299     ;
; 3.201 ; uartCmdRecvData[0][22]                                      ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[10]   ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.299     ;
; 3.201 ; uartCmdRecvData[0][22]                                      ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[9]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.299     ;
; 3.201 ; uartCmdRecvData[0][22]                                      ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[8]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.299     ;
; 3.201 ; uartCmdRecvData[0][22]                                      ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[6]    ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.299     ;
; 3.207 ; motorCtrlSimple_v2:motorControlBlock[7].mr|clockCounter[0]  ; motorCtrlSimple_v2:motorControlBlock[7].mr|step             ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.293     ;
; 3.244 ; uartCmdRecvData[0][22]                                      ; motorCtrlSimple_v2:motorControlBlock[0].mr|state            ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.256     ;
; 3.252 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[11] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[7]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.248     ;
; 3.252 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[11] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[5]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.248     ;
; 3.252 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[11] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[3]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.248     ;
; 3.252 ; motorCtrlSimple_v2:motorControlBlock[2].mr|cur_position[11] ; motorCtrlSimple_v2:motorControlBlock[2].mr|newPosLoc[1]     ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.248     ;
; 3.260 ; motorCtrlSimple_v2:motorControlBlock[2].mr|clockCounter[10] ; motorCtrlSimple_v2:motorControlBlock[2].mr|state            ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.240     ;
; 3.313 ; motorCtrlSimple_v2:motorControlBlock[8].mr|newPosLoc[3]     ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[0]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.187     ;
; 3.313 ; motorCtrlSimple_v2:motorControlBlock[8].mr|newPosLoc[3]     ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.187     ;
; 3.313 ; motorCtrlSimple_v2:motorControlBlock[8].mr|newPosLoc[3]     ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.187     ;
; 3.313 ; motorCtrlSimple_v2:motorControlBlock[8].mr|newPosLoc[3]     ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.187     ;
; 3.313 ; motorCtrlSimple_v2:motorControlBlock[8].mr|newPosLoc[3]     ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.187     ;
; 3.313 ; motorCtrlSimple_v2:motorControlBlock[8].mr|newPosLoc[3]     ; motorCtrlSimple_v2:motorControlBlock[8].mr|clockCounter[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.187     ;
; 3.317 ; motorCtrlSimple_v2:motorControlBlock[5].mr|clockCounter[11] ; motorCtrlSimple_v2:motorControlBlock[5].mr|clockCounter[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.183     ;
; 3.317 ; motorCtrlSimple_v2:motorControlBlock[5].mr|clockCounter[11] ; motorCtrlSimple_v2:motorControlBlock[5].mr|clockCounter[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.183     ;
; 3.317 ; motorCtrlSimple_v2:motorControlBlock[5].mr|clockCounter[11] ; motorCtrlSimple_v2:motorControlBlock[5].mr|clockCounter[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 20.833       ; 0.000      ; 17.183     ;
+-------+-------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK_SE_AR'                                                                                                                                                       ;
+-------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.670 ; uartCmd[3]                    ; uartCmdRecvData[0][3]                                     ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[5]                    ; uartCmdRecvData[0][5]                                     ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[7]                    ; uartCmdRecvData[0][7]                                     ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[0][12]        ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[12] ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[0][11]        ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[11] ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[0][10]        ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[10] ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[0][9]         ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[9]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[0][8]         ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[0][6]         ; motorCtrlSimple_v2:motorControlBlock[0].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[23]                   ; uartCmd[15]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[31]                   ; uartCmd[23]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[25]                   ; uartCmd[17]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; async_receiver:RX|RxD_data[1] ; uartCmd[25]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; async_receiver:RX|RxD_data[3] ; async_receiver:RX|RxD_data[2]                             ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[27]                   ; uartCmd[19]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][6]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[29]                   ; uartCmd[21]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][5]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][4]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[9]                    ; uartCmd[1]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[11]                   ; uartCmd[3]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[12]                   ; uartCmd[4]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[13]                   ; uartCmd[5]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[21]                   ; uartCmd[13]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[14]                   ; uartCmd[6]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[16]                   ; uartCmd[8]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][3]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][2]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][1]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][7]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[1][8]         ; motorCtrlSimple_v2:motorControlBlock[1].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][1]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[22]                   ; uartCmd[14]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][2]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[10]                   ; uartCmd[2]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[15]                   ; uartCmd[7]                                                ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][3]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][4]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][5]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][6]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][7]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[2][8]         ; motorCtrlSimple_v2:motorControlBlock[2].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][2]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][1]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][3]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][4]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][5]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][6]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][7]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[3][8]         ; motorCtrlSimple_v2:motorControlBlock[3].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][4]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][3]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][2]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][1]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[24]                   ; uartCmd[16]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][5]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][6]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][7]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[4][8]         ; motorCtrlSimple_v2:motorControlBlock[4].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][6]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][5]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][4]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][3]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][2]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][1]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][7]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[5][8]         ; motorCtrlSimple_v2:motorControlBlock[5].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][8]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][7]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][6]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][5]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][4]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][3]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][2]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[6][1]         ; motorCtrlSimple_v2:motorControlBlock[6].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmd[26]                   ; uartCmd[18]                                               ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][9]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[9]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][8]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][7]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][6]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][5]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][4]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][3]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][2]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[7][1]         ; motorCtrlSimple_v2:motorControlBlock[7].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][11]        ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[11] ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][10]        ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[10] ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][9]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[9]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][8]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[8]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][7]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[7]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][6]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][5]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][4]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[8][3]         ; motorCtrlSimple_v2:motorControlBlock[8].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[9][6]         ; motorCtrlSimple_v2:motorControlBlock[9].mr|dividerLoc[6]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[9][5]         ; motorCtrlSimple_v2:motorControlBlock[9].mr|dividerLoc[5]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[9][4]         ; motorCtrlSimple_v2:motorControlBlock[9].mr|dividerLoc[4]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[9][3]         ; motorCtrlSimple_v2:motorControlBlock[9].mr|dividerLoc[3]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[9][2]         ; motorCtrlSimple_v2:motorControlBlock[9].mr|dividerLoc[2]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
; 0.670 ; uartCmdRecvData[9][1]         ; motorCtrlSimple_v2:motorControlBlock[9].mr|dividerLoc[1]  ; CLK_SE_AR    ; CLK_SE_AR   ; 0.000        ; 0.000      ; 0.891      ;
+-------+-------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'CLK_SE_AR'                                                                                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; DebugPin1~reg0                                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; DebugPin2~reg0                                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; USER_LED0~reg0                                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[10]               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[11]               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[12]               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[13]               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[14]               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[15]               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[2]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[3]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[4]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[5]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[6]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[7]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[8]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|BaudTickGen:tickgen|Acc[9]                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|Filter_cnt[0]                             ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|Filter_cnt[1]                             ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|OversamplingCnt[0]                        ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|OversamplingCnt[1]                        ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|OversamplingCnt[2]                        ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_bit                                   ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[0]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[1]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[2]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[3]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[4]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[5]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[6]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data[7]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_data_ready                            ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_state[0]                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_state[1]                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_state[2]                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_state[3]                              ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_sync[0]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; async_receiver:RX|RxD_sync[1]                               ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[0]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[10]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[11]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[12]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[13]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[14]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[15]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[16]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[17]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[18]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[19]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[1]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[20]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[21]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[22]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[23]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[24]                                                 ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[2]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[3]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[4]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[5]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[6]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[7]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[8]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; counter[9]                                                  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; curMrCtrl[0]                                                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; curMrCtrl[1]                                                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; curMrCtrl[2]                                                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; curMrCtrl[3]                                                ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[0]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[10] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[11] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[12] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[1]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[2]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[3]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[4]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[5]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[6]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[7]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[8]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|clockCounter[9]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[0]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[10] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[11] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[12] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[13] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[14] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[15] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[16] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[17] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[18] ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[1]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[2]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[3]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[4]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[5]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[6]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[7]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[8]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|cur_position[9]  ;
; 10.150 ; 10.416       ; 0.266          ; High Pulse Width ; CLK_SE_AR ; Rise       ; motorCtrlSimple_v2:motorControlBlock[0].mr|dir              ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; UART_RX   ; CLK_SE_AR  ; 3.231 ; 3.231 ; Rise       ; CLK_SE_AR       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; UART_RX   ; CLK_SE_AR  ; -2.677 ; -2.677 ; Rise       ; CLK_SE_AR       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DebugPin1 ; CLK_SE_AR  ; 9.257  ; 9.257  ; Rise       ; CLK_SE_AR       ;
; DebugPin2 ; CLK_SE_AR  ; 9.159  ; 9.159  ; Rise       ; CLK_SE_AR       ;
; USER_LED0 ; CLK_SE_AR  ; 8.528  ; 8.528  ; Rise       ; CLK_SE_AR       ;
; dir[*]    ; CLK_SE_AR  ; 12.906 ; 12.906 ; Rise       ; CLK_SE_AR       ;
;  dir[0]   ; CLK_SE_AR  ; 12.906 ; 12.906 ; Rise       ; CLK_SE_AR       ;
;  dir[1]   ; CLK_SE_AR  ; 12.019 ; 12.019 ; Rise       ; CLK_SE_AR       ;
;  dir[2]   ; CLK_SE_AR  ; 11.231 ; 11.231 ; Rise       ; CLK_SE_AR       ;
;  dir[3]   ; CLK_SE_AR  ; 9.083  ; 9.083  ; Rise       ; CLK_SE_AR       ;
;  dir[4]   ; CLK_SE_AR  ; 9.429  ; 9.429  ; Rise       ; CLK_SE_AR       ;
;  dir[5]   ; CLK_SE_AR  ; 9.094  ; 9.094  ; Rise       ; CLK_SE_AR       ;
;  dir[6]   ; CLK_SE_AR  ; 10.013 ; 10.013 ; Rise       ; CLK_SE_AR       ;
;  dir[7]   ; CLK_SE_AR  ; 8.885  ; 8.885  ; Rise       ; CLK_SE_AR       ;
;  dir[8]   ; CLK_SE_AR  ; 9.232  ; 9.232  ; Rise       ; CLK_SE_AR       ;
;  dir[9]   ; CLK_SE_AR  ; 9.019  ; 9.019  ; Rise       ; CLK_SE_AR       ;
; step[*]   ; CLK_SE_AR  ; 17.020 ; 17.020 ; Rise       ; CLK_SE_AR       ;
;  step[0]  ; CLK_SE_AR  ; 12.319 ; 12.319 ; Rise       ; CLK_SE_AR       ;
;  step[1]  ; CLK_SE_AR  ; 14.121 ; 14.121 ; Rise       ; CLK_SE_AR       ;
;  step[2]  ; CLK_SE_AR  ; 8.875  ; 8.875  ; Rise       ; CLK_SE_AR       ;
;  step[3]  ; CLK_SE_AR  ; 8.916  ; 8.916  ; Rise       ; CLK_SE_AR       ;
;  step[4]  ; CLK_SE_AR  ; 9.613  ; 9.613  ; Rise       ; CLK_SE_AR       ;
;  step[5]  ; CLK_SE_AR  ; 10.232 ; 10.232 ; Rise       ; CLK_SE_AR       ;
;  step[6]  ; CLK_SE_AR  ; 17.020 ; 17.020 ; Rise       ; CLK_SE_AR       ;
;  step[7]  ; CLK_SE_AR  ; 9.023  ; 9.023  ; Rise       ; CLK_SE_AR       ;
;  step[8]  ; CLK_SE_AR  ; 11.820 ; 11.820 ; Rise       ; CLK_SE_AR       ;
;  step[9]  ; CLK_SE_AR  ; 9.061  ; 9.061  ; Rise       ; CLK_SE_AR       ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DebugPin1 ; CLK_SE_AR  ; 9.257  ; 9.257  ; Rise       ; CLK_SE_AR       ;
; DebugPin2 ; CLK_SE_AR  ; 9.159  ; 9.159  ; Rise       ; CLK_SE_AR       ;
; USER_LED0 ; CLK_SE_AR  ; 8.528  ; 8.528  ; Rise       ; CLK_SE_AR       ;
; dir[*]    ; CLK_SE_AR  ; 8.885  ; 8.885  ; Rise       ; CLK_SE_AR       ;
;  dir[0]   ; CLK_SE_AR  ; 12.906 ; 12.906 ; Rise       ; CLK_SE_AR       ;
;  dir[1]   ; CLK_SE_AR  ; 12.019 ; 12.019 ; Rise       ; CLK_SE_AR       ;
;  dir[2]   ; CLK_SE_AR  ; 11.231 ; 11.231 ; Rise       ; CLK_SE_AR       ;
;  dir[3]   ; CLK_SE_AR  ; 9.083  ; 9.083  ; Rise       ; CLK_SE_AR       ;
;  dir[4]   ; CLK_SE_AR  ; 9.429  ; 9.429  ; Rise       ; CLK_SE_AR       ;
;  dir[5]   ; CLK_SE_AR  ; 9.094  ; 9.094  ; Rise       ; CLK_SE_AR       ;
;  dir[6]   ; CLK_SE_AR  ; 10.013 ; 10.013 ; Rise       ; CLK_SE_AR       ;
;  dir[7]   ; CLK_SE_AR  ; 8.885  ; 8.885  ; Rise       ; CLK_SE_AR       ;
;  dir[8]   ; CLK_SE_AR  ; 9.232  ; 9.232  ; Rise       ; CLK_SE_AR       ;
;  dir[9]   ; CLK_SE_AR  ; 9.019  ; 9.019  ; Rise       ; CLK_SE_AR       ;
; step[*]   ; CLK_SE_AR  ; 8.875  ; 8.875  ; Rise       ; CLK_SE_AR       ;
;  step[0]  ; CLK_SE_AR  ; 12.319 ; 12.319 ; Rise       ; CLK_SE_AR       ;
;  step[1]  ; CLK_SE_AR  ; 14.121 ; 14.121 ; Rise       ; CLK_SE_AR       ;
;  step[2]  ; CLK_SE_AR  ; 8.875  ; 8.875  ; Rise       ; CLK_SE_AR       ;
;  step[3]  ; CLK_SE_AR  ; 8.916  ; 8.916  ; Rise       ; CLK_SE_AR       ;
;  step[4]  ; CLK_SE_AR  ; 9.613  ; 9.613  ; Rise       ; CLK_SE_AR       ;
;  step[5]  ; CLK_SE_AR  ; 10.232 ; 10.232 ; Rise       ; CLK_SE_AR       ;
;  step[6]  ; CLK_SE_AR  ; 17.020 ; 17.020 ; Rise       ; CLK_SE_AR       ;
;  step[7]  ; CLK_SE_AR  ; 9.023  ; 9.023  ; Rise       ; CLK_SE_AR       ;
;  step[8]  ; CLK_SE_AR  ; 11.820 ; 11.820 ; Rise       ; CLK_SE_AR       ;
;  step[9]  ; CLK_SE_AR  ; 9.061  ; 9.061  ; Rise       ; CLK_SE_AR       ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; UART_RX    ; UART_TX     ; 7.510 ;    ;    ; 7.510 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; UART_RX    ; UART_TX     ; 7.510 ;    ;    ; 7.510 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_SE_AR  ; CLK_SE_AR ; 36549    ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; CLK_SE_AR  ; CLK_SE_AR ; 36549    ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 24    ; 24   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Jul 03 17:06:09 2017
Info: Command: quartus_sta golden_top -c golden_top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (332104): Reading SDC File: 'vert.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 1.885
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.885         0.000 CLK_SE_AR 
Info (332146): Worst-case hold slack is 0.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.670         0.000 CLK_SE_AR 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.150         0.000 CLK_SE_AR 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Mon Jul 03 17:06:11 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


