gitdir: ../../../../.git/modules/pythondata_cpu_cv32e40p/system_verilog/rtl/riscv-dbg
