library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity Comparador_Maior_Igual_TB is
end Comparador_Maior_Igual_TB;

architecture Behavioral of Comparador_Maior_Igual_TB is
   signal total_inserido : STD_LOGIC_VECTOR(7 downto 0);
   signal preco_produto : STD_LOGIC_VECTOR(7 downto 0);
   signal sinal_maior_igual : STD_LOGIC;
begin
   -- Instanciação do componente Comparador_Maior_Igual
   UUT: entity work.Comparador_Maior_Igual
      port map (
         total_inserido => total_inserido,
         preco_produto => preco_produto,
         sinal_maior_igual => sinal_maior_igual
      );

   -- Processo de teste
   process
   begin
      -- Teste 1: 15 >= 10 (deve ser 1)
      total_inserido <= "00001111";  -- 15
      preco_produto <= "00001010";  -- 10
      wait for 10 ns;
      assert sinal_maior_igual = '1' report "Erro no Teste 1" severity error;

      -- Teste 2: 5 >= 10 (deve ser 0)
      total_inserido <= "00000101";  -- 5
      preco_produto <= "00001010";  -- 10
      wait for 10 ns;
      assert sinal_maior_igual = '0' report "Erro no Teste 2" severity error;

      -- Finaliza o teste
      wait;
   end process;
end Behavioral;