TimeQuest Timing Analyzer report for dpram
Sat Nov 16 23:28:49 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clk'
 27. Slow 1200mV 0C Model Hold: 'Clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clk'
 40. Fast 1200mV 0C Model Hold: 'Clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name      ; dpram                                               ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE10F17C8                                        ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.36 MHz ; 237.36 MHz      ; Clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -3.213 ; -286.443           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.405 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.201 ; -249.592                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                          ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.213 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.638      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.118 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.038      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.100 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.525      ;
; -3.079 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.997      ;
; -3.079 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.997      ;
; -3.079 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.997      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.078 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.503      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.046 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.471      ;
; -3.026 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.944      ;
; -3.026 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.944      ;
; -3.026 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.944      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.985 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.905      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.949 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.869      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.946 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.866      ;
; -2.920 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.838      ;
; -2.920 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.838      ;
; -2.920 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.838      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.895 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.815      ;
; -2.885 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.803      ;
; -2.885 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.803      ;
; -2.885 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.803      ;
; -2.876 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.794      ;
; -2.876 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.794      ;
; -2.876 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.794      ;
; -2.872 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.790      ;
; -2.872 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.790      ;
; -2.872 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.790      ;
; -2.841 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.759      ;
; -2.841 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.759      ;
; -2.841 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.083     ; 3.759      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.831 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.576     ; 3.256      ;
; -2.828 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.748      ;
; -2.828 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.748      ;
; -2.828 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.748      ;
; -2.828 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.748      ;
; -2.828 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.748      ;
; -2.828 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.748      ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                                                                 ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.142      ;
; 0.405 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[5]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.142      ;
; 0.405 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[6]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.142      ;
; 0.409 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[0]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.146      ;
; 0.410 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[1]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.147      ;
; 0.411 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[4]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.148      ;
; 0.412 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[2]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.149      ;
; 0.434 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.449 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[7]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.483      ; 1.186      ;
; 0.453 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0] ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx_byte:u_uart_tx_byte|Uart_state         ; uart_tx_byte:u_uart_tx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send      ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; key_filter:u_key_filter|key_state              ; key_filter:u_key_filter|key_state                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0] ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx_byte:u_uart_rx_byte|Uart_state         ; uart_rx_byte:u_uart_rx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.777      ;
; 0.485 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.777      ;
; 0.487 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.779      ;
; 0.488 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.101      ; 0.801      ;
; 0.493 ; key_filter:u_key_filter|cntr[19]               ; key_filter:u_key_filter|cntr[19]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.493 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.493 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.785      ;
; 0.501 ; uart_rx_byte:u_uart_rx_byte|s0_uart_rx         ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx                                                                             ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.793      ;
; 0.504 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]  ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.508 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]   ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7] ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7] ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.511 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0      ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r1                                                                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.526 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0] ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.175      ;
; 0.526 ; key_filter:u_key_filter|state.FILTER_RELEASE   ; key_filter:u_key_filter|key_state                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx         ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0                                                                          ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.538 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[2] ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.395      ; 1.187      ;
; 0.550 ; key_filter:u_key_filter|key_in_r2              ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.843      ;
; 0.622 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.576      ; 1.410      ;
; 0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.576      ; 1.419      ;
; 0.632 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.575      ; 1.419      ;
; 0.633 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.575      ; 1.420      ;
; 0.639 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.576      ; 1.427      ;
; 0.640 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.575      ; 1.427      ;
; 0.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.576      ; 1.429      ;
; 0.654 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.576      ; 1.442      ;
; 0.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.576      ; 1.451      ;
; 0.690 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[7]         ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done                                                                           ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.983      ;
; 0.693 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_we_reg       ; Clk          ; Clk         ; 0.000        ; 0.477      ; 1.424      ;
; 0.697 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.FILTER_RELEASE                                                                       ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.990      ;
; 0.699 ; key_filter:u_key_filter|key_in_s0              ; key_filter:u_key_filter|key_in_s1                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.992      ;
; 0.707 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.DOWN                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.711 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.729 ; key_filter:u_key_filter|key_state              ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.022      ;
; 0.730 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.099      ; 1.041      ;
; 0.731 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.099      ; 1.042      ;
; 0.734 ; key_filter:u_key_filter|key_state              ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en                                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.027      ;
; 0.739 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx         ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.577      ; 1.528      ;
; 0.740 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en ; uart_tx_byte:u_uart_tx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; key_filter:u_key_filter|cntr[9]                ; key_filter:u_key_filter|cntr[9]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; key_filter:u_key_filter|cntr[7]                ; key_filter:u_key_filter|cntr[7]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; key_filter:u_key_filter|cntr[5]                ; key_filter:u_key_filter|cntr[5]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; key_filter:u_key_filter|cntr[13]               ; key_filter:u_key_filter|cntr[13]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; key_filter:u_key_filter|cntr[15]               ; key_filter:u_key_filter|cntr[15]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.101      ; 1.059      ;
; 0.747 ; key_filter:u_key_filter|cntr[12]               ; key_filter:u_key_filter|cntr[12]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; key_filter:u_key_filter|cntr[8]                ; key_filter:u_key_filter|cntr[8]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; key_filter:u_key_filter|cntr[3]                ; key_filter:u_key_filter|cntr[3]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; key_filter:u_key_filter|cntr[1]                ; key_filter:u_key_filter|cntr[1]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; key_filter:u_key_filter|cntr[17]               ; key_filter:u_key_filter|cntr[17]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; key_filter:u_key_filter|cntr[16]               ; key_filter:u_key_filter|cntr[16]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; key_filter:u_key_filter|cntr[6]                ; key_filter:u_key_filter|cntr[6]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; key_filter:u_key_filter|cntr[4]                ; key_filter:u_key_filter|cntr[4]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.041      ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clk   ; Rise       ; Clk                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cnt_full                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[0]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[10]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[11]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[12]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[13]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[14]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[15]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[16]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[17]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[18]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[19]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[2]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[3]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[4]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[5]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[6]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[7]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[8]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[9]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|en_cnt                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_flag                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_r1                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_r2                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_s0                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_s1                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_state                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.DOWN                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.FILTER_RELEASE                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.IDLE                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[1]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[2]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[3]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[4]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[5]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[6]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[1]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[2]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[3]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[4]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[5]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[6]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[6]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[7]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_state                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_cnt[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_clk                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[10]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[11]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s0_uart_rx                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r1                                                                          ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Key_in    ; Clk        ; -0.188 ; -0.001 ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; 3.145  ; 3.391  ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Key_in    ; Clk        ; 0.565  ; 0.371  ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; -2.653 ; -2.889 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 8.612 ; 8.736 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 8.306 ; 8.427 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 254.39 MHz ; 238.04 MHz      ; Clk        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.931 ; -253.918          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.201 ; -249.592                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                           ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.931 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.397      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.845 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.823 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.751      ;
; -2.823 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.751      ;
; -2.823 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.751      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.811 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.277      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.805 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.271      ;
; -2.776 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.704      ;
; -2.776 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.704      ;
; -2.776 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.704      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.747 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.213      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.695 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.624      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.663 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.592      ;
; -2.647 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.647 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.647 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.575      ;
; -2.646 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.574      ;
; -2.646 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.574      ;
; -2.646 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.574      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.641 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.570      ;
; -2.629 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.557      ;
; -2.629 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.557      ;
; -2.629 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.557      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.624 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.553      ;
; -2.600 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.528      ;
; -2.600 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.528      ;
; -2.600 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.528      ;
; -2.599 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.527      ;
; -2.599 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.527      ;
; -2.599 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.527      ;
; -2.582 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.510      ;
; -2.582 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.510      ;
; -2.582 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.074     ; 3.510      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.562 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.536     ; 3.028      ;
; -2.554 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.483      ;
; -2.554 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.483      ;
; -2.554 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.483      ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                                  ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.388 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.046      ;
; 0.388 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[5]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.046      ;
; 0.388 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[6]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.046      ;
; 0.392 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[0]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.050      ;
; 0.393 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[1]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.051      ;
; 0.393 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[2]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.051      ;
; 0.393 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[4]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.051      ;
; 0.401 ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0] ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0] ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx_byte:u_uart_tx_byte|Uart_state         ; uart_tx_byte:u_uart_tx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send      ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx_byte:u_uart_rx_byte|Uart_state         ; uart_rx_byte:u_uart_rx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; key_filter:u_key_filter|key_state              ; key_filter:u_key_filter|key_state                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.428 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[7]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.428      ; 1.086      ;
; 0.431 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.716      ;
; 0.448 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.716      ;
; 0.450 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.736      ;
; 0.450 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.718      ;
; 0.456 ; key_filter:u_key_filter|cntr[19]               ; key_filter:u_key_filter|cntr[19]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.723      ;
; 0.456 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.458 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.725      ;
; 0.468 ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7] ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.468 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]   ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7] ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; uart_rx_byte:u_uart_rx_byte|s0_uart_rx         ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx                                                                             ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]  ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.480 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0      ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r1                                                                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.489 ; key_filter:u_key_filter|state.FILTER_RELEASE   ; key_filter:u_key_filter|key_state                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.756      ;
; 0.492 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx         ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0                                                                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.496 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0] ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.073      ;
; 0.507 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[2] ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.347      ; 1.084      ;
; 0.520 ; key_filter:u_key_filter|key_in_r2              ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.787      ;
; 0.565 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.296      ;
; 0.569 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.534      ; 1.298      ;
; 0.575 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.306      ;
; 0.578 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.309      ;
; 0.580 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.534      ; 1.309      ;
; 0.581 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.534      ; 1.310      ;
; 0.582 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.313      ;
; 0.587 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.318      ;
; 0.600 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.331      ;
; 0.623 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx         ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.543      ; 1.361      ;
; 0.642 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_we_reg       ; Clk          ; Clk         ; 0.000        ; 0.423      ; 1.295      ;
; 0.645 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[7]         ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done                                                                           ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; key_filter:u_key_filter|key_in_s0              ; key_filter:u_key_filter|key_in_s1                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.653 ; key_filter:u_key_filter|key_state              ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en                                                                     ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; key_filter:u_key_filter|key_state              ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.921      ;
; 0.655 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.FILTER_RELEASE                                                                       ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.922      ;
; 0.667 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.DOWN                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.934      ;
; 0.670 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.937      ;
; 0.675 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.536      ; 1.406      ;
; 0.677 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.534      ; 1.406      ;
; 0.679 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.964      ;
; 0.680 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.090      ; 0.965      ;
; 0.688 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.688 ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en ; uart_tx_byte:u_uart_tx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.688 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.534      ; 1.417      ;
; 0.690 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; key_filter:u_key_filter|cntr[13]               ; key_filter:u_key_filter|cntr[13]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; key_filter:u_key_filter|cntr[9]                ; key_filter:u_key_filter|cntr[9]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.692 ; key_filter:u_key_filter|cntr[7]                ; key_filter:u_key_filter|cntr[7]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; key_filter:u_key_filter|cntr[5]                ; key_filter:u_key_filter|cntr[5]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.694 ; key_filter:u_key_filter|cntr[15]               ; key_filter:u_key_filter|cntr[15]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; key_filter:u_key_filter|cntr[3]                ; key_filter:u_key_filter|cntr[3]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.980      ;
; 0.694 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.091      ; 0.980      ;
; 0.696 ; key_filter:u_key_filter|cntr[16]               ; key_filter:u_key_filter|cntr[16]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; key_filter:u_key_filter|cntr[6]                ; key_filter:u_key_filter|cntr[6]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; key_filter:u_key_filter|cntr[1]                ; key_filter:u_key_filter|cntr[1]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.963      ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clk   ; Rise       ; Clk                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cnt_full                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[0]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[10]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[11]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[12]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[13]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[14]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[15]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[16]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[17]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[18]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[19]                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[1]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[2]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[3]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[4]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[5]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[6]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[7]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[8]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[9]                                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|en_cnt                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_flag                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_r1                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_r2                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_s0                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_s1                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_state                                                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.DOWN                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.FILTER_RELEASE                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.IDLE                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[1]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[2]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[3]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[4]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[5]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[6]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[1]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[2]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[3]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[4]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[5]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[6]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7]                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[6]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[7]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_state                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_cnt[1]                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_clk                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[0]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[10]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[11]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[1]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[2]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[4]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[5]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[6]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[7]                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s0_uart_rx                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r1                                                                          ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Key_in    ; Clk        ; -0.179 ; 0.093 ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; 2.826  ; 2.907 ; Rise       ; Clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Key_in    ; Clk        ; 0.518  ; 0.247  ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; -2.383 ; -2.462 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 7.772 ; 8.051 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 7.477 ; 7.745 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -0.743 ; -42.791           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.137 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -165.764                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                           ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.743 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.694      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.703 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.454      ;
; -0.694 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.642      ;
; -0.694 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.642      ;
; -0.694 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.642      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.684 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.435      ;
; -0.678 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.626      ;
; -0.678 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.626      ;
; -0.678 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.626      ;
; -0.677 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.625      ;
; -0.677 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.625      ;
; -0.677 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.625      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.667 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.418      ;
; -0.663 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.611      ;
; -0.663 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.611      ;
; -0.663 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.611      ;
; -0.661 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.609      ;
; -0.661 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.609      ;
; -0.661 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.609      ;
; -0.659 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.607      ;
; -0.659 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.607      ;
; -0.659 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.607      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.650 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.236     ; 1.401      ;
; -0.647 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.647 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.595      ;
; -0.643 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.591      ;
; -0.643 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.591      ;
; -0.643 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0] ; Clk          ; Clk         ; 1.000        ; -0.039     ; 1.591      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.633 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11] ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.584      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.631 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.622 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.571      ;
; -0.622 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.571      ;
; -0.622 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]       ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0] ; Clk          ; Clk         ; 1.000        ; -0.038     ; 1.571      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.614 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.565      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]  ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[1]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]   ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.607 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]  ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.037     ; 1.557      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[9]   ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
; -0.598 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]  ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]  ; Clk          ; Clk         ; 1.000        ; -0.036     ; 1.549      ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                                  ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.465      ;
; 0.138 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[6]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.466      ;
; 0.140 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[1]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.468      ;
; 0.140 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[2]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.468      ;
; 0.140 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[4]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.468      ;
; 0.145 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[5]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.473      ;
; 0.148 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[0]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.476      ;
; 0.165 ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[7]    ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.224      ; 0.493      ;
; 0.179 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0] ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0] ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx_byte:u_uart_rx_byte|Uart_state         ; uart_rx_byte:u_uart_rx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx_byte:u_uart_tx_byte|Uart_state         ; uart_tx_byte:u_uart_tx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send      ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; key_filter:u_key_filter|key_state              ; key_filter:u_key_filter|key_state                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; uart_rx_byte:u_uart_rx_byte|s0_uart_rx         ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[2][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]  ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.324      ;
; 0.196 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[1][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.197 ; key_filter:u_key_filter|cntr[19]               ; key_filter:u_key_filter|cntr[19]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.198 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0] ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.480      ;
; 0.198 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0      ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r1                                                                          ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.203 ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7] ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.203 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]   ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7] ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.206 ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[2] ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.178      ; 0.488      ;
; 0.206 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx         ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0                                                                          ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.221 ; key_filter:u_key_filter|state.FILTER_RELEASE   ; key_filter:u_key_filter|key_state                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.341      ;
; 0.237 ; key_filter:u_key_filter|key_in_r2              ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.357      ;
; 0.254 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[11]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.260 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.580      ;
; 0.260 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[5]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.580      ;
; 0.266 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.586      ;
; 0.267 ; key_filter:u_key_filter|key_in_s0              ; key_filter:u_key_filter|key_in_s1                                                                                  ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.587      ;
; 0.269 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[10]   ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[12]                                                                       ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.589      ;
; 0.270 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[2]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[3]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.590      ;
; 0.276 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[0]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[1]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.596      ;
; 0.276 ; key_filter:u_key_filter|key_state              ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en                                                                     ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.396      ;
; 0.277 ; key_filter:u_key_filter|key_state              ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.279 ; uart_rx_byte:u_uart_rx_byte|bps_cnt[7]         ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done                                                                           ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[4]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.236      ; 0.599      ;
; 0.287 ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx         ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][0]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.235      ; 0.606      ;
; 0.290 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.DOWN                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.292 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[6][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.421      ;
; 0.294 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; key_filter:u_key_filter|cntr[9]                ; key_filter:u_key_filter|cntr[9]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[0][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[3][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; key_filter:u_key_filter|key_in_r1              ; key_filter:u_key_filter|state.FILTER_RELEASE                                                                       ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; key_filter:u_key_filter|cntr[13]               ; key_filter:u_key_filter|cntr[13]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; key_filter:u_key_filter|cntr[7]                ; key_filter:u_key_filter|cntr[7]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[4][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][1]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[5][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en ; uart_tx_byte:u_uart_tx_byte|Uart_state                                                                             ; Clk          ; Clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[7]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.426      ;
; 0.297 ; key_filter:u_key_filter|cntr[5]                ; key_filter:u_key_filter|cntr[5]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; key_filter:u_key_filter|cntr[3]                ; key_filter:u_key_filter|cntr[3]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]    ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; key_filter:u_key_filter|cntr[15]               ; key_filter:u_key_filter|cntr[15]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; key_filter:u_key_filter|cntr[8]                ; key_filter:u_key_filter|cntr[8]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; key_filter:u_key_filter|cntr[6]                ; key_filter:u_key_filter|cntr[6]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; key_filter:u_key_filter|cntr[1]                ; key_filter:u_key_filter|cntr[1]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][1]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]    ; uart_tx_byte:u_uart_tx_byte|baud_div_cnt[6]                                                                        ; Clk          ; Clk         ; 0.000        ; 0.045      ; 0.427      ;
; 0.299 ; key_filter:u_key_filter|cntr[17]               ; key_filter:u_key_filter|cntr[17]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; key_filter:u_key_filter|cntr[16]               ; key_filter:u_key_filter|cntr[16]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; key_filter:u_key_filter|cntr[12]               ; key_filter:u_key_filter|cntr[12]                                                                                   ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; key_filter:u_key_filter|cntr[4]                ; key_filter:u_key_filter|cntr[4]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; key_filter:u_key_filter|cntr[2]                ; key_filter:u_key_filter|cntr[2]                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][0]  ; uart_rx_byte:u_uart_rx_byte|uart_byte_r[7][2]                                                                      ; Clk          ; Clk         ; 0.000        ; 0.037      ; 0.420      ;
+-------+------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clk   ; Rise       ; Clk                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|q_b[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; ip_dpram:u_ip_dpram|altsyncram:altsyncram_component|altsyncram_ufn1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cnt_full                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[10]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[11]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[12]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[13]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[14]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[15]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[16]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[17]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[18]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[19]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|cntr[9]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|en_cnt                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_flag                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_r1                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_r2                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_s0                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_in_s1                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|key_state                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.DOWN                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.FILTER_DOWN                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.FILTER_RELEASE                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; key_filter:u_key_filter|state.IDLE                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|Uart_send_en                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|do_send                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[4]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[5]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[6]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|rdaddress[7]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[0]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[1]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[2]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[3]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[4]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[5]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[6]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_dpram_ctrl:u_uart_dpram_ctrl|wraddress[7]                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_byte[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_rx_done                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|Uart_state                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_cnt[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_clk                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[10]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[11]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[12]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[8]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|baud_div_cnt[9]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[0]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[1]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[2]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[3]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[4]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[5]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[6]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|bps_cnt[7]                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s0_uart_rx                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r0                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clk   ; Rise       ; uart_rx_byte:u_uart_rx_byte|s1_uart_rx_r1                                                                          ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Key_in    ; Clk        ; -0.052 ; 0.261 ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; 1.466  ; 2.098 ; Rise       ; Clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Key_in    ; Clk        ; 0.215  ; -0.107 ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; -1.250 ; -1.871 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 4.236 ; 4.050 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 4.093 ; 3.915 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.213   ; 0.137 ; N/A      ; N/A     ; -3.201              ;
;  Clk             ; -3.213   ; 0.137 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -286.443 ; 0.0   ; 0.0      ; 0.0     ; -249.592            ;
;  Clk             ; -286.443 ; 0.000 ; N/A      ; N/A     ; -249.592            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; Key_in    ; Clk        ; -0.052 ; 0.261 ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; 3.145  ; 3.391 ; Rise       ; Clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Key_in    ; Clk        ; 0.565  ; 0.371  ; Rise       ; Clk             ;
; Uart_rx   ; Clk        ; -1.250 ; -1.871 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 8.612 ; 8.736 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Uart_tx   ; Clk        ; 4.093 ; 3.915 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Key_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 2043     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 2043     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 142   ; 142  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Sat Nov 16 23:28:47 2019
Info: Command: quartus_sta dpram -c dpram
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dpram.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.213            -286.443 Clk 
Info (332146): Worst-case hold slack is 0.405
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.405               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -249.592 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.931
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.931            -253.918 Clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -249.592 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.743
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.743             -42.791 Clk 
Info (332146): Worst-case hold slack is 0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.137               0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -165.764 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4709 megabytes
    Info: Processing ended: Sat Nov 16 23:28:49 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


