module add (
    output io_led2[8],
    input io_dip [3][8],
    output z,
    output v,
    output n    
  ) {
    
  sig result[9];
  
  always {
    if(io_dip[2][0] == 0){
      result = io_dip[1] +io_dip[0];
    }else{
      result = io_dip[1] - io_dip[0];  
    }
      io_led2 = result[7-:8];

    if(result == 0) z = 1;
    else z = 0;
    v = (io_dip[0][7] && io_dip[1][7] && (~result[7])) || ((~io_dip[0][7]) && (~io_dip[1][7]) && result[7]);
    n = result[7];

  }
}
