# 计算机硬件系统设计

> 本课程资料来源于中国大学mooc网课程：
>
> [计算机硬件系统设计](https://www.icourse163.org/course/HUST-1205809816)

## 第一章



### 1.2险象

简单来说就是**组合逻辑**中，信号到达同一个地方（元件）的路径不一样，于是经历的时间（延迟）也不一样，这种现象也叫信号的竞争，这可能会导致毛刺（突变信号）的产生而导致输出错误，这就叫险象。

<img src="计算机硬件系统设计.assets/image-20200801202534262.png" alt="image-20200801202534262" style="zoom: 50%;" />

再Logisim中以一个与门为例，输入由高电平变为低电平时，会导致计数器计数+1，这是由于下方的信号信号传递到与门的时间比上方的长，当上方导线变为1时，下方仍然会保持一段时间的1（因为经过了一个非门）。

**如何消除竞争？**

使得信号的两条路径一致/相近。

在Logisim中，可以给上方的信号路径中增加一个缓冲器，或者把下方的非门集成到与门中。实际中这两种方法不一定有效。





## 第二章 

### 2.1 组合逻辑电路



组合逻辑电路的特点：

<img src="计算机硬件系统设计.assets/image-20200807213137335.png" alt="image-20200807213137335" style="zoom: 50%;" />

时间延迟最小的输出信号的路径称为**最短路径**，延迟最长的则称为**关键路径**。

竞争是针对输入信号而言的，险象是针对输出信号而言的。



组合逻辑电路的设计：

<img src="计算机硬件系统设计.assets/image-20200807213648665.png" alt="image-20200807213648665" style="zoom:50%;" />



### 2.2 同步时序逻辑电路

#### 组合逻辑和时序逻辑的区别

**组合逻辑电路：**任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

**时序逻辑电路：**任意时刻的输出不仅取决于当时的输入，还取决于电路原来的状态。（具有**记忆功能**）

同步时序中的同步指的就是各个部分的时钟具有确定的因果关系，异步指的就是各个部分的时钟之间没有因果关系。

状态机就是一个同步时序逻辑电路。

状态机原理图：

<img src="计算机硬件系统设计.assets/image-20200808182907239.png" alt="image-20200808182907239" style="zoom:50%;" />

这个图表示的是米里型状态机 ，因为输出与输入有关。若输出与输入无关，则为摩尔型状态机。

更细分后的图如下：

<img src="计算机硬件系统设计.assets/image-20200808180931845.png" alt="image-20200808180931845" style="zoom:50%;" />

特点：

<img src="计算机硬件系统设计.assets/image-20200808180845139.png" alt="image-20200808180845139" style="zoom: 50%;" />

设计流程：

<img src="计算机硬件系统设计.assets/image-20200808180910207.png" alt="image-20200808180910207" style="zoom:50%;" />





### 2.3 小型数字系统设计

数字系统一般包括两个部分：**数据通路**（执行部分）和**控制单元** 。

较复杂的数字系统的设计方法：**模块化、层次化**。这与较复杂软件系统的设计方法一致。



设计流程：

