TimeQuest Timing Analyzer report for loop_back_verilog
Mon Jun 18 17:39:52 2018
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'rx_inclock'
 13. Slow 1200mV 85C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'tx_inclock'
 15. Slow 1200mV 85C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'
 16. Slow 1200mV 85C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 17. Slow 1200mV 85C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'
 18. Slow 1200mV 85C Model Hold: 'rx_inclock'
 19. Slow 1200mV 85C Model Hold: 'tx_inclock'
 20. Slow 1200mV 85C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'
 21. Slow 1200mV 85C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 22. Slow 1200mV 85C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'
 23. Slow 1200mV 85C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 24. Slow 1200mV 85C Model Metastability Summary
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'rx_inclock'
 32. Slow 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'tx_inclock'
 34. Slow 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'
 35. Slow 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 36. Slow 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'
 37. Slow 1200mV 0C Model Hold: 'rx_inclock'
 38. Slow 1200mV 0C Model Hold: 'tx_inclock'
 39. Slow 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'
 40. Slow 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 41. Slow 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'
 42. Slow 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 43. Slow 1200mV 0C Model Metastability Summary
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'rx_inclock'
 50. Fast 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 51. Fast 1200mV 0C Model Setup: 'tx_inclock'
 52. Fast 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'
 53. Fast 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 54. Fast 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'
 55. Fast 1200mV 0C Model Hold: 'rx_inclock'
 56. Fast 1200mV 0C Model Hold: 'tx_inclock'
 57. Fast 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'
 58. Fast 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'
 59. Fast 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'
 60. Fast 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'
 61. Fast 1200mV 0C Model Metastability Summary
 62. Multicorner Timing Analysis Summary
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths Summary
 73. Clock Status Summary
 74. Unconstrained Input Ports
 75. Unconstrained Output Ports
 76. Unconstrained Input Ports
 77. Unconstrained Output Ports
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; loop_back_verilog                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+--------------------------------------------------------------+----------------------------------------------------------------+
; Clock Name                                                 ; Type      ; Period ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                       ; Targets                                                        ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+--------------------------------------------------------------+----------------------------------------------------------------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; -2.500 ; 2.500  ; 50.00      ; 1         ; 2           ; -90.0 ;        ;           ;            ; false    ; rx_inclock ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ; { rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] } ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; -2.500 ; 7.500  ; 50.00      ; 1         ; 1           ; -45.0 ;        ;           ;            ; false    ; rx_inclock ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0] ; { rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] } ;
; rx_inclock                                                 ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                              ; { rx_inclock }                                                 ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; -2.500 ; 2.500  ; 50.00      ; 1         ; 2           ; -90.0 ;        ;           ;            ; false    ; tx_inclock ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|inclk[0] ; { tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] } ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; -2.500 ; 7.500  ; 50.00      ; 1         ; 1           ; -45.0 ;        ;           ;            ; false    ; tx_inclock ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|inclk[0] ; { tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] } ;
; tx_inclock                                                 ; Base      ; 20.000 ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                              ; { tx_inclock }                                                 ;
+------------------------------------------------------------+-----------+--------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+--------------------------------------------------------------+----------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                          ;
+-------------+-----------------+------------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                 ; Note                                           ;
+-------------+-----------------+------------------------------------------------------------+------------------------------------------------+
; 141.36 MHz  ; 141.36 MHz      ; tx_inclock                                                 ;                                                ;
; 186.99 MHz  ; 186.99 MHz      ; rx_inclock                                                 ;                                                ;
; 433.65 MHz  ; 433.65 MHz      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;                                                ;
; 512.82 MHz  ; 500.0 MHz       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; limit due to minimum period restriction (tmin) ;
; 1377.41 MHz ; 500.0 MHz       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                 ;
+------------------------------------------------------------+--------+---------------+
; Clock                                                      ; Slack  ; End Point TNS ;
+------------------------------------------------------------+--------+---------------+
; rx_inclock                                                 ; 0.756  ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.106  ; 0.000         ;
; tx_inclock                                                 ; 6.463  ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 7.822  ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 8.539  ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 13.886 ; 0.000         ;
+------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                 ;
+------------------------------------------------------------+-------+---------------+
; Clock                                                      ; Slack ; End Point TNS ;
+------------------------------------------------------------+-------+---------------+
; rx_inclock                                                 ; 0.357 ; 0.000         ;
; tx_inclock                                                 ; 0.358 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.361 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.373 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.376 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.404 ; 0.000         ;
+------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------------------+-------+---------------+
; Clock                                                      ; Slack ; End Point TNS ;
+------------------------------------------------------------+-------+---------------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.747 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 4.747 ; 0.000         ;
; rx_inclock                                                 ; 9.633 ; 0.000         ;
; tx_inclock                                                 ; 9.637 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 9.747 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 9.748 ; 0.000         ;
+------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_inclock'                                                                                                                                                                                 ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node          ; Launch Clock                                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.756 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.645      ;
; 0.763 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.638      ;
; 0.901 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.500      ;
; 0.984 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.417      ;
; 0.992 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.409      ;
; 1.051 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.350      ;
; 1.167 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.234      ;
; 1.280 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 2.121      ;
; 1.578 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; sub_0_rx[5]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.819      ;
; 1.603 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.798      ;
; 1.626 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.775      ;
; 1.636 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.765      ;
; 1.661 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.740      ;
; 1.698 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.703      ;
; 1.732 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.669      ;
; 1.739 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.662      ;
; 1.755 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.646      ;
; 1.765 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.636      ;
; 1.771 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.630      ;
; 1.772 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.629      ;
; 1.778 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.623      ;
; 1.786 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.615      ;
; 1.801 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.600      ;
; 1.801 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.600      ;
; 1.808 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.593      ;
; 1.808 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.593      ;
; 1.844 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.557      ;
; 1.899 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.502      ;
; 1.910 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.491      ;
; 1.916 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.485      ;
; 1.946 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.455      ;
; 1.946 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.455      ;
; 1.946 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.455      ;
; 1.953 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.448      ;
; 1.957 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.444      ;
; 2.030 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.371      ;
; 2.037 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.364      ;
; 2.052 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; sub_0_rx[3]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.345      ;
; 2.056 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; sub_0_rx[6]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.341      ;
; 2.057 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; sub_0_rx[1]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.340      ;
; 2.059 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; sub_0_rx[4]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.338      ;
; 2.067 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; sub_0_rx[0]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.330      ;
; 2.068 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.333      ;
; 2.068 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.333      ;
; 2.071 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.330      ;
; 2.072 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; sub_0_rx[7]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.325      ;
; 2.072 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; sub_0_rx[2]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.982      ; 1.325      ;
; 2.074 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.986      ; 1.327      ;
; 7.326 ; state_rx.t2                                                                ; rx_data_align    ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.226     ; 2.443      ;
; 7.555 ; state_rx.t1                                                                ; rx_data_align    ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.226     ; 2.214      ;
; 7.574 ; state_rx.t4                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.191      ;
; 7.575 ; state_rx.t4                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.190      ;
; 7.577 ; state_rx.t4                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.188      ;
; 7.577 ; state_rx.t4                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.188      ;
; 7.579 ; state_rx.t4                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.186      ;
; 7.585 ; state_rx.t4                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.180      ;
; 7.587 ; state_rx.t4                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.178      ;
; 7.588 ; state_rx.t4                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 2.177      ;
; 7.898 ; state_rx.t5                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.867      ;
; 7.899 ; state_rx.t5                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.866      ;
; 7.901 ; state_rx.t5                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.864      ;
; 7.901 ; state_rx.t5                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.864      ;
; 7.903 ; state_rx.t5                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.862      ;
; 7.909 ; state_rx.t5                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.856      ;
; 7.911 ; state_rx.t5                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.854      ;
; 7.912 ; state_rx.t5                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.853      ;
; 7.959 ; state_rx.t4                                                                ; align_done       ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.226     ; 1.810      ;
; 7.974 ; state_rx.t7                                                                ; enq_rx           ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.791      ;
; 7.991 ; state_rx.t6                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.774      ;
; 7.992 ; state_rx.t6                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.773      ;
; 7.994 ; state_rx.t6                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.771      ;
; 7.994 ; state_rx.t6                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.771      ;
; 7.996 ; state_rx.t6                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.769      ;
; 8.002 ; state_rx.t6                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.763      ;
; 8.004 ; state_rx.t6                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.761      ;
; 8.005 ; state_rx.t6                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.760      ;
; 8.016 ; state_rx.t6                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.749      ;
; 8.018 ; state_rx.t6                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.747      ;
; 8.018 ; state_rx.t6                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.747      ;
; 8.020 ; state_rx.t6                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.745      ;
; 8.022 ; state_rx.t6                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.743      ;
; 8.023 ; state_rx.t6                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.742      ;
; 8.023 ; state_rx.t6                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.742      ;
; 8.025 ; state_rx.t6                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.740      ;
; 8.172 ; state_rx.t5                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.593      ;
; 8.174 ; state_rx.t5                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.591      ;
; 8.174 ; state_rx.t5                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.591      ;
; 8.176 ; state_rx.t5                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.589      ;
; 8.178 ; state_rx.t5                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.587      ;
; 8.179 ; state_rx.t5                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.586      ;
; 8.179 ; state_rx.t5                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.586      ;
; 8.181 ; state_rx.t5                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.584      ;
; 8.272 ; state_rx.t7                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.493      ;
; 8.274 ; state_rx.t7                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.491      ;
; 8.274 ; state_rx.t7                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.491      ;
; 8.276 ; state_rx.t7                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.489      ;
; 8.278 ; state_rx.t7                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.487      ;
; 8.279 ; state_rx.t7                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.486      ;
; 8.279 ; state_rx.t7                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.486      ;
; 8.281 ; state_rx.t7                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.230     ; 1.484      ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 4.106 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5.000        ; -0.056     ; 0.833      ;
; 4.106 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5.000        ; -0.056     ; 0.833      ;
; 7.694 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 2.238      ;
; 7.876 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.154     ; 1.965      ;
; 7.876 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.154     ; 1.965      ;
; 7.888 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 2.044      ;
; 7.937 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.995      ;
; 7.956 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.976      ;
; 7.959 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.973      ;
; 7.989 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.113      ; 2.119      ;
; 8.046 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.886      ;
; 8.150 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.782      ;
; 8.160 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.772      ;
; 8.160 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.772      ;
; 8.205 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.727      ;
; 8.209 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.723      ;
; 8.211 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.084      ; 1.868      ;
; 8.249 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.683      ;
; 8.249 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.683      ;
; 8.250 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.682      ;
; 8.314 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.618      ;
; 8.314 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.618      ;
; 8.319 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.613      ;
; 8.358 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.088      ; 1.725      ;
; 8.436 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.497      ;
; 8.436 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.497      ;
; 8.440 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.115      ; 1.670      ;
; 8.458 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.063     ; 1.474      ;
; 8.531 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.402      ;
; 8.534 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.399      ;
; 8.633 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.064     ; 1.298      ;
; 8.638 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.064     ; 1.293      ;
; 8.797 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.136      ;
; 8.799 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.134      ;
; 8.825 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.108      ;
; 8.861 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.072      ;
; 8.870 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.154     ; 0.971      ;
; 8.902 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.064     ; 1.029      ;
; 8.905 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.064     ; 1.026      ;
; 8.924 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.009      ;
; 8.929 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 1.004      ;
; 8.941 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.992      ;
; 9.001 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.932      ;
; 9.085 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.848      ;
; 9.090 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.843      ;
; 9.099 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.834      ;
; 9.100 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.833      ;
; 9.205 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.728      ;
; 9.226 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.707      ;
; 9.230 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.703      ;
; 9.245 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.688      ;
; 9.247 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.062     ; 0.686      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'tx_inclock'                                                                    ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; 6.463 ; state_tx.t6 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 3.310      ;
; 6.690 ; state_tx.t0 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 3.083      ;
; 6.710 ; state_tx.t1 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 3.063      ;
; 6.811 ; state_tx.t0 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.962      ;
; 7.438 ; state_tx.t6 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 2.333      ;
; 7.515 ; state_tx.t0 ; tx_in[3]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 2.256      ;
; 7.540 ; state_tx.t1 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 2.231      ;
; 7.547 ; state_tx.t5 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 2.224      ;
; 7.610 ; state_tx.t0 ; next_state_tx.t1 ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.163      ;
; 7.635 ; state_tx.t6 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.138      ;
; 7.635 ; state_tx.t6 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.138      ;
; 7.635 ; state_tx.t6 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.138      ;
; 7.635 ; state_tx.t6 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.138      ;
; 7.683 ; state_tx.t2 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.090      ;
; 7.690 ; state_tx.t4 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 2.081      ;
; 7.725 ; state_tx.t3 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.043      ;
; 7.725 ; state_tx.t3 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.043      ;
; 7.727 ; state_tx.t3 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.041      ;
; 7.727 ; state_tx.t3 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 2.046      ;
; 7.730 ; state_tx.t3 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.038      ;
; 7.734 ; state_tx.t3 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.034      ;
; 7.735 ; state_tx.t3 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.033      ;
; 7.737 ; state_tx.t3 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.031      ;
; 7.737 ; state_tx.t3 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.031      ;
; 7.738 ; state_tx.t3 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 2.030      ;
; 7.747 ; state_tx.t6 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 2.024      ;
; 7.805 ; state_tx.t6 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.968      ;
; 7.805 ; state_tx.t6 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.968      ;
; 7.805 ; state_tx.t6 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.968      ;
; 7.805 ; state_tx.t6 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.968      ;
; 7.807 ; state_tx.t3 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.964      ;
; 7.821 ; state_tx.t2 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.952      ;
; 7.839 ; state_tx.t5 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.929      ;
; 7.839 ; state_tx.t5 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.929      ;
; 7.840 ; state_tx.t5 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.928      ;
; 7.840 ; state_tx.t5 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.928      ;
; 7.841 ; state_tx.t5 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.927      ;
; 7.843 ; state_tx.t5 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.925      ;
; 7.844 ; state_tx.t5 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.924      ;
; 7.844 ; state_tx.t5 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.924      ;
; 7.844 ; state_tx.t5 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.924      ;
; 7.852 ; state_tx.t6 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.916      ;
; 7.856 ; state_tx.t5 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.915      ;
; 7.860 ; state_tx.t4 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.913      ;
; 7.860 ; state_tx.t4 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.913      ;
; 7.860 ; state_tx.t4 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.913      ;
; 7.860 ; state_tx.t4 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.913      ;
; 7.860 ; state_tx.t6 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.908      ;
; 7.860 ; state_tx.t6 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.908      ;
; 7.861 ; state_tx.t6 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.907      ;
; 7.861 ; state_tx.t6 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.907      ;
; 7.862 ; state_tx.t6 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.906      ;
; 7.864 ; state_tx.t6 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.904      ;
; 7.865 ; state_tx.t6 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.903      ;
; 7.865 ; state_tx.t6 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.903      ;
; 7.865 ; state_tx.t6 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.903      ;
; 7.866 ; state_tx.t6 ; tx_in[2]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.905      ;
; 7.910 ; state_tx.t5 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.863      ;
; 7.910 ; state_tx.t5 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.863      ;
; 7.910 ; state_tx.t5 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.863      ;
; 7.910 ; state_tx.t5 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.863      ;
; 7.924 ; state_tx.t1 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.847      ;
; 7.930 ; state_tx.t0 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.838      ;
; 7.941 ; state_tx.t2 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.830      ;
; 7.961 ; state_tx.t5 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.807      ;
; 7.970 ; state_tx.t3 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.801      ;
; 7.986 ; state_tx.t5 ; tx_in[2]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.785      ;
; 7.993 ; state_tx.t5 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.778      ;
; 7.995 ; state_tx.t2 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.778      ;
; 8.014 ; state_tx.t6 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.757      ;
; 8.030 ; state_tx.t4 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.743      ;
; 8.030 ; state_tx.t4 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.743      ;
; 8.030 ; state_tx.t4 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.743      ;
; 8.030 ; state_tx.t4 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.743      ;
; 8.049 ; state_tx.t4 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.719      ;
; 8.049 ; state_tx.t4 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.719      ;
; 8.050 ; state_tx.t4 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.718      ;
; 8.050 ; state_tx.t4 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.718      ;
; 8.051 ; state_tx.t4 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.717      ;
; 8.053 ; state_tx.t4 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.715      ;
; 8.054 ; state_tx.t4 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.714      ;
; 8.054 ; state_tx.t4 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.714      ;
; 8.054 ; state_tx.t4 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.227     ; 1.714      ;
; 8.067 ; state_tx.t5 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.706      ;
; 8.076 ; state_tx.t4 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.695      ;
; 8.080 ; state_tx.t5 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.693      ;
; 8.080 ; state_tx.t5 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.693      ;
; 8.080 ; state_tx.t5 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.693      ;
; 8.080 ; state_tx.t5 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.693      ;
; 8.088 ; state_tx.t6 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.685      ;
; 8.115 ; state_tx.t3 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.658      ;
; 8.120 ; state_tx.t3 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.651      ;
; 8.203 ; state_tx.t4 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.224     ; 1.568      ;
; 8.222 ; state_tx.t3 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.551      ;
; 8.225 ; state_tx.t3 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.548      ;
; 8.226 ; state_tx.t3 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.547      ;
; 8.227 ; state_tx.t3 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.546      ;
; 8.245 ; state_tx.t3 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.528      ;
; 8.249 ; state_tx.t6 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.524      ;
; 8.253 ; state_tx.t3 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.222     ; 1.520      ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 7.822 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 2.016      ;
; 8.050 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 1.406      ;
; 8.068 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFHI ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.087     ; 1.397      ;
; 8.106 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.094     ; 1.352      ;
; 8.237 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.601      ;
; 8.322 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.516      ;
; 8.322 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.516      ;
; 8.322 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.516      ;
; 8.322 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.516      ;
; 8.354 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.484      ;
; 8.354 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.484      ;
; 8.354 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.484      ;
; 8.354 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.484      ;
; 8.354 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.484      ;
; 8.376 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFLO ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.087     ; 1.437      ;
; 8.384 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 1.420      ;
; 8.403 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.435      ;
; 8.429 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.094     ; 1.377      ;
; 8.442 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.396      ;
; 8.581 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 1.352      ;
; 8.640 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 1.293      ;
; 8.653 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 1.280      ;
; 8.704 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.063     ; 1.228      ;
; 8.732 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 1.202      ;
; 8.733 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 1.201      ;
; 8.734 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.104      ;
; 8.735 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.103      ;
; 8.738 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.153     ; 1.104      ;
; 8.746 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.092      ;
; 8.750 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.153     ; 1.092      ;
; 8.754 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.157     ; 1.084      ;
; 8.785 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 1.148      ;
; 8.786 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 1.147      ;
; 8.864 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 1.070      ;
; 8.924 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 1.009      ;
; 8.942 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.992      ;
; 8.944 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.990      ;
; 8.947 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.987      ;
; 8.947 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.987      ;
; 8.947 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.987      ;
; 9.029 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.905      ;
; 9.029 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.905      ;
; 9.031 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.903      ;
; 9.031 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.903      ;
; 9.031 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.903      ;
; 9.032 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.902      ;
; 9.037 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.897      ;
; 9.077 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.857      ;
; 9.079 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.854      ;
; 9.083 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.851      ;
; 9.099 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.834      ;
; 9.100 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.833      ;
; 9.104 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.830      ;
; 9.109 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.825      ;
; 9.222 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.711      ;
; 9.222 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]            ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.711      ;
; 9.223 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]             ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.061     ; 0.711      ;
; 9.236 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.697      ;
; 9.242 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.062     ; 0.691      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                            ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 8.539  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.156     ; 1.300      ;
; 8.544  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.156     ; 1.295      ;
; 8.807  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.156     ; 1.032      ;
; 8.810  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.156     ; 1.029      ;
; 8.847  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.155     ; 0.993      ;
; 8.853  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.155     ; 0.987      ;
; 8.854  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.155     ; 0.986      ;
; 9.007  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.155     ; 0.833      ;
; 14.940 ; rx_data_align                                                                    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg ; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 17.500       ; -1.456     ; 1.049      ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 13.886 ; tx_in[1]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.267     ; 1.292      ;
; 14.015 ; tx_in[4]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.270     ; 1.160      ;
; 14.091 ; tx_in[6]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.267     ; 1.087      ;
; 14.335 ; tx_in[5]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.265     ; 0.845      ;
; 14.356 ; tx_in[0]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.265     ; 0.824      ;
; 14.490 ; tx_in[2]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.265     ; 0.690      ;
; 14.492 ; tx_in[3]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.265     ; 0.688      ;
; 14.493 ; tx_in[7]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -2.265     ; 0.687      ;
; 19.274 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 20.000       ; -0.062     ; 0.659      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_inclock'                                                                                                        ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; d_in_rx[31]                     ; d_in_rx[31]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[30]                     ; d_in_rx[30]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[6]                     ; sub_0_rx[6]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[29]                     ; d_in_rx[29]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[5]                     ; sub_0_rx[5]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[28]                     ; d_in_rx[28]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[4]                     ; sub_0_rx[4]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[27]                     ; d_in_rx[27]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[3]                     ; sub_0_rx[3]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[26]                     ; d_in_rx[26]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[2]                     ; sub_0_rx[2]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[25]                     ; d_in_rx[25]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[1]                     ; sub_0_rx[1]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; d_in_rx[24]                     ; d_in_rx[24]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[0]                     ; sub_0_rx[0]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; SizedFIFO:fifo_rx|ring_empty    ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; sub_0_rx[7]                     ; sub_0_rx[7]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_rx|not_ring_full ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_rx|hasodata      ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[2]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[1]                        ; count[1]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; count[0]                        ; count[0]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.580      ;
; 0.371 ; sub_0_rx[1]                     ; d_in_rx[25]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; sub_0_rx[3]                     ; d_in_rx[27]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; sub_0_rx[2]                     ; d_in_rx[26]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.592      ;
; 0.374 ; sub_0_rx[5]                     ; d_in_rx[29]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.594      ;
; 0.374 ; sub_0_rx[4]                     ; d_in_rx[28]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.594      ;
; 0.394 ; sub_0_rx[7]                     ; d_in_rx[31]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.614      ;
; 0.505 ; sub_0_rx[0]                     ; d_in_rx[24]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.725      ;
; 0.561 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.780      ;
; 0.574 ; count[0]                        ; count[1]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; SizedFIFO:fifo_rx|ring_empty    ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.796      ;
; 0.589 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.808      ;
; 0.591 ; SizedFIFO:fifo_rx|hasodata      ; deq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.810      ;
; 0.607 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.826      ;
; 0.610 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.829      ;
; 0.612 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.831      ;
; 0.632 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.851      ;
; 0.645 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.864      ;
; 0.649 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.868      ;
; 0.685 ; rx_data_align                   ; rx_data_align                   ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.905      ;
; 0.705 ; sub_0_rx[6]                     ; d_in_rx[30]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 0.925      ;
; 0.745 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 0.964      ;
; 0.765 ; d_in_rx[30]                     ; SizedFIFO:fifo_rx|arr~30        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 0.988      ;
; 0.787 ; count[0]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.006      ;
; 0.788 ; count[2]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.007      ;
; 0.793 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.012      ;
; 0.803 ; count[2]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.022      ;
; 0.804 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.023      ;
; 0.856 ; deq_rx                          ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.075      ;
; 0.859 ; count[1]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.078      ;
; 0.874 ; count[1]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.093      ;
; 0.879 ; count[0]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.098      ;
; 0.891 ; d_in_rx[30]                     ; SizedFIFO:fifo_rx|arr~46        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.113      ;
; 0.912 ; d_in_rx[27]                     ; SizedFIFO:fifo_rx|arr~43        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.134      ;
; 0.926 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~23        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.149      ;
; 0.928 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~31        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.151      ;
; 0.935 ; count[1]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.154      ;
; 0.940 ; count[0]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.159      ;
; 0.941 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~25        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.164      ;
; 0.944 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~17        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.167      ;
; 0.979 ; count[2]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.198      ;
; 0.987 ; deq_rx                          ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 1.207      ;
; 0.988 ; SizedFIFO:fifo_rx|hasodata      ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 1.208      ;
; 0.993 ; sub_0_rx[7]                     ; enq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 1.213      ;
; 1.004 ; SizedFIFO:fifo_rx|not_ring_full ; enq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 1.224      ;
; 1.006 ; SizedFIFO:fifo_rx|arr~16        ; SizedFIFO:fifo_rx|D_OUT[24]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.225      ;
; 1.011 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.230      ;
; 1.029 ; SizedFIFO:fifo_rx|arr~43        ; SizedFIFO:fifo_rx|D_OUT[27]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.063      ; 1.249      ;
; 1.050 ; d_in_rx[27]                     ; SizedFIFO:fifo_rx|arr~51        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.262      ;
; 1.058 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~42        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.280      ;
; 1.065 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~47        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.287      ;
; 1.065 ; count[1]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.284      ;
; 1.070 ; count[0]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.289      ;
; 1.077 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[30]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.299      ;
; 1.077 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[28]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.299      ;
; 1.077 ; SizedFIFO:fifo_rx|not_ring_full ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.062      ; 1.296      ;
; 1.078 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[26]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.300      ;
; 1.078 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[25]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.300      ;
; 1.080 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[31]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.302      ;
; 1.080 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[29]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.302      ;
; 1.080 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[24]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.302      ;
; 1.084 ; d_in_rx[28]                     ; SizedFIFO:fifo_rx|D_OUT[28]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.306      ;
; 1.087 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~5         ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.067      ; 1.311      ;
; 1.088 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~13        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.067      ; 1.312      ;
; 1.096 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~26        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.319      ;
; 1.096 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~18        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.319      ;
; 1.097 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~41        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.319      ;
; 1.098 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~10        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.067      ; 1.322      ;
; 1.100 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~2         ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.067      ; 1.324      ;
; 1.105 ; d_in_rx[24]                     ; SizedFIFO:fifo_rx|arr~40        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.065      ; 1.327      ;
; 1.109 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~21        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.066      ; 1.332      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'tx_inclock'                                                                                                        ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; sub_1_tx[7]                     ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_2_tx[7]                     ; sub_2_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_3_tx[7]                     ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_3_tx[5]                     ; sub_3_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_2_tx[5]                     ; sub_2_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_2_tx[0]                     ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_3_tx[0]                     ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_1_tx[0]                     ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_3_tx[2]                     ; sub_3_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_2_tx[2]                     ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sub_3_tx[3]                     ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_tx|not_ring_full ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|hasodata      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.580      ;
; 0.393 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.612      ;
; 0.478 ; sub_1_tx[4]                     ; tx_in[4]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.697      ;
; 0.513 ; deq_tx                          ; SizedFIFO:fifo_tx|hasodata      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.732      ;
; 0.516 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.735      ;
; 0.522 ; SizedFIFO:fifo_tx|hasodata      ; deq_tx                          ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.741      ;
; 0.555 ; sub_3_tx[3]                     ; tx_in[3]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.774      ;
; 0.563 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 0.781      ;
; 0.568 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.787      ;
; 0.570 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.789      ;
; 0.578 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.797      ;
; 0.578 ; SizedFIFO:fifo_tx|not_ring_full ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.797      ;
; 0.589 ; sub_1_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.808      ;
; 0.591 ; sub_1_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.810      ;
; 0.591 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.810      ;
; 0.595 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.814      ;
; 0.611 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.830      ;
; 0.614 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.833      ;
; 0.625 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.844      ;
; 0.639 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.858      ;
; 0.701 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.920      ;
; 0.764 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 0.983      ;
; 0.782 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.000      ;
; 0.790 ; sub_2_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.009      ;
; 0.814 ; sub_2_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.033      ;
; 0.844 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.062      ;
; 0.854 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.073      ;
; 0.893 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.063      ; 1.113      ;
; 0.902 ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.063      ; 1.122      ;
; 0.918 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.137      ;
; 0.941 ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.063      ; 1.161      ;
; 0.982 ; sub_3_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.201      ;
; 1.007 ; sub_3_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.226      ;
; 1.011 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.227      ;
; 1.015 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.234      ;
; 1.015 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.231      ;
; 1.043 ; SizedFIFO:fifo_tx|D_OUT[6]      ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.262      ;
; 1.043 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.261      ;
; 1.046 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.264      ;
; 1.071 ; sub_2_tx[5]                     ; tx_in[5]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.290      ;
; 1.075 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.294      ;
; 1.099 ; SizedFIFO:fifo_tx|D_OUT[6]      ; sub_3_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.065      ; 1.321      ;
; 1.101 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.320      ;
; 1.103 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.322      ;
; 1.142 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.065      ; 1.364      ;
; 1.178 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.397      ;
; 1.191 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.409      ;
; 1.197 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.414      ;
; 1.198 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.415      ;
; 1.198 ; deq_tx                          ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.414      ;
; 1.199 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.416      ;
; 1.200 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.417      ;
; 1.200 ; deq_tx                          ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.416      ;
; 1.201 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.420      ;
; 1.202 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.419      ;
; 1.203 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.420      ;
; 1.203 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.420      ;
; 1.206 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.423      ;
; 1.206 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.423      ;
; 1.224 ; sub_3_tx[5]                     ; tx_in[5]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.443      ;
; 1.245 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.463      ;
; 1.246 ; sub_2_tx[7]                     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.065      ; 1.468      ;
; 1.248 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.465      ;
; 1.264 ; sub_3_tx[7]                     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.065      ; 1.486      ;
; 1.282 ; deq_tx                          ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.498      ;
; 1.287 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.506      ;
; 1.287 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.506      ;
; 1.288 ; deq_tx                          ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.504      ;
; 1.289 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.508      ;
; 1.292 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.511      ;
; 1.372 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.589      ;
; 1.418 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.061      ; 1.636      ;
; 1.435 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[4]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.062      ; 1.654      ;
; 1.444 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.060      ; 1.661      ;
; 1.458 ; sub_2_tx[0]                     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.065      ; 1.680      ;
; 1.473 ; sub_3_tx[0]                     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.065      ; 1.695      ;
; 1.487 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.057      ; 1.701      ;
; 1.489 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.057      ; 1.703      ;
; 1.489 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.057      ; 1.703      ;
; 1.491 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.057      ; 1.705      ;
; 1.495 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.057      ; 1.709      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'                                                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.361 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.000        ; 0.062      ; 0.580      ;
; 4.614 ; tx_in[7]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.779     ; 0.592      ;
; 4.615 ; tx_in[3]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.779     ; 0.593      ;
; 4.616 ; tx_in[2]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.779     ; 0.594      ;
; 4.718 ; tx_in[0]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.779     ; 0.696      ;
; 4.773 ; tx_in[5]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.780     ; 0.750      ;
; 5.016 ; tx_in[6]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.781     ; 0.992      ;
; 5.062 ; tx_in[4]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.785     ; 1.034      ;
; 5.221 ; tx_in[1]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.781     ; 1.197      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.373 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.593      ;
; 0.383 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.602      ;
; 0.393 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.612      ;
; 0.403 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.622      ;
; 0.517 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.736      ;
; 0.523 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.742      ;
; 0.526 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.745      ;
; 0.549 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.154      ; 0.880      ;
; 0.552 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.771      ;
; 0.552 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.771      ;
; 0.589 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.808      ;
; 0.598 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.817      ;
; 0.697 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 0.916      ;
; 0.715 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 0.933      ;
; 0.723 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 0.941      ;
; 0.782 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.001      ;
; 0.811 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.030      ;
; 0.812 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.031      ;
; 0.859 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.078      ;
; 0.940 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.158      ;
; 0.977 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.195      ;
; 0.987 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.205      ;
; 1.000 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.219      ;
; 1.020 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.238      ;
; 1.133 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.351      ;
; 1.158 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.376      ;
; 1.202 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.216      ; 1.575      ;
; 1.225 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.443      ;
; 1.229 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.447      ;
; 1.267 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.189      ; 1.613      ;
; 1.310 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.529      ;
; 1.310 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.062      ; 1.529      ;
; 1.313 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.531      ;
; 1.313 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.531      ;
; 1.314 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.532      ;
; 1.316 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.534      ;
; 1.384 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.602      ;
; 1.388 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.606      ;
; 1.388 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.606      ;
; 1.411 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.185      ; 1.753      ;
; 1.534 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.154      ; 1.865      ;
; 1.534 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.154      ; 1.865      ;
; 1.565 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.783      ;
; 1.566 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.784      ;
; 1.568 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.786      ;
; 1.610 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.214      ; 1.981      ;
; 1.622 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 1.840      ;
; 1.826 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.061      ; 2.044      ;
; 5.494 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -5.000       ; 0.070      ; 0.741      ;
; 5.496 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -5.000       ; 0.070      ; 0.743      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.376 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.595      ;
; 0.380 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.599      ;
; 0.391 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]            ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.610      ;
; 0.392 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]             ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.610      ;
; 0.395 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.614      ;
; 0.479 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.697      ;
; 0.482 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.700      ;
; 0.496 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.714      ;
; 0.517 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.737      ;
; 0.526 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.744      ;
; 0.527 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.745      ;
; 0.528 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.746      ;
; 0.529 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.747      ;
; 0.531 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.749      ;
; 0.531 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.749      ;
; 0.533 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.751      ;
; 0.534 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.752      ;
; 0.537 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 0.756      ;
; 0.553 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.555 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.557 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.775      ;
; 0.584 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.153      ; 0.914      ;
; 0.589 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.153      ; 0.919      ;
; 0.594 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.812      ;
; 0.611 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.829      ;
; 0.658 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 0.985      ;
; 0.665 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 0.992      ;
; 0.675 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 1.002      ;
; 0.677 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 1.004      ;
; 0.702 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 0.920      ;
; 0.809 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 1.027      ;
; 0.813 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 1.031      ;
; 0.873 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 1.200      ;
; 0.899 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 1.118      ;
; 0.900 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.062      ; 1.119      ;
; 0.902 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 1.229      ;
; 0.926 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 1.144      ;
; 0.947 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 1.165      ;
; 0.975 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 1.193      ;
; 0.997 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.061      ; 1.215      ;
; 1.048 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 1.375      ;
; 1.098 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.150      ; 1.425      ;
; 1.148 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.010      ; 1.258      ;
; 1.169 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFHI ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.017      ; 1.286      ;
; 1.179 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.010      ; 1.290      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.185 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.151      ; 1.513      ;
; 1.207 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.007      ; 1.314      ;
; 1.208 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFLO ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.017      ; 1.326      ;
; 1.218 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.007      ; 1.326      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                            ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.404 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.155      ; 0.736      ;
; 0.440 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.155      ; 0.772      ;
; 0.441 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.155      ; 0.773      ;
; 0.441 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.155      ; 0.773      ;
; 0.602 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.153      ; 0.932      ;
; 0.611 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.153      ; 0.941      ;
; 0.868 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.153      ; 1.198      ;
; 0.875 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.153      ; 1.205      ;
; 4.193 ; rx_data_align                                                                    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg ; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; -2.500       ; -0.984     ; 0.966      ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                           ;
+-------------+-----------------+------------------------------------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                                 ; Note                                           ;
+-------------+-----------------+------------------------------------------------------------+------------------------------------------------+
; 159.13 MHz  ; 159.13 MHz      ; tx_inclock                                                 ;                                                ;
; 210.53 MHz  ; 210.53 MHz      ; rx_inclock                                                 ;                                                ;
; 485.67 MHz  ; 485.67 MHz      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ;                                                ;
; 567.54 MHz  ; 500.0 MHz       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; limit due to minimum period restriction (tmin) ;
; 1555.21 MHz ; 500.0 MHz       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                  ;
+------------------------------------------------------------+--------+---------------+
; Clock                                                      ; Slack  ; End Point TNS ;
+------------------------------------------------------------+--------+---------------+
; rx_inclock                                                 ; 0.896  ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.216  ; 0.000         ;
; tx_inclock                                                 ; 6.858  ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 8.041  ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 8.693  ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 14.312 ; 0.000         ;
+------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                  ;
+------------------------------------------------------------+-------+---------------+
; Clock                                                      ; Slack ; End Point TNS ;
+------------------------------------------------------------+-------+---------------+
; rx_inclock                                                 ; 0.311 ; 0.000         ;
; tx_inclock                                                 ; 0.312 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.320 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.339 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.341 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.364 ; 0.000         ;
+------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+------------------------------------------------------------+-------+---------------+
; Clock                                                      ; Slack ; End Point TNS ;
+------------------------------------------------------------+-------+---------------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.744 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 4.744 ; 0.000         ;
; rx_inclock                                                 ; 9.656 ; 0.000         ;
; tx_inclock                                                 ; 9.660 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 9.743 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 9.744 ; 0.000         ;
+------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_inclock'                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node          ; Launch Clock                                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.896 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.383      ;
; 0.903 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.376      ;
; 1.021 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.258      ;
; 1.101 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.178      ;
; 1.124 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.155      ;
; 1.184 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.095      ;
; 1.278 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 2.001      ;
; 1.384 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.895      ;
; 1.662 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; sub_0_rx[5]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.613      ;
; 1.665 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.614      ;
; 1.701 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.578      ;
; 1.701 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.578      ;
; 1.714 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.565      ;
; 1.745 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.534      ;
; 1.793 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.486      ;
; 1.795 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.484      ;
; 1.797 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.482      ;
; 1.819 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.460      ;
; 1.821 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.458      ;
; 1.827 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.452      ;
; 1.828 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.451      ;
; 1.834 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.445      ;
; 1.845 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.434      ;
; 1.845 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.434      ;
; 1.852 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.427      ;
; 1.852 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.427      ;
; 1.868 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.411      ;
; 1.925 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.354      ;
; 1.946 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.333      ;
; 1.952 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.327      ;
; 1.970 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.309      ;
; 1.970 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.309      ;
; 1.974 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.305      ;
; 1.983 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.296      ;
; 1.985 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.294      ;
; 2.050 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.229      ;
; 2.063 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.216      ;
; 2.075 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.204      ;
; 2.078 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.201      ;
; 2.080 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.199      ;
; 2.080 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.864      ; 1.199      ;
; 2.081 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; sub_0_rx[3]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.194      ;
; 2.085 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; sub_0_rx[1]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.190      ;
; 2.087 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; sub_0_rx[4]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.188      ;
; 2.089 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; sub_0_rx[6]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.186      ;
; 2.098 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; sub_0_rx[0]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.177      ;
; 2.104 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; sub_0_rx[7]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.171      ;
; 2.105 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; sub_0_rx[2]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.860      ; 1.170      ;
; 7.625 ; state_rx.t2                                                                ; rx_data_align    ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.197     ; 2.173      ;
; 7.833 ; state_rx.t4                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.961      ;
; 7.833 ; state_rx.t4                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.961      ;
; 7.836 ; state_rx.t4                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.958      ;
; 7.836 ; state_rx.t1                                                                ; rx_data_align    ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.197     ; 1.962      ;
; 7.838 ; state_rx.t4                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.956      ;
; 7.838 ; state_rx.t4                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.956      ;
; 7.839 ; state_rx.t4                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.955      ;
; 7.840 ; state_rx.t4                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.954      ;
; 7.840 ; state_rx.t4                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.954      ;
; 8.114 ; state_rx.t5                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.680      ;
; 8.114 ; state_rx.t5                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.680      ;
; 8.117 ; state_rx.t5                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.677      ;
; 8.119 ; state_rx.t5                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.675      ;
; 8.119 ; state_rx.t5                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.675      ;
; 8.120 ; state_rx.t5                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.674      ;
; 8.121 ; state_rx.t5                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.673      ;
; 8.121 ; state_rx.t5                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.673      ;
; 8.164 ; state_rx.t4                                                                ; align_done       ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.197     ; 1.634      ;
; 8.166 ; state_rx.t7                                                                ; enq_rx           ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.628      ;
; 8.201 ; state_rx.t6                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.593      ;
; 8.201 ; state_rx.t6                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.593      ;
; 8.204 ; state_rx.t6                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.590      ;
; 8.206 ; state_rx.t6                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.588      ;
; 8.206 ; state_rx.t6                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.588      ;
; 8.207 ; state_rx.t6                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.587      ;
; 8.208 ; state_rx.t6                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.586      ;
; 8.208 ; state_rx.t6                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.586      ;
; 8.243 ; state_rx.t6                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.551      ;
; 8.245 ; state_rx.t6                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.549      ;
; 8.245 ; state_rx.t6                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.549      ;
; 8.245 ; state_rx.t6                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.549      ;
; 8.249 ; state_rx.t6                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.545      ;
; 8.250 ; state_rx.t6                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.544      ;
; 8.251 ; state_rx.t6                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.543      ;
; 8.252 ; state_rx.t6                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.542      ;
; 8.375 ; state_rx.t5                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.419      ;
; 8.377 ; state_rx.t5                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.417      ;
; 8.377 ; state_rx.t5                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.417      ;
; 8.377 ; state_rx.t5                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.417      ;
; 8.381 ; state_rx.t5                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.413      ;
; 8.382 ; state_rx.t5                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.412      ;
; 8.383 ; state_rx.t5                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.411      ;
; 8.384 ; state_rx.t5                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.410      ;
; 8.445 ; state_rx.t5                                                                ; align_done       ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.197     ; 1.353      ;
; 8.469 ; state_rx.t7                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.325      ;
; 8.471 ; state_rx.t7                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.323      ;
; 8.471 ; state_rx.t7                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.323      ;
; 8.471 ; state_rx.t7                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.323      ;
; 8.475 ; state_rx.t7                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.319      ;
; 8.476 ; state_rx.t7                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.318      ;
; 8.477 ; state_rx.t4                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.201     ; 1.317      ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 4.216 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5.000        ; -0.039     ; 0.740      ;
; 4.217 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5.000        ; -0.039     ; 0.739      ;
; 7.941 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.997      ;
; 8.094 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.137     ; 1.764      ;
; 8.094 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.137     ; 1.764      ;
; 8.102 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.836      ;
; 8.110 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.828      ;
; 8.153 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.097      ; 1.939      ;
; 8.173 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.765      ;
; 8.174 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.764      ;
; 8.201 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.737      ;
; 8.305 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.633      ;
; 8.347 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.591      ;
; 8.347 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.591      ;
; 8.353 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.585      ;
; 8.360 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.578      ;
; 8.382 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.082      ; 1.695      ;
; 8.400 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.538      ;
; 8.415 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.523      ;
; 8.415 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.523      ;
; 8.452 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.486      ;
; 8.455 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.483      ;
; 8.499 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.439      ;
; 8.504 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.086      ; 1.577      ;
; 8.568 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.099      ; 1.526      ;
; 8.587 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 1.353      ;
; 8.587 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 1.353      ;
; 8.617 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 1.321      ;
; 8.694 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 1.246      ;
; 8.701 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 1.239      ;
; 8.777 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.056     ; 1.162      ;
; 8.782 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.056     ; 1.157      ;
; 8.935 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 1.005      ;
; 8.938 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 1.002      ;
; 8.962 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.978      ;
; 8.987 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.137     ; 0.871      ;
; 8.994 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.946      ;
; 9.028 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 0.910      ;
; 9.029 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.057     ; 0.909      ;
; 9.045 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.895      ;
; 9.050 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.890      ;
; 9.060 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.056     ; 0.879      ;
; 9.114 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.056     ; 0.825      ;
; 9.177 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.763      ;
; 9.182 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.758      ;
; 9.191 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.749      ;
; 9.192 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.748      ;
; 9.286 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.654      ;
; 9.313 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.627      ;
; 9.316 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.624      ;
; 9.330 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.610      ;
; 9.332 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.055     ; 0.608      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'tx_inclock'                                                                     ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; 6.858 ; state_tx.t6 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 2.945      ;
; 7.046 ; state_tx.t0 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 2.757      ;
; 7.082 ; state_tx.t1 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 2.721      ;
; 7.151 ; state_tx.t0 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 2.652      ;
; 7.724 ; state_tx.t6 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 2.077      ;
; 7.760 ; state_tx.t0 ; tx_in[3]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 2.041      ;
; 7.813 ; state_tx.t1 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.988      ;
; 7.821 ; state_tx.t5 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.980      ;
; 7.853 ; state_tx.t0 ; next_state_tx.t1 ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.950      ;
; 7.863 ; state_tx.t6 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.940      ;
; 7.863 ; state_tx.t6 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.940      ;
; 7.863 ; state_tx.t6 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.940      ;
; 7.863 ; state_tx.t6 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.940      ;
; 7.929 ; state_tx.t2 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.874      ;
; 7.943 ; state_tx.t4 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.858      ;
; 7.987 ; state_tx.t3 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.810      ;
; 7.987 ; state_tx.t3 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.810      ;
; 7.990 ; state_tx.t3 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.807      ;
; 7.991 ; state_tx.t3 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.812      ;
; 7.993 ; state_tx.t3 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.804      ;
; 7.996 ; state_tx.t3 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.801      ;
; 7.997 ; state_tx.t3 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.800      ;
; 7.999 ; state_tx.t6 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.802      ;
; 8.000 ; state_tx.t3 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.797      ;
; 8.000 ; state_tx.t3 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.797      ;
; 8.001 ; state_tx.t3 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.796      ;
; 8.023 ; state_tx.t6 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.780      ;
; 8.023 ; state_tx.t6 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.780      ;
; 8.023 ; state_tx.t6 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.780      ;
; 8.023 ; state_tx.t6 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.780      ;
; 8.045 ; state_tx.t3 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.756      ;
; 8.054 ; state_tx.t4 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.749      ;
; 8.054 ; state_tx.t4 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.749      ;
; 8.054 ; state_tx.t4 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.749      ;
; 8.054 ; state_tx.t4 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.749      ;
; 8.061 ; state_tx.t2 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.742      ;
; 8.076 ; state_tx.t5 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.721      ;
; 8.077 ; state_tx.t5 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.720      ;
; 8.077 ; state_tx.t5 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.720      ;
; 8.078 ; state_tx.t5 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.719      ;
; 8.079 ; state_tx.t5 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.718      ;
; 8.080 ; state_tx.t5 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.717      ;
; 8.081 ; state_tx.t5 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.716      ;
; 8.081 ; state_tx.t5 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.716      ;
; 8.081 ; state_tx.t5 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.716      ;
; 8.094 ; state_tx.t6 ; tx_in[2]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.707      ;
; 8.095 ; state_tx.t5 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.706      ;
; 8.095 ; state_tx.t6 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.702      ;
; 8.096 ; state_tx.t6 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.701      ;
; 8.096 ; state_tx.t6 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.701      ;
; 8.097 ; state_tx.t6 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.700      ;
; 8.098 ; state_tx.t6 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.699      ;
; 8.099 ; state_tx.t6 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.698      ;
; 8.100 ; state_tx.t6 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.697      ;
; 8.100 ; state_tx.t6 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.697      ;
; 8.100 ; state_tx.t6 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.697      ;
; 8.100 ; state_tx.t6 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.697      ;
; 8.102 ; state_tx.t5 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.701      ;
; 8.102 ; state_tx.t5 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.701      ;
; 8.102 ; state_tx.t5 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.701      ;
; 8.102 ; state_tx.t5 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.701      ;
; 8.139 ; state_tx.t0 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.658      ;
; 8.145 ; state_tx.t1 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.656      ;
; 8.162 ; state_tx.t2 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.639      ;
; 8.183 ; state_tx.t3 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.618      ;
; 8.197 ; state_tx.t5 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.600      ;
; 8.205 ; state_tx.t5 ; tx_in[2]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.596      ;
; 8.208 ; state_tx.t5 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.593      ;
; 8.214 ; state_tx.t4 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.589      ;
; 8.214 ; state_tx.t4 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.589      ;
; 8.214 ; state_tx.t4 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.589      ;
; 8.214 ; state_tx.t4 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.589      ;
; 8.221 ; state_tx.t2 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.582      ;
; 8.227 ; state_tx.t6 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.574      ;
; 8.262 ; state_tx.t5 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.541      ;
; 8.262 ; state_tx.t5 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.541      ;
; 8.262 ; state_tx.t5 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.541      ;
; 8.262 ; state_tx.t5 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.541      ;
; 8.265 ; state_tx.t4 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.532      ;
; 8.266 ; state_tx.t4 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.531      ;
; 8.266 ; state_tx.t4 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.531      ;
; 8.267 ; state_tx.t4 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.530      ;
; 8.268 ; state_tx.t4 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.529      ;
; 8.269 ; state_tx.t4 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.528      ;
; 8.270 ; state_tx.t4 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.527      ;
; 8.270 ; state_tx.t4 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.527      ;
; 8.270 ; state_tx.t4 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.198     ; 1.527      ;
; 8.277 ; state_tx.t4 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.524      ;
; 8.286 ; state_tx.t5 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.517      ;
; 8.305 ; state_tx.t6 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.498      ;
; 8.319 ; state_tx.t3 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.484      ;
; 8.322 ; state_tx.t3 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.479      ;
; 8.397 ; state_tx.t4 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.194     ; 1.404      ;
; 8.409 ; state_tx.t3 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.394      ;
; 8.411 ; state_tx.t3 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.392      ;
; 8.411 ; state_tx.t3 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.392      ;
; 8.411 ; state_tx.t3 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.392      ;
; 8.451 ; state_tx.t3 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.352      ;
; 8.451 ; state_tx.t3 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.352      ;
; 8.456 ; state_tx.t6 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.192     ; 1.347      ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 8.041 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.813      ;
; 8.238 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.087     ; 1.271      ;
; 8.268 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFHI ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.077     ; 1.251      ;
; 8.299 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.083     ; 1.214      ;
; 8.421 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.433      ;
; 8.479 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.375      ;
; 8.479 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.375      ;
; 8.479 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.375      ;
; 8.479 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.375      ;
; 8.503 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.351      ;
; 8.503 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.351      ;
; 8.503 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.351      ;
; 8.503 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.351      ;
; 8.503 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.351      ;
; 8.531 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.087     ; 1.287      ;
; 8.538 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFLO ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.077     ; 1.290      ;
; 8.570 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.284      ;
; 8.580 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.083     ; 1.242      ;
; 8.609 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 1.245      ;
; 8.712 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.228      ;
; 8.781 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.159      ;
; 8.782 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.158      ;
; 8.836 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.058     ; 1.101      ;
; 8.863 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.077      ;
; 8.865 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.075      ;
; 8.869 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 0.985      ;
; 8.869 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 0.985      ;
; 8.878 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 0.976      ;
; 8.883 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.137     ; 0.975      ;
; 8.886 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.141     ; 0.968      ;
; 8.894 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.137     ; 0.964      ;
; 8.916 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.024      ;
; 8.917 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 1.023      ;
; 8.997 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.943      ;
; 9.036 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.904      ;
; 9.058 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.882      ;
; 9.060 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.880      ;
; 9.062 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.878      ;
; 9.065 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.875      ;
; 9.066 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.874      ;
; 9.136 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.804      ;
; 9.137 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.803      ;
; 9.137 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.803      ;
; 9.138 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.802      ;
; 9.138 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.802      ;
; 9.138 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.802      ;
; 9.143 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.797      ;
; 9.171 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.769      ;
; 9.173 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.767      ;
; 9.181 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.759      ;
; 9.191 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.749      ;
; 9.192 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.748      ;
; 9.199 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.741      ;
; 9.203 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.737      ;
; 9.301 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]            ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.639      ;
; 9.301 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]             ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.639      ;
; 9.309 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.631      ;
; 9.323 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.617      ;
; 9.328 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.055     ; 0.612      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                            ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 8.693  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.138     ; 1.164      ;
; 8.696  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.138     ; 1.161      ;
; 8.943  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.139     ; 0.913      ;
; 8.944  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.139     ; 0.912      ;
; 8.977  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.137     ; 0.881      ;
; 8.983  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.137     ; 0.875      ;
; 8.984  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.137     ; 0.874      ;
; 9.110  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.137     ; 0.748      ;
; 15.233 ; rx_data_align                                                                    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg ; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 17.500       ; -1.279     ; 0.933      ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 14.312 ; tx_in[1]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.981     ; 1.152      ;
; 14.440 ; tx_in[4]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.985     ; 1.020      ;
; 14.488 ; tx_in[6]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.981     ; 0.976      ;
; 14.722 ; tx_in[5]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.979     ; 0.744      ;
; 14.730 ; tx_in[0]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.979     ; 0.736      ;
; 14.854 ; tx_in[2]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.979     ; 0.612      ;
; 14.856 ; tx_in[3]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.979     ; 0.610      ;
; 14.857 ; tx_in[7]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.979     ; 0.609      ;
; 19.357 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 20.000       ; -0.055     ; 0.583      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_inclock'                                                                                                         ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; d_in_rx[31]                     ; d_in_rx[31]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[30]                     ; d_in_rx[30]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[6]                     ; sub_0_rx[6]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[29]                     ; d_in_rx[29]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[5]                     ; sub_0_rx[5]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[28]                     ; d_in_rx[28]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[4]                     ; sub_0_rx[4]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[27]                     ; d_in_rx[27]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[3]                     ; sub_0_rx[3]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[26]                     ; d_in_rx[26]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[2]                     ; sub_0_rx[2]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[25]                     ; d_in_rx[25]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[1]                     ; sub_0_rx[1]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; d_in_rx[24]                     ; d_in_rx[24]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[0]                     ; sub_0_rx[0]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; SizedFIFO:fifo_rx|ring_empty    ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sub_0_rx[7]                     ; sub_0_rx[7]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_rx|not_ring_full ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_rx|hasodata      ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[2]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[1]                        ; count[1]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; count[0]                        ; count[0]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.519      ;
; 0.337 ; sub_0_rx[3]                     ; d_in_rx[27]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; sub_0_rx[2]                     ; d_in_rx[26]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.537      ;
; 0.337 ; sub_0_rx[1]                     ; d_in_rx[25]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.537      ;
; 0.339 ; sub_0_rx[5]                     ; d_in_rx[29]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; sub_0_rx[4]                     ; d_in_rx[28]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.539      ;
; 0.357 ; sub_0_rx[7]                     ; d_in_rx[31]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.557      ;
; 0.470 ; sub_0_rx[0]                     ; d_in_rx[24]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.670      ;
; 0.515 ; count[0]                        ; count[1]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.714      ;
; 0.527 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; SizedFIFO:fifo_rx|hasodata      ; deq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.728      ;
; 0.529 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.728      ;
; 0.529 ; SizedFIFO:fifo_rx|ring_empty    ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.728      ;
; 0.542 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.741      ;
; 0.546 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.745      ;
; 0.547 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.746      ;
; 0.562 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.761      ;
; 0.572 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.771      ;
; 0.572 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.771      ;
; 0.611 ; rx_data_align                   ; rx_data_align                   ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.811      ;
; 0.654 ; sub_0_rx[6]                     ; d_in_rx[30]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 0.854      ;
; 0.683 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.882      ;
; 0.708 ; count[0]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.907      ;
; 0.712 ; d_in_rx[30]                     ; SizedFIFO:fifo_rx|arr~30        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 0.914      ;
; 0.712 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.911      ;
; 0.715 ; count[2]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.914      ;
; 0.715 ; count[2]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.914      ;
; 0.721 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.920      ;
; 0.762 ; deq_rx                          ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.961      ;
; 0.768 ; count[1]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.967      ;
; 0.789 ; count[1]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.988      ;
; 0.794 ; count[0]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 0.993      ;
; 0.821 ; d_in_rx[30]                     ; SizedFIFO:fifo_rx|arr~46        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.023      ;
; 0.833 ; count[1]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.032      ;
; 0.838 ; count[0]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.037      ;
; 0.843 ; d_in_rx[27]                     ; SizedFIFO:fifo_rx|arr~43        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.045      ;
; 0.857 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~31        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.059      ;
; 0.858 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~23        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.060      ;
; 0.867 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~25        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.069      ;
; 0.871 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~17        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.073      ;
; 0.884 ; count[2]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.083      ;
; 0.900 ; deq_rx                          ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 1.100      ;
; 0.902 ; SizedFIFO:fifo_rx|hasodata      ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 1.102      ;
; 0.903 ; SizedFIFO:fifo_rx|arr~16        ; SizedFIFO:fifo_rx|D_OUT[24]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.102      ;
; 0.905 ; SizedFIFO:fifo_rx|arr~43        ; SizedFIFO:fifo_rx|D_OUT[27]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 1.105      ;
; 0.907 ; sub_0_rx[7]                     ; enq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 1.107      ;
; 0.915 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.114      ;
; 0.915 ; SizedFIFO:fifo_rx|not_ring_full ; enq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.056      ; 1.115      ;
; 0.958 ; count[1]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.157      ;
; 0.963 ; count[0]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.162      ;
; 0.964 ; d_in_rx[27]                     ; SizedFIFO:fifo_rx|arr~51        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.048      ; 1.156      ;
; 0.982 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~42        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.184      ;
; 0.982 ; SizedFIFO:fifo_rx|not_ring_full ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.055      ; 1.181      ;
; 0.984 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[30]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.186      ;
; 0.985 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[28]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.187      ;
; 0.985 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[26]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.187      ;
; 0.985 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[25]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.187      ;
; 0.987 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[31]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.189      ;
; 0.987 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[29]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.189      ;
; 0.987 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[24]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.189      ;
; 0.988 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~47        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.190      ;
; 1.007 ; d_in_rx[28]                     ; SizedFIFO:fifo_rx|D_OUT[28]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.209      ;
; 1.010 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~5         ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.060      ; 1.214      ;
; 1.011 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~13        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.060      ; 1.215      ;
; 1.013 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~18        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.215      ;
; 1.014 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~26        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.216      ;
; 1.014 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~10        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.060      ; 1.218      ;
; 1.016 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~2         ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.060      ; 1.220      ;
; 1.016 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~41        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.218      ;
; 1.026 ; d_in_rx[24]                     ; SizedFIFO:fifo_rx|arr~40        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.228      ;
; 1.027 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~29        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.058      ; 1.229      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'tx_inclock'                                                                                                         ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; sub_1_tx[7]                     ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_2_tx[7]                     ; sub_2_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_3_tx[7]                     ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_3_tx[5]                     ; sub_3_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_2_tx[5]                     ; sub_2_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_2_tx[0]                     ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_3_tx[0]                     ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_1_tx[0]                     ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_3_tx[2]                     ; sub_3_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_2_tx[2]                     ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sub_3_tx[3]                     ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_tx|not_ring_full ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|hasodata      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.519      ;
; 0.351 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.550      ;
; 0.431 ; sub_1_tx[4]                     ; tx_in[4]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.630      ;
; 0.456 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.655      ;
; 0.462 ; deq_tx                          ; SizedFIFO:fifo_tx|hasodata      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.661      ;
; 0.467 ; SizedFIFO:fifo_tx|hasodata      ; deq_tx                          ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.666      ;
; 0.499 ; sub_3_tx[3]                     ; tx_in[3]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.698      ;
; 0.511 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.710      ;
; 0.517 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; SizedFIFO:fifo_tx|not_ring_full ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.717      ;
; 0.528 ; sub_1_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.727      ;
; 0.529 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.728      ;
; 0.531 ; sub_1_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.730      ;
; 0.534 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.733      ;
; 0.542 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.741      ;
; 0.547 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.746      ;
; 0.552 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.751      ;
; 0.564 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.763      ;
; 0.638 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.837      ;
; 0.689 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.888      ;
; 0.691 ; sub_2_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.890      ;
; 0.713 ; sub_2_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.912      ;
; 0.714 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.913      ;
; 0.767 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.966      ;
; 0.771 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 0.970      ;
; 0.812 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.056      ; 1.012      ;
; 0.822 ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.056      ; 1.022      ;
; 0.837 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.036      ;
; 0.857 ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.056      ; 1.057      ;
; 0.896 ; sub_3_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.095      ;
; 0.911 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.110      ;
; 0.918 ; sub_3_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.117      ;
; 0.938 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.134      ;
; 0.939 ; SizedFIFO:fifo_tx|D_OUT[6]      ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.138      ;
; 0.941 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.137      ;
; 0.941 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.140      ;
; 0.954 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.153      ;
; 0.964 ; sub_2_tx[5]                     ; tx_in[5]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.163      ;
; 0.964 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.163      ;
; 0.979 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.178      ;
; 0.982 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.181      ;
; 1.006 ; SizedFIFO:fifo_tx|D_OUT[6]      ; sub_3_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.058      ; 1.208      ;
; 1.051 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.058      ; 1.253      ;
; 1.068 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.267      ;
; 1.069 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.268      ;
; 1.086 ; deq_tx                          ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.282      ;
; 1.088 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.287      ;
; 1.092 ; deq_tx                          ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.288      ;
; 1.098 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.294      ;
; 1.100 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.296      ;
; 1.101 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.297      ;
; 1.102 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.298      ;
; 1.104 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.300      ;
; 1.105 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.301      ;
; 1.106 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.302      ;
; 1.106 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.302      ;
; 1.107 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.303      ;
; 1.116 ; sub_3_tx[5]                     ; tx_in[5]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.315      ;
; 1.124 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.323      ;
; 1.131 ; sub_2_tx[7]                     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.334      ;
; 1.140 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.053      ; 1.337      ;
; 1.148 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.347      ;
; 1.149 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.348      ;
; 1.150 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.349      ;
; 1.150 ; sub_3_tx[7]                     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.353      ;
; 1.153 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.352      ;
; 1.163 ; deq_tx                          ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.359      ;
; 1.167 ; deq_tx                          ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.052      ; 1.363      ;
; 1.247 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.053      ; 1.444      ;
; 1.263 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.462      ;
; 1.301 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[4]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.055      ; 1.500      ;
; 1.309 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.053      ; 1.506      ;
; 1.325 ; sub_2_tx[0]                     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.528      ;
; 1.334 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.049      ; 1.527      ;
; 1.335 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.049      ; 1.528      ;
; 1.336 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.049      ; 1.529      ;
; 1.337 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.049      ; 1.530      ;
; 1.341 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.049      ; 1.534      ;
; 1.341 ; sub_3_tx[0]                     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.059      ; 1.544      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.320 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.000        ; 0.055      ; 0.519      ;
; 4.343 ; tx_in[7]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.549     ; 0.538      ;
; 4.344 ; tx_in[3]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.549     ; 0.539      ;
; 4.345 ; tx_in[2]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.549     ; 0.540      ;
; 4.434 ; tx_in[0]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.549     ; 0.629      ;
; 4.493 ; tx_in[5]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.549     ; 0.688      ;
; 4.716 ; tx_in[6]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.551     ; 0.909      ;
; 4.753 ; tx_in[4]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.555     ; 0.942      ;
; 4.903 ; tx_in[1]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.551     ; 1.096      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.339 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.348 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.357 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.359 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.466 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.666      ;
; 0.471 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.670      ;
; 0.475 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.674      ;
; 0.494 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.056      ; 0.694      ;
; 0.495 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.056      ; 0.695      ;
; 0.507 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.137      ; 0.808      ;
; 0.528 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.727      ;
; 0.536 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.735      ;
; 0.630 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.829      ;
; 0.665 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 0.863      ;
; 0.665 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 0.863      ;
; 0.717 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.056      ; 0.917      ;
; 0.747 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.056      ; 0.947      ;
; 0.748 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.056      ; 0.948      ;
; 0.762 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.858 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.056      ;
; 0.899 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.097      ;
; 0.907 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.105      ;
; 0.911 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.056      ; 1.111      ;
; 0.935 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.132      ;
; 1.047 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.244      ;
; 1.055 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.253      ;
; 1.068 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.189      ; 1.401      ;
; 1.103 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.176      ; 1.423      ;
; 1.115 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.312      ;
; 1.128 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.325      ;
; 1.170 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.367      ;
; 1.174 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.372      ;
; 1.181 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 1.380      ;
; 1.181 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.055      ; 1.380      ;
; 1.209 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.407      ;
; 1.209 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.407      ;
; 1.236 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.433      ;
; 1.238 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.172      ; 1.554      ;
; 1.274 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.471      ;
; 1.274 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.471      ;
; 1.393 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.591      ;
; 1.405 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.137      ; 1.706      ;
; 1.405 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.137      ; 1.706      ;
; 1.433 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.631      ;
; 1.434 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.186      ; 1.764      ;
; 1.439 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.636      ;
; 1.487 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.053      ; 1.684      ;
; 1.679 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.054      ; 1.877      ;
; 5.442 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -5.000       ; 0.072      ; 0.678      ;
; 5.444 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -5.000       ; 0.072      ; 0.680      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'                                                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.341 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.540      ;
; 0.345 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.544      ;
; 0.348 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]            ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]             ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.547      ;
; 0.359 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.432 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.631      ;
; 0.434 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.633      ;
; 0.444 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.643      ;
; 0.462 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.661      ;
; 0.463 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.662      ;
; 0.465 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.664      ;
; 0.466 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.665      ;
; 0.467 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.666      ;
; 0.471 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.670      ;
; 0.473 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.672      ;
; 0.475 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.674      ;
; 0.479 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.678      ;
; 0.484 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.496 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.498 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.529 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.728      ;
; 0.531 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.137      ; 0.832      ;
; 0.535 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.137      ; 0.836      ;
; 0.541 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.740      ;
; 0.609 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 0.906      ;
; 0.615 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 0.912      ;
; 0.623 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 0.920      ;
; 0.625 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 0.922      ;
; 0.645 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.844      ;
; 0.743 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.747 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 0.946      ;
; 0.803 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.100      ;
; 0.822 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.119      ;
; 0.826 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 1.025      ;
; 0.827 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 1.026      ;
; 0.852 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.052      ; 1.048      ;
; 0.868 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 1.067      ;
; 0.869 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 1.068      ;
; 0.894 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.055      ; 1.093      ;
; 0.967 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.264      ;
; 1.011 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.308      ;
; 1.050 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.009      ; 1.148      ;
; 1.068 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFHI ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.016      ; 1.173      ;
; 1.073 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.010      ; 1.172      ;
; 1.087 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.384      ;
; 1.087 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.384      ;
; 1.087 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.384      ;
; 1.087 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.384      ;
; 1.087 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.384      ;
; 1.090 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.387      ;
; 1.090 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.387      ;
; 1.090 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.387      ;
; 1.090 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.133      ; 1.387      ;
; 1.103 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFLO ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.017      ; 1.209      ;
; 1.104 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.005      ; 1.198      ;
; 1.112 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.006      ; 1.207      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                            ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.364 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.137      ; 0.665      ;
; 0.395 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.137      ; 0.696      ;
; 0.396 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.137      ; 0.697      ;
; 0.396 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.137      ; 0.697      ;
; 0.562 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.136      ; 0.862      ;
; 0.566 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.136      ; 0.866      ;
; 0.800 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.136      ; 1.100      ;
; 0.808 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.136      ; 1.108      ;
; 4.002 ; rx_data_align                                                                    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg ; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; -2.500       ; -0.861     ; 0.885      ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                  ;
+------------------------------------------------------------+--------+---------------+
; Clock                                                      ; Slack  ; End Point TNS ;
+------------------------------------------------------------+--------+---------------+
; rx_inclock                                                 ; 1.572  ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.472  ; 0.000         ;
; tx_inclock                                                 ; 7.643  ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 8.725  ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 9.130  ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 15.332 ; 0.000         ;
+------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                  ;
+------------------------------------------------------------+-------+---------------+
; Clock                                                      ; Slack ; End Point TNS ;
+------------------------------------------------------------+-------+---------------+
; rx_inclock                                                 ; 0.186 ; 0.000         ;
; tx_inclock                                                 ; 0.186 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.192 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.193 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.194 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.197 ; 0.000         ;
+------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                   ;
+------------------------------------------------------------+-------+---------------+
; Clock                                                      ; Slack ; End Point TNS ;
+------------------------------------------------------------+-------+---------------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.775 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 4.782 ; 0.000         ;
; rx_inclock                                                 ; 9.400 ; 0.000         ;
; tx_inclock                                                 ; 9.403 ; 0.000         ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 9.781 ; 0.000         ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 9.781 ; 0.000         ;
+------------------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_inclock'                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node          ; Launch Clock                                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+
; 1.572 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.429      ;
; 1.572 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.429      ;
; 1.653 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.348      ;
; 1.657 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.344      ;
; 1.704 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.297      ;
; 1.712 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.289      ;
; 1.765 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.236      ;
; 1.825 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; rx_data_align    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.594      ; 1.176      ;
; 1.948 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; sub_0_rx[5]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 1.050      ;
; 2.015 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.985      ;
; 2.016 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.984      ;
; 2.022 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.978      ;
; 2.053 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.947      ;
; 2.071 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.929      ;
; 2.072 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.928      ;
; 2.073 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.927      ;
; 2.089 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.911      ;
; 2.089 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.911      ;
; 2.093 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.907      ;
; 2.093 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.907      ;
; 2.101 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.899      ;
; 2.113 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.887      ;
; 2.113 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.887      ;
; 2.114 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.886      ;
; 2.114 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.886      ;
; 2.134 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.866      ;
; 2.148 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.852      ;
; 2.174 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.826      ;
; 2.178 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.822      ;
; 2.192 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.808      ;
; 2.194 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.806      ;
; 2.194 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.806      ;
; 2.198 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.802      ;
; 2.199 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.801      ;
; 2.211 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.789      ;
; 2.233 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3] ; sub_0_rx[3]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.765      ;
; 2.234 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.766      ;
; 2.236 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.764      ;
; 2.239 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1] ; sub_0_rx[1]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.759      ;
; 2.239 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4] ; sub_0_rx[4]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.759      ;
; 2.241 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6] ; sub_0_rx[6]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.757      ;
; 2.243 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0] ; sub_0_rx[0]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.755      ;
; 2.248 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2] ; sub_0_rx[2]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.750      ;
; 2.249 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; sub_0_rx[7]      ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.591      ; 0.749      ;
; 2.281 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t2 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.719      ;
; 2.283 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t1 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.717      ;
; 2.284 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t3 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.716      ;
; 2.285 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7] ; next_state_rx.t4 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock  ; 2.500        ; 0.593      ; 0.715      ;
; 8.194 ; state_rx.t2                                                                ; rx_data_align    ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.427     ; 1.366      ;
; 8.319 ; state_rx.t1                                                                ; rx_data_align    ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.427     ; 1.241      ;
; 8.355 ; state_rx.t4                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.202      ;
; 8.357 ; state_rx.t4                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.200      ;
; 8.360 ; state_rx.t4                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.197      ;
; 8.361 ; state_rx.t4                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.196      ;
; 8.364 ; state_rx.t4                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.193      ;
; 8.367 ; state_rx.t4                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.190      ;
; 8.369 ; state_rx.t4                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.188      ;
; 8.371 ; state_rx.t4                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 1.186      ;
; 8.531 ; state_rx.t7                                                                ; enq_rx           ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.025      ;
; 8.532 ; state_rx.t5                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.024      ;
; 8.534 ; state_rx.t5                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.022      ;
; 8.537 ; state_rx.t5                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.019      ;
; 8.538 ; state_rx.t5                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.018      ;
; 8.541 ; state_rx.t5                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.015      ;
; 8.544 ; state_rx.t5                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.012      ;
; 8.546 ; state_rx.t5                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.010      ;
; 8.548 ; state_rx.t5                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 1.008      ;
; 8.564 ; state_rx.t6                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.992      ;
; 8.565 ; state_rx.t6                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.991      ;
; 8.566 ; state_rx.t6                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.990      ;
; 8.567 ; state_rx.t6                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.989      ;
; 8.569 ; state_rx.t6                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.987      ;
; 8.571 ; state_rx.t6                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.985      ;
; 8.571 ; state_rx.t6                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.985      ;
; 8.571 ; state_rx.t4                                                                ; align_done       ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.428     ; 0.988      ;
; 8.573 ; state_rx.t6                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.983      ;
; 8.584 ; state_rx.t6                                                                ; d_in_rx[28]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.972      ;
; 8.586 ; state_rx.t6                                                                ; d_in_rx[26]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.970      ;
; 8.589 ; state_rx.t6                                                                ; d_in_rx[29]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.967      ;
; 8.590 ; state_rx.t6                                                                ; d_in_rx[30]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.966      ;
; 8.593 ; state_rx.t6                                                                ; d_in_rx[24]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.963      ;
; 8.596 ; state_rx.t6                                                                ; d_in_rx[31]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.960      ;
; 8.598 ; state_rx.t6                                                                ; d_in_rx[25]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.958      ;
; 8.600 ; state_rx.t6                                                                ; d_in_rx[27]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.956      ;
; 8.652 ; state_rx.t5                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.904      ;
; 8.653 ; state_rx.t5                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.903      ;
; 8.654 ; state_rx.t5                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.902      ;
; 8.655 ; state_rx.t5                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.901      ;
; 8.657 ; state_rx.t5                                                                ; sub_0_rx[6]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.899      ;
; 8.659 ; state_rx.t5                                                                ; sub_0_rx[0]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.897      ;
; 8.659 ; state_rx.t5                                                                ; sub_0_rx[2]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.897      ;
; 8.661 ; state_rx.t5                                                                ; sub_0_rx[7]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.895      ;
; 8.708 ; state_rx.t7                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.848      ;
; 8.709 ; state_rx.t7                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.847      ;
; 8.710 ; state_rx.t4                                                                ; sub_0_rx[1]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 0.847      ;
; 8.710 ; state_rx.t7                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.846      ;
; 8.711 ; state_rx.t4                                                                ; sub_0_rx[3]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 0.846      ;
; 8.711 ; state_rx.t7                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.431     ; 0.845      ;
; 8.712 ; state_rx.t4                                                                ; sub_0_rx[5]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 0.845      ;
; 8.712 ; state_rx.t4                                                                ; sub_0_rx[4]      ; rx_inclock                                                 ; rx_inclock  ; 10.000       ; -0.430     ; 0.845      ;
+-------+----------------------------------------------------------------------------+------------------+------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                             ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 4.472 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5.000        ; -0.054     ; 0.461      ;
; 4.473 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 5.000        ; -0.054     ; 0.460      ;
; 8.664 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.285      ;
; 8.793 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.156      ;
; 8.801 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.093     ; 1.093      ;
; 8.801 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.093     ; 1.093      ;
; 8.805 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.072      ; 1.254      ;
; 8.819 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.130      ;
; 8.842 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.107      ;
; 8.846 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.103      ;
; 8.868 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.081      ;
; 8.945 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 1.004      ;
; 8.950 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.999      ;
; 8.950 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.999      ;
; 8.955 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.050      ; 1.082      ;
; 8.990 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.959      ;
; 8.997 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.952      ;
; 8.998 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.951      ;
; 9.010 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.939      ;
; 9.016 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.933      ;
; 9.016 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.933      ;
; 9.043 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.906      ;
; 9.046 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.903      ;
; 9.086 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.054      ; 0.955      ;
; 9.090 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.859      ;
; 9.122 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; 0.074      ; 0.939      ;
; 9.123 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.827      ;
; 9.123 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.827      ;
; 9.146 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.805      ;
; 9.186 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.763      ;
; 9.192 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.758      ;
; 9.192 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.757      ;
; 9.300 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.651      ;
; 9.300 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.651      ;
; 9.313 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.638      ;
; 9.355 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.596      ;
; 9.369 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.580      ;
; 9.370 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.038     ; 0.579      ;
; 9.372 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.093     ; 0.522      ;
; 9.398 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.552      ;
; 9.403 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.548      ;
; 9.410 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.541      ;
; 9.439 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.512      ;
; 9.499 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.451      ;
; 9.506 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.444      ;
; 9.510 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.440      ;
; 9.511 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.439      ;
; 9.555 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.395      ;
; 9.567 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.384      ;
; 9.568 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.383      ;
; 9.578 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.037     ; 0.372      ;
; 9.579 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 10.000       ; -0.036     ; 0.372      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'tx_inclock'                                                                     ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+
; 7.643 ; state_tx.t6 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.919      ;
; 7.783 ; state_tx.t0 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.779      ;
; 7.812 ; state_tx.t1 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.750      ;
; 7.855 ; state_tx.t0 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.707      ;
; 8.208 ; state_tx.t6 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.353      ;
; 8.242 ; state_tx.t0 ; tx_in[3]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.319      ;
; 8.261 ; state_tx.t5 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.300      ;
; 8.282 ; state_tx.t1 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.279      ;
; 8.310 ; state_tx.t0 ; next_state_tx.t1 ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.252      ;
; 8.366 ; state_tx.t4 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.195      ;
; 8.375 ; state_tx.t3 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.182      ;
; 8.375 ; state_tx.t3 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.182      ;
; 8.380 ; state_tx.t3 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.177      ;
; 8.380 ; state_tx.t3 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.177      ;
; 8.380 ; state_tx.t6 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.181      ;
; 8.381 ; state_tx.t3 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.176      ;
; 8.382 ; state_tx.t3 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.175      ;
; 8.383 ; state_tx.t3 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.174      ;
; 8.384 ; state_tx.t3 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.173      ;
; 8.384 ; state_tx.t3 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.173      ;
; 8.399 ; state_tx.t6 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.163      ;
; 8.399 ; state_tx.t6 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.163      ;
; 8.399 ; state_tx.t6 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.163      ;
; 8.399 ; state_tx.t6 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.163      ;
; 8.401 ; state_tx.t2 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.161      ;
; 8.410 ; state_tx.t3 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.152      ;
; 8.425 ; state_tx.t3 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.136      ;
; 8.434 ; state_tx.t5 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.127      ;
; 8.448 ; state_tx.t5 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.109      ;
; 8.448 ; state_tx.t5 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.109      ;
; 8.449 ; state_tx.t5 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.108      ;
; 8.449 ; state_tx.t5 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.108      ;
; 8.449 ; state_tx.t5 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.108      ;
; 8.450 ; state_tx.t5 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.107      ;
; 8.450 ; state_tx.t5 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.107      ;
; 8.451 ; state_tx.t5 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.106      ;
; 8.451 ; state_tx.t5 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.106      ;
; 8.460 ; state_tx.t6 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.097      ;
; 8.460 ; state_tx.t6 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.097      ;
; 8.461 ; state_tx.t6 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.096      ;
; 8.461 ; state_tx.t6 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.096      ;
; 8.461 ; state_tx.t6 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.096      ;
; 8.462 ; state_tx.t6 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.095      ;
; 8.462 ; state_tx.t6 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.095      ;
; 8.463 ; state_tx.t6 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.094      ;
; 8.463 ; state_tx.t6 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.094      ;
; 8.469 ; state_tx.t6 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.088      ;
; 8.471 ; state_tx.t2 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.091      ;
; 8.477 ; state_tx.t6 ; tx_in[2]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.084      ;
; 8.488 ; state_tx.t6 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.074      ;
; 8.488 ; state_tx.t6 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.074      ;
; 8.488 ; state_tx.t6 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.074      ;
; 8.488 ; state_tx.t6 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.074      ;
; 8.510 ; state_tx.t1 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.051      ;
; 8.511 ; state_tx.t0 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.046      ;
; 8.520 ; state_tx.t3 ; tx_in[7]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.041      ;
; 8.520 ; state_tx.t2 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.041      ;
; 8.523 ; state_tx.t5 ; tx_in[5]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 1.034      ;
; 8.540 ; state_tx.t4 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.022      ;
; 8.540 ; state_tx.t4 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.022      ;
; 8.540 ; state_tx.t4 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.022      ;
; 8.540 ; state_tx.t4 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.022      ;
; 8.540 ; state_tx.t5 ; tx_in[2]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.021      ;
; 8.542 ; state_tx.t5 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.019      ;
; 8.551 ; state_tx.t2 ; tx_in[4]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.011      ;
; 8.554 ; state_tx.t6 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 1.007      ;
; 8.559 ; state_tx.t4 ; sub_2_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.998      ;
; 8.559 ; state_tx.t4 ; sub_2_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.998      ;
; 8.560 ; state_tx.t4 ; sub_3_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.997      ;
; 8.560 ; state_tx.t4 ; sub_3_tx[5]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.997      ;
; 8.560 ; state_tx.t4 ; sub_3_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.997      ;
; 8.561 ; state_tx.t4 ; sub_1_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.996      ;
; 8.561 ; state_tx.t4 ; sub_2_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.996      ;
; 8.562 ; state_tx.t5 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.000      ;
; 8.562 ; state_tx.t5 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.000      ;
; 8.562 ; state_tx.t5 ; sub_2_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.000      ;
; 8.562 ; state_tx.t5 ; sub_3_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 1.000      ;
; 8.562 ; state_tx.t4 ; sub_1_tx[0]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.995      ;
; 8.562 ; state_tx.t4 ; sub_3_tx[7]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.430     ; 0.995      ;
; 8.596 ; state_tx.t4 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 0.965      ;
; 8.599 ; state_tx.t3 ; tx_in[0]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 0.962      ;
; 8.607 ; state_tx.t5 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.955      ;
; 8.619 ; state_tx.t6 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.943      ;
; 8.629 ; state_tx.t4 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.933      ;
; 8.629 ; state_tx.t4 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.933      ;
; 8.629 ; state_tx.t4 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.933      ;
; 8.629 ; state_tx.t4 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.933      ;
; 8.651 ; state_tx.t5 ; sub_1_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.911      ;
; 8.651 ; state_tx.t5 ; sub_1_tx[6]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.911      ;
; 8.651 ; state_tx.t5 ; sub_1_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.911      ;
; 8.651 ; state_tx.t5 ; sub_3_tx[4]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.911      ;
; 8.653 ; state_tx.t4 ; sub_3_tx[3]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 0.908      ;
; 8.655 ; state_tx.t3 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.907      ;
; 8.706 ; state_tx.t3 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.856      ;
; 8.708 ; state_tx.t6 ; tx_in[1]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.854      ;
; 8.718 ; state_tx.t4 ; sub_2_tx[2]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.844      ;
; 8.722 ; state_tx.t3 ; sub_3_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.840      ;
; 8.723 ; state_tx.t6 ; next_state_tx.t3 ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.426     ; 0.838      ;
; 8.723 ; state_tx.t6 ; tx_in[6]         ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.839      ;
; 8.724 ; state_tx.t3 ; sub_2_tx[1]      ; tx_inclock   ; tx_inclock  ; 10.000       ; -0.425     ; 0.838      ;
+-------+-------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'                                                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 8.725 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 1.166      ;
; 8.880 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.063     ; 0.806      ;
; 8.904 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFHI ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.054     ; 0.791      ;
; 8.922 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.060     ; 0.767      ;
; 8.962 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.929      ;
; 9.024 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.868      ;
; 9.024 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.868      ;
; 9.024 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.868      ;
; 9.024 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.868      ;
; 9.043 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.849      ;
; 9.043 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.849      ;
; 9.043 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.849      ;
; 9.043 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.849      ;
; 9.043 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.095     ; 0.849      ;
; 9.061 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.830      ;
; 9.067 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.063     ; 0.810      ;
; 9.078 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFLO ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.054     ; 0.808      ;
; 9.088 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.803      ;
; 9.108 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.060     ; 0.772      ;
; 9.204 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.746      ;
; 9.223 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.727      ;
; 9.227 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.723      ;
; 9.251 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.640      ;
; 9.253 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.638      ;
; 9.256 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.635      ;
; 9.259 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.038     ; 0.690      ;
; 9.262 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.096     ; 0.629      ;
; 9.283 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.093     ; 0.611      ;
; 9.287 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.093     ; 0.607      ;
; 9.292 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.659      ;
; 9.292 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.659      ;
; 9.303 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.647      ;
; 9.305 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.645      ;
; 9.356 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.594      ;
; 9.380 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.570      ;
; 9.404 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.546      ;
; 9.405 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.545      ;
; 9.408 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.542      ;
; 9.409 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.541      ;
; 9.410 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.540      ;
; 9.451 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.499      ;
; 9.452 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.498      ;
; 9.452 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.498      ;
; 9.453 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.497      ;
; 9.458 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.492      ;
; 9.459 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.491      ;
; 9.460 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.490      ;
; 9.489 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.461      ;
; 9.496 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.454      ;
; 9.500 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.450      ;
; 9.501 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.450      ;
; 9.504 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.446      ;
; 9.511 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.440      ;
; 9.514 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.437      ;
; 9.563 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.388      ;
; 9.570 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]            ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.380      ;
; 9.570 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]             ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.037     ; 0.380      ;
; 9.572 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.379      ;
; 9.575 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 10.000       ; -0.036     ; 0.376      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                          ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                        ; To Node                                                                            ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 9.130  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.094     ; 0.763      ;
; 9.133  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.094     ; 0.760      ;
; 9.312  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.094     ; 0.581      ;
; 9.312  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.094     ; 0.581      ;
; 9.350  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.092     ; 0.545      ;
; 9.354  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.092     ; 0.541      ;
; 9.354  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.092     ; 0.541      ;
; 9.456  ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 10.000       ; -0.092     ; 0.439      ;
; 15.971 ; rx_data_align                                                                    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg ; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 17.500       ; -0.875     ; 0.591      ;
+--------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 15.332 ; tx_in[1]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.351     ; 0.754      ;
; 15.416 ; tx_in[4]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.355     ; 0.666      ;
; 15.455 ; tx_in[6]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.351     ; 0.631      ;
; 15.621 ; tx_in[5]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.350     ; 0.466      ;
; 15.643 ; tx_in[0]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.349     ; 0.445      ;
; 15.713 ; tx_in[2]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.349     ; 0.375      ;
; 15.715 ; tx_in[3]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.349     ; 0.373      ;
; 15.716 ; tx_in[7]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 17.500       ; -1.349     ; 0.372      ;
; 19.592 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 20.000       ; -0.036     ; 0.359      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_inclock'                                                                                                         ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; d_in_rx[31]                     ; d_in_rx[31]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[30]                     ; d_in_rx[30]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[6]                     ; sub_0_rx[6]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[29]                     ; d_in_rx[29]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[5]                     ; sub_0_rx[5]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[28]                     ; d_in_rx[28]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[4]                     ; sub_0_rx[4]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[27]                     ; d_in_rx[27]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[3]                     ; sub_0_rx[3]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[26]                     ; d_in_rx[26]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[2]                     ; sub_0_rx[2]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[25]                     ; d_in_rx[25]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[1]                     ; sub_0_rx[1]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; d_in_rx[24]                     ; d_in_rx[24]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[0]                     ; sub_0_rx[0]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|ring_empty    ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|not_ring_full ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_rx|hasodata      ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_0_rx[7]                     ; sub_0_rx[7]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[2]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[1]                        ; count[1]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[0]                        ; count[0]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; sub_0_rx[3]                     ; d_in_rx[27]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; sub_0_rx[1]                     ; d_in_rx[25]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; sub_0_rx[2]                     ; d_in_rx[26]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; sub_0_rx[5]                     ; d_in_rx[29]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; sub_0_rx[4]                     ; d_in_rx[28]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.316      ;
; 0.206 ; sub_0_rx[7]                     ; d_in_rx[31]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.327      ;
; 0.259 ; sub_0_rx[0]                     ; d_in_rx[24]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.380      ;
; 0.299 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.420      ;
; 0.305 ; SizedFIFO:fifo_rx|ring_empty    ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; count[0]                        ; count[1]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.427      ;
; 0.314 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.435      ;
; 0.315 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|head[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; SizedFIFO:fifo_rx|hasodata      ; deq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.438      ;
; 0.326 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.447      ;
; 0.327 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.448      ;
; 0.329 ; SizedFIFO:fifo_rx|tail[0]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.450      ;
; 0.345 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[1]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.466      ;
; 0.348 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.469      ;
; 0.351 ; SizedFIFO:fifo_rx|tail[2]       ; SizedFIFO:fifo_rx|tail[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.472      ;
; 0.357 ; rx_data_align                   ; rx_data_align                   ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.478      ;
; 0.364 ; sub_0_rx[6]                     ; d_in_rx[30]                     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.485      ;
; 0.400 ; SizedFIFO:fifo_rx|tail[1]       ; SizedFIFO:fifo_rx|tail[2]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.521      ;
; 0.404 ; d_in_rx[30]                     ; SizedFIFO:fifo_rx|arr~30        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.526      ;
; 0.416 ; count[2]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.537      ;
; 0.417 ; count[0]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.538      ;
; 0.420 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|head[0]       ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.541      ;
; 0.430 ; SizedFIFO:fifo_rx|head[0]       ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.551      ;
; 0.434 ; count[2]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.555      ;
; 0.450 ; deq_rx                          ; SizedFIFO:fifo_rx|hasodata      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.571      ;
; 0.456 ; count[1]                        ; count[2]                        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.577      ;
; 0.465 ; count[1]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.586      ;
; 0.470 ; d_in_rx[30]                     ; SizedFIFO:fifo_rx|arr~46        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; count[0]                        ; next_state_rx.t3                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.591      ;
; 0.477 ; d_in_rx[27]                     ; SizedFIFO:fifo_rx|arr~43        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.598      ;
; 0.490 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~23        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.612      ;
; 0.491 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~25        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.613      ;
; 0.492 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~31        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.614      ;
; 0.496 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~17        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.618      ;
; 0.507 ; count[1]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.628      ;
; 0.512 ; SizedFIFO:fifo_rx|hasodata      ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.635      ;
; 0.514 ; count[0]                        ; next_state_rx.t2                ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.635      ;
; 0.517 ; deq_rx                          ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.639      ;
; 0.521 ; count[2]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.642      ;
; 0.530 ; SizedFIFO:fifo_rx|arr~16        ; SizedFIFO:fifo_rx|D_OUT[24]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.651      ;
; 0.530 ; SizedFIFO:fifo_rx|not_ring_full ; enq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.652      ;
; 0.531 ; sub_0_rx[7]                     ; enq_rx                          ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.652      ;
; 0.534 ; SizedFIFO:fifo_rx|head[1]       ; SizedFIFO:fifo_rx|not_ring_full ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.655      ;
; 0.546 ; SizedFIFO:fifo_rx|arr~43        ; SizedFIFO:fifo_rx|D_OUT[27]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.668      ;
; 0.559 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~42        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.680      ;
; 0.561 ; d_in_rx[31]                     ; SizedFIFO:fifo_rx|arr~47        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.682      ;
; 0.568 ; SizedFIFO:fifo_rx|not_ring_full ; SizedFIFO:fifo_rx|ring_empty    ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.036      ; 0.688      ;
; 0.570 ; d_in_rx[28]                     ; SizedFIFO:fifo_rx|D_OUT[28]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.692      ;
; 0.570 ; d_in_rx[27]                     ; SizedFIFO:fifo_rx|arr~51        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.030      ; 0.684      ;
; 0.570 ; count[1]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.691      ;
; 0.573 ; d_in_rx[25]                     ; SizedFIFO:fifo_rx|arr~41        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[26]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.697      ;
; 0.575 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[25]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.698      ;
; 0.575 ; count[0]                        ; align_done                      ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.696      ;
; 0.576 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[30]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.699      ;
; 0.576 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~5         ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.699      ;
; 0.576 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~13        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.699      ;
; 0.576 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[28]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.699      ;
; 0.578 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~18        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.700      ;
; 0.578 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[24]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.701      ;
; 0.579 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[31]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.702      ;
; 0.579 ; SizedFIFO:fifo_rx|head[2]       ; SizedFIFO:fifo_rx|D_OUT[29]     ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.702      ;
; 0.579 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~26        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.701      ;
; 0.579 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~10        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.702      ;
; 0.580 ; d_in_rx[26]                     ; SizedFIFO:fifo_rx|arr~2         ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.039      ; 0.703      ;
; 0.582 ; d_in_rx[24]                     ; SizedFIFO:fifo_rx|arr~40        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; d_in_rx[29]                     ; SizedFIFO:fifo_rx|arr~21        ; rx_inclock   ; rx_inclock  ; 0.000        ; 0.038      ; 0.707      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'tx_inclock'                                                                                                         ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; sub_1_tx[7]                     ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_2_tx[7]                     ; sub_2_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_3_tx[7]                     ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_3_tx[5]                     ; sub_3_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_2_tx[5]                     ; sub_2_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_2_tx[0]                     ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_3_tx[0]                     ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_1_tx[0]                     ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_3_tx[2]                     ; sub_3_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sub_2_tx[2]                     ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|hasodata      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sub_3_tx[3]                     ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SizedFIFO:fifo_tx|not_ring_full ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.314      ;
; 0.211 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.332      ;
; 0.252 ; sub_1_tx[4]                     ; tx_in[4]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.373      ;
; 0.269 ; deq_tx                          ; SizedFIFO:fifo_tx|hasodata      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.390      ;
; 0.277 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; SizedFIFO:fifo_tx|hasodata      ; deq_tx                          ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.400      ;
; 0.294 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.414      ;
; 0.296 ; sub_3_tx[3]                     ; tx_in[3]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.416      ;
; 0.303 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.424      ;
; 0.310 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; SizedFIFO:fifo_tx|not_ring_full ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.430      ;
; 0.315 ; sub_1_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.436      ;
; 0.315 ; sub_1_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.436      ;
; 0.316 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.436      ;
; 0.319 ; SizedFIFO:fifo_tx|tail[2]       ; SizedFIFO:fifo_tx|tail[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.440      ;
; 0.326 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[1]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.447      ;
; 0.330 ; SizedFIFO:fifo_tx|tail[1]       ; SizedFIFO:fifo_tx|tail[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.451      ;
; 0.335 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.456      ;
; 0.343 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.464      ;
; 0.368 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.489      ;
; 0.404 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[0]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.525      ;
; 0.409 ; sub_2_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.530      ;
; 0.411 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.531      ;
; 0.420 ; sub_2_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.541      ;
; 0.446 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.566      ;
; 0.452 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.573      ;
; 0.472 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.593      ;
; 0.476 ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.597      ;
; 0.487 ; SizedFIFO:fifo_tx|head[2]       ; SizedFIFO:fifo_tx|head[2]       ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.608      ;
; 0.501 ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.622      ;
; 0.515 ; sub_3_tx[6]                     ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.636      ;
; 0.528 ; sub_3_tx[1]                     ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.649      ;
; 0.545 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.666      ;
; 0.551 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.669      ;
; 0.554 ; SizedFIFO:fifo_tx|hasodata      ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.672      ;
; 0.554 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.674      ;
; 0.559 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.679      ;
; 0.561 ; SizedFIFO:fifo_tx|D_OUT[6]      ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.681      ;
; 0.573 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[6]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.694      ;
; 0.577 ; sub_2_tx[5]                     ; tx_in[5]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.698      ;
; 0.586 ; SizedFIFO:fifo_tx|D_OUT[6]      ; sub_3_tx[4]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.039      ; 0.709      ;
; 0.600 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.722      ;
; 0.616 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.039      ; 0.739      ;
; 0.626 ; SizedFIFO:fifo_tx|tail[0]       ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.746      ;
; 0.627 ; SizedFIFO:fifo_tx|ring_empty    ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.747      ;
; 0.638 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[1]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.759      ;
; 0.639 ; deq_tx                          ; SizedFIFO:fifo_tx|D_OUT[6]      ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.757      ;
; 0.645 ; deq_tx                          ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.763      ;
; 0.654 ; sub_3_tx[5]                     ; tx_in[5]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.775      ;
; 0.655 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.773      ;
; 0.655 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.773      ;
; 0.655 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.773      ;
; 0.656 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.774      ;
; 0.656 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.774      ;
; 0.657 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.775      ;
; 0.657 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_3_tx[2]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.775      ;
; 0.659 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.777      ;
; 0.659 ; SizedFIFO:fifo_tx|D_OUT[31]     ; sub_2_tx[5]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.777      ;
; 0.662 ; sub_2_tx[7]                     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.040      ; 0.786      ;
; 0.667 ; SizedFIFO:fifo_tx|head[1]       ; SizedFIFO:fifo_tx|D_OUT[31]     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.787      ;
; 0.673 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.035      ; 0.792      ;
; 0.674 ; sub_3_tx[7]                     ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.040      ; 0.798      ;
; 0.687 ; deq_tx                          ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.805      ;
; 0.693 ; deq_tx                          ; SizedFIFO:fifo_tx|ring_empty    ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.034      ; 0.811      ;
; 0.701 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.822      ;
; 0.702 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.823      ;
; 0.705 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[1]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.826      ;
; 0.742 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[7]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.035      ; 0.861      ;
; 0.764 ; SizedFIFO:fifo_tx|head[0]       ; SizedFIFO:fifo_tx|not_ring_full ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.036      ; 0.884      ;
; 0.782 ; SizedFIFO:fifo_tx|hasodata      ; tx_in[4]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.037      ; 0.903      ;
; 0.783 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[3]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.035      ; 0.902      ;
; 0.783 ; sub_2_tx[0]                     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.040      ; 0.907      ;
; 0.791 ; sub_3_tx[0]                     ; tx_in[0]                        ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.040      ; 0.915      ;
; 0.814 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.032      ; 0.930      ;
; 0.815 ; SizedFIFO:fifo_tx|hasodata      ; sub_3_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.032      ; 0.931      ;
; 0.815 ; SizedFIFO:fifo_tx|hasodata      ; sub_2_tx[0]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.032      ; 0.931      ;
; 0.816 ; SizedFIFO:fifo_tx|hasodata      ; sub_1_tx[7]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.032      ; 0.932      ;
; 0.816 ; SizedFIFO:fifo_tx|D_OUT[6]      ; sub_1_tx[6]                     ; tx_inclock   ; tx_inclock  ; 0.000        ; 0.039      ; 0.939      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]'                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                            ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.192 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[2]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.092      ; 0.388      ;
; 0.219 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[6]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.092      ; 0.415      ;
; 0.220 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[3]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.092      ; 0.416      ;
; 0.221 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[7]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.092      ; 0.417      ;
; 0.298 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[5]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.090      ; 0.492      ;
; 0.298 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[1]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.090      ; 0.492      ;
; 0.446 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[4]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.090      ; 0.640      ;
; 0.448 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_reg[0]         ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000        ; 0.090      ; 0.642      ;
; 3.411 ; rx_data_align                                                                    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg ; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; -2.500       ; -0.590     ; 0.505      ;
+-------+----------------------------------------------------------------------------------+------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.193 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.321      ;
; 0.205 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.211 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.332      ;
; 0.263 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.093      ; 0.460      ;
; 0.267 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.270 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.391      ;
; 0.275 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.396      ;
; 0.294 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.314 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.321 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.368 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.488      ;
; 0.372 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.034      ; 0.490      ;
; 0.374 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.034      ; 0.492      ;
; 0.415 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[1]                       ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.535      ;
; 0.428 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[1]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.548      ;
; 0.428 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.548      ;
; 0.463 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.493 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.612      ;
; 0.519 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.034      ; 0.637      ;
; 0.523 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[1]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.034      ; 0.641      ;
; 0.537 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg10a[0]                       ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.542 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.661      ;
; 0.599 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_l_shiftreg4a[0]                        ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.718      ;
; 0.614 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.733      ;
; 0.652 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:l_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.771      ;
; 0.659 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.778      ;
; 0.660 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.134      ; 0.878      ;
; 0.690 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.809      ;
; 0.691 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.810      ;
; 0.692 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.811      ;
; 0.692 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.811      ;
; 0.694 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[0]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.113      ; 0.891      ;
; 0.702 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.823      ;
; 0.702 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|int_bitslip_reg                            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.037      ; 0.823      ;
; 0.731 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg3a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.850      ;
; 0.742 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.861      ;
; 0.742 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.861      ;
; 0.778 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_h_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_h_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.109      ; 0.971      ;
; 0.799 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[0]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.093      ; 0.996      ;
; 0.799 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_data_align_reg                          ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_cntr:bitslip_cntr|counter_reg_bit[1]    ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.093      ; 0.996      ;
; 0.823 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg1a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.942      ;
; 0.829 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg8a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.948      ;
; 0.841 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|cda_h_shiftreg9a[0]                        ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.960      ;
; 0.864 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[0]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|h_shiftreg2a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 0.983      ;
; 0.915 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|ddio_l_reg[1]      ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.132      ; 1.131      ;
; 0.979 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_dffpipe:h_dffpipe|dffe13a[1]            ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|l_shiftreg7a[0]                            ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000        ; 0.035      ; 1.098      ;
; 5.262 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[1] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[1]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -5.000       ; 0.022      ; 0.388      ;
; 5.262 ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_latch[0] ; rx:rx1|altlvds_rx:ALTLVDS_RX_component|rx_lvds_rx:auto_generated|rx_lvds_ddio_in:ddio_in|dataout_l_reg[0]   ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; -5.000       ; 0.022      ; 0.388      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]'                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 3.686 ; tx_in[7]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.056     ; 0.314      ;
; 3.686 ; tx_in[3]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.056     ; 0.314      ;
; 3.688 ; tx_in[2]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.056     ; 0.316      ;
; 3.744 ; tx_in[0]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.056     ; 0.372      ;
; 3.762 ; tx_in[5]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.055     ; 0.391      ;
; 3.905 ; tx_in[6]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.057     ; 0.532      ;
; 3.933 ; tx_in[4]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.060     ; 0.557      ;
; 4.014 ; tx_in[1]                                                                      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]    ; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; -2.500       ; -1.057     ; 0.641      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]'                                                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                       ; Launch Clock                                               ; Latch Clock                                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+
; 0.197 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.208 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]            ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.208 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]             ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.252 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.373      ;
; 0.256 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.377      ;
; 0.262 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.383      ;
; 0.267 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.388      ;
; 0.277 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[2]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.398      ;
; 0.279 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.281 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.282 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.284 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.284 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.405      ;
; 0.285 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.406      ;
; 0.286 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.407      ;
; 0.289 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[4]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.093      ; 0.486      ;
; 0.289 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[5]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.093      ; 0.486      ;
; 0.293 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.297 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.316 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.437      ;
; 0.329 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.450      ;
; 0.337 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[3]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.530      ;
; 0.342 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[6]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.535      ;
; 0.344 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[2]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.537      ;
; 0.345 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[1]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.538      ;
; 0.369 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.489      ;
; 0.426 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                             ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.546      ;
; 0.430 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.550      ;
; 0.456 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[1]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.649      ;
; 0.458 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr2|counter_reg_bit[0]       ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.037      ; 0.580      ;
; 0.465 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_reg[7]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0]       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.658      ;
; 0.488 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_cntr:cntr13|counter_reg_bit[0]      ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.035      ; 0.607      ;
; 0.502 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.622      ;
; 0.516 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.526 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                              ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.550 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe22                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.743      ;
; 0.578 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe11                                       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.771      ;
; 0.627 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg23|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.001      ; 0.686      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe16a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe18a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe14a[0]                                   ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe6a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe8a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe4a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe5a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe7a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.635 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|sync_dffe12a                           ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|dffe3a[0]                                    ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.089      ; 0.828      ;
; 0.640 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg24|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_0~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.001      ; 0.699      ;
; 0.642 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFHI ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.008      ; 0.708      ;
; 0.660 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg25|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFHI       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; -0.001     ; 0.717      ;
; 0.661 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg:outclk_shift|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out1:outclock_ddio|ddio_outa_0~DFFLO ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; 0.008      ; 0.727      ;
; 0.665 ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_shift_reg1:shift_reg26|shift_reg[0] ; tx:tx1|altlvds_tx:ALTLVDS_TX_component|tx_lvds_tx:auto_generated|tx_ddio_out:ddio_out|ddio_outa_1~DFFLO       ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000        ; -0.001     ; 0.722      ;
+-------+---------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------+------------------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                     ;
+-------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                                       ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                            ; 0.756  ; 0.186 ; N/A      ; N/A     ; 4.744               ;
;  rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 4.106  ; 0.193 ; N/A      ; N/A     ; 4.744               ;
;  rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 8.539  ; 0.192 ; N/A      ; N/A     ; 9.744               ;
;  rx_inclock                                                 ; 0.756  ; 0.186 ; N/A      ; N/A     ; 9.400               ;
;  tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 7.822  ; 0.197 ; N/A      ; N/A     ; 4.744               ;
;  tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 13.886 ; 0.194 ; N/A      ; N/A     ; 9.743               ;
;  tx_inclock                                                 ; 6.463  ; 0.186 ; N/A      ; N/A     ; 9.403               ;
; Design-wide TNS                                             ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  rx_inclock                                                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  tx_inclock                                                 ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_out[0]     ; LVDS         ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 100 Ohm            ; n/a           ; n/a             ; n/a         ;
; tx_out[1]     ; LVDS         ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 100 Ohm            ; n/a           ; n/a             ; n/a         ;
; tx_outclock   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_align_done ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_out_out[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_out[0](n)  ; LVDS         ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 100 Ohm            ; n/a           ; n/a             ; n/a         ;
; tx_out[1](n)  ; LVDS         ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; open                ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 100 Ohm            ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx_in[0]                ; LVDS         ; 2000 ps         ; 2000 ps         ;
; pll_areset_n            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_in[1]                ; LVDS         ; 2000 ps         ; 2000 ps         ;
; rx_inclock              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_inclock              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_align_done           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_in[0](n)             ; LVDS         ; 2000 ps         ; 2000 ps         ;
; rx_in[1](n)             ; LVDS         ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_out[0]     ; LVDS         ; 0 s                 ; 0 s                 ; 0.432 V                      ; -0.432 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.8e-10 s                   ; 3.81e-10 s                  ; Yes                        ; Yes                        ; 0.432 V                     ; -0.432 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.8e-10 s                  ; 3.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[1]     ; LVDS         ; 0 s                 ; 0 s                 ; 0.432 V                      ; -0.432 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.8e-10 s                   ; 3.81e-10 s                  ; Yes                        ; Yes                        ; 0.432 V                     ; -0.432 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.8e-10 s                  ; 3.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_outclock   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; rx_align_done ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_out_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_out_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_out_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_out_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; rx_out_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; rx_out_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[0](n)  ; LVDS         ; 0 s                 ; 0 s                 ; 0.432 V                      ; -0.432 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.8e-10 s                   ; 3.81e-10 s                  ; Yes                        ; Yes                        ; 0.432 V                     ; -0.432 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.8e-10 s                  ; 3.81e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[1](n)  ; LVDS         ; 0 s                 ; 0 s                 ; 0.432 V                      ; -0.432 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.8e-10 s                   ; 3.81e-10 s                  ; Yes                        ; Yes                        ; 0.432 V                     ; -0.432 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.8e-10 s                  ; 3.81e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_out[0]     ; LVDS         ; 0 s                 ; 0 s                 ; 0.376 V                      ; -0.376 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.85e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 0.376 V                     ; -0.376 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.85e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[1]     ; LVDS         ; 0 s                 ; 0 s                 ; 0.376 V                      ; -0.376 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.85e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 0.376 V                     ; -0.376 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.85e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; tx_outclock   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; rx_align_done ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; rx_out_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; rx_out_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[0](n)  ; LVDS         ; 0 s                 ; 0 s                 ; 0.376 V                      ; -0.376 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.85e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 0.376 V                     ; -0.376 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.85e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[1](n)  ; LVDS         ; 0 s                 ; 0 s                 ; 0.376 V                      ; -0.376 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.85e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 0.376 V                     ; -0.376 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.85e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_out[0]     ; LVDS         ; 0 s                 ; 0 s                 ; 0.526 V                      ; -0.526 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.81e-10 s                  ; 3.83e-10 s                  ; Yes                        ; Yes                        ; 0.526 V                     ; -0.526 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.81e-10 s                 ; 3.83e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[1]     ; LVDS         ; 0 s                 ; 0 s                 ; 0.526 V                      ; -0.526 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.81e-10 s                  ; 3.83e-10 s                  ; Yes                        ; Yes                        ; 0.526 V                     ; -0.526 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.81e-10 s                 ; 3.83e-10 s                 ; Yes                       ; Yes                       ;
; tx_outclock   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rx_align_done ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rx_out_out[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; rx_out_out[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; rx_out_out[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
; tx_out[0](n)  ; LVDS         ; 0 s                 ; 0 s                 ; 0.526 V                      ; -0.526 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.81e-10 s                  ; 3.83e-10 s                  ; Yes                        ; Yes                        ; 0.526 V                     ; -0.526 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.81e-10 s                 ; 3.83e-10 s                 ; Yes                       ; Yes                       ;
; tx_out[1](n)  ; LVDS         ; 0 s                 ; 0 s                 ; 0.526 V                      ; -0.526 V                     ; -                   ; -                   ; -                                    ; -                                    ; 3.81e-10 s                  ; 3.83e-10 s                  ; Yes                        ; Yes                        ; 0.526 V                     ; -0.526 V                    ; -                  ; -                  ; -                                   ; -                                   ; 3.81e-10 s                 ; 3.83e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                     ;
+------------------------------------------------------------+------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                 ; To Clock                                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------+------------------------------------------------------------+----------+----------+----------+----------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 49       ; 2        ; 0        ; 2        ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 3        ; 0        ; 0        ; 0        ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 8        ; 0        ; 0        ; 0        ;
; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock                                                 ; 48       ; 0        ; 0        ; 0        ;
; rx_inclock                                                 ; rx_inclock                                                 ; 915      ; 94       ; 8        ; 0        ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 40       ; 0        ; 0        ; 0        ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 20       ; 0        ; 0        ; 0        ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 8        ; 0        ; 0        ; 0        ;
; tx_inclock                                                 ; tx_inclock                                                 ; 146      ; 126      ; 7        ; 0        ;
+------------------------------------------------------------+------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                      ;
+------------------------------------------------------------+------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                 ; To Clock                                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------------+------------------------------------------------------------+----------+----------+----------+----------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 49       ; 2        ; 0        ; 2        ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; 3        ; 0        ; 0        ; 0        ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 8        ; 0        ; 0        ; 0        ;
; rx_inclock                                                 ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx_inclock                                                 ; 48       ; 0        ; 0        ; 0        ;
; rx_inclock                                                 ; rx_inclock                                                 ; 915      ; 94       ; 8        ; 0        ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 40       ; 0        ; 0        ; 0        ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; 20       ; 0        ; 0        ; 0        ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 1        ; 0        ; 0        ; 0        ;
; tx_inclock                                                 ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; 8        ; 0        ; 0        ; 0        ;
; tx_inclock                                                 ; tx_inclock                                                 ; 146      ; 126      ; 7        ; 0        ;
+------------------------------------------------------------+------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 173   ; 173  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                              ;
+------------------------------------------------------------+------------------------------------------------------------+-----------+-------------+
; Target                                                     ; Clock                                                      ; Type      ; Status      ;
+------------------------------------------------------------+------------------------------------------------------------+-----------+-------------+
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] ; Generated ; Constrained ;
; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] ; Generated ; Constrained ;
; rx_inclock                                                 ; rx_inclock                                                 ; Base      ; Constrained ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] ; Generated ; Constrained ;
; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] ; Generated ; Constrained ;
; tx_inclock                                                 ; tx_inclock                                                 ; Base      ; Constrained ;
+------------------------------------------------------------+------------------------------------------------------------+-----------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; pll_areset_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_in[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_in[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_align_done ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; rx_align_done ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[0](n)  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[1](n)  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_outclock   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; pll_areset_n  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_in[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_in[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_align_done ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; rx_align_done ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx_out_out[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[0](n)  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_out[1](n)  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx_outclock   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Mon Jun 18 17:39:50 2018
Info: Command: quartus_sta loop_back_verilog -c loop_back_verilog
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'loop_back_verilog.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name rx_inclock rx_inclock
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name tx_inclock tx_inclock
    Info (332110): create_generated_clock -source {tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|inclk[0]} -multiply_by 2 -phase -90.00 -duty_cycle 50.00 -name {tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]} {tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0]}
    Info (332110): create_generated_clock -source {tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|inclk[0]} -phase -45.00 -duty_cycle 50.00 -name {tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]} {tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1]}
    Info (332110): create_generated_clock -source {rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0]} -multiply_by 2 -phase -90.00 -duty_cycle 50.00 -name {rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]} {rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0]}
    Info (332110): create_generated_clock -source {rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|inclk[0]} -phase -45.00 -duty_cycle 50.00 -name {rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]} {rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.756               0.000 rx_inclock 
    Info (332119):     4.106               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     6.463               0.000 tx_inclock 
    Info (332119):     7.822               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     8.539               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
    Info (332119):    13.886               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 rx_inclock 
    Info (332119):     0.358               0.000 tx_inclock 
    Info (332119):     0.361               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
    Info (332119):     0.373               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     0.376               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     0.404               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.747               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     4.747               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     9.633               0.000 rx_inclock 
    Info (332119):     9.637               0.000 tx_inclock 
    Info (332119):     9.747               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
    Info (332119):     9.748               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.896
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.896               0.000 rx_inclock 
    Info (332119):     4.216               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     6.858               0.000 tx_inclock 
    Info (332119):     8.041               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     8.693               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
    Info (332119):    14.312               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 rx_inclock 
    Info (332119):     0.312               0.000 tx_inclock 
    Info (332119):     0.320               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
    Info (332119):     0.339               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     0.341               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     0.364               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.744               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     4.744               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     9.656               0.000 rx_inclock 
    Info (332119):     9.660               0.000 tx_inclock 
    Info (332119):     9.743               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
    Info (332119):     9.744               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.572
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.572               0.000 rx_inclock 
    Info (332119):     4.472               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     7.643               0.000 tx_inclock 
    Info (332119):     8.725               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     9.130               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
    Info (332119):    15.332               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 rx_inclock 
    Info (332119):     0.186               0.000 tx_inclock 
    Info (332119):     0.192               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
    Info (332119):     0.193               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     0.194               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
    Info (332119):     0.197               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.775
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.775               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[0] 
    Info (332119):     4.782               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[0] 
    Info (332119):     9.400               0.000 rx_inclock 
    Info (332119):     9.403               0.000 tx_inclock 
    Info (332119):     9.781               0.000 rx1|ALTLVDS_RX_component|auto_generated|lvds_rx_pll|clk[1] 
    Info (332119):     9.781               0.000 tx1|ALTLVDS_TX_component|auto_generated|lvds_tx_pll|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 1097 megabytes
    Info: Processing ended: Mon Jun 18 17:39:52 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


