Nome: Jorge Luis dos Santos Leal
Matrícula: 417466

Artigo 

01.) Indicar o nome do autor, título e data
     do texto segundo as normas para referências
     de artigos.

FUCHS, Bill. President & CEO. Simucad Inc/Chairman BoD - OVI. 1995.
COOLEY, John.  Rorschach Testing 273 Engineers with the Verilog-VHDL Contest.  E.E. Times, October 1995.


02.) Relacionar os principais critérios usados no texto para definir a escolha de uma 
     linguagem para especificação de hardware.

- A primeira razão de usar um HDL, deve ser um total ganho de produtividade, embora isso pode ser difícil de 
quantificar, pois é difícil prever um ganho ou perda de produtividade. 
- O próximo fator mais importante é a facilidade de uso, onde são divididos em categorias: 
facilidade de aprendizagem, facilidade de uso e futuro uso da linguagem utilizada hoje.
- Outro fator importante é como o HDL pode integrar ambientes do projeto atual com a filosofia de projetos 
já existentes. 
- O último fator condiz com a realidade geral. Será que o HDL dá suporte a metodologias de  técnicas específicas
e estratégias que o usuário iniciante requer?


03.) Sob que aspectos deverá ser considerado o critério "facilidade de uso"?

     Sob os seguintes aspectos divididos em categorias:
Categoria 01 - Facilidade de aprendizagem:  isso se relaciona com o quão fácil é para aprender a língua
sem experiência prévia com HDLs;
Categoria 02 - Facilidade de uso, significa assim que o usuário iniciante aprendeu a
linguagem, será mais fácil de utilizar a linguagem em seus projetos;
Categoria 03 - Usabilidade futura, embora a linguagem seja muito usada hoje, mas e amanhã? 
Esta categoria baseia-se no potencial da linguagem em seu projeto de longo prazo.

04.) Sintetizar as principais conclusões em um parágrafo.

     HDL Verilog permite ao projetista uma sintaxe da linguagem simples e estrutura. Esta capacidade, 
ao contrário de VHDL.Verilog HDL foi projetado com características que são necessárias para modelar o ambiente do 
sistema. Esta capacidade é uma deficiência em VHDL. Linguagem Verilog HDL apóia tarefas de sistema e 
funciona como parte do linguagem. VHDL simplesmente não suporta este vital princípio de depuração 
em tudo. Assim concluindo, a linguagem verilog HDL tem mais vantagens quando comparada a VHDL.


