`timescale 1 ps/ 1 ps

module analog_ip(
	mem_ahb_hreadyout,
	mem_ahb_hresp,
	mem_ahb_hrdata,
	slave_ahb_hsel,
	slave_ahb_hready,
	slave_ahb_htrans,
	slave_ahb_hsize,
	slave_ahb_hburst,
	slave_ahb_hwrite,
	slave_ahb_haddr,
	slave_ahb_hwdata,
	ext_dma_DMACBREQ,
	ext_dma_DMACLBREQ,
	ext_dma_DMACSREQ,
	ext_dma_DMACLSREQ,
	local_int,
	stop,
	sys_clock,
	bus_clock,
	resetn,
	mem_ahb_htrans,
	mem_ahb_hready,
	mem_ahb_hwrite,
	mem_ahb_haddr,
	mem_ahb_hsize,
	mem_ahb_hburst,
	mem_ahb_hwdata,
	slave_ahb_hreadyout,
	slave_ahb_hresp,
	slave_ahb_hrdata,
	ext_dma_DMACCLR,
	ext_dma_DMACTC);
output	mem_ahb_hreadyout;
output	mem_ahb_hresp;
output	[31:0] mem_ahb_hrdata;
output	slave_ahb_hsel;
output	slave_ahb_hready;
output	[1:0] slave_ahb_htrans;
output	[2:0] slave_ahb_hsize;
output	[2:0] slave_ahb_hburst;
output	slave_ahb_hwrite;
output	[31:0] slave_ahb_haddr;
output	[31:0] slave_ahb_hwdata;
output	[3:0] ext_dma_DMACBREQ;
output	[3:0] ext_dma_DMACLBREQ;
output	[3:0] ext_dma_DMACSREQ;
output	[3:0] ext_dma_DMACLSREQ;
output	[3:0] local_int;
input	stop;
input	sys_clock;
input	bus_clock;
input	resetn;
input	[1:0] mem_ahb_htrans;
input	mem_ahb_hready;
input	mem_ahb_hwrite;
input	[31:0] mem_ahb_haddr;
input	[2:0] mem_ahb_hsize;
input	[2:0] mem_ahb_hburst;
input	[31:0] mem_ahb_hwdata;
input	slave_ahb_hreadyout;
input	slave_ahb_hresp;
input	[31:0] slave_ahb_hrdata;
input	[3:0] ext_dma_DMACCLR;
input	[3:0] ext_dma_DMACTC;

// module alta_adc
// Design Ports Information

// module alta_adc_1
// Design Ports Information

// module alta_adc_2
// Design Ports Information

// module alta_cmp
// Design Ports Information

// module alta_dac
// Design Ports Information

// module alta_dac_1
// Design Ports Information

// module analog_ip
// Design Ports Information
// mem_ahb_htrans[0]	=>  Location: LCCOMB_X49_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hready	=>  Location: LCCOMB_X46_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[0]	=>  Location: LCCOMB_X54_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[1]	=>  Location: LCCOMB_X46_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[16]	=>  Location: LCCOMB_X52_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[17]	=>  Location: LCCOMB_X50_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[18]	=>  Location: LCCOMB_X60_Y5_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[19]	=>  Location: LCCOMB_X56_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[20]	=>  Location: LCCOMB_X56_Y12_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[21]	=>  Location: LCCOMB_X51_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[22]	=>  Location: LCCOMB_X51_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[23]	=>  Location: LCCOMB_X47_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[24]	=>  Location: LCCOMB_X43_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[25]	=>  Location: LCCOMB_X51_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[26]	=>  Location: LCCOMB_X48_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[27]	=>  Location: LCCOMB_X52_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[28]	=>  Location: LCCOMB_X53_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[29]	=>  Location: LCCOMB_X52_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[30]	=>  Location: LCCOMB_X48_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[31]	=>  Location: LCCOMB_X50_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hsize[0]	=>  Location: LCCOMB_X56_Y12_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hsize[1]	=>  Location: LCCOMB_X43_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hsize[2]	=>  Location: LCCOMB_X46_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hburst[0]	=>  Location: LCCOMB_X54_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hburst[1]	=>  Location: LCCOMB_X48_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hburst[2]	=>  Location: LCCOMB_X45_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[11]	=>  Location: LCCOMB_X47_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[15]	=>  Location: LCCOMB_X48_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hreadyout	=>  Location: LCCOMB_X54_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hresp	=>  Location: LCCOMB_X46_Y1_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[0]	=>  Location: LCCOMB_X62_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[1]	=>  Location: LCCOMB_X62_Y1_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[2]	=>  Location: LCCOMB_X62_Y1_N6,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[3]	=>  Location: LCCOMB_X56_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[4]	=>  Location: LCCOMB_X56_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[5]	=>  Location: LCCOMB_X56_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[6]	=>  Location: LCCOMB_X57_Y4_N8,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[7]	=>  Location: LCCOMB_X56_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[8]	=>  Location: LCCOMB_X62_Y1_N12,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[9]	=>  Location: LCCOMB_X56_Y3_N8,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[10]	=>  Location: LCCOMB_X56_Y3_N10,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[11]	=>  Location: LCCOMB_X56_Y3_N12,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[12]	=>  Location: LCCOMB_X56_Y3_N14,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[13]	=>  Location: LCCOMB_X56_Y3_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[14]	=>  Location: LCCOMB_X56_Y3_N18,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[15]	=>  Location: LCCOMB_X45_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[16]	=>  Location: LCCOMB_X60_Y5_N12,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[17]	=>  Location: LCCOMB_X54_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[18]	=>  Location: LCCOMB_X57_Y4_N10,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[19]	=>  Location: LCCOMB_X57_Y4_N14,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[20]	=>  Location: LCCOMB_X56_Y3_N20,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[21]	=>  Location: LCCOMB_X57_Y4_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[22]	=>  Location: LCCOMB_X56_Y3_N26,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[23]	=>  Location: LCCOMB_X57_Y4_N20,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[24]	=>  Location: LCCOMB_X56_Y3_N28,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[25]	=>  Location: LCCOMB_X60_Y5_N14,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[26]	=>  Location: LCCOMB_X56_Y9_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[27]	=>  Location: LCCOMB_X56_Y9_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[28]	=>  Location: LCCOMB_X60_Y5_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[29]	=>  Location: LCCOMB_X57_Y4_N24,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[30]	=>  Location: LCCOMB_X56_Y9_N6,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hrdata[31]	=>  Location: LCCOMB_X56_Y9_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hsel	=>  Location: LCCOMB_X50_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hready	=>  Location: LCCOMB_X51_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hreadyout	=>  Location: LCCOMB_X51_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_htrans[0]	=>  Location: LCCOMB_X51_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_htrans[1]	=>  Location: LCCOMB_X62_Y1_N14,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hsize[0]	=>  Location: LCCOMB_X56_Y9_N10,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hsize[1]	=>  Location: LCCOMB_X46_Y1_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hsize[2]	=>  Location: LCCOMB_X51_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hburst[0]	=>  Location: LCCOMB_X49_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hburst[1]	=>  Location: LCCOMB_X46_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hburst[2]	=>  Location: LCCOMB_X44_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwrite	=>  Location: LCCOMB_X46_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[0]	=>  Location: LCCOMB_X45_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[1]	=>  Location: LCCOMB_X62_Y1_N16,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[2]	=>  Location: LCCOMB_X45_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[3]	=>  Location: LCCOMB_X45_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[4]	=>  Location: LCCOMB_X45_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[5]	=>  Location: LCCOMB_X56_Y9_N12,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[6]	=>  Location: LCCOMB_X53_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[7]	=>  Location: LCCOMB_X48_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[8]	=>  Location: LCCOMB_X45_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[9]	=>  Location: LCCOMB_X54_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[10]	=>  Location: LCCOMB_X47_Y1_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[11]	=>  Location: LCCOMB_X51_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[12]	=>  Location: LCCOMB_X54_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[13]	=>  Location: LCCOMB_X54_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[14]	=>  Location: LCCOMB_X54_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[15]	=>  Location: LCCOMB_X56_Y9_N14,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[16]	=>  Location: LCCOMB_X45_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[17]	=>  Location: LCCOMB_X60_Y5_N30,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[18]	=>  Location: LCCOMB_X56_Y12_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[19]	=>  Location: LCCOMB_X50_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[20]	=>  Location: LCCOMB_X51_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[21]	=>  Location: LCCOMB_X49_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[22]	=>  Location: LCCOMB_X47_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[23]	=>  Location: LCCOMB_X49_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[24]	=>  Location: LCCOMB_X52_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[25]	=>  Location: LCCOMB_X47_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[26]	=>  Location: LCCOMB_X45_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[27]	=>  Location: LCCOMB_X44_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[28]	=>  Location: LCCOMB_X51_Y1_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[29]	=>  Location: LCCOMB_X50_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[30]	=>  Location: LCCOMB_X52_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_haddr[31]	=>  Location: LCCOMB_X46_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[0]	=>  Location: LCCOMB_X46_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[1]	=>  Location: LCCOMB_X46_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[2]	=>  Location: LCCOMB_X54_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[3]	=>  Location: LCCOMB_X53_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[4]	=>  Location: LCCOMB_X43_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[5]	=>  Location: LCCOMB_X44_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[6]	=>  Location: LCCOMB_X50_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[7]	=>  Location: LCCOMB_X51_Y3_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[8]	=>  Location: LCCOMB_X46_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[9]	=>  Location: LCCOMB_X52_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[10]	=>  Location: LCCOMB_X45_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[11]	=>  Location: LCCOMB_X49_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[12]	=>  Location: LCCOMB_X51_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[13]	=>  Location: LCCOMB_X49_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[14]	=>  Location: LCCOMB_X57_Y4_N26,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[15]	=>  Location: LCCOMB_X54_Y4_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[16]	=>  Location: LCCOMB_X50_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[17]	=>  Location: LCCOMB_X44_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[18]	=>  Location: LCCOMB_X47_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[19]	=>  Location: LCCOMB_X45_Y3_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[20]	=>  Location: LCCOMB_X46_Y1_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[21]	=>  Location: LCCOMB_X53_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[22]	=>  Location: LCCOMB_X45_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[23]	=>  Location: LCCOMB_X51_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[24]	=>  Location: LCCOMB_X50_Y3_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[25]	=>  Location: LCCOMB_X48_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[26]	=>  Location: LCCOMB_X47_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[27]	=>  Location: LCCOMB_X46_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[28]	=>  Location: LCCOMB_X49_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[29]	=>  Location: LCCOMB_X43_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[30]	=>  Location: LCCOMB_X49_Y1_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hwdata[31]	=>  Location: LCCOMB_X50_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hresp	=>  Location: LCCOMB_X49_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[0]	=>  Location: LCCOMB_X54_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[1]	=>  Location: LCCOMB_X45_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[2]	=>  Location: LCCOMB_X54_Y3_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[3]	=>  Location: LCCOMB_X45_Y3_N10,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[4]	=>  Location: LCCOMB_X56_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[5]	=>  Location: LCCOMB_X43_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[6]	=>  Location: LCCOMB_X47_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[7]	=>  Location: LCCOMB_X45_Y1_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[8]	=>  Location: LCCOMB_X48_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[9]	=>  Location: LCCOMB_X46_Y2_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[10]	=>  Location: LCCOMB_X53_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[11]	=>  Location: LCCOMB_X54_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[12]	=>  Location: LCCOMB_X48_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[13]	=>  Location: LCCOMB_X50_Y2_N8,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[14]	=>  Location: LCCOMB_X44_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[15]	=>  Location: LCCOMB_X49_Y1_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[16]	=>  Location: LCCOMB_X51_Y3_N10,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[17]	=>  Location: LCCOMB_X43_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[18]	=>  Location: LCCOMB_X47_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[19]	=>  Location: LCCOMB_X53_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[20]	=>  Location: LCCOMB_X46_Y2_N10,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[21]	=>  Location: LCCOMB_X47_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[22]	=>  Location: LCCOMB_X51_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[23]	=>  Location: LCCOMB_X52_Y2_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[24]	=>  Location: LCCOMB_X43_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[25]	=>  Location: LCCOMB_X44_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[26]	=>  Location: LCCOMB_X47_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[27]	=>  Location: LCCOMB_X44_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[28]	=>  Location: LCCOMB_X43_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[29]	=>  Location: LCCOMB_X54_Y4_N10,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[30]	=>  Location: LCCOMB_X46_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// slave_ahb_hrdata[31]	=>  Location: LCCOMB_X44_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACBREQ[0]	=>  Location: LCCOMB_X54_Y4_N12,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACBREQ[1]	=>  Location: LCCOMB_X56_Y9_N16,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACBREQ[2]	=>  Location: LCCOMB_X62_Y1_N18,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACBREQ[3]	=>  Location: LCCOMB_X52_Y1_N0,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLBREQ[0]	=>  Location: LCCOMB_X48_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLBREQ[1]	=>  Location: LCCOMB_X50_Y2_N10,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLBREQ[2]	=>  Location: LCCOMB_X54_Y4_N14,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLBREQ[3]	=>  Location: LCCOMB_X44_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACSREQ[0]	=>  Location: LCCOMB_X46_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACSREQ[1]	=>  Location: LCCOMB_X46_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACSREQ[2]	=>  Location: LCCOMB_X53_Y2_N0,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACSREQ[3]	=>  Location: LCCOMB_X54_Y3_N10,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLSREQ[0]	=>  Location: LCCOMB_X52_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLSREQ[1]	=>  Location: LCCOMB_X52_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLSREQ[2]	=>  Location: LCCOMB_X45_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACLSREQ[3]	=>  Location: LCCOMB_X50_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACTC[0]	=>  Location: LCCOMB_X51_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACTC[1]	=>  Location: LCCOMB_X48_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACTC[2]	=>  Location: LCCOMB_X52_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACTC[3]	=>  Location: LCCOMB_X53_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// local_int[0]	=>  Location: LCCOMB_X45_Y2_N8,	 I/O Standard: None,	 Current Strength: Default
// local_int[1]	=>  Location: LCCOMB_X46_Y4_N8,	 I/O Standard: None,	 Current Strength: Default
// local_int[2]	=>  Location: LCCOMB_X47_Y3_N4,	 I/O Standard: None,	 Current Strength: Default
// local_int[3]	=>  Location: LCCOMB_X51_Y4_N8,	 I/O Standard: None,	 Current Strength: Default
// stop	=>  Location: LCCOMB_X49_Y3_N6,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_htrans[1]	=>  Location: LCCOMB_X60_Y5_N18,	 I/O Standard: None,	 Current Strength: Default
// sys_clock	=>  Location: LCCOMB_X50_Y1_N30,	 I/O Standard: None,	 Current Strength: Default
// resetn	=>  Location: LCCOMB_X49_Y1_N28,	 I/O Standard: None,	 Current Strength: Default
// bus_clock	=>  Location: LCCOMB_X50_Y1_N28,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACCLR[0]	=>  Location: LCCOMB_X57_Y4_N6,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACCLR[1]	=>  Location: LCCOMB_X56_Y12_N14,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACCLR[2]	=>  Location: LCCOMB_X62_Y1_N10,	 I/O Standard: None,	 Current Strength: Default
// ext_dma_DMACCLR[3]	=>  Location: LCCOMB_X52_Y1_N20,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[1]	=>  Location: LCCOMB_X56_Y2_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[0]	=>  Location: LCCOMB_X62_Y1_N8,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[2]	=>  Location: LCCOMB_X54_Y3_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[3]	=>  Location: LCCOMB_X57_Y4_N28,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[4]	=>  Location: LCCOMB_X57_Y4_N22,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[5]	=>  Location: LCCOMB_X56_Y2_N18,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[6]	=>  Location: LCCOMB_X56_Y2_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[7]	=>  Location: LCCOMB_X56_Y2_N14,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[8]	=>  Location: LCCOMB_X56_Y3_N30,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[9]	=>  Location: LCCOMB_X56_Y2_N8,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[12]	=>  Location: LCCOMB_X62_Y1_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[13]	=>  Location: LCCOMB_X56_Y3_N24,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[14]	=>  Location: LCCOMB_X56_Y2_N10,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[10]	=>  Location: LCCOMB_X56_Y2_N28,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[16]	=>  Location: LCCOMB_X54_Y4_N24,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[17]	=>  Location: LCCOMB_X56_Y2_N26,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[18]	=>  Location: LCCOMB_X57_Y4_N12,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[19]	=>  Location: LCCOMB_X54_Y2_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[20]	=>  Location: LCCOMB_X54_Y4_N30,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[21]	=>  Location: LCCOMB_X56_Y2_N20,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[22]	=>  Location: LCCOMB_X53_Y4_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[23]	=>  Location: LCCOMB_X54_Y3_N28,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[24]	=>  Location: LCCOMB_X54_Y3_N22,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[25]	=>  Location: LCCOMB_X54_Y3_N20,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[26]	=>  Location: LCCOMB_X56_Y3_N22,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[27]	=>  Location: LCCOMB_X57_Y4_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[30]	=>  Location: LCCOMB_X56_Y2_N6,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[31]	=>  Location: LCCOMB_X54_Y4_N16,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[29]	=>  Location: LCCOMB_X56_Y2_N12,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwdata[28]	=>  Location: LCCOMB_X56_Y2_N30,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[4]	=>  Location: LCCOMB_X57_Y4_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[11]	=>  Location: LCCOMB_X60_Y5_N0,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[10]	=>  Location: LCCOMB_X56_Y9_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[9]	=>  Location: LCCOMB_X60_Y5_N26,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[8]	=>  Location: LCCOMB_X60_Y5_N8,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[6]	=>  Location: LCCOMB_X60_Y5_N10,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[3]	=>  Location: LCCOMB_X60_Y5_N20,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[5]	=>  Location: LCCOMB_X60_Y5_N22,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[7]	=>  Location: LCCOMB_X60_Y5_N24,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_hwrite	=>  Location: LCCOMB_X57_Y4_N18,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[12]	=>  Location: LCCOMB_X60_Y5_N2,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[15]	=>  Location: LCCOMB_X60_Y5_N28,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[13]	=>  Location: LCCOMB_X60_Y5_N6,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[14]	=>  Location: LCCOMB_X57_Y4_N4,	 I/O Standard: None,	 Current Strength: Default
// mem_ahb_haddr[2]	=>  Location: LCCOMB_X57_Y4_N30,	 I/O Standard: None,	 Current Strength: Default

//wire	gnd;
//wire	vcc;
wire	\ShiftLeft0~0_combout ;
wire	\ShiftLeft0~1_combout ;
wire	\ShiftLeft0~2_combout ;
wire	\ShiftLeft0~3_combout ;
wire	\ShiftLeft0~4_Duplicate_7 ;
wire	\ShiftLeft0~4_combout ;
wire	\ShiftLeft0~5_combout ;
wire	\ahb2apb_inst|Selector0~0_combout ;
wire	\ahb2apb_inst|Selector25~0_combout ;
wire	\ahb2apb_inst|always0~0_combout ;
wire	\ahb2apb_inst|always2~0_combout ;
wire	\ahb2apb_inst|apbState.apbIdle~q ;
wire	\ahb2apb_inst|apbState.apbSetup~q ;
wire	\ahb2apb_inst|comb~0_combout ;
wire	[15:0] \ahb2apb_inst|haddr ;
//wire	\ahb2apb_inst|haddr [0];
//wire	\ahb2apb_inst|haddr [10];
wire	\ahb2apb_inst|haddr[10]~feeder_combout ;
//wire	\ahb2apb_inst|haddr [11];
//wire	\ahb2apb_inst|haddr [12];
//wire	\ahb2apb_inst|haddr [13];
wire	\ahb2apb_inst|haddr[13]~feeder_combout ;
//wire	\ahb2apb_inst|haddr [14];
wire	\ahb2apb_inst|haddr[14]~feeder_combout ;
//wire	\ahb2apb_inst|haddr [15];
wire	\ahb2apb_inst|haddr[15]~feeder_combout ;
//wire	\ahb2apb_inst|haddr [1];
//wire	\ahb2apb_inst|haddr [2];
wire	\ahb2apb_inst|haddr[2]~feeder_combout ;
//wire	\ahb2apb_inst|haddr [3];
//wire	\ahb2apb_inst|haddr [4];
//wire	\ahb2apb_inst|haddr [5];
//wire	\ahb2apb_inst|haddr [6];
wire	\ahb2apb_inst|haddr[6]~feeder_combout ;
//wire	\ahb2apb_inst|haddr [7];
//wire	\ahb2apb_inst|haddr [8];
//wire	\ahb2apb_inst|haddr [9];
wire	\ahb2apb_inst|haddr[9]~feeder_combout ;
wire	\ahb2apb_inst|hdone~0_combout ;
wire	\ahb2apb_inst|hdone~q ;
wire	\ahb2apb_inst|hreadyout~0_combout ;
wire	\ahb2apb_inst|hreadyout~q ;
wire	\ahb2apb_inst|hwrite~q ;
wire	[15:0] \ahb2apb_inst|paddr ;
//wire	\ahb2apb_inst|paddr [0];
//wire	\ahb2apb_inst|paddr [10];
wire	\ahb2apb_inst|paddr[10]~feeder_combout ;
//wire	\ahb2apb_inst|paddr [11];
wire	\ahb2apb_inst|paddr[11]~feeder_combout ;
//wire	\ahb2apb_inst|paddr [12];
//wire	\ahb2apb_inst|paddr [13];
//wire	\ahb2apb_inst|paddr [14];
//wire	\ahb2apb_inst|paddr [15];
//wire	\ahb2apb_inst|paddr [1];
//wire	\ahb2apb_inst|paddr [2];
wire	\ahb2apb_inst|paddr[2]~feeder_combout ;
//wire	\ahb2apb_inst|paddr [3];
//wire	\ahb2apb_inst|paddr [4];
wire	\ahb2apb_inst|paddr[4]~feeder_combout ;
//wire	\ahb2apb_inst|paddr [5];
//wire	\ahb2apb_inst|paddr [6];
wire	\ahb2apb_inst|paddr[6]~0_combout ;
wire	\ahb2apb_inst|paddr[6]~feeder_combout ;
//wire	\ahb2apb_inst|paddr [7];
//wire	\ahb2apb_inst|paddr [8];
//wire	\ahb2apb_inst|paddr [9];
wire	\ahb2apb_inst|pdone~0_combout ;
wire	\ahb2apb_inst|pdone~q ;
wire	\ahb2apb_inst|penable~q ;
wire	[31:0] \ahb2apb_inst|prdata ;
//wire	\ahb2apb_inst|prdata [0];
//wire	\ahb2apb_inst|prdata [10];
//wire	\ahb2apb_inst|prdata [11];
//wire	\ahb2apb_inst|prdata [12];
//wire	\ahb2apb_inst|prdata [13];
//wire	\ahb2apb_inst|prdata [14];
//wire	\ahb2apb_inst|prdata [15];
//wire	\ahb2apb_inst|prdata [16];
//wire	\ahb2apb_inst|prdata [17];
//wire	\ahb2apb_inst|prdata [18];
//wire	\ahb2apb_inst|prdata [19];
//wire	\ahb2apb_inst|prdata [1];
//wire	\ahb2apb_inst|prdata [20];
//wire	\ahb2apb_inst|prdata [21];
//wire	\ahb2apb_inst|prdata [22];
//wire	\ahb2apb_inst|prdata [23];
//wire	\ahb2apb_inst|prdata [24];
//wire	\ahb2apb_inst|prdata [25];
//wire	\ahb2apb_inst|prdata [26];
//wire	\ahb2apb_inst|prdata [27];
//wire	\ahb2apb_inst|prdata [28];
//wire	\ahb2apb_inst|prdata [29];
//wire	\ahb2apb_inst|prdata [2];
//wire	\ahb2apb_inst|prdata [30];
//wire	\ahb2apb_inst|prdata [31];
//wire	\ahb2apb_inst|prdata [3];
//wire	\ahb2apb_inst|prdata [4];
//wire	\ahb2apb_inst|prdata [5];
//wire	\ahb2apb_inst|prdata [6];
//wire	\ahb2apb_inst|prdata [7];
//wire	\ahb2apb_inst|prdata [8];
//wire	\ahb2apb_inst|prdata [9];
wire	\ahb2apb_inst|psel~0_combout ;
wire	\ahb2apb_inst|psel~q ;
wire	\ahb2apb_inst|pvalid~q ;
wire	\ahb2apb_inst|pwrite~feeder_combout ;
wire	\ahb2apb_inst|pwrite~q ;
wire	\always0~0_combout ;
wire	[31:0] apb_prdata;
//wire	apb_prdata[0];
wire	\apb_prdata[0]~0_combout ;
wire	\apb_prdata[0]~1_combout ;
wire	\apb_prdata[0]~2_combout ;
wire	\apb_prdata[0]~3_combout ;
//wire	apb_prdata[10];
wire	\apb_prdata[10]~38_combout ;
wire	\apb_prdata[10]~39_combout ;
//wire	apb_prdata[11];
//wire	apb_prdata[12];
wire	\apb_prdata[12]~42_combout ;
wire	\apb_prdata[12]~43_combout ;
//wire	apb_prdata[13];
//wire	apb_prdata[14];
//wire	apb_prdata[15];
//wire	apb_prdata[16];
//wire	apb_prdata[17];
//wire	apb_prdata[18];
//wire	apb_prdata[19];
//wire	apb_prdata[1];
wire	\apb_prdata[1]~4_combout ;
wire	\apb_prdata[1]~5_combout ;
wire	\apb_prdata[1]~6_combout ;
wire	\apb_prdata[1]~7_combout ;
//wire	apb_prdata[20];
//wire	apb_prdata[21];
//wire	apb_prdata[22];
//wire	apb_prdata[23];
//wire	apb_prdata[24];
//wire	apb_prdata[25];
//wire	apb_prdata[26];
//wire	apb_prdata[27];
//wire	apb_prdata[28];
//wire	apb_prdata[29];
//wire	apb_prdata[2];
wire	\apb_prdata[2]~10_combout ;
wire	\apb_prdata[2]~11_combout ;
wire	\apb_prdata[2]~8_combout ;
wire	\apb_prdata[2]~9_combout ;
//wire	apb_prdata[30];
//wire	apb_prdata[31];
//wire	apb_prdata[3];
//wire	apb_prdata[4];
wire	\apb_prdata[4]~15_combout ;
wire	\apb_prdata[4]~16_combout ;
wire	\apb_prdata[4]~17_combout ;
wire	\apb_prdata[4]~18_combout ;
//wire	apb_prdata[5];
wire	\apb_prdata[5]~19_combout ;
wire	\apb_prdata[5]~20_combout ;
wire	\apb_prdata[5]~21_combout ;
wire	\apb_prdata[5]~22_combout ;
//wire	apb_prdata[6];
wire	\apb_prdata[6]~23_combout ;
wire	\apb_prdata[6]~24_combout ;
wire	\apb_prdata[6]~25_combout ;
wire	\apb_prdata[6]~26_combout ;
//wire	apb_prdata[7];
//wire	apb_prdata[8];
wire	\apb_prdata[8]~30_combout ;
wire	\apb_prdata[8]~31_combout ;
wire	\apb_prdata[8]~32_combout ;
wire	\apb_prdata[8]~33_combout ;
//wire	apb_prdata[9];
wire	\apb_prdata[9]~34_combout ;
wire	\apb_prdata[9]~35_combout ;
wire	\apb_prdata[9]~36_combout ;
wire	\apb_prdata[9]~37_combout ;
wire	\apb_prdata~12_combout ;
wire	\apb_prdata~13_combout ;
wire	\apb_prdata~14_combout ;
wire	\apb_prdata~27_combout ;
wire	\apb_prdata~28_combout ;
wire	\apb_prdata~29_combout ;
wire	\apb_prdata~40_combout ;
wire	\apb_prdata~41_combout ;
wire	\apb_prdata~44_combout ;
wire	\apb_prdata~45_combout ;
wire	\apb_prdata~46_combout ;
wire	\apb_prdata~47_combout ;
wire	\apb_prdata~48_combout ;
wire	\apb_prdata~49_combout ;
wire	\apb_prdata~50_combout ;
wire	\apb_prdata~51_combout ;
wire	\apb_prdata~52_combout ;
wire	\apb_prdata~53_combout ;
wire	\apb_prdata~54_combout ;
wire	\apb_prdata~55_combout ;
wire	\apb_prdata~56_combout ;
wire	\apb_prdata~57_combout ;
wire	\apb_prdata~58_combout ;
wire	\apb_prdata~59_combout ;
wire	\apb_prdata~60_combout ;
wire	\apb_prdata~61_combout ;
wire	\apb_prdata~62_combout ;
wire	\apb_prdata~63_combout ;
wire	\apb_prdata~64_combout ;
wire	\apb_prdata~65_combout ;
wire	\apb_prdata~66_combout ;
wire	\apb_prdata~67_combout ;
wire	\apb_prdata~68_combout ;
wire	\apb_prdata~69_combout ;
wire	\apb_prdata~70_combout ;
wire	\apb_prdata~71_combout ;
wire	\apb_prdata~72_combout ;
wire	\apb_prdata~73_combout ;
wire	\apb_prdata~74_combout ;
wire	\apb_prdata~75_combout ;
wire	\apb_prdata~76_combout ;
wire	\apb_prdata~77_combout ;
wire	\apb_prdata~78_combout ;
wire	\apb_prdata~79_combout ;
wire	\apb_prdata~80_combout ;
wire	\apb_prdata~81_combout ;
wire	\apb_prdata~82_combout ;
wire	\apb_prdata~83_combout ;
wire	\apb_prdata~84_combout ;
wire	\apb_prdata~85_combout ;
wire	\apb_prdata~86_combout ;
wire	\apb_prdata~87_combout ;
wire	\apb_prdata~88_combout ;
wire	\apb_prdata~89_combout ;
wire	\apb_prdata~90_combout ;
wire	\apb_prdata~91_combout ;
wire	\apb_prdata~92_combout ;
wire	\apb_prdata~93_combout ;
wire	\bus_clock~clkctrl_outclk ;
wire	\bus_clock~input0 ;
tri1	devclrn;
tri1	devoe;
tri1	devpor;
//wire	\ext_dma_DMACBREQ[0]~output_o ;
//wire	\ext_dma_DMACBREQ[1]~output_o ;
//wire	\ext_dma_DMACBREQ[2]~output_o ;
//wire	\ext_dma_DMACBREQ[3]~output_o ;
wire	\ext_dma_DMACBREQ~0_combout ;
wire	\ext_dma_DMACCLR[0]~input0 ;
wire	\ext_dma_DMACCLR[1]~input0 ;
wire	\ext_dma_DMACCLR[2]~input0 ;
wire	\ext_dma_DMACCLR[3]~input0 ;
//wire	\ext_dma_DMACLBREQ[0]~output_o ;
//wire	\ext_dma_DMACLBREQ[1]~output_o ;
//wire	\ext_dma_DMACLBREQ[2]~output_o ;
//wire	\ext_dma_DMACLBREQ[3]~output_o ;
//wire	\ext_dma_DMACLSREQ[0]~output_o ;
//wire	\ext_dma_DMACLSREQ[1]~output_o ;
//wire	\ext_dma_DMACLSREQ[2]~output_o ;
//wire	\ext_dma_DMACLSREQ[3]~output_o ;
//wire	\ext_dma_DMACSREQ[0]~output_o ;
//wire	\ext_dma_DMACSREQ[1]~output_o ;
//wire	\ext_dma_DMACSREQ[2]~output_o ;
//wire	\ext_dma_DMACSREQ[3]~output_o ;
wire	\ext_dma_DMACTC[0]~input0 ;
wire	\ext_dma_DMACTC[1]~input0 ;
wire	\ext_dma_DMACTC[2]~input0 ;
wire	\ext_dma_DMACTC[3]~input0 ;
wire	\gen_per[0].gen_adc.adc_inst|Equal20~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~10_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Equal22~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux0~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate_11 ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux1~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate_11 ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux2~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux3~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|Mux4~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_en~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_en~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_en~q ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[0] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[10] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[11] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[1] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[2] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[3] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[4] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[5] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[6] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[7] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[8] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.db[9] ;
wire	\gen_per[0].gen_adc.adc_inst|adc_inst.eoc ;
wire	\gen_per[0].gen_adc.adc_inst|adc_restart~q ;
wire	\gen_per[0].gen_adc.adc_inst|adc_seq_next~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_seq_next~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_seq_next~combout ;
wire	[3:0] \gen_per[0].gen_adc.adc_inst|adc_state ;
//wire	\gen_per[0].gen_adc.adc_inst|adc_state [0];
wire	\gen_per[0].gen_adc.adc_inst|adc_state[0]~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_state[0]~5 ;
//wire	\gen_per[0].gen_adc.adc_inst|adc_state [1];
wire	\gen_per[0].gen_adc.adc_inst|adc_state[1]~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_state[1]~7 ;
//wire	\gen_per[0].gen_adc.adc_inst|adc_state [2];
wire	\gen_per[0].gen_adc.adc_inst|adc_state[2]~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|adc_state[2]~9 ;
//wire	\gen_per[0].gen_adc.adc_inst|adc_state [3];
wire	\gen_per[0].gen_adc.adc_inst|adc_state[3]~10_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always0~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always0~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always10~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always11~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always12~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always13~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always14~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always15~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always16~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always17~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always18~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always19~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always20~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always21~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always23~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always24~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always2~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always2~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always3~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always4~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always5~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always6~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always7~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always8~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|always9~0_combout ;
wire	[11:0] \gen_per[0].gen_adc.adc_inst|apb_db ;
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [0];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [10];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [11];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [1];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [2];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [3];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [4];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [5];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [6];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [7];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [8];
//wire	\gen_per[0].gen_adc.adc_inst|apb_db [9];
wire	\gen_per[0].gen_adc.adc_inst|apb_eoc~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|apb_eoc~q ;
wire	\gen_per[0].gen_adc.adc_inst|chnl_read[12]~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|comb~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_adc_cont~q ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen~q ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~q ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[16]~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[17]~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[18]~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[19]~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[20]~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[21]~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[22]~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[23]~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[24]~10_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[25]~11_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[26]~12_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[27]~13_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[28]~14_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[29]~15_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[30]~16_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[31]~17_combout ;
wire	\gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1_combout ;
wire	[15:0] \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div ;
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [0];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [10];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [11];
wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11]~feeder_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [12];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [13];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [14];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [15];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [1];
wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1]~feeder_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [2];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [3];
wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3]~feeder_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [4];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [5];
wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5]~feeder_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [6];
wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6]~feeder_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [7];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [8];
//wire	\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [9];
wire	\gen_per[0].gen_adc.adc_inst|dma_reg~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|dma_reg~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|dma_reg~q ;
wire	[31:0] \gen_per[0].gen_adc.adc_inst|prdata ;
//wire	\gen_per[0].gen_adc.adc_inst|prdata [0];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [10];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [11];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [12];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [13];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [14];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [15];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [16];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [17];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [18];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [19];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [1];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [20];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [21];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [22];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [23];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [24];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [25];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [26];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [27];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [28];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [29];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [2];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [30];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [31];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [3];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [4];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [5];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [6];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [7];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [8];
//wire	\gen_per[0].gen_adc.adc_inst|prdata [9];
wire	\gen_per[0].gen_adc.adc_inst|prdata~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~10_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~11_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~12_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~13_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~14_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~15_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~16_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~17_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~18_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|prdata~9_combout ;
wire	[15:0] \gen_per[0].gen_adc.adc_inst|sclk_counter ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [0];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[0]~16_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[0]~17 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [10];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[10]~38_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[10]~39 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [11];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[11]~40_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[11]~41 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [12];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[12]~42_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[12]~43 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [13];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[13]~44_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[13]~45 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [14];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~46_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~47 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [15];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[15]~48_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [1];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[1]~18_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[1]~19 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [2];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[2]~22_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[2]~23 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [3];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[3]~24_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[3]~25 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [4];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[4]~26_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[4]~27 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [5];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[5]~28_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[5]~29 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [6];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[6]~30_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[6]~31 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [7];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[7]~32_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[7]~33 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [8];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[8]~34_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[8]~35 ;
//wire	\gen_per[0].gen_adc.adc_inst|sclk_counter [9];
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[9]~36_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_counter[9]~37 ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_en~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_en~combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk_rising~combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|sclk~q ;
wire	[3:0] \gen_per[0].gen_adc.adc_inst|seq_cnt ;
//wire	\gen_per[0].gen_adc.adc_inst|seq_cnt [0];
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[0]~4_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[0]~5 ;
//wire	\gen_per[0].gen_adc.adc_inst|seq_cnt [1];
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[1]~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[1]~7 ;
//wire	\gen_per[0].gen_adc.adc_inst|seq_cnt [2];
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[2]~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[2]~9 ;
//wire	\gen_per[0].gen_adc.adc_inst|seq_cnt [3];
wire	\gen_per[0].gen_adc.adc_inst|seq_cnt[3]~10_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_last~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_last~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_last~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_last~3_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_last~q ;
wire	[3:0] \gen_per[0].gen_adc.adc_inst|seq_length ;
//wire	\gen_per[0].gen_adc.adc_inst|seq_length [0];
//wire	\gen_per[0].gen_adc.adc_inst|seq_length [1];
wire	\gen_per[0].gen_adc.adc_inst|seq_length[1]~feeder_combout ;
//wire	\gen_per[0].gen_adc.adc_inst|seq_length [2];
//wire	\gen_per[0].gen_adc.adc_inst|seq_length [3];
wire	\gen_per[0].gen_adc.adc_inst|seq_length[3]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~2_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate_54 ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate_56 ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~5_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~6_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~7_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~8_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[0]~9_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~10_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~11_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate_51 ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~13_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_52_Duplicate ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~15_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~16_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~17_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~18_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[1]~19_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~20_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~21_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~22_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~23_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~24_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~25_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~26_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~27_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~28_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[2]~29_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~30_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~31_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate_57 ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~33_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~34_Duplicate_53 ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~35_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~36_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~37_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~38_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[3]~39_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~40_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~41_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~42_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~43_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate_55 ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~45_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~46_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~47_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~48_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_read[4]~49_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[0][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[0][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[0][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[0][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[0][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[10][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[10][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[10][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[10][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[10][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[11][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[12][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[12][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[12][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[12][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[12][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[14][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[14][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[14][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[14][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[14][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[15][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[1][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[1][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[1][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[1][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[2][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[2][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[2][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[2][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[2][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[3][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[3][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[3][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[3][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[3][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[4][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[4][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[4][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[4][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[5][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[5][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[5][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[5][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[6][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[6][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[6][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[6][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[7][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[7][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[7][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[7][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[8][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[8][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[8][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[8][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[8][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][2]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][3]~q ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~feeder_combout ;
wire	\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~q ;
wire	\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0_combout ;
wire	\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~1_combout ;
wire	\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~q ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~10_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~3_Duplicate_14 ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate_13 ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate_12 ;
wire	\gen_per[1].gen_adc.adc_inst|Equal22~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate_11 ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux0~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux1~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux2~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux3~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|Mux4~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_en~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_en~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_en~q ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[0] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[10] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[11] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[1] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[2] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[3] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[4] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[5] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[6] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[7] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[8] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.db[9] ;
wire	\gen_per[1].gen_adc.adc_inst|adc_inst.eoc ;
wire	\gen_per[1].gen_adc.adc_inst|adc_restart~q ;
wire	\gen_per[1].gen_adc.adc_inst|adc_seq_next~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_seq_next~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_seq_next~combout ;
wire	[3:0] \gen_per[1].gen_adc.adc_inst|adc_state ;
//wire	\gen_per[1].gen_adc.adc_inst|adc_state [0];
wire	\gen_per[1].gen_adc.adc_inst|adc_state[0]~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_state[0]~5 ;
//wire	\gen_per[1].gen_adc.adc_inst|adc_state [1];
wire	\gen_per[1].gen_adc.adc_inst|adc_state[1]~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_state[1]~7 ;
//wire	\gen_per[1].gen_adc.adc_inst|adc_state [2];
wire	\gen_per[1].gen_adc.adc_inst|adc_state[2]~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|adc_state[2]~9 ;
//wire	\gen_per[1].gen_adc.adc_inst|adc_state [3];
wire	\gen_per[1].gen_adc.adc_inst|adc_state[3]~10_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always0~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_5 ;
wire	\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_7 ;
wire	\gen_per[1].gen_adc.adc_inst|always0~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always10~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always11~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always12~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always13~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always14~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always15~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always16~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always17~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always18~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always19~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always20~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always21~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always23~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always24~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always2~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always2~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always3~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always4~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always5~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always6~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always7~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always8~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|always9~0_combout ;
wire	[11:0] \gen_per[1].gen_adc.adc_inst|apb_db ;
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [0];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [10];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [11];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [1];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [2];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [3];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [4];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [5];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [6];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [7];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [8];
//wire	\gen_per[1].gen_adc.adc_inst|apb_db [9];
wire	\gen_per[1].gen_adc.adc_inst|apb_eoc~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|apb_eoc~q ;
wire	\gen_per[1].gen_adc.adc_inst|chnl_read[12]~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|comb~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~q ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen~q ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~q ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[16]~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[17]~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[18]~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[19]~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[20]~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[21]~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[22]~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[23]~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[24]~10_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[25]~11_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[26]~12_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[27]~13_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[28]~14_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[29]~15_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[30]~16_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[31]~17_combout ;
wire	\gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1_combout ;
wire	[15:0] \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div ;
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [0];
wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0]~feeder_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [10];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [11];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [12];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [13];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [14];
wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14]~feeder_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [15];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [1];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [2];
wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2]~feeder_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [3];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [4];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [5];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [6];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [7];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [8];
//wire	\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [9];
wire	\gen_per[1].gen_adc.adc_inst|dma_reg~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|dma_reg~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|dma_reg~q ;
wire	[31:0] \gen_per[1].gen_adc.adc_inst|prdata ;
//wire	\gen_per[1].gen_adc.adc_inst|prdata [0];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [10];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [11];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [12];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [13];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [14];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [15];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [16];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [17];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [18];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [19];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [1];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [20];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [21];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [22];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [23];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [24];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [25];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [26];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [27];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [28];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [29];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [2];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [30];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [31];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [3];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [4];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [5];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [6];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [7];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [8];
//wire	\gen_per[1].gen_adc.adc_inst|prdata [9];
wire	\gen_per[1].gen_adc.adc_inst|prdata~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~10_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~11_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~12_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~13_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~14_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate_25 ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~16_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~17_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~18_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~19_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~20_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~21_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~22_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~23_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~7_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|prdata~9_combout ;
wire	[15:0] \gen_per[1].gen_adc.adc_inst|sclk_counter ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [0];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[0]~16_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[0]~17 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [10];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[10]~38_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[10]~39 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [11];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[11]~40_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[11]~41 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [12];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[12]~42_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[12]~43 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [13];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[13]~44_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[13]~45 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [14];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[14]~46_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[14]~47 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [15];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[15]~48_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [1];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[1]~18_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[1]~19 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [2];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~22_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~23 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [3];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[3]~24_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[3]~25 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [4];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[4]~26_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[4]~27 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [5];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[5]~28_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[5]~29 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [6];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[6]~30_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[6]~31 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [7];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[7]~32_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[7]~33 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [8];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[8]~34_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[8]~35 ;
//wire	\gen_per[1].gen_adc.adc_inst|sclk_counter [9];
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[9]~36_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_counter[9]~37 ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_en~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate_2 ;
wire	\gen_per[1].gen_adc.adc_inst|sclk_rising~combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|sclk~q ;
wire	[3:0] \gen_per[1].gen_adc.adc_inst|seq_cnt ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_cnt [0];
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[0]~4_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[0]~5 ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_cnt [1];
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[1]~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[1]~7 ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_cnt [2];
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[2]~8_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[2]~9 ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_cnt [3];
wire	\gen_per[1].gen_adc.adc_inst|seq_cnt[3]~10_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_last~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_last~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_last~2_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_last~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_last~q ;
wire	[3:0] \gen_per[1].gen_adc.adc_inst|seq_length ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_length [0];
wire	\gen_per[1].gen_adc.adc_inst|seq_length[0]~feeder_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_length [1];
wire	\gen_per[1].gen_adc.adc_inst|seq_length[1]~feeder_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_length [2];
wire	\gen_per[1].gen_adc.adc_inst|seq_length[2]~feeder_combout ;
//wire	\gen_per[1].gen_adc.adc_inst|seq_length [3];
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate_46 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~3_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate_47 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~5_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~6_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate_59 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate_48 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[0]~9_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~10_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~11_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~12_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~13_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate_54 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~15_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate_53 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[1]~17_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~18_Duplicate_49 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~19_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~20_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~21_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~22_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~23_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate_60 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~25_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate_50 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate_51 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~28_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~29_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~30_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~31_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_52_Duplicate ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~33_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~34_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate_55 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~36_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[3]~37_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~38_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~39_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~40_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate_58 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~42_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate_56 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate_57 ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[10][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[13][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[13][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[13][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[13][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[14][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[14][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[14][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[14][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[14][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[2][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[2][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[2][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[2][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[3][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[3][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[3][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[3][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[4][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[4][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[4][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[4][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[5][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[6][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[6][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[6][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[6][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[8][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[8][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[8][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[8][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~feeder_combout ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[9][1]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[9][2]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[9][3]~q ;
wire	\gen_per[1].gen_adc.adc_inst|seq_reg[9][4]~q ;
wire	\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0_combout ;
wire	\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~1_combout ;
wire	\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~q ;
wire	\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~11_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~12_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~13_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~14_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~15_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal1~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate_12 ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate_13 ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate_11 ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux0~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux1~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux2~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux3~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|Mux4~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_en~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_en~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_en~q ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[0] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[10] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[11] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[1] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[2] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[3] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[4] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[5] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[6] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[7] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[8] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.db[9] ;
wire	\gen_per[2].gen_adc.adc_inst|adc_inst.eoc ;
wire	\gen_per[2].gen_adc.adc_inst|adc_restart~q ;
wire	\gen_per[2].gen_adc.adc_inst|adc_seq_next~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_seq_next~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_seq_next~combout ;
wire	[3:0] \gen_per[2].gen_adc.adc_inst|adc_state ;
//wire	\gen_per[2].gen_adc.adc_inst|adc_state [0];
wire	\gen_per[2].gen_adc.adc_inst|adc_state[0]~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_state[0]~5 ;
//wire	\gen_per[2].gen_adc.adc_inst|adc_state [1];
wire	\gen_per[2].gen_adc.adc_inst|adc_state[1]~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_state[1]~7 ;
//wire	\gen_per[2].gen_adc.adc_inst|adc_state [2];
wire	\gen_per[2].gen_adc.adc_inst|adc_state[2]~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|adc_state[2]~9 ;
//wire	\gen_per[2].gen_adc.adc_inst|adc_state [3];
wire	\gen_per[2].gen_adc.adc_inst|adc_state[3]~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always0~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always0~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always0~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always10~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always11~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always12~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always13~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always14~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always15~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always16~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always17~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always18~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always19~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always20~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always21~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always23~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always24~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always2~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always2~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always3~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always4~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always5~0_Duplicate_2 ;
wire	\gen_per[2].gen_adc.adc_inst|always5~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always6~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always7~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always8~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|always9~0_combout ;
wire	[11:0] \gen_per[2].gen_adc.adc_inst|apb_db ;
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [0];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [10];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [11];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [1];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [2];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [3];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [4];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [5];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [6];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [7];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [8];
//wire	\gen_per[2].gen_adc.adc_inst|apb_db [9];
wire	\gen_per[2].gen_adc.adc_inst|apb_eoc~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|apb_eoc~q ;
wire	\gen_per[2].gen_adc.adc_inst|chnl_read[12]~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|comb~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~q ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~q ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~q ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[16]~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[17]~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[18]~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[19]~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[20]~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[21]~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[22]~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[23]~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[24]~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[25]~11_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[26]~12_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[27]~13_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[28]~14_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[29]~15_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[30]~16_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[31]~17_combout ;
wire	\gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1_combout ;
wire	[15:0] \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [0];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [10];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [11];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [12];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [13];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [14];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [15];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [1];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [2];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [3];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [4];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [5];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [6];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [7];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [8];
//wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [9];
wire	\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|dma_reg~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|dma_reg~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|dma_reg~q ;
wire	[31:0] \gen_per[2].gen_adc.adc_inst|prdata ;
//wire	\gen_per[2].gen_adc.adc_inst|prdata [0];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [10];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [11];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [12];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [13];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [14];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [15];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [16];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [17];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [18];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [19];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [1];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [20];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [21];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [22];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [23];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [24];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [25];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [26];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [27];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [28];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [29];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [2];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [30];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [31];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [3];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [4];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [5];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [6];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [7];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [8];
//wire	\gen_per[2].gen_adc.adc_inst|prdata [9];
wire	\gen_per[2].gen_adc.adc_inst|prdata~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~11_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~12_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~13_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~14_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~15_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~16_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~17_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~18_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|prdata~9_combout ;
wire	[15:0] \gen_per[2].gen_adc.adc_inst|sclk_counter ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [0];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[0]~16_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[0]~17 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [10];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[10]~38_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[10]~39 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [11];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[11]~40_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[11]~41 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [12];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[12]~42_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[12]~43 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [13];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[13]~44_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[13]~45 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [14];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[14]~46_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[14]~47 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [15];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[15]~48_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [1];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[1]~18_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[1]~19 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [2];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[2]~22_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[2]~23 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [3];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~24_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~25 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [4];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[4]~26_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[4]~27 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [5];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[5]~28_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[5]~29 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [6];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[6]~30_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[6]~31 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [7];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[7]~32_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[7]~33 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [8];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[8]~34_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[8]~35 ;
//wire	\gen_per[2].gen_adc.adc_inst|sclk_counter [9];
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[9]~36_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_counter[9]~37 ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_en~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_en~combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_rising~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk_rising~combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|sclk~q ;
wire	[3:0] \gen_per[2].gen_adc.adc_inst|seq_cnt ;
//wire	\gen_per[2].gen_adc.adc_inst|seq_cnt [0];
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[0]~4_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[0]~5 ;
//wire	\gen_per[2].gen_adc.adc_inst|seq_cnt [1];
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[1]~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[1]~7 ;
//wire	\gen_per[2].gen_adc.adc_inst|seq_cnt [2];
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[2]~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[2]~9 ;
//wire	\gen_per[2].gen_adc.adc_inst|seq_cnt [3];
wire	\gen_per[2].gen_adc.adc_inst|seq_cnt[3]~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_last~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_last~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_last~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_last~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_last~q ;
wire	[3:0] \gen_per[2].gen_adc.adc_inst|seq_length ;
//wire	\gen_per[2].gen_adc.adc_inst|seq_length [0];
//wire	\gen_per[2].gen_adc.adc_inst|seq_length [1];
wire	\gen_per[2].gen_adc.adc_inst|seq_length[1]~feeder_combout ;
//wire	\gen_per[2].gen_adc.adc_inst|seq_length [2];
//wire	\gen_per[2].gen_adc.adc_inst|seq_length [3];
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~2_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~3_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate_53 ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~5_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~6_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~7_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~8_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[0]~9_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~10_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~11_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate_51 ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~13_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate_54 ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~15_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~16_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate_55 ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~18_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[1]~19_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~20_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~21_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate_52 ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~23_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~24_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~25_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~26_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~27_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~28_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[2]~29_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~30_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~31_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~32_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~33_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~34_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~35_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~36_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~37_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~38_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[3]~39_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~40_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~41_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~42_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~43_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~44_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~45_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~46_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~47_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~48_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_read[4]~49_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[0][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[0][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[0][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[0][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[0][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[10][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[10][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[10][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[10][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[11][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[11][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[11][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[11][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[11][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[12][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[12][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[12][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[12][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[13][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[13][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[13][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[13][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[14][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[14][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[14][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[14][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[14][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[1][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[1][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[1][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[1][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[2][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[2][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[2][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[2][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[2][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[3][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[3][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[3][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[3][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[3][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[4][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[5][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[6][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[6][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[6][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[6][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[7][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[7][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[7][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[7][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[8][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[8][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[8][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~feeder_combout ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[8][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[9][0]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[9][1]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[9][2]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[9][3]~q ;
wire	\gen_per[2].gen_adc.adc_inst|seq_reg[9][4]~q ;
wire	\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0_combout ;
wire	\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~1_combout ;
wire	\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~q ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~10_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~1_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~2_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~3_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~4_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~5_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~6_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~7_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~8_combout ;
wire	\gen_per[3].gen_dac.dac_inst|Equal2~9_combout ;
wire	\gen_per[3].gen_dac.dac_inst|always0~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|always1~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|always2~2_combout ;
wire	\gen_per[3].gen_dac.dac_inst|always3~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen~q ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen~q ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~feeder_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~q ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[16]~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[17]~1_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[18]~2_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[19]~3_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[20]~4_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[21]~5_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[22]~6_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[23]~7_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[24]~8_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[25]~9_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[26]~10_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[27]~11_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[28]~12_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[29]~13_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[30]~14_combout ;
wire	\gen_per[3].gen_dac.dac_inst|ctrl_read[31]~15_combout ;
wire	[15:0] \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div ;
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [0];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [10];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [11];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [12];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [13];
wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [14];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [15];
wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [1];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [2];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [3];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [4];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [5];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [6];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [7];
wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [8];
//wire	\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [9];
wire	[9:0] \gen_per[3].gen_dac.dac_inst|dac_din ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [0];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[0]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [1];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[1]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [2];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[2]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [3];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[3]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [4];
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [5];
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [6];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[6]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [7];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[7]~feeder_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [8];
//wire	\gen_per[3].gen_dac.dac_inst|dac_din [9];
wire	\gen_per[3].gen_dac.dac_inst|dac_din[9]~feeder_combout ;
wire	\gen_per[3].gen_dac.dac_inst|dac_inst.dout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[3]~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[4]~1_combout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[5]~2_combout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[6]~3_combout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[7]~4_combout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[8]~5_combout ;
wire	\gen_per[3].gen_dac.dac_inst|data_read[9]~6_combout ;
wire	\gen_per[3].gen_dac.dac_inst|dma_reg~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|dma_reg~q ;
wire	[31:0] \gen_per[3].gen_dac.dac_inst|prdata ;
//wire	\gen_per[3].gen_dac.dac_inst|prdata [0];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [10];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [11];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [12];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [13];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [14];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [15];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [16];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [17];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [18];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [19];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [1];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [20];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [21];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [22];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [23];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [24];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [25];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [26];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [27];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [28];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [29];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [2];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [30];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [31];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [3];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [4];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [5];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [6];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [7];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [8];
//wire	\gen_per[3].gen_dac.dac_inst|prdata [9];
wire	\gen_per[3].gen_dac.dac_inst|prdata~0_combout ;
wire	\gen_per[3].gen_dac.dac_inst|prdata~1_combout ;
wire	\gen_per[3].gen_dac.dac_inst|prdata~2_combout ;
wire	[15:0] \gen_per[3].gen_dac.dac_inst|sclk_counter ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [0];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[0]~16_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[0]~17 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [10];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[10]~36_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[10]~37 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [11];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[11]~38_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[11]~39 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [12];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[12]~40_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[12]~41 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [13];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[13]~42_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[13]~43 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [14];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[14]~44_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[14]~45 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [15];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[15]~46_combout ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [1];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[1]~18_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[1]~19 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [2];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[2]~20_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[2]~21 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [3];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[3]~22_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[3]~23 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [4];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[4]~24_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[4]~25 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [5];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[5]~26_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[5]~27 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [6];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[6]~28_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[6]~29 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [7];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[7]~30_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[7]~31 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [8];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[8]~32_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[8]~33 ;
//wire	\gen_per[3].gen_dac.dac_inst|sclk_counter [9];
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[9]~34_combout ;
wire	\gen_per[3].gen_dac.dac_inst|sclk_counter[9]~35 ;
wire	\gen_per[4].gen_dac.dac_inst|Equal0~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal0~1_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal0~3_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal0~4_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~10_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~1_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~2_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~3_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~4_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~5_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~6_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~7_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~8_combout ;
wire	\gen_per[4].gen_dac.dac_inst|Equal2~9_combout ;
wire	\gen_per[4].gen_dac.dac_inst|always0~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|always1~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|always2~2_combout ;
wire	\gen_per[4].gen_dac.dac_inst|always3~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|always3~1_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen~q ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen~q ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~feeder_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~q ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[16]~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[17]~1_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[18]~2_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[19]~3_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[20]~4_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[21]~5_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[22]~6_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[23]~7_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[24]~8_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[25]~9_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[26]~10_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[27]~11_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[28]~12_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[29]~13_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[30]~14_combout ;
wire	\gen_per[4].gen_dac.dac_inst|ctrl_read[31]~15_combout ;
wire	[15:0] \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div ;
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [0];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [10];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [11];
wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [12];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [13];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [14];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [15];
wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [1];
wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [2];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [3];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [4];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [5];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [6];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [7];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [8];
//wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [9];
wire	\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9]~feeder_combout ;
wire	[9:0] \gen_per[4].gen_dac.dac_inst|dac_din ;
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [0];
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [1];
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [2];
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [3];
wire	\gen_per[4].gen_dac.dac_inst|dac_din[3]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [4];
wire	\gen_per[4].gen_dac.dac_inst|dac_din[4]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [5];
wire	\gen_per[4].gen_dac.dac_inst|dac_din[5]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [6];
wire	\gen_per[4].gen_dac.dac_inst|dac_din[6]~feeder_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [7];
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [8];
//wire	\gen_per[4].gen_dac.dac_inst|dac_din [9];
wire	\gen_per[4].gen_dac.dac_inst|dac_din[9]~feeder_combout ;
wire	\gen_per[4].gen_dac.dac_inst|dac_inst.dout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[3]~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[4]~1_combout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[5]~2_combout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[6]~3_combout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[7]~4_combout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[8]~5_combout ;
wire	\gen_per[4].gen_dac.dac_inst|data_read[9]~6_combout ;
wire	\gen_per[4].gen_dac.dac_inst|dma_reg~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|dma_reg~q ;
wire	[31:0] \gen_per[4].gen_dac.dac_inst|prdata ;
//wire	\gen_per[4].gen_dac.dac_inst|prdata [0];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [10];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [11];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [12];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [13];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [14];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [15];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [16];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [17];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [18];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [19];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [1];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [20];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [21];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [22];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [23];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [24];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [25];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [26];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [27];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [28];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [29];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [2];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [30];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [31];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [3];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [4];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [5];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [6];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [7];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [8];
//wire	\gen_per[4].gen_dac.dac_inst|prdata [9];
wire	\gen_per[4].gen_dac.dac_inst|prdata~0_combout ;
wire	\gen_per[4].gen_dac.dac_inst|prdata~1_combout ;
wire	\gen_per[4].gen_dac.dac_inst|prdata~2_combout ;
wire	[15:0] \gen_per[4].gen_dac.dac_inst|sclk_counter ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [0];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[0]~16_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[0]~17 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [10];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[10]~36_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[10]~37 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [11];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[11]~38_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[11]~39 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [12];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[12]~40_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[12]~41 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [13];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[13]~42_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[13]~43 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [14];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[14]~44_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[14]~45 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [15];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[15]~46_combout ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [1];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[1]~18_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[1]~19 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [2];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[2]~20_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[2]~21 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [3];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[3]~22_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[3]~23 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [4];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[4]~24_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[4]~25 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [5];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[5]~26_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[5]~27 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [6];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[6]~28_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[6]~29 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [7];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[7]~30_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[7]~31 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [8];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[8]~32_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[8]~33 ;
//wire	\gen_per[4].gen_dac.dac_inst|sclk_counter [9];
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[9]~34_combout ;
wire	\gen_per[4].gen_dac.dac_inst|sclk_counter[9]~35 ;
wire	\gen_per[5].gen_cmp.cmp_inst|always0~0_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|always1~0_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|always2~2_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|chnl_read[12]~3_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|chnl_read[13]~4_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|chnl_read[14]~5_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|chnl_read[4]~0_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|chnl_read[5]~1_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|chnl_read[6]~2_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp.out1 ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp.out2 ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_en1~q ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_en2~q ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_hyst1~q ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~feeder_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~q ;
wire	[2:0] \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 ;
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [0];
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [1];
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [2];
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2]~feeder_combout ;
wire	[2:0] \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 ;
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [0];
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0]~feeder_combout ;
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [1];
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1]~feeder_combout ;
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [2];
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2]~feeder_combout ;
wire	[1:0] \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 ;
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [0];
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [1];
wire	[1:0] \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 ;
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [0];
//wire	\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [1];
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1]~feeder_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_mode1~q ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~feeder_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~q ;
wire	\gen_per[5].gen_cmp.cmp_inst|ctrl_read[10]~1_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|ctrl_read[2]~0_combout ;
wire	[31:0] \gen_per[5].gen_cmp.cmp_inst|prdata ;
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [0];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [10];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [11];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [12];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [13];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [14];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [15];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [16];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [17];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [18];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [19];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [1];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [20];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [21];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [22];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [23];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [24];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [25];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [26];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [27];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [28];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [29];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [2];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [30];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [31];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [3];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [4];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [5];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [6];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [7];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [8];
//wire	\gen_per[5].gen_cmp.cmp_inst|prdata [9];
wire	\gen_per[5].gen_cmp.cmp_inst|prdata~0_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|prdata~1_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|prdata~2_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|prdata~3_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|prdata~4_combout ;
wire	\gen_per[5].gen_cmp.cmp_inst|prdata~5_combout ;
//wire	\local_int[0]~output_o ;
//wire	\local_int[1]~output_o ;
//wire	\local_int[2]~output_o ;
//wire	\local_int[3]~output_o ;
wire	\mem_ahb_haddr[0]~input0 ;
wire	\mem_ahb_haddr[10]~input0 ;
wire	\mem_ahb_haddr[11]~input0 ;
wire	\mem_ahb_haddr[12]~input0 ;
wire	\mem_ahb_haddr[13]~input0 ;
wire	\mem_ahb_haddr[14]~input0 ;
wire	\mem_ahb_haddr[15]~input0 ;
wire	\mem_ahb_haddr[16]~input0 ;
wire	\mem_ahb_haddr[17]~input0 ;
wire	\mem_ahb_haddr[18]~input0 ;
wire	\mem_ahb_haddr[19]~input0 ;
wire	\mem_ahb_haddr[1]~input0 ;
wire	\mem_ahb_haddr[20]~input0 ;
wire	\mem_ahb_haddr[21]~input0 ;
wire	\mem_ahb_haddr[22]~input0 ;
wire	\mem_ahb_haddr[23]~input0 ;
wire	\mem_ahb_haddr[24]~input0 ;
wire	\mem_ahb_haddr[25]~input0 ;
wire	\mem_ahb_haddr[26]~input0 ;
wire	\mem_ahb_haddr[27]~input0 ;
wire	\mem_ahb_haddr[28]~input0 ;
wire	\mem_ahb_haddr[29]~input0 ;
wire	\mem_ahb_haddr[2]~input0 ;
wire	\mem_ahb_haddr[30]~input0 ;
wire	\mem_ahb_haddr[31]~input0 ;
wire	\mem_ahb_haddr[3]~input0 ;
wire	\mem_ahb_haddr[4]~input0 ;
wire	\mem_ahb_haddr[5]~input0 ;
wire	\mem_ahb_haddr[6]~input0 ;
wire	\mem_ahb_haddr[7]~input0 ;
wire	\mem_ahb_haddr[8]~input0 ;
wire	\mem_ahb_haddr[9]~input0 ;
wire	\mem_ahb_hburst[0]~input0 ;
wire	\mem_ahb_hburst[1]~input0 ;
wire	\mem_ahb_hburst[2]~input0 ;
//wire	\mem_ahb_hrdata[0]~output_o ;
//wire	\mem_ahb_hrdata[10]~output_o ;
//wire	\mem_ahb_hrdata[11]~output_o ;
//wire	\mem_ahb_hrdata[12]~output_o ;
//wire	\mem_ahb_hrdata[13]~output_o ;
//wire	\mem_ahb_hrdata[14]~output_o ;
//wire	\mem_ahb_hrdata[15]~output_o ;
//wire	\mem_ahb_hrdata[16]~output_o ;
//wire	\mem_ahb_hrdata[17]~output_o ;
//wire	\mem_ahb_hrdata[18]~output_o ;
//wire	\mem_ahb_hrdata[19]~output_o ;
//wire	\mem_ahb_hrdata[1]~output_o ;
//wire	\mem_ahb_hrdata[20]~output_o ;
//wire	\mem_ahb_hrdata[21]~output_o ;
//wire	\mem_ahb_hrdata[22]~output_o ;
//wire	\mem_ahb_hrdata[23]~output_o ;
//wire	\mem_ahb_hrdata[24]~output_o ;
//wire	\mem_ahb_hrdata[25]~output_o ;
//wire	\mem_ahb_hrdata[26]~output_o ;
//wire	\mem_ahb_hrdata[27]~output_o ;
//wire	\mem_ahb_hrdata[28]~output_o ;
//wire	\mem_ahb_hrdata[29]~output_o ;
//wire	\mem_ahb_hrdata[2]~output_o ;
//wire	\mem_ahb_hrdata[30]~output_o ;
//wire	\mem_ahb_hrdata[31]~output_o ;
//wire	\mem_ahb_hrdata[3]~output_o ;
//wire	\mem_ahb_hrdata[4]~output_o ;
//wire	\mem_ahb_hrdata[5]~output_o ;
//wire	\mem_ahb_hrdata[6]~output_o ;
//wire	\mem_ahb_hrdata[7]~output_o ;
//wire	\mem_ahb_hrdata[8]~output_o ;
//wire	\mem_ahb_hrdata[9]~output_o ;
//wire	\mem_ahb_hreadyout~output_o ;
wire	\mem_ahb_hready~input0 ;
//wire	\mem_ahb_hresp~output_o ;
wire	\mem_ahb_hsize[0]~input0 ;
wire	\mem_ahb_hsize[1]~input0 ;
wire	\mem_ahb_hsize[2]~input0 ;
wire	\mem_ahb_htrans[0]~input0 ;
wire	\mem_ahb_htrans[1]~input0 ;
wire	\mem_ahb_hwdata[0]~input0 ;
wire	\mem_ahb_hwdata[10]~input0 ;
wire	\mem_ahb_hwdata[11]~input0 ;
wire	\mem_ahb_hwdata[12]~input0 ;
wire	\mem_ahb_hwdata[13]~input0 ;
wire	\mem_ahb_hwdata[14]~input0 ;
wire	\mem_ahb_hwdata[15]~input0 ;
wire	\mem_ahb_hwdata[16]~input0 ;
wire	\mem_ahb_hwdata[17]~input0 ;
wire	\mem_ahb_hwdata[18]~input0 ;
wire	\mem_ahb_hwdata[19]~input0 ;
wire	\mem_ahb_hwdata[1]~input0 ;
wire	\mem_ahb_hwdata[20]~input0 ;
wire	\mem_ahb_hwdata[21]~input0 ;
wire	\mem_ahb_hwdata[22]~input0 ;
wire	\mem_ahb_hwdata[23]~input0 ;
wire	\mem_ahb_hwdata[24]~input0 ;
wire	\mem_ahb_hwdata[25]~input0 ;
wire	\mem_ahb_hwdata[26]~input0 ;
wire	\mem_ahb_hwdata[27]~input0 ;
wire	\mem_ahb_hwdata[28]~input0 ;
wire	\mem_ahb_hwdata[29]~input0 ;
wire	\mem_ahb_hwdata[2]~input0 ;
wire	\mem_ahb_hwdata[30]~input0 ;
wire	\mem_ahb_hwdata[31]~input0 ;
wire	\mem_ahb_hwdata[3]~input0 ;
wire	\mem_ahb_hwdata[4]~input0 ;
wire	\mem_ahb_hwdata[5]~input0 ;
wire	\mem_ahb_hwdata[6]~input0 ;
wire	\mem_ahb_hwdata[7]~input0 ;
wire	\mem_ahb_hwdata[8]~input0 ;
wire	\mem_ahb_hwdata[9]~input0 ;
wire	\mem_ahb_hwrite~input0 ;
wire	[5:0] pr_select;
//wire	pr_select[0];
wire	\pr_select[0]~feeder_combout ;
//wire	pr_select[1];
wire	\pr_select[1]~feeder_combout ;
//wire	pr_select[2];
wire	\pr_select[2]~feeder_combout ;
//wire	pr_select[3];
wire	\pr_select[3]~feeder_combout ;
//wire	pr_select[4];
wire	\pr_select[4]~feeder_combout ;
//wire	pr_select[5];
wire	\pr_select[5]~feeder_combout ;
wire	\resetn~clkctrl_outclk ;
wire	\resetn~input0 ;
//wire	\slave_ahb_haddr[0]~output_o ;
//wire	\slave_ahb_haddr[10]~output_o ;
//wire	\slave_ahb_haddr[11]~output_o ;
//wire	\slave_ahb_haddr[12]~output_o ;
//wire	\slave_ahb_haddr[13]~output_o ;
//wire	\slave_ahb_haddr[14]~output_o ;
//wire	\slave_ahb_haddr[15]~output_o ;
//wire	\slave_ahb_haddr[16]~output_o ;
//wire	\slave_ahb_haddr[17]~output_o ;
//wire	\slave_ahb_haddr[18]~output_o ;
//wire	\slave_ahb_haddr[19]~output_o ;
//wire	\slave_ahb_haddr[1]~output_o ;
//wire	\slave_ahb_haddr[20]~output_o ;
//wire	\slave_ahb_haddr[21]~output_o ;
//wire	\slave_ahb_haddr[22]~output_o ;
//wire	\slave_ahb_haddr[23]~output_o ;
//wire	\slave_ahb_haddr[24]~output_o ;
//wire	\slave_ahb_haddr[25]~output_o ;
//wire	\slave_ahb_haddr[26]~output_o ;
//wire	\slave_ahb_haddr[27]~output_o ;
//wire	\slave_ahb_haddr[28]~output_o ;
//wire	\slave_ahb_haddr[29]~output_o ;
//wire	\slave_ahb_haddr[2]~output_o ;
//wire	\slave_ahb_haddr[30]~output_o ;
//wire	\slave_ahb_haddr[31]~output_o ;
//wire	\slave_ahb_haddr[3]~output_o ;
//wire	\slave_ahb_haddr[4]~output_o ;
//wire	\slave_ahb_haddr[5]~output_o ;
//wire	\slave_ahb_haddr[6]~output_o ;
//wire	\slave_ahb_haddr[7]~output_o ;
//wire	\slave_ahb_haddr[8]~output_o ;
//wire	\slave_ahb_haddr[9]~output_o ;
//wire	\slave_ahb_hburst[0]~output_o ;
//wire	\slave_ahb_hburst[1]~output_o ;
//wire	\slave_ahb_hburst[2]~output_o ;
wire	\slave_ahb_hrdata[0]~input0 ;
wire	\slave_ahb_hrdata[10]~input0 ;
wire	\slave_ahb_hrdata[11]~input0 ;
wire	\slave_ahb_hrdata[12]~input0 ;
wire	\slave_ahb_hrdata[13]~input0 ;
wire	\slave_ahb_hrdata[14]~input0 ;
wire	\slave_ahb_hrdata[15]~input0 ;
wire	\slave_ahb_hrdata[16]~input0 ;
wire	\slave_ahb_hrdata[17]~input0 ;
wire	\slave_ahb_hrdata[18]~input0 ;
wire	\slave_ahb_hrdata[19]~input0 ;
wire	\slave_ahb_hrdata[1]~input0 ;
wire	\slave_ahb_hrdata[20]~input0 ;
wire	\slave_ahb_hrdata[21]~input0 ;
wire	\slave_ahb_hrdata[22]~input0 ;
wire	\slave_ahb_hrdata[23]~input0 ;
wire	\slave_ahb_hrdata[24]~input0 ;
wire	\slave_ahb_hrdata[25]~input0 ;
wire	\slave_ahb_hrdata[26]~input0 ;
wire	\slave_ahb_hrdata[27]~input0 ;
wire	\slave_ahb_hrdata[28]~input0 ;
wire	\slave_ahb_hrdata[29]~input0 ;
wire	\slave_ahb_hrdata[2]~input0 ;
wire	\slave_ahb_hrdata[30]~input0 ;
wire	\slave_ahb_hrdata[31]~input0 ;
wire	\slave_ahb_hrdata[3]~input0 ;
wire	\slave_ahb_hrdata[4]~input0 ;
wire	\slave_ahb_hrdata[5]~input0 ;
wire	\slave_ahb_hrdata[6]~input0 ;
wire	\slave_ahb_hrdata[7]~input0 ;
wire	\slave_ahb_hrdata[8]~input0 ;
wire	\slave_ahb_hrdata[9]~input0 ;
//wire	\slave_ahb_hready~output_o ;
wire	\slave_ahb_hreadyout~input0 ;
wire	\slave_ahb_hresp~input0 ;
//wire	\slave_ahb_hsel~output_o ;
//wire	\slave_ahb_hsize[0]~output_o ;
//wire	\slave_ahb_hsize[1]~output_o ;
//wire	\slave_ahb_hsize[2]~output_o ;
//wire	\slave_ahb_htrans[0]~output_o ;
//wire	\slave_ahb_htrans[1]~output_o ;
//wire	\slave_ahb_hwdata[0]~output_o ;
//wire	\slave_ahb_hwdata[10]~output_o ;
//wire	\slave_ahb_hwdata[11]~output_o ;
//wire	\slave_ahb_hwdata[12]~output_o ;
//wire	\slave_ahb_hwdata[13]~output_o ;
//wire	\slave_ahb_hwdata[14]~output_o ;
//wire	\slave_ahb_hwdata[15]~output_o ;
//wire	\slave_ahb_hwdata[16]~output_o ;
//wire	\slave_ahb_hwdata[17]~output_o ;
//wire	\slave_ahb_hwdata[18]~output_o ;
//wire	\slave_ahb_hwdata[19]~output_o ;
//wire	\slave_ahb_hwdata[1]~output_o ;
//wire	\slave_ahb_hwdata[20]~output_o ;
//wire	\slave_ahb_hwdata[21]~output_o ;
//wire	\slave_ahb_hwdata[22]~output_o ;
//wire	\slave_ahb_hwdata[23]~output_o ;
//wire	\slave_ahb_hwdata[24]~output_o ;
//wire	\slave_ahb_hwdata[25]~output_o ;
//wire	\slave_ahb_hwdata[26]~output_o ;
//wire	\slave_ahb_hwdata[27]~output_o ;
//wire	\slave_ahb_hwdata[28]~output_o ;
//wire	\slave_ahb_hwdata[29]~output_o ;
//wire	\slave_ahb_hwdata[2]~output_o ;
//wire	\slave_ahb_hwdata[30]~output_o ;
//wire	\slave_ahb_hwdata[31]~output_o ;
//wire	\slave_ahb_hwdata[3]~output_o ;
//wire	\slave_ahb_hwdata[4]~output_o ;
//wire	\slave_ahb_hwdata[5]~output_o ;
//wire	\slave_ahb_hwdata[6]~output_o ;
//wire	\slave_ahb_hwdata[7]~output_o ;
//wire	\slave_ahb_hwdata[8]~output_o ;
//wire	\slave_ahb_hwdata[9]~output_o ;
//wire	\slave_ahb_hwrite~output_o ;
wire	\stop~input0 ;
wire	\sys_clock~clkctrl_outclk ;
wire	\sys_clock~input0 ;
wire	unknown;

wire vcc;
wire gnd;
assign vcc = 1'b1;
assign gnd = 1'b0;

// Location: BBOX_X1_Y1_N0
alta_adc \gen_per[0].gen_adc.adc_inst|adc_inst (
	.enb(!\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.sclk(\gen_per[0].gen_adc.adc_inst|sclk~q ),
	.insel({\gen_per[0].gen_adc.adc_inst|Mux0~9_combout , \gen_per[0].gen_adc.adc_inst|Mux1~9_combout , \gen_per[0].gen_adc.adc_inst|Mux2~9_combout , \gen_per[0].gen_adc.adc_inst|Mux3~9_combout , \gen_per[0].gen_adc.adc_inst|Mux4~9_combout }),
	.stop(\stop~input0 ),
	.db({\gen_per[0].gen_adc.adc_inst|adc_inst.db[11] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[10] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[9] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[8] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[7] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[6] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[5] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[4] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[3] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[2] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[1] , \gen_per[0].gen_adc.adc_inst|adc_inst.db[0] }),
	.eoc(\gen_per[0].gen_adc.adc_inst|adc_inst.eoc ));
defparam \gen_per[0].gen_adc.adc_inst|adc_inst .sclkCFG = 2'bXX;

// Location: BBOX_X2_Y2_N0
alta_adc \gen_per[1].gen_adc.adc_inst|adc_inst (
	.enb(!\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.sclk(\gen_per[1].gen_adc.adc_inst|sclk~q ),
	.insel({\gen_per[1].gen_adc.adc_inst|Mux0~9_combout , \gen_per[1].gen_adc.adc_inst|Mux1~9_combout , \gen_per[1].gen_adc.adc_inst|Mux2~9_combout , \gen_per[1].gen_adc.adc_inst|Mux3~9_combout , \gen_per[1].gen_adc.adc_inst|Mux4~9_combout }),
	.stop(\stop~input0 ),
	.db({\gen_per[1].gen_adc.adc_inst|adc_inst.db[11] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[10] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[9] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[8] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[7] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[6] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[5] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[4] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[3] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[2] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[1] , \gen_per[1].gen_adc.adc_inst|adc_inst.db[0] }),
	.eoc(\gen_per[1].gen_adc.adc_inst|adc_inst.eoc ));
defparam \gen_per[1].gen_adc.adc_inst|adc_inst .sclkCFG = 2'bXX;

// Location: BBOX_X3_Y3_N0
alta_adc \gen_per[2].gen_adc.adc_inst|adc_inst (
	.enb(!\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.sclk(\gen_per[2].gen_adc.adc_inst|sclk~q ),
	.insel({\gen_per[2].gen_adc.adc_inst|Mux0~9_combout , \gen_per[2].gen_adc.adc_inst|Mux1~9_combout , \gen_per[2].gen_adc.adc_inst|Mux2~9_combout , \gen_per[2].gen_adc.adc_inst|Mux3~9_combout , \gen_per[2].gen_adc.adc_inst|Mux4~9_combout }),
	.stop(\stop~input0 ),
	.db({\gen_per[2].gen_adc.adc_inst|adc_inst.db[11] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[10] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[9] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[8] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[7] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[6] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[5] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[4] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[3] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[2] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[1] , \gen_per[2].gen_adc.adc_inst|adc_inst.db[0] }),
	.eoc(\gen_per[2].gen_adc.adc_inst|adc_inst.eoc ));
defparam \gen_per[2].gen_adc.adc_inst|adc_inst .sclkCFG = 2'bXX;

// Location: BBOX_X4_Y4_N0
alta_dac \gen_per[3].gen_dac.dac_inst|dac_inst (
	.enb(!\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~q ),
	.bufenb(!\gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen~q ),
	.din(\gen_per[3].gen_dac.dac_inst|dac_din ),
	.stop(\stop~input0 ));

// Location: BBOX_X5_Y5_N0
alta_dac \gen_per[4].gen_dac.dac_inst|dac_inst (
	.enb(!\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~q ),
	.bufenb(!\gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen~q ),
	.din(\gen_per[4].gen_dac.dac_inst|dac_din ),
	.stop(\stop~input0 ));

// Location: BBOX_X6_Y6_N0
alta_cmp \gen_per[5].gen_cmp.cmp_inst|cmp (
	.enb1(!\gen_per[5].gen_cmp.cmp_inst|cmp_en1~q ),
	.imsel1(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 ),
	.ipsel1(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 ),
	.hyst1(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst1~q ),
	.mode1(\gen_per[5].gen_cmp.cmp_inst|cmp_mode1~q ),
	.enb2(!\gen_per[5].gen_cmp.cmp_inst|cmp_en2~q ),
	.imsel2(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 ),
	.ipsel2(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 ),
	.hyst2(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~q ),
	.mode2(\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~q ),
	.out1(\gen_per[5].gen_cmp.cmp_inst|cmp.out1 ),
	.out2(\gen_per[5].gen_cmp.cmp_inst|cmp.out2 ),
	.stop(\stop~input0 ));

// Location: CLKCTRL_G16
alta_io_gclk \sys_clock~clkctrl (
	.inclk (\sys_clock~input0 ),
	.outclk(\sys_clock~clkctrl_outclk ));
//defparam \sys_clock~clkctrl .clock_type = "global clock";
//defparam \sys_clock~clkctrl .ena_register_mode = "none";

// Location: CLKCTRL_G17
alta_io_gclk \bus_clock~clkctrl (
	.inclk (\bus_clock~input0 ),
	.outclk(\bus_clock~clkctrl_outclk ));
//defparam \bus_clock~clkctrl .clock_type = "global clock";
//defparam \bus_clock~clkctrl .ena_register_mode = "none";

// Location: CLKCTRL_G18
alta_io_gclk \resetn~clkctrl (
	.inclk (\resetn~input0 ),
	.outclk(\resetn~clkctrl_outclk ));
//defparam \resetn~clkctrl .clock_type = "global clock";
//defparam \resetn~clkctrl .ena_register_mode = "none";

// Location: LCCOMB_X43_Y2_N0
assign slave_ahb_hwdata[29] = gnd;
// Location: LCCOMB_X43_Y2_N2
assign \slave_ahb_hrdata[5]~input0  = slave_ahb_hrdata[5];
// Location: LCCOMB_X43_Y3_N0
assign \mem_ahb_haddr[24]~input0  = mem_ahb_haddr[24];
// Location: LCCOMB_X43_Y3_N2
assign \mem_ahb_hsize[1]~input0  = mem_ahb_hsize[1];
// Location: LCCOMB_X43_Y3_N4
assign \slave_ahb_hrdata[24]~input0  = slave_ahb_hrdata[24];
// Location: LCCOMB_X43_Y4_N0
assign slave_ahb_hwdata[4] = gnd;
// Location: LCCOMB_X43_Y4_N2
assign \slave_ahb_hrdata[17]~input0  = slave_ahb_hrdata[17];
// Location: LCCOMB_X43_Y4_N4
assign \slave_ahb_hrdata[28]~input0  = slave_ahb_hrdata[28];
// Location: LCCOMB_X44_Y2_N0
assign slave_ahb_hburst[2] = gnd;
// Location: LCCOMB_X44_Y2_N2
assign slave_ahb_haddr[27] = gnd;
// Location: LCCOMB_X44_Y2_N4
assign slave_ahb_hwdata[5] = gnd;
// Location: LCCOMB_X44_Y2_N6
assign ext_dma_DMACLBREQ[3] = gnd;
// Location: LCCOMB_X44_Y3_N0
assign slave_ahb_hwdata[17] = gnd;
// Location: LCCOMB_X44_Y4_N0
assign \slave_ahb_hrdata[14]~input0  = slave_ahb_hrdata[14];
// Location: LCCOMB_X44_Y4_N2
assign \slave_ahb_hrdata[25]~input0  = slave_ahb_hrdata[25];
// Location: LCCOMB_X44_Y4_N4
assign \slave_ahb_hrdata[27]~input0  = slave_ahb_hrdata[27];
// Location: LCCOMB_X44_Y4_N6
assign \slave_ahb_hrdata[31]~input0  = slave_ahb_hrdata[31];
// Location: LCCOMB_X45_Y1_N0
assign slave_ahb_haddr[8] = gnd;
// Location: LCCOMB_X45_Y1_N2
assign slave_ahb_haddr[26] = gnd;
// Location: LCCOMB_X45_Y1_N4
assign \slave_ahb_hrdata[7]~input0  = slave_ahb_hrdata[7];
// Location: LCCOMB_X45_Y2_N0
assign slave_ahb_haddr[0] = gnd;
// Location: LCCOMB_X45_Y2_N2
assign slave_ahb_haddr[4] = gnd;
// Location: LCCOMB_X45_Y2_N4
assign slave_ahb_hwdata[22] = gnd;
// Location: LCCOMB_X45_Y2_N6
assign \slave_ahb_hrdata[1]~input0  = slave_ahb_hrdata[1];
// Location: LCCOMB_X45_Y2_N8
assign local_int[0] = gnd;
// Location: LCCOMB_X45_Y3_N0
assign mem_ahb_hrdata[15] = gnd;
// Location: LCCOMB_X45_Y3_N10
assign \slave_ahb_hrdata[3]~input0  = slave_ahb_hrdata[3];
// Location: LCCOMB_X45_Y3_N2
assign slave_ahb_haddr[2] = gnd;
// Location: LCCOMB_X45_Y3_N4
assign slave_ahb_haddr[3] = gnd;
// Location: LCCOMB_X45_Y3_N6
assign slave_ahb_hwdata[10] = gnd;
// Location: LCCOMB_X45_Y3_N8
assign slave_ahb_hwdata[19] = gnd;
// Location: LCCOMB_X45_Y4_N0
assign \mem_ahb_hburst[2]~input0  = mem_ahb_hburst[2];
// Location: LCCOMB_X45_Y4_N2
assign slave_ahb_haddr[16] = gnd;
// Location: LCCOMB_X45_Y4_N4
assign ext_dma_DMACLSREQ[2] = gnd;
// Location: LCCOMB_X46_Y1_N0
assign \mem_ahb_hready~input0  = mem_ahb_hready;
// Location: LCCOMB_X46_Y1_N2
assign \mem_ahb_haddr[1]~input0  = mem_ahb_haddr[1];
// Location: LCCOMB_X46_Y1_N4
assign mem_ahb_hresp = gnd;
// Location: LCCOMB_X46_Y1_N6
assign slave_ahb_hsize[1] = gnd;
// Location: LCCOMB_X46_Y1_N8
assign slave_ahb_hwdata[20] = gnd;
// Location: LCCOMB_X46_Y2_N0
assign slave_ahb_hwrite = gnd;
// Location: LCCOMB_X46_Y2_N10
assign \slave_ahb_hrdata[20]~input0  = slave_ahb_hrdata[20];
// Location: LCCOMB_X46_Y2_N2
assign slave_ahb_hwdata[1] = gnd;
// Location: LCCOMB_X46_Y2_N4
assign slave_ahb_hwdata[8] = gnd;
// Location: LCCOMB_X46_Y2_N6
assign slave_ahb_hwdata[27] = gnd;
// Location: LCCOMB_X46_Y2_N8
assign \slave_ahb_hrdata[9]~input0  = slave_ahb_hrdata[9];
// Location: LCCOMB_X46_Y3_N0
assign slave_ahb_hwdata[0] = gnd;
// Location: LCCOMB_X46_Y3_N2
assign \slave_ahb_hrdata[30]~input0  = slave_ahb_hrdata[30];
// Location: LCCOMB_X46_Y3_N4
assign ext_dma_DMACSREQ[0] = gnd;
// Location: LCCOMB_X46_Y4_N0
assign \mem_ahb_hsize[2]~input0  = mem_ahb_hsize[2];
// Location: LCCOMB_X46_Y4_N2
assign slave_ahb_hburst[1] = gnd;
// Location: LCCOMB_X46_Y4_N4
assign slave_ahb_haddr[31] = gnd;
// Location: LCCOMB_X46_Y4_N6
assign ext_dma_DMACSREQ[1] = gnd;
// Location: LCCOMB_X46_Y4_N8
assign local_int[1] = gnd;
// Location: LCCOMB_X47_Y1_N0
assign \mem_ahb_haddr[23]~input0  = mem_ahb_haddr[23];
// Location: LCCOMB_X47_Y1_N2
assign \mem_ahb_hwdata[11]~input0  = mem_ahb_hwdata[11];
// Location: LCCOMB_X47_Y1_N4
assign slave_ahb_haddr[10] = gnd;
// Location: LCCOMB_X47_Y2_N0
assign slave_ahb_haddr[22] = gnd;
// Location: LCCOMB_X47_Y2_N2
assign \slave_ahb_hrdata[6]~input0  = slave_ahb_hrdata[6];
// Location: LCCOMB_X47_Y3_N0
assign slave_ahb_haddr[25] = gnd;
// Location: LCCOMB_X47_Y3_N2
assign \slave_ahb_hrdata[18]~input0  = slave_ahb_hrdata[18];
// Location: LCCOMB_X47_Y3_N4
assign local_int[2] = gnd;
// Location: LCCOMB_X47_Y4_N0
assign slave_ahb_hwdata[18] = gnd;
// Location: LCCOMB_X47_Y4_N2
assign slave_ahb_hwdata[26] = gnd;
// Location: LCCOMB_X47_Y4_N4
assign \slave_ahb_hrdata[21]~input0  = slave_ahb_hrdata[21];
// Location: LCCOMB_X47_Y4_N6
assign \slave_ahb_hrdata[26]~input0  = slave_ahb_hrdata[26];
// Location: LCCOMB_X48_Y1_N0
assign slave_ahb_hwdata[25] = gnd;
// Location: LCCOMB_X48_Y2_N0
assign \mem_ahb_hburst[1]~input0  = mem_ahb_hburst[1];
// Location: LCCOMB_X48_Y2_N2
assign slave_ahb_haddr[7] = gnd;
// Location: LCCOMB_X48_Y2_N4
assign \slave_ahb_hrdata[8]~input0  = slave_ahb_hrdata[8];
// Location: LCCOMB_X48_Y2_N6
assign \ext_dma_DMACTC[1]~input0  = ext_dma_DMACTC[1];
// Location: LCCOMB_X48_Y3_N0
assign \mem_ahb_haddr[26]~input0  = mem_ahb_haddr[26];
// Location: LCCOMB_X48_Y3_N2
assign \mem_ahb_haddr[30]~input0  = mem_ahb_haddr[30];
// Location: LCCOMB_X48_Y3_N4
assign \slave_ahb_hrdata[12]~input0  = slave_ahb_hrdata[12];
// Location: LCCOMB_X48_Y3_N6
assign ext_dma_DMACLBREQ[0] = gnd;
// Location: LCCOMB_X48_Y4_N0
assign \mem_ahb_hwdata[15]~input0  = mem_ahb_hwdata[15];
// Location: LCCOMB_X49_Y1_N0
assign slave_ahb_haddr[21] = gnd;
// Location: LCCOMB_X49_Y1_N2
assign slave_ahb_haddr[23] = gnd;
// Location: LCCOMB_X49_Y1_N28
assign \resetn~input0  = resetn;
// Location: LCCOMB_X49_Y1_N4
assign slave_ahb_hwdata[30] = gnd;
// Location: LCCOMB_X49_Y1_N6
assign \slave_ahb_hrdata[15]~input0  = slave_ahb_hrdata[15];
// Location: LCCOMB_X49_Y2_N0
assign slave_ahb_hburst[0] = gnd;
// Location: LCCOMB_X49_Y2_N2
assign slave_ahb_hwdata[13] = gnd;
// Location: LCCOMB_X49_Y2_N4
assign \slave_ahb_hresp~input0  = slave_ahb_hresp;
// Location: LCCOMB_X49_Y3_N0
assign \mem_ahb_htrans[0]~input0  = mem_ahb_htrans[0];
// Location: LCCOMB_X49_Y3_N2
assign slave_ahb_hwdata[11] = gnd;
// Location: LCCOMB_X49_Y3_N4
assign slave_ahb_hwdata[28] = gnd;
// Location: LCCOMB_X49_Y3_N6
assign \stop~input0  = stop;
// Location: FF_X49_Y4_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_length[1] (
// Location: LCCOMB_X49_Y4_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_length[1]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_length[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_length [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always5~0_combout_X49_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X49_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_length[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_length [1]));
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[1] .SyncLoadMux = 2'bxx;
// Location: FF_X49_Y4_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_length[0] (
// Location: LCCOMB_X49_Y4_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_length[0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_length[0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_length [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always5~0_combout_X49_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X49_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_length[0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_length [0]));
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[0] .SyncLoadMux = 2'bxx;
// Location: FF_X49_Y4_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_length[1] (
// Location: LCCOMB_X49_Y4_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_length[1]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_length[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_length [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_combout_X49_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X49_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_length[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_length [1]));
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[1] .SyncLoadMux = 2'bxx;
// Location: FF_X49_Y4_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_length[2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_length[2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_length [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_combout_X49_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X49_Y4_INV ),
	.SyncReset(SyncReset_X49_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X49_Y4_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_length [2]));
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X49_Y4_N0
alta_clkenctrl clken_ctrl_X49_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always5~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always5~0_combout_X49_Y4_SIG_SIG ));
defparam clken_ctrl_X49_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X49_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X49_Y4_N0
alta_asyncctrl asyncreset_ctrl_X49_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X49_Y4_INV ));
defparam asyncreset_ctrl_X49_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X49_Y4_N1
alta_clkenctrl clken_ctrl_X49_Y4_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always5~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_combout_X49_Y4_SIG_SIG ));
defparam clken_ctrl_X49_Y4_N1.ClkMux = 2'b10;
defparam clken_ctrl_X49_Y4_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X49_Y4_N0
alta_syncctrl syncreset_ctrl_X49_Y4(.Din(), .Dout(SyncReset_X49_Y4_GND));
defparam syncreset_ctrl_X49_Y4.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X49_Y4_N1
alta_syncctrl syncload_ctrl_X49_Y4(.Din(), .Dout(SyncLoad_X49_Y4_VCC));
defparam syncload_ctrl_X49_Y4.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X50_Y1_N0
assign slave_ahb_haddr[29] = gnd;
// Location: LCCOMB_X50_Y1_N28
assign \bus_clock~input0  = bus_clock;
// Location: LCCOMB_X50_Y1_N30
assign \sys_clock~input0  = sys_clock;
// Location: LCCOMB_X50_Y2_N0
assign \mem_ahb_haddr[17]~input0  = mem_ahb_haddr[17];
// Location: LCCOMB_X50_Y2_N10
assign ext_dma_DMACLBREQ[1] = gnd;
// Location: LCCOMB_X50_Y2_N2
assign \mem_ahb_haddr[31]~input0  = mem_ahb_haddr[31];
// Location: LCCOMB_X50_Y2_N4
assign slave_ahb_hwdata[6] = gnd;
// Location: LCCOMB_X50_Y2_N6
assign slave_ahb_hwdata[31] = gnd;
// Location: LCCOMB_X50_Y2_N8
assign \slave_ahb_hrdata[13]~input0  = slave_ahb_hrdata[13];
// Location: LCCOMB_X50_Y3_N0
assign slave_ahb_hwdata[24] = gnd;
// Location: LCCOMB_X50_Y4_N0
assign slave_ahb_hsel = gnd;
// Location: LCCOMB_X50_Y4_N2
assign slave_ahb_haddr[19] = gnd;
// Location: LCCOMB_X50_Y4_N4
assign slave_ahb_hwdata[16] = gnd;
// Location: LCCOMB_X50_Y4_N6
assign ext_dma_DMACLSREQ[3] = gnd;
// Location: LCCOMB_X51_Y1_N0
assign \mem_ahb_haddr[21]~input0  = mem_ahb_haddr[21];
// Location: LCCOMB_X51_Y1_N2
assign slave_ahb_hsize[2] = gnd;
// Location: LCCOMB_X51_Y1_N4
assign slave_ahb_haddr[28] = gnd;
// Location: LCCOMB_X51_Y2_N0
assign \mem_ahb_haddr[22]~input0  = mem_ahb_haddr[22];
// Location: LCCOMB_X51_Y2_N2
assign slave_ahb_hwdata[23] = gnd;
// Location: LCCOMB_X51_Y2_N4
assign \slave_ahb_hrdata[22]~input0  = slave_ahb_hrdata[22];
// Location: LCCOMB_X51_Y3_N0
assign \mem_ahb_haddr[25]~input0  = mem_ahb_haddr[25];
// Location: LCCOMB_X51_Y3_N10
assign \slave_ahb_hrdata[16]~input0  = slave_ahb_hrdata[16];
// Location: LCCOMB_X51_Y3_N2
assign slave_ahb_htrans[0] = gnd;
// Location: LCCOMB_X51_Y3_N4
assign slave_ahb_haddr[11] = gnd;
// Location: LCCOMB_X51_Y3_N6
assign slave_ahb_haddr[20] = gnd;
// Location: LCCOMB_X51_Y3_N8
assign slave_ahb_hwdata[7] = gnd;
// Location: LCCOMB_X51_Y4_N0
assign slave_ahb_hready = vcc;
// Location: LCCOMB_X51_Y4_N2
assign \slave_ahb_hreadyout~input0  = slave_ahb_hreadyout;
// Location: LCCOMB_X51_Y4_N4
assign slave_ahb_hwdata[12] = gnd;
// Location: LCCOMB_X51_Y4_N6
assign \ext_dma_DMACTC[0]~input0  = ext_dma_DMACTC[0];
// Location: LCCOMB_X51_Y4_N8
assign local_int[3] = gnd;
// Location: LCCOMB_X52_Y1_N0
assign ext_dma_DMACBREQ[3] = \gen_per[3].gen_dac.dac_inst|dma_reg~q ;
// Location: LCCOMB_X52_Y1_N2
assign ext_dma_DMACLSREQ[1] = gnd;
// Location: LCCOMB_X52_Y1_N20
assign \ext_dma_DMACCLR[3]~input0  = ext_dma_DMACCLR[3];
// Location: LCCOMB_X52_Y2_N0
assign slave_ahb_hwdata[9] = gnd;
// Location: LCCOMB_X52_Y2_N2
assign \slave_ahb_hrdata[23]~input0  = slave_ahb_hrdata[23];
// Location: LCCOMB_X52_Y3_N0
assign \mem_ahb_haddr[16]~input0  = mem_ahb_haddr[16];
// Location: LCCOMB_X52_Y3_N2
assign \mem_ahb_haddr[29]~input0  = mem_ahb_haddr[29];
// Location: LCCOMB_X52_Y3_N4
assign slave_ahb_haddr[24] = gnd;
// Location: LCCOMB_X52_Y3_N6
assign \ext_dma_DMACTC[2]~input0  = ext_dma_DMACTC[2];
// Location: LCCOMB_X52_Y4_N0
assign \mem_ahb_haddr[27]~input0  = mem_ahb_haddr[27];
// Location: LCCOMB_X52_Y4_N2
assign slave_ahb_haddr[30] = gnd;
// Location: LCCOMB_X52_Y4_N4
assign ext_dma_DMACLSREQ[0] = gnd;
// Location: FF_X53_Y1_N0
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[0] (
// Location: LCCOMB_X53_Y1_N0
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[0]~16 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[0] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [0]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[0]~16_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[0]~17 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [0]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .mask = 16'h33CC;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[0] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N10
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[5] (
// Location: LCCOMB_X53_Y1_N10
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[5]~26 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[5] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [5]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[4]~25 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [5]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[5]~26_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[5]~27 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [5]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .mask = 16'h5A5F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[5] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N12
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[6] (
// Location: LCCOMB_X53_Y1_N12
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[6]~28 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[6] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [6]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[5]~27 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [6]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[6]~28_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[6]~29 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [6]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .mask = 16'hA50A;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[6] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N14
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[7] (
// Location: LCCOMB_X53_Y1_N14
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[7]~30 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[7] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [7]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[6]~29 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [7]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[7]~30_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[7]~31 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [7]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .mask = 16'h3C3F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[7] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N16
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[8] (
// Location: LCCOMB_X53_Y1_N16
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[8]~32 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[8] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [8]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[7]~31 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [8]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[8]~32_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[8]~33 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [8]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .mask = 16'hC30C;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[8] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N18
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[9] (
// Location: LCCOMB_X53_Y1_N18
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[9]~34 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[9] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [9]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[8]~33 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [9]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[9]~34_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[9]~35 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [9]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .mask = 16'h3C3F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[9] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N2
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[1] (
// Location: LCCOMB_X53_Y1_N2
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[1]~18 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[1] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[0]~17 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [1]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[1]~18_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[1]~19 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [1]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .mask = 16'h3C3F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[1] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N20
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[10] (
// Location: LCCOMB_X53_Y1_N20
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[10]~36 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[10] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [10]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[9]~35 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [10]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[10]~36_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[10]~37 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [10]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .mask = 16'hC30C;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[10] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N22
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[11] (
// Location: LCCOMB_X53_Y1_N22
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[11]~38 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[11] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [11]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[10]~37 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [11]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[11]~38_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[11]~39 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [11]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .mask = 16'h5A5F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[11] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N24
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[12] (
// Location: LCCOMB_X53_Y1_N24
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[12]~40 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[12] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [12]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[11]~39 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [12]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[12]~40_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[12]~41 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [12]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .mask = 16'hC30C;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[12] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N26
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[13] (
// Location: LCCOMB_X53_Y1_N26
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[13]~42 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[13] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [13]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[12]~41 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [13]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[13]~42_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[13]~43 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [13]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .mask = 16'h5A5F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[13] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N28
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[14] (
// Location: LCCOMB_X53_Y1_N28
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[14]~44 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[14] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [14]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[13]~43 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [14]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[14]~44_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[14]~45 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [14]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .mask = 16'hC30C;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[14] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N30
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[15] (
// Location: LCCOMB_X53_Y1_N30
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[15]~46 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[15] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [15]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[14]~45 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [15]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[15]~46_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [15]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .mask = 16'h5A5A;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[15] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N4
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[2] (
// Location: LCCOMB_X53_Y1_N4
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[2]~20 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[2] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[1]~19 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [2]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[2]~20_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[2]~21 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [2]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .mask = 16'hC30C;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[2] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N6
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[3] (
// Location: LCCOMB_X53_Y1_N6
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[3]~22 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[3] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [3]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[2]~21 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [3]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[3]~22_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[3]~23 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [3]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .mask = 16'h5A5F;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[3] .SyncLoadMux = 2'b00;
// Location: FF_X53_Y1_N8
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|sclk_counter[4] (
// Location: LCCOMB_X53_Y1_N8
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|sclk_counter[4]~24 (
alta_slice \gen_per[3].gen_dac.dac_inst|sclk_counter[4] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [4]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[3].gen_dac.dac_inst|sclk_counter[3]~23 ),
	.Qin(\gen_per[3].gen_dac.dac_inst|sclk_counter [4]),
	.Clk(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ),
	.SyncReset(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X53_Y1_GND),
	.LutOut(\gen_per[3].gen_dac.dac_inst|sclk_counter[4]~24_combout ),
	.Cout(\gen_per[3].gen_dac.dac_inst|sclk_counter[4]~25 ),
	.Q(\gen_per[3].gen_dac.dac_inst|sclk_counter [4]));
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .mask = 16'hC30C;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .CarryEnb = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .SyncResetMux = 2'b10;
defparam \gen_per[3].gen_dac.dac_inst|sclk_counter[4] .SyncLoadMux = 2'b00;

// Location: CLKENCTRL_X53_Y1_N0
alta_clkenctrl clken_ctrl_X53_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X53_Y1_SIG_VCC ));
defparam clken_ctrl_X53_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X53_Y1_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X53_Y1_N0
alta_asyncctrl asyncreset_ctrl_X53_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X53_Y1_INV ));
defparam asyncreset_ctrl_X53_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X53_Y1_N0
alta_syncctrl syncreset_ctrl_X53_Y1(.Din(\gen_per[3].gen_dac.dac_inst|always3~0_combout ), .Dout(\gen_per[3].gen_dac.dac_inst|always3~0_combout__SyncReset_X53_Y1_SIG ));
defparam syncreset_ctrl_X53_Y1.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X53_Y1_N1
alta_syncctrl syncload_ctrl_X53_Y1(.Din(), .Dout(SyncLoad_X53_Y1_GND));
defparam syncload_ctrl_X53_Y1.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X53_Y2_N0
assign ext_dma_DMACSREQ[2] = gnd;
// Location: LCCOMB_X53_Y3_N0
assign slave_ahb_haddr[6] = gnd;
// Location: LCCOMB_X53_Y3_N2
assign slave_ahb_hwdata[21] = gnd;
// Location: LCCOMB_X53_Y3_N4
assign \slave_ahb_hrdata[10]~input0  = slave_ahb_hrdata[10];
// Location: LCCOMB_X53_Y4_N0
assign \mem_ahb_haddr[28]~input0  = mem_ahb_haddr[28];
// Location: LCCOMB_X53_Y4_N16
assign \mem_ahb_hwdata[22]~input0  = mem_ahb_hwdata[22];
// Location: LCCOMB_X53_Y4_N2
assign slave_ahb_hwdata[3] = gnd;
// Location: LCCOMB_X53_Y4_N4
assign \slave_ahb_hrdata[19]~input0  = slave_ahb_hrdata[19];
// Location: LCCOMB_X53_Y4_N6
assign \ext_dma_DMACTC[3]~input0  = ext_dma_DMACTC[3];
// Location: FF_X54_Y1_N0
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] (
// Location: LCCOMB_X54_Y1_N0
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[23]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [7]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[7] .SyncLoadMux = 2'bxx;
// Location: FF_X54_Y1_N10
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] (
// Location: LCCOMB_X54_Y1_N10
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[31]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [15]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[15] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X54_Y1_N12
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~0 (
// Location: FF_X54_Y1_N12
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [0]),
	.B(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [1]),
	.C(\mem_ahb_hwdata[16]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|sclk_counter [1]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~0_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [0]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .mask = 16'h8421;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X54_Y1_N14
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~3 (
// Location: FF_X54_Y1_N14
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [7]),
	.B(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [7]),
	.C(\mem_ahb_hwdata[22]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|sclk_counter [6]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~3_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [6]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .mask = 16'h9009;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[6] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X54_Y1_N16
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~5 (
// Location: FF_X54_Y1_N16
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [11]),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [11]),
	.C(\mem_ahb_hwdata[26]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|sclk_counter [10]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~5_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [10]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .mask = 16'h9009;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[10] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X54_Y1_N18
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~2 (
// Location: FF_X54_Y1_N18
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [4]),
	.B(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [5]),
	.C(\mem_ahb_hwdata[20]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|sclk_counter [5]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~2_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [4]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .mask = 16'h8421;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X54_Y1_N2
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~6 (
// Location: FF_X54_Y1_N2
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [8]),
	.B(vcc),
	.C(\mem_ahb_hwdata[24]~input0 ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~6_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [8]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .mask = 16'h5A5A;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[8] .SyncLoadMux = 2'b01;
// Location: FF_X54_Y1_N20
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[21]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [5]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[5] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X54_Y1_N22
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|always3~0 (
alta_slice \gen_per[3].gen_dac.dac_inst|always3~0 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.D(\gen_per[3].gen_dac.dac_inst|Equal2~10_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|always3~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .mask = 16'hFF0F;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always3~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X54_Y1_N24
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~10 (
alta_slice \gen_per[3].gen_dac.dac_inst|Equal2~10 (
	.A(\gen_per[3].gen_dac.dac_inst|Equal2~8_combout ),
	.B(\gen_per[3].gen_dac.dac_inst|Equal2~9_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|Equal2~7_combout ),
	.D(\gen_per[3].gen_dac.dac_inst|Equal2~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .mask = 16'h8000;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~10 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X54_Y1_N26
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~8 (
// Location: FF_X54_Y1_N26
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [13]),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [12]),
	.C(\mem_ahb_hwdata[28]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [13]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~8_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [12]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .mask = 16'h8241;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[12] .SyncLoadMux = 2'b01;
// Location: FF_X54_Y1_N28
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dma_reg (
// Location: LCCOMB_X54_Y1_N28
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dma_reg~0 (
alta_slice \gen_per[3].gen_dac.dac_inst|dma_reg (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.B(\ext_dma_DMACCLR[3]~input0 ),
	.C(vcc),
	.D(\gen_per[3].gen_dac.dac_inst|Equal2~10_combout ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dma_reg~q ),
	.Clk(\bus_clock~clkctrl_outclk_X54_Y1_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dma_reg~0_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dma_reg~q ));
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .mask = 16'h2220;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dma_reg .SyncLoadMux = 2'bxx;
// Location: FF_X54_Y1_N30
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen~q ));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen .SyncLoadMux = 2'b01;
// Location: LCCOMB_X54_Y1_N4
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~7 (
alta_slice \gen_per[3].gen_dac.dac_inst|Equal2~7 (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [9]),
	.B(\gen_per[3].gen_dac.dac_inst|Equal2~6_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|sclk_counter [9]),
	.D(\gen_per[3].gen_dac.dac_inst|Equal2~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .mask = 16'h2100;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X54_Y1_N6
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~4 (
alta_slice \gen_per[3].gen_dac.dac_inst|Equal2~4 (
	.A(\gen_per[3].gen_dac.dac_inst|Equal2~0_combout ),
	.B(\gen_per[3].gen_dac.dac_inst|Equal2~2_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|Equal2~3_combout ),
	.D(\gen_per[3].gen_dac.dac_inst|Equal2~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .mask = 16'h8000;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|Equal2~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X54_Y1_N8
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~9 (
// Location: FF_X54_Y1_N8
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [15]),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [14]),
	.C(\mem_ahb_hwdata[30]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|sclk_counter [15]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ),
	.SyncReset(SyncReset_X54_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X54_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~9_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [14]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .mask = 16'h8241;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[14] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X54_Y1_N0
alta_clkenctrl clken_ctrl_X54_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always0~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X54_Y1_SIG_SIG ));
defparam clken_ctrl_X54_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X54_Y1_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X54_Y1_N0
alta_asyncctrl asyncreset_ctrl_X54_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X54_Y1_INV ));
defparam asyncreset_ctrl_X54_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X54_Y1_N1
alta_clkenctrl clken_ctrl_X54_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X54_Y1_SIG_VCC ));
defparam clken_ctrl_X54_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X54_Y1_N1.ClkEnMux = 2'b01;

// Location: SYNCCTRL_X54_Y1_N0
alta_syncctrl syncreset_ctrl_X54_Y1(.Din(), .Dout(SyncReset_X54_Y1_GND));
defparam syncreset_ctrl_X54_Y1.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X54_Y1_N1
alta_syncctrl syncload_ctrl_X54_Y1(.Din(), .Dout(SyncLoad_X54_Y1_VCC));
defparam syncload_ctrl_X54_Y1.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X54_Y2_N0
assign \mem_ahb_haddr[0]~input0  = mem_ahb_haddr[0];
// Location: LCCOMB_X54_Y2_N16
assign \mem_ahb_hwdata[19]~input0  = mem_ahb_hwdata[19];
// Location: LCCOMB_X54_Y2_N2
assign slave_ahb_hwdata[2] = gnd;
// Location: LCCOMB_X54_Y2_N4
assign \slave_ahb_hrdata[0]~input0  = slave_ahb_hrdata[0];
// Location: LCCOMB_X54_Y2_N6
assign \slave_ahb_hrdata[11]~input0  = slave_ahb_hrdata[11];
// Location: LCCOMB_X54_Y3_N0
assign \mem_ahb_hburst[0]~input0  = mem_ahb_hburst[0];
// Location: LCCOMB_X54_Y3_N10
assign ext_dma_DMACSREQ[3] = gnd;
// Location: LCCOMB_X54_Y3_N2
assign \mem_ahb_hwdata[2]~input0  = mem_ahb_hwdata[2];
// Location: LCCOMB_X54_Y3_N20
assign \mem_ahb_hwdata[25]~input0  = mem_ahb_hwdata[25];
// Location: LCCOMB_X54_Y3_N22
assign \mem_ahb_hwdata[24]~input0  = mem_ahb_hwdata[24];
// Location: LCCOMB_X54_Y3_N28
assign \mem_ahb_hwdata[23]~input0  = mem_ahb_hwdata[23];
// Location: LCCOMB_X54_Y3_N4
assign slave_ahb_haddr[13] = gnd;
// Location: LCCOMB_X54_Y3_N6
assign slave_ahb_haddr[14] = gnd;
// Location: LCCOMB_X54_Y3_N8
assign \slave_ahb_hrdata[2]~input0  = slave_ahb_hrdata[2];
// Location: LCCOMB_X54_Y4_N0
assign mem_ahb_hreadyout = !\ahb2apb_inst|hreadyout~q ;
// Location: LCCOMB_X54_Y4_N10
assign \slave_ahb_hrdata[29]~input0  = slave_ahb_hrdata[29];
// Location: LCCOMB_X54_Y4_N12
assign ext_dma_DMACBREQ[0] = \gen_per[0].gen_adc.adc_inst|dma_reg~q ;
// Location: LCCOMB_X54_Y4_N14
assign ext_dma_DMACLBREQ[2] = gnd;
// Location: LCCOMB_X54_Y4_N16
assign \mem_ahb_hwdata[31]~input0  = mem_ahb_hwdata[31];
// Location: LCCOMB_X54_Y4_N2
assign mem_ahb_hrdata[17] = \ahb2apb_inst|prdata [17];
// Location: LCCOMB_X54_Y4_N24
assign \mem_ahb_hwdata[16]~input0  = mem_ahb_hwdata[16];
// Location: LCCOMB_X54_Y4_N30
assign \mem_ahb_hwdata[20]~input0  = mem_ahb_hwdata[20];
// Location: LCCOMB_X54_Y4_N4
assign slave_ahb_haddr[9] = gnd;
// Location: LCCOMB_X54_Y4_N6
assign slave_ahb_haddr[12] = gnd;
// Location: LCCOMB_X54_Y4_N8
assign slave_ahb_hwdata[15] = gnd;
// Location: LCCOMB_X56_Y10_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate_48 ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[0]~6_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[0]~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .mask = 16'hBCB0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~7 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~7 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .mask = 16'hF4A4;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate_59 ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate_48 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .mask = 16'hE6C4;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~8_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y10_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] (
// Location: LCCOMB_X56_Y10_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~12 (
// Location: FF_X56_Y10_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[12][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always18~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(SyncReset_X56_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~12_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[12][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .mask = 16'hEE50;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y10_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~7 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~7 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .mask = 16'hF4A4;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate_59 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .mask = 16'hF4A4;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~7_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[0]~0_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .mask = 16'hF838;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~1 .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y10_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] (
// Location: LCCOMB_X56_Y10_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always18~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~8 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux4~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[0]~3_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[0]~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .mask = 16'hB9A8;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~5 (
// Location: FF_X56_Y10_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate_47 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always18~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(SyncReset_X56_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~5_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[12][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .mask = 16'hF388;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][0] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y10_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always18~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(SyncReset_X56_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[12][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][3] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y10_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] (
// Location: LCCOMB_X56_Y10_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always18~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[12][4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[0][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate_47 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .mask = 16'hADA8;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~4_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y10_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always18~0 (
// Location: FF_X56_Y10_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~14_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X56_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ),
	.SyncReset(SyncReset_X56_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always18~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[6][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][3] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X56_Y10_N0
alta_clkenctrl clken_ctrl_X56_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always12~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X56_Y10_SIG_SIG ));
defparam clken_ctrl_X56_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y10_N0
alta_asyncctrl asyncreset_ctrl_X56_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y10_INV ));
defparam asyncreset_ctrl_X56_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y10_N1
alta_clkenctrl clken_ctrl_X56_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always18~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always18~0_combout_X56_Y10_SIG_SIG ));
defparam clken_ctrl_X56_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X56_Y10_N0
alta_syncctrl syncreset_ctrl_X56_Y10(.Din(), .Dout(SyncReset_X56_Y10_GND));
defparam syncreset_ctrl_X56_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X56_Y10_N1
alta_syncctrl syncload_ctrl_X56_Y10(.Din(), .Dout(SyncLoad_X56_Y10_VCC));
defparam syncload_ctrl_X56_Y10.SyncCtrlMux = 2'b01;
// Location: FF_X56_Y11_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[3] (
// Location: LCCOMB_X56_Y11_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~11 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[3] (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_length [3]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata~10_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~11_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [3]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .mask = 16'hFFEA;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[3] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[2] (
// Location: LCCOMB_X56_Y11_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[2] (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_length [2]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata~8_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~9_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [2]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .mask = 16'hFEFA;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y11_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .mask = 16'h3000;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[3]~1 .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[8] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[8] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[8] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[8]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [8]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[8] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[7] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[7] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[7] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[7]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [7]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[7] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[3] (
// Location: LCCOMB_X56_Y11_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~10 (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[3] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_inst.db[3] ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[3]~37_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(SyncReset_X56_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~10_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [3]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .mask = 16'hEAC0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[3] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y11_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[0] (
// Location: LCCOMB_X56_Y11_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_inst.db[0] ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[0]~9_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(SyncReset_X56_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~1_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [0]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .mask = 16'hEAC0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[0] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y11_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[0] (
// Location: LCCOMB_X56_Y11_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~2 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[0] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_length [0]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|prdata~0_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|prdata~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~2_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [0]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .mask = 16'hFFF8;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[5] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[5] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[5] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[5]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [5]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[5] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[4] (
// Location: LCCOMB_X56_Y11_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~12 (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[4] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_inst.db[4] ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(SyncReset_X56_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~12_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [4]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .mask = 16'hF888;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[4] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y11_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[10] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[10] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[10] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[10]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [10]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y11_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_read[2]~19_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate_50 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate_60 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate_51 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .mask = 16'hF388;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[2] (
// Location: LCCOMB_X56_Y11_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_inst.db[2] ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[2]~27_Duplicate_51 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(SyncReset_X56_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~8_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [2]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .mask = 16'hEAC0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[2] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y11_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[1] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[1] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[1] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[1]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [1]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y11_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[2]~23_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[2]~21_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate_60 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .mask = 16'hBA98;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~24_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y11_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[9] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[9] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[9] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[9]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [9]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[9] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X56_Y11_N0
alta_clkenctrl clken_ctrl_X56_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y11_SIG_SIG ));
defparam clken_ctrl_X56_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y11_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y11_N0
alta_asyncctrl asyncreset_ctrl_X56_Y11_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y11_INV ));
defparam asyncreset_ctrl_X56_Y11_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y11_N1
alta_clkenctrl clken_ctrl_X56_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X56_Y11_SIG_SIG ));
defparam clken_ctrl_X56_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y11_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X56_Y11_N0
alta_syncctrl syncreset_ctrl_X56_Y11(.Din(), .Dout(SyncReset_X56_Y11_GND));
defparam syncreset_ctrl_X56_Y11.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X56_Y11_N1
alta_syncctrl syncload_ctrl_X56_Y11(.Din(), .Dout(SyncLoad_X56_Y11_VCC));
defparam syncload_ctrl_X56_Y11.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X56_Y12_N0
assign \mem_ahb_haddr[20]~input0  = mem_ahb_haddr[20];
// Location: LCCOMB_X56_Y12_N14
assign \ext_dma_DMACCLR[1]~input0  = ext_dma_DMACCLR[1];
// Location: LCCOMB_X56_Y12_N2
assign \mem_ahb_hsize[0]~input0  = mem_ahb_hsize[0];
// Location: LCCOMB_X56_Y12_N4
assign slave_ahb_haddr[18] = gnd;
// Location: FF_X56_Y1_N10
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[0] (
// Location: LCCOMB_X56_Y1_N10
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|prdata~0 (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[0] (
	.A(\gen_per[3].gen_dac.dac_inst|dac_din [0]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~q ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|prdata~0_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [0]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .mask = 16'h88C0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y1_N12
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[1] (
// Location: LCCOMB_X56_Y1_N12
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|prdata~1 (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[1] (
	.A(\gen_per[3].gen_dac.dac_inst|dac_din [1]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen~q ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|prdata~1_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [1]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .mask = 16'h88C0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N14
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[26]~10 (
// Location: FF_X56_Y1_N14
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[26] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[26] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [10]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [26]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[26]~10_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [26]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .mask = 16'h2020;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[26] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N16
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[30]~14 (
// Location: FF_X56_Y1_N16
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[30] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[30] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [14]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [30]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[30]~14_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [30]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .mask = 16'h2020;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[30] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N18
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[31]~15 (
// Location: FF_X56_Y1_N18
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[31] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[31] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [15]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(vcc),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [31]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[31]~15_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [31]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .mask = 16'h0088;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[31] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N2
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[29]~13 (
// Location: FF_X56_Y1_N2
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[29] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[29] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [13]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [29]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[29]~13_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [29]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .mask = 16'h00C0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[29] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y1_N20
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[0] (
// Location: LCCOMB_X56_Y1_N20
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[0]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [0]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N24
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[9]~6 (
// Location: FF_X56_Y1_N24
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[9] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[9] (
	.A(\gen_per[3].gen_dac.dac_inst|dac_din [9]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[9]~6_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [9]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .mask = 16'h8080;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[9] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y1_N26
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[1] (
// Location: LCCOMB_X56_Y1_N26
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[1]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [1]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N28
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[28]~12 (
// Location: FF_X56_Y1_N28
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[28] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[28] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [12]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [28]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[28]~12_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [28]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .mask = 16'h3000;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[28] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N30
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[20]~4 (
// Location: FF_X56_Y1_N30
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[20] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[20] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [4]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [20]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[20]~4_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [20]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .mask = 16'h2020;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[20] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y1_N4
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[2] (
// Location: LCCOMB_X56_Y1_N4
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[2]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [2]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[2] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y1_N6
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[2] (
// Location: LCCOMB_X56_Y1_N6
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|prdata~2 (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[2] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[3].gen_dac.dac_inst|dac_din [2]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|prdata~2_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [2]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .mask = 16'hC088;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y1_N8
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[21]~5 (
// Location: FF_X56_Y1_N8
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[21] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[21] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [5]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [21]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[21]~5_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [21]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .mask = 16'h2020;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[21] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X56_Y1_N0
alta_clkenctrl clken_ctrl_X56_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X56_Y1_SIG_SIG ));
defparam clken_ctrl_X56_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y1_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y1_N0
alta_asyncctrl asyncreset_ctrl_X56_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y1_INV ));
defparam asyncreset_ctrl_X56_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y1_N1
alta_clkenctrl clken_ctrl_X56_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always1~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X56_Y1_SIG_SIG ));
defparam clken_ctrl_X56_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y1_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X56_Y2_N0
assign \mem_ahb_haddr[19]~input0  = mem_ahb_haddr[19];
// Location: LCCOMB_X56_Y2_N10
assign \mem_ahb_hwdata[14]~input0  = mem_ahb_hwdata[14];
// Location: LCCOMB_X56_Y2_N12
assign \mem_ahb_hwdata[29]~input0  = mem_ahb_hwdata[29];
// Location: LCCOMB_X56_Y2_N14
assign \mem_ahb_hwdata[7]~input0  = mem_ahb_hwdata[7];
// Location: LCCOMB_X56_Y2_N16
assign \mem_ahb_hwdata[6]~input0  = mem_ahb_hwdata[6];
// Location: LCCOMB_X56_Y2_N18
assign \mem_ahb_hwdata[5]~input0  = mem_ahb_hwdata[5];
// Location: LCCOMB_X56_Y2_N2
assign \slave_ahb_hrdata[4]~input0  = slave_ahb_hrdata[4];
// Location: LCCOMB_X56_Y2_N20
assign \mem_ahb_hwdata[21]~input0  = mem_ahb_hwdata[21];
// Location: LCCOMB_X56_Y2_N26
assign \mem_ahb_hwdata[17]~input0  = mem_ahb_hwdata[17];
// Location: LCCOMB_X56_Y2_N28
assign \mem_ahb_hwdata[10]~input0  = mem_ahb_hwdata[10];
// Location: LCCOMB_X56_Y2_N30
assign \mem_ahb_hwdata[28]~input0  = mem_ahb_hwdata[28];
// Location: LCCOMB_X56_Y2_N4
assign \mem_ahb_hwdata[1]~input0  = mem_ahb_hwdata[1];
// Location: LCCOMB_X56_Y2_N6
assign \mem_ahb_hwdata[30]~input0  = mem_ahb_hwdata[30];
// Location: LCCOMB_X56_Y2_N8
assign \mem_ahb_hwdata[9]~input0  = mem_ahb_hwdata[9];
// Location: LCCOMB_X56_Y3_N0
assign mem_ahb_hrdata[3] = \ahb2apb_inst|prdata [3];
// Location: LCCOMB_X56_Y3_N10
assign mem_ahb_hrdata[10] = \ahb2apb_inst|prdata [10];
// Location: LCCOMB_X56_Y3_N12
assign mem_ahb_hrdata[11] = \ahb2apb_inst|prdata [11];
// Location: LCCOMB_X56_Y3_N14
assign mem_ahb_hrdata[12] = \ahb2apb_inst|prdata [12];
// Location: LCCOMB_X56_Y3_N16
assign mem_ahb_hrdata[13] = \ahb2apb_inst|prdata [13];
// Location: LCCOMB_X56_Y3_N18
assign mem_ahb_hrdata[14] = \ahb2apb_inst|prdata [14];
// Location: LCCOMB_X56_Y3_N2
assign mem_ahb_hrdata[4] = \ahb2apb_inst|prdata [4];
// Location: LCCOMB_X56_Y3_N20
assign mem_ahb_hrdata[20] = \ahb2apb_inst|prdata [20];
// Location: LCCOMB_X56_Y3_N22
assign \mem_ahb_hwdata[26]~input0  = mem_ahb_hwdata[26];
// Location: LCCOMB_X56_Y3_N24
assign \mem_ahb_hwdata[13]~input0  = mem_ahb_hwdata[13];
// Location: LCCOMB_X56_Y3_N26
assign mem_ahb_hrdata[22] = \ahb2apb_inst|prdata [22];
// Location: LCCOMB_X56_Y3_N28
assign mem_ahb_hrdata[24] = \ahb2apb_inst|prdata [24];
// Location: LCCOMB_X56_Y3_N30
assign \mem_ahb_hwdata[8]~input0  = mem_ahb_hwdata[8];
// Location: LCCOMB_X56_Y3_N4
assign mem_ahb_hrdata[5] = \ahb2apb_inst|prdata [5];
// Location: LCCOMB_X56_Y3_N6
assign mem_ahb_hrdata[7] = \ahb2apb_inst|prdata [7];
// Location: LCCOMB_X56_Y3_N8
assign mem_ahb_hrdata[9] = \ahb2apb_inst|prdata [9];
// Location: LCCOMB_X56_Y4_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always5~0_Duplicate (
// Location: FF_X56_Y4_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_length[3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_length[3] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_length [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_Duplicate_2_X56_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y4_INV ),
	.SyncReset(SyncReset_X56_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always5~0_Duplicate_2 ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_length [3]));
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .mask = 16'hCC00;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y4_N8
// alta_lcell_comb \apb_prdata~61 (
alta_slice \apb_prdata~61 (
	.A(pr_select[1]),
	.B(pr_select[0]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [21]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [21]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~61_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~61 .mask = 16'hECA0;
defparam \apb_prdata~61 .mode = "logic";
defparam \apb_prdata~61 .modeMux = 1'b0;
defparam \apb_prdata~61 .FeedbackMux = 1'b0;
defparam \apb_prdata~61 .ShiftMux = 1'b0;
defparam \apb_prdata~61 .BypassEn = 1'b0;
defparam \apb_prdata~61 .CarryEnb = 1'b1;
defparam \apb_prdata~61 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~61 .SyncResetMux = 2'bxx;
defparam \apb_prdata~61 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X56_Y4_N0
alta_clkenctrl clken_ctrl_X56_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always5~0_Duplicate_2 ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_Duplicate_2_X56_Y4_SIG_SIG ));
defparam clken_ctrl_X56_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y4_N0
alta_asyncctrl asyncreset_ctrl_X56_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y4_INV ));
defparam asyncreset_ctrl_X56_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X56_Y4_N0
alta_syncctrl syncreset_ctrl_X56_Y4(.Din(), .Dout(SyncReset_X56_Y4_GND));
defparam syncreset_ctrl_X56_Y4.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X56_Y4_N1
alta_syncctrl syncload_ctrl_X56_Y4(.Din(), .Dout(SyncLoad_X56_Y4_VCC));
defparam syncload_ctrl_X56_Y4.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X56_Y5_N0
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[28]~12 (
// Location: FF_X56_Y5_N0
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[28] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[28] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [12]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [28]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[28]~12_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [28]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .mask = 16'h2020;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[28] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N10
// alta_lcell_ff \ahb2apb_inst|prdata[26] (
// Location: LCCOMB_X56_Y5_N10
// alta_lcell_comb \apb_prdata~78 (
alta_slice \ahb2apb_inst|prdata[26] (
	.A(pr_select[4]),
	.B(\apb_prdata~77_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [26]),
	.D(\apb_prdata~76_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [26]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~78_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [26]));
defparam \ahb2apb_inst|prdata[26] .mask = 16'hFFEC;
defparam \ahb2apb_inst|prdata[26] .mode = "logic";
defparam \ahb2apb_inst|prdata[26] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[26] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[26] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[26] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[26] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[26] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[26] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[26] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N12
// alta_lcell_ff \ahb2apb_inst|prdata[27] (
// Location: LCCOMB_X56_Y5_N12
// alta_lcell_comb \apb_prdata~81 (
alta_slice \ahb2apb_inst|prdata[27] (
	.A(pr_select[4]),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [27]),
	.C(\apb_prdata~79_combout ),
	.D(\apb_prdata~80_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [27]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~81_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [27]));
defparam \ahb2apb_inst|prdata[27] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[27] .mode = "logic";
defparam \ahb2apb_inst|prdata[27] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[27] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[27] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[27] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[27] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[27] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[27] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[27] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N14
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[31]~15 (
// Location: FF_X56_Y5_N14
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[31] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[31] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [15]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [31]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[31]~15_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [31]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .mask = 16'h00C0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[31] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N16
// alta_lcell_comb \apb_prdata~91 (
alta_slice \apb_prdata~91 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[0].gen_adc.adc_inst|prdata [31]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata [31]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~91_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~91 .mask = 16'hECA0;
defparam \apb_prdata~91 .mode = "logic";
defparam \apb_prdata~91 .modeMux = 1'b0;
defparam \apb_prdata~91 .FeedbackMux = 1'b0;
defparam \apb_prdata~91 .ShiftMux = 1'b0;
defparam \apb_prdata~91 .BypassEn = 1'b0;
defparam \apb_prdata~91 .CarryEnb = 1'b1;
defparam \apb_prdata~91 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~91 .SyncResetMux = 2'bxx;
defparam \apb_prdata~91 .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N18
// alta_lcell_ff \ahb2apb_inst|prdata[28] (
// Location: LCCOMB_X56_Y5_N18
// alta_lcell_comb \apb_prdata~84 (
alta_slice \ahb2apb_inst|prdata[28] (
	.A(pr_select[4]),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [28]),
	.C(\apb_prdata~82_combout ),
	.D(\apb_prdata~83_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [28]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~84_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [28]));
defparam \ahb2apb_inst|prdata[28] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[28] .mode = "logic";
defparam \ahb2apb_inst|prdata[28] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[28] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[28] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[28] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[28] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[28] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[28] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[28] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N2
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[30]~14 (
// Location: FF_X56_Y5_N2
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[30] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[30] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [14]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [30]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[30]~14_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [30]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .mask = 16'h00C0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[30] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N20
// alta_lcell_ff \ahb2apb_inst|prdata[19] (
// Location: LCCOMB_X56_Y5_N20
// alta_lcell_comb \apb_prdata~57 (
alta_slice \ahb2apb_inst|prdata[19] (
	.A(pr_select[4]),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [19]),
	.C(\apb_prdata~55_combout ),
	.D(\apb_prdata~56_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [19]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~57_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [19]));
defparam \ahb2apb_inst|prdata[19] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[19] .mode = "logic";
defparam \ahb2apb_inst|prdata[19] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[19] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[19] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[19] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[19] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[19] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[19] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[19] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[26]~10 (
// Location: FF_X56_Y5_N22
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[26] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[26] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [10]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [26]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[26]~10_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [26]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .mask = 16'h2020;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[26] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N24
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[19]~3 (
// Location: FF_X56_Y5_N24
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[19] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[19] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [3]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [19]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[19]~3_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [19]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .mask = 16'h2020;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[19] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N26
// alta_lcell_ff \ahb2apb_inst|prdata[30] (
// Location: LCCOMB_X56_Y5_N26
// alta_lcell_comb \apb_prdata~90 (
alta_slice \ahb2apb_inst|prdata[30] (
	.A(pr_select[4]),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [30]),
	.C(\apb_prdata~88_combout ),
	.D(\apb_prdata~89_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [30]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~90_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [30]));
defparam \ahb2apb_inst|prdata[30] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[30] .mode = "logic";
defparam \ahb2apb_inst|prdata[30] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[30] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[30] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[30] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[30] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[30] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[30] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[30] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N28
// alta_lcell_ff \ahb2apb_inst|prdata[29] (
// Location: LCCOMB_X56_Y5_N28
// alta_lcell_comb \apb_prdata~87 (
alta_slice \ahb2apb_inst|prdata[29] (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [29]),
	.B(\apb_prdata~85_combout ),
	.C(\apb_prdata~86_combout ),
	.D(pr_select[4]),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [29]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~87_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [29]));
defparam \ahb2apb_inst|prdata[29] .mask = 16'hFEFC;
defparam \ahb2apb_inst|prdata[29] .mode = "logic";
defparam \ahb2apb_inst|prdata[29] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[29] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[29] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[29] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[29] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[29] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[29] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[29] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N30
// alta_lcell_comb \apb_prdata~55 (
alta_slice \apb_prdata~55 (
	.A(pr_select[0]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [19]),
	.C(pr_select[1]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [19]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~55_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~55 .mask = 16'hEAC0;
defparam \apb_prdata~55 .mode = "logic";
defparam \apb_prdata~55 .modeMux = 1'b0;
defparam \apb_prdata~55 .FeedbackMux = 1'b0;
defparam \apb_prdata~55 .ShiftMux = 1'b0;
defparam \apb_prdata~55 .BypassEn = 1'b0;
defparam \apb_prdata~55 .CarryEnb = 1'b1;
defparam \apb_prdata~55 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~55 .SyncResetMux = 2'bxx;
defparam \apb_prdata~55 .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y5_N4
// alta_lcell_ff \ahb2apb_inst|prdata[31] (
// Location: LCCOMB_X56_Y5_N4
// alta_lcell_comb \apb_prdata~93 (
alta_slice \ahb2apb_inst|prdata[31] (
	.A(pr_select[4]),
	.B(\apb_prdata~92_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [31]),
	.D(\apb_prdata~91_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [31]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~93_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [31]));
defparam \ahb2apb_inst|prdata[31] .mask = 16'hFFEC;
defparam \ahb2apb_inst|prdata[31] .mode = "logic";
defparam \ahb2apb_inst|prdata[31] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[31] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[31] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[31] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[31] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[31] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[31] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[31] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N6
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[29]~13 (
// Location: FF_X56_Y5_N6
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[29] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[29] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [13]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [29]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[29]~13_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [29]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .mask = 16'h2020;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[29] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y5_N8
// alta_lcell_comb \apb_prdata~88 (
alta_slice \apb_prdata~88 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [30]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [30]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~88_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~88 .mask = 16'hECA0;
defparam \apb_prdata~88 .mode = "logic";
defparam \apb_prdata~88 .modeMux = 1'b0;
defparam \apb_prdata~88 .FeedbackMux = 1'b0;
defparam \apb_prdata~88 .ShiftMux = 1'b0;
defparam \apb_prdata~88 .BypassEn = 1'b0;
defparam \apb_prdata~88 .CarryEnb = 1'b1;
defparam \apb_prdata~88 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~88 .SyncResetMux = 2'bxx;
defparam \apb_prdata~88 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X56_Y5_N0
alta_clkenctrl clken_ctrl_X56_Y5_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X56_Y5_SIG_SIG ));
defparam clken_ctrl_X56_Y5_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y5_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y5_N0
alta_asyncctrl asyncreset_ctrl_X56_Y5_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y5_INV ));
defparam asyncreset_ctrl_X56_Y5_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y5_N1
alta_clkenctrl clken_ctrl_X56_Y5_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|comb~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X56_Y5_SIG_SIG ));
defparam clken_ctrl_X56_Y5_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y5_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X56_Y6_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[17]~3 (
// Location: FF_X56_Y6_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[17] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[17] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [17]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[17]~3_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [17]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .mask = 16'h2020;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[17] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~7 (
// Location: FF_X56_Y6_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [13]),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.C(\mem_ahb_hwdata[29]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk_counter [12]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(SyncReset_X56_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [13]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[13] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y6_N12
// alta_lcell_comb \apb_prdata~85 (
alta_slice \apb_prdata~85 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [29]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [29]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~85_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~85 .mask = 16'hECA0;
defparam \apb_prdata~85 .mode = "logic";
defparam \apb_prdata~85 .modeMux = 1'b0;
defparam \apb_prdata~85 .FeedbackMux = 1'b0;
defparam \apb_prdata~85 .ShiftMux = 1'b0;
defparam \apb_prdata~85 .BypassEn = 1'b0;
defparam \apb_prdata~85 .CarryEnb = 1'b1;
defparam \apb_prdata~85 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~85 .SyncResetMux = 2'bxx;
defparam \apb_prdata~85 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~3 (
// Location: FF_X56_Y6_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [7]),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [6]),
	.C(\mem_ahb_hwdata[23]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(SyncReset_X56_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~3_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [7]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[7] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y6_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[28]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(SyncReset_X56_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [12]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[12] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y6_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[29]~15 (
// Location: FF_X56_Y6_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[29] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[29] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [29]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[29]~15_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [29]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .mask = 16'h2020;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[29] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[28]~14 (
// Location: FF_X56_Y6_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[28] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[28] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [28]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[28]~14_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [28]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .mask = 16'h00C0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[28] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N20
// alta_lcell_comb \apb_prdata~82 (
alta_slice \apb_prdata~82 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [28]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [28]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~82_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~82 .mask = 16'hECA0;
defparam \apb_prdata~82 .mode = "logic";
defparam \apb_prdata~82 .modeMux = 1'b0;
defparam \apb_prdata~82 .FeedbackMux = 1'b0;
defparam \apb_prdata~82 .ShiftMux = 1'b0;
defparam \apb_prdata~82 .BypassEn = 1'b0;
defparam \apb_prdata~82 .CarryEnb = 1'b1;
defparam \apb_prdata~82 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~82 .SyncResetMux = 2'bxx;
defparam \apb_prdata~82 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[18]~4 (
// Location: FF_X56_Y6_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[18] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[18] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [18]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[18]~4_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [18]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .mask = 16'h00C0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[18] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y6_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] (
// Location: LCCOMB_X56_Y6_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[22]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [6]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[6] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y6_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] (
// Location: LCCOMB_X56_Y6_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[19]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [3]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[23]~9 (
// Location: FF_X56_Y6_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[23] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[23] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [7]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [23]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[23]~9_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [23]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .mask = 16'h00C0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[23] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[31]~17 (
// Location: FF_X56_Y6_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[31] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[31] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [31]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[31]~17_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [31]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .mask = 16'h3000;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[31] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[19]~5 (
// Location: FF_X56_Y6_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[19] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[19] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [19]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[19]~5_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [19]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .mask = 16'h2020;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[19] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[22]~8 (
// Location: FF_X56_Y6_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[22] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[22] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [22]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[22]~8_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [22]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .mask = 16'h00C0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[22] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y6_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~1 (
// Location: FF_X56_Y6_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [2]),
	.C(\mem_ahb_hwdata[18]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk_counter [3]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ),
	.SyncReset(SyncReset_X56_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~1_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [2]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .mask = 16'h8241;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X56_Y6_N0
alta_clkenctrl clken_ctrl_X56_Y6_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X56_Y6_SIG_SIG ));
defparam clken_ctrl_X56_Y6_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y6_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y6_N0
alta_asyncctrl asyncreset_ctrl_X56_Y6_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y6_INV ));
defparam asyncreset_ctrl_X56_Y6_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y6_N1
alta_clkenctrl clken_ctrl_X56_Y6_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X56_Y6_SIG_SIG ));
defparam clken_ctrl_X56_Y6_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y6_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X56_Y6_N0
alta_syncctrl syncreset_ctrl_X56_Y6(.Din(), .Dout(SyncReset_X56_Y6_GND));
defparam syncreset_ctrl_X56_Y6.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X56_Y6_N1
alta_syncctrl syncload_ctrl_X56_Y6(.Din(), .Dout(SyncLoad_X56_Y6_VCC));
defparam syncload_ctrl_X56_Y6.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X56_Y7_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~2 (
// Location: FF_X56_Y7_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [5]),
	.C(\mem_ahb_hwdata[21]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [4]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(SyncReset_X56_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y7_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~2_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [5]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .mask = 16'h8241;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[5] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y7_N10
// alta_lcell_comb \apb_prdata~52 (
alta_slice \apb_prdata~52 (
	.A(\gen_per[0].gen_adc.adc_inst|prdata [18]),
	.B(pr_select[0]),
	.C(pr_select[1]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata [18]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~52_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~52 .mask = 16'hF888;
defparam \apb_prdata~52 .mode = "logic";
defparam \apb_prdata~52 .modeMux = 1'b0;
defparam \apb_prdata~52 .FeedbackMux = 1'b0;
defparam \apb_prdata~52 .ShiftMux = 1'b0;
defparam \apb_prdata~52 .BypassEn = 1'b0;
defparam \apb_prdata~52 .CarryEnb = 1'b1;
defparam \apb_prdata~52 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~52 .SyncResetMux = 2'bxx;
defparam \apb_prdata~52 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always0~2 (
// Location: FF_X56_Y7_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_5 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(SyncReset_X56_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y7_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always0~2_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen~q ));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y7_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [12]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [13]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate_13 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .mask = 16'h9009;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~1 (
// Location: FF_X56_Y7_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [3]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.C(\mem_ahb_hwdata[19]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(SyncReset_X56_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y7_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~1_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [3]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .mask = 16'h8421;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[3] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y7_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[28]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(SyncReset_X56_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [12]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[12] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y7_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] (
// Location: LCCOMB_X56_Y7_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[18]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [2]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[28]~14 (
// Location: FF_X56_Y7_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[28] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[28] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [28]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[28]~14_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [28]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[28] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[21]~7 (
// Location: FF_X56_Y7_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[21] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[21] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [21]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[21]~7_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [21]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[21] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[18]~4 (
// Location: FF_X56_Y7_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[18] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[18] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [18]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[18]~4_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [18]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[18] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[20]~6 (
// Location: FF_X56_Y7_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[20] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[20] (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [20]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[20]~6_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [20]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .mask = 16'h00A0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[20] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N28
// alta_lcell_comb \apb_prdata~58 (
alta_slice \apb_prdata~58 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [20]),
	.B(pr_select[0]),
	.C(pr_select[1]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [20]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~58_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~58 .mask = 16'hECA0;
defparam \apb_prdata~58 .mode = "logic";
defparam \apb_prdata~58 .modeMux = 1'b0;
defparam \apb_prdata~58 .FeedbackMux = 1'b0;
defparam \apb_prdata~58 .ShiftMux = 1'b0;
defparam \apb_prdata~58 .BypassEn = 1'b0;
defparam \apb_prdata~58 .CarryEnb = 1'b1;
defparam \apb_prdata~58 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~58 .SyncResetMux = 2'bxx;
defparam \apb_prdata~58 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y7_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[29]~15 (
// Location: FF_X56_Y7_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[29] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[29] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [29]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[29]~15_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [29]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .mask = 16'h00A0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[29] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y7_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[29]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(SyncReset_X56_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [13]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[13] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y7_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[20]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(SyncReset_X56_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [4]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y7_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[19]~5 (
// Location: FF_X56_Y7_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[19] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[19] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [19]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[19]~5_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [19]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[19] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X56_Y7_N0
alta_clkenctrl clken_ctrl_X56_Y7_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y7_SIG_SIG ));
defparam clken_ctrl_X56_Y7_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y7_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y7_N0
alta_asyncctrl asyncreset_ctrl_X56_Y7_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y7_INV ));
defparam asyncreset_ctrl_X56_Y7_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y7_N1
alta_clkenctrl clken_ctrl_X56_Y7_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y7_SIG_SIG ));
defparam clken_ctrl_X56_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y7_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X56_Y7_N0
alta_syncctrl syncreset_ctrl_X56_Y7(.Din(), .Dout(SyncReset_X56_Y7_GND));
defparam syncreset_ctrl_X56_Y7.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X56_Y7_N1
alta_syncctrl syncload_ctrl_X56_Y7(.Din(), .Dout(SyncLoad_X56_Y7_VCC));
defparam syncload_ctrl_X56_Y7.SyncCtrlMux = 2'b01;
// Location: FF_X56_Y8_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[4] (
// Location: LCCOMB_X56_Y8_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~16 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[4] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|prdata~12_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate_25 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~16_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [4]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .mask = 16'hFCF0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y8_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|Equal22~0 (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [0]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.C(\gen_per[1].gen_adc.adc_inst|sclk_counter [1]),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .mask = 16'h9009;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y8_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[31]~17 (
// Location: FF_X56_Y8_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[31] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[31] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [31]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[31]~17_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [31]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .mask = 16'h3000;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[31] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y8_N14
// alta_lcell_comb \apb_prdata[4]~15 (
alta_slice \apb_prdata[4]~15 (
	.A(\gen_per[0].gen_adc.adc_inst|prdata [4]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [4]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[4]~15_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[4]~15 .mask = 16'hEAC0;
defparam \apb_prdata[4]~15 .mode = "logic";
defparam \apb_prdata[4]~15 .modeMux = 1'b0;
defparam \apb_prdata[4]~15 .FeedbackMux = 1'b0;
defparam \apb_prdata[4]~15 .ShiftMux = 1'b0;
defparam \apb_prdata[4]~15 .BypassEn = 1'b0;
defparam \apb_prdata[4]~15 .CarryEnb = 1'b1;
defparam \apb_prdata[4]~15 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[4]~15 .SyncResetMux = 2'bxx;
defparam \apb_prdata[4]~15 .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y8_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] (
// Location: LCCOMB_X56_Y8_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[30]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [14]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[14] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y8_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[30]~16 (
// Location: FF_X56_Y8_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[30] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[30] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.C(vcc),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [30]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[30]~16_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [30]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .mask = 16'h0088;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[30] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y8_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] (
// Location: LCCOMB_X56_Y8_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[16]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [0]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[0] .SyncLoadMux = 2'bxx;
// Location: FF_X56_Y8_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[17]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(SyncReset_X56_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y8_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [1]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[1] .SyncLoadMux = 2'b01;
// Location: FF_X56_Y8_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[31]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(SyncReset_X56_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X56_Y8_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [15]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[15] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X56_Y8_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[17]~3 (
// Location: FF_X56_Y8_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[17] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[17] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [17]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[17]~3_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [17]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[17] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y8_N4
// alta_lcell_comb \apb_prdata~49 (
alta_slice \apb_prdata~49 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [17]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [17]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~49_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~49 .mask = 16'hECA0;
defparam \apb_prdata~49 .mode = "logic";
defparam \apb_prdata~49 .modeMux = 1'b0;
defparam \apb_prdata~49 .FeedbackMux = 1'b0;
defparam \apb_prdata~49 .ShiftMux = 1'b0;
defparam \apb_prdata~49 .BypassEn = 1'b0;
defparam \apb_prdata~49 .CarryEnb = 1'b1;
defparam \apb_prdata~49 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~49 .SyncResetMux = 2'bxx;
defparam \apb_prdata~49 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X56_Y8_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[16]~2 (
// Location: FF_X56_Y8_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[16] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[16] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [16]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[16]~2_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [16]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .mask = 16'h2200;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[16] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X56_Y8_N0
alta_clkenctrl clken_ctrl_X56_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X56_Y8_SIG_SIG ));
defparam clken_ctrl_X56_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y8_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X56_Y8_N0
alta_asyncctrl asyncreset_ctrl_X56_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X56_Y8_INV ));
defparam asyncreset_ctrl_X56_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X56_Y8_N1
alta_clkenctrl clken_ctrl_X56_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X56_Y8_SIG_SIG ));
defparam clken_ctrl_X56_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X56_Y8_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X56_Y8_N0
alta_syncctrl syncreset_ctrl_X56_Y8(.Din(), .Dout(SyncReset_X56_Y8_GND));
defparam syncreset_ctrl_X56_Y8.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X56_Y8_N1
alta_syncctrl syncload_ctrl_X56_Y8(.Din(), .Dout(SyncLoad_X56_Y8_VCC));
defparam syncload_ctrl_X56_Y8.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X56_Y9_N0
assign mem_ahb_hrdata[26] = \ahb2apb_inst|prdata [26];
// Location: LCCOMB_X56_Y9_N10
assign slave_ahb_hsize[0] = gnd;
// Location: LCCOMB_X56_Y9_N12
assign slave_ahb_haddr[5] = gnd;
// Location: LCCOMB_X56_Y9_N14
assign slave_ahb_haddr[15] = gnd;
// Location: LCCOMB_X56_Y9_N16
assign ext_dma_DMACBREQ[1] = \gen_per[1].gen_adc.adc_inst|dma_reg~q ;
// Location: LCCOMB_X56_Y9_N2
assign mem_ahb_hrdata[27] = \ahb2apb_inst|prdata [27];
// Location: LCCOMB_X56_Y9_N4
assign \mem_ahb_haddr[10]~input0  = mem_ahb_haddr[10];
// Location: LCCOMB_X56_Y9_N6
assign mem_ahb_hrdata[30] = \ahb2apb_inst|prdata [30];
// Location: LCCOMB_X56_Y9_N8
assign mem_ahb_hrdata[31] = \ahb2apb_inst|prdata [31];
// Location: LCCOMB_X57_Y10_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~9 (
	.A(\gen_per[1].gen_adc.adc_inst|Mux4~1_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[1].gen_adc.adc_inst|Mux4~6_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux4~8_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .mask = 16'hF838;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~0 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .mask = 16'hFA44;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux4~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .mask = 16'hDDA0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~6 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[1].gen_adc.adc_inst|Mux4~5_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux4~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .mask = 16'hBA98;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~9 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux3~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux3~8_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux3~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~9 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y10_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] (
// Location: LCCOMB_X57_Y10_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X57_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~6 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux3~5_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux3~3_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .mask = 16'hFA44;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~7 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~7 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .mask = 16'hFC22;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~8 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[1].gen_adc.adc_inst|Mux3~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .mask = 16'hCFA0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~8 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y10_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X57_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y10_INV ),
	.SyncReset(SyncReset_X57_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[8][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y10_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_last~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_last~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_length [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_length [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_last~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .mask = 16'h8241;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_last~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_last~0 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_length [0]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_length [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_last~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .mask = 16'h8241;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~4 (
// Location: FF_X57_Y10_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X57_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y10_INV ),
	.SyncReset(SyncReset_X57_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~4_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[0][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .mask = 16'hCCB8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y10_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~5 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~5 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[12][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux3~4_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .mask = 16'hACF0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y10_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~4 (
// Location: FF_X57_Y10_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[0][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X57_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y10_INV ),
	.SyncReset(SyncReset_X57_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~4_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[0][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .mask = 16'hCCB8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y10_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~5 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~5 (
	.A(\gen_per[1].gen_adc.adc_inst|Mux4~4_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .mask = 16'hE4AA;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~5 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y10_N0
alta_clkenctrl clken_ctrl_X57_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always6~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X57_Y10_SIG_SIG ));
defparam clken_ctrl_X57_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y10_N0
alta_asyncctrl asyncreset_ctrl_X57_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y10_INV ));
defparam asyncreset_ctrl_X57_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y10_N1
alta_clkenctrl clken_ctrl_X57_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always14~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X57_Y10_SIG_SIG ));
defparam clken_ctrl_X57_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X57_Y10_N0
alta_syncctrl syncreset_ctrl_X57_Y10(.Din(), .Dout(SyncReset_X57_Y10_GND));
defparam syncreset_ctrl_X57_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X57_Y10_N1
alta_syncctrl syncload_ctrl_X57_Y10(.Din(), .Dout(SyncLoad_X57_Y10_VCC));
defparam syncload_ctrl_X57_Y10.SyncCtrlMux = 2'b01;
// Location: FF_X57_Y11_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[10] (
// Location: LCCOMB_X57_Y11_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~22 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[10] (
	.A(\gen_per[1].gen_adc.adc_inst|apb_db [10]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux2~9_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~22_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [10]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .mask = 16'hECA0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[10] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y11_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_cnt[0] (
// Location: LCCOMB_X57_Y11_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_cnt[0]~4 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_cnt[0] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|adc_seq_next~combout ),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y11_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always23~0_combout__SyncReset_X57_Y11_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y11_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_cnt[0]~4_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|seq_cnt[0]~5 ),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]));
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .mask = 16'h6688;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[0] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y11_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_cnt[1] (
// Location: LCCOMB_X57_Y11_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_cnt[1]~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_cnt[1] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|seq_cnt[0]~5 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y11_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always23~0_combout__SyncReset_X57_Y11_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y11_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_cnt[1]~6_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|seq_cnt[1]~7 ),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]));
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .mask = 16'h3C3F;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[1] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y11_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_cnt[2] (
// Location: LCCOMB_X57_Y11_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_cnt[2]~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_cnt[2] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|seq_cnt[1]~7 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y11_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always23~0_combout__SyncReset_X57_Y11_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y11_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_cnt[2]~8_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|seq_cnt[2]~9 ),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]));
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[2] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y11_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_cnt[3] (
// Location: LCCOMB_X57_Y11_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_cnt[3]~10 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_cnt[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(\gen_per[1].gen_adc.adc_inst|seq_cnt[2]~9 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y11_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always23~0_combout__SyncReset_X57_Y11_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y11_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_cnt[3]~10_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]));
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .mask = 16'h0FF0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|seq_cnt[3] .SyncLoadMux = 2'b00;
// Location: LCCOMB_X57_Y11_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[3]~31_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[3]~33_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~34_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .mask = 16'hD9C8;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~34 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y11_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate_55 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .mask = 16'hCCB8;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y11_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_read[3]~29_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[3]~36_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[3]~34_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~37_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~37 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y11_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[1] (
// Location: LCCOMB_X57_Y11_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~7 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[1] (
	.A(\gen_per[1].gen_adc.adc_inst|prdata~3_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|prdata~6_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|prdata~5_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~7_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [1]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .mask = 16'hFEEE;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y11_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[11] (
// Location: LCCOMB_X57_Y11_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~23 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[11] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_db [11]),
	.C(\gen_per[1].gen_adc.adc_inst|Mux1~9_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~23_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [11]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .mask = 16'hF888;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[11] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y11_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[7] (
// Location: LCCOMB_X57_Y11_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~19 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[7] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[1].gen_adc.adc_inst|apb_db [7]),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~19_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [7]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .mask = 16'hECA0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[7] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y11_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[8] (
// Location: LCCOMB_X57_Y11_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~20 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[8] (
	.A(\gen_per[1].gen_adc.adc_inst|apb_db [8]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux4~9_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~20_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [8]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .mask = 16'hECA0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y11_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[3]~35_Duplicate_55 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~36_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .mask = 16'hF388;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~36 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y11_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[5] (
// Location: LCCOMB_X57_Y11_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~17 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[5] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_db [5]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~17_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [5]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .mask = 16'hF888;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y11_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[3]~28_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~29_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .mask = 16'hF388;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~29 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y11_N0
alta_clkenctrl clken_ctrl_X57_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X57_Y11_SIG_VCC ));
defparam clken_ctrl_X57_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y11_N0.ClkEnMux = 2'b01;

// Location: CLKENCTRL_X57_Y11_N1
alta_clkenctrl clken_ctrl_X57_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X57_Y11_SIG_SIG ));
defparam clken_ctrl_X57_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y11_N1.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y11_N1
alta_asyncctrl asyncreset_ctrl_X57_Y11_N1(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y11_INV ));
defparam asyncreset_ctrl_X57_Y11_N1.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X57_Y11_N0
alta_syncctrl syncreset_ctrl_X57_Y11(.Din(\gen_per[1].gen_adc.adc_inst|always23~0_combout ), .Dout(\gen_per[1].gen_adc.adc_inst|always23~0_combout__SyncReset_X57_Y11_SIG ));
defparam syncreset_ctrl_X57_Y11.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X57_Y11_N1
alta_syncctrl syncload_ctrl_X57_Y11(.Din(), .Dout(SyncLoad_X57_Y11_GND));
defparam syncload_ctrl_X57_Y11.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X57_Y12_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|dma_reg~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|dma_reg~0 (
	.A(\gen_per[1].gen_adc.adc_inst|adc_inst.eoc ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[1].gen_adc.adc_inst|dma_reg~q ),
	.D(\ext_dma_DMACCLR[1]~input0 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|dma_reg~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .mask = 16'h00F1;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg~0 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y12_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[6] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[6] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[6] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X57_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[6]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [6]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[6] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y12_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 (
	.A(\gen_per[1].gen_adc.adc_inst|comb~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_en~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_state [3]),
	.D(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .mask = 16'h23FF;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y12_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always2~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always2~0 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always2~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .mask = 16'hCCFF;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always2~0 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y12_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|adc_state[0] (
// Location: LCCOMB_X57_Y12_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_state[0]~4 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_state[0] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_rising~combout ),
	.B(\gen_per[1].gen_adc.adc_inst|adc_state [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|adc_state [0]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always2~0_combout__SyncReset_X57_Y12_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y12_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_state[0]~4_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|adc_state[0]~5 ),
	.Q(\gen_per[1].gen_adc.adc_inst|adc_state [0]));
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .mask = 16'h6688;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[0] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y12_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|adc_state[1] (
// Location: LCCOMB_X57_Y12_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_state[1]~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_state[1] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|adc_state [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|adc_state[0]~5 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|adc_state [1]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always2~0_combout__SyncReset_X57_Y12_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y12_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_state[1]~6_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|adc_state[1]~7 ),
	.Q(\gen_per[1].gen_adc.adc_inst|adc_state [1]));
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .mask = 16'h3C3F;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[1] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y12_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_eoc (
// Location: LCCOMB_X57_Y12_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|apb_eoc~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_eoc (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[1].gen_adc.adc_inst|adc_inst.eoc ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_eoc~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ));
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .mask = 16'h0F0F;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_eoc .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y12_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|adc_state[2] (
// Location: LCCOMB_X57_Y12_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_state[2]~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_state[2] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|adc_state [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|adc_state[1]~7 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|adc_state [2]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always2~0_combout__SyncReset_X57_Y12_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y12_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_state[2]~8_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|adc_state[2]~9 ),
	.Q(\gen_per[1].gen_adc.adc_inst|adc_state [2]));
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[2] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y12_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|adc_state[3] (
// Location: LCCOMB_X57_Y12_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_state[3]~10 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_state[3] (
	.A(\gen_per[1].gen_adc.adc_inst|adc_state [3]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|adc_state[2]~9 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|adc_state [3]),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|always2~0_combout__SyncReset_X57_Y12_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y12_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_state[3]~10_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|adc_state [3]));
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .mask = 16'h5A5A;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|adc_state[3] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y12_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|apb_db[11] (
alta_slice \gen_per[1].gen_adc.adc_inst|apb_db[11] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|adc_inst.db[11] ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|apb_db [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X57_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|apb_db[11]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|apb_db [11]));
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|apb_db[11] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y12_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_read[4]~39_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|prdata~13_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|prdata~14_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate_25 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .mask = 16'hDDA0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~15_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y12_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always2~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|always2~1 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_inst.eoc ),
	.D(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always2~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .mask = 16'h000C;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always2~1 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y12_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|dma_reg (
// Location: LCCOMB_X57_Y12_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|dma_reg~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|dma_reg (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.D(\gen_per[1].gen_adc.adc_inst|dma_reg~0_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|dma_reg~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|dma_reg~1_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|dma_reg~q ));
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .mask = 16'hF000;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|dma_reg .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y12_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|comb~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|comb~0 (
	.A(\ext_dma_DMACCLR[1]~input0 ),
	.B(\gen_per[1].gen_adc.adc_inst|adc_state [1]),
	.C(\gen_per[1].gen_adc.adc_inst|dma_reg~q ),
	.D(\gen_per[1].gen_adc.adc_inst|adc_state [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|comb~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .mask = 16'h0537;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|comb~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y12_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 (
	.A(\gen_per[1].gen_adc.adc_inst|adc_state [1]),
	.B(\gen_per[1].gen_adc.adc_inst|adc_state [2]),
	.C(\gen_per[1].gen_adc.adc_inst|adc_state [3]),
	.D(\gen_per[1].gen_adc.adc_inst|adc_state [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_seq_next~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .mask = 16'h0004;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~0 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y12_N0
alta_clkenctrl clken_ctrl_X57_Y12_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X57_Y12_SIG_VCC ));
defparam clken_ctrl_X57_Y12_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y12_N0.ClkEnMux = 2'b01;

// Location: CLKENCTRL_X57_Y12_N1
alta_clkenctrl clken_ctrl_X57_Y12_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always2~1_combout_X57_Y12_SIG_SIG ));
defparam clken_ctrl_X57_Y12_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y12_N1.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y12_N1
alta_asyncctrl asyncreset_ctrl_X57_Y12_N1(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y12_INV ));
defparam asyncreset_ctrl_X57_Y12_N1.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X57_Y12_N0
alta_syncctrl syncreset_ctrl_X57_Y12(.Din(\gen_per[1].gen_adc.adc_inst|always2~0_combout ), .Dout(\gen_per[1].gen_adc.adc_inst|always2~0_combout__SyncReset_X57_Y12_SIG ));
defparam syncreset_ctrl_X57_Y12.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X57_Y12_N1
alta_syncctrl syncload_ctrl_X57_Y12(.Din(), .Dout(SyncLoad_X57_Y12_GND));
defparam syncload_ctrl_X57_Y12.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X57_Y1_N0
// alta_lcell_comb \apb_prdata~86 (
alta_slice \apb_prdata~86 (
	.A(\gen_per[3].gen_dac.dac_inst|prdata [29]),
	.B(pr_select[3]),
	.C(\gen_per[2].gen_adc.adc_inst|prdata [29]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~86_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~86 .mask = 16'hF888;
defparam \apb_prdata~86 .mode = "logic";
defparam \apb_prdata~86 .modeMux = 1'b0;
defparam \apb_prdata~86 .FeedbackMux = 1'b0;
defparam \apb_prdata~86 .ShiftMux = 1'b0;
defparam \apb_prdata~86 .BypassEn = 1'b0;
defparam \apb_prdata~86 .CarryEnb = 1'b1;
defparam \apb_prdata~86 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~86 .SyncResetMux = 2'bxx;
defparam \apb_prdata~86 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y1_N10
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_dac_en (
// Location: LCCOMB_X57_Y1_N10
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_dac_en~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_dac_en (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_dac_en~q ));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_en .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y1_N12
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(SyncReset_X57_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen~q ));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_dac_bufen .SyncLoadMux = 2'b01;
// Location: FF_X57_Y1_N14
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[17]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(SyncReset_X57_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [1]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y1_N16
// alta_lcell_comb \apb_prdata~92 (
alta_slice \apb_prdata~92 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [31]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [31]),
	.C(pr_select[3]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~92_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~92 .mask = 16'hEAC0;
defparam \apb_prdata~92 .mode = "logic";
defparam \apb_prdata~92 .modeMux = 1'b0;
defparam \apb_prdata~92 .FeedbackMux = 1'b0;
defparam \apb_prdata~92 .ShiftMux = 1'b0;
defparam \apb_prdata~92 .BypassEn = 1'b0;
defparam \apb_prdata~92 .CarryEnb = 1'b1;
defparam \apb_prdata~92 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~92 .SyncResetMux = 2'bxx;
defparam \apb_prdata~92 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y1_N18
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[19]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(SyncReset_X57_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [3]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y1_N2
// alta_lcell_comb \apb_prdata~83 (
alta_slice \apb_prdata~83 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [28]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [28]),
	.C(pr_select[3]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~83_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~83 .mask = 16'hEAC0;
defparam \apb_prdata~83 .mode = "logic";
defparam \apb_prdata~83 .modeMux = 1'b0;
defparam \apb_prdata~83 .FeedbackMux = 1'b0;
defparam \apb_prdata~83 .ShiftMux = 1'b0;
defparam \apb_prdata~83 .BypassEn = 1'b0;
defparam \apb_prdata~83 .CarryEnb = 1'b1;
defparam \apb_prdata~83 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~83 .SyncResetMux = 2'bxx;
defparam \apb_prdata~83 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y1_N20
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[27]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(SyncReset_X57_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [11]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[11] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y1_N22
// alta_lcell_comb \apb_prdata~77 (
alta_slice \apb_prdata~77 (
	.A(\gen_per[3].gen_dac.dac_inst|prdata [26]),
	.B(pr_select[2]),
	.C(pr_select[3]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [26]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~77_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~77 .mask = 16'hECA0;
defparam \apb_prdata~77 .mode = "logic";
defparam \apb_prdata~77 .modeMux = 1'b0;
defparam \apb_prdata~77 .FeedbackMux = 1'b0;
defparam \apb_prdata~77 .ShiftMux = 1'b0;
defparam \apb_prdata~77 .BypassEn = 1'b0;
defparam \apb_prdata~77 .CarryEnb = 1'b1;
defparam \apb_prdata~77 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~77 .SyncResetMux = 2'bxx;
defparam \apb_prdata~77 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y1_N24
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[27]~11 (
// Location: FF_X57_Y1_N24
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[27] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[27] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [11]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [27]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[27]~11_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [27]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .mask = 16'h2200;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[27] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y1_N26
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|always0~0 (
alta_slice \gen_per[3].gen_dac.dac_inst|always0~0 (
	.A(\ShiftLeft0~1_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|always0~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .mask = 16'h2000;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always0~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y1_N28
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|Equal2~1 (
// Location: FF_X57_Y1_N28
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] (
	.A(\gen_per[3].gen_dac.dac_inst|sclk_counter [2]),
	.B(\gen_per[3].gen_dac.dac_inst|sclk_counter [3]),
	.C(\mem_ahb_hwdata[18]~input0 ),
	.D(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [3]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(SyncReset_X57_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y1_VCC),
	.LutOut(\gen_per[3].gen_dac.dac_inst|Equal2~1_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [2]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .mask = 16'h8421;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .FeedbackMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[2] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y1_N30
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[25]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(SyncReset_X57_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [9]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[9] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y1_N4
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] (
// Location: LCCOMB_X57_Y1_N4
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[29]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [13]));
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|ctrl_sclk_div[13] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y1_N6
// alta_lcell_comb \apb_prdata~89 (
alta_slice \apb_prdata~89 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [30]),
	.B(pr_select[3]),
	.C(\gen_per[3].gen_dac.dac_inst|prdata [30]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~89_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~89 .mask = 16'hEAC0;
defparam \apb_prdata~89 .mode = "logic";
defparam \apb_prdata~89 .modeMux = 1'b0;
defparam \apb_prdata~89 .FeedbackMux = 1'b0;
defparam \apb_prdata~89 .ShiftMux = 1'b0;
defparam \apb_prdata~89 .BypassEn = 1'b0;
defparam \apb_prdata~89 .CarryEnb = 1'b1;
defparam \apb_prdata~89 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~89 .SyncResetMux = 2'bxx;
defparam \apb_prdata~89 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y1_N8
// alta_lcell_comb \apb_prdata~56 (
alta_slice \apb_prdata~56 (
	.A(\gen_per[3].gen_dac.dac_inst|prdata [19]),
	.B(pr_select[3]),
	.C(\gen_per[2].gen_adc.adc_inst|prdata [19]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~56_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~56 .mask = 16'hF888;
defparam \apb_prdata~56 .mode = "logic";
defparam \apb_prdata~56 .modeMux = 1'b0;
defparam \apb_prdata~56 .FeedbackMux = 1'b0;
defparam \apb_prdata~56 .ShiftMux = 1'b0;
defparam \apb_prdata~56 .BypassEn = 1'b0;
defparam \apb_prdata~56 .CarryEnb = 1'b1;
defparam \apb_prdata~56 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~56 .SyncResetMux = 2'bxx;
defparam \apb_prdata~56 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y1_N0
alta_clkenctrl clken_ctrl_X57_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always0~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always0~0_combout_X57_Y1_SIG_SIG ));
defparam clken_ctrl_X57_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y1_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y1_N0
alta_asyncctrl asyncreset_ctrl_X57_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y1_INV ));
defparam asyncreset_ctrl_X57_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y1_N1
alta_clkenctrl clken_ctrl_X57_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y1_SIG_SIG ));
defparam clken_ctrl_X57_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y1_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X57_Y1_N0
alta_syncctrl syncreset_ctrl_X57_Y1(.Din(), .Dout(SyncReset_X57_Y1_GND));
defparam syncreset_ctrl_X57_Y1.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X57_Y1_N1
alta_syncctrl syncload_ctrl_X57_Y1(.Din(), .Dout(SyncLoad_X57_Y1_VCC));
defparam syncload_ctrl_X57_Y1.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X57_Y2_N0
// alta_lcell_comb \apb_prdata~28 (
alta_slice \apb_prdata~28 (
	.A(pr_select[2]),
	.B(pr_select[3]),
	.C(\gen_per[2].gen_adc.adc_inst|prdata [7]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [7]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~28_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~28 .mask = 16'hECA0;
defparam \apb_prdata~28 .mode = "logic";
defparam \apb_prdata~28 .modeMux = 1'b0;
defparam \apb_prdata~28 .FeedbackMux = 1'b0;
defparam \apb_prdata~28 .ShiftMux = 1'b0;
defparam \apb_prdata~28 .BypassEn = 1'b0;
defparam \apb_prdata~28 .CarryEnb = 1'b1;
defparam \apb_prdata~28 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~28 .SyncResetMux = 2'bxx;
defparam \apb_prdata~28 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y2_N10
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[6] (
// Location: LCCOMB_X57_Y2_N10
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[6]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[6] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[6]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[6]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [6]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[6] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y2_N12
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[3] (
// Location: LCCOMB_X57_Y2_N12
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[3]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [3]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N14
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[8]~5 (
// Location: FF_X57_Y2_N14
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[8] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[8] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[3].gen_dac.dac_inst|dac_din [8]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[8]~5_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [8]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .mask = 16'h8800;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N16
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[24]~8 (
// Location: FF_X57_Y2_N16
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[24] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[24] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [8]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [24]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[24]~8_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [24]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .mask = 16'h00A0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[24] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y2_N18
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[4] (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(SyncReset_X57_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [4]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[4] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y2_N2
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[8] (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[8] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[8]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(SyncReset_X57_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [8]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[8] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y2_N20
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[9] (
// Location: LCCOMB_X57_Y2_N20
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[9]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[9] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[9]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[9]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [9]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N22
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[5]~2 (
// Location: FF_X57_Y2_N22
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[5] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[5] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\gen_per[3].gen_dac.dac_inst|dac_din [5]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[5]~2_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [5]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .mask = 16'hA000;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N24
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[6]~3 (
// Location: FF_X57_Y2_N24
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[6] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[6] (
	.A(\gen_per[3].gen_dac.dac_inst|dac_din [6]),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[6]~3_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [6]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .mask = 16'hA000;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N26
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[3]~0 (
// Location: FF_X57_Y2_N26
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[3] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[3] (
	.A(\gen_per[3].gen_dac.dac_inst|dac_din [3]),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[3]~0_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [3]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .mask = 16'hA000;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N28
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[4]~1 (
// Location: FF_X57_Y2_N28
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[4] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[4] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|dac_din [4]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[4]~1_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [4]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .mask = 16'hC000;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N30
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|always1~0 (
alta_slice \gen_per[3].gen_dac.dac_inst|always1~0 (
	.A(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.B(\ShiftLeft0~1_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|always1~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .mask = 16'h8000;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always1~0 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y2_N4
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[7] (
// Location: LCCOMB_X57_Y2_N4
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|dac_din[7]~feeder (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[7] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[7]~input0 ),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|dac_din[7]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [7]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .mask = 16'hFF00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[7] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y2_N6
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|data_read[7]~4 (
// Location: FF_X57_Y2_N6
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[7] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[7] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\gen_per[3].gen_dac.dac_inst|dac_din [7]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|data_read[7]~4_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [7]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .mask = 16'hA000;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[7] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y2_N8
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|dac_din[5] (
alta_slice \gen_per[3].gen_dac.dac_inst|dac_din[5] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[5]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|dac_din [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ),
	.SyncReset(SyncReset_X57_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|dac_din [5]));
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .mask = 16'hFFFF;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .mode = "ripple";
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .modeMux = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .BypassEn = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .SyncResetMux = 2'b00;
defparam \gen_per[3].gen_dac.dac_inst|dac_din[5] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X57_Y2_N0
alta_clkenctrl clken_ctrl_X57_Y2_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always1~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always1~0_combout_X57_Y2_SIG_SIG ));
defparam clken_ctrl_X57_Y2_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y2_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y2_N0
alta_asyncctrl asyncreset_ctrl_X57_Y2_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y2_INV ));
defparam asyncreset_ctrl_X57_Y2_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y2_N1
alta_clkenctrl clken_ctrl_X57_Y2_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X57_Y2_SIG_SIG ));
defparam clken_ctrl_X57_Y2_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y2_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X57_Y2_N0
alta_syncctrl syncreset_ctrl_X57_Y2(.Din(), .Dout(SyncReset_X57_Y2_GND));
defparam syncreset_ctrl_X57_Y2.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X57_Y2_N1
alta_syncctrl syncload_ctrl_X57_Y2(.Din(), .Dout(SyncLoad_X57_Y2_VCC));
defparam syncload_ctrl_X57_Y2.SyncCtrlMux = 2'b01;
// Location: FF_X57_Y3_N0
// alta_lcell_ff \ahb2apb_inst|prdata[5] (
// Location: LCCOMB_X57_Y3_N0
// alta_lcell_comb \apb_prdata[5]~22 (
alta_slice \ahb2apb_inst|prdata[5] (
	.A(\apb_prdata[5]~21_combout ),
	.B(\apb_prdata[5]~20_combout ),
	.C(\apb_prdata[5]~19_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[5]~22_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [5]));
defparam \ahb2apb_inst|prdata[5] .mask = 16'hFEFE;
defparam \ahb2apb_inst|prdata[5] .mode = "logic";
defparam \ahb2apb_inst|prdata[5] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[5] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[5] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[5] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y3_N10
// alta_lcell_comb \apb_prdata~71 (
alta_slice \apb_prdata~71 (
	.A(\gen_per[3].gen_dac.dac_inst|prdata [24]),
	.B(pr_select[3]),
	.C(pr_select[2]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [24]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~71_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~71 .mask = 16'hF888;
defparam \apb_prdata~71 .mode = "logic";
defparam \apb_prdata~71 .modeMux = 1'b0;
defparam \apb_prdata~71 .FeedbackMux = 1'b0;
defparam \apb_prdata~71 .ShiftMux = 1'b0;
defparam \apb_prdata~71 .BypassEn = 1'b0;
defparam \apb_prdata~71 .CarryEnb = 1'b1;
defparam \apb_prdata~71 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~71 .SyncResetMux = 2'bxx;
defparam \apb_prdata~71 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y3_N12
// alta_lcell_comb \apb_prdata[4]~16 (
alta_slice \apb_prdata[4]~16 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [4]),
	.B(pr_select[3]),
	.C(pr_select[2]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[4]~16_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[4]~16 .mask = 16'hECA0;
defparam \apb_prdata[4]~16 .mode = "logic";
defparam \apb_prdata[4]~16 .modeMux = 1'b0;
defparam \apb_prdata[4]~16 .FeedbackMux = 1'b0;
defparam \apb_prdata[4]~16 .ShiftMux = 1'b0;
defparam \apb_prdata[4]~16 .BypassEn = 1'b0;
defparam \apb_prdata[4]~16 .CarryEnb = 1'b1;
defparam \apb_prdata[4]~16 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[4]~16 .SyncResetMux = 2'bxx;
defparam \apb_prdata[4]~16 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N14
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] (
// Location: LCCOMB_X57_Y3_N14
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1]~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[13]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [1]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[1] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N16
// alta_lcell_ff \ahb2apb_inst|prdata[11] (
// Location: LCCOMB_X57_Y3_N16
// alta_lcell_comb \apb_prdata~41 (
alta_slice \ahb2apb_inst|prdata[11] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|prdata [11]),
	.C(pr_select[2]),
	.D(\apb_prdata~40_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [11]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~41_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [11]));
defparam \ahb2apb_inst|prdata[11] .mask = 16'hFFC0;
defparam \ahb2apb_inst|prdata[11] .mode = "logic";
defparam \ahb2apb_inst|prdata[11] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[11] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[11] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[11] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[11] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[11] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[11] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[11] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y3_N18
// alta_lcell_comb \apb_prdata[5]~20 (
alta_slice \apb_prdata[5]~20 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [5]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [5]),
	.C(pr_select[2]),
	.D(pr_select[3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[5]~20_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[5]~20 .mask = 16'hECA0;
defparam \apb_prdata[5]~20 .mode = "logic";
defparam \apb_prdata[5]~20 .modeMux = 1'b0;
defparam \apb_prdata[5]~20 .FeedbackMux = 1'b0;
defparam \apb_prdata[5]~20 .ShiftMux = 1'b0;
defparam \apb_prdata[5]~20 .BypassEn = 1'b0;
defparam \apb_prdata[5]~20 .CarryEnb = 1'b1;
defparam \apb_prdata[5]~20 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[5]~20 .SyncResetMux = 2'bxx;
defparam \apb_prdata[5]~20 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N2
// alta_lcell_ff \ahb2apb_inst|prdata[20] (
// Location: LCCOMB_X57_Y3_N2
// alta_lcell_comb \apb_prdata~60 (
alta_slice \ahb2apb_inst|prdata[20] (
	.A(\apb_prdata~58_combout ),
	.B(pr_select[4]),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [20]),
	.D(\apb_prdata~59_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [20]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~60_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [20]));
defparam \ahb2apb_inst|prdata[20] .mask = 16'hFFEA;
defparam \ahb2apb_inst|prdata[20] .mode = "logic";
defparam \ahb2apb_inst|prdata[20] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[20] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[20] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[20] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[20] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[20] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[20] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[20] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N20
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] (
// Location: LCCOMB_X57_Y3_N20
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1]~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[9]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [1]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y3_N22
// alta_lcell_comb \apb_prdata~13 (
alta_slice \apb_prdata~13 (
	.A(\gen_per[3].gen_dac.dac_inst|prdata [3]),
	.B(pr_select[3]),
	.C(pr_select[2]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~13_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~13 .mask = 16'hF888;
defparam \apb_prdata~13 .mode = "logic";
defparam \apb_prdata~13 .modeMux = 1'b0;
defparam \apb_prdata~13 .FeedbackMux = 1'b0;
defparam \apb_prdata~13 .ShiftMux = 1'b0;
defparam \apb_prdata~13 .BypassEn = 1'b0;
defparam \apb_prdata~13 .CarryEnb = 1'b1;
defparam \apb_prdata~13 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~13 .SyncResetMux = 2'bxx;
defparam \apb_prdata~13 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y3_N24
// alta_lcell_comb \apb_prdata~59 (
alta_slice \apb_prdata~59 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [20]),
	.B(pr_select[3]),
	.C(pr_select[2]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [20]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~59_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~59 .mask = 16'hECA0;
defparam \apb_prdata~59 .mode = "logic";
defparam \apb_prdata~59 .modeMux = 1'b0;
defparam \apb_prdata~59 .FeedbackMux = 1'b0;
defparam \apb_prdata~59 .ShiftMux = 1'b0;
defparam \apb_prdata~59 .BypassEn = 1'b0;
defparam \apb_prdata~59 .CarryEnb = 1'b1;
defparam \apb_prdata~59 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~59 .SyncResetMux = 2'bxx;
defparam \apb_prdata~59 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N26
// alta_lcell_ff \ahb2apb_inst|prdata[7] (
// Location: LCCOMB_X57_Y3_N26
// alta_lcell_comb \apb_prdata~29 (
alta_slice \ahb2apb_inst|prdata[7] (
	.A(\apb_prdata~27_combout ),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [7]),
	.C(pr_select[4]),
	.D(\apb_prdata~28_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [7]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~29_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [7]));
defparam \ahb2apb_inst|prdata[7] .mask = 16'hFFEA;
defparam \ahb2apb_inst|prdata[7] .mode = "logic";
defparam \ahb2apb_inst|prdata[7] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[7] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[7] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[7] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[7] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[7] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[7] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[7] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N28
// alta_lcell_ff \ahb2apb_inst|prdata[3] (
// Location: LCCOMB_X57_Y3_N28
// alta_lcell_comb \apb_prdata~14 (
alta_slice \ahb2apb_inst|prdata[3] (
	.A(\apb_prdata~13_combout ),
	.B(pr_select[4]),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [3]),
	.D(\apb_prdata~12_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [3]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~14_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [3]));
defparam \ahb2apb_inst|prdata[3] .mask = 16'hFFEA;
defparam \ahb2apb_inst|prdata[3] .mode = "logic";
defparam \ahb2apb_inst|prdata[3] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[3] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[3] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[3] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[3] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[3] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[3] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[3] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N6
// alta_lcell_ff \ahb2apb_inst|prdata[4] (
// Location: LCCOMB_X57_Y3_N6
// alta_lcell_comb \apb_prdata[4]~18 (
alta_slice \ahb2apb_inst|prdata[4] (
	.A(\apb_prdata[4]~16_combout ),
	.B(vcc),
	.C(\apb_prdata[4]~15_combout ),
	.D(\apb_prdata[4]~17_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[4]~18_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [4]));
defparam \ahb2apb_inst|prdata[4] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[4] .mode = "logic";
defparam \ahb2apb_inst|prdata[4] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[4] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[4] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[4] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y3_N8
// alta_lcell_ff \ahb2apb_inst|prdata[24] (
// Location: LCCOMB_X57_Y3_N8
// alta_lcell_comb \apb_prdata~72 (
alta_slice \ahb2apb_inst|prdata[24] (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [24]),
	.B(\apb_prdata~70_combout ),
	.C(pr_select[4]),
	.D(\apb_prdata~71_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [24]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~72_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [24]));
defparam \ahb2apb_inst|prdata[24] .mask = 16'hFFEC;
defparam \ahb2apb_inst|prdata[24] .mode = "logic";
defparam \ahb2apb_inst|prdata[24] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[24] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[24] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[24] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[24] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[24] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[24] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[24] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y3_N0
alta_clkenctrl clken_ctrl_X57_Y3_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|comb~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X57_Y3_SIG_SIG ));
defparam clken_ctrl_X57_Y3_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y3_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y3_N0
alta_asyncctrl asyncreset_ctrl_X57_Y3_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y3_INV ));
defparam asyncreset_ctrl_X57_Y3_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y3_N1
alta_clkenctrl clken_ctrl_X57_Y3_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[5].gen_cmp.cmp_inst|always1~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X57_Y3_SIG_SIG ));
defparam clken_ctrl_X57_Y3_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y3_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X57_Y4_N0
assign \mem_ahb_haddr[4]~input0  = mem_ahb_haddr[4];
// Location: LCCOMB_X57_Y4_N10
assign mem_ahb_hrdata[18] = \ahb2apb_inst|prdata [18];
// Location: LCCOMB_X57_Y4_N12
assign \mem_ahb_hwdata[18]~input0  = mem_ahb_hwdata[18];
// Location: LCCOMB_X57_Y4_N14
assign mem_ahb_hrdata[19] = \ahb2apb_inst|prdata [19];
// Location: LCCOMB_X57_Y4_N16
assign mem_ahb_hrdata[21] = \ahb2apb_inst|prdata [21];
// Location: LCCOMB_X57_Y4_N18
assign \mem_ahb_hwrite~input0  = mem_ahb_hwrite;
// Location: LCCOMB_X57_Y4_N2
assign \mem_ahb_hwdata[27]~input0  = mem_ahb_hwdata[27];
// Location: LCCOMB_X57_Y4_N20
assign mem_ahb_hrdata[23] = \ahb2apb_inst|prdata [23];
// Location: LCCOMB_X57_Y4_N22
assign \mem_ahb_hwdata[4]~input0  = mem_ahb_hwdata[4];
// Location: LCCOMB_X57_Y4_N24
assign mem_ahb_hrdata[29] = \ahb2apb_inst|prdata [29];
// Location: LCCOMB_X57_Y4_N26
assign slave_ahb_hwdata[14] = gnd;
// Location: LCCOMB_X57_Y4_N28
assign \mem_ahb_hwdata[3]~input0  = mem_ahb_hwdata[3];
// Location: LCCOMB_X57_Y4_N30
assign \mem_ahb_haddr[2]~input0  = mem_ahb_haddr[2];
// Location: LCCOMB_X57_Y4_N4
assign \mem_ahb_haddr[14]~input0  = mem_ahb_haddr[14];
// Location: LCCOMB_X57_Y4_N6
assign \ext_dma_DMACCLR[0]~input0  = ext_dma_DMACCLR[0];
// Location: LCCOMB_X57_Y4_N8
assign mem_ahb_hrdata[6] = \ahb2apb_inst|prdata [6];
// Location: FF_X57_Y5_N0
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen~q ));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y5_N10
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|always3~0 (
alta_slice \gen_per[4].gen_dac.dac_inst|always3~0 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal2~5_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal2~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|always3~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .mask = 16'hF000;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always3~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N12
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~6 (
// Location: FF_X57_Y5_N12
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [10]),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [11]),
	.C(\mem_ahb_hwdata[26]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [11]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~6_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [10]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .mask = 16'h8421;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[10] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y5_N14
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] (
// Location: LCCOMB_X57_Y5_N14
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[31]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [15]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[15] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N16
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~10 (
alta_slice \gen_per[4].gen_dac.dac_inst|Equal2~10 (
	.A(\gen_per[4].gen_dac.dac_inst|Equal2~4_combout ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal2~9_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal2~5_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal2~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .mask = 16'h8000;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~10 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N18
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~8 (
// Location: FF_X57_Y5_N18
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] (
	.A(vcc),
	.B(vcc),
	.C(\mem_ahb_hwdata[28]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [12]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~8_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [12]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .mask = 16'h0FF0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[12] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y5_N2
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[24]~8 (
// Location: FF_X57_Y5_N2
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[24] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[24] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [8]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [24]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[24]~8_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [24]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .mask = 16'h4040;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[24] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N20
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~7 (
// Location: FF_X57_Y5_N20
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [15]),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [15]),
	.C(\mem_ahb_hwdata[30]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [14]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~7_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [14]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .mask = 16'h9009;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[14] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y5_N22
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] (
// Location: LCCOMB_X57_Y5_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[25]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [9]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N24
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[27]~11 (
// Location: FF_X57_Y5_N24
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[27] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[27] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [11]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [27]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[27]~11_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [27]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .mask = 16'h0A00;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[27] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N26
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|always3~1 (
// Location: FF_X57_Y5_N26
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen (
	.A(\gen_per[4].gen_dac.dac_inst|Equal2~4_combout ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal2~9_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|always3~0_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|always3~1_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen~q ));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .mask = 16'h8F0F;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen .SyncLoadMux = 2'b01;
// Location: LCCOMB_X57_Y5_N28
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[25]~9 (
// Location: FF_X57_Y5_N28
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[25] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[25] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [9]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [25]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[25]~9_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [25]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .mask = 16'h00A0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[25] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N30
// alta_lcell_comb \apb_prdata~79 (
alta_slice \apb_prdata~79 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[0].gen_adc.adc_inst|prdata [27]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata [27]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~79_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~79 .mask = 16'hECA0;
defparam \apb_prdata~79 .mode = "logic";
defparam \apb_prdata~79 .modeMux = 1'b0;
defparam \apb_prdata~79 .FeedbackMux = 1'b0;
defparam \apb_prdata~79 .ShiftMux = 1'b0;
defparam \apb_prdata~79 .BypassEn = 1'b0;
defparam \apb_prdata~79 .CarryEnb = 1'b1;
defparam \apb_prdata~79 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~79 .SyncResetMux = 2'bxx;
defparam \apb_prdata~79 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N4
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~5 (
// Location: FF_X57_Y5_N4
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [9]),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [9]),
	.C(\mem_ahb_hwdata[24]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [8]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~5_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [8]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .mask = 16'h9009;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[8] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y5_N6
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] (
// Location: LCCOMB_X57_Y5_N6
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[27]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [11]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[11] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y5_N8
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~9 (
// Location: FF_X57_Y5_N8
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [13]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal2~8_combout ),
	.C(\mem_ahb_hwdata[29]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal2~7_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ),
	.SyncReset(SyncReset_X57_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~9_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [13]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .mask = 16'h2100;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[13] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X57_Y5_N0
alta_clkenctrl clken_ctrl_X57_Y5_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always0~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X57_Y5_SIG_SIG ));
defparam clken_ctrl_X57_Y5_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y5_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y5_N0
alta_asyncctrl asyncreset_ctrl_X57_Y5_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y5_INV ));
defparam asyncreset_ctrl_X57_Y5_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y5_N1
alta_clkenctrl clken_ctrl_X57_Y5_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X57_Y5_SIG_SIG ));
defparam clken_ctrl_X57_Y5_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y5_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X57_Y5_N0
alta_syncctrl syncreset_ctrl_X57_Y5(.Din(), .Dout(SyncReset_X57_Y5_GND));
defparam syncreset_ctrl_X57_Y5.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X57_Y5_N1
alta_syncctrl syncload_ctrl_X57_Y5(.Din(), .Dout(SyncLoad_X57_Y5_VCC));
defparam syncload_ctrl_X57_Y5.SyncCtrlMux = 2'b01;
// Location: FF_X57_Y6_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[0] (
// Location: LCCOMB_X57_Y6_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[0]~16 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[0] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[0]~16_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[0]~17 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [0]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .mask = 16'h33CC;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[0] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[5] (
// Location: LCCOMB_X57_Y6_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[5]~28 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[5] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [5]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[4]~27 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[5]~28_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[5]~29 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [5]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .mask = 16'h5A5F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[5] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[6] (
// Location: LCCOMB_X57_Y6_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[6]~30 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[6] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [6]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[5]~29 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[6]~30_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[6]~31 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [6]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .mask = 16'hA50A;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[6] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[7] (
// Location: LCCOMB_X57_Y6_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[7]~32 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[7] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [7]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[6]~31 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[7]~32_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[7]~33 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [7]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .mask = 16'h3C3F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[7] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[8] (
// Location: LCCOMB_X57_Y6_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[8]~34 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[8] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [8]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[7]~33 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[8]~34_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[8]~35 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [8]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[8] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[9] (
// Location: LCCOMB_X57_Y6_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[9]~36 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[9] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [9]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[8]~35 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[9]~36_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[9]~37 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [9]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .mask = 16'h3C3F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[9] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[1] (
// Location: LCCOMB_X57_Y6_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[1]~18 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[1] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[0]~17 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[1]~18_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[1]~19 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [1]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .mask = 16'h3C3F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[1] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[10] (
// Location: LCCOMB_X57_Y6_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[10]~38 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[10] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [10]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[9]~37 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[10]~38_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[10]~39 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [10]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[10] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[11] (
// Location: LCCOMB_X57_Y6_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[11]~40 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[11] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [11]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[10]~39 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[11]~40_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[11]~41 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [11]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .mask = 16'h5A5F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[11] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[12] (
// Location: LCCOMB_X57_Y6_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[12]~42 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[12] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [12]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[11]~41 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[12]~42_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[12]~43 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [12]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[12] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[13] (
// Location: LCCOMB_X57_Y6_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[13]~44 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[13] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [13]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[12]~43 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[13]~44_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[13]~45 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [13]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .mask = 16'h5A5F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[13] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[14] (
// Location: LCCOMB_X57_Y6_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~46 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[14] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [14]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[13]~45 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~46_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~47 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [14]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[15] (
// Location: LCCOMB_X57_Y6_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[15]~48 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[15] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [15]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~47 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[15]~48_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [15]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .mask = 16'h5A5A;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[15] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[2] (
// Location: LCCOMB_X57_Y6_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[2]~22 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[2] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[1]~19 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[2]~22_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[2]~23 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [2]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[2] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[3] (
// Location: LCCOMB_X57_Y6_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[3]~24 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[3] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [3]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[2]~23 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[3]~24_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[3]~25 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [3]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .mask = 16'h5A5F;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[3] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y6_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk_counter[4] (
// Location: LCCOMB_X57_Y6_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[4]~26 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[4] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [4]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|sclk_counter[3]~25 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk_counter [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[4]~26_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|sclk_counter[4]~27 ),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk_counter [4]));
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[4] .SyncLoadMux = 2'b00;

// Location: CLKENCTRL_X57_Y6_N1
alta_clkenctrl clken_ctrl_X57_Y6_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout_X57_Y6_SIG_SIG ));
defparam clken_ctrl_X57_Y6_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y6_N1.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y6_N1
alta_asyncctrl asyncreset_ctrl_X57_Y6_N1(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y6_INV ));
defparam asyncreset_ctrl_X57_Y6_N1.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X57_Y6_N0
alta_syncctrl syncreset_ctrl_X57_Y6(.Din(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout ), .Dout(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout__SyncReset_X57_Y6_SIG ));
defparam syncreset_ctrl_X57_Y6.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X57_Y6_N1
alta_syncctrl syncload_ctrl_X57_Y6(.Din(), .Dout(SyncLoad_X57_Y6_GND));
defparam syncload_ctrl_X57_Y6.SyncCtrlMux = 2'b00;
// Location: FF_X57_Y7_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[0] (
// Location: LCCOMB_X57_Y7_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[0]~16 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[0] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[0]~16_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[0]~17 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [0]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .mask = 16'h33CC;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[0] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[5] (
// Location: LCCOMB_X57_Y7_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[5]~28 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[5] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [5]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[4]~27 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[5]~28_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[5]~29 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [5]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .mask = 16'h5A5F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[5] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[6] (
// Location: LCCOMB_X57_Y7_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[6]~30 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[6] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [6]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[5]~29 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[6]~30_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[6]~31 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [6]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .mask = 16'hA50A;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[6] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[7] (
// Location: LCCOMB_X57_Y7_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[7]~32 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[7] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [7]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[6]~31 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[7]~32_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[7]~33 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [7]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .mask = 16'h3C3F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[7] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[8] (
// Location: LCCOMB_X57_Y7_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[8]~34 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[8] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [8]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[7]~33 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[8]~34_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[8]~35 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [8]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[8] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[9] (
// Location: LCCOMB_X57_Y7_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[9]~36 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[9] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [9]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[8]~35 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[9]~36_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[9]~37 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [9]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .mask = 16'h3C3F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[9] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[1] (
// Location: LCCOMB_X57_Y7_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[1]~18 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[1] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[0]~17 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[1]~18_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[1]~19 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [1]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .mask = 16'h3C3F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[1] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[10] (
// Location: LCCOMB_X57_Y7_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[10]~38 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[10] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [10]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[9]~37 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[10]~38_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[10]~39 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [10]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[10] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[11] (
// Location: LCCOMB_X57_Y7_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[11]~40 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[11] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [11]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[10]~39 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[11]~40_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[11]~41 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [11]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .mask = 16'h5A5F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[11] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[12] (
// Location: LCCOMB_X57_Y7_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[12]~42 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[12] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [12]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[11]~41 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[12]~42_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[12]~43 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [12]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[12] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[13] (
// Location: LCCOMB_X57_Y7_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[13]~44 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[13] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [13]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[12]~43 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[13]~44_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[13]~45 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [13]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .mask = 16'h5A5F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[13] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[14] (
// Location: LCCOMB_X57_Y7_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[14]~46 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[14] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [14]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[13]~45 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[14]~46_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[14]~47 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [14]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[14] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[15] (
// Location: LCCOMB_X57_Y7_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[15]~48 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[15] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [15]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[14]~47 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[15]~48_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [15]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .mask = 16'h5A5A;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[15] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[2] (
// Location: LCCOMB_X57_Y7_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~22 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[2] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[1]~19 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~22_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~23 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [2]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[3] (
// Location: LCCOMB_X57_Y7_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[3]~24 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[3] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [3]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~23 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[3]~24_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[3]~25 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [3]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .mask = 16'h5A5F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[3] .SyncLoadMux = 2'b00;
// Location: FF_X57_Y7_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk_counter[4] (
// Location: LCCOMB_X57_Y7_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[4]~26 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[4] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [4]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[1].gen_adc.adc_inst|sclk_counter[3]~25 ),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk_counter [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ),
	.SyncReset(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y7_GND),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[4]~26_combout ),
	.Cout(\gen_per[1].gen_adc.adc_inst|sclk_counter[4]~27 ),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk_counter [4]));
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .mask = 16'hC30C;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .CarryEnb = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .SyncResetMux = 2'b10;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[4] .SyncLoadMux = 2'b00;

// Location: CLKENCTRL_X57_Y7_N1
alta_clkenctrl clken_ctrl_X57_Y7_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|sclk_counter[2]~21_combout_X57_Y7_SIG_SIG ));
defparam clken_ctrl_X57_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y7_N1.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y7_N1
alta_asyncctrl asyncreset_ctrl_X57_Y7_N1(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y7_INV ));
defparam asyncreset_ctrl_X57_Y7_N1.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X57_Y7_N0
alta_syncctrl syncreset_ctrl_X57_Y7(.Din(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout ), .Dout(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout__SyncReset_X57_Y7_SIG ));
defparam syncreset_ctrl_X57_Y7.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X57_Y7_N1
alta_syncctrl syncload_ctrl_X57_Y7(.Din(), .Dout(SyncLoad_X57_Y7_GND));
defparam syncload_ctrl_X57_Y7.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X57_Y8_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~4 (
alta_slice \gen_per[1].gen_adc.adc_inst|Equal22~4 (
	.A(\gen_per[1].gen_adc.adc_inst|Equal22~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|Equal22~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Equal22~3_Duplicate_14 ),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .mask = 16'h8000;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_last~2 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_last~2 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_last~1_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_seq_next~combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_last~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_last~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .mask = 16'h2000;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|sclk~q ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_seq_next~0_combout ),
	.D(vcc),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_seq_next~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .mask = 16'h3030;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~10 (
alta_slice \gen_per[1].gen_adc.adc_inst|Equal22~10 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|Equal22~9_combout ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .mask = 16'hCC00;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~10 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|Equal22~9 (
	.A(\gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate_12 ),
	.B(\gen_per[1].gen_adc.adc_inst|Equal22~6_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Equal22~5_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~7_Duplicate_13 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .mask = 16'h8000;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~9 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y8_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_length[2] (
// Location: LCCOMB_X57_Y8_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_length[2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_length[2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_length [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always5~0_combout_X57_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_length[2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_length [2]));
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_rising (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_rising (
	.A(\gen_per[1].gen_adc.adc_inst|sclk~q ),
	.B(\gen_per[1].gen_adc.adc_inst|Equal22~9_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate_2 ),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_rising~combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .mask = 16'h0400;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_rising .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_seq_next (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_seq_next (
	.A(\gen_per[1].gen_adc.adc_inst|adc_seq_next~1_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|Equal22~4_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate_2 ),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~9_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_seq_next~combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .mask = 16'h0800;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_seq_next .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.C(\gen_per[1].gen_adc.adc_inst|sclk_counter [15]),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [14]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate_12 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .mask = 16'h8241;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Equal22~8_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y8_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|sclk (
// Location: LCCOMB_X57_Y8_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk (
	.A(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate_2 ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~10_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|sclk~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|sclk~q ));
defparam \gen_per[1].gen_adc.adc_inst|sclk .mask = 16'h82A0;
defparam \gen_per[1].gen_adc.adc_inst|sclk .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|sclk .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|Equal22~9_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.D(\gen_per[1].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .mask = 16'hCF0F;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_counter[2]~20 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y8_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_length[3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_length[3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_length [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always5~0_combout_X57_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y8_INV ),
	.SyncReset(SyncReset_X57_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X57_Y8_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_length [3]));
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_length[3] .SyncLoadMux = 2'b01;
// Location: FF_X57_Y8_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_last (
// Location: LCCOMB_X57_Y8_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_last~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_last (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|seq_last~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_last~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_last~3_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_last~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_last .mask = 16'hFF30;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_last .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_last .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y8_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_en~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|adc_state [3]),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|comb~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate_2 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .mask = 16'hAAEE;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~_Duplicate .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y8_N0
alta_clkenctrl clken_ctrl_X57_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always5~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always5~0_combout_X57_Y8_SIG_SIG ));
defparam clken_ctrl_X57_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y8_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X57_Y8_N0
alta_asyncctrl asyncreset_ctrl_X57_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y8_INV ));
defparam asyncreset_ctrl_X57_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y8_N1
alta_clkenctrl clken_ctrl_X57_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X57_Y8_SIG_VCC ));
defparam clken_ctrl_X57_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y8_N1.ClkEnMux = 2'b01;

// Location: SYNCCTRL_X57_Y8_N0
alta_syncctrl syncreset_ctrl_X57_Y8(.Din(), .Dout(SyncReset_X57_Y8_GND));
defparam syncreset_ctrl_X57_Y8.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X57_Y8_N1
alta_syncctrl syncload_ctrl_X57_Y8(.Din(), .Dout(SyncLoad_X57_Y8_VCC));
defparam syncload_ctrl_X57_Y8.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X57_Y9_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~0 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .mask = 16'hE040;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~3 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~q ),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .mask = 16'hC480;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~3 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y9_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop (
// Location: LCCOMB_X57_Y9_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop (
	.A(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.B(\mem_ahb_hwdata[1]~input0 ),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~q ));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .mask = 16'hA800;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_stop .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always4~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always4~0 (
	.A(\ShiftLeft0~4_combout ),
	.B(\ahb2apb_inst|pwrite~q ),
	.C(\ahb2apb_inst|comb~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always4~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .mask = 16'h2000;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always4~0 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y9_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|adc_en (
// Location: LCCOMB_X57_Y9_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_en~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_en (
	.A(\gen_per[1].gen_adc.adc_inst|adc_en~0_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|adc_restart~q ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|adc_en~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_en~1_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|adc_en~q ));
defparam \gen_per[1].gen_adc.adc_inst|adc_en .mask = 16'h2220;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_en .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_en .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y9_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|stat_adc_eoc (
// Location: LCCOMB_X57_Y9_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|stat_adc_eoc (
	.A(\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ),
	.B(\mem_ahb_hwdata[0]~input0 ),
	.C(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~1_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~q ));
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .mask = 16'hDF00;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_last~q ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~q ),
	.D(\gen_per[1].gen_adc.adc_inst|always4~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .mask = 16'h00F8;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|stat_adc_eoc~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always23~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always23~0 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_last~q ),
	.D(vcc),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always23~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .mask = 16'hF3F3;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always23~0 .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y9_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_adc_start (
// Location: LCCOMB_X57_Y9_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_adc_start~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_adc_start (
	.A(\gen_per[1].gen_adc.adc_inst|adc_en~0_combout ),
	.B(\mem_ahb_hwdata[0]~input0 ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|always0~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Clk(\bus_clock~clkctrl_outclk_X57_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .mask = 16'hFCA0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_start .SyncLoadMux = 2'bxx;
// Location: FF_X57_Y9_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont (
// Location: LCCOMB_X57_Y9_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X57_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X57_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~q ));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_adc_cont .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|sclk_en~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|sclk_en~0 (
	.A(\gen_per[1].gen_adc.adc_inst|stat_adc_eoc~q ),
	.B(vcc),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|sclk_en~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .mask = 16'h0AFF;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|sclk_en~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|adc_en~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_en~0 (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_last~q ),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|adc_en~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .mask = 16'h00BF;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_en~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X57_Y9_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(vcc),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .mask = 16'h0808;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_read[2]~0 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X57_Y9_N0
alta_clkenctrl clken_ctrl_X57_Y9_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X57_Y9_SIG_VCC ));
defparam clken_ctrl_X57_Y9_N0.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y9_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X57_Y9_N0
alta_asyncctrl asyncreset_ctrl_X57_Y9_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X57_Y9_INV ));
defparam asyncreset_ctrl_X57_Y9_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X57_Y9_N1
alta_clkenctrl clken_ctrl_X57_Y9_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X57_Y9_SIG_SIG ));
defparam clken_ctrl_X57_Y9_N1.ClkMux = 2'b10;
defparam clken_ctrl_X57_Y9_N1.ClkEnMux = 2'b10;
// Location: FF_X58_Y10_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] (
// Location: LCCOMB_X58_Y10_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always13~0_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y10_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~3 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux0~2_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .mask = 16'hDAD0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y10_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate_54 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~15_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .mask = 16'hDDA0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~15 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y10_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] (
// Location: LCCOMB_X58_Y10_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always13~0_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[7][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][1] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y10_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always13~0_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(SyncReset_X58_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[7][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y10_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[23]~9 (
// Location: FF_X58_Y10_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[23] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[23] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [7]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [23]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[23]~9_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [23]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .mask = 16'h5000;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[23] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y10_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] (
// Location: LCCOMB_X58_Y10_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always13~0_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y10_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~13 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~13 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[6][4]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[4]~40_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~13_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~13 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y10_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[6] (
// Location: LCCOMB_X58_Y10_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~18 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[6] (
	.A(\gen_per[1].gen_adc.adc_inst|apb_db [6]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~18_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [6]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .mask = 16'hEAC0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y10_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always13~0_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(SyncReset_X58_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[7][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[7][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y10_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate_54 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .mask = 16'hF0CA;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~14_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y10_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[9] (
// Location: LCCOMB_X58_Y10_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~21 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[9] (
	.A(\gen_per[1].gen_adc.adc_inst|apb_db [9]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux3~9_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~21_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [9]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .mask = 16'hF888;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y10_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|chnl_read[12]~0 (
// Location: FF_X58_Y10_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[12] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[12] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|Mux0~9_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|chnl_read[12]~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [12]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .mask = 16'hCC00;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[12] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y10_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux4~3 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux4~2_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .mask = 16'hDAD0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux4~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y10_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux3~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .mask = 16'hBBC0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~1 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y10_N0
alta_clkenctrl clken_ctrl_X58_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always13~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always13~0_combout_X58_Y10_SIG_SIG ));
defparam clken_ctrl_X58_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y10_N0
alta_asyncctrl asyncreset_ctrl_X58_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y10_INV ));
defparam asyncreset_ctrl_X58_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y10_N1
alta_clkenctrl clken_ctrl_X58_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y10_SIG_SIG ));
defparam clken_ctrl_X58_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y10_N0
alta_syncctrl syncreset_ctrl_X58_Y10(.Din(), .Dout(SyncReset_X58_Y10_GND));
defparam syncreset_ctrl_X58_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y10_N1
alta_syncctrl syncload_ctrl_X58_Y10(.Din(), .Dout(SyncLoad_X58_Y10_VCC));
defparam syncload_ctrl_X58_Y10.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X58_Y11_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~38 (
// Location: FF_X58_Y11_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[3][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always9~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~38_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[3][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .mask = 16'hAAD8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y11_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~17 (
// Location: FF_X58_Y11_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate_53 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always9~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~17_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[3][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][1] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y11_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always7~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[1][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y11_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~0 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .mask = 16'hD9C8;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y11_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[2]~25_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate_50 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .mask = 16'hDAD0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~26_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y11_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_52_Duplicate ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~33_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .mask = 16'hF838;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~33 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y11_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always9~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always9~0 (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~11_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(vcc),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always9~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always9~0 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y11_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] (
// Location: LCCOMB_X58_Y11_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always7~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y11_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~25 (
// Location: FF_X58_Y11_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always9~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~25_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[3][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .mask = 16'hEE50;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][2] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y11_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always9~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[3][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][3] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y11_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] (
// Location: LCCOMB_X58_Y11_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always7~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y11_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~6 (
	.A(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|apb_db [1]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_length [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .mask = 16'hEAC0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~6 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y11_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] (
// Location: LCCOMB_X58_Y11_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always9~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[3][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[3][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y11_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always7~0 (
// Location: FF_X58_Y11_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~9_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always7~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always7~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[1][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y11_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate_53 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .mask = 16'hCBC8;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~16_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y11_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always7~0_combout_X58_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ),
	.SyncReset(SyncReset_X58_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[1][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[1][2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X58_Y11_N0
alta_clkenctrl clken_ctrl_X58_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always9~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always9~0_combout_X58_Y11_SIG_SIG ));
defparam clken_ctrl_X58_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y11_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y11_N0
alta_asyncctrl asyncreset_ctrl_X58_Y11_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y11_INV ));
defparam asyncreset_ctrl_X58_Y11_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y11_N1
alta_clkenctrl clken_ctrl_X58_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always7~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always7~0_combout_X58_Y11_SIG_SIG ));
defparam clken_ctrl_X58_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y11_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y11_N0
alta_syncctrl syncreset_ctrl_X58_Y11(.Din(), .Dout(SyncReset_X58_Y11_GND));
defparam syncreset_ctrl_X58_Y11.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y11_N1
alta_syncctrl syncload_ctrl_X58_Y11(.Din(), .Dout(SyncLoad_X58_Y11_VCC));
defparam syncload_ctrl_X58_Y11.SyncCtrlMux = 2'b01;
// Location: FF_X58_Y12_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] (
// Location: LCCOMB_X58_Y12_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always17~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][4] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y12_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always21~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(SyncReset_X58_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[15][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][0] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y12_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always17~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(SyncReset_X58_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[11][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y12_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[1]~12_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~13_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .mask = 16'hCAF0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~13 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y12_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[1]~10_combout ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~11_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .mask = 16'hCAF0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~11 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y12_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] (
// Location: LCCOMB_X58_Y12_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always21~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y12_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~14 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~14 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[4]~42_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate_57 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~14_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .mask = 16'hD9C8;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~14 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y12_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] (
// Location: LCCOMB_X58_Y12_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always17~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y12_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always21~0 (
// Location: FF_X58_Y12_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] (
	.A(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~15_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always21~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(SyncReset_X58_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always21~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[15][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y12_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~4 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~4 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_read[1]~17_combout ),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[1]~15_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .mask = 16'h5E54;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~4 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y12_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always21~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(SyncReset_X58_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[15][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y12_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[4]~38_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~39_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .mask = 16'hAFC0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~39 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y12_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|prdata~5 (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata~5 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_read[1]~11_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[1]~13_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|prdata~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|prdata~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .mask = 16'hDDA0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y12_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always17~0 (
// Location: FF_X58_Y12_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] (
	.A(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always17~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(SyncReset_X58_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always17~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[11][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][1] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y12_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] (
// Location: LCCOMB_X58_Y12_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always21~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[15][4] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y12_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always17~0_combout_X58_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ),
	.SyncReset(SyncReset_X58_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[11][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[11][0] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X58_Y12_N0
alta_clkenctrl clken_ctrl_X58_Y12_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always17~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always17~0_combout_X58_Y12_SIG_SIG ));
defparam clken_ctrl_X58_Y12_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y12_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y12_N0
alta_asyncctrl asyncreset_ctrl_X58_Y12_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y12_INV ));
defparam asyncreset_ctrl_X58_Y12_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y12_N1
alta_clkenctrl clken_ctrl_X58_Y12_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always21~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always21~0_combout_X58_Y12_SIG_SIG ));
defparam clken_ctrl_X58_Y12_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y12_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y12_N0
alta_syncctrl syncreset_ctrl_X58_Y12(.Din(), .Dout(SyncReset_X58_Y12_GND));
defparam syncreset_ctrl_X58_Y12.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y12_N1
alta_syncctrl syncload_ctrl_X58_Y12(.Din(), .Dout(SyncLoad_X58_Y12_VCC));
defparam syncload_ctrl_X58_Y12.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X58_Y1_N0
// alta_lcell_comb \apb_prdata~50 (
alta_slice \apb_prdata~50 (
	.A(pr_select[3]),
	.B(pr_select[2]),
	.C(\gen_per[3].gen_dac.dac_inst|prdata [17]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [17]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~50_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~50 .mask = 16'hECA0;
defparam \apb_prdata~50 .mode = "logic";
defparam \apb_prdata~50 .modeMux = 1'b0;
defparam \apb_prdata~50 .FeedbackMux = 1'b0;
defparam \apb_prdata~50 .ShiftMux = 1'b0;
defparam \apb_prdata~50 .BypassEn = 1'b0;
defparam \apb_prdata~50 .CarryEnb = 1'b1;
defparam \apb_prdata~50 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~50 .SyncResetMux = 2'bxx;
defparam \apb_prdata~50 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[29]~15 (
// Location: FF_X58_Y1_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[29] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[29] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [29]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[29]~15_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [29]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .mask = 16'h00C0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[29] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N12
// alta_lcell_comb \apb_prdata~53 (
alta_slice \apb_prdata~53 (
	.A(pr_select[3]),
	.B(pr_select[2]),
	.C(\gen_per[3].gen_dac.dac_inst|prdata [18]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [18]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~53_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~53 .mask = 16'hECA0;
defparam \apb_prdata~53 .mode = "logic";
defparam \apb_prdata~53 .modeMux = 1'b0;
defparam \apb_prdata~53 .FeedbackMux = 1'b0;
defparam \apb_prdata~53 .ShiftMux = 1'b0;
defparam \apb_prdata~53 .BypassEn = 1'b0;
defparam \apb_prdata~53 .CarryEnb = 1'b1;
defparam \apb_prdata~53 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~53 .SyncResetMux = 2'bxx;
defparam \apb_prdata~53 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N14
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[22]~6 (
// Location: FF_X58_Y1_N14
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[22] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[22] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [6]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [22]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[22]~6_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [22]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .mask = 16'h00A0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[22] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N16
// alta_lcell_comb \apb_prdata~47 (
alta_slice \apb_prdata~47 (
	.A(pr_select[3]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [16]),
	.C(\gen_per[2].gen_adc.adc_inst|prdata [16]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~47_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~47 .mask = 16'hF888;
defparam \apb_prdata~47 .mode = "logic";
defparam \apb_prdata~47 .modeMux = 1'b0;
defparam \apb_prdata~47 .FeedbackMux = 1'b0;
defparam \apb_prdata~47 .ShiftMux = 1'b0;
defparam \apb_prdata~47 .BypassEn = 1'b0;
defparam \apb_prdata~47 .CarryEnb = 1'b1;
defparam \apb_prdata~47 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~47 .SyncResetMux = 2'bxx;
defparam \apb_prdata~47 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N18
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[25]~9 (
// Location: FF_X58_Y1_N18
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[25] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[25] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [9]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [25]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[25]~9_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [25]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .mask = 16'h00A0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[25] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[31]~17 (
// Location: FF_X58_Y1_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[31] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[31] (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [31]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[31]~17_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [31]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .mask = 16'h00A0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[31] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[28]~14 (
// Location: FF_X58_Y1_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[28] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[28] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [28]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[28]~14_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [28]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .mask = 16'h3000;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[28] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[16]~2 (
// Location: FF_X58_Y1_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[16] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[16] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [16]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[16]~2_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [16]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .mask = 16'h00C0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[16] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N24
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[16]~0 (
// Location: FF_X58_Y1_N24
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[16] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[16] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [0]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [16]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[16]~0_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [16]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .mask = 16'h00A0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[16] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N26
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[18]~2 (
// Location: FF_X58_Y1_N26
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[18] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[18] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [2]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [18]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[18]~2_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [18]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .mask = 16'h00A0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[18] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N28
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[23]~7 (
// Location: FF_X58_Y1_N28
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[23] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[23] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [7]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [23]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[23]~7_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [23]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .mask = 16'h00C0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[23] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N30
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[17]~1 (
// Location: FF_X58_Y1_N30
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[17] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[17] (
	.A(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [1]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [17]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[17]~1_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [17]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .mask = 16'h00A0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[17] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[30]~16 (
// Location: FF_X58_Y1_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[30] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[30] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [30]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[30]~16_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [30]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .mask = 16'h00C0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[30] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N6
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|ctrl_read[19]~3 (
// Location: FF_X58_Y1_N6
// alta_lcell_ff \gen_per[3].gen_dac.dac_inst|prdata[19] (
alta_slice \gen_per[3].gen_dac.dac_inst|prdata[19] (
	.A(vcc),
	.B(\gen_per[3].gen_dac.dac_inst|ctrl_sclk_div [3]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[3].gen_dac.dac_inst|prdata [19]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|ctrl_read[19]~3_combout ),
	.Cout(),
	.Q(\gen_per[3].gen_dac.dac_inst|prdata [19]));
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .mask = 16'h00C0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .AsyncResetMux = 2'b11;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|prdata[19] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y1_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[19]~5 (
// Location: FF_X58_Y1_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[19] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[19] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [19]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[19]~5_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [19]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .mask = 16'h3000;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[19] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y1_N0
alta_clkenctrl clken_ctrl_X58_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X58_Y1_SIG_SIG ));
defparam clken_ctrl_X58_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y1_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y1_N0
alta_asyncctrl asyncreset_ctrl_X58_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y1_INV ));
defparam asyncreset_ctrl_X58_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y1_N1
alta_clkenctrl clken_ctrl_X58_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[3].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[3].gen_dac.dac_inst|always2~2_combout_X58_Y1_SIG_SIG ));
defparam clken_ctrl_X58_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y1_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X58_Y2_N0
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|always0~0 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|always0~0 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.C(\ShiftLeft0~2_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|always0~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .mask = 16'h4000;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|always0~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y2_N10
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|always1~0 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|always1~0 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.C(\ShiftLeft0~2_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|always1~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .mask = 16'h8000;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|always1~0 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y2_N12
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst1~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst1~q ));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst1 .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N14
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 (
// Location: LCCOMB_X58_Y2_N14
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[9]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~q ));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_hyst2 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y2_N16
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [0]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[0] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N18
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] (
// Location: LCCOMB_X58_Y2_N18
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0]~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[12]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [0]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[0] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y2_N2
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 (
// Location: LCCOMB_X58_Y2_N2
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_mode2~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[10]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~q ));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode2 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y2_N20
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] (
// Location: LCCOMB_X58_Y2_N20
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2]~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[14]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [2]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel2[2] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y2_N22
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] (
// Location: LCCOMB_X58_Y2_N22
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|prdata~3 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp.out2 ),
	.C(\mem_ahb_hwdata[8]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|prdata~3_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [0]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .mask = 16'hECA0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .FeedbackMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2[0] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N24
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [1]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[1] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N26
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[5]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [1]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[1] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N28
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_en1 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_en1 (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_en1~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_en1~q ));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en1 .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N30
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] (
// Location: LCCOMB_X58_Y2_N30
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|prdata~0 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp.out1 ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|prdata~0_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [0]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .mask = 16'hECA0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .FeedbackMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1[0] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N4
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_mode1~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_mode1~q ));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_mode1 .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N6
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_en2 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_en2 (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[8]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_en2~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(SyncReset_X58_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y2_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_en2~q ));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .mask = 16'hFFFF;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .mode = "ripple";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .modeMux = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .BypassEn = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .SyncResetMux = 2'b00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_en2 .SyncLoadMux = 2'b01;
// Location: FF_X58_Y2_N8
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] (
// Location: LCCOMB_X58_Y2_N8
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2]~feeder (
alta_slice \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[6]~input0 ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [2]));
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .mask = 16'hFF00;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|cmp_imsel1[2] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y2_N0
alta_clkenctrl clken_ctrl_X58_Y2_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[5].gen_cmp.cmp_inst|always0~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always0~0_combout_X58_Y2_SIG_SIG ));
defparam clken_ctrl_X58_Y2_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y2_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y2_N0
alta_asyncctrl asyncreset_ctrl_X58_Y2_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y2_INV ));
defparam asyncreset_ctrl_X58_Y2_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y2_N1
alta_clkenctrl clken_ctrl_X58_Y2_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[5].gen_cmp.cmp_inst|always1~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always1~0_combout_X58_Y2_SIG_SIG ));
defparam clken_ctrl_X58_Y2_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y2_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y2_N0
alta_syncctrl syncreset_ctrl_X58_Y2(.Din(), .Dout(SyncReset_X58_Y2_GND));
defparam syncreset_ctrl_X58_Y2.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y2_N1
alta_syncctrl syncload_ctrl_X58_Y2(.Din(), .Dout(SyncLoad_X58_Y2_VCC));
defparam syncload_ctrl_X58_Y2.SyncCtrlMux = 2'b01;
// Location: FF_X58_Y3_N0
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[0] (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(SyncReset_X58_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y3_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [0]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y3_N10
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[3]~0 (
// Location: FF_X58_Y3_N10
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[3] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[3] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\gen_per[4].gen_dac.dac_inst|dac_din [3]),
	.C(vcc),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[3]~0_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [3]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .mask = 16'h8800;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[3] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N12
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[4] (
// Location: LCCOMB_X58_Y3_N12
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|dac_din[4]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|dac_din[4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [4]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[4] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N14
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[1] (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(SyncReset_X58_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y3_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [1]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y3_N16
// alta_lcell_comb \apb_prdata[4]~17 (
alta_slice \apb_prdata[4]~17 (
	.A(pr_select[4]),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [4]),
	.C(pr_select[5]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[4]~17_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[4]~17 .mask = 16'hF888;
defparam \apb_prdata[4]~17 .mode = "logic";
defparam \apb_prdata[4]~17 .modeMux = 1'b0;
defparam \apb_prdata[4]~17 .FeedbackMux = 1'b0;
defparam \apb_prdata[4]~17 .ShiftMux = 1'b0;
defparam \apb_prdata[4]~17 .BypassEn = 1'b0;
defparam \apb_prdata[4]~17 .CarryEnb = 1'b1;
defparam \apb_prdata[4]~17 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[4]~17 .SyncResetMux = 2'bxx;
defparam \apb_prdata[4]~17 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N18
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[3] (
// Location: LCCOMB_X58_Y3_N18
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|dac_din[3]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|dac_din[3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [3]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y3_N2
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|always1~0 (
alta_slice \gen_per[4].gen_dac.dac_inst|always1~0 (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\ShiftLeft0~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|always1~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .mask = 16'h8000;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always1~0 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N20
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[6] (
// Location: LCCOMB_X58_Y3_N20
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|dac_din[6]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[6] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[6]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|dac_din[6]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [6]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[6] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y3_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[7]~4 (
// Location: FF_X58_Y3_N22
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[7] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[7] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|dac_din [7]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[7]~4_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [7]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .mask = 16'hA000;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[7] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N24
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[2] (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(SyncReset_X58_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y3_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [2]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[2] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y3_N26
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[9] (
// Location: LCCOMB_X58_Y3_N26
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|dac_din[9]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[9] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[9]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|dac_din[9]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [9]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[9] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N28
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[0] (
// Location: LCCOMB_X58_Y3_N28
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|prdata~0 (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[0] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~q ),
	.D(\gen_per[4].gen_dac.dac_inst|dac_din [0]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|prdata~0_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [0]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .mask = 16'hA820;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y3_N30
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[7] (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[7] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[7]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(SyncReset_X58_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y3_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [7]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[7] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y3_N4
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[8] (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[8] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[8]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(SyncReset_X58_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y3_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [8]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[8] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y3_N6
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dac_din[5] (
// Location: LCCOMB_X58_Y3_N6
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|dac_din[5]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|dac_din[5] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[5]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dac_din [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|dac_din[5]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dac_din [5]));
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|dac_din[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y3_N8
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[20]~4 (
// Location: FF_X58_Y3_N8
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[20] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[20] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [4]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [20]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X58_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[20]~4_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [20]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .mask = 16'h00C0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[20] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y3_N0
alta_clkenctrl clken_ctrl_X58_Y3_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always1~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always1~0_combout_X58_Y3_SIG_SIG ));
defparam clken_ctrl_X58_Y3_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y3_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y3_N0
alta_asyncctrl asyncreset_ctrl_X58_Y3_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y3_INV ));
defparam asyncreset_ctrl_X58_Y3_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y3_N1
alta_clkenctrl clken_ctrl_X58_Y3_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X58_Y3_SIG_SIG ));
defparam clken_ctrl_X58_Y3_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y3_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y3_N0
alta_syncctrl syncreset_ctrl_X58_Y3(.Din(), .Dout(SyncReset_X58_Y3_GND));
defparam syncreset_ctrl_X58_Y3.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y3_N1
alta_syncctrl syncload_ctrl_X58_Y3(.Din(), .Dout(SyncLoad_X58_Y3_VCC));
defparam syncload_ctrl_X58_Y3.SyncCtrlMux = 2'b01;
// Location: FF_X58_Y4_N0
// alta_lcell_ff \ahb2apb_inst|prdata[16] (
// Location: LCCOMB_X58_Y4_N0
// alta_lcell_comb \apb_prdata~48 (
alta_slice \ahb2apb_inst|prdata[16] (
	.A(\apb_prdata~46_combout ),
	.B(pr_select[4]),
	.C(\apb_prdata~47_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|prdata [16]),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [16]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~48_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [16]));
defparam \ahb2apb_inst|prdata[16] .mask = 16'hFEFA;
defparam \ahb2apb_inst|prdata[16] .mode = "logic";
defparam \ahb2apb_inst|prdata[16] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[16] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[16] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[16] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[16] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[16] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[16] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[16] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N10
// alta_lcell_ff \pr_select[1] (
// Location: LCCOMB_X58_Y4_N10
// alta_lcell_comb \pr_select[1]~feeder (
alta_slice \pr_select[1] (
	.A(vcc),
	.B(vcc),
	.C(\ShiftLeft0~4_combout ),
	.D(vcc),
	.Cin(),
	.Qin(pr_select[1]),
	.Clk(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\pr_select[1]~feeder_combout ),
	.Cout(),
	.Q(pr_select[1]));
defparam \pr_select[1] .mask = 16'hF0F0;
defparam \pr_select[1] .mode = "logic";
defparam \pr_select[1] .modeMux = 1'b0;
defparam \pr_select[1] .FeedbackMux = 1'b0;
defparam \pr_select[1] .ShiftMux = 1'b0;
defparam \pr_select[1] .BypassEn = 1'b0;
defparam \pr_select[1] .CarryEnb = 1'b1;
defparam \pr_select[1] .AsyncResetMux = 2'b11;
defparam \pr_select[1] .SyncResetMux = 2'bxx;
defparam \pr_select[1] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N12
// alta_lcell_ff \pr_select[0] (
// Location: LCCOMB_X58_Y4_N12
// alta_lcell_comb \pr_select[0]~feeder (
alta_slice \pr_select[0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ShiftLeft0~5_combout ),
	.Cin(),
	.Qin(pr_select[0]),
	.Clk(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\pr_select[0]~feeder_combout ),
	.Cout(),
	.Q(pr_select[0]));
defparam \pr_select[0] .mask = 16'hFF00;
defparam \pr_select[0] .mode = "logic";
defparam \pr_select[0] .modeMux = 1'b0;
defparam \pr_select[0] .FeedbackMux = 1'b0;
defparam \pr_select[0] .ShiftMux = 1'b0;
defparam \pr_select[0] .BypassEn = 1'b0;
defparam \pr_select[0] .CarryEnb = 1'b1;
defparam \pr_select[0] .AsyncResetMux = 2'b11;
defparam \pr_select[0] .SyncResetMux = 2'bxx;
defparam \pr_select[0] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N14
// alta_lcell_ff \pr_select[3] (
// Location: LCCOMB_X58_Y4_N14
// alta_lcell_comb \pr_select[3]~feeder (
alta_slice \pr_select[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ShiftLeft0~1_combout ),
	.Cin(),
	.Qin(pr_select[3]),
	.Clk(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\pr_select[3]~feeder_combout ),
	.Cout(),
	.Q(pr_select[3]));
defparam \pr_select[3] .mask = 16'hFF00;
defparam \pr_select[3] .mode = "logic";
defparam \pr_select[3] .modeMux = 1'b0;
defparam \pr_select[3] .FeedbackMux = 1'b0;
defparam \pr_select[3] .ShiftMux = 1'b0;
defparam \pr_select[3] .BypassEn = 1'b0;
defparam \pr_select[3] .CarryEnb = 1'b1;
defparam \pr_select[3] .AsyncResetMux = 2'b11;
defparam \pr_select[3] .SyncResetMux = 2'bxx;
defparam \pr_select[3] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N16
// alta_lcell_ff \pr_select[2] (
// Location: LCCOMB_X58_Y4_N16
// alta_lcell_comb \pr_select[2]~feeder (
alta_slice \pr_select[2] (
	.A(vcc),
	.B(vcc),
	.C(\ShiftLeft0~3_combout ),
	.D(vcc),
	.Cin(),
	.Qin(pr_select[2]),
	.Clk(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\pr_select[2]~feeder_combout ),
	.Cout(),
	.Q(pr_select[2]));
defparam \pr_select[2] .mask = 16'hF0F0;
defparam \pr_select[2] .mode = "logic";
defparam \pr_select[2] .modeMux = 1'b0;
defparam \pr_select[2] .FeedbackMux = 1'b0;
defparam \pr_select[2] .ShiftMux = 1'b0;
defparam \pr_select[2] .BypassEn = 1'b0;
defparam \pr_select[2] .CarryEnb = 1'b1;
defparam \pr_select[2] .AsyncResetMux = 2'b11;
defparam \pr_select[2] .SyncResetMux = 2'bxx;
defparam \pr_select[2] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N2
// alta_lcell_ff \ahb2apb_inst|prdata[17] (
// Location: LCCOMB_X58_Y4_N2
// alta_lcell_comb \apb_prdata~51 (
alta_slice \ahb2apb_inst|prdata[17] (
	.A(\apb_prdata~49_combout ),
	.B(pr_select[4]),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [17]),
	.D(\apb_prdata~50_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [17]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~51_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [17]));
defparam \ahb2apb_inst|prdata[17] .mask = 16'hFFEA;
defparam \ahb2apb_inst|prdata[17] .mode = "logic";
defparam \ahb2apb_inst|prdata[17] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[17] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[17] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[17] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[17] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[17] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[17] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[17] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N20
// alta_lcell_ff \pr_select[4] (
// Location: LCCOMB_X58_Y4_N20
// alta_lcell_comb \pr_select[4]~feeder (
alta_slice \pr_select[4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ShiftLeft0~0_combout ),
	.Cin(),
	.Qin(pr_select[4]),
	.Clk(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\pr_select[4]~feeder_combout ),
	.Cout(),
	.Q(pr_select[4]));
defparam \pr_select[4] .mask = 16'hFF00;
defparam \pr_select[4] .mode = "logic";
defparam \pr_select[4] .modeMux = 1'b0;
defparam \pr_select[4] .FeedbackMux = 1'b0;
defparam \pr_select[4] .ShiftMux = 1'b0;
defparam \pr_select[4] .BypassEn = 1'b0;
defparam \pr_select[4] .CarryEnb = 1'b1;
defparam \pr_select[4] .AsyncResetMux = 2'b11;
defparam \pr_select[4] .SyncResetMux = 2'bxx;
defparam \pr_select[4] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N22
// alta_lcell_ff \ahb2apb_inst|prdata[21] (
// Location: LCCOMB_X58_Y4_N22
// alta_lcell_comb \apb_prdata~63 (
alta_slice \ahb2apb_inst|prdata[21] (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [21]),
	.B(pr_select[4]),
	.C(\apb_prdata~62_combout ),
	.D(\apb_prdata~61_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [21]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~63_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [21]));
defparam \ahb2apb_inst|prdata[21] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[21] .mode = "logic";
defparam \ahb2apb_inst|prdata[21] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[21] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[21] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[21] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[21] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[21] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[21] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[21] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y4_N24
// alta_lcell_comb \apb_prdata~67 (
alta_slice \apb_prdata~67 (
	.A(pr_select[0]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [23]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [23]),
	.D(pr_select[1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~67_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~67 .mask = 16'hF888;
defparam \apb_prdata~67 .mode = "logic";
defparam \apb_prdata~67 .modeMux = 1'b0;
defparam \apb_prdata~67 .FeedbackMux = 1'b0;
defparam \apb_prdata~67 .ShiftMux = 1'b0;
defparam \apb_prdata~67 .BypassEn = 1'b0;
defparam \apb_prdata~67 .CarryEnb = 1'b1;
defparam \apb_prdata~67 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~67 .SyncResetMux = 2'bxx;
defparam \apb_prdata~67 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y4_N26
// alta_lcell_comb \apb_prdata~73 (
alta_slice \apb_prdata~73 (
	.A(pr_select[0]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [25]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [25]),
	.D(pr_select[1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~73_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~73 .mask = 16'hF888;
defparam \apb_prdata~73 .mode = "logic";
defparam \apb_prdata~73 .modeMux = 1'b0;
defparam \apb_prdata~73 .FeedbackMux = 1'b0;
defparam \apb_prdata~73 .ShiftMux = 1'b0;
defparam \apb_prdata~73 .BypassEn = 1'b0;
defparam \apb_prdata~73 .CarryEnb = 1'b1;
defparam \apb_prdata~73 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~73 .SyncResetMux = 2'bxx;
defparam \apb_prdata~73 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N28
// alta_lcell_ff \ahb2apb_inst|prdata[23] (
// Location: LCCOMB_X58_Y4_N28
// alta_lcell_comb \apb_prdata~69 (
alta_slice \ahb2apb_inst|prdata[23] (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [23]),
	.B(pr_select[4]),
	.C(\apb_prdata~68_combout ),
	.D(\apb_prdata~67_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [23]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~69_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [23]));
defparam \ahb2apb_inst|prdata[23] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[23] .mode = "logic";
defparam \ahb2apb_inst|prdata[23] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[23] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[23] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[23] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[23] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[23] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[23] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[23] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N30
// alta_lcell_ff \pr_select[5] (
// Location: LCCOMB_X58_Y4_N30
// alta_lcell_comb \pr_select[5]~feeder (
alta_slice \pr_select[5] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ShiftLeft0~2_combout ),
	.Cin(),
	.Qin(pr_select[5]),
	.Clk(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\pr_select[5]~feeder_combout ),
	.Cout(),
	.Q(pr_select[5]));
defparam \pr_select[5] .mask = 16'hFF00;
defparam \pr_select[5] .mode = "logic";
defparam \pr_select[5] .modeMux = 1'b0;
defparam \pr_select[5] .FeedbackMux = 1'b0;
defparam \pr_select[5] .ShiftMux = 1'b0;
defparam \pr_select[5] .BypassEn = 1'b0;
defparam \pr_select[5] .CarryEnb = 1'b1;
defparam \pr_select[5] .AsyncResetMux = 2'b11;
defparam \pr_select[5] .SyncResetMux = 2'bxx;
defparam \pr_select[5] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N4
// alta_lcell_ff \ahb2apb_inst|prdata[18] (
// Location: LCCOMB_X58_Y4_N4
// alta_lcell_comb \apb_prdata~54 (
alta_slice \ahb2apb_inst|prdata[18] (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [18]),
	.B(pr_select[4]),
	.C(\apb_prdata~53_combout ),
	.D(\apb_prdata~52_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [18]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~54_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [18]));
defparam \ahb2apb_inst|prdata[18] .mask = 16'hFFF8;
defparam \ahb2apb_inst|prdata[18] .mode = "logic";
defparam \ahb2apb_inst|prdata[18] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[18] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[18] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[18] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[18] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[18] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[18] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[18] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y4_N6
// alta_lcell_ff \ahb2apb_inst|prdata[25] (
// Location: LCCOMB_X58_Y4_N6
// alta_lcell_comb \apb_prdata~75 (
alta_slice \ahb2apb_inst|prdata[25] (
	.A(\apb_prdata~73_combout ),
	.B(pr_select[4]),
	.C(\apb_prdata~74_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|prdata [25]),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [25]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~75_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [25]));
defparam \ahb2apb_inst|prdata[25] .mask = 16'hFEFA;
defparam \ahb2apb_inst|prdata[25] .mode = "logic";
defparam \ahb2apb_inst|prdata[25] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[25] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[25] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[25] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[25] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[25] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[25] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[25] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y4_N0
alta_clkenctrl clken_ctrl_X58_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|comb~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X58_Y4_SIG_SIG ));
defparam clken_ctrl_X58_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y4_N0
alta_asyncctrl asyncreset_ctrl_X58_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y4_INV ));
defparam asyncreset_ctrl_X58_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y4_N1
alta_clkenctrl clken_ctrl_X58_Y4_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\always0~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__always0~0_combout_X58_Y4_SIG_SIG ));
defparam clken_ctrl_X58_Y4_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y4_N1.ClkEnMux = 2'b10;
// Location: FF_X58_Y5_N0
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[0] (
// Location: LCCOMB_X58_Y5_N0
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[0]~16 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[0] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [0]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[0]~16_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[0]~17 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [0]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .mask = 16'h33CC;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[0] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N10
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[5] (
// Location: LCCOMB_X58_Y5_N10
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[5]~26 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[5] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [5]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[4]~25 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [5]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[5]~26_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[5]~27 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [5]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .mask = 16'h5A5F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[5] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N12
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[6] (
// Location: LCCOMB_X58_Y5_N12
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[6]~28 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[6] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [6]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[5]~27 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [6]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[6]~28_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[6]~29 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [6]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .mask = 16'hA50A;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[6] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N14
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[7] (
// Location: LCCOMB_X58_Y5_N14
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[7]~30 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[7] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [7]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[6]~29 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [7]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[7]~30_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[7]~31 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [7]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .mask = 16'h3C3F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[7] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N16
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[8] (
// Location: LCCOMB_X58_Y5_N16
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[8]~32 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[8] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [8]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[7]~31 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [8]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[8]~32_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[8]~33 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [8]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .mask = 16'hC30C;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[8] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N18
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[9] (
// Location: LCCOMB_X58_Y5_N18
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[9]~34 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[9] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [9]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[8]~33 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [9]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[9]~34_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[9]~35 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [9]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .mask = 16'h3C3F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[9] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N2
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[1] (
// Location: LCCOMB_X58_Y5_N2
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[1]~18 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[1] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[0]~17 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [1]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[1]~18_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[1]~19 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [1]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .mask = 16'h3C3F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[1] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N20
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[10] (
// Location: LCCOMB_X58_Y5_N20
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[10]~36 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[10] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [10]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[9]~35 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [10]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[10]~36_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[10]~37 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [10]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .mask = 16'hC30C;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[10] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N22
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[11] (
// Location: LCCOMB_X58_Y5_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[11]~38 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[11] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [11]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[10]~37 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [11]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[11]~38_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[11]~39 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [11]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .mask = 16'h5A5F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[11] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N24
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[12] (
// Location: LCCOMB_X58_Y5_N24
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[12]~40 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[12] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [12]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[11]~39 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [12]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[12]~40_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[12]~41 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [12]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .mask = 16'hC30C;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[12] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N26
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[13] (
// Location: LCCOMB_X58_Y5_N26
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[13]~42 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[13] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [13]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[12]~41 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [13]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[13]~42_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[13]~43 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [13]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .mask = 16'h5A5F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[13] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N28
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[14] (
// Location: LCCOMB_X58_Y5_N28
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[14]~44 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[14] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [14]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[13]~43 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [14]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[14]~44_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[14]~45 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [14]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .mask = 16'hC30C;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[14] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N30
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[15] (
// Location: LCCOMB_X58_Y5_N30
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[15]~46 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[15] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [15]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[14]~45 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [15]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[15]~46_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [15]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .mask = 16'h5A5A;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[15] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N4
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[2] (
// Location: LCCOMB_X58_Y5_N4
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[2]~20 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[2] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[1]~19 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [2]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[2]~20_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[2]~21 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [2]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .mask = 16'hC30C;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[2] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N6
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[3] (
// Location: LCCOMB_X58_Y5_N6
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[3]~22 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[3] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [3]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[2]~21 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [3]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[3]~22_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[3]~23 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [3]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .mask = 16'h5A5F;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[3] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y5_N8
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|sclk_counter[4] (
// Location: LCCOMB_X58_Y5_N8
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|sclk_counter[4]~24 (
alta_slice \gen_per[4].gen_dac.dac_inst|sclk_counter[4] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [4]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[4].gen_dac.dac_inst|sclk_counter[3]~23 ),
	.Qin(\gen_per[4].gen_dac.dac_inst|sclk_counter [4]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ),
	.SyncReset(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y5_GND),
	.LutOut(\gen_per[4].gen_dac.dac_inst|sclk_counter[4]~24_combout ),
	.Cout(\gen_per[4].gen_dac.dac_inst|sclk_counter[4]~25 ),
	.Q(\gen_per[4].gen_dac.dac_inst|sclk_counter [4]));
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .mask = 16'hC30C;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .CarryEnb = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .SyncResetMux = 2'b10;
defparam \gen_per[4].gen_dac.dac_inst|sclk_counter[4] .SyncLoadMux = 2'b00;

// Location: CLKENCTRL_X58_Y5_N0
alta_clkenctrl clken_ctrl_X58_Y5_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X58_Y5_SIG_VCC ));
defparam clken_ctrl_X58_Y5_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y5_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X58_Y5_N0
alta_asyncctrl asyncreset_ctrl_X58_Y5_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y5_INV ));
defparam asyncreset_ctrl_X58_Y5_N0.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X58_Y5_N0
alta_syncctrl syncreset_ctrl_X58_Y5(.Din(\gen_per[4].gen_dac.dac_inst|always3~1_combout ), .Dout(\gen_per[4].gen_dac.dac_inst|always3~1_combout__SyncReset_X58_Y5_SIG ));
defparam syncreset_ctrl_X58_Y5.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X58_Y5_N1
alta_syncctrl syncload_ctrl_X58_Y5(.Din(), .Dout(SyncLoad_X58_Y5_GND));
defparam syncload_ctrl_X58_Y5.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X58_Y6_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|Equal22~9 (
	.A(\gen_per[0].gen_adc.adc_inst|Equal22~8_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal22~5_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal22~6_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .mask = 16'h8000;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y6_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~2 (
// Location: FF_X58_Y6_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [4]),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.C(\mem_ahb_hwdata[20]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk_counter [5]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [4]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[4] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y6_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] (
// Location: LCCOMB_X58_Y6_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20 (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] (
	.A(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal22~9_combout ),
	.C(\mem_ahb_hwdata[30]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~20_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [14]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .mask = 16'hDD55;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[14] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y6_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[24]~10 (
// Location: FF_X58_Y6_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[24] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[24] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [24]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[24]~10_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [24]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .mask = 16'h2020;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[24] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y6_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] (
// Location: LCCOMB_X58_Y6_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[21]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [5]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[5] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y6_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[25]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [9]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[9] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y6_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~4 (
alta_slice \gen_per[0].gen_adc.adc_inst|Equal22~4 (
	.A(\gen_per[0].gen_adc.adc_inst|Equal22~2_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal22~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal22~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .mask = 16'h8000;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y6_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[20]~6 (
// Location: FF_X58_Y6_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[20] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[20] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [20]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[20]~6_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [20]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .mask = 16'h00C0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[20] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y6_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~8 (
// Location: FF_X58_Y6_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [15]),
	.C(\mem_ahb_hwdata[31]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk_counter [14]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~8_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [15]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .mask = 16'h8241;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[15] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y6_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~5 (
// Location: FF_X58_Y6_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [8]),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [9]),
	.C(\mem_ahb_hwdata[24]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~5_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [8]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[8] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y6_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~0 (
// Location: FF_X58_Y6_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_counter [0]),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.C(\mem_ahb_hwdata[16]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk_counter [1]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [0]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y6_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[27]~13 (
// Location: FF_X58_Y6_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[27] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[27] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [27]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[27]~13_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [27]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .mask = 16'h3000;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[27] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y6_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_seq_next (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_seq_next (
	.A(\gen_per[0].gen_adc.adc_inst|adc_seq_next~1_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal22~9_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|sclk_en~combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_seq_next~combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .mask = 16'h0800;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y6_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~6 (
// Location: FF_X58_Y6_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_counter [10]),
	.C(\mem_ahb_hwdata[26]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk_counter [11]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(SyncReset_X58_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y6_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~6_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [10]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .mask = 16'h8241;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[10] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y6_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] (
// Location: LCCOMB_X58_Y6_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[27]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [11]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[11] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y6_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] (
// Location: LCCOMB_X58_Y6_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[17]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [1]));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_sclk_div[1] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y6_N0
alta_clkenctrl clken_ctrl_X58_Y6_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X58_Y6_SIG_SIG ));
defparam clken_ctrl_X58_Y6_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y6_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y6_N0
alta_asyncctrl asyncreset_ctrl_X58_Y6_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y6_INV ));
defparam asyncreset_ctrl_X58_Y6_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y6_N1
alta_clkenctrl clken_ctrl_X58_Y6_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y6_SIG_SIG ));
defparam clken_ctrl_X58_Y6_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y6_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y6_N0
alta_syncctrl syncreset_ctrl_X58_Y6(.Din(), .Dout(SyncReset_X58_Y6_GND));
defparam syncreset_ctrl_X58_Y6.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y6_N1
alta_syncctrl syncload_ctrl_X58_Y6(.Din(), .Dout(SyncLoad_X58_Y6_VCC));
defparam syncload_ctrl_X58_Y6.SyncCtrlMux = 2'b01;
// Location: FF_X58_Y7_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[24]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(SyncReset_X58_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [8]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[8] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y7_N10
// alta_lcell_comb \apb_prdata~64 (
alta_slice \apb_prdata~64 (
	.A(pr_select[0]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [22]),
	.C(pr_select[1]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [22]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~64_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~64 .mask = 16'hEAC0;
defparam \apb_prdata~64 .mode = "logic";
defparam \apb_prdata~64 .modeMux = 1'b0;
defparam \apb_prdata~64 .FeedbackMux = 1'b0;
defparam \apb_prdata~64 .ShiftMux = 1'b0;
defparam \apb_prdata~64 .BypassEn = 1'b0;
defparam \apb_prdata~64 .CarryEnb = 1'b1;
defparam \apb_prdata~64 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~64 .SyncResetMux = 2'bxx;
defparam \apb_prdata~64 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y7_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[26]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(SyncReset_X58_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [10]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[10] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y7_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[26]~12 (
// Location: FF_X58_Y7_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[26] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[26] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [26]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[26]~12_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [26]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .mask = 16'h0C00;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[26] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y7_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[22]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(SyncReset_X58_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [6]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[6] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y7_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[27]~13 (
// Location: FF_X58_Y7_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[27] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[27] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [27]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[27]~13_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [27]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .mask = 16'h3000;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[27] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~5 (
// Location: FF_X58_Y7_N2
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [8]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.C(\mem_ahb_hwdata[25]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [9]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(SyncReset_X58_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y7_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~5_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [9]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .mask = 16'h9009;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[9] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y7_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[24]~10 (
// Location: FF_X58_Y7_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[24] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[24] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [24]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[24]~10_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [24]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .mask = 16'h0C00;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[24] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~6 (
// Location: FF_X58_Y7_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] (
	.A(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.B(\gen_per[1].gen_adc.adc_inst|sclk_counter [10]),
	.C(\mem_ahb_hwdata[27]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [11]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(SyncReset_X58_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y7_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~6_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [11]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .mask = 16'h9009;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[11] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y7_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[25]~11 (
// Location: FF_X58_Y7_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[25] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[25] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [25]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[25]~11_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [25]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .mask = 16'h0C00;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[25] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate (
	.A(\ahb2apb_inst|penable~q ),
	.B(\ahb2apb_inst|pwrite~q ),
	.C(\ahb2apb_inst|psel~q ),
	.D(\ShiftLeft0~4_Duplicate_7 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_5 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .mask = 16'h8000;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|ctrl_read[22]~8 (
// Location: FF_X58_Y7_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|prdata[22] (
alta_slice \gen_per[1].gen_adc.adc_inst|prdata[22] (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|prdata [22]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|ctrl_read[22]~8_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|prdata [22]));
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .mask = 16'h0C00;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|prdata[22] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N30
// alta_lcell_comb \apb_prdata~70 (
alta_slice \apb_prdata~70 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[0].gen_adc.adc_inst|prdata [24]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata [24]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~70_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~70 .mask = 16'hECA0;
defparam \apb_prdata~70 .mode = "logic";
defparam \apb_prdata~70 .modeMux = 1'b0;
defparam \apb_prdata~70 .FeedbackMux = 1'b0;
defparam \apb_prdata~70 .ShiftMux = 1'b0;
defparam \apb_prdata~70 .BypassEn = 1'b0;
defparam \apb_prdata~70 .CarryEnb = 1'b1;
defparam \apb_prdata~70 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~70 .SyncResetMux = 2'bxx;
defparam \apb_prdata~70 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N4
// alta_lcell_comb \apb_prdata~76 (
alta_slice \apb_prdata~76 (
	.A(pr_select[0]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [26]),
	.C(pr_select[1]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [26]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~76_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~76 .mask = 16'hEAC0;
defparam \apb_prdata~76 .mode = "logic";
defparam \apb_prdata~76 .modeMux = 1'b0;
defparam \apb_prdata~76 .FeedbackMux = 1'b0;
defparam \apb_prdata~76 .ShiftMux = 1'b0;
defparam \apb_prdata~76 .BypassEn = 1'b0;
defparam \apb_prdata~76 .CarryEnb = 1'b1;
defparam \apb_prdata~76 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~76 .SyncResetMux = 2'bxx;
defparam \apb_prdata~76 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y7_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Equal22~3_Duplicate (
// Location: FF_X58_Y7_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] (
alta_slice \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] (
	.A(\gen_per[1].gen_adc.adc_inst|sclk_counter [7]),
	.B(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.C(\mem_ahb_hwdata[23]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|sclk_counter [6]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ),
	.SyncReset(SyncReset_X58_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y7_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Equal22~3_Duplicate_14 ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|ctrl_sclk_div [7]));
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .mask = 16'h8421;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|ctrl_sclk_div[7] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y7_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always24~2 (
alta_slice \gen_per[1].gen_adc.adc_inst|always24~2 (
	.A(\ahb2apb_inst|penable~q ),
	.B(\ahb2apb_inst|psel~q ),
	.C(\ShiftLeft0~4_combout ),
	.D(\ahb2apb_inst|pwrite~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always24~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .mask = 16'h0040;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always24~2 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y7_N0
alta_clkenctrl clken_ctrl_X58_Y7_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always0~2_combout_X58_Y7_SIG_SIG ));
defparam clken_ctrl_X58_Y7_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y7_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y7_N0
alta_asyncctrl asyncreset_ctrl_X58_Y7_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y7_INV ));
defparam asyncreset_ctrl_X58_Y7_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y7_N1
alta_clkenctrl clken_ctrl_X58_Y7_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always24~2_combout_X58_Y7_SIG_SIG ));
defparam clken_ctrl_X58_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y7_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y7_N0
alta_syncctrl syncreset_ctrl_X58_Y7(.Din(), .Dout(SyncReset_X58_Y7_GND));
defparam syncreset_ctrl_X58_Y7.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y7_N1
alta_syncctrl syncload_ctrl_X58_Y7(.Din(), .Dout(SyncLoad_X58_Y7_VCC));
defparam syncload_ctrl_X58_Y7.SyncCtrlMux = 2'b01;
// Location: FF_X58_Y8_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[5] (
// Location: LCCOMB_X58_Y8_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~12 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[5] (
	.A(\gen_per[0].gen_adc.adc_inst|apb_db [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~12_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [5]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .mask = 16'hEAC0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N10
// alta_lcell_comb \apb_prdata[1]~4 (
alta_slice \apb_prdata[1]~4 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [1]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [1]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[1]~4_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[1]~4 .mask = 16'hECA0;
defparam \apb_prdata[1]~4 .mode = "logic";
defparam \apb_prdata[1]~4 .modeMux = 1'b0;
defparam \apb_prdata[1]~4 .FeedbackMux = 1'b0;
defparam \apb_prdata[1]~4 .ShiftMux = 1'b0;
defparam \apb_prdata[1]~4 .BypassEn = 1'b0;
defparam \apb_prdata[1]~4 .CarryEnb = 1'b1;
defparam \apb_prdata[1]~4 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[1]~4 .SyncResetMux = 2'bxx;
defparam \apb_prdata[1]~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N12
// alta_lcell_comb \apb_prdata[2]~8 (
alta_slice \apb_prdata[2]~8 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [2]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[2]~8_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[2]~8 .mask = 16'hEAC0;
defparam \apb_prdata[2]~8 .mode = "logic";
defparam \apb_prdata[2]~8 .modeMux = 1'b0;
defparam \apb_prdata[2]~8 .FeedbackMux = 1'b0;
defparam \apb_prdata[2]~8 .ShiftMux = 1'b0;
defparam \apb_prdata[2]~8 .BypassEn = 1'b0;
defparam \apb_prdata[2]~8 .CarryEnb = 1'b1;
defparam \apb_prdata[2]~8 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[2]~8 .SyncResetMux = 2'bxx;
defparam \apb_prdata[2]~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_last~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_last~0 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_length [1]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_length [0]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_last~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_last~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_last~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_length [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_length [2]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_last~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .mask = 16'h8421;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_last~2 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_last~2 (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|seq_last~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_last~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_last~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .mask = 16'h0C00;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N2
// alta_lcell_comb \apb_prdata~27 (
alta_slice \apb_prdata~27 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[0].gen_adc.adc_inst|prdata [7]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata [7]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~27_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~27 .mask = 16'hECA0;
defparam \apb_prdata~27 .mode = "logic";
defparam \apb_prdata~27 .modeMux = 1'b0;
defparam \apb_prdata~27 .FeedbackMux = 1'b0;
defparam \apb_prdata~27 .ShiftMux = 1'b0;
defparam \apb_prdata~27 .BypassEn = 1'b0;
defparam \apb_prdata~27 .CarryEnb = 1'b1;
defparam \apb_prdata~27 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~27 .SyncResetMux = 2'bxx;
defparam \apb_prdata~27 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y8_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_length[3] (
// Location: LCCOMB_X58_Y8_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_length[3]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_length[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_length [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always5~0_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_length[3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_length [3]));
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always5~0 (
// Location: FF_X58_Y8_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_length[0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_length[0] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_length [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always5~0_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(SyncReset_X58_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always5~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_length [0]));
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .mask = 16'hCC00;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X58_Y8_N24
// alta_lcell_comb \apb_prdata~40 (
alta_slice \apb_prdata~40 (
	.A(\gen_per[1].gen_adc.adc_inst|prdata [11]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata [11]),
	.C(pr_select[1]),
	.D(pr_select[0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~40_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~40 .mask = 16'hECA0;
defparam \apb_prdata~40 .mode = "logic";
defparam \apb_prdata~40 .modeMux = 1'b0;
defparam \apb_prdata~40 .FeedbackMux = 1'b0;
defparam \apb_prdata~40 .ShiftMux = 1'b0;
defparam \apb_prdata~40 .BypassEn = 1'b0;
defparam \apb_prdata~40 .CarryEnb = 1'b1;
defparam \apb_prdata~40 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~40 .SyncResetMux = 2'bxx;
defparam \apb_prdata~40 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y8_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_length[2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_length[2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_length [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always5~0_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(SyncReset_X58_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y8_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_length [2]));
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[2] .SyncLoadMux = 2'b01;
// Location: FF_X58_Y8_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[1] (
// Location: LCCOMB_X58_Y8_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~5 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[1] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_length [1]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|prdata~3_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|prdata~4_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~5_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [1]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .mask = 16'hFFF8;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N30
// alta_lcell_comb \apb_prdata~12 (
alta_slice \apb_prdata~12 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [3]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~12_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~12 .mask = 16'hEAC0;
defparam \apb_prdata~12 .mode = "logic";
defparam \apb_prdata~12 .modeMux = 1'b0;
defparam \apb_prdata~12 .FeedbackMux = 1'b0;
defparam \apb_prdata~12 .ShiftMux = 1'b0;
defparam \apb_prdata~12 .BypassEn = 1'b0;
defparam \apb_prdata~12 .CarryEnb = 1'b1;
defparam \apb_prdata~12 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~12 .SyncResetMux = 2'bxx;
defparam \apb_prdata~12 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y8_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_length[1] (
// Location: LCCOMB_X58_Y8_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_length[1]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_length[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_length [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always5~0_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_length[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_length [1]));
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_length[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y8_N6
// alta_lcell_comb \apb_prdata[5]~19 (
alta_slice \apb_prdata[5]~19 (
	.A(pr_select[0]),
	.B(pr_select[1]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [5]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[5]~19_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[5]~19 .mask = 16'hEAC0;
defparam \apb_prdata[5]~19 .mode = "logic";
defparam \apb_prdata[5]~19 .modeMux = 1'b0;
defparam \apb_prdata[5]~19 .FeedbackMux = 1'b0;
defparam \apb_prdata[5]~19 .ShiftMux = 1'b0;
defparam \apb_prdata[5]~19 .BypassEn = 1'b0;
defparam \apb_prdata[5]~19 .CarryEnb = 1'b1;
defparam \apb_prdata[5]~19 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[5]~19 .SyncResetMux = 2'bxx;
defparam \apb_prdata[5]~19 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y8_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[7] (
// Location: LCCOMB_X58_Y8_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~14 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[7] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|apb_db [7]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~14_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [7]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .mask = 16'hEAC0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[7] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y8_N0
alta_clkenctrl clken_ctrl_X58_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y8_SIG_SIG ));
defparam clken_ctrl_X58_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y8_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X58_Y8_N0
alta_asyncctrl asyncreset_ctrl_X58_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y8_INV ));
defparam asyncreset_ctrl_X58_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y8_N1
alta_clkenctrl clken_ctrl_X58_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always5~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always5~0_combout_X58_Y8_SIG_SIG ));
defparam clken_ctrl_X58_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y8_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y8_N0
alta_syncctrl syncreset_ctrl_X58_Y8(.Din(), .Dout(SyncReset_X58_Y8_GND));
defparam syncreset_ctrl_X58_Y8.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X58_Y8_N1
alta_syncctrl syncload_ctrl_X58_Y8(.Din(), .Dout(SyncLoad_X58_Y8_VCC));
defparam syncload_ctrl_X58_Y8.SyncCtrlMux = 2'b01;
// Location: FF_X58_Y9_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_cnt[0] (
// Location: LCCOMB_X58_Y9_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_cnt[0]~4 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_cnt[0] (
	.A(\gen_per[0].gen_adc.adc_inst|adc_seq_next~combout ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always23~0_combout__SyncReset_X58_Y9_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y9_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_cnt[0]~4_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|seq_cnt[0]~5 ),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]));
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .mask = 16'h6688;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[0] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y9_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[6] (
// Location: LCCOMB_X58_Y9_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~13 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[6] (
	.A(\gen_per[0].gen_adc.adc_inst|apb_db [6]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~13_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [6]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y9_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|adc_restart (
// Location: LCCOMB_X58_Y9_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always3~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_restart (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|adc_restart~q ),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always3~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|adc_restart~q ));
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .mask = 16'hCC88;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_restart .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y9_N14
// alta_lcell_comb \apb_prdata[8]~30 (
alta_slice \apb_prdata[8]~30 (
	.A(pr_select[1]),
	.B(pr_select[0]),
	.C(\gen_per[0].gen_adc.adc_inst|prdata [8]),
	.D(\gen_per[1].gen_adc.adc_inst|prdata [8]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[8]~30_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[8]~30 .mask = 16'hEAC0;
defparam \apb_prdata[8]~30 .mode = "logic";
defparam \apb_prdata[8]~30 .modeMux = 1'b0;
defparam \apb_prdata[8]~30 .FeedbackMux = 1'b0;
defparam \apb_prdata[8]~30 .ShiftMux = 1'b0;
defparam \apb_prdata[8]~30 .BypassEn = 1'b0;
defparam \apb_prdata[8]~30 .CarryEnb = 1'b1;
defparam \apb_prdata[8]~30 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[8]~30 .SyncResetMux = 2'bxx;
defparam \apb_prdata[8]~30 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y9_N16
// alta_lcell_comb \apb_prdata[6]~23 (
alta_slice \apb_prdata[6]~23 (
	.A(pr_select[1]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [6]),
	.C(pr_select[0]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [6]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[6]~23_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[6]~23 .mask = 16'hF888;
defparam \apb_prdata[6]~23 .mode = "logic";
defparam \apb_prdata[6]~23 .modeMux = 1'b0;
defparam \apb_prdata[6]~23 .FeedbackMux = 1'b0;
defparam \apb_prdata[6]~23 .ShiftMux = 1'b0;
defparam \apb_prdata[6]~23 .BypassEn = 1'b0;
defparam \apb_prdata[6]~23 .CarryEnb = 1'b1;
defparam \apb_prdata[6]~23 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[6]~23 .SyncResetMux = 2'bxx;
defparam \apb_prdata[6]~23 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y9_N18
// alta_lcell_comb \apb_prdata[12]~42 (
alta_slice \apb_prdata[12]~42 (
	.A(pr_select[1]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [12]),
	.C(pr_select[0]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [12]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[12]~42_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[12]~42 .mask = 16'hF888;
defparam \apb_prdata[12]~42 .mode = "logic";
defparam \apb_prdata[12]~42 .modeMux = 1'b0;
defparam \apb_prdata[12]~42 .FeedbackMux = 1'b0;
defparam \apb_prdata[12]~42 .ShiftMux = 1'b0;
defparam \apb_prdata[12]~42 .BypassEn = 1'b0;
defparam \apb_prdata[12]~42 .CarryEnb = 1'b1;
defparam \apb_prdata[12]~42 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[12]~42 .SyncResetMux = 2'bxx;
defparam \apb_prdata[12]~42 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y9_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_cnt[1] (
// Location: LCCOMB_X58_Y9_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_cnt[1]~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_cnt[1] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|seq_cnt[0]~5 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always23~0_combout__SyncReset_X58_Y9_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y9_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_cnt[1]~6_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|seq_cnt[1]~7 ),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]));
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .mask = 16'h3C3F;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[1] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y9_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|adc_en (
// Location: LCCOMB_X58_Y9_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_en~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_en (
	.A(\gen_per[0].gen_adc.adc_inst|adc_restart~q ),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_en~0_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_en~1_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|adc_en~q ));
defparam \gen_per[0].gen_adc.adc_inst|adc_en .mask = 16'h5400;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_en .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_en .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y9_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[10] (
// Location: LCCOMB_X58_Y9_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~17 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[10] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|apb_db [10]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux2~9_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~17_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [10]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .mask = 16'hEAC0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y9_N24
// alta_lcell_comb \apb_prdata[9]~34 (
alta_slice \apb_prdata[9]~34 (
	.A(pr_select[1]),
	.B(pr_select[0]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [9]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [9]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[9]~34_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[9]~34 .mask = 16'hECA0;
defparam \apb_prdata[9]~34 .mode = "logic";
defparam \apb_prdata[9]~34 .modeMux = 1'b0;
defparam \apb_prdata[9]~34 .FeedbackMux = 1'b0;
defparam \apb_prdata[9]~34 .ShiftMux = 1'b0;
defparam \apb_prdata[9]~34 .BypassEn = 1'b0;
defparam \apb_prdata[9]~34 .CarryEnb = 1'b1;
defparam \apb_prdata[9]~34 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[9]~34 .SyncResetMux = 2'bxx;
defparam \apb_prdata[9]~34 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y9_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|adc_restart (
// Location: LCCOMB_X58_Y9_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always3~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|adc_restart (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(vcc),
	.C(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|adc_restart~q ),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always3~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|adc_restart~q ));
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .mask = 16'hF0A0;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|adc_restart .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y9_N28
// alta_lcell_comb \apb_prdata[10]~38 (
alta_slice \apb_prdata[10]~38 (
	.A(\gen_per[0].gen_adc.adc_inst|prdata [10]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [10]),
	.C(pr_select[0]),
	.D(pr_select[1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[10]~38_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[10]~38 .mask = 16'hECA0;
defparam \apb_prdata[10]~38 .mode = "logic";
defparam \apb_prdata[10]~38 .modeMux = 1'b0;
defparam \apb_prdata[10]~38 .FeedbackMux = 1'b0;
defparam \apb_prdata[10]~38 .ShiftMux = 1'b0;
defparam \apb_prdata[10]~38 .BypassEn = 1'b0;
defparam \apb_prdata[10]~38 .CarryEnb = 1'b1;
defparam \apb_prdata[10]~38 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[10]~38 .SyncResetMux = 2'bxx;
defparam \apb_prdata[10]~38 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X58_Y9_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always2~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|always2~1 (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.C(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.eoc ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always2~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .mask = 16'h000C;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always2~1 .SyncLoadMux = 2'bxx;
// Location: FF_X58_Y9_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_cnt[2] (
// Location: LCCOMB_X58_Y9_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_cnt[2]~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_cnt[2] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|seq_cnt[1]~7 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always23~0_combout__SyncReset_X58_Y9_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y9_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_cnt[2]~8_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|seq_cnt[2]~9 ),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]));
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[2] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y9_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_cnt[3] (
// Location: LCCOMB_X58_Y9_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_cnt[3]~10 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_cnt[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(\gen_per[0].gen_adc.adc_inst|seq_cnt[2]~9 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always23~0_combout__SyncReset_X58_Y9_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X58_Y9_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_cnt[3]~10_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]));
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .mask = 16'h0FF0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|seq_cnt[3] .SyncLoadMux = 2'b00;
// Location: FF_X58_Y9_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_eoc (
// Location: LCCOMB_X58_Y9_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|apb_eoc~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_eoc (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.eoc ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.Clk(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_eoc~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ));
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .mask = 16'h00FF;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_eoc .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X58_Y9_N0
alta_clkenctrl clken_ctrl_X58_Y9_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X58_Y9_SIG_VCC ));
defparam clken_ctrl_X58_Y9_N0.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y9_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X58_Y9_N0
alta_asyncctrl asyncreset_ctrl_X58_Y9_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X58_Y9_INV ));
defparam asyncreset_ctrl_X58_Y9_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X58_Y9_N1
alta_clkenctrl clken_ctrl_X58_Y9_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X58_Y9_SIG_SIG ));
defparam clken_ctrl_X58_Y9_N1.ClkMux = 2'b10;
defparam clken_ctrl_X58_Y9_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X58_Y9_N0
alta_syncctrl syncreset_ctrl_X58_Y9(.Din(\gen_per[0].gen_adc.adc_inst|always23~0_combout ), .Dout(\gen_per[0].gen_adc.adc_inst|always23~0_combout__SyncReset_X58_Y9_SIG ));
defparam syncreset_ctrl_X58_Y9.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X58_Y9_N1
alta_syncctrl syncload_ctrl_X58_Y9(.Din(), .Dout(SyncLoad_X58_Y9_GND));
defparam syncload_ctrl_X58_Y9.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X59_Y10_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate_56 ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate_57 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .mask = 16'hE2CC;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~44_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate_11 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .mask = 16'hCCE2;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y10_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X59_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ),
	.SyncReset(SyncReset_X59_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[4][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y10_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux4~2 (
// Location: FF_X59_Y10_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X59_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ),
	.SyncReset(SyncReset_X59_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux4~2_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[4][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .mask = 16'hAAD8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y10_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~9 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux0~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux0~8_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux0~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~9 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y10_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X59_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ),
	.SyncReset(SyncReset_X59_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[6][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y10_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate_56 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .mask = 16'hE5E0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~43_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always10~0 (
// Location: FF_X59_Y10_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~6_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X59_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ),
	.SyncReset(SyncReset_X59_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always10~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[4][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y10_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~5 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~5 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[3][4]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux0~4_Duplicate_11 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux0~0_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .mask = 16'hF858;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~8 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|Mux0~7_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .mask = 16'hB8CC;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~6 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[1].gen_adc.adc_inst|Mux0~5_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .mask = 16'hDC98;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~2 (
// Location: FF_X59_Y10_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[6][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X59_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ),
	.SyncReset(SyncReset_X59_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~2_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[6][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .mask = 16'hFC22;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y10_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~7 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~7 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .mask = 16'hFA44;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~8 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux2~7_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .mask = 16'hCAF0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y10_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always12~0 (
// Location: FF_X59_Y10_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~5_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X59_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ),
	.SyncReset(SyncReset_X59_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y10_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always12~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[6][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[6][0] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X59_Y10_N0
alta_clkenctrl clken_ctrl_X59_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always10~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X59_Y10_SIG_SIG ));
defparam clken_ctrl_X59_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y10_N0
alta_asyncctrl asyncreset_ctrl_X59_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y10_INV ));
defparam asyncreset_ctrl_X59_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y10_N1
alta_clkenctrl clken_ctrl_X59_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always12~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always12~0_combout_X59_Y10_SIG_SIG ));
defparam clken_ctrl_X59_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y10_N0
alta_syncctrl syncreset_ctrl_X59_Y10(.Din(), .Dout(SyncReset_X59_Y10_GND));
defparam syncreset_ctrl_X59_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y10_N1
alta_syncctrl syncload_ctrl_X59_Y10(.Din(), .Dout(SyncLoad_X59_Y10_VCC));
defparam syncload_ctrl_X59_Y10.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X59_Y11_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~0 (
// Location: FF_X59_Y11_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always8~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[2][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .mask = 16'hAAD8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~20_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .mask = 16'hAEA4;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~20 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y11_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~0 (
// Location: FF_X59_Y11_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always8~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[2][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .mask = 16'hAAD8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~9 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux2~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux2~8_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux2~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y11_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~21 (
// Location: FF_X59_Y11_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[2]~20_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always20~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~21_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[14][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~6 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux2~5_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux2~3_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .mask = 16'hAAE4;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y11_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~2 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~2 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .mask = 16'hFA44;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y11_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~5 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~5 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux2~4_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .mask = 16'hDAD0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y11_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~40 (
// Location: FF_X59_Y11_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always8~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~40_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[2][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .mask = 16'hAAD8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~3 (
// Location: FF_X59_Y11_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|Mux1~2_combout ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always20~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~3_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[14][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .mask = 16'hE2CC;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always13~0 (
// Location: FF_X59_Y11_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~7_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always20~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always13~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[14][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|Mux2~0_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .mask = 16'hBC8C;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y11_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always20~0 (
// Location: FF_X59_Y11_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~13_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always20~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always20~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[14][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always8~0 (
// Location: FF_X59_Y11_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~8_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always20~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always8~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[14][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[14][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y11_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~4 (
// Location: FF_X59_Y11_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always8~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(SyncReset_X59_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~4_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[2][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .mask = 16'hCCE2;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][2] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y11_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] (
// Location: LCCOMB_X59_Y11_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always8~0_combout_X59_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[2][3] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y11_N0
alta_clkenctrl clken_ctrl_X59_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always8~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always8~0_combout_X59_Y11_SIG_SIG ));
defparam clken_ctrl_X59_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y11_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y11_N0
alta_asyncctrl asyncreset_ctrl_X59_Y11_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y11_INV ));
defparam asyncreset_ctrl_X59_Y11_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y11_N1
alta_clkenctrl clken_ctrl_X59_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always20~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always20~0_combout_X59_Y11_SIG_SIG ));
defparam clken_ctrl_X59_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y11_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y11_N0
alta_syncctrl syncreset_ctrl_X59_Y11(.Din(), .Dout(SyncReset_X59_Y11_GND));
defparam syncreset_ctrl_X59_Y11.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y11_N1
alta_syncctrl syncload_ctrl_X59_Y11(.Din(), .Dout(SyncLoad_X59_Y11_VCC));
defparam syncload_ctrl_X59_Y11.SyncCtrlMux = 2'b01;
// Location: FF_X59_Y12_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always19~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[13][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y12_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate_58 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .mask = 16'hCCE2;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y12_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[4]~42 (
// Location: FF_X59_Y12_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[4]~41_Duplicate_58 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always19~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[4]~42_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[13][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y12_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~18_Duplicate (
// Location: FF_X59_Y12_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always15~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~18_Duplicate_49 ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[9][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .mask = 16'hB9A8;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y12_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate_46 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .mask = 16'hF0AC;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y12_N18
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always15~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[9][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y12_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_read[0]~2_Duplicate_46 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[0]~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[0]~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y12_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[1]~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .mask = 16'hADA8;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[1]~10 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y12_N22
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~2 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux3~2 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .mask = 16'hAAD8;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux3~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y12_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always15~0 (
// Location: FF_X59_Y12_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~1_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always19~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always15~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[13][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][2] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y12_N26
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] (
// Location: LCCOMB_X59_Y12_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always19~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[13][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y12_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux3~3 (
// Location: FF_X59_Y12_N28
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] (
	.A(\gen_per[1].gen_adc.adc_inst|Mux3~2_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always19~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux3~3_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[13][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .mask = 16'hE4AA;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[13][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y12_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_read[2]~18_Duplicate_49 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~19_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .mask = 16'hBCB0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~19 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y12_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always19~0 (
// Location: FF_X59_Y12_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~12_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always15~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always19~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[9][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][1] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y12_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always15~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(SyncReset_X59_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[9][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][4] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y12_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] (
// Location: LCCOMB_X59_Y12_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always15~0_combout_X59_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[9][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[9][0] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y12_N0
alta_clkenctrl clken_ctrl_X59_Y12_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always19~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always19~0_combout_X59_Y12_SIG_SIG ));
defparam clken_ctrl_X59_Y12_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y12_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y12_N0
alta_asyncctrl asyncreset_ctrl_X59_Y12_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y12_INV ));
defparam asyncreset_ctrl_X59_Y12_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y12_N1
alta_clkenctrl clken_ctrl_X59_Y12_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always15~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always15~0_combout_X59_Y12_SIG_SIG ));
defparam clken_ctrl_X59_Y12_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y12_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y12_N0
alta_syncctrl syncreset_ctrl_X59_Y12(.Din(), .Dout(SyncReset_X59_Y12_GND));
defparam syncreset_ctrl_X59_Y12.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y12_N1
alta_syncctrl syncload_ctrl_X59_Y12(.Din(), .Dout(SyncLoad_X59_Y12_VCC));
defparam syncload_ctrl_X59_Y12.SyncCtrlMux = 2'b01;
// Location: FF_X59_Y1_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] (
// Location: LCCOMB_X59_Y1_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[30]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [14]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[14] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y1_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~8 (
// Location: FF_X59_Y1_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [13]),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.C(\mem_ahb_hwdata[29]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_counter [12]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(SyncReset_X59_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y1_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~8_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [13]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .mask = 16'h8421;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[13] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y1_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] (
// Location: LCCOMB_X59_Y1_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[22]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [6]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[6] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y1_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] (
// Location: LCCOMB_X59_Y1_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[31]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [15]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[15] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y1_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[28]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(SyncReset_X59_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [12]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[12] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y1_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~1 (
// Location: FF_X59_Y1_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [2]),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.C(\mem_ahb_hwdata[19]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_counter [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(SyncReset_X59_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y1_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~1_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [3]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .mask = 16'h9009;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y1_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~0 (
// Location: FF_X59_Y1_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [1]),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [0]),
	.C(\mem_ahb_hwdata[17]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(SyncReset_X59_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y1_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [1]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .mask = 16'h8421;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y1_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[23]~9 (
// Location: FF_X59_Y1_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[23] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[23] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [7]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [23]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[23]~9_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [23]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .mask = 16'h5000;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[23] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y1_N22
// alta_lcell_comb \apb_prdata~65 (
alta_slice \apb_prdata~65 (
	.A(pr_select[2]),
	.B(pr_select[3]),
	.C(\gen_per[2].gen_adc.adc_inst|prdata [22]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [22]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~65_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~65 .mask = 16'hECA0;
defparam \apb_prdata~65 .mode = "logic";
defparam \apb_prdata~65 .modeMux = 1'b0;
defparam \apb_prdata~65 .FeedbackMux = 1'b0;
defparam \apb_prdata~65 .ShiftMux = 1'b0;
defparam \apb_prdata~65 .BypassEn = 1'b0;
defparam \apb_prdata~65 .CarryEnb = 1'b1;
defparam \apb_prdata~65 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~65 .SyncResetMux = 2'bxx;
defparam \apb_prdata~65 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y1_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] (
// Location: LCCOMB_X59_Y1_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[16]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [0]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y1_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~3 (
// Location: FF_X59_Y1_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [7]),
	.C(\mem_ahb_hwdata[23]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_counter [6]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(SyncReset_X59_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y1_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~3_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [7]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .mask = 16'h8241;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[7] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y1_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[18]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(SyncReset_X59_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [2]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y1_N30
// alta_lcell_comb \apb_prdata~68 (
alta_slice \apb_prdata~68 (
	.A(pr_select[2]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [23]),
	.C(pr_select[3]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [23]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~68_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~68 .mask = 16'hEAC0;
defparam \apb_prdata~68 .mode = "logic";
defparam \apb_prdata~68 .modeMux = 1'b0;
defparam \apb_prdata~68 .FeedbackMux = 1'b0;
defparam \apb_prdata~68 .ShiftMux = 1'b0;
defparam \apb_prdata~68 .BypassEn = 1'b0;
defparam \apb_prdata~68 .CarryEnb = 1'b1;
defparam \apb_prdata~68 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~68 .SyncResetMux = 2'bxx;
defparam \apb_prdata~68 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y1_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[17]~3 (
// Location: FF_X59_Y1_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[17] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[17] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [1]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [17]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[17]~3_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [17]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .mask = 16'h0808;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[17] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y1_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[18]~4 (
// Location: FF_X59_Y1_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[18] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[18] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [2]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [18]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[18]~4_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [18]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .mask = 16'h0808;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[18] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y1_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[22]~8 (
// Location: FF_X59_Y1_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[22] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[22] (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [6]),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [22]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X59_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[22]~8_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [22]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .mask = 16'h0A00;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[22] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y1_N0
alta_clkenctrl clken_ctrl_X59_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always0~3_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X59_Y1_SIG_SIG ));
defparam clken_ctrl_X59_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y1_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y1_N0
alta_asyncctrl asyncreset_ctrl_X59_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y1_INV ));
defparam asyncreset_ctrl_X59_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y1_N1
alta_clkenctrl clken_ctrl_X59_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X59_Y1_SIG_SIG ));
defparam clken_ctrl_X59_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y1_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y1_N0
alta_syncctrl syncreset_ctrl_X59_Y1(.Din(), .Dout(SyncReset_X59_Y1_GND));
defparam syncreset_ctrl_X59_Y1.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y1_N1
alta_syncctrl syncload_ctrl_X59_Y1(.Din(), .Dout(SyncLoad_X59_Y1_VCC));
defparam syncload_ctrl_X59_Y1.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X59_Y2_N0
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|chnl_read[5]~1 (
// Location: FF_X59_Y2_N0
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[5] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[5] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [1]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|chnl_read[5]~1_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [5]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .mask = 16'hC000;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N10
// alta_lcell_comb \apb_prdata[2]~10 (
alta_slice \apb_prdata[2]~10 (
	.A(pr_select[5]),
	.B(pr_select[4]),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [2]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[2]~10_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[2]~10 .mask = 16'hEAC0;
defparam \apb_prdata[2]~10 .mode = "logic";
defparam \apb_prdata[2]~10 .modeMux = 1'b0;
defparam \apb_prdata[2]~10 .FeedbackMux = 1'b0;
defparam \apb_prdata[2]~10 .ShiftMux = 1'b0;
defparam \apb_prdata[2]~10 .BypassEn = 1'b0;
defparam \apb_prdata[2]~10 .CarryEnb = 1'b1;
defparam \apb_prdata[2]~10 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[2]~10 .SyncResetMux = 2'bxx;
defparam \apb_prdata[2]~10 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N12
// alta_lcell_ff \ahb2apb_inst|prdata[2] (
// Location: LCCOMB_X59_Y2_N12
// alta_lcell_comb \apb_prdata[2]~11 (
alta_slice \ahb2apb_inst|prdata[2] (
	.A(\apb_prdata[2]~10_combout ),
	.B(vcc),
	.C(\apb_prdata[2]~8_combout ),
	.D(\apb_prdata[2]~9_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[2]~11_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [2]));
defparam \ahb2apb_inst|prdata[2] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[2] .mode = "logic";
defparam \ahb2apb_inst|prdata[2] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[2] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[2] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[2] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N14
// alta_lcell_comb \apb_prdata[1]~6 (
alta_slice \apb_prdata[1]~6 (
	.A(pr_select[5]),
	.B(pr_select[4]),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [1]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[1]~6_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[1]~6 .mask = 16'hEAC0;
defparam \apb_prdata[1]~6 .mode = "logic";
defparam \apb_prdata[1]~6 .modeMux = 1'b0;
defparam \apb_prdata[1]~6 .FeedbackMux = 1'b0;
defparam \apb_prdata[1]~6 .ShiftMux = 1'b0;
defparam \apb_prdata[1]~6 .BypassEn = 1'b0;
defparam \apb_prdata[1]~6 .CarryEnb = 1'b1;
defparam \apb_prdata[1]~6 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[1]~6 .SyncResetMux = 2'bxx;
defparam \apb_prdata[1]~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N16
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|ctrl_read[2]~0 (
// Location: FF_X59_Y2_N16
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[2] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[2] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[5].gen_cmp.cmp_inst|cmp_mode1~q ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|ctrl_read[2]~0_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [2]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .mask = 16'h00C0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N18
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|chnl_read[6]~2 (
// Location: FF_X59_Y2_N18
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[6] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[6] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [2]),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|chnl_read[6]~2_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [6]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .mask = 16'hA000;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N2
// alta_lcell_ff \ahb2apb_inst|prdata[1] (
// Location: LCCOMB_X59_Y2_N2
// alta_lcell_comb \apb_prdata[1]~7 (
alta_slice \ahb2apb_inst|prdata[1] (
	.A(\apb_prdata[1]~4_combout ),
	.B(vcc),
	.C(\apb_prdata[1]~6_combout ),
	.D(\apb_prdata[1]~5_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[1]~7_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [1]));
defparam \ahb2apb_inst|prdata[1] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[1] .mode = "logic";
defparam \ahb2apb_inst|prdata[1] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[1] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[1] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[1] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N20
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[1] (
// Location: LCCOMB_X59_Y2_N20
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|prdata~2 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[1] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel1 [1]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst1~q ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|prdata~2_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [1]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .mask = 16'hD080;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N22
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|chnl_read[14]~5 (
// Location: FF_X59_Y2_N22
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[14] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[14] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|chnl_read[14]~5_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [14]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .mask = 16'h8080;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[14] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N24
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[0] (
// Location: LCCOMB_X59_Y2_N24
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|prdata~1 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[0] (
	.A(\gen_per[5].gen_cmp.cmp_inst|cmp_en1~q ),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata~0_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|prdata~1_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [0]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .mask = 16'hFFA0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N26
// alta_lcell_comb \apb_prdata[8]~32 (
alta_slice \apb_prdata[8]~32 (
	.A(pr_select[5]),
	.B(pr_select[4]),
	.C(\gen_per[5].gen_cmp.cmp_inst|prdata [8]),
	.D(\gen_per[4].gen_dac.dac_inst|prdata [8]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[8]~32_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[8]~32 .mask = 16'hECA0;
defparam \apb_prdata[8]~32 .mode = "logic";
defparam \apb_prdata[8]~32 .modeMux = 1'b0;
defparam \apb_prdata[8]~32 .FeedbackMux = 1'b0;
defparam \apb_prdata[8]~32 .ShiftMux = 1'b0;
defparam \apb_prdata[8]~32 .BypassEn = 1'b0;
defparam \apb_prdata[8]~32 .CarryEnb = 1'b1;
defparam \apb_prdata[8]~32 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[8]~32 .SyncResetMux = 2'bxx;
defparam \apb_prdata[8]~32 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N28
// alta_lcell_ff \ahb2apb_inst|prdata[0] (
// Location: LCCOMB_X59_Y2_N28
// alta_lcell_comb \apb_prdata[0]~3 (
alta_slice \ahb2apb_inst|prdata[0] (
	.A(\apb_prdata[0]~2_combout ),
	.B(vcc),
	.C(\apb_prdata[0]~0_combout ),
	.D(\apb_prdata[0]~1_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[0]~3_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [0]));
defparam \ahb2apb_inst|prdata[0] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[0] .mode = "logic";
defparam \ahb2apb_inst|prdata[0] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[0] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[0] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[0] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N30
// alta_lcell_ff \ahb2apb_inst|prdata[8] (
// Location: LCCOMB_X59_Y2_N30
// alta_lcell_comb \apb_prdata[8]~33 (
alta_slice \ahb2apb_inst|prdata[8] (
	.A(\apb_prdata[8]~32_combout ),
	.B(vcc),
	.C(\apb_prdata[8]~31_combout ),
	.D(\apb_prdata[8]~30_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[8]~33_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [8]));
defparam \ahb2apb_inst|prdata[8] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[8] .mode = "logic";
defparam \ahb2apb_inst|prdata[8] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[8] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[8] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[8] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y2_N4
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[8] (
// Location: LCCOMB_X59_Y2_N4
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|prdata~4 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[8] (
	.A(vcc),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp_en2~q ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata~3_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|prdata~4_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [8]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .mask = 16'hFFC0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N6
// alta_lcell_comb \apb_prdata[0]~2 (
alta_slice \apb_prdata[0]~2 (
	.A(pr_select[5]),
	.B(\gen_per[5].gen_cmp.cmp_inst|prdata [0]),
	.C(\gen_per[4].gen_dac.dac_inst|prdata [0]),
	.D(pr_select[4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[0]~2_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[0]~2 .mask = 16'hF888;
defparam \apb_prdata[0]~2 .mode = "logic";
defparam \apb_prdata[0]~2 .modeMux = 1'b0;
defparam \apb_prdata[0]~2 .FeedbackMux = 1'b0;
defparam \apb_prdata[0]~2 .ShiftMux = 1'b0;
defparam \apb_prdata[0]~2 .BypassEn = 1'b0;
defparam \apb_prdata[0]~2 .CarryEnb = 1'b1;
defparam \apb_prdata[0]~2 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[0]~2 .SyncResetMux = 2'bxx;
defparam \apb_prdata[0]~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y2_N8
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|chnl_read[12]~3 (
// Location: FF_X59_Y2_N8
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[12] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[12] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [0]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|chnl_read[12]~3_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [12]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .mask = 16'h8080;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[12] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y2_N0
alta_clkenctrl clken_ctrl_X59_Y2_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[5].gen_cmp.cmp_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y2_SIG_SIG ));
defparam clken_ctrl_X59_Y2_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y2_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y2_N0
alta_asyncctrl asyncreset_ctrl_X59_Y2_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y2_INV ));
defparam asyncreset_ctrl_X59_Y2_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y2_N1
alta_clkenctrl clken_ctrl_X59_Y2_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|comb~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X59_Y2_SIG_SIG ));
defparam clken_ctrl_X59_Y2_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y2_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X59_Y3_N0
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|ctrl_read[10]~1 (
// Location: FF_X59_Y3_N0
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[10] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[10] (
	.A(\gen_per[5].gen_cmp.cmp_inst|cmp_mode2~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|ctrl_read[10]~1_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [10]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .mask = 16'h2200;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N10
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[9]~6 (
// Location: FF_X59_Y3_N10
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[9] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[9] (
	.A(\gen_per[4].gen_dac.dac_inst|dac_din [9]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[9]~6_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [9]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .mask = 16'h8800;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N12
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[6]~3 (
// Location: FF_X59_Y3_N12
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[6] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[6] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|dac_din [6]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[6]~3_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [6]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .mask = 16'hC000;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N14
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|chnl_read[13]~4 (
// Location: FF_X59_Y3_N14
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[13] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[13] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel2 [1]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|chnl_read[13]~4_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [13]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .mask = 16'hC000;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[13] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N16
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[22]~6 (
// Location: FF_X59_Y3_N16
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[22] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[22] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [6]),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [22]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[22]~6_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [22]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .mask = 16'h0A00;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[22] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N18
// alta_lcell_comb \apb_prdata[5]~21 (
alta_slice \apb_prdata[5]~21 (
	.A(pr_select[5]),
	.B(\gen_per[4].gen_dac.dac_inst|prdata [5]),
	.C(pr_select[4]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[5]~21_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[5]~21 .mask = 16'hEAC0;
defparam \apb_prdata[5]~21 .mode = "logic";
defparam \apb_prdata[5]~21 .modeMux = 1'b0;
defparam \apb_prdata[5]~21 .FeedbackMux = 1'b0;
defparam \apb_prdata[5]~21 .ShiftMux = 1'b0;
defparam \apb_prdata[5]~21 .BypassEn = 1'b0;
defparam \apb_prdata[5]~21 .CarryEnb = 1'b1;
defparam \apb_prdata[5]~21 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[5]~21 .SyncResetMux = 2'bxx;
defparam \apb_prdata[5]~21 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N20
// alta_lcell_comb \apb_prdata[0]~1 (
alta_slice \apb_prdata[0]~1 (
	.A(pr_select[3]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [0]),
	.C(pr_select[2]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[0]~1_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[0]~1 .mask = 16'hF888;
defparam \apb_prdata[0]~1 .mode = "logic";
defparam \apb_prdata[0]~1 .modeMux = 1'b0;
defparam \apb_prdata[0]~1 .FeedbackMux = 1'b0;
defparam \apb_prdata[0]~1 .ShiftMux = 1'b0;
defparam \apb_prdata[0]~1 .BypassEn = 1'b0;
defparam \apb_prdata[0]~1 .CarryEnb = 1'b1;
defparam \apb_prdata[0]~1 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[0]~1 .SyncResetMux = 2'bxx;
defparam \apb_prdata[0]~1 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y3_N22
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[2] (
// Location: LCCOMB_X59_Y3_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|prdata~2 (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[2] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|dac_din [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|prdata~2_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [2]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .mask = 16'hC808;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[2] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y3_N24
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[9] (
// Location: LCCOMB_X59_Y3_N24
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|prdata~5 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[9] (
	.A(\gen_per[5].gen_cmp.cmp_inst|cmp_hyst2~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[5].gen_cmp.cmp_inst|cmp_ipsel2 [1]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|prdata~5_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [9]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .mask = 16'hE200;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N26
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[4]~1 (
// Location: FF_X59_Y3_N26
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[4] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[4] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|dac_din [4]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[4]~1_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [4]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .mask = 16'hC000;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N28
// alta_lcell_comb \apb_prdata[2]~9 (
alta_slice \apb_prdata[2]~9 (
	.A(pr_select[3]),
	.B(\gen_per[2].gen_adc.adc_inst|prdata [2]),
	.C(pr_select[2]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[2]~9_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[2]~9 .mask = 16'hEAC0;
defparam \apb_prdata[2]~9 .mode = "logic";
defparam \apb_prdata[2]~9 .modeMux = 1'b0;
defparam \apb_prdata[2]~9 .FeedbackMux = 1'b0;
defparam \apb_prdata[2]~9 .ShiftMux = 1'b0;
defparam \apb_prdata[2]~9 .BypassEn = 1'b0;
defparam \apb_prdata[2]~9 .CarryEnb = 1'b1;
defparam \apb_prdata[2]~9 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[2]~9 .SyncResetMux = 2'bxx;
defparam \apb_prdata[2]~9 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y3_N30
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[1] (
// Location: LCCOMB_X59_Y3_N30
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|prdata~1 (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[1] (
	.A(\gen_per[4].gen_dac.dac_inst|dac_din [1]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|ctrl_dac_bufen~q ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|prdata~1_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [1]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .mask = 16'h88C0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N4
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|chnl_read[4]~0 (
// Location: FF_X59_Y3_N4
// alta_lcell_ff \gen_per[5].gen_cmp.cmp_inst|prdata[4] (
alta_slice \gen_per[5].gen_cmp.cmp_inst|prdata[4] (
	.A(vcc),
	.B(\gen_per[5].gen_cmp.cmp_inst|cmp_imsel1 [0]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[5].gen_cmp.cmp_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|chnl_read[4]~0_combout ),
	.Cout(),
	.Q(\gen_per[5].gen_cmp.cmp_inst|prdata [4]));
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .mask = 16'hC000;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N6
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[8]~5 (
// Location: FF_X59_Y3_N6
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[8] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[8] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|dac_din [8]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[8]~5_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [8]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .mask = 16'hC000;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y3_N8
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|data_read[5]~2 (
// Location: FF_X59_Y3_N8
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[5] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[5] (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|dac_din [5]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|data_read[5]~2_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [5]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .mask = 16'hC000;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[5] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y3_N0
alta_clkenctrl clken_ctrl_X59_Y3_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[5].gen_cmp.cmp_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[5].gen_cmp.cmp_inst|always2~2_combout_X59_Y3_SIG_SIG ));
defparam clken_ctrl_X59_Y3_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y3_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y3_N0
alta_asyncctrl asyncreset_ctrl_X59_Y3_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y3_INV ));
defparam asyncreset_ctrl_X59_Y3_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y3_N1
alta_clkenctrl clken_ctrl_X59_Y3_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y3_SIG_SIG ));
defparam clken_ctrl_X59_Y3_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y3_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X59_Y4_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[30]~16 (
// Location: FF_X59_Y4_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[30] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[30] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [30]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[30]~16_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [30]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .mask = 16'h5000;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[30] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N10
// alta_lcell_comb \ShiftLeft0~5 (
alta_slice \ShiftLeft0~5 (
	.A(\ahb2apb_inst|paddr [14]),
	.B(\ahb2apb_inst|paddr [15]),
	.C(\ahb2apb_inst|paddr [12]),
	.D(\ahb2apb_inst|paddr [13]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ShiftLeft0~5_combout ),
	.Cout(),
	.Q());
defparam \ShiftLeft0~5 .mask = 16'h0001;
defparam \ShiftLeft0~5 .mode = "logic";
defparam \ShiftLeft0~5 .modeMux = 1'b0;
defparam \ShiftLeft0~5 .FeedbackMux = 1'b0;
defparam \ShiftLeft0~5 .ShiftMux = 1'b0;
defparam \ShiftLeft0~5 .BypassEn = 1'b0;
defparam \ShiftLeft0~5 .CarryEnb = 1'b1;
defparam \ShiftLeft0~5 .AsyncResetMux = 2'bxx;
defparam \ShiftLeft0~5 .SyncResetMux = 2'bxx;
defparam \ShiftLeft0~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N12
// alta_lcell_comb \gen_per[5].gen_cmp.cmp_inst|always2~2 (
alta_slice \gen_per[5].gen_cmp.cmp_inst|always2~2 (
	.A(\ShiftLeft0~2_combout ),
	.B(\ahb2apb_inst|pwrite~q ),
	.C(\ahb2apb_inst|penable~q ),
	.D(\ahb2apb_inst|psel~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[5].gen_cmp.cmp_inst|always2~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .mask = 16'h0200;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .mode = "logic";
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .modeMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .FeedbackMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .ShiftMux = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .BypassEn = 1'b0;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .CarryEnb = 1'b1;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .SyncResetMux = 2'bxx;
defparam \gen_per[5].gen_cmp.cmp_inst|always2~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N14
// alta_lcell_comb \apb_prdata~62 (
alta_slice \apb_prdata~62 (
	.A(pr_select[3]),
	.B(\gen_per[2].gen_adc.adc_inst|prdata [21]),
	.C(pr_select[2]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [21]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~62_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~62 .mask = 16'hEAC0;
defparam \apb_prdata~62 .mode = "logic";
defparam \apb_prdata~62 .modeMux = 1'b0;
defparam \apb_prdata~62 .FeedbackMux = 1'b0;
defparam \apb_prdata~62 .ShiftMux = 1'b0;
defparam \apb_prdata~62 .BypassEn = 1'b0;
defparam \apb_prdata~62 .CarryEnb = 1'b1;
defparam \apb_prdata~62 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~62 .SyncResetMux = 2'bxx;
defparam \apb_prdata~62 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N16
// alta_lcell_comb \apb_prdata[1]~5 (
alta_slice \apb_prdata[1]~5 (
	.A(pr_select[3]),
	.B(\gen_per[2].gen_adc.adc_inst|prdata [1]),
	.C(pr_select[2]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[1]~5_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[1]~5 .mask = 16'hEAC0;
defparam \apb_prdata[1]~5 .mode = "logic";
defparam \apb_prdata[1]~5 .modeMux = 1'b0;
defparam \apb_prdata[1]~5 .FeedbackMux = 1'b0;
defparam \apb_prdata[1]~5 .ShiftMux = 1'b0;
defparam \apb_prdata[1]~5 .BypassEn = 1'b0;
defparam \apb_prdata[1]~5 .CarryEnb = 1'b1;
defparam \apb_prdata[1]~5 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[1]~5 .SyncResetMux = 2'bxx;
defparam \apb_prdata[1]~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N18
// alta_lcell_comb \ShiftLeft0~1 (
// Location: FF_X59_Y4_N18
// alta_lcell_ff \ahb2apb_inst|paddr[15] (
alta_slice \ahb2apb_inst|paddr[15] (
	.A(\ahb2apb_inst|paddr [14]),
	.B(\ahb2apb_inst|paddr [12]),
	.C(\ahb2apb_inst|haddr [15]),
	.D(\ahb2apb_inst|paddr [13]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [15]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(SyncReset_X59_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y4_VCC),
	.LutOut(\ShiftLeft0~1_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [15]));
defparam \ahb2apb_inst|paddr[15] .mask = 16'h0400;
defparam \ahb2apb_inst|paddr[15] .mode = "logic";
defparam \ahb2apb_inst|paddr[15] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[15] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[15] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[15] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[15] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[15] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[15] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[15] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y4_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[16]~2 (
// Location: FF_X59_Y4_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[16] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[16] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [0]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [16]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[16]~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [16]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .mask = 16'h5000;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[16] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N20
// alta_lcell_comb \ShiftLeft0~3 (
alta_slice \ShiftLeft0~3 (
	.A(\ahb2apb_inst|paddr [14]),
	.B(\ahb2apb_inst|paddr [15]),
	.C(\ahb2apb_inst|paddr [12]),
	.D(\ahb2apb_inst|paddr [13]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ShiftLeft0~3_combout ),
	.Cout(),
	.Q());
defparam \ShiftLeft0~3 .mask = 16'h0100;
defparam \ShiftLeft0~3 .mode = "logic";
defparam \ShiftLeft0~3 .modeMux = 1'b0;
defparam \ShiftLeft0~3 .FeedbackMux = 1'b0;
defparam \ShiftLeft0~3 .ShiftMux = 1'b0;
defparam \ShiftLeft0~3 .BypassEn = 1'b0;
defparam \ShiftLeft0~3 .CarryEnb = 1'b1;
defparam \ShiftLeft0~3 .AsyncResetMux = 2'bxx;
defparam \ShiftLeft0~3 .SyncResetMux = 2'bxx;
defparam \ShiftLeft0~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[26]~12 (
// Location: FF_X59_Y4_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[26] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[26] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [26]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[26]~12_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [26]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .mask = 16'h4400;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[26] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[25]~11 (
// Location: FF_X59_Y4_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[25] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[25] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [25]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[25]~11_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [25]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .mask = 16'h5000;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[25] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N26
// alta_lcell_comb \ShiftLeft0~4_Duplicate (
alta_slice \ShiftLeft0~4_Duplicate (
	.A(\ahb2apb_inst|paddr [14]),
	.B(\ahb2apb_inst|paddr [15]),
	.C(\ahb2apb_inst|paddr [12]),
	.D(\ahb2apb_inst|paddr [13]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ShiftLeft0~4_Duplicate_7 ),
	.Cout(),
	.Q());
defparam \ShiftLeft0~4_Duplicate .mask = 16'h0010;
defparam \ShiftLeft0~4_Duplicate .mode = "logic";
defparam \ShiftLeft0~4_Duplicate .modeMux = 1'b0;
defparam \ShiftLeft0~4_Duplicate .FeedbackMux = 1'b0;
defparam \ShiftLeft0~4_Duplicate .ShiftMux = 1'b0;
defparam \ShiftLeft0~4_Duplicate .BypassEn = 1'b0;
defparam \ShiftLeft0~4_Duplicate .CarryEnb = 1'b1;
defparam \ShiftLeft0~4_Duplicate .AsyncResetMux = 2'bxx;
defparam \ShiftLeft0~4_Duplicate .SyncResetMux = 2'bxx;
defparam \ShiftLeft0~4_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N28
// alta_lcell_comb \ShiftLeft0~2 (
// Location: FF_X59_Y4_N28
// alta_lcell_ff \ahb2apb_inst|paddr[13] (
alta_slice \ahb2apb_inst|paddr[13] (
	.A(\ahb2apb_inst|paddr [14]),
	.B(\ahb2apb_inst|paddr [12]),
	.C(\ahb2apb_inst|haddr [13]),
	.D(\ahb2apb_inst|paddr [15]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [13]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(SyncReset_X59_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y4_VCC),
	.LutOut(\ShiftLeft0~2_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [13]));
defparam \ahb2apb_inst|paddr[13] .mask = 16'h0008;
defparam \ahb2apb_inst|paddr[13] .mode = "logic";
defparam \ahb2apb_inst|paddr[13] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[13] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[13] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[13] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[13] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[13] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[13] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[13] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y4_N30
// alta_lcell_comb \ShiftLeft0~0 (
// Location: FF_X59_Y4_N30
// alta_lcell_ff \ahb2apb_inst|paddr[14] (
alta_slice \ahb2apb_inst|paddr[14] (
	.A(\ahb2apb_inst|paddr [12]),
	.B(\ahb2apb_inst|paddr [13]),
	.C(\ahb2apb_inst|haddr [14]),
	.D(\ahb2apb_inst|paddr [15]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [14]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(SyncReset_X59_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y4_VCC),
	.LutOut(\ShiftLeft0~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [14]));
defparam \ahb2apb_inst|paddr[14] .mask = 16'h0010;
defparam \ahb2apb_inst|paddr[14] .mode = "logic";
defparam \ahb2apb_inst|paddr[14] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[14] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[14] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[14] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[14] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[14] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[14] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[14] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y4_N4
// alta_lcell_comb \apb_prdata~46 (
alta_slice \apb_prdata~46 (
	.A(pr_select[1]),
	.B(\gen_per[1].gen_adc.adc_inst|prdata [16]),
	.C(pr_select[0]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [16]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~46_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~46 .mask = 16'hF888;
defparam \apb_prdata~46 .mode = "logic";
defparam \apb_prdata~46 .modeMux = 1'b0;
defparam \apb_prdata~46 .FeedbackMux = 1'b0;
defparam \apb_prdata~46 .ShiftMux = 1'b0;
defparam \apb_prdata~46 .BypassEn = 1'b0;
defparam \apb_prdata~46 .CarryEnb = 1'b1;
defparam \apb_prdata~46 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~46 .SyncResetMux = 2'bxx;
defparam \apb_prdata~46 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always0~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|always0~2 (
	.A(vcc),
	.B(\ahb2apb_inst|pwrite~q ),
	.C(\ahb2apb_inst|penable~q ),
	.D(\ahb2apb_inst|psel~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .mask = 16'hC000;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always0~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y4_N8
// alta_lcell_comb \ShiftLeft0~4 (
// Location: FF_X59_Y4_N8
// alta_lcell_ff \ahb2apb_inst|paddr[12] (
alta_slice \ahb2apb_inst|paddr[12] (
	.A(\ahb2apb_inst|paddr [14]),
	.B(\ahb2apb_inst|paddr [15]),
	.C(\ahb2apb_inst|haddr [12]),
	.D(\ahb2apb_inst|paddr [13]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [12]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X59_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ),
	.SyncReset(SyncReset_X59_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y4_VCC),
	.LutOut(\ShiftLeft0~4_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [12]));
defparam \ahb2apb_inst|paddr[12] .mask = 16'h0010;
defparam \ahb2apb_inst|paddr[12] .mode = "logic";
defparam \ahb2apb_inst|paddr[12] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[12] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[12] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[12] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[12] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[12] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[12] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[12] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X59_Y4_N0
alta_clkenctrl clken_ctrl_X59_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X59_Y4_SIG_SIG ));
defparam clken_ctrl_X59_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y4_N0
alta_asyncctrl asyncreset_ctrl_X59_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y4_INV ));
defparam asyncreset_ctrl_X59_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y4_N1
alta_clkenctrl clken_ctrl_X59_Y4_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|paddr[6]~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X59_Y4_SIG_SIG ));
defparam clken_ctrl_X59_Y4_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y4_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y4_N0
alta_syncctrl syncreset_ctrl_X59_Y4(.Din(), .Dout(SyncReset_X59_Y4_GND));
defparam syncreset_ctrl_X59_Y4.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y4_N1
alta_syncctrl syncload_ctrl_X59_Y4(.Din(), .Dout(SyncLoad_X59_Y4_VCC));
defparam syncload_ctrl_X59_Y4.SyncCtrlMux = 2'b01;
// Location: FF_X59_Y5_N0
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_dac_en (
// Location: LCCOMB_X59_Y5_N0
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_dac_en~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_dac_en (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_dac_en~q ));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_dac_en .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y5_N10
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[23]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [7]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[7] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y5_N12
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~4 (
alta_slice \gen_per[4].gen_dac.dac_inst|Equal2~4 (
	.A(\gen_per[4].gen_dac.dac_inst|Equal2~2_combout ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal2~3_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal2~1_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal2~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .mask = 16'h8000;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal2~4 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y5_N14
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] (
// Location: LCCOMB_X59_Y5_N14
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1]~feeder (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[17]~input0 ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [1]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .mask = 16'hFF00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N16
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~2 (
// Location: FF_X59_Y5_N16
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [5]),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [5]),
	.C(\mem_ahb_hwdata[20]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [4]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~2_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [4]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .mask = 16'h9009;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[4] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y5_N18
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[21]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [5]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[5] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y5_N2
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|always0~0 (
alta_slice \gen_per[4].gen_dac.dac_inst|always0~0 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|always0~2_combout ),
	.C(\ShiftLeft0~0_combout ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|always0~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .mask = 16'h4000;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always0~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N20
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[17]~1 (
// Location: FF_X59_Y5_N20
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[17] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[17] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [1]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [17]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[17]~1_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [17]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .mask = 16'h4400;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[17] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[23]~7 (
// Location: FF_X59_Y5_N22
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[23] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[23] (
	.A(vcc),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [7]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [23]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[23]~7_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [23]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .mask = 16'h0C00;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[23] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N24
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[21]~5 (
// Location: FF_X59_Y5_N24
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[21] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[21] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [5]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [21]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[21]~5_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [21]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .mask = 16'h4400;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[21] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N26
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[16]~0 (
// Location: FF_X59_Y5_N26
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[16] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[16] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [0]),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [16]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[16]~0_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [16]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .mask = 16'h0A00;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[16] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N28
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~0 (
// Location: FF_X59_Y5_N28
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] (
	.A(\gen_per[4].gen_dac.dac_inst|sclk_counter [0]),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [1]),
	.C(\mem_ahb_hwdata[16]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [1]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~0_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [0]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .mask = 16'h8421;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y5_N30
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|ctrl_read[18]~2 (
// Location: FF_X59_Y5_N30
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|prdata[18] (
alta_slice \gen_per[4].gen_dac.dac_inst|prdata[18] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [2]),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|prdata [18]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|ctrl_read[18]~2_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|prdata [18]));
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .mask = 16'h0A00;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|prdata[18] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y5_N4
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~1 (
// Location: FF_X59_Y5_N4
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [3]),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [2]),
	.C(\mem_ahb_hwdata[18]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [3]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~1_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [2]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .mask = 16'h8241;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[2] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y5_N6
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[19]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [3]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .mask = 16'hFFFF;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .mode = "ripple";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .modeMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y5_N8
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal2~3 (
// Location: FF_X59_Y5_N8
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] (
alta_slice \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] (
	.A(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [7]),
	.B(\gen_per[4].gen_dac.dac_inst|sclk_counter [7]),
	.C(\mem_ahb_hwdata[22]~input0 ),
	.D(\gen_per[4].gen_dac.dac_inst|sclk_counter [6]),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ),
	.SyncReset(SyncReset_X59_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y5_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal2~3_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|ctrl_sclk_div [6]));
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .mask = 16'h9009;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .BypassEn = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .SyncResetMux = 2'b00;
defparam \gen_per[4].gen_dac.dac_inst|ctrl_sclk_div[6] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X59_Y5_N0
alta_clkenctrl clken_ctrl_X59_Y5_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always0~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always0~0_combout_X59_Y5_SIG_SIG ));
defparam clken_ctrl_X59_Y5_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y5_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y5_N0
alta_asyncctrl asyncreset_ctrl_X59_Y5_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y5_INV ));
defparam asyncreset_ctrl_X59_Y5_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y5_N1
alta_clkenctrl clken_ctrl_X59_Y5_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[4].gen_dac.dac_inst|always2~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[4].gen_dac.dac_inst|always2~2_combout_X59_Y5_SIG_SIG ));
defparam clken_ctrl_X59_Y5_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y5_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y5_N0
alta_syncctrl syncreset_ctrl_X59_Y5(.Din(), .Dout(SyncReset_X59_Y5_GND));
defparam syncreset_ctrl_X59_Y5.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y5_N1
alta_syncctrl syncload_ctrl_X59_Y5(.Din(), .Dout(SyncLoad_X59_Y5_VCC));
defparam syncload_ctrl_X59_Y5.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X59_Y6_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_rising (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_rising (
	.A(\gen_per[0].gen_adc.adc_inst|Equal22~9_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|sclk~q ),
	.C(\gen_per[0].gen_adc.adc_inst|sclk_en~combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_rising~combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .mask = 16'h0200;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk_rising .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y6_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|adc_state[0] (
// Location: LCCOMB_X59_Y6_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_state[0]~4 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_state[0] (
	.A(\gen_per[0].gen_adc.adc_inst|adc_state [0]),
	.B(\gen_per[0].gen_adc.adc_inst|sclk_rising~combout ),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|adc_state [0]),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always2~0_combout__SyncReset_X59_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_state[0]~4_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|adc_state[0]~5 ),
	.Q(\gen_per[0].gen_adc.adc_inst|adc_state [0]));
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .mask = 16'h6688;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[0] .SyncLoadMux = 2'b00;
// Location: FF_X59_Y6_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|adc_state[1] (
// Location: LCCOMB_X59_Y6_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_state[1]~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_state[1] (
	.A(\gen_per[0].gen_adc.adc_inst|adc_state [1]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|adc_state[0]~5 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|adc_state [1]),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always2~0_combout__SyncReset_X59_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_state[1]~6_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|adc_state[1]~7 ),
	.Q(\gen_per[0].gen_adc.adc_inst|adc_state [1]));
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .mask = 16'h5A5F;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[1] .SyncLoadMux = 2'b00;
// Location: FF_X59_Y6_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|adc_state[2] (
// Location: LCCOMB_X59_Y6_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_state[2]~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_state[2] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|adc_state [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[0].gen_adc.adc_inst|adc_state[1]~7 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|adc_state [2]),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always2~0_combout__SyncReset_X59_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_state[2]~8_combout ),
	.Cout(\gen_per[0].gen_adc.adc_inst|adc_state[2]~9 ),
	.Q(\gen_per[0].gen_adc.adc_inst|adc_state [2]));
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .mask = 16'hC30C;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .CarryEnb = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[2] .SyncLoadMux = 2'b00;
// Location: FF_X59_Y6_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|adc_state[3] (
// Location: LCCOMB_X59_Y6_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_state[3]~10 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_state[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_state [3]),
	.Cin(\gen_per[0].gen_adc.adc_inst|adc_state[2]~9 ),
	.Qin(\gen_per[0].gen_adc.adc_inst|adc_state [3]),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ),
	.SyncReset(\gen_per[0].gen_adc.adc_inst|always2~0_combout__SyncReset_X59_Y6_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y6_GND),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_state[3]~10_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|adc_state [3]));
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .mask = 16'h0FF0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .SyncResetMux = 2'b10;
defparam \gen_per[0].gen_adc.adc_inst|adc_state[3] .SyncLoadMux = 2'b00;
// Location: LCCOMB_X59_Y6_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal22~10 (
alta_slice \gen_per[0].gen_adc.adc_inst|Equal22~10 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|Equal22~9_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal22~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .mask = 16'hF000;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal22~10 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y6_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|sclk (
// Location: LCCOMB_X59_Y6_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk (
	.A(\gen_per[0].gen_adc.adc_inst|sclk_en~combout ),
	.B(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|Equal22~10_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|sclk~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|sclk~q ));
defparam \gen_per[0].gen_adc.adc_inst|sclk .mask = 16'h84C0;
defparam \gen_per[0].gen_adc.adc_inst|sclk .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|sclk .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|sclk .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y6_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|dma_reg (
// Location: LCCOMB_X59_Y6_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|dma_reg~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|dma_reg (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|dma_reg~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|dma_reg~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|dma_reg~1_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|dma_reg~q ));
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .mask = 16'hC0C0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|dma_reg~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|dma_reg~0 (
	.A(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.B(\gen_per[0].gen_adc.adc_inst|adc_inst.eoc ),
	.C(\ext_dma_DMACCLR[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|dma_reg~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|dma_reg~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .mask = 16'h0F01;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|dma_reg~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 (
	.A(\gen_per[0].gen_adc.adc_inst|adc_state [1]),
	.B(\gen_per[0].gen_adc.adc_inst|adc_state [3]),
	.C(\gen_per[0].gen_adc.adc_inst|adc_state [2]),
	.D(\gen_per[0].gen_adc.adc_inst|adc_state [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_seq_next~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .mask = 16'h0010;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 (
	.A(\gen_per[0].gen_adc.adc_inst|comb~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|adc_state [3]),
	.C(\gen_per[0].gen_adc.adc_inst|sclk_en~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .mask = 16'h0BFF;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk_counter[14]~21 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always2~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always2~0 (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always2~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .mask = 16'hFF33;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always2~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|adc_seq_next~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|sclk~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_seq_next~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .mask = 16'h00F0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_seq_next~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|comb~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|comb~0 (
	.A(\ext_dma_DMACCLR[0]~input0 ),
	.B(\gen_per[0].gen_adc.adc_inst|dma_reg~q ),
	.C(\gen_per[0].gen_adc.adc_inst|adc_state [2]),
	.D(\gen_per[0].gen_adc.adc_inst|adc_state [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|comb~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .mask = 16'h111F;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|comb~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y6_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_en (
alta_slice \gen_per[0].gen_adc.adc_inst|sclk_en (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|adc_state [3]),
	.C(\gen_per[0].gen_adc.adc_inst|sclk_en~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|comb~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_en~combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .mask = 16'hF0FC;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|sclk_en .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y6_N0
alta_clkenctrl clken_ctrl_X59_Y6_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X59_Y6_SIG_VCC ));
defparam clken_ctrl_X59_Y6_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y6_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X59_Y6_N0
alta_asyncctrl asyncreset_ctrl_X59_Y6_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y6_INV ));
defparam asyncreset_ctrl_X59_Y6_N0.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X59_Y6_N0
alta_syncctrl syncreset_ctrl_X59_Y6(.Din(\gen_per[0].gen_adc.adc_inst|always2~0_combout ), .Dout(\gen_per[0].gen_adc.adc_inst|always2~0_combout__SyncReset_X59_Y6_SIG ));
defparam syncreset_ctrl_X59_Y6.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X59_Y6_N1
alta_syncctrl syncload_ctrl_X59_Y6(.Din(), .Dout(SyncLoad_X59_Y6_GND));
defparam syncload_ctrl_X59_Y6.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X59_Y7_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always19~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|always19~0 (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~12_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always19~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .mask = 16'hA000;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always19~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~15 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~15 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~15_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .mask = 16'h8000;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~15 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y7_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(SyncReset_X59_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[13][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y7_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[4]~47_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~48_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~48 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal20~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|Equal20~0 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal20~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .mask = 16'h8000;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~0 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y7_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] (
// Location: LCCOMB_X59_Y7_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~5 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .mask = 16'h0400;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .mask = 16'hBA98;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~10 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y7_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(SyncReset_X59_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[13][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][2] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y7_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] (
// Location: LCCOMB_X59_Y7_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always21~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always21~0 (
// Location: FF_X59_Y7_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~15_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always21~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(SyncReset_X59_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always21~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[15][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][0] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y7_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] (
// Location: LCCOMB_X59_Y7_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always21~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal20~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|Equal20~1 (
	.A(\ahb2apb_inst|paddr [6]),
	.B(\ahb2apb_inst|paddr [7]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .mask = 16'h1000;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal20~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y7_N4
// alta_lcell_comb \apb_prdata[6]~24 (
alta_slice \apb_prdata[6]~24 (
	.A(pr_select[3]),
	.B(pr_select[2]),
	.C(\gen_per[3].gen_dac.dac_inst|prdata [6]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [6]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[6]~24_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[6]~24 .mask = 16'hECA0;
defparam \apb_prdata[6]~24 .mode = "logic";
defparam \apb_prdata[6]~24 .modeMux = 1'b0;
defparam \apb_prdata[6]~24 .FeedbackMux = 1'b0;
defparam \apb_prdata[6]~24 .ShiftMux = 1'b0;
defparam \apb_prdata[6]~24 .BypassEn = 1'b0;
defparam \apb_prdata[6]~24 .CarryEnb = 1'b1;
defparam \apb_prdata[6]~24 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[6]~24 .SyncResetMux = 2'bxx;
defparam \apb_prdata[6]~24 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y7_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] (
// Location: LCCOMB_X59_Y7_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always21~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][4] .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y7_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always21~0_combout_X59_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ),
	.SyncReset(SyncReset_X59_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[15][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[15][2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X59_Y7_N0
alta_clkenctrl clken_ctrl_X59_Y7_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always19~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X59_Y7_SIG_SIG ));
defparam clken_ctrl_X59_Y7_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y7_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y7_N0
alta_asyncctrl asyncreset_ctrl_X59_Y7_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y7_INV ));
defparam asyncreset_ctrl_X59_Y7_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y7_N1
alta_clkenctrl clken_ctrl_X59_Y7_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always21~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always21~0_combout_X59_Y7_SIG_SIG ));
defparam clken_ctrl_X59_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y7_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y7_N0
alta_syncctrl syncreset_ctrl_X59_Y7(.Din(), .Dout(SyncReset_X59_Y7_GND));
defparam syncreset_ctrl_X59_Y7.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y7_N1
alta_syncctrl syncload_ctrl_X59_Y7(.Din(), .Dout(SyncLoad_X59_Y7_VCC));
defparam syncload_ctrl_X59_Y7.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X59_Y8_N0
// alta_lcell_comb \apb_prdata[0]~0 (
alta_slice \apb_prdata[0]~0 (
	.A(pr_select[1]),
	.B(pr_select[0]),
	.C(\gen_per[1].gen_adc.adc_inst|prdata [0]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[0]~0_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[0]~0 .mask = 16'hECA0;
defparam \apb_prdata[0]~0 .mode = "logic";
defparam \apb_prdata[0]~0 .modeMux = 1'b0;
defparam \apb_prdata[0]~0 .FeedbackMux = 1'b0;
defparam \apb_prdata[0]~0 .ShiftMux = 1'b0;
defparam \apb_prdata[0]~0 .BypassEn = 1'b0;
defparam \apb_prdata[0]~0 .CarryEnb = 1'b1;
defparam \apb_prdata[0]~0 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[0]~0 .SyncResetMux = 2'bxx;
defparam \apb_prdata[0]~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata~3 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~q ),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .mask = 16'hD800;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N12
// alta_lcell_comb \ahb2apb_inst|Selector0~0 (
// Location: FF_X59_Y8_N12
// alta_lcell_ff \ahb2apb_inst|apbState.apbIdle (
alta_slice \ahb2apb_inst|apbState.apbIdle (
	.A(vcc),
	.B(\ahb2apb_inst|pvalid~q ),
	.C(vcc),
	.D(\ahb2apb_inst|apbState.apbSetup~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|apbState.apbIdle~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|Selector0~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|apbState.apbIdle~q ));
defparam \ahb2apb_inst|apbState.apbIdle .mask = 16'hFFCC;
defparam \ahb2apb_inst|apbState.apbIdle .mode = "logic";
defparam \ahb2apb_inst|apbState.apbIdle .modeMux = 1'b0;
defparam \ahb2apb_inst|apbState.apbIdle .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|apbState.apbIdle .ShiftMux = 1'b0;
defparam \ahb2apb_inst|apbState.apbIdle .BypassEn = 1'b0;
defparam \ahb2apb_inst|apbState.apbIdle .CarryEnb = 1'b1;
defparam \ahb2apb_inst|apbState.apbIdle .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|apbState.apbIdle .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|apbState.apbIdle .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y8_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_last (
// Location: LCCOMB_X59_Y8_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_last~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_last (
	.A(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.B(\gen_per[0].gen_adc.adc_inst|adc_seq_next~combout ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|seq_last~2_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_last~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_last~3_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_last~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_last .mask = 16'hDC50;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_last .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_last .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N16
// alta_lcell_comb \ahb2apb_inst|paddr[6]~0 (
// Location: FF_X59_Y8_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont (
	.A(vcc),
	.B(\ahb2apb_inst|pvalid~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\ahb2apb_inst|apbState.apbSetup~q ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X59_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(SyncReset_X59_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y8_VCC),
	.LutOut(\ahb2apb_inst|paddr[6]~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_adc_cont~q ));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .mask = 16'h00CC;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_cont .SyncLoadMux = 2'b01;
// Location: FF_X59_Y8_N18
// alta_lcell_ff \ahb2apb_inst|apbState.apbSetup (
// Location: LCCOMB_X59_Y8_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|sclk_en~0 (
alta_slice \ahb2apb_inst|apbState.apbSetup (
	.A(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~q ),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ),
	.C(\ahb2apb_inst|paddr[6]~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|apbState.apbSetup~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(SyncReset_X59_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|sclk_en~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|apbState.apbSetup~q ));
defparam \ahb2apb_inst|apbState.apbSetup .mask = 16'h33BB;
defparam \ahb2apb_inst|apbState.apbSetup .mode = "logic";
defparam \ahb2apb_inst|apbState.apbSetup .modeMux = 1'b0;
defparam \ahb2apb_inst|apbState.apbSetup .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|apbState.apbSetup .ShiftMux = 1'b0;
defparam \ahb2apb_inst|apbState.apbSetup .BypassEn = 1'b1;
defparam \ahb2apb_inst|apbState.apbSetup .CarryEnb = 1'b1;
defparam \ahb2apb_inst|apbState.apbSetup .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|apbState.apbSetup .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|apbState.apbSetup .SyncLoadMux = 2'b01;
// Location: FF_X59_Y8_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_adc_start (
// Location: LCCOMB_X59_Y8_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_adc_start~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_adc_start (
	.A(\gen_per[0].gen_adc.adc_inst|always0~2_combout ),
	.B(\mem_ahb_hwdata[0]~input0 ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_en~0_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .mask = 16'hF8A8;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_start .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|adc_en~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|adc_en~0 (
	.A(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_last~q ),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|adc_en~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .mask = 16'h0F07;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|adc_en~0 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y8_N22
// alta_lcell_ff \ahb2apb_inst|psel (
// Location: LCCOMB_X59_Y8_N22
// alta_lcell_comb \ahb2apb_inst|psel~0 (
alta_slice \ahb2apb_inst|psel (
	.A(\ahb2apb_inst|apbState.apbIdle~q ),
	.B(\ahb2apb_inst|pvalid~q ),
	.C(vcc),
	.D(\ahb2apb_inst|apbState.apbSetup~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|psel~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|psel~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|psel~q ));
defparam \ahb2apb_inst|psel .mask = 16'hF4DC;
defparam \ahb2apb_inst|psel .mode = "logic";
defparam \ahb2apb_inst|psel .modeMux = 1'b0;
defparam \ahb2apb_inst|psel .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|psel .ShiftMux = 1'b0;
defparam \ahb2apb_inst|psel .BypassEn = 1'b0;
defparam \ahb2apb_inst|psel .CarryEnb = 1'b1;
defparam \ahb2apb_inst|psel .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|psel .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|psel .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always0~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|always0~3 (
	.A(\ahb2apb_inst|psel~q ),
	.B(\ahb2apb_inst|pwrite~q ),
	.C(\ahb2apb_inst|penable~q ),
	.D(\ShiftLeft0~4_Duplicate_7 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .mask = 16'h8000;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always0~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always24~2 (
alta_slice \gen_per[0].gen_adc.adc_inst|always24~2 (
	.A(\ahb2apb_inst|psel~q ),
	.B(\ahb2apb_inst|penable~q ),
	.C(\ahb2apb_inst|pwrite~q ),
	.D(\ShiftLeft0~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always24~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .mask = 16'h0200;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always24~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 (
	.A(\gen_per[0].gen_adc.adc_inst|apb_eoc~q ),
	.B(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_last~q ),
	.D(\gen_per[0].gen_adc.adc_inst|always4~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .mask = 16'h00EC;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always5~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always5~0 (
	.A(vcc),
	.B(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always5~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .mask = 16'hCC00;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always5~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N4
// alta_lcell_comb \ahb2apb_inst|Selector25~0 (
// Location: FF_X59_Y8_N4
// alta_lcell_ff \ahb2apb_inst|penable (
alta_slice \ahb2apb_inst|penable (
	.A(vcc),
	.B(\ahb2apb_inst|apbState.apbSetup~q ),
	.C(vcc),
	.D(\ahb2apb_inst|apbState.apbIdle~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|penable~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|Selector25~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|penable~q ));
defparam \ahb2apb_inst|penable .mask = 16'hCCFC;
defparam \ahb2apb_inst|penable .mode = "logic";
defparam \ahb2apb_inst|penable .modeMux = 1'b0;
defparam \ahb2apb_inst|penable .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|penable .ShiftMux = 1'b0;
defparam \ahb2apb_inst|penable .BypassEn = 1'b0;
defparam \ahb2apb_inst|penable .CarryEnb = 1'b1;
defparam \ahb2apb_inst|penable .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|penable .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|penable .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y8_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always0~2 (
// Location: FF_X59_Y8_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X59_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(SyncReset_X59_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always0~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen~q ));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .mask = 16'h4400;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen .SyncLoadMux = 2'b01;
// Location: FF_X59_Y8_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|stat_adc_eoc (
// Location: LCCOMB_X59_Y8_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|stat_adc_eoc~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|stat_adc_eoc (
	.A(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~0_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~q ),
	.Clk(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~1_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|stat_adc_eoc~q ));
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .mask = 16'hF700;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|stat_adc_eoc .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y8_N0
alta_clkenctrl clken_ctrl_X59_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X59_Y8_SIG_VCC ));
defparam clken_ctrl_X59_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y8_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X59_Y8_N0
alta_asyncctrl asyncreset_ctrl_X59_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y8_INV ));
defparam asyncreset_ctrl_X59_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y8_N1
alta_clkenctrl clken_ctrl_X59_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always0~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always0~2_combout_X59_Y8_SIG_SIG ));
defparam clken_ctrl_X59_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y8_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y8_N0
alta_syncctrl syncreset_ctrl_X59_Y8(.Din(), .Dout(SyncReset_X59_Y8_GND));
defparam syncreset_ctrl_X59_Y8.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y8_N1
alta_syncctrl syncload_ctrl_X59_Y8(.Din(), .Dout(SyncLoad_X59_Y8_VCC));
defparam syncload_ctrl_X59_Y8.SyncCtrlMux = 2'b01;
// Location: FF_X59_Y9_N0
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(SyncReset_X59_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[8][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][4] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y9_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] (
// Location: LCCOMB_X59_Y9_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always16~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always23~0 (
// Location: FF_X59_Y9_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_last~q ),
	.B(vcc),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(SyncReset_X59_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always23~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[8][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .mask = 16'hAAFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y9_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~2 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~2 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .mask = 16'hF0AC;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always16~0 (
// Location: FF_X59_Y9_N16
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_7 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always16~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(SyncReset_X59_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y9_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always16~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[10][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X59_Y9_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 (
alta_slice \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 (
	.A(\ahb2apb_inst|penable~q ),
	.B(\ahb2apb_inst|psel~q ),
	.C(\ahb2apb_inst|pwrite~q ),
	.D(\ShiftLeft0~4_Duplicate_7 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_7 ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .mask = 16'h8000;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux0~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux0~0 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux0~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .mask = 16'hFA0C;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux0~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always14~0 (
// Location: FF_X59_Y9_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~2_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_7 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(SyncReset_X59_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y9_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always14~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[8][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .mask = 16'h8800;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][1] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y9_N22
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always16~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(SyncReset_X59_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X59_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[10][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][4] .SyncLoadMux = 2'b01;
// Location: FF_X59_Y9_N24
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] (
// Location: LCCOMB_X59_Y9_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[8][2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~30_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .mask = 16'hE3E0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~30 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~3 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux2~3 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux2~2_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .mask = 16'hCAF0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux2~3 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y9_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] (
// Location: LCCOMB_X59_Y9_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always16~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[10][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_read[3]~30_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~31_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .mask = 16'hDA8A;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~31 .SyncLoadMux = 2'bxx;
// Location: FF_X59_Y9_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] (
// Location: LCCOMB_X59_Y9_N6
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always16~0_combout_X59_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[10][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[10][2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X59_Y9_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always6~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always6~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~10_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_Duplicate_7 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always6~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .mask = 16'hC000;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always6~0 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X59_Y9_N0
alta_clkenctrl clken_ctrl_X59_Y9_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always14~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always14~0_combout_X59_Y9_SIG_SIG ));
defparam clken_ctrl_X59_Y9_N0.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y9_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X59_Y9_N0
alta_asyncctrl asyncreset_ctrl_X59_Y9_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X59_Y9_INV ));
defparam asyncreset_ctrl_X59_Y9_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X59_Y9_N1
alta_clkenctrl clken_ctrl_X59_Y9_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always16~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always16~0_combout_X59_Y9_SIG_SIG ));
defparam clken_ctrl_X59_Y9_N1.ClkMux = 2'b10;
defparam clken_ctrl_X59_Y9_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X59_Y9_N0
alta_syncctrl syncreset_ctrl_X59_Y9(.Din(), .Dout(SyncReset_X59_Y9_GND));
defparam syncreset_ctrl_X59_Y9.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X59_Y9_N1
alta_syncctrl syncload_ctrl_X59_Y9(.Din(), .Dout(SyncLoad_X59_Y9_VCC));
defparam syncload_ctrl_X59_Y9.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X60_Y10_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate_51 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .mask = 16'hBA98;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y10_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~7 (
// Location: FF_X60_Y10_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always20~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[14][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux3~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .mask = 16'hE6C4;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y10_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate_11 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .mask = 16'hFC22;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y10_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always20~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[14][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~30 (
// Location: FF_X60_Y10_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always16~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~30_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[10][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .mask = 16'hD9C8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~7 (
// Location: FF_X60_Y10_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always20~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[14][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~31 (
// Location: FF_X60_Y10_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[3]~30_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always20~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~31_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[14][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[1]~12_Duplicate_51 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~13_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .mask = 16'hBBC0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~13 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y10_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~0 (
// Location: FF_X60_Y10_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always16~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[10][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .mask = 16'hCCE2;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][1] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y10_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always16~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[10][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][2] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y10_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always16~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[10][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~3 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[0].gen_adc.adc_inst|Mux1~2_Duplicate_11 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .mask = 16'hF838;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y10_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always16~0 (
// Location: FF_X60_Y10_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] (
	.A(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~0_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always16~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always16~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[10][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[10][0] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y10_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always20~0_combout_X60_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ),
	.SyncReset(SyncReset_X60_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y10_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[14][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[14][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y10_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~8 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .mask = 16'hAFC0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~8 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y10_N0
alta_clkenctrl clken_ctrl_X60_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always20~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always20~0_combout_X60_Y10_SIG_SIG ));
defparam clken_ctrl_X60_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y10_N0
alta_asyncctrl asyncreset_ctrl_X60_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y10_INV ));
defparam asyncreset_ctrl_X60_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y10_N1
alta_clkenctrl clken_ctrl_X60_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always16~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always16~0_combout_X60_Y10_SIG_SIG ));
defparam clken_ctrl_X60_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X60_Y10_N0
alta_syncctrl syncreset_ctrl_X60_Y10(.Din(), .Dout(SyncReset_X60_Y10_GND));
defparam syncreset_ctrl_X60_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y10_N1
alta_syncctrl syncload_ctrl_X60_Y10(.Din(), .Dout(SyncLoad_X60_Y10_VCC));
defparam syncload_ctrl_X60_Y10.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X60_Y11_N0
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~9 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~9 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux1~1_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux1~8_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux1~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .mask = 16'hF588;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~9 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y11_N10
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] (
// Location: LCCOMB_X60_Y11_N10
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X60_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N12
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~22_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .mask = 16'hF0CA;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~22 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~4 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~4 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .mask = 16'hF4A4;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N16
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~5 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~5 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|Mux1~4_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .mask = 16'hEC2C;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N18
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_read[2]~22_combout ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[2]~23_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .mask = 16'hD8AA;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[2]~23 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~6 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~6 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[1].gen_adc.adc_inst|Mux1~5_combout ),
	.C(\gen_per[1].gen_adc.adc_inst|Mux1~3_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .mask = 16'hFA44;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~7 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~7 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[1].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .mask = 16'hF2C2;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~7 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~7 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .mask = 16'h2000;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N24
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~1 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~1 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.C(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[1].gen_adc.adc_inst|Mux1~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .mask = 16'hCFA0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N26
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux1~8 (
alta_slice \gen_per[1].gen_adc.adc_inst|Mux1~8 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.B(\gen_per[1].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.D(\gen_per[1].gen_adc.adc_inst|Mux1~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux1~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .mask = 16'hF388;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|Mux1~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N28
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~28_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .mask = 16'hCCE2;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~28 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y11_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate (
	.A(\gen_per[1].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_52_Duplicate ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .mask = 16'hEE30;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_read[3]~32_Duplicate_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y11_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] (
// Location: LCCOMB_X60_Y11_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X60_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[0][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][3] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y11_N6
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X60_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y11_INV ),
	.SyncReset(SyncReset_X60_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[0][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[0][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y11_N8
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|Mux2~0 (
// Location: FF_X60_Y11_N8
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] (
	.A(\gen_per[1].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[1].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X60_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y11_INV ),
	.SyncReset(SyncReset_X60_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y11_VCC),
	.LutOut(\gen_per[1].gen_adc.adc_inst|Mux2~0_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[4][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .mask = 16'hEE50;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .FeedbackMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[4][2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X60_Y11_N0
alta_clkenctrl clken_ctrl_X60_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always10~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always10~0_combout_X60_Y11_SIG_SIG ));
defparam clken_ctrl_X60_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y11_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y11_N0
alta_asyncctrl asyncreset_ctrl_X60_Y11_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y11_INV ));
defparam asyncreset_ctrl_X60_Y11_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y11_N1
alta_clkenctrl clken_ctrl_X60_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always6~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always6~0_combout_X60_Y11_SIG_SIG ));
defparam clken_ctrl_X60_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y11_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X60_Y11_N0
alta_syncctrl syncreset_ctrl_X60_Y11(.Din(), .Dout(SyncReset_X60_Y11_GND));
defparam syncreset_ctrl_X60_Y11.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y11_N1
alta_syncctrl syncload_ctrl_X60_Y11(.Din(), .Dout(SyncLoad_X60_Y11_VCC));
defparam syncload_ctrl_X60_Y11.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X60_Y12_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~9 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux0~6_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux0~8_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .mask = 16'hE6C4;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~6 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.C(\gen_per[0].gen_adc.adc_inst|Mux3~5_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux3~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .mask = 16'hDC98;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~6 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y12_N14
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] (
// Location: LCCOMB_X60_Y12_N14
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[5][1]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][1] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y12_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[9] (
// Location: LCCOMB_X60_Y12_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~16 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[9] (
	.A(\gen_per[0].gen_adc.adc_inst|apb_db [9]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux3~9_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~16_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [9]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~9 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux4~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux4~6_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux4~8_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .mask = 16'hF858;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~6 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux0~3_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .mask = 16'hE5E0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~6 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y12_N20
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] (
// Location: LCCOMB_X60_Y12_N20
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[5][0]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|chnl_read[12]~0 (
// Location: FF_X60_Y12_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[12] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[12] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~9_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|chnl_read[12]~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [12]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .mask = 16'hCC00;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[12] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~5 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~5 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[3][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .mask = 16'hDDA0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~5 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~5 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux4~4_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .mask = 16'hF858;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[21]~7 (
// Location: FF_X60_Y12_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[21] (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[21] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [21]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[21]~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [21]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .mask = 16'h2020;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[21] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y12_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[8] (
// Location: LCCOMB_X60_Y12_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~15 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[8] (
	.A(\gen_per[0].gen_adc.adc_inst|apb_db [8]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux4~9_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~15_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [8]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y12_N4
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] (
// Location: LCCOMB_X60_Y12_N4
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X60_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[5][3]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~9 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux3~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux3~8_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux3~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y12_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~6 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[0].gen_adc.adc_inst|Mux4~5_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux4~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .mask = 16'hDC98;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~6 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y12_N0
alta_clkenctrl clken_ctrl_X60_Y12_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always11~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X60_Y12_SIG_SIG ));
defparam clken_ctrl_X60_Y12_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y12_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y12_N0
alta_asyncctrl asyncreset_ctrl_X60_Y12_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y12_INV ));
defparam asyncreset_ctrl_X60_Y12_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y12_N1
alta_clkenctrl clken_ctrl_X60_Y12_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X60_Y12_SIG_SIG ));
defparam clken_ctrl_X60_Y12_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y12_N1.ClkEnMux = 2'b10;
// Location: FF_X60_Y1_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[0] (
// Location: LCCOMB_X60_Y1_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[0]~16 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[0] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [0]),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[0]~16_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[0]~17 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [0]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .mask = 16'h33CC;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[0] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[5] (
// Location: LCCOMB_X60_Y1_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[5]~28 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[5] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [5]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[4]~27 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[5]~28_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[5]~29 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [5]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .mask = 16'h5A5F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[5] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[6] (
// Location: LCCOMB_X60_Y1_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[6]~30 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[6] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [6]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[5]~29 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[6]~30_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[6]~31 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [6]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .mask = 16'hA50A;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[6] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[7] (
// Location: LCCOMB_X60_Y1_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[7]~32 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[7] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [7]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[6]~31 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[7]~32_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[7]~33 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [7]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .mask = 16'h3C3F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[7] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[8] (
// Location: LCCOMB_X60_Y1_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[8]~34 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[8] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [8]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[7]~33 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[8]~34_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[8]~35 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [8]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[8] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[9] (
// Location: LCCOMB_X60_Y1_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[9]~36 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[9] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [9]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[8]~35 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[9]~36_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[9]~37 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [9]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .mask = 16'h3C3F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[9] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[1] (
// Location: LCCOMB_X60_Y1_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[1]~18 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[1] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [1]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[0]~17 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[1]~18_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[1]~19 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [1]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .mask = 16'h3C3F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[1] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[10] (
// Location: LCCOMB_X60_Y1_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[10]~38 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[10] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [10]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[9]~37 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[10]~38_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[10]~39 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [10]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[10] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[11] (
// Location: LCCOMB_X60_Y1_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[11]~40 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[11] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [11]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[10]~39 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[11]~40_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[11]~41 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [11]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .mask = 16'h5A5F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[11] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[12] (
// Location: LCCOMB_X60_Y1_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[12]~42 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[12] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [12]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[11]~41 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[12]~42_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[12]~43 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [12]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[12] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[13] (
// Location: LCCOMB_X60_Y1_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[13]~44 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[13] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [13]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[12]~43 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [13]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[13]~44_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[13]~45 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [13]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .mask = 16'h5A5F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[13] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[14] (
// Location: LCCOMB_X60_Y1_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[14]~46 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[14] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [14]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[13]~45 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [14]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[14]~46_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[14]~47 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [14]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[14] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[15] (
// Location: LCCOMB_X60_Y1_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[15]~48 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[15] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [15]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[14]~47 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [15]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[15]~48_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [15]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .mask = 16'h5A5A;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[15] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[2] (
// Location: LCCOMB_X60_Y1_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[2]~22 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[2] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[1]~19 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[2]~22_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[2]~23 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [2]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[2] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[3] (
// Location: LCCOMB_X60_Y1_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~24 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[3] (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [3]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[2]~23 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~24_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~25 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [3]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .mask = 16'h5A5F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3] .SyncLoadMux = 2'b00;
// Location: FF_X60_Y1_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk_counter[4] (
// Location: LCCOMB_X60_Y1_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[4]~26 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[4] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [4]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~25 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk_counter [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y1_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[4]~26_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|sclk_counter[4]~27 ),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk_counter [4]));
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[4] .SyncLoadMux = 2'b00;

// Location: CLKENCTRL_X60_Y1_N1
alta_clkenctrl clken_ctrl_X60_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout_X60_Y1_SIG_SIG ));
defparam clken_ctrl_X60_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y1_N1.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y1_N1
alta_asyncctrl asyncreset_ctrl_X60_Y1_N1(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y1_INV ));
defparam asyncreset_ctrl_X60_Y1_N1.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X60_Y1_N0
alta_syncctrl syncreset_ctrl_X60_Y1(.Din(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout ), .Dout(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout__SyncReset_X60_Y1_SIG ));
defparam syncreset_ctrl_X60_Y1.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X60_Y1_N1
alta_syncctrl syncload_ctrl_X60_Y1(.Din(), .Dout(SyncLoad_X60_Y1_GND));
defparam syncload_ctrl_X60_Y1.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X60_Y2_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_rising~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_rising~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|sclk~q ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate_13 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~8_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_rising~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .mask = 16'h3000;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~4 (
	.A(\gen_per[2].gen_adc.adc_inst|Equal22~3_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate_12 ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal22~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .mask = 16'h8000;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 (
	.A(\gen_per[2].gen_adc.adc_inst|adc_seq_next~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|sclk~q ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate_13 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~8_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_seq_next~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .mask = 16'h2000;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always5~0 (
// Location: FF_X60_Y2_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_length[0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_length[0] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_length [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_combout_X60_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y2_INV ),
	.SyncReset(SyncReset_X60_Y2_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y2_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always5~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_length [0]));
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .mask = 16'hCC00;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_length[0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y2_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~10 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~10 (
	.A(\gen_per[2].gen_adc.adc_inst|Equal22~8_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal22~7_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate_13 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .mask = 16'h8000;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~10 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y2_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_adc_start (
// Location: LCCOMB_X60_Y2_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_adc_start~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_adc_start (
	.A(\mem_ahb_hwdata[0]~input0 ),
	.B(\gen_per[2].gen_adc.adc_inst|adc_en~0_combout ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Clk(\bus_clock~clkctrl_outclk_X60_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .mask = 16'hFAC0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_start .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_en~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_en~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ),
	.C(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~q ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_en~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .mask = 16'h33F3;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [5]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_counter [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate_12 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .mask = 16'h9009;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~2_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [15]),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [15]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [14]),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_counter [14]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate_13 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .mask = 16'h9009;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~9_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_en (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_en (
	.A(\gen_per[2].gen_adc.adc_inst|comb~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|adc_state [3]),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_en~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_en~combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .mask = 16'hFF44;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_en .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_seq_next (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_seq_next (
	.A(\gen_per[2].gen_adc.adc_inst|adc_seq_next~1_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_en~combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal22~7_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_seq_next~combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .mask = 16'h2000;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y2_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|sclk (
// Location: LCCOMB_X60_Y2_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk (
	.A(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_en~combout ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~10_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|sclk~q ),
	.Clk(\bus_clock~clkctrl_outclk_X60_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|sclk~q ));
defparam \gen_per[2].gen_adc.adc_inst|sclk .mask = 16'h82A0;
defparam \gen_per[2].gen_adc.adc_inst|sclk .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|sclk .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 (
	.A(\gen_per[2].gen_adc.adc_inst|comb~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|adc_state [3]),
	.C(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_en~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .mask = 16'h0FBF;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~21 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y2_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|stat_adc_eoc (
// Location: LCCOMB_X60_Y2_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|stat_adc_eoc (
	.A(\mem_ahb_hwdata[0]~input0 ),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~q ),
	.Clk(\bus_clock~clkctrl_outclk_X60_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~1_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~q ));
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .mask = 16'hBF00;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_rising (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_rising (
	.A(\gen_per[2].gen_adc.adc_inst|Equal22~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_en~combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal22~7_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_rising~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_rising~combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .mask = 16'h2000;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_rising .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y2_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 (
alta_slice \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~10_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .mask = 16'hFF0F;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|sclk_counter[3]~20 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y2_N0
alta_clkenctrl clken_ctrl_X60_Y2_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always5~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always5~0_combout_X60_Y2_SIG_SIG ));
defparam clken_ctrl_X60_Y2_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y2_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y2_N0
alta_asyncctrl asyncreset_ctrl_X60_Y2_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y2_INV ));
defparam asyncreset_ctrl_X60_Y2_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y2_N1
alta_clkenctrl clken_ctrl_X60_Y2_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X60_Y2_SIG_VCC ));
defparam clken_ctrl_X60_Y2_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y2_N1.ClkEnMux = 2'b01;

// Location: SYNCCTRL_X60_Y2_N0
alta_syncctrl syncreset_ctrl_X60_Y2(.Din(), .Dout(SyncReset_X60_Y2_GND));
defparam syncreset_ctrl_X60_Y2.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y2_N1
alta_syncctrl syncload_ctrl_X60_Y2(.Din(), .Dout(SyncLoad_X60_Y2_VCC));
defparam syncload_ctrl_X60_Y2.SyncCtrlMux = 2'b01;
// Location: FF_X60_Y3_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[10] (
// Location: LCCOMB_X60_Y3_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~17 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[10] (
	.A(\gen_per[2].gen_adc.adc_inst|apb_db [10]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux2~9_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~17_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [10]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .mask = 16'hECA0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y3_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~9 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|Mux1~8_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Mux1~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux1~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .mask = 16'hDDA0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~9 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N12
// alta_lcell_ff \ahb2apb_inst|prdata[10] (
// Location: LCCOMB_X60_Y3_N12
// alta_lcell_comb \apb_prdata[10] (
alta_slice \ahb2apb_inst|prdata[10] (
	.A(vcc),
	.B(vcc),
	.C(\apb_prdata[10]~39_combout ),
	.D(\apb_prdata[10]~38_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [10]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(apb_prdata[10]),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [10]));
defparam \ahb2apb_inst|prdata[10] .mask = 16'hFFF0;
defparam \ahb2apb_inst|prdata[10] .mode = "logic";
defparam \ahb2apb_inst|prdata[10] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[10] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[10] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[10] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[10] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[10] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[10] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[10] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N14
// alta_lcell_ff \ahb2apb_inst|prdata[14] (
// Location: LCCOMB_X60_Y3_N14
// alta_lcell_comb \apb_prdata~45 (
alta_slice \ahb2apb_inst|prdata[14] (
	.A(vcc),
	.B(vcc),
	.C(pr_select[5]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [14]),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [14]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~45_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [14]));
defparam \ahb2apb_inst|prdata[14] .mask = 16'hF000;
defparam \ahb2apb_inst|prdata[14] .mode = "logic";
defparam \ahb2apb_inst|prdata[14] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[14] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[14] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[14] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[14] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[14] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[14] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[14] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y3_N16
// alta_lcell_comb \apb_prdata[12]~43 (
alta_slice \apb_prdata[12]~43 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [12]),
	.B(pr_select[5]),
	.C(pr_select[2]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [12]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[12]~43_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[12]~43 .mask = 16'hECA0;
defparam \apb_prdata[12]~43 .mode = "logic";
defparam \apb_prdata[12]~43 .modeMux = 1'b0;
defparam \apb_prdata[12]~43 .FeedbackMux = 1'b0;
defparam \apb_prdata[12]~43 .ShiftMux = 1'b0;
defparam \apb_prdata[12]~43 .BypassEn = 1'b0;
defparam \apb_prdata[12]~43 .CarryEnb = 1'b1;
defparam \apb_prdata[12]~43 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[12]~43 .SyncResetMux = 2'bxx;
defparam \apb_prdata[12]~43 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N18
// alta_lcell_ff \ahb2apb_inst|prdata[9] (
// Location: LCCOMB_X60_Y3_N18
// alta_lcell_comb \apb_prdata[9]~37 (
alta_slice \ahb2apb_inst|prdata[9] (
	.A(\apb_prdata[9]~36_combout ),
	.B(vcc),
	.C(\apb_prdata[9]~34_combout ),
	.D(\apb_prdata[9]~35_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[9]~37_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [9]));
defparam \ahb2apb_inst|prdata[9] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[9] .mode = "logic";
defparam \ahb2apb_inst|prdata[9] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[9] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[9] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[9] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y3_N20
// alta_lcell_comb \apb_prdata[6]~25 (
alta_slice \apb_prdata[6]~25 (
	.A(\gen_per[5].gen_cmp.cmp_inst|prdata [6]),
	.B(pr_select[4]),
	.C(pr_select[5]),
	.D(\gen_per[4].gen_dac.dac_inst|prdata [6]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[6]~25_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[6]~25 .mask = 16'hECA0;
defparam \apb_prdata[6]~25 .mode = "logic";
defparam \apb_prdata[6]~25 .modeMux = 1'b0;
defparam \apb_prdata[6]~25 .FeedbackMux = 1'b0;
defparam \apb_prdata[6]~25 .ShiftMux = 1'b0;
defparam \apb_prdata[6]~25 .BypassEn = 1'b0;
defparam \apb_prdata[6]~25 .CarryEnb = 1'b1;
defparam \apb_prdata[6]~25 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[6]~25 .SyncResetMux = 2'bxx;
defparam \apb_prdata[6]~25 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y3_N22
// alta_lcell_comb \apb_prdata[10]~39 (
alta_slice \apb_prdata[10]~39 (
	.A(\gen_per[5].gen_cmp.cmp_inst|prdata [10]),
	.B(pr_select[5]),
	.C(pr_select[2]),
	.D(\gen_per[2].gen_adc.adc_inst|prdata [10]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[10]~39_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[10]~39 .mask = 16'hF888;
defparam \apb_prdata[10]~39 .mode = "logic";
defparam \apb_prdata[10]~39 .modeMux = 1'b0;
defparam \apb_prdata[10]~39 .FeedbackMux = 1'b0;
defparam \apb_prdata[10]~39 .ShiftMux = 1'b0;
defparam \apb_prdata[10]~39 .BypassEn = 1'b0;
defparam \apb_prdata[10]~39 .CarryEnb = 1'b1;
defparam \apb_prdata[10]~39 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[10]~39 .SyncResetMux = 2'bxx;
defparam \apb_prdata[10]~39 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N24
// alta_lcell_ff \ahb2apb_inst|prdata[13] (
// Location: LCCOMB_X60_Y3_N24
// alta_lcell_comb \apb_prdata~44 (
alta_slice \ahb2apb_inst|prdata[13] (
	.A(vcc),
	.B(vcc),
	.C(pr_select[5]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [13]),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [13]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~44_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [13]));
defparam \ahb2apb_inst|prdata[13] .mask = 16'hF000;
defparam \ahb2apb_inst|prdata[13] .mode = "logic";
defparam \ahb2apb_inst|prdata[13] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[13] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[13] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[13] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[13] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[13] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[13] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[13] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y3_N26
// alta_lcell_comb \apb_prdata[9]~36 (
alta_slice \apb_prdata[9]~36 (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [9]),
	.B(pr_select[5]),
	.C(pr_select[4]),
	.D(\gen_per[5].gen_cmp.cmp_inst|prdata [9]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[9]~36_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[9]~36 .mask = 16'hECA0;
defparam \apb_prdata[9]~36 .mode = "logic";
defparam \apb_prdata[9]~36 .modeMux = 1'b0;
defparam \apb_prdata[9]~36 .FeedbackMux = 1'b0;
defparam \apb_prdata[9]~36 .ShiftMux = 1'b0;
defparam \apb_prdata[9]~36 .BypassEn = 1'b0;
defparam \apb_prdata[9]~36 .CarryEnb = 1'b1;
defparam \apb_prdata[9]~36 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[9]~36 .SyncResetMux = 2'bxx;
defparam \apb_prdata[9]~36 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N28
// alta_lcell_ff \ahb2apb_inst|prdata[6] (
// Location: LCCOMB_X60_Y3_N28
// alta_lcell_comb \apb_prdata[6]~26 (
alta_slice \ahb2apb_inst|prdata[6] (
	.A(\apb_prdata[6]~24_combout ),
	.B(vcc),
	.C(\apb_prdata[6]~23_combout ),
	.D(\apb_prdata[6]~25_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[6]~26_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [6]));
defparam \ahb2apb_inst|prdata[6] .mask = 16'hFFFA;
defparam \ahb2apb_inst|prdata[6] .mode = "logic";
defparam \ahb2apb_inst|prdata[6] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[6] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[6] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[6] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y3_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|chnl_read[12]~0 (
// Location: FF_X60_Y3_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[12] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[12] (
	.A(vcc),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|Mux0~9_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [12]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|chnl_read[12]~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [12]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .mask = 16'hCC00;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[12] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N4
// alta_lcell_ff \ahb2apb_inst|prdata[22] (
// Location: LCCOMB_X60_Y3_N4
// alta_lcell_comb \apb_prdata~66 (
alta_slice \ahb2apb_inst|prdata[22] (
	.A(\gen_per[4].gen_dac.dac_inst|prdata [22]),
	.B(\apb_prdata~65_combout ),
	.C(pr_select[4]),
	.D(\apb_prdata~64_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [22]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~66_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [22]));
defparam \ahb2apb_inst|prdata[22] .mask = 16'hFFEC;
defparam \ahb2apb_inst|prdata[22] .mode = "logic";
defparam \ahb2apb_inst|prdata[22] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[22] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[22] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[22] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[22] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[22] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[22] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[22] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N6
// alta_lcell_ff \ahb2apb_inst|prdata[12] (
// Location: LCCOMB_X60_Y3_N6
// alta_lcell_comb \apb_prdata[12] (
alta_slice \ahb2apb_inst|prdata[12] (
	.A(vcc),
	.B(\apb_prdata[12]~43_combout ),
	.C(vcc),
	.D(\apb_prdata[12]~42_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|prdata [12]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(apb_prdata[12]),
	.Cout(),
	.Q(\ahb2apb_inst|prdata [12]));
defparam \ahb2apb_inst|prdata[12] .mask = 16'hFFCC;
defparam \ahb2apb_inst|prdata[12] .mode = "logic";
defparam \ahb2apb_inst|prdata[12] .modeMux = 1'b0;
defparam \ahb2apb_inst|prdata[12] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|prdata[12] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|prdata[12] .BypassEn = 1'b0;
defparam \ahb2apb_inst|prdata[12] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|prdata[12] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|prdata[12] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|prdata[12] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y3_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[11] (
// Location: LCCOMB_X60_Y3_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~18 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[11] (
	.A(\gen_per[2].gen_adc.adc_inst|apb_db [11]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux1~9_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~18_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [11]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .mask = 16'hECA0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[11] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y3_N0
alta_clkenctrl clken_ctrl_X60_Y3_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y3_SIG_SIG ));
defparam clken_ctrl_X60_Y3_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y3_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y3_N0
alta_asyncctrl asyncreset_ctrl_X60_Y3_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y3_INV ));
defparam asyncreset_ctrl_X60_Y3_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y3_N1
alta_clkenctrl clken_ctrl_X60_Y3_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|comb~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|comb~0_combout_X60_Y3_SIG_SIG ));
defparam clken_ctrl_X60_Y3_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y3_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X60_Y4_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always0~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|always0~4 (
	.A(\ahb2apb_inst|pwrite~q ),
	.B(\ahb2apb_inst|penable~q ),
	.C(\ahb2apb_inst|psel~q ),
	.D(\ShiftLeft0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .mask = 16'h8000;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always0~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always0~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|always0~3 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always0~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .mask = 16'h4400;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always0~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[21]~7 (
// Location: FF_X60_Y4_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[21] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[21] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [21]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[21]~7_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [21]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .mask = 16'h4400;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[21] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N14
// alta_lcell_comb \always0~0 (
alta_slice \always0~0 (
	.A(vcc),
	.B(\ahb2apb_inst|penable~q ),
	.C(\ahb2apb_inst|psel~q ),
	.D(vcc),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\always0~0_combout ),
	.Cout(),
	.Q());
defparam \always0~0 .mask = 16'h3030;
defparam \always0~0 .mode = "logic";
defparam \always0~0 .modeMux = 1'b0;
defparam \always0~0 .FeedbackMux = 1'b0;
defparam \always0~0 .ShiftMux = 1'b0;
defparam \always0~0 .BypassEn = 1'b0;
defparam \always0~0 .CarryEnb = 1'b1;
defparam \always0~0 .AsyncResetMux = 2'bxx;
defparam \always0~0 .SyncResetMux = 2'bxx;
defparam \always0~0 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y4_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[21]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X60_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y4_INV ),
	.SyncReset(SyncReset_X60_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y4_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [5]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[5] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y4_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_last~q ),
	.B(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~q ),
	.C(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.D(\gen_per[2].gen_adc.adc_inst|always4~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .mask = 16'h00EC;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|stat_adc_eoc~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~9 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[2].gen_adc.adc_inst|Mux3~1_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Mux3~8_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux3~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata~3 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|stat_adc_eoc~q ),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .mask = 16'hD800;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N22
// alta_lcell_comb \gen_per[3].gen_dac.dac_inst|always2~2 (
alta_slice \gen_per[3].gen_dac.dac_inst|always2~2 (
	.A(\ahb2apb_inst|pwrite~q ),
	.B(\ahb2apb_inst|penable~q ),
	.C(\ahb2apb_inst|psel~q ),
	.D(\ShiftLeft0~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[3].gen_dac.dac_inst|always2~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .mask = 16'h1000;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .mode = "logic";
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .modeMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .FeedbackMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .ShiftMux = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .BypassEn = 1'b0;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .CarryEnb = 1'b1;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .SyncResetMux = 2'bxx;
defparam \gen_per[3].gen_dac.dac_inst|always2~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always4~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|always4~0 (
	.A(\ahb2apb_inst|pwrite~q ),
	.B(\ShiftLeft0~3_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\ahb2apb_inst|comb~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always4~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .mask = 16'h4000;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always4~0 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y4_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[20]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X60_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y4_INV ),
	.SyncReset(SyncReset_X60_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y4_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [4]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y4_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~6 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux3~5_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux3~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .mask = 16'hDC98;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[20]~6 (
// Location: FF_X60_Y4_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[20] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[20] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [4]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [20]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[20]~6_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [20]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .mask = 16'h5000;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[20] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always24~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|always24~2 (
	.A(\ahb2apb_inst|pwrite~q ),
	.B(\ahb2apb_inst|penable~q ),
	.C(\ahb2apb_inst|psel~q ),
	.D(\ShiftLeft0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always24~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .mask = 16'h1000;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always24~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y4_N6
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|always2~2 (
alta_slice \gen_per[4].gen_dac.dac_inst|always2~2 (
	.A(\ahb2apb_inst|pwrite~q ),
	.B(\ahb2apb_inst|penable~q ),
	.C(\ahb2apb_inst|psel~q ),
	.D(\ShiftLeft0~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|always2~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .mask = 16'h1000;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|always2~2 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y4_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[9] (
// Location: LCCOMB_X60_Y4_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~16 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[9] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|apb_db [9]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux3~9_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~16_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [9]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .mask = 16'hF888;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[9] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y4_N0
alta_clkenctrl clken_ctrl_X60_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X60_Y4_SIG_SIG ));
defparam clken_ctrl_X60_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y4_N0
alta_asyncctrl asyncreset_ctrl_X60_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y4_INV ));
defparam asyncreset_ctrl_X60_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y4_N1
alta_clkenctrl clken_ctrl_X60_Y4_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always0~3_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X60_Y4_SIG_SIG ));
defparam clken_ctrl_X60_Y4_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y4_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X60_Y4_N0
alta_syncctrl syncreset_ctrl_X60_Y4(.Din(), .Dout(SyncReset_X60_Y4_GND));
defparam syncreset_ctrl_X60_Y4.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y4_N1
alta_syncctrl syncload_ctrl_X60_Y4(.Din(), .Dout(SyncLoad_X60_Y4_VCC));
defparam syncload_ctrl_X60_Y4.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X60_Y5_N0
assign \mem_ahb_haddr[11]~input0  = mem_ahb_haddr[11];
// Location: LCCOMB_X60_Y5_N10
assign \mem_ahb_haddr[6]~input0  = mem_ahb_haddr[6];
// Location: LCCOMB_X60_Y5_N12
assign mem_ahb_hrdata[16] = \ahb2apb_inst|prdata [16];
// Location: LCCOMB_X60_Y5_N14
assign mem_ahb_hrdata[25] = \ahb2apb_inst|prdata [25];
// Location: LCCOMB_X60_Y5_N16
assign mem_ahb_hrdata[28] = \ahb2apb_inst|prdata [28];
// Location: LCCOMB_X60_Y5_N18
assign \mem_ahb_htrans[1]~input0  = mem_ahb_htrans[1];
// Location: LCCOMB_X60_Y5_N2
assign \mem_ahb_haddr[12]~input0  = mem_ahb_haddr[12];
// Location: LCCOMB_X60_Y5_N20
assign \mem_ahb_haddr[3]~input0  = mem_ahb_haddr[3];
// Location: LCCOMB_X60_Y5_N22
assign \mem_ahb_haddr[5]~input0  = mem_ahb_haddr[5];
// Location: LCCOMB_X60_Y5_N24
assign \mem_ahb_haddr[7]~input0  = mem_ahb_haddr[7];
// Location: LCCOMB_X60_Y5_N26
assign \mem_ahb_haddr[9]~input0  = mem_ahb_haddr[9];
// Location: LCCOMB_X60_Y5_N28
assign \mem_ahb_haddr[15]~input0  = mem_ahb_haddr[15];
// Location: LCCOMB_X60_Y5_N30
assign slave_ahb_haddr[17] = gnd;
// Location: LCCOMB_X60_Y5_N4
assign \mem_ahb_haddr[18]~input0  = mem_ahb_haddr[18];
// Location: LCCOMB_X60_Y5_N6
assign \mem_ahb_haddr[13]~input0  = mem_ahb_haddr[13];
// Location: LCCOMB_X60_Y5_N8
assign \mem_ahb_haddr[8]~input0  = mem_ahb_haddr[8];
// Location: FF_X60_Y6_N0
// alta_lcell_ff \ahb2apb_inst|haddr[14] (
// Location: LCCOMB_X60_Y6_N0
// alta_lcell_comb \ahb2apb_inst|haddr[14]~feeder (
alta_slice \ahb2apb_inst|haddr[14] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[14]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [14]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[14]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [14]));
defparam \ahb2apb_inst|haddr[14] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[14] .mode = "logic";
defparam \ahb2apb_inst|haddr[14] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[14] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[14] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[14] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[14] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[14] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[14] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[14] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N10
// alta_lcell_ff \ahb2apb_inst|haddr[4] (
alta_slice \ahb2apb_inst|haddr[4] (
	.A(),
	.B(),
	.C(\mem_ahb_haddr[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [4]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [4]));
defparam \ahb2apb_inst|haddr[4] .mask = 16'hFFFF;
defparam \ahb2apb_inst|haddr[4] .mode = "ripple";
defparam \ahb2apb_inst|haddr[4] .modeMux = 1'b1;
defparam \ahb2apb_inst|haddr[4] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[4] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[4] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[4] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[4] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[4] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[4] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N12
// alta_lcell_ff \ahb2apb_inst|haddr[6] (
// Location: LCCOMB_X60_Y6_N12
// alta_lcell_comb \ahb2apb_inst|haddr[6]~feeder (
alta_slice \ahb2apb_inst|haddr[6] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[6]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [6]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[6]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [6]));
defparam \ahb2apb_inst|haddr[6] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[6] .mode = "logic";
defparam \ahb2apb_inst|haddr[6] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[6] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[6] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[6] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[6] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[6] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[6] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[6] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N14
// alta_lcell_ff \ahb2apb_inst|haddr[8] (
alta_slice \ahb2apb_inst|haddr[8] (
	.A(),
	.B(),
	.C(\mem_ahb_haddr[8]~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [8]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [8]));
defparam \ahb2apb_inst|haddr[8] .mask = 16'hFFFF;
defparam \ahb2apb_inst|haddr[8] .mode = "ripple";
defparam \ahb2apb_inst|haddr[8] .modeMux = 1'b1;
defparam \ahb2apb_inst|haddr[8] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[8] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[8] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[8] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[8] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[8] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[8] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N16
// alta_lcell_ff \ahb2apb_inst|hreadyout (
// Location: LCCOMB_X60_Y6_N16
// alta_lcell_comb \ahb2apb_inst|hreadyout~0 (
alta_slice \ahb2apb_inst|hreadyout (
	.A(\ahb2apb_inst|pdone~q ),
	.B(\ahb2apb_inst|hdone~q ),
	.C(vcc),
	.D(\mem_ahb_htrans[1]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|hreadyout~q ),
	.Clk(\sys_clock~clkctrl_outclk_X60_Y6_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|hreadyout~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|hreadyout~q ));
defparam \ahb2apb_inst|hreadyout .mask = 16'hDFD0;
defparam \ahb2apb_inst|hreadyout .mode = "logic";
defparam \ahb2apb_inst|hreadyout .modeMux = 1'b0;
defparam \ahb2apb_inst|hreadyout .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|hreadyout .ShiftMux = 1'b0;
defparam \ahb2apb_inst|hreadyout .BypassEn = 1'b0;
defparam \ahb2apb_inst|hreadyout .CarryEnb = 1'b1;
defparam \ahb2apb_inst|hreadyout .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|hreadyout .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|hreadyout .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N18
// alta_lcell_ff \ahb2apb_inst|haddr[12] (
alta_slice \ahb2apb_inst|haddr[12] (
	.A(),
	.B(),
	.C(\mem_ahb_haddr[12]~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [12]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [12]));
defparam \ahb2apb_inst|haddr[12] .mask = 16'hFFFF;
defparam \ahb2apb_inst|haddr[12] .mode = "ripple";
defparam \ahb2apb_inst|haddr[12] .modeMux = 1'b1;
defparam \ahb2apb_inst|haddr[12] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[12] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[12] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[12] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[12] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[12] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[12] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N2
// alta_lcell_ff \ahb2apb_inst|haddr[10] (
// Location: LCCOMB_X60_Y6_N2
// alta_lcell_comb \ahb2apb_inst|haddr[10]~feeder (
alta_slice \ahb2apb_inst|haddr[10] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[10]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [10]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[10]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [10]));
defparam \ahb2apb_inst|haddr[10] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[10] .mode = "logic";
defparam \ahb2apb_inst|haddr[10] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[10] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[10] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[10] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[10] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[10] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[10] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[10] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N20
// alta_lcell_ff \ahb2apb_inst|haddr[5] (
alta_slice \ahb2apb_inst|haddr[5] (
	.A(),
	.B(),
	.C(\mem_ahb_haddr[5]~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [5]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [5]));
defparam \ahb2apb_inst|haddr[5] .mask = 16'hFFFF;
defparam \ahb2apb_inst|haddr[5] .mode = "ripple";
defparam \ahb2apb_inst|haddr[5] .modeMux = 1'b1;
defparam \ahb2apb_inst|haddr[5] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[5] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[5] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[5] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[5] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[5] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[5] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N22
// alta_lcell_ff \ahb2apb_inst|haddr[7] (
alta_slice \ahb2apb_inst|haddr[7] (
	.A(),
	.B(),
	.C(\mem_ahb_haddr[7]~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [7]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [7]));
defparam \ahb2apb_inst|haddr[7] .mask = 16'hFFFF;
defparam \ahb2apb_inst|haddr[7] .mode = "ripple";
defparam \ahb2apb_inst|haddr[7] .modeMux = 1'b1;
defparam \ahb2apb_inst|haddr[7] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[7] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[7] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[7] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[7] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[7] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[7] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N24
// alta_lcell_ff \ahb2apb_inst|hwrite (
alta_slice \ahb2apb_inst|hwrite (
	.A(),
	.B(),
	.C(\mem_ahb_hwrite~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|hwrite~q ),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|hwrite~q ));
defparam \ahb2apb_inst|hwrite .mask = 16'hFFFF;
defparam \ahb2apb_inst|hwrite .mode = "ripple";
defparam \ahb2apb_inst|hwrite .modeMux = 1'b1;
defparam \ahb2apb_inst|hwrite .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|hwrite .ShiftMux = 1'b0;
defparam \ahb2apb_inst|hwrite .BypassEn = 1'b1;
defparam \ahb2apb_inst|hwrite .CarryEnb = 1'b1;
defparam \ahb2apb_inst|hwrite .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|hwrite .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|hwrite .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N26
// alta_lcell_ff \ahb2apb_inst|haddr[2] (
// Location: LCCOMB_X60_Y6_N26
// alta_lcell_comb \ahb2apb_inst|haddr[2]~feeder (
alta_slice \ahb2apb_inst|haddr[2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[2]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [2]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[2]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [2]));
defparam \ahb2apb_inst|haddr[2] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[2] .mode = "logic";
defparam \ahb2apb_inst|haddr[2] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[2] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[2] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[2] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[2] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[2] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[2] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[2] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N28
// alta_lcell_ff \ahb2apb_inst|haddr[15] (
// Location: LCCOMB_X60_Y6_N28
// alta_lcell_comb \ahb2apb_inst|haddr[15]~feeder (
alta_slice \ahb2apb_inst|haddr[15] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[15]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [15]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[15]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [15]));
defparam \ahb2apb_inst|haddr[15] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[15] .mode = "logic";
defparam \ahb2apb_inst|haddr[15] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[15] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[15] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[15] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[15] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[15] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[15] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[15] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N30
// alta_lcell_ff \ahb2apb_inst|haddr[3] (
alta_slice \ahb2apb_inst|haddr[3] (
	.A(),
	.B(),
	.C(\mem_ahb_haddr[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [3]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [3]));
defparam \ahb2apb_inst|haddr[3] .mask = 16'hFFFF;
defparam \ahb2apb_inst|haddr[3] .mode = "ripple";
defparam \ahb2apb_inst|haddr[3] .modeMux = 1'b1;
defparam \ahb2apb_inst|haddr[3] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[3] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[3] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[3] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[3] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[3] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y6_N4
// alta_lcell_comb \ahb2apb_inst|always0~0 (
// Location: FF_X60_Y6_N4
// alta_lcell_ff \ahb2apb_inst|haddr[11] (
alta_slice \ahb2apb_inst|haddr[11] (
	.A(vcc),
	.B(\mem_ahb_htrans[1]~input0 ),
	.C(\mem_ahb_haddr[11]~input0 ),
	.D(\ahb2apb_inst|hreadyout~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [11]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(SyncReset_X60_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y6_VCC),
	.LutOut(\ahb2apb_inst|always0~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [11]));
defparam \ahb2apb_inst|haddr[11] .mask = 16'h00CC;
defparam \ahb2apb_inst|haddr[11] .mode = "logic";
defparam \ahb2apb_inst|haddr[11] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[11] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[11] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[11] .BypassEn = 1'b1;
defparam \ahb2apb_inst|haddr[11] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[11] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[11] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|haddr[11] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y6_N6
// alta_lcell_ff \ahb2apb_inst|haddr[13] (
// Location: LCCOMB_X60_Y6_N6
// alta_lcell_comb \ahb2apb_inst|haddr[13]~feeder (
alta_slice \ahb2apb_inst|haddr[13] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[13]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [13]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[13]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [13]));
defparam \ahb2apb_inst|haddr[13] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[13] .mode = "logic";
defparam \ahb2apb_inst|haddr[13] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[13] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[13] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[13] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[13] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[13] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[13] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[13] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y6_N8
// alta_lcell_ff \ahb2apb_inst|haddr[9] (
// Location: LCCOMB_X60_Y6_N8
// alta_lcell_comb \ahb2apb_inst|haddr[9]~feeder (
alta_slice \ahb2apb_inst|haddr[9] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_haddr[9]~input0 ),
	.Cin(),
	.Qin(\ahb2apb_inst|haddr [9]),
	.Clk(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|haddr[9]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|haddr [9]));
defparam \ahb2apb_inst|haddr[9] .mask = 16'hFF00;
defparam \ahb2apb_inst|haddr[9] .mode = "logic";
defparam \ahb2apb_inst|haddr[9] .modeMux = 1'b0;
defparam \ahb2apb_inst|haddr[9] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|haddr[9] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|haddr[9] .BypassEn = 1'b0;
defparam \ahb2apb_inst|haddr[9] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|haddr[9] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|haddr[9] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|haddr[9] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y6_N0
alta_clkenctrl clken_ctrl_X60_Y6_N0(.ClkIn(\sys_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|always0~0_combout ), .ClkOut(\sys_clock~clkctrl_outclk__ahb2apb_inst|always0~0_combout_X60_Y6_SIG_SIG ));
defparam clken_ctrl_X60_Y6_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y6_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y6_N0
alta_asyncctrl asyncreset_ctrl_X60_Y6_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y6_INV ));
defparam asyncreset_ctrl_X60_Y6_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y6_N1
alta_clkenctrl clken_ctrl_X60_Y6_N1(.ClkIn(\sys_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\sys_clock~clkctrl_outclk_X60_Y6_SIG_VCC ));
defparam clken_ctrl_X60_Y6_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y6_N1.ClkEnMux = 2'b01;

// Location: SYNCCTRL_X60_Y6_N0
alta_syncctrl syncreset_ctrl_X60_Y6(.Din(), .Dout(SyncReset_X60_Y6_GND));
defparam syncreset_ctrl_X60_Y6.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y6_N1
alta_syncctrl syncload_ctrl_X60_Y6(.Din(), .Dout(SyncLoad_X60_Y6_VCC));
defparam syncload_ctrl_X60_Y6.SyncCtrlMux = 2'b01;
// Location: FF_X60_Y7_N0
// alta_lcell_ff \ahb2apb_inst|paddr[10] (
// Location: LCCOMB_X60_Y7_N0
// alta_lcell_comb \ahb2apb_inst|paddr[10]~feeder (
alta_slice \ahb2apb_inst|paddr[10] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ahb2apb_inst|haddr [10]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [10]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|paddr[10]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [10]));
defparam \ahb2apb_inst|paddr[10] .mask = 16'hFF00;
defparam \ahb2apb_inst|paddr[10] .mode = "logic";
defparam \ahb2apb_inst|paddr[10] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[10] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|paddr[10] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[10] .BypassEn = 1'b0;
defparam \ahb2apb_inst|paddr[10] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[10] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[10] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|paddr[10] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N10
// alta_lcell_ff \ahb2apb_inst|paddr[11] (
// Location: LCCOMB_X60_Y7_N10
// alta_lcell_comb \ahb2apb_inst|paddr[11]~feeder (
alta_slice \ahb2apb_inst|paddr[11] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ahb2apb_inst|haddr [11]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [11]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|paddr[11]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [11]));
defparam \ahb2apb_inst|paddr[11] .mask = 16'hFF00;
defparam \ahb2apb_inst|paddr[11] .mode = "logic";
defparam \ahb2apb_inst|paddr[11] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[11] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|paddr[11] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[11] .BypassEn = 1'b0;
defparam \ahb2apb_inst|paddr[11] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[11] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[11] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|paddr[11] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N12
// alta_lcell_ff \ahb2apb_inst|paddr[8] (
// Location: LCCOMB_X60_Y7_N12
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal0~0 (
alta_slice \ahb2apb_inst|paddr[8] (
	.A(\ahb2apb_inst|paddr [11]),
	.B(\ahb2apb_inst|paddr [9]),
	.C(\ahb2apb_inst|haddr [8]),
	.D(\ahb2apb_inst|paddr [10]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [8]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(SyncReset_X60_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y7_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal0~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [8]));
defparam \ahb2apb_inst|paddr[8] .mask = 16'h0001;
defparam \ahb2apb_inst|paddr[8] .mode = "logic";
defparam \ahb2apb_inst|paddr[8] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[8] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[8] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[8] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[8] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[8] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[8] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[8] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y7_N14
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal1~0 (
alta_slice \gen_per[4].gen_dac.dac_inst|Equal1~0 (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~3_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~4_combout ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal1~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .mask = 16'h0080;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal1~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y7_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Equal21~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|Equal21~0 (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~3_combout ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~4_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .mask = 16'h0080;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Equal21~0 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N18
// alta_lcell_ff \ahb2apb_inst|paddr[6] (
// Location: LCCOMB_X60_Y7_N18
// alta_lcell_comb \ahb2apb_inst|paddr[6]~feeder (
alta_slice \ahb2apb_inst|paddr[6] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ahb2apb_inst|haddr [6]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [6]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|paddr[6]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [6]));
defparam \ahb2apb_inst|paddr[6] .mask = 16'hFF00;
defparam \ahb2apb_inst|paddr[6] .mode = "logic";
defparam \ahb2apb_inst|paddr[6] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[6] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|paddr[6] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[6] .BypassEn = 1'b0;
defparam \ahb2apb_inst|paddr[6] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[6] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[6] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|paddr[6] .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N2
// alta_lcell_ff \ahb2apb_inst|paddr[9] (
// Location: LCCOMB_X60_Y7_N2
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal0~1 (
alta_slice \ahb2apb_inst|paddr[9] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [7]),
	.C(\ahb2apb_inst|haddr [9]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [9]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(SyncReset_X60_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y7_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal0~1_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [9]));
defparam \ahb2apb_inst|paddr[9] .mask = 16'h0011;
defparam \ahb2apb_inst|paddr[9] .mode = "logic";
defparam \ahb2apb_inst|paddr[9] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[9] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|paddr[9] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[9] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[9] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[9] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[9] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[9] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y7_N20
// alta_lcell_ff \ahb2apb_inst|hdone (
// Location: LCCOMB_X60_Y7_N20
// alta_lcell_comb \ahb2apb_inst|hdone~0 (
alta_slice \ahb2apb_inst|hdone (
	.A(vcc),
	.B(\ahb2apb_inst|hreadyout~q ),
	.C(vcc),
	.D(\ahb2apb_inst|pvalid~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|hdone~q ),
	.Clk(\sys_clock~clkctrl_outclk_X60_Y7_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|hdone~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|hdone~q ));
defparam \ahb2apb_inst|hdone .mask = 16'h33F3;
defparam \ahb2apb_inst|hdone .mode = "logic";
defparam \ahb2apb_inst|hdone .modeMux = 1'b0;
defparam \ahb2apb_inst|hdone .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|hdone .ShiftMux = 1'b0;
defparam \ahb2apb_inst|hdone .BypassEn = 1'b0;
defparam \ahb2apb_inst|hdone .CarryEnb = 1'b1;
defparam \ahb2apb_inst|hdone .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|hdone .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|hdone .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y7_N22
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal0~4 (
alta_slice \gen_per[4].gen_dac.dac_inst|Equal0~4 (
	.A(vcc),
	.B(vcc),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal0~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .mask = 16'h000F;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~4 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N24
// alta_lcell_ff \ahb2apb_inst|paddr[3] (
// Location: LCCOMB_X60_Y7_N24
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal0~5 (
alta_slice \ahb2apb_inst|paddr[3] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~4_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\ahb2apb_inst|haddr [3]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~3_combout ),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [3]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(SyncReset_X60_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y7_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [3]));
defparam \ahb2apb_inst|paddr[3] .mask = 16'h0200;
defparam \ahb2apb_inst|paddr[3] .mode = "logic";
defparam \ahb2apb_inst|paddr[3] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[3] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[3] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[3] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[3] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[3] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[3] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y7_N26
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal0~2 (
alta_slice \gen_per[4].gen_dac.dac_inst|Equal0~2 (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~0_combout ),
	.B(\ahb2apb_inst|paddr [6]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~1_combout ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .mask = 16'h0020;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .FeedbackMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|Equal0~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y7_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal0~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal0~0 (
	.A(vcc),
	.B(\ahb2apb_inst|paddr [6]),
	.C(\ahb2apb_inst|paddr [7]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .mask = 16'h0C00;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal0~0 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N30
// alta_lcell_ff \ahb2apb_inst|paddr[5] (
// Location: LCCOMB_X60_Y7_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~0 (
alta_slice \ahb2apb_inst|paddr[5] (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|haddr [5]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [5]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(SyncReset_X60_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [5]));
defparam \ahb2apb_inst|paddr[5] .mask = 16'h0020;
defparam \ahb2apb_inst|paddr[5] .mode = "logic";
defparam \ahb2apb_inst|paddr[5] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[5] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[5] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[5] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[5] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[5] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[5] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[5] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y7_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~13 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~13 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~13_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .mask = 16'h0080;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~13 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y7_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~2 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .mask = 16'h0010;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~2 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y7_N8
// alta_lcell_ff \ahb2apb_inst|paddr[7] (
// Location: LCCOMB_X60_Y7_N8
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|Equal0~3 (
alta_slice \ahb2apb_inst|paddr[7] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~0_combout ),
	.B(vcc),
	.C(\ahb2apb_inst|haddr [7]),
	.D(\ahb2apb_inst|paddr [6]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [7]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ),
	.SyncReset(SyncReset_X60_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y7_VCC),
	.LutOut(\gen_per[4].gen_dac.dac_inst|Equal0~3_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [7]));
defparam \ahb2apb_inst|paddr[7] .mask = 16'h000A;
defparam \ahb2apb_inst|paddr[7] .mode = "logic";
defparam \ahb2apb_inst|paddr[7] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[7] .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|paddr[7] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[7] .BypassEn = 1'b1;
defparam \ahb2apb_inst|paddr[7] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[7] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[7] .SyncResetMux = 2'b00;
defparam \ahb2apb_inst|paddr[7] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X60_Y7_N0
alta_clkenctrl clken_ctrl_X60_Y7_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|paddr[6]~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y7_SIG_SIG ));
defparam clken_ctrl_X60_Y7_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y7_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y7_N0
alta_asyncctrl asyncreset_ctrl_X60_Y7_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y7_INV ));
defparam asyncreset_ctrl_X60_Y7_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y7_N1
alta_clkenctrl clken_ctrl_X60_Y7_N1(.ClkIn(\sys_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\sys_clock~clkctrl_outclk_X60_Y7_SIG_VCC ));
defparam clken_ctrl_X60_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y7_N1.ClkEnMux = 2'b01;

// Location: SYNCCTRL_X60_Y7_N0
alta_syncctrl syncreset_ctrl_X60_Y7(.Din(), .Dout(SyncReset_X60_Y7_GND));
defparam syncreset_ctrl_X60_Y7.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y7_N1
alta_syncctrl syncload_ctrl_X60_Y7(.Din(), .Dout(SyncLoad_X60_Y7_VCC));
defparam syncload_ctrl_X60_Y7.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X60_Y8_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always20~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always20~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~13_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always20~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .mask = 16'hC000;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always20~0 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y8_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop (
// Location: LCCOMB_X60_Y8_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop (
	.A(\mem_ahb_hwdata[1]~input0 ),
	.B(\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.Clk(\bus_clock~clkctrl_outclk_X60_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|ctrl_adc_stop~q ));
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .mask = 16'hC800;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_adc_stop .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_read[1]~18_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[1]~11_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[1]~16_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~19_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .mask = 16'hBBC0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~19 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N14
// alta_lcell_comb \ahb2apb_inst|comb~0 (
alta_slice \ahb2apb_inst|comb~0 (
	.A(vcc),
	.B(vcc),
	.C(\ahb2apb_inst|penable~q ),
	.D(\ahb2apb_inst|psel~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|comb~0_combout ),
	.Cout(),
	.Q());
defparam \ahb2apb_inst|comb~0 .mask = 16'hF000;
defparam \ahb2apb_inst|comb~0 .mode = "logic";
defparam \ahb2apb_inst|comb~0 .modeMux = 1'b0;
defparam \ahb2apb_inst|comb~0 .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|comb~0 .ShiftMux = 1'b0;
defparam \ahb2apb_inst|comb~0 .BypassEn = 1'b0;
defparam \ahb2apb_inst|comb~0 .CarryEnb = 1'b1;
defparam \ahb2apb_inst|comb~0 .AsyncResetMux = 2'bxx;
defparam \ahb2apb_inst|comb~0 .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|comb~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always4~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always4~0 (
	.A(\ShiftLeft0~5_combout ),
	.B(\ahb2apb_inst|comb~0_combout ),
	.C(\ahb2apb_inst|pwrite~q ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always4~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .mask = 16'h0800;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always4~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N18
// alta_lcell_comb \ahb2apb_inst|always2~0 (
// Location: FF_X60_Y8_N18
// alta_lcell_ff \ahb2apb_inst|pvalid (
alta_slice \ahb2apb_inst|pvalid (
	.A(vcc),
	.B(\ahb2apb_inst|pdone~q ),
	.C(\ahb2apb_inst|hreadyout~q ),
	.D(\ahb2apb_inst|psel~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|pvalid~q ),
	.Clk(\bus_clock~clkctrl_outclk_X60_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|always2~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|pvalid~q ));
defparam \ahb2apb_inst|pvalid .mask = 16'h0030;
defparam \ahb2apb_inst|pvalid .mode = "logic";
defparam \ahb2apb_inst|pvalid .modeMux = 1'b0;
defparam \ahb2apb_inst|pvalid .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|pvalid .ShiftMux = 1'b0;
defparam \ahb2apb_inst|pvalid .BypassEn = 1'b0;
defparam \ahb2apb_inst|pvalid .CarryEnb = 1'b1;
defparam \ahb2apb_inst|pvalid .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|pvalid .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|pvalid .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always0~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|always0~3 (
	.A(\ahb2apb_inst|pwrite~q ),
	.B(\ahb2apb_inst|psel~q ),
	.C(\ahb2apb_inst|penable~q ),
	.D(\ShiftLeft0~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .mask = 16'h8000;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always0~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata~0 (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_adc_start~q ),
	.B(\gen_per[0].gen_adc.adc_inst|adc_en~q ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .mask = 16'hC0A0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~4 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata~4 (
	.A(\gen_per[0].gen_adc.adc_inst|apb_db [1]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[1]~19_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .mask = 16'hF888;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata~4 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y8_N24
// alta_lcell_ff \ahb2apb_inst|pdone (
// Location: LCCOMB_X60_Y8_N24
// alta_lcell_comb \ahb2apb_inst|pdone~0 (
alta_slice \ahb2apb_inst|pdone (
	.A(vcc),
	.B(\ahb2apb_inst|penable~q ),
	.C(vcc),
	.D(\ahb2apb_inst|psel~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|pdone~q ),
	.Clk(\bus_clock~clkctrl_outclk_X60_Y8_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|pdone~0_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|pdone~q ));
defparam \ahb2apb_inst|pdone .mask = 16'h0C00;
defparam \ahb2apb_inst|pdone .mode = "logic";
defparam \ahb2apb_inst|pdone .modeMux = 1'b0;
defparam \ahb2apb_inst|pdone .FeedbackMux = 1'b1;
defparam \ahb2apb_inst|pdone .ShiftMux = 1'b0;
defparam \ahb2apb_inst|pdone .BypassEn = 1'b0;
defparam \ahb2apb_inst|pdone .CarryEnb = 1'b1;
defparam \ahb2apb_inst|pdone .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|pdone .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|pdone .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~1 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .mask = 16'h0200;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~3 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .mask = 16'h0800;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[1]~10_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~11_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .mask = 16'hCFA0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~11 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(vcc),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .mask = 16'h5000;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y8_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .mask = 16'h4040;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y8_N8
// alta_lcell_ff \ahb2apb_inst|pwrite (
// Location: LCCOMB_X60_Y8_N8
// alta_lcell_comb \ahb2apb_inst|pwrite~feeder (
alta_slice \ahb2apb_inst|pwrite (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ahb2apb_inst|hwrite~q ),
	.Cin(),
	.Qin(\ahb2apb_inst|pwrite~q ),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|pwrite~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|pwrite~q ));
defparam \ahb2apb_inst|pwrite .mask = 16'hFF00;
defparam \ahb2apb_inst|pwrite .mode = "logic";
defparam \ahb2apb_inst|pwrite .modeMux = 1'b0;
defparam \ahb2apb_inst|pwrite .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|pwrite .ShiftMux = 1'b0;
defparam \ahb2apb_inst|pwrite .BypassEn = 1'b0;
defparam \ahb2apb_inst|pwrite .CarryEnb = 1'b1;
defparam \ahb2apb_inst|pwrite .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|pwrite .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|pwrite .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y8_N0
alta_clkenctrl clken_ctrl_X60_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X60_Y8_SIG_VCC ));
defparam clken_ctrl_X60_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y8_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X60_Y8_N0
alta_asyncctrl asyncreset_ctrl_X60_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y8_INV ));
defparam asyncreset_ctrl_X60_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y8_N1
alta_clkenctrl clken_ctrl_X60_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|paddr[6]~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y8_SIG_SIG ));
defparam clken_ctrl_X60_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y8_N1.ClkEnMux = 2'b10;
// Location: FF_X60_Y9_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X60_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y9_INV ),
	.SyncReset(SyncReset_X60_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[2][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][1] .SyncLoadMux = 2'b01;
// Location: FF_X60_Y9_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X60_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y9_INV ),
	.SyncReset(SyncReset_X60_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[2][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y9_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~4 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .mask = 16'h0020;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~11 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~11 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~11_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .mask = 16'h0008;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~11 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~4 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~4 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .mask = 16'hE5E0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~4 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y9_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X60_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y9_INV ),
	.SyncReset(SyncReset_X60_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X60_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[2][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X60_Y9_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~8 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .mask = 16'h0004;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~8 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y9_N22
// alta_lcell_ff \ahb2apb_inst|paddr[2] (
// Location: LCCOMB_X60_Y9_N22
// alta_lcell_comb \ahb2apb_inst|paddr[2]~feeder (
alta_slice \ahb2apb_inst|paddr[2] (
	.A(vcc),
	.B(vcc),
	.C(\ahb2apb_inst|haddr [2]),
	.D(vcc),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [2]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|paddr[2]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [2]));
defparam \ahb2apb_inst|paddr[2] .mask = 16'hF0F0;
defparam \ahb2apb_inst|paddr[2] .mode = "logic";
defparam \ahb2apb_inst|paddr[2] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[2] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|paddr[2] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[2] .BypassEn = 1'b0;
defparam \ahb2apb_inst|paddr[2] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[2] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[2] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|paddr[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~24_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~24 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always8~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always8~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~8_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always8~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .mask = 16'hC000;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always8~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~10 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~10 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~10_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .mask = 16'h0001;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~10 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~6 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .mask = 16'h0004;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~12 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~12 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [4]),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~12_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .mask = 16'h2000;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~12 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X60_Y9_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~9 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .mask = 16'h0010;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~9 .SyncLoadMux = 2'bxx;
// Location: FF_X60_Y9_N8
// alta_lcell_ff \ahb2apb_inst|paddr[4] (
// Location: LCCOMB_X60_Y9_N8
// alta_lcell_comb \ahb2apb_inst|paddr[4]~feeder (
alta_slice \ahb2apb_inst|paddr[4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\ahb2apb_inst|haddr [4]),
	.Cin(),
	.Qin(\ahb2apb_inst|paddr [4]),
	.Clk(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X60_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ahb2apb_inst|paddr[4]~feeder_combout ),
	.Cout(),
	.Q(\ahb2apb_inst|paddr [4]));
defparam \ahb2apb_inst|paddr[4] .mask = 16'hFF00;
defparam \ahb2apb_inst|paddr[4] .mode = "logic";
defparam \ahb2apb_inst|paddr[4] .modeMux = 1'b0;
defparam \ahb2apb_inst|paddr[4] .FeedbackMux = 1'b0;
defparam \ahb2apb_inst|paddr[4] .ShiftMux = 1'b0;
defparam \ahb2apb_inst|paddr[4] .BypassEn = 1'b0;
defparam \ahb2apb_inst|paddr[4] .CarryEnb = 1'b1;
defparam \ahb2apb_inst|paddr[4] .AsyncResetMux = 2'b11;
defparam \ahb2apb_inst|paddr[4] .SyncResetMux = 2'bxx;
defparam \ahb2apb_inst|paddr[4] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X60_Y9_N0
alta_clkenctrl clken_ctrl_X60_Y9_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always8~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X60_Y9_SIG_SIG ));
defparam clken_ctrl_X60_Y9_N0.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y9_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X60_Y9_N0
alta_asyncctrl asyncreset_ctrl_X60_Y9_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X60_Y9_INV ));
defparam asyncreset_ctrl_X60_Y9_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X60_Y9_N1
alta_clkenctrl clken_ctrl_X60_Y9_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\ahb2apb_inst|paddr[6]~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__ahb2apb_inst|paddr[6]~0_combout_X60_Y9_SIG_SIG ));
defparam clken_ctrl_X60_Y9_N1.ClkMux = 2'b10;
defparam clken_ctrl_X60_Y9_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X60_Y9_N0
alta_syncctrl syncreset_ctrl_X60_Y9(.Din(), .Dout(SyncReset_X60_Y9_GND));
defparam syncreset_ctrl_X60_Y9.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X60_Y9_N1
alta_syncctrl syncload_ctrl_X60_Y9(.Din(), .Dout(SyncLoad_X60_Y9_VCC));
defparam syncload_ctrl_X60_Y9.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y10_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~22 (
// Location: FF_X61_Y10_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always14~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~22_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[8][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .mask = 16'hCCB8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[0]~7_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .mask = 16'hDAD0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y10_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~47 (
// Location: FF_X61_Y10_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always18~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~47_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[12][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~15 (
// Location: FF_X61_Y10_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_52_Duplicate ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[12][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always18~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~15_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[12][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .mask = 16'hE4AA;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~0 (
// Location: FF_X61_Y10_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always14~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[8][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .mask = 16'hAAD8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~27_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .mask = 16'hEE30;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~27 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y10_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~0 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .mask = 16'hAAE4;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y10_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~34_Duplicate (
// Location: FF_X61_Y10_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always14~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~34_Duplicate_53 ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[8][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .mask = 16'hAAE4;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always18~0 (
// Location: FF_X61_Y10_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~14_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always18~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always18~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[12][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~40 (
// Location: FF_X61_Y10_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always14~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~40_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[8][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .mask = 16'hAAD8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~7 (
// Location: FF_X61_Y10_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always18~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[12][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .mask = 16'hCCB8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always14~0 (
// Location: FF_X61_Y10_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~2_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always14~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always14~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[8][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[8][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~35 (
// Location: FF_X61_Y10_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[3]~34_Duplicate_53 ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always18~0_combout_X61_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ),
	.SyncReset(SyncReset_X61_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~35_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[12][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .mask = 16'hE2CC;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[12][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y10_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[1]~15_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[1]~13_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~16_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .mask = 16'hDC98;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~16 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y10_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_52_Duplicate ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~14_Duplicate_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y10_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[2]~27_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~28_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .mask = 16'hF388;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~28 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X61_Y10_N0
alta_clkenctrl clken_ctrl_X61_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always14~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always14~0_combout_X61_Y10_SIG_SIG ));
defparam clken_ctrl_X61_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y10_N0
alta_asyncctrl asyncreset_ctrl_X61_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y10_INV ));
defparam asyncreset_ctrl_X61_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y10_N1
alta_clkenctrl clken_ctrl_X61_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always18~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always18~0_combout_X61_Y10_SIG_SIG ));
defparam clken_ctrl_X61_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y10_N0
alta_syncctrl syncreset_ctrl_X61_Y10(.Din(), .Dout(SyncReset_X61_Y10_GND));
defparam syncreset_ctrl_X61_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y10_N1
alta_syncctrl syncload_ctrl_X61_Y10(.Din(), .Dout(SyncLoad_X61_Y10_VCC));
defparam syncload_ctrl_X61_Y10.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y11_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[4]~42_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~43_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~43 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~8 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux4~7_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .mask = 16'hF858;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~3 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~3 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y11_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always10~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[4][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y11_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~3 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux4~2_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .mask = 16'hEC64;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~2 (
// Location: FF_X61_Y11_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[6][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always10~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[4][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y11_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] (
// Location: LCCOMB_X61_Y11_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always12~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[6][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always10~0 (
// Location: FF_X61_Y11_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~6_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always10~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always10~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[4][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][0] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y11_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always12~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[6][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y11_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[0]~2_combout ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate_54 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .mask = 16'hEC2C;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~42 (
// Location: FF_X61_Y11_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[6][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always12~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~42_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[6][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y11_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] (
// Location: LCCOMB_X61_Y11_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always10~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y11_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~2 (
// Location: FF_X61_Y11_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always12~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[6][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y11_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~20 (
// Location: FF_X61_Y11_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always10~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~20_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[4][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .mask = 16'hBA98;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[4][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y11_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always12~0 (
// Location: FF_X61_Y11_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~5_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always12~0_combout_X61_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ),
	.SyncReset(SyncReset_X61_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always12~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[6][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[6][2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X61_Y11_N0
alta_clkenctrl clken_ctrl_X61_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always10~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always10~0_combout_X61_Y11_SIG_SIG ));
defparam clken_ctrl_X61_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y11_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y11_N0
alta_asyncctrl asyncreset_ctrl_X61_Y11_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y11_INV ));
defparam asyncreset_ctrl_X61_Y11_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y11_N1
alta_clkenctrl clken_ctrl_X61_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always12~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always12~0_combout_X61_Y11_SIG_SIG ));
defparam clken_ctrl_X61_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y11_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y11_N0
alta_syncctrl syncreset_ctrl_X61_Y11(.Din(), .Dout(SyncReset_X61_Y11_GND));
defparam syncreset_ctrl_X61_Y11.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y11_N1
alta_syncctrl syncload_ctrl_X61_Y11(.Din(), .Dout(SyncLoad_X61_Y11_VCC));
defparam syncload_ctrl_X61_Y11.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y12_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[4]~41_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[4]~48_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[4]~46_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~49_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~49 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[0]~3_Duplicate_54 ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[0]~5_combout ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~5 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~5 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[12][1]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[0].gen_adc.adc_inst|Mux3~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .mask = 16'hAFC0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|Mux4~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .mask = 16'hEC2C;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~1 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y12_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X61_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y12_INV ),
	.SyncReset(SyncReset_X61_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[2][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y12_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[0][0]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate_56 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .mask = 16'hAAD8;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[4]~40_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~41_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .mask = 16'hBBC0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~41 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y12_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X61_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y12_INV ),
	.SyncReset(SyncReset_X61_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[2][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[2][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y12_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~45 (
// Location: FF_X61_Y12_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate_55 ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[3][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y12_INV ),
	.SyncReset(SyncReset_X61_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y12_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~45_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[3][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .mask = 16'hE4AA;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y12_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[4]~43_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[4]~45_combout ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~46_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~46 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~5 (
// Location: FF_X61_Y12_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[0]~4_Duplicate_56 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y12_INV ),
	.SyncReset(SyncReset_X61_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y12_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~5_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[3][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .mask = 16'hF388;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y12_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[0]~8_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[0]~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[0]~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .mask = 16'hDDA0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[4]~47_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~48_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~48 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[0]~0_combout ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[0]~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .mask = 16'hCAF0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[0]~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux0~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|Mux0~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .mask = 16'hAFC0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux0~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y12_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux4~0 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .mask = 16'hAEA4;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux4~0 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X61_Y12_N0
alta_clkenctrl clken_ctrl_X61_Y12_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always8~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always8~0_combout_X61_Y12_SIG_SIG ));
defparam clken_ctrl_X61_Y12_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y12_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y12_N0
alta_asyncctrl asyncreset_ctrl_X61_Y12_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y12_INV ));
defparam asyncreset_ctrl_X61_Y12_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y12_N1
alta_clkenctrl clken_ctrl_X61_Y12_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always9~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y12_SIG_SIG ));
defparam clken_ctrl_X61_Y12_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y12_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y12_N0
alta_syncctrl syncreset_ctrl_X61_Y12(.Din(), .Dout(SyncReset_X61_Y12_GND));
defparam syncreset_ctrl_X61_Y12.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y12_N1
alta_syncctrl syncload_ctrl_X61_Y12(.Din(), .Dout(SyncLoad_X61_Y12_VCC));
defparam syncload_ctrl_X61_Y12.SyncCtrlMux = 2'b01;
// Location: FF_X61_Y1_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[24]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(SyncReset_X61_Y1_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y1_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [8]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[8] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y1_N12
// alta_lcell_comb \apb_prdata~80 (
alta_slice \apb_prdata~80 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [27]),
	.B(\gen_per[3].gen_dac.dac_inst|prdata [27]),
	.C(pr_select[3]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~80_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~80 .mask = 16'hEAC0;
defparam \apb_prdata~80 .mode = "logic";
defparam \apb_prdata~80 .modeMux = 1'b0;
defparam \apb_prdata~80 .FeedbackMux = 1'b0;
defparam \apb_prdata~80 .ShiftMux = 1'b0;
defparam \apb_prdata~80 .BypassEn = 1'b0;
defparam \apb_prdata~80 .CarryEnb = 1'b1;
defparam \apb_prdata~80 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~80 .SyncResetMux = 2'bxx;
defparam \apb_prdata~80 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y1_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] (
// Location: LCCOMB_X61_Y1_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[26]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [10]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~6 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|sclk_counter [8]),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .mask = 16'h0FF0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N18
// alta_lcell_comb \apb_prdata~74 (
alta_slice \apb_prdata~74 (
	.A(\gen_per[3].gen_dac.dac_inst|prdata [25]),
	.B(\gen_per[2].gen_adc.adc_inst|prdata [25]),
	.C(pr_select[3]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata~74_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata~74 .mask = 16'hECA0;
defparam \apb_prdata~74 .mode = "logic";
defparam \apb_prdata~74 .modeMux = 1'b0;
defparam \apb_prdata~74 .FeedbackMux = 1'b0;
defparam \apb_prdata~74 .ShiftMux = 1'b0;
defparam \apb_prdata~74 .BypassEn = 1'b0;
defparam \apb_prdata~74 .CarryEnb = 1'b1;
defparam \apb_prdata~74 .AsyncResetMux = 2'bxx;
defparam \apb_prdata~74 .SyncResetMux = 2'bxx;
defparam \apb_prdata~74 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N20
// alta_lcell_comb \apb_prdata[9]~35 (
alta_slice \apb_prdata[9]~35 (
	.A(\gen_per[2].gen_adc.adc_inst|prdata [9]),
	.B(pr_select[3]),
	.C(\gen_per[3].gen_dac.dac_inst|prdata [9]),
	.D(pr_select[2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[9]~35_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[9]~35 .mask = 16'hEAC0;
defparam \apb_prdata[9]~35 .mode = "logic";
defparam \apb_prdata[9]~35 .modeMux = 1'b0;
defparam \apb_prdata[9]~35 .FeedbackMux = 1'b0;
defparam \apb_prdata[9]~35 .ShiftMux = 1'b0;
defparam \apb_prdata[9]~35 .BypassEn = 1'b0;
defparam \apb_prdata[9]~35 .CarryEnb = 1'b1;
defparam \apb_prdata[9]~35 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[9]~35 .SyncResetMux = 2'bxx;
defparam \apb_prdata[9]~35 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~7 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~7 (
	.A(\gen_per[2].gen_adc.adc_inst|Equal22~5_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_counter [9]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.D(\gen_per[2].gen_adc.adc_inst|Equal22~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .mask = 16'h0082;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[26]~12 (
// Location: FF_X61_Y1_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[26] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[26] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [26]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[26]~12_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [26]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .mask = 16'h2020;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[26] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[24]~10 (
// Location: FF_X61_Y1_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[24] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[24] (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [8]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [24]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[24]~10_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [24]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .mask = 16'h2020;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[24] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[25]~11 (
// Location: FF_X61_Y1_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[25] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[25] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [25]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[25]~11_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [25]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .mask = 16'h2020;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[25] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal22~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal22~5 (
	.A(\gen_per[2].gen_adc.adc_inst|sclk_counter [10]),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [10]),
	.D(\gen_per[2].gen_adc.adc_inst|sclk_counter [11]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal22~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .mask = 16'h8421;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal22~5 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y1_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] (
// Location: LCCOMB_X61_Y1_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[27]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [11]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[11] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y1_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[27]~13 (
// Location: FF_X61_Y1_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[27] (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[27] (
	.A(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [11]),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [27]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[27]~13_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [27]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .mask = 16'h2020;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[27] .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y1_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] (
// Location: LCCOMB_X61_Y1_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[25]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y1_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_sclk_div [9]));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_sclk_div[9] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X61_Y1_N0
alta_clkenctrl clken_ctrl_X61_Y1_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always0~3_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y1_SIG_SIG ));
defparam clken_ctrl_X61_Y1_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y1_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y1_N0
alta_asyncctrl asyncreset_ctrl_X61_Y1_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y1_INV ));
defparam asyncreset_ctrl_X61_Y1_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y1_N1
alta_clkenctrl clken_ctrl_X61_Y1_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X61_Y1_SIG_SIG ));
defparam clken_ctrl_X61_Y1_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y1_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y1_N0
alta_syncctrl syncreset_ctrl_X61_Y1(.Din(), .Dout(SyncReset_X61_Y1_GND));
defparam syncreset_ctrl_X61_Y1.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y1_N1
alta_syncctrl syncload_ctrl_X61_Y1(.Din(), .Dout(SyncLoad_X61_Y1_VCC));
defparam syncload_ctrl_X61_Y1.SyncCtrlMux = 2'b01;
// Location: FF_X61_Y2_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen (
// Location: LCCOMB_X61_Y2_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen (
	.A(vcc),
	.B(vcc),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~q ));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .mask = 16'hF0F0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y2_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|adc_state[0] (
// Location: LCCOMB_X61_Y2_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_state[0]~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_state[0] (
	.A(\gen_per[2].gen_adc.adc_inst|adc_state [0]),
	.B(\gen_per[2].gen_adc.adc_inst|sclk_rising~combout ),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|adc_state [0]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always2~0_combout__SyncReset_X61_Y2_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y2_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_state[0]~4_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|adc_state[0]~5 ),
	.Q(\gen_per[2].gen_adc.adc_inst|adc_state [0]));
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .mask = 16'h6688;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[0] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y2_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|adc_state[1] (
// Location: LCCOMB_X61_Y2_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_state[1]~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_state[1] (
	.A(\gen_per[2].gen_adc.adc_inst|adc_state [1]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|adc_state[0]~5 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|adc_state [1]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always2~0_combout__SyncReset_X61_Y2_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y2_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_state[1]~6_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|adc_state[1]~7 ),
	.Q(\gen_per[2].gen_adc.adc_inst|adc_state [1]));
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .mask = 16'h5A5F;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[1] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y2_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|adc_state[2] (
// Location: LCCOMB_X61_Y2_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_state[2]~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_state[2] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|adc_state [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|adc_state[1]~7 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|adc_state [2]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always2~0_combout__SyncReset_X61_Y2_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y2_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_state[2]~8_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|adc_state[2]~9 ),
	.Q(\gen_per[2].gen_adc.adc_inst|adc_state [2]));
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[2] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y2_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|adc_state[3] (
// Location: LCCOMB_X61_Y2_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_state[3]~10 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_state[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_state [3]),
	.Cin(\gen_per[2].gen_adc.adc_inst|adc_state[2]~9 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|adc_state [3]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always2~0_combout__SyncReset_X61_Y2_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y2_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_state[3]~10_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|adc_state [3]));
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .mask = 16'h0FF0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|adc_state[3] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y2_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_eoc (
// Location: LCCOMB_X61_Y2_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|apb_eoc~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_eoc (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.eoc ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_eoc~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ));
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .mask = 16'h00FF;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_eoc .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y2_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_last~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_last~2 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_last~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_seq_next~combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_last~1_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_last~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .mask = 16'h2000;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y2_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 (
	.A(\gen_per[2].gen_adc.adc_inst|adc_state [1]),
	.B(\gen_per[2].gen_adc.adc_inst|adc_state [3]),
	.C(\gen_per[2].gen_adc.adc_inst|adc_state [2]),
	.D(\gen_per[2].gen_adc.adc_inst|adc_state [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_seq_next~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .mask = 16'h0010;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_seq_next~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y2_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always2~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|always2~1 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.eoc ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always2~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .mask = 16'h0030;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always2~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y2_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|dma_reg~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|dma_reg~0 (
	.A(\ext_dma_DMACCLR[2]~input0 ),
	.B(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.C(\gen_per[2].gen_adc.adc_inst|dma_reg~q ),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.eoc ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|dma_reg~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .mask = 16'h5051;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg~0 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y2_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont (
// Location: LCCOMB_X61_Y2_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~q ));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_cont .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y2_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always2~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|always2~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always2~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .mask = 16'hCCFF;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always2~0 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y2_N30
// alta_lcell_ff \gen_per[4].gen_dac.dac_inst|dma_reg (
// Location: LCCOMB_X61_Y2_N30
// alta_lcell_comb \gen_per[4].gen_dac.dac_inst|dma_reg~0 (
alta_slice \gen_per[4].gen_dac.dac_inst|dma_reg (
	.A(\ext_dma_DMACCLR[2]~input0 ),
	.B(\gen_per[4].gen_dac.dac_inst|ctrl_dac_dmaen~q ),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal2~10_combout ),
	.Cin(),
	.Qin(\gen_per[4].gen_dac.dac_inst|dma_reg~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[4].gen_dac.dac_inst|dma_reg~0_combout ),
	.Cout(),
	.Q(\gen_per[4].gen_dac.dac_inst|dma_reg~q ));
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .mask = 16'h4440;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .mode = "logic";
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .modeMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .FeedbackMux = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .ShiftMux = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .BypassEn = 1'b0;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .CarryEnb = 1'b1;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .AsyncResetMux = 2'b11;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .SyncResetMux = 2'bxx;
defparam \gen_per[4].gen_dac.dac_inst|dma_reg .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y2_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|dma_reg (
// Location: LCCOMB_X61_Y2_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|dma_reg~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|dma_reg (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|dma_reg~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|dma_reg~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|dma_reg~1_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|dma_reg~q ));
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .mask = 16'hCC00;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|dma_reg .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y2_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|comb~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|comb~0 (
	.A(\ext_dma_DMACCLR[2]~input0 ),
	.B(\gen_per[2].gen_adc.adc_inst|dma_reg~q ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_state [2]),
	.D(\gen_per[2].gen_adc.adc_inst|adc_state [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|comb~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .mask = 16'h111F;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|comb~0 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y2_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_last (
// Location: LCCOMB_X61_Y2_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_last~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_last (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|seq_last~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_last~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_last~3_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_last~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_last .mask = 16'hFF30;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_last .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X61_Y2_N0
alta_clkenctrl clken_ctrl_X61_Y2_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X61_Y2_SIG_VCC ));
defparam clken_ctrl_X61_Y2_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y2_N0.ClkEnMux = 2'b01;

// Location: CLKENCTRL_X61_Y2_N1
alta_clkenctrl clken_ctrl_X61_Y2_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always0~3_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always0~3_combout_X61_Y2_SIG_SIG ));
defparam clken_ctrl_X61_Y2_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y2_N1.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y2_N1
alta_asyncctrl asyncreset_ctrl_X61_Y2_N1(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y2_INV ));
defparam asyncreset_ctrl_X61_Y2_N1.AsyncCtrlMux = 2'b11;

// Location: SYNCCTRL_X61_Y2_N0
alta_syncctrl syncreset_ctrl_X61_Y2(.Din(\gen_per[2].gen_adc.adc_inst|always2~0_combout ), .Dout(\gen_per[2].gen_adc.adc_inst|always2~0_combout__SyncReset_X61_Y2_SIG ));
defparam syncreset_ctrl_X61_Y2.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X61_Y2_N1
alta_syncctrl syncload_ctrl_X61_Y2(.Din(), .Dout(SyncLoad_X61_Y2_GND));
defparam syncload_ctrl_X61_Y2.SyncCtrlMux = 2'b00;
// Location: FF_X61_Y3_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop (
// Location: LCCOMB_X61_Y3_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop (
	.A(\mem_ahb_hwdata[1]~input0 ),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~5_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~q ));
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .mask = 16'hC800;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_adc_stop .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y3_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_cnt[0] (
// Location: LCCOMB_X61_Y3_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_cnt[0]~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_cnt[0] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|adc_seq_next~combout ),
	.C(vcc),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always23~0_combout__SyncReset_X61_Y3_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y3_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_cnt[0]~4_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|seq_cnt[0]~5 ),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]));
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .mask = 16'h6688;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[0] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y3_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_cnt[1] (
// Location: LCCOMB_X61_Y3_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_cnt[1]~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_cnt[1] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.B(vcc),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|seq_cnt[0]~5 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always23~0_combout__SyncReset_X61_Y3_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y3_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_cnt[1]~6_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|seq_cnt[1]~7 ),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]));
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .mask = 16'h5A5F;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[1] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y3_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_cnt[2] (
// Location: LCCOMB_X61_Y3_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_cnt[2]~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_cnt[2] (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(vcc),
	.D(vcc),
	.Cin(\gen_per[2].gen_adc.adc_inst|seq_cnt[1]~7 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always23~0_combout__SyncReset_X61_Y3_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y3_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_cnt[2]~8_combout ),
	.Cout(\gen_per[2].gen_adc.adc_inst|seq_cnt[2]~9 ),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]));
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .mask = 16'hC30C;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .CarryEnb = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[2] .SyncLoadMux = 2'b00;
// Location: FF_X61_Y3_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_cnt[3] (
// Location: LCCOMB_X61_Y3_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_cnt[3]~10 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_cnt[3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(\gen_per[2].gen_adc.adc_inst|seq_cnt[2]~9 ),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(\gen_per[2].gen_adc.adc_inst|always23~0_combout__SyncReset_X61_Y3_SIG ),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y3_GND),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_cnt[3]~10_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]));
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .mask = 16'h0FF0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .SyncResetMux = 2'b10;
defparam \gen_per[2].gen_adc.adc_inst|seq_cnt[3] .SyncLoadMux = 2'b00;
// Location: LCCOMB_X61_Y3_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(vcc),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .mask = 16'h2200;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y3_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[9] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[9] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[9] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X61_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[9]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [9]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[9] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~6 (
	.A(\gen_per[2].gen_adc.adc_inst|Mux2~5_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[2].gen_adc.adc_inst|Mux2~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .mask = 16'hCEC2;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~5 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|Mux2~4_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .mask = 16'hF858;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~5 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y3_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|adc_restart (
// Location: LCCOMB_X61_Y3_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always3~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_restart (
	.A(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.D(vcc),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|adc_restart~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always3~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|adc_restart~q ));
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .mask = 16'hC8C8;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_restart .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always23~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|always23~0 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|seq_last~q ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always23~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .mask = 16'hF0FF;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|always23~0 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y3_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|adc_en (
// Location: LCCOMB_X61_Y3_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_en~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_en (
	.A(\gen_per[2].gen_adc.adc_inst|adc_en~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|adc_restart~q ),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.Clk(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_en~1_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|adc_en~q ));
defparam \gen_per[2].gen_adc.adc_inst|adc_en .mask = 16'h2220;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_en .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_en .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|adc_en~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|adc_en~0 (
	.A(\gen_per[2].gen_adc.adc_inst|apb_eoc~q ),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_adc_stop~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_last~q ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_adc_cont~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|adc_en~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .mask = 16'h3313;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|adc_en~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|ctrl_adc_dmaen~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .mask = 16'h0C00;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~9 (
	.A(\gen_per[2].gen_adc.adc_inst|Mux2~8_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux2~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux2~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y3_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata~0 (
	.A(\gen_per[2].gen_adc.adc_inst|ctrl_adc_start~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|adc_en~q ),
	.D(\gen_per[4].gen_dac.dac_inst|Equal0~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .mask = 16'hE200;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata~0 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X61_Y3_N0
alta_clkenctrl clken_ctrl_X61_Y3_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(), .ClkOut(\bus_clock~clkctrl_outclk_X61_Y3_SIG_VCC ));
defparam clken_ctrl_X61_Y3_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y3_N0.ClkEnMux = 2'b01;

// Location: ASYNCCTRL_X61_Y3_N0
alta_asyncctrl asyncreset_ctrl_X61_Y3_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y3_INV ));
defparam asyncreset_ctrl_X61_Y3_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y3_N1
alta_clkenctrl clken_ctrl_X61_Y3_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X61_Y3_SIG_SIG ));
defparam clken_ctrl_X61_Y3_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y3_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y3_N0
alta_syncctrl syncreset_ctrl_X61_Y3(.Din(\gen_per[2].gen_adc.adc_inst|always23~0_combout ), .Dout(\gen_per[2].gen_adc.adc_inst|always23~0_combout__SyncReset_X61_Y3_SIG ));
defparam syncreset_ctrl_X61_Y3.SyncCtrlMux = 2'b10;

// Location: SYNCCTRL_X61_Y3_N1
alta_syncctrl syncload_ctrl_X61_Y3(.Din(), .Dout(SyncLoad_X61_Y3_GND));
defparam syncload_ctrl_X61_Y3.SyncCtrlMux = 2'b00;
// Location: LCCOMB_X61_Y4_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~0 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .mask = 16'hF0AC;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~0 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y4_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always11~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[5][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y4_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] (
// Location: LCCOMB_X61_Y4_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always11~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always11~0 (
// Location: FF_X61_Y4_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always11~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always11~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[5][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y4_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~0 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .mask = 16'hFA44;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~7 (
// Location: FF_X61_Y4_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always13~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~7_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[7][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .mask = 16'hAAE4;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][1] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y4_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] (
// Location: LCCOMB_X61_Y4_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always11~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~8 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux3~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .mask = 16'hF388;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always13~0 (
// Location: FF_X61_Y4_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~7_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always13~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always13~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[7][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y4_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|Mux2~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .mask = 16'hB8CC;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~2 (
// Location: FF_X61_Y4_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always11~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~2_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[5][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .mask = 16'hAAE4;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[5][1] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y4_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] (
// Location: LCCOMB_X61_Y4_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always13~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~23 (
// Location: FF_X61_Y4_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate_52 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always13~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~23_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[7][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y4_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~3 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|Mux3~2_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .mask = 16'hCAF0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate_52 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .mask = 16'hADA8;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~22_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y4_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~3 (
// Location: FF_X61_Y4_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate_11 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always13~0_combout_X61_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ),
	.SyncReset(SyncReset_X61_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~3_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[7][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .mask = 16'hF388;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[7][4] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X61_Y4_N0
alta_clkenctrl clken_ctrl_X61_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always11~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always11~0_combout_X61_Y4_SIG_SIG ));
defparam clken_ctrl_X61_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y4_N0
alta_asyncctrl asyncreset_ctrl_X61_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y4_INV ));
defparam asyncreset_ctrl_X61_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y4_N1
alta_clkenctrl clken_ctrl_X61_Y4_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always13~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always13~0_combout_X61_Y4_SIG_SIG ));
defparam clken_ctrl_X61_Y4_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y4_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y4_N0
alta_syncctrl syncreset_ctrl_X61_Y4(.Din(), .Dout(SyncReset_X61_Y4_GND));
defparam syncreset_ctrl_X61_Y4.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y4_N1
alta_syncctrl syncload_ctrl_X61_Y4(.Din(), .Dout(SyncLoad_X61_Y4_VCC));
defparam syncload_ctrl_X61_Y4.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y5_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~42 (
// Location: FF_X61_Y5_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always16~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~42_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[10][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .mask = 16'hFC22;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y5_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always14~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[8][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y5_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~6 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux1~3_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux1~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .mask = 16'hD9C8;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y5_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~8 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux1~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .mask = 16'hF388;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~8 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y5_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] (
// Location: LCCOMB_X61_Y5_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always14~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y5_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~5 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|Mux1~4_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .mask = 16'hDAD0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y5_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~4 (
// Location: FF_X61_Y5_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always14~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~4_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[8][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .mask = 16'hFA44;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y5_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .mask = 16'hFC22;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y5_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always16~0 (
// Location: FF_X61_Y5_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always14~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always16~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[8][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y5_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~2 (
// Location: FF_X61_Y5_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always16~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~2_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[10][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .mask = 16'hD9C8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y5_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[2]~20_combout ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~21_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .mask = 16'hACF0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~21 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y5_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[2].gen_adc.adc_inst|Mux1~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .mask = 16'hAFC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y5_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~20 (
// Location: FF_X61_Y5_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always14~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~20_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[8][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .mask = 16'hCCB8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[8][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y5_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always14~0 (
// Location: FF_X61_Y5_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always16~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always14~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[10][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][0] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y5_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] (
// Location: LCCOMB_X61_Y5_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always16~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][3] .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y5_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[10][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always16~0_combout_X61_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ),
	.SyncReset(SyncReset_X61_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[10][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[10][1] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X61_Y5_N0
alta_clkenctrl clken_ctrl_X61_Y5_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always16~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always16~0_combout_X61_Y5_SIG_SIG ));
defparam clken_ctrl_X61_Y5_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y5_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y5_N0
alta_asyncctrl asyncreset_ctrl_X61_Y5_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y5_INV ));
defparam asyncreset_ctrl_X61_Y5_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y5_N1
alta_clkenctrl clken_ctrl_X61_Y5_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always14~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always14~0_combout_X61_Y5_SIG_SIG ));
defparam clken_ctrl_X61_Y5_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y5_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y5_N0
alta_syncctrl syncreset_ctrl_X61_Y5(.Din(), .Dout(SyncReset_X61_Y5_GND));
defparam syncreset_ctrl_X61_Y5.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y5_N1
alta_syncctrl syncload_ctrl_X61_Y5(.Din(), .Dout(SyncLoad_X61_Y5_VCC));
defparam syncload_ctrl_X61_Y5.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y6_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~7 (
// Location: FF_X61_Y6_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[14][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always20~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~7_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[14][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .mask = 16'hCCE2;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y6_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always20~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[14][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][2] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y6_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always20~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[14][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y6_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~8 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux2~7_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .mask = 16'hBCB0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[2]~27_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~28_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~28 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_read[0]~7_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .mask = 16'hE6C4;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~7 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~7 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[14][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .mask = 16'hDC98;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.D(\ahb2apb_inst|paddr [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .mask = 16'hFA44;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~47 (
// Location: FF_X61_Y6_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~47_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[13][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .mask = 16'hD9C8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y6_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~13 (
// Location: FF_X61_Y6_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate_51 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~13_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[13][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .mask = 16'hF388;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[13][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y6_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always20~0 (
// Location: FF_X61_Y6_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~13_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always20~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always20~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[14][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][1] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y6_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always20~0_combout_X61_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ),
	.SyncReset(SyncReset_X61_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y6_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[14][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[14][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y6_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux0~8 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux0~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~7 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~7 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .mask = 16'hB9A8;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate_51 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .mask = 16'hBA98;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~12_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y6_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~8 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .mask = 16'hDDA0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~8 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X61_Y6_N0
alta_clkenctrl clken_ctrl_X61_Y6_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always20~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always20~0_combout_X61_Y6_SIG_SIG ));
defparam clken_ctrl_X61_Y6_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y6_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y6_N0
alta_asyncctrl asyncreset_ctrl_X61_Y6_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y6_INV ));
defparam asyncreset_ctrl_X61_Y6_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y6_N1
alta_clkenctrl clken_ctrl_X61_Y6_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always19~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always19~0_combout_X61_Y6_SIG_SIG ));
defparam clken_ctrl_X61_Y6_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y6_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y6_N0
alta_syncctrl syncreset_ctrl_X61_Y6(.Din(), .Dout(SyncReset_X61_Y6_GND));
defparam syncreset_ctrl_X61_Y6.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y6_N1
alta_syncctrl syncload_ctrl_X61_Y6(.Din(), .Dout(SyncLoad_X61_Y6_VCC));
defparam syncload_ctrl_X61_Y6.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y7_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~4 (
// Location: FF_X61_Y7_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always8~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~4_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[2][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .mask = 16'hCCE2;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~4 (
// Location: FF_X61_Y7_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[0][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always6~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~4_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[0][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .mask = 16'hEE30;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~34_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .mask = 16'hEE30;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~34 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y7_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~4 (
// Location: FF_X61_Y7_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always6~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~4_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[0][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .mask = 16'hCCB8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~5 (
// Location: FF_X61_Y7_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[3][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux0~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always8~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~5_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[2][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y7_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always6~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[0][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux0~6 (
	.A(\gen_per[2].gen_adc.adc_inst|Mux0~5_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux0~3_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .mask = 16'hCCE2;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y7_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~5 (
// Location: FF_X61_Y7_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always8~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~5_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[2][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[2][4]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~44_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .mask = 16'hFC0A;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~44 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y7_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux0~9 (
	.A(\gen_per[2].gen_adc.adc_inst|Mux0~1_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux0~8_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux0~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .mask = 16'hF388;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y7_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always6~0 (
// Location: FF_X61_Y7_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~10_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always6~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always6~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[0][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux0~4 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .mask = 16'hFC0A;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y7_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_read[2]~24_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[2][2]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~25_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .mask = 16'hE4AA;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~25 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y7_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~32 (
// Location: FF_X61_Y7_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always8~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~32_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[2][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .mask = 16'hEE50;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~24 (
// Location: FF_X61_Y7_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always6~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~24_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[0][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .mask = 16'hAAD8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[0][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y7_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always8~0 (
// Location: FF_X61_Y7_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~8_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[2][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always8~0_combout_X61_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ),
	.SyncReset(SyncReset_X61_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always8~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[2][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[2][1] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X61_Y7_N0
alta_clkenctrl clken_ctrl_X61_Y7_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always8~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always8~0_combout_X61_Y7_SIG_SIG ));
defparam clken_ctrl_X61_Y7_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y7_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y7_N0
alta_asyncctrl asyncreset_ctrl_X61_Y7_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y7_INV ));
defparam asyncreset_ctrl_X61_Y7_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y7_N1
alta_clkenctrl clken_ctrl_X61_Y7_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always6~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always6~0_combout_X61_Y7_SIG_SIG ));
defparam clken_ctrl_X61_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y7_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y7_N0
alta_syncctrl syncreset_ctrl_X61_Y7(.Din(), .Dout(SyncReset_X61_Y7_GND));
defparam syncreset_ctrl_X61_Y7.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y7_N1
alta_syncctrl syncload_ctrl_X61_Y7(.Din(), .Dout(SyncLoad_X61_Y7_VCC));
defparam syncload_ctrl_X61_Y7.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X61_Y8_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always9~0 (
// Location: FF_X61_Y8_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] (
	.A(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~11_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(SyncReset_X61_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always9~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[3][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y8_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~6 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[0].gen_adc.adc_inst|Mux1~3_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux1~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .mask = 16'hD9C8;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~6 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y8_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always17~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(SyncReset_X61_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y8_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[11][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y8_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[2]~28_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[2]~21_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[2]~26_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~29_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .mask = 16'hDDA0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~29 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[2]~22_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~23_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .mask = 16'hCFA0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~23 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~8 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|Mux1~7_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .mask = 16'hEC2C;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~8 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y8_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] (
// Location: LCCOMB_X61_Y8_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always17~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][2] .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y8_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] (
// Location: LCCOMB_X61_Y8_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always17~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[11][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always17~0 (
// Location: FF_X61_Y8_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] (
	.A(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always17~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(SyncReset_X61_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always17~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[11][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y8_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_read[2]~23_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[2]~25_combout ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~26_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~26 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_read[2]~24_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~25_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .mask = 16'hEA4A;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~25 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~17 (
// Location: FF_X61_Y8_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(SyncReset_X61_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~17_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[3][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .mask = 16'hCCB8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y8_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~37 (
// Location: FF_X61_Y8_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(SyncReset_X61_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~37_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[3][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .mask = 16'hEE30;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[3][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y8_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~7 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~7 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~7 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[1]~17_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~18_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[1]~18 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y8_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~38 (
// Location: FF_X61_Y8_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_read[3]~37_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always17~0_combout_X61_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ),
	.SyncReset(SyncReset_X61_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~38_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[11][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .mask = 16'hD8AA;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[11][3] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X61_Y8_N0
alta_clkenctrl clken_ctrl_X61_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always9~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always9~0_combout_X61_Y8_SIG_SIG ));
defparam clken_ctrl_X61_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y8_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y8_N0
alta_asyncctrl asyncreset_ctrl_X61_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y8_INV ));
defparam asyncreset_ctrl_X61_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y8_N1
alta_clkenctrl clken_ctrl_X61_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always17~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always17~0_combout_X61_Y8_SIG_SIG ));
defparam clken_ctrl_X61_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y8_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y8_N0
alta_syncctrl syncreset_ctrl_X61_Y8(.Din(), .Dout(SyncReset_X61_Y8_GND));
defparam syncreset_ctrl_X61_Y8.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y8_N1
alta_syncctrl syncload_ctrl_X61_Y8(.Din(), .Dout(SyncLoad_X61_Y8_VCC));
defparam syncload_ctrl_X61_Y8.SyncCtrlMux = 2'b01;
// Location: FF_X61_Y9_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always7~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[1][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~4 (
// Location: FF_X61_Y9_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always6~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~4_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[0][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .mask = 16'hAAD8;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux0~4 (
// Location: FF_X61_Y9_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always6~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux0~4_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[0][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .mask = 16'hEE30;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~9 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux2~8_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux2~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux2~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .mask = 16'hDDA0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y9_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~5 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~5 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux1~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .mask = 16'hF588;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y9_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[0][4]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate_55 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .mask = 16'hCBC8;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[4]~44_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y9_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~6 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux2~5_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux2~3_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y9_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~8 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux2~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .mask = 16'hBBC0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~8 .SyncLoadMux = 2'bxx;
// Location: FF_X61_Y9_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always7~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[1][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][4] .SyncLoadMux = 2'b01;
// Location: FF_X61_Y9_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] (
// Location: LCCOMB_X61_Y9_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always7~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y9_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always6~0 (
// Location: FF_X61_Y9_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~10_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[0][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always6~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always6~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[0][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~5 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~5 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux2~4_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .mask = 16'hDAD0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X61_Y9_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux4~4 (
// Location: FF_X61_Y9_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[0][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always6~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux4~4_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[0][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .mask = 16'hBA98;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[1]~10 (
// Location: FF_X61_Y9_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\ahb2apb_inst|paddr [5]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always7~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[1]~10_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[1][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~4 (
// Location: FF_X61_Y9_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[0][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always6~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~4_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[0][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .mask = 16'hEE50;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[0][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X61_Y9_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always7~0 (
// Location: FF_X61_Y9_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~9_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always7~0_combout_X61_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ),
	.SyncReset(SyncReset_X61_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X61_Y9_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always7~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[1][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[1][2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X61_Y9_N0
alta_clkenctrl clken_ctrl_X61_Y9_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always7~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always7~0_combout_X61_Y9_SIG_SIG ));
defparam clken_ctrl_X61_Y9_N0.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y9_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X61_Y9_N0
alta_asyncctrl asyncreset_ctrl_X61_Y9_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X61_Y9_INV ));
defparam asyncreset_ctrl_X61_Y9_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X61_Y9_N1
alta_clkenctrl clken_ctrl_X61_Y9_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always6~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always6~0_combout_X61_Y9_SIG_SIG ));
defparam clken_ctrl_X61_Y9_N1.ClkMux = 2'b10;
defparam clken_ctrl_X61_Y9_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X61_Y9_N0
alta_syncctrl syncreset_ctrl_X61_Y9(.Din(), .Dout(SyncReset_X61_Y9_GND));
defparam syncreset_ctrl_X61_Y9.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X61_Y9_N1
alta_syncctrl syncload_ctrl_X61_Y9(.Din(), .Dout(SyncLoad_X61_Y9_VCC));
defparam syncload_ctrl_X61_Y9.SyncCtrlMux = 2'b01;
// Location: FF_X62_Y10_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] (
// Location: LCCOMB_X62_Y10_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always15~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate_57 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .mask = 16'hADA8;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y10_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] (
// Location: LCCOMB_X62_Y10_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always15~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[9][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~0 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .mask = 16'hF0AC;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always19~0 (
// Location: FF_X62_Y10_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~12_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always15~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(SyncReset_X62_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always19~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[9][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y10_N18
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~7 (
// Location: FF_X62_Y10_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[13][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always19~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(SyncReset_X62_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[13][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][2] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y10_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] (
// Location: LCCOMB_X62_Y10_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always19~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[13][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always15~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always15~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal1~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always15~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .mask = 16'hC000;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always15~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 (
	.A(\ahb2apb_inst|paddr [3]),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[3]~33_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[3]~35_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~36_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .mask = 16'hD9C8;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~36 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[8][2]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[10][2]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate_11 ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .mask = 16'hF0CA;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y10_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] (
// Location: LCCOMB_X62_Y10_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always19~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[13][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][4] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y10_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] (
// Location: LCCOMB_X62_Y10_N28
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[0]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always15~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[9][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][0] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux1~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .mask = 16'hACF0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~33 (
// Location: FF_X62_Y10_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.B(\ahb2apb_inst|paddr [5]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[3]~32_Duplicate_57 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always19~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(SyncReset_X62_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~33_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[13][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .mask = 16'hF388;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][3] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y10_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] (
// Location: LCCOMB_X62_Y10_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[1]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always19~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[13][1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y10_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~3 (
// Location: FF_X62_Y10_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux2~2_Duplicate_11 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always15~0_combout_X62_Y10_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ),
	.SyncReset(SyncReset_X62_Y10_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y10_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~3_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[9][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .mask = 16'hDDA0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[9][2] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X62_Y10_N0
alta_clkenctrl clken_ctrl_X62_Y10_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always15~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always15~0_combout_X62_Y10_SIG_SIG ));
defparam clken_ctrl_X62_Y10_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y10_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y10_N0
alta_asyncctrl asyncreset_ctrl_X62_Y10_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y10_INV ));
defparam asyncreset_ctrl_X62_Y10_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y10_N1
alta_clkenctrl clken_ctrl_X62_Y10_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always19~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always19~0_combout_X62_Y10_SIG_SIG ));
defparam clken_ctrl_X62_Y10_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y10_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y10_N0
alta_syncctrl syncreset_ctrl_X62_Y10(.Din(), .Dout(SyncReset_X62_Y10_GND));
defparam syncreset_ctrl_X62_Y10.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y10_N1
alta_syncctrl syncload_ctrl_X62_Y10(.Din(), .Dout(SyncLoad_X62_Y10_VCC));
defparam syncload_ctrl_X62_Y10.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X62_Y11_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~8 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux3~7_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~8_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .mask = 16'hBBC0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~8 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y11_N10
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~7 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~7 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~7_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .mask = 16'hFA0C;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~7 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y11_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] (
// Location: LCCOMB_X62_Y11_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always11~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[5][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][4] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y11_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[2]~20_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[2]~21_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .mask = 16'hF388;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[2]~21 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y11_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always13~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[7][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][1] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y11_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always13~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[7][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y11_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~0 (
// Location: FF_X62_Y11_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always11~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[5][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][2] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y11_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always11~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[5][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y11_N22
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~3 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux3~3 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[13][1]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[0].gen_adc.adc_inst|Mux3~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .mask = 16'hCFA0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux3~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y11_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux3~2 (
// Location: FF_X62_Y11_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[5][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always11~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux3~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[5][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .mask = 16'hFA44;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][1] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y11_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] (
// Location: LCCOMB_X62_Y11_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[4]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always13~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[7][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][4] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y11_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always11~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[5][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[5][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y11_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux2~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux2~1 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.B(\gen_per[0].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[0].gen_adc.adc_inst|Mux2~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux2~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .mask = 16'hCFA0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux2~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y11_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always13~0 (
// Location: FF_X62_Y11_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~7_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[7][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always13~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always13~0_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[7][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][2] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y11_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always13~0_combout_X62_Y11_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ),
	.SyncReset(SyncReset_X62_Y11_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y11_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[7][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[7][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y11_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always11~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always11~0 (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always11~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .mask = 16'h8800;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always11~0 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y11_N0
alta_clkenctrl clken_ctrl_X62_Y11_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always11~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always11~0_combout_X62_Y11_SIG_SIG ));
defparam clken_ctrl_X62_Y11_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y11_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y11_N0
alta_asyncctrl asyncreset_ctrl_X62_Y11_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y11_INV ));
defparam asyncreset_ctrl_X62_Y11_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y11_N1
alta_clkenctrl clken_ctrl_X62_Y11_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always13~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always13~0_combout_X62_Y11_SIG_SIG ));
defparam clken_ctrl_X62_Y11_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y11_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y11_N0
alta_syncctrl syncreset_ctrl_X62_Y11(.Din(), .Dout(SyncReset_X62_Y11_GND));
defparam syncreset_ctrl_X62_Y11.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y11_N1
alta_syncctrl syncload_ctrl_X62_Y11(.Din(), .Dout(SyncLoad_X62_Y11_VCC));
defparam syncload_ctrl_X62_Y11.SyncCtrlMux = 2'b01;
// Location: FF_X62_Y12_N12
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X62_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y12_INV ),
	.SyncReset(SyncReset_X62_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[5][4]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .mask = 16'hFFFF;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .mode = "ripple";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .modeMux = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .BypassEn = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .SyncResetMux = 2'b00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y12_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[12][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y12_INV ),
	.SyncReset(SyncReset_X62_Y12_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y12_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[12][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y12_N2
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|always11~0 (
alta_slice \gen_per[1].gen_adc.adc_inst|always11~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal1~4_combout ),
	.D(\gen_per[1].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|always11~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .mask = 16'hC000;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|always11~0 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y12_N30
// alta_lcell_ff \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] (
// Location: LCCOMB_X62_Y12_N30
// alta_lcell_comb \gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~feeder (
alta_slice \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X62_Y12_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y12_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[1].gen_adc.adc_inst|seq_reg[5][2]~q ));
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .mask = 16'hFF00;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .mode = "logic";
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .modeMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .FeedbackMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .ShiftMux = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .BypassEn = 1'b0;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .CarryEnb = 1'b1;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .AsyncResetMux = 2'b11;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .SyncResetMux = 2'bxx;
defparam \gen_per[1].gen_adc.adc_inst|seq_reg[5][2] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y12_N0
alta_clkenctrl clken_ctrl_X62_Y12_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[1].gen_adc.adc_inst|always11~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[1].gen_adc.adc_inst|always11~0_combout_X62_Y12_SIG_SIG ));
defparam clken_ctrl_X62_Y12_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y12_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y12_N0
alta_asyncctrl asyncreset_ctrl_X62_Y12_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y12_INV ));
defparam asyncreset_ctrl_X62_Y12_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y12_N1
alta_clkenctrl clken_ctrl_X62_Y12_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always18~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y12_SIG_SIG ));
defparam clken_ctrl_X62_Y12_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y12_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y12_N0
alta_syncctrl syncreset_ctrl_X62_Y12(.Din(), .Dout(SyncReset_X62_Y12_GND));
defparam syncreset_ctrl_X62_Y12.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y12_N1
alta_syncctrl syncload_ctrl_X62_Y12(.Din(), .Dout(SyncLoad_X62_Y12_VCC));
defparam syncload_ctrl_X62_Y12.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X62_Y1_N0
assign mem_ahb_hrdata[0] = \ahb2apb_inst|prdata [0];
// Location: LCCOMB_X62_Y1_N10
assign \ext_dma_DMACCLR[2]~input0  = ext_dma_DMACCLR[2];
// Location: LCCOMB_X62_Y1_N12
assign mem_ahb_hrdata[8] = \ahb2apb_inst|prdata [8];
// Location: LCCOMB_X62_Y1_N14
assign slave_ahb_htrans[1] = gnd;
// Location: LCCOMB_X62_Y1_N16
assign slave_ahb_haddr[1] = gnd;
// Location: LCCOMB_X62_Y1_N18
assign ext_dma_DMACBREQ[2] = \ext_dma_DMACBREQ~0_combout ;
// Location: LCCOMB_X62_Y1_N2
assign \mem_ahb_hwdata[12]~input0  = mem_ahb_hwdata[12];
// Location: LCCOMB_X62_Y1_N4
assign mem_ahb_hrdata[1] = \ahb2apb_inst|prdata [1];
// Location: LCCOMB_X62_Y1_N6
assign mem_ahb_hrdata[2] = \ahb2apb_inst|prdata [2];
// Location: LCCOMB_X62_Y1_N8
assign \mem_ahb_hwdata[0]~input0  = mem_ahb_hwdata[0];
// Location: FF_X62_Y2_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[6] (
// Location: LCCOMB_X62_Y2_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~13 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[6] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|apb_db [6]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~13_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [6]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .mask = 16'hEAC0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[6] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[7] (
// Location: LCCOMB_X62_Y2_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~14 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[7] (
	.A(\gen_per[2].gen_adc.adc_inst|apb_db [7]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~14_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [7]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .mask = 16'hECA0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[7] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[8] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[8] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[8] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[8]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [8]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[8] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[1] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[1] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[1] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[1]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [1]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[1] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y2_N18
// alta_lcell_comb \apb_prdata[8]~31 (
alta_slice \apb_prdata[8]~31 (
	.A(pr_select[3]),
	.B(\gen_per[2].gen_adc.adc_inst|prdata [8]),
	.C(pr_select[2]),
	.D(\gen_per[3].gen_dac.dac_inst|prdata [8]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\apb_prdata[8]~31_combout ),
	.Cout(),
	.Q());
defparam \apb_prdata[8]~31 .mask = 16'hEAC0;
defparam \apb_prdata[8]~31 .mode = "logic";
defparam \apb_prdata[8]~31 .modeMux = 1'b0;
defparam \apb_prdata[8]~31 .FeedbackMux = 1'b0;
defparam \apb_prdata[8]~31 .ShiftMux = 1'b0;
defparam \apb_prdata[8]~31 .BypassEn = 1'b0;
defparam \apb_prdata[8]~31 .CarryEnb = 1'b1;
defparam \apb_prdata[8]~31 .AsyncResetMux = 2'bxx;
defparam \apb_prdata[8]~31 .SyncResetMux = 2'bxx;
defparam \apb_prdata[8]~31 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y2_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~9 (
	.A(\gen_per[2].gen_adc.adc_inst|Mux4~8_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[2].gen_adc.adc_inst|Mux4~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~9 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y2_N20
// alta_lcell_comb \ext_dma_DMACBREQ~0 (
alta_slice \ext_dma_DMACBREQ~0 (
	.A(vcc),
	.B(vcc),
	.C(\gen_per[2].gen_adc.adc_inst|dma_reg~q ),
	.D(\gen_per[4].gen_dac.dac_inst|dma_reg~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\ext_dma_DMACBREQ~0_combout ),
	.Cout(),
	.Q());
defparam \ext_dma_DMACBREQ~0 .mask = 16'hFFF0;
defparam \ext_dma_DMACBREQ~0 .mode = "logic";
defparam \ext_dma_DMACBREQ~0 .modeMux = 1'b0;
defparam \ext_dma_DMACBREQ~0 .FeedbackMux = 1'b0;
defparam \ext_dma_DMACBREQ~0 .ShiftMux = 1'b0;
defparam \ext_dma_DMACBREQ~0 .BypassEn = 1'b0;
defparam \ext_dma_DMACBREQ~0 .CarryEnb = 1'b1;
defparam \ext_dma_DMACBREQ~0 .AsyncResetMux = 2'bxx;
defparam \ext_dma_DMACBREQ~0 .SyncResetMux = 2'bxx;
defparam \ext_dma_DMACBREQ~0 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[11] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[11] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[11] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[11]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [11]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[11] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[8] (
// Location: LCCOMB_X62_Y2_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~15 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[8] (
	.A(\gen_per[2].gen_adc.adc_inst|apb_db [8]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~9_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~15_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [8]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .mask = 16'hECA0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[8] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[5] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[5] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[5] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[5]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [5]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[5] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y2_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_last~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_last~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_length [2]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_length [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_last~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .mask = 16'h8421;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~1 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[5] (
// Location: LCCOMB_X62_Y2_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~12 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[5] (
	.A(\gen_per[2].gen_adc.adc_inst|apb_db [5]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~12_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [5]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .mask = 16'hECA0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[5] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[1] (
// Location: LCCOMB_X62_Y2_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[1] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_length [1]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|prdata~3_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|prdata~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~5_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [1]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .mask = 16'hFFF8;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[1] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[7] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[7] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[7] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[7]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [7]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[7] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y2_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[6] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[6] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[6] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[6]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [6]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[6] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y2_N0
alta_clkenctrl clken_ctrl_X62_Y2_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y2_SIG_SIG ));
defparam clken_ctrl_X62_Y2_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y2_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y2_N0
alta_asyncctrl asyncreset_ctrl_X62_Y2_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y2_INV ));
defparam asyncreset_ctrl_X62_Y2_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y2_N1
alta_clkenctrl clken_ctrl_X62_Y2_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y2_SIG_SIG ));
defparam clken_ctrl_X62_Y2_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y2_N1.ClkEnMux = 2'b10;
// Location: LCCOMB_X62_Y3_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_read[0]~1_combout ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[0]~6_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[0]~8_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .mask = 16'hF838;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~9 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y3_N10
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[4] (
// Location: LCCOMB_X62_Y3_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~10 (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[4] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_inst.db[4] ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[4]~49_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(SyncReset_X62_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y3_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~10_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [4]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .mask = 16'hEAC0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y3_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[3] (
// Location: LCCOMB_X62_Y3_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~8 (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[3] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_read[3]~39_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_inst.db[3] ),
	.D(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(SyncReset_X62_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y3_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~8_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [3]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .mask = 16'hF888;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[3] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y3_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[4] (
// Location: LCCOMB_X62_Y3_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~11 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|prdata~10_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~11_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [4]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .mask = 16'hFFA0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y3_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[3] (
// Location: LCCOMB_X62_Y3_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~9 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[3] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_length [3]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|ctrl_read[3]~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|prdata~8_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~9_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [3]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .mask = 16'hFFF8;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y3_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_read[4]~41_combout ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[4]~46_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[4]~48_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~49_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .mask = 16'hF838;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~49 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y3_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_read[2]~21_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[2]~28_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[2]~26_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~29_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~29 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y3_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[0] (
// Location: LCCOMB_X62_Y3_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_inst.db[0] ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[0]~9_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(SyncReset_X62_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y3_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~1_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [0]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .mask = 16'hEAC0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[0] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y3_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[10] (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[10] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[2].gen_adc.adc_inst|adc_inst.db[10] ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|apb_db[10]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [10]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y3_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[0]~5_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[0]~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .mask = 16'hBA98;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y3_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[2]~23_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[2]~25_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~26_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .mask = 16'hD9C8;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[2]~26 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y3_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|apb_db[2] (
// Location: LCCOMB_X62_Y3_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|apb_db[2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|adc_inst.db[2] ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[2]~29_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|apb_db [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(SyncReset_X62_Y3_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y3_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~6_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|apb_db [2]));
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .mask = 16'hEAC0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|apb_db[2] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y3_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[0] (
// Location: LCCOMB_X62_Y3_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[0] (
	.A(\gen_per[2].gen_adc.adc_inst|prdata~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_length [0]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|prdata~1_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~2_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [0]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .mask = 16'hFFEA;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y3_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|prdata[2] (
// Location: LCCOMB_X62_Y3_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~7 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata[2] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_length [2]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|prdata~6_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|ctrl_read[2]~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y3_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~7_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|prdata [2]));
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .mask = 16'hFFF8;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata[2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y3_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[4]~45_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[4]~43_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~46_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .mask = 16'hBA98;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~46 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y3_N0
alta_clkenctrl clken_ctrl_X62_Y3_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always2~1_combout_X62_Y3_SIG_SIG ));
defparam clken_ctrl_X62_Y3_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y3_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y3_N0
alta_asyncctrl asyncreset_ctrl_X62_Y3_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y3_INV ));
defparam asyncreset_ctrl_X62_Y3_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y3_N1
alta_clkenctrl clken_ctrl_X62_Y3_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always24~2_combout_X62_Y3_SIG_SIG ));
defparam clken_ctrl_X62_Y3_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y3_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y3_N0
alta_syncctrl syncreset_ctrl_X62_Y3(.Din(), .Dout(SyncReset_X62_Y3_GND));
defparam syncreset_ctrl_X62_Y3.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y3_N1
alta_syncctrl syncload_ctrl_X62_Y3(.Din(), .Dout(SyncLoad_X62_Y3_VCC));
defparam syncload_ctrl_X62_Y3.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X62_Y4_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~3 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .mask = 16'hDDA0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y4_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|Mux3~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .mask = 16'hACF0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~1 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y4_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always12~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(SyncReset_X62_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y4_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[6][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y4_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~6 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~6 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|Mux4~3_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~5_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~6_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .mask = 16'hADA8;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~6 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y4_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~3 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.D(\gen_per[2].gen_adc.adc_inst|Mux1~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .mask = 16'hCFA0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y4_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~2 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux1~2 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[2][3]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[6][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~2_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .mask = 16'hBA98;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux1~2 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y4_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~0 (
// Location: FF_X62_Y4_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[5][0]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(SyncReset_X62_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[4][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .mask = 16'hCCB8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y4_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~2 (
// Location: FF_X62_Y4_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[4][0]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always12~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(SyncReset_X62_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~2_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[6][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .mask = 16'hD9C8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y4_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[6][0]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[7][0]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[0]~0_combout ),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .mask = 16'hCAF0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~1 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y4_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(SyncReset_X62_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y4_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[4][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y4_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] (
// Location: LCCOMB_X62_Y4_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[4][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][2] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y4_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[5][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [3]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~40_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .mask = 16'hF0AC;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[4]~40 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y4_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~41 (
// Location: FF_X62_Y4_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[7][4]~q ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[4]~40_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[6][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always12~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(SyncReset_X62_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~41_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[6][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y4_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always12~0 (
// Location: FF_X62_Y4_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~5_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always12~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(SyncReset_X62_Y4_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y4_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always12~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[6][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y4_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[6][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[4][4]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate_11 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .mask = 16'hF0AC;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~2_Duplicate .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y4_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] (
// Location: LCCOMB_X62_Y4_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always12~0_combout_X62_Y4_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[6][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[6][2] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y4_N0
alta_clkenctrl clken_ctrl_X62_Y4_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always12~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always12~0_combout_X62_Y4_SIG_SIG ));
defparam clken_ctrl_X62_Y4_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y4_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y4_N0
alta_asyncctrl asyncreset_ctrl_X62_Y4_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y4_INV ));
defparam asyncreset_ctrl_X62_Y4_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y4_N1
alta_clkenctrl clken_ctrl_X62_Y4_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always10~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y4_SIG_SIG ));
defparam clken_ctrl_X62_Y4_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y4_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y4_N0
alta_syncctrl syncreset_ctrl_X62_Y4(.Din(), .Dout(SyncReset_X62_Y4_GND));
defparam syncreset_ctrl_X62_Y4.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y4_N1
alta_syncctrl syncload_ctrl_X62_Y4(.Din(), .Dout(SyncLoad_X62_Y4_VCC));
defparam syncload_ctrl_X62_Y4.SyncCtrlMux = 2'b01;
// Location: FF_X62_Y5_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always17~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[11][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~0 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[8][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .mask = 16'hADA8;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y5_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux0~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[10][4]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux0~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux0~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y5_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux4~1 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux4~1 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[10][0]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.D(\gen_per[2].gen_adc.adc_inst|Mux4~0_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux4~1_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .mask = 16'hAFC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux4~1 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y5_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux0~0 (
// Location: FF_X62_Y5_N16
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[8][4]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always15~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux0~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[9][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .mask = 16'hB9A8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~7 (
// Location: FF_X62_Y5_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always17~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~7_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[11][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .mask = 16'hB9A8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][3] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y5_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always15~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[9][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always15~0 (
// Location: FF_X62_Y5_N20
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~1_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always17~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always15~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[11][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_last~0 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_last~0 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [1]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_length [0]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_length [1]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_last~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .mask = 16'h8421;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_last~0 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y5_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux1~0 (
// Location: FF_X62_Y5_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [3]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always15~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux1~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[9][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .mask = 16'hB9A8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux2~3 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux2~3 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[9][2]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[11][2]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux2~2_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux2~3_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux2~3 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y5_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always17~0 (
// Location: FF_X62_Y5_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] (
	.A(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|Equal1~3_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always17~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always17~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[11][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Mux3~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|Mux3~5 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[12][1]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_cnt [2]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|Mux3~4_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Mux3~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Mux3~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y5_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~3 (
// Location: FF_X62_Y5_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[11][0]~q ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[0]~2_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[9][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always15~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~3_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[9][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y5_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~43 (
// Location: FF_X62_Y5_N6
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] (
	.A(\gen_per[2].gen_adc.adc_inst|seq_read[4]~42_combout ),
	.B(\ahb2apb_inst|paddr [2]),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[9][4]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[11][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always17~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~43_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[11][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .mask = 16'hE6A2;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[11][4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y5_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[9][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always15~0_combout_X62_Y5_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ),
	.SyncReset(SyncReset_X62_Y5_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y5_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[9][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[9][1] .SyncLoadMux = 2'b01;

// Location: CLKENCTRL_X62_Y5_N0
alta_clkenctrl clken_ctrl_X62_Y5_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always17~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always17~0_combout_X62_Y5_SIG_SIG ));
defparam clken_ctrl_X62_Y5_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y5_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y5_N0
alta_asyncctrl asyncreset_ctrl_X62_Y5_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y5_INV ));
defparam asyncreset_ctrl_X62_Y5_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y5_N1
alta_clkenctrl clken_ctrl_X62_Y5_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always15~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always15~0_combout_X62_Y5_SIG_SIG ));
defparam clken_ctrl_X62_Y5_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y5_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y5_N0
alta_syncctrl syncreset_ctrl_X62_Y5(.Din(), .Dout(SyncReset_X62_Y5_GND));
defparam syncreset_ctrl_X62_Y5.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y5_N1
alta_syncctrl syncload_ctrl_X62_Y5(.Din(), .Dout(SyncLoad_X62_Y5_VCC));
defparam syncload_ctrl_X62_Y5.SyncCtrlMux = 2'b01;
// Location: LCCOMB_X62_Y6_N0
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[6][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[14][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~10_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~11_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~11 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate_53 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~5_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .mask = 16'hAFC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~5 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always18~0 (
// Location: FF_X62_Y6_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~14_combout ),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[12][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ),
	.SyncReset(SyncReset_X62_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always18~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[12][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y6_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always10~0 (
// Location: FF_X62_Y6_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal1~6_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ),
	.SyncReset(SyncReset_X62_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always10~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[4][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y6_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[0][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[8][1]~q ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate_54 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .mask = 16'hAAE4;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[0][0]~q ),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[2][0]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate_53 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .mask = 16'hF4A4;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[0]~4_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[7][1]~q ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate_55 ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .mask = 16'hFA44;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[11][1]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~17_Duplicate_55 ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~18_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~18 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y6_N22
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] (
// Location: LCCOMB_X62_Y6_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|Equal1~14 (
alta_slice \gen_per[2].gen_adc.adc_inst|Equal1~14 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\ahb2apb_inst|paddr [2]),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|Equal1~14_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .mask = 16'h0200;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|Equal1~14 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N26
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[2]~27 (
// Location: FF_X62_Y6_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[14][2]~q ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[12][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ),
	.SyncReset(SyncReset_X62_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[2]~27_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[12][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .mask = 16'hDC98;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y6_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|prdata~4 (
alta_slice \gen_per[2].gen_adc.adc_inst|prdata~4 (
	.A(\gen_per[2].gen_adc.adc_inst|apb_db [1]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~19_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|prdata~4_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .mask = 16'hF888;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|prdata~4 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N30
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[1]~15_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~13_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~16_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .mask = 16'hBA98;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~16 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y6_N4
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~15 (
// Location: FF_X62_Y6_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] (
	.A(\ahb2apb_inst|paddr [4]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[4][1]~q ),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~14_Duplicate_54 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[12][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ),
	.SyncReset(SyncReset_X62_Y6_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y6_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~15_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[12][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[12][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y6_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_read[1]~16_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_read[1]~18_combout ),
	.C(\ahb2apb_inst|paddr [3]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[1]~11_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[1]~19_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .mask = 16'hDA8A;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[1]~19 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y6_N8
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] (
// Location: LCCOMB_X62_Y6_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y6_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[4][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[4][3] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y6_N0
alta_clkenctrl clken_ctrl_X62_Y6_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always18~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always18~0_combout_X62_Y6_SIG_SIG ));
defparam clken_ctrl_X62_Y6_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y6_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y6_N0
alta_asyncctrl asyncreset_ctrl_X62_Y6_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y6_INV ));
defparam asyncreset_ctrl_X62_Y6_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y6_N1
alta_clkenctrl clken_ctrl_X62_Y6_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always10~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always10~0_combout_X62_Y6_SIG_SIG ));
defparam clken_ctrl_X62_Y6_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y6_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y6_N0
alta_syncctrl syncreset_ctrl_X62_Y6(.Din(), .Dout(SyncReset_X62_Y6_GND));
defparam syncreset_ctrl_X62_Y6.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y6_N1
alta_syncctrl syncload_ctrl_X62_Y6(.Din(), .Dout(SyncLoad_X62_Y6_VCC));
defparam syncload_ctrl_X62_Y6.SyncCtrlMux = 2'b01;
// Location: FF_X62_Y7_N0
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[1][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always7~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[1][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][1] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y7_N10
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[3]~33_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[3]~35_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~36_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .mask = 16'hD9C8;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~36 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y7_N12
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~30 (
// Location: FF_X62_Y7_N12
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[9][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[1][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always7~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~30_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[1][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .mask = 16'hAAD8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y7_N14
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~37 (
// Location: FF_X62_Y7_N14
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[11][3]~q ),
	.C(\mem_ahb_hwdata[3]~input0 ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[3][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always9~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~37_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[3][3]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .mask = 16'hAAD8;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][3] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y7_N16
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[8][3]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[12][3]~q ),
	.C(\ahb2apb_inst|paddr [5]),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[3]~34_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~35_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .mask = 16'hCFA0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~35 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y7_N18
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[4]~45 (
// Location: FF_X62_Y7_N18
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[4]~44_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[3][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always9~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[4]~45_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[3][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .mask = 16'hF588;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .FeedbackMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][4] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y7_N2
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always9~0 (
// Location: FF_X62_Y7_N2
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~11_combout ),
	.C(\mem_ahb_hwdata[2]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[3][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always9~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always9~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[3][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][2] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y7_N20
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[7][3]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[3]~37_combout ),
	.D(\ahb2apb_inst|paddr [4]),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~38_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .mask = 16'hACF0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~38 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y7_N22
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 (
	.A(\ahb2apb_inst|paddr [5]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_reg[14][3]~q ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[3]~32_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_reg[10][3]~q ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~33_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .mask = 16'hDAD0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~33 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y7_N24
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|always7~0 (
// Location: FF_X62_Y7_N24
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] (
	.A(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal1~9_combout ),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(\gen_per[2].gen_adc.adc_inst|always0~4_combout ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[1][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always7~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(\gen_per[2].gen_adc.adc_inst|always7~0_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[1][4]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .mask = 16'h8800;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y7_N26
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[3][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always9~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[3][1]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][1] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y7_N28
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] (
// Location: LCCOMB_X62_Y7_N28
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~feeder (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always7~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[1][2]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .mask = 16'hFF00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][2] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y7_N30
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[3][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always9~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[3][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[3][0] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y7_N4
// alta_lcell_ff \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[2].gen_adc.adc_inst|seq_reg[1][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always7~0_combout_X62_Y7_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ),
	.SyncReset(SyncReset_X62_Y7_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y7_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[2].gen_adc.adc_inst|seq_reg[1][0]~q ));
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .mask = 16'hFFFF;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .mode = "ripple";
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .modeMux = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .BypassEn = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .AsyncResetMux = 2'b11;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .SyncResetMux = 2'b00;
defparam \gen_per[2].gen_adc.adc_inst|seq_reg[1][0] .SyncLoadMux = 2'b01;
// Location: LCCOMB_X62_Y7_N6
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 (
	.A(\ahb2apb_inst|paddr [2]),
	.B(\gen_per[2].gen_adc.adc_inst|seq_read[3]~38_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|seq_read[3]~31_combout ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[3]~36_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~39_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .mask = 16'hDDA0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~39 .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y7_N8
// alta_lcell_comb \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 (
alta_slice \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 (
	.A(\gen_per[2].gen_adc.adc_inst|seq_reg[13][3]~q ),
	.B(\ahb2apb_inst|paddr [4]),
	.C(\gen_per[2].gen_adc.adc_inst|seq_reg[5][3]~q ),
	.D(\gen_per[2].gen_adc.adc_inst|seq_read[3]~30_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[2].gen_adc.adc_inst|seq_read[3]~31_combout ),
	.Cout(),
	.Q());
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .mask = 16'hBBC0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .mode = "logic";
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .modeMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .FeedbackMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .ShiftMux = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .BypassEn = 1'b0;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .CarryEnb = 1'b1;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .AsyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .SyncResetMux = 2'bxx;
defparam \gen_per[2].gen_adc.adc_inst|seq_read[3]~31 .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y7_N0
alta_clkenctrl clken_ctrl_X62_Y7_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always7~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always7~0_combout_X62_Y7_SIG_SIG ));
defparam clken_ctrl_X62_Y7_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y7_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y7_N0
alta_asyncctrl asyncreset_ctrl_X62_Y7_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y7_INV ));
defparam asyncreset_ctrl_X62_Y7_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y7_N1
alta_clkenctrl clken_ctrl_X62_Y7_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[2].gen_adc.adc_inst|always9~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[2].gen_adc.adc_inst|always9~0_combout_X62_Y7_SIG_SIG ));
defparam clken_ctrl_X62_Y7_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y7_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y7_N0
alta_syncctrl syncreset_ctrl_X62_Y7(.Din(), .Dout(SyncReset_X62_Y7_GND));
defparam syncreset_ctrl_X62_Y7.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y7_N1
alta_syncctrl syncload_ctrl_X62_Y7(.Din(), .Dout(SyncLoad_X62_Y7_VCC));
defparam syncload_ctrl_X62_Y7.SyncCtrlMux = 2'b01;
// Location: FF_X62_Y8_N0
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[0] (
// Location: LCCOMB_X62_Y8_N0
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~1 (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[0] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|adc_inst.db[0] ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[0]~9_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(SyncReset_X62_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~1_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [0]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[0] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y8_N10
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[1] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[1] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[1] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [1]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[1]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [1]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[1] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[2] (
// Location: LCCOMB_X62_Y8_N12
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~6 (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[2] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|adc_inst.db[2] ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[2]~29_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(SyncReset_X62_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~6_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [2]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[2] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y8_N14
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[3] (
// Location: LCCOMB_X62_Y8_N14
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[3] (
	.A(\gen_per[0].gen_adc.adc_inst|ctrl_read[3]~1_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|seq_length [3]),
	.D(\gen_per[0].gen_adc.adc_inst|prdata~8_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~9_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [3]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .mask = 16'hFFEA;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[3] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y8_N16
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|Mux1~9 (
alta_slice \gen_per[0].gen_adc.adc_inst|Mux1~9 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(\gen_per[0].gen_adc.adc_inst|Mux1~8_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Mux1~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux1~6_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|Mux1~9_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .mask = 16'hDDA0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|Mux1~9 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N2
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[4] (
// Location: LCCOMB_X62_Y8_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~10 (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[4] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|adc_inst.db[4] ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[4]~49_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(SyncReset_X62_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~10_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [4]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y8_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[11] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[11] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[11] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[11]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [11]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[11] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[7] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[7] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[7] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [7]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[7]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [7]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[7] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y8_N24
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 (
	.A(\gen_per[0].gen_adc.adc_inst|seq_read[3]~38_combout ),
	.B(\ahb2apb_inst|paddr [3]),
	.C(\gen_per[0].gen_adc.adc_inst|seq_read[3]~31_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[3]~36_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_read[3]~39_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .mask = 16'hBBC0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_read[3]~39 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[11] (
// Location: LCCOMB_X62_Y8_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~18 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[11] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[0].gen_adc.adc_inst|apb_db [11]),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|Mux1~9_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [11]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~18_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [11]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .mask = 16'hF888;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[11] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[5] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[5] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[5] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [5]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[5]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [5]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[5] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N30
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[0] (
// Location: LCCOMB_X62_Y8_N30
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~2 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[0] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_length [0]),
	.B(\gen_per[0].gen_adc.adc_inst|prdata~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|prdata~1_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [0]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~2_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [0]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .mask = 16'hFFEC;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[0] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N4
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[4] (
// Location: LCCOMB_X62_Y8_N4
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~11 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[4] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_cnt [0]),
	.B(vcc),
	.C(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|prdata~10_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [4]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~11_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [4]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .mask = 16'hFFA0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[4] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y8_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[3] (
// Location: LCCOMB_X62_Y8_N6
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~8 (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[3] (
	.A(\gen_per[0].gen_adc.adc_inst|Equal21~0_combout ),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|adc_inst.db[3] ),
	.D(\gen_per[0].gen_adc.adc_inst|seq_read[3]~39_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [3]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(SyncReset_X62_Y8_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y8_VCC),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~8_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [3]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .mask = 16'hECA0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .FeedbackMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[3] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y8_N8
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|prdata[2] (
// Location: LCCOMB_X62_Y8_N8
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|prdata~7 (
alta_slice \gen_per[0].gen_adc.adc_inst|prdata[2] (
	.A(\gen_per[0].gen_adc.adc_inst|seq_length [2]),
	.B(\gen_per[0].gen_adc.adc_inst|Equal20~1_combout ),
	.C(\gen_per[0].gen_adc.adc_inst|ctrl_read[2]~0_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|prdata~6_combout ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|prdata [2]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X62_Y8_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|prdata~7_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|prdata [2]));
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .mask = 16'hFFF8;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|prdata[2] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y8_N0
alta_clkenctrl clken_ctrl_X62_Y8_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y8_SIG_SIG ));
defparam clken_ctrl_X62_Y8_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y8_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y8_N0
alta_asyncctrl asyncreset_ctrl_X62_Y8_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y8_INV ));
defparam asyncreset_ctrl_X62_Y8_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y8_N1
alta_clkenctrl clken_ctrl_X62_Y8_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always24~2_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always24~2_combout_X62_Y8_SIG_SIG ));
defparam clken_ctrl_X62_Y8_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y8_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y8_N0
alta_syncctrl syncreset_ctrl_X62_Y8(.Din(), .Dout(SyncReset_X62_Y8_GND));
defparam syncreset_ctrl_X62_Y8.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y8_N1
alta_syncctrl syncload_ctrl_X62_Y8(.Din(), .Dout(SyncLoad_X62_Y8_VCC));
defparam syncload_ctrl_X62_Y8.SyncCtrlMux = 2'b01;
// Location: FF_X62_Y9_N12
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[4]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[15][4]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always21~0_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(SyncReset_X62_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[15][4]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][4] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y9_N16
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[9] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[9] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[9] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [9]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[9]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [9]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[9] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y9_N18
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[10] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[10] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[10] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [10]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[10]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [10]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[10] .SyncLoadMux = 2'bxx;
// Location: LCCOMB_X62_Y9_N2
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|always21~0 (
alta_slice \gen_per[0].gen_adc.adc_inst|always21~0 (
	.A(vcc),
	.B(\gen_per[2].gen_adc.adc_inst|Equal0~0_combout ),
	.C(\gen_per[2].gen_adc.adc_inst|Equal1~15_combout ),
	.D(\gen_per[0].gen_adc.adc_inst|always0~3_combout ),
	.Cin(),
	.Qin(),
	.Clk(),
	.AsyncReset(),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|always21~0_combout ),
	.Cout(),
	.Q());
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .mask = 16'hC000;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .AsyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|always21~0 .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y9_N20
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] (
// Location: LCCOMB_X62_Y9_N20
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[2]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always21~0_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[15][2]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][2] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y9_N22
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[1]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[15][1]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always21~0_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(SyncReset_X62_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[15][1]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][1] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y9_N24
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] (
	.A(),
	.B(),
	.C(\mem_ahb_hwdata[0]~input0 ),
	.D(),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[15][0]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always21~0_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(SyncReset_X62_Y9_GND),
	.ShiftData(),
	.SyncLoad(SyncLoad_X62_Y9_VCC),
	.LutOut(),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[15][0]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .mask = 16'hFFFF;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .BypassEn = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .SyncResetMux = 2'b00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][0] .SyncLoadMux = 2'b01;
// Location: FF_X62_Y9_N26
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] (
// Location: LCCOMB_X62_Y9_N26
// alta_lcell_comb \gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~feeder (
alta_slice \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] (
	.A(vcc),
	.B(vcc),
	.C(vcc),
	.D(\mem_ahb_hwdata[3]~input0 ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~q ),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always21~0_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~feeder_combout ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|seq_reg[15][3]~q ));
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .mode = "logic";
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .modeMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|seq_reg[15][3] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y9_N28
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[6] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[6] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[6] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [6]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[6]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [6]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[6] .SyncLoadMux = 2'bxx;
// Location: FF_X62_Y9_N6
// alta_lcell_ff \gen_per[0].gen_adc.adc_inst|apb_db[8] (
alta_slice \gen_per[0].gen_adc.adc_inst|apb_db[8] (
	.A(),
	.B(),
	.C(vcc),
	.D(\gen_per[0].gen_adc.adc_inst|adc_inst.db[8] ),
	.Cin(),
	.Qin(\gen_per[0].gen_adc.adc_inst|apb_db [8]),
	.Clk(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y9_SIG_SIG ),
	.AsyncReset(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ),
	.SyncReset(),
	.ShiftData(),
	.SyncLoad(),
	.LutOut(\gen_per[0].gen_adc.adc_inst|apb_db[8]__feeder__LutOut ),
	.Cout(),
	.Q(\gen_per[0].gen_adc.adc_inst|apb_db [8]));
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .mask = 16'hFF00;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .mode = "ripple";
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .modeMux = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .FeedbackMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .ShiftMux = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .BypassEn = 1'b0;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .CarryEnb = 1'b1;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .AsyncResetMux = 2'b11;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .SyncResetMux = 2'bxx;
defparam \gen_per[0].gen_adc.adc_inst|apb_db[8] .SyncLoadMux = 2'bxx;

// Location: CLKENCTRL_X62_Y9_N0
alta_clkenctrl clken_ctrl_X62_Y9_N0(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always21~0_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always21~0_combout_X62_Y9_SIG_SIG ));
defparam clken_ctrl_X62_Y9_N0.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y9_N0.ClkEnMux = 2'b10;

// Location: ASYNCCTRL_X62_Y9_N0
alta_asyncctrl asyncreset_ctrl_X62_Y9_N0(.Din(\resetn~clkctrl_outclk ), .Dout(\resetn~clkctrl_outclk__AsyncReset_X62_Y9_INV ));
defparam asyncreset_ctrl_X62_Y9_N0.AsyncCtrlMux = 2'b11;

// Location: CLKENCTRL_X62_Y9_N1
alta_clkenctrl clken_ctrl_X62_Y9_N1(.ClkIn(\bus_clock~clkctrl_outclk ), .ClkEn(\gen_per[0].gen_adc.adc_inst|always2~1_combout ), .ClkOut(\bus_clock~clkctrl_outclk__gen_per[0].gen_adc.adc_inst|always2~1_combout_X62_Y9_SIG_SIG ));
defparam clken_ctrl_X62_Y9_N1.ClkMux = 2'b10;
defparam clken_ctrl_X62_Y9_N1.ClkEnMux = 2'b10;

// Location: SYNCCTRL_X62_Y9_N0
alta_syncctrl syncreset_ctrl_X62_Y9(.Din(), .Dout(SyncReset_X62_Y9_GND));
defparam syncreset_ctrl_X62_Y9.SyncCtrlMux = 2'b00;

// Location: SYNCCTRL_X62_Y9_N1
alta_syncctrl syncload_ctrl_X62_Y9(.Din(), .Dout(SyncLoad_X62_Y9_VCC));
defparam syncload_ctrl_X62_Y9.SyncCtrlMux = 2'b01;
endmodule
