---
title: VLSI_Timing_Sequential
date: 2020-08-19 16:09:45
tags: VLSI
---
白嫖了学弟的PPT 2333

<!--more-->

### Flip_Flop
Flip Flop 只有在规定的工作状态下才工作

#### Setup time
<img src="001.png" width="90%">

#### Hold Time
<img src="002.png" width="90%">

#### Propagation Time
<img src="003.png" width="90%">

#### Timing parameters
<img src="004.png" width="90%">

<img src="005.png" width="90%">

### Sequential logics 

#### minimum clock period
<img src="006.png" width="90%">

#### slack
<img src="007.png" width="90%">

#### clock frequency 
<img src="008.png" width="90%">


#### Critical path 
<img src="009.png" width="90%">

<img src="010.png" width="90%">

#### hold time violation 
<img src="011.png" width="90%">

#### Synchronization
这个问题就是一个外来信号输入到一个电路中，如果这个信号没有满足该有的时序要求的话：
<img src="012.png" width="90%">

<img src="013.png" width="90%">

#### Metastability 

<img src="014.png" width="90%">