#ifndef __UCLOCKHWIO_H__
#define __UCLOCKHWIO_H__
/*
===========================================================================
*/
/**
  @file uClockHWIO.h
  @brief Auto-generated HWIO interface include file.

  This file contains HWIO register definitions for the following modules:
    GCC_CLK_CTL_REG

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 
*/
/*
  ===========================================================================

  Copyright (c) 2014 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/core.adsp/2.6.1/systemdrivers/clock/hw/msm8994/src/uClockHWIO.h#1 $
  $DateTime: 2014/10/16 12:45:40 $
  $Author: pwbldsvc $

  ===========================================================================
*/

#include "msmhwiobase.h"

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                      (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                                 0x00000000

#define HWIO_GCC_GPLL0_MODE_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000000)
#define HWIO_GCC_GPLL0_MODE_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCC_GPLL0_MODE_RMSK                                                                      0xffffffff
#define HWIO_GCC_GPLL0_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, HWIO_GCC_GPLL0_MODE_RMSK)
#define HWIO_GCC_GPLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, m)
#define HWIO_GCC_GPLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_MODE_ADDR,v)
#define HWIO_GCC_GPLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_MODE_ADDR,m,v,HWIO_GCC_GPLL0_MODE_IN)
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_BMSK                                                         0x80000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_SHFT                                                               0x1f
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                                      0x40000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                                            0x1e
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_BMSK                                                        0x20000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_SHFT                                                              0x1d
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS28_24_BMSK                                                    0x1f000000
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS28_24_SHFT                                                          0x18
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                             0x800000
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                                 0x17
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_BMSK                                                             0x400000
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_SHFT                                                                 0x16
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                                     0x200000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                                         0x15
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                                       0x100000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                                           0x14
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_BMSK                                                          0xfc000
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_SHFT                                                              0xe
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_BMSK                                                           0x3f00
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_SHFT                                                              0x8
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS7_4_BMSK                                                            0xf0
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS7_4_SHFT                                                             0x4
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_BMSK                                                                 0x8
#define HWIO_GCC_GPLL0_MODE_PLL_PLLTEST_SHFT                                                                 0x3
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_BMSK                                                                 0x4
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_SHFT                                                                 0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_BMSK                                                                0x2
#define HWIO_GCC_GPLL0_MODE_PLL_BYPASSNL_SHFT                                                                0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_BMSK                                                                 0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_SHFT                                                                 0x0

#define HWIO_GCC_GPLL0_L_VAL_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00000004)
#define HWIO_GCC_GPLL0_L_VAL_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCC_GPLL0_L_VAL_RMSK                                                                         0xffff
#define HWIO_GCC_GPLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, HWIO_GCC_GPLL0_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_L_VAL_IN)
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_BMSK                                                                   0xffff
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_SHFT                                                                      0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCC_GPLL0_ALPHA_VAL_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                                                  0xffffffff
#define HWIO_GCC_GPLL0_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                                         0x0

#define HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK                                                                     0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL0_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL0_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                                                     0xff
#define HWIO_GCC_GPLL0_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                                      0x0

#define HWIO_GCC_GPLL0_USER_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000010)
#define HWIO_GCC_GPLL0_USER_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000010)
#define HWIO_GCC_GPLL0_USER_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, HWIO_GCC_GPLL0_USER_CTL_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_IN)
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_28_BMSK                                                0xf0000000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_28_SHFT                                                      0x1c
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_BMSK                                                  0x8000000
#define HWIO_GCC_GPLL0_USER_CTL_SSC_MODE_CONTROL_SHFT                                                       0x1b
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS26_25_BMSK                                                 0x6000000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS26_25_SHFT                                                      0x19
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_BMSK                                                          0x1000000
#define HWIO_GCC_GPLL0_USER_CTL_ALPHA_EN_SHFT                                                               0x18
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS23_22_BMSK                                                  0xc00000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS23_22_SHFT                                                      0x16
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_BMSK                                                            0x300000
#define HWIO_GCC_GPLL0_USER_CTL_VCO_SEL_SHFT                                                                0x14
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS19_15_BMSK                                                   0xf8000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS19_15_SHFT                                                       0xf
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                                        0x7000
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                                           0xc
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_BMSK                                                        0xf00
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_SHFT                                                          0x8
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_BMSK                                                             0x80
#define HWIO_GCC_GPLL0_USER_CTL_OUTPUT_INV_SHFT                                                              0x7
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                                        0x60
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                                         0x5
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                         0x8
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                         0x3
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                          0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                          0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_BMSK                                                           0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_AUX_SHFT                                                           0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_USER_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000014)
#define HWIO_GCC_GPLL0_USER_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000014)
#define HWIO_GCC_GPLL0_USER_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, HWIO_GCC_GPLL0_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_U_IN)
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS31_12_BMSK                                              0xfffff000
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS31_12_SHFT                                                     0xc
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                              0x800
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                                0xb
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                                     0x700
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                                       0x8
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_BMSK                                                                  0x80
#define HWIO_GCC_GPLL0_USER_CTL_U_DSM_SHFT                                                                   0x7
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_BMSK                                                          0x40
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_SHFT                                                           0x6
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_BMSK                                                           0x38
#define HWIO_GCC_GPLL0_USER_CTL_U_TARGET_CTL_SHFT                                                            0x3
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_BMSK                                                              0x4
#define HWIO_GCC_GPLL0_USER_CTL_U_LOCK_DET_SHFT                                                              0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_BMSK                                                            0x2
#define HWIO_GCC_GPLL0_USER_CTL_U_FREEZE_PLL_SHFT                                                            0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_BMSK                                                            0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_TOGGLE_DET_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                        0x80000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                              0x1f
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                             0x40000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                                   0x1e
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                        0x3c000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                              0x1a
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                            0x3800000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                                 0x17
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                                0x700000
#define HWIO_GCC_GPLL0_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                    0x14
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                                0xff000
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                    0xc
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                                0xf00
#define HWIO_GCC_GPLL0_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                                  0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_RESERVE_BITS7_6_BMSK                                                      0xc0
#define HWIO_GCC_GPLL0_CONFIG_CTL_RESERVE_BITS7_6_SHFT                                                       0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_BMSK                                                            0x30
#define HWIO_GCC_GPLL0_CONFIG_CTL_REF_CYCLE_SHFT                                                             0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_BMSK                                                                   0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_KFN_SHFT                                                                   0x0

#define HWIO_GCC_GPLL0_TEST_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000001c)
#define HWIO_GCC_GPLL0_TEST_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_GCC_GPLL0_TEST_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, HWIO_GCC_GPLL0_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                    0xe0000000
#define HWIO_GCC_GPLL0_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                          0x1d
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_BMSK                                                              0x10000000
#define HWIO_GCC_GPLL0_TEST_CTL_DCO_SHFT                                                                    0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_BMSK                                                      0xc000000
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALB_SHFT                                                           0x1a
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                             0x2000000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                                  0x19
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_BMSK                                                          0x1f00000
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_SHFT                                                               0x14
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                                   0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                      0x13
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_BMSK                                                          0x7e000
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_SHFT                                                              0xd
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_BMSK                                                      0x1000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_SHFT                                                         0xc
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_BMSK                                                          0x800
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_SHFT                                                            0xb
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_BMSK                                                             0x700
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_SEL_SHFT                                                               0x8
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_BMSK                                                               0x80
#define HWIO_GCC_GPLL0_TEST_CTL_DTEST_EN_SHFT                                                                0x7
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_BMSK                                                            0x40
#define HWIO_GCC_GPLL0_TEST_CTL_BYP_TESTAMP_SHFT                                                             0x6
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_BMSK                                                             0x30
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_SHFT                                                              0x4
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_BMSK                                                              0xc
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_SHFT                                                              0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_BMSK                                                               0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_SHFT                                                               0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_BMSK                                                               0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_SHFT                                                               0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RESERVE_BITS31_14_BMSK                                              0xffffc000
#define HWIO_GCC_GPLL0_TEST_CTL_U_RESERVE_BITS31_14_SHFT                                                     0xe
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                              0x2000
#define HWIO_GCC_GPLL0_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                                 0xd
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                     0x1800
#define HWIO_GCC_GPLL0_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                        0xb
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                         0x600
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                           0x9
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_BMSK                                                              0x100
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_EN_SHFT                                                                0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_BMSK                                                            0xe0
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_SHFT                                                             0x5
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_BMSK                                                            0x10
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_SHFT                                                             0x4
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                          0x8
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                          0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                      0x6
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                      0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_GPLL0_STATUS_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000024)
#define HWIO_GCC_GPLL0_STATUS_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_GCC_GPLL0_STATUS_RMSK                                                                    0xffffffff
#define HWIO_GCC_GPLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, HWIO_GCC_GPLL0_STATUS_RMSK)
#define HWIO_GCC_GPLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, m)
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_BMSK                                                        0xffffffff
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_SHFT                                                               0x0

#define HWIO_GCC_GPLL0_FREQ_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000028)
#define HWIO_GCC_GPLL0_FREQ_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000028)
#define HWIO_GCC_GPLL0_FREQ_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, HWIO_GCC_GPLL0_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL0_FREQ_CTL_IN)
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                               0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                      0x0

#define HWIO_GCC_GPLL1_MODE_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000040)
#define HWIO_GCC_GPLL1_MODE_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000040)
#define HWIO_GCC_GPLL1_MODE_RMSK                                                                      0xffffffff
#define HWIO_GCC_GPLL1_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, HWIO_GCC_GPLL1_MODE_RMSK)
#define HWIO_GCC_GPLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, m)
#define HWIO_GCC_GPLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_MODE_ADDR,v)
#define HWIO_GCC_GPLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_MODE_ADDR,m,v,HWIO_GCC_GPLL1_MODE_IN)
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_BMSK                                                         0x80000000
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_SHFT                                                               0x1f
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_BMSK                                                      0x40000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                                            0x1e
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_BMSK                                                        0x20000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_SHFT                                                              0x1d
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS28_24_BMSK                                                    0x1f000000
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS28_24_SHFT                                                          0x18
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                             0x800000
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                                 0x17
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_BMSK                                                             0x400000
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_SHFT                                                                 0x16
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                                     0x200000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                                         0x15
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                                       0x100000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                                           0x14
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_BMSK                                                          0xfc000
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_SHFT                                                              0xe
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_BMSK                                                           0x3f00
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_SHFT                                                              0x8
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS7_4_BMSK                                                            0xf0
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS7_4_SHFT                                                             0x4
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_BMSK                                                                 0x8
#define HWIO_GCC_GPLL1_MODE_PLL_PLLTEST_SHFT                                                                 0x3
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_BMSK                                                                 0x4
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_SHFT                                                                 0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_BMSK                                                                0x2
#define HWIO_GCC_GPLL1_MODE_PLL_BYPASSNL_SHFT                                                                0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_BMSK                                                                 0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_SHFT                                                                 0x0

#define HWIO_GCC_GPLL1_L_VAL_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00000044)
#define HWIO_GCC_GPLL1_L_VAL_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000044)
#define HWIO_GCC_GPLL1_L_VAL_RMSK                                                                         0xffff
#define HWIO_GCC_GPLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, HWIO_GCC_GPLL1_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_L_VAL_IN)
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_BMSK                                                                   0xffff
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_SHFT                                                                      0x0

#define HWIO_GCC_GPLL1_ALPHA_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000048)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000048)
#define HWIO_GCC_GPLL1_ALPHA_VAL_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL1_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR, HWIO_GCC_GPLL1_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL1_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL1_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL1_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                                                  0xffffffff
#define HWIO_GCC_GPLL1_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                                         0x0

#define HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000004c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000004c)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_RMSK                                                                     0xff
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL1_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL1_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                                                     0xff
#define HWIO_GCC_GPLL1_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                                      0x0

#define HWIO_GCC_GPLL1_USER_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000050)
#define HWIO_GCC_GPLL1_USER_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000050)
#define HWIO_GCC_GPLL1_USER_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, HWIO_GCC_GPLL1_USER_CTL_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_IN)
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_28_BMSK                                                0xf0000000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_28_SHFT                                                      0x1c
#define HWIO_GCC_GPLL1_USER_CTL_SSC_MODE_CONTROL_BMSK                                                  0x8000000
#define HWIO_GCC_GPLL1_USER_CTL_SSC_MODE_CONTROL_SHFT                                                       0x1b
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS26_25_BMSK                                                 0x6000000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS26_25_SHFT                                                      0x19
#define HWIO_GCC_GPLL1_USER_CTL_ALPHA_EN_BMSK                                                          0x1000000
#define HWIO_GCC_GPLL1_USER_CTL_ALPHA_EN_SHFT                                                               0x18
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS23_22_BMSK                                                  0xc00000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS23_22_SHFT                                                      0x16
#define HWIO_GCC_GPLL1_USER_CTL_VCO_SEL_BMSK                                                            0x300000
#define HWIO_GCC_GPLL1_USER_CTL_VCO_SEL_SHFT                                                                0x14
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS19_15_BMSK                                                   0xf8000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS19_15_SHFT                                                       0xf
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                                        0x7000
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                                           0xc
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_BMSK                                                        0xf00
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_SHFT                                                          0x8
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_BMSK                                                             0x80
#define HWIO_GCC_GPLL1_USER_CTL_OUTPUT_INV_SHFT                                                              0x7
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                                        0x60
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                                         0x5
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                         0x8
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                         0x3
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                          0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                          0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_BMSK                                                           0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_AUX_SHFT                                                           0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_USER_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000054)
#define HWIO_GCC_GPLL1_USER_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000054)
#define HWIO_GCC_GPLL1_USER_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, HWIO_GCC_GPLL1_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_U_IN)
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS31_12_BMSK                                              0xfffff000
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS31_12_SHFT                                                     0xc
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                              0x800
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                                0xb
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_BMSK                                                     0x700
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                                       0x8
#define HWIO_GCC_GPLL1_USER_CTL_U_DSM_BMSK                                                                  0x80
#define HWIO_GCC_GPLL1_USER_CTL_U_DSM_SHFT                                                                   0x7
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_BMSK                                                          0x40
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_SHFT                                                           0x6
#define HWIO_GCC_GPLL1_USER_CTL_U_TARGET_CTL_BMSK                                                           0x38
#define HWIO_GCC_GPLL1_USER_CTL_U_TARGET_CTL_SHFT                                                            0x3
#define HWIO_GCC_GPLL1_USER_CTL_U_LOCK_DET_BMSK                                                              0x4
#define HWIO_GCC_GPLL1_USER_CTL_U_LOCK_DET_SHFT                                                              0x2
#define HWIO_GCC_GPLL1_USER_CTL_U_FREEZE_PLL_BMSK                                                            0x2
#define HWIO_GCC_GPLL1_USER_CTL_U_FREEZE_PLL_SHFT                                                            0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_TOGGLE_DET_BMSK                                                            0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_TOGGLE_DET_SHFT                                                            0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000058)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000058)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                        0x80000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                              0x1f
#define HWIO_GCC_GPLL1_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                             0x40000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                                   0x1e
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                        0x3c000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                              0x1a
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                            0x3800000
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                                 0x17
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                                0x700000
#define HWIO_GCC_GPLL1_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                    0x14
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                                0xff000
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                    0xc
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                                0xf00
#define HWIO_GCC_GPLL1_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                                  0x8
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BITS7_6_BMSK                                                      0xc0
#define HWIO_GCC_GPLL1_CONFIG_CTL_RESERVE_BITS7_6_SHFT                                                       0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_REF_CYCLE_BMSK                                                            0x30
#define HWIO_GCC_GPLL1_CONFIG_CTL_REF_CYCLE_SHFT                                                             0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_KFN_BMSK                                                                   0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_KFN_SHFT                                                                   0x0

#define HWIO_GCC_GPLL1_TEST_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000005c)
#define HWIO_GCC_GPLL1_TEST_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000005c)
#define HWIO_GCC_GPLL1_TEST_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, HWIO_GCC_GPLL1_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                    0xe0000000
#define HWIO_GCC_GPLL1_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                          0x1d
#define HWIO_GCC_GPLL1_TEST_CTL_DCO_BMSK                                                              0x10000000
#define HWIO_GCC_GPLL1_TEST_CTL_DCO_SHFT                                                                    0x1c
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALB_BMSK                                                      0xc000000
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALB_SHFT                                                           0x1a
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                             0x2000000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                                  0x19
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_BMSK                                                          0x1f00000
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_SHFT                                                               0x14
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                                   0x80000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                      0x13
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_BMSK                                                          0x7e000
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_SHFT                                                              0xd
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_BMSK                                                      0x1000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_SHFT                                                         0xc
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_BMSK                                                          0x800
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_SHFT                                                            0xb
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_BMSK                                                             0x700
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_SEL_SHFT                                                               0x8
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_EN_BMSK                                                               0x80
#define HWIO_GCC_GPLL1_TEST_CTL_DTEST_EN_SHFT                                                                0x7
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_BMSK                                                            0x40
#define HWIO_GCC_GPLL1_TEST_CTL_BYP_TESTAMP_SHFT                                                             0x6
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_BMSK                                                             0x30
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_SHFT                                                              0x4
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_BMSK                                                              0xc
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_SHFT                                                              0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_BMSK                                                               0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_SHFT                                                               0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_BMSK                                                               0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_SHFT                                                               0x0

#define HWIO_GCC_GPLL1_TEST_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000060)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000060)
#define HWIO_GCC_GPLL1_TEST_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, HWIO_GCC_GPLL1_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_U_RESERVE_BITS31_14_BMSK                                              0xffffc000
#define HWIO_GCC_GPLL1_TEST_CTL_U_RESERVE_BITS31_14_SHFT                                                     0xe
#define HWIO_GCC_GPLL1_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                              0x2000
#define HWIO_GCC_GPLL1_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                                 0xd
#define HWIO_GCC_GPLL1_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                     0x1800
#define HWIO_GCC_GPLL1_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                        0xb
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                         0x600
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                           0x9
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_EN_BMSK                                                              0x100
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_EN_SHFT                                                                0x8
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_BMSK                                                            0xe0
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_SHFT                                                             0x5
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_BMSK                                                            0x10
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_SHFT                                                             0x4
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                          0x8
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                          0x3
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                      0x6
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                      0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_GPLL1_STATUS_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000064)
#define HWIO_GCC_GPLL1_STATUS_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000064)
#define HWIO_GCC_GPLL1_STATUS_RMSK                                                                    0xffffffff
#define HWIO_GCC_GPLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, HWIO_GCC_GPLL1_STATUS_RMSK)
#define HWIO_GCC_GPLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, m)
#define HWIO_GCC_GPLL1_STATUS_STATUS_31_0_BMSK                                                        0xffffffff
#define HWIO_GCC_GPLL1_STATUS_STATUS_31_0_SHFT                                                               0x0

#define HWIO_GCC_GPLL1_FREQ_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000068)
#define HWIO_GCC_GPLL1_FREQ_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000068)
#define HWIO_GCC_GPLL1_FREQ_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, HWIO_GCC_GPLL1_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL1_FREQ_CTL_IN)
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                               0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                      0x0

#define HWIO_GCC_GPLL2_MODE_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000080)
#define HWIO_GCC_GPLL2_MODE_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000080)
#define HWIO_GCC_GPLL2_MODE_RMSK                                                                      0xffffffff
#define HWIO_GCC_GPLL2_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, HWIO_GCC_GPLL2_MODE_RMSK)
#define HWIO_GCC_GPLL2_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, m)
#define HWIO_GCC_GPLL2_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_MODE_ADDR,v)
#define HWIO_GCC_GPLL2_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_MODE_ADDR,m,v,HWIO_GCC_GPLL2_MODE_IN)
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_BMSK                                                         0x80000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_SHFT                                                               0x1f
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_BMSK                                                      0x40000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_SHFT                                                            0x1e
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_BMSK                                                        0x20000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_SHFT                                                              0x1d
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS28_24_BMSK                                                    0x1f000000
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS28_24_SHFT                                                          0x18
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                             0x800000
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                                 0x17
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_BMSK                                                             0x400000
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_SHFT                                                                 0x16
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_BMSK                                                     0x200000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_SHFT                                                         0x15
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_BMSK                                                       0x100000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_SHFT                                                           0x14
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_BMSK                                                          0xfc000
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_SHFT                                                              0xe
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_BMSK                                                           0x3f00
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_SHFT                                                              0x8
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS7_4_BMSK                                                            0xf0
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS7_4_SHFT                                                             0x4
#define HWIO_GCC_GPLL2_MODE_PLL_PLLTEST_BMSK                                                                 0x8
#define HWIO_GCC_GPLL2_MODE_PLL_PLLTEST_SHFT                                                                 0x3
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_BMSK                                                                 0x4
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_SHFT                                                                 0x2
#define HWIO_GCC_GPLL2_MODE_PLL_BYPASSNL_BMSK                                                                0x2
#define HWIO_GCC_GPLL2_MODE_PLL_BYPASSNL_SHFT                                                                0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_BMSK                                                                 0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_SHFT                                                                 0x0

#define HWIO_GCC_GPLL2_L_VAL_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00000084)
#define HWIO_GCC_GPLL2_L_VAL_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000084)
#define HWIO_GCC_GPLL2_L_VAL_RMSK                                                                         0xffff
#define HWIO_GCC_GPLL2_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, HWIO_GCC_GPLL2_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_L_VAL_IN)
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_BMSK                                                                   0xffff
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_SHFT                                                                      0x0

#define HWIO_GCC_GPLL2_ALPHA_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000088)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000088)
#define HWIO_GCC_GPLL2_ALPHA_VAL_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR, HWIO_GCC_GPLL2_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL2_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL2_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL2_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                                                  0xffffffff
#define HWIO_GCC_GPLL2_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                                         0x0

#define HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000008c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000008c)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_RMSK                                                                     0xff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL2_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL2_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                                                     0xff
#define HWIO_GCC_GPLL2_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                                      0x0

#define HWIO_GCC_GPLL2_USER_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000090)
#define HWIO_GCC_GPLL2_USER_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000090)
#define HWIO_GCC_GPLL2_USER_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, HWIO_GCC_GPLL2_USER_CTL_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_IN)
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_28_BMSK                                                0xf0000000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_28_SHFT                                                      0x1c
#define HWIO_GCC_GPLL2_USER_CTL_SSC_MODE_CONTROL_BMSK                                                  0x8000000
#define HWIO_GCC_GPLL2_USER_CTL_SSC_MODE_CONTROL_SHFT                                                       0x1b
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS26_25_BMSK                                                 0x6000000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS26_25_SHFT                                                      0x19
#define HWIO_GCC_GPLL2_USER_CTL_ALPHA_EN_BMSK                                                          0x1000000
#define HWIO_GCC_GPLL2_USER_CTL_ALPHA_EN_SHFT                                                               0x18
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS23_22_BMSK                                                  0xc00000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS23_22_SHFT                                                      0x16
#define HWIO_GCC_GPLL2_USER_CTL_VCO_SEL_BMSK                                                            0x300000
#define HWIO_GCC_GPLL2_USER_CTL_VCO_SEL_SHFT                                                                0x14
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS19_15_BMSK                                                   0xf8000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS19_15_SHFT                                                       0xf
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_BMSK                                                        0x7000
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_SHFT                                                           0xc
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_BMSK                                                        0xf00
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_SHFT                                                          0x8
#define HWIO_GCC_GPLL2_USER_CTL_OUTPUT_INV_BMSK                                                             0x80
#define HWIO_GCC_GPLL2_USER_CTL_OUTPUT_INV_SHFT                                                              0x7
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_BMSK                                                        0x60
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_SHFT                                                         0x5
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                         0x8
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                         0x3
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                          0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                          0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX_BMSK                                                           0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_AUX_SHFT                                                           0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL2_USER_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000094)
#define HWIO_GCC_GPLL2_USER_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000094)
#define HWIO_GCC_GPLL2_USER_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, HWIO_GCC_GPLL2_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_U_IN)
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS31_12_BMSK                                              0xfffff000
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS31_12_SHFT                                                     0xc
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                              0x800
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                                0xb
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_BMSK                                                     0x700
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_SHFT                                                       0x8
#define HWIO_GCC_GPLL2_USER_CTL_U_DSM_BMSK                                                                  0x80
#define HWIO_GCC_GPLL2_USER_CTL_U_DSM_SHFT                                                                   0x7
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_BMSK                                                          0x40
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_SHFT                                                           0x6
#define HWIO_GCC_GPLL2_USER_CTL_U_TARGET_CTL_BMSK                                                           0x38
#define HWIO_GCC_GPLL2_USER_CTL_U_TARGET_CTL_SHFT                                                            0x3
#define HWIO_GCC_GPLL2_USER_CTL_U_LOCK_DET_BMSK                                                              0x4
#define HWIO_GCC_GPLL2_USER_CTL_U_LOCK_DET_SHFT                                                              0x2
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_PLL_BMSK                                                            0x2
#define HWIO_GCC_GPLL2_USER_CTL_U_FREEZE_PLL_SHFT                                                            0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_TOGGLE_DET_BMSK                                                            0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_TOGGLE_DET_SHFT                                                            0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000098)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000098)
#define HWIO_GCC_GPLL2_CONFIG_CTL_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                        0x80000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                              0x1f
#define HWIO_GCC_GPLL2_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                             0x40000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                                   0x1e
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                        0x3c000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                              0x1a
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                            0x3800000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                                 0x17
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                                0x700000
#define HWIO_GCC_GPLL2_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                    0x14
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                                0xff000
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                    0xc
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                                0xf00
#define HWIO_GCC_GPLL2_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                                  0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_RESERVE_BITS7_6_BMSK                                                      0xc0
#define HWIO_GCC_GPLL2_CONFIG_CTL_RESERVE_BITS7_6_SHFT                                                       0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_REF_CYCLE_BMSK                                                            0x30
#define HWIO_GCC_GPLL2_CONFIG_CTL_REF_CYCLE_SHFT                                                             0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_KFN_BMSK                                                                   0xf
#define HWIO_GCC_GPLL2_CONFIG_CTL_KFN_SHFT                                                                   0x0

#define HWIO_GCC_GPLL2_TEST_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000009c)
#define HWIO_GCC_GPLL2_TEST_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000009c)
#define HWIO_GCC_GPLL2_TEST_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, HWIO_GCC_GPLL2_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                    0xe0000000
#define HWIO_GCC_GPLL2_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                          0x1d
#define HWIO_GCC_GPLL2_TEST_CTL_DCO_BMSK                                                              0x10000000
#define HWIO_GCC_GPLL2_TEST_CTL_DCO_SHFT                                                                    0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALB_BMSK                                                      0xc000000
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALB_SHFT                                                           0x1a
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                             0x2000000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                                  0x19
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_BMSK                                                          0x1f00000
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_SHFT                                                               0x14
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                                   0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                      0x13
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_BMSK                                                          0x7e000
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_SHFT                                                              0xd
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_BMSK                                                      0x1000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_SHFT                                                         0xc
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_BMSK                                                          0x800
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_SHFT                                                            0xb
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_SEL_BMSK                                                             0x700
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_SEL_SHFT                                                               0x8
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_EN_BMSK                                                               0x80
#define HWIO_GCC_GPLL2_TEST_CTL_DTEST_EN_SHFT                                                                0x7
#define HWIO_GCC_GPLL2_TEST_CTL_BYP_TESTAMP_BMSK                                                            0x40
#define HWIO_GCC_GPLL2_TEST_CTL_BYP_TESTAMP_SHFT                                                             0x6
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_BMSK                                                             0x30
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_SHFT                                                              0x4
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_BMSK                                                              0xc
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_SHFT                                                              0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_BMSK                                                               0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_SHFT                                                               0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_BMSK                                                               0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_SHFT                                                               0x0

#define HWIO_GCC_GPLL2_TEST_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000000a0)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000a0)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, HWIO_GCC_GPLL2_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RESERVE_BITS31_14_BMSK                                              0xffffc000
#define HWIO_GCC_GPLL2_TEST_CTL_U_RESERVE_BITS31_14_SHFT                                                     0xe
#define HWIO_GCC_GPLL2_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                              0x2000
#define HWIO_GCC_GPLL2_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                                 0xd
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                     0x1800
#define HWIO_GCC_GPLL2_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                        0xb
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                         0x600
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                           0x9
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_EN_BMSK                                                              0x100
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_EN_SHFT                                                                0x8
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_BMSK                                                            0xe0
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_SHFT                                                             0x5
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_BMSK                                                            0x10
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_SHFT                                                             0x4
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                          0x8
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                          0x3
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                      0x6
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                      0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_GPLL2_STATUS_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000000a4)
#define HWIO_GCC_GPLL2_STATUS_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000a4)
#define HWIO_GCC_GPLL2_STATUS_RMSK                                                                    0xffffffff
#define HWIO_GCC_GPLL2_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, HWIO_GCC_GPLL2_STATUS_RMSK)
#define HWIO_GCC_GPLL2_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, m)
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_BMSK                                                        0xffffffff
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_SHFT                                                               0x0

#define HWIO_GCC_GPLL2_FREQ_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000000a8)
#define HWIO_GCC_GPLL2_FREQ_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000a8)
#define HWIO_GCC_GPLL2_FREQ_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, HWIO_GCC_GPLL2_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL2_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL2_FREQ_CTL_IN)
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                               0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                      0x0

#define HWIO_GCC_GPLL3_MODE_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000000c0)
#define HWIO_GCC_GPLL3_MODE_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000c0)
#define HWIO_GCC_GPLL3_MODE_RMSK                                                                      0xffffffff
#define HWIO_GCC_GPLL3_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, HWIO_GCC_GPLL3_MODE_RMSK)
#define HWIO_GCC_GPLL3_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, m)
#define HWIO_GCC_GPLL3_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_MODE_ADDR,v)
#define HWIO_GCC_GPLL3_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_MODE_ADDR,m,v,HWIO_GCC_GPLL3_MODE_IN)
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_BMSK                                                         0x80000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_SHFT                                                               0x1f
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_BMSK                                                      0x40000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_SHFT                                                            0x1e
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_BMSK                                                        0x20000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_SHFT                                                              0x1d
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS28_24_BMSK                                                    0x1f000000
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS28_24_SHFT                                                          0x18
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                             0x800000
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                                 0x17
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_BMSK                                                             0x400000
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_SHFT                                                                 0x16
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_BMSK                                                     0x200000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_SHFT                                                         0x15
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_BMSK                                                       0x100000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_SHFT                                                           0x14
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_BMSK                                                          0xfc000
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_SHFT                                                              0xe
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_BMSK                                                           0x3f00
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_SHFT                                                              0x8
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS7_4_BMSK                                                            0xf0
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS7_4_SHFT                                                             0x4
#define HWIO_GCC_GPLL3_MODE_PLL_PLLTEST_BMSK                                                                 0x8
#define HWIO_GCC_GPLL3_MODE_PLL_PLLTEST_SHFT                                                                 0x3
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_BMSK                                                                 0x4
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_SHFT                                                                 0x2
#define HWIO_GCC_GPLL3_MODE_PLL_BYPASSNL_BMSK                                                                0x2
#define HWIO_GCC_GPLL3_MODE_PLL_BYPASSNL_SHFT                                                                0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_BMSK                                                                 0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_SHFT                                                                 0x0

#define HWIO_GCC_GPLL3_L_VAL_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000000c4)
#define HWIO_GCC_GPLL3_L_VAL_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000c4)
#define HWIO_GCC_GPLL3_L_VAL_RMSK                                                                         0xffff
#define HWIO_GCC_GPLL3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, HWIO_GCC_GPLL3_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_L_VAL_IN)
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_BMSK                                                                   0xffff
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_SHFT                                                                      0x0

#define HWIO_GCC_GPLL3_ALPHA_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000000c8)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000c8)
#define HWIO_GCC_GPLL3_ALPHA_VAL_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL3_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR, HWIO_GCC_GPLL3_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL3_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL3_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL3_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                                                  0xffffffff
#define HWIO_GCC_GPLL3_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                                         0x0

#define HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000000cc)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000cc)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_RMSK                                                                     0xff
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL3_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL3_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                                                     0xff
#define HWIO_GCC_GPLL3_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                                      0x0

#define HWIO_GCC_GPLL3_USER_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000000d0)
#define HWIO_GCC_GPLL3_USER_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000d0)
#define HWIO_GCC_GPLL3_USER_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, HWIO_GCC_GPLL3_USER_CTL_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_IN)
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_28_BMSK                                                0xf0000000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_28_SHFT                                                      0x1c
#define HWIO_GCC_GPLL3_USER_CTL_SSC_MODE_CONTROL_BMSK                                                  0x8000000
#define HWIO_GCC_GPLL3_USER_CTL_SSC_MODE_CONTROL_SHFT                                                       0x1b
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS26_25_BMSK                                                 0x6000000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS26_25_SHFT                                                      0x19
#define HWIO_GCC_GPLL3_USER_CTL_ALPHA_EN_BMSK                                                          0x1000000
#define HWIO_GCC_GPLL3_USER_CTL_ALPHA_EN_SHFT                                                               0x18
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS23_22_BMSK                                                  0xc00000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS23_22_SHFT                                                      0x16
#define HWIO_GCC_GPLL3_USER_CTL_VCO_SEL_BMSK                                                            0x300000
#define HWIO_GCC_GPLL3_USER_CTL_VCO_SEL_SHFT                                                                0x14
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS19_15_BMSK                                                   0xf8000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS19_15_SHFT                                                       0xf
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_BMSK                                                        0x7000
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_SHFT                                                           0xc
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_BMSK                                                        0xf00
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_SHFT                                                          0x8
#define HWIO_GCC_GPLL3_USER_CTL_OUTPUT_INV_BMSK                                                             0x80
#define HWIO_GCC_GPLL3_USER_CTL_OUTPUT_INV_SHFT                                                              0x7
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_BMSK                                                        0x60
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_SHFT                                                         0x5
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                         0x8
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                         0x3
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                          0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                          0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX_BMSK                                                           0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_AUX_SHFT                                                           0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_USER_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000000d4)
#define HWIO_GCC_GPLL3_USER_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000d4)
#define HWIO_GCC_GPLL3_USER_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, HWIO_GCC_GPLL3_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_U_IN)
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS31_12_BMSK                                              0xfffff000
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS31_12_SHFT                                                     0xc
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                              0x800
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                                0xb
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_BMSK                                                     0x700
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_SHFT                                                       0x8
#define HWIO_GCC_GPLL3_USER_CTL_U_DSM_BMSK                                                                  0x80
#define HWIO_GCC_GPLL3_USER_CTL_U_DSM_SHFT                                                                   0x7
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_BMSK                                                          0x40
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_SHFT                                                           0x6
#define HWIO_GCC_GPLL3_USER_CTL_U_TARGET_CTL_BMSK                                                           0x38
#define HWIO_GCC_GPLL3_USER_CTL_U_TARGET_CTL_SHFT                                                            0x3
#define HWIO_GCC_GPLL3_USER_CTL_U_LOCK_DET_BMSK                                                              0x4
#define HWIO_GCC_GPLL3_USER_CTL_U_LOCK_DET_SHFT                                                              0x2
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_PLL_BMSK                                                            0x2
#define HWIO_GCC_GPLL3_USER_CTL_U_FREEZE_PLL_SHFT                                                            0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_TOGGLE_DET_BMSK                                                            0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_TOGGLE_DET_SHFT                                                            0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000000d8)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000d8)
#define HWIO_GCC_GPLL3_CONFIG_CTL_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                        0x80000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                              0x1f
#define HWIO_GCC_GPLL3_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                             0x40000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                                   0x1e
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                        0x3c000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                              0x1a
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                            0x3800000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                                 0x17
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                                0x700000
#define HWIO_GCC_GPLL3_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                    0x14
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                                0xff000
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                    0xc
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                                0xf00
#define HWIO_GCC_GPLL3_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                                  0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_RESERVE_BITS7_6_BMSK                                                      0xc0
#define HWIO_GCC_GPLL3_CONFIG_CTL_RESERVE_BITS7_6_SHFT                                                       0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_REF_CYCLE_BMSK                                                            0x30
#define HWIO_GCC_GPLL3_CONFIG_CTL_REF_CYCLE_SHFT                                                             0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_KFN_BMSK                                                                   0xf
#define HWIO_GCC_GPLL3_CONFIG_CTL_KFN_SHFT                                                                   0x0

#define HWIO_GCC_GPLL3_TEST_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000000dc)
#define HWIO_GCC_GPLL3_TEST_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000dc)
#define HWIO_GCC_GPLL3_TEST_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, HWIO_GCC_GPLL3_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                    0xe0000000
#define HWIO_GCC_GPLL3_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                          0x1d
#define HWIO_GCC_GPLL3_TEST_CTL_DCO_BMSK                                                              0x10000000
#define HWIO_GCC_GPLL3_TEST_CTL_DCO_SHFT                                                                    0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALB_BMSK                                                      0xc000000
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALB_SHFT                                                           0x1a
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                             0x2000000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                                  0x19
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_BMSK                                                          0x1f00000
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_SHFT                                                               0x14
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                                   0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                      0x13
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_BMSK                                                          0x7e000
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_SHFT                                                              0xd
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_BMSK                                                      0x1000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_SHFT                                                         0xc
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_BMSK                                                          0x800
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_SHFT                                                            0xb
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_SEL_BMSK                                                             0x700
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_SEL_SHFT                                                               0x8
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_EN_BMSK                                                               0x80
#define HWIO_GCC_GPLL3_TEST_CTL_DTEST_EN_SHFT                                                                0x7
#define HWIO_GCC_GPLL3_TEST_CTL_BYP_TESTAMP_BMSK                                                            0x40
#define HWIO_GCC_GPLL3_TEST_CTL_BYP_TESTAMP_SHFT                                                             0x6
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_BMSK                                                             0x30
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_SHFT                                                              0x4
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_BMSK                                                              0xc
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_SHFT                                                              0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_BMSK                                                               0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_SHFT                                                               0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_BMSK                                                               0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_SHFT                                                               0x0

#define HWIO_GCC_GPLL3_TEST_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000000e0)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000e0)
#define HWIO_GCC_GPLL3_TEST_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, HWIO_GCC_GPLL3_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_U_RESERVE_BITS31_14_BMSK                                              0xffffc000
#define HWIO_GCC_GPLL3_TEST_CTL_U_RESERVE_BITS31_14_SHFT                                                     0xe
#define HWIO_GCC_GPLL3_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                              0x2000
#define HWIO_GCC_GPLL3_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                                 0xd
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                     0x1800
#define HWIO_GCC_GPLL3_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                        0xb
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                         0x600
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                           0x9
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_EN_BMSK                                                              0x100
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_EN_SHFT                                                                0x8
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_BMSK                                                            0xe0
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_SHFT                                                             0x5
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_BMSK                                                            0x10
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_SHFT                                                             0x4
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                          0x8
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                          0x3
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                      0x6
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                      0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_GPLL3_STATUS_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000000e4)
#define HWIO_GCC_GPLL3_STATUS_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000e4)
#define HWIO_GCC_GPLL3_STATUS_RMSK                                                                    0xffffffff
#define HWIO_GCC_GPLL3_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, HWIO_GCC_GPLL3_STATUS_RMSK)
#define HWIO_GCC_GPLL3_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, m)
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_BMSK                                                        0xffffffff
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_SHFT                                                               0x0

#define HWIO_GCC_GPLL3_FREQ_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000000e8)
#define HWIO_GCC_GPLL3_FREQ_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000000e8)
#define HWIO_GCC_GPLL3_FREQ_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, HWIO_GCC_GPLL3_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL3_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL3_FREQ_CTL_IN)
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                               0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                      0x0

#define HWIO_GCC_SYSTEM_NOC_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000100)
#define HWIO_GCC_SYSTEM_NOC_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000100)
#define HWIO_GCC_SYSTEM_NOC_BCR_RMSK                                                                         0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, HWIO_GCC_SYSTEM_NOC_BCR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BCR_IN)
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000011c)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000011c)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_CMD_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000120)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000120)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_CFG_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000130)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000130)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK                                                             0x30001
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,m,v,HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_BMSK                                                      0x30000
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_SHFT                                                         0x10
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000150)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000150)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR, HWIO_GCC_CONFIG_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CMD_RCGR_IN)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000154)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000154)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR, HWIO_GCC_CONFIG_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CFG_RCGR_IN)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000190)
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000190)
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_CMD_RCGR_ADDR, HWIO_GCC_PERIPH_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_CMD_RCGR_IN)
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_PERIPH_NOC_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000194)
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000194)
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_CFG_RCGR_ADDR, HWIO_GCC_PERIPH_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_CFG_RCGR_IN)
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_PERIPH_NOC_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000104)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000104)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000003fc)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003fc)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SYS_NOC_USB3_AXI_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000108)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000108)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK                                                       0x80000001
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000010c)
#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000010c)
#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_RMSK                                                           0x80000000
#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_ADDR, HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SYS_NOC_KPSS_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f

#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000110)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000110)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR, HWIO_GCC_SNOC_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000114)
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000114)
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_PNOC_AHB_CBCR_ADDR, HWIO_GCC_SNOC_PNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_PNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_PNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_PNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_PNOC_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SNOC_PNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SYS_NOC_AT_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000118)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000118)
#define HWIO_GCC_SYS_NOC_AT_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_SYS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, HWIO_GCC_SYS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AT_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d7c)
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d7c)
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SYS_NOC_UFS_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_CONFIG_NOC_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000140)
#define HWIO_GCC_CONFIG_NOC_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000140)
#define HWIO_GCC_CONFIG_NOC_BCR_RMSK                                                                         0x1
#define HWIO_GCC_CONFIG_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_BCR_ADDR, HWIO_GCC_CONFIG_NOC_BCR_RMSK)
#define HWIO_GCC_CONFIG_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_BCR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_BCR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_BCR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_BCR_IN)
#define HWIO_GCC_CONFIG_NOC_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_CONFIG_NOC_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000144)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000144)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_CFG_NOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000148)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000148)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR, HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_IN)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000014c)
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000014c)
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_CFG_NOC_RPM_AHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PERIPH_NOC_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000180)
#define HWIO_GCC_PERIPH_NOC_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000180)
#define HWIO_GCC_PERIPH_NOC_BCR_RMSK                                                                         0x1
#define HWIO_GCC_PERIPH_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_BCR_ADDR, HWIO_GCC_PERIPH_NOC_BCR_RMSK)
#define HWIO_GCC_PERIPH_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_BCR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_BCR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_BCR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_BCR_IN)
#define HWIO_GCC_PERIPH_NOC_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_PERIPH_NOC_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000184)
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000184)
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_AHB_CBCR_ADDR, HWIO_GCC_PERIPH_NOC_AHB_CBCR_RMSK)
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_AHB_CBCR_IN)
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PERIPH_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00000188)
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000188)
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_RMSK                                                         0xf0008003
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_ADDR, HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                   0x2
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                   0x1
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_PERIPH_NOC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_PERIPH_NOC_AT_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000018c)
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000018c)
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_AT_CBCR_ADDR, HWIO_GCC_PERIPH_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_AT_CBCR_IN)
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_PERIPH_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000001c0)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000001c0)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK                                                           0xf0008003
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RMSK)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_IN)
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RESERVE_BIT1_BMSK                                                     0x2
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_RESERVE_BIT1_SHFT                                                     0x1
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_NOC_CONF_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_IMEM_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000200)
#define HWIO_GCC_IMEM_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000200)
#define HWIO_GCC_IMEM_BCR_RMSK                                                                               0x1
#define HWIO_GCC_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, HWIO_GCC_IMEM_BCR_RMSK)
#define HWIO_GCC_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, m)
#define HWIO_GCC_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_BCR_ADDR,v)
#define HWIO_GCC_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_BCR_ADDR,m,v,HWIO_GCC_IMEM_BCR_IN)
#define HWIO_GCC_IMEM_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_IMEM_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_IMEM_AXI_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000204)
#define HWIO_GCC_IMEM_AXI_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000204)
#define HWIO_GCC_IMEM_AXI_CBCR_RMSK                                                                   0xf000fff2
#define HWIO_GCC_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, HWIO_GCC_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_IMEM_AXI_CBCR_IN)
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_IMEM_AXI_CBCR_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_IMEM_AXI_CBCR_RESERVE_BIT1_SHFT                                                             0x1

#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000208)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000208)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_MMSS_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000240)
#define HWIO_GCC_MMSS_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000240)
#define HWIO_GCC_MMSS_BCR_RMSK                                                                               0x1
#define HWIO_GCC_MMSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, HWIO_GCC_MMSS_BCR_RMSK)
#define HWIO_GCC_MMSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, m)
#define HWIO_GCC_MMSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BCR_ADDR,v)
#define HWIO_GCC_MMSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BCR_ADDR,m,v,HWIO_GCC_MMSS_BCR_IN)
#define HWIO_GCC_MMSS_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_MMSS_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000244)
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000244)
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_RMSK                                                          0xf0008002
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_OCMEM_SYS_NOC_AXI_CBCR_HW_CTL_SHFT                                                          0x1

#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000248)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000248)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_RMSK                                                           0xf0008003
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR, HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                     0x2
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                     0x1
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000024c)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000024c)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_MMSS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR, HWIO_GCC_MMSS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_MMSS_NOC_AT_CBCR_IN)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000250)
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000250)
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_RMSK                                                              0x80007ff1
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BIMC_GFX_CBCR_ADDR, HWIO_GCC_MMSS_BIMC_GFX_CBCR_RMSK)
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BIMC_GFX_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BIMC_GFX_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BIMC_GFX_CBCR_ADDR,m,v,HWIO_GCC_MMSS_BIMC_GFX_CBCR_IN)
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_MMSS_BIMC_GFX_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000254)
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000254)
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ADDR, HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_RMSK)
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ADDR,m,v,HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_IN)
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_MMSS_BIMC_GFX_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000258)
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000258)
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_ADDR, HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_RMSK)
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_ADDR,m,v,HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_IN)
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_MMSS_BIMC_GFX_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000280)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000280)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK                                                                0xf0008003
#define HWIO_GCC_MSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                          0x2
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                          0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000284)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000284)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK                                                            0x80000003
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000288)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000288)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000028c)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000028c)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x000002c0)
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000002c0)
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_RMSK                                                         0xf0008003
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_ADDR, HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_RESERVE_BIT1_BMSK                                                   0x2
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_RESERVE_BIT1_SHFT                                                   0x1
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_RBCPR_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_QDSS_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000300)
#define HWIO_GCC_QDSS_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000300)
#define HWIO_GCC_QDSS_BCR_RMSK                                                                               0x1
#define HWIO_GCC_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, HWIO_GCC_QDSS_BCR_RMSK)
#define HWIO_GCC_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, m)
#define HWIO_GCC_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_BCR_ADDR,v)
#define HWIO_GCC_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_BCR_ADDR,m,v,HWIO_GCC_QDSS_BCR_IN)
#define HWIO_GCC_QDSS_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_QDSS_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000304)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000304)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000308)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000308)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000340)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000340)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_QDSS_AT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, HWIO_GCC_QDSS_AT_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_QDSS_AT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_QDSS_AT_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_QDSS_AT_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000344)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000344)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK                                                                     0x71f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, HWIO_GCC_QDSS_AT_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_AT_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_QDSS_AT_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_QDSS_AT_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000030c)
#define HWIO_GCC_QDSS_AT_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000030c)
#define HWIO_GCC_QDSS_AT_CBCR_RMSK                                                                    0x80007ff1
#define HWIO_GCC_QDSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, HWIO_GCC_QDSS_AT_CBCR_RMSK)
#define HWIO_GCC_QDSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_AT_CBCR_ADDR,m,v,HWIO_GCC_QDSS_AT_CBCR_IN)
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_QDSS_AT_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_BMSK                                                      0x4000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         0xe
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                    0x2000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       0xd
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                   0x1000
#define HWIO_GCC_QDSS_AT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      0xc
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_BMSK                                                                  0xf00
#define HWIO_GCC_QDSS_AT_CBCR_WAKEUP_SHFT                                                                    0x8
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_BMSK                                                                    0xf0
#define HWIO_GCC_QDSS_AT_CBCR_SLEEP_SHFT                                                                     0x4
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_QDSS_AT_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000310)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000310)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000358)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000358)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_QDSS_STM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000035c)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000035c)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_QDSS_STM_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000314)
#define HWIO_GCC_QDSS_STM_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000314)
#define HWIO_GCC_QDSS_STM_CBCR_RMSK                                                                   0xf0008001
#define HWIO_GCC_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, HWIO_GCC_QDSS_STM_CBCR_RMSK)
#define HWIO_GCC_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCC_QDSS_STM_CBCR_IN)
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000380)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000380)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000384)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000384)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000318)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000318)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000398)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000398)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK                                                             0x80000013
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000039c)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000039c)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK                                                                  0x71f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000031c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000031c)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000320)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000320)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_DAP_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000324)
#define HWIO_GCC_QDSS_DAP_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000324)
#define HWIO_GCC_QDSS_DAP_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_QDSS_DAP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, HWIO_GCC_QDSS_DAP_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000328)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000328)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000032c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000032c)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000330)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000330)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB_30_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000003c0)
#define HWIO_GCC_USB_30_BCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003c0)
#define HWIO_GCC_USB_30_BCR_RMSK                                                                             0x1
#define HWIO_GCC_USB_30_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, HWIO_GCC_USB_30_BCR_RMSK)
#define HWIO_GCC_USB_30_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, m)
#define HWIO_GCC_USB_30_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_BCR_ADDR,v)
#define HWIO_GCC_USB_30_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_BCR_ADDR,m,v,HWIO_GCC_USB_30_BCR_IN)
#define HWIO_GCC_USB_30_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_USB_30_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_USB_30_GDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000003c4)
#define HWIO_GCC_USB_30_GDSCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003c4)
#define HWIO_GCC_USB_30_GDSCR_RMSK                                                                    0xf8ffffff
#define HWIO_GCC_USB_30_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, HWIO_GCC_USB_30_GDSCR_RMSK)
#define HWIO_GCC_USB_30_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, m)
#define HWIO_GCC_USB_30_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_GDSCR_ADDR,v)
#define HWIO_GCC_USB_30_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_GDSCR_ADDR,m,v,HWIO_GCC_USB_30_GDSCR_IN)
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_BMSK                                                             0x80000000
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_SHFT                                                                   0x1f
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_BMSK                                                         0x78000000
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_SHFT                                                               0x1b
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_BMSK                                                         0xf00000
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_SHFT                                                             0x14
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_BMSK                                                           0xf0000
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_SHFT                                                              0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_BMSK                                                           0xf000
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_SHFT                                                              0xc
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_BMSK                                                        0x800
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_SHFT                                                          0xb
#define HWIO_GCC_USB_30_GDSCR_RESTORE_BMSK                                                                 0x400
#define HWIO_GCC_USB_30_GDSCR_RESTORE_SHFT                                                                   0xa
#define HWIO_GCC_USB_30_GDSCR_SAVE_BMSK                                                                    0x200
#define HWIO_GCC_USB_30_GDSCR_SAVE_SHFT                                                                      0x9
#define HWIO_GCC_USB_30_GDSCR_RETAIN_BMSK                                                                  0x100
#define HWIO_GCC_USB_30_GDSCR_RETAIN_SHFT                                                                    0x8
#define HWIO_GCC_USB_30_GDSCR_EN_REST_BMSK                                                                  0x80
#define HWIO_GCC_USB_30_GDSCR_EN_REST_SHFT                                                                   0x7
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_BMSK                                                                   0x40
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_SHFT                                                                    0x6
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_BMSK                                                                 0x20
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_SHFT                                                                  0x5
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_BMSK                                                              0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_SHFT                                                               0x4
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_BMSK                                                                   0x8
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_SHFT                                                                   0x3
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_BMSK                                                               0x4
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_SHFT                                                               0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_BMSK                                                                0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_SHFT                                                                0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_BMSK                                                               0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_SHFT                                                               0x0

#define HWIO_GCC_USB30_MASTER_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000003c8)
#define HWIO_GCC_USB30_MASTER_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003c8)
#define HWIO_GCC_USB30_MASTER_CBCR_RMSK                                                               0xf000fff1
#define HWIO_GCC_USB30_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, HWIO_GCC_USB30_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_USB30_SLEEP_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000003cc)
#define HWIO_GCC_USB30_SLEEP_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003cc)
#define HWIO_GCC_USB30_SLEEP_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_USB30_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000003d0)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003d0)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK                                                            0x80030001
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_BMSK                                                       0x30000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_SHFT                                                          0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000003d4)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003d4)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK                                                           0x800000f3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                         0x80
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                          0x7
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                         0x40
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                          0x6
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                         0x20
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                          0x5
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000003d8)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003d8)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK                                                               0x371f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BMSK                                                          0x3000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SHFT                                                             0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_USB30_MASTER_M_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000003dc)
#define HWIO_GCC_USB30_MASTER_M_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003dc)
#define HWIO_GCC_USB30_MASTER_M_RMSK                                                                        0xff
#define HWIO_GCC_USB30_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, HWIO_GCC_USB30_MASTER_M_RMSK)
#define HWIO_GCC_USB30_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MASTER_M_IN)
#define HWIO_GCC_USB30_MASTER_M_M_BMSK                                                                      0xff
#define HWIO_GCC_USB30_MASTER_M_M_SHFT                                                                       0x0

#define HWIO_GCC_USB30_MASTER_N_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000003e0)
#define HWIO_GCC_USB30_MASTER_N_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003e0)
#define HWIO_GCC_USB30_MASTER_N_RMSK                                                                        0xff
#define HWIO_GCC_USB30_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, HWIO_GCC_USB30_MASTER_N_RMSK)
#define HWIO_GCC_USB30_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MASTER_N_IN)
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_BMSK                                                          0xff
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_SHFT                                                           0x0

#define HWIO_GCC_USB30_MASTER_D_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000003e4)
#define HWIO_GCC_USB30_MASTER_D_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003e4)
#define HWIO_GCC_USB30_MASTER_D_RMSK                                                                        0xff
#define HWIO_GCC_USB30_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, HWIO_GCC_USB30_MASTER_D_RMSK)
#define HWIO_GCC_USB30_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MASTER_D_IN)
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_BMSK                                                                 0xff
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_SHFT                                                                  0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000003e8)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003e8)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000003ec)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000003ec)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_USB3_PHY_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001400)
#define HWIO_GCC_USB3_PHY_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001400)
#define HWIO_GCC_USB3_PHY_BCR_RMSK                                                                           0x1
#define HWIO_GCC_USB3_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, HWIO_GCC_USB3_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_BCR_IN)
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_USB3PHY_PHY_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001404)
#define HWIO_GCC_USB3PHY_PHY_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001404)
#define HWIO_GCC_USB3PHY_PHY_BCR_RMSK                                                                        0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001408)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001408)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_USB3_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR, HWIO_GCC_USB3_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000140c)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000140c)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR, HWIO_GCC_USB3_PHY_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001410)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001410)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK                                                                   0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, m)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,v)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,m,v,HWIO_GCC_USB3_PHY_PIPE_MISC_IN)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_BMSK                                                           0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SHFT                                                             0x8

#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001414)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001414)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001418)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001418)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000010d0)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000010d0)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK                                                              0x80000002
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                             0x1

#define HWIO_GCC_USB_HS_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000480)
#define HWIO_GCC_USB_HS_BCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000480)
#define HWIO_GCC_USB_HS_BCR_RMSK                                                                             0x1
#define HWIO_GCC_USB_HS_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_BCR_ADDR, HWIO_GCC_USB_HS_BCR_RMSK)
#define HWIO_GCC_USB_HS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_BCR_ADDR, m)
#define HWIO_GCC_USB_HS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_BCR_ADDR,v)
#define HWIO_GCC_USB_HS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_BCR_ADDR,m,v,HWIO_GCC_USB_HS_BCR_IN)
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_USB_HS_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000484)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000484)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_RMSK                                                              0x80007ff1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CBCR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CBCR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB_HS_SYSTEM_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_USB_HS_AHB_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000488)
#define HWIO_GCC_USB_HS_AHB_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000488)
#define HWIO_GCC_USB_HS_AHB_CBCR_RMSK                                                                 0xf000fff1
#define HWIO_GCC_USB_HS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_AHB_CBCR_ADDR, HWIO_GCC_USB_HS_AHB_CBCR_RMSK)
#define HWIO_GCC_USB_HS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_AHB_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_AHB_CBCR_IN)
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                        0x70000000
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                              0x1c
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                0x8000
#define HWIO_GCC_USB_HS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                   0xf
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_USB_HS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_USB_HS_AHB_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_USB_HS_AHB_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_USB_HS_AHB_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000048c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000048c)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_RMSK                                                   0x80000001
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR,v)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_ADDR,m,v,HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_IN)
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_USB_HS_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000490)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000490)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_USB_HS_SYSTEM_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000494)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000494)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR, HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_RMSK)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_IN)
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_USB_HS_SYSTEM_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_USB2_HS_PHY_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000004a8)
#define HWIO_GCC_USB2_HS_PHY_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004a8)
#define HWIO_GCC_USB2_HS_PHY_BCR_RMSK                                                                        0x1
#define HWIO_GCC_USB2_HS_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_BCR_ADDR, HWIO_GCC_USB2_HS_PHY_BCR_RMSK)
#define HWIO_GCC_USB2_HS_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB2_HS_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2_HS_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB2_HS_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2_HS_PHY_BCR_ADDR,m,v,HWIO_GCC_USB2_HS_PHY_BCR_IN)
#define HWIO_GCC_USB2_HS_PHY_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_USB2_HS_PHY_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x000004ac)
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004ac)
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_RMSK                                                          0x80000001
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_ADDR, HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_IN)
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_USB2_HS_PHY_SLEEP_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000004b0)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004b0)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR, HWIO_GCC_USB2_HS_PHY_ONLY_BCR_RMSK)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR, m)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR,v)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB2_HS_PHY_ONLY_BCR_ADDR,m,v,HWIO_GCC_USB2_HS_PHY_ONLY_BCR_IN)
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB2_HS_PHY_ONLY_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_QUSB2_PHY_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000004b8)
#define HWIO_GCC_QUSB2_PHY_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004b8)
#define HWIO_GCC_QUSB2_PHY_BCR_RMSK                                                                          0x1
#define HWIO_GCC_QUSB2_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2_PHY_BCR_ADDR, HWIO_GCC_QUSB2_PHY_BCR_RMSK)
#define HWIO_GCC_QUSB2_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2_PHY_BCR_ADDR, m)
#define HWIO_GCC_QUSB2_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2_PHY_BCR_ADDR,v)
#define HWIO_GCC_QUSB2_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2_PHY_BCR_ADDR,m,v,HWIO_GCC_QUSB2_PHY_BCR_IN)
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_QUSB2_PHY_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001a80)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001a80)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_RMSK                                                                0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001a84)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001a84)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RMSK                                                        0xf0008003
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RESERVE_BIT1_BMSK                                                  0x2
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RESERVE_BIT1_SHFT                                                  0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SDCC1_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000004c0)
#define HWIO_GCC_SDCC1_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004c0)
#define HWIO_GCC_SDCC1_BCR_RMSK                                                                              0x1
#define HWIO_GCC_SDCC1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, HWIO_GCC_SDCC1_BCR_RMSK)
#define HWIO_GCC_SDCC1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_BCR_ADDR, m)
#define HWIO_GCC_SDCC1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_BCR_ADDR,v)
#define HWIO_GCC_SDCC1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_BCR_ADDR,m,v,HWIO_GCC_SDCC1_BCR_IN)
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_SDCC1_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000004d0)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004d0)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_SDCC1_APPS_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000004d4)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004d4)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_SDCC1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SDCC1_APPS_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000004d8)
#define HWIO_GCC_SDCC1_APPS_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004d8)
#define HWIO_GCC_SDCC1_APPS_M_RMSK                                                                          0xff
#define HWIO_GCC_SDCC1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, HWIO_GCC_SDCC1_APPS_M_RMSK)
#define HWIO_GCC_SDCC1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_M_ADDR,m,v,HWIO_GCC_SDCC1_APPS_M_IN)
#define HWIO_GCC_SDCC1_APPS_M_M_BMSK                                                                        0xff
#define HWIO_GCC_SDCC1_APPS_M_M_SHFT                                                                         0x0

#define HWIO_GCC_SDCC1_APPS_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000004dc)
#define HWIO_GCC_SDCC1_APPS_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004dc)
#define HWIO_GCC_SDCC1_APPS_N_RMSK                                                                          0xff
#define HWIO_GCC_SDCC1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, HWIO_GCC_SDCC1_APPS_N_RMSK)
#define HWIO_GCC_SDCC1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_N_ADDR,m,v,HWIO_GCC_SDCC1_APPS_N_IN)
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_SDCC1_APPS_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_SDCC1_APPS_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000004e0)
#define HWIO_GCC_SDCC1_APPS_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004e0)
#define HWIO_GCC_SDCC1_APPS_D_RMSK                                                                          0xff
#define HWIO_GCC_SDCC1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, HWIO_GCC_SDCC1_APPS_D_RMSK)
#define HWIO_GCC_SDCC1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_D_ADDR,m,v,HWIO_GCC_SDCC1_APPS_D_IN)
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_SDCC1_APPS_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_SDCC1_APPS_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000004c4)
#define HWIO_GCC_SDCC1_APPS_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004c4)
#define HWIO_GCC_SDCC1_APPS_CBCR_RMSK                                                                 0x80007ff1
#define HWIO_GCC_SDCC1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, HWIO_GCC_SDCC1_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_APPS_CBCR_IN)
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_SDCC1_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_SDCC1_APPS_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_SDCC1_APPS_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SDCC1_APPS_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SDCC1_AHB_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000004c8)
#define HWIO_GCC_SDCC1_AHB_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000004c8)
#define HWIO_GCC_SDCC1_AHB_CBCR_RMSK                                                                  0xf000fff1
#define HWIO_GCC_SDCC1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, HWIO_GCC_SDCC1_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC1_AHB_CBCR_IN)
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                         0x70000000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                               0x1c
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                 0x8000
#define HWIO_GCC_SDCC1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                    0xf
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_SDCC1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_SDCC1_AHB_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_SDCC1_AHB_CBCR_SLEEP_SHFT                                                                   0x4
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SDCC1_AHB_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_SDCC2_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000500)
#define HWIO_GCC_SDCC2_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000500)
#define HWIO_GCC_SDCC2_BCR_RMSK                                                                              0x1
#define HWIO_GCC_SDCC2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, HWIO_GCC_SDCC2_BCR_RMSK)
#define HWIO_GCC_SDCC2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, m)
#define HWIO_GCC_SDCC2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_BCR_ADDR,v)
#define HWIO_GCC_SDCC2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_BCR_ADDR,m,v,HWIO_GCC_SDCC2_BCR_IN)
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000510)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000510)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000514)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000514)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SDCC2_APPS_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000518)
#define HWIO_GCC_SDCC2_APPS_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000518)
#define HWIO_GCC_SDCC2_APPS_M_RMSK                                                                          0xff
#define HWIO_GCC_SDCC2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, HWIO_GCC_SDCC2_APPS_M_RMSK)
#define HWIO_GCC_SDCC2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_M_ADDR,m,v,HWIO_GCC_SDCC2_APPS_M_IN)
#define HWIO_GCC_SDCC2_APPS_M_M_BMSK                                                                        0xff
#define HWIO_GCC_SDCC2_APPS_M_M_SHFT                                                                         0x0

#define HWIO_GCC_SDCC2_APPS_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000051c)
#define HWIO_GCC_SDCC2_APPS_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000051c)
#define HWIO_GCC_SDCC2_APPS_N_RMSK                                                                          0xff
#define HWIO_GCC_SDCC2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, HWIO_GCC_SDCC2_APPS_N_RMSK)
#define HWIO_GCC_SDCC2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_N_ADDR,m,v,HWIO_GCC_SDCC2_APPS_N_IN)
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_SDCC2_APPS_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000520)
#define HWIO_GCC_SDCC2_APPS_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000520)
#define HWIO_GCC_SDCC2_APPS_D_RMSK                                                                          0xff
#define HWIO_GCC_SDCC2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, HWIO_GCC_SDCC2_APPS_D_RMSK)
#define HWIO_GCC_SDCC2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_D_ADDR,m,v,HWIO_GCC_SDCC2_APPS_D_IN)
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_SDCC2_APPS_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000504)
#define HWIO_GCC_SDCC2_APPS_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000504)
#define HWIO_GCC_SDCC2_APPS_CBCR_RMSK                                                                 0x80007ff1
#define HWIO_GCC_SDCC2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, HWIO_GCC_SDCC2_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CBCR_IN)
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SDCC2_AHB_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000508)
#define HWIO_GCC_SDCC2_AHB_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000508)
#define HWIO_GCC_SDCC2_AHB_CBCR_RMSK                                                                  0xf000fff1
#define HWIO_GCC_SDCC2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, HWIO_GCC_SDCC2_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_AHB_CBCR_IN)
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                         0x70000000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                               0x1c
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                 0x8000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                    0xf
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_SDCC2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_SDCC2_AHB_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_SDCC2_AHB_CBCR_SLEEP_SHFT                                                                   0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_SDCC3_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000540)
#define HWIO_GCC_SDCC3_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000540)
#define HWIO_GCC_SDCC3_BCR_RMSK                                                                              0x1
#define HWIO_GCC_SDCC3_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_BCR_ADDR, HWIO_GCC_SDCC3_BCR_RMSK)
#define HWIO_GCC_SDCC3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_BCR_ADDR, m)
#define HWIO_GCC_SDCC3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_BCR_ADDR,v)
#define HWIO_GCC_SDCC3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_BCR_ADDR,m,v,HWIO_GCC_SDCC3_BCR_IN)
#define HWIO_GCC_SDCC3_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_SDCC3_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000550)
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000550)
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_SDCC3_APPS_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000554)
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000554)
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_SDCC3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SDCC3_APPS_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000558)
#define HWIO_GCC_SDCC3_APPS_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000558)
#define HWIO_GCC_SDCC3_APPS_M_RMSK                                                                          0xff
#define HWIO_GCC_SDCC3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_M_ADDR, HWIO_GCC_SDCC3_APPS_M_RMSK)
#define HWIO_GCC_SDCC3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_APPS_M_ADDR,m,v,HWIO_GCC_SDCC3_APPS_M_IN)
#define HWIO_GCC_SDCC3_APPS_M_M_BMSK                                                                        0xff
#define HWIO_GCC_SDCC3_APPS_M_M_SHFT                                                                         0x0

#define HWIO_GCC_SDCC3_APPS_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000055c)
#define HWIO_GCC_SDCC3_APPS_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000055c)
#define HWIO_GCC_SDCC3_APPS_N_RMSK                                                                          0xff
#define HWIO_GCC_SDCC3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_N_ADDR, HWIO_GCC_SDCC3_APPS_N_RMSK)
#define HWIO_GCC_SDCC3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_APPS_N_ADDR,m,v,HWIO_GCC_SDCC3_APPS_N_IN)
#define HWIO_GCC_SDCC3_APPS_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_SDCC3_APPS_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_SDCC3_APPS_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000560)
#define HWIO_GCC_SDCC3_APPS_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000560)
#define HWIO_GCC_SDCC3_APPS_D_RMSK                                                                          0xff
#define HWIO_GCC_SDCC3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_D_ADDR, HWIO_GCC_SDCC3_APPS_D_RMSK)
#define HWIO_GCC_SDCC3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_APPS_D_ADDR,m,v,HWIO_GCC_SDCC3_APPS_D_IN)
#define HWIO_GCC_SDCC3_APPS_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_SDCC3_APPS_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_SDCC3_APPS_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000544)
#define HWIO_GCC_SDCC3_APPS_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000544)
#define HWIO_GCC_SDCC3_APPS_CBCR_RMSK                                                                 0x80007ff1
#define HWIO_GCC_SDCC3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_CBCR_ADDR, HWIO_GCC_SDCC3_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC3_APPS_CBCR_IN)
#define HWIO_GCC_SDCC3_APPS_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SDCC3_APPS_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SDCC3_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_SDCC3_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_SDCC3_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_SDCC3_APPS_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_SDCC3_APPS_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_SDCC3_APPS_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_SDCC3_APPS_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_SDCC3_APPS_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SDCC3_APPS_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SDCC3_AHB_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000548)
#define HWIO_GCC_SDCC3_AHB_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000548)
#define HWIO_GCC_SDCC3_AHB_CBCR_RMSK                                                                  0xf000fff1
#define HWIO_GCC_SDCC3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC3_AHB_CBCR_ADDR, HWIO_GCC_SDCC3_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC3_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC3_AHB_CBCR_IN)
#define HWIO_GCC_SDCC3_AHB_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SDCC3_AHB_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_SDCC3_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                         0x70000000
#define HWIO_GCC_SDCC3_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                               0x1c
#define HWIO_GCC_SDCC3_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                 0x8000
#define HWIO_GCC_SDCC3_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                    0xf
#define HWIO_GCC_SDCC3_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_SDCC3_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_SDCC3_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_SDCC3_AHB_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_SDCC3_AHB_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_SDCC3_AHB_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_SDCC3_AHB_CBCR_SLEEP_SHFT                                                                   0x4
#define HWIO_GCC_SDCC3_AHB_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SDCC3_AHB_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_SDCC4_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000580)
#define HWIO_GCC_SDCC4_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000580)
#define HWIO_GCC_SDCC4_BCR_RMSK                                                                              0x1
#define HWIO_GCC_SDCC4_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_BCR_ADDR, HWIO_GCC_SDCC4_BCR_RMSK)
#define HWIO_GCC_SDCC4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_BCR_ADDR, m)
#define HWIO_GCC_SDCC4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_BCR_ADDR,v)
#define HWIO_GCC_SDCC4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_BCR_ADDR,m,v,HWIO_GCC_SDCC4_BCR_IN)
#define HWIO_GCC_SDCC4_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_SDCC4_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000590)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000590)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000594)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000594)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_SDCC4_APPS_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000598)
#define HWIO_GCC_SDCC4_APPS_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000598)
#define HWIO_GCC_SDCC4_APPS_M_RMSK                                                                          0xff
#define HWIO_GCC_SDCC4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_M_ADDR, HWIO_GCC_SDCC4_APPS_M_RMSK)
#define HWIO_GCC_SDCC4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_M_ADDR,m,v,HWIO_GCC_SDCC4_APPS_M_IN)
#define HWIO_GCC_SDCC4_APPS_M_M_BMSK                                                                        0xff
#define HWIO_GCC_SDCC4_APPS_M_M_SHFT                                                                         0x0

#define HWIO_GCC_SDCC4_APPS_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000059c)
#define HWIO_GCC_SDCC4_APPS_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000059c)
#define HWIO_GCC_SDCC4_APPS_N_RMSK                                                                          0xff
#define HWIO_GCC_SDCC4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_N_ADDR, HWIO_GCC_SDCC4_APPS_N_RMSK)
#define HWIO_GCC_SDCC4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_N_ADDR,m,v,HWIO_GCC_SDCC4_APPS_N_IN)
#define HWIO_GCC_SDCC4_APPS_N_NOT_N_MINUS_M_BMSK                                                            0xff
#define HWIO_GCC_SDCC4_APPS_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_SDCC4_APPS_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000005a0)
#define HWIO_GCC_SDCC4_APPS_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000005a0)
#define HWIO_GCC_SDCC4_APPS_D_RMSK                                                                          0xff
#define HWIO_GCC_SDCC4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_D_ADDR, HWIO_GCC_SDCC4_APPS_D_RMSK)
#define HWIO_GCC_SDCC4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_D_ADDR,m,v,HWIO_GCC_SDCC4_APPS_D_IN)
#define HWIO_GCC_SDCC4_APPS_D_NOT_2D_BMSK                                                                   0xff
#define HWIO_GCC_SDCC4_APPS_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_SDCC4_APPS_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000584)
#define HWIO_GCC_SDCC4_APPS_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000584)
#define HWIO_GCC_SDCC4_APPS_CBCR_RMSK                                                                 0x80007ff1
#define HWIO_GCC_SDCC4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CBCR_ADDR, HWIO_GCC_SDCC4_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CBCR_IN)
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                                   0x4000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                      0xe
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                 0x2000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                    0xd
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                0x1000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                   0xc
#define HWIO_GCC_SDCC4_APPS_CBCR_WAKEUP_BMSK                                                               0xf00
#define HWIO_GCC_SDCC4_APPS_CBCR_WAKEUP_SHFT                                                                 0x8
#define HWIO_GCC_SDCC4_APPS_CBCR_SLEEP_BMSK                                                                 0xf0
#define HWIO_GCC_SDCC4_APPS_CBCR_SLEEP_SHFT                                                                  0x4
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_SDCC4_AHB_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000588)
#define HWIO_GCC_SDCC4_AHB_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000588)
#define HWIO_GCC_SDCC4_AHB_CBCR_RMSK                                                                  0xf000fff1
#define HWIO_GCC_SDCC4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_AHB_CBCR_ADDR, HWIO_GCC_SDCC4_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC4_AHB_CBCR_IN)
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                         0x70000000
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                               0x1c
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                 0x8000
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                    0xf
#define HWIO_GCC_SDCC4_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_SDCC4_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_SDCC4_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_SDCC4_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_SDCC4_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_SDCC4_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_SDCC4_AHB_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_SDCC4_AHB_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_SDCC4_AHB_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_SDCC4_AHB_CBCR_SLEEP_SHFT                                                                   0x4
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000005c0)
#define HWIO_GCC_BLSP1_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000005c0)
#define HWIO_GCC_BLSP1_BCR_RMSK                                                                              0x1
#define HWIO_GCC_BLSP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, HWIO_GCC_BLSP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_BCR_IN)
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000005c8)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000005c8)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK                                                                0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_SHFT                                                              0x1f

#define HWIO_GCC_BLSP1_AHB_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000005c4)
#define HWIO_GCC_BLSP1_AHB_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000005c4)
#define HWIO_GCC_BLSP1_AHB_CBCR_RMSK                                                                  0xf000fff0
#define HWIO_GCC_BLSP1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, HWIO_GCC_BLSP1_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_AHB_CBCR_IN)
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                         0x70000000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                               0x1c
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                 0x8000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                    0xf
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_SHFT                                                                   0x4

#define HWIO_GCC_BLSP1_QUP1_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000640)
#define HWIO_GCC_BLSP1_QUP1_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000640)
#define HWIO_GCC_BLSP1_QUP1_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, HWIO_GCC_BLSP1_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_BCR_IN)
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000644)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000644)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000648)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000648)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000660)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000660)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000664)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000664)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000006e0)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006e0)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000006e4)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006e4)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000760)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000760)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000764)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000764)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000007e0)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007e0)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000007e4)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007e4)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000860)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000860)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000864)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000864)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000008e0)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008e0)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000008e4)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008e4)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000009a0)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009a0)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000009a4)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009a4)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a20)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a20)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a24)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a24)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000aa0)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000aa0)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000aa4)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000aa4)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b20)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b20)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b24)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b24)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ba0)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ba0)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ba4)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ba4)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c20)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c20)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c24)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c24)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000064c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000064c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000650)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000650)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000654)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000654)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000658)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000658)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000065c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000065c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART1_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000680)
#define HWIO_GCC_BLSP1_UART1_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000680)
#define HWIO_GCC_BLSP1_UART1_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, HWIO_GCC_BLSP1_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_BCR_IN)
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000684)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000684)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000688)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000688)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000068c)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000068c)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000690)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000690)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_UART1_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000694)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000694)
#define HWIO_GCC_BLSP1_UART1_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, HWIO_GCC_BLSP1_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP1_UART1_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000698)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000698)
#define HWIO_GCC_BLSP1_UART1_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, HWIO_GCC_BLSP1_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART1_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000069c)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000069c)
#define HWIO_GCC_BLSP1_UART1_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, HWIO_GCC_BLSP1_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_QUP2_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000006c0)
#define HWIO_GCC_BLSP1_QUP2_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006c0)
#define HWIO_GCC_BLSP1_QUP2_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, HWIO_GCC_BLSP1_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_BCR_IN)
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000006c4)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006c4)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000006c8)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006c8)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000006cc)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006cc)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000006d0)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006d0)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000006d4)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006d4)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000006d8)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006d8)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000006dc)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000006dc)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART2_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000700)
#define HWIO_GCC_BLSP1_UART2_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000700)
#define HWIO_GCC_BLSP1_UART2_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, HWIO_GCC_BLSP1_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_BCR_IN)
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000704)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000704)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000708)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000708)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000070c)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000070c)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000710)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000710)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_UART2_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000714)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000714)
#define HWIO_GCC_BLSP1_UART2_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, HWIO_GCC_BLSP1_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP1_UART2_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000718)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000718)
#define HWIO_GCC_BLSP1_UART2_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, HWIO_GCC_BLSP1_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART2_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000071c)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000071c)
#define HWIO_GCC_BLSP1_UART2_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, HWIO_GCC_BLSP1_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_QUP3_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000740)
#define HWIO_GCC_BLSP1_QUP3_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000740)
#define HWIO_GCC_BLSP1_QUP3_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, HWIO_GCC_BLSP1_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_BCR_IN)
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000744)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000744)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000748)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000748)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000074c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000074c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000750)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000750)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000754)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000754)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000758)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000758)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000075c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000075c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART3_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000780)
#define HWIO_GCC_BLSP1_UART3_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000780)
#define HWIO_GCC_BLSP1_UART3_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, HWIO_GCC_BLSP1_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_BCR_IN)
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000784)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000784)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000788)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000788)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000078c)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000078c)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000790)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000790)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_UART3_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000794)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000794)
#define HWIO_GCC_BLSP1_UART3_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, HWIO_GCC_BLSP1_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP1_UART3_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000798)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000798)
#define HWIO_GCC_BLSP1_UART3_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, HWIO_GCC_BLSP1_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART3_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000079c)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000079c)
#define HWIO_GCC_BLSP1_UART3_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, HWIO_GCC_BLSP1_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_QUP4_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000007c0)
#define HWIO_GCC_BLSP1_QUP4_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007c0)
#define HWIO_GCC_BLSP1_QUP4_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, HWIO_GCC_BLSP1_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_BCR_IN)
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000007c4)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007c4)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000007c8)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007c8)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000007cc)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007cc)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000007d0)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007d0)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000007d4)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007d4)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000007d8)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007d8)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000007dc)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000007dc)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART4_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000800)
#define HWIO_GCC_BLSP1_UART4_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000800)
#define HWIO_GCC_BLSP1_UART4_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_UART4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_BCR_ADDR, HWIO_GCC_BLSP1_UART4_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_BCR_IN)
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_UART4_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000804)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000804)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000808)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000808)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART4_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART4_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000080c)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000080c)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART4_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000810)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000810)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP1_UART4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_UART4_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000814)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000814)
#define HWIO_GCC_BLSP1_UART4_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR, HWIO_GCC_BLSP1_UART4_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP1_UART4_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000818)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000818)
#define HWIO_GCC_BLSP1_UART4_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR, HWIO_GCC_BLSP1_UART4_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART4_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000081c)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000081c)
#define HWIO_GCC_BLSP1_UART4_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR, HWIO_GCC_BLSP1_UART4_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART4_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART4_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART4_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART4_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_QUP5_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000840)
#define HWIO_GCC_BLSP1_QUP5_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000840)
#define HWIO_GCC_BLSP1_QUP5_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_QUP5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_BCR_ADDR, HWIO_GCC_BLSP1_QUP5_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_BCR_IN)
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000844)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000844)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000848)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000848)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000084c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000084c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000850)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000850)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000854)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000854)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000858)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000858)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000085c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000085c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART5_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000880)
#define HWIO_GCC_BLSP1_UART5_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000880)
#define HWIO_GCC_BLSP1_UART5_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_UART5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_BCR_ADDR, HWIO_GCC_BLSP1_UART5_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_BCR_IN)
#define HWIO_GCC_BLSP1_UART5_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_UART5_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000884)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000884)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART5_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000888)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000888)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART5_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART5_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000088c)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000088c)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART5_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000890)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000890)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP1_UART5_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_UART5_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000894)
#define HWIO_GCC_BLSP1_UART5_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000894)
#define HWIO_GCC_BLSP1_UART5_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR, HWIO_GCC_BLSP1_UART5_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP1_UART5_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000898)
#define HWIO_GCC_BLSP1_UART5_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000898)
#define HWIO_GCC_BLSP1_UART5_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR, HWIO_GCC_BLSP1_UART5_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART5_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000089c)
#define HWIO_GCC_BLSP1_UART5_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000089c)
#define HWIO_GCC_BLSP1_UART5_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR, HWIO_GCC_BLSP1_UART5_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART5_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART5_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART5_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART5_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART5_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART5_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART5_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_QUP6_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000008c0)
#define HWIO_GCC_BLSP1_QUP6_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008c0)
#define HWIO_GCC_BLSP1_QUP6_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_QUP6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_BCR_ADDR, HWIO_GCC_BLSP1_QUP6_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_BCR_IN)
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000008c4)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008c4)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000008c8)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008c8)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000008cc)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008cc)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000008d0)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008d0)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000008d4)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008d4)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000008d8)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008d8)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000008dc)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000008dc)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_UART6_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000900)
#define HWIO_GCC_BLSP1_UART6_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000900)
#define HWIO_GCC_BLSP1_UART6_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP1_UART6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_BCR_ADDR, HWIO_GCC_BLSP1_UART6_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_BCR_IN)
#define HWIO_GCC_BLSP1_UART6_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP1_UART6_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000904)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000904)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART6_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000908)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000908)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART6_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP1_UART6_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000090c)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000090c)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP1_UART6_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000910)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000910)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP1_UART6_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_UART6_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000914)
#define HWIO_GCC_BLSP1_UART6_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000914)
#define HWIO_GCC_BLSP1_UART6_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR, HWIO_GCC_BLSP1_UART6_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP1_UART6_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000918)
#define HWIO_GCC_BLSP1_UART6_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000918)
#define HWIO_GCC_BLSP1_UART6_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR, HWIO_GCC_BLSP1_UART6_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP1_UART6_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000091c)
#define HWIO_GCC_BLSP1_UART6_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000091c)
#define HWIO_GCC_BLSP1_UART6_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR, HWIO_GCC_BLSP1_UART6_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART6_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART6_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART6_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART6_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART6_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART6_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART6_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000600)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000600)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00000604)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000604)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK                                                                0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_BLSP2_BCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000940)
#define HWIO_GCC_BLSP2_BCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000940)
#define HWIO_GCC_BLSP2_BCR_RMSK                                                                              0x1
#define HWIO_GCC_BLSP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_BCR_ADDR, HWIO_GCC_BLSP2_BCR_RMSK)
#define HWIO_GCC_BLSP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_BCR_IN)
#define HWIO_GCC_BLSP2_BCR_BLK_ARES_BMSK                                                                     0x1
#define HWIO_GCC_BLSP2_BCR_BLK_ARES_SHFT                                                                     0x0

#define HWIO_GCC_BLSP2_AHB_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000944)
#define HWIO_GCC_BLSP2_AHB_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000944)
#define HWIO_GCC_BLSP2_AHB_CBCR_RMSK                                                                  0xf000fff0
#define HWIO_GCC_BLSP2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_AHB_CBCR_ADDR, HWIO_GCC_BLSP2_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_AHB_CBCR_IN)
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                         0x70000000
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                               0x1c
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                 0x8000
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                    0xf
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                    0x4000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                       0xe
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                  0x2000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                     0xd
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                 0x1000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                    0xc
#define HWIO_GCC_BLSP2_AHB_CBCR_WAKEUP_BMSK                                                                0xf00
#define HWIO_GCC_BLSP2_AHB_CBCR_WAKEUP_SHFT                                                                  0x8
#define HWIO_GCC_BLSP2_AHB_CBCR_SLEEP_BMSK                                                                  0xf0
#define HWIO_GCC_BLSP2_AHB_CBCR_SLEEP_SHFT                                                                   0x4

#define HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000948)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000948)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_RMSK                                                                0x80000000
#define HWIO_GCC_BLSP2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP2_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_OFF_SHFT                                                              0x1f

#define HWIO_GCC_BLSP2_QUP1_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000980)
#define HWIO_GCC_BLSP2_QUP1_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000980)
#define HWIO_GCC_BLSP2_QUP1_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_BCR_ADDR, HWIO_GCC_BLSP2_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_BCR_IN)
#define HWIO_GCC_BLSP2_QUP1_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_QUP1_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000984)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000984)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000988)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000988)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000098c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000098c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000990)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000990)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000994)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000994)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000998)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000998)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000099c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000099c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_UART1_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000009c0)
#define HWIO_GCC_BLSP2_UART1_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009c0)
#define HWIO_GCC_BLSP2_UART1_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP2_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_BCR_ADDR, HWIO_GCC_BLSP2_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_BCR_IN)
#define HWIO_GCC_BLSP2_UART1_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP2_UART1_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000009c4)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009c4)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000009c8)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009c8)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000009cc)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009cc)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000009d0)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009d0)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_UART1_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000009d4)
#define HWIO_GCC_BLSP2_UART1_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009d4)
#define HWIO_GCC_BLSP2_UART1_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR, HWIO_GCC_BLSP2_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP2_UART1_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000009d8)
#define HWIO_GCC_BLSP2_UART1_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009d8)
#define HWIO_GCC_BLSP2_UART1_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR, HWIO_GCC_BLSP2_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART1_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x000009dc)
#define HWIO_GCC_BLSP2_UART1_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000009dc)
#define HWIO_GCC_BLSP2_UART1_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR, HWIO_GCC_BLSP2_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_QUP2_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a00)
#define HWIO_GCC_BLSP2_QUP2_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a00)
#define HWIO_GCC_BLSP2_QUP2_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_BCR_ADDR, HWIO_GCC_BLSP2_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_BCR_IN)
#define HWIO_GCC_BLSP2_QUP2_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_QUP2_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a04)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a04)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a08)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a08)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a0c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a0c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a10)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a10)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a14)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a14)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a18)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a18)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a1c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a1c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_UART2_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a40)
#define HWIO_GCC_BLSP2_UART2_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a40)
#define HWIO_GCC_BLSP2_UART2_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP2_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_BCR_ADDR, HWIO_GCC_BLSP2_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_BCR_IN)
#define HWIO_GCC_BLSP2_UART2_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP2_UART2_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a44)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a44)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a48)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a48)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a4c)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a4c)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a50)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a50)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_UART2_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a54)
#define HWIO_GCC_BLSP2_UART2_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a54)
#define HWIO_GCC_BLSP2_UART2_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR, HWIO_GCC_BLSP2_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP2_UART2_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a58)
#define HWIO_GCC_BLSP2_UART2_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a58)
#define HWIO_GCC_BLSP2_UART2_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR, HWIO_GCC_BLSP2_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART2_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a5c)
#define HWIO_GCC_BLSP2_UART2_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a5c)
#define HWIO_GCC_BLSP2_UART2_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR, HWIO_GCC_BLSP2_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_QUP3_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a80)
#define HWIO_GCC_BLSP2_QUP3_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a80)
#define HWIO_GCC_BLSP2_QUP3_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_BCR_ADDR, HWIO_GCC_BLSP2_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_BCR_IN)
#define HWIO_GCC_BLSP2_QUP3_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_QUP3_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a84)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a84)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a88)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a88)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a8c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a8c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a90)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a90)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a94)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a94)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a98)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a98)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000a9c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000a9c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_UART3_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ac0)
#define HWIO_GCC_BLSP2_UART3_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ac0)
#define HWIO_GCC_BLSP2_UART3_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP2_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_BCR_ADDR, HWIO_GCC_BLSP2_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_BCR_IN)
#define HWIO_GCC_BLSP2_UART3_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP2_UART3_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ac4)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ac4)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ac8)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ac8)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000acc)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000acc)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ad0)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ad0)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_UART3_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ad4)
#define HWIO_GCC_BLSP2_UART3_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ad4)
#define HWIO_GCC_BLSP2_UART3_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR, HWIO_GCC_BLSP2_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP2_UART3_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ad8)
#define HWIO_GCC_BLSP2_UART3_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ad8)
#define HWIO_GCC_BLSP2_UART3_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR, HWIO_GCC_BLSP2_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART3_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000adc)
#define HWIO_GCC_BLSP2_UART3_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000adc)
#define HWIO_GCC_BLSP2_UART3_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR, HWIO_GCC_BLSP2_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_QUP4_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b00)
#define HWIO_GCC_BLSP2_QUP4_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b00)
#define HWIO_GCC_BLSP2_QUP4_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_BCR_ADDR, HWIO_GCC_BLSP2_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_BCR_IN)
#define HWIO_GCC_BLSP2_QUP4_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_QUP4_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b04)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b04)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b08)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b08)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b0c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b0c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b10)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b10)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b14)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b14)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b18)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b18)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b1c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b1c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_UART4_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b40)
#define HWIO_GCC_BLSP2_UART4_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b40)
#define HWIO_GCC_BLSP2_UART4_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP2_UART4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_BCR_ADDR, HWIO_GCC_BLSP2_UART4_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART4_BCR_IN)
#define HWIO_GCC_BLSP2_UART4_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP2_UART4_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b44)
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b44)
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART4_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART4_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART4_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b48)
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b48)
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART4_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART4_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART4_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b4c)
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b4c)
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART4_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b50)
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b50)
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP2_UART4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_UART4_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b54)
#define HWIO_GCC_BLSP2_UART4_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b54)
#define HWIO_GCC_BLSP2_UART4_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_M_ADDR, HWIO_GCC_BLSP2_UART4_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART4_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART4_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP2_UART4_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP2_UART4_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b58)
#define HWIO_GCC_BLSP2_UART4_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b58)
#define HWIO_GCC_BLSP2_UART4_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_N_ADDR, HWIO_GCC_BLSP2_UART4_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART4_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART4_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART4_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART4_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b5c)
#define HWIO_GCC_BLSP2_UART4_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b5c)
#define HWIO_GCC_BLSP2_UART4_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_D_ADDR, HWIO_GCC_BLSP2_UART4_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART4_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART4_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART4_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART4_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART4_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART4_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_QUP5_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b80)
#define HWIO_GCC_BLSP2_QUP5_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b80)
#define HWIO_GCC_BLSP2_QUP5_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_QUP5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_BCR_ADDR, HWIO_GCC_BLSP2_QUP5_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_BCR_IN)
#define HWIO_GCC_BLSP2_QUP5_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_QUP5_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b84)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b84)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b88)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b88)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b8c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b8c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b90)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b90)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b94)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b94)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b98)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b98)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000b9c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000b9c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_UART5_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bc0)
#define HWIO_GCC_BLSP2_UART5_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bc0)
#define HWIO_GCC_BLSP2_UART5_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP2_UART5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_BCR_ADDR, HWIO_GCC_BLSP2_UART5_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART5_BCR_IN)
#define HWIO_GCC_BLSP2_UART5_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP2_UART5_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bc4)
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bc4)
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART5_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART5_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART5_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bc8)
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bc8)
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART5_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART5_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART5_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bcc)
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bcc)
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART5_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bd0)
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bd0)
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP2_UART5_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_UART5_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bd4)
#define HWIO_GCC_BLSP2_UART5_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bd4)
#define HWIO_GCC_BLSP2_UART5_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART5_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_M_ADDR, HWIO_GCC_BLSP2_UART5_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART5_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART5_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART5_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP2_UART5_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP2_UART5_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bd8)
#define HWIO_GCC_BLSP2_UART5_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bd8)
#define HWIO_GCC_BLSP2_UART5_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART5_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_N_ADDR, HWIO_GCC_BLSP2_UART5_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART5_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART5_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART5_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART5_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART5_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000bdc)
#define HWIO_GCC_BLSP2_UART5_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000bdc)
#define HWIO_GCC_BLSP2_UART5_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART5_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_D_ADDR, HWIO_GCC_BLSP2_UART5_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART5_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART5_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART5_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART5_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART5_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART5_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART5_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART5_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART5_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_QUP6_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c00)
#define HWIO_GCC_BLSP2_QUP6_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c00)
#define HWIO_GCC_BLSP2_QUP6_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_QUP6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_BCR_ADDR, HWIO_GCC_BLSP2_QUP6_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_BCR_IN)
#define HWIO_GCC_BLSP2_QUP6_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_QUP6_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c04)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c04)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c08)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c08)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_RMSK                                                        0x80000001
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c0c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c0c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                                  0x40
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                                   0x6
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                                  0x20
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                                   0x5
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c10)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c10)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c14)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c14)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_M_BMSK                                                               0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_M_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c18)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c18)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c1c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c1c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_RMSK                                                                 0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_NOT_2D_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_NOT_2D_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_UART6_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c40)
#define HWIO_GCC_BLSP2_UART6_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c40)
#define HWIO_GCC_BLSP2_UART6_BCR_RMSK                                                                        0x1
#define HWIO_GCC_BLSP2_UART6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_BCR_ADDR, HWIO_GCC_BLSP2_UART6_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART6_BCR_IN)
#define HWIO_GCC_BLSP2_UART6_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_BLSP2_UART6_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c44)
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c44)
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_RMSK                                                           0x80000001
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART6_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART6_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART6_APPS_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c48)
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c48)
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART6_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART6_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BLSP2_UART6_SIM_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c4c)
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c4c)
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_M_BMSK                                                     0x40
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_M_SHFT                                                      0x6
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_N_BMSK                                                     0x20
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_N_SHFT                                                      0x5
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BLSP2_UART6_APPS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c50)
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c50)
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BLSP2_UART6_APPS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_UART6_APPS_M_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c54)
#define HWIO_GCC_BLSP2_UART6_APPS_M_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c54)
#define HWIO_GCC_BLSP2_UART6_APPS_M_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART6_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_M_ADDR, HWIO_GCC_BLSP2_UART6_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART6_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART6_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART6_APPS_M_M_BMSK                                                                0xffff
#define HWIO_GCC_BLSP2_UART6_APPS_M_M_SHFT                                                                   0x0

#define HWIO_GCC_BLSP2_UART6_APPS_N_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c58)
#define HWIO_GCC_BLSP2_UART6_APPS_N_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c58)
#define HWIO_GCC_BLSP2_UART6_APPS_N_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART6_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_N_ADDR, HWIO_GCC_BLSP2_UART6_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART6_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART6_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART6_APPS_N_NOT_N_MINUS_M_BMSK                                                    0xffff
#define HWIO_GCC_BLSP2_UART6_APPS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_GCC_BLSP2_UART6_APPS_D_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c5c)
#define HWIO_GCC_BLSP2_UART6_APPS_D_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c5c)
#define HWIO_GCC_BLSP2_UART6_APPS_D_RMSK                                                                  0xffff
#define HWIO_GCC_BLSP2_UART6_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_D_ADDR, HWIO_GCC_BLSP2_UART6_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART6_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART6_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART6_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART6_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART6_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART6_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART6_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART6_APPS_D_NOT_2D_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART6_APPS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000c80)
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000c80)
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_RMSK                                                             0xf0008003
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_XPU_AHB_CBCR_ADDR, HWIO_GCC_PERIPH_XPU_AHB_CBCR_RMSK)
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_XPU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_XPU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_XPU_AHB_CBCR_ADDR,m,v,HWIO_GCC_PERIPH_XPU_AHB_CBCR_IN)
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_RESERVE_BIT1_BMSK                                                       0x2
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_RESERVE_BIT1_SHFT                                                       0x1
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PERIPH_XPU_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PDM_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00000cc0)
#define HWIO_GCC_PDM_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000cc0)
#define HWIO_GCC_PDM_BCR_RMSK                                                                                0x1
#define HWIO_GCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, HWIO_GCC_PDM_BCR_RMSK)
#define HWIO_GCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, m)
#define HWIO_GCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_BCR_ADDR,v)
#define HWIO_GCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_BCR_ADDR,m,v,HWIO_GCC_PDM_BCR_IN)
#define HWIO_GCC_PDM_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_PDM_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_PDM_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000cc4)
#define HWIO_GCC_PDM_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000cc4)
#define HWIO_GCC_PDM_AHB_CBCR_RMSK                                                                    0xf0008003
#define HWIO_GCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, HWIO_GCC_PDM_AHB_CBCR_RMSK)
#define HWIO_GCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PDM_AHB_CBCR_IN)
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_PDM_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_PDM_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_PDM_XO4_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000cc8)
#define HWIO_GCC_PDM_XO4_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000cc8)
#define HWIO_GCC_PDM_XO4_CBCR_RMSK                                                                    0x80030001
#define HWIO_GCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, HWIO_GCC_PDM_XO4_CBCR_RMSK)
#define HWIO_GCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_GCC_PDM_XO4_CBCR_IN)
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_BMSK                                                               0x30000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_SHFT                                                                  0x10
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_PDM2_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ccc)
#define HWIO_GCC_PDM2_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ccc)
#define HWIO_GCC_PDM2_CBCR_RMSK                                                                       0x80000001
#define HWIO_GCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, HWIO_GCC_PDM2_CBCR_RMSK)
#define HWIO_GCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, m)
#define HWIO_GCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CBCR_ADDR,v)
#define HWIO_GCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CBCR_ADDR,m,v,HWIO_GCC_PDM2_CBCR_IN)
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_SHFT                                                                     0x1f
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_SHFT                                                                   0x0

#define HWIO_GCC_PDM2_CMD_RCGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000cd0)
#define HWIO_GCC_PDM2_CMD_RCGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000cd0)
#define HWIO_GCC_PDM2_CMD_RCGR_RMSK                                                                   0x80000013
#define HWIO_GCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, HWIO_GCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_GCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CMD_RCGR_IN)
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                                                0x1f
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                          0x10
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                           0x4
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                                                  0x2
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                                                  0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_BMSK                                                                   0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_SHFT                                                                   0x0

#define HWIO_GCC_PDM2_CFG_RCGR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000cd4)
#define HWIO_GCC_PDM2_CFG_RCGR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000cd4)
#define HWIO_GCC_PDM2_CFG_RCGR_RMSK                                                                        0x71f
#define HWIO_GCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, HWIO_GCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_GCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CFG_RCGR_IN)
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                                                0x700
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                                                  0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                                                 0x1f
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                                                  0x0

#define HWIO_GCC_PRNG_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d00)
#define HWIO_GCC_PRNG_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d00)
#define HWIO_GCC_PRNG_BCR_RMSK                                                                               0x1
#define HWIO_GCC_PRNG_BCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, HWIO_GCC_PRNG_BCR_RMSK)
#define HWIO_GCC_PRNG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, m)
#define HWIO_GCC_PRNG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_BCR_ADDR,v)
#define HWIO_GCC_PRNG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_BCR_ADDR,m,v,HWIO_GCC_PRNG_BCR_IN)
#define HWIO_GCC_PRNG_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_PRNG_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_PRNG_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d04)
#define HWIO_GCC_PRNG_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d04)
#define HWIO_GCC_PRNG_AHB_CBCR_RMSK                                                                   0xf0008000
#define HWIO_GCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_PRNG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf

#define HWIO_GCC_BAM_DMA_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d40)
#define HWIO_GCC_BAM_DMA_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d40)
#define HWIO_GCC_BAM_DMA_BCR_RMSK                                                                            0x1
#define HWIO_GCC_BAM_DMA_BCR_IN          \
        in_dword_masked(HWIO_GCC_BAM_DMA_BCR_ADDR, HWIO_GCC_BAM_DMA_BCR_RMSK)
#define HWIO_GCC_BAM_DMA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BAM_DMA_BCR_ADDR, m)
#define HWIO_GCC_BAM_DMA_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BAM_DMA_BCR_ADDR,v)
#define HWIO_GCC_BAM_DMA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BAM_DMA_BCR_ADDR,m,v,HWIO_GCC_BAM_DMA_BCR_IN)
#define HWIO_GCC_BAM_DMA_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_BAM_DMA_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_BAM_DMA_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d44)
#define HWIO_GCC_BAM_DMA_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d44)
#define HWIO_GCC_BAM_DMA_AHB_CBCR_RMSK                                                                0xf000fff0
#define HWIO_GCC_BAM_DMA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BAM_DMA_AHB_CBCR_ADDR, HWIO_GCC_BAM_DMA_AHB_CBCR_RMSK)
#define HWIO_GCC_BAM_DMA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BAM_DMA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BAM_DMA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BAM_DMA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BAM_DMA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BAM_DMA_AHB_CBCR_ADDR,m,v,HWIO_GCC_BAM_DMA_AHB_CBCR_IN)
#define HWIO_GCC_BAM_DMA_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_BAM_DMA_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_BAM_DMA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_BAM_DMA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_BAM_DMA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_BAM_DMA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_BAM_DMA_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_BAM_DMA_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_BAM_DMA_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_BAM_DMA_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_BAM_DMA_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_BAM_DMA_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_BAM_DMA_AHB_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_BAM_DMA_AHB_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_BAM_DMA_AHB_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_BAM_DMA_AHB_CBCR_SLEEP_SHFT                                                                 0x4

#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d48)
#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d48)
#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_RMSK                                                  0x80000000
#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_BAM_DMA_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                                0x1f

#define HWIO_GCC_TSIF_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d80)
#define HWIO_GCC_TSIF_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d80)
#define HWIO_GCC_TSIF_BCR_RMSK                                                                               0x1
#define HWIO_GCC_TSIF_BCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_BCR_ADDR, HWIO_GCC_TSIF_BCR_RMSK)
#define HWIO_GCC_TSIF_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_BCR_ADDR, m)
#define HWIO_GCC_TSIF_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_BCR_ADDR,v)
#define HWIO_GCC_TSIF_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_BCR_ADDR,m,v,HWIO_GCC_TSIF_BCR_IN)
#define HWIO_GCC_TSIF_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_TSIF_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_TSIF_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d84)
#define HWIO_GCC_TSIF_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d84)
#define HWIO_GCC_TSIF_AHB_CBCR_RMSK                                                                   0xf000fff1
#define HWIO_GCC_TSIF_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_AHB_CBCR_ADDR, HWIO_GCC_TSIF_AHB_CBCR_RMSK)
#define HWIO_GCC_TSIF_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_AHB_CBCR_ADDR,m,v,HWIO_GCC_TSIF_AHB_CBCR_IN)
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_TSIF_AHB_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_TSIF_AHB_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_TSIF_AHB_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_TSIF_AHB_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_TSIF_REF_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d88)
#define HWIO_GCC_TSIF_REF_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d88)
#define HWIO_GCC_TSIF_REF_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_TSIF_REF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CBCR_ADDR, HWIO_GCC_TSIF_REF_CBCR_RMSK)
#define HWIO_GCC_TSIF_REF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CBCR_ADDR,m,v,HWIO_GCC_TSIF_REF_CBCR_IN)
#define HWIO_GCC_TSIF_REF_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_TSIF_REF_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d8c)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d8c)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_RMSK                                                     0x80000001
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR,m,v,HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_IN)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d90)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d90)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_RMSK                                                               0x800000f3
#define HWIO_GCC_TSIF_REF_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR, HWIO_GCC_TSIF_REF_CMD_RCGR_RMSK)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR,m,v,HWIO_GCC_TSIF_REF_CMD_RCGR_IN)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_D_BMSK                                                             0x80
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_D_SHFT                                                              0x7
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_M_BMSK                                                             0x40
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_M_SHFT                                                              0x6
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_N_BMSK                                                             0x20
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_N_SHFT                                                              0x5
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_TSIF_REF_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_TSIF_REF_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d94)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d94)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_RMSK                                                                   0x371f
#define HWIO_GCC_TSIF_REF_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR, HWIO_GCC_TSIF_REF_CFG_RCGR_RMSK)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR,m,v,HWIO_GCC_TSIF_REF_CFG_RCGR_IN)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_MODE_BMSK                                                              0x3000
#define HWIO_GCC_TSIF_REF_CFG_RCGR_MODE_SHFT                                                                 0xc
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_TSIF_REF_M_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d98)
#define HWIO_GCC_TSIF_REF_M_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d98)
#define HWIO_GCC_TSIF_REF_M_RMSK                                                                            0xff
#define HWIO_GCC_TSIF_REF_M_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_M_ADDR, HWIO_GCC_TSIF_REF_M_RMSK)
#define HWIO_GCC_TSIF_REF_M_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_M_ADDR, m)
#define HWIO_GCC_TSIF_REF_M_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_M_ADDR,v)
#define HWIO_GCC_TSIF_REF_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_M_ADDR,m,v,HWIO_GCC_TSIF_REF_M_IN)
#define HWIO_GCC_TSIF_REF_M_M_BMSK                                                                          0xff
#define HWIO_GCC_TSIF_REF_M_M_SHFT                                                                           0x0

#define HWIO_GCC_TSIF_REF_N_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000d9c)
#define HWIO_GCC_TSIF_REF_N_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000d9c)
#define HWIO_GCC_TSIF_REF_N_RMSK                                                                            0xff
#define HWIO_GCC_TSIF_REF_N_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_N_ADDR, HWIO_GCC_TSIF_REF_N_RMSK)
#define HWIO_GCC_TSIF_REF_N_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_N_ADDR, m)
#define HWIO_GCC_TSIF_REF_N_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_N_ADDR,v)
#define HWIO_GCC_TSIF_REF_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_N_ADDR,m,v,HWIO_GCC_TSIF_REF_N_IN)
#define HWIO_GCC_TSIF_REF_N_NOT_N_MINUS_M_BMSK                                                              0xff
#define HWIO_GCC_TSIF_REF_N_NOT_N_MINUS_M_SHFT                                                               0x0

#define HWIO_GCC_TSIF_REF_D_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00000da0)
#define HWIO_GCC_TSIF_REF_D_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000da0)
#define HWIO_GCC_TSIF_REF_D_RMSK                                                                            0xff
#define HWIO_GCC_TSIF_REF_D_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_D_ADDR, HWIO_GCC_TSIF_REF_D_RMSK)
#define HWIO_GCC_TSIF_REF_D_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_D_ADDR, m)
#define HWIO_GCC_TSIF_REF_D_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_D_ADDR,v)
#define HWIO_GCC_TSIF_REF_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_D_ADDR,m,v,HWIO_GCC_TSIF_REF_D_IN)
#define HWIO_GCC_TSIF_REF_D_NOT_2D_BMSK                                                                     0xff
#define HWIO_GCC_TSIF_REF_D_NOT_2D_SHFT                                                                      0x0

#define HWIO_GCC_TSIF_0_RESET_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000da4)
#define HWIO_GCC_TSIF_0_RESET_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000da4)
#define HWIO_GCC_TSIF_0_RESET_RMSK                                                                           0x1
#define HWIO_GCC_TSIF_0_RESET_IN          \
        in_dword_masked(HWIO_GCC_TSIF_0_RESET_ADDR, HWIO_GCC_TSIF_0_RESET_RMSK)
#define HWIO_GCC_TSIF_0_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_0_RESET_ADDR, m)
#define HWIO_GCC_TSIF_0_RESET_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_0_RESET_ADDR,v)
#define HWIO_GCC_TSIF_0_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_0_RESET_ADDR,m,v,HWIO_GCC_TSIF_0_RESET_IN)
#define HWIO_GCC_TSIF_0_RESET_RESET_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_TSIF_0_RESET_RESET_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_TSIF_1_RESET_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000da8)
#define HWIO_GCC_TSIF_1_RESET_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000da8)
#define HWIO_GCC_TSIF_1_RESET_RMSK                                                                           0x1
#define HWIO_GCC_TSIF_1_RESET_IN          \
        in_dword_masked(HWIO_GCC_TSIF_1_RESET_ADDR, HWIO_GCC_TSIF_1_RESET_RMSK)
#define HWIO_GCC_TSIF_1_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_1_RESET_ADDR, m)
#define HWIO_GCC_TSIF_1_RESET_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_1_RESET_ADDR,v)
#define HWIO_GCC_TSIF_1_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_1_RESET_ADDR,m,v,HWIO_GCC_TSIF_1_RESET_IN)
#define HWIO_GCC_TSIF_1_RESET_RESET_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_TSIF_1_RESET_RESET_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_TCSR_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000dc0)
#define HWIO_GCC_TCSR_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000dc0)
#define HWIO_GCC_TCSR_BCR_RMSK                                                                               0x1
#define HWIO_GCC_TCSR_BCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, HWIO_GCC_TCSR_BCR_RMSK)
#define HWIO_GCC_TCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, m)
#define HWIO_GCC_TCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_BCR_ADDR,v)
#define HWIO_GCC_TCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_BCR_ADDR,m,v,HWIO_GCC_TCSR_BCR_IN)
#define HWIO_GCC_TCSR_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_TCSR_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_TCSR_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000dc4)
#define HWIO_GCC_TCSR_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000dc4)
#define HWIO_GCC_TCSR_AHB_CBCR_RMSK                                                                   0xf0008002
#define HWIO_GCC_TCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, HWIO_GCC_TCSR_AHB_CBCR_RMSK)
#define HWIO_GCC_TCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_AHB_CBCR_ADDR,m,v,HWIO_GCC_TCSR_AHB_CBCR_IN)
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf
#define HWIO_GCC_TCSR_AHB_CBCR_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_TCSR_AHB_CBCR_RESERVE_BIT1_SHFT                                                             0x1

#define HWIO_GCC_BOOT_ROM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e00)
#define HWIO_GCC_BOOT_ROM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e00)
#define HWIO_GCC_BOOT_ROM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_BOOT_ROM_BCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, HWIO_GCC_BOOT_ROM_BCR_RMSK)
#define HWIO_GCC_BOOT_ROM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_BCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_BCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_BCR_IN)
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e04)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e04)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK                                                               0xf000fff2
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1

#define HWIO_GCC_MSG_RAM_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e40)
#define HWIO_GCC_MSG_RAM_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e40)
#define HWIO_GCC_MSG_RAM_BCR_RMSK                                                                            0x1
#define HWIO_GCC_MSG_RAM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, HWIO_GCC_MSG_RAM_BCR_RMSK)
#define HWIO_GCC_MSG_RAM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_BCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_BCR_ADDR,m,v,HWIO_GCC_MSG_RAM_BCR_IN)
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e44)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e44)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK                                                                0xf000fff2
#define HWIO_GCC_MSG_RAM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSG_RAM_AHB_CBCR_IN)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RESERVE_BIT1_BMSK                                                          0x2
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RESERVE_BIT1_SHFT                                                          0x1

#define HWIO_GCC_TLMM_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e80)
#define HWIO_GCC_TLMM_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e80)
#define HWIO_GCC_TLMM_BCR_RMSK                                                                               0x1
#define HWIO_GCC_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, HWIO_GCC_TLMM_BCR_RMSK)
#define HWIO_GCC_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, m)
#define HWIO_GCC_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_BCR_ADDR,v)
#define HWIO_GCC_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_BCR_ADDR,m,v,HWIO_GCC_TLMM_BCR_IN)
#define HWIO_GCC_TLMM_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_TLMM_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_TLMM_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e84)
#define HWIO_GCC_TLMM_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e84)
#define HWIO_GCC_TLMM_AHB_CBCR_RMSK                                                                   0xf0008002
#define HWIO_GCC_TLMM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_AHB_CBCR_ADDR, HWIO_GCC_TLMM_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_TLMM_AHB_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_TLMM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf
#define HWIO_GCC_TLMM_AHB_CBCR_RESERVE_BIT1_BMSK                                                             0x2
#define HWIO_GCC_TLMM_AHB_CBCR_RESERVE_BIT1_SHFT                                                             0x1

#define HWIO_GCC_TLMM_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00000e88)
#define HWIO_GCC_TLMM_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000e88)
#define HWIO_GCC_TLMM_CBCR_RMSK                                                                       0x80000000
#define HWIO_GCC_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, HWIO_GCC_TLMM_CBCR_RMSK)
#define HWIO_GCC_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_SHFT                                                                     0x1f

#define HWIO_GCC_MPM_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ec0)
#define HWIO_GCC_MPM_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ec0)
#define HWIO_GCC_MPM_BCR_RMSK                                                                                0x1
#define HWIO_GCC_MPM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, HWIO_GCC_MPM_BCR_RMSK)
#define HWIO_GCC_MPM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, m)
#define HWIO_GCC_MPM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_BCR_ADDR,v)
#define HWIO_GCC_MPM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_BCR_ADDR,m,v,HWIO_GCC_MPM_BCR_IN)
#define HWIO_GCC_MPM_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_MPM_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_MPM_MISC_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ec4)
#define HWIO_GCC_MPM_MISC_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ec4)
#define HWIO_GCC_MPM_MISC_RMSK                                                                               0x7
#define HWIO_GCC_MPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, HWIO_GCC_MPM_MISC_RMSK)
#define HWIO_GCC_MPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, m)
#define HWIO_GCC_MPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MPM_MISC_ADDR,v)
#define HWIO_GCC_MPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_MISC_ADDR,m,v,HWIO_GCC_MPM_MISC_IN)
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_BMSK                                                             0x4
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_SHFT                                                             0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_BMSK                                                                 0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_SHFT                                                                 0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_BMSK                                                                0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_SHFT                                                                0x0

#define HWIO_GCC_MPM_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000ec8)
#define HWIO_GCC_MPM_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000ec8)
#define HWIO_GCC_MPM_AHB_CBCR_RMSK                                                                    0xf0008002
#define HWIO_GCC_MPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, HWIO_GCC_MPM_AHB_CBCR_RMSK)
#define HWIO_GCC_MPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MPM_AHB_CBCR_IN)
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_MPM_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_MPM_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1

#define HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f00)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f00)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK                                                              0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, m)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_SHFT                                                            0x1f

#define HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f04)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f04)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK                                                                0xf000fff0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_BUS_AHB_CBCR_IN)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_SHFT                                                                 0x4

#define HWIO_GCC_RPM_SLEEP_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f08)
#define HWIO_GCC_RPM_SLEEP_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f08)
#define HWIO_GCC_RPM_SLEEP_CBCR_RMSK                                                                  0x80000001
#define HWIO_GCC_RPM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, HWIO_GCC_RPM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_RPM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_RPM_SLEEP_CBCR_IN)
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_RPM_TIMER_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f0c)
#define HWIO_GCC_RPM_TIMER_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f0c)
#define HWIO_GCC_RPM_TIMER_CBCR_RMSK                                                                  0x80000003
#define HWIO_GCC_RPM_TIMER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, HWIO_GCC_RPM_TIMER_CBCR_RMSK)
#define HWIO_GCC_RPM_TIMER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, m)
#define HWIO_GCC_RPM_TIMER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_TIMER_CBCR_ADDR,v)
#define HWIO_GCC_RPM_TIMER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_TIMER_CBCR_ADDR,m,v,HWIO_GCC_RPM_TIMER_CBCR_IN)
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_BMSK                                                                  0x2
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_SHFT                                                                  0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_RPM_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f10)
#define HWIO_GCC_RPM_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f10)
#define HWIO_GCC_RPM_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_RPM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, HWIO_GCC_RPM_CMD_RCGR_RMSK)
#define HWIO_GCC_RPM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CMD_RCGR_ADDR,m,v,HWIO_GCC_RPM_CMD_RCGR_IN)
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_RPM_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f14)
#define HWIO_GCC_RPM_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f14)
#define HWIO_GCC_RPM_CFG_RCGR_RMSK                                                                         0x71f
#define HWIO_GCC_RPM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, HWIO_GCC_RPM_CFG_RCGR_RMSK)
#define HWIO_GCC_RPM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_RCGR_ADDR,m,v,HWIO_GCC_RPM_CFG_RCGR_IN)
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_RPM_MISC_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f24)
#define HWIO_GCC_RPM_MISC_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f24)
#define HWIO_GCC_RPM_MISC_RMSK                                                                              0xf1
#define HWIO_GCC_RPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, HWIO_GCC_RPM_MISC_RMSK)
#define HWIO_GCC_RPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, m)
#define HWIO_GCC_RPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MISC_ADDR,v)
#define HWIO_GCC_RPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MISC_ADDR,m,v,HWIO_GCC_RPM_MISC_IN)
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_BMSK                                                       0xf0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_SHFT                                                        0x4
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_BMSK                                                        0x1
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SHFT                                                        0x0

#define HWIO_GCC_SEC_CTRL_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f40)
#define HWIO_GCC_SEC_CTRL_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f40)
#define HWIO_GCC_SEC_CTRL_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, HWIO_GCC_SEC_CTRL_BCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BCR_IN)
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_ACC_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f80)
#define HWIO_GCC_ACC_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f80)
#define HWIO_GCC_ACC_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, HWIO_GCC_ACC_CMD_RCGR_RMSK)
#define HWIO_GCC_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ACC_CMD_RCGR_IN)
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_ACC_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f84)
#define HWIO_GCC_ACC_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f84)
#define HWIO_GCC_ACC_CFG_RCGR_RMSK                                                                         0x71f
#define HWIO_GCC_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, HWIO_GCC_ACC_CFG_RCGR_RMSK)
#define HWIO_GCC_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ACC_CFG_RCGR_IN)
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_ACC_MISC_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f94)
#define HWIO_GCC_ACC_MISC_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f94)
#define HWIO_GCC_ACC_MISC_RMSK                                                                               0x1
#define HWIO_GCC_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, HWIO_GCC_ACC_MISC_RMSK)
#define HWIO_GCC_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, m)
#define HWIO_GCC_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_ACC_MISC_ADDR,v)
#define HWIO_GCC_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_MISC_ADDR,m,v,HWIO_GCC_ACC_MISC_IN)
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                                           0x1
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                                           0x0

#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f44)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f44)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f48)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f48)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SEC_CTRL_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f4c)
#define HWIO_GCC_SEC_CTRL_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f4c)
#define HWIO_GCC_SEC_CTRL_CBCR_RMSK                                                                   0x80007ff1
#define HWIO_GCC_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f50)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f50)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f54)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f54)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK                                                    0x80000001
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f98)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f98)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000f9c)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000f9c)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_SPMI_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fc0)
#define HWIO_GCC_SPMI_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fc0)
#define HWIO_GCC_SPMI_BCR_RMSK                                                                               0x1
#define HWIO_GCC_SPMI_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, HWIO_GCC_SPMI_BCR_RMSK)
#define HWIO_GCC_SPMI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, m)
#define HWIO_GCC_SPMI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_BCR_ADDR,v)
#define HWIO_GCC_SPMI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_BCR_ADDR,m,v,HWIO_GCC_SPMI_BCR_IN)
#define HWIO_GCC_SPMI_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_SPMI_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fd0)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fd0)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_SPMI_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fd4)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fd4)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_SPMI_SER_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fc4)
#define HWIO_GCC_SPMI_SER_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fc4)
#define HWIO_GCC_SPMI_SER_CBCR_RMSK                                                                   0x80007ff1
#define HWIO_GCC_SPMI_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, HWIO_GCC_SPMI_SER_CBCR_RMSK)
#define HWIO_GCC_SPMI_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CBCR_ADDR,m,v,HWIO_GCC_SPMI_SER_CBCR_IN)
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fc8)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fc8)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_RMSK                                                              0xf0008002
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR, HWIO_GCC_SPMI_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_RESERVE_BIT1_BMSK                                                        0x2
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_RESERVE_BIT1_SHFT                                                        0x1

#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fe8)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fe8)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fec)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fec)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_SPMI_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00000fcc)
#define HWIO_GCC_SPMI_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000fcc)
#define HWIO_GCC_SPMI_AHB_CBCR_RMSK                                                                   0x80007ff1
#define HWIO_GCC_SPMI_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, HWIO_GCC_SPMI_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_SPDM_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001000)
#define HWIO_GCC_SPDM_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001000)
#define HWIO_GCC_SPDM_BCR_RMSK                                                                               0x1
#define HWIO_GCC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, HWIO_GCC_SPDM_BCR_RMSK)
#define HWIO_GCC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, m)
#define HWIO_GCC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BCR_ADDR,v)
#define HWIO_GCC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BCR_ADDR,m,v,HWIO_GCC_SPDM_BCR_IN)
#define HWIO_GCC_SPDM_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_SPDM_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SPDM_FF_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000100c)
#define HWIO_GCC_SPDM_FF_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000100c)
#define HWIO_GCC_SPDM_FF_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_SPDM_FF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, HWIO_GCC_SPDM_FF_CBCR_RMSK)
#define HWIO_GCC_SPDM_FF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_FF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_FF_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_FF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_FF_CBCR_ADDR,m,v,HWIO_GCC_SPDM_FF_CBCR_IN)
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_BIMC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_SNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000101c)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000101c)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_PNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_SPDM_RPM_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_RPM_CY_CBCR_IN)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_VS_BCR_ADDR                                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e80)
#define HWIO_GCC_VS_BCR_OFFS                                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e80)
#define HWIO_GCC_VS_BCR_RMSK                                                                                 0x1
#define HWIO_GCC_VS_BCR_IN          \
        in_dword_masked(HWIO_GCC_VS_BCR_ADDR, HWIO_GCC_VS_BCR_RMSK)
#define HWIO_GCC_VS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_BCR_ADDR, m)
#define HWIO_GCC_VS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_BCR_ADDR,v)
#define HWIO_GCC_VS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_BCR_ADDR,m,v,HWIO_GCC_VS_BCR_IN)
#define HWIO_GCC_VS_BCR_BLK_ARES_BMSK                                                                        0x1
#define HWIO_GCC_VS_BCR_BLK_ARES_SHFT                                                                        0x0

#define HWIO_GCC_VS_CBCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e84)
#define HWIO_GCC_VS_CBCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e84)
#define HWIO_GCC_VS_CBCR_RMSK                                                                         0x80000001
#define HWIO_GCC_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VS_CBCR_ADDR, HWIO_GCC_VS_CBCR_RMSK)
#define HWIO_GCC_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CBCR_ADDR, m)
#define HWIO_GCC_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CBCR_ADDR,v)
#define HWIO_GCC_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CBCR_ADDR,m,v,HWIO_GCC_VS_CBCR_IN)
#define HWIO_GCC_VS_CBCR_CLK_OFF_BMSK                                                                 0x80000000
#define HWIO_GCC_VS_CBCR_CLK_OFF_SHFT                                                                       0x1f
#define HWIO_GCC_VS_CBCR_CLK_ENABLE_BMSK                                                                     0x1
#define HWIO_GCC_VS_CBCR_CLK_ENABLE_SHFT                                                                     0x0

#define HWIO_GCC_VS_CMD_RCGR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e88)
#define HWIO_GCC_VS_CMD_RCGR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e88)
#define HWIO_GCC_VS_CMD_RCGR_RMSK                                                                     0x80000013
#define HWIO_GCC_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VS_CMD_RCGR_ADDR, HWIO_GCC_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_VS_CMD_RCGR_IN)
#define HWIO_GCC_VS_CMD_RCGR_ROOT_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_VS_CMD_RCGR_ROOT_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                            0x10
#define HWIO_GCC_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                             0x4
#define HWIO_GCC_VS_CMD_RCGR_ROOT_EN_BMSK                                                                    0x2
#define HWIO_GCC_VS_CMD_RCGR_ROOT_EN_SHFT                                                                    0x1
#define HWIO_GCC_VS_CMD_RCGR_UPDATE_BMSK                                                                     0x1
#define HWIO_GCC_VS_CMD_RCGR_UPDATE_SHFT                                                                     0x0

#define HWIO_GCC_VS_CFG_RCGR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e8c)
#define HWIO_GCC_VS_CFG_RCGR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e8c)
#define HWIO_GCC_VS_CFG_RCGR_RMSK                                                                          0x71f
#define HWIO_GCC_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VS_CFG_RCGR_ADDR, HWIO_GCC_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_VS_CFG_RCGR_IN)
#define HWIO_GCC_VS_CFG_RCGR_SRC_SEL_BMSK                                                                  0x700
#define HWIO_GCC_VS_CFG_RCGR_SRC_SEL_SHFT                                                                    0x8
#define HWIO_GCC_VS_CFG_RCGR_SRC_DIV_BMSK                                                                   0x1f
#define HWIO_GCC_VS_CFG_RCGR_SRC_DIV_SHFT                                                                    0x0

#define HWIO_GCC_IPA_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x000018c0)
#define HWIO_GCC_IPA_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018c0)
#define HWIO_GCC_IPA_BCR_RMSK                                                                                0x1
#define HWIO_GCC_IPA_BCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, HWIO_GCC_IPA_BCR_RMSK)
#define HWIO_GCC_IPA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, m)
#define HWIO_GCC_IPA_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_BCR_ADDR,v)
#define HWIO_GCC_IPA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_BCR_ADDR,m,v,HWIO_GCC_IPA_BCR_IN)
#define HWIO_GCC_IPA_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_IPA_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_IPA_GDSCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x000018c4)
#define HWIO_GCC_IPA_GDSCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018c4)
#define HWIO_GCC_IPA_GDSCR_RMSK                                                                       0xf8ffffff
#define HWIO_GCC_IPA_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_GDSCR_ADDR, HWIO_GCC_IPA_GDSCR_RMSK)
#define HWIO_GCC_IPA_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_GDSCR_ADDR, m)
#define HWIO_GCC_IPA_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_GDSCR_ADDR,v)
#define HWIO_GCC_IPA_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_GDSCR_ADDR,m,v,HWIO_GCC_IPA_GDSCR_IN)
#define HWIO_GCC_IPA_GDSCR_PWR_ON_BMSK                                                                0x80000000
#define HWIO_GCC_IPA_GDSCR_PWR_ON_SHFT                                                                      0x1f
#define HWIO_GCC_IPA_GDSCR_GDSC_STATE_BMSK                                                            0x78000000
#define HWIO_GCC_IPA_GDSCR_GDSC_STATE_SHFT                                                                  0x1b
#define HWIO_GCC_IPA_GDSCR_EN_REST_WAIT_BMSK                                                            0xf00000
#define HWIO_GCC_IPA_GDSCR_EN_REST_WAIT_SHFT                                                                0x14
#define HWIO_GCC_IPA_GDSCR_EN_FEW_WAIT_BMSK                                                              0xf0000
#define HWIO_GCC_IPA_GDSCR_EN_FEW_WAIT_SHFT                                                                 0x10
#define HWIO_GCC_IPA_GDSCR_CLK_DIS_WAIT_BMSK                                                              0xf000
#define HWIO_GCC_IPA_GDSCR_CLK_DIS_WAIT_SHFT                                                                 0xc
#define HWIO_GCC_IPA_GDSCR_RETAIN_FF_ENABLE_BMSK                                                           0x800
#define HWIO_GCC_IPA_GDSCR_RETAIN_FF_ENABLE_SHFT                                                             0xb
#define HWIO_GCC_IPA_GDSCR_RESTORE_BMSK                                                                    0x400
#define HWIO_GCC_IPA_GDSCR_RESTORE_SHFT                                                                      0xa
#define HWIO_GCC_IPA_GDSCR_SAVE_BMSK                                                                       0x200
#define HWIO_GCC_IPA_GDSCR_SAVE_SHFT                                                                         0x9
#define HWIO_GCC_IPA_GDSCR_RETAIN_BMSK                                                                     0x100
#define HWIO_GCC_IPA_GDSCR_RETAIN_SHFT                                                                       0x8
#define HWIO_GCC_IPA_GDSCR_EN_REST_BMSK                                                                     0x80
#define HWIO_GCC_IPA_GDSCR_EN_REST_SHFT                                                                      0x7
#define HWIO_GCC_IPA_GDSCR_EN_FEW_BMSK                                                                      0x40
#define HWIO_GCC_IPA_GDSCR_EN_FEW_SHFT                                                                       0x6
#define HWIO_GCC_IPA_GDSCR_CLAMP_IO_BMSK                                                                    0x20
#define HWIO_GCC_IPA_GDSCR_CLAMP_IO_SHFT                                                                     0x5
#define HWIO_GCC_IPA_GDSCR_CLK_DISABLE_BMSK                                                                 0x10
#define HWIO_GCC_IPA_GDSCR_CLK_DISABLE_SHFT                                                                  0x4
#define HWIO_GCC_IPA_GDSCR_PD_ARES_BMSK                                                                      0x8
#define HWIO_GCC_IPA_GDSCR_PD_ARES_SHFT                                                                      0x3
#define HWIO_GCC_IPA_GDSCR_SW_OVERRIDE_BMSK                                                                  0x4
#define HWIO_GCC_IPA_GDSCR_SW_OVERRIDE_SHFT                                                                  0x2
#define HWIO_GCC_IPA_GDSCR_HW_CONTROL_BMSK                                                                   0x2
#define HWIO_GCC_IPA_GDSCR_HW_CONTROL_SHFT                                                                   0x1
#define HWIO_GCC_IPA_GDSCR_SW_COLLAPSE_BMSK                                                                  0x1
#define HWIO_GCC_IPA_GDSCR_SW_COLLAPSE_SHFT                                                                  0x0

#define HWIO_GCC_IPA_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000018d4)
#define HWIO_GCC_IPA_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018d4)
#define HWIO_GCC_IPA_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_IPA_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CMD_RCGR_ADDR, HWIO_GCC_IPA_CMD_RCGR_RMSK)
#define HWIO_GCC_IPA_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CMD_RCGR_ADDR, m)
#define HWIO_GCC_IPA_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CMD_RCGR_ADDR,v)
#define HWIO_GCC_IPA_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CMD_RCGR_ADDR,m,v,HWIO_GCC_IPA_CMD_RCGR_IN)
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_IPA_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_IPA_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_IPA_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_IPA_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_IPA_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000018d8)
#define HWIO_GCC_IPA_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018d8)
#define HWIO_GCC_IPA_CFG_RCGR_RMSK                                                                         0x71f
#define HWIO_GCC_IPA_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CFG_RCGR_ADDR, HWIO_GCC_IPA_CFG_RCGR_RMSK)
#define HWIO_GCC_IPA_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CFG_RCGR_ADDR, m)
#define HWIO_GCC_IPA_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CFG_RCGR_ADDR,v)
#define HWIO_GCC_IPA_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CFG_RCGR_ADDR,m,v,HWIO_GCC_IPA_CFG_RCGR_IN)
#define HWIO_GCC_IPA_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_IPA_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_IPA_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_IPA_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_IPA_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x000018c8)
#define HWIO_GCC_IPA_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018c8)
#define HWIO_GCC_IPA_CBCR_RMSK                                                                        0x80007ff1
#define HWIO_GCC_IPA_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, HWIO_GCC_IPA_CBCR_RMSK)
#define HWIO_GCC_IPA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_IPA_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_IPA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CBCR_ADDR,m,v,HWIO_GCC_IPA_CBCR_IN)
#define HWIO_GCC_IPA_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_IPA_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_BMSK                                                          0x4000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_SHFT                                                             0xe
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                        0x2000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                           0xd
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                       0x1000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                          0xc
#define HWIO_GCC_IPA_CBCR_WAKEUP_BMSK                                                                      0xf00
#define HWIO_GCC_IPA_CBCR_WAKEUP_SHFT                                                                        0x8
#define HWIO_GCC_IPA_CBCR_SLEEP_BMSK                                                                        0xf0
#define HWIO_GCC_IPA_CBCR_SLEEP_SHFT                                                                         0x4
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_BMSK                                                                    0x1
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_SHFT                                                                    0x0

#define HWIO_GCC_IPA_SLEEP_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000018d0)
#define HWIO_GCC_IPA_SLEEP_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018d0)
#define HWIO_GCC_IPA_SLEEP_CBCR_RMSK                                                                  0x80000001
#define HWIO_GCC_IPA_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, HWIO_GCC_IPA_SLEEP_CBCR_RMSK)
#define HWIO_GCC_IPA_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_IPA_SLEEP_CBCR_IN)
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_IPA_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000018cc)
#define HWIO_GCC_IPA_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018cc)
#define HWIO_GCC_IPA_AHB_CBCR_RMSK                                                                    0xf0008003
#define HWIO_GCC_IPA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, HWIO_GCC_IPA_AHB_CBCR_RMSK)
#define HWIO_GCC_IPA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IPA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IPA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_AHB_CBCR_ADDR,m,v,HWIO_GCC_IPA_AHB_CBCR_IN)
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_IPA_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_IPA_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000018e8)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000018e8)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SYS_NOC_IPA_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_CE1_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001040)
#define HWIO_GCC_CE1_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001040)
#define HWIO_GCC_CE1_BCR_RMSK                                                                                0x1
#define HWIO_GCC_CE1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_BCR_ADDR, HWIO_GCC_CE1_BCR_RMSK)
#define HWIO_GCC_CE1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_BCR_ADDR, m)
#define HWIO_GCC_CE1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_BCR_ADDR,v)
#define HWIO_GCC_CE1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_BCR_ADDR,m,v,HWIO_GCC_CE1_BCR_IN)
#define HWIO_GCC_CE1_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_CE1_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_CE1_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001050)
#define HWIO_GCC_CE1_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001050)
#define HWIO_GCC_CE1_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_CE1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CMD_RCGR_ADDR, HWIO_GCC_CE1_CMD_RCGR_RMSK)
#define HWIO_GCC_CE1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CE1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CE1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CMD_RCGR_ADDR,m,v,HWIO_GCC_CE1_CMD_RCGR_IN)
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_CE1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_CE1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_CE1_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_CE1_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_CE1_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001054)
#define HWIO_GCC_CE1_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001054)
#define HWIO_GCC_CE1_CFG_RCGR_RMSK                                                                         0x71f
#define HWIO_GCC_CE1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CFG_RCGR_ADDR, HWIO_GCC_CE1_CFG_RCGR_RMSK)
#define HWIO_GCC_CE1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CE1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CE1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CFG_RCGR_ADDR,m,v,HWIO_GCC_CE1_CFG_RCGR_IN)
#define HWIO_GCC_CE1_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_CE1_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_CE1_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_CE1_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_CE1_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001044)
#define HWIO_GCC_CE1_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001044)
#define HWIO_GCC_CE1_CBCR_RMSK                                                                        0x80007ff0
#define HWIO_GCC_CE1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CBCR_ADDR, HWIO_GCC_CE1_CBCR_RMSK)
#define HWIO_GCC_CE1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CBCR_ADDR, m)
#define HWIO_GCC_CE1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CBCR_ADDR,v)
#define HWIO_GCC_CE1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CBCR_ADDR,m,v,HWIO_GCC_CE1_CBCR_IN)
#define HWIO_GCC_CE1_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_CE1_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                          0x4000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                             0xe
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                        0x2000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                           0xd
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                       0x1000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                          0xc
#define HWIO_GCC_CE1_CBCR_WAKEUP_BMSK                                                                      0xf00
#define HWIO_GCC_CE1_CBCR_WAKEUP_SHFT                                                                        0x8
#define HWIO_GCC_CE1_CBCR_SLEEP_BMSK                                                                        0xf0
#define HWIO_GCC_CE1_CBCR_SLEEP_SHFT                                                                         0x4

#define HWIO_GCC_CE1_AXI_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001048)
#define HWIO_GCC_CE1_AXI_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001048)
#define HWIO_GCC_CE1_AXI_CBCR_RMSK                                                                    0x80000000
#define HWIO_GCC_CE1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_AXI_CBCR_ADDR, HWIO_GCC_CE1_AXI_CBCR_RMSK)
#define HWIO_GCC_CE1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CE1_AXI_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_CE1_AXI_CBCR_CLK_OFF_SHFT                                                                  0x1f

#define HWIO_GCC_CE1_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000104c)
#define HWIO_GCC_CE1_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000104c)
#define HWIO_GCC_CE1_AHB_CBCR_RMSK                                                                    0xf0008002
#define HWIO_GCC_CE1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_AHB_CBCR_ADDR, HWIO_GCC_CE1_AHB_CBCR_RMSK)
#define HWIO_GCC_CE1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CE1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CE1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_AHB_CBCR_ADDR,m,v,HWIO_GCC_CE1_AHB_CBCR_IN)
#define HWIO_GCC_CE1_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_CE1_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_CE1_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_CE1_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1

#define HWIO_GCC_CE2_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001080)
#define HWIO_GCC_CE2_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001080)
#define HWIO_GCC_CE2_BCR_RMSK                                                                                0x1
#define HWIO_GCC_CE2_BCR_IN          \
        in_dword_masked(HWIO_GCC_CE2_BCR_ADDR, HWIO_GCC_CE2_BCR_RMSK)
#define HWIO_GCC_CE2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE2_BCR_ADDR, m)
#define HWIO_GCC_CE2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CE2_BCR_ADDR,v)
#define HWIO_GCC_CE2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE2_BCR_ADDR,m,v,HWIO_GCC_CE2_BCR_IN)
#define HWIO_GCC_CE2_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_CE2_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_CE2_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001090)
#define HWIO_GCC_CE2_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001090)
#define HWIO_GCC_CE2_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_CE2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE2_CMD_RCGR_ADDR, HWIO_GCC_CE2_CMD_RCGR_RMSK)
#define HWIO_GCC_CE2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CE2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CE2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE2_CMD_RCGR_ADDR,m,v,HWIO_GCC_CE2_CMD_RCGR_IN)
#define HWIO_GCC_CE2_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_CE2_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_CE2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_CE2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_CE2_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_CE2_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_CE2_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_CE2_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_CE2_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001094)
#define HWIO_GCC_CE2_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001094)
#define HWIO_GCC_CE2_CFG_RCGR_RMSK                                                                         0x71f
#define HWIO_GCC_CE2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE2_CFG_RCGR_ADDR, HWIO_GCC_CE2_CFG_RCGR_RMSK)
#define HWIO_GCC_CE2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CE2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CE2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE2_CFG_RCGR_ADDR,m,v,HWIO_GCC_CE2_CFG_RCGR_IN)
#define HWIO_GCC_CE2_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_CE2_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_CE2_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_CE2_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_CE2_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001084)
#define HWIO_GCC_CE2_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001084)
#define HWIO_GCC_CE2_CBCR_RMSK                                                                        0x80007ff0
#define HWIO_GCC_CE2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE2_CBCR_ADDR, HWIO_GCC_CE2_CBCR_RMSK)
#define HWIO_GCC_CE2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE2_CBCR_ADDR, m)
#define HWIO_GCC_CE2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE2_CBCR_ADDR,v)
#define HWIO_GCC_CE2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE2_CBCR_ADDR,m,v,HWIO_GCC_CE2_CBCR_IN)
#define HWIO_GCC_CE2_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_CE2_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_CE2_CBCR_FORCE_MEM_CORE_ON_BMSK                                                          0x4000
#define HWIO_GCC_CE2_CBCR_FORCE_MEM_CORE_ON_SHFT                                                             0xe
#define HWIO_GCC_CE2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                        0x2000
#define HWIO_GCC_CE2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                           0xd
#define HWIO_GCC_CE2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                       0x1000
#define HWIO_GCC_CE2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                          0xc
#define HWIO_GCC_CE2_CBCR_WAKEUP_BMSK                                                                      0xf00
#define HWIO_GCC_CE2_CBCR_WAKEUP_SHFT                                                                        0x8
#define HWIO_GCC_CE2_CBCR_SLEEP_BMSK                                                                        0xf0
#define HWIO_GCC_CE2_CBCR_SLEEP_SHFT                                                                         0x4

#define HWIO_GCC_CE2_AXI_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001088)
#define HWIO_GCC_CE2_AXI_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001088)
#define HWIO_GCC_CE2_AXI_CBCR_RMSK                                                                    0x80000000
#define HWIO_GCC_CE2_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE2_AXI_CBCR_ADDR, HWIO_GCC_CE2_AXI_CBCR_RMSK)
#define HWIO_GCC_CE2_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE2_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CE2_AXI_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_CE2_AXI_CBCR_CLK_OFF_SHFT                                                                  0x1f

#define HWIO_GCC_CE2_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000108c)
#define HWIO_GCC_CE2_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000108c)
#define HWIO_GCC_CE2_AHB_CBCR_RMSK                                                                    0xf0008002
#define HWIO_GCC_CE2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE2_AHB_CBCR_ADDR, HWIO_GCC_CE2_AHB_CBCR_RMSK)
#define HWIO_GCC_CE2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CE2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CE2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE2_AHB_CBCR_ADDR,m,v,HWIO_GCC_CE2_AHB_CBCR_IN)
#define HWIO_GCC_CE2_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_CE2_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_CE2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_CE2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_CE2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_CE2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_CE2_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_CE2_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1

#define HWIO_GCC_GCC_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000010c0)
#define HWIO_GCC_GCC_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000010c0)
#define HWIO_GCC_GCC_AHB_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_GCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, HWIO_GCC_GCC_AHB_CBCR_RMSK)
#define HWIO_GCC_GCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_GCC_AHB_CBCR_IN)
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_GCC_XO_CMD_RCGR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000010e8)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000010e8)
#define HWIO_GCC_GCC_XO_CMD_RCGR_RMSK                                                                 0x80000002
#define HWIO_GCC_GCC_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, HWIO_GCC_GCC_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_XO_CMD_RCGR_IN)
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_BMSK                                                                0x2
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_SHFT                                                                0x1

#define HWIO_GCC_GCC_XO_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000010c4)
#define HWIO_GCC_GCC_XO_CBCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000010c4)
#define HWIO_GCC_GCC_XO_CBCR_RMSK                                                                     0x80000001
#define HWIO_GCC_GCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, HWIO_GCC_GCC_XO_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_CBCR_IN)
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000010c8)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000010c8)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK                                                                0x80000001
#define HWIO_GCC_GCC_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_DIV4_CBCR_IN)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000010cc)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000010cc)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK                                                               0x80000001
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_GCC_IM_SLEEP_CBCR_IN)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001100)
#define HWIO_GCC_BIMC_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001100)
#define HWIO_GCC_BIMC_BCR_RMSK                                                                               0x1
#define HWIO_GCC_BIMC_BCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, HWIO_GCC_BIMC_BCR_RMSK)
#define HWIO_GCC_BIMC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, m)
#define HWIO_GCC_BIMC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_BCR_ADDR,v)
#define HWIO_GCC_BIMC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_BCR_ADDR,m,v,HWIO_GCC_BIMC_BCR_IN)
#define HWIO_GCC_BIMC_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_BIMC_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_BIMC_GDSCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001104)
#define HWIO_GCC_BIMC_GDSCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001104)
#define HWIO_GCC_BIMC_GDSCR_RMSK                                                                      0xf8ffffff
#define HWIO_GCC_BIMC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, HWIO_GCC_BIMC_GDSCR_RMSK)
#define HWIO_GCC_BIMC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, m)
#define HWIO_GCC_BIMC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GDSCR_ADDR,v)
#define HWIO_GCC_BIMC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GDSCR_ADDR,m,v,HWIO_GCC_BIMC_GDSCR_IN)
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_BMSK                                                               0x80000000
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_SHFT                                                                     0x1f
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_BMSK                                                           0x78000000
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_SHFT                                                                 0x1b
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_BMSK                                                           0xf00000
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_SHFT                                                               0x14
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_BMSK                                                             0xf0000
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_SHFT                                                                0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_BMSK                                                             0xf000
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_SHFT                                                                0xc
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                          0x800
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                            0xb
#define HWIO_GCC_BIMC_GDSCR_RESTORE_BMSK                                                                   0x400
#define HWIO_GCC_BIMC_GDSCR_RESTORE_SHFT                                                                     0xa
#define HWIO_GCC_BIMC_GDSCR_SAVE_BMSK                                                                      0x200
#define HWIO_GCC_BIMC_GDSCR_SAVE_SHFT                                                                        0x9
#define HWIO_GCC_BIMC_GDSCR_RETAIN_BMSK                                                                    0x100
#define HWIO_GCC_BIMC_GDSCR_RETAIN_SHFT                                                                      0x8
#define HWIO_GCC_BIMC_GDSCR_EN_REST_BMSK                                                                    0x80
#define HWIO_GCC_BIMC_GDSCR_EN_REST_SHFT                                                                     0x7
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_BMSK                                                                     0x40
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_SHFT                                                                      0x6
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_BMSK                                                                   0x20
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_SHFT                                                                    0x5
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_BMSK                                                                0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_SHFT                                                                 0x4
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_BMSK                                                                     0x8
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_SHFT                                                                     0x3
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_BMSK                                                                 0x4
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_SHFT                                                                 0x2
#define HWIO_GCC_BIMC_GDSCR_RESERVE_BIT1_BMSK                                                                0x2
#define HWIO_GCC_BIMC_GDSCR_RESERVE_BIT1_SHFT                                                                0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_BMSK                                                                 0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_SHFT                                                                 0x0

#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001140)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001140)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK                                                            0x80000002
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_SHFT                                                           0x1

#define HWIO_GCC_BIMC_XO_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001108)
#define HWIO_GCC_BIMC_XO_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001108)
#define HWIO_GCC_BIMC_XO_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_BIMC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, HWIO_GCC_BIMC_XO_CBCR_RMSK)
#define HWIO_GCC_BIMC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_XO_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_XO_CBCR_ADDR,m,v,HWIO_GCC_BIMC_XO_CBCR_IN)
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000110c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000110c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_SLEEP_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001110)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001110)
#define HWIO_GCC_BIMC_SLEEP_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_BIMC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, HWIO_GCC_BIMC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BIMC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SLEEP_CBCR_IN)
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001114)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001114)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK                                                            0xf0008003
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001158)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001158)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ADDR, HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000115c)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000115c)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_ADDR, HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_BIMC_CORE_KPSS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_BIMC_MISC_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000116c)
#define HWIO_GCC_BIMC_MISC_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000116c)
#define HWIO_GCC_BIMC_MISC_RMSK                                                                       0xffffffbf
#define HWIO_GCC_BIMC_MISC_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, HWIO_GCC_BIMC_MISC_RMSK)
#define HWIO_GCC_BIMC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MISC_ADDR, m)
#define HWIO_GCC_BIMC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MISC_ADDR,v)
#define HWIO_GCC_BIMC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MISC_ADDR,m,v,HWIO_GCC_BIMC_MISC_IN)
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_JCPLL_SEL_STATUS_BMSK                                             0x80000000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_JCPLL_SEL_STATUS_SHFT                                                   0x1f
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_BMSK                                             0x7f000000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_FRQSW_FSM_STATUS_SHFT                                                   0x18
#define HWIO_GCC_BIMC_MISC_CH1_RX1_RESET_BMSK                                                           0x800000
#define HWIO_GCC_BIMC_MISC_CH1_RX1_RESET_SHFT                                                               0x17
#define HWIO_GCC_BIMC_MISC_CH1_RX0_RESET_BMSK                                                           0x400000
#define HWIO_GCC_BIMC_MISC_CH1_RX0_RESET_SHFT                                                               0x16
#define HWIO_GCC_BIMC_MISC_CH0_RX1_RESET_BMSK                                                           0x200000
#define HWIO_GCC_BIMC_MISC_CH0_RX1_RESET_SHFT                                                               0x15
#define HWIO_GCC_BIMC_MISC_CH0_RX0_RESET_BMSK                                                           0x100000
#define HWIO_GCC_BIMC_MISC_CH0_RX0_RESET_SHFT                                                               0x14
#define HWIO_GCC_BIMC_MISC_CH1_RX1_BYPASS_BMSK                                                           0x80000
#define HWIO_GCC_BIMC_MISC_CH1_RX1_BYPASS_SHFT                                                              0x13
#define HWIO_GCC_BIMC_MISC_CH1_RX0_BYPASS_BMSK                                                           0x40000
#define HWIO_GCC_BIMC_MISC_CH1_RX0_BYPASS_SHFT                                                              0x12
#define HWIO_GCC_BIMC_MISC_CH0_RX1_BYPASS_BMSK                                                           0x20000
#define HWIO_GCC_BIMC_MISC_CH0_RX1_BYPASS_SHFT                                                              0x11
#define HWIO_GCC_BIMC_MISC_CH0_RX0_BYPASS_BMSK                                                           0x10000
#define HWIO_GCC_BIMC_MISC_CH0_RX0_BYPASS_SHFT                                                              0x10
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_CPLL1_RCG_EN_BMSK                                                     0x8000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_CPLL1_RCG_EN_SHFT                                                        0xf
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_CPLL0_RCG_EN_BMSK                                                     0x4000
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_CPLL0_RCG_EN_SHFT                                                        0xe
#define HWIO_GCC_BIMC_MISC_DDR_CH1_DISABLE_BMSK                                                           0x2000
#define HWIO_GCC_BIMC_MISC_DDR_CH1_DISABLE_SHFT                                                              0xd
#define HWIO_GCC_BIMC_MISC_DDR_CH0_DISABLE_BMSK                                                           0x1000
#define HWIO_GCC_BIMC_MISC_DDR_CH0_DISABLE_SHFT                                                              0xc
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_BMSK                                                      0x800
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_CLK_GATE_DIS_SHFT                                                        0xb
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_MODE_EN_BMSK                                                    0x400
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_LEGACY_MODE_EN_SHFT                                                      0xa
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_BMSK                                                    0x200
#define HWIO_GCC_BIMC_MISC_BIMC_FSM_DIS_DDR_UPDATE_SHFT                                                      0x9
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_BMSK                                                         0x100
#define HWIO_GCC_BIMC_MISC_BIMC_FRQSW_FSM_DIS_SHFT                                                           0x8
#define HWIO_GCC_BIMC_MISC_FSM_DIS_DDR_UPDATE_BMSK                                                          0x80
#define HWIO_GCC_BIMC_MISC_FSM_DIS_DDR_UPDATE_SHFT                                                           0x7
#define HWIO_GCC_BIMC_MISC_RX_CMOS_BYPASS_BMSK                                                              0x20
#define HWIO_GCC_BIMC_MISC_RX_CMOS_BYPASS_SHFT                                                               0x5
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_JCPLL_BYPASS_BMSK                                                       0x10
#define HWIO_GCC_BIMC_MISC_BIMC_DDR_JCPLL_BYPASS_SHFT                                                        0x4
#define HWIO_GCC_BIMC_MISC_CH1_RX1_ANA_PU_BMSK                                                               0x8
#define HWIO_GCC_BIMC_MISC_CH1_RX1_ANA_PU_SHFT                                                               0x3
#define HWIO_GCC_BIMC_MISC_CH1_RX0_ANA_PU_BMSK                                                               0x4
#define HWIO_GCC_BIMC_MISC_CH1_RX0_ANA_PU_SHFT                                                               0x2
#define HWIO_GCC_BIMC_MISC_CH0_RX1_ANA_PU_BMSK                                                               0x2
#define HWIO_GCC_BIMC_MISC_CH0_RX1_ANA_PU_SHFT                                                               0x1
#define HWIO_GCC_BIMC_MISC_CH0_RX0_ANA_PU_BMSK                                                               0x1
#define HWIO_GCC_BIMC_MISC_CH0_RX0_ANA_PU_SHFT                                                               0x0

#define HWIO_GCC_BIMC_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001118)
#define HWIO_GCC_BIMC_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001118)
#define HWIO_GCC_BIMC_CBCR_RMSK                                                                       0x80030001
#define HWIO_GCC_BIMC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, HWIO_GCC_BIMC_CBCR_RMSK)
#define HWIO_GCC_BIMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CBCR_IN)
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_SHFT                                                                     0x1f
#define HWIO_GCC_BIMC_CBCR_CLK_DIV_BMSK                                                                  0x30000
#define HWIO_GCC_BIMC_CBCR_CLK_DIV_SHFT                                                                     0x10
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_SHFT                                                                   0x0

#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000111c)
#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000111c)
#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_RMSK                                                              0x80000000
#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_KPSS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_KPSS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_KPSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_BIMC_KPSS_AXI_CBCR_CLK_OFF_SHFT                                                            0x1f

#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001120)
#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001120)
#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_RMSK                                                          0x80000000
#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_ADDR, HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_KPSS_CCI_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f

#define HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001180)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001180)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK                                                                0xf0008003
#define HWIO_GCC_DDR_DIM_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_CFG_CBCR_IN)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                       0x70000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                             0x1c
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                               0x8000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                  0xf
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RESERVE_BIT1_BMSK                                                          0x2
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RESERVE_BIT1_SHFT                                                          0x1
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001184)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001184)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR, HWIO_GCC_BIMC_DDR_CPLL0_CBCR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL0_CBCR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001188)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001188)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_RMSK                                                             0x80000001
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR, HWIO_GCC_BIMC_DDR_CPLL1_CBCR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL1_CBCR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000118c)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000118c)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK                                                              0x80000001
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000011c0)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011c0)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_RMSK                                                               0x80007ff3
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR, HWIO_GCC_LPASS_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_AXI_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x000011c4)
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011c4)
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_RMSK                                                            0x80007ff3
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_MPORT_AXI_CBCR_ADDR, HWIO_GCC_LPASS_MPORT_AXI_CBCR_RMSK)
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_MPORT_AXI_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_MPORT_AXI_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_MPORT_AXI_CBCR_ADDR,m,v,HWIO_GCC_LPASS_MPORT_AXI_CBCR_IN)
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_RESERVE_BIT1_BMSK                                                      0x2
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_RESERVE_BIT1_SHFT                                                      0x1
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_LPASS_MPORT_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_LPASS_SWAY_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000011c8)
#define HWIO_GCC_LPASS_SWAY_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011c8)
#define HWIO_GCC_LPASS_SWAY_CBCR_RMSK                                                                 0xf0008003
#define HWIO_GCC_LPASS_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, HWIO_GCC_LPASS_SWAY_CBCR_RMSK)
#define HWIO_GCC_LPASS_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,m,v,HWIO_GCC_LPASS_SWAY_CBCR_IN)
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                        0x70000000
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                              0x1c
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                0x8000
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                   0xf
#define HWIO_GCC_LPASS_SWAY_CBCR_HW_CTL_BMSK                                                                 0x2
#define HWIO_GCC_LPASS_SWAY_CBCR_HW_CTL_SHFT                                                                 0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_KPSS_AHB_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000120c)
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000120c)
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_KPSS_AHB_CMD_RCGR_ADDR, HWIO_GCC_KPSS_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_KPSS_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_KPSS_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_KPSS_AHB_CMD_RCGR_IN)
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_KPSS_AHB_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_KPSS_AHB_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001210)
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001210)
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_KPSS_AHB_CFG_RCGR_ADDR, HWIO_GCC_KPSS_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_KPSS_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_KPSS_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_KPSS_AHB_CFG_RCGR_IN)
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_KPSS_AHB_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_KPSS_AHB_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001220)
#define HWIO_GCC_KPSS_AHB_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001220)
#define HWIO_GCC_KPSS_AHB_MISC_RMSK                                                                         0xf1
#define HWIO_GCC_KPSS_AHB_MISC_IN          \
        in_dword_masked(HWIO_GCC_KPSS_AHB_MISC_ADDR, HWIO_GCC_KPSS_AHB_MISC_RMSK)
#define HWIO_GCC_KPSS_AHB_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_AHB_MISC_ADDR, m)
#define HWIO_GCC_KPSS_AHB_MISC_OUT(v)      \
        out_dword(HWIO_GCC_KPSS_AHB_MISC_ADDR,v)
#define HWIO_GCC_KPSS_AHB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_KPSS_AHB_MISC_ADDR,m,v,HWIO_GCC_KPSS_AHB_MISC_IN)
#define HWIO_GCC_KPSS_AHB_MISC_KPSS_AHB_CLK_AUTO_SCALE_DIV_BMSK                                             0xf0
#define HWIO_GCC_KPSS_AHB_MISC_KPSS_AHB_CLK_AUTO_SCALE_DIV_SHFT                                              0x4
#define HWIO_GCC_KPSS_AHB_MISC_KPSS_AHB_CLK_AUTO_SCALE_DIS_BMSK                                              0x1
#define HWIO_GCC_KPSS_AHB_MISC_KPSS_AHB_CLK_AUTO_SCALE_DIS_SHFT                                              0x0

#define HWIO_GCC_KPSS_AHB_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001204)
#define HWIO_GCC_KPSS_AHB_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001204)
#define HWIO_GCC_KPSS_AHB_CBCR_RMSK                                                                   0xf0008000
#define HWIO_GCC_KPSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_KPSS_AHB_CBCR_ADDR, HWIO_GCC_KPSS_AHB_CBCR_RMSK)
#define HWIO_GCC_KPSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_KPSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_KPSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_KPSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_KPSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_KPSS_AHB_CBCR_IN)
#define HWIO_GCC_KPSS_AHB_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_KPSS_AHB_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_KPSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                          0x70000000
#define HWIO_GCC_KPSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                0x1c
#define HWIO_GCC_KPSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                  0x8000
#define HWIO_GCC_KPSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                     0xf

#define HWIO_GCC_KPSS_AXI_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001208)
#define HWIO_GCC_KPSS_AXI_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001208)
#define HWIO_GCC_KPSS_AXI_CBCR_RMSK                                                                   0x80000000
#define HWIO_GCC_KPSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_KPSS_AXI_CBCR_ADDR, HWIO_GCC_KPSS_AXI_CBCR_RMSK)
#define HWIO_GCC_KPSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_KPSS_AXI_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_KPSS_AXI_CBCR_CLK_OFF_SHFT                                                                 0x1f

#define HWIO_GCC_KPSS_CCI_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001214)
#define HWIO_GCC_KPSS_CCI_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001214)
#define HWIO_GCC_KPSS_CCI_AXI_CBCR_RMSK                                                               0x80000000
#define HWIO_GCC_KPSS_CCI_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_KPSS_CCI_AXI_CBCR_ADDR, HWIO_GCC_KPSS_CCI_AXI_CBCR_RMSK)
#define HWIO_GCC_KPSS_CCI_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_CCI_AXI_CBCR_ADDR, m)
#define HWIO_GCC_KPSS_CCI_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_KPSS_CCI_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001240)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001240)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK                                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001244)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001244)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001248)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001248)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_RMSK                                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000124c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000124c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001250)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001250)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_RMSK                                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001254)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001254)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001258)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001258)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_RMSK                                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000125c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000125c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001280)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001280)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001284)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001284)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001288)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001288)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000128c)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000128c)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001290)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001290)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001294)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001294)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001298)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001298)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000129c)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000129c)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012a0)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012a0)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012a4)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012a4)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012c0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012c0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012c4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012c4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012c8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012c8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012cc)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012cc)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012d0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012d0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012d4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012d4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012d8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012d8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012dc)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012dc)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012e0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012e0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012e4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012e4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012e8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012e8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012ec)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012ec)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012f0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012f0)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012f4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012f4)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000012f8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012f8)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_RMSK                                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x000012fc)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000012fc)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK                                                      0x80000001
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_DEHR_BCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001300)
#define HWIO_GCC_DEHR_BCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001300)
#define HWIO_GCC_DEHR_BCR_RMSK                                                                               0x1
#define HWIO_GCC_DEHR_BCR_IN          \
        in_dword_masked(HWIO_GCC_DEHR_BCR_ADDR, HWIO_GCC_DEHR_BCR_RMSK)
#define HWIO_GCC_DEHR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEHR_BCR_ADDR, m)
#define HWIO_GCC_DEHR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DEHR_BCR_ADDR,v)
#define HWIO_GCC_DEHR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEHR_BCR_ADDR,m,v,HWIO_GCC_DEHR_BCR_IN)
#define HWIO_GCC_DEHR_BCR_BLK_ARES_BMSK                                                                      0x1
#define HWIO_GCC_DEHR_BCR_BLK_ARES_SHFT                                                                      0x0

#define HWIO_GCC_DEHR_CBCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001304)
#define HWIO_GCC_DEHR_CBCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001304)
#define HWIO_GCC_DEHR_CBCR_RMSK                                                                       0xf000fff1
#define HWIO_GCC_DEHR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DEHR_CBCR_ADDR, HWIO_GCC_DEHR_CBCR_RMSK)
#define HWIO_GCC_DEHR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DEHR_CBCR_ADDR, m)
#define HWIO_GCC_DEHR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DEHR_CBCR_ADDR,v)
#define HWIO_GCC_DEHR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DEHR_CBCR_ADDR,m,v,HWIO_GCC_DEHR_CBCR_IN)
#define HWIO_GCC_DEHR_CBCR_CLK_OFF_BMSK                                                               0x80000000
#define HWIO_GCC_DEHR_CBCR_CLK_OFF_SHFT                                                                     0x1f
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                              0x70000000
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                    0x1c
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                      0x8000
#define HWIO_GCC_DEHR_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                         0xf
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_BMSK                                                         0x4000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_CORE_ON_SHFT                                                            0xe
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                       0x2000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                          0xd
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                      0x1000
#define HWIO_GCC_DEHR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                         0xc
#define HWIO_GCC_DEHR_CBCR_WAKEUP_BMSK                                                                     0xf00
#define HWIO_GCC_DEHR_CBCR_WAKEUP_SHFT                                                                       0x8
#define HWIO_GCC_DEHR_CBCR_SLEEP_BMSK                                                                       0xf0
#define HWIO_GCC_DEHR_CBCR_SLEEP_SHFT                                                                        0x4
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_BMSK                                                                   0x1
#define HWIO_GCC_DEHR_CBCR_CLK_ENABLE_SHFT                                                                   0x0

#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001340)
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001340)
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_RMSK                                                     0xf0008003
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                            0x70000000
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                  0x1c
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                    0x8000
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                       0xf
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                               0x2
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                               0x1
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_PERIPH_NOC_MPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_RBCPR_CX_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001380)
#define HWIO_GCC_RBCPR_CX_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001380)
#define HWIO_GCC_RBCPR_CX_BCR_RMSK                                                                           0x1
#define HWIO_GCC_RBCPR_CX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_BCR_ADDR, HWIO_GCC_RBCPR_CX_BCR_RMSK)
#define HWIO_GCC_RBCPR_CX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_BCR_IN)
#define HWIO_GCC_RBCPR_CX_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_RBCPR_CX_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_RBCPR_CX_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001384)
#define HWIO_GCC_RBCPR_CX_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001384)
#define HWIO_GCC_RBCPR_CX_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_RBCPR_CX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CBCR_ADDR, HWIO_GCC_RBCPR_CX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CBCR_IN)
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001388)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001388)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_CX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000138c)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000138c)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_CX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001390)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001390)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_CX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_RBCPR_MX_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000013c0)
#define HWIO_GCC_RBCPR_MX_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000013c0)
#define HWIO_GCC_RBCPR_MX_BCR_RMSK                                                                           0x1
#define HWIO_GCC_RBCPR_MX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, HWIO_GCC_RBCPR_MX_BCR_RMSK)
#define HWIO_GCC_RBCPR_MX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_BCR_IN)
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_RBCPR_MX_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000013c4)
#define HWIO_GCC_RBCPR_MX_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000013c4)
#define HWIO_GCC_RBCPR_MX_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_RBCPR_MX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, HWIO_GCC_RBCPR_MX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000013c8)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000013c8)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK                                                               0xf0008003
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_RESERVE_BIT1_BMSK                                                         0x2
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_RESERVE_BIT1_SHFT                                                         0x1
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000013cc)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000013cc)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000013d0)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000013d0)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001440)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001440)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK                                                                     0x1f
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_BMSK                                                               0x10
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_SHFT                                                                0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_BMSK                                                                0x8
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_SHFT                                                                0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_BMSK                                                                0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_SHFT                                                                0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_BMSK                                                                0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_SHFT                                                                0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_BMSK                                                                0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_SHFT                                                                0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001444)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001444)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK                                                       0xffffffff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                      0x80000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                            0x1f
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_BMSK                                           0x40000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_SHFT                                                 0x1e
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_BMSK                                       0x20000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_SHFT                                             0x1d
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_BMSK                                       0x10000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_SHFT                                             0x1c
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                                  0x8000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                       0x1b
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_BMSK                                 0x4000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                      0x1a
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_BMSK                                0x2000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_SHFT                                     0x19
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                       0x1000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                            0x18
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_BMSK                                0x800000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_SHFT                                    0x17
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_BMSK                                   0x400000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_SHFT                                       0x16
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_BMSK                                        0x200000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_SHFT                                            0x15
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_BMSK                                        0x100000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_SHFT                                            0x14
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                          0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                             0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_BMSK                                0x40000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_SHFT                                   0x12
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                        0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                           0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                      0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                         0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                         0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                            0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                       0x4000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                          0xe
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                          0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                             0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_BMSK                                       0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_SHFT                                          0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_BMSK                          0x800
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_SHFT                            0xb
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                       0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                         0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                        0x200
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                          0x9
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                           0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                             0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                                0x80
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                                 0x7
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                       0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                        0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                                 0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                                  0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                             0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                              0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                              0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                              0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_BMSK                                                  0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_SHFT                                                  0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_BMSK                                              0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_SHFT                                              0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_BMSK                                              0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_SHFT                                              0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001448)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001448)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK                                                        0xf7ffffff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                 0x80000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                       0x1f
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_BMSK                                      0x40000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_SHFT                                            0x1e
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_BMSK                                  0x20000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_SHFT                                        0x1d
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_BMSK                                  0x10000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_SHFT                                        0x1c
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                            0x4000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                                 0x1a
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x2000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                                0x19
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                                  0x1000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                       0x18
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_BMSK                           0x800000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_SHFT                               0x17
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_BMSK                              0x400000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                  0x16
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_BMSK                                   0x200000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_SHFT                                       0x15
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_BMSK                                   0x100000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                       0x14
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                     0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                        0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_BMSK                           0x40000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_SHFT                              0x12
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                                   0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                      0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                                 0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                                    0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                                    0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                       0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                                  0x4000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                     0xe
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                     0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                        0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_BMSK                                  0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_SHFT                                     0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_BMSK                     0x800
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_SHFT                       0xb
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                                  0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                    0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                                   0x200
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                     0x9
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                      0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                        0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                           0x80
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                            0x7
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                                  0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                                   0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                            0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                             0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                        0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                         0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                         0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                         0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_BMSK                                             0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_SHFT                                             0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_BMSK                                         0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_SHFT                                         0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_BMSK                                         0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_SHFT                                         0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000144c)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000144c)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                            0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_BMSK                                  0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_SHFT                                  0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_BMSK                                       0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_SHFT                                       0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001450)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001450)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                             0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                             0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                             0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                                  0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                                  0x0

#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001480)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001480)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK                                                                    0x1f
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_BMSK                                                              0x10
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_SHFT                                                               0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_BMSK                                                               0x8
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_SHFT                                                               0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_BMSK                                                               0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_SHFT                                                               0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_BMSK                                                               0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_SHFT                                                               0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_BMSK                                                               0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_SHFT                                                               0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001484)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001484)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK                                                      0xffffffff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                     0x80000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                           0x1f
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_BMSK                                          0x40000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_SHFT                                                0x1e
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_BMSK                                      0x20000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_SHFT                                            0x1d
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_BMSK                                      0x10000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_SHFT                                            0x1c
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                                 0x8000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                      0x1b
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_BMSK                                0x4000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                     0x1a
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_BMSK                               0x2000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_SHFT                                    0x19
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                      0x1000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                           0x18
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_BMSK                               0x800000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_SHFT                                   0x17
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_BMSK                                  0x400000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_SHFT                                      0x16
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_BMSK                                       0x200000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_SHFT                                           0x15
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_BMSK                                       0x100000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_SHFT                                           0x14
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                         0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                            0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_BMSK                               0x40000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_SHFT                                  0x12
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                       0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                          0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                     0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                        0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                        0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                           0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                      0x4000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                         0xe
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                         0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                            0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_BMSK                                      0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_SHFT                                         0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_BMSK                         0x800
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_SHFT                           0xb
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                      0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                        0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                       0x200
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                         0x9
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                          0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                            0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                               0x80
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                                0x7
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                      0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                       0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                                0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                                 0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                            0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                             0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                             0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                             0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_BMSK                                                 0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_SHFT                                                 0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_BMSK                                             0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_SHFT                                             0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_BMSK                                             0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_SHFT                                             0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001488)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001488)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK                                                       0xf7ffffff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                                0x80000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                      0x1f
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_BMSK                                     0x40000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_SHFT                                           0x1e
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_BMSK                                 0x20000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_SHFT                                       0x1d
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_BMSK                                 0x10000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_SHFT                                       0x1c
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x4000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                                0x1a
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x2000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                               0x19
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                                 0x1000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                      0x18
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_BMSK                          0x800000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_SHFT                              0x17
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_BMSK                             0x400000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                 0x16
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_BMSK                                  0x200000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_SHFT                                      0x15
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_BMSK                                  0x100000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                      0x14
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                    0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                       0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_BMSK                          0x40000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_SHFT                             0x12
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                                  0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                     0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                                0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                                   0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                                   0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                      0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                                 0x4000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                    0xe
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                    0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                       0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_BMSK                                 0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_SHFT                                    0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_BMSK                    0x800
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_SHFT                      0xb
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                                 0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                   0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                                  0x200
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                    0x9
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                     0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                       0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                          0x80
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                           0x7
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                                 0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                                  0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                           0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                            0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                       0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                        0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                        0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                        0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_BMSK                                            0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_SHFT                                            0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_BMSK                                        0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_SHFT                                        0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_BMSK                                        0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_SHFT                                        0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0000148c)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000148c)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                           0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_BMSK                                 0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_SHFT                                 0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_BMSK                                      0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_SHFT                                      0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001490)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001490)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                            0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                            0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                            0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                                 0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                                 0x0

#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x000014c0)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000014c0)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK                                                                 0x1f
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_BMSK                                                           0x10
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_SHFT                                                            0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_BMSK                                                            0x8
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_SHFT                                                            0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_BMSK                                                            0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_SHFT                                                            0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_BMSK                                                            0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_SHFT                                                            0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_BMSK                                                            0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_SHFT                                                            0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000014c4)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000014c4)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK                                                   0xffffffff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                  0x80000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                        0x1f
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_BMSK                                       0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_SHFT                                             0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_BMSK                                   0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_SHFT                                         0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_BMSK                                   0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_SHFT                                         0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                              0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                   0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_BMSK                             0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                  0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_BMSK                            0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_SHFT                                 0x19
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                   0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                        0x18
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_BMSK                            0x800000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_SHFT                                0x17
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_BMSK                               0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_SHFT                                   0x16
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_BMSK                                    0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_SHFT                                        0x15
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_BMSK                                    0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_SHFT                                        0x14
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                      0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                         0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_BMSK                            0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_SHFT                               0x12
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                    0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                       0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                  0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                     0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                     0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                        0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                   0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                      0xe
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                      0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                         0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_BMSK                                   0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_SHFT                                      0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_BMSK                      0x800
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_SHFT                        0xb
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                   0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                     0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                    0x200
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                      0x9
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                       0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                         0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                            0x80
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                             0x7
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                   0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                    0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                             0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                              0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                         0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                          0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                          0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                          0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_BMSK                                              0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_SHFT                                              0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_BMSK                                          0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_SHFT                                          0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_BMSK                                          0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_SHFT                                          0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000014c8)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000014c8)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK                                                    0xf7ffffff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                             0x80000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                   0x1f
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_BMSK                                  0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_SHFT                                        0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_BMSK                              0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_SHFT                                    0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_BMSK                              0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_SHFT                                    0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                       0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                            0x19
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                              0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                   0x18
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_BMSK                       0x800000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_SHFT                           0x17
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_BMSK                          0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_SHFT                              0x16
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_BMSK                               0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_SHFT                                   0x15
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_BMSK                               0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                   0x14
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                 0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                    0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_BMSK                       0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_SHFT                          0x12
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                               0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                  0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                             0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                                0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                                0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                   0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                              0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                 0xe
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                 0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                    0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_BMSK                              0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_SHFT                                 0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_BMSK                 0x800
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_SHFT                   0xb
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                              0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                               0x200
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                 0x9
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                  0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                    0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                       0x80
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                        0x7
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                              0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                               0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                        0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                         0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                    0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                     0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                     0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                     0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_BMSK                                         0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_SHFT                                         0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_BMSK                                     0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_SHFT                                     0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_BMSK                                     0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_SHFT                                     0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x000014cc)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000014cc)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                        0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_BMSK                              0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_SHFT                              0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_BMSK                                   0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_SHFT                                   0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x000014d0)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000014d0)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                         0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                         0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                              0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                              0x0

#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001500)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001500)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK                                                                  0x1f
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL4_BMSK                                                            0x10
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL4_SHFT                                                             0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_BMSK                                                             0x8
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_SHFT                                                             0x3
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_BMSK                                                             0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_SHFT                                                             0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_BMSK                                                             0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_SHFT                                                             0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_BMSK                                                             0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_SHFT                                                             0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001504)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001504)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK                                                    0xffffffff
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                   0x80000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                         0x1f
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_BMSK                                        0x40000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_SHFT                                              0x1e
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_BMSK                                    0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_SHFT                                          0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_BMSK                                    0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_SHFT                                          0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                               0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                    0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_BMSK                              0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                   0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_BMSK                             0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_SHFT                                  0x19
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                    0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                         0x18
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_BMSK                             0x800000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_SHFT                                 0x17
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_BMSK                                0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_SHFT                                    0x16
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_BMSK                                     0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_SHFT                                         0x15
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_BMSK                                     0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_SHFT                                         0x14
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                       0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                          0x13
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_BMSK                             0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_SHFT                                0x12
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                     0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                        0x11
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                   0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                      0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                      0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                         0xf
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                    0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                       0xe
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                       0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                          0xd
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_BMSK                                    0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_SHFT                                       0xc
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_BMSK                       0x800
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_SHFT                         0xb
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                    0x400
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                      0xa
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                     0x200
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                       0x9
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                        0x100
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                          0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                             0x80
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                              0x7
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                    0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                     0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                              0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                               0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                          0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                           0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                           0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                           0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_BMSK                                               0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_SHFT                                               0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_BMSK                                           0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_SHFT                                           0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_BMSK                                           0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_SHFT                                           0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001508)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001508)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK                                                     0xf7ffffff
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                              0x80000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                    0x1f
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_BMSK                                   0x40000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_SHFT                                         0x1e
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_BMSK                               0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_SHFT                                     0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_BMSK                               0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_SHFT                                     0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                         0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                              0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                             0x19
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                               0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                    0x18
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_BMSK                        0x800000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_SHFT                            0x17
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_BMSK                           0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_SHFT                               0x16
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_BMSK                                0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_SHFT                                    0x15
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_BMSK                                0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                    0x14
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                  0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                     0x13
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_BMSK                        0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_SHFT                           0x12
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                                0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                   0x11
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                              0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                                 0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                                 0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                    0xf
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                               0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                  0xe
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                  0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                     0xd
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_BMSK                               0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_SHFT                                  0xc
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_BMSK                  0x800
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_SHFT                    0xb
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                               0x400
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                                 0xa
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                                0x200
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                  0x9
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                   0x100
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                     0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                        0x80
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                         0x7
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                               0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                                0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                         0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                          0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                     0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                      0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                      0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                      0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_BMSK                                          0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_SHFT                                          0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_BMSK                                      0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_SHFT                                      0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_BMSK                                      0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_SHFT                                      0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000150c)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000150c)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                         0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_BMSK                               0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_SHFT                               0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_BMSK                                    0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_SHFT                                    0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001510)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001510)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                          0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                          0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                               0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                               0x0

#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001540)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001540)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK                                                               0x1f
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                         0x10
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                          0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                          0x8
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                          0x3
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001544)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001544)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0xffffffff
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                0x80000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                      0x1f
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_BMSK                                     0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_SHFT                                           0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_BMSK                                 0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_SHFT                                       0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_BMSK                                 0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_SHFT                                       0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                            0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                 0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_BMSK                           0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_BMSK                          0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_SHFT                               0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_BMSK                          0x800000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_SHFT                              0x17
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_BMSK                             0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_SHFT                                 0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_BMSK                                  0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_SHFT                                      0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_BMSK                                  0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_SHFT                                      0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                    0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                       0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_BMSK                          0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_SHFT                             0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                     0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                   0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                   0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                      0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                 0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                    0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_BMSK                                 0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_SHFT                                    0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_BMSK                    0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_SHFT                      0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                  0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                    0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                     0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                       0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                           0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                            0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                        0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                        0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_BMSK                                            0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_SHFT                                            0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_BMSK                                        0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_SHFT                                        0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_BMSK                                        0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_SHFT                                        0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001548)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001548)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0xf7ffffff
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                           0x80000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                 0x1f
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_BMSK                                0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE3_CLK_SLEEP_ENA_SHFT                                      0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_BMSK                            0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE3_AXI_CLK_SLEEP_ENA_SHFT                                  0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_BMSK                            0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE3_AHB_CLK_SLEEP_ENA_SHFT                                  0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                      0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                     0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_LPASS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                          0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                 0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_BMSK                     0x800000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_SLEEP_ENA_SHFT                         0x17
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_BMSK                        0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BIMC_KPSS_AXI_CLK_SLEEP_ENA_SHFT                            0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_BMSK                             0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_KPSS_AHB_CLK_SLEEP_ENA_SHFT                                 0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_BMSK                             0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_KPSS_AXI_CLK_SLEEP_ENA_SHFT                                 0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                               0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                  0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_BMSK                     0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_SLEEP_ENA_SHFT                        0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                             0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                           0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                              0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                              0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                 0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                            0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                               0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                  0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_BMSK                            0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_AHB_CLK_SLEEP_ENA_SHFT                               0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_BMSK               0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_SLEEP_ENA_SHFT                 0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                             0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                               0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_BMSK                                0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_AHB_CLK_SLEEP_ENA_SHFT                                  0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                     0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                      0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                      0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                       0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                   0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                   0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_BMSK                                       0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE2_CLK_SLEEP_ENA_SHFT                                       0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_BMSK                                   0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE2_AXI_CLK_SLEEP_ENA_SHFT                                   0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_BMSK                                   0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE2_AHB_CLK_SLEEP_ENA_SHFT                                   0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000154c)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000154c)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                      0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_BMSK                            0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_SHFT                            0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_BMSK                                 0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_SHFT                                 0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001550)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001550)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                       0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                       0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                       0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_BMSK                            0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_KPSS_CCI_AXI_CLK_SLEEP_ENA_SHFT                            0x0

#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000015c0)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000015c0)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK                                                                   0x1f
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_BMSK                                                             0x10
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_SHFT                                                              0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_BMSK                                                              0x8
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_SHFT                                                              0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_BMSK                                                              0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_SHFT                                                              0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_BMSK                                                              0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_SHFT                                                              0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_BMSK                                                              0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_SHFT                                                              0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x000015c4)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000015c4)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK                                                     0xffffffff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                    0x80000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                          0x1f
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_BMSK                                         0x40000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE3_CLK_ENA_SHFT                                               0x1e
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_BMSK                                     0x20000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE3_AXI_CLK_ENA_SHFT                                           0x1d
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_BMSK                                     0x10000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE3_AHB_CLK_ENA_SHFT                                           0x1c
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_BMSK                                0x8000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSS_GPLL0_CLK_SRC_ENA_SHFT                                     0x1b
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_BMSK                               0x4000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                    0x1a
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_BMSK                              0x2000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_LPASS_GPLL0_CLK_SRC_ENA_SHFT                                   0x19
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                     0x1000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                          0x18
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_BMSK                              0x800000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_KPSS_AHB_CLK_ENA_SHFT                                  0x17
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_BMSK                                 0x400000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_KPSS_AXI_CLK_ENA_SHFT                                     0x16
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_BMSK                                      0x200000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_KPSS_AHB_CLK_ENA_SHFT                                          0x15
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_BMSK                                      0x100000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_KPSS_AXI_CLK_ENA_SHFT                                          0x14
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                        0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                           0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_BMSK                              0x40000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OCMEM_SYS_NOC_AXI_CLK_ENA_SHFT                                 0x12
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                      0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                         0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                    0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                       0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                       0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                          0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                     0x4000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                        0xe
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                        0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                           0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_BMSK                                     0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_AHB_CLK_ENA_SHFT                                        0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_BMSK                        0x800
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BAM_DMA_INACTIVITY_TIMERS_CLK_ENA_SHFT                          0xb
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                     0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                       0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                      0x200
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                        0x9
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_BMSK                                         0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_AHB_CLK_ENA_SHFT                                           0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                              0x80
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                               0x7
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                     0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                      0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                               0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                                0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                           0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                            0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                            0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                            0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_BMSK                                                0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE2_CLK_ENA_SHFT                                                0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_BMSK                                            0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE2_AXI_CLK_ENA_SHFT                                            0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_BMSK                                            0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE2_AHB_CLK_ENA_SHFT                                            0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000015c8)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000015c8)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                          0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_BMSK                                0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_BIMC_KPSS_CCI_AXI_CLK_ENA_SHFT                                0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_BMSK                                     0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_KPSS_CCI_AXI_CLK_ENA_SHFT                                     0x0

#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001600)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001600)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001604)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001604)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001608)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001608)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000160c)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000160c)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001610)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001610)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001614)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001614)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001618)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001618)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000161c)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000161c)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001620)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001620)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001624)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001624)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_RMSK                                                         0x80000007
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_MUX_SEL_BMSK                                                  0x7
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_MUX_SEL_SHFT                                                  0x0

#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001628)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001628)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000162c)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000162c)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001630)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001630)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001634)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001634)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001638)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001638)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000163c)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000163c)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001640)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001640)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001644)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001644)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001648)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001648)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000164c)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000164c)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001650)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001650)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001654)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001654)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001658)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001658)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000165c)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000165c)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001660)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001660)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001664)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001664)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001668)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001668)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000166c)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000166c)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001670)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001670)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001674)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001674)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001678)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001678)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000167c)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000167c)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_RMSK                                                        0x80000007
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_MUX_SEL_BMSK                                                 0x7
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_MUX_SEL_SHFT                                                 0x0

#define HWIO_GCC_MSS_RESTART_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001680)
#define HWIO_GCC_MSS_RESTART_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001680)
#define HWIO_GCC_MSS_RESTART_RMSK                                                                            0x1
#define HWIO_GCC_MSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, HWIO_GCC_MSS_RESTART_RMSK)
#define HWIO_GCC_MSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, m)
#define HWIO_GCC_MSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_MSS_RESTART_ADDR,v)
#define HWIO_GCC_MSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_RESTART_ADDR,m,v,HWIO_GCC_MSS_RESTART_IN)
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_BMSK                                                                0x1
#define HWIO_GCC_MSS_RESTART_MSS_RESTART_SHFT                                                                0x0

#define HWIO_GCC_LPASS_RESTART_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000016c0)
#define HWIO_GCC_LPASS_RESTART_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000016c0)
#define HWIO_GCC_LPASS_RESTART_RMSK                                                                          0x1
#define HWIO_GCC_LPASS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_LPASS_RESTART_ADDR, HWIO_GCC_LPASS_RESTART_RMSK)
#define HWIO_GCC_LPASS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_RESTART_ADDR, m)
#define HWIO_GCC_LPASS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_RESTART_ADDR,v)
#define HWIO_GCC_LPASS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_RESTART_ADDR,m,v,HWIO_GCC_LPASS_RESTART_IN)
#define HWIO_GCC_LPASS_RESTART_LPASS_RESTART_BMSK                                                            0x1
#define HWIO_GCC_LPASS_RESTART_LPASS_RESTART_SHFT                                                            0x0

#define HWIO_GCC_VENUS_RESTART_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001700)
#define HWIO_GCC_VENUS_RESTART_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001700)
#define HWIO_GCC_VENUS_RESTART_RMSK                                                                          0x1
#define HWIO_GCC_VENUS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_VENUS_RESTART_ADDR, HWIO_GCC_VENUS_RESTART_RMSK)
#define HWIO_GCC_VENUS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_VENUS_RESTART_ADDR, m)
#define HWIO_GCC_VENUS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_VENUS_RESTART_ADDR,v)
#define HWIO_GCC_VENUS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VENUS_RESTART_ADDR,m,v,HWIO_GCC_VENUS_RESTART_IN)
#define HWIO_GCC_VENUS_RESTART_VENUS_RESTART_BMSK                                                            0x1
#define HWIO_GCC_VENUS_RESTART_VENUS_RESTART_SHFT                                                            0x0

#define HWIO_GCC_WDOG_DEBUG_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001780)
#define HWIO_GCC_WDOG_DEBUG_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001780)
#define HWIO_GCC_WDOG_DEBUG_RMSK                                                                         0x3ffff
#define HWIO_GCC_WDOG_DEBUG_IN          \
        in_dword_masked(HWIO_GCC_WDOG_DEBUG_ADDR, HWIO_GCC_WDOG_DEBUG_RMSK)
#define HWIO_GCC_WDOG_DEBUG_INM(m)      \
        in_dword_masked(HWIO_GCC_WDOG_DEBUG_ADDR, m)
#define HWIO_GCC_WDOG_DEBUG_OUT(v)      \
        out_dword(HWIO_GCC_WDOG_DEBUG_ADDR,v)
#define HWIO_GCC_WDOG_DEBUG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WDOG_DEBUG_ADDR,m,v,HWIO_GCC_WDOG_DEBUG_IN)
#define HWIO_GCC_WDOG_DEBUG_WDOG_DEBUG_EN_BMSK                                                           0x20000
#define HWIO_GCC_WDOG_DEBUG_WDOG_DEBUG_EN_SHFT                                                              0x11
#define HWIO_GCC_WDOG_DEBUG_PROC_HALT_EN_BMSK                                                            0x10000
#define HWIO_GCC_WDOG_DEBUG_PROC_HALT_EN_SHFT                                                               0x10
#define HWIO_GCC_WDOG_DEBUG_SRST_V1_MODE_BMSK                                                             0x8000
#define HWIO_GCC_WDOG_DEBUG_SRST_V1_MODE_SHFT                                                                0xf
#define HWIO_GCC_WDOG_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_BMSK                                                 0x7fff
#define HWIO_GCC_WDOG_DEBUG_PRE_ARES_DEBUG_TIMER_VAL_SHFT                                                    0x0

#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001784)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001784)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK                                                               0xffff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RMSK)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_IN)
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RST_XPU_WDOG_1ST_RD_BMSK                                           0x8000
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RST_XPU_WDOG_1ST_RD_SHFT                                              0xf
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RST_DBG_WDOG_1ST_RD_BMSK                                           0x4000
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_RST_DBG_WDOG_1ST_RD_SHFT                                              0xe
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_BMSK                                     0x3fff
#define HWIO_GCC_FLUSH_ETR_DEBUG_TIMER_FLUSH_ETR_DEBUG_TIMER_VAL_SHFT                                        0x0

#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001788)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001788)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK                                                        0xffffffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN          \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RMSK)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR, m)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,v)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_ADDR,m,v,HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_IN)
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RESERVE_BITS31_16_BMSK                                      0xffff0000
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_RESERVE_BITS31_16_SHFT                                            0x10
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_BMSK                               0xffff
#define HWIO_GCC_STOP_CAPTURE_DEBUG_TIMER_STOP_CAPTURE_DEBUG_TIMER_VAL_SHFT                                  0x0

#define HWIO_GCC_RESET_STATUS_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x000017c0)
#define HWIO_GCC_RESET_STATUS_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000017c0)
#define HWIO_GCC_RESET_STATUS_RMSK                                                                           0xf
#define HWIO_GCC_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, HWIO_GCC_RESET_STATUS_RMSK)
#define HWIO_GCC_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, m)
#define HWIO_GCC_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_RESET_STATUS_ADDR,v)
#define HWIO_GCC_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_STATUS_ADDR,m,v,HWIO_GCC_RESET_STATUS_IN)
#define HWIO_GCC_RESET_STATUS_TSENSE_RESET_STATUS_BMSK                                                       0x8
#define HWIO_GCC_RESET_STATUS_TSENSE_RESET_STATUS_SHFT                                                       0x3
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_BMSK                                                               0x4
#define HWIO_GCC_RESET_STATUS_SRST_STATUS_SHFT                                                               0x2
#define HWIO_GCC_RESET_STATUS_WDOG_RESET_STATUS_BMSK                                                         0x3
#define HWIO_GCC_RESET_STATUS_WDOG_RESET_STATUS_SHFT                                                         0x0

#define HWIO_GCC_SW_SRST_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001800)
#define HWIO_GCC_SW_SRST_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001800)
#define HWIO_GCC_SW_SRST_RMSK                                                                                0x1
#define HWIO_GCC_SW_SRST_IN          \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, HWIO_GCC_SW_SRST_RMSK)
#define HWIO_GCC_SW_SRST_INM(m)      \
        in_dword_masked(HWIO_GCC_SW_SRST_ADDR, m)
#define HWIO_GCC_SW_SRST_OUT(v)      \
        out_dword(HWIO_GCC_SW_SRST_ADDR,v)
#define HWIO_GCC_SW_SRST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SW_SRST_ADDR,m,v,HWIO_GCC_SW_SRST_IN)
#define HWIO_GCC_SW_SRST_SW_SRST_BMSK                                                                        0x1
#define HWIO_GCC_SW_SRST_SW_SRST_SHFT                                                                        0x0

#define HWIO_GCC_PROC_HALT_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001840)
#define HWIO_GCC_PROC_HALT_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001840)
#define HWIO_GCC_PROC_HALT_RMSK                                                                              0x1
#define HWIO_GCC_PROC_HALT_IN          \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, HWIO_GCC_PROC_HALT_RMSK)
#define HWIO_GCC_PROC_HALT_INM(m)      \
        in_dword_masked(HWIO_GCC_PROC_HALT_ADDR, m)
#define HWIO_GCC_PROC_HALT_OUT(v)      \
        out_dword(HWIO_GCC_PROC_HALT_ADDR,v)
#define HWIO_GCC_PROC_HALT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PROC_HALT_ADDR,m,v,HWIO_GCC_PROC_HALT_IN)
#define HWIO_GCC_PROC_HALT_PROC_HALT_BMSK                                                                    0x1
#define HWIO_GCC_PROC_HALT_PROC_HALT_SHFT                                                                    0x0

#define HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001880)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001880)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK                                                               0xffe1f7ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCC_GCC_DEBUG_CLK_CTL_IN)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_BYPASSNL_MUX_SEL_BMSK                                          0xf0000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_BYPASSNL_MUX_SEL_SHFT                                                0x1c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_RESETN_MUX_SEL_BMSK                                             0xf000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_RESETN_MUX_SEL_SHFT                                                  0x18
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_STATUS_BUS_BMSK                                                  0xe00000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_STATUS_BUS_SHFT                                                      0x15
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_BMSK                                                       0x10000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_SHFT                                                          0x10
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_BMSK                                                          0xf000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_SHFT                                                             0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                                     0x400
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                                       0xa
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                            0x3ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                              0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001884)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001884)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK                                                             0x1fffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                                      0x100000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                          0x14
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                             0xfffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                                 0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001888)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001888)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                         0x3ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                        0x2000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                             0x19
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                             0x1ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                                   0x0

#define HWIO_GCC_PLLTEST_PAD_CFG_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000188c)
#define HWIO_GCC_PLLTEST_PAD_CFG_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000188c)
#define HWIO_GCC_PLLTEST_PAD_CFG_RMSK                                                                    0xfffff
#define HWIO_GCC_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, HWIO_GCC_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCC_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCC_PLLTEST_PAD_CFG_IN)
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_BMSK                                                        0xc0000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_N_SHFT                                                           0x12
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_BMSK                                                        0x30000
#define HWIO_GCC_PLLTEST_PAD_CFG_PLL_INPUT_P_SHFT                                                           0x10
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS15_14_BMSK                                                   0xc000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS15_14_SHFT                                                      0xe
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_BMSK                                                               0x2000
#define HWIO_GCC_PLLTEST_PAD_CFG_RT_EN_SHFT                                                                  0xd
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_BMSK                                                             0x1000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_SHFT                                                                0xc
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_BMSK                                                            0x800
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_N_SHFT                                                              0xb
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_BMSK                                                            0x400
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_P_SHFT                                                              0xa
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_BMSK                                                           0x300
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_DRIVE_SHFT                                                             0x8
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS7_5_BMSK                                                       0xe0
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS7_5_SHFT                                                        0x5
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                               0x1f
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                                0x0

#define HWIO_GCC_JITTER_PROBE_CFG_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001890)
#define HWIO_GCC_JITTER_PROBE_CFG_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001890)
#define HWIO_GCC_JITTER_PROBE_CFG_RMSK                                                                     0x1ff
#define HWIO_GCC_JITTER_PROBE_CFG_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, HWIO_GCC_JITTER_PROBE_CFG_RMSK)
#define HWIO_GCC_JITTER_PROBE_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_CFG_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_CFG_OUT(v)      \
        out_dword(HWIO_GCC_JITTER_PROBE_CFG_ADDR,v)
#define HWIO_GCC_JITTER_PROBE_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_JITTER_PROBE_CFG_ADDR,m,v,HWIO_GCC_JITTER_PROBE_CFG_IN)
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_BMSK                                                     0x100
#define HWIO_GCC_JITTER_PROBE_CFG_JITTER_PROBE_EN_SHFT                                                       0x8
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_BMSK                                                         0xff
#define HWIO_GCC_JITTER_PROBE_CFG_INIT_COUNTER_SHFT                                                          0x0

#define HWIO_GCC_JITTER_PROBE_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001894)
#define HWIO_GCC_JITTER_PROBE_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001894)
#define HWIO_GCC_JITTER_PROBE_VAL_RMSK                                                                      0xff
#define HWIO_GCC_JITTER_PROBE_VAL_IN          \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, HWIO_GCC_JITTER_PROBE_VAL_RMSK)
#define HWIO_GCC_JITTER_PROBE_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_JITTER_PROBE_VAL_ADDR, m)
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_BMSK                                                          0xff
#define HWIO_GCC_JITTER_PROBE_VAL_COUNT_VALUE_SHFT                                                           0x0

#define HWIO_GCC_GP1_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001900)
#define HWIO_GCC_GP1_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001900)
#define HWIO_GCC_GP1_CBCR_RMSK                                                                        0x80000001
#define HWIO_GCC_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, HWIO_GCC_GP1_CBCR_RMSK)
#define HWIO_GCC_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, m)
#define HWIO_GCC_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CBCR_ADDR,v)
#define HWIO_GCC_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CBCR_ADDR,m,v,HWIO_GCC_GP1_CBCR_IN)
#define HWIO_GCC_GP1_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_GP1_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_BMSK                                                                    0x1
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_SHFT                                                                    0x0

#define HWIO_GCC_GP1_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001904)
#define HWIO_GCC_GP1_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001904)
#define HWIO_GCC_GP1_CMD_RCGR_RMSK                                                                    0x800000f3
#define HWIO_GCC_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, HWIO_GCC_GP1_CMD_RCGR_RMSK)
#define HWIO_GCC_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP1_CMD_RCGR_IN)
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_BMSK                                                                  0x80
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_SHFT                                                                   0x7
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_BMSK                                                                  0x40
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_SHFT                                                                   0x6
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_BMSK                                                                  0x20
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_SHFT                                                                   0x5
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_GP1_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001908)
#define HWIO_GCC_GP1_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001908)
#define HWIO_GCC_GP1_CFG_RCGR_RMSK                                                                        0x371f
#define HWIO_GCC_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, HWIO_GCC_GP1_CFG_RCGR_RMSK)
#define HWIO_GCC_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP1_CFG_RCGR_IN)
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BMSK                                                                   0x3000
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SHFT                                                                      0xc
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_GP1_M_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000190c)
#define HWIO_GCC_GP1_M_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000190c)
#define HWIO_GCC_GP1_M_RMSK                                                                                 0xff
#define HWIO_GCC_GP1_M_IN          \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, HWIO_GCC_GP1_M_RMSK)
#define HWIO_GCC_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, m)
#define HWIO_GCC_GP1_M_OUT(v)      \
        out_dword(HWIO_GCC_GP1_M_ADDR,v)
#define HWIO_GCC_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_M_ADDR,m,v,HWIO_GCC_GP1_M_IN)
#define HWIO_GCC_GP1_M_M_BMSK                                                                               0xff
#define HWIO_GCC_GP1_M_M_SHFT                                                                                0x0

#define HWIO_GCC_GP1_N_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001910)
#define HWIO_GCC_GP1_N_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001910)
#define HWIO_GCC_GP1_N_RMSK                                                                                 0xff
#define HWIO_GCC_GP1_N_IN          \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, HWIO_GCC_GP1_N_RMSK)
#define HWIO_GCC_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, m)
#define HWIO_GCC_GP1_N_OUT(v)      \
        out_dword(HWIO_GCC_GP1_N_ADDR,v)
#define HWIO_GCC_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_N_ADDR,m,v,HWIO_GCC_GP1_N_IN)
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_BMSK                                                                   0xff
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_SHFT                                                                    0x0

#define HWIO_GCC_GP1_D_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001914)
#define HWIO_GCC_GP1_D_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001914)
#define HWIO_GCC_GP1_D_RMSK                                                                                 0xff
#define HWIO_GCC_GP1_D_IN          \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, HWIO_GCC_GP1_D_RMSK)
#define HWIO_GCC_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, m)
#define HWIO_GCC_GP1_D_OUT(v)      \
        out_dword(HWIO_GCC_GP1_D_ADDR,v)
#define HWIO_GCC_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_D_ADDR,m,v,HWIO_GCC_GP1_D_IN)
#define HWIO_GCC_GP1_D_NOT_2D_BMSK                                                                          0xff
#define HWIO_GCC_GP1_D_NOT_2D_SHFT                                                                           0x0

#define HWIO_GCC_GP2_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001940)
#define HWIO_GCC_GP2_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001940)
#define HWIO_GCC_GP2_CBCR_RMSK                                                                        0x80000001
#define HWIO_GCC_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, HWIO_GCC_GP2_CBCR_RMSK)
#define HWIO_GCC_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, m)
#define HWIO_GCC_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CBCR_ADDR,v)
#define HWIO_GCC_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CBCR_ADDR,m,v,HWIO_GCC_GP2_CBCR_IN)
#define HWIO_GCC_GP2_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_GP2_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_BMSK                                                                    0x1
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_SHFT                                                                    0x0

#define HWIO_GCC_GP2_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001944)
#define HWIO_GCC_GP2_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001944)
#define HWIO_GCC_GP2_CMD_RCGR_RMSK                                                                    0x800000f3
#define HWIO_GCC_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, HWIO_GCC_GP2_CMD_RCGR_RMSK)
#define HWIO_GCC_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP2_CMD_RCGR_IN)
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_BMSK                                                                  0x80
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_SHFT                                                                   0x7
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_BMSK                                                                  0x40
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_SHFT                                                                   0x6
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_BMSK                                                                  0x20
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_SHFT                                                                   0x5
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_GP2_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001948)
#define HWIO_GCC_GP2_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001948)
#define HWIO_GCC_GP2_CFG_RCGR_RMSK                                                                        0x371f
#define HWIO_GCC_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, HWIO_GCC_GP2_CFG_RCGR_RMSK)
#define HWIO_GCC_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP2_CFG_RCGR_IN)
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BMSK                                                                   0x3000
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SHFT                                                                      0xc
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_GP2_M_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000194c)
#define HWIO_GCC_GP2_M_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000194c)
#define HWIO_GCC_GP2_M_RMSK                                                                                 0xff
#define HWIO_GCC_GP2_M_IN          \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, HWIO_GCC_GP2_M_RMSK)
#define HWIO_GCC_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, m)
#define HWIO_GCC_GP2_M_OUT(v)      \
        out_dword(HWIO_GCC_GP2_M_ADDR,v)
#define HWIO_GCC_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_M_ADDR,m,v,HWIO_GCC_GP2_M_IN)
#define HWIO_GCC_GP2_M_M_BMSK                                                                               0xff
#define HWIO_GCC_GP2_M_M_SHFT                                                                                0x0

#define HWIO_GCC_GP2_N_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001950)
#define HWIO_GCC_GP2_N_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001950)
#define HWIO_GCC_GP2_N_RMSK                                                                                 0xff
#define HWIO_GCC_GP2_N_IN          \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, HWIO_GCC_GP2_N_RMSK)
#define HWIO_GCC_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, m)
#define HWIO_GCC_GP2_N_OUT(v)      \
        out_dword(HWIO_GCC_GP2_N_ADDR,v)
#define HWIO_GCC_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_N_ADDR,m,v,HWIO_GCC_GP2_N_IN)
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_BMSK                                                                   0xff
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_SHFT                                                                    0x0

#define HWIO_GCC_GP2_D_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001954)
#define HWIO_GCC_GP2_D_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001954)
#define HWIO_GCC_GP2_D_RMSK                                                                                 0xff
#define HWIO_GCC_GP2_D_IN          \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, HWIO_GCC_GP2_D_RMSK)
#define HWIO_GCC_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, m)
#define HWIO_GCC_GP2_D_OUT(v)      \
        out_dword(HWIO_GCC_GP2_D_ADDR,v)
#define HWIO_GCC_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_D_ADDR,m,v,HWIO_GCC_GP2_D_IN)
#define HWIO_GCC_GP2_D_NOT_2D_BMSK                                                                          0xff
#define HWIO_GCC_GP2_D_NOT_2D_SHFT                                                                           0x0

#define HWIO_GCC_GP3_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001980)
#define HWIO_GCC_GP3_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001980)
#define HWIO_GCC_GP3_CBCR_RMSK                                                                        0x80000001
#define HWIO_GCC_GP3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, HWIO_GCC_GP3_CBCR_RMSK)
#define HWIO_GCC_GP3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, m)
#define HWIO_GCC_GP3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CBCR_ADDR,v)
#define HWIO_GCC_GP3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CBCR_ADDR,m,v,HWIO_GCC_GP3_CBCR_IN)
#define HWIO_GCC_GP3_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_GP3_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_BMSK                                                                    0x1
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_SHFT                                                                    0x0

#define HWIO_GCC_GP3_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001984)
#define HWIO_GCC_GP3_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001984)
#define HWIO_GCC_GP3_CMD_RCGR_RMSK                                                                    0x800000f3
#define HWIO_GCC_GP3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, HWIO_GCC_GP3_CMD_RCGR_RMSK)
#define HWIO_GCC_GP3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP3_CMD_RCGR_IN)
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_BMSK                                                                  0x80
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_SHFT                                                                   0x7
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_BMSK                                                                  0x40
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_SHFT                                                                   0x6
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_BMSK                                                                  0x20
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_SHFT                                                                   0x5
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_GP3_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001988)
#define HWIO_GCC_GP3_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001988)
#define HWIO_GCC_GP3_CFG_RCGR_RMSK                                                                        0x371f
#define HWIO_GCC_GP3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, HWIO_GCC_GP3_CFG_RCGR_RMSK)
#define HWIO_GCC_GP3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP3_CFG_RCGR_IN)
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BMSK                                                                   0x3000
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SHFT                                                                      0xc
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_GP3_M_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000198c)
#define HWIO_GCC_GP3_M_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000198c)
#define HWIO_GCC_GP3_M_RMSK                                                                                 0xff
#define HWIO_GCC_GP3_M_IN          \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, HWIO_GCC_GP3_M_RMSK)
#define HWIO_GCC_GP3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, m)
#define HWIO_GCC_GP3_M_OUT(v)      \
        out_dword(HWIO_GCC_GP3_M_ADDR,v)
#define HWIO_GCC_GP3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_M_ADDR,m,v,HWIO_GCC_GP3_M_IN)
#define HWIO_GCC_GP3_M_M_BMSK                                                                               0xff
#define HWIO_GCC_GP3_M_M_SHFT                                                                                0x0

#define HWIO_GCC_GP3_N_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001990)
#define HWIO_GCC_GP3_N_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001990)
#define HWIO_GCC_GP3_N_RMSK                                                                                 0xff
#define HWIO_GCC_GP3_N_IN          \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, HWIO_GCC_GP3_N_RMSK)
#define HWIO_GCC_GP3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, m)
#define HWIO_GCC_GP3_N_OUT(v)      \
        out_dword(HWIO_GCC_GP3_N_ADDR,v)
#define HWIO_GCC_GP3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_N_ADDR,m,v,HWIO_GCC_GP3_N_IN)
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_BMSK                                                                   0xff
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_SHFT                                                                    0x0

#define HWIO_GCC_GP3_D_ADDR                                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001994)
#define HWIO_GCC_GP3_D_OFFS                                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001994)
#define HWIO_GCC_GP3_D_RMSK                                                                                 0xff
#define HWIO_GCC_GP3_D_IN          \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, HWIO_GCC_GP3_D_RMSK)
#define HWIO_GCC_GP3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, m)
#define HWIO_GCC_GP3_D_OUT(v)      \
        out_dword(HWIO_GCC_GP3_D_ADDR,v)
#define HWIO_GCC_GP3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_D_ADDR,m,v,HWIO_GCC_GP3_D_IN)
#define HWIO_GCC_GP3_D_NOT_2D_BMSK                                                                          0xff
#define HWIO_GCC_GP3_D_NOT_2D_SHFT                                                                           0x0

#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x000019c0)
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000019c0)
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_RMSK                                                                    0x1
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_KPSS_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_KPSS_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_KPSS_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_KPSS_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_KPSS_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_KPSS_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_KPSS_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001a00)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001a00)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                                     0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_MODE_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dc0)
#define HWIO_GCC_GPLL4_MODE_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dc0)
#define HWIO_GCC_GPLL4_MODE_RMSK                                                                      0xffffffff
#define HWIO_GCC_GPLL4_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, HWIO_GCC_GPLL4_MODE_RMSK)
#define HWIO_GCC_GPLL4_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, m)
#define HWIO_GCC_GPLL4_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_MODE_ADDR,v)
#define HWIO_GCC_GPLL4_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_MODE_ADDR,m,v,HWIO_GCC_GPLL4_MODE_IN)
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_BMSK                                                         0x80000000
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_SHFT                                                               0x1f
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_BMSK                                                      0x40000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_SHFT                                                            0x1e
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_BMSK                                                        0x20000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_SHFT                                                              0x1d
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS28_24_BMSK                                                    0x1f000000
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS28_24_SHFT                                                          0x18
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                             0x800000
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                                 0x17
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_BMSK                                                             0x400000
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_SHFT                                                                 0x16
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_BMSK                                                     0x200000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_SHFT                                                         0x15
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_BMSK                                                       0x100000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_SHFT                                                           0x14
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_BMSK                                                          0xfc000
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_SHFT                                                              0xe
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_BMSK                                                           0x3f00
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_SHFT                                                              0x8
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS7_4_BMSK                                                            0xf0
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS7_4_SHFT                                                             0x4
#define HWIO_GCC_GPLL4_MODE_PLL_PLLTEST_BMSK                                                                 0x8
#define HWIO_GCC_GPLL4_MODE_PLL_PLLTEST_SHFT                                                                 0x3
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_BMSK                                                                 0x4
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_SHFT                                                                 0x2
#define HWIO_GCC_GPLL4_MODE_PLL_BYPASSNL_BMSK                                                                0x2
#define HWIO_GCC_GPLL4_MODE_PLL_BYPASSNL_SHFT                                                                0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_BMSK                                                                 0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_SHFT                                                                 0x0

#define HWIO_GCC_GPLL4_L_VAL_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dc4)
#define HWIO_GCC_GPLL4_L_VAL_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dc4)
#define HWIO_GCC_GPLL4_L_VAL_RMSK                                                                         0xffff
#define HWIO_GCC_GPLL4_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, HWIO_GCC_GPLL4_L_VAL_RMSK)
#define HWIO_GCC_GPLL4_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_L_VAL_ADDR,m,v,HWIO_GCC_GPLL4_L_VAL_IN)
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_BMSK                                                                   0xffff
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_SHFT                                                                      0x0

#define HWIO_GCC_GPLL4_ALPHA_VAL_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dc8)
#define HWIO_GCC_GPLL4_ALPHA_VAL_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dc8)
#define HWIO_GCC_GPLL4_ALPHA_VAL_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL4_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR, HWIO_GCC_GPLL4_ALPHA_VAL_RMSK)
#define HWIO_GCC_GPLL4_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_ALPHA_VAL_ADDR,m,v,HWIO_GCC_GPLL4_ALPHA_VAL_IN)
#define HWIO_GCC_GPLL4_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                                                  0xffffffff
#define HWIO_GCC_GPLL4_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                                         0x0

#define HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dcc)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dcc)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_RMSK                                                                     0xff
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR, HWIO_GCC_GPLL4_ALPHA_VAL_U_RMSK)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR, m)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR,v)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_ALPHA_VAL_U_ADDR,m,v,HWIO_GCC_GPLL4_ALPHA_VAL_U_IN)
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                                                     0xff
#define HWIO_GCC_GPLL4_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                                      0x0

#define HWIO_GCC_GPLL4_USER_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dd0)
#define HWIO_GCC_GPLL4_USER_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dd0)
#define HWIO_GCC_GPLL4_USER_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, HWIO_GCC_GPLL4_USER_CTL_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_IN)
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_28_BMSK                                                0xf0000000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_28_SHFT                                                      0x1c
#define HWIO_GCC_GPLL4_USER_CTL_SSC_MODE_CONTROL_BMSK                                                  0x8000000
#define HWIO_GCC_GPLL4_USER_CTL_SSC_MODE_CONTROL_SHFT                                                       0x1b
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS26_25_BMSK                                                 0x6000000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS26_25_SHFT                                                      0x19
#define HWIO_GCC_GPLL4_USER_CTL_ALPHA_EN_BMSK                                                          0x1000000
#define HWIO_GCC_GPLL4_USER_CTL_ALPHA_EN_SHFT                                                               0x18
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS23_22_BMSK                                                  0xc00000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS23_22_SHFT                                                      0x16
#define HWIO_GCC_GPLL4_USER_CTL_VCO_SEL_BMSK                                                            0x300000
#define HWIO_GCC_GPLL4_USER_CTL_VCO_SEL_SHFT                                                                0x14
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS19_15_BMSK                                                   0xf8000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS19_15_SHFT                                                       0xf
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_BMSK                                                        0x7000
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_SHFT                                                           0xc
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_BMSK                                                        0xf00
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_SHFT                                                          0x8
#define HWIO_GCC_GPLL4_USER_CTL_OUTPUT_INV_BMSK                                                             0x80
#define HWIO_GCC_GPLL4_USER_CTL_OUTPUT_INV_SHFT                                                              0x7
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_BMSK                                                        0x60
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_SHFT                                                         0x5
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_TEST_BMSK                                                         0x10
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_TEST_SHFT                                                          0x4
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_EARLY_BMSK                                                         0x8
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_EARLY_SHFT                                                         0x3
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX2_BMSK                                                          0x4
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX2_SHFT                                                          0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX_BMSK                                                           0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_AUX_SHFT                                                           0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_MAIN_BMSK                                                          0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_LV_MAIN_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_USER_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dd4)
#define HWIO_GCC_GPLL4_USER_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dd4)
#define HWIO_GCC_GPLL4_USER_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, HWIO_GCC_GPLL4_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_U_IN)
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS31_12_BMSK                                              0xfffff000
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS31_12_SHFT                                                     0xc
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                              0x800
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                                0xb
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_BMSK                                                     0x700
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_SHFT                                                       0x8
#define HWIO_GCC_GPLL4_USER_CTL_U_DSM_BMSK                                                                  0x80
#define HWIO_GCC_GPLL4_USER_CTL_U_DSM_SHFT                                                                   0x7
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_BMSK                                                          0x40
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_SHFT                                                           0x6
#define HWIO_GCC_GPLL4_USER_CTL_U_TARGET_CTL_BMSK                                                           0x38
#define HWIO_GCC_GPLL4_USER_CTL_U_TARGET_CTL_SHFT                                                            0x3
#define HWIO_GCC_GPLL4_USER_CTL_U_LOCK_DET_BMSK                                                              0x4
#define HWIO_GCC_GPLL4_USER_CTL_U_LOCK_DET_SHFT                                                              0x2
#define HWIO_GCC_GPLL4_USER_CTL_U_FREEZE_PLL_BMSK                                                            0x2
#define HWIO_GCC_GPLL4_USER_CTL_U_FREEZE_PLL_SHFT                                                            0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_TOGGLE_DET_BMSK                                                            0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_TOGGLE_DET_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_CONFIG_CTL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001dd8)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001dd8)
#define HWIO_GCC_GPLL4_CONFIG_CTL_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL4_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, HWIO_GCC_GPLL4_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL4_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL4_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL4_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                                        0x80000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                                              0x1f
#define HWIO_GCC_GPLL4_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                                             0x40000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                                                   0x1e
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                                        0x3c000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                                              0x1a
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                                            0x3800000
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                                                 0x17
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                                                0x700000
#define HWIO_GCC_GPLL4_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                                                    0x14
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                                                0xff000
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                                                    0xc
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                                                0xf00
#define HWIO_GCC_GPLL4_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                                                  0x8
#define HWIO_GCC_GPLL4_CONFIG_CTL_RESERVE_BITS7_6_BMSK                                                      0xc0
#define HWIO_GCC_GPLL4_CONFIG_CTL_RESERVE_BITS7_6_SHFT                                                       0x6
#define HWIO_GCC_GPLL4_CONFIG_CTL_REF_CYCLE_BMSK                                                            0x30
#define HWIO_GCC_GPLL4_CONFIG_CTL_REF_CYCLE_SHFT                                                             0x4
#define HWIO_GCC_GPLL4_CONFIG_CTL_KFN_BMSK                                                                   0xf
#define HWIO_GCC_GPLL4_CONFIG_CTL_KFN_SHFT                                                                   0x0

#define HWIO_GCC_GPLL4_TEST_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ddc)
#define HWIO_GCC_GPLL4_TEST_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ddc)
#define HWIO_GCC_GPLL4_TEST_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, HWIO_GCC_GPLL4_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_BIAS_GEN_TRIM_BMSK                                                    0xe0000000
#define HWIO_GCC_GPLL4_TEST_CTL_BIAS_GEN_TRIM_SHFT                                                          0x1d
#define HWIO_GCC_GPLL4_TEST_CTL_DCO_BMSK                                                              0x10000000
#define HWIO_GCC_GPLL4_TEST_CTL_DCO_SHFT                                                                    0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALB_BMSK                                                      0xc000000
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALB_SHFT                                                           0x1a
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                                             0x2000000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                                                  0x19
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_BMSK                                                          0x1f00000
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_SHFT                                                               0x14
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                                   0x80000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                      0x13
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_BMSK                                                          0x7e000
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_SHFT                                                              0xd
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_BMSK                                                      0x1000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_SHFT                                                         0xc
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_BMSK                                                          0x800
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_SHFT                                                            0xb
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_SEL_BMSK                                                             0x700
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_SEL_SHFT                                                               0x8
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_EN_BMSK                                                               0x80
#define HWIO_GCC_GPLL4_TEST_CTL_DTEST_EN_SHFT                                                                0x7
#define HWIO_GCC_GPLL4_TEST_CTL_BYP_TESTAMP_BMSK                                                            0x40
#define HWIO_GCC_GPLL4_TEST_CTL_BYP_TESTAMP_SHFT                                                             0x6
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_SEL_BMSK                                                             0x30
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_SEL_SHFT                                                              0x4
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_SEL_BMSK                                                              0xc
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_SEL_SHFT                                                              0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_BMSK                                                               0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_SHFT                                                               0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_BMSK                                                               0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_SHFT                                                               0x0

#define HWIO_GCC_GPLL4_TEST_CTL_U_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001de0)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001de0)
#define HWIO_GCC_GPLL4_TEST_CTL_U_RMSK                                                                0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, HWIO_GCC_GPLL4_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_U_RESERVE_BITS31_14_BMSK                                              0xffffc000
#define HWIO_GCC_GPLL4_TEST_CTL_U_RESERVE_BITS31_14_SHFT                                                     0xe
#define HWIO_GCC_GPLL4_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                                              0x2000
#define HWIO_GCC_GPLL4_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                                                 0xd
#define HWIO_GCC_GPLL4_TEST_CTL_U_DTEST_MODE_SEL_BMSK                                                     0x1800
#define HWIO_GCC_GPLL4_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                                        0xb
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                         0x600
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                           0x9
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_EN_BMSK                                                              0x100
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_EN_SHFT                                                                0x8
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_BMSK                                                            0xe0
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_SHFT                                                             0x5
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_BMSK                                                            0x10
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_SHFT                                                             0x4
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                          0x8
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                          0x3
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                      0x6
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                      0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_GPLL4_STATUS_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001de4)
#define HWIO_GCC_GPLL4_STATUS_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001de4)
#define HWIO_GCC_GPLL4_STATUS_RMSK                                                                    0xffffffff
#define HWIO_GCC_GPLL4_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, HWIO_GCC_GPLL4_STATUS_RMSK)
#define HWIO_GCC_GPLL4_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, m)
#define HWIO_GCC_GPLL4_STATUS_STATUS_31_0_BMSK                                                        0xffffffff
#define HWIO_GCC_GPLL4_STATUS_STATUS_31_0_SHFT                                                               0x0

#define HWIO_GCC_GPLL4_FREQ_CTL_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001de8)
#define HWIO_GCC_GPLL4_FREQ_CTL_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001de8)
#define HWIO_GCC_GPLL4_FREQ_CTL_RMSK                                                                  0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, HWIO_GCC_GPLL4_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL4_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL4_FREQ_CTL_IN)
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                               0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                      0x0

#define HWIO_GCC_DCD_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c00)
#define HWIO_GCC_DCD_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c00)
#define HWIO_GCC_DCD_BCR_RMSK                                                                                0x1
#define HWIO_GCC_DCD_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, HWIO_GCC_DCD_BCR_RMSK)
#define HWIO_GCC_DCD_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_BCR_ADDR, m)
#define HWIO_GCC_DCD_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_BCR_ADDR,v)
#define HWIO_GCC_DCD_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_BCR_ADDR,m,v,HWIO_GCC_DCD_BCR_IN)
#define HWIO_GCC_DCD_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_DCD_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_DCD_XO_CBCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c04)
#define HWIO_GCC_DCD_XO_CBCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c04)
#define HWIO_GCC_DCD_XO_CBCR_RMSK                                                                     0x80000001
#define HWIO_GCC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, HWIO_GCC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_DCD_XO_CBCR_IN)
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_BMSK                                                             0x80000000
#define HWIO_GCC_DCD_XO_CBCR_CLK_OFF_SHFT                                                                   0x1f
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                                 0x1
#define HWIO_GCC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                                 0x0

#define HWIO_GCC_SNOC_DCD_CONFIG_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c08)
#define HWIO_GCC_SNOC_DCD_CONFIG_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c08)
#define HWIO_GCC_SNOC_DCD_CONFIG_RMSK                                                                 0x80007fff
#define HWIO_GCC_SNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                      0x80000000
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                            0x1f
#define HWIO_GCC_SNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                         0x7fff
#define HWIO_GCC_SNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                            0x0

#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c0c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c0c)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_RMSK                                                         0xffffffff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                               0xfffff000
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                                      0xc
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                                     0xfff
#define HWIO_GCC_SNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                       0x0

#define HWIO_GCC_CNOC_DCD_CONFIG_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c10)
#define HWIO_GCC_CNOC_DCD_CONFIG_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c10)
#define HWIO_GCC_CNOC_DCD_CONFIG_RMSK                                                                 0x80007fff
#define HWIO_GCC_CNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CNOC_DCD_CONFIG_ADDR, HWIO_GCC_CNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_CNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_CNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_CNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_CNOC_DCD_CONFIG_IN)
#define HWIO_GCC_CNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                      0x80000000
#define HWIO_GCC_CNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                            0x1f
#define HWIO_GCC_CNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                         0x7fff
#define HWIO_GCC_CNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                            0x0

#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c14)
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c14)
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_RMSK                                                         0xffffffff
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                               0xfffff000
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                                      0xc
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                                     0xfff
#define HWIO_GCC_CNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                       0x0

#define HWIO_GCC_PNOC_DCD_CONFIG_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c18)
#define HWIO_GCC_PNOC_DCD_CONFIG_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c18)
#define HWIO_GCC_PNOC_DCD_CONFIG_RMSK                                                                 0x80007fff
#define HWIO_GCC_PNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_PNOC_DCD_CONFIG_ADDR, HWIO_GCC_PNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_PNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_PNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_PNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_PNOC_DCD_CONFIG_IN)
#define HWIO_GCC_PNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                      0x80000000
#define HWIO_GCC_PNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                            0x1f
#define HWIO_GCC_PNOC_DCD_CONFIG_ALLOWED_DIV_BMSK                                                         0x7fff
#define HWIO_GCC_PNOC_DCD_CONFIG_ALLOWED_DIV_SHFT                                                            0x0

#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001c1c)
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001c1c)
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_RMSK                                                         0xffffffff
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_IN          \
        in_dword_masked(HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_ADDR, HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_RMSK)
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_ADDR, m)
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_ADDR,v)
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_ADDR,m,v,HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_IN)
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_BMSK                                               0xfffff000
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_FIRST_CNT_SHFT                                                      0xc
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_BMSK                                                     0xfff
#define HWIO_GCC_PNOC_DCD_HYSTERESIS_CNT_NEXT_CNT_SHFT                                                       0x0

#define HWIO_GCC_PCIE_0_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ac0)
#define HWIO_GCC_PCIE_0_BCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ac0)
#define HWIO_GCC_PCIE_0_BCR_RMSK                                                                             0x1
#define HWIO_GCC_PCIE_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, HWIO_GCC_PCIE_0_BCR_RMSK)
#define HWIO_GCC_PCIE_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_BCR_IN)
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_PCIE_0_GDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ac4)
#define HWIO_GCC_PCIE_0_GDSCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ac4)
#define HWIO_GCC_PCIE_0_GDSCR_RMSK                                                                    0xf8ffffff
#define HWIO_GCC_PCIE_0_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSCR_ADDR, HWIO_GCC_PCIE_0_GDSCR_RMSK)
#define HWIO_GCC_PCIE_0_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_0_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_0_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_0_GDSCR_IN)
#define HWIO_GCC_PCIE_0_GDSCR_PWR_ON_BMSK                                                             0x80000000
#define HWIO_GCC_PCIE_0_GDSCR_PWR_ON_SHFT                                                                   0x1f
#define HWIO_GCC_PCIE_0_GDSCR_GDSC_STATE_BMSK                                                         0x78000000
#define HWIO_GCC_PCIE_0_GDSCR_GDSC_STATE_SHFT                                                               0x1b
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_WAIT_BMSK                                                         0xf00000
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_WAIT_SHFT                                                             0x14
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_WAIT_BMSK                                                           0xf0000
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_WAIT_SHFT                                                              0x10
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DIS_WAIT_BMSK                                                           0xf000
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DIS_WAIT_SHFT                                                              0xc
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_FF_ENABLE_BMSK                                                        0x800
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_FF_ENABLE_SHFT                                                          0xb
#define HWIO_GCC_PCIE_0_GDSCR_RESTORE_BMSK                                                                 0x400
#define HWIO_GCC_PCIE_0_GDSCR_RESTORE_SHFT                                                                   0xa
#define HWIO_GCC_PCIE_0_GDSCR_SAVE_BMSK                                                                    0x200
#define HWIO_GCC_PCIE_0_GDSCR_SAVE_SHFT                                                                      0x9
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_BMSK                                                                  0x100
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_SHFT                                                                    0x8
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_BMSK                                                                  0x80
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_SHFT                                                                   0x7
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_BMSK                                                                   0x40
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_SHFT                                                                    0x6
#define HWIO_GCC_PCIE_0_GDSCR_CLAMP_IO_BMSK                                                                 0x20
#define HWIO_GCC_PCIE_0_GDSCR_CLAMP_IO_SHFT                                                                  0x5
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DISABLE_BMSK                                                              0x10
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DISABLE_SHFT                                                               0x4
#define HWIO_GCC_PCIE_0_GDSCR_PD_ARES_BMSK                                                                   0x8
#define HWIO_GCC_PCIE_0_GDSCR_PD_ARES_SHFT                                                                   0x3
#define HWIO_GCC_PCIE_0_GDSCR_SW_OVERRIDE_BMSK                                                               0x4
#define HWIO_GCC_PCIE_0_GDSCR_SW_OVERRIDE_SHFT                                                               0x2
#define HWIO_GCC_PCIE_0_GDSCR_HW_CONTROL_BMSK                                                                0x2
#define HWIO_GCC_PCIE_0_GDSCR_HW_CONTROL_SHFT                                                                0x1
#define HWIO_GCC_PCIE_0_GDSCR_SW_COLLAPSE_BMSK                                                               0x1
#define HWIO_GCC_PCIE_0_GDSCR_SW_COLLAPSE_SHFT                                                               0x0

#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ac8)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ac8)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK                                                             0xf000fff3
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001acc)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001acc)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ad0)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ad0)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK                                                             0xf0008003
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                       0x2
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                       0x1
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_0_AUX_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ad4)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ad4)
#define HWIO_GCC_PCIE_0_AUX_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_PCIE_0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, HWIO_GCC_PCIE_0_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ad8)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ad8)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK                                                                0x80007ff1
#define HWIO_GCC_PCIE_0_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001adc)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001adc)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR, HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_PCIE_0_PIPE_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ae0)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ae0)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR, HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_PCIE_0_PIPE_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b00)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b00)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_0_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_PCIE_0_AUX_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b04)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b04)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_0_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_PCIE_0_AUX_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_PCIE_0_AUX_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b08)
#define HWIO_GCC_PCIE_0_AUX_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b08)
#define HWIO_GCC_PCIE_0_AUX_M_RMSK                                                                        0xffff
#define HWIO_GCC_PCIE_0_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_M_ADDR, HWIO_GCC_PCIE_0_AUX_M_RMSK)
#define HWIO_GCC_PCIE_0_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_M_IN)
#define HWIO_GCC_PCIE_0_AUX_M_M_BMSK                                                                      0xffff
#define HWIO_GCC_PCIE_0_AUX_M_M_SHFT                                                                         0x0

#define HWIO_GCC_PCIE_0_AUX_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b0c)
#define HWIO_GCC_PCIE_0_AUX_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b0c)
#define HWIO_GCC_PCIE_0_AUX_N_RMSK                                                                        0xffff
#define HWIO_GCC_PCIE_0_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_N_ADDR, HWIO_GCC_PCIE_0_AUX_N_RMSK)
#define HWIO_GCC_PCIE_0_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_N_IN)
#define HWIO_GCC_PCIE_0_AUX_N_NOT_N_MINUS_M_BMSK                                                          0xffff
#define HWIO_GCC_PCIE_0_AUX_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_PCIE_0_AUX_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b10)
#define HWIO_GCC_PCIE_0_AUX_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b10)
#define HWIO_GCC_PCIE_0_AUX_D_RMSK                                                                        0xffff
#define HWIO_GCC_PCIE_0_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_D_ADDR, HWIO_GCC_PCIE_0_AUX_D_RMSK)
#define HWIO_GCC_PCIE_0_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_D_IN)
#define HWIO_GCC_PCIE_0_AUX_D_NOT_2D_BMSK                                                                 0xffff
#define HWIO_GCC_PCIE_0_AUX_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b14)
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b14)
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_RMSK                                                                     0x1
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_0_PHY_BCR_ADDR, HWIO_GCC_PCIE_PHY_0_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_0_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_0_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_0_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_0_PHY_BCR_IN)
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_PCIE_PHY_0_PHY_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_PCIE_PHY_0_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b18)
#define HWIO_GCC_PCIE_PHY_0_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b18)
#define HWIO_GCC_PCIE_PHY_0_BCR_RMSK                                                                         0x1
#define HWIO_GCC_PCIE_PHY_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_0_BCR_ADDR, HWIO_GCC_PCIE_PHY_0_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_0_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_0_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_0_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_0_BCR_IN)
#define HWIO_GCC_PCIE_PHY_0_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_PCIE_PHY_0_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_PCIE_1_BCR_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b40)
#define HWIO_GCC_PCIE_1_BCR_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b40)
#define HWIO_GCC_PCIE_1_BCR_RMSK                                                                             0x1
#define HWIO_GCC_PCIE_1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_BCR_ADDR, HWIO_GCC_PCIE_1_BCR_RMSK)
#define HWIO_GCC_PCIE_1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_BCR_ADDR, m)
#define HWIO_GCC_PCIE_1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_BCR_ADDR,v)
#define HWIO_GCC_PCIE_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_BCR_ADDR,m,v,HWIO_GCC_PCIE_1_BCR_IN)
#define HWIO_GCC_PCIE_1_BCR_BLK_ARES_BMSK                                                                    0x1
#define HWIO_GCC_PCIE_1_BCR_BLK_ARES_SHFT                                                                    0x0

#define HWIO_GCC_PCIE_1_GDSCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b44)
#define HWIO_GCC_PCIE_1_GDSCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b44)
#define HWIO_GCC_PCIE_1_GDSCR_RMSK                                                                    0xf8ffffff
#define HWIO_GCC_PCIE_1_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_GDSCR_ADDR, HWIO_GCC_PCIE_1_GDSCR_RMSK)
#define HWIO_GCC_PCIE_1_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_1_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_1_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_1_GDSCR_IN)
#define HWIO_GCC_PCIE_1_GDSCR_PWR_ON_BMSK                                                             0x80000000
#define HWIO_GCC_PCIE_1_GDSCR_PWR_ON_SHFT                                                                   0x1f
#define HWIO_GCC_PCIE_1_GDSCR_GDSC_STATE_BMSK                                                         0x78000000
#define HWIO_GCC_PCIE_1_GDSCR_GDSC_STATE_SHFT                                                               0x1b
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_WAIT_BMSK                                                         0xf00000
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_WAIT_SHFT                                                             0x14
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_WAIT_BMSK                                                           0xf0000
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_WAIT_SHFT                                                              0x10
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DIS_WAIT_BMSK                                                           0xf000
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DIS_WAIT_SHFT                                                              0xc
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_FF_ENABLE_BMSK                                                        0x800
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_FF_ENABLE_SHFT                                                          0xb
#define HWIO_GCC_PCIE_1_GDSCR_RESTORE_BMSK                                                                 0x400
#define HWIO_GCC_PCIE_1_GDSCR_RESTORE_SHFT                                                                   0xa
#define HWIO_GCC_PCIE_1_GDSCR_SAVE_BMSK                                                                    0x200
#define HWIO_GCC_PCIE_1_GDSCR_SAVE_SHFT                                                                      0x9
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_BMSK                                                                  0x100
#define HWIO_GCC_PCIE_1_GDSCR_RETAIN_SHFT                                                                    0x8
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_BMSK                                                                  0x80
#define HWIO_GCC_PCIE_1_GDSCR_EN_REST_SHFT                                                                   0x7
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_BMSK                                                                   0x40
#define HWIO_GCC_PCIE_1_GDSCR_EN_FEW_SHFT                                                                    0x6
#define HWIO_GCC_PCIE_1_GDSCR_CLAMP_IO_BMSK                                                                 0x20
#define HWIO_GCC_PCIE_1_GDSCR_CLAMP_IO_SHFT                                                                  0x5
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DISABLE_BMSK                                                              0x10
#define HWIO_GCC_PCIE_1_GDSCR_CLK_DISABLE_SHFT                                                               0x4
#define HWIO_GCC_PCIE_1_GDSCR_PD_ARES_BMSK                                                                   0x8
#define HWIO_GCC_PCIE_1_GDSCR_PD_ARES_SHFT                                                                   0x3
#define HWIO_GCC_PCIE_1_GDSCR_SW_OVERRIDE_BMSK                                                               0x4
#define HWIO_GCC_PCIE_1_GDSCR_SW_OVERRIDE_SHFT                                                               0x2
#define HWIO_GCC_PCIE_1_GDSCR_HW_CONTROL_BMSK                                                                0x2
#define HWIO_GCC_PCIE_1_GDSCR_HW_CONTROL_SHFT                                                                0x1
#define HWIO_GCC_PCIE_1_GDSCR_SW_COLLAPSE_BMSK                                                               0x1
#define HWIO_GCC_PCIE_1_GDSCR_SW_COLLAPSE_SHFT                                                               0x0

#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b48)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b48)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_RMSK                                                             0xf000fff3
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR, HWIO_GCC_PCIE_1_SLV_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_SLV_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_SLV_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_1_SLV_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b4c)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b4c)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR, HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_1_MSTR_AXI_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b50)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b50)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_RMSK                                                             0xf0008003
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_1_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_RESERVE_BIT1_BMSK                                                       0x2
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_RESERVE_BIT1_SHFT                                                       0x1
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PCIE_1_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PCIE_1_AUX_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b54)
#define HWIO_GCC_PCIE_1_AUX_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b54)
#define HWIO_GCC_PCIE_1_AUX_CBCR_RMSK                                                                 0x80000001
#define HWIO_GCC_PCIE_1_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR, HWIO_GCC_PCIE_1_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_PCIE_1_AUX_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b58)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b58)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_RMSK                                                                0x80007ff1
#define HWIO_GCC_PCIE_1_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_1_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_1_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_PCIE_1_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_PCIE_1_PIPE_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_PCIE_1_PIPE_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_PCIE_1_PIPE_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_PCIE_1_PIPE_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_PCIE_1_PIPE_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b5c)
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b5c)
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ADDR, HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_PCIE_1_PIPE_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b60)
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b60)
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_ADDR, HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_PCIE_1_PIPE_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b80)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b80)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_RMSK                                                             0x800000f3
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_1_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_D_BMSK                                                           0x80
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_D_SHFT                                                            0x7
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_M_BMSK                                                           0x40
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_M_SHFT                                                            0x6
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_N_BMSK                                                           0x20
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_N_SHFT                                                            0x5
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                    0x10
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                     0x4
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_EN_BMSK                                                            0x2
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_ROOT_EN_SHFT                                                            0x1
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_UPDATE_BMSK                                                             0x1
#define HWIO_GCC_PCIE_1_AUX_CMD_RCGR_UPDATE_SHFT                                                             0x0

#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b84)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b84)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_RMSK                                                                 0x371f
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_1_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_MODE_BMSK                                                            0x3000
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_MODE_SHFT                                                               0xc
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_SEL_BMSK                                                          0x700
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_SEL_SHFT                                                            0x8
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_DIV_BMSK                                                           0x1f
#define HWIO_GCC_PCIE_1_AUX_CFG_RCGR_SRC_DIV_SHFT                                                            0x0

#define HWIO_GCC_PCIE_1_AUX_M_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b88)
#define HWIO_GCC_PCIE_1_AUX_M_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b88)
#define HWIO_GCC_PCIE_1_AUX_M_RMSK                                                                        0xffff
#define HWIO_GCC_PCIE_1_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_M_ADDR, HWIO_GCC_PCIE_1_AUX_M_RMSK)
#define HWIO_GCC_PCIE_1_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_M_IN)
#define HWIO_GCC_PCIE_1_AUX_M_M_BMSK                                                                      0xffff
#define HWIO_GCC_PCIE_1_AUX_M_M_SHFT                                                                         0x0

#define HWIO_GCC_PCIE_1_AUX_N_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b8c)
#define HWIO_GCC_PCIE_1_AUX_N_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b8c)
#define HWIO_GCC_PCIE_1_AUX_N_RMSK                                                                        0xffff
#define HWIO_GCC_PCIE_1_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_N_ADDR, HWIO_GCC_PCIE_1_AUX_N_RMSK)
#define HWIO_GCC_PCIE_1_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_N_IN)
#define HWIO_GCC_PCIE_1_AUX_N_NOT_N_MINUS_M_BMSK                                                          0xffff
#define HWIO_GCC_PCIE_1_AUX_N_NOT_N_MINUS_M_SHFT                                                             0x0

#define HWIO_GCC_PCIE_1_AUX_D_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b90)
#define HWIO_GCC_PCIE_1_AUX_D_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b90)
#define HWIO_GCC_PCIE_1_AUX_D_RMSK                                                                        0xffff
#define HWIO_GCC_PCIE_1_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_D_ADDR, HWIO_GCC_PCIE_1_AUX_D_RMSK)
#define HWIO_GCC_PCIE_1_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_1_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_1_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_1_AUX_D_IN)
#define HWIO_GCC_PCIE_1_AUX_D_NOT_2D_BMSK                                                                 0xffff
#define HWIO_GCC_PCIE_1_AUX_D_NOT_2D_SHFT                                                                    0x0

#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b94)
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b94)
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_RMSK                                                                     0x1
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_1_PHY_BCR_ADDR, HWIO_GCC_PCIE_PHY_1_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_1_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_1_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_1_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_1_PHY_BCR_IN)
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_PCIE_PHY_1_PHY_BCR_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_PCIE_PHY_1_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001b98)
#define HWIO_GCC_PCIE_PHY_1_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001b98)
#define HWIO_GCC_PCIE_PHY_1_BCR_RMSK                                                                         0x1
#define HWIO_GCC_PCIE_PHY_1_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_1_BCR_ADDR, HWIO_GCC_PCIE_PHY_1_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_1_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_1_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_1_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_1_BCR_IN)
#define HWIO_GCC_PCIE_PHY_1_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_PCIE_PHY_1_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001190)
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001190)
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_BIMC_DDR_CPLL_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001194)
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001194)
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_BIMC_DDR_CPLL_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_BIMC_DDR_CH0_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000011a8)
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011a8)
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CH0_CBCR_ADDR, HWIO_GCC_BIMC_DDR_CH0_CBCR_RMSK)
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CH0_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CH0_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CH0_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CH0_CBCR_IN)
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_DDR_CH0_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_DDR_CH1_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x000011ac)
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011ac)
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_RMSK                                                               0x80007ff1
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CH1_CBCR_ADDR, HWIO_GCC_BIMC_DDR_CH1_CBCR_RMSK)
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CH1_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CH1_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CH1_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CH1_CBCR_IN)
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_DDR_CH1_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_GFX_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x000011b0)
#define HWIO_GCC_BIMC_GFX_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011b0)
#define HWIO_GCC_BIMC_GFX_CBCR_RMSK                                                                   0x80000001
#define HWIO_GCC_BIMC_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GFX_CBCR_ADDR, HWIO_GCC_BIMC_GFX_CBCR_RMSK)
#define HWIO_GCC_BIMC_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GFX_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GFX_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GFX_CBCR_ADDR,m,v,HWIO_GCC_BIMC_GFX_CBCR_IN)
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_BIMC_DDR_CH_MISC_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x000011b4)
#define HWIO_GCC_BIMC_DDR_CH_MISC_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x000011b4)
#define HWIO_GCC_BIMC_DDR_CH_MISC_RMSK                                                                       0x3
#define HWIO_GCC_BIMC_DDR_CH_MISC_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CH_MISC_ADDR, HWIO_GCC_BIMC_DDR_CH_MISC_RMSK)
#define HWIO_GCC_BIMC_DDR_CH_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CH_MISC_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CH_MISC_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CH_MISC_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CH_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CH_MISC_ADDR,m,v,HWIO_GCC_BIMC_DDR_CH_MISC_IN)
#define HWIO_GCC_BIMC_DDR_CH_MISC_BIMC_DDR_CH1_ARES_BMSK                                                     0x2
#define HWIO_GCC_BIMC_DDR_CH_MISC_BIMC_DDR_CH1_ARES_SHFT                                                     0x1
#define HWIO_GCC_BIMC_DDR_CH_MISC_BIMC_DDR_CH0_ARES_BMSK                                                     0x1
#define HWIO_GCC_BIMC_DDR_CH_MISC_BIMC_DDR_CH0_ARES_SHFT                                                     0x0

#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e40)
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e40)
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_USER_CTL_ADDR, HWIO_GCC_CH0_CSD_RX0_USER_CTL_RMSK)
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_USER_CTL_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH0_CSD_RX0_USER_CTL_ADDR,v)
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH0_CSD_RX0_USER_CTL_ADDR,m,v,HWIO_GCC_CH0_CSD_RX0_USER_CTL_IN)
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_TERM_CNTRL_BMSK                                                       0x80
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_TERM_CNTRL_SHFT                                                        0x7
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_CLK_VALID_DETECT_CNTR_BMSK                                            0x60
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_CLK_VALID_DETECT_CNTR_SHFT                                             0x5
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_CLK_VALID_BYPASS_BMSK                                                 0x10
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_CLK_VALID_BYPASS_SHFT                                                  0x4
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_RESERVE_BITS3_0_BMSK                                                   0xf
#define HWIO_GCC_CH0_CSD_RX0_USER_CTL_RESERVE_BITS3_0_SHFT                                                   0x0

#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e44)
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e44)
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_RMSK                                                                0xff
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_ADDR, HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_RMSK)
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_IN)
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_RESERVE_BITS7_0_BMSK                                                0xff
#define HWIO_GCC_CH0_CSD_RX0_CONFIG_CTL_RESERVE_BITS7_0_SHFT                                                 0x0

#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e48)
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e48)
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_TEST_CTL_ADDR, HWIO_GCC_CH0_CSD_RX0_TEST_CTL_RMSK)
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_TEST_CTL_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH0_CSD_RX0_TEST_CTL_ADDR,v)
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH0_CSD_RX0_TEST_CTL_ADDR,m,v,HWIO_GCC_CH0_CSD_RX0_TEST_CTL_IN)
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_DTEST_OUTPUT_CNTRL_BMSK                                               0x80
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_DTEST_OUTPUT_CNTRL_SHFT                                                0x7
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_RESERVE_BITS6_0_BMSK                                                  0x7f
#define HWIO_GCC_CH0_CSD_RX0_TEST_CTL_RESERVE_BITS6_0_SHFT                                                   0x0

#define HWIO_GCC_CH0_CSD_RX0_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e4c)
#define HWIO_GCC_CH0_CSD_RX0_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e4c)
#define HWIO_GCC_CH0_CSD_RX0_STATUS_RMSK                                                                    0xff
#define HWIO_GCC_CH0_CSD_RX0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_STATUS_ADDR, HWIO_GCC_CH0_CSD_RX0_STATUS_RMSK)
#define HWIO_GCC_CH0_CSD_RX0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX0_STATUS_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX0_STATUS_RESERVE_BITS7_0_BMSK                                                    0xff
#define HWIO_GCC_CH0_CSD_RX0_STATUS_RESERVE_BITS7_0_SHFT                                                     0x0

#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e50)
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e50)
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_USER_CTL_ADDR, HWIO_GCC_CH0_CSD_RX1_USER_CTL_RMSK)
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_USER_CTL_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH0_CSD_RX1_USER_CTL_ADDR,v)
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH0_CSD_RX1_USER_CTL_ADDR,m,v,HWIO_GCC_CH0_CSD_RX1_USER_CTL_IN)
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_TERM_CNTRL_BMSK                                                       0x80
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_TERM_CNTRL_SHFT                                                        0x7
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_CLK_VALID_DETECT_CNTR_BMSK                                            0x60
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_CLK_VALID_DETECT_CNTR_SHFT                                             0x5
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_CLK_VALID_BYPASS_BMSK                                                 0x10
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_CLK_VALID_BYPASS_SHFT                                                  0x4
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_RESERVE_BITS3_0_BMSK                                                   0xf
#define HWIO_GCC_CH0_CSD_RX1_USER_CTL_RESERVE_BITS3_0_SHFT                                                   0x0

#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e54)
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e54)
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_RMSK                                                                0xff
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_ADDR, HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_RMSK)
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_IN)
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_RESERVE_BITS7_0_BMSK                                                0xff
#define HWIO_GCC_CH0_CSD_RX1_CONFIG_CTL_RESERVE_BITS7_0_SHFT                                                 0x0

#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e58)
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e58)
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_TEST_CTL_ADDR, HWIO_GCC_CH0_CSD_RX1_TEST_CTL_RMSK)
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_TEST_CTL_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH0_CSD_RX1_TEST_CTL_ADDR,v)
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH0_CSD_RX1_TEST_CTL_ADDR,m,v,HWIO_GCC_CH0_CSD_RX1_TEST_CTL_IN)
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_DTEST_OUTPUT_CNTRL_BMSK                                               0x80
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_DTEST_OUTPUT_CNTRL_SHFT                                                0x7
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_RESERVE_BITS6_0_BMSK                                                  0x7f
#define HWIO_GCC_CH0_CSD_RX1_TEST_CTL_RESERVE_BITS6_0_SHFT                                                   0x0

#define HWIO_GCC_CH0_CSD_RX1_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e5c)
#define HWIO_GCC_CH0_CSD_RX1_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e5c)
#define HWIO_GCC_CH0_CSD_RX1_STATUS_RMSK                                                                    0xff
#define HWIO_GCC_CH0_CSD_RX1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_STATUS_ADDR, HWIO_GCC_CH0_CSD_RX1_STATUS_RMSK)
#define HWIO_GCC_CH0_CSD_RX1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CH0_CSD_RX1_STATUS_ADDR, m)
#define HWIO_GCC_CH0_CSD_RX1_STATUS_RESERVE_BITS7_0_BMSK                                                    0xff
#define HWIO_GCC_CH0_CSD_RX1_STATUS_RESERVE_BITS7_0_SHFT                                                     0x0

#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e60)
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e60)
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_USER_CTL_ADDR, HWIO_GCC_CH1_CSD_RX0_USER_CTL_RMSK)
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_USER_CTL_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH1_CSD_RX0_USER_CTL_ADDR,v)
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH1_CSD_RX0_USER_CTL_ADDR,m,v,HWIO_GCC_CH1_CSD_RX0_USER_CTL_IN)
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_TERM_CNTRL_BMSK                                                       0x80
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_TERM_CNTRL_SHFT                                                        0x7
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_CLK_VALID_DETECT_CNTR_BMSK                                            0x60
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_CLK_VALID_DETECT_CNTR_SHFT                                             0x5
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_CLK_VALID_BYPASS_BMSK                                                 0x10
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_CLK_VALID_BYPASS_SHFT                                                  0x4
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_RESERVE_BITS3_0_BMSK                                                   0xf
#define HWIO_GCC_CH1_CSD_RX0_USER_CTL_RESERVE_BITS3_0_SHFT                                                   0x0

#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e64)
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e64)
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_RMSK                                                                0xff
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_ADDR, HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_RMSK)
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_IN)
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_RESERVE_BITS7_0_BMSK                                                0xff
#define HWIO_GCC_CH1_CSD_RX0_CONFIG_CTL_RESERVE_BITS7_0_SHFT                                                 0x0

#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e68)
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e68)
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_TEST_CTL_ADDR, HWIO_GCC_CH1_CSD_RX0_TEST_CTL_RMSK)
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_TEST_CTL_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH1_CSD_RX0_TEST_CTL_ADDR,v)
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH1_CSD_RX0_TEST_CTL_ADDR,m,v,HWIO_GCC_CH1_CSD_RX0_TEST_CTL_IN)
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_DTEST_OUTPUT_CNTRL_BMSK                                               0x80
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_DTEST_OUTPUT_CNTRL_SHFT                                                0x7
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_RESERVE_BITS6_0_BMSK                                                  0x7f
#define HWIO_GCC_CH1_CSD_RX0_TEST_CTL_RESERVE_BITS6_0_SHFT                                                   0x0

#define HWIO_GCC_CH1_CSD_RX0_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e6c)
#define HWIO_GCC_CH1_CSD_RX0_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e6c)
#define HWIO_GCC_CH1_CSD_RX0_STATUS_RMSK                                                                    0xff
#define HWIO_GCC_CH1_CSD_RX0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_STATUS_ADDR, HWIO_GCC_CH1_CSD_RX0_STATUS_RMSK)
#define HWIO_GCC_CH1_CSD_RX0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX0_STATUS_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX0_STATUS_RESERVE_BITS7_0_BMSK                                                    0xff
#define HWIO_GCC_CH1_CSD_RX0_STATUS_RESERVE_BITS7_0_SHFT                                                     0x0

#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e70)
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e70)
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_USER_CTL_ADDR, HWIO_GCC_CH1_CSD_RX1_USER_CTL_RMSK)
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_USER_CTL_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH1_CSD_RX1_USER_CTL_ADDR,v)
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH1_CSD_RX1_USER_CTL_ADDR,m,v,HWIO_GCC_CH1_CSD_RX1_USER_CTL_IN)
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_TERM_CNTRL_BMSK                                                       0x80
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_TERM_CNTRL_SHFT                                                        0x7
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_CLK_VALID_DETECT_CNTR_BMSK                                            0x60
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_CLK_VALID_DETECT_CNTR_SHFT                                             0x5
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_CLK_VALID_BYPASS_BMSK                                                 0x10
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_CLK_VALID_BYPASS_SHFT                                                  0x4
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_RESERVE_BITS3_0_BMSK                                                   0xf
#define HWIO_GCC_CH1_CSD_RX1_USER_CTL_RESERVE_BITS3_0_SHFT                                                   0x0

#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e74)
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e74)
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_RMSK                                                                0xff
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_ADDR, HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_RMSK)
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_IN)
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_RESERVE_BITS7_0_BMSK                                                0xff
#define HWIO_GCC_CH1_CSD_RX1_CONFIG_CTL_RESERVE_BITS7_0_SHFT                                                 0x0

#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e78)
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e78)
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_RMSK                                                                  0xff
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_TEST_CTL_ADDR, HWIO_GCC_CH1_CSD_RX1_TEST_CTL_RMSK)
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_TEST_CTL_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CH1_CSD_RX1_TEST_CTL_ADDR,v)
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CH1_CSD_RX1_TEST_CTL_ADDR,m,v,HWIO_GCC_CH1_CSD_RX1_TEST_CTL_IN)
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_DTEST_OUTPUT_CNTRL_BMSK                                               0x80
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_DTEST_OUTPUT_CNTRL_SHFT                                                0x7
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_RESERVE_BITS6_0_BMSK                                                  0x7f
#define HWIO_GCC_CH1_CSD_RX1_TEST_CTL_RESERVE_BITS6_0_SHFT                                                   0x0

#define HWIO_GCC_CH1_CSD_RX1_STATUS_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e7c)
#define HWIO_GCC_CH1_CSD_RX1_STATUS_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e7c)
#define HWIO_GCC_CH1_CSD_RX1_STATUS_RMSK                                                                    0xff
#define HWIO_GCC_CH1_CSD_RX1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_STATUS_ADDR, HWIO_GCC_CH1_CSD_RX1_STATUS_RMSK)
#define HWIO_GCC_CH1_CSD_RX1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CH1_CSD_RX1_STATUS_ADDR, m)
#define HWIO_GCC_CH1_CSD_RX1_STATUS_RESERVE_BITS7_0_BMSK                                                    0xff
#define HWIO_GCC_CH1_CSD_RX1_STATUS_RESERVE_BITS7_0_SHFT                                                     0x0

#define HWIO_GCC_OBT_ODT_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cc0)
#define HWIO_GCC_OBT_ODT_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cc0)
#define HWIO_GCC_OBT_ODT_BCR_RMSK                                                                            0x1
#define HWIO_GCC_OBT_ODT_BCR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_BCR_ADDR, HWIO_GCC_OBT_ODT_BCR_RMSK)
#define HWIO_GCC_OBT_ODT_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_BCR_ADDR, m)
#define HWIO_GCC_OBT_ODT_BCR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_BCR_ADDR,v)
#define HWIO_GCC_OBT_ODT_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_BCR_ADDR,m,v,HWIO_GCC_OBT_ODT_BCR_IN)
#define HWIO_GCC_OBT_ODT_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_OBT_ODT_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_OBT_ODT_CFG_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cc4)
#define HWIO_GCC_OBT_ODT_CFG_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cc4)
#define HWIO_GCC_OBT_ODT_CFG_RMSK                                                                           0x3f
#define HWIO_GCC_OBT_ODT_CFG_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_ADDR, HWIO_GCC_OBT_ODT_CFG_RMSK)
#define HWIO_GCC_OBT_ODT_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_ADDR, m)
#define HWIO_GCC_OBT_ODT_CFG_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CFG_ADDR,v)
#define HWIO_GCC_OBT_ODT_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CFG_ADDR,m,v,HWIO_GCC_OBT_ODT_CFG_IN)
#define HWIO_GCC_OBT_ODT_CFG_OVERWRITE_BMSK                                                                 0x20
#define HWIO_GCC_OBT_ODT_CFG_OVERWRITE_SHFT                                                                  0x5
#define HWIO_GCC_OBT_ODT_CFG_OBT_VAL_BMSK                                                                   0x10
#define HWIO_GCC_OBT_ODT_CFG_OBT_VAL_SHFT                                                                    0x4
#define HWIO_GCC_OBT_ODT_CFG_VTT_VAL_BMSK                                                                    0x8
#define HWIO_GCC_OBT_ODT_CFG_VTT_VAL_SHFT                                                                    0x3
#define HWIO_GCC_OBT_ODT_CFG_VTT_OBT_MODE_BMSK                                                               0x6
#define HWIO_GCC_OBT_ODT_CFG_VTT_OBT_MODE_SHFT                                                               0x1
#define HWIO_GCC_OBT_ODT_CFG_BIMC_OBT_ODT_PWR_MODE_BMSK                                                      0x1
#define HWIO_GCC_OBT_ODT_CFG_BIMC_OBT_ODT_PWR_MODE_SHFT                                                      0x0

#define HWIO_GCC_OBT_EN_TIMER_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cc8)
#define HWIO_GCC_OBT_EN_TIMER_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cc8)
#define HWIO_GCC_OBT_EN_TIMER_RMSK                                                                       0xfffff
#define HWIO_GCC_OBT_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_OBT_EN_TIMER_ADDR, HWIO_GCC_OBT_EN_TIMER_RMSK)
#define HWIO_GCC_OBT_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_EN_TIMER_ADDR, m)
#define HWIO_GCC_OBT_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_OBT_EN_TIMER_ADDR,v)
#define HWIO_GCC_OBT_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_EN_TIMER_ADDR,m,v,HWIO_GCC_OBT_EN_TIMER_IN)
#define HWIO_GCC_OBT_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                        0xfffff
#define HWIO_GCC_OBT_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                            0x0

#define HWIO_GCC_VTT_EN_TIMER_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ccc)
#define HWIO_GCC_VTT_EN_TIMER_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ccc)
#define HWIO_GCC_VTT_EN_TIMER_RMSK                                                                       0xfffff
#define HWIO_GCC_VTT_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_VTT_EN_TIMER_ADDR, HWIO_GCC_VTT_EN_TIMER_RMSK)
#define HWIO_GCC_VTT_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_VTT_EN_TIMER_ADDR, m)
#define HWIO_GCC_VTT_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_VTT_EN_TIMER_ADDR,v)
#define HWIO_GCC_VTT_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VTT_EN_TIMER_ADDR,m,v,HWIO_GCC_VTT_EN_TIMER_IN)
#define HWIO_GCC_VTT_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                        0xfffff
#define HWIO_GCC_VTT_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                            0x0

#define HWIO_GCC_VREF_EN_TIMER_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cd0)
#define HWIO_GCC_VREF_EN_TIMER_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cd0)
#define HWIO_GCC_VREF_EN_TIMER_RMSK                                                                     0x3fffff
#define HWIO_GCC_VREF_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_VREF_EN_TIMER_ADDR, HWIO_GCC_VREF_EN_TIMER_RMSK)
#define HWIO_GCC_VREF_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_VREF_EN_TIMER_ADDR, m)
#define HWIO_GCC_VREF_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_VREF_EN_TIMER_ADDR,v)
#define HWIO_GCC_VREF_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VREF_EN_TIMER_ADDR,m,v,HWIO_GCC_VREF_EN_TIMER_IN)
#define HWIO_GCC_VREF_EN_TIMER_MAX_INDEX_BMSK                                                           0x300000
#define HWIO_GCC_VREF_EN_TIMER_MAX_INDEX_SHFT                                                               0x14
#define HWIO_GCC_VREF_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                       0xfffff
#define HWIO_GCC_VREF_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                           0x0

#define HWIO_GCC_PVC_DATA_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cd4)
#define HWIO_GCC_PVC_DATA_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cd4)
#define HWIO_GCC_PVC_DATA_RMSK                                                                        0xffffffff
#define HWIO_GCC_PVC_DATA_IN          \
        in_dword_masked(HWIO_GCC_PVC_DATA_ADDR, HWIO_GCC_PVC_DATA_RMSK)
#define HWIO_GCC_PVC_DATA_INM(m)      \
        in_dword_masked(HWIO_GCC_PVC_DATA_ADDR, m)
#define HWIO_GCC_PVC_DATA_OUT(v)      \
        out_dword(HWIO_GCC_PVC_DATA_ADDR,v)
#define HWIO_GCC_PVC_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PVC_DATA_ADDR,m,v,HWIO_GCC_PVC_DATA_IN)
#define HWIO_GCC_PVC_DATA_DATA3_BMSK                                                                  0xff000000
#define HWIO_GCC_PVC_DATA_DATA3_SHFT                                                                        0x18
#define HWIO_GCC_PVC_DATA_DATA2_BMSK                                                                    0xff0000
#define HWIO_GCC_PVC_DATA_DATA2_SHFT                                                                        0x10
#define HWIO_GCC_PVC_DATA_DATA1_BMSK                                                                      0xff00
#define HWIO_GCC_PVC_DATA_DATA1_SHFT                                                                         0x8
#define HWIO_GCC_PVC_DATA_DATA0_BMSK                                                                        0xff
#define HWIO_GCC_PVC_DATA_DATA0_SHFT                                                                         0x0

#define HWIO_GCC_OBT_ODT_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cd8)
#define HWIO_GCC_OBT_ODT_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cd8)
#define HWIO_GCC_OBT_ODT_CBCR_RMSK                                                                    0x80000001
#define HWIO_GCC_OBT_ODT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CBCR_ADDR, HWIO_GCC_OBT_ODT_CBCR_RMSK)
#define HWIO_GCC_OBT_ODT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CBCR_ADDR, m)
#define HWIO_GCC_OBT_ODT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CBCR_ADDR,v)
#define HWIO_GCC_OBT_ODT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CBCR_ADDR,m,v,HWIO_GCC_OBT_ODT_CBCR_IN)
#define HWIO_GCC_OBT_ODT_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_OBT_ODT_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_OBT_ODT_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_OBT_ODT_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001cdc)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001cdc)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_RMSK                                                                0x80000013
#define HWIO_GCC_OBT_ODT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR, HWIO_GCC_OBT_ODT_CMD_RCGR_RMSK)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR,m,v,HWIO_GCC_OBT_ODT_CMD_RCGR_IN)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_OBT_ODT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_OBT_ODT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_OBT_ODT_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_OBT_ODT_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001ce0)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001ce0)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_RMSK                                                                     0x71f
#define HWIO_GCC_OBT_ODT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR, HWIO_GCC_OBT_ODT_CFG_RCGR_RMSK)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR,m,v,HWIO_GCC_OBT_ODT_CFG_RCGR_IN)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_CE3_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d00)
#define HWIO_GCC_CE3_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d00)
#define HWIO_GCC_CE3_BCR_RMSK                                                                                0x1
#define HWIO_GCC_CE3_BCR_IN          \
        in_dword_masked(HWIO_GCC_CE3_BCR_ADDR, HWIO_GCC_CE3_BCR_RMSK)
#define HWIO_GCC_CE3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE3_BCR_ADDR, m)
#define HWIO_GCC_CE3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CE3_BCR_ADDR,v)
#define HWIO_GCC_CE3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE3_BCR_ADDR,m,v,HWIO_GCC_CE3_BCR_IN)
#define HWIO_GCC_CE3_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_CE3_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_CE3_CMD_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d10)
#define HWIO_GCC_CE3_CMD_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d10)
#define HWIO_GCC_CE3_CMD_RCGR_RMSK                                                                    0x80000013
#define HWIO_GCC_CE3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE3_CMD_RCGR_ADDR, HWIO_GCC_CE3_CMD_RCGR_RMSK)
#define HWIO_GCC_CE3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CE3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CE3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE3_CMD_RCGR_ADDR,m,v,HWIO_GCC_CE3_CMD_RCGR_IN)
#define HWIO_GCC_CE3_CMD_RCGR_ROOT_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_CE3_CMD_RCGR_ROOT_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_CE3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                           0x10
#define HWIO_GCC_CE3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                            0x4
#define HWIO_GCC_CE3_CMD_RCGR_ROOT_EN_BMSK                                                                   0x2
#define HWIO_GCC_CE3_CMD_RCGR_ROOT_EN_SHFT                                                                   0x1
#define HWIO_GCC_CE3_CMD_RCGR_UPDATE_BMSK                                                                    0x1
#define HWIO_GCC_CE3_CMD_RCGR_UPDATE_SHFT                                                                    0x0

#define HWIO_GCC_CE3_CFG_RCGR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d14)
#define HWIO_GCC_CE3_CFG_RCGR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d14)
#define HWIO_GCC_CE3_CFG_RCGR_RMSK                                                                         0x71f
#define HWIO_GCC_CE3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE3_CFG_RCGR_ADDR, HWIO_GCC_CE3_CFG_RCGR_RMSK)
#define HWIO_GCC_CE3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CE3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CE3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE3_CFG_RCGR_ADDR,m,v,HWIO_GCC_CE3_CFG_RCGR_IN)
#define HWIO_GCC_CE3_CFG_RCGR_SRC_SEL_BMSK                                                                 0x700
#define HWIO_GCC_CE3_CFG_RCGR_SRC_SEL_SHFT                                                                   0x8
#define HWIO_GCC_CE3_CFG_RCGR_SRC_DIV_BMSK                                                                  0x1f
#define HWIO_GCC_CE3_CFG_RCGR_SRC_DIV_SHFT                                                                   0x0

#define HWIO_GCC_CE3_CBCR_ADDR                                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d04)
#define HWIO_GCC_CE3_CBCR_OFFS                                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d04)
#define HWIO_GCC_CE3_CBCR_RMSK                                                                        0x80007ff0
#define HWIO_GCC_CE3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE3_CBCR_ADDR, HWIO_GCC_CE3_CBCR_RMSK)
#define HWIO_GCC_CE3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE3_CBCR_ADDR, m)
#define HWIO_GCC_CE3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE3_CBCR_ADDR,v)
#define HWIO_GCC_CE3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE3_CBCR_ADDR,m,v,HWIO_GCC_CE3_CBCR_IN)
#define HWIO_GCC_CE3_CBCR_CLK_OFF_BMSK                                                                0x80000000
#define HWIO_GCC_CE3_CBCR_CLK_OFF_SHFT                                                                      0x1f
#define HWIO_GCC_CE3_CBCR_FORCE_MEM_CORE_ON_BMSK                                                          0x4000
#define HWIO_GCC_CE3_CBCR_FORCE_MEM_CORE_ON_SHFT                                                             0xe
#define HWIO_GCC_CE3_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                        0x2000
#define HWIO_GCC_CE3_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                           0xd
#define HWIO_GCC_CE3_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                       0x1000
#define HWIO_GCC_CE3_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                          0xc
#define HWIO_GCC_CE3_CBCR_WAKEUP_BMSK                                                                      0xf00
#define HWIO_GCC_CE3_CBCR_WAKEUP_SHFT                                                                        0x8
#define HWIO_GCC_CE3_CBCR_SLEEP_BMSK                                                                        0xf0
#define HWIO_GCC_CE3_CBCR_SLEEP_SHFT                                                                         0x4

#define HWIO_GCC_CE3_AXI_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d08)
#define HWIO_GCC_CE3_AXI_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d08)
#define HWIO_GCC_CE3_AXI_CBCR_RMSK                                                                    0x80000000
#define HWIO_GCC_CE3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE3_AXI_CBCR_ADDR, HWIO_GCC_CE3_AXI_CBCR_RMSK)
#define HWIO_GCC_CE3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CE3_AXI_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_CE3_AXI_CBCR_CLK_OFF_SHFT                                                                  0x1f

#define HWIO_GCC_CE3_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d0c)
#define HWIO_GCC_CE3_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d0c)
#define HWIO_GCC_CE3_AHB_CBCR_RMSK                                                                    0xf0008002
#define HWIO_GCC_CE3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE3_AHB_CBCR_ADDR, HWIO_GCC_CE3_AHB_CBCR_RMSK)
#define HWIO_GCC_CE3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CE3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CE3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE3_AHB_CBCR_ADDR,m,v,HWIO_GCC_CE3_AHB_CBCR_IN)
#define HWIO_GCC_CE3_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_CE3_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_CE3_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_CE3_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_CE3_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_CE3_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_CE3_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_CE3_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1

#define HWIO_GCC_UFS_BCR_ADDR                                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d40)
#define HWIO_GCC_UFS_BCR_OFFS                                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d40)
#define HWIO_GCC_UFS_BCR_RMSK                                                                                0x1
#define HWIO_GCC_UFS_BCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_BCR_ADDR, HWIO_GCC_UFS_BCR_RMSK)
#define HWIO_GCC_UFS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_BCR_ADDR, m)
#define HWIO_GCC_UFS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_BCR_ADDR,v)
#define HWIO_GCC_UFS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_BCR_ADDR,m,v,HWIO_GCC_UFS_BCR_IN)
#define HWIO_GCC_UFS_BCR_BLK_ARES_BMSK                                                                       0x1
#define HWIO_GCC_UFS_BCR_BLK_ARES_SHFT                                                                       0x0

#define HWIO_GCC_UFS_GDSCR_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d44)
#define HWIO_GCC_UFS_GDSCR_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d44)
#define HWIO_GCC_UFS_GDSCR_RMSK                                                                       0xf8ffffff
#define HWIO_GCC_UFS_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_GDSCR_ADDR, HWIO_GCC_UFS_GDSCR_RMSK)
#define HWIO_GCC_UFS_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_GDSCR_ADDR, m)
#define HWIO_GCC_UFS_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_GDSCR_ADDR,v)
#define HWIO_GCC_UFS_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_GDSCR_ADDR,m,v,HWIO_GCC_UFS_GDSCR_IN)
#define HWIO_GCC_UFS_GDSCR_PWR_ON_BMSK                                                                0x80000000
#define HWIO_GCC_UFS_GDSCR_PWR_ON_SHFT                                                                      0x1f
#define HWIO_GCC_UFS_GDSCR_GDSC_STATE_BMSK                                                            0x78000000
#define HWIO_GCC_UFS_GDSCR_GDSC_STATE_SHFT                                                                  0x1b
#define HWIO_GCC_UFS_GDSCR_EN_REST_WAIT_BMSK                                                            0xf00000
#define HWIO_GCC_UFS_GDSCR_EN_REST_WAIT_SHFT                                                                0x14
#define HWIO_GCC_UFS_GDSCR_EN_FEW_WAIT_BMSK                                                              0xf0000
#define HWIO_GCC_UFS_GDSCR_EN_FEW_WAIT_SHFT                                                                 0x10
#define HWIO_GCC_UFS_GDSCR_CLK_DIS_WAIT_BMSK                                                              0xf000
#define HWIO_GCC_UFS_GDSCR_CLK_DIS_WAIT_SHFT                                                                 0xc
#define HWIO_GCC_UFS_GDSCR_RETAIN_FF_ENABLE_BMSK                                                           0x800
#define HWIO_GCC_UFS_GDSCR_RETAIN_FF_ENABLE_SHFT                                                             0xb
#define HWIO_GCC_UFS_GDSCR_RESTORE_BMSK                                                                    0x400
#define HWIO_GCC_UFS_GDSCR_RESTORE_SHFT                                                                      0xa
#define HWIO_GCC_UFS_GDSCR_SAVE_BMSK                                                                       0x200
#define HWIO_GCC_UFS_GDSCR_SAVE_SHFT                                                                         0x9
#define HWIO_GCC_UFS_GDSCR_RETAIN_BMSK                                                                     0x100
#define HWIO_GCC_UFS_GDSCR_RETAIN_SHFT                                                                       0x8
#define HWIO_GCC_UFS_GDSCR_EN_REST_BMSK                                                                     0x80
#define HWIO_GCC_UFS_GDSCR_EN_REST_SHFT                                                                      0x7
#define HWIO_GCC_UFS_GDSCR_EN_FEW_BMSK                                                                      0x40
#define HWIO_GCC_UFS_GDSCR_EN_FEW_SHFT                                                                       0x6
#define HWIO_GCC_UFS_GDSCR_CLAMP_IO_BMSK                                                                    0x20
#define HWIO_GCC_UFS_GDSCR_CLAMP_IO_SHFT                                                                     0x5
#define HWIO_GCC_UFS_GDSCR_CLK_DISABLE_BMSK                                                                 0x10
#define HWIO_GCC_UFS_GDSCR_CLK_DISABLE_SHFT                                                                  0x4
#define HWIO_GCC_UFS_GDSCR_PD_ARES_BMSK                                                                      0x8
#define HWIO_GCC_UFS_GDSCR_PD_ARES_SHFT                                                                      0x3
#define HWIO_GCC_UFS_GDSCR_SW_OVERRIDE_BMSK                                                                  0x4
#define HWIO_GCC_UFS_GDSCR_SW_OVERRIDE_SHFT                                                                  0x2
#define HWIO_GCC_UFS_GDSCR_HW_CONTROL_BMSK                                                                   0x2
#define HWIO_GCC_UFS_GDSCR_HW_CONTROL_SHFT                                                                   0x1
#define HWIO_GCC_UFS_GDSCR_SW_COLLAPSE_BMSK                                                                  0x1
#define HWIO_GCC_UFS_GDSCR_SW_COLLAPSE_SHFT                                                                  0x0

#define HWIO_GCC_UFS_AXI_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d48)
#define HWIO_GCC_UFS_AXI_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d48)
#define HWIO_GCC_UFS_AXI_CBCR_RMSK                                                                    0x80007ff1
#define HWIO_GCC_UFS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_CBCR_ADDR, HWIO_GCC_UFS_AXI_CBCR_RMSK)
#define HWIO_GCC_UFS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_UFS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_UFS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_CBCR_ADDR,m,v,HWIO_GCC_UFS_AXI_CBCR_IN)
#define HWIO_GCC_UFS_AXI_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_UFS_AXI_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                      0x4000
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                         0xe
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                    0x2000
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                       0xd
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                   0x1000
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                      0xc
#define HWIO_GCC_UFS_AXI_CBCR_WAKEUP_BMSK                                                                  0xf00
#define HWIO_GCC_UFS_AXI_CBCR_WAKEUP_SHFT                                                                    0x8
#define HWIO_GCC_UFS_AXI_CBCR_SLEEP_BMSK                                                                    0xf0
#define HWIO_GCC_UFS_AXI_CBCR_SLEEP_SHFT                                                                     0x4
#define HWIO_GCC_UFS_AXI_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_UFS_AXI_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_UFS_AHB_CBCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d4c)
#define HWIO_GCC_UFS_AHB_CBCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d4c)
#define HWIO_GCC_UFS_AHB_CBCR_RMSK                                                                    0xf0008003
#define HWIO_GCC_UFS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AHB_CBCR_ADDR, HWIO_GCC_UFS_AHB_CBCR_RMSK)
#define HWIO_GCC_UFS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_UFS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_UFS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AHB_CBCR_ADDR,m,v,HWIO_GCC_UFS_AHB_CBCR_IN)
#define HWIO_GCC_UFS_AHB_CBCR_CLK_OFF_BMSK                                                            0x80000000
#define HWIO_GCC_UFS_AHB_CBCR_CLK_OFF_SHFT                                                                  0x1f
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                           0x70000000
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                                 0x1c
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                                   0x8000
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                      0xf
#define HWIO_GCC_UFS_AHB_CBCR_RESERVE_BIT1_BMSK                                                              0x2
#define HWIO_GCC_UFS_AHB_CBCR_RESERVE_BIT1_SHFT                                                              0x1
#define HWIO_GCC_UFS_AHB_CBCR_CLK_ENABLE_BMSK                                                                0x1
#define HWIO_GCC_UFS_AHB_CBCR_CLK_ENABLE_SHFT                                                                0x0

#define HWIO_GCC_UFS_TX_CFG_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d50)
#define HWIO_GCC_UFS_TX_CFG_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d50)
#define HWIO_GCC_UFS_TX_CFG_CBCR_RMSK                                                                 0x800f0001
#define HWIO_GCC_UFS_TX_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_CFG_CBCR_ADDR, HWIO_GCC_UFS_TX_CFG_CBCR_RMSK)
#define HWIO_GCC_UFS_TX_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_CFG_CBCR_ADDR, m)
#define HWIO_GCC_UFS_TX_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_CFG_CBCR_ADDR,v)
#define HWIO_GCC_UFS_TX_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_CFG_CBCR_ADDR,m,v,HWIO_GCC_UFS_TX_CFG_CBCR_IN)
#define HWIO_GCC_UFS_TX_CFG_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_UFS_TX_CFG_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_UFS_TX_CFG_CBCR_CLK_DIV_BMSK                                                            0xf0000
#define HWIO_GCC_UFS_TX_CFG_CBCR_CLK_DIV_SHFT                                                               0x10
#define HWIO_GCC_UFS_TX_CFG_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_UFS_TX_CFG_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_UFS_RX_CFG_CBCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d54)
#define HWIO_GCC_UFS_RX_CFG_CBCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d54)
#define HWIO_GCC_UFS_RX_CFG_CBCR_RMSK                                                                 0x800f0001
#define HWIO_GCC_UFS_RX_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_CFG_CBCR_ADDR, HWIO_GCC_UFS_RX_CFG_CBCR_RMSK)
#define HWIO_GCC_UFS_RX_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_CFG_CBCR_ADDR, m)
#define HWIO_GCC_UFS_RX_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_CFG_CBCR_ADDR,v)
#define HWIO_GCC_UFS_RX_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_CFG_CBCR_ADDR,m,v,HWIO_GCC_UFS_RX_CFG_CBCR_IN)
#define HWIO_GCC_UFS_RX_CFG_CBCR_CLK_OFF_BMSK                                                         0x80000000
#define HWIO_GCC_UFS_RX_CFG_CBCR_CLK_OFF_SHFT                                                               0x1f
#define HWIO_GCC_UFS_RX_CFG_CBCR_CLK_DIV_BMSK                                                            0xf0000
#define HWIO_GCC_UFS_RX_CFG_CBCR_CLK_DIV_SHFT                                                               0x10
#define HWIO_GCC_UFS_RX_CFG_CBCR_CLK_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_UFS_RX_CFG_CBCR_CLK_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d58)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d58)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d5c)
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d5c)
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_ADDR, HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_RMSK)
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_ADDR, m)
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_ADDR,v)
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_ADDR,m,v,HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_IN)
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_TX_SYMBOL_1_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d60)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d60)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_RMSK                                                            0x80007ff1
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d64)
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d64)
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_RMSK                                                            0x80000001
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_ADDR, HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_RMSK)
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_ADDR, m)
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_ADDR,v)
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_ADDR,m,v,HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_IN)
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_UFS_RX_SYMBOL_1_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d68)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d68)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_RMSK                                                                0x800000f3
#define HWIO_GCC_UFS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR, HWIO_GCC_UFS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                             0x1f
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_D_BMSK                                                              0x80
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_D_SHFT                                                               0x7
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_M_BMSK                                                              0x40
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_M_SHFT                                                               0x6
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_N_BMSK                                                              0x20
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_N_SHFT                                                               0x5
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                       0x10
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                        0x4
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                               0x2
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                               0x1
#define HWIO_GCC_UFS_AXI_CMD_RCGR_UPDATE_BMSK                                                                0x1
#define HWIO_GCC_UFS_AXI_CMD_RCGR_UPDATE_SHFT                                                                0x0

#define HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d6c)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d6c)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_RMSK                                                                    0x371f
#define HWIO_GCC_UFS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR, HWIO_GCC_UFS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_MODE_BMSK                                                               0x3000
#define HWIO_GCC_UFS_AXI_CFG_RCGR_MODE_SHFT                                                                  0xc
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                             0x700
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                               0x8
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                              0x1f
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                               0x0

#define HWIO_GCC_UFS_AXI_M_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d70)
#define HWIO_GCC_UFS_AXI_M_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d70)
#define HWIO_GCC_UFS_AXI_M_RMSK                                                                             0xff
#define HWIO_GCC_UFS_AXI_M_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_M_ADDR, HWIO_GCC_UFS_AXI_M_RMSK)
#define HWIO_GCC_UFS_AXI_M_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_M_ADDR, m)
#define HWIO_GCC_UFS_AXI_M_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_M_ADDR,v)
#define HWIO_GCC_UFS_AXI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_M_ADDR,m,v,HWIO_GCC_UFS_AXI_M_IN)
#define HWIO_GCC_UFS_AXI_M_M_BMSK                                                                           0xff
#define HWIO_GCC_UFS_AXI_M_M_SHFT                                                                            0x0

#define HWIO_GCC_UFS_AXI_N_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d74)
#define HWIO_GCC_UFS_AXI_N_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d74)
#define HWIO_GCC_UFS_AXI_N_RMSK                                                                             0xff
#define HWIO_GCC_UFS_AXI_N_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_N_ADDR, HWIO_GCC_UFS_AXI_N_RMSK)
#define HWIO_GCC_UFS_AXI_N_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_N_ADDR, m)
#define HWIO_GCC_UFS_AXI_N_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_N_ADDR,v)
#define HWIO_GCC_UFS_AXI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_N_ADDR,m,v,HWIO_GCC_UFS_AXI_N_IN)
#define HWIO_GCC_UFS_AXI_N_NOT_N_MINUS_M_BMSK                                                               0xff
#define HWIO_GCC_UFS_AXI_N_NOT_N_MINUS_M_SHFT                                                                0x0

#define HWIO_GCC_UFS_AXI_D_ADDR                                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d78)
#define HWIO_GCC_UFS_AXI_D_OFFS                                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d78)
#define HWIO_GCC_UFS_AXI_D_RMSK                                                                             0xff
#define HWIO_GCC_UFS_AXI_D_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_D_ADDR, HWIO_GCC_UFS_AXI_D_RMSK)
#define HWIO_GCC_UFS_AXI_D_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_D_ADDR, m)
#define HWIO_GCC_UFS_AXI_D_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_D_ADDR,v)
#define HWIO_GCC_UFS_AXI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_D_ADDR,m,v,HWIO_GCC_UFS_AXI_D_IN)
#define HWIO_GCC_UFS_AXI_D_NOT_2D_BMSK                                                                      0xff
#define HWIO_GCC_UFS_AXI_D_NOT_2D_SHFT                                                                       0x0

#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d80)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d80)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_RMSK                                                                 0x300
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR, HWIO_GCC_UFS_TX_SYMBOL_0_MISC_RMSK)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR, m)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR,v)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR,m,v,HWIO_GCC_UFS_TX_SYMBOL_0_MISC_IN)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_SRC_SEL_BMSK                                                         0x300
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_SRC_SEL_SHFT                                                           0x8

#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d84)
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d84)
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_RMSK                                                                 0x300
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_1_MISC_ADDR, HWIO_GCC_UFS_TX_SYMBOL_1_MISC_RMSK)
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_1_MISC_ADDR, m)
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_SYMBOL_1_MISC_ADDR,v)
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_SYMBOL_1_MISC_ADDR,m,v,HWIO_GCC_UFS_TX_SYMBOL_1_MISC_IN)
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_SRC_SEL_BMSK                                                         0x300
#define HWIO_GCC_UFS_TX_SYMBOL_1_MISC_SRC_SEL_SHFT                                                           0x8

#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d88)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d88)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_RMSK                                                                 0x300
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR, HWIO_GCC_UFS_RX_SYMBOL_0_MISC_RMSK)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR, m)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR,v)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR,m,v,HWIO_GCC_UFS_RX_SYMBOL_0_MISC_IN)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_SRC_SEL_BMSK                                                         0x300
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_SRC_SEL_SHFT                                                           0x8

#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001d8c)
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001d8c)
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_RMSK                                                                 0x300
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_1_MISC_ADDR, HWIO_GCC_UFS_RX_SYMBOL_1_MISC_RMSK)
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_1_MISC_ADDR, m)
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_SYMBOL_1_MISC_ADDR,v)
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_SYMBOL_1_MISC_ADDR,m,v,HWIO_GCC_UFS_RX_SYMBOL_1_MISC_IN)
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_SRC_SEL_BMSK                                                         0x300
#define HWIO_GCC_UFS_RX_SYMBOL_1_MISC_SRC_SEL_SHFT                                                           0x8

#define HWIO_GCC_PCIE_0_PHY_LDO_EN_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e00)
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e00)
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_RMSK                                                                      0x1
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_LDO_EN_ADDR, HWIO_GCC_PCIE_0_PHY_LDO_EN_RMSK)
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_LDO_EN_ADDR, m)
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PHY_LDO_EN_ADDR,v)
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PHY_LDO_EN_ADDR,m,v,HWIO_GCC_PCIE_0_PHY_LDO_EN_IN)
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_LDO_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PCIE_0_PHY_LDO_EN_LDO_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_PCIE_1_PHY_LDO_EN_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e04)
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e04)
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_RMSK                                                                      0x1
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_IN          \
        in_dword_masked(HWIO_GCC_PCIE_1_PHY_LDO_EN_ADDR, HWIO_GCC_PCIE_1_PHY_LDO_EN_RMSK)
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_1_PHY_LDO_EN_ADDR, m)
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_1_PHY_LDO_EN_ADDR,v)
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_1_PHY_LDO_EN_ADDR,m,v,HWIO_GCC_PCIE_1_PHY_LDO_EN_IN)
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_LDO_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PCIE_1_PHY_LDO_EN_LDO_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_USB_SS_PHY_LDO_EN_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e08)
#define HWIO_GCC_USB_SS_PHY_LDO_EN_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e08)
#define HWIO_GCC_USB_SS_PHY_LDO_EN_RMSK                                                                      0x1
#define HWIO_GCC_USB_SS_PHY_LDO_EN_IN          \
        in_dword_masked(HWIO_GCC_USB_SS_PHY_LDO_EN_ADDR, HWIO_GCC_USB_SS_PHY_LDO_EN_RMSK)
#define HWIO_GCC_USB_SS_PHY_LDO_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_SS_PHY_LDO_EN_ADDR, m)
#define HWIO_GCC_USB_SS_PHY_LDO_EN_OUT(v)      \
        out_dword(HWIO_GCC_USB_SS_PHY_LDO_EN_ADDR,v)
#define HWIO_GCC_USB_SS_PHY_LDO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_SS_PHY_LDO_EN_ADDR,m,v,HWIO_GCC_USB_SS_PHY_LDO_EN_IN)
#define HWIO_GCC_USB_SS_PHY_LDO_EN_LDO_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_USB_SS_PHY_LDO_EN_LDO_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_UFS_PHY_LDO_EN_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001e0c)
#define HWIO_GCC_UFS_PHY_LDO_EN_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001e0c)
#define HWIO_GCC_UFS_PHY_LDO_EN_RMSK                                                                         0x1
#define HWIO_GCC_UFS_PHY_LDO_EN_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_LDO_EN_ADDR, HWIO_GCC_UFS_PHY_LDO_EN_RMSK)
#define HWIO_GCC_UFS_PHY_LDO_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_LDO_EN_ADDR, m)
#define HWIO_GCC_UFS_PHY_LDO_EN_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_LDO_EN_ADDR,v)
#define HWIO_GCC_UFS_PHY_LDO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_LDO_EN_ADDR,m,v,HWIO_GCC_UFS_PHY_LDO_EN_IN)
#define HWIO_GCC_UFS_PHY_LDO_EN_LDO_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_UFS_PHY_LDO_EN_LDO_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_GCC_SPARE0_REG_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001f40)
#define HWIO_GCC_GCC_SPARE0_REG_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001f40)
#define HWIO_GCC_GCC_SPARE0_REG_RMSK                                                                  0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, HWIO_GCC_GCC_SPARE0_REG_RMSK)
#define HWIO_GCC_GCC_SPARE0_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE0_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE0_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE0_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE0_REG_IN)
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_SHFT                                                              0x0

#define HWIO_GCC_GCC_SPARE1_REG_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00001f80)
#define HWIO_GCC_GCC_SPARE1_REG_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001f80)
#define HWIO_GCC_GCC_SPARE1_REG_RMSK                                                                  0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, HWIO_GCC_GCC_SPARE1_REG_RMSK)
#define HWIO_GCC_GCC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE1_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE1_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE1_REG_IN)
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_BMSK                                                       0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_SHFT                                                              0x0

#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00001fc0)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001fc0)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK                                                                     0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, m)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,v)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,m,v,HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_BMSK                                                      0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_SHFT                                                      0x0


#endif /* __UCLOCKHWIO_H__ */
