module fs_using_nand_TB;
reg a,b,bin;
wire d,bo;
fs_using_nand uut(a,b,bin,d,bo);
initial begin
a=0;b=0;bin=0;
#10
a=0;b=0;bin=1;
#10
a=0;b=1;bin=0;
#10
a=0;b=1;bin=1;
#10
a=1;b=0;bin=0;
#10
a=1;b=0;bin=1;
#10
a=1;b=1;bin=0;
#10
a=1;b=1;bin=1;
#10
$finish();
end
endmodule
