#=========================================================================
# Makefile dependency fragment
#=========================================================================

proc-scycle-sim: \
  proc-scycle-sim.v \
  ProcScycle.v \
  ProcMem.v \
  Display_GL.v \
  proc-sim-prog1.v \
  proc-sim-prog2.v \
  proc-sim-prog3.v \
  ProcScycleDpath.v \
  ProcScycleCtrl.v \
  BinaryToBinCodedDec_GL.v \
  BinaryToSevenSeg_GL.v \
  tinyrv1.v \
  Register_RTL.v \
  Adder_32b_GL.v \
  RegfileZ2r1w_32x32b_RTL.v \
  ALU_32b.v \
  ImmGen_RTL.v \
  Mux2_RTL.v \
  Mux4_RTL.v \
  Mux8_RTL.v \
  Multiplier_32x32b_RTL.v \
  AdderCarrySelect_8b_GL.v \
  EqComparator_32b_RTL.v \
  AdderRippleCarry_4b_GL.v \
  Mux2_4b_GL.v \
  FullAdder_GL.v \
  Mux2_1b_GL.v \
  TestMemory.v \

proc-scycle-sim.d: \
  proc-scycle-sim.v \
  ProcScycle.v \
  ProcMem.v \
  Display_GL.v \
  proc-sim-prog1.v \
  proc-sim-prog2.v \
  proc-sim-prog3.v \
  ProcScycleDpath.v \
  ProcScycleCtrl.v \
  BinaryToBinCodedDec_GL.v \
  BinaryToSevenSeg_GL.v \
  tinyrv1.v \
  Register_RTL.v \
  Adder_32b_GL.v \
  RegfileZ2r1w_32x32b_RTL.v \
  ALU_32b.v \
  ImmGen_RTL.v \
  Mux2_RTL.v \
  Mux4_RTL.v \
  Mux8_RTL.v \
  Multiplier_32x32b_RTL.v \
  AdderCarrySelect_8b_GL.v \
  EqComparator_32b_RTL.v \
  AdderRippleCarry_4b_GL.v \
  Mux2_4b_GL.v \
  FullAdder_GL.v \
  Mux2_1b_GL.v \

ProcScycle.v:

ProcMem.v:

Display_GL.v:

proc-sim-prog1.v:

proc-sim-prog2.v:

proc-sim-prog3.v:

ProcScycleDpath.v:

ProcScycleCtrl.v:

BinaryToBinCodedDec_GL.v:

BinaryToSevenSeg_GL.v:

tinyrv1.v:

Register_RTL.v:

Adder_32b_GL.v:

RegfileZ2r1w_32x32b_RTL.v:

ALU_32b.v:

ImmGen_RTL.v:

Mux2_RTL.v:

Mux4_RTL.v:

Mux8_RTL.v:

Multiplier_32x32b_RTL.v:

AdderCarrySelect_8b_GL.v:

EqComparator_32b_RTL.v:

AdderRippleCarry_4b_GL.v:

Mux2_4b_GL.v:

FullAdder_GL.v:

Mux2_1b_GL.v:

TestMemory.v:

