TimeQuest Timing Analyzer report for DE1_USB_API
Sat Sep 14 18:10:03 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'TCK'
 13. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_4X'
 14. Slow Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 15. Slow Model Setup: 'CLOCK_50'
 16. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_1X'
 17. Slow Model Setup: 'USB_JTAG:u1|mTCK'
 18. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_2X'
 19. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 20. Slow Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'
 21. Slow Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 22. Slow Model Hold: 'CLOCK_50'
 23. Slow Model Hold: 'TCK'
 24. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'
 26. Slow Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 27. Slow Model Hold: 'USB_JTAG:u1|mTCK'
 28. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 29. Slow Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 30. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_4X'
 31. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_1X'
 32. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_2X'
 33. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 34. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 35. Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'
 36. Slow Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'
 37. Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'
 38. Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'
 39. Slow Model Removal: 'AUDIO_DAC:u11|LRCK_4X'
 40. Slow Model Removal: 'AUDIO_DAC:u11|LRCK_2X'
 41. Slow Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'
 42. Slow Model Removal: 'AUDIO_DAC:u11|LRCK_1X'
 43. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 44. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 45. Slow Model Minimum Pulse Width: 'TCK'
 46. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 47. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'
 48. Slow Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'
 49. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'
 50. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'
 51. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'
 52. Slow Model Minimum Pulse Width: 'CLOCK_50'
 53. Slow Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 54. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 55. Slow Model Minimum Pulse Width: 'CLOCK_27[0]'
 56. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Propagation Delay
 62. Minimum Propagation Delay
 63. Output Enable Times
 64. Minimum Output Enable Times
 65. Output Disable Times
 66. Minimum Output Disable Times
 67. Fast Model Setup Summary
 68. Fast Model Hold Summary
 69. Fast Model Recovery Summary
 70. Fast Model Removal Summary
 71. Fast Model Minimum Pulse Width Summary
 72. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 73. Fast Model Setup: 'TCK'
 74. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_4X'
 75. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 76. Fast Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 77. Fast Model Setup: 'CLOCK_50'
 78. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_2X'
 79. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_1X'
 80. Fast Model Setup: 'USB_JTAG:u1|mTCK'
 81. Fast Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'
 82. Fast Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 83. Fast Model Hold: 'CLOCK_50'
 84. Fast Model Hold: 'TCK'
 85. Fast Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'
 86. Fast Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 87. Fast Model Hold: 'USB_JTAG:u1|mTCK'
 88. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 89. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 90. Fast Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
 91. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_4X'
 92. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_1X'
 93. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_2X'
 94. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 95. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 96. Fast Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'
 97. Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'
 98. Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'
 99. Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'
100. Fast Model Removal: 'AUDIO_DAC:u11|LRCK_4X'
101. Fast Model Removal: 'AUDIO_DAC:u11|LRCK_2X'
102. Fast Model Removal: 'AUDIO_DAC:u11|LRCK_1X'
103. Fast Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'
104. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
105. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
106. Fast Model Minimum Pulse Width: 'TCK'
107. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
108. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'
109. Fast Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'
110. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'
111. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'
112. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'
113. Fast Model Minimum Pulse Width: 'CLOCK_50'
114. Fast Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'
115. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
116. Fast Model Minimum Pulse Width: 'CLOCK_27[0]'
117. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
118. Setup Times
119. Hold Times
120. Clock to Output Times
121. Minimum Clock to Output Times
122. Propagation Delay
123. Minimum Propagation Delay
124. Output Enable Times
125. Minimum Output Enable Times
126. Output Disable Times
127. Minimum Output Disable Times
128. Multicorner Timing Analysis Summary
129. Setup Times
130. Hold Times
131. Clock to Output Times
132. Minimum Clock to Output Times
133. Progagation Delay
134. Minimum Progagation Delay
135. Setup Transfers
136. Hold Transfers
137. Recovery Transfers
138. Removal Transfers
139. Report TCCS
140. Report RSKM
141. Unconstrained Paths
142. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; DE1_USB_API                                                     ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------+--------------------------------------------------+
; Clock Name                                   ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                         ; Targets                                          ;
+----------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------+--------------------------------------------------+
; AUDIO_DAC:u11|LRCK_1X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|LRCK_1X }                        ;
; AUDIO_DAC:u11|LRCK_2X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|LRCK_2X }                        ;
; AUDIO_DAC:u11|LRCK_4X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|LRCK_4X }                        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { AUDIO_DAC:u11|oAUD_BCK }                       ;
; CLOCK_27[0]                                  ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { CLOCK_27[0] }                                  ;
; CLOCK_50                                     ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { CLOCK_50 }                                     ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { I2C_AV_Config:u10|mI2C_CTRL_CLK }              ;
; p1|altpll_component|pll|clk[0]               ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; p1|altpll_component|pll|inclk[0]               ; { p1|altpll_component|pll|clk[0] }               ;
; p1|altpll_component|pll|clk[1]               ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; p1|altpll_component|pll|inclk[0]               ; { p1|altpll_component|pll|clk[1] }               ;
; TCK                                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { TCK }                                          ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50    ; u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { u3|u1|sdram_pll1|altpll_component|pll|clk[0] } ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50    ; u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { u3|u1|sdram_pll1|altpll_component|pll|clk[2] } ;
; USB_JTAG:u1|mTCK                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                ; { USB_JTAG:u1|mTCK }                             ;
+----------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                             ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                   ; Note                                                  ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
; 62.44 MHz  ; 62.44 MHz       ; p1|altpll_component|pll|clk[0]               ;                                                       ;
; 101.21 MHz ; 101.21 MHz      ; CLOCK_50                                     ;                                                       ;
; 160.15 MHz ; 160.15 MHz      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;                                                       ;
; 220.17 MHz ; 220.17 MHz      ; AUDIO_DAC:u11|LRCK_4X                        ;                                                       ;
; 240.96 MHz ; 240.96 MHz      ; TCK                                          ;                                                       ;
; 260.82 MHz ; 260.82 MHz      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;                                                       ;
; 272.48 MHz ; 272.48 MHz      ; p1|altpll_component|pll|clk[1]               ;                                                       ;
; 397.3 MHz  ; 397.3 MHz       ; AUDIO_DAC:u11|LRCK_1X                        ;                                                       ;
; 474.61 MHz ; 450.05 MHz      ; USB_JTAG:u1|mTCK                             ; limit due to high minimum pulse width violation (tch) ;
; 778.21 MHz ; 450.05 MHz      ; AUDIO_DAC:u11|oAUD_BCK                       ; limit due to low minimum pulse width violation (tcl)  ;
+------------+-----------------+----------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow Model Setup Summary                                               ;
+----------------------------------------------+---------+---------------+
; Clock                                        ; Slack   ; End Point TNS ;
+----------------------------------------------+---------+---------------+
; p1|altpll_component|pll|clk[0]               ; -11.082 ; -129.297      ;
; TCK                                          ; -3.529  ; -7.346        ;
; AUDIO_DAC:u11|LRCK_4X                        ; -3.238  ; -93.085       ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -2.834  ; -71.654       ;
; CLOCK_50                                     ; -1.576  ; -14.844       ;
; AUDIO_DAC:u11|LRCK_1X                        ; -1.517  ; -9.102        ;
; USB_JTAG:u1|mTCK                             ; -1.107  ; -10.190       ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.747  ; -8.998        ;
; p1|altpll_component|pll|clk[1]               ; -0.348  ; -1.384        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; -0.285  ; -0.531        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 11.938  ; 0.000         ;
+----------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -2.683 ; -37.498       ;
; TCK                                          ; -0.212 ; -0.212        ;
; p1|altpll_component|pll|clk[1]               ; 0.101  ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK                       ; 0.445  ; 0.000         ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 0.445  ; 0.000         ;
; USB_JTAG:u1|mTCK                             ; 0.445  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 0.445  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.445  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_4X                        ; 0.971  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X                        ; 0.980  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X                        ; 1.114  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -5.543 ; -171.632      ;
; p1|altpll_component|pll|clk[0] ; -5.532 ; -403.736      ;
; AUDIO_DAC:u11|LRCK_1X          ; -2.792 ; -16.752       ;
; AUDIO_DAC:u11|oAUD_BCK         ; -2.790 ; -11.160       ;
; AUDIO_DAC:u11|LRCK_4X          ; -2.670 ; -93.460       ;
; AUDIO_DAC:u11|LRCK_2X          ; -2.669 ; -42.704       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u11|LRCK_4X          ; 2.922 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X          ; 3.421 ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK         ; 3.542 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X          ; 3.544 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 5.284 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 5.285 ; 0.000         ;
+--------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; TCK                                          ; -1.469 ; -7.579        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -0.611 ; -48.880       ;
; AUDIO_DAC:u11|LRCK_4X                        ; -0.611 ; -46.436       ;
; USB_JTAG:u1|mTCK                             ; -0.611 ; -23.218       ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.611 ; -19.552       ;
; AUDIO_DAC:u11|LRCK_1X                        ; -0.611 ; -7.332        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; -0.611 ; -4.888        ;
; CLOCK_50                                     ; 8.889  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 17.277 ; 0.000         ;
; CLOCK_27[0]                                  ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]               ; 26.666 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                               ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -11.082 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.327      ;
; -11.082 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.327      ;
; -11.082 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.327      ;
; -11.082 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.327      ;
; -11.022 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.267      ;
; -11.022 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.267      ;
; -11.022 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.267      ;
; -11.022 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.267      ;
; -10.973 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.218      ;
; -10.973 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.218      ;
; -10.973 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.218      ;
; -10.973 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 8.218      ;
; -10.716 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.961      ;
; -10.716 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.961      ;
; -10.716 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.961      ;
; -10.716 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.961      ;
; -10.710 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.952      ;
; -10.710 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.952      ;
; -10.710 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.952      ;
; -10.710 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.952      ;
; -10.646 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.891      ;
; -10.646 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.891      ;
; -10.646 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.891      ;
; -10.646 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.891      ;
; -10.643 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.888      ;
; -10.638 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.883      ;
; -10.636 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.881      ;
; -10.602 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.844      ;
; -10.602 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.844      ;
; -10.602 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.844      ;
; -10.602 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.844      ;
; -10.586 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.831      ;
; -10.586 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.831      ;
; -10.586 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.831      ;
; -10.586 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.831      ;
; -10.583 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.828      ;
; -10.578 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.823      ;
; -10.576 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.821      ;
; -10.551 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.796      ;
; -10.551 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.796      ;
; -10.551 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.796      ;
; -10.551 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.796      ;
; -10.537 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.782      ;
; -10.537 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.782      ;
; -10.537 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.782      ;
; -10.537 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.782      ;
; -10.534 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.779      ;
; -10.529 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.774      ;
; -10.527 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.772      ;
; -10.468 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.713      ;
; -10.460 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.702      ;
; -10.460 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.702      ;
; -10.460 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.702      ;
; -10.460 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.702      ;
; -10.430 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.675      ;
; -10.430 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.675      ;
; -10.430 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.675      ;
; -10.430 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.675      ;
; -10.421 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.663      ;
; -10.421 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.663      ;
; -10.421 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.663      ;
; -10.421 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.663      ;
; -10.408 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.653      ;
; -10.359 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.604      ;
; -10.280 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.525      ;
; -10.280 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.525      ;
; -10.280 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.525      ;
; -10.280 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.525      ;
; -10.277 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.522      ;
; -10.274 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.516      ;
; -10.274 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.516      ;
; -10.274 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.516      ;
; -10.274 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.516      ;
; -10.272 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.517      ;
; -10.271 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.513      ;
; -10.270 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.515      ;
; -10.266 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.508      ;
; -10.264 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.506      ;
; -10.166 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.408      ;
; -10.166 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.408      ;
; -10.166 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.408      ;
; -10.166 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.408      ;
; -10.163 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.405      ;
; -10.158 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.400      ;
; -10.156 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.398      ;
; -10.115 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.360      ;
; -10.115 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.360      ;
; -10.115 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.360      ;
; -10.115 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.360      ;
; -10.112 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.357      ;
; -10.107 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.352      ;
; -10.105 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.350      ;
; -10.102 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.347      ;
; -10.096 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.798     ; 7.338      ;
; -10.062 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.307      ;
; -10.062 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.307      ;
; -10.062 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.307      ;
; -10.062 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.307      ;
; -10.060 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.305      ;
; -10.060 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.795     ; 7.305      ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'TCK'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.529 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 6.071      ;
; -3.517 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 6.059      ;
; -3.290 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.832      ;
; -3.220 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 5.763      ;
; -3.150 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.056     ; 4.003      ;
; -3.129 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.671      ;
; -3.109 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 5.652      ;
; -3.034 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.576      ;
; -2.984 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.526      ;
; -2.982 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.524      ;
; -2.926 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.468      ;
; -2.914 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.456      ;
; -2.910 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.637      ; 5.456      ;
; -2.898 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 5.441      ;
; -2.884 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.056     ; 3.737      ;
; -2.735 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.277      ;
; -2.709 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.251      ;
; -2.598 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.140      ;
; -2.585 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 5.128      ;
; -2.585 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 5.128      ;
; -2.574 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.640      ; 5.123      ;
; -2.555 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.097      ;
; -2.497 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 5.039      ;
; -2.469 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 5.012      ;
; -2.426 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.968      ;
; -2.386 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 4.929      ;
; -2.348 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.890      ;
; -2.292 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.834      ;
; -2.242 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.784      ;
; -2.107 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.649      ;
; -2.075 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.635      ; 4.619      ;
; -2.065 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.634      ; 4.608      ;
; -1.989 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.531      ;
; -1.948 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.635      ; 4.492      ;
; -1.938 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.653      ; 4.500      ;
; -1.927 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.635      ; 4.471      ;
; -1.919 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.056     ; 2.772      ;
; -1.850 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.392      ;
; -1.826 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.368      ;
; -1.641 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.633      ; 4.183      ;
; -1.502 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 1.635      ; 4.046      ;
; -1.303 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 4.030      ;
; -1.231 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.693      ; 3.962      ;
; -1.161 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.888      ;
; -1.042 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 2.080      ;
; -1.013 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 2.051      ;
; -0.973 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.700      ;
; -0.895 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.696      ; 3.629      ;
; -0.752 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.479      ;
; -0.749 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.476      ;
; -0.680 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.693      ; 3.411      ;
; -0.677 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.693      ; 3.408      ;
; -0.610 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.337      ;
; -0.607 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.334      ;
; -0.478 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.516      ;
; -0.455 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.182      ;
; -0.452 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.490      ;
; -0.422 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.149      ;
; -0.419 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 3.146      ;
; -0.379 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.417      ;
; -0.344 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.696      ; 3.078      ;
; -0.341 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.696      ; 3.075      ;
; -0.259 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.709      ; 3.006      ;
; 0.096  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 2.631      ;
; 0.099  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.689      ; 2.628      ;
; 0.111  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.927      ;
; 0.307  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.731      ;
; 0.481  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.709      ; 2.266      ;
; 0.964  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 1.709      ; 1.783      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.238 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.276      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.154 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.192      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.142 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.180      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.132 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.170      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.116 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.154      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -3.011 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 4.049      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.971 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 4.016      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.925 ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.970      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.921 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.959      ;
; -2.913 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.007      ; 3.958      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.834 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.872      ;
; -2.829 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.867      ;
; -2.551 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.589      ;
; -2.487 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.525      ;
; -2.461 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.499      ;
; -2.298 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.336      ;
; -2.260 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.298      ;
; -2.135 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.174      ;
; -2.065 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.104      ;
; -2.058 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.096      ;
; -2.056 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.094      ;
; -1.994 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.031      ;
; -1.971 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.009      ;
; -1.951 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.988      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.923 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.961      ;
; -1.894 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.933      ;
; -1.876 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.915      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.863 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.901      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.856 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.894      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.754 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.792      ;
; -1.746 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.784      ;
; -1.746 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.784      ;
; -1.734 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.772      ;
; -1.731 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.770      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.719 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.757      ;
; -1.712 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.749      ;
; -1.712 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.749      ;
; -1.712 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.749      ;
; -1.712 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.749      ;
; -1.712 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.749      ;
; -1.712 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.749      ;
; -1.697 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.735      ;
; -1.697 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.735      ;
; -1.697 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.735      ;
; -1.697 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.735      ;
; -1.697 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.735      ;
; -1.697 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.735      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.694 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.732      ;
; -1.688 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.727      ;
; -1.685 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.724      ;
; -1.631 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.670      ;
; -1.630 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.669      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                           ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.576 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|Pre_TxD_Done                      ; TCK                             ; CLOCK_50    ; 1.000        ; -1.691     ; 0.923      ;
; -1.572 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|oTxD_Done                         ; TCK                             ; CLOCK_50    ; 1.000        ; -1.691     ; 0.919      ;
; -1.206 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 0.500        ; 2.871      ; 4.615      ;
; -0.706 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 1.000        ; 2.871      ; 4.615      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.694 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 2.303      ;
; -0.376 ; AUDIO_DAC:u11|FLASH_Cont[11]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[11] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.416      ; 1.330      ;
; -0.375 ; AUDIO_DAC:u11|FLASH_Cont[21]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[21] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.411      ; 1.324      ;
; -0.361 ; AUDIO_DAC:u11|FLASH_Cont[3]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.414      ; 1.313      ;
; -0.354 ; AUDIO_DAC:u11|FLASH_Cont[1]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[1]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.414      ; 1.306      ;
; -0.322 ; AUDIO_DAC:u11|FLASH_Cont[10]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.409      ; 1.269      ;
; -0.264 ; AUDIO_DAC:u11|FLASH_Cont[0]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[0]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.409      ; 1.211      ;
; -0.255 ; AUDIO_DAC:u11|FLASH_Cont[9]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.414      ; 1.207      ;
; -0.251 ; AUDIO_DAC:u11|FLASH_Cont[7]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.414      ; 1.203      ;
; -0.247 ; AUDIO_DAC:u11|FLASH_Cont[5]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.414      ; 1.199      ;
; -0.237 ; AUDIO_DAC:u11|FLASH_Cont[17]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.411      ; 1.186      ;
; -0.225 ; AUDIO_DAC:u11|FLASH_Cont[19]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[19] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.411      ; 1.174      ;
; -0.218 ; AUDIO_DAC:u11|FLASH_Cont[8]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[8]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.409      ; 1.165      ;
; -0.217 ; AUDIO_DAC:u11|FLASH_Cont[6]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[6]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.409      ; 1.164      ;
; -0.216 ; AUDIO_DAC:u11|FLASH_Cont[4]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.409      ; 1.163      ;
; -0.216 ; AUDIO_DAC:u11|FLASH_Cont[16]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[16] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.411      ; 1.165      ;
; -0.216 ; AUDIO_DAC:u11|FLASH_Cont[20]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[20] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.411      ; 1.165      ;
; -0.178 ; AUDIO_DAC:u11|FLASH_Cont[18]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[18] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.411      ; 1.127      ;
; -0.154 ; AUDIO_DAC:u11|FLASH_Cont[2]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.409      ; 1.101      ;
; -0.129 ; AUDIO_DAC:u11|FLASH_Cont[13]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[13] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.416      ; 1.083      ;
; -0.127 ; AUDIO_DAC:u11|FLASH_Cont[15]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[15] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.416      ; 1.081      ;
; 0.028  ; AUDIO_DAC:u11|FLASH_Cont[14]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.416      ; 0.926      ;
; 0.033  ; AUDIO_DAC:u11|FLASH_Cont[12]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.416      ; 0.921      ;
; 0.389  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.220      ;
; 0.437  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_Ready                        ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.562      ; 1.163      ;
; 0.438  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|Pre_RxD_Ready                     ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.562      ; 1.162      ;
; 0.468  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.141      ;
; 0.469  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.140      ;
; 0.472  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.137      ;
; 0.472  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.137      ;
; 0.472  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.137      ;
; 0.474  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.135      ;
; 0.475  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.571      ; 1.134      ;
; 2.935  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 2.851      ; 0.731      ;
; 3.435  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 2.851      ; 0.731      ;
; 10.120 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.916      ;
; 10.294 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.742      ;
; 10.434 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.602      ;
; 10.507 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.529      ;
; 10.681 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.355      ;
; 10.685 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.351      ;
; 10.693 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 9.339      ;
; 10.698 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.338      ;
; 10.746 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.290      ;
; 10.760 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.276      ;
; 10.795 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 9.237      ;
; 10.821 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.215      ;
; 10.962 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.074      ;
; 11.029 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 9.007      ;
; 11.072 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.964      ;
; 11.080 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.952      ;
; 11.085 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.951      ;
; 11.133 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.903      ;
; 11.136 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.900      ;
; 11.147 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.889      ;
; 11.182 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.850      ;
; 11.262 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.774      ;
; 11.276 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.760      ;
; 11.344 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.692      ;
; 11.350 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.686      ;
; 11.369 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.663      ;
; 11.403 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.629      ;
; 11.416 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.620      ;
; 11.471 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.561      ;
; 11.484 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.552      ;
; 11.505 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.527      ;
; 11.524 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.512      ;
; 11.527 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.509      ;
; 11.540 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.496      ;
; 11.559 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.477      ;
; 11.565 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|sel_FL                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.021      ; 8.494      ;
; 11.565 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|sel_SR                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.021      ; 8.494      ;
; 11.565 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|sel_SDR                         ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.021      ; 8.494      ;
; 11.588 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.448      ;
; 11.602 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.434      ;
; 11.664 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.372      ;
; 11.782 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.254      ;
; 11.799 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[10]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.006      ; 8.245      ;
; 11.799 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[11]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.006      ; 8.245      ;
; 11.799 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[13]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.006      ; 8.245      ;
; 11.799 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[15]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.006      ; 8.245      ;
; 11.799 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[16]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.006      ; 8.245      ;
; 11.799 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[17]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.006      ; 8.245      ;
; 11.808 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.224      ;
; 11.816 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.220      ;
; 11.823 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.002     ; 8.213      ;
; 11.866 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_ADDR[6]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.166      ;
; 11.866 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_ADDR[9]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.166      ;
; 11.866 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_DATA[5]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.006     ; 8.166      ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.517 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.456 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.494      ;
; -1.456 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.494      ;
; -1.456 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.494      ;
; -1.456 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.494      ;
; -1.456 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.494      ;
; -1.456 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.494      ;
; -1.274 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.312      ;
; -1.274 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.312      ;
; -1.274 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.312      ;
; -1.274 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.312      ;
; -1.274 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.312      ;
; -1.274 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.312      ;
; -1.127 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.000 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.038      ;
; -1.000 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.038      ;
; -1.000 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.038      ;
; -1.000 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.038      ;
; -1.000 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.038      ;
; -1.000 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.038      ;
; -0.815 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.853      ;
; -0.815 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.853      ;
; -0.815 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.853      ;
; -0.815 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.853      ;
; -0.815 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.853      ;
; -0.815 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.853      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -1.107 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 2.145      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.945 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.983      ;
; -0.873 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.911      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.796 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.834      ;
; -0.730 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.768      ;
; -0.593 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.631      ;
; -0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.483      ;
; -0.106 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.144      ;
; -0.105 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.143      ;
; -0.105 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.143      ;
; -0.105 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.143      ;
; -0.101 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.139      ;
; -0.098 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.136      ;
; -0.097 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.135      ;
; -0.016 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.054      ;
; 0.115  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.923      ;
; 0.119  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.919      ;
; 0.119  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.919      ;
; 0.123  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.915      ;
; 0.123  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.915      ;
; 0.131  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.907      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.906      ;
; 0.307  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.747 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.286      ;
; -0.742 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.281      ;
; -0.701 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.240      ;
; -0.683 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.222      ;
; -0.605 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.144      ;
; -0.602 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.141      ;
; -0.588 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.127      ;
; -0.518 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.057      ;
; -0.516 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.055      ;
; -0.516 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.055      ;
; -0.515 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.054      ;
; -0.514 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.053      ;
; -0.513 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.052      ;
; -0.512 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 1.051      ;
; -0.364 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 0.903      ;
; -0.362 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; 0.001      ; 0.901      ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.348 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.063      ; 0.731      ;
; -0.348 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.063      ; 0.731      ;
; -0.348 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.063      ; 0.731      ;
; -0.348 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.063      ; 0.731      ;
; -0.344 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.344 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.344 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; -0.344 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.067      ; 0.731      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.885 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.708      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 51.923 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.670      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.102 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.491      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.263 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.330      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.569 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.024      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.615 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.978      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.687 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.906      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.702 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.891      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.744 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.849      ;
; 52.774 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.819      ;
; 52.812 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.781      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.828 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.765      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
; 52.922 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.671      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.285 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.323      ;
; -0.260 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.298      ;
; -0.246 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.284      ;
; 0.103  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.935      ;
; 0.103  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.935      ;
; 0.105  ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.933      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                        ;
+--------+---------------------------------------------+-------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                   ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 11.938 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 5.346      ;
; 12.024 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.738     ; 5.276      ;
; 12.151 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 5.133      ;
; 12.178 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 5.106      ;
; 12.179 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 5.105      ;
; 12.196 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 5.087      ;
; 12.196 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 5.087      ;
; 12.197 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 5.086      ;
; 12.197 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 5.086      ;
; 12.234 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 5.049      ;
; 12.264 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.738     ; 5.036      ;
; 12.265 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.738     ; 5.035      ;
; 12.282 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.739     ; 5.017      ;
; 12.282 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.739     ; 5.017      ;
; 12.283 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.739     ; 5.016      ;
; 12.283 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.739     ; 5.016      ;
; 12.391 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.893      ;
; 12.392 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.892      ;
; 12.409 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.874      ;
; 12.409 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.874      ;
; 12.410 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.873      ;
; 12.410 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.873      ;
; 12.474 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.809      ;
; 12.475 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.808      ;
; 12.492 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.790      ;
; 12.492 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.790      ;
; 12.493 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.789      ;
; 12.493 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.789      ;
; 12.532 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.752      ;
; 12.542 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.741      ;
; 12.628 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.739     ; 4.671      ;
; 12.632 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.652      ;
; 12.718 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.738     ; 4.582      ;
; 12.750 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.740     ; 4.548      ;
; 12.755 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.528      ;
; 12.770 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.512      ;
; 12.772 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.512      ;
; 12.773 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.511      ;
; 12.790 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.493      ;
; 12.790 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.493      ;
; 12.791 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.492      ;
; 12.791 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.492      ;
; 12.801 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.740     ; 4.497      ;
; 12.821 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.461      ;
; 12.832 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.450      ;
; 12.832 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.450      ;
; 12.838 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.444      ;
; 12.845 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.439      ;
; 12.918 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.740     ; 4.380      ;
; 12.918 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.740     ; 4.380      ;
; 12.928 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.355      ;
; 12.983 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.299      ;
; 13.034 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.248      ;
; 13.045 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.237      ;
; 13.045 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.237      ;
; 13.128 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.757     ; 4.153      ;
; 13.128 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.757     ; 4.153      ;
; 13.136 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.755     ; 4.147      ;
; 13.226 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.754     ; 4.058      ;
; 13.258 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 4.024      ;
; 13.309 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 3.973      ;
; 13.370 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Write  ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.757     ; 3.911      ;
; 13.421 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Read   ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.757     ; 3.860      ;
; 13.426 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 3.856      ;
; 13.426 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0] ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 3.856      ;
; 13.756 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.283      ;
; 13.976 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.063      ;
; 13.996 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.043      ;
; 13.997 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 6.042      ;
; 14.014 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.024      ;
; 14.014 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.024      ;
; 14.015 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.023      ;
; 14.015 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 6.023      ;
; 14.119 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.920      ;
; 14.216 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.823      ;
; 14.217 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.822      ;
; 14.234 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.804      ;
; 14.234 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.804      ;
; 14.235 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.803      ;
; 14.235 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.803      ;
; 14.285 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.754      ;
; 14.343 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.740     ; 2.955      ;
; 14.359 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.680      ;
; 14.360 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.678      ;
; 14.360 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.679      ;
; 14.363 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 2.919      ;
; 14.377 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.661      ;
; 14.377 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.661      ;
; 14.378 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.660      ;
; 14.378 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.660      ;
; 14.418 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.621      ;
; 14.450 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.589      ;
; 14.525 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.514      ;
; 14.526 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 5.513      ;
; 14.543 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.495      ;
; 14.543 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.495      ;
; 14.544 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.494      ;
; 14.544 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 5.494      ;
; 14.567 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]    ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -0.008     ; 5.463      ;
; 14.576 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD ; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.756     ; 2.706      ;
+--------+---------------------------------------------+-------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -2.683 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; 0.000        ; 2.851      ; 0.731      ;
; -2.183 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; -0.500       ; 2.851      ; 0.731      ;
; -2.137 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[5]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.903      ;
; -2.137 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[6]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.903      ;
; -2.137 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[2]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.903      ;
; -2.136 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[0]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.904      ;
; -2.135 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[3]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.905      ;
; -2.129 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[4]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 0.911      ;
; -1.992 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[9]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.048      ;
; -1.991 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[8]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.049      ;
; -1.990 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[14]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.050      ;
; -1.989 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[11]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.051      ;
; -1.985 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.055      ;
; -1.984 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.056      ;
; -1.983 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[10]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.057      ;
; -1.893 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.147      ;
; -1.562 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[1]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.769      ; 1.493      ;
; -1.546 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.754      ; 1.494      ;
; -1.546 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[15]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.769      ; 1.509      ;
; -1.543 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.769      ; 1.512      ;
; 0.277  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5]                 ; USB_JTAG:u1|oRxD_DATA[5]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.134      ;
; 0.278  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6]                 ; USB_JTAG:u1|oRxD_DATA[6]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.135      ;
; 0.280  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1]                 ; USB_JTAG:u1|oRxD_DATA[1]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.137      ;
; 0.280  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7]                 ; USB_JTAG:u1|oRxD_DATA[7]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.137      ;
; 0.280  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3]                 ; USB_JTAG:u1|oRxD_DATA[3]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.137      ;
; 0.283  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2]                 ; USB_JTAG:u1|oRxD_DATA[2]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.140      ;
; 0.284  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4]                 ; USB_JTAG:u1|oRxD_DATA[4]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.141      ;
; 0.314  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|Pre_RxD_Ready                            ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.562      ; 1.162      ;
; 0.315  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|oRxD_Ready                               ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.562      ; 1.163      ;
; 0.363  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0]                 ; USB_JTAG:u1|oRxD_DATA[0]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.571      ; 1.220      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|left_shift_key                       ; ps2_keyboard:u4|left_shift_key                       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|right_shift_key                      ; ps2_keyboard:u4|right_shift_key                      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSR_ST.000                             ; CMD_Decode:u5|mSR_ST.000                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_WRn                               ; CMD_Decode:u5|mSDR_WRn                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSR_ST.011                             ; CMD_Decode:u5|mSR_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSR_ST.101                             ; CMD_Decode:u5|mSR_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SRAM                                 ; CMD_Decode:u5|f_SRAM                                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oSR_TXD_Start                          ; CMD_Decode:u5|oSR_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mPS2_ST.001                            ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; ps2_keyboard:u4|m2_state                             ; ps2_keyboard:u4|m2_state                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|f_PS2                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_ST.000                            ; CMD_Decode:u5|mSDR_ST.000                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SDR_SEL                              ; CMD_Decode:u5|f_SDR_SEL                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_ST.011                            ; CMD_Decode:u5|mSDR_ST.011                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_ST.101                            ; CMD_Decode:u5|mSDR_ST.101                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_Start                             ; CMD_Decode:u5|mSDR_Start                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mSDR_ST.001                            ; CMD_Decode:u5|mSDR_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SDRAM                                ; CMD_Decode:u5|f_SDRAM                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oSDR_TXD_Start                         ; CMD_Decode:u5|oSDR_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.001                             ; CMD_Decode:u5|mFL_ST.001                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.011                             ; CMD_Decode:u5|mFL_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.101                             ; CMD_Decode:u5|mFL_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|mFL_ST.111                             ; CMD_Decode:u5|mFL_ST.111                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_FLASH                                ; CMD_Decode:u5|f_FLASH                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oFL_TXD_Start                          ; CMD_Decode:u5|oFL_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|oFL_Start                              ; CMD_Decode:u5|oFL_Start                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Reset_Delay:d0|Cont[0]                               ; Reset_Delay:d0|Cont[0]                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_VGA                                  ; CMD_Decode:u5|f_VGA                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_SR_SEL                               ; CMD_Decode:u5|f_SR_SEL                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CMD_Decode:u5|f_LED                                  ; CMD_Decode:u5|f_LED                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.613  ; CMD_Decode:u5|oFL_DATA[6]                            ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[6]         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.899      ;
; 0.618  ; CMD_Decode:u5|oFL_DATA[0]                            ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[0]         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.904      ;
; 0.619  ; CMD_Decode:u5|oFL_DATA[2]                            ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[2]         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.905      ;
; 0.620  ; CMD_Decode:u5|CMD_Tmp[36]                            ; CMD_Decode:u5|CMD_Tmp[44]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.620  ; CMD_Decode:u5|CMD_Tmp[35]                            ; CMD_Decode:u5|oSDR_ADDR[11]                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.621  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.621  ; CMD_Decode:u5|mPS2_ST.001                            ; CMD_Decode:u5|f_PS2                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.621  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.625  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[2]       ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.625  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.626  ; CMD_Decode:u5|CMD_Tmp[10]                            ; CMD_Decode:u5|CMD_Tmp[18]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.626  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.626  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.00            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.628  ; ps2_keyboard:u4|timer_5usec_count[7]                 ; ps2_keyboard:u4|timer_5usec_count[7]                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.628  ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE          ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.630  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.10            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.11            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.916      ;
; 0.632  ; Reset_Delay:d0|Cont[19]                              ; Reset_Delay:d0|Cont[19]                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.633  ; CMD_Decode:u5|mSR_ST.010                             ; CMD_Decode:u5|mSR_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.634  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.635  ; CMD_Decode:u5|CMD_Tmp[1]                             ; CMD_Decode:u5|CMD_Tmp[9]                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.636  ; Multi_Flash:u2|Flash_Multiplexer:u0|ST.10            ; Multi_Flash:u2|Flash_Multiplexer:u0|ST.11            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.637  ; CMD_Decode:u5|CMD_Tmp[7]                             ; CMD_Decode:u5|CMD_Tmp[15]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.637  ; CMD_Decode:u5|CMD_Tmp[3]                             ; CMD_Decode:u5|CMD_Tmp[11]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.637  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[1]   ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[2]   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'TCK'                                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.212 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.709      ; 1.783      ;
; -0.052 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 1.923      ;
; 0.203  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 2.178      ;
; 0.271  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.709      ; 2.266      ;
; 0.445  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.641  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.781  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 2.756      ;
; 0.957  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 2.932      ;
; 0.960  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 2.935      ;
; 1.011  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.709      ; 3.006      ;
; 1.093  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.696      ; 3.075      ;
; 1.096  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.696      ; 3.078      ;
; 1.131  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.417      ;
; 1.171  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 3.146      ;
; 1.174  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 3.149      ;
; 1.204  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.516      ;
; 1.429  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.693      ; 3.408      ;
; 1.432  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.693      ; 3.411      ;
; 1.501  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 3.476      ;
; 1.504  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 3.479      ;
; 1.511  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 3.486      ;
; 1.647  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.696      ; 3.629      ;
; 1.725  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 3.700      ;
; 1.765  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 2.051      ;
; 1.794  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 2.080      ;
; 1.983  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.693      ; 3.962      ;
; 2.055  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 1.689      ; 4.030      ;
; 2.298  ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.635      ; 4.046      ;
; 2.437  ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.183      ;
; 2.504  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.250      ;
; 2.622  ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.368      ;
; 2.646  ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.392      ;
; 2.715  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.056     ; 2.772      ;
; 2.723  ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.635      ; 4.471      ;
; 2.734  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.653      ; 4.500      ;
; 2.744  ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.635      ; 4.492      ;
; 2.785  ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.531      ;
; 2.861  ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 4.608      ;
; 2.871  ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.635      ; 4.619      ;
; 2.903  ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.649      ;
; 3.038  ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.784      ;
; 3.088  ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.834      ;
; 3.144  ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.890      ;
; 3.165  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.056     ; 3.222      ;
; 3.182  ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 4.929      ;
; 3.222  ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.968      ;
; 3.234  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 4.980      ;
; 3.235  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.056     ; 3.292      ;
; 3.265  ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 5.012      ;
; 3.293  ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.039      ;
; 3.351  ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.097      ;
; 3.370  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.640      ; 5.123      ;
; 3.381  ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 5.128      ;
; 3.381  ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 5.128      ;
; 3.394  ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.140      ;
; 3.448  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.194      ;
; 3.505  ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.251      ;
; 3.531  ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.277      ;
; 3.694  ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 5.441      ;
; 3.706  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.637      ; 5.456      ;
; 3.710  ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.456      ;
; 3.722  ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.468      ;
; 3.778  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.524      ;
; 3.780  ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.526      ;
; 3.905  ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 5.652      ;
; 3.925  ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.671      ;
; 4.016  ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.634      ; 5.763      ;
; 4.086  ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 1.633      ; 5.832      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.101 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.101 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.067      ; 0.731      ;
; 0.105 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.063      ; 0.731      ;
; 0.105 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.063      ; 0.731      ;
; 0.105 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.063      ; 0.731      ;
; 0.105 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.063      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.626 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.912      ;
; 0.626 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.912      ;
; 0.633 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.919      ;
; 0.636 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.922      ;
; 0.942 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.228      ;
; 0.967 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.258      ;
; 0.974 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.979 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
; 0.984 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.271      ;
; 1.010 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.296      ;
; 1.019 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.307      ;
; 1.021 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.309      ;
; 1.114 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.400      ;
; 1.194 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.480      ;
; 1.218 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.222 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.508      ;
; 1.234 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.520      ;
; 1.336 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.622      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.386 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.672      ;
; 1.396 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.682      ;
; 1.399 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.685      ;
; 1.407 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.694      ;
; 1.411 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.698      ;
; 1.416 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.703      ;
; 1.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.726      ;
; 1.440 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.726      ;
; 1.454 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.740      ;
; 1.454 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.740      ;
; 1.455 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.455 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.455 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.455 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.765      ;
; 1.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.774      ;
; 1.491 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.777      ;
; 1.492 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.778      ;
; 1.496 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.782      ;
; 1.497 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.783      ;
; 1.501 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.787      ;
; 1.503 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.789      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.505 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.791      ;
; 1.520 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.806      ;
; 1.534 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.820      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.647 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.933      ;
; 0.649 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.935      ;
; 0.649 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.935      ;
; 0.998 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.284      ;
; 1.012 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.298      ;
; 1.037 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.323      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.638 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.925      ;
; 0.642 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.928      ;
; 0.642 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.928      ;
; 0.795 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.103      ;
; 0.842 ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.127      ;
; 0.863 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.149      ;
; 0.867 ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.152      ;
; 0.880 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.166      ;
; 0.880 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.166      ;
; 0.891 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.177      ;
; 0.891 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.177      ;
; 0.895 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.181      ;
; 0.899 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.185      ;
; 0.899 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.185      ;
; 0.901 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.187      ;
; 0.901 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.187      ;
; 0.902 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.188      ;
; 0.940 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.226      ;
; 0.948 ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.233      ;
; 0.968 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.254      ;
; 0.973 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.259      ;
; 0.974 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.262      ;
; 0.978 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.264      ;
; 0.978 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.264      ;
; 0.983 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.269      ;
; 0.985 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.271      ;
; 0.988 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.274      ;
; 0.990 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.276      ;
; 0.991 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.277      ;
; 1.000 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.286      ;
; 1.001 ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.286      ;
; 1.001 ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.286      ;
; 1.001 ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.286      ;
; 1.003 ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.288      ;
; 1.003 ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.288      ;
; 1.042 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.328      ;
; 1.045 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.331      ;
; 1.047 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.333      ;
; 1.050 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.336      ;
; 1.050 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.336      ;
; 1.050 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.336      ;
; 1.052 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.338      ;
; 1.052 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.338      ;
; 1.053 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.339      ;
; 1.055 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.341      ;
; 1.057 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.343      ;
; 1.065 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.351      ;
; 1.066 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.352      ;
; 1.092 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.378      ;
; 1.102 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.388      ;
; 1.120 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.406      ;
; 1.123 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.409      ;
; 1.126 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.412      ;
; 1.134 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.420      ;
; 1.134 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.420      ;
; 1.136 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.422      ;
; 1.137 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.423      ;
; 1.206 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.492      ;
; 1.268 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.553      ;
; 1.318 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.604      ;
; 1.371 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.657      ;
; 1.376 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.662      ;
; 1.436 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.722      ;
; 1.436 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.722      ;
; 1.495 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.781      ;
; 1.496 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.782      ;
; 1.500 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.786      ;
; 1.501 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.787      ;
; 1.516 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.802      ;
; 1.528 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.815      ;
; 1.529 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.816      ;
; 1.533 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.819      ;
; 1.535 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.822      ;
; 1.542 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.829      ;
; 1.542 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.828      ;
; 1.547 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.834      ;
; 1.549 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.835      ;
; 1.573 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.858      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.906      ;
; 0.621 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.907      ;
; 0.629 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.915      ;
; 0.633 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.919      ;
; 0.633 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.919      ;
; 0.637 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.923      ;
; 0.768 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.054      ;
; 0.849 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.135      ;
; 0.850 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.136      ;
; 0.853 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.139      ;
; 0.857 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.143      ;
; 0.857 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.143      ;
; 0.857 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.143      ;
; 0.858 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.144      ;
; 1.197 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.483      ;
; 1.345 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.631      ;
; 1.482 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.768      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.548 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.834      ;
; 1.625 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.911      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.697 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.983      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
; 1.859 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 2.145      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.613 ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.619 ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.620 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.906      ;
; 0.629 ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.646 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_X[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.749 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_X[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.035      ;
; 0.760 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.046      ;
; 0.949 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.234      ;
; 0.965 ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.984 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.984 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.270      ;
; 0.988 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.274      ;
; 0.990 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.276      ;
; 0.990 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.276      ;
; 1.006 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.291      ;
; 1.023 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|oCoord_X[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.310      ;
; 1.030 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.030 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.034 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.320      ;
; 1.034 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.320      ;
; 1.035 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.321      ;
; 1.035 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.321      ;
; 1.038 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.324      ;
; 1.061 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.347      ;
; 1.070 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.356      ;
; 1.105 ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.391      ;
; 1.138 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.424      ;
; 1.142 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.427      ;
; 1.157 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.442      ;
; 1.163 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.448      ;
; 1.212 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.215 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.233 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_X[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.237 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[8]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.244 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.533      ;
; 1.250 ; VGA_Controller:u8|oAddress[0]                                                                                                         ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.537      ;
; 1.263 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.275 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.561      ;
; 1.416 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.416 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.702      ;
; 1.420 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.706      ;
; 1.422 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.708      ;
; 1.456 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.742      ;
; 1.457 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.743      ;
; 1.463 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.463 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.465 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.751      ;
; 1.467 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.467 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.468 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.754      ;
; 1.471 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.757      ;
; 1.496 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.496 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.782      ;
; 1.498 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.784      ;
; 1.500 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.786      ;
; 1.502 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.517 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.803      ;
; 1.520 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_Y[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 1.813      ;
; 1.523 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.809      ;
; 1.528 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.534 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.823      ;
; 1.538 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oCoord_X[7]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.824      ;
; 1.543 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.543 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.829      ;
; 1.545 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.831      ;
; 1.546 ; VGA_Controller:u8|oCoord_X[4]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.835      ;
; 1.547 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.833      ;
; 1.548 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.834      ;
; 1.551 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.837      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.576 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.862      ;
; 1.576 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.862      ;
; 1.580 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.866      ;
; 1.581 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_Y[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.869      ;
; 1.583 ; VGA_Controller:u8|oCoord_X[3]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.872      ;
; 1.588 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.877      ;
; 1.588 ; VGA_Controller:u8|oCoord_X[6]                                                                                                         ; VGA_Controller:u8|oAddress[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.877      ;
; 1.597 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.883      ;
; 1.600 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.603 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.889      ;
; 1.612 ; VGA_Controller:u8|oCoord_X[5]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.901      ;
; 1.618 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.904      ;
; 1.623 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.625 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.911      ;
; 1.627 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.913      ;
; 1.628 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.914      ;
; 1.630 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.916      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.612 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.613 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.615 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.619 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.621 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.622 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.909      ;
; 0.624 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[11]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.628 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.637 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.641 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.642 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.652 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.938      ;
; 0.653 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[7]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.939      ;
; 0.668 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.954      ;
; 0.669 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.955      ;
; 0.670 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.956      ;
; 0.670 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.956      ;
; 0.794 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.079      ;
; 0.795 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.080      ;
; 0.802 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.107      ;
; 0.823 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.108      ;
; 0.857 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                                       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.142      ;
; 0.858 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[10]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.143      ;
; 0.861 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.146      ;
; 0.864 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[6]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.149      ;
; 0.866 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.151      ;
; 0.873 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.159      ;
; 0.874 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.159      ;
; 0.904 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.191      ;
; 0.904 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.189      ;
; 0.905 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.191      ;
; 0.920 ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.206      ;
; 0.945 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.233      ;
; 0.948 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.233      ;
; 0.955 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.241      ;
; 0.960 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.962 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.248      ;
; 0.962 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[6]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.248      ;
; 0.962 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.248      ;
; 0.964 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.965 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.965 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.966 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 0.969 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE                       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.254      ;
; 0.971 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.974 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                     ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.260      ;
; 0.975 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[3]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[10] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[10] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[8]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[5]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[12] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[12] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.982 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.268      ;
; 0.985 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.273      ;
; 0.993 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.279      ;
; 1.003 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.289      ;
; 1.004 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.005 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.291      ;
; 1.006 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.291      ;
; 1.007 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.015 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[6]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                     ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                                           ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.971 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.257      ;
; 0.984 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.273      ;
; 0.988 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.274      ;
; 0.988 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.275      ;
; 0.995 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.281      ;
; 1.011 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.297      ;
; 1.020 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; AUDIO_DAC:u11|FLASH_Cont[21]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.306      ;
; 1.027 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.313      ;
; 1.029 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.317      ;
; 1.039 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[0]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.325      ;
; 1.221 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.507      ;
; 1.239 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.525      ;
; 1.256 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.542      ;
; 1.259 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.545      ;
; 1.357 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[0] ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.432     ; 1.211      ;
; 1.358 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.432     ; 1.212      ;
; 1.403 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.689      ;
; 1.417 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.703      ;
; 1.419 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.705      ;
; 1.420 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.706      ;
; 1.420 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.706      ;
; 1.421 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.707      ;
; 1.444 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.730      ;
; 1.453 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.739      ;
; 1.453 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.739      ;
; 1.460 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.746      ;
; 1.462 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.748      ;
; 1.463 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.749      ;
; 1.464 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.750      ;
; 1.469 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.755      ;
; 1.483 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.769      ;
; 1.495 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[1] ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.432     ; 1.349      ;
; 1.499 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.785      ;
; 1.500 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.786      ;
; 1.501 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.787      ;
; 1.517 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.803      ;
; 1.518 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.804      ;
; 1.520 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 1.813      ;
; 1.524 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.810      ;
; 1.533 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.819      ;
; 1.542 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.828      ;
; 1.543 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.829      ;
; 1.544 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.830      ;
; 1.549 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.835      ;
; 1.563 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.849      ;
; 1.574 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 1.867      ;
; 1.579 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.865      ;
; 1.580 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.432     ; 1.434      ;
; 1.580 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.866      ;
; 1.590 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[1] ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.432     ; 1.444      ;
; 1.592 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[0] ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.432     ; 1.446      ;
; 1.597 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.883      ;
; 1.598 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.884      ;
; 1.600 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 1.893      ;
; 1.622 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.908      ;
; 1.623 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.909      ;
; 1.624 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.910      ;
; 1.627 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.913      ;
; 1.634 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.920      ;
; 1.643 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.929      ;
; 1.653 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.939      ;
; 1.654 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 1.947      ;
; 1.655 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 1.948      ;
; 1.659 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.945      ;
; 1.660 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.946      ;
; 1.671 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.957      ;
; 1.677 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.963      ;
; 1.678 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.964      ;
; 1.680 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 1.973      ;
; 1.689 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.975      ;
; 1.692 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.978      ;
; 1.702 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.988      ;
; 1.703 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.989      ;
; 1.707 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.993      ;
; 1.707 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.993      ;
; 1.714 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.000      ;
; 1.723 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.009      ;
; 1.723 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.009      ;
; 1.733 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.019      ;
; 1.734 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 2.027      ;
; 1.735 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 2.028      ;
; 1.739 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.025      ;
; 1.751 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.037      ;
; 1.757 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.043      ;
; 1.760 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 2.053      ;
; 1.769 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.055      ;
; 1.772 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.058      ;
; 1.778 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.007      ; 2.071      ;
; 1.782 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.068      ;
; 1.783 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.069      ;
; 1.787 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.073      ;
; 1.787 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 2.073      ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.980 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.266      ;
; 0.983 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.269      ;
; 1.030 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.316      ;
; 1.034 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.320      ;
; 1.037 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.323      ;
; 1.039 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.325      ;
; 1.415 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.701      ;
; 1.463 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.749      ;
; 1.469 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.755      ;
; 1.470 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.756      ;
; 1.513 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.799      ;
; 1.543 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.829      ;
; 1.549 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.835      ;
; 1.567 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.853      ;
; 1.593 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.879      ;
; 1.644 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.930      ;
; 1.673 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.959      ;
; 1.723 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.009      ;
; 1.724 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.010      ;
; 1.752 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.038      ;
; 1.752 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.038      ;
; 1.752 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.038      ;
; 1.752 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.038      ;
; 1.803 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.089      ;
; 1.804 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.090      ;
; 1.879 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.165      ;
; 1.883 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.169      ;
; 2.026 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.312      ;
; 2.026 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.312      ;
; 2.026 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.312      ;
; 2.208 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.494      ;
; 2.208 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.494      ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 1.114 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 0.901      ;
; 1.116 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 0.903      ;
; 1.264 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.051      ;
; 1.265 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.052      ;
; 1.266 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.053      ;
; 1.267 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.054      ;
; 1.268 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.055      ;
; 1.268 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.055      ;
; 1.270 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.057      ;
; 1.340 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.127      ;
; 1.354 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.141      ;
; 1.357 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.144      ;
; 1.435 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.222      ;
; 1.453 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.240      ;
; 1.494 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.281      ;
; 1.499 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; 0.001      ; 1.286      ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.543 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.808     ; 2.778      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.529 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.768      ;
; -5.528 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.767      ;
; -5.528 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.767      ;
; -5.528 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.767      ;
; -5.528 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.767      ;
; -5.528 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.804     ; 2.767      ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.532 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.804     ; 2.768      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.762      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.811     ; 2.760      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.531 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.816     ; 2.755      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.808     ; 2.762      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.806     ; 2.764      ;
; -5.530 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.809     ; 2.761      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.563     ; 2.767      ;
; -2.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.563     ; 2.767      ;
; -2.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.563     ; 2.767      ;
; -2.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.563     ; 2.767      ;
; -2.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.563     ; 2.767      ;
; -2.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.563     ; 2.767      ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; -2.790 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.563     ; 2.765      ;
; -2.790 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.563     ; 2.765      ;
; -2.790 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.563     ; 2.765      ;
; -2.790 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.563     ; 2.765      ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.441     ; 2.767      ;
; -2.670 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.448     ; 2.760      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.450     ; 2.758      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
; -2.170 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.444     ; 2.764      ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.449     ; 2.758      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
; -2.669 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.443     ; 2.764      ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.450     ; 2.758      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 2.922 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.444     ; 2.764      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.441     ; 2.767      ;
; 3.422 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.448     ; 2.760      ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.449     ; 2.758      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
; 3.421 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.443     ; 2.764      ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; 3.542 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.563     ; 2.765      ;
; 3.542 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.563     ; 2.765      ;
; 3.542 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.563     ; 2.765      ;
; 3.542 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.563     ; 2.765      ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; 3.544 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.563     ; 2.767      ;
; 3.544 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.563     ; 2.767      ;
; 3.544 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.563     ; 2.767      ;
; 3.544 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.563     ; 2.767      ;
; 3.544 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.563     ; 2.767      ;
; 3.544 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.563     ; 2.767      ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.808     ; 2.762      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.806     ; 2.764      ;
; 5.284 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.761      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.809     ; 2.762      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.811     ; 2.760      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.285 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.816     ; 2.755      ;
; 5.286 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.804     ; 2.768      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 5.285 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.767      ;
; 5.285 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.767      ;
; 5.285 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.767      ;
; 5.285 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.767      ;
; 5.285 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.767      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.286 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.804     ; 2.768      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
; 5.300 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.808     ; 2.778      ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'TCK'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; TCK   ; Rise       ; TCK                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'                                                                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.406 ; 37.037       ; 2.631          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[8]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|oAUD_BCK|clk                           ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; 4.384  ; 4.384  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; 4.427  ; 4.427  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; 4.369  ; 4.369  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; 4.512  ; 4.512  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; 4.483  ; 4.483  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; 4.549  ; 4.549  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; 4.510  ; 4.510  ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; 8.062  ; 8.062  ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; 8.062  ; 8.062  ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; 4.917  ; 4.917  ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; 4.759  ; 4.759  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; 6.583  ; 6.583  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; 5.922  ; 5.922  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; 5.867  ; 5.867  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; 5.535  ; 5.535  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; 5.492  ; 5.492  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; 6.492  ; 6.492  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; 5.117  ; 5.117  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; 5.532  ; 5.532  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; 6.042  ; 6.042  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; 5.578  ; 5.578  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; 5.765  ; 5.765  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; 5.696  ; 5.696  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; 4.768  ; 4.768  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; 6.583  ; 6.583  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; 5.791  ; 5.791  ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; 1.706  ; 1.706  ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.524  ; 6.524  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.255  ; 6.255  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.255  ; 6.255  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; 3.500  ; 3.500  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; 2.695  ; 2.695  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; 10.630 ; 10.630 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; 9.500  ; 9.500  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; 9.503  ; 9.503  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; 9.280  ; 9.280  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; 10.269 ; 10.269 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; 9.315  ; 9.315  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; 9.853  ; 9.853  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; 9.670  ; 9.670  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; 10.630 ; 10.630 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 6.947  ; 6.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 6.933  ; 6.933  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 6.492  ; 6.492  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 6.503  ; 6.503  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 6.856  ; 6.856  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 6.851  ; 6.851  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 6.855  ; 6.855  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.947  ; 6.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 6.511  ; 6.511  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 6.099  ; 6.099  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 6.099  ; 6.099  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 6.438  ; 6.438  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.461  ; 6.461  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 6.473  ; 6.473  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.405  ; 6.405  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 6.464  ; 6.464  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; 6.124  ; 6.124  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; 10.192 ; 10.192 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; 10.192 ; 10.192 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; -4.121 ; -4.121 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; -4.136 ; -4.136 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; -4.179 ; -4.179 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; -4.121 ; -4.121 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; -4.264 ; -4.264 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; -4.235 ; -4.235 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; -4.301 ; -4.301 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; -4.329 ; -4.329 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; -4.262 ; -4.262 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; -4.901 ; -4.901 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; -4.901 ; -4.901 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; -4.669 ; -4.669 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; -4.511 ; -4.511 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; -4.329 ; -4.329 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; -5.674 ; -5.674 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; -5.619 ; -5.619 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; -5.917 ; -5.917 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; -5.287 ; -5.287 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; -5.244 ; -5.244 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; -6.244 ; -6.244 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; -4.869 ; -4.869 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; -5.284 ; -5.284 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; -5.794 ; -5.794 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; -5.330 ; -5.330 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; -5.517 ; -5.517 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; -5.448 ; -5.448 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; -4.520 ; -4.520 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; -6.335 ; -6.335 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; -4.329 ; -4.329 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; -5.543 ; -5.543 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; -1.458 ; -1.458 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.851 ; -5.851 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.818 ; -5.818 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.818 ; -5.818 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; -2.504 ; -2.504 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; -2.440 ; -2.440 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; -8.648 ; -8.648 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; -8.911 ; -8.911 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; -8.864 ; -8.864 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; -8.648 ; -8.648 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; -8.659 ; -8.659 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; -8.726 ; -8.726 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; -9.214 ; -9.214 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; -9.038 ; -9.038 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; -9.020 ; -9.020 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -5.851 ; -5.851 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -6.685 ; -6.685 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -6.244 ; -6.244 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -6.255 ; -6.255 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -6.608 ; -6.608 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -6.603 ; -6.603 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -6.607 ; -6.607 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -6.699 ; -6.699 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -6.263 ; -6.263 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -5.851 ; -5.851 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -5.851 ; -5.851 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -6.190 ; -6.190 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -6.213 ; -6.213 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -6.225 ; -6.225 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -6.157 ; -6.157 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -6.216 ; -6.216 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; -5.876 ; -5.876 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; -7.455 ; -7.455 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; -7.455 ; -7.455 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.393  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.109  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.393  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 15.900 ; 15.900 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.109  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 14.703 ; 14.703 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 4.874  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 4.874  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 16.401 ; 16.401 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 12.332 ; 12.332 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 11.024 ; 11.024 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 11.665 ; 11.665 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 11.346 ; 11.346 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 11.692 ; 11.692 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 11.029 ; 11.029 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 12.332 ; 12.332 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 10.598 ; 10.598 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 11.936 ; 11.936 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 11.059 ; 11.059 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 11.368 ; 11.368 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 10.442 ; 10.442 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 11.350 ; 11.350 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 9.585  ; 9.585  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 9.338  ; 9.338  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 9.344  ; 9.344  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 9.312  ; 9.312  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 9.295  ; 9.295  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 10.607 ; 10.607 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 9.948  ; 9.948  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 9.665  ; 9.665  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 9.615  ; 9.615  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 9.879  ; 9.879  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 8.180  ; 8.180  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 10.792 ; 10.792 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 9.606  ; 9.606  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 9.315  ; 9.315  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 9.878  ; 9.878  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 9.897  ; 9.897  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 10.735 ; 10.735 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 10.691 ; 10.691 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 10.498 ; 10.498 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 10.792 ; 10.792 ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 8.215  ; 8.215  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 9.520  ; 9.520  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 9.695  ; 9.695  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 8.182  ; 8.182  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 8.569  ; 8.569  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 9.678  ; 9.678  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 9.675  ; 9.675  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 9.687  ; 9.687  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 8.602  ; 8.602  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 9.695  ; 9.695  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 9.704  ; 9.704  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 9.704  ; 9.704  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 9.577  ; 9.577  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 9.627  ; 9.627  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 9.675  ; 9.675  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 9.562  ; 9.562  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 9.431  ; 9.431  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 9.657  ; 9.657  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 7.709  ; 7.709  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 7.879  ; 7.879  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 8.477  ; 8.477  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 8.846  ; 8.846  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 8.834  ; 8.834  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 8.919  ; 8.919  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 8.892  ; 8.892  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 8.837  ; 8.837  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 8.162  ; 8.162  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 8.839  ; 8.839  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 8.401  ; 8.401  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 9.056  ; 9.056  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 9.187  ; 9.187  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 8.959  ; 8.959  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 8.485  ; 8.485  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 8.793  ; 8.793  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 10.291 ; 10.291 ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 8.751  ; 8.751  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 9.638  ; 9.638  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 9.039  ; 9.039  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 9.851  ; 9.851  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 9.914  ; 9.914  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 8.493  ; 8.493  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 8.779  ; 8.779  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 8.930  ; 8.930  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 8.203  ; 8.203  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 9.136  ; 9.136  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 9.183  ; 9.183  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 8.523  ; 8.523  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 9.774  ; 9.774  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 10.284 ; 10.284 ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 9.924  ; 9.924  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 10.291 ; 10.291 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 9.270  ; 9.270  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 9.321  ; 9.321  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 9.327  ; 9.327  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 9.264  ; 9.264  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 9.148  ; 9.148  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 8.153  ; 8.153  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 8.485  ; 8.485  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 8.947  ; 8.947  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 8.949  ; 8.949  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 9.278  ; 9.278  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 8.998  ; 8.998  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 9.291  ; 9.291  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 9.221  ; 9.221  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 9.527  ; 9.527  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 10.102 ; 10.102 ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 11.114 ; 11.114 ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 12.978 ; 12.978 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.793  ; 9.793  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.088  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 7.370  ; 7.370  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 7.758  ; 7.758  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 6.554  ; 6.554  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 7.758  ; 7.758  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 7.659  ; 7.659  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 7.396  ; 7.396  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 7.415  ; 7.415  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 6.278  ; 6.278  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 6.548  ; 6.548  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 6.307  ; 6.307  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 5.979  ; 5.979  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 5.636  ; 5.636  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 5.687  ; 5.687  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 6.296  ; 6.296  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 6.675  ; 6.675  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 6.465  ; 6.465  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 6.779  ; 6.779  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 6.923  ; 6.923  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 10.103 ; 10.103 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 10.103 ; 10.103 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 10.035 ; 10.035 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 9.791  ; 9.791  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 10.068 ; 10.068 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 10.078 ; 10.078 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 10.094 ; 10.094 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 10.388 ; 10.388 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 5.118  ; 5.118  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 10.941 ; 10.941 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 10.353 ; 10.353 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 10.941 ; 10.941 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 10.378 ; 10.378 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 10.335 ; 10.335 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 4.816  ; 4.816  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 2.904  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 2.904  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 5.372  ; 5.372  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.066  ; 5.066  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 5.050  ; 5.050  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.349  ; 5.349  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 5.372  ; 5.372  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.677  ; 4.677  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.947  ; 4.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 4.311  ; 4.311  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.309  ; 4.309  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.674  ; 4.674  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.661  ; 4.661  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 5.143  ; 5.143  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.652  ; 4.652  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.686  ; 4.686  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 5.212  ; 5.212  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.741  ; 4.741  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 4.375  ; 4.375  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.377  ; 4.377  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 5.366  ; 5.366  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.974  ; 4.974  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 4.710  ; 4.710  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 4.730  ; 4.730  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.578  ; 4.578  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 4.988  ; 4.988  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 5.033  ; 5.033  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 5.366  ; 5.366  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 5.341  ; 5.341  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.069  ; 4.069  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 4.072  ; 4.072  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.054  ; 4.054  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.054  ; 4.054  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.587  ; 4.587  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 4.059  ; 4.059  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.706  ; 4.706  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.047  ; 4.047  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 4.348  ; 4.348  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; 1.072  ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; 1.072  ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.393  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.109  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.393  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 10.190 ; 10.190 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.109  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 11.808 ; 11.808 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 4.874  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 4.874  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 12.609 ; 12.609 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 8.017  ; 8.017  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 8.860  ; 8.860  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 8.759  ; 8.759  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 9.169  ; 9.169  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 9.258  ; 9.258  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 8.852  ; 8.852  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 9.899  ; 9.899  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 8.932  ; 8.932  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 9.025  ; 9.025  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 8.895  ; 8.895  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 8.664  ; 8.664  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 8.276  ; 8.276  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 8.684  ; 8.684  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 8.704  ; 8.704  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 8.460  ; 8.460  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 8.427  ; 8.427  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 8.017  ; 8.017  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 9.333  ; 9.333  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 8.872  ; 8.872  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 8.795  ; 8.795  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 8.539  ; 8.539  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 8.742  ; 8.742  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 8.180  ; 8.180  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 8.842  ; 8.842  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 8.929  ; 8.929  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 8.842  ; 8.842  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 9.205  ; 9.205  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 8.866  ; 8.866  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 9.479  ; 9.479  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 9.350  ; 9.350  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 9.672  ; 9.672  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 9.267  ; 9.267  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 8.215  ; 8.215  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 8.721  ; 8.721  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 7.801  ; 7.801  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 7.801  ; 7.801  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 8.184  ; 8.184  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 9.262  ; 9.262  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 9.259  ; 9.259  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 9.269  ; 9.269  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 8.218  ; 8.218  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 9.274  ; 9.274  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 8.202  ; 8.202  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 8.202  ; 8.202  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 9.138  ; 9.138  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 9.197  ; 9.197  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 9.238  ; 9.238  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 9.175  ; 9.175  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 9.005  ; 9.005  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 9.221  ; 9.221  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 7.709  ; 7.709  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 7.709  ; 7.709  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 7.879  ; 7.879  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 8.477  ; 8.477  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 8.846  ; 8.846  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 8.834  ; 8.834  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 8.919  ; 8.919  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 8.892  ; 8.892  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 8.162  ; 8.162  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 8.837  ; 8.837  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 8.162  ; 8.162  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 8.839  ; 8.839  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 8.401  ; 8.401  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 9.056  ; 9.056  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 9.187  ; 9.187  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 8.959  ; 8.959  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 8.485  ; 8.485  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 8.793  ; 8.793  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 7.579  ; 7.579  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 8.181  ; 8.181  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 9.027  ; 9.027  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 8.431  ; 8.431  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 8.491  ; 8.491  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 8.444  ; 8.444  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 7.883  ; 7.883  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 8.170  ; 8.170  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 8.317  ; 8.317  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 7.579  ; 7.579  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 7.589  ; 7.589  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 7.905  ; 7.905  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 7.952  ; 7.952  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 7.909  ; 7.909  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 8.544  ; 8.544  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 8.306  ; 8.306  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 9.083  ; 9.083  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 8.792  ; 8.792  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 9.159  ; 9.159  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 7.590  ; 7.590  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 8.207  ; 8.207  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 7.907  ; 7.907  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 7.915  ; 7.915  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 7.923  ; 7.923  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 7.902  ; 7.902  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 7.742  ; 7.742  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 7.597  ; 7.597  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 7.936  ; 7.936  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 7.590  ; 7.590  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 7.593  ; 7.593  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 7.874  ; 7.874  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 7.590  ; 7.590  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 7.621  ; 7.621  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 7.882  ; 7.882  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 7.869  ; 7.869  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 8.164  ; 8.164  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 9.014  ; 9.014  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 9.991  ; 9.991  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.898 ; 9.088  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.793  ; 9.793  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.088  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 7.370  ; 7.370  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 5.636  ; 5.636  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 6.554  ; 6.554  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 7.758  ; 7.758  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 7.659  ; 7.659  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 7.396  ; 7.396  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 7.415  ; 7.415  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 6.278  ; 6.278  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 6.548  ; 6.548  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 6.307  ; 6.307  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 5.979  ; 5.979  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 5.636  ; 5.636  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 5.687  ; 5.687  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 6.296  ; 6.296  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 6.675  ; 6.675  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 6.465  ; 6.465  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 6.779  ; 6.779  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 6.923  ; 6.923  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 5.594  ; 5.594  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 6.027  ; 6.027  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 6.221  ; 6.221  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 5.697  ; 5.697  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 5.594  ; 5.594  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 5.978  ; 5.978  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 6.507  ; 6.507  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 5.978  ; 5.978  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 6.247  ; 6.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 6.294  ; 6.294  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 5.118  ; 5.118  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 6.257  ; 6.257  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 6.386  ; 6.386  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 6.462  ; 6.462  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 6.464  ; 6.464  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 6.257  ; 6.257  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 4.816  ; 4.816  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 2.904  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 2.904  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 4.309  ; 4.309  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.066  ; 5.066  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 5.050  ; 5.050  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.349  ; 5.349  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 5.372  ; 5.372  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.677  ; 4.677  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.947  ; 4.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 4.311  ; 4.311  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.309  ; 4.309  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.674  ; 4.674  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.661  ; 4.661  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 5.143  ; 5.143  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.652  ; 4.652  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.686  ; 4.686  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 5.212  ; 5.212  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.741  ; 4.741  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 4.375  ; 4.375  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.377  ; 4.377  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.974  ; 4.974  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 4.710  ; 4.710  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 4.730  ; 4.730  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.578  ; 4.578  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 4.988  ; 4.988  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 5.033  ; 5.033  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 5.366  ; 5.366  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 5.341  ; 5.341  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.069  ; 4.069  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 4.072  ; 4.072  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.054  ; 4.054  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.054  ; 4.054  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.587  ; 4.587  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 4.059  ; 4.059  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.706  ; 4.706  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.047  ; 4.047  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 4.348  ; 4.348  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; 1.072  ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; 1.072  ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; AUD_DACDAT  ; 10.331 ; 10.954 ; 10.954 ; 10.331 ;
; SW[1]      ; AUD_DACDAT  ;        ; 10.646 ; 10.646 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; AUD_DACDAT  ; 10.331 ; 10.041 ; 10.041 ; 10.331 ;
; SW[1]      ; AUD_DACDAT  ;        ; 9.575  ; 9.575  ;        ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                   ;
+--------------+------------+--------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+--------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.183  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 8.183  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 8.198  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.198  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.796  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 9.066  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 9.066  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 9.330  ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 9.320  ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.865  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.477 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.487 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.885  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.895  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.506 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.506 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.520 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.530 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.865  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.865  ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.454 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.163 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.187 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.464 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.464 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.717 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.517  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.656  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.656  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.672  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.672  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.689  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.659  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.699  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.699  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.662  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.662  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.657  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.657  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.517  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.517  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.517  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.517  ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.183 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 8.183 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 8.198 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.198 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.796 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 9.066 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 9.066 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 9.330 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 9.320 ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.742 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.354 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.364 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.762 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.772 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.383 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.383 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.397 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.407 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.742 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.742 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.331 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.040 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.064 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.341 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.341 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.594 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.517 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.656 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.656 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.672 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.672 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.689 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.659 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.699 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.699 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.662 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.662 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.657 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.657 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.517 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.517 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.517 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.517 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                          ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.183     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 8.183     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 8.198     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.198     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.796     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 9.066     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 9.066     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 9.330     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 9.320     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 9.865     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 10.477    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 10.487    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 9.885     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 9.895     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 10.506    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 10.506    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 10.520    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 10.530    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 9.865     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 9.865     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 10.454    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 10.163    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 10.187    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 10.464    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 10.464    ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 10.717    ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.656     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.656     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.672     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.672     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.689     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.659     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.699     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.699     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.662     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.662     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.657     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.657     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 8.183     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 8.183     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 8.198     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 8.198     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 8.796     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 9.066     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 9.066     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 9.330     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 9.320     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 8.742     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 9.354     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 9.364     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.762     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.772     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 9.383     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 9.383     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 9.397     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 9.407     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.742     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.742     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 9.331     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 9.040     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 9.064     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 9.341     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 9.341     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 9.594     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.656     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.656     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.672     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.672     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.689     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.659     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.699     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.699     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.662     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.662     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.657     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.657     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.517     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------+
; Fast Model Setup Summary                                              ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0]               ; -5.236 ; -60.883       ;
; TCK                                          ; -0.733 ; -0.733        ;
; AUDIO_DAC:u11|LRCK_4X                        ; -0.702 ; -19.745       ;
; p1|altpll_component|pll|clk[1]               ; -0.491 ; -1.962        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -0.425 ; -6.565        ;
; CLOCK_50                                     ; -0.195 ; -0.504        ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.032 ; -0.108        ;
; AUDIO_DAC:u11|LRCK_1X                        ; -0.021 ; -0.126        ;
; USB_JTAG:u1|mTCK                             ; 0.066  ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK                       ; 0.499  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 15.977 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Hold Summary                                               ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; CLOCK_50                                     ; -1.819 ; -32.869       ;
; TCK                                          ; -0.233 ; -0.295        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; 0.215  ; 0.000         ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 0.215  ; 0.000         ;
; USB_JTAG:u1|mTCK                             ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[1]               ; 0.215  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_4X                        ; 0.357  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X                        ; 0.362  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X                        ; 0.739  ; 0.000         ;
+----------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[1] ; -3.792 ; -117.342      ;
; p1|altpll_component|pll|clk[0] ; -3.782 ; -276.003      ;
; AUDIO_DAC:u11|oAUD_BCK         ; -1.498 ; -5.992        ;
; AUDIO_DAC:u11|LRCK_1X          ; -1.495 ; -8.970        ;
; AUDIO_DAC:u11|LRCK_2X          ; -1.483 ; -23.728       ;
; AUDIO_DAC:u11|LRCK_4X          ; -1.482 ; -48.316       ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u11|LRCK_4X          ; 1.862 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X          ; 2.363 ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X          ; 2.375 ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK         ; 2.378 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 3.662 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 3.662 ; 0.000         ;
+--------------------------------+-------+---------------+


+-----------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                ;
+----------------------------------------------+--------+---------------+
; Clock                                        ; Slack  ; End Point TNS ;
+----------------------------------------------+--------+---------------+
; TCK                                          ; -1.222 ; -6.222        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -0.500 ; -40.000       ;
; AUDIO_DAC:u11|LRCK_4X                        ; -0.500 ; -38.000       ;
; USB_JTAG:u1|mTCK                             ; -0.500 ; -19.000       ;
; AUDIO_DAC:u11|LRCK_2X                        ; -0.500 ; -16.000       ;
; AUDIO_DAC:u11|LRCK_1X                        ; -0.500 ; -6.000        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; -0.500 ; -4.000        ;
; CLOCK_50                                     ; 9.000  ; 0.000         ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; p1|altpll_component|pll|clk[0]               ; 17.714 ; 0.000         ;
; CLOCK_27[0]                                  ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]               ; 26.777 ; 0.000         ;
+----------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                              ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.236 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.173      ;
; -5.236 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.173      ;
; -5.236 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.173      ;
; -5.236 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.173      ;
; -5.186 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.123      ;
; -5.186 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.123      ;
; -5.186 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.123      ;
; -5.186 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.123      ;
; -5.177 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.114      ;
; -5.177 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.114      ;
; -5.177 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.114      ;
; -5.177 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.114      ;
; -5.063 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.000      ;
; -5.063 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.000      ;
; -5.063 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.000      ;
; -5.063 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 3.000      ;
; -5.061 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.996      ;
; -5.061 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.996      ;
; -5.061 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.996      ;
; -5.061 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.996      ;
; -5.012 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.947      ;
; -5.012 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.947      ;
; -5.012 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.947      ;
; -5.012 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.947      ;
; -5.005 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.942      ;
; -5.005 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.942      ;
; -5.004 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.941      ;
; -5.004 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.941      ;
; -5.001 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.938      ;
; -4.997 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.934      ;
; -4.995 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.932      ;
; -4.982 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.919      ;
; -4.982 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.919      ;
; -4.982 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.919      ;
; -4.982 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.919      ;
; -4.955 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.892      ;
; -4.955 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.892      ;
; -4.954 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.891      ;
; -4.954 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.891      ;
; -4.951 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.888      ;
; -4.947 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.884      ;
; -4.946 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.883      ;
; -4.946 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.883      ;
; -4.945 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.882      ;
; -4.945 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.882      ;
; -4.945 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.882      ;
; -4.942 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.879      ;
; -4.938 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.875      ;
; -4.936 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.871      ;
; -4.936 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.871      ;
; -4.936 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.871      ;
; -4.936 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.871      ;
; -4.936 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.873      ;
; -4.934 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.871      ;
; -4.934 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.871      ;
; -4.934 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.871      ;
; -4.934 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.871      ;
; -4.928 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.865      ;
; -4.914 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.849      ;
; -4.914 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.849      ;
; -4.914 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.849      ;
; -4.914 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.849      ;
; -4.878 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.815      ;
; -4.869 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.806      ;
; -4.832 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.769      ;
; -4.832 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.769      ;
; -4.831 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.768      ;
; -4.831 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.768      ;
; -4.830 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.765      ;
; -4.830 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.765      ;
; -4.829 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.764      ;
; -4.829 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.764      ;
; -4.828 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.765      ;
; -4.826 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.761      ;
; -4.824 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.761      ;
; -4.822 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.757      ;
; -4.822 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.759      ;
; -4.820 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.755      ;
; -4.810 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.747      ;
; -4.810 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.747      ;
; -4.810 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.747      ;
; -4.810 ; CMD_Decode:u5|oCursor_Y[7] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.747      ;
; -4.802 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.739      ;
; -4.802 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.739      ;
; -4.802 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.739      ;
; -4.802 ; CMD_Decode:u5|oCursor_Y[8] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.097     ; 2.739      ;
; -4.795 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.730      ;
; -4.795 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.730      ;
; -4.795 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.730      ;
; -4.795 ; CMD_Decode:u5|oCursor_X[6] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.730      ;
; -4.781 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.716      ;
; -4.781 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.716      ;
; -4.780 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.715      ;
; -4.780 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.715      ;
; -4.777 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.712      ;
; -4.773 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.708      ;
; -4.773 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.708      ;
; -4.773 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.708      ;
; -4.773 ; CMD_Decode:u5|oCursor_X[7] ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.708      ;
; -4.773 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.099     ; 2.708      ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'TCK'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.733 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.066     ; 1.629      ;
; -0.691 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.371      ;
; -0.686 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.366      ;
; -0.644 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.066     ; 1.540      ;
; -0.634 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.314      ;
; -0.585 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.265      ;
; -0.548 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 2.227      ;
; -0.546 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 2.225      ;
; -0.529 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.721      ; 2.212      ;
; -0.526 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.206      ;
; -0.523 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.203      ;
; -0.498 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 2.177      ;
; -0.496 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.176      ;
; -0.495 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 2.174      ;
; -0.456 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.136      ;
; -0.451 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.131      ;
; -0.434 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 2.113      ;
; -0.408 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.724      ; 2.094      ;
; -0.394 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.074      ;
; -0.385 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.065      ;
; -0.375 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.055      ;
; -0.354 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.034      ;
; -0.353 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.033      ;
; -0.348 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 2.028      ;
; -0.315 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 1.995      ;
; -0.307 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; -0.066     ; 1.203      ;
; -0.304 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 1.984      ;
; -0.296 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 1.976      ;
; -0.285 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.964      ;
; -0.271 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.950      ;
; -0.237 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.916      ;
; -0.201 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.718      ; 1.881      ;
; -0.174 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.853      ;
; -0.153 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.720      ; 1.835      ;
; -0.130 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.733      ; 1.825      ;
; -0.123 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.802      ;
; -0.114 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.720      ; 1.796      ;
; -0.109 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.720      ; 1.791      ;
; -0.089 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.768      ;
; -0.075 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.717      ; 1.754      ;
; -0.001 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 1.000        ; 0.720      ; 1.683      ;
; 0.220  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.812      ;
; 0.230  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.802      ;
; 0.269  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.783      ; 1.546      ;
; 0.286  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.533      ;
; 0.287  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.529      ;
; 0.384  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.432      ;
; 0.407  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.790      ; 1.415      ;
; 0.413  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.619      ;
; 0.424  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.608      ;
; 0.458  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.574      ;
; 0.485  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.783      ; 1.330      ;
; 0.485  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.783      ; 1.330      ;
; 0.502  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.317      ;
; 0.502  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.787      ; 1.317      ;
; 0.503  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.313      ;
; 0.503  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.313      ;
; 0.562  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.254      ;
; 0.600  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.216      ;
; 0.600  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.216      ;
; 0.623  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.790      ; 1.199      ;
; 0.623  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.790      ; 1.199      ;
; 0.631  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.401      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.685  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.799      ; 1.146      ;
; 0.778  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.038      ;
; 0.778  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.784      ; 1.038      ;
; 0.942  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.799      ; 0.889      ;
; 1.113  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 1.000        ; 0.799      ; 0.718      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.702 ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.734      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.662 ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.694      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.690      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.623 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.655      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.615 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.647      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.587 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.619      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.563 ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.595      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.547 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.579      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[20] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.538 ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|FLASH_Cont[21] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.576      ;
; -0.533 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.006      ; 1.571      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.491 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.302     ; 0.367      ;
; -0.491 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.302     ; 0.367      ;
; -0.491 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.302     ; 0.367      ;
; -0.491 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.302     ; 0.367      ;
; -0.490 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.301     ; 0.367      ;
; -0.490 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.301     ; 0.367      ;
; -0.490 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.301     ; 0.367      ;
; -0.490 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.301     ; 0.367      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.141 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.446      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.149 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.438      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.206 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.381      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.241 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.346      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.346 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.241      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.361 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.226      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.177      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.167      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.430 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.157      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.440 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.147      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.469 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.490 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.097      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.425 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.457      ;
; -0.422 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.454      ;
; -0.310 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.342      ;
; -0.282 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.314      ;
; -0.267 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.299      ;
; -0.232 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.265      ;
; -0.223 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.255      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.211 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.243      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.208 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.240      ;
; -0.199 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.231      ;
; -0.189 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.222      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.187 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.219      ;
; -0.179 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.211      ;
; -0.179 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.211      ;
; -0.179 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.211      ;
; -0.179 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.211      ;
; -0.179 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.211      ;
; -0.179 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.211      ;
; -0.165 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.197      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.154 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.186      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.184      ;
; -0.151 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.182      ;
; -0.151 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.182      ;
; -0.151 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.182      ;
; -0.151 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.182      ;
; -0.151 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.182      ;
; -0.151 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.182      ;
; -0.133 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.165      ;
; -0.133 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.165      ;
; -0.131 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.163      ;
; -0.127 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.159      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
; -0.122 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.154      ;
+--------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                           ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.195 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 0.500        ; 1.804      ; 2.531      ;
; -0.157 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|Pre_TxD_Done                      ; TCK                             ; CLOCK_50    ; 1.000        ; -0.785     ; 0.404      ;
; -0.152 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|oTxD_Done                         ; TCK                             ; CLOCK_50    ; 1.000        ; -0.785     ; 0.399      ;
; 0.265  ; AUDIO_DAC:u11|FLASH_Cont[21]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[21] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.275      ; 0.542      ;
; 0.266  ; AUDIO_DAC:u11|FLASH_Cont[11]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[11] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.547      ;
; 0.274  ; AUDIO_DAC:u11|FLASH_Cont[10]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.274      ; 0.532      ;
; 0.276  ; AUDIO_DAC:u11|FLASH_Cont[3]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.537      ;
; 0.280  ; AUDIO_DAC:u11|FLASH_Cont[1]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[1]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.533      ;
; 0.294  ; AUDIO_DAC:u11|FLASH_Cont[0]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[0]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.274      ; 0.512      ;
; 0.302  ; AUDIO_DAC:u11|FLASH_Cont[9]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.511      ;
; 0.304  ; AUDIO_DAC:u11|FLASH_Cont[7]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.509      ;
; 0.305  ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; CLOCK_50    ; 1.000        ; 1.804      ; 2.531      ;
; 0.308  ; AUDIO_DAC:u11|FLASH_Cont[5]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.505      ;
; 0.310  ; AUDIO_DAC:u11|FLASH_Cont[17]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.275      ; 0.497      ;
; 0.317  ; AUDIO_DAC:u11|FLASH_Cont[19]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[19] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.275      ; 0.490      ;
; 0.318  ; AUDIO_DAC:u11|FLASH_Cont[8]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[8]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.274      ; 0.488      ;
; 0.319  ; AUDIO_DAC:u11|FLASH_Cont[4]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.274      ; 0.487      ;
; 0.319  ; AUDIO_DAC:u11|FLASH_Cont[6]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[6]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.274      ; 0.487      ;
; 0.319  ; AUDIO_DAC:u11|FLASH_Cont[16]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[16] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.275      ; 0.488      ;
; 0.319  ; AUDIO_DAC:u11|FLASH_Cont[18]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[18] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.275      ; 0.488      ;
; 0.321  ; AUDIO_DAC:u11|FLASH_Cont[20]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[20] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.275      ; 0.486      ;
; 0.332  ; AUDIO_DAC:u11|FLASH_Cont[2]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]  ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.274      ; 0.474      ;
; 0.356  ; AUDIO_DAC:u11|FLASH_Cont[15]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[15] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.457      ;
; 0.357  ; AUDIO_DAC:u11|FLASH_Cont[13]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[13] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.456      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.362  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.989      ;
; 0.411  ; AUDIO_DAC:u11|FLASH_Cont[14]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.402      ;
; 0.414  ; AUDIO_DAC:u11|FLASH_Cont[12]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12] ; AUDIO_DAC:u11|LRCK_4X           ; CLOCK_50    ; 0.500        ; 0.281      ; 0.399      ;
; 0.803  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.548      ;
; 0.856  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_Ready                        ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.311      ; 0.487      ;
; 0.857  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|Pre_RxD_Ready                     ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.311      ; 0.486      ;
; 0.874  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.477      ;
; 0.875  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.476      ;
; 0.876  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.475      ;
; 0.876  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.475      ;
; 0.876  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.475      ;
; 0.878  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.473      ;
; 0.878  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; CLOCK_50    ; 1.000        ; 0.319      ; 0.473      ;
; 2.093  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 0.500        ; 1.787      ; 0.367      ;
; 2.593  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; CLOCK_50    ; 1.000        ; 1.787      ; 0.367      ;
; 16.292 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.739      ;
; 16.347 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.684      ;
; 16.395 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.636      ;
; 16.419 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.612      ;
; 16.474 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.557      ;
; 16.510 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.521      ;
; 16.512 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.515      ;
; 16.522 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.509      ;
; 16.527 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.504      ;
; 16.534 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.497      ;
; 16.539 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.492      ;
; 16.567 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.460      ;
; 16.594 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.437      ;
; 16.637 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.394      ;
; 16.639 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.388      ;
; 16.646 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.385      ;
; 16.649 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.382      ;
; 16.654 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.377      ;
; 16.659 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|sel_FL                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 3.389      ;
; 16.659 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|sel_SR                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 3.389      ;
; 16.659 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|sel_SDR                         ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.016      ; 3.389      ;
; 16.661 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.370      ;
; 16.666 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.365      ;
; 16.694 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.333      ;
; 16.697 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.334      ;
; 16.725 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.306      ;
; 16.735 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.296      ;
; 16.741 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.286      ;
; 16.742 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.285      ;
; 16.747 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[10]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.005      ; 3.290      ;
; 16.747 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[11]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.005      ; 3.290      ;
; 16.747 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[13]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.005      ; 3.290      ;
; 16.747 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[15]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.005      ; 3.290      ;
; 16.747 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[16]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.005      ; 3.290      ;
; 16.747 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oSR_ADDR[17]                    ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.005      ; 3.290      ;
; 16.771 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.260      ;
; 16.773 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.258      ;
; 16.780 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.251      ;
; 16.782 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_ADDR[6]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.245      ;
; 16.782 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_ADDR[9]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.245      ;
; 16.782 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_DATA[5]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.245      ;
; 16.782 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_DATA[3]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.245      ;
; 16.782 ; CMD_Decode:u5|CMD_Tmp[0]             ; CMD_Decode:u5|oFL_DATA[7]                     ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.245      ;
; 16.796 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[0]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.231      ;
; 16.797 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.005     ; 3.230      ;
; 16.808 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|sel_FL                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.233      ;
; 16.808 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|sel_SR                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.233      ;
; 16.808 ; CMD_Decode:u5|CMD_Tmp[26]            ; CMD_Decode:u5|sel_SDR                         ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.233      ;
; 16.809 ; CMD_Decode:u5|CMD_Tmp[27]            ; CMD_Decode:u5|sel_FL                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; CMD_Decode:u5|CMD_Tmp[27]            ; CMD_Decode:u5|sel_SR                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.015      ; 3.238      ;
; 16.809 ; CMD_Decode:u5|CMD_Tmp[27]            ; CMD_Decode:u5|sel_SDR                         ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.015      ; 3.238      ;
; 16.812 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; -0.001     ; 3.219      ;
; 16.813 ; CMD_Decode:u5|CMD_Tmp[24]            ; CMD_Decode:u5|sel_FL                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.228      ;
; 16.813 ; CMD_Decode:u5|CMD_Tmp[24]            ; CMD_Decode:u5|sel_SR                          ; CLOCK_50                        ; CLOCK_50    ; 20.000       ; 0.009      ; 3.228      ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.032 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.563      ;
; -0.030 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.561      ;
; -0.029 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.560      ;
; -0.017 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.548      ;
; 0.049  ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.482      ;
; 0.050  ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.481      ;
; 0.050  ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.481      ;
; 0.051  ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.480      ;
; 0.051  ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.480      ;
; 0.052  ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.479      ;
; 0.052  ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.479      ;
; 0.053  ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.478      ;
; 0.054  ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.477      ;
; 0.062  ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.469      ;
; 0.141  ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.390      ;
; 0.141  ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.001     ; 0.390      ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.021 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.053      ;
; -0.021 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.053      ;
; -0.001 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; 0.059  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.973      ;
; 0.059  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.973      ;
; 0.089  ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.150  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.882      ;
; 0.190  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.842      ;
; 0.190  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.842      ;
; 0.190  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.842      ;
; 0.190  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.842      ;
; 0.190  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.842      ;
; 0.190  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.842      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'USB_JTAG:u1|mTCK'                                                                                                                           ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.066 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.966      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.152 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.880      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.205 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.827      ;
; 0.258 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.774      ;
; 0.335 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.697      ;
; 0.382 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.650      ;
; 0.441 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.591      ;
; 0.555 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.477      ;
; 0.557 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.476      ;
; 0.557 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.476      ;
; 0.558 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.475      ;
; 0.558 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.475      ;
; 0.559 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.474      ;
; 0.561 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.472      ;
; 0.562 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.001      ; 0.471      ;
; 0.631 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.401      ;
; 0.632 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.400      ;
; 0.633 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.399      ;
; 0.637 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.395      ;
; 0.637 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.395      ;
; 0.641 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.391      ;
; 0.642 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.390      ;
; 0.665 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                               ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.499 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.533      ;
; 0.500 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.532      ;
; 0.506 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.526      ;
; 0.626 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.406      ;
; 0.629 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                 ; Launch Clock ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+
; 15.977 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.997      ;
; 16.020 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.954      ;
; 16.021 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.965      ;
; 16.030 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.944      ;
; 16.030 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.944      ;
; 16.053 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.920      ;
; 16.058 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.916      ;
; 16.059 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.915      ;
; 16.059 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.915      ;
; 16.059 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.915      ;
; 16.073 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.901      ;
; 16.073 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.901      ;
; 16.074 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.912      ;
; 16.074 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.912      ;
; 16.101 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.873      ;
; 16.102 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.884      ;
; 16.102 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.872      ;
; 16.102 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.872      ;
; 16.102 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.872      ;
; 16.103 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.883      ;
; 16.103 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.883      ;
; 16.103 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.883      ;
; 16.106 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.867      ;
; 16.106 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.867      ;
; 16.134 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.839      ;
; 16.135 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.838      ;
; 16.135 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.838      ;
; 16.135 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.838      ;
; 16.180 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.793      ;
; 16.180 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.793      ;
; 16.181 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.793      ;
; 16.212 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.762      ;
; 16.215 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.758      ;
; 16.223 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.750      ;
; 16.223 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.750      ;
; 16.224 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.047     ; 1.761      ;
; 16.224 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.047     ; 1.761      ;
; 16.224 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.750      ;
; 16.225 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.761      ;
; 16.255 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 1.719      ;
; 16.256 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.716      ;
; 16.256 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.716      ;
; 16.256 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.046     ; 1.730      ;
; 16.257 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.716      ;
; 16.268 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.705      ;
; 16.268 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.705      ;
; 16.288 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.685      ;
; 16.290 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.047     ; 1.695      ;
; 16.295 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.678      ;
; 16.296 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.677      ;
; 16.297 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.676      ;
; 16.297 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.676      ;
; 16.297 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.676      ;
; 16.306 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.047     ; 1.679      ;
; 16.311 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.662      ;
; 16.338 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.635      ;
; 16.354 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.619      ;
; 16.418 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.554      ;
; 16.418 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.554      ;
; 16.419 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.554      ;
; 16.450 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.523      ;
; 16.484 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.488      ;
; 16.494 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.478      ;
; 16.500 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.472      ;
; 16.510 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                 ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 1.462      ;
; 16.801 ; CMD_Decode:u5|mSDR_WRn                      ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.047     ; 1.184      ;
; 16.806 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.167      ;
; 16.849 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 1.124      ;
; 16.995 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.977      ;
; 17.005 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                               ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.060     ; 0.967      ;
; 17.033 ; CMD_Decode:u5|mSDR_Start                    ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.059     ; 0.940      ;
; 17.058 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.058     ; 0.916      ;
; 17.068 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.910      ;
; 17.068 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[20] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.903      ;
; 17.070 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[18] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.901      ;
; 17.074 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.897      ;
; 17.074 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.897      ;
; 17.075 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[6]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.896      ;
; 17.075 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[3]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.896      ;
; 17.078 ; CMD_Decode:u5|oSDR_ADDR[21]                 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[21] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.049     ; 0.905      ;
; 17.078 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.893      ;
; 17.082 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[17] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.889      ;
; 17.088 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[4]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.061     ; 0.883      ;
; 17.102 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.062     ; 0.868      ;
; 17.103 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.062     ; 0.867      ;
; 17.105 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[4]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.062     ; 0.865      ;
; 17.105 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.062     ; 0.865      ;
; 17.109 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.062     ; 0.861      ;
; 17.111 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.867      ;
; 17.111 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.867      ;
; 17.111 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.867      ;
; 17.111 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[9]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.867      ;
; 17.111 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[8]     ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.867      ;
; 17.112 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]    ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.866      ;
; 17.113 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.865      ;
; 17.113 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[3]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.865      ;
; 17.115 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.054     ; 0.863      ;
; 17.115 ; CMD_Decode:u5|oSDR_Select[1]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.063     ; 0.854      ;
; 17.116 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15] ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.063     ; 0.853      ;
; 17.118 ; CMD_Decode:u5|oSDR_Select[0]                ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]  ; CLOCK_50     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 20.000       ; -2.063     ; 0.851      ;
+--------+---------------------------------------------+-------------------------------------------------------------------------+--------------+----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+
; -1.819 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[5]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.391      ;
; -1.819 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[6]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.391      ;
; -1.819 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[2]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.391      ;
; -1.818 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[0]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.392      ;
; -1.817 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[3]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.393      ;
; -1.814 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[4]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.396      ;
; -1.734 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[8]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.476      ;
; -1.733 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[14]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.477      ;
; -1.733 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[9]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.477      ;
; -1.732 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.059      ; 0.479      ;
; -1.732 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[11]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.478      ;
; -1.730 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.480      ;
; -1.729 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.481      ;
; -1.726 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[10]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.058      ; 0.484      ;
; -1.713 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; 0.000        ; 1.787      ; 0.367      ;
; -1.610 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE             ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.059      ; 0.601      ;
; -1.602 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[1]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.071      ; 0.621      ;
; -1.595 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[15]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.071      ; 0.628      ;
; -1.594 ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50    ; 0.000        ; 2.071      ; 0.629      ;
; -1.213 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK                      ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50    ; -0.500       ; 1.787      ; 0.367      ;
; 0.002  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6]                 ; USB_JTAG:u1|oRxD_DATA[6]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.473      ;
; 0.002  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5]                 ; USB_JTAG:u1|oRxD_DATA[5]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.473      ;
; 0.004  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1]                 ; USB_JTAG:u1|oRxD_DATA[1]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.475      ;
; 0.004  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7]                 ; USB_JTAG:u1|oRxD_DATA[7]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.475      ;
; 0.004  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3]                 ; USB_JTAG:u1|oRxD_DATA[3]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.475      ;
; 0.005  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2]                 ; USB_JTAG:u1|oRxD_DATA[2]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.476      ;
; 0.006  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4]                 ; USB_JTAG:u1|oRxD_DATA[4]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.477      ;
; 0.023  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|Pre_RxD_Ready                            ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.311      ; 0.486      ;
; 0.024  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                   ; USB_JTAG:u1|oRxD_Ready                               ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.311      ; 0.487      ;
; 0.077  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0]                 ; USB_JTAG:u1|oRxD_DATA[0]                             ; USB_JTAG:u1|mTCK                             ; CLOCK_50    ; 0.000        ; 0.319      ; 0.548      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|left_shift_key                       ; ps2_keyboard:u4|left_shift_key                       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|right_shift_key                      ; ps2_keyboard:u4|right_shift_key                      ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.000                             ; CMD_Decode:u5|mSR_ST.000                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_WRn                               ; CMD_Decode:u5|mSDR_WRn                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.011                             ; CMD_Decode:u5|mSR_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.101                             ; CMD_Decode:u5|mSR_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SRAM                                 ; CMD_Decode:u5|f_SRAM                                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSR_TXD_Start                          ; CMD_Decode:u5|oSR_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mPS2_ST.001                            ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m2_state                             ; ps2_keyboard:u4|m2_state                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|f_PS2                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.000                            ; CMD_Decode:u5|mSDR_ST.000                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SDR_SEL                              ; CMD_Decode:u5|f_SDR_SEL                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.011                            ; CMD_Decode:u5|mSDR_ST.011                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.101                            ; CMD_Decode:u5|mSDR_ST.101                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_Start                             ; CMD_Decode:u5|mSDR_Start                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.001                            ; CMD_Decode:u5|mSDR_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SDRAM                                ; CMD_Decode:u5|f_SDRAM                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSDR_TXD_Start                         ; CMD_Decode:u5|oSDR_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; Multi_Flash:u2|Flash_Controller:u1|mFinish           ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.001                             ; CMD_Decode:u5|mFL_ST.001                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.011                             ; CMD_Decode:u5|mFL_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.101                             ; CMD_Decode:u5|mFL_ST.101                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.111                             ; CMD_Decode:u5|mFL_ST.111                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_FLASH                                ; CMD_Decode:u5|f_FLASH                                ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_TXD_Start                          ; CMD_Decode:u5|oFL_TXD_Start                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_Start                              ; CMD_Decode:u5|oFL_Start                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; Multi_Flash:u2|Flash_Controller:u1|mStart            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; Multi_Flash:u2|Flash_Controller:u1|ST.P5             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reset_Delay:d0|Cont[0]                               ; Reset_Delay:d0|Cont[0]                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_VGA                                  ; CMD_Decode:u5|f_VGA                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SR_SEL                               ; CMD_Decode:u5|f_SR_SEL                               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_LED                                  ; CMD_Decode:u5|f_LED                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; CMD_Decode:u5|oFL_DATA[6]                            ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[6]         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; CMD_Decode:u5|CMD_Tmp[35]                            ; CMD_Decode:u5|oSDR_ADDR[11]                          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; CMD_Decode:u5|CMD_Tmp[36]                            ; CMD_Decode:u5|CMD_Tmp[44]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; CMD_Decode:u5|oFL_DATA[0]                            ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[0]         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; CMD_Decode:u5|oFL_DATA[2]                            ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[2]         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[2]       ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[2]       ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; CMD_Decode:u5|CMD_Tmp[10]                            ; CMD_Decode:u5|CMD_Tmp[18]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|mPS2_ST.001                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; CMD_Decode:u5|mPS2_ST.001                            ; CMD_Decode:u5|f_PS2                                  ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; CMD_Decode:u5|f_PS2                                  ; CMD_Decode:u5|oPS2_TXD_Start                         ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; I2C_AV_Config:u10|mI2C_CLK_DIV[15]                   ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; ps2_keyboard:u4|timer_5usec_count[7]                 ; ps2_keyboard:u4|timer_5usec_count[7]                 ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                 ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack     ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.00            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE          ; Multi_Sdram:u3|Sdram_Controller:u1|DONE              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.10            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.11            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; CMD_Decode:u5|CMD_Tmp[7]                             ; CMD_Decode:u5|CMD_Tmp[15]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; Reset_Delay:d0|Cont[19]                              ; Reset_Delay:d0|Cont[19]                              ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; CMD_Decode:u5|CMD_Tmp[4]                             ; CMD_Decode:u5|CMD_Tmp[12]                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; CMD_Decode:u5|mSR_ST.010                             ; CMD_Decode:u5|mSR_ST.011                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; CMD_Decode:u5|mSDR_ST.100                            ; CMD_Decode:u5|mSDR_ST.101                            ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01            ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD          ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.250  ; ps2_keyboard:u4|timer_60usec_count[11]               ; ps2_keyboard:u4|timer_60usec_count[11]               ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
; 0.250  ; CMD_Decode:u5|CMD_Tmp[1]                             ; CMD_Decode:u5|CMD_Tmp[9]                             ; CLOCK_50                                     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.402      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'TCK'                                                                                                                                  ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.233 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.799      ; 0.718      ;
; -0.162 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 0.774      ;
; -0.062 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.799      ; 0.889      ;
; -0.053 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 0.883      ;
; 0.131  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.067      ;
; 0.195  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.799      ; 1.146      ;
; 0.200  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.136      ;
; 0.200  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.136      ;
; 0.215  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.249  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.401      ;
; 0.257  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.790      ; 1.199      ;
; 0.257  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.790      ; 1.199      ;
; 0.280  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.216      ;
; 0.280  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.216      ;
; 0.378  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.317      ;
; 0.378  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.317      ;
; 0.395  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.783      ; 1.330      ;
; 0.395  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.783      ; 1.330      ;
; 0.416  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.352      ;
; 0.422  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.574      ;
; 0.456  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.608      ;
; 0.467  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.619      ;
; 0.473  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.790      ; 1.415      ;
; 0.496  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.784      ; 1.432      ;
; 0.594  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.787      ; 1.533      ;
; 0.611  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; CLOCK_50     ; TCK         ; 0.000        ; 0.783      ; 1.546      ;
; 0.650  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.660  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.812      ;
; 0.900  ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.720      ; 1.683      ;
; 0.965  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 1.746      ;
; 0.974  ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.754      ;
; 0.988  ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.768      ;
; 1.008  ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.720      ; 1.791      ;
; 1.013  ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.720      ; 1.796      ;
; 1.022  ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.802      ;
; 1.029  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.733      ; 1.825      ;
; 1.052  ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.720      ; 1.835      ;
; 1.073  ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.853      ;
; 1.100  ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 1.881      ;
; 1.136  ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.916      ;
; 1.170  ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.950      ;
; 1.184  ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 1.964      ;
; 1.195  ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 1.976      ;
; 1.203  ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 1.984      ;
; 1.206  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.066     ; 1.203      ;
; 1.214  ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 1.995      ;
; 1.223  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.004      ;
; 1.247  ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.028      ;
; 1.252  ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.033      ;
; 1.253  ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.034      ;
; 1.274  ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.055      ;
; 1.284  ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.065      ;
; 1.293  ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.074      ;
; 1.307  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.724      ; 2.094      ;
; 1.330  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.111      ;
; 1.333  ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 2.113      ;
; 1.350  ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.131      ;
; 1.355  ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.136      ;
; 1.361  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.066     ; 1.358      ;
; 1.388  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; -0.066     ; 1.385      ;
; 1.394  ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 2.174      ;
; 1.395  ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.176      ;
; 1.397  ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 2.177      ;
; 1.425  ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.206      ;
; 1.428  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.721      ; 2.212      ;
; 1.445  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 2.225      ;
; 1.447  ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.717      ; 2.227      ;
; 1.484  ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.265      ;
; 1.533  ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; CLOCK_50     ; TCK         ; 0.000        ; 0.718      ; 2.314      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.406      ;
; 0.374 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.526      ;
; 0.380 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.533      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.406      ;
; 0.268 ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.420      ;
; 0.302 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.454      ;
; 0.316 ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.468      ;
; 0.324 ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.479      ;
; 0.332 ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.484      ;
; 0.354 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.506      ;
; 0.354 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.506      ;
; 0.363 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.390 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.541      ;
; 0.390 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.541      ;
; 0.393 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.544      ;
; 0.394 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.546      ;
; 0.395 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.547      ;
; 0.395 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.546      ;
; 0.395 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.546      ;
; 0.395 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.546      ;
; 0.396 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.547      ;
; 0.397 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.549      ;
; 0.398 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.549      ;
; 0.399 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.550      ;
; 0.402 ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.554      ;
; 0.404 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.407 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.559      ;
; 0.411 ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.412 ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.566      ;
; 0.414 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.566      ;
; 0.434 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.586      ;
; 0.437 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.589      ;
; 0.441 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.593      ;
; 0.444 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.596      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.597      ;
; 0.445 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.599      ;
; 0.449 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.601      ;
; 0.449 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.601      ;
; 0.451 ; I2C_AV_Config:u10|mSetup_ST.01                    ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.606      ;
; 0.478 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.629      ;
; 0.509 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.660      ;
; 0.511 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.663      ;
; 0.534 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mSetup_ST.00                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mSetup_ST.10                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.706      ;
; 0.558 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.710      ;
; 0.563 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.720      ;
; 0.569 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.723      ;
; 0.570 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.724      ;
; 0.574 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.727      ;
; 0.574 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.727      ;
; 0.579 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.395      ;
; 0.247 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.401      ;
; 0.318 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.471      ;
; 0.319 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.472      ;
; 0.321 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.474      ;
; 0.322 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.475      ;
; 0.322 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.476      ;
; 0.323 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.001      ; 0.476      ;
; 0.325 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.477      ;
; 0.439 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.591      ;
; 0.498 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.650      ;
; 0.545 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.697      ;
; 0.622 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.774      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.675 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.827      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.880      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
; 0.814 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.966      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.254 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_X[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.258 ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.410      ;
; 0.261 ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.413      ;
; 0.266 ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.323 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_X[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.479      ;
; 0.360 ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.364 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.376 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|oCoord_X[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.534      ;
; 0.384 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.394 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.546      ;
; 0.401 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.553      ;
; 0.403 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.555      ;
; 0.413 ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.567      ;
; 0.429 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.581      ;
; 0.437 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.589      ;
; 0.439 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.591      ;
; 0.442 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.593      ;
; 0.445 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.597      ;
; 0.456 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_X[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.607      ;
; 0.460 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[8]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.611      ;
; 0.462 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.613      ;
; 0.470 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.621      ;
; 0.492 ; VGA_Controller:u8|oAddress[0]                                                                                                         ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.645      ;
; 0.492 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.643      ;
; 0.502 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.510 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.664      ;
; 0.516 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.524 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.537 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.553 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.708      ;
; 0.559 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.568 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oCoord_X[7]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.719      ;
; 0.572 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.580 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.731      ;
; 0.583 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.735      ;
; 0.587 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_Y[0]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 0.745      ;
; 0.589 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.748      ;
; 0.594 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_X[7]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.745      ;
; 0.596 ; VGA_Controller:u8|oCoord_X[4]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.751      ;
; 0.598 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.749      ;
; 0.600 ; VGA_Controller:u8|oCoord_X[3]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.755      ;
; 0.600 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.751      ;
; 0.602 ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                             ; VGA_OSD_RAM:u9|oBlue[6]                                                                                                                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.753      ;
; 0.604 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; VGA_Controller:u8|oCoord_X[5]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.760      ;
; 0.609 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.763      ;
; 0.610 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; VGA_Controller:u8|oCoord_X[6]                                                                                                         ; VGA_Controller:u8|oAddress[6]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.768      ;
; 0.613 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_Y[9]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.767      ;
; 0.615 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.766      ;
; 0.618 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                               ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.770      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.357 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.301     ; 0.367      ;
; 0.375 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.301     ; 0.367      ;
; 0.375 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.301     ; 0.367      ;
; 0.375 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.301     ; 0.367      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.302     ; 0.367      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.302     ; 0.367      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.302     ; 0.367      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.302     ; 0.367      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.420 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.572      ;
; 0.438 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.589      ;
; 0.449 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.600      ;
; 0.450 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.602      ;
; 0.468 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.620      ;
; 0.495 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.649      ;
; 0.500 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.670      ;
; 0.530 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.535 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.547 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.001     ; 0.704      ;
; 0.553 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.715      ;
; 0.565 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.570 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.728      ;
; 0.586 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.739      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                 ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[15]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[15] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[11]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[11]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.250 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.256 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[7]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.263 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.264 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.416      ;
; 0.265 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.265 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.417      ;
; 0.306 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.463      ;
; 0.313 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]                    ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.465      ;
; 0.325 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.476      ;
; 0.326 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[10]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[10]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_done             ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge             ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.477      ;
; 0.329 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.480      ;
; 0.330 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.480      ;
; 0.330 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[6]          ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[6]          ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_refresh               ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_flag                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.484      ;
; 0.333 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                   ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK        ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.484      ;
; 0.346 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0]                  ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                                       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.496      ;
; 0.350 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.503      ;
; 0.355 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[6]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[5]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[0]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[2]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[1]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[3]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[3]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[12] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[12] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[10] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[10] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[1]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[2]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[9]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[11]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[1]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[8]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[8]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[5]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[5]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[4]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[7]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[13]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[14]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[0]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[4]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[2]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[11]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[3]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rw_shift[0]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                                    ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[9]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[4]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[11] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[3]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[8]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[8]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[10]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[10]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[13] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[7]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[6]  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[6]  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[5]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[6]       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[6]       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[12]      ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|timer[12]      ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[3]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[19]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]                   ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                    ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[16]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[8]                    ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[2]         ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[1]         ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[2]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[1]              ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_shift[0]              ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|rp_done                  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                                           ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.357 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.509      ;
; 0.363 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; AUDIO_DAC:u11|FLASH_Cont[21]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.526      ;
; 0.378 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[0]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.533      ;
; 0.453 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.605      ;
; 0.460 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.614      ;
; 0.495 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.647      ;
; 0.501 ; AUDIO_DAC:u11|FLASH_Cont[20]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.673      ;
; 0.530 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.682      ;
; 0.538 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.696      ;
; 0.547 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.705      ;
; 0.549 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.710      ;
; 0.558 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.710      ;
; 0.565 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.717      ;
; 0.573 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.726      ;
; 0.582 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.740      ;
; 0.586 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.744      ;
; 0.589 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.743      ;
; 0.593 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.745      ;
; 0.593 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.745      ;
; 0.598 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.750      ;
; 0.600 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.752      ;
; 0.600 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.752      ;
; 0.602 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.754      ;
; 0.608 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.760      ;
; 0.608 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.760      ;
; 0.609 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.761      ;
; 0.612 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.775      ;
; 0.621 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.779      ;
; 0.621 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.779      ;
; 0.624 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.776      ;
; 0.624 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.776      ;
; 0.626 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.778      ;
; 0.628 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.780      ;
; 0.628 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.780      ;
; 0.633 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.785      ;
; 0.635 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.787      ;
; 0.635 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.787      ;
; 0.637 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[20]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.795      ;
; 0.647 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.799      ;
; 0.650 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.802      ;
; 0.652 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.810      ;
; 0.656 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.814      ;
; 0.656 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.814      ;
; 0.659 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.811      ;
; 0.661 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.813      ;
; 0.663 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.822      ;
; 0.670 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.006      ; 0.829      ;
; 0.672 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.824      ;
; 0.678 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[2] ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.295     ; 0.535      ;
; 0.678 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[0] ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50              ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.295     ; 0.535      ;
; 0.678 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[21]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.830      ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.362 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.515      ;
; 0.379 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.534      ;
; 0.501 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.653      ;
; 0.519 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.673      ;
; 0.554 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.708      ;
; 0.590 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.742      ;
; 0.615 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.767      ;
; 0.625 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.777      ;
; 0.650 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.802      ;
; 0.685 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.837      ;
; 0.690 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.842      ;
; 0.720 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.872      ;
; 0.730 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.882      ;
; 0.791 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.943      ;
; 0.821 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.973      ;
; 0.821 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.973      ;
; 0.881 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.033      ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.739 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.390      ;
; 0.739 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.390      ;
; 0.818 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.469      ;
; 0.826 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.477      ;
; 0.827 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.478      ;
; 0.828 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.479      ;
; 0.828 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.479      ;
; 0.829 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.480      ;
; 0.829 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.480      ;
; 0.830 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.481      ;
; 0.830 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.481      ;
; 0.831 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.482      ;
; 0.897 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.548      ;
; 0.909 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.560      ;
; 0.910 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.561      ;
; 0.912 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.001     ; 0.563      ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.792 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.106     ; 1.723      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.104     ; 1.710      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.105     ; 1.709      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.105     ; 1.709      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.105     ; 1.709      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.105     ; 1.709      ;
; -3.777 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.005        ; -2.105     ; 1.709      ;
+--------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.782 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.102     ; 1.714      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.106     ; 1.709      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.104     ; 1.711      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.107     ; 1.708      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.781 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.113     ; 1.702      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
; -3.780 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.108     ; 1.706      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; -1.498 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.317     ; 1.713      ;
; -1.498 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.317     ; 1.713      ;
; -1.498 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.317     ; 1.713      ;
; -1.498 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; 0.500        ; -0.317     ; 1.713      ;
+--------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.495 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.314     ; 1.713      ;
; -1.495 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.314     ; 1.713      ;
; -1.495 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.314     ; 1.713      ;
; -1.495 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.314     ; 1.713      ;
; -1.495 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.314     ; 1.713      ;
; -1.495 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; 0.500        ; -0.314     ; 1.713      ;
+--------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.311     ; 1.704      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
; -1.483 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.304     ; 1.711      ;
+--------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.301     ; 1.713      ;
; -1.482 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.500        ; -0.307     ; 1.707      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.310     ; 1.704      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
; -0.982 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.303     ; 1.711      ;
+--------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                     ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                         ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.310     ; 1.704      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 1.862 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.303     ; 1.711      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[1]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[2]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[3]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[4]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[5]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[6]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[7]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[8]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[9]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[10]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[11]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[12]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[13]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[14]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[15]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[16]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[17]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[18]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[19]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[20]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[21]    ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.301     ; 1.713      ;
; 2.362 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Cont[0]     ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_4X ; -0.500       ; -0.307     ; 1.707      ;
+-------+-----------------------+---------------------------------+--------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[9]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[5]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[13] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[1]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[10] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[6]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[14] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.311     ; 1.704      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[2]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[11] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[7]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[15] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[3]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[4]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[8]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[12] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
; 2.363 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|FLASH_Out[0]  ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.304     ; 1.711      ;
+-------+-----------------------+-----------------------------+--------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|LRCK_1X'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+
; 2.375 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.314     ; 1.713      ;
; 2.375 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.314     ; 1.713      ;
; 2.375 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.314     ; 1.713      ;
; 2.375 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.314     ; 1.713      ;
; 2.375 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[5] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.314     ; 1.713      ;
; 2.375 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SIN_Cont[4] ; CLOCK_50     ; AUDIO_DAC:u11|LRCK_1X ; -0.500       ; -0.314     ; 1.713      ;
+-------+-----------------------+---------------------------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+
; 2.378 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[0] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.317     ; 1.713      ;
; 2.378 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[1] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.317     ; 1.713      ;
; 2.378 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[2] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.317     ; 1.713      ;
; 2.378 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|SEL_Cont[3] ; CLOCK_50     ; AUDIO_DAC:u11|oAUD_BCK ; -0.500       ; -0.317     ; 1.713      ;
+-------+-----------------------+---------------------------+--------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.662 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.108     ; 1.706      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[10]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[11]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[12]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[13]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[14]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[15]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[16]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[17]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[18]   ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.106     ; 1.709      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oAddress[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.104     ; 1.711      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.107     ; 1.708      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.663 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.113     ; 1.702      ;
; 3.664 ; Reset_Delay:d0|oRESET ; VGA_Controller:u8|oCoord_Y[0]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.102     ; 1.714      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                  ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.104     ; 1.710      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_1X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.105     ; 1.709      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[0]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.105     ; 1.709      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[1]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.105     ; 1.709      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|BCK_DIV[2]     ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.105     ; 1.709      ;
; 3.662 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|oAUD_BCK       ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.105     ; 1.709      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_4X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
; 3.677 ; Reset_Delay:d0|oRESET ; AUDIO_DAC:u11|LRCK_2X        ; CLOCK_50     ; p1|altpll_component|pll|clk[1] ; 0.000        ; -2.106     ; 1.723      ;
+-------+-----------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'TCK'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; TCK   ; Rise       ; TCK                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TDO|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; u10|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'                                                                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                   ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+----------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|u1|sdram_pll1|altpll_component|pll|clk[0]'                                                                                                     ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|BA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CKE                      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CMD[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|CS_N[0]                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|DQM[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|PM_STOP                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_RD                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_WR                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Read                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[10]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[11]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|SA[9]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[1]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[2]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[3]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[4]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[5]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[6]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[7]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|ST[8]                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|Write                    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|BA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CS_N[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|OE      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[10]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[11]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; Rise       ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[2]   ;
+-------+--------------+----------------+------------------+----------------------------------------------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[8]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|oAUD_BCK|clk                           ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                ;
+--------------+---------------------------------+-------+-------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+-------+-------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; 2.100 ; 2.100 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; 1.983 ; 1.983 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; 2.016 ; 2.016 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; 1.980 ; 1.980 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; 2.059 ; 2.059 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; 2.050 ; 2.050 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; 2.089 ; 2.089 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; 2.100 ; 2.100 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; 2.066 ; 2.066 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; 3.598 ; 3.598 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; 3.598 ; 3.598 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; 2.259 ; 2.259 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; 2.148 ; 2.148 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; 2.795 ; 2.795 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; 2.562 ; 2.562 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; 2.553 ; 2.553 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; 2.651 ; 2.651 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; 2.399 ; 2.399 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; 2.402 ; 2.402 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; 2.795 ; 2.795 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; 2.273 ; 2.273 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; 2.433 ; 2.433 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; 2.582 ; 2.582 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; 2.421 ; 2.421 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; 2.462 ; 2.462 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; 2.441 ; 2.441 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; 2.122 ; 2.122 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; 2.769 ; 2.769 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; 2.063 ; 2.063 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; 2.537 ; 2.537 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; 0.695 ; 0.695 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.044 ; 3.044 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 2.908 ; 2.908 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 2.908 ; 2.908 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; 1.582 ; 1.582 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; 1.274 ; 1.274 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; 5.408 ; 5.408 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; 4.936 ; 4.936 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; 4.944 ; 4.944 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; 4.832 ; 4.832 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; 5.246 ; 5.246 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; 4.839 ; 4.839 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; 5.084 ; 5.084 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; 5.045 ; 5.045 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; 5.408 ; 5.408 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 4.000 ; 4.000 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 3.962 ; 3.962 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 3.768 ; 3.768 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 3.775 ; 3.775 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 3.919 ; 3.919 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 3.917 ; 3.917 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 3.908 ; 3.908 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 4.000 ; 4.000 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 3.792 ; 3.792 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 3.600 ; 3.600 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 3.597 ; 3.597 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 3.727 ; 3.727 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 3.742 ; 3.742 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 3.751 ; 3.751 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 3.733 ; 3.733 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 3.746 ; 3.746 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; 3.616 ; 3.616 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; 5.343 ; 5.343 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; 5.343 ; 5.343 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+-------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; -1.860 ; -1.860 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; -1.863 ; -1.863 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; -1.896 ; -1.896 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; -1.860 ; -1.860 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; -1.939 ; -1.939 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; -1.930 ; -1.930 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; -1.969 ; -1.969 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; -1.980 ; -1.980 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; -1.946 ; -1.946 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; -2.302 ; -2.302 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; -2.302 ; -2.302 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; -2.139 ; -2.139 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; -2.028 ; -2.028 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; -1.943 ; -1.943 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; -2.442 ; -2.442 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; -2.433 ; -2.433 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; -2.531 ; -2.531 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; -2.279 ; -2.279 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; -2.282 ; -2.282 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; -2.675 ; -2.675 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; -2.153 ; -2.153 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; -2.313 ; -2.313 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; -2.462 ; -2.462 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; -2.301 ; -2.301 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; -2.342 ; -2.342 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; -2.321 ; -2.321 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; -2.002 ; -2.002 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; -2.649 ; -2.649 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; -1.943 ; -1.943 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; -2.417 ; -2.417 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; -0.575 ; -0.575 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.774 ; -2.774 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.726 ; -2.726 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.726 ; -2.726 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; -1.173 ; -1.173 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; -1.152 ; -1.152 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; -4.586 ; -4.586 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; -4.700 ; -4.700 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; -4.694 ; -4.694 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; -4.586 ; -4.586 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; -4.599 ; -4.599 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; -4.603 ; -4.603 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; -4.834 ; -4.834 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; -4.799 ; -4.799 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; -4.761 ; -4.761 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.477 ; -3.477 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -3.842 ; -3.842 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -3.648 ; -3.648 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -3.655 ; -3.655 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -3.799 ; -3.799 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -3.797 ; -3.797 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -3.788 ; -3.788 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.880 ; -3.880 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -3.672 ; -3.672 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -3.480 ; -3.480 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -3.477 ; -3.477 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -3.607 ; -3.607 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.622 ; -3.622 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.631 ; -3.631 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.613 ; -3.613 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -3.626 ; -3.626 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; -3.496 ; -3.496 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; -4.245 ; -4.245 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; -4.245 ; -4.245 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.554  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.454  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.554  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 6.998  ; 6.998  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.454  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 6.690  ; 6.690  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 2.317  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 2.317  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 7.191  ; 7.191  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 5.837  ; 5.837  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 5.373  ; 5.373  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 5.564  ; 5.564  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 5.449  ; 5.449  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 5.629  ; 5.629  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 5.314  ; 5.314  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 5.837  ; 5.837  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 5.213  ; 5.213  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 5.658  ; 5.658  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 5.334  ; 5.334  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 5.439  ; 5.439  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 5.082  ; 5.082  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 5.427  ; 5.427  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 4.788  ; 4.788  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 4.710  ; 4.710  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 4.709  ; 4.709  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 4.689  ; 4.689  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 4.696  ; 4.696  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 5.218  ; 5.218  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 4.945  ; 4.945  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 4.815  ; 4.815  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 4.802  ; 4.802  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 4.905  ; 4.905  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 4.292  ; 4.292  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 5.308  ; 5.308  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 4.808  ; 4.808  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 4.736  ; 4.736  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 4.905  ; 4.905  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 4.906  ; 4.906  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 5.252  ; 5.252  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 5.247  ; 5.247  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 5.153  ; 5.153  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 5.308  ; 5.308  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 4.311  ; 4.311  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 4.767  ; 4.767  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 4.810  ; 4.810  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 4.160  ; 4.160  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 4.321  ; 4.321  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 4.796  ; 4.796  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 4.796  ; 4.796  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 4.807  ; 4.807  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 4.353  ; 4.353  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 4.810  ; 4.810  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 4.807  ; 4.807  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 4.807  ; 4.807  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 4.731  ; 4.731  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 4.755  ; 4.755  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 4.794  ; 4.794  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 4.755  ; 4.755  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 4.724  ; 4.724  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 4.800  ; 4.800  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 4.521  ; 4.521  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 4.086  ; 4.086  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 4.130  ; 4.130  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 4.318  ; 4.318  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 4.468  ; 4.468  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 4.467  ; 4.467  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 4.516  ; 4.516  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 4.502  ; 4.502  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 4.521  ; 4.521  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 4.620  ; 4.620  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 4.462  ; 4.462  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 4.223  ; 4.223  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 4.459  ; 4.459  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 4.620  ; 4.620  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 4.389  ; 4.389  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 4.571  ; 4.571  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 4.603  ; 4.603  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 4.551  ; 4.551  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 5.132  ; 5.132  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 4.548  ; 4.548  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 4.834  ; 4.834  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 4.648  ; 4.648  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 4.948  ; 4.948  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 4.942  ; 4.942  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 4.394  ; 4.394  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 4.499  ; 4.499  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 4.598  ; 4.598  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 4.268  ; 4.268  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 4.277  ; 4.277  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 4.622  ; 4.622  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 4.664  ; 4.664  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 4.413  ; 4.413  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 4.888  ; 4.888  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 4.597  ; 4.597  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 5.086  ; 5.086  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 5.009  ; 5.009  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 5.132  ; 5.132  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 4.857  ; 4.857  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 4.857  ; 4.857  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 4.733  ; 4.733  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 4.744  ; 4.744  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 4.751  ; 4.751  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 4.725  ; 4.725  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 4.709  ; 4.709  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 4.288  ; 4.288  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 4.590  ; 4.590  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 4.591  ; 4.591  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 4.706  ; 4.706  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 4.630  ; 4.630  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 4.719  ; 4.719  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 4.691  ; 4.691  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 4.808  ; 4.808  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 5.007  ; 5.007  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 5.410  ; 5.410  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.092  ; 6.092  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.897  ; 4.897  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.026  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 3.958  ; 3.958  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 2.706  ; 2.706  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 3.087  ; 3.087  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 2.961  ; 2.961  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 2.957  ; 2.957  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 2.523  ; 2.523  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 2.619  ; 2.619  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 2.714  ; 2.714  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 2.516  ; 2.516  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 2.396  ; 2.396  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 2.247  ; 2.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 2.291  ; 2.291  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 2.531  ; 2.531  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 2.515  ; 2.515  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 2.704  ; 2.704  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 2.594  ; 2.594  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 2.756  ; 2.756  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 2.779  ; 2.779  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 3.981  ; 3.981  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 3.981  ; 3.981  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 3.931  ; 3.931  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 3.838  ; 3.838  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 3.912  ; 3.912  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 4.086  ; 4.086  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 3.935  ; 3.935  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 3.970  ; 3.970  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 4.071  ; 4.071  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 2.094  ; 2.094  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 4.256  ; 4.256  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 4.037  ; 4.037  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 4.256  ; 4.256  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 4.077  ; 4.077  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 4.042  ; 4.042  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 1.964  ; 1.964  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 1.117  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 1.117  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 2.169  ; 2.169  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.042  ; 2.042  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 2.025  ; 2.025  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.155  ; 2.155  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 2.169  ; 2.169  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.862  ; 1.862  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.969  ; 1.969  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 1.716  ; 1.716  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.715  ; 1.715  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 1.856  ; 1.856  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.845  ; 1.845  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 2.081  ; 2.081  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.841  ; 1.841  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.880  ; 1.880  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.137  ; 2.137  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.908  ; 1.908  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 1.738  ; 1.738  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.743  ; 1.743  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 2.168  ; 2.168  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 1.996  ; 1.996  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 1.893  ; 1.893  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 1.907  ; 1.907  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 1.823  ; 1.823  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 2.000  ; 2.000  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 2.006  ; 2.006  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 2.168  ; 2.168  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 2.153  ; 2.153  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 1.642  ; 1.642  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 1.643  ; 1.643  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 1.838  ; 1.838  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 1.836  ; 1.836  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 1.629  ; 1.629  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 1.629  ; 1.629  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 1.628  ; 1.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 1.824  ; 1.824  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 1.633  ; 1.633  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.885  ; 1.885  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.614  ; 1.614  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 1.742  ; 1.742  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -0.119 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -0.119 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.554  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.454  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.554  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 4.956  ; 4.956  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.454  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 5.557  ; 5.557  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 2.317  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 2.317  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 5.852  ; 5.852  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 4.193  ; 4.193  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 4.565  ; 4.565  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 4.479  ; 4.479  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 4.632  ; 4.632  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 4.697  ; 4.697  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 4.497  ; 4.497  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 4.907  ; 4.907  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 4.558  ; 4.558  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 4.567  ; 4.567  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 4.528  ; 4.528  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 4.428  ; 4.428  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 4.273  ; 4.273  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 4.561  ; 4.561  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 4.486  ; 4.486  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 4.481  ; 4.481  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 4.399  ; 4.399  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 4.377  ; 4.377  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 4.193  ; 4.193  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 4.718  ; 4.718  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 4.520  ; 4.520  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 4.466  ; 4.466  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 4.381  ; 4.381  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 4.467  ; 4.467  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 4.292  ; 4.292  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 4.522  ; 4.522  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 4.566  ; 4.566  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 4.556  ; 4.556  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 4.667  ; 4.667  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 4.522  ; 4.522  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 4.787  ; 4.787  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 4.752  ; 4.752  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 4.736  ; 4.736  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 4.311  ; 4.311  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 4.500  ; 4.500  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 4.029  ; 4.029  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 4.029  ; 4.029  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 4.656  ; 4.656  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 4.656  ; 4.656  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 4.666  ; 4.666  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 4.226  ; 4.226  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 4.666  ; 4.666  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 4.221  ; 4.221  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 4.221  ; 4.221  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 4.560  ; 4.560  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 4.599  ; 4.599  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 4.626  ; 4.626  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 4.597  ; 4.597  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 4.568  ; 4.568  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 4.630  ; 4.630  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 4.086  ; 4.086  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 4.086  ; 4.086  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 4.130  ; 4.130  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 4.318  ; 4.318  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 4.468  ; 4.468  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 4.467  ; 4.467  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 4.516  ; 4.516  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 4.502  ; 4.502  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 4.521  ; 4.521  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 4.223  ; 4.223  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 4.462  ; 4.462  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 4.223  ; 4.223  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 4.459  ; 4.459  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 4.620  ; 4.620  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 4.389  ; 4.389  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 4.571  ; 4.571  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 4.603  ; 4.603  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 4.551  ; 4.551  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 4.070  ; 4.070  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 4.374  ; 4.374  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 4.640  ; 4.640  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 4.456  ; 4.456  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 4.414  ; 4.414  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 4.200  ; 4.200  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 4.306  ; 4.306  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 4.070  ; 4.070  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 4.080  ; 4.080  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 4.236  ; 4.236  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 4.216  ; 4.216  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 4.462  ; 4.462  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 4.399  ; 4.399  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 4.665  ; 4.665  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 4.594  ; 4.594  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 4.717  ; 4.717  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 4.076  ; 4.076  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 4.332  ; 4.332  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 4.221  ; 4.221  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 4.219  ; 4.219  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 4.228  ; 4.228  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 4.213  ; 4.213  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 4.090  ; 4.090  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 4.230  ; 4.230  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 4.082  ; 4.082  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 4.083  ; 4.083  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 4.183  ; 4.183  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 4.076  ; 4.076  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 4.103  ; 4.103  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 4.192  ; 4.192  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 4.186  ; 4.186  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 4.295  ; 4.295  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 4.567  ; 4.567  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 4.972  ; 4.972  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.365  ; 4.026  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.897  ; 4.897  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.026  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 3.958  ; 3.958  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 2.247  ; 2.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 2.706  ; 2.706  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 3.087  ; 3.087  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 2.961  ; 2.961  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 2.957  ; 2.957  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 2.523  ; 2.523  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 2.619  ; 2.619  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 2.714  ; 2.714  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 2.516  ; 2.516  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 2.396  ; 2.396  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 2.247  ; 2.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 2.291  ; 2.291  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 2.531  ; 2.531  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 2.515  ; 2.515  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 2.704  ; 2.704  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 2.594  ; 2.594  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 2.756  ; 2.756  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 2.779  ; 2.779  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 2.245  ; 2.245  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 2.445  ; 2.445  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 2.488  ; 2.488  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 2.310  ; 2.310  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 2.245  ; 2.245  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 2.410  ; 2.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 2.616  ; 2.616  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 2.410  ; 2.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 2.518  ; 2.518  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 2.560  ; 2.560  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 2.094  ; 2.094  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 2.509  ; 2.509  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 2.547  ; 2.547  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 2.581  ; 2.581  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 2.593  ; 2.593  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 2.509  ; 2.509  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 1.964  ; 1.964  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 1.117  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 1.117  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.715  ; 1.715  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.042  ; 2.042  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 2.025  ; 2.025  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.155  ; 2.155  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 2.169  ; 2.169  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.862  ; 1.862  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.969  ; 1.969  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 1.716  ; 1.716  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.715  ; 1.715  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 1.856  ; 1.856  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.845  ; 1.845  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 2.081  ; 2.081  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.841  ; 1.841  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.880  ; 1.880  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.137  ; 2.137  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.908  ; 1.908  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 1.738  ; 1.738  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.743  ; 1.743  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 1.628  ; 1.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 1.996  ; 1.996  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 1.893  ; 1.893  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 1.907  ; 1.907  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 1.823  ; 1.823  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 2.000  ; 2.000  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 2.006  ; 2.006  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 2.168  ; 2.168  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 2.153  ; 2.153  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 1.642  ; 1.642  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 1.643  ; 1.643  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 1.838  ; 1.838  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 1.836  ; 1.836  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 1.629  ; 1.629  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 1.629  ; 1.629  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 1.628  ; 1.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 1.824  ; 1.824  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 1.633  ; 1.633  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.885  ; 1.885  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.614  ; 1.614  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 1.742  ; 1.742  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -0.119 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -0.119 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; AUD_DACDAT  ; 4.547 ; 4.775 ; 4.775 ; 4.547 ;
; SW[1]      ; AUD_DACDAT  ;       ; 4.645 ; 4.645 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; AUD_DACDAT  ; 4.547 ; 4.475 ; 4.475 ; 4.547 ;
; SW[1]      ; AUD_DACDAT  ;       ; 4.254 ; 4.254 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                  ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.291 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.291 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.301 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.301 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.520 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.624 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.624 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.720 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.710 ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.899 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.145 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.155 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.919 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.929 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.161 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.161 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.174 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.184 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.899 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.899 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.119 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.010 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.033 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.129 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.129 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.214 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.841 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.841 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.855 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.855 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.871 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.841 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.881 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.881 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.850 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.850 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.845 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.845 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                          ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-------+------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.291 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.291 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.301 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.301 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.520 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.624 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.624 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.720 ;      ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.710 ;      ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.461 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.707 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.717 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.481 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.491 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.723 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.723 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.736 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.746 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.461 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.461 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.681 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.572 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.595 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.691 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.691 ;      ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.776 ;      ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.841 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.841 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.855 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.855 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.871 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.841 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.881 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.881 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.850 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.850 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.845 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.845 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.771 ;      ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                          ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.291     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.291     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.301     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.301     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.520     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.624     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.624     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.720     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.710     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.899     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 5.145     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 5.155     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.919     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.929     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 5.161     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 5.161     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 5.174     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 5.184     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.899     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.899     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 5.119     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 5.010     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 5.033     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 5.129     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 5.129     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 5.214     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.841     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.841     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.855     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.855     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.871     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.841     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.881     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.881     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.850     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.850     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.845     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.845     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                  ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                              ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50   ; 4.291     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50   ; 4.291     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50   ; 4.301     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50   ; 4.301     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50   ; 4.520     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50   ; 4.624     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50   ; 4.624     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50   ; 4.720     ;           ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50   ; 4.710     ;           ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.461     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.707     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.717     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.481     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.491     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.723     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.723     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.736     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.746     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.461     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.461     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.681     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.572     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.595     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.691     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.691     ;           ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.776     ;           ; Rise       ; CLOCK_50                                     ;
; DRAM_DQ[*]   ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.841     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.841     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.855     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.855     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.871     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.841     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.881     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.881     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.850     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.850     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.845     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.845     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.771     ;           ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                         ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                              ; -11.082  ; -2.683  ; -5.543   ; 1.862   ; -1.469              ;
;  AUDIO_DAC:u11|LRCK_1X                        ; -1.517   ; 0.362   ; -2.792   ; 2.375   ; -0.611              ;
;  AUDIO_DAC:u11|LRCK_2X                        ; -0.747   ; 0.739   ; -2.669   ; 2.363   ; -0.611              ;
;  AUDIO_DAC:u11|LRCK_4X                        ; -3.238   ; 0.357   ; -2.670   ; 1.862   ; -0.611              ;
;  AUDIO_DAC:u11|oAUD_BCK                       ; -0.285   ; 0.215   ; -2.790   ; 2.378   ; -0.611              ;
;  CLOCK_27[0]                                  ; N/A      ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                                     ; -1.576   ; -2.683  ; N/A      ; N/A     ; 8.889               ;
;  I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -2.834   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
;  TCK                                          ; -3.529   ; -0.233  ; N/A      ; N/A     ; -1.469              ;
;  USB_JTAG:u1|mTCK                             ; -1.107   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
;  p1|altpll_component|pll|clk[0]               ; -11.082  ; 0.215   ; -5.532   ; 3.662   ; 17.277              ;
;  p1|altpll_component|pll|clk[1]               ; -0.491   ; 0.101   ; -5.543   ; 3.662   ; 26.666              ;
;  u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 11.938   ; 0.215   ; N/A      ; N/A     ; 8.889               ;
; Design-wide TNS                               ; -346.431 ; -37.71  ; -739.444 ; 0.0     ; -157.885            ;
;  AUDIO_DAC:u11|LRCK_1X                        ; -9.102   ; 0.000   ; -16.752  ; 0.000   ; -7.332              ;
;  AUDIO_DAC:u11|LRCK_2X                        ; -8.998   ; 0.000   ; -42.704  ; 0.000   ; -19.552             ;
;  AUDIO_DAC:u11|LRCK_4X                        ; -93.085  ; 0.000   ; -93.460  ; 0.000   ; -46.436             ;
;  AUDIO_DAC:u11|oAUD_BCK                       ; -0.531   ; 0.000   ; -11.160  ; 0.000   ; -4.888              ;
;  CLOCK_27[0]                                  ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                                     ; -14.844  ; -37.498 ; N/A      ; N/A     ; 0.000               ;
;  I2C_AV_Config:u10|mI2C_CTRL_CLK              ; -71.654  ; 0.000   ; N/A      ; N/A     ; -48.880             ;
;  TCK                                          ; -7.346   ; -0.295  ; N/A      ; N/A     ; -7.579              ;
;  USB_JTAG:u1|mTCK                             ; -10.190  ; 0.000   ; N/A      ; N/A     ; -23.218             ;
;  p1|altpll_component|pll|clk[0]               ; -129.297 ; 0.000   ; -403.736 ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[1]               ; -1.962   ; 0.000   ; -171.632 ; 0.000   ; 0.000               ;
;  u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 0.000    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                  ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; 4.384  ; 4.384  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; 4.427  ; 4.427  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; 4.369  ; 4.369  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; 4.512  ; 4.512  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; 4.483  ; 4.483  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; 4.549  ; 4.549  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; 4.510  ; 4.510  ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; 8.062  ; 8.062  ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; 8.062  ; 8.062  ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; 4.917  ; 4.917  ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; 4.759  ; 4.759  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; 6.583  ; 6.583  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; 5.922  ; 5.922  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; 5.867  ; 5.867  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; 6.165  ; 6.165  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; 5.535  ; 5.535  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; 5.492  ; 5.492  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; 6.492  ; 6.492  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; 5.117  ; 5.117  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; 5.532  ; 5.532  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; 6.042  ; 6.042  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; 5.578  ; 5.578  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; 5.765  ; 5.765  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; 5.696  ; 5.696  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; 4.768  ; 4.768  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; 6.583  ; 6.583  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; 4.577  ; 4.577  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; 5.791  ; 5.791  ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; 1.706  ; 1.706  ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.524  ; 6.524  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.255  ; 6.255  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.255  ; 6.255  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; 3.500  ; 3.500  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; 2.695  ; 2.695  ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; 10.630 ; 10.630 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; 9.500  ; 9.500  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; 9.503  ; 9.503  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; 9.280  ; 9.280  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; 10.269 ; 10.269 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; 9.315  ; 9.315  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; 9.853  ; 9.853  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; 9.670  ; 9.670  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; 10.630 ; 10.630 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; 6.947  ; 6.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; 6.933  ; 6.933  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; 6.492  ; 6.492  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; 6.503  ; 6.503  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; 6.856  ; 6.856  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; 6.851  ; 6.851  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; 6.855  ; 6.855  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; 6.947  ; 6.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; 6.511  ; 6.511  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; 6.099  ; 6.099  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; 6.099  ; 6.099  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; 6.438  ; 6.438  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; 6.461  ; 6.461  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; 6.473  ; 6.473  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; 6.405  ; 6.405  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; 6.464  ; 6.464  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; 6.124  ; 6.124  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; 10.192 ; 10.192 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; 10.192 ; 10.192 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                   ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; FL_DQ[*]     ; CLOCK_50                        ; -1.860 ; -1.860 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]    ; CLOCK_50                        ; -1.863 ; -1.863 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]    ; CLOCK_50                        ; -1.896 ; -1.896 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]    ; CLOCK_50                        ; -1.860 ; -1.860 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]    ; CLOCK_50                        ; -1.939 ; -1.939 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]    ; CLOCK_50                        ; -1.930 ; -1.930 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]    ; CLOCK_50                        ; -1.969 ; -1.969 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]    ; CLOCK_50                        ; -1.980 ; -1.980 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]    ; CLOCK_50                        ; -1.946 ; -1.946 ; Rise       ; CLOCK_50                                     ;
; KEY[*]       ; CLOCK_50                        ; -2.302 ; -2.302 ; Rise       ; CLOCK_50                                     ;
;  KEY[0]      ; CLOCK_50                        ; -2.302 ; -2.302 ; Rise       ; CLOCK_50                                     ;
; PS2_CLK      ; CLOCK_50                        ; -2.139 ; -2.139 ; Rise       ; CLOCK_50                                     ;
; PS2_DAT      ; CLOCK_50                        ; -2.028 ; -2.028 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]   ; CLOCK_50                        ; -1.943 ; -1.943 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]  ; CLOCK_50                        ; -2.442 ; -2.442 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]  ; CLOCK_50                        ; -2.433 ; -2.433 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]  ; CLOCK_50                        ; -2.531 ; -2.531 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]  ; CLOCK_50                        ; -2.279 ; -2.279 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]  ; CLOCK_50                        ; -2.282 ; -2.282 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]  ; CLOCK_50                        ; -2.675 ; -2.675 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]  ; CLOCK_50                        ; -2.153 ; -2.153 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]  ; CLOCK_50                        ; -2.313 ; -2.313 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]  ; CLOCK_50                        ; -2.462 ; -2.462 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]  ; CLOCK_50                        ; -2.301 ; -2.301 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10] ; CLOCK_50                        ; -2.342 ; -2.342 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11] ; CLOCK_50                        ; -2.321 ; -2.321 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12] ; CLOCK_50                        ; -2.002 ; -2.002 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13] ; CLOCK_50                        ; -2.649 ; -2.649 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14] ; CLOCK_50                        ; -1.943 ; -1.943 ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15] ; CLOCK_50                        ; -2.417 ; -2.417 ; Rise       ; CLOCK_50                                     ;
; TCK          ; CLOCK_50                        ; -0.575 ; -0.575 ; Rise       ; CLOCK_50                                     ;
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.774 ; -2.774 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.726 ; -2.726 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.726 ; -2.726 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TCS          ; USB_JTAG:u1|mTCK                ; -1.173 ; -1.173 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; TDI          ; USB_JTAG:u1|mTCK                ; -1.152 ; -1.152 ; Rise       ; USB_JTAG:u1|mTCK                             ;
; SRAM_DQ[*]   ; CLOCK_27[0]                     ; -4.586 ; -4.586 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[4]  ; CLOCK_27[0]                     ; -4.700 ; -4.700 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[5]  ; CLOCK_27[0]                     ; -4.694 ; -4.694 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[6]  ; CLOCK_27[0]                     ; -4.586 ; -4.586 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[7]  ; CLOCK_27[0]                     ; -4.599 ; -4.599 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[12] ; CLOCK_27[0]                     ; -4.603 ; -4.603 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[13] ; CLOCK_27[0]                     ; -4.834 ; -4.834 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[14] ; CLOCK_27[0]                     ; -4.799 ; -4.799 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_DQ[15] ; CLOCK_27[0]                     ; -4.761 ; -4.761 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; DRAM_DQ[*]   ; CLOCK_50                        ; -3.477 ; -3.477 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50                        ; -3.842 ; -3.842 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50                        ; -3.648 ; -3.648 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50                        ; -3.655 ; -3.655 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50                        ; -3.799 ; -3.799 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50                        ; -3.797 ; -3.797 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50                        ; -3.788 ; -3.788 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50                        ; -3.880 ; -3.880 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50                        ; -3.672 ; -3.672 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50                        ; -3.480 ; -3.480 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50                        ; -3.477 ; -3.477 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50                        ; -3.607 ; -3.607 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50                        ; -3.622 ; -3.622 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50                        ; -3.631 ; -3.631 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50                        ; -3.613 ; -3.613 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50                        ; -3.626 ; -3.626 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50                        ; -3.496 ; -3.496 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; KEY[*]       ; CLOCK_50                        ; -4.245 ; -4.245 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_50                        ; -4.245 ; -4.245 ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
+--------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.393  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 5.109  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.393  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 15.900 ; 15.900 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 5.109  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 14.703 ; 14.703 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 4.874  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 4.874  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 16.401 ; 16.401 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 12.332 ; 12.332 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 11.024 ; 11.024 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 11.665 ; 11.665 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 11.346 ; 11.346 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 11.692 ; 11.692 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 11.029 ; 11.029 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 12.332 ; 12.332 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 10.598 ; 10.598 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 11.936 ; 11.936 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 11.059 ; 11.059 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 11.368 ; 11.368 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 10.442 ; 10.442 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 11.350 ; 11.350 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 9.585  ; 9.585  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 9.338  ; 9.338  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 9.344  ; 9.344  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 9.312  ; 9.312  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 9.295  ; 9.295  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 10.607 ; 10.607 ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 9.948  ; 9.948  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 9.665  ; 9.665  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 9.615  ; 9.615  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 9.879  ; 9.879  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 8.180  ; 8.180  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 10.792 ; 10.792 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 9.606  ; 9.606  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 9.315  ; 9.315  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 9.878  ; 9.878  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 9.897  ; 9.897  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 10.735 ; 10.735 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 10.691 ; 10.691 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 10.498 ; 10.498 ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 10.792 ; 10.792 ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 8.215  ; 8.215  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 9.520  ; 9.520  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 9.695  ; 9.695  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 8.182  ; 8.182  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 8.569  ; 8.569  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 9.678  ; 9.678  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 9.675  ; 9.675  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 9.687  ; 9.687  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 8.602  ; 8.602  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 9.695  ; 9.695  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 9.704  ; 9.704  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 9.704  ; 9.704  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 9.577  ; 9.577  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 9.627  ; 9.627  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 9.675  ; 9.675  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 9.562  ; 9.562  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 9.431  ; 9.431  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 9.657  ; 9.657  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 7.709  ; 7.709  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 7.879  ; 7.879  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 8.477  ; 8.477  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 8.846  ; 8.846  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 8.834  ; 8.834  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 8.919  ; 8.919  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 8.892  ; 8.892  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 8.837  ; 8.837  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 8.162  ; 8.162  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 8.839  ; 8.839  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 9.222  ; 9.222  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 8.401  ; 8.401  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 9.056  ; 9.056  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 9.187  ; 9.187  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 8.959  ; 8.959  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 8.485  ; 8.485  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 8.793  ; 8.793  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 10.291 ; 10.291 ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 8.751  ; 8.751  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 9.638  ; 9.638  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 9.039  ; 9.039  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 9.851  ; 9.851  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 9.914  ; 9.914  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 8.493  ; 8.493  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 8.779  ; 8.779  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 8.930  ; 8.930  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 8.194  ; 8.194  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 8.203  ; 8.203  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 9.136  ; 9.136  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 9.183  ; 9.183  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 8.523  ; 8.523  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 9.774  ; 9.774  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 8.921  ; 8.921  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 10.284 ; 10.284 ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 9.924  ; 9.924  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 10.291 ; 10.291 ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 9.614  ; 9.614  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 9.270  ; 9.270  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 9.321  ; 9.321  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 9.327  ; 9.327  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 9.264  ; 9.264  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 9.148  ; 9.148  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 8.153  ; 8.153  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 8.485  ; 8.485  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 8.947  ; 8.947  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 8.949  ; 8.949  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 9.278  ; 9.278  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 8.998  ; 8.998  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 9.030  ; 9.030  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 9.291  ; 9.291  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 9.221  ; 9.221  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 9.527  ; 9.527  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 10.102 ; 10.102 ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 11.114 ; 11.114 ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 12.978 ; 12.978 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.793  ; 9.793  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 9.088  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 7.370  ; 7.370  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 7.758  ; 7.758  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 6.554  ; 6.554  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 7.758  ; 7.758  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 7.659  ; 7.659  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 7.396  ; 7.396  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 7.415  ; 7.415  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 6.278  ; 6.278  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 6.548  ; 6.548  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 6.697  ; 6.697  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 6.307  ; 6.307  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 5.979  ; 5.979  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 5.636  ; 5.636  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 5.687  ; 5.687  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 6.296  ; 6.296  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 6.277  ; 6.277  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 6.675  ; 6.675  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 6.465  ; 6.465  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 6.779  ; 6.779  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 6.923  ; 6.923  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 10.103 ; 10.103 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 10.103 ; 10.103 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 10.035 ; 10.035 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 9.791  ; 9.791  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 10.068 ; 10.068 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 10.078 ; 10.078 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 10.094 ; 10.094 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 10.388 ; 10.388 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 5.118  ; 5.118  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 10.941 ; 10.941 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 10.353 ; 10.353 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 10.941 ; 10.941 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 10.378 ; 10.378 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 10.335 ; 10.335 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 4.816  ; 4.816  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 2.904  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 2.904  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 5.372  ; 5.372  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 5.066  ; 5.066  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 5.050  ; 5.050  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 5.349  ; 5.349  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 5.372  ; 5.372  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 4.677  ; 4.677  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 4.947  ; 4.947  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 4.311  ; 4.311  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 4.309  ; 4.309  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 4.674  ; 4.674  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 4.661  ; 4.661  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 5.143  ; 5.143  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 4.652  ; 4.652  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 4.686  ; 4.686  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 5.212  ; 5.212  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 4.741  ; 4.741  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 4.375  ; 4.375  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 4.377  ; 4.377  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 5.366  ; 5.366  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 4.974  ; 4.974  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 4.710  ; 4.710  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 4.730  ; 4.730  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 4.578  ; 4.578  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 4.988  ; 4.988  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 5.033  ; 5.033  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 5.366  ; 5.366  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 5.341  ; 5.341  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 4.069  ; 4.069  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 4.072  ; 4.072  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 4.602  ; 4.602  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 4.054  ; 4.054  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 4.054  ; 4.054  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 4.053  ; 4.053  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 4.587  ; 4.587  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 4.059  ; 4.059  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 4.706  ; 4.706  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 4.047  ; 4.047  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 4.348  ; 4.348  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; 1.072  ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; 1.072  ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.554  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 2.454  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.554  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 4.956  ; 4.956  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 2.454  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 5.557  ; 5.557  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 2.317  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 2.317  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 5.852  ; 5.852  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; FL_ADDR[*]     ; CLOCK_50                        ; 4.193  ; 4.193  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[0]    ; CLOCK_50                        ; 4.565  ; 4.565  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[1]    ; CLOCK_50                        ; 4.479  ; 4.479  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[2]    ; CLOCK_50                        ; 4.632  ; 4.632  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[3]    ; CLOCK_50                        ; 4.697  ; 4.697  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[4]    ; CLOCK_50                        ; 4.497  ; 4.497  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[5]    ; CLOCK_50                        ; 4.907  ; 4.907  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[6]    ; CLOCK_50                        ; 4.558  ; 4.558  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[7]    ; CLOCK_50                        ; 4.567  ; 4.567  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[8]    ; CLOCK_50                        ; 4.528  ; 4.528  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[9]    ; CLOCK_50                        ; 4.428  ; 4.428  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[10]   ; CLOCK_50                        ; 4.273  ; 4.273  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[11]   ; CLOCK_50                        ; 4.561  ; 4.561  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[12]   ; CLOCK_50                        ; 4.486  ; 4.486  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[13]   ; CLOCK_50                        ; 4.481  ; 4.481  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[14]   ; CLOCK_50                        ; 4.399  ; 4.399  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[15]   ; CLOCK_50                        ; 4.377  ; 4.377  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[16]   ; CLOCK_50                        ; 4.193  ; 4.193  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[17]   ; CLOCK_50                        ; 4.718  ; 4.718  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[18]   ; CLOCK_50                        ; 4.520  ; 4.520  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[19]   ; CLOCK_50                        ; 4.466  ; 4.466  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[20]   ; CLOCK_50                        ; 4.381  ; 4.381  ; Rise       ; CLOCK_50                                     ;
;  FL_ADDR[21]   ; CLOCK_50                        ; 4.467  ; 4.467  ; Rise       ; CLOCK_50                                     ;
; FL_CE_N        ; CLOCK_50                        ; 4.292  ; 4.292  ; Rise       ; CLOCK_50                                     ;
; FL_DQ[*]       ; CLOCK_50                        ; 4.522  ; 4.522  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[0]      ; CLOCK_50                        ; 4.566  ; 4.566  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[1]      ; CLOCK_50                        ; 4.556  ; 4.556  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[2]      ; CLOCK_50                        ; 4.667  ; 4.667  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[3]      ; CLOCK_50                        ; 4.522  ; 4.522  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[4]      ; CLOCK_50                        ; 4.787  ; 4.787  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[5]      ; CLOCK_50                        ; 4.752  ; 4.752  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[6]      ; CLOCK_50                        ; 4.846  ; 4.846  ; Rise       ; CLOCK_50                                     ;
;  FL_DQ[7]      ; CLOCK_50                        ; 4.736  ; 4.736  ; Rise       ; CLOCK_50                                     ;
; FL_OE_N        ; CLOCK_50                        ; 4.311  ; 4.311  ; Rise       ; CLOCK_50                                     ;
; FL_WE_N        ; CLOCK_50                        ; 4.500  ; 4.500  ; Rise       ; CLOCK_50                                     ;
; HEX0[*]        ; CLOCK_50                        ; 4.029  ; 4.029  ; Rise       ; CLOCK_50                                     ;
;  HEX0[0]       ; CLOCK_50                        ; 4.029  ; 4.029  ; Rise       ; CLOCK_50                                     ;
;  HEX0[1]       ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
;  HEX0[2]       ; CLOCK_50                        ; 4.656  ; 4.656  ; Rise       ; CLOCK_50                                     ;
;  HEX0[3]       ; CLOCK_50                        ; 4.656  ; 4.656  ; Rise       ; CLOCK_50                                     ;
;  HEX0[4]       ; CLOCK_50                        ; 4.666  ; 4.666  ; Rise       ; CLOCK_50                                     ;
;  HEX0[5]       ; CLOCK_50                        ; 4.226  ; 4.226  ; Rise       ; CLOCK_50                                     ;
;  HEX0[6]       ; CLOCK_50                        ; 4.666  ; 4.666  ; Rise       ; CLOCK_50                                     ;
; HEX1[*]        ; CLOCK_50                        ; 4.221  ; 4.221  ; Rise       ; CLOCK_50                                     ;
;  HEX1[0]       ; CLOCK_50                        ; 4.221  ; 4.221  ; Rise       ; CLOCK_50                                     ;
;  HEX1[1]       ; CLOCK_50                        ; 4.560  ; 4.560  ; Rise       ; CLOCK_50                                     ;
;  HEX1[2]       ; CLOCK_50                        ; 4.599  ; 4.599  ; Rise       ; CLOCK_50                                     ;
;  HEX1[3]       ; CLOCK_50                        ; 4.626  ; 4.626  ; Rise       ; CLOCK_50                                     ;
;  HEX1[4]       ; CLOCK_50                        ; 4.597  ; 4.597  ; Rise       ; CLOCK_50                                     ;
;  HEX1[5]       ; CLOCK_50                        ; 4.568  ; 4.568  ; Rise       ; CLOCK_50                                     ;
;  HEX1[6]       ; CLOCK_50                        ; 4.630  ; 4.630  ; Rise       ; CLOCK_50                                     ;
; LEDG[*]        ; CLOCK_50                        ; 4.086  ; 4.086  ; Rise       ; CLOCK_50                                     ;
;  LEDG[0]       ; CLOCK_50                        ; 4.086  ; 4.086  ; Rise       ; CLOCK_50                                     ;
;  LEDG[1]       ; CLOCK_50                        ; 4.130  ; 4.130  ; Rise       ; CLOCK_50                                     ;
;  LEDG[2]       ; CLOCK_50                        ; 4.318  ; 4.318  ; Rise       ; CLOCK_50                                     ;
;  LEDG[3]       ; CLOCK_50                        ; 4.468  ; 4.468  ; Rise       ; CLOCK_50                                     ;
;  LEDG[4]       ; CLOCK_50                        ; 4.467  ; 4.467  ; Rise       ; CLOCK_50                                     ;
;  LEDG[5]       ; CLOCK_50                        ; 4.516  ; 4.516  ; Rise       ; CLOCK_50                                     ;
;  LEDG[6]       ; CLOCK_50                        ; 4.502  ; 4.502  ; Rise       ; CLOCK_50                                     ;
;  LEDG[7]       ; CLOCK_50                        ; 4.521  ; 4.521  ; Rise       ; CLOCK_50                                     ;
; LEDR[*]        ; CLOCK_50                        ; 4.223  ; 4.223  ; Rise       ; CLOCK_50                                     ;
;  LEDR[0]       ; CLOCK_50                        ; 4.462  ; 4.462  ; Rise       ; CLOCK_50                                     ;
;  LEDR[1]       ; CLOCK_50                        ; 4.223  ; 4.223  ; Rise       ; CLOCK_50                                     ;
;  LEDR[2]       ; CLOCK_50                        ; 4.459  ; 4.459  ; Rise       ; CLOCK_50                                     ;
;  LEDR[3]       ; CLOCK_50                        ; 4.620  ; 4.620  ; Rise       ; CLOCK_50                                     ;
;  LEDR[4]       ; CLOCK_50                        ; 4.389  ; 4.389  ; Rise       ; CLOCK_50                                     ;
;  LEDR[5]       ; CLOCK_50                        ; 4.571  ; 4.571  ; Rise       ; CLOCK_50                                     ;
;  LEDR[6]       ; CLOCK_50                        ; 4.603  ; 4.603  ; Rise       ; CLOCK_50                                     ;
;  LEDR[7]       ; CLOCK_50                        ; 4.551  ; 4.551  ; Rise       ; CLOCK_50                                     ;
;  LEDR[8]       ; CLOCK_50                        ; 4.307  ; 4.307  ; Rise       ; CLOCK_50                                     ;
;  LEDR[9]       ; CLOCK_50                        ; 4.423  ; 4.423  ; Rise       ; CLOCK_50                                     ;
; SRAM_ADDR[*]   ; CLOCK_50                        ; 4.070  ; 4.070  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[0]  ; CLOCK_50                        ; 4.374  ; 4.374  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[1]  ; CLOCK_50                        ; 4.640  ; 4.640  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[2]  ; CLOCK_50                        ; 4.456  ; 4.456  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[3]  ; CLOCK_50                        ; 4.444  ; 4.444  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[4]  ; CLOCK_50                        ; 4.414  ; 4.414  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[5]  ; CLOCK_50                        ; 4.200  ; 4.200  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[6]  ; CLOCK_50                        ; 4.306  ; 4.306  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[7]  ; CLOCK_50                        ; 4.402  ; 4.402  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[8]  ; CLOCK_50                        ; 4.070  ; 4.070  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[9]  ; CLOCK_50                        ; 4.080  ; 4.080  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[10] ; CLOCK_50                        ; 4.194  ; 4.194  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[11] ; CLOCK_50                        ; 4.236  ; 4.236  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[12] ; CLOCK_50                        ; 4.216  ; 4.216  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[13] ; CLOCK_50                        ; 4.462  ; 4.462  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[14] ; CLOCK_50                        ; 4.399  ; 4.399  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[15] ; CLOCK_50                        ; 4.665  ; 4.665  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[16] ; CLOCK_50                        ; 4.594  ; 4.594  ; Rise       ; CLOCK_50                                     ;
;  SRAM_ADDR[17] ; CLOCK_50                        ; 4.717  ; 4.717  ; Rise       ; CLOCK_50                                     ;
; SRAM_DQ[*]     ; CLOCK_50                        ; 4.076  ; 4.076  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[0]    ; CLOCK_50                        ; 4.332  ; 4.332  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[1]    ; CLOCK_50                        ; 4.221  ; 4.221  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[2]    ; CLOCK_50                        ; 4.219  ; 4.219  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[3]    ; CLOCK_50                        ; 4.228  ; 4.228  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[4]    ; CLOCK_50                        ; 4.213  ; 4.213  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[5]    ; CLOCK_50                        ; 4.185  ; 4.185  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[6]    ; CLOCK_50                        ; 4.090  ; 4.090  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[7]    ; CLOCK_50                        ; 4.230  ; 4.230  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[8]    ; CLOCK_50                        ; 4.082  ; 4.082  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[9]    ; CLOCK_50                        ; 4.083  ; 4.083  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[10]   ; CLOCK_50                        ; 4.183  ; 4.183  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[11]   ; CLOCK_50                        ; 4.076  ; 4.076  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[12]   ; CLOCK_50                        ; 4.103  ; 4.103  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[13]   ; CLOCK_50                        ; 4.192  ; 4.192  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[14]   ; CLOCK_50                        ; 4.186  ; 4.186  ; Rise       ; CLOCK_50                                     ;
;  SRAM_DQ[15]   ; CLOCK_50                        ; 4.295  ; 4.295  ; Rise       ; CLOCK_50                                     ;
; SRAM_OE_N      ; CLOCK_50                        ; 4.567  ; 4.567  ; Rise       ; CLOCK_50                                     ;
; SRAM_WE_N      ; CLOCK_50                        ; 4.972  ; 4.972  ; Rise       ; CLOCK_50                                     ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.365  ; 4.026  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.897  ; 4.897  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.026  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; TDO            ; TCK                             ; 3.958  ; 3.958  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; CLOCK_27[0]                     ; 2.247  ; 2.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; CLOCK_27[0]                     ; 2.706  ; 2.706  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; CLOCK_27[0]                     ; 3.087  ; 3.087  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; CLOCK_27[0]                     ; 3.133  ; 3.133  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; CLOCK_27[0]                     ; 2.961  ; 2.961  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; CLOCK_27[0]                     ; 2.957  ; 2.957  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; CLOCK_27[0]                     ; 2.523  ; 2.523  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; CLOCK_27[0]                     ; 2.619  ; 2.619  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; CLOCK_27[0]                     ; 2.714  ; 2.714  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; CLOCK_27[0]                     ; 2.516  ; 2.516  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; CLOCK_27[0]                     ; 2.396  ; 2.396  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; CLOCK_27[0]                     ; 2.247  ; 2.247  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; CLOCK_27[0]                     ; 2.291  ; 2.291  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; CLOCK_27[0]                     ; 2.531  ; 2.531  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; CLOCK_27[0]                     ; 2.515  ; 2.515  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; CLOCK_27[0]                     ; 2.704  ; 2.704  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; CLOCK_27[0]                     ; 2.594  ; 2.594  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; CLOCK_27[0]                     ; 2.756  ; 2.756  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; CLOCK_27[0]                     ; 2.779  ; 2.779  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; CLOCK_27[0]                     ; 2.245  ; 2.245  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; CLOCK_27[0]                     ; 2.445  ; 2.445  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; CLOCK_27[0]                     ; 2.488  ; 2.488  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; CLOCK_27[0]                     ; 2.310  ; 2.310  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; CLOCK_27[0]                     ; 2.245  ; 2.245  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; CLOCK_27[0]                     ; 2.410  ; 2.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; CLOCK_27[0]                     ; 2.616  ; 2.616  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; CLOCK_27[0]                     ; 2.410  ; 2.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; CLOCK_27[0]                     ; 2.518  ; 2.518  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; CLOCK_27[0]                     ; 2.560  ; 2.560  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; CLOCK_27[0]                     ; 2.094  ; 2.094  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; CLOCK_27[0]                     ; 2.509  ; 2.509  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; CLOCK_27[0]                     ; 2.547  ; 2.547  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; CLOCK_27[0]                     ; 2.581  ; 2.581  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; CLOCK_27[0]                     ; 2.593  ; 2.593  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; CLOCK_27[0]                     ; 2.509  ; 2.509  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; CLOCK_27[0]                     ; 1.964  ; 1.964  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; CLOCK_27[0]                     ; 1.117  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; CLOCK_27[0]                     ;        ; 1.117  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_ADDR[*]   ; CLOCK_50                        ; 1.715  ; 1.715  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50                        ; 2.042  ; 2.042  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50                        ; 2.025  ; 2.025  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50                        ; 2.155  ; 2.155  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50                        ; 2.169  ; 2.169  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50                        ; 1.862  ; 1.862  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50                        ; 1.969  ; 1.969  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50                        ; 1.716  ; 1.716  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50                        ; 1.715  ; 1.715  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50                        ; 1.856  ; 1.856  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50                        ; 1.845  ; 1.845  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50                        ; 2.081  ; 2.081  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50                        ; 1.841  ; 1.841  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_0      ; CLOCK_50                        ; 1.880  ; 1.880  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_BA_1      ; CLOCK_50                        ; 2.137  ; 2.137  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50                        ; 1.908  ; 1.908  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CKE       ; CLOCK_50                        ; 1.738  ; 1.738  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CS_N      ; CLOCK_50                        ; 1.743  ; 1.743  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50                        ; 1.628  ; 1.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50                        ; 1.996  ; 1.996  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50                        ; 1.893  ; 1.893  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50                        ; 1.907  ; 1.907  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50                        ; 1.823  ; 1.823  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50                        ; 2.000  ; 2.000  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50                        ; 2.006  ; 2.006  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50                        ; 2.168  ; 2.168  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50                        ; 2.153  ; 2.153  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50                        ; 1.642  ; 1.642  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50                        ; 1.643  ; 1.643  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50                        ; 1.838  ; 1.838  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50                        ; 1.836  ; 1.836  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50                        ; 1.629  ; 1.629  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50                        ; 1.629  ; 1.629  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50                        ; 1.628  ; 1.628  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50                        ; 1.824  ; 1.824  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_LDQM      ; CLOCK_50                        ; 1.633  ; 1.633  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50                        ; 1.885  ; 1.885  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_UDQM      ; CLOCK_50                        ; 1.614  ; 1.614  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_WE_N      ; CLOCK_50                        ; 1.742  ; 1.742  ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; CLOCK_50                        ; -0.119 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; CLOCK_50                        ;        ; -0.119 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; AUD_DACDAT  ; 10.331 ; 10.954 ; 10.954 ; 10.331 ;
; SW[1]      ; AUD_DACDAT  ;        ; 10.646 ; 10.646 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; AUD_DACDAT  ; 4.547 ; 4.475 ; 4.475 ; 4.547 ;
; SW[1]      ; AUD_DACDAT  ;       ; 4.254 ; 4.254 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u11|LRCK_1X                        ; AUDIO_DAC:u11|LRCK_1X                        ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_2X                        ; 0        ; 0        ; 16       ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_4X                        ; 0        ; 16       ; 0        ; 737      ;
; CLOCK_50                                     ; AUDIO_DAC:u11|LRCK_4X                        ; 48       ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; AUDIO_DAC:u11|oAUD_BCK                       ; 0        ; 0        ; 0        ; 10       ;
; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50                                     ; 0        ; 22       ; 0        ; 0        ;
; CLOCK_50                                     ; CLOCK_50                                     ; 13321    ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; TCK                                          ; CLOCK_50                                     ; 3        ; 1        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 387      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; p1|altpll_component|pll|clk[0]               ; 12447    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]               ; p1|altpll_component|pll|clk[0]               ; 3995859  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_1X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_2X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]               ; p1|altpll_component|pll|clk[1]               ; 339      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; TCK                                          ; 98       ; 0        ; 0        ; 0        ;
; TCK                                          ; TCK                                          ; 16       ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 263      ; 0        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 1810     ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; USB_JTAG:u1|mTCK                             ; 46       ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; From Clock                                   ; To Clock                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u11|LRCK_1X                        ; AUDIO_DAC:u11|LRCK_1X                        ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_2X                        ; 0        ; 0        ; 16       ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; AUDIO_DAC:u11|LRCK_4X                        ; 0        ; 16       ; 0        ; 737      ;
; CLOCK_50                                     ; AUDIO_DAC:u11|LRCK_4X                        ; 48       ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; AUDIO_DAC:u11|oAUD_BCK                       ; 0        ; 0        ; 0        ; 10       ;
; AUDIO_DAC:u11|LRCK_4X                        ; CLOCK_50                                     ; 0        ; 22       ; 0        ; 0        ;
; CLOCK_50                                     ; CLOCK_50                                     ; 13321    ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; CLOCK_50                                     ; 1        ; 1        ; 0        ; 0        ;
; TCK                                          ; CLOCK_50                                     ; 3        ; 1        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; CLOCK_50                                     ; 18       ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; 387      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; p1|altpll_component|pll|clk[0]               ; 12447    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]               ; p1|altpll_component|pll|clk[0]               ; 3995859  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_1X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_2X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X                        ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; p1|altpll_component|pll|clk[1]               ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]               ; p1|altpll_component|pll|clk[1]               ; 339      ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; TCK                                          ; 98       ; 0        ; 0        ; 0        ;
; TCK                                          ; TCK                                          ; 16       ; 0        ; 0        ; 0        ;
; CLOCK_50                                     ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 263      ; 0        ; 0        ; 0        ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; u3|u1|sdram_pll1|altpll_component|pll|clk[0] ; 1810     ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                             ; USB_JTAG:u1|mTCK                             ; 46       ; 0        ; 0        ; 0        ;
+----------------------------------------------+----------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_1X          ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_2X          ; 0        ; 0        ; 16       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_4X          ; 16       ; 0        ; 22       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|oAUD_BCK         ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 73       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 31       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_1X          ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_2X          ; 0        ; 0        ; 16       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|LRCK_4X          ; 16       ; 0        ; 22       ; 0        ;
; CLOCK_50   ; AUDIO_DAC:u11|oAUD_BCK         ; 0        ; 0        ; 4        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 73       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; p1|altpll_component|pll|clk[1] ; 31       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 798   ; 798  ;
; Unconstrained Output Ports      ; 161   ; 161  ;
; Unconstrained Output Port Paths ; 730   ; 730  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Sep 14 18:09:34 2013
Info: Command: quartus_sta DE1_USB_API -c DE1_USB_API
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_USB_API.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {u3|u1|sdram_pll1|altpll_component|pll|clk[0]} {u3|u1|sdram_pll1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {u3|u1|sdram_pll1|altpll_component|pll|clk[2]} {u3|u1|sdram_pll1|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name USB_JTAG:u1|mTCK USB_JTAG:u1|mTCK
    Info (332105): create_clock -period 1.000 -name TCK TCK
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u10|mI2C_CTRL_CLK I2C_AV_Config:u10|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_1X AUDIO_DAC:u11|LRCK_1X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_4X AUDIO_DAC:u11|LRCK_4X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_2X AUDIO_DAC:u11|LRCK_2X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|oAUD_BCK AUDIO_DAC:u11|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.082      -129.297 p1|altpll_component|pll|clk[0] 
    Info (332119):    -3.529        -7.346 TCK 
    Info (332119):    -3.238       -93.085 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -2.834       -71.654 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -1.576       -14.844 CLOCK_50 
    Info (332119):    -1.517        -9.102 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -1.107       -10.190 USB_JTAG:u1|mTCK 
    Info (332119):    -0.747        -8.998 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.348        -1.384 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.285        -0.531 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):    11.938         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.683
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.683       -37.498 CLOCK_50 
    Info (332119):    -0.212        -0.212 TCK 
    Info (332119):     0.101         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     0.445         0.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):     0.445         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.445         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.971         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     0.980         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     1.114         0.000 AUDIO_DAC:u11|LRCK_2X 
Info (332146): Worst-case recovery slack is -5.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.543      -171.632 p1|altpll_component|pll|clk[1] 
    Info (332119):    -5.532      -403.736 p1|altpll_component|pll|clk[0] 
    Info (332119):    -2.792       -16.752 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -2.790       -11.160 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):    -2.670       -93.460 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -2.669       -42.704 AUDIO_DAC:u11|LRCK_2X 
Info (332146): Worst-case removal slack is 2.922
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.922         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     3.421         0.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):     3.542         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     3.544         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     5.284         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     5.285         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -7.579 TCK 
    Info (332119):    -0.611       -48.880 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.611       -46.436 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.611       -23.218 USB_JTAG:u1|mTCK 
    Info (332119):    -0.611       -19.552 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.611        -7.332 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.611        -4.888 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     8.889         0.000 CLOCK_50 
    Info (332119):     8.889         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    17.277         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27[0] 
    Info (332119):    26.666         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.236       -60.883 p1|altpll_component|pll|clk[0] 
    Info (332119):    -0.733        -0.733 TCK 
    Info (332119):    -0.702       -19.745 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.491        -1.962 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.425        -6.565 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.195        -0.504 CLOCK_50 
    Info (332119):    -0.032        -0.108 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.021        -0.126 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     0.066         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.499         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):    15.977         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.819       -32.869 CLOCK_50 
    Info (332119):    -0.233        -0.295 TCK 
    Info (332119):     0.215         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):     0.357         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     0.362         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     0.739         0.000 AUDIO_DAC:u11|LRCK_2X 
Info (332146): Worst-case recovery slack is -3.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.792      -117.342 p1|altpll_component|pll|clk[1] 
    Info (332119):    -3.782      -276.003 p1|altpll_component|pll|clk[0] 
    Info (332119):    -1.498        -5.992 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):    -1.495        -8.970 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -1.483       -23.728 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -1.482       -48.316 AUDIO_DAC:u11|LRCK_4X 
Info (332146): Worst-case removal slack is 1.862
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.862         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     2.363         0.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):     2.375         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     2.378         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     3.662         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     3.662         0.000 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -6.222 TCK 
    Info (332119):    -0.500       -40.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -38.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.500       -19.000 USB_JTAG:u1|mTCK 
    Info (332119):    -0.500       -16.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     9.000         0.000 CLOCK_50 
    Info (332119):     9.000         0.000 u3|u1|sdram_pll1|altpll_component|pll|clk[0] 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 CLOCK_27[0] 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 336 megabytes
    Info: Processing ended: Sat Sep 14 18:10:03 2013
    Info: Elapsed time: 00:00:29
    Info: Total CPU time (on all processors): 00:00:09


