Simulator report for logica_relogio
Sun May 26 14:30:54 2013
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.74 ms      ;
; Simulation Netlist Size     ; 379 nodes    ;
; Simulation Coverage         ;      46.70 % ;
; Total Number of Transitions ; 2925786      ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX7000S     ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                              ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+
; Option                                                                                     ; Setting            ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+
; Simulation mode                                                                            ; Functional         ; Timing        ;
; Start time                                                                                 ; 0 ns               ; 0 ns          ;
; Simulation results format                                                                  ; CVWF               ;               ;
; Vector input source                                                                        ; logica_relogio.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                 ; On            ;
; Check outputs                                                                              ; Off                ; Off           ;
; Report simulation coverage                                                                 ; On                 ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                 ; On            ;
; Display missing 1-value coverage report                                                    ; On                 ; On            ;
; Display missing 0-value coverage report                                                    ; On                 ; On            ;
; Detect setup and hold time violations                                                      ; Off                ; Off           ;
; Detect glitches                                                                            ; Off                ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                ; Off           ;
; Generate Signal Activity File                                                              ; Off                ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                ; Off           ;
; Group bus channels in simulation results                                                   ; Off                ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                 ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE         ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto               ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      46.70 % ;
; Total nodes checked                                 ; 379          ;
; Total output ports checked                          ; 379          ;
; Total output ports with complete 1/0-value coverage ; 177          ;
; Total output ports with no 1/0-value coverage       ; 202          ;
; Total output ports with no 1-value coverage         ; 202          ;
; Total output ports with no 0-value coverage         ; 202          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+
; Node Name                                                                           ; Output Port Name                                                                    ; Output Port Type ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+
; |logica_relogio|process_0~3                                                         ; |logica_relogio|process_0~3                                                         ; out0             ;
; |logica_relogio|s5~5                                                                ; |logica_relogio|s5~5                                                                ; out              ;
; |logica_relogio|s5~6                                                                ; |logica_relogio|s5~6                                                                ; out              ;
; |logica_relogio|s5~7                                                                ; |logica_relogio|s5~7                                                                ; out              ;
; |logica_relogio|s6~4                                                                ; |logica_relogio|s6~4                                                                ; out              ;
; |logica_relogio|s6~5                                                                ; |logica_relogio|s6~5                                                                ; out              ;
; |logica_relogio|s6~6                                                                ; |logica_relogio|s6~6                                                                ; out              ;
; |logica_relogio|s6~7                                                                ; |logica_relogio|s6~7                                                                ; out              ;
; |logica_relogio|process_0~4                                                         ; |logica_relogio|process_0~4                                                         ; out0             ;
; |logica_relogio|s4~4                                                                ; |logica_relogio|s4~4                                                                ; out              ;
; |logica_relogio|s4~5                                                                ; |logica_relogio|s4~5                                                                ; out              ;
; |logica_relogio|s4~6                                                                ; |logica_relogio|s4~6                                                                ; out              ;
; |logica_relogio|s4~7                                                                ; |logica_relogio|s4~7                                                                ; out              ;
; |logica_relogio|s6~8                                                                ; |logica_relogio|s6~8                                                                ; out              ;
; |logica_relogio|s6~9                                                                ; |logica_relogio|s6~9                                                                ; out              ;
; |logica_relogio|s6~10                                                               ; |logica_relogio|s6~10                                                               ; out              ;
; |logica_relogio|s6~11                                                               ; |logica_relogio|s6~11                                                               ; out              ;
; |logica_relogio|s5~9                                                                ; |logica_relogio|s5~9                                                                ; out              ;
; |logica_relogio|s5~10                                                               ; |logica_relogio|s5~10                                                               ; out              ;
; |logica_relogio|s5~11                                                               ; |logica_relogio|s5~11                                                               ; out              ;
; |logica_relogio|process_0~6                                                         ; |logica_relogio|process_0~6                                                         ; out0             ;
; |logica_relogio|s3~5                                                                ; |logica_relogio|s3~5                                                                ; out              ;
; |logica_relogio|s3~6                                                                ; |logica_relogio|s3~6                                                                ; out              ;
; |logica_relogio|s3~7                                                                ; |logica_relogio|s3~7                                                                ; out              ;
; |logica_relogio|s4~8                                                                ; |logica_relogio|s4~8                                                                ; out              ;
; |logica_relogio|s4~9                                                                ; |logica_relogio|s4~9                                                                ; out              ;
; |logica_relogio|s4~10                                                               ; |logica_relogio|s4~10                                                               ; out              ;
; |logica_relogio|s4~11                                                               ; |logica_relogio|s4~11                                                               ; out              ;
; |logica_relogio|s6~12                                                               ; |logica_relogio|s6~12                                                               ; out              ;
; |logica_relogio|s6~13                                                               ; |logica_relogio|s6~13                                                               ; out              ;
; |logica_relogio|s6~14                                                               ; |logica_relogio|s6~14                                                               ; out              ;
; |logica_relogio|s6~15                                                               ; |logica_relogio|s6~15                                                               ; out              ;
; |logica_relogio|s5~13                                                               ; |logica_relogio|s5~13                                                               ; out              ;
; |logica_relogio|s5~14                                                               ; |logica_relogio|s5~14                                                               ; out              ;
; |logica_relogio|s5~15                                                               ; |logica_relogio|s5~15                                                               ; out              ;
; |logica_relogio|s4~12                                                               ; |logica_relogio|s4~12                                                               ; out              ;
; |logica_relogio|s4~13                                                               ; |logica_relogio|s4~13                                                               ; out              ;
; |logica_relogio|s4~14                                                               ; |logica_relogio|s4~14                                                               ; out              ;
; |logica_relogio|s4~15                                                               ; |logica_relogio|s4~15                                                               ; out              ;
; |logica_relogio|s3~9                                                                ; |logica_relogio|s3~9                                                                ; out              ;
; |logica_relogio|s3~10                                                               ; |logica_relogio|s3~10                                                               ; out              ;
; |logica_relogio|s3~11                                                               ; |logica_relogio|s3~11                                                               ; out              ;
; |logica_relogio|s6~16                                                               ; |logica_relogio|s6~16                                                               ; out              ;
; |logica_relogio|s6~17                                                               ; |logica_relogio|s6~17                                                               ; out              ;
; |logica_relogio|s6~18                                                               ; |logica_relogio|s6~18                                                               ; out              ;
; |logica_relogio|s6~19                                                               ; |logica_relogio|s6~19                                                               ; out              ;
; |logica_relogio|s5~17                                                               ; |logica_relogio|s5~17                                                               ; out              ;
; |logica_relogio|s5~18                                                               ; |logica_relogio|s5~18                                                               ; out              ;
; |logica_relogio|s5~19                                                               ; |logica_relogio|s5~19                                                               ; out              ;
; |logica_relogio|s4~16                                                               ; |logica_relogio|s4~16                                                               ; out              ;
; |logica_relogio|s4~17                                                               ; |logica_relogio|s4~17                                                               ; out              ;
; |logica_relogio|s4~18                                                               ; |logica_relogio|s4~18                                                               ; out              ;
; |logica_relogio|s4~19                                                               ; |logica_relogio|s4~19                                                               ; out              ;
; |logica_relogio|s3~13                                                               ; |logica_relogio|s3~13                                                               ; out              ;
; |logica_relogio|s3~14                                                               ; |logica_relogio|s3~14                                                               ; out              ;
; |logica_relogio|s3~15                                                               ; |logica_relogio|s3~15                                                               ; out              ;
; |logica_relogio|s6[3]~reg0                                                          ; |logica_relogio|s6[3]~reg0                                                          ; regout           ;
; |logica_relogio|s6[2]~reg0                                                          ; |logica_relogio|s6[2]~reg0                                                          ; regout           ;
; |logica_relogio|s6[1]~reg0                                                          ; |logica_relogio|s6[1]~reg0                                                          ; regout           ;
; |logica_relogio|s6[0]~reg0                                                          ; |logica_relogio|s6[0]~reg0                                                          ; regout           ;
; |logica_relogio|s5[2]~reg0                                                          ; |logica_relogio|s5[2]~reg0                                                          ; regout           ;
; |logica_relogio|s5[1]~reg0                                                          ; |logica_relogio|s5[1]~reg0                                                          ; regout           ;
; |logica_relogio|s5[0]~reg0                                                          ; |logica_relogio|s5[0]~reg0                                                          ; regout           ;
; |logica_relogio|s4[3]~reg0                                                          ; |logica_relogio|s4[3]~reg0                                                          ; regout           ;
; |logica_relogio|s4[2]~reg0                                                          ; |logica_relogio|s4[2]~reg0                                                          ; regout           ;
; |logica_relogio|s4[1]~reg0                                                          ; |logica_relogio|s4[1]~reg0                                                          ; regout           ;
; |logica_relogio|s4[0]~reg0                                                          ; |logica_relogio|s4[0]~reg0                                                          ; regout           ;
; |logica_relogio|s3[2]~reg0                                                          ; |logica_relogio|s3[2]~reg0                                                          ; regout           ;
; |logica_relogio|s3[1]~reg0                                                          ; |logica_relogio|s3[1]~reg0                                                          ; regout           ;
; |logica_relogio|s3[0]~reg0                                                          ; |logica_relogio|s3[0]~reg0                                                          ; regout           ;
; |logica_relogio|clr                                                                 ; |logica_relogio|clr                                                                 ; out              ;
; |logica_relogio|clk                                                                 ; |logica_relogio|clk                                                                 ; out              ;
; |logica_relogio|s6[0]                                                               ; |logica_relogio|s6[0]                                                               ; pin_out          ;
; |logica_relogio|s6[1]                                                               ; |logica_relogio|s6[1]                                                               ; pin_out          ;
; |logica_relogio|s6[2]                                                               ; |logica_relogio|s6[2]                                                               ; pin_out          ;
; |logica_relogio|s6[3]                                                               ; |logica_relogio|s6[3]                                                               ; pin_out          ;
; |logica_relogio|s5[0]                                                               ; |logica_relogio|s5[0]                                                               ; pin_out          ;
; |logica_relogio|s5[1]                                                               ; |logica_relogio|s5[1]                                                               ; pin_out          ;
; |logica_relogio|s5[2]                                                               ; |logica_relogio|s5[2]                                                               ; pin_out          ;
; |logica_relogio|s4[0]                                                               ; |logica_relogio|s4[0]                                                               ; pin_out          ;
; |logica_relogio|s4[1]                                                               ; |logica_relogio|s4[1]                                                               ; pin_out          ;
; |logica_relogio|s4[2]                                                               ; |logica_relogio|s4[2]                                                               ; pin_out          ;
; |logica_relogio|s4[3]                                                               ; |logica_relogio|s4[3]                                                               ; pin_out          ;
; |logica_relogio|s3[0]                                                               ; |logica_relogio|s3[0]                                                               ; pin_out          ;
; |logica_relogio|s3[1]                                                               ; |logica_relogio|s3[1]                                                               ; pin_out          ;
; |logica_relogio|s3[2]                                                               ; |logica_relogio|s3[2]                                                               ; pin_out          ;
; |logica_relogio|Equal0~0                                                            ; |logica_relogio|Equal0~0                                                            ; out0             ;
; |logica_relogio|Equal1~0                                                            ; |logica_relogio|Equal1~0                                                            ; out0             ;
; |logica_relogio|Equal2~0                                                            ; |logica_relogio|Equal2~0                                                            ; out0             ;
; |logica_relogio|Equal3~0                                                            ; |logica_relogio|Equal3~0                                                            ; out0             ;
; |logica_relogio|Equal4~0                                                            ; |logica_relogio|Equal4~0                                                            ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+
; Node Name                                                                           ; Output Port Name                                                                    ; Output Port Type ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+
; |logica_relogio|s5~4                                                                ; |logica_relogio|s5~4                                                                ; out              ;
; |logica_relogio|s5~8                                                                ; |logica_relogio|s5~8                                                                ; out              ;
; |logica_relogio|s3~4                                                                ; |logica_relogio|s3~4                                                                ; out              ;
; |logica_relogio|process_0~7                                                         ; |logica_relogio|process_0~7                                                         ; out0             ;
; |logica_relogio|s2~4                                                                ; |logica_relogio|s2~4                                                                ; out              ;
; |logica_relogio|s2~5                                                                ; |logica_relogio|s2~5                                                                ; out              ;
; |logica_relogio|s2~6                                                                ; |logica_relogio|s2~6                                                                ; out              ;
; |logica_relogio|s2~7                                                                ; |logica_relogio|s2~7                                                                ; out              ;
; |logica_relogio|s5~12                                                               ; |logica_relogio|s5~12                                                               ; out              ;
; |logica_relogio|s3~8                                                                ; |logica_relogio|s3~8                                                                ; out              ;
; |logica_relogio|s1[0]~reg0                                                          ; |logica_relogio|s1[0]~reg0                                                          ; regout           ;
; |logica_relogio|process_0~9                                                         ; |logica_relogio|process_0~9                                                         ; out0             ;
; |logica_relogio|s1~4                                                                ; |logica_relogio|s1~4                                                                ; out              ;
; |logica_relogio|s1~5                                                                ; |logica_relogio|s1~5                                                                ; out              ;
; |logica_relogio|s1~6                                                                ; |logica_relogio|s1~6                                                                ; out              ;
; |logica_relogio|s1~7                                                                ; |logica_relogio|s1~7                                                                ; out              ;
; |logica_relogio|s2~8                                                                ; |logica_relogio|s2~8                                                                ; out              ;
; |logica_relogio|s2~9                                                                ; |logica_relogio|s2~9                                                                ; out              ;
; |logica_relogio|s2~10                                                               ; |logica_relogio|s2~10                                                               ; out              ;
; |logica_relogio|s2~11                                                               ; |logica_relogio|s2~11                                                               ; out              ;
; |logica_relogio|process_0~10                                                        ; |logica_relogio|process_0~10                                                        ; out0             ;
; |logica_relogio|s5~16                                                               ; |logica_relogio|s5~16                                                               ; out              ;
; |logica_relogio|s3~12                                                               ; |logica_relogio|s3~12                                                               ; out              ;
; |logica_relogio|s2~12                                                               ; |logica_relogio|s2~12                                                               ; out              ;
; |logica_relogio|s2~13                                                               ; |logica_relogio|s2~13                                                               ; out              ;
; |logica_relogio|s2~14                                                               ; |logica_relogio|s2~14                                                               ; out              ;
; |logica_relogio|s2~15                                                               ; |logica_relogio|s2~15                                                               ; out              ;
; |logica_relogio|s1~8                                                                ; |logica_relogio|s1~8                                                                ; out              ;
; |logica_relogio|s1~9                                                                ; |logica_relogio|s1~9                                                                ; out              ;
; |logica_relogio|s1~10                                                               ; |logica_relogio|s1~10                                                               ; out              ;
; |logica_relogio|s1~11                                                               ; |logica_relogio|s1~11                                                               ; out              ;
; |logica_relogio|s5[3]~reg0                                                          ; |logica_relogio|s5[3]~reg0                                                          ; regout           ;
; |logica_relogio|s3[3]~reg0                                                          ; |logica_relogio|s3[3]~reg0                                                          ; regout           ;
; |logica_relogio|s2[3]~reg0                                                          ; |logica_relogio|s2[3]~reg0                                                          ; regout           ;
; |logica_relogio|s2[2]~reg0                                                          ; |logica_relogio|s2[2]~reg0                                                          ; regout           ;
; |logica_relogio|s2[1]~reg0                                                          ; |logica_relogio|s2[1]~reg0                                                          ; regout           ;
; |logica_relogio|s2[0]~reg0                                                          ; |logica_relogio|s2[0]~reg0                                                          ; regout           ;
; |logica_relogio|s1[3]~reg0                                                          ; |logica_relogio|s1[3]~reg0                                                          ; regout           ;
; |logica_relogio|s1[2]~reg0                                                          ; |logica_relogio|s1[2]~reg0                                                          ; regout           ;
; |logica_relogio|s1[1]~reg0                                                          ; |logica_relogio|s1[1]~reg0                                                          ; regout           ;
; |logica_relogio|s5[3]                                                               ; |logica_relogio|s5[3]                                                               ; pin_out          ;
; |logica_relogio|s3[3]                                                               ; |logica_relogio|s3[3]                                                               ; pin_out          ;
; |logica_relogio|s2[0]                                                               ; |logica_relogio|s2[0]                                                               ; pin_out          ;
; |logica_relogio|s2[1]                                                               ; |logica_relogio|s2[1]                                                               ; pin_out          ;
; |logica_relogio|s2[2]                                                               ; |logica_relogio|s2[2]                                                               ; pin_out          ;
; |logica_relogio|s2[3]                                                               ; |logica_relogio|s2[3]                                                               ; pin_out          ;
; |logica_relogio|s1[0]                                                               ; |logica_relogio|s1[0]                                                               ; pin_out          ;
; |logica_relogio|s1[1]                                                               ; |logica_relogio|s1[1]                                                               ; pin_out          ;
; |logica_relogio|s1[2]                                                               ; |logica_relogio|s1[2]                                                               ; pin_out          ;
; |logica_relogio|s1[3]                                                               ; |logica_relogio|s1[3]                                                               ; pin_out          ;
; |logica_relogio|Equal5~0                                                            ; |logica_relogio|Equal5~0                                                            ; out0             ;
; |logica_relogio|Equal6~0                                                            ; |logica_relogio|Equal6~0                                                            ; out0             ;
; |logica_relogio|Equal7~0                                                            ; |logica_relogio|Equal7~0                                                            ; out0             ;
; |logica_relogio|Equal8~0                                                            ; |logica_relogio|Equal8~0                                                            ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+
; Node Name                                                                           ; Output Port Name                                                                    ; Output Port Type ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+
; |logica_relogio|s5~4                                                                ; |logica_relogio|s5~4                                                                ; out              ;
; |logica_relogio|s5~8                                                                ; |logica_relogio|s5~8                                                                ; out              ;
; |logica_relogio|s3~4                                                                ; |logica_relogio|s3~4                                                                ; out              ;
; |logica_relogio|process_0~7                                                         ; |logica_relogio|process_0~7                                                         ; out0             ;
; |logica_relogio|s2~4                                                                ; |logica_relogio|s2~4                                                                ; out              ;
; |logica_relogio|s2~5                                                                ; |logica_relogio|s2~5                                                                ; out              ;
; |logica_relogio|s2~6                                                                ; |logica_relogio|s2~6                                                                ; out              ;
; |logica_relogio|s2~7                                                                ; |logica_relogio|s2~7                                                                ; out              ;
; |logica_relogio|s5~12                                                               ; |logica_relogio|s5~12                                                               ; out              ;
; |logica_relogio|s3~8                                                                ; |logica_relogio|s3~8                                                                ; out              ;
; |logica_relogio|s1[0]~reg0                                                          ; |logica_relogio|s1[0]~reg0                                                          ; regout           ;
; |logica_relogio|process_0~9                                                         ; |logica_relogio|process_0~9                                                         ; out0             ;
; |logica_relogio|s1~4                                                                ; |logica_relogio|s1~4                                                                ; out              ;
; |logica_relogio|s1~5                                                                ; |logica_relogio|s1~5                                                                ; out              ;
; |logica_relogio|s1~6                                                                ; |logica_relogio|s1~6                                                                ; out              ;
; |logica_relogio|s1~7                                                                ; |logica_relogio|s1~7                                                                ; out              ;
; |logica_relogio|s2~8                                                                ; |logica_relogio|s2~8                                                                ; out              ;
; |logica_relogio|s2~9                                                                ; |logica_relogio|s2~9                                                                ; out              ;
; |logica_relogio|s2~10                                                               ; |logica_relogio|s2~10                                                               ; out              ;
; |logica_relogio|s2~11                                                               ; |logica_relogio|s2~11                                                               ; out              ;
; |logica_relogio|process_0~10                                                        ; |logica_relogio|process_0~10                                                        ; out0             ;
; |logica_relogio|s5~16                                                               ; |logica_relogio|s5~16                                                               ; out              ;
; |logica_relogio|s3~12                                                               ; |logica_relogio|s3~12                                                               ; out              ;
; |logica_relogio|s2~12                                                               ; |logica_relogio|s2~12                                                               ; out              ;
; |logica_relogio|s2~13                                                               ; |logica_relogio|s2~13                                                               ; out              ;
; |logica_relogio|s2~14                                                               ; |logica_relogio|s2~14                                                               ; out              ;
; |logica_relogio|s2~15                                                               ; |logica_relogio|s2~15                                                               ; out              ;
; |logica_relogio|s1~8                                                                ; |logica_relogio|s1~8                                                                ; out              ;
; |logica_relogio|s1~9                                                                ; |logica_relogio|s1~9                                                                ; out              ;
; |logica_relogio|s1~10                                                               ; |logica_relogio|s1~10                                                               ; out              ;
; |logica_relogio|s1~11                                                               ; |logica_relogio|s1~11                                                               ; out              ;
; |logica_relogio|s5[3]~reg0                                                          ; |logica_relogio|s5[3]~reg0                                                          ; regout           ;
; |logica_relogio|s3[3]~reg0                                                          ; |logica_relogio|s3[3]~reg0                                                          ; regout           ;
; |logica_relogio|s2[3]~reg0                                                          ; |logica_relogio|s2[3]~reg0                                                          ; regout           ;
; |logica_relogio|s2[2]~reg0                                                          ; |logica_relogio|s2[2]~reg0                                                          ; regout           ;
; |logica_relogio|s2[1]~reg0                                                          ; |logica_relogio|s2[1]~reg0                                                          ; regout           ;
; |logica_relogio|s2[0]~reg0                                                          ; |logica_relogio|s2[0]~reg0                                                          ; regout           ;
; |logica_relogio|s1[3]~reg0                                                          ; |logica_relogio|s1[3]~reg0                                                          ; regout           ;
; |logica_relogio|s1[2]~reg0                                                          ; |logica_relogio|s1[2]~reg0                                                          ; regout           ;
; |logica_relogio|s1[1]~reg0                                                          ; |logica_relogio|s1[1]~reg0                                                          ; regout           ;
; |logica_relogio|s5[3]                                                               ; |logica_relogio|s5[3]                                                               ; pin_out          ;
; |logica_relogio|s3[3]                                                               ; |logica_relogio|s3[3]                                                               ; pin_out          ;
; |logica_relogio|s2[0]                                                               ; |logica_relogio|s2[0]                                                               ; pin_out          ;
; |logica_relogio|s2[1]                                                               ; |logica_relogio|s2[1]                                                               ; pin_out          ;
; |logica_relogio|s2[2]                                                               ; |logica_relogio|s2[2]                                                               ; pin_out          ;
; |logica_relogio|s2[3]                                                               ; |logica_relogio|s2[3]                                                               ; pin_out          ;
; |logica_relogio|s1[0]                                                               ; |logica_relogio|s1[0]                                                               ; pin_out          ;
; |logica_relogio|s1[1]                                                               ; |logica_relogio|s1[1]                                                               ; pin_out          ;
; |logica_relogio|s1[2]                                                               ; |logica_relogio|s1[2]                                                               ; pin_out          ;
; |logica_relogio|s1[3]                                                               ; |logica_relogio|s1[3]                                                               ; pin_out          ;
; |logica_relogio|Equal5~0                                                            ; |logica_relogio|Equal5~0                                                            ; out0             ;
; |logica_relogio|Equal6~0                                                            ; |logica_relogio|Equal6~0                                                            ; out0             ;
; |logica_relogio|Equal7~0                                                            ; |logica_relogio|Equal7~0                                                            ; out0             ;
; |logica_relogio|Equal8~0                                                            ; |logica_relogio|Equal8~0                                                            ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add5|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[0]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[1]~1             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[1]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[1]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[1]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[2]~2             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[2]~2             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[2]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[2]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[0]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]~0             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]~1             ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]~1             ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]               ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|gc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[0]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[1]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|tot_cin_node[2]     ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~1                 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~1                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_result[0]~0   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]~0 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[1]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]~1 ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[2]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; |logica_relogio|lpm_add_sub:Add4|addcore:adder|addcore:adder[0]|unreg_res_node[3]   ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add3|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add2|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|ps[3]~3             ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|psi[3]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|g3                  ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add1|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[7]~0     ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[3]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[3]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[2]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[1]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|datab_node[0]       ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|ps[0]~0             ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|psi[0]              ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[3]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|gn[3]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[0]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[1]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[2]               ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|pc[2]               ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3~0                ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|g3~0                ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~2                 ; out0             ;
; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; |logica_relogio|lpm_add_sub:Add0|addcore:adder|addcore:adder[0]|_~3                 ; out0             ;
+-------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+


