add wave -position insertpoint  \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/DIVIDEND_TIMES60 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/i_CLK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/i_DIVIDEND \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/i_DIVISOR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/i_RSTn \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/i_START \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/INTEGER_DIVISOR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/o_DATA_READY \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/o_QUOTIENT \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/LUT_COM/UNPROCESS_QUOTIENT
add wave -position insertpoint  \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/DIVIDEND_LUT \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/DIVIDEND_SIGN \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/DIVIDEND_SIGN_PIPE1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/DIVISION_DONE \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/DIVISOR_LUT \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/HUE_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/i_CLK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/i_DATA_RGB \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/i_DATA_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/i_H_THRESHOLD \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/i_RSTn \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/MAX_MIN_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/o_MASK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/o_MASK_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/QUOTIENT_LUT \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/QUOTIENT_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_DIFF \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_HUE \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_MAX \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_MAX_PIPE1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_MIN \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_MIN_PIPE1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/s_TEMP \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/START_LUT \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/TEMP_B \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/TEMP_G \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/TEMP_R \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/WHOISMAX \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/MASK_CALCUL0/MASK_CALCUL_COMPONENT/WHOISMAX_PIPE1
add wave -position insertpoint  \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/COUNT \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/DATA_WIDTH \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/i_CLK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/i_DATA \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/i_RSTn \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/i_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_DATA0 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_DATA1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_DATA2 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_DATA3 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_VALID0 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_VALID1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_VALID2 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/CALCUL_MASK_n_DISTR_COMP/INPUT4MASK_CALCUL_COMP/o_VALID3
add wave -position insertpoint  \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/CNT_0to_12 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/CNT_0to_320 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/DATA_WIDTH \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/i_CLK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/i_DATA \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/i_RSTn \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/i_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA0 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA2 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA3 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA4 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA5 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA6 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA7 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA8 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA9 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA10 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DATA11 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DONE_320 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_DONE_320x12 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID0 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID2 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID3 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID4 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID5 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID6 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID7 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID8 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID9 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID10 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/o_VALID11 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/INPUT12MASK_BUFF/READ12_FIRSTROW
add wave -position insertpoint  \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/CNT_UPPER_THRESHOLD \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/CONST \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/DATA_121_MASK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF0 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF2 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF3 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF4 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF5 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF6 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF7 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF8 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF9 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF10 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_11DATA_BUFF11 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_CLK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_RSTn \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/i_WHICH_STATE \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/MASK_CENTER \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_ADDR_PROC_PTR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_ADDR_RD_PTR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_FINISH_CHANGE_1ROW_RGB \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_FINISH_PROCESS_MASK_ROW \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_READ \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_WHITEN_DATA_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/o_WHITEN_KERNEL \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/PASS_CHECK_KERNEL \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/PASS_CHECK_KERNEL_DELAY1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/READ_STATE \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_BUFF_IN \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_DATA_ARRIVE \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_o_ADDR_PROC_PTR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_o_ADDR_RD_PTR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_o_READ_REG \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_o_WHITEN_DATA_VALID_REG \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_o_WHITEN_KERNEL_EARLY1 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_PASS_CHECK_KERNEL_VALID \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/s_ROW_PTR \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/SUM60 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/SUM61 \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/THRESHOLD_TOTAL_MASK \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/VALID_2_SUMs \
sim:/TEST_SYSTEM_1610/SYSTEM_COMP/PROCESSING_COMP/VALID_TOTAL_SUM
run