AL_PCIE_REV_ID_3,VAR_0
AL_TRUE,VAR_1
PCIE_AXI_INT_GRP_A_CAUSE_PARITY_ERROR_AXI,VAR_2
PCIE_AXI_INT_GRP_A_CAUSE_PARITY_ERR_DATA_PATH_RD,VAR_3
PCIE_AXI_INT_GRP_A_CAUSE_PARITY_ERR_OUT_ADDR_RD,VAR_4
PCIE_AXI_INT_GRP_A_CAUSE_PARITY_ERR_OUT_ADDR_WR,VAR_5
PCIE_AXI_INT_GRP_A_CAUSE_PARITY_ERR_OUT_DATA_WR,VAR_6
PCIE_AXI_PARITY_EN_AXI_U4_RAM2P,VAR_7
PCIE_REV1_2_AXI_CTRL_GLOBAL_PARITY_CALC_EN_MSTR,VAR_8
PCIE_REV1_2_AXI_CTRL_GLOBAL_PARITY_CALC_EN_SLV,VAR_9
PCIE_REV1_2_AXI_CTRL_GLOBAL_PARITY_ERR_EN_RD,VAR_10
PCIE_REV1_2_AXI_CTRL_GLOBAL_PARITY_ERR_EN_WR,VAR_11
PCIE_REV3_AXI_CTRL_GLOBAL_PARITY_CALC_EN_MSTR,VAR_12
PCIE_REV3_AXI_CTRL_GLOBAL_PARITY_CALC_EN_SLV,VAR_13
PCIE_REV3_AXI_CTRL_GLOBAL_PARITY_ERR_EN_RD,VAR_14
PCIE_REV3_AXI_CTRL_GLOBAL_PARITY_ERR_EN_WR,VAR_15
al_reg_write32,FUNC_0
al_reg_write32_masked,FUNC_1
al_pcie_port_axi_parity_int_config,FUNC_2
pcie_port,VAR_16
enable,VAR_17
regs,VAR_18
parity_enable_mask,VAR_19
