Timing Analyzer report for 19_PD_VHDL
Mon Jun  3 19:46:32 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 15. Slow 1200mV 85C Model Setup: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'
 16. Slow 1200mV 85C Model Setup: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'
 17. Slow 1200mV 85C Model Hold: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'
 18. Slow 1200mV 85C Model Hold: 'clk'
 19. Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 20. Slow 1200mV 85C Model Hold: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'
 21. Slow 1200mV 85C Model Recovery: 'clk'
 22. Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 23. Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 24. Slow 1200mV 85C Model Removal: 'clk'
 25. Slow 1200mV 85C Model Metastability Summary
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'
 34. Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 35. Slow 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'
 36. Slow 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 39. Slow 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'
 40. Slow 1200mV 0C Model Recovery: 'clk'
 41. Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 42. Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 43. Slow 1200mV 0C Model Removal: 'clk'
 44. Slow 1200mV 0C Model Metastability Summary
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'
 52. Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'
 53. Fast 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'
 54. Fast 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'
 57. Fast 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'
 58. Fast 1200mV 0C Model Recovery: 'clk'
 59. Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'
 60. Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'
 61. Fast 1200mV 0C Model Removal: 'clk'
 62. Fast 1200mV 0C Model Metastability Summary
 63. Multicorner Timing Analysis Summary
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths Summary
 76. Clock Status Summary
 77. Unconstrained Input Ports
 78. Unconstrained Output Ports
 79. Unconstrained Input Ports
 80. Unconstrained Output Ports
 81. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 19_PD_VHDL                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.3%      ;
;     Processors 3-4         ;   1.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------------------+
; SDC File Path                                                                                                                              ; Status ; Read at                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------------------+
; d:/work/pcbteach/docs/02_my_projects/fpga_projects/omdazz_test/omdazz_test_fpga/db/ip/simple_struct/submodules/altera_reset_controller.sdc ; OK     ; Mon Jun  3 19:46:31 2024 ;
+--------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------+
; Clock Name                                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                             ;
+---------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------+
; clk                                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                                                             ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz } ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|controller:controller_0|wr_ind_pulse }                           ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { simple_struct:u0|usart:usart_0|bit_clk }                                          ;
+---------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                              ;
+------------+-----------------+---------------------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                      ; Note                                           ;
+------------+-----------------+---------------------------------------------------------------------------------+------------------------------------------------+
; 205.68 MHz ; 205.68 MHz      ; clk                                                                             ;                                                ;
; 390.32 MHz ; 390.32 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                                          ;                                                ;
; 677.05 MHz ; 402.09 MHz      ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                      ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -3.862 ; -591.265      ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; -1.562 ; -7.071        ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; -1.398 ; -5.246        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -1.022 ; -1.948        ;
+---------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                       ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; -0.019 ; -0.091        ;
; clk                                                                             ; 0.433  ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; 0.453  ; 0.000         ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.466  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -2.105 ; -262.388      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.588 ; -9.528        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                          ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 1.911 ; 0.000         ;
; clk                                    ; 2.045 ; 0.000         ;
+----------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                        ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -3.000 ; -353.932      ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; -1.487 ; -8.922        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -1.487 ; -2.974        ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0.365  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                 ;
+--------+------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.862 ; simple_struct:u0|controller:controller_0|PresState.UART_RD ; simple_struct:u0|controller:controller_0|wr_ind_pulse  ; clk          ; clk         ; 1.000        ; -0.582     ; 4.281      ;
; -3.805 ; simple_struct:u0|usart:usart_0|baud_counter[10]            ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.723      ;
; -3.786 ; simple_struct:u0|usart:usart_0|baud_counter[6]             ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.704      ;
; -3.784 ; simple_struct:u0|usart:usart_0|baud_counter[1]             ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.702      ;
; -3.780 ; simple_struct:u0|usart:usart_0|baud_counter[0]             ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.698      ;
; -3.774 ; simple_struct:u0|usart:usart_0|baud_counter[2]             ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.692      ;
; -3.753 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch       ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.674      ;
; -3.689 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.608      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[11]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[5]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[2]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[3]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[4]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[6]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[7]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[8]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[9]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[12]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.618 ; simple_struct:u0|usart:usart_0|rx_counter[3]               ; simple_struct:u0|usart:usart_0|rx_counter[10]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.539      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.614 ; simple_struct:u0|controller:controller_0|count_1Hz[5]      ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.535      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[11]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[5]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[2]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[3]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[4]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[6]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[7]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[8]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[9]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[12]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.612 ; simple_struct:u0|usart:usart_0|rx_counter[5]               ; simple_struct:u0|usart:usart_0|rx_counter[10]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.533      ;
; -3.593 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.512      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[11]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[5]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[2]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[3]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[4]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[6]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[7]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[8]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[9]           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[12]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.588 ; simple_struct:u0|usart:usart_0|rx_counter[2]               ; simple_struct:u0|usart:usart_0|rx_counter[10]          ; clk          ; clk         ; 1.000        ; -0.080     ; 4.509      ;
; -3.578 ; simple_struct:u0|usart:usart_0|baud_counter[8]             ; simple_struct:u0|usart:usart_0|bit_clk                 ; clk          ; clk         ; 1.000        ; -0.083     ; 4.496      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.570 ; simple_struct:u0|controller:controller_0|count_1Hz[8]      ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.491      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.568 ; simple_struct:u0|controller:controller_0|count_1Hz[9]      ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.489      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.567 ; simple_struct:u0|controller:controller_0|count_1Hz[14]     ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.483      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[20]     ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.578     ; 3.978      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[6]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[3]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[10] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[7]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[8]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[9]  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.555 ; simple_struct:u0|controller:controller_0|count_1Hz[15]     ; simple_struct:u0|controller:controller_0|count_1Hz[11] ; clk          ; clk         ; 1.000        ; -0.085     ; 4.471      ;
; -3.552 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.473      ;
; -3.550 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.470      ;
; -3.534 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]      ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.453      ;
+--------+------------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.562 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.482      ;
; -1.425 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.345      ;
; -1.255 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.175      ;
; -1.125 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.045      ;
; -1.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.016      ;
; -1.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.016      ;
; -1.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.016      ;
; -1.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.016      ;
; -1.096 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 2.016      ;
; -0.990 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.427      ;
; -0.952 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.447      ; 2.390      ;
; -0.952 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.389      ;
; -0.924 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.447      ; 2.362      ;
; -0.924 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.447      ; 2.362      ;
; -0.924 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.447      ; 2.362      ;
; -0.924 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.447      ; 2.362      ;
; -0.924 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.447      ; 2.362      ;
; -0.833 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.753      ;
; -0.796 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.716      ;
; -0.746 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.183      ;
; -0.737 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.174      ;
; -0.733 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.653      ;
; -0.709 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.146      ;
; -0.616 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.053      ;
; -0.602 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 2.039      ;
; -0.571 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.491      ;
; -0.571 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.491      ;
; -0.537 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.457      ;
; -0.502 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.422      ;
; -0.500 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.420      ;
; -0.493 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.413      ;
; -0.457 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.446      ; 1.894      ;
; -0.446 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.366      ;
; -0.440 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.360      ;
; -0.330 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.250      ;
; -0.216 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.136      ;
; -0.210 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.130      ;
; -0.209 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.129      ;
; -0.189 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 1.109      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'                                                                                                                                                                              ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                        ; Launch Clock ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; -1.398 ; simple_struct:u0|controller:controller_0|temper_ind7[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 1.183      ; 1.691      ;
; -1.072 ; simple_struct:u0|controller:controller_0|temper_ind7[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 1.228      ; 1.770      ;
; -0.935 ; simple_struct:u0|controller:controller_0|temper_ind7[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 1.229      ; 1.695      ;
; -0.387 ; simple_struct:u0|controller:controller_0|temper_ind7[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.910      ; 0.723      ;
; -0.380 ; simple_struct:u0|controller:controller_0|temper_ind7[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.909      ; 0.723      ;
; -0.374 ; simple_struct:u0|controller:controller_0|temper_ind7[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.911      ; 0.723      ;
; -0.365 ; simple_struct:u0|controller:controller_0|temper_ind7[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.910      ; 0.723      ;
; -0.335 ; simple_struct:u0|controller:controller_0|temper_ind7[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.909      ; 0.723      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'                                                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -1.022 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 2.320      ;
; -0.926 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 2.224      ;
; -0.925 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 2.223      ;
; -0.915 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.308      ; 2.214      ;
; -0.899 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.308      ; 2.198      ;
; -0.899 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 2.197      ;
; -0.893 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.308      ; 2.192      ;
; -0.886 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.308      ; 2.185      ;
; -0.786 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.308      ; 2.085      ;
; -0.743 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 2.041      ;
; -0.742 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 2.040      ;
; -0.683 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.308      ; 1.982      ;
; -0.569 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 1.867      ;
; -0.568 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 1.866      ;
; -0.477 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.080     ; 1.398      ;
; -0.466 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.080     ; 1.387      ;
; -0.428 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 1.726      ;
; -0.427 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.307      ; 1.725      ;
; 0.063  ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.080     ; 0.858      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'                                                                                                                                                                               ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                        ; Launch Clock ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; -0.019 ; simple_struct:u0|controller:controller_0|temper_ind7[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.152      ; 0.663      ;
; -0.019 ; simple_struct:u0|controller:controller_0|temper_ind7[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.152      ; 0.663      ;
; -0.019 ; simple_struct:u0|controller:controller_0|temper_ind7[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.152      ; 0.663      ;
; -0.017 ; simple_struct:u0|controller:controller_0|temper_ind7[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.150      ; 0.663      ;
; -0.017 ; simple_struct:u0|controller:controller_0|temper_ind7[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.150      ; 0.663      ;
; 0.530  ; simple_struct:u0|controller:controller_0|temper_ind7[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.507      ; 1.567      ;
; 0.542  ; simple_struct:u0|controller:controller_0|temper_ind7[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.483      ; 1.555      ;
; 0.579  ; simple_struct:u0|controller:controller_0|temper_ind7[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.506      ; 1.615      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[4]                                    ; simple_struct:u0|usart:usart_0|receive_data[4]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[5]                                    ; simple_struct:u0|usart:usart_0|receive_data[5]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[7]                                    ; simple_struct:u0|usart:usart_0|receive_data[7]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[6]                                    ; simple_struct:u0|usart:usart_0|receive_data[6]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[0]                                    ; simple_struct:u0|usart:usart_0|receive_data[0]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[1]                                    ; simple_struct:u0|usart:usart_0|receive_data[1]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|usart:usart_0|receive_data[2]                                    ; simple_struct:u0|usart:usart_0|receive_data[2]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                            ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                            ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.434 ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|receive_data[3]                                    ; simple_struct:u0|usart:usart_0|receive_data[3]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|rx_dv                                              ; simple_struct:u0|usart:usart_0|rx_dv                                              ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|next_state.START                                   ; simple_struct:u0|usart:usart_0|next_state.START                                   ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                         ; simple_struct:u0|usart:usart_0|rx_bits[3]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                         ; simple_struct:u0|usart:usart_0|rx_bits[2]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                         ; simple_struct:u0|usart:usart_0|rx_bits[0]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                         ; simple_struct:u0|usart:usart_0|rx_bits[1]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.746      ;
; 0.445 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.453 ; simple_struct:u0|controller:controller_0|uart_tx_dv                               ; simple_struct:u0|controller:controller_0|uart_tx_dv                               ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; sig_500Hz                                                                         ; sig_500Hz                                                                         ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|RegRdDone                                ; simple_struct:u0|controller:controller_0|RegRdDone                                ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                    ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                           ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_Load                                 ; simple_struct:u0|controller:controller_0|I2C_Load                                 ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|i2c_rw                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                   ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                         ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                              ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                              ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                       ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                        ; simple_struct:u0|usart:usart_0|tx_dv_latch                                        ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                          ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                          ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.489 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                    ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 0.801      ;
; 0.490 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                        ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 0.802      ;
; 0.490 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                            ; simple_struct:u0|controller:controller_0|count_1Hz[24]                            ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 0.802      ;
; 0.492 ; cnt_500Hz[16]                                                                     ; cnt_500Hz[16]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.785      ;
; 0.517 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.538 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.851      ;
; 0.543 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 0.856      ;
; 0.608 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                    ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 0.920      ;
; 0.615 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.574      ; 1.401      ;
; 0.615 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz   ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz   ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; clk         ; 0.000        ; 2.579      ; 3.697      ;
; 0.623 ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 0.935      ;
; 0.624 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.574      ; 1.410      ;
; 0.682 ; simple_struct:u0|usart:usart_0|next_state.STOP                                    ; simple_struct:u0|usart:usart_0|pr_state.STOP                                      ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.992      ;
; 0.689 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                    ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                      ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 0.999      ;
; 0.709 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                 ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                   ; clk                                                                             ; clk         ; 0.000        ; 0.098      ; 1.019      ;
; 0.716 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                             ; simple_struct:u0|controller:controller_0|count_1Hz[1]                             ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.716 ; cnt_500Hz[3]                                                                      ; cnt_500Hz[3]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.029      ;
; 0.718 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                             ; simple_struct:u0|controller:controller_0|count_1Hz[2]                             ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.718 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                      ; simple_struct:u0|usart:usart_0|rx_counter[1]                                      ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.030      ;
; 0.718 ; cnt_500Hz[1]                                                                      ; cnt_500Hz[1]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.031      ;
; 0.719 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                             ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                       ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.012      ;
; 0.720 ; cnt_500Hz[2]                                                                      ; cnt_500Hz[2]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.033      ;
; 0.723 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                        ; simple_struct:u0|controller:controller_0|Temper[5]                                ; clk                                                                             ; clk         ; 0.000        ; 0.557      ; 1.492      ;
; 0.725 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.037      ;
; 0.728 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.728 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.040      ;
; 0.729 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                             ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.022      ;
; 0.736 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; simple_struct:u0|usart:usart_0|baud_counter[9]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.576      ; 1.524      ;
; 0.736 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.574      ; 1.522      ;
; 0.738 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[1] ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[2] ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 1.031      ;
; 0.742 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                             ; simple_struct:u0|controller:controller_0|count_1Hz[0]                             ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; simple_struct:u0|usart:usart_0|rx_counter[0]                                      ; simple_struct:u0|usart:usart_0|rx_counter[0]                                      ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.055      ;
; 0.743 ; cnt_500Hz[0]                                                                      ; cnt_500Hz[0]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.101      ; 1.056      ;
; 0.743 ; cnt_500Hz[7]                                                                      ; cnt_500Hz[7]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                            ; simple_struct:u0|controller:controller_0|count_1Hz[13]                            ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                            ; simple_struct:u0|controller:controller_0|count_1Hz[23]                            ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cnt_500Hz[5]                                                                      ; cnt_500Hz[5]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; cnt_500Hz[11]                                                                     ; cnt_500Hz[11]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                            ; simple_struct:u0|controller:controller_0|count_1Hz[12]                            ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                            ; simple_struct:u0|controller:controller_0|count_1Hz[21]                            ; clk                                                                             ; clk         ; 0.000        ; 0.100      ; 1.057      ;
; 0.745 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.745 ; cnt_500Hz[13]                                                                     ; cnt_500Hz[13]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.574      ; 1.531      ;
; 0.746 ; cnt_500Hz[10]                                                                     ; cnt_500Hz[10]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; cnt_500Hz[8]                                                                      ; cnt_500Hz[8]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                             ; simple_struct:u0|controller:controller_0|count_1Hz[3]                             ; clk                                                                             ; clk         ; 0.000        ; 0.080      ; 1.039      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                    ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.453 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 0.758      ;
; 0.741 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.035      ;
; 0.747 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.040      ;
; 0.789 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 1.723      ;
; 0.883 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.176      ;
; 0.907 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 1.841      ;
; 0.962 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.255      ;
; 0.970 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 1.904      ;
; 0.978 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.271      ;
; 0.986 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.279      ;
; 0.996 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.289      ;
; 1.007 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.300      ;
; 1.009 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.302      ;
; 1.019 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.312      ;
; 1.041 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.334      ;
; 1.049 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.342      ;
; 1.063 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 1.997      ;
; 1.094 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.028      ;
; 1.135 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.069      ;
; 1.207 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.500      ;
; 1.231 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.524      ;
; 1.268 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.202      ;
; 1.289 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.223      ;
; 1.328 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.621      ;
; 1.408 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 1.701      ;
; 1.426 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.360      ;
; 1.426 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.360      ;
; 1.426 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.360      ;
; 1.426 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.360      ;
; 1.426 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.360      ;
; 1.453 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.692      ; 2.387      ;
; 1.770 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.063      ;
; 1.770 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.063      ;
; 1.770 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.063      ;
; 1.770 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.063      ;
; 1.770 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.063      ;
; 1.797 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.090      ;
; 1.819 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.081      ; 2.112      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.466 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.080      ; 0.758      ;
; 0.810 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.598      ;
; 0.811 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.599      ;
; 0.853 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.080      ; 1.145      ;
; 0.885 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.080      ; 1.177      ;
; 0.965 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.753      ;
; 0.966 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.754      ;
; 0.994 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.782      ;
; 1.135 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.923      ;
; 1.136 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.924      ;
; 1.138 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.926      ;
; 1.211 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 1.999      ;
; 1.213 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.001      ;
; 1.238 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.026      ;
; 1.239 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.027      ;
; 1.290 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.078      ;
; 1.326 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.114      ;
; 1.326 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.114      ;
; 1.355 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.546      ; 2.143      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.100     ; 3.006      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.094     ; 3.012      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.105 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.099     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[6]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.002      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[3]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.002      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[0]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.002      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[1]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.002      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[2]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.002      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|wr_ind_pulse          ; clk          ; clk         ; 1.000        ; -0.102     ; 3.003      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.099     ; 3.006      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.104 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.098     ; 3.007      ;
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[4]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.001      ;
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[5]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.001      ;
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[7]        ; clk          ; clk         ; 1.000        ; -0.103     ; 3.001      ;
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.100     ; 3.004      ;
; -2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.100     ; 3.004      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.094     ; 3.009      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.106     ; 2.997      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.003      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.003      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.100     ; 3.002      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.003      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.003      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.003      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.099     ; 3.003      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.100     ; 3.002      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.101 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.094     ; 3.008      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.070     ; 3.018      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -2.087 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.069     ; 3.019      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; 0.327      ; 2.998      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; 0.327      ; 2.998      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 1.000        ; 0.327      ; 2.998      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; 0.327      ; 2.998      ;
; -1.670 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; 0.327      ; 2.998      ;
; -1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; 0.329      ; 2.999      ;
; -1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; 0.329      ; 2.999      ;
; -1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; 0.329      ; 2.999      ;
; -1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; 0.329      ; 2.999      ;
; -1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; 0.329      ; 2.999      ;
; -1.669 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; 0.329      ; 2.999      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.588 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.433      ; 3.012      ;
; -1.588 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.433      ; 3.012      ;
; -1.588 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.433      ; 3.012      ;
; -1.588 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.433      ; 3.012      ;
; -1.588 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.433      ; 3.012      ;
; -1.588 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.433      ; 3.012      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.911 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.679      ; 2.832      ;
; 1.911 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.679      ; 2.832      ;
; 1.911 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.679      ; 2.832      ;
; 1.911 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.679      ; 2.832      ;
; 1.911 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.679      ; 2.832      ;
; 1.911 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.679      ; 2.832      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.588      ; 2.845      ;
; 2.045 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.588      ; 2.845      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.564      ; 2.824      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.564      ; 2.824      ;
; 2.048 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.564      ; 2.824      ;
; 2.056 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.560      ; 2.828      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.555      ; 2.826      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.557      ; 2.828      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.558      ; 2.829      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.558      ; 2.829      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.558      ; 2.829      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.549      ; 2.820      ;
; 2.059 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.549      ; 2.820      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UART_RD     ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.561      ; 2.833      ;
; 2.060 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 0.000        ; 0.548      ; 2.820      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.102 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.508      ; 2.822      ;
; 2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.506      ; 2.821      ;
; 2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.506      ; 2.821      ;
; 2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.506      ; 2.821      ;
; 2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.506      ; 2.821      ;
; 2.103 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.506      ; 2.821      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.539 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.094      ; 2.845      ;
; 2.540 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.093      ; 2.845      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[4]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.823      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[5]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.823      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[7]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.823      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[6]        ; clk          ; clk         ; 0.000        ; 0.059      ; 2.824      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[3]        ; clk          ; clk         ; 0.000        ; 0.059      ; 2.824      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[0]        ; clk          ; clk         ; 0.000        ; 0.059      ; 2.824      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[1]        ; clk          ; clk         ; 0.000        ; 0.059      ; 2.824      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[2]        ; clk          ; clk         ; 0.000        ; 0.059      ; 2.824      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|wr_ind_pulse          ; clk          ; clk         ; 0.000        ; 0.060      ; 2.825      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.067      ; 2.832      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.068      ; 2.833      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.828      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
; 2.553 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.062      ; 2.827      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                               ;
+------------+-----------------+---------------------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                      ; Note                                           ;
+------------+-----------------+---------------------------------------------------------------------------------+------------------------------------------------+
; 214.27 MHz ; 214.27 MHz      ; clk                                                                             ;                                                ;
; 421.41 MHz ; 402.09 MHz      ; simple_struct:u0|usart:usart_0|bit_clk                                          ; limit due to minimum period restriction (tmin) ;
; 751.31 MHz ; 402.09 MHz      ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                       ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -3.667 ; -535.494      ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; -1.402 ; -5.357        ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; -1.373 ; -6.246        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -0.927 ; -1.713        ;
+---------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                       ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0.098 ; 0.000         ;
; clk                                                                             ; 0.382 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; 0.401 ; 0.000         ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.417 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -1.805 ; -223.418      ;
; simple_struct:u0|usart:usart_0|bit_clk ; -1.314 ; -7.884        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 1.703 ; 0.000         ;
; clk                                    ; 1.833 ; 0.000         ;
+----------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                         ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -3.000 ; -353.932      ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; -1.487 ; -8.922        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -1.487 ; -2.974        ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0.227  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.667 ; simple_struct:u0|controller:controller_0|PresState.UART_RD                        ; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; clk          ; clk         ; 1.000        ; -0.545     ; 4.124      ;
; -3.536 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                   ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.462      ;
; -3.522 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.448      ;
; -3.508 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.434      ;
; -3.485 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.411      ;
; -3.483 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.409      ;
; -3.389 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                            ; clk          ; clk         ; 1.000        ; -0.072     ; 4.319      ;
; -3.320 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.246      ;
; -3.305 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.237      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[6]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[3]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[4]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[5]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[10]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[7]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[8]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[9]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                             ; simple_struct:u0|controller:controller_0|count_1Hz[11]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[11]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[5]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[2]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[3]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[4]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[6]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[7]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[8]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[9]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[12]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.275 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                      ; simple_struct:u0|usart:usart_0|rx_counter[10]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.205      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[11]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[5]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[2]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[3]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[4]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[6]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[7]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[8]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[9]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[12]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.273 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                      ; simple_struct:u0|usart:usart_0|rx_counter[10]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.203      ;
; -3.266 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.540     ; 3.728      ;
; -3.254 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                            ; clk          ; clk         ; 1.000        ; -0.072     ; 4.184      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[11]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[5]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[2]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[3]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[4]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[6]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[7]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[8]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[9]                                    ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[12]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.251 ; simple_struct:u0|usart:usart_0|rx_counter[2]                                      ; simple_struct:u0|usart:usart_0|rx_counter[10]                                   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.181      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[6]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[3]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[4]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[5]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[10]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[7]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[8]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[9]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.246 ; simple_struct:u0|controller:controller_0|count_1Hz[8]                             ; simple_struct:u0|controller:controller_0|count_1Hz[11]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.176      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[6]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[3]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[4]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[5]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[10]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[7]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[8]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[9]                           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.245 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[11]                          ; clk          ; clk         ; 1.000        ; -0.072     ; 4.175      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[6]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[3]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[4]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[5]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[10]                          ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[7]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[8]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[9]                           ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.238 ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; simple_struct:u0|controller:controller_0|count_1Hz[11]                          ; clk          ; clk         ; 1.000        ; -0.540     ; 3.700      ;
; -3.231 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; clk          ; clk         ; 1.000        ; -0.072     ; 4.161      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[6]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[3]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[4]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[5]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[10]                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[7]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[8]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[9]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.221 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[11]                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.150      ;
; -3.216 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                            ; clk          ; clk         ; 1.000        ; -0.070     ; 4.148      ;
; -3.213 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.139      ;
; -3.207 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                    ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk          ; clk         ; 1.000        ; -0.076     ; 4.133      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[6]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[3]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[4]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[5]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[10]                          ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[7]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
; -3.207 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[8]                           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.136      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'                                                                                                                                                                               ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                        ; Launch Clock ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; -1.402 ; simple_struct:u0|controller:controller_0|temper_ind7[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.995      ; 1.621      ;
; -1.118 ; simple_struct:u0|controller:controller_0|temper_ind7[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 1.040      ; 1.709      ;
; -0.972 ; simple_struct:u0|controller:controller_0|temper_ind7[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 1.041      ; 1.613      ;
; -0.391 ; simple_struct:u0|controller:controller_0|temper_ind7[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.754      ; 0.655      ;
; -0.381 ; simple_struct:u0|controller:controller_0|temper_ind7[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.752      ; 0.655      ;
; -0.378 ; simple_struct:u0|controller:controller_0|temper_ind7[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.754      ; 0.655      ;
; -0.370 ; simple_struct:u0|controller:controller_0|temper_ind7[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.754      ; 0.655      ;
; -0.345 ; simple_struct:u0|controller:controller_0|temper_ind7[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.752      ; 0.655      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -1.373 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 2.302      ;
; -1.300 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 2.229      ;
; -1.143 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 2.072      ;
; -0.997 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.926      ;
; -0.969 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.969 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.969 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.969 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.969 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.898      ;
; -0.812 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.429      ; 2.233      ;
; -0.799 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 2.219      ;
; -0.784 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.429      ; 2.205      ;
; -0.784 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.429      ; 2.205      ;
; -0.784 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.429      ; 2.205      ;
; -0.784 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.429      ; 2.205      ;
; -0.784 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.429      ; 2.205      ;
; -0.761 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 2.181      ;
; -0.737 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.666      ;
; -0.688 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.617      ;
; -0.649 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 2.069      ;
; -0.640 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.569      ;
; -0.635 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 2.055      ;
; -0.615 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 2.035      ;
; -0.502 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 1.922      ;
; -0.487 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 1.907      ;
; -0.436 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.365      ;
; -0.436 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.365      ;
; -0.434 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.363      ;
; -0.381 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.310      ;
; -0.372 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.301      ;
; -0.370 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.299      ;
; -0.353 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.428      ; 1.773      ;
; -0.346 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.275      ;
; -0.340 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.269      ;
; -0.236 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.165      ;
; -0.107 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.036      ;
; -0.102 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.031      ;
; -0.101 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.030      ;
; -0.100 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 1.029      ;
; 0.159  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.073     ; 0.770      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; -0.927 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 2.218      ;
; -0.786 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 2.077      ;
; -0.786 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 2.077      ;
; -0.733 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 2.024      ;
; -0.732 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 2.023      ;
; -0.727 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 2.018      ;
; -0.702 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.993      ;
; -0.700 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.991      ;
; -0.603 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.894      ;
; -0.579 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.870      ;
; -0.579 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.870      ;
; -0.556 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.847      ;
; -0.433 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.724      ;
; -0.433 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.724      ;
; -0.331 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.072     ; 1.261      ;
; -0.312 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.072     ; 1.242      ;
; -0.303 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.594      ;
; -0.303 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.299      ; 1.594      ;
; 0.160  ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.072     ; 0.770      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'                                                                                                                                                                               ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; 0.098 ; simple_struct:u0|controller:controller_0|temper_ind7[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.969      ; 0.597      ;
; 0.098 ; simple_struct:u0|controller:controller_0|temper_ind7[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.969      ; 0.597      ;
; 0.098 ; simple_struct:u0|controller:controller_0|temper_ind7[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.969      ; 0.597      ;
; 0.100 ; simple_struct:u0|controller:controller_0|temper_ind7[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.967      ; 0.597      ;
; 0.100 ; simple_struct:u0|controller:controller_0|temper_ind7[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.967      ; 0.597      ;
; 0.585 ; simple_struct:u0|controller:controller_0|temper_ind7[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.289      ; 1.404      ;
; 0.593 ; simple_struct:u0|controller:controller_0|temper_ind7[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.269      ; 1.392      ;
; 0.623 ; simple_struct:u0|controller:controller_0|temper_ind7[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 1.288      ; 1.441      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                            ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                            ; clk                                                                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[4]                                    ; simple_struct:u0|usart:usart_0|receive_data[4]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[5]                                    ; simple_struct:u0|usart:usart_0|receive_data[5]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[7]                                    ; simple_struct:u0|usart:usart_0|receive_data[7]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[6]                                    ; simple_struct:u0|usart:usart_0|receive_data[6]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[0]                                    ; simple_struct:u0|usart:usart_0|receive_data[0]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[1]                                    ; simple_struct:u0|usart:usart_0|receive_data[1]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|usart:usart_0|receive_data[2]                                    ; simple_struct:u0|usart:usart_0|receive_data[2]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                           ; clk                                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                           ; clk                                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                           ; clk                                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|receive_data[3]                                    ; simple_struct:u0|usart:usart_0|receive_data[3]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                           ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                           ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_dv                                              ; simple_struct:u0|usart:usart_0|rx_dv                                              ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|next_state.START                                   ; simple_struct:u0|usart:usart_0|next_state.START                                   ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                         ; simple_struct:u0|usart:usart_0|rx_bits[3]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                         ; simple_struct:u0|usart:usart_0|rx_bits[2]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                         ; simple_struct:u0|usart:usart_0|rx_bits[0]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                         ; simple_struct:u0|usart:usart_0|rx_bits[1]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.669      ;
; 0.397 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.092      ; 0.684      ;
; 0.401 ; simple_struct:u0|controller:controller_0|uart_tx_dv                               ; simple_struct:u0|controller:controller_0|uart_tx_dv                               ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sig_500Hz                                                                         ; sig_500Hz                                                                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|RegRdDone                                ; simple_struct:u0|controller:controller_0|RegRdDone                                ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                    ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                           ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|i2c_rw                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                   ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                         ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                              ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                              ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                        ; simple_struct:u0|usart:usart_0|tx_dv_latch                                        ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|controller:controller_0|I2C_Load                                 ; simple_struct:u0|controller:controller_0|I2C_Load                                 ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                       ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                          ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                          ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.451 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                            ; simple_struct:u0|controller:controller_0|count_1Hz[24]                            ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.737      ;
; 0.456 ; cnt_500Hz[16]                                                                     ; cnt_500Hz[16]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.724      ;
; 0.458 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.744      ;
; 0.458 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                        ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.744      ;
; 0.477 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.504 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.092      ; 0.791      ;
; 0.509 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.092      ; 0.796      ;
; 0.550 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.284      ;
; 0.562 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                    ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.848      ;
; 0.565 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.299      ;
; 0.580 ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.866      ;
; 0.597 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz   ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz   ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; clk         ; 0.000        ; 2.370      ; 3.432      ;
; 0.623 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                        ; simple_struct:u0|controller:controller_0|Temper[5]                                ; clk                                                                             ; clk         ; 0.000        ; 0.526      ; 1.344      ;
; 0.630 ; simple_struct:u0|usart:usart_0|next_state.STOP                                    ; simple_struct:u0|usart:usart_0|pr_state.STOP                                      ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.914      ;
; 0.637 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                    ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                      ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.921      ;
; 0.638 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                             ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                       ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.905      ;
; 0.644 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.378      ;
; 0.649 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; simple_struct:u0|usart:usart_0|baud_counter[9]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.538      ; 1.382      ;
; 0.653 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                 ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                   ; clk                                                                             ; clk         ; 0.000        ; 0.089      ; 0.937      ;
; 0.665 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                             ; simple_struct:u0|controller:controller_0|count_1Hz[1]                             ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.951      ;
; 0.666 ; cnt_500Hz[3]                                                                      ; cnt_500Hz[3]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.952      ;
; 0.668 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                             ; simple_struct:u0|controller:controller_0|count_1Hz[2]                             ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.954      ;
; 0.669 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                      ; simple_struct:u0|usart:usart_0|rx_counter[1]                                      ; clk                                                                             ; clk         ; 0.000        ; 0.090      ; 0.954      ;
; 0.669 ; cnt_500Hz[1]                                                                      ; cnt_500Hz[1]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.955      ;
; 0.669 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.403      ;
; 0.671 ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.939      ;
; 0.672 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.406      ;
; 0.672 ; cnt_500Hz[2]                                                                      ; cnt_500Hz[2]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.958      ;
; 0.674 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.960      ;
; 0.674 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                    ; simple_struct:u0|usart:usart_0|baud_counter[9]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.538      ; 1.407      ;
; 0.675 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.961      ;
; 0.677 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.963      ;
; 0.678 ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.946      ;
; 0.679 ; simple_struct:u0|controller:controller_0|count_1Hz[14]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.413      ;
; 0.687 ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; simple_struct:u0|controller:controller_0|PresState.UART_RD                        ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.421      ;
; 0.687 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                             ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[20]                            ; clk                                                                             ; clk         ; 0.000        ; 0.539      ; 1.421      ;
; 0.687 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[1] ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[2] ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                            ; simple_struct:u0|controller:controller_0|count_1Hz[23]                            ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.690 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.074      ; 0.959      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; simple_struct:u0|controller:controller_0|count_1Hz[21]                            ; simple_struct:u0|controller:controller_0|count_1Hz[21]                            ; clk                                                                             ; clk         ; 0.000        ; 0.091      ; 0.977      ;
; 0.691 ; cnt_500Hz[7]                                                                      ; cnt_500Hz[7]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; cnt_500Hz[13]                                                                     ; cnt_500Hz[13]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                            ; simple_struct:u0|controller:controller_0|count_1Hz[13]                            ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; cnt_500Hz[5]                                                                      ; cnt_500Hz[5]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; cnt_500Hz[11]                                                                     ; cnt_500Hz[11]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.074      ; 0.962      ;
; 0.693 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.074      ; 0.962      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.401 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.669      ;
; 0.416 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.684      ;
; 0.668 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 1.545      ;
; 0.682 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.950      ;
; 0.700 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.968      ;
; 0.701 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.969      ;
; 0.707 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 0.975      ;
; 0.780 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 1.657      ;
; 0.811 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.079      ;
; 0.834 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 1.711      ;
; 0.846 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.114      ;
; 0.891 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.159      ;
; 0.912 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.180      ;
; 0.914 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.182      ;
; 0.914 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.182      ;
; 0.917 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 1.794      ;
; 0.934 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.202      ;
; 0.945 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.213      ;
; 0.952 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 1.829      ;
; 0.962 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.230      ;
; 0.984 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 1.861      ;
; 0.990 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.258      ;
; 1.066 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.334      ;
; 1.096 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.364      ;
; 1.171 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.048      ;
; 1.174 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.442      ;
; 1.181 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.058      ;
; 1.276 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.153      ;
; 1.276 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.153      ;
; 1.276 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.153      ;
; 1.276 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.153      ;
; 1.276 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.153      ;
; 1.282 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.550      ;
; 1.298 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.652      ; 2.175      ;
; 1.613 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.881      ;
; 1.613 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.881      ;
; 1.613 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.881      ;
; 1.613 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.881      ;
; 1.613 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.881      ;
; 1.634 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.902      ;
; 1.635 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.073      ; 1.903      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.417 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.072      ; 0.684      ;
; 0.742 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.482      ;
; 0.742 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.482      ;
; 0.793 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.072      ; 1.060      ;
; 0.826 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.072      ; 1.093      ;
; 0.876 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.516      ; 1.617      ;
; 0.888 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.628      ;
; 0.888 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.628      ;
; 1.039 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.779      ;
; 1.040 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.780      ;
; 1.044 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.516      ; 1.785      ;
; 1.083 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.516      ; 1.824      ;
; 1.085 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.516      ; 1.826      ;
; 1.134 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.516      ; 1.875      ;
; 1.148 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.516      ; 1.889      ;
; 1.171 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.911      ;
; 1.186 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.926      ;
; 1.188 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.928      ;
; 1.189 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.515      ; 1.929      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[4]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.714      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[5]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.714      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[7]        ; clk          ; clk         ; 1.000        ; -0.093     ; 2.714      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[6]        ; clk          ; clk         ; 1.000        ; -0.092     ; 2.715      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[3]        ; clk          ; clk         ; 1.000        ; -0.092     ; 2.715      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[0]        ; clk          ; clk         ; 1.000        ; -0.092     ; 2.715      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[1]        ; clk          ; clk         ; 1.000        ; -0.092     ; 2.715      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[2]        ; clk          ; clk         ; 1.000        ; -0.092     ; 2.715      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.725      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.085     ; 2.722      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.087     ; 2.720      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.716      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.716      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.716      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.716      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.716      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.716      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.805 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.086     ; 2.721      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|wr_ind_pulse          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.715      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.087     ; 2.719      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.089     ; 2.717      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.089     ; 2.717      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.715      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.091     ; 2.715      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.721      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.721      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.721      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.721      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.085     ; 2.721      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.804 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.096     ; 2.710      ;
; -1.795 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.064     ; 2.733      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.794 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.401 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.711      ;
; -1.401 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; 0.308      ; 2.711      ;
; -1.401 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 1.000        ; 0.308      ; 2.711      ;
; -1.401 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; 0.308      ; 2.711      ;
; -1.401 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; 0.308      ; 2.711      ;
; -1.400 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; 0.310      ; 2.712      ;
; -1.400 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; 0.310      ; 2.712      ;
; -1.400 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; 0.310      ; 2.712      ;
; -1.400 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; 0.310      ; 2.712      ;
; -1.400 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; 0.310      ; 2.712      ;
; -1.400 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; 0.310      ; 2.712      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 2.725      ;
; -1.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 2.725      ;
; -1.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 2.725      ;
; -1.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 2.725      ;
; -1.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 2.725      ;
; -1.314 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.419      ; 2.725      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.643      ; 2.571      ;
; 1.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.643      ; 2.571      ;
; 1.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.643      ; 2.571      ;
; 1.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.643      ; 2.571      ;
; 1.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.643      ; 2.571      ;
; 1.703 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.643      ; 2.571      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.549      ; 2.577      ;
; 1.833 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.549      ; 2.577      ;
; 1.835 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.531      ; 2.561      ;
; 1.835 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.531      ; 2.561      ;
; 1.835 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.531      ; 2.561      ;
; 1.839 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.531      ; 2.565      ;
; 1.844 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.526      ; 2.565      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.524      ; 2.564      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UART_RD     ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.526      ; 2.566      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.526      ; 2.566      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.526      ; 2.566      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.845 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.527      ; 2.567      ;
; 1.848 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 0.000        ; 0.513      ; 2.556      ;
; 1.849 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.512      ; 2.556      ;
; 1.849 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.512      ; 2.556      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.891 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.472      ; 2.558      ;
; 1.892 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.470      ; 2.557      ;
; 1.892 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.470      ; 2.557      ;
; 1.892 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.470      ; 2.557      ;
; 1.892 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.470      ; 2.557      ;
; 1.892 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.470      ; 2.557      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.297 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.085      ; 2.577      ;
; 2.299 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.082      ; 2.576      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.061      ; 2.567      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 0.000        ; 0.059      ; 2.565      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.061      ; 2.567      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.061      ; 2.567      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 0.000        ; 0.059      ; 2.565      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 0.000        ; 0.059      ; 2.565      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 0.000        ; 0.059      ; 2.565      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.564      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.061      ; 2.567      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.061      ; 2.567      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.061      ; 2.567      ;
; 2.311 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.059      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[4]        ; clk          ; clk         ; 0.000        ; 0.053      ; 2.560      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[5]        ; clk          ; clk         ; 0.000        ; 0.053      ; 2.560      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[7]        ; clk          ; clk         ; 0.000        ; 0.053      ; 2.560      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 0.000        ; 0.061      ; 2.568      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 0.000        ; 0.061      ; 2.568      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 0.000        ; 0.061      ; 2.568      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.058      ; 2.565      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 0.000        ; 0.056      ; 2.563      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 0.000        ; 0.056      ; 2.563      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 0.000        ; 0.054      ; 2.561      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 0.000        ; 0.054      ; 2.561      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.059      ; 2.566      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.059      ; 2.566      ;
; 2.312 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.059      ; 2.566      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                       ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -1.283 ; -130.230      ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; -0.114 ; -0.114        ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; -0.105 ; -0.105        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.151  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                       ;
+---------------------------------------------------------------------------------+-------+---------------+
; Clock                                                                           ; Slack ; End Point TNS ;
+---------------------------------------------------------------------------------+-------+---------------+
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0.032 ; 0.000         ;
; clk                                                                             ; 0.179 ; 0.000         ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; 0.186 ; 0.000         ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.194 ; 0.000         ;
+---------------------------------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clk                                    ; -0.445 ; -51.154       ;
; simple_struct:u0|usart:usart_0|bit_clk ; -0.161 ; -0.966        ;
+----------------------------------------+--------+---------------+


+----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                           ;
+----------------------------------------+-------+---------------+
; Clock                                  ; Slack ; End Point TNS ;
+----------------------------------------+-------+---------------+
; simple_struct:u0|usart:usart_0|bit_clk ; 0.777 ; 0.000         ;
; clk                                    ; 0.930 ; 0.000         ;
+----------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                         ;
+---------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                           ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------+--------+---------------+
; clk                                                                             ; -3.000 ; -310.988      ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; -1.000 ; -6.000        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -1.000 ; -2.000        ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0.341  ; 0.000         ;
+---------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                      ;
+--------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                       ; Launch Clock                                          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+
; -1.283 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.872     ; 0.888      ;
; -1.254 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.872     ; 0.859      ;
; -1.228 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.873     ; 0.832      ;
; -1.208 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.857     ; 0.828      ;
; -1.205 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[3] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.857     ; 0.825      ;
; -1.204 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.872     ; 0.809      ;
; -1.202 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[3] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.872     ; 0.807      ;
; -1.187 ; simple_struct:u0|controller:controller_0|PresState.UART_RD                     ; simple_struct:u0|controller:controller_0|wr_ind_pulse                         ; clk                                                   ; clk         ; 1.000        ; -0.240     ; 1.934      ;
; -1.182 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.857     ; 0.802      ;
; -1.172 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.875     ; 0.774      ;
; -1.167 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.875     ; 0.769      ;
; -1.163 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.876     ; 0.764      ;
; -1.155 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.876     ; 0.756      ;
; -1.154 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.860     ; 0.771      ;
; -1.152 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.875     ; 0.754      ;
; -1.141 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.876     ; 0.742      ;
; -1.133 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.860     ; 0.750      ;
; -1.127 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.857     ; 0.747      ;
; -1.120 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.860     ; 0.737      ;
; -1.114 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                           ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                          ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 2.065      ;
; -1.106 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.717     ; 0.866      ;
; -1.099 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.716     ; 0.860      ;
; -1.094 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.717     ; 0.854      ;
; -1.090 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.713     ; 0.854      ;
; -1.089 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.854      ;
; -1.086 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[3] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.851      ;
; -1.081 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.846      ;
; -1.080 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.716     ; 0.841      ;
; -1.079 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.717     ; 0.839      ;
; -1.073 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.873     ; 0.677      ;
; -1.070 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[3] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.873     ; 0.674      ;
; -1.065 ; simple_struct:u0|usart:usart_0|baud_counter[10]                                ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 2.014      ;
; -1.062 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 2.011      ;
; -1.061 ; simple_struct:u0|usart:usart_0|baud_counter[0]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 2.010      ;
; -1.053 ; simple_struct:u0|usart:usart_0|baud_counter[6]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 2.002      ;
; -1.048 ; simple_struct:u0|usart:usart_0|baud_counter[2]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 1.997      ;
; -1.046 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.873     ; 0.650      ;
; -1.040 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                          ; clk                                                   ; clk         ; 1.000        ; -0.035     ; 1.992      ;
; -1.007 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.772      ;
; -1.006 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.714     ; 0.769      ;
; -1.003 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.716     ; 0.764      ;
; -1.001 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.713     ; 0.765      ;
; -0.999 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.713     ; 0.763      ;
; -0.994 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[3] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.713     ; 0.758      ;
; -0.993 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                          ; clk                                                   ; clk         ; 1.000        ; -0.035     ; 1.945      ;
; -0.991 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.756      ;
; -0.983 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.715     ; 0.745      ;
; -0.978 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                          ; clk                                                   ; clk         ; 1.000        ; -0.034     ; 1.931      ;
; -0.973 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.738      ;
; -0.971 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                          ; clk                                                   ; clk         ; 1.000        ; -0.035     ; 1.923      ;
; -0.968 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[3] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.733      ;
; -0.962 ; simple_struct:u0|usart:usart_0|baud_counter[8]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 1.911      ;
; -0.960 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.712     ; 0.725      ;
; -0.957 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_clk                         ; clk                                                   ; clk         ; 1.000        ; 0.155      ; 2.099      ;
; -0.953 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.716     ; 0.714      ;
; -0.945 ; simple_struct:u0|usart:usart_0|baud_counter[9]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.238     ; 1.694      ;
; -0.944 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                           ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_clk                          ; clk                                                   ; clk         ; 1.000        ; 0.155      ; 2.086      ;
; -0.941 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.716     ; 0.702      ;
; -0.939 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[0] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.715     ; 0.701      ;
; -0.936 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.716     ; 0.697      ;
; -0.934 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[2] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.715     ; 0.696      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[11]                                 ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[5]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[2]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[3]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[4]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[6]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[7]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[8]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[9]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[12]                                 ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.927 ; simple_struct:u0|usart:usart_0|rx_counter[3]                                   ; simple_struct:u0|usart:usart_0|rx_counter[10]                                 ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.878      ;
; -0.926 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[6] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.713     ; 0.690      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[11]                                 ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[5]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[2]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[3]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[4]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[6]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[7]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[8]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[9]                                  ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[12]                                 ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.924 ; simple_struct:u0|usart:usart_0|rx_counter[5]                                   ; simple_struct:u0|usart:usart_0|rx_counter[10]                                 ; clk                                                   ; clk         ; 1.000        ; -0.036     ; 1.875      ;
; -0.923 ; simple_struct:u0|usart:usart_0|baud_counter[5]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 1.872      ;
; -0.918 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                 ; simple_struct:u0|usart:usart_0|bit_clk                                        ; clk                                                   ; clk         ; 1.000        ; -0.038     ; 1.867      ;
; -0.918 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.715     ; 0.680      ;
; -0.916 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[4] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.714     ; 0.679      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[6]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[3]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[4]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[5]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[10]                        ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[7]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[8]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[9]                         ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|count_1Hz[5]                          ; simple_struct:u0|controller:controller_0|count_1Hz[11]                        ; clk                                                   ; clk         ; 1.000        ; -0.037     ; 1.865      ;
; -0.915 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[5] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.714     ; 0.678      ;
; -0.914 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]                          ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                          ; clk                                                   ; clk         ; 1.000        ; -0.035     ; 1.866      ;
; -0.911 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|dec[1] ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; clk         ; 0.500        ; -0.715     ; 0.673      ;
+--------+--------------------------------------------------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'                                                                                                                                                                               ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                        ; Launch Clock ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; -0.114 ; simple_struct:u0|controller:controller_0|temper_ind7[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.720      ; 0.715      ;
; 0.045  ; simple_struct:u0|controller:controller_0|temper_ind7[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.738      ; 0.743      ;
; 0.098  ; simple_struct:u0|controller:controller_0|temper_ind7[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.740      ; 0.720      ;
; 0.321  ; simple_struct:u0|controller:controller_0|temper_ind7[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.600      ; 0.300      ;
; 0.322  ; simple_struct:u0|controller:controller_0|temper_ind7[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.599      ; 0.300      ;
; 0.325  ; simple_struct:u0|controller:controller_0|temper_ind7[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.601      ; 0.300      ;
; 0.326  ; simple_struct:u0|controller:controller_0|temper_ind7[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.600      ; 0.300      ;
; 0.340  ; simple_struct:u0|controller:controller_0|temper_ind7[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; 0.500        ; 0.599      ; 0.300      ;
+--------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; -0.105 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.055      ;
; -0.051 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 1.001      ;
; 0.034  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.916      ;
; 0.080  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.870      ;
; 0.096  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.854      ;
; 0.192  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.758      ;
; 0.198  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.034      ;
; 0.200  ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.032      ;
; 0.204  ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.028      ;
; 0.214  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.018      ;
; 0.214  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.018      ;
; 0.214  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.018      ;
; 0.214  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.018      ;
; 0.214  ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 1.018      ;
; 0.214  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.736      ;
; 0.254  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.696      ;
; 0.296  ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 0.936      ;
; 0.299  ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 0.933      ;
; 0.300  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.650      ;
; 0.300  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.650      ;
; 0.314  ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 0.918      ;
; 0.316  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.634      ;
; 0.331  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.619      ;
; 0.333  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.617      ;
; 0.335  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.615      ;
; 0.362  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.588      ;
; 0.368  ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 0.864      ;
; 0.370  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.580      ;
; 0.392  ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 0.840      ;
; 0.421  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.529      ;
; 0.445  ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.255      ; 0.787      ;
; 0.465  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.485      ;
; 0.471  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.479      ;
; 0.471  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.479      ;
; 0.478  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.472      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; -0.037     ; 0.359      ;
+--------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'                                                                                                                                                                                                                                                                              ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.151 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 1.003      ;
; 0.185 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.179      ; 0.971      ;
; 0.191 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.179      ; 0.965      ;
; 0.206 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.948      ;
; 0.206 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.948      ;
; 0.238 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.916      ;
; 0.253 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.179      ; 0.903      ;
; 0.259 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.179      ; 0.897      ;
; 0.263 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.179      ; 0.893      ;
; 0.294 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.860      ;
; 0.294 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.860      ;
; 0.349 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.036     ; 0.602      ;
; 0.357 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.036     ; 0.594      ;
; 0.361 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.179      ; 0.795      ;
; 0.383 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.771      ;
; 0.383 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.771      ;
; 0.438 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.716      ;
; 0.438 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; 0.177      ; 0.716      ;
; 0.592 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|wr_ind_pulse'                                                                                                                                                                               ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                                        ; Launch Clock ; Latch Clock                                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+
; 0.032 ; simple_struct:u0|controller:controller_0|temper_ind7[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[0] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.714      ; 0.276      ;
; 0.033 ; simple_struct:u0|controller:controller_0|temper_ind7[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[1] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.713      ; 0.276      ;
; 0.033 ; simple_struct:u0|controller:controller_0|temper_ind7[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[2] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.713      ; 0.276      ;
; 0.034 ; simple_struct:u0|controller:controller_0|temper_ind7[6] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[6] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.712      ; 0.276      ;
; 0.034 ; simple_struct:u0|controller:controller_0|temper_ind7[3] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[3] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.712      ; 0.276      ;
; 0.226 ; simple_struct:u0|controller:controller_0|temper_ind7[7] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[7] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.875      ; 0.631      ;
; 0.235 ; simple_struct:u0|controller:controller_0|temper_ind7[4] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[4] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.859      ; 0.624      ;
; 0.241 ; simple_struct:u0|controller:controller_0|temper_ind7[5] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|d_in[5] ; clk          ; simple_struct:u0|controller:controller_0|wr_ind_pulse ; -0.500       ; 0.874      ; 0.645      ;
+-------+---------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                       ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[4]                                    ; simple_struct:u0|usart:usart_0|receive_data[4]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[5]                                    ; simple_struct:u0|usart:usart_0|receive_data[5]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[7]                                    ; simple_struct:u0|usart:usart_0|receive_data[7]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[6]                                    ; simple_struct:u0|usart:usart_0|receive_data[6]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[0]                                    ; simple_struct:u0|usart:usart_0|receive_data[0]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[1]                                    ; simple_struct:u0|usart:usart_0|receive_data[1]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|usart:usart_0|receive_data[2]                                    ; simple_struct:u0|usart:usart_0|receive_data[2]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[6]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[4]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[3]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                            ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error                            ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|receive_data[3]                                    ; simple_struct:u0|usart:usart_0|receive_data[3]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[5]                           ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[7]                           ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rx[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_dv                                              ; simple_struct:u0|usart:usart_0|rx_dv                                              ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|next_state.START                                   ; simple_struct:u0|usart:usart_0|next_state.START                                   ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[3]                                         ; simple_struct:u0|usart:usart_0|rx_bits[3]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[2]                                         ; simple_struct:u0|usart:usart_0|rx_bits[2]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[0]                                         ; simple_struct:u0|usart:usart_0|rx_bits[0]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; simple_struct:u0|usart:usart_0|rx_bits[1]                                         ; simple_struct:u0|usart:usart_0|rx_bits[1]                                         ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|tx_dv_latch                                        ; simple_struct:u0|usart:usart_0|tx_dv_latch                                        ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; sig_500Hz                                                                         ; sig_500Hz                                                                         ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_Load                                 ; simple_struct:u0|controller:controller_0|I2C_Load                                 ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|i2c_rw                                   ; simple_struct:u0|controller:controller_0|i2c_rw                                   ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                         ; simple_struct:u0|controller:controller_0|I2C_RxDataLen[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|addr_rw[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                       ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr                       ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                          ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready                          ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|uart_tx_dv                               ; simple_struct:u0|controller:controller_0|uart_tx_dv                               ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|RegRdDone                                ; simple_struct:u0|controller:controller_0|RegRdDone                                ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER                    ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[3]                           ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[0]                           ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                           ; simple_struct:u0|controller:controller_0|I2C_ByteCnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                              ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena                              ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch                              ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.317      ;
; 0.189 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                        ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.317      ;
; 0.194 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; simple_struct:u0|controller:controller_0|count_1Hz[24]                            ; simple_struct:u0|controller:controller_0|count_1Hz[24]                            ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.325      ;
; 0.197 ; cnt_500Hz[16]                                                                     ; cnt_500Hz[16]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.201 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz   ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz   ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; clk         ; 0.000        ; 1.092      ; 1.512      ;
; 0.210 ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER                    ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.330      ;
; 0.227 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.355      ;
; 0.229 ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]                           ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]                           ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.357      ;
; 0.244 ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2                        ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output                    ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.372      ;
; 0.245 ; simple_struct:u0|controller:controller_0|clk_1Hz                                  ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1                        ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.373      ;
; 0.258 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.236      ; 0.578      ;
; 0.261 ; simple_struct:u0|controller:controller_0|count_1Hz[16]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.236      ; 0.581      ;
; 0.261 ; simple_struct:u0|usart:usart_0|next_state.STOP                                    ; simple_struct:u0|usart:usart_0|pr_state.STOP                                      ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.388      ;
; 0.265 ; simple_struct:u0|usart:usart_0|next_state.IDLE                                    ; simple_struct:u0|usart:usart_0|pr_state.IDLE                                      ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.392      ;
; 0.273 ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr                             ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2                       ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.274 ; simple_struct:u0|usart:usart_0|next_state.RD_BITS                                 ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                                   ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.401      ;
; 0.285 ; simple_struct:u0|controller:controller_0|count_1Hz[1]                             ; simple_struct:u0|controller:controller_0|count_1Hz[1]                             ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.413      ;
; 0.286 ; simple_struct:u0|controller:controller_0|count_1Hz[2]                             ; simple_struct:u0|controller:controller_0|count_1Hz[2]                             ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.286 ; cnt_500Hz[3]                                                                      ; cnt_500Hz[3]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.414      ;
; 0.287 ; simple_struct:u0|usart:usart_0|rx_counter[1]                                      ; simple_struct:u0|usart:usart_0|rx_counter[1]                                      ; clk                                                                             ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; cnt_500Hz[1]                                                                      ; cnt_500Hz[1]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.287 ; simple_struct:u0|usart:usart_0|bit_clk                                            ; simple_struct:u0|usart:usart_0|bit_clk                                            ; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk         ; 0.000        ; 1.107      ; 1.613      ;
; 0.288 ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]                             ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]                             ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.288 ; cnt_500Hz[2]                                                                      ; cnt_500Hz[2]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.416      ;
; 0.289 ; simple_struct:u0|controller:controller_0|I2C_RxArray[0][5]                        ; simple_struct:u0|controller:controller_0|Temper[5]                                ; clk                                                                             ; clk         ; 0.000        ; 0.228      ; 0.601      ;
; 0.290 ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.291 ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; simple_struct:u0|controller:controller_0|count_1Hz[19]                            ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; simple_struct:u0|controller:controller_0|count_1Hz[17]                            ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.291 ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; simple_struct:u0|controller:controller_0|count_1Hz[18]                            ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.294 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[1] ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[2] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|div_cnt[2] ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; simple_struct:u0|controller:controller_0|count_1Hz[9]                             ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; simple_struct:u0|controller:controller_0|count_1Hz[13]                            ; simple_struct:u0|controller:controller_0|count_1Hz[13]                            ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; simple_struct:u0|usart:usart_0|baud_counter[3]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; cnt_500Hz[7]                                                                      ; cnt_500Hz[7]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; simple_struct:u0|controller:controller_0|PresState.IDLE                           ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[10]                            ; simple_struct:u0|controller:controller_0|count_1Hz[10]                            ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[12]                            ; simple_struct:u0|controller:controller_0|count_1Hz[12]                            ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; simple_struct:u0|controller:controller_0|count_1Hz[15]                            ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; simple_struct:u0|controller:controller_0|count_1Hz[23]                            ; simple_struct:u0|controller:controller_0|count_1Hz[23]                            ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297 ; cnt_500Hz[13]                                                                     ; cnt_500Hz[13]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; cnt_500Hz[11]                                                                     ; cnt_500Hz[11]                                                                     ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[6]                             ; simple_struct:u0|controller:controller_0|count_1Hz[6]                             ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[0]                             ; simple_struct:u0|controller:controller_0|count_1Hz[0]                             ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; simple_struct:u0|controller:controller_0|count_1Hz[3]                             ; simple_struct:u0|controller:controller_0|count_1Hz[3]                             ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; simple_struct:u0|usart:usart_0|baud_counter[1]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; simple_struct:u0|usart:usart_0|baud_counter[7]                                    ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_500Hz[6]                                                                      ; cnt_500Hz[6]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt_500Hz[0]                                                                      ; cnt_500Hz[0]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298 ; cnt_500Hz[5]                                                                      ; cnt_500Hz[5]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt_500Hz[8]                                                                      ; cnt_500Hz[8]                                                                      ; clk                                                                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]                         ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]                         ; clk                                                                             ; clk         ; 0.000        ; 0.036      ; 0.418      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                     ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                ; Launch Clock                           ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+
; 0.186 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.314      ;
; 0.214 ; simple_struct:u0|usart:usart_0|send_data[1] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.695      ;
; 0.267 ; simple_struct:u0|usart:usart_0|send_data[4] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.748      ;
; 0.277 ; simple_struct:u0|usart:usart_0|send_data[2] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.758      ;
; 0.286 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.407      ;
; 0.293 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.414      ;
; 0.298 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.419      ;
; 0.311 ; simple_struct:u0|usart:usart_0|send_data[7] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.792      ;
; 0.328 ; simple_struct:u0|usart:usart_0|send_data[8] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.809      ;
; 0.332 ; simple_struct:u0|usart:usart_0|send_data[6] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.813      ;
; 0.347 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.468      ;
; 0.380 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.501      ;
; 0.383 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.504      ;
; 0.385 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.506      ;
; 0.387 ; simple_struct:u0|usart:usart_0|send_data[3] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.868      ;
; 0.387 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.508      ;
; 0.392 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.513      ;
; 0.396 ; simple_struct:u0|usart:usart_0|send_data[5] ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.877      ;
; 0.398 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.519      ;
; 0.405 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.526      ;
; 0.414 ; simple_struct:u0|usart:usart_0|bits[3]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.535      ;
; 0.476 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_out  ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.957      ;
; 0.476 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|tx_en   ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.957      ;
; 0.476 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[3] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.957      ;
; 0.476 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[1] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.957      ;
; 0.476 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[2] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.957      ;
; 0.477 ; simple_struct:u0|usart:usart_0|bits[2]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.598      ;
; 0.487 ; simple_struct:u0|usart:usart_0|tx_dv_latch  ; simple_struct:u0|usart:usart_0|bits[0] ; clk                                    ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.367      ; 0.968      ;
; 0.487 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.608      ;
; 0.516 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.637      ;
; 0.554 ; simple_struct:u0|usart:usart_0|bits[1]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.675      ;
; 0.711 ; simple_struct:u0|usart:usart_0|bits[0]      ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.832      ;
; 0.716 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_out  ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|tx_en   ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[3] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[1] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[2] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.837      ;
; 0.727 ; simple_struct:u0|usart:usart_0|tx_en        ; simple_struct:u0|usart:usart_0|bits[0] ; simple_struct:u0|usart:usart_0|bit_clk ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.037      ; 0.848      ;
+-------+---------------------------------------------+----------------------------------------+----------------------------------------+----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz'                                                                                                                                                                                                                                                                               ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                         ; To Node                                                                           ; Launch Clock                                                                    ; Latch Clock                                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+
; 0.194 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.036      ; 0.314      ;
; 0.257 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.656      ;
; 0.257 ; simple_struct:u0|controller:controller_0|temper_ind7[1]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.656      ;
; 0.317 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.716      ;
; 0.317 ; simple_struct:u0|controller:controller_0|temper_ind7[0]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.716      ;
; 0.350 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.036      ; 0.470      ;
; 0.355 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.287      ; 0.756      ;
; 0.355 ; simple_struct:u0|controller:controller_0|temper_ind7[7]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.287      ; 0.756      ;
; 0.370 ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.036      ; 0.490      ;
; 0.385 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.784      ;
; 0.385 ; simple_struct:u0|controller:controller_0|temper_ind7[2]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.784      ;
; 0.399 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.287      ; 0.800      ;
; 0.399 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.287      ; 0.800      ;
; 0.442 ; simple_struct:u0|controller:controller_0|temper_ind7[4]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.287      ; 0.843      ;
; 0.443 ; simple_struct:u0|controller:controller_0|temper_ind7[5]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.287      ; 0.844      ;
; 0.450 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.849      ;
; 0.457 ; simple_struct:u0|controller:controller_0|temper_ind7[6]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.856      ;
; 0.467 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[0] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.866      ;
; 0.467 ; simple_struct:u0|controller:controller_0|temper_ind7[3]                           ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|seg_sel[1] ; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 0.000        ; 0.285      ; 0.866      ;
+-------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.READ_TEMPER ; clk          ; clk         ; 1.000        ; -0.044     ; 1.388      ;
; -0.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.387      ;
; -0.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.387      ;
; -0.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.387      ;
; -0.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.387      ;
; -0.445 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[0]      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|\FSM:show_cnt[1]      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.387      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[7]          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.382      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[0]          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.382      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[5]          ; clk          ; clk         ; 1.000        ; -0.050     ; 1.381      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[1]          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.382      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[2]          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.382      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[3]          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.382      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[4]          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.382      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[6]          ; clk          ; clk         ; 1.000        ; -0.050     ; 1.381      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.444 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 1.000        ; -0.045     ; 1.386      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[4]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.379      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[5]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.379      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[7]        ; clk          ; clk         ; 1.000        ; -0.051     ; 1.379      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|wr_ind_pulse          ; clk          ; clk         ; 1.000        ; -0.049     ; 1.381      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[5]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[4]             ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[4]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[3]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[2]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[1]             ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[1]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[7]             ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[7]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[0]             ; clk          ; clk         ; 1.000        ; -0.045     ; 1.385      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[0]        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.389      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 1.000        ; -0.046     ; 1.384      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|count[8]          ; clk          ; clk         ; 1.000        ; -0.048     ; 1.382      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|stretch           ; clk          ; clk         ; 1.000        ; -0.048     ; 1.382      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[11]                  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[8]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[9]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[12]                  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.443 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[10]                  ; clk          ; clk         ; 1.000        ; -0.055     ; 1.375      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[6]        ; clk          ; clk         ; 1.000        ; -0.049     ; 1.380      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[3]        ; clk          ; clk         ; 1.000        ; -0.049     ; 1.380      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[0]        ; clk          ; clk         ; 1.000        ; -0.049     ; 1.380      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[1]        ; clk          ; clk         ; 1.000        ; -0.049     ; 1.380      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[2]        ; clk          ; clk         ; 1.000        ; -0.049     ; 1.380      ;
; -0.442 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.384      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 1.000        ; -0.033     ; 1.391      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.437 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 1.000        ; -0.032     ; 1.392      ;
; -0.268 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 1.000        ; 0.121      ; 1.376      ;
; -0.268 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 1.000        ; 0.121      ; 1.376      ;
; -0.268 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 1.000        ; 0.121      ; 1.376      ;
; -0.268 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 1.000        ; 0.121      ; 1.376      ;
; -0.268 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 1.000        ; 0.121      ; 1.376      ;
; -0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 1.000        ; 0.123      ; 1.377      ;
; -0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 1.000        ; 0.123      ; 1.377      ;
; -0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 1.000        ; 0.123      ; 1.377      ;
; -0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 1.000        ; 0.123      ; 1.377      ;
; -0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 1.000        ; 0.123      ; 1.377      ;
; -0.267 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 1.000        ; 0.123      ; 1.377      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.251      ; 1.389      ;
; -0.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.251      ; 1.389      ;
; -0.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.251      ; 1.389      ;
; -0.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.251      ; 1.389      ;
; -0.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.251      ; 1.389      ;
; -0.161 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 1.000        ; 0.251      ; 1.389      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'simple_struct:u0|usart:usart_0|bit_clk'                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_out  ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.363      ; 1.254      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_en   ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.363      ; 1.254      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[3] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.363      ; 1.254      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[1] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.363      ; 1.254      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[2] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.363      ; 1.254      ;
; 0.777 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bits[0] ; clk          ; simple_struct:u0|usart:usart_0|bit_clk ; 0.000        ; 0.363      ; 1.254      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                  ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[9]                 ; clk          ; clk         ; 0.000        ; 0.242      ; 1.256      ;
; 0.930 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[11]                ; clk          ; clk         ; 0.000        ; 0.242      ; 1.256      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[2]        ; clk          ; clk         ; 0.000        ; 0.228      ; 1.245      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[1]        ; clk          ; clk         ; 0.000        ; 0.228      ; 1.245      ;
; 0.933 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|bit_cnt[0]        ; clk          ; clk         ; 0.000        ; 0.228      ; 1.245      ;
; 0.937 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|ack_error         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.249      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[5]             ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.UART_RD     ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|Output ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i2     ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|clk_1Hz               ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|pgen:start_gen|i1     ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[24]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[0]          ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[1]          ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[2]          ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[20]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[17]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[18]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[19]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[21]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[23]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.938 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[22]         ; clk          ; clk         ; 0.000        ; 0.228      ; 1.250      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[4]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[5]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[7]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[6]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[0]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[1]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[2]                 ; clk          ; clk         ; 0.000        ; 0.225      ; 1.248      ;
; 0.939 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.START                  ; clk          ; clk         ; 0.000        ; 0.216      ; 1.239      ;
; 0.940 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[0]                   ; clk          ; clk         ; 0.000        ; 0.216      ; 1.240      ;
; 0.940 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_counter[1]                   ; clk          ; clk         ; 0.000        ; 0.216      ; 1.240      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_dv                           ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.RD_BITS              ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.IDLE                 ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.START                ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|next_state.STOP                 ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.RD_BITS                ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.STOP                   ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.955 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|pr_state.IDLE                   ; clk          ; clk         ; 0.000        ; 0.203      ; 1.242      ;
; 0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|receive_data[3]                 ; clk          ; clk         ; 0.000        ; 0.201      ; 1.241      ;
; 0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[3]                      ; clk          ; clk         ; 0.000        ; 0.201      ; 1.241      ;
; 0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[2]                      ; clk          ; clk         ; 0.000        ; 0.201      ; 1.241      ;
; 0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[0]                      ; clk          ; clk         ; 0.000        ; 0.201      ; 1.241      ;
; 0.956 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|rx_bits[1]                      ; clk          ; clk         ; 0.000        ; 0.201      ; 1.241      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|bit_clk                         ; clk          ; clk         ; 0.000        ; 0.041      ; 1.255      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[6]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[3]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[0]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[1]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[2]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[7]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[4]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[5]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[8]                 ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.130 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|baud_counter[10]                ; clk          ; clk         ; 0.000        ; 0.042      ; 1.256      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[6]        ; clk          ; clk         ; 0.000        ; 0.024      ; 1.245      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[3]        ; clk          ; clk         ; 0.000        ; 0.024      ; 1.245      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[0]        ; clk          ; clk         ; 0.000        ; 0.024      ; 1.245      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[1]        ; clk          ; clk         ; 0.000        ; 0.024      ; 1.245      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[2]        ; clk          ; clk         ; 0.000        ; 0.024      ; 1.245      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[6]             ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[3]             ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|Temper[2]             ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|usart:usart_0|tx_dv_latch                     ; clk          ; clk         ; 0.000        ; 0.033      ; 1.254      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|uart_tx_dv            ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|sda_int           ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.IDLE        ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|PresState.SEND_TEMPER ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|scl_ena           ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.rd          ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.stop        ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|busy              ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.start       ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.dev_addr    ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.wr          ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack1    ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.slv_ack2    ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.mstr_ack    ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|state.ready       ; clk          ; clk         ; 0.000        ; 0.028      ; 1.249      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[6]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[3]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[4]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[5]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[10]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[7]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[8]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[9]          ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[11]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[12]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[13]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[14]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[15]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.137 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|count_1Hz[16]         ; clk          ; clk         ; 0.000        ; 0.029      ; 1.250      ;
; 1.138 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[4]        ; clk          ; clk         ; 0.000        ; 0.022      ; 1.244      ;
; 1.138 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[5]        ; clk          ; clk         ; 0.000        ; 0.022      ; 1.244      ;
; 1.138 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|temper_ind7[7]        ; clk          ; clk         ; 0.000        ; 0.022      ; 1.244      ;
; 1.138 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|controller:controller_0|wr_ind_pulse          ; clk          ; clk         ; 0.000        ; 0.024      ; 1.246      ;
; 1.138 ; simple_struct:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; simple_struct:u0|i2c_master:i2c_transcever_0|data_rd[6]        ; clk          ; clk         ; 0.000        ; 0.027      ; 1.249      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                             ;
+----------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                                                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                                 ; -3.862   ; -0.019 ; -2.105   ; 0.777   ; -3.000              ;
;  clk                                                                             ; -3.862   ; 0.179  ; -2.105   ; 0.930   ; -3.000              ;
;  simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -1.022   ; 0.194  ; N/A      ; N/A     ; -1.487              ;
;  simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; -1.402   ; -0.019 ; N/A      ; N/A     ; 0.227               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                          ; -1.562   ; 0.186  ; -1.588   ; 0.777   ; -1.487              ;
; Design-wide TNS                                                                  ; -605.53  ; -0.091 ; -271.916 ; 0.0     ; -365.828            ;
;  clk                                                                             ; -591.265 ; 0.000  ; -262.388 ; 0.000   ; -353.932            ;
;  simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; -1.948   ; 0.000  ; N/A      ; N/A     ; -2.974              ;
;  simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; -5.357   ; -0.091 ; N/A      ; N/A     ; 0.000               ;
;  simple_struct:u0|usart:usart_0|bit_clk                                          ; -7.071   ; 0.000  ; -9.528   ; 0.000   ; -8.922              ;
+----------------------------------------------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; buzer         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TXD           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDA           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCL           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SDA                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SCL                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; keys_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; en                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RXD                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; buzer         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; buzer         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; buzer         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TXD           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg7_code[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dig_sel[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dig_sel[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDA           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SCL           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                      ; To Clock                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                             ; clk                                                                             ; 4350     ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; clk                                                                             ; 23       ; 1        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; clk                                                                             ; 12       ; 68       ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk                                                                             ; 2        ; 1        ; 0        ; 0        ;
; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 16       ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 4        ; 0        ; 0        ; 0        ;
; clk                                                                             ; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0        ; 0        ; 8        ; 0        ;
; clk                                                                             ; simple_struct:u0|usart:usart_0|bit_clk                                          ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; simple_struct:u0|usart:usart_0|bit_clk                                          ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                      ; To Clock                                                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                             ; clk                                                                             ; 4350     ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; clk                                                                             ; 23       ; 1        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; clk                                                                             ; 12       ; 68       ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; clk                                                                             ; 2        ; 1        ; 0        ; 0        ;
; clk                                                                             ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 16       ; 0        ; 0        ; 0        ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; 4        ; 0        ; 0        ; 0        ;
; clk                                                                             ; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; 0        ; 0        ; 8        ; 0        ;
; clk                                                                             ; simple_struct:u0|usart:usart_0|bit_clk                                          ; 14       ; 0        ; 0        ; 0        ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; simple_struct:u0|usart:usart_0|bit_clk                                          ; 36       ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 135      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clk        ; clk                                    ; 135      ; 0        ; 0        ; 0        ;
; clk        ; simple_struct:u0|usart:usart_0|bit_clk ; 6        ; 0        ; 0        ; 0        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 27    ; 27   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                                   ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+------+-------------+
; Target                                                                          ; Clock                                                                           ; Type ; Status      ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+------+-------------+
; clk                                                                             ; clk                                                                             ; Base ; Constrained ;
; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz ; Base ; Constrained ;
; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; simple_struct:u0|controller:controller_0|wr_ind_pulse                           ; Base ; Constrained ;
; simple_struct:u0|usart:usart_0|bit_clk                                          ; simple_struct:u0|usart:usart_0|bit_clk                                          ; Base ; Constrained ;
+---------------------------------------------------------------------------------+---------------------------------------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzer        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RXD        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; keys_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; SCL          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SDA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; TXD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; buzer        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig_sel[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg7_code[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Mon Jun  3 19:46:30 2024
Info: Command: quartus_sta 19_PD_VHDL -c 19_PD_VHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'd:/work/pcbteach/docs/02_my_projects/fpga_projects/omdazz_test/omdazz_test_fpga/db/ip/simple_struct/submodules/altera_reset_controller.sdc'
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|usart:usart_0|bit_clk simple_struct:u0|usart:usart_0|bit_clk
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|controller:controller_0|wr_ind_pulse simple_struct:u0|controller:controller_0|wr_ind_pulse
    Info (332105): create_clock -period 1.000 -name simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.862
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.862            -591.265 clk 
    Info (332119):    -1.562              -7.071 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -1.398              -5.246 simple_struct:u0|controller:controller_0|wr_ind_pulse 
    Info (332119):    -1.022              -1.948 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
Info (332146): Worst-case hold slack is -0.019
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.019              -0.091 simple_struct:u0|controller:controller_0|wr_ind_pulse 
    Info (332119):     0.433               0.000 clk 
    Info (332119):     0.453               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.466               0.000 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
Info (332146): Worst-case recovery slack is -2.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.105            -262.388 clk 
    Info (332119):    -1.588              -9.528 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.911
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.911               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     2.045               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -353.932 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -1.487              -2.974 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
    Info (332119):     0.365               0.000 simple_struct:u0|controller:controller_0|wr_ind_pulse 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.667            -535.494 clk 
    Info (332119):    -1.402              -5.357 simple_struct:u0|controller:controller_0|wr_ind_pulse 
    Info (332119):    -1.373              -6.246 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -0.927              -1.713 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
Info (332146): Worst-case hold slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 simple_struct:u0|controller:controller_0|wr_ind_pulse 
    Info (332119):     0.382               0.000 clk 
    Info (332119):     0.401               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.417               0.000 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
Info (332146): Worst-case recovery slack is -1.805
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.805            -223.418 clk 
    Info (332119):    -1.314              -7.884 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 1.703
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.703               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     1.833               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -353.932 clk 
    Info (332119):    -1.487              -8.922 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -1.487              -2.974 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
    Info (332119):     0.227               0.000 simple_struct:u0|controller:controller_0|wr_ind_pulse 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.283            -130.230 clk 
    Info (332119):    -0.114              -0.114 simple_struct:u0|controller:controller_0|wr_ind_pulse 
    Info (332119):    -0.105              -0.105 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.151               0.000 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
Info (332146): Worst-case hold slack is 0.032
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.032               0.000 simple_struct:u0|controller:controller_0|wr_ind_pulse 
    Info (332119):     0.179               0.000 clk 
    Info (332119):     0.186               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.194               0.000 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
Info (332146): Worst-case recovery slack is -0.445
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.445             -51.154 clk 
    Info (332119):    -0.161              -0.966 simple_struct:u0|usart:usart_0|bit_clk 
Info (332146): Worst-case removal slack is 0.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.777               0.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):     0.930               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -310.988 clk 
    Info (332119):    -1.000              -6.000 simple_struct:u0|usart:usart_0|bit_clk 
    Info (332119):    -1.000              -2.000 simple_struct:u0|controller:controller_0|segment_7_hex:seg_7_indicstor|clk_1kHz 
    Info (332119):     0.341               0.000 simple_struct:u0|controller:controller_0|wr_ind_pulse 
Info (332114): Report Metastability: Found 9 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4781 megabytes
    Info: Processing ended: Mon Jun  3 19:46:32 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


