# DESCRIPTION: Verilator output: Timestamp data for --skip-identical.  Delete at will.
C "-O3 -CFLAGS -O3 -g3 -std=gnu++11 -Wno-CASEINCOMPLETE -Wno-LITENDIAN -Wno-UNOPT -Wno-UNOPTFLAT -Wno-WIDTH -Wno-fatal --top-module top --Mdir obj_dir --trace -DPULP_FPGA_EMUL -cc +incdir+../rtl/include cluster_clock_gating.sv dp_ram.sv ram.sv top.sv ../rtl/include/apu_core_package.sv ../rtl/include/riscv_defines.sv ../rtl/include/riscv_tracer_defines.sv ../rtl/register_file_test_wrap.sv ../rtl/riscv_str_ops.sv ../rtl/riscv_alu.sv ../rtl/riscv_alu_basic.sv ../rtl/riscv_alu_div.sv ../rtl/riscv_compressed_decoder.sv ../rtl/riscv_controller.sv ../rtl/riscv_cs_registers.sv ../rtl/riscv_debug_unit.sv ../rtl/riscv_decoder.sv ../rtl/riscv_int_controller.sv ../rtl/riscv_ex_stage.sv ../rtl/riscv_hwloop_controller.sv ../rtl/riscv_hwloop_regs.sv ../rtl/riscv_id_stage.sv ../rtl/riscv_if_stage.sv ../rtl/riscv_load_store_unit.sv ../rtl/riscv_mult.sv ../rtl/riscv_prefetch_buffer.sv ../rtl/riscv_prefetch_L0_buffer.sv ../rtl/riscv_register_file.sv ../rtl/riscv_core.sv ../rtl/riscv_apu_disp.sv ../rtl/riscv_L0_buffer.sv testbench.cpp --exe"
S      2743  2097858  1605341669   849039450  1605341669   849039450 "../rtl/include/apu_core_package.sv"
S       472  2097896  1605341967   189043313  1605341967   189043313 "../rtl/include/divider.v"
S     13385  2097900  1609596162   956043741  1609596162   956043741 "../rtl/include/riscv_defines.sv"
S     10411  2097902  1609748887   322052803  1609748887   322052803 "../rtl/include/riscv_mac_ops.sv"
S     13282  2097863  1605341669   853039450  1605341669   853039450 "../rtl/include/riscv_tracer_defines.sv"
S      3580  2097894  1605341928   789042814  1605341928   789042814 "../rtl/include/seven_segment.v"
S      1854  2097895  1605341945   301043028  1605341945   301043028 "../rtl/include/seven_segment_change.v"
S      5924  2097864  1605341669   853039450  1605341669   853039450 "../rtl/register_file_test_wrap.sv"
S      7700  2097882  1605341669   873039450  1605341669   873039450 "../rtl/riscv_L0_buffer.sv"
S     41195  2097865  1605341669   853039450  1605341669   853039450 "../rtl/riscv_alu.sv"
S     11612  2097866  1605341669   853039450  1605341669   853039450 "../rtl/riscv_alu_basic.sv"
S      7275  2097867  1605341669   853039450  1605341669   853039450 "../rtl/riscv_alu_div.sv"
S     12457  2097868  1605341669   857039450  1605341669   857039450 "../rtl/riscv_apu_disp.sv"
S     12559  2097869  1605341669   861039450  1605341669   861039450 "../rtl/riscv_compressed_decoder.sv"
S     30559  2097857  1606406657   189241023  1606406657   185241023 "../rtl/riscv_controller.sv"
S     50689  2097861  1609596683   780050507  1609596683   744050506 "../rtl/riscv_core.sv"
S     30360  2097872  1605341669   865039450  1605341669   865039450 "../rtl/riscv_cs_registers.sv"
S     17922  2097873  1605341669   865039450  1605341669   865039450 "../rtl/riscv_debug_unit.sv"
S     65746  2097850  1610361180   931044777  1610361180   931044777 "../rtl/riscv_decoder.sv"
S     23218  2097884  1609596619    68049666  1609596619    68049666 "../rtl/riscv_ex_stage.sv"
S      3565  2097877  1605341669   873039450  1605341669   873039450 "../rtl/riscv_hwloop_controller.sv"
S      5091  2097878  1605341669   873039450  1605341669   873039450 "../rtl/riscv_hwloop_regs.sv"
S     61556  2097874  1606406533    45239410  1606406533    45239410 "../rtl/riscv_id_stage.sv"
S     14061  2097880  1605341669   873039450  1605341669   873039450 "../rtl/riscv_if_stage.sv"
S      4193  2097881  1605341669   873039450  1605341669   873039450 "../rtl/riscv_int_controller.sv"
S     18115  2097870  1610361189   235044885  1610361189   231044885 "../rtl/riscv_load_store_unit.sv"
S     13021  2097885  1605341669   877039450  1605341669   877039450 "../rtl/riscv_mult.sv"
S     18126  2097887  1605341669   877039450  1605341669   877039450 "../rtl/riscv_prefetch_L0_buffer.sv"
S     11867  2097886  1605341669   877039450  1605341669   877039450 "../rtl/riscv_prefetch_buffer.sv"
S      7165  2097888  1605341669   877039450  1605341669   877039450 "../rtl/riscv_register_file.sv"
S      3728  2097890  1605341669   877039450  1605341669   877039450 "../rtl/riscv_str_ops.sv"
S   5279832   664932  1568013206   842373366  1519110675           0 "/usr/bin/verilator_bin"
S      1068  2097658  1593506349   187978682  1593506349   187978682 "cluster_clock_gating.sv"
S      5445  2097676  1593506349   187978682  1593506349   187978682 "dp_ram.sv"
T     34743  2097723  1610361192   335044925  1610361192   335044925 "obj_dir/Vtop.cpp"
T      8822  2097724  1610361192   335044925  1610361192   335044925 "obj_dir/Vtop.h"
T      1777  2097725  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop.mk"
T       669  2097740  1610361192   323044925  1610361192   323044925 "obj_dir/Vtop__Dpi.cpp"
T       437  2097741  1610361192   323044925  1610361192   323044925 "obj_dir/Vtop__Dpi.h"
T      1291  2097742  1610361192   323044925  1610361192   323044925 "obj_dir/Vtop__Syms.cpp"
T      1190  2097743  1610361192   323044925  1610361192   323044925 "obj_dir/Vtop__Syms.h"
T    140100  2097744  1610361192   335044925  1610361192   335044925 "obj_dir/Vtop__Trace.cpp"
T    304735  2097745  1610361192   331044925  1610361192   331044925 "obj_dir/Vtop__Trace__Slow.cpp"
T       767  2097750  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop___024unit.cpp"
T      1279  2097841  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop___024unit.h"
T      1422  2097748  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop__ver.d"
T         0        0  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop__verFiles.dat"
T      1302  2097726  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop_classes.mk"
T     40509  2097727  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop_dp_ram__A14.cpp"
T      1981  2097728  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop_dp_ram__A14.h"
T      2418  2097730  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop_ram__A14.cpp"
T      2052  2097731  1610361192   379044926  1610361192   379044926 "obj_dir/Vtop_ram__A14.h"
T   1717827  2097733  1610361192   371044926  1610361192   371044926 "obj_dir/Vtop_top.cpp"
T     55553  2097734  1610361192   339044925  1610361192   339044925 "obj_dir/Vtop_top.h"
S      2557  2097698  1593506349   187978682  1593506349   187978682 "ram.sv"
S      7173  2097862  1609596723   340051021  1609596723   332051021 "top.sv"
