[{"content":"\u003ch2 id=\"overview\"\u003eOverview\u003c/h2\u003e\n\u003cp\u003eSince 2019, I\u0026rsquo;ve worked on residential construction and renovation projects through my family business, gaining practical experience in electrical installation, flooring, and full bathroom remodeling.\u003c/p\u003e\n\u003ch2 id=\"experience--skills\"\u003eExperience \u0026amp; Skills\u003c/h2\u003e\n\u003ch3 id=\"electrical-installation\"\u003eElectrical Installation\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eResidential wiring and circuit installation\u003c/li\u003e\n\u003cli\u003eElectrical panel upgrades\u003c/li\u003e\n\u003cli\u003eLighting fixture installation\u003c/li\u003e\n\u003cli\u003eCode compliance and safety standards\u003c/li\u003e\n\u003cli\u003eTroubleshooting electrical systems\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"flooring-installation\"\u003eFlooring Installation\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eHardwood floor installation and refinishing\u003c/li\u003e\n\u003cli\u003eSubfloor preparation and leveling\u003c/li\u003e\n\u003cli\u003ePrecision measuring and cutting\u003c/li\u003e\n\u003cli\u003eQuality finishing techniques\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"bathroom-remodeling\"\u003eBathroom Remodeling\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eComplete bathroom renovations\u003c/li\u003e\n\u003cli\u003ePlumbing fixture installation\u003c/li\u003e\n\u003cli\u003eTile work and waterproofing\u003c/li\u003e\n\u003cli\u003eFinish carpentry and trim work\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"key-projects\"\u003eKey Projects\u003c/h2\u003e\n\u003ch3 id=\"full-home-renovation-2023-2024\"\u003eFull Home Renovation (2023-2024)\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eComplete electrical rewiring of 2,000 sq ft home\u003c/li\u003e\n\u003cli\u003eInstalled new 200A electrical panel\u003c/li\u003e\n\u003cli\u003eCoordinated with inspectors for code compliance\u003c/li\u003e\n\u003cli\u003eManaged project timeline and material procurement\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"bathroom-renovation-series-2022-2023\"\u003eBathroom Renovation Series (2022-2023)\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eCompleted 5 full bathroom remodels\u003c/li\u003e\n\u003cli\u003eCustom tile work and shower installations\u003c/li\u003e\n\u003cli\u003eModern fixture upgrades\u003c/li\u003e\n\u003cli\u003eWaterproofing and ventilation systems\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"hardwood-flooring-projects-2021-2022\"\u003eHardwood Flooring Projects (2021-2022)\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eInstalled 3,000+ sq ft of hardwood flooring\u003c/li\u003e\n\u003cli\u003eRefinished existing hardwood in historic homes\u003c/li\u003e\n\u003cli\u003ePattern designs and custom inlays\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"safety--quality-standards\"\u003eSafety \u0026amp; Quality Standards\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eOSHA safety training certified\u003c/li\u003e\n\u003cli\u003eStrict adherence to building codes\u003c/li\u003e\n\u003cli\u003eQuality control at every project phase\u003c/li\u003e\n\u003cli\u003eProfessional tool maintenance and safety practices\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"skills-transferable-to-engineering\"\u003eSkills Transferable to Engineering\u003c/h2\u003e\n\u003ch3 id=\"problem-solving\"\u003eProblem-Solving\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eTroubleshooting complex installation challenges\u003c/li\u003e\n\u003cli\u003eAdapting plans based on site conditions\u003c/li\u003e\n\u003cli\u003eFinding creative solutions to unique problems\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"project-management\"\u003eProject Management\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eTimeline planning and coordination\u003c/li\u003e\n\u003cli\u003eMaterial estimation and procurement\u003c/li\u003e\n\u003cli\u003eBudget management\u003c/li\u003e\n\u003cli\u003eCommunication with clients and inspectors\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"attention-to-detail\"\u003eAttention to Detail\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003ePrecision measurements and installations\u003c/li\u003e\n\u003cli\u003eQuality assurance processes\u003c/li\u003e\n\u003cli\u003eCode compliance verification\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"hands-on-technical-skills\"\u003eHands-On Technical Skills\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eUnderstanding of electrical systems (directly applicable to EE)\u003c/li\u003e\n\u003cli\u003eSpatial reasoning and 3D visualization\u003c/li\u003e\n\u003cli\u003eTool proficiency and manual dexterity\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"why-this-matters-for-engineering\"\u003eWhy This Matters for Engineering\u003c/h2\u003e\n\u003cp\u003eMy construction background provides me with:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003ePractical understanding\u003c/strong\u003e of electrical systems in real-world applications\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eProject management experience\u003c/strong\u003e from planning to completion\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eProblem-solving skills\u003c/strong\u003e developed through hands-on challenges\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eQuality focus\u003c/strong\u003e and attention to detail\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eSafety-first mindset\u003c/strong\u003e critical in engineering\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eThis combination of hands-on construction experience and formal engineering education gives me a unique perspective on both the theoretical and practical aspects of electrical and computer engineering.\u003c/p\u003e\n\u003ch2 id=\"professional-development\"\u003eProfessional Development\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003e5+ years hands-on construction experience\u003c/li\u003e\n\u003cli\u003eElectrical code knowledge (NEC familiarity)\u003c/li\u003e\n\u003cli\u003eMultiple successful project completions\u003c/li\u003e\n\u003cli\u003eStrong work ethic and reliability\u003c/li\u003e\n\u003cli\u003eTeam collaboration and client communication\u003c/li\u003e\n\u003c/ul\u003e\n","description":"Hands-on experience in residential construction and renovation projects","image":"/images/projects/construction-work.jpg","permalink":"https://will-l10.github.io/blogs/construction-portfolio/","title":"Construction \u0026 Renovation Portfolio"},{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eImplemented an ARM processor with extended instruction set on FPGA hardware, demonstrating proficiency in computer architecture and hardware description languages.\u003c/p\u003e\n\u003ch2 id=\"technical-details\"\u003eTechnical Details\u003c/h2\u003e\n\u003ch3 id=\"architecture\"\u003eArchitecture\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eInstruction Set\u003c/strong\u003e: Extended ARM ISA with custom instructions\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003ePipeline\u003c/strong\u003e: Multi-stage pipeline design\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory\u003c/strong\u003e: Harvard architecture with separate instruction and data memory\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"implementation\"\u003eImplementation\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eDeveloped using Verilog HDL\u003c/li\u003e\n\u003cli\u003eSynthesized and tested on Altera DE2-115 FPGA board\u003c/li\u003e\n\u003cli\u003eClock frequency: 50 MHz\u003c/li\u003e\n\u003cli\u003eVerified functionality through comprehensive testbenches\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"key-features\"\u003eKey Features\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eImplemented standard ARM instructions (ADD, SUB, AND, ORR, etc.)\u003c/li\u003e\n\u003cli\u003eAdded custom instructions for specialized operations\u003c/li\u003e\n\u003cli\u003eIntegrated memory-mapped I/O\u003c/li\u003e\n\u003cli\u003eHardware debugging using SignalTap II\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"code-example\"\u003eCode Example\u003c/h2\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e arm_processor (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] instr\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Datapath components\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_result;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_flags;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Control signals\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e reg_write;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e mem_write;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_op;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Instantiate datapath and control unit\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    datapath dp(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .clk(clk),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .reset(reset),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .reg_write(reg_write),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .alu_result(alu_result)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    control_unit cu(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .opcode(instr[\u003cspan style=\"color:#ae81ff\"\u003e27\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .reg_write(reg_write),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .mem_write(mem_write)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"testing--verification\"\u003eTesting \u0026amp; Verification\u003c/h2\u003e\n\u003cp\u003eComprehensive testing methodology:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eUnit tests for individual components (ALU, Register File, Control Unit)\u003c/li\u003e\n\u003cli\u003eIntegration testing with complete instruction sequences\u003c/li\u003e\n\u003cli\u003eValidation against ARM specification\u003c/li\u003e\n\u003cli\u003ePerformance benchmarking\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"results\"\u003eResults\u003c/h2\u003e\n\u003cp\u003eSuccessfully implemented and tested all required instructions with 100% functional correctness on FPGA hardware.\u003c/p\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eComputer architecture design\u003c/li\u003e\n\u003cli\u003eVerilog HDL programming\u003c/li\u003e\n\u003cli\u003eFPGA synthesis and implementation\u003c/li\u003e\n\u003cli\u003eDigital system verification\u003c/li\u003e\n\u003cli\u003eHardware debugging\u003c/li\u003e\n\u003c/ul\u003e\n","description":"Extended ARM processor with additional instructions implemented on FPGA","image":"/images/projects/arm-processor.jpg","permalink":"https://will-l10.github.io/blogs/arm-processor/","title":"ARM Processor Implementation"},{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eDesigned and implemented a 5-stage pipelined MIPS processor with hazard detection, data forwarding, and an extended instruction set on FPGA.\u003c/p\u003e\n\u003ch2 id=\"architecture\"\u003eArchitecture\u003c/h2\u003e\n\u003ch3 id=\"pipeline-stages\"\u003ePipeline Stages\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eInstruction Fetch (IF)\u003c/strong\u003e: Retrieves instruction from memory\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eInstruction Decode (ID)\u003c/strong\u003e: Decodes instruction and reads registers\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eExecute (EX)\u003c/strong\u003e: Performs ALU operations\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory (MEM)\u003c/strong\u003e: Accesses data memory\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eWrite Back (WB)\u003c/strong\u003e: Writes results to register file\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch3 id=\"hazard-handling\"\u003eHazard Handling\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eData Hazards\u003c/strong\u003e: Implemented forwarding paths to eliminate stalls\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eControl Hazards\u003c/strong\u003e: Branch prediction with flush mechanism\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eStructural Hazards\u003c/strong\u003e: Resolved through separate instruction/data memory\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"implementation-details\"\u003eImplementation Details\u003c/h2\u003e\n\u003ch3 id=\"extended-instructions\"\u003eExtended Instructions\u003c/h3\u003e\n\u003cp\u003eAdded custom instructions beyond standard MIPS ISA:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e\u003ccode\u003eMULT\u003c/code\u003e: 32-bit multiplication\u003c/li\u003e\n\u003cli\u003e\u003ccode\u003eDIV\u003c/code\u003e: Integer division\u003c/li\u003e\n\u003cli\u003e\u003ccode\u003eSWAP\u003c/code\u003e: Register swap operation\u003c/li\u003e\n\u003cli\u003eCustom branch conditions\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"hardware-specifications\"\u003eHardware Specifications\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003ePlatform\u003c/strong\u003e: Altera DE2-115 FPGA\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eLanguage\u003c/strong\u003e: SystemVerilog\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eClock Speed\u003c/strong\u003e: 50 MHz\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eRegister File\u003c/strong\u003e: 32 x 32-bit registers\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"code-snippet\"\u003eCode Snippet\u003c/h2\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-systemverilog\" data-lang=\"systemverilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e mips_pipeline (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc_out,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] instr_out\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Pipeline registers\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] if_id_instr, if_id_pc;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] id_ex_rs, id_ex_rt;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] ex_mem_alu_result;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] mem_wb_read_data;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Hazard detection unit\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    hazard_unit hu (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rs_id(if_id_instr[\u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e21\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rt_id(if_id_instr[\u003cspan style=\"color:#ae81ff\"\u003e20\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e16\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rt_ex(id_ex_rt),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .stall(stall),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .flush(flush)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Forwarding unit\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    forwarding_unit fu (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rs_ex(id_ex_rs_addr),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rt_ex(id_ex_rt_addr),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rd_mem(ex_mem_rd),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rd_wb(mem_wb_rd),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .forward_a(forward_a),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .forward_b(forward_b)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"performance-analysis\"\u003ePerformance Analysis\u003c/h2\u003e\n\u003ch3 id=\"metrics\"\u003eMetrics\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eCPI (Cycles Per Instruction)\u003c/strong\u003e: ~1.2 (with forwarding)\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003ePipeline Efficiency\u003c/strong\u003e: 83%\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eBranch Prediction Accuracy\u003c/strong\u003e: 78%\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"benchmarks\"\u003eBenchmarks\u003c/h3\u003e\n\u003cp\u003eTested with various programs:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eBubble sort algorithm\u003c/li\u003e\n\u003cli\u003eMatrix multiplication\u003c/li\u003e\n\u003cli\u003eFibonacci sequence calculation\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"testing-methodology\"\u003eTesting Methodology\u003c/h2\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eModular Testing\u003c/strong\u003e: Each pipeline stage tested independently\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eIntegration Testing\u003c/strong\u003e: Full pipeline validation\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eHazard Testing\u003c/strong\u003e: Specific test cases for data/control hazards\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003ePerformance Testing\u003c/strong\u003e: Benchmark programs with timing analysis\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eAdvanced digital design\u003c/li\u003e\n\u003cli\u003ePipelining and hazard resolution\u003c/li\u003e\n\u003cli\u003eSystemVerilog programming\u003c/li\u003e\n\u003cli\u003eFPGA implementation\u003c/li\u003e\n\u003cli\u003ePerformance optimization\u003c/li\u003e\n\u003c/ul\u003e\n","description":"5-stage pipelined MIPS processor with hazard detection and forwarding","image":"/images/projects/mips-processor.jpg","permalink":"https://will-l10.github.io/blogs/mips-processor/","title":"MIPS Processor with Extended ISA"},{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eImplemented the Greatest Common Divisor (GCD) algorithm using a Finite State Machine (FSM) approach in hardware, demonstrating algorithm optimization for digital circuits.\u003c/p\u003e\n\u003ch2 id=\"algorithm\"\u003eAlgorithm\u003c/h2\u003e\n\u003ch3 id=\"euclidean-algorithm\"\u003eEuclidean Algorithm\u003c/h3\u003e\n\u003cp\u003eThe GCD algorithm uses the principle:\u003c/p\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eGCD(a, b) = GCD(b, a mod b)\n\u003c/code\u003e\u003c/pre\u003e\u003cp\u003eContinues until \u003ccode\u003eb = 0\u003c/code\u003e, at which point \u003ccode\u003ea\u003c/code\u003e is the GCD.\u003c/p\u003e\n\u003ch2 id=\"fsm-design\"\u003eFSM Design\u003c/h2\u003e\n\u003ch3 id=\"state-diagram\"\u003eState Diagram\u003c/h3\u003e\n\u003cp\u003eThe implementation uses 4 states:\u003c/p\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eIDLE\u003c/strong\u003e: Waiting for input\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eLOAD\u003c/strong\u003e: Load operands into registers\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eCOMPUTE\u003c/strong\u003e: Perform modulo operation\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eDONE\u003c/strong\u003e: Output result\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch3 id=\"state-transitions\"\u003eState Transitions\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eIDLE → LOAD (when start signal asserted)\r\nLOAD → COMPUTE (after loading operands)\r\nCOMPUTE → COMPUTE (while b ≠ 0)\r\nCOMPUTE → DONE (when b = 0)\r\nDONE → IDLE (when acknowledged)\n\u003c/code\u003e\u003c/pre\u003e\u003ch2 id=\"implementation\"\u003eImplementation\u003c/h2\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e gcd_fsm (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e start,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] a_in,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] b_in,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] gcd_out,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e done\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// State encoding\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003etypedef\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003eenum\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] {\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        IDLE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        LOAD \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        COMPUTE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        DONE_STATE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b11\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    } state_t;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    state_t current_state, next_state;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] a_reg, b_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] remainder;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// State register\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_ff\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk \u003cspan style=\"color:#66d9ef\"\u003eor\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e reset) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (reset)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            current_state \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            current_state \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e next_state;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Next state logic\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_comb\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (current_state)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            IDLE: next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e start \u003cspan style=\"color:#f92672\"\u003e?\u003c/span\u003e LOAD \u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            LOAD: next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e COMPUTE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            COMPUTE: next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e (b_reg \u003cspan style=\"color:#f92672\"\u003e==\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e) \u003cspan style=\"color:#f92672\"\u003e?\u003c/span\u003e DONE_STATE \u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e COMPUTE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            DONE_STATE: next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003edefault\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Datapath\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_ff\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (current_state)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            LOAD: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                a_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e a_in;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                b_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e b_in;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                done \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            COMPUTE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (b_reg \u003cspan style=\"color:#f92672\"\u003e!=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    remainder \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e a_reg \u003cspan style=\"color:#f92672\"\u003e%\u003c/span\u003e b_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    a_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e b_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    b_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e remainder;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            DONE_STATE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                gcd_out \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e a_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                done \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"optimization\"\u003eOptimization\u003c/h2\u003e\n\u003ch3 id=\"hardware-efficiency\"\u003eHardware Efficiency\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eArea\u003c/strong\u003e: Minimal register usage (2 data registers + state register)\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eTiming\u003c/strong\u003e: Completes in O(log(min(a,b))) clock cycles\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003ePower\u003c/strong\u003e: Low power consumption through efficient state transitions\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"performance\"\u003ePerformance\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eSynthesized to run at 100 MHz on FPGA\u003c/li\u003e\n\u003cli\u003eAverage computation time: 5-15 clock cycles for typical inputs\u003c/li\u003e\n\u003cli\u003eMaximum latency: ~50 cycles for worst-case inputs\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"verification\"\u003eVerification\u003c/h2\u003e\n\u003ch3 id=\"testbench-results\"\u003eTestbench Results\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eTest Case 1: GCD(48, 18) = 6 ✓\r\nTest Case 2: GCD(100, 75) = 25 ✓\r\nTest Case 3: GCD(17, 19) = 1 ✓\r\nTest Case 4: GCD(1024, 256) = 256 ✓\n\u003c/code\u003e\u003c/pre\u003e\u003ch3 id=\"waveform-analysis\"\u003eWaveform Analysis\u003c/h3\u003e\n\u003cp\u003eVerified correct state transitions and data flow using ModelSim simulation.\u003c/p\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eFSM design methodology\u003c/li\u003e\n\u003cli\u003eAlgorithm to hardware mapping\u003c/li\u003e\n\u003cli\u003eVerilog synthesis\u003c/li\u003e\n\u003cli\u003eTiming optimization\u003c/li\u003e\n\u003cli\u003eVerification techniques\u003c/li\u003e\n\u003c/ul\u003e\n","description":"Finite State Machine implementation of GCD algorithm in hardware","image":"/images/projects/gcd-fsm.jpg","permalink":"https://will-l10.github.io/blogs/gcd-algorithm/","title":"GCD Algorithm Hardware Implementation"},{"content":"\u003cp\u003e## Project Overview\u003c/p\u003e\n\u003cp\u003eDesigned and implemented a complete custom 8-bit multicycle processor from scratch as my final project for CPE 300L. The processor features a 16-instruction ISA, finite state machine-based control unit, and the ability to perform 2×2 matrix operations.\u003c/p\u003e\n\u003cp\u003e![Processor Datapath](/images/projects/processor.jpg)\u003c/p\u003e\n\u003cp\u003e## Technical Specifications\u003c/p\u003e\n\u003cp\u003e**Architecture:**\u003c/p\u003e\n\u003cp\u003e- **Instruction Set:** 16 custom instructions\u003c/p\u003e\n\u003cp\u003e- **Memory:** 512-byte unified memory\u003c/p\u003e\n\u003cp\u003e- **Data Width:** 8-bit operations\u003c/p\u003e\n\u003cp\u003e- **Execution:** Multicycle (1-4 cycles)\u003c/p\u003e\n\u003cp\u003e- **Platform:** Altera DE2-115 FPGA\u003c/p\u003e\n\u003cp\u003e## What I Built\u003c/p\u003e\n\u003cp\u003eCreated a fully functional processor capable of executing assembly programs for matrix mathematics using only integer arithmetic.\u003c/p\u003e\n\u003cp\u003e## Technologies Used\u003c/p\u003e\n\u003cp\u003e- SystemVerilog\u003c/p\u003e\n\u003cp\u003e- ModelSim\u003c/p\u003e\n\u003cp\u003e- Quartus II\u003c/p\u003e\n\u003cp\u003e- Altera DE2-115 FPGA\u003c/p\u003e\n","description":"Complete custom processor design with FSM-based control unit and matrix computation capabilities","image":"/images/projects/processor.jpg","permalink":"https://will-l10.github.io/blogs/custom-processor/","title":"Custom 8-Bit Multicycle Processor"}]