module register(
	input clk,
	input [7:0]d,
	input we,
	input re,
	output [7:0]q
);


