## 计算机中的组合逻辑电路

- 组合逻辑电路：在任一时刻输出信号的稳态值，仅取决于该时刻的输入信号，而与输入的历史无关（无记忆功能）

### 三态门

正常0态、正常1态和高阻态Z

重要的总线接口电路，高阻态时**可认为与总线“脱开”**

高阻态：时序图中用“不高不低”的“中间线”来表示（图见ppt第五页）

**逻辑表达式：Y = EN · A + EN（非） · Z**

### 加法器

半加（不考虑进位输入）和全加（考虑进位输入）

𝐹n = 𝑋n ⊕ 𝑌n ⊕ 𝐶n-1

#### 全加器的进位

- 串行进位：本位全加和必须等低位进位来到后才能进行，加法时间与位数相关（效率低）
- 超前进位：通过电路同时形成各位的进位，从而实现快速加法

#### 加法器的电路实现

- **OF（溢出标识符）**

  表达式OF=Cf ⊕ C （Cf为符号位）

- **CF（进位标识符）**

### 译码器

n个输入变量，2^n个（或少于2^n 个）输出

将输入代码译成相应的控制电位

### 数据选择器

又称“多路选择器”或“多路开关” 

从多个输入通道中选择某一个通道的数据作为输出

## 计算机中的时序逻辑电路

- 时序逻辑电路：电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关（有记忆功能）

### 触发器

按时钟控制方式分为：电位触发、**边沿触发（D触发器）**、主-从触发等

### 寄存器

暂存**数据和指令**，常用D触发器和锁存器

### 计数器

各触发器的时钟信号由同一个脉冲提供的称为同步计数器‘

高位触发器的D接口连接低位的Q（非）输出口

## 计算机中的阵列逻辑电路

### 阵列逻辑电路

- 阵列：指逻辑元件在硅芯片上以阵列形式排列
- 优点：用户自编程、减小系统的硬件规模

#### 分类

- 可编程序逻辑阵列（Programmable Logic Array, PLA）：由与阵列、或阵列组成，均可编程
- 可编程序阵列逻辑（Programmable Array Logic, PAL）：与阵列可编程、或阵列不可编程
- 通用阵列逻辑（General Array Logic, GAL）：具备逻辑宏单元
- 门阵列（Gate Array, GA）：根据需要对门阵列中的门电路进行互连设计
- 宏单元阵列（Macro Cell Array, MCA）：除门电路外，还有触发器、加法器等
- 现场可编程门阵列（Field Programmable Gate Array, FPGA）：集编程灵活性和宏单元阵列于一体

#### ROM（Read-Only Memory）

- 存储固定的信息
- 由地址译码器和存储单元体组成

#### FPGA

- 组成：可编程序逻辑宏单元（CLB）、可编程序输入输出宏单元（IOB）、互联资源、重构逻辑的程序存储器
- 使用：通过硬件描述语言（HDL）对电路进行设计、编程和烧写
- 应用：软件定义网络（SDN）、机器学习（ML）等