# Reading pref.tcl
# do main_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/RAM2.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:10 on Nov 21,2024
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/RAM2.v 
# -- Compiling module RAM2
# 
# Top level modules:
# 	RAM2
# End time: 01:29:10 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -vlog01compat -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/ROM2.v}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:10 on Nov 21,2024
# vlog -reportprogress 300 -vlog01compat -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/ROM2.v 
# -- Compiling module ROM2
# 
# Top level modules:
# 	ROM2
# End time: 01:29:10 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/clock_divider.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/clock_divider.sv 
# -- Compiling module clock_divider
# 
# Top level modules:
# 	clock_divider
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/arm_demo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/arm_demo.sv 
# -- Compiling module arm_demo
# 
# Top level modules:
# 	arm_demo
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/counter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/counter.sv 
# -- Compiling module counter
# 
# Top level modules:
# 	counter
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/comparator.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/comparator.sv 
# -- Compiling module comparator
# 
# Top level modules:
# 	comparator
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/interpreter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/interpreter.sv 
# -- Compiling module interpreter
# 
# Top level modules:
# 	interpreter
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/vga_driver.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/vga_driver.sv 
# -- Compiling module vga_driver
# 
# Top level modules:
# 	vga_driver
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/condlogic.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/condlogic.sv 
# -- Compiling module condlogic
# -- Compiling module condcheck
# 
# Top level modules:
# 	condlogic
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/decoder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:11 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/decoder.sv 
# -- Compiling module decoder
# 
# Top level modules:
# 	decoder
# End time: 01:29:11 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/controller.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/controller.sv 
# -- Compiling module controller
# 
# Top level modules:
# 	controller
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/arm.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/arm.sv 
# -- Compiling module arm
# 
# Top level modules:
# 	arm
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/regfile.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/regfile.sv 
# -- Compiling module regfile
# 
# Top level modules:
# 	regfile
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/mux2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/mux2.sv 
# -- Compiling module mux2
# 
# Top level modules:
# 	mux2
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/flopr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/flopr.sv 
# -- Compiling module flopr
# 
# Top level modules:
# 	flopr
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/flopenr.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/flopenr.sv 
# -- Compiling module flopenr
# 
# Top level modules:
# 	flopenr
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/extend.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/extend.sv 
# -- Compiling module extend
# 
# Top level modules:
# 	extend
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/datapath.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/datapath.sv 
# -- Compiling module datapath
# 
# Top level modules:
# 	datapath
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/adder.sv 
# -- Compiling module adder
# 
# Top level modules:
# 	adder
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/main.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/main.sv 
# -- Compiling module main
# 
# Top level modules:
# 	main
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/adderalu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:12 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/adderalu.sv 
# -- Compiling module adderalu
# 
# Top level modules:
# 	adderalu
# End time: 01:29:12 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/alu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:13 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/alu.sv 
# -- Compiling module alu
# 
# Top level modules:
# 	alu
# End time: 01:29:13 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/dmem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:13 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/dmem.sv 
# -- Compiling module dmem
# 
# Top level modules:
# 	dmem
# End time: 01:29:13 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/barrel_shifter.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:13 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/barrel_shifter.sv 
# -- Compiling module barrel_shifter
# 
# Top level modules:
# 	barrel_shifter
# End time: 01:29:13 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/mulalu.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:13 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/mulalu.sv 
# -- Compiling module mulalu
# 
# Top level modules:
# 	mulalu
# End time: 01:29:13 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/imem.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:13 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/imem.sv 
# -- Compiling module imem
# 
# Top level modules:
# 	imem
# End time: 01:29:13 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto {D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/arm_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 01:29:13 on Nov 21,2024
# vlog -reportprogress 300 -sv -work work "+incdir+D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto" D:/TEC/2Semestre2024/TallerDD/Proyecto/ProyectoPrueba/sfallas_digital_design_lab_2023-main/PruebaProyecto/arm_tb.sv 
# -- Compiling module arm_tb
# 
# Top level modules:
# 	arm_tb
# End time: 01:29:13 on Nov 21,2024, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs="+acc"  arm_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cyclonev_ver -L cyclonev_hssi_ver -L cyclonev_pcie_hip_ver -L rtl_work -L work -voptargs=""+acc"" arm_tb 
# Start time: 01:29:13 on Nov 21,2024
# Loading sv_std.std
# Loading work.arm_tb
# Loading work.arm
# Loading work.controller
# Loading work.decoder
# Loading work.condlogic
# Loading work.flopenr
# Loading work.condcheck
# Loading work.datapath
# Loading work.mux2
# Loading work.flopr
# Loading work.adder
# Loading work.regfile
# Loading work.extend
# Loading work.alu
# Loading work.adderalu
# Loading work.barrel_shifter
# Loading work.mulalu
# Loading work.dmem
# Loading work.RAM2
# Loading altera_mf_ver.altsyncram
# Loading altera_mf_ver.altsyncram_body
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run 100 ns
# Iniciando simulación...
# Tiempo: 22000 | PC: 0 | Instr: e24f0008 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 25000 | PC: 4 | Instr: e2802000 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 35000 | PC: 8 | Instr: e280e010 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 45000 | PC: c | Instr: e1a0e70e | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 55000 | PC: 10 | Instr: e052400e | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 65000 | PC: 14 | Instr: a000009 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 75000 | PC: 18 | Instr: e5923000 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 85000 | PC: 1c | Instr: e5923000 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# Tiempo: 95000 | PC: 20 | Instr: e1a03103 | R0: 0 | R1: 0 | R2: 0 | R3: 0 | R4: 0 | R5: 0
# End time: 01:33:37 on Nov 21,2024, Elapsed time: 0:04:24
# Errors: 0, Warnings: 0
