TimeQuest Timing Analyzer report for DSS
Sat Nov 02 02:01:07 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkin'
 13. Slow 1200mV 85C Model Hold: 'clkin'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clkin'
 27. Slow 1200mV 0C Model Hold: 'clkin'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clkin'
 40. Fast 1200mV 0C Model Hold: 'clkin'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; DSS                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clkin      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkin } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 362.84 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clkin ; -1.756 ; -16.489            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clkin ; 0.314 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clkin ; -3.000 ; -28.566                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkin'                                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.616      ;
; -0.713 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.644      ;
; -0.620 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.551      ;
; -0.597 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.528      ;
; -0.591 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.522      ;
; -0.585 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.516      ;
; -0.584 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.515      ;
; -0.505 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.436      ;
; -0.504 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.435      ;
; -0.470 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.401      ;
; -0.468 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.399      ;
; -0.077 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.008      ;
; -0.072 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.003      ;
; -0.071 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 1.002      ;
; -0.065 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.996      ;
; -0.053 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.984      ;
; 0.209  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; lpm_ff:FF1|dffs[1]                                                                                          ; clkin        ; clkin       ; 1.000        ; -0.064     ; 0.722      ;
; 0.287  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.252      ; 0.993      ;
; 0.289  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.252      ; 0.991      ;
; 0.303  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.252      ; 0.977      ;
; 0.321  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.252      ; 0.959      ;
; 0.323  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.252      ; 0.957      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkin'                                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.314 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.379      ; 0.880      ;
; 0.315 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.379      ; 0.881      ;
; 0.336 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.379      ; 0.902      ;
; 0.339 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.379      ; 0.905      ;
; 0.341 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.379      ; 0.907      ;
; 0.401 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; lpm_ff:FF1|dffs[1]                                                                                          ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.622      ;
; 0.569 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.790      ;
; 0.569 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.790      ;
; 0.572 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.793      ;
; 0.577 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.798      ;
; 0.579 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 0.800      ;
; 0.843 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.064      ;
; 0.849 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.070      ;
; 0.857 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.078      ;
; 0.858 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.079      ;
; 0.859 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.080      ;
; 0.860 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.081      ;
; 0.959 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.180      ;
; 0.961 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.182      ;
; 0.969 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.190      ;
; 0.971 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.064      ; 1.192      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.004      ; 2.514      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkin'                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.064  ; 0.294        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.068  ; 0.298        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[1]|clk                                                                                             ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[1]|clk                                                                                       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[2]|clk                                                                                       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[3]|clk                                                                                       ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[4]|clk                                                                                       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.458  ; 0.688        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.462  ; 0.692        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[1]|clk                                                                                             ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[1]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[2]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[3]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[4]|clk                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 2.783 ; 3.256 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 2.783 ; 3.141 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 2.622 ; 3.256 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 2.512 ; 2.894 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 2.479 ; 3.119 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 2.054 ; 2.454 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -1.566 ; -1.985 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -1.730 ; -2.110 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -1.704 ; -2.153 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -1.566 ; -1.985 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -1.686 ; -2.122 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -1.667 ; -2.056 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 6.115 ; 6.064 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 5.644 ; 5.614 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 5.673 ; 5.646 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 6.115 ; 6.064 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 5.844 ; 5.808 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 5.971 ; 5.957 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 5.871 ; 5.835 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 5.991 ; 5.978 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 6.035 ; 5.987 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 5.148 ; 5.167 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 5.148 ; 5.167 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 5.784 ; 5.763 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 5.642 ; 5.657 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 5.784 ; 5.763 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 5.382 ; 5.342 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 5.520 ; 5.496 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 5.528 ; 5.509 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 5.546 ; 5.525 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 5.211 ; 5.185 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 5.578 ; 5.522 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 5.170 ; 5.225 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 5.170 ; 5.225 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 5.182 ; 5.238 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 5.643 ; 5.658 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 5.349 ; 5.397 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 5.222 ; 5.237 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 5.373 ; 5.422 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 5.454 ; 5.497 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 5.593 ; 5.613 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 5.039 ; 5.057 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 5.039 ; 5.057 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 5.116 ; 5.089 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 5.530 ; 5.542 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 5.666 ; 5.644 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 5.280 ; 5.240 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 5.413 ; 5.388 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 5.419 ; 5.400 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 5.438 ; 5.416 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 5.116 ; 5.089 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 5.468 ; 5.413 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 402.58 MHz ; 250.0 MHz       ; clkin      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -1.484 ; -13.526           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.306 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -28.566                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.069     ; 2.353      ;
; -0.518 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.456      ;
; -0.439 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.377      ;
; -0.418 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.356      ;
; -0.409 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.347      ;
; -0.407 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.345      ;
; -0.400 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.338      ;
; -0.340 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.278      ;
; -0.339 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.277      ;
; -0.310 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.248      ;
; -0.309 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 1.247      ;
; 0.039  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.899      ;
; 0.045  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.893      ;
; 0.048  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.890      ;
; 0.049  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.889      ;
; 0.065  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.873      ;
; 0.297  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; lpm_ff:FF1|dffs[1]                                                                                          ; clkin        ; clkin       ; 1.000        ; -0.057     ; 0.641      ;
; 0.346  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.219      ; 0.893      ;
; 0.348  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.219      ; 0.891      ;
; 0.359  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.219      ; 0.880      ;
; 0.376  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.219      ; 0.863      ;
; 0.378  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.219      ; 0.861      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.306 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.338      ; 0.813      ;
; 0.307 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.338      ; 0.814      ;
; 0.328 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.338      ; 0.835      ;
; 0.329 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.338      ; 0.836      ;
; 0.331 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.338      ; 0.838      ;
; 0.362 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; lpm_ff:FF1|dffs[1]                                                                                          ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.563      ;
; 0.511 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.712      ;
; 0.512 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.713      ;
; 0.514 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.715      ;
; 0.519 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.720      ;
; 0.522 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.723      ;
; 0.754 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.955      ;
; 0.761 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.962      ;
; 0.762 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.963      ;
; 0.763 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.964      ;
; 0.768 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.969      ;
; 0.770 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 0.971      ;
; 0.851 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.052      ;
; 0.857 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.058      ;
; 0.858 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.059      ;
; 0.864 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.057      ; 1.065      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.010      ; 2.260      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.066  ; 0.296        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.070  ; 0.300        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[1]|clk                                                                                             ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[1]|clk                                                                                       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[2]|clk                                                                                       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[3]|clk                                                                                       ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[4]|clk                                                                                       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; 0.428  ; 0.644        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.469  ; 0.699        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.473  ; 0.703        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[1]|clk                                                                                             ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[1]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[2]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[3]|clk                                                                                       ;
; 0.668  ; 0.668        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[4]|clk                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 2.404 ; 2.805 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 2.404 ; 2.698 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 2.282 ; 2.805 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 2.159 ; 2.485 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 2.144 ; 2.683 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 1.772 ; 2.108 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -1.330 ; -1.675 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -1.484 ; -1.784 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -1.473 ; -1.832 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -1.330 ; -1.675 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -1.453 ; -1.802 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -1.429 ; -1.752 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 5.783 ; 5.679 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 5.340 ; 5.269 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 5.364 ; 5.296 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 5.783 ; 5.679 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 5.534 ; 5.452 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 5.633 ; 5.577 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 5.556 ; 5.474 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 5.666 ; 5.598 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 5.710 ; 5.615 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 4.884 ; 4.864 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 4.884 ; 4.864 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 5.467 ; 5.414 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 5.333 ; 5.319 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 5.467 ; 5.414 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 5.097 ; 5.030 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 5.220 ; 5.173 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 5.225 ; 5.183 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 5.242 ; 5.200 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 4.937 ; 4.892 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 5.281 ; 5.190 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 4.903 ; 4.931 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 4.903 ; 4.931 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 4.914 ; 4.941 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 5.360 ; 5.315 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 5.078 ; 5.095 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 4.961 ; 4.931 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 5.100 ; 5.118 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 5.168 ; 5.168 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 5.311 ; 5.277 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 4.787 ; 4.767 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 4.787 ; 4.767 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 4.847 ; 4.803 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 5.226 ; 5.212 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 5.355 ; 5.303 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 4.999 ; 4.935 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 5.118 ; 5.072 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 5.122 ; 5.082 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 5.139 ; 5.098 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 4.847 ; 4.803 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 5.176 ; 5.088 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clkin ; -0.324 ; -2.592            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clkin ; 0.157 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clkin ; -3.000 ; -19.474                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkin'                                                                                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 1.000        ; -0.047     ; 1.232      ;
; 0.041  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.909      ;
; 0.095  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.855      ;
; 0.105  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.845      ;
; 0.109  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.841      ;
; 0.118  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.832      ;
; 0.125  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.825      ;
; 0.162  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.788      ;
; 0.163  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.787      ;
; 0.192  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.758      ;
; 0.193  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.757      ;
; 0.394  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.556      ;
; 0.399  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.551      ;
; 0.399  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.551      ;
; 0.402  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.548      ;
; 0.412  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.538      ;
; 0.556  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; lpm_ff:FF1|dffs[1]                                                                                          ; clkin        ; clkin       ; 1.000        ; -0.037     ; 0.394      ;
; 0.570  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.137      ; 0.576      ;
; 0.571  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.137      ; 0.575      ;
; 0.571  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.137      ; 0.575      ;
; 0.589  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.137      ; 0.557      ;
; 0.591  ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 1.000        ; 0.137      ; 0.555      ;
+--------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkin'                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.218      ; 0.479      ;
; 0.158 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.218      ; 0.480      ;
; 0.169 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.218      ; 0.491      ;
; 0.172 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.218      ; 0.494      ;
; 0.172 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; clkin        ; clkin       ; 0.000        ; 0.218      ; 0.494      ;
; 0.211 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; lpm_ff:FF1|dffs[1]                                                                                          ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.332      ;
; 0.305 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.427      ;
; 0.309 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.431      ;
; 0.453 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.574      ;
; 0.457 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.578      ;
; 0.463 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.588      ;
; 0.520 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.644      ;
; 0.529 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ; clkin        ; clkin       ; 0.000        ; 0.037      ; 0.653      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ; clkin        ; clkin       ; 0.000        ; 0.012      ; 1.151      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkin'                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clkin ; Rise       ; clkin                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; -0.124 ; 0.106        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; -0.123 ; 0.107        ; 0.230          ; Low Pulse Width  ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; FF1|dffs[1]|clk                                                                                             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[1]|clk                                                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[2]|clk                                                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[3]|clk                                                                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; mypa|myFF|dffs[4]|clk                                                                                       ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkin ; Rise       ; clkin~input|i                                                                                               ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[0]                                                                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[1]                                                                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[2]                                                                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[3]                                                                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; PhaseAccumulator:mypa|lpm_ff:myFF|dffs[4]                                                                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clkin ; Rise       ; lpm_ff:FF1|dffs[1]                                                                                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[0]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[1]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[2]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[3]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[4]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[5]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[6]                          ;
; 0.659  ; 0.889        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|q_a[7]                          ;
; 0.661  ; 0.891        ; 0.230          ; High Pulse Width ; clkin ; Rise       ; LPMROM:MyROM|altsyncram:altsyncram_component|altsyncram_jp91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|inclk[0]                                                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~inputclkctrl|outclk                                                                                   ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; clkin~input|o                                                                                               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; FF1|dffs[1]|clk                                                                                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; MyROM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[0]|clk                                                                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[1]|clk                                                                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[2]|clk                                                                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[3]|clk                                                                                       ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clkin ; Rise       ; mypa|myFF|dffs[4]|clk                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 1.551 ; 2.219 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 1.551 ; 2.112 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 1.501 ; 2.219 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 1.406 ; 1.967 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 1.415 ; 2.132 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 1.165 ; 1.773 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -0.880 ; -1.462 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -0.961 ; -1.536 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -0.991 ; -1.598 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -0.880 ; -1.462 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -0.972 ; -1.572 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -0.943 ; -1.546 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 3.561 ; 3.641 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 3.303 ; 3.366 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 3.313 ; 3.378 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 3.561 ; 3.641 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 3.414 ; 3.485 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 3.473 ; 3.558 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 3.428 ; 3.499 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 3.490 ; 3.579 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 3.521 ; 3.597 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 3.030 ; 3.093 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 3.030 ; 3.093 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 3.394 ; 3.481 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 3.355 ; 3.429 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 3.394 ; 3.481 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 3.170 ; 3.219 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 3.260 ; 3.317 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 3.254 ; 3.320 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 3.271 ; 3.337 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 3.085 ; 3.123 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 3.266 ; 3.328 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 3.033 ; 3.112 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 3.033 ; 3.112 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 3.035 ; 3.115 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 3.289 ; 3.380 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 3.135 ; 3.220 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 3.044 ; 3.121 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 3.148 ; 3.235 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 3.190 ; 3.286 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 3.262 ; 3.352 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 2.967 ; 3.028 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 2.967 ; 3.028 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 3.022 ; 3.059 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 3.281 ; 3.353 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 3.319 ; 3.403 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 3.104 ; 3.151 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 3.190 ; 3.245 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 3.184 ; 3.247 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 3.201 ; 3.265 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 3.022 ; 3.059 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 3.195 ; 3.256 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.756  ; 0.157 ; N/A      ; N/A     ; -3.000              ;
;  clkin           ; -1.756  ; 0.157 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -16.489 ; 0.0   ; 0.0      ; 0.0     ; -28.566             ;
;  clkin           ; -16.489 ; 0.000 ; N/A      ; N/A     ; -28.566             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; datain[*]  ; clkin      ; 2.783 ; 3.256 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; 2.783 ; 3.141 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; 2.622 ; 3.256 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; 2.512 ; 2.894 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; 2.479 ; 3.119 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; 2.054 ; 2.454 ; Rise       ; clkin           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; datain[*]  ; clkin      ; -0.880 ; -1.462 ; Rise       ; clkin           ;
;  datain[0] ; clkin      ; -0.961 ; -1.536 ; Rise       ; clkin           ;
;  datain[1] ; clkin      ; -0.991 ; -1.598 ; Rise       ; clkin           ;
;  datain[2] ; clkin      ; -0.880 ; -1.462 ; Rise       ; clkin           ;
;  datain[3] ; clkin      ; -0.972 ; -1.572 ; Rise       ; clkin           ;
;  datain[4] ; clkin      ; -0.943 ; -1.546 ; Rise       ; clkin           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 6.115 ; 6.064 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 5.644 ; 5.614 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 5.673 ; 5.646 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 6.115 ; 6.064 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 5.844 ; 5.808 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 5.971 ; 5.957 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 5.871 ; 5.835 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 5.991 ; 5.978 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 6.035 ; 5.987 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 5.148 ; 5.167 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 5.148 ; 5.167 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 5.784 ; 5.763 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 5.642 ; 5.657 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 5.784 ; 5.763 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 5.382 ; 5.342 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 5.520 ; 5.496 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 5.528 ; 5.509 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 5.546 ; 5.525 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 5.211 ; 5.185 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 5.578 ; 5.522 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; dataout[*]   ; clkin      ; 3.033 ; 3.112 ; Rise       ; clkin           ;
;  dataout[0]  ; clkin      ; 3.033 ; 3.112 ; Rise       ; clkin           ;
;  dataout[1]  ; clkin      ; 3.035 ; 3.115 ; Rise       ; clkin           ;
;  dataout[2]  ; clkin      ; 3.289 ; 3.380 ; Rise       ; clkin           ;
;  dataout[3]  ; clkin      ; 3.135 ; 3.220 ; Rise       ; clkin           ;
;  dataout[4]  ; clkin      ; 3.044 ; 3.121 ; Rise       ; clkin           ;
;  dataout[5]  ; clkin      ; 3.148 ; 3.235 ; Rise       ; clkin           ;
;  dataout[6]  ; clkin      ; 3.190 ; 3.286 ; Rise       ; clkin           ;
;  dataout[7]  ; clkin      ; 3.262 ; 3.352 ; Rise       ; clkin           ;
; testout[*]   ; clkin      ; 2.967 ; 3.028 ; Rise       ; clkin           ;
;  testout[0]  ; clkin      ; 2.967 ; 3.028 ; Rise       ; clkin           ;
; testout1[*]  ; clkin      ; 3.022 ; 3.059 ; Rise       ; clkin           ;
;  testout1[0] ; clkin      ; 3.281 ; 3.353 ; Rise       ; clkin           ;
;  testout1[1] ; clkin      ; 3.319 ; 3.403 ; Rise       ; clkin           ;
;  testout1[2] ; clkin      ; 3.104 ; 3.151 ; Rise       ; clkin           ;
;  testout1[3] ; clkin      ; 3.190 ; 3.245 ; Rise       ; clkin           ;
;  testout1[4] ; clkin      ; 3.184 ; 3.247 ; Rise       ; clkin           ;
;  testout1[5] ; clkin      ; 3.201 ; 3.265 ; Rise       ; clkin           ;
;  testout1[6] ; clkin      ; 3.022 ; 3.059 ; Rise       ; clkin           ;
;  testout1[7] ; clkin      ; 3.195 ; 3.256 ; Rise       ; clkin           ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dataout[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dataout[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout1[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; testout[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clkin                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; dataout[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; testout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dataout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dataout[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; testout[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clkin      ; clkin    ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sat Nov 02 02:00:57 2024
Info: Command: quartus_sta DSS -c DSS
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DSS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkin clkin
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.756             -16.489 clkin 
Info (332146): Worst-case hold slack is 0.314
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.314               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.566 clkin 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.484             -13.526 clkin 
Info (332146): Worst-case hold slack is 0.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.306               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.566 clkin 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.324              -2.592 clkin 
Info (332146): Worst-case hold slack is 0.157
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.157               0.000 clkin 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -19.474 clkin 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4651 megabytes
    Info: Processing ended: Sat Nov 02 02:01:07 2024
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:04


