//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-22781540
// Cuda compilation tools, release 9.0, V9.0.176
// Based on LLVM 3.4svn
//

.version 6.0
.target sm_30
.address_size 64

	// .globl	_Z3RVAv
.extern .func  (.param .b64 func_retval0) _Z9gpumallocy
(
	.param .b64 _Z9gpumallocy_param_0
)
;
.extern .func  (.param .b64 func_retval0) malloc
(
	.param .b64 malloc_param_0
)
;

.visible .func  (.param .b64 func_retval0) _Z3RVAv(

)
{
	.reg .b64 	%rd<3>;


	mov.u64 	%rd1, 8;
	// Callseq Start 0
	{
	.reg .b32 temp_param_reg;
	// <end>}
	.param .b64 param0;
	st.param.b64	[param0+0], %rd1;
	.param .b64 retval0;
	call.uni (retval0), 
	_Z9gpumallocy, 
	(
	param0
	);
	ld.param.b64	%rd2, [retval0+0];
	
	//{
	}// Callseq End 0
	st.param.b64	[func_retval0+0], %rd2;
	ret;
}

	// .globl	_Z10RVA_CreateP5tRVA_PvS1_
.visible .func  (.param .b64 func_retval0) _Z10RVA_CreateP5tRVA_PvS1_(
	.param .b64 _Z10RVA_CreateP5tRVA_PvS1__param_0,
	.param .b64 _Z10RVA_CreateP5tRVA_PvS1__param_1,
	.param .b64 _Z10RVA_CreateP5tRVA_PvS1__param_2
)
{
	.reg .pred 	%p<6>;
	.reg .b16 	%rs<3>;
	.reg .b32 	%r<7>;
	.reg .b64 	%rd<27>;


	ld.param.u64 	%rd14, [_Z10RVA_CreateP5tRVA_PvS1__param_0];
	ld.param.u64 	%rd15, [_Z10RVA_CreateP5tRVA_PvS1__param_1];
	ld.param.u64 	%rd3, [_Z10RVA_CreateP5tRVA_PvS1__param_2];
	mov.u64 	%rd17, 24;
	// Callseq Start 1
	{
	.reg .b32 temp_param_reg;
	// <end>}
	.param .b64 param0;
	st.param.b64	[param0+0], %rd17;
	.param .b64 retval0;
	call.uni (retval0), 
	_Z9gpumallocy, 
	(
	param0
	);
	ld.param.b64	%rd1, [retval0+0];
	
	//{
	}// Callseq End 1
	ld.u32 	%r2, [%rd3+12];
	st.u32 	[%rd1], %r2;
	ld.u32 	%r3, [%rd3+8];
	st.u32 	[%rd1+4], %r3;
	cvt.u64.u32	%rd18, %r3;
	// Callseq Start 2
	{
	.reg .b32 temp_param_reg;
	// <end>}
	.param .b64 param0;
	st.param.b64	[param0+0], %rd18;
	.param .b64 retval0;
	call.uni (retval0), 
	malloc, 
	(
	param0
	);
	ld.param.b64	%rd5, [retval0+0];
	
	//{
	}// Callseq End 2
	st.u64 	[%rd1+8], %rd5;
	ld.u32 	%rd6, [%rd1+4];
	mov.u64 	%rd25, 0;
	setp.eq.s64	%p1, %rd6, 0;
	@%p1 bra 	BB1_2;

BB1_1:
	add.s64 	%rd19, %rd5, %rd25;
	mov.u16 	%rs1, 0;
	st.u8 	[%rd19], %rs1;
	add.s64 	%rd25, %rd25, 1;
	setp.lt.u64	%p2, %rd25, %rd6;
	@%p2 bra 	BB1_1;

BB1_2:
	ld.u64 	%rd20, [%rd14];
	st.u64 	[%rd1+16], %rd20;
	st.u64 	[%rd14], %rd1;
	ld.u32 	%r1, [%rd3+20];
	setp.eq.s32	%p3, %r1, 0;
	@%p3 bra 	BB1_5;

	cvt.u64.u32	%rd22, %r1;
	ld.u32 	%r4, [%rd1+4];
	ld.u32 	%r5, [%rd3+16];
	min.u32 	%r6, %r4, %r5;
	ld.u64 	%rd9, [%rd1+8];
	cvt.u64.u32	%rd10, %r6;
	add.s64 	%rd11, %rd15, %rd22;
	mov.u64 	%rd26, 0;
	setp.eq.s32	%p4, %r6, 0;
	@%p4 bra 	BB1_5;

BB1_4:
	add.s64 	%rd23, %rd11, %rd26;
	ld.u8 	%rs2, [%rd23];
	add.s64 	%rd24, %rd9, %rd26;
	st.u8 	[%rd24], %rs2;
	add.s64 	%rd26, %rd26, 1;
	setp.lt.u64	%p5, %rd26, %rd10;
	@%p5 bra 	BB1_4;

BB1_5:
	st.param.b64	[func_retval0+0], %rd1;
	ret;
}

	// .globl	_Z12RVA_FindDataP5tRVA_j
.visible .func  (.param .b64 func_retval0) _Z12RVA_FindDataP5tRVA_j(
	.param .b64 _Z12RVA_FindDataP5tRVA_j_param_0,
	.param .b32 _Z12RVA_FindDataP5tRVA_j_param_1
)
{
	.reg .pred 	%p<6>;
	.reg .b32 	%r<7>;
	.reg .b64 	%rd<17>;


	ld.param.u64 	%rd8, [_Z12RVA_FindDataP5tRVA_j_param_0];
	ld.param.u32 	%r2, [_Z12RVA_FindDataP5tRVA_j_param_1];
	setp.eq.s32	%p1, %r2, 0;
	mov.u64 	%rd16, 0;
	@%p1 bra 	BB2_6;

	ld.u64 	%rd15, [%rd8];
	setp.eq.s64	%p2, %rd15, 0;
	@%p2 bra 	BB2_6;

BB2_2:
	ld.u64 	%rd4, [%rd15];
	cvt.u32.u64	%r1, %rd4;
	setp.gt.u32	%p3, %r1, %r2;
	@%p3 bra 	BB2_5;

	shr.u64 	%rd11, %rd4, 32;
	cvt.u32.u64	%r3, %rd11;
	add.s32 	%r4, %r3, %r1;
	setp.le.u32	%p4, %r4, %r2;
	@%p4 bra 	BB2_5;
	bra.uni 	BB2_4;

BB2_5:
	ld.u64 	%rd15, [%rd15+16];
	setp.ne.s64	%p5, %rd15, 0;
	@%p5 bra 	BB2_2;
	bra.uni 	BB2_6;

BB2_4:
	ld.u32 	%r5, [%rd15];
	sub.s32 	%r6, %r2, %r5;
	cvt.u64.u32	%rd12, %r6;
	ld.u64 	%rd13, [%rd15+8];
	add.s64 	%rd16, %rd13, %rd12;

BB2_6:
	st.param.b64	[func_retval0+0], %rd16;
	ret;
}


