TimeQuest Timing Analyzer report for top
Tue Aug 22 14:10:55 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Tue Aug 22 14:10:52 2023 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 66.08 MHz ; 66.08 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 4.867 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.757 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 4.867 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.070     ; 15.061     ;
; 4.923 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.074     ; 15.001     ;
; 5.075 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.070     ; 14.853     ;
; 5.091 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.060     ; 14.847     ;
; 5.181 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.070     ; 14.747     ;
; 5.209 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.074     ; 14.715     ;
; 5.242 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.074     ; 14.682     ;
; 5.339 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.075     ; 14.584     ;
; 5.394 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.081     ; 14.523     ;
; 5.536 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.081     ; 14.381     ;
; 5.584 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.065     ; 14.349     ;
; 5.622 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.075     ; 14.301     ;
; 5.622 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.074     ; 14.302     ;
; 5.636 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.290     ;
; 5.640 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.069     ; 14.289     ;
; 5.692 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.076     ; 14.230     ;
; 5.720 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.079     ; 14.199     ;
; 5.725 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.070     ; 14.203     ;
; 5.728 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.070     ; 14.200     ;
; 5.741 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.075     ; 14.182     ;
; 5.783 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.143     ;
; 5.792 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.065     ; 14.141     ;
; 5.803 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.123     ;
; 5.806 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.120     ;
; 5.808 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.055     ; 14.135     ;
; 5.821 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.105     ;
; 5.825 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.101     ;
; 5.860 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 14.076     ;
; 5.864 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.077     ; 14.057     ;
; 5.889 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.074     ; 14.035     ;
; 5.889 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.074     ; 14.035     ;
; 5.898 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.065     ; 14.035     ;
; 5.925 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.072     ; 14.001     ;
; 5.926 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.069     ; 14.003     ;
; 5.945 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.981     ;
; 5.948 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.978     ;
; 5.959 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.970     ;
; 5.963 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.963     ;
; 5.967 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.959     ;
; 5.978 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.075     ; 13.945     ;
; 5.978 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.944     ;
; 6.006 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.915     ;
; 6.011 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.911     ;
; 6.011 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.922     ;
; 6.031 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.902     ;
; 6.034 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.899     ;
; 6.056 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.872     ;
; 6.066 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.860     ;
; 6.070 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.061     ; 13.867     ;
; 6.093 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.840     ;
; 6.100 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.821     ;
; 6.109 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.819     ;
; 6.138 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.783     ;
; 6.149 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.780     ;
; 6.183 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.079     ; 13.736     ;
; 6.240 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.681     ;
; 6.242 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.679     ;
; 6.280 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.641     ;
; 6.301 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.632     ;
; 6.317 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.055     ; 13.626     ;
; 6.328 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.600     ;
; 6.339 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.589     ;
; 6.342 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.575     ;
; 6.377 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.545     ;
; 6.382 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.539     ;
; 6.407 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.065     ; 13.526     ;
; 6.435 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.494     ;
; 6.458 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.470     ;
; 6.468 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.461     ;
; 6.489 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.439     ;
; 6.496 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.428     ;
; 6.498 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.081     ; 13.419     ;
; 6.545 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.074     ; 13.379     ;
; 6.545 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.062     ; 13.391     ;
; 6.560 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.362     ;
; 6.565 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.363     ;
; 6.572 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.356     ;
; 6.592 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.336     ;
; 6.595 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.333     ;
; 6.606 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.323     ;
; 6.606 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.069     ; 13.323     ;
; 6.610 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.318     ;
; 6.614 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.070     ; 13.314     ;
; 6.617 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.056     ; 13.325     ;
; 6.641 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.281     ;
; 6.644 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.278     ;
; 6.653 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.075     ; 13.270     ;
; 6.663 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.259     ;
; 6.663 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.263     ;
; 6.713 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.060     ; 13.225     ;
; 6.719 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.203     ;
; 6.731 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.195     ;
; 6.751 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.175     ;
; 6.754 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.172     ;
; 6.769 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.157     ;
; 6.773 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.072     ; 13.153     ;
; 6.778 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.057     ; 13.163     ;
; 6.783 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.139     ;
; 6.786 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.076     ; 13.136     ;
; 6.812 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.077     ; 13.109     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; alu:dut_alu|mul_s:dut_mul_s|A[15]         ; alu:dut_alu|mul_s:dut_mul_s|A[15]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|tx:dut_tx|tx_state.DATA     ; uart:dut_uart|tx:dut_tx|tx_state.DATA     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|tx:dut_tx|tx_state.START    ; uart:dut_uart|tx:dut_tx|tx_state.START    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]         ; uart:dut_uart|tx:dut_tx|tx_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|state.UART_VALID    ; encorder:dut_encorder|state.UART_VALID    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|state.IDLE          ; encorder:dut_encorder|state.IDLE          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|cnt[3]              ; encorder:dut_encorder|cnt[3]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|cnt[1]              ; encorder:dut_encorder|cnt[1]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; encorder:dut_encorder|cnt[2]              ; encorder:dut_encorder|cnt[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; alu:dut_alu|mul_u:dut_mul_u|state         ; alu:dut_alu|mul_u:dut_mul_u|state         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; alu:dut_alu|divider_u:dut_divider_u|state ; alu:dut_alu|divider_u:dut_divider_u|state ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; alu:dut_alu|divider_s:dut_divider_s|state ; alu:dut_alu|divider_s:dut_divider_s|state ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.DATA_2                  ; decorder:d1|state.DATA_2                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.OPERATION               ; decorder:d1|state.OPERATION               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.DATA_1                  ; decorder:d1|state.DATA_1                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.TYPE                    ; decorder:d1|state.TYPE                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.FORMAT                  ; decorder:d1|state.FORMAT                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.IDLE                    ; decorder:d1|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|cnt_2[2]                      ; decorder:d1|cnt_2[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|cnt_2[1]                      ; decorder:d1|cnt_2[1]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; decorder:d1|state.EQUAL                   ; decorder:d1|state.EQUAL                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE     ; uart:dut_uart|rx:dut_rx|rx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]         ; uart:dut_uart|rx:dut_rx|rx_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; decorder:d1|src1_d[3]                     ; decorder:d1|src1_d[3]                     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|src2_d[3]                     ; decorder:d1|src2_d[3]                     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|mul_s:dut_mul_s|state         ; alu:dut_alu|mul_s:dut_mul_s|state         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|cnt[1]        ; alu:dut_alu|delay:dut_delay|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|state         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|cnt_1[2]                      ; decorder:d1|cnt_1[2]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; decorder:d1|cnt_1[1]                      ; decorder:d1|cnt_1[1]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[0]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[0]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; alu:dut_alu|delay:dut_delay|cnt[0]        ; alu:dut_alu|delay:dut_delay|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[0]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.674      ;
; 0.429 ; encorder:dut_encorder|uart_out_d[3]       ; uart:dut_uart|tx:dut_tx|shift_data[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; encorder:dut_encorder|shift_result[0]     ; encorder:dut_encorder|shift_result[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; encorder:dut_encorder|shift_result[29]    ; encorder:dut_encorder|data[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; uart:dut_uart|tx:dut_tx|tx_done           ; encorder:dut_encorder|state.UART_VALID    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; alu:dut_alu|delay:dut_delay|cnt[0]        ; alu:dut_alu|delay:dut_delay|state         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.694      ;
; 0.430 ; encorder:dut_encorder|shift_result[22]    ; encorder:dut_encorder|shift_result[26]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; encorder:dut_encorder|shift_result[1]     ; encorder:dut_encorder|shift_result[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.431 ; encorder:dut_encorder|shift_result[26]    ; encorder:dut_encorder|shift_result[30]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.431 ; decorder:d1|state.EQUAL                   ; decorder:d1|state.END_DATA                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.697      ;
; 0.432 ; encorder:dut_encorder|shift_result[25]    ; encorder:dut_encorder|shift_result[29]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.432 ; encorder:dut_encorder|shift_result[17]    ; encorder:dut_encorder|shift_result[21]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.433 ; encorder:dut_encorder|shift_result[28]    ; encorder:dut_encorder|data[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.699      ;
; 0.434 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[2]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.700      ;
; 0.434 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[2]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.699      ;
; 0.435 ; alu:dut_alu|divider_u:dut_divider_u|q[5]  ; alu:dut_alu|divider_u:dut_divider_u|q[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.701      ;
; 0.435 ; alu:dut_alu|divider_u:dut_divider_u|q[2]  ; alu:dut_alu|divider_u:dut_divider_u|q[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.701      ;
; 0.435 ; alu:dut_alu|mul_u:dut_mul_u|q[2]          ; alu:dut_alu|mul_u:dut_mul_u|q[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.702      ;
; 0.435 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[1]                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.701      ;
; 0.436 ; alu:dut_alu|mul_u:dut_mul_u|q[12]         ; alu:dut_alu|mul_u:dut_mul_u|result[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.703      ;
; 0.437 ; alu:dut_alu|divider_u:dut_divider_u|q[11] ; alu:dut_alu|divider_u:dut_divider_u|q[12] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.437 ; alu:dut_alu|divider_u:dut_divider_u|q[10] ; alu:dut_alu|divider_u:dut_divider_u|q[11] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.437 ; alu:dut_alu|mul_u:dut_mul_u|q[2]          ; alu:dut_alu|mul_u:dut_mul_u|result[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; alu:dut_alu|mul_u:dut_mul_u|q[6]          ; alu:dut_alu|mul_u:dut_mul_u|result[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; alu:dut_alu|mul_u:dut_mul_u|q[8]          ; alu:dut_alu|mul_u:dut_mul_u|result[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; alu:dut_alu|mul_u:dut_mul_u|q[10]         ; alu:dut_alu|mul_u:dut_mul_u|result[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; alu:dut_alu|mul_u:dut_mul_u|q[12]         ; alu:dut_alu|mul_u:dut_mul_u|q[11]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[1]                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.438 ; alu:dut_alu|divider_u:dut_divider_u|q[14] ; alu:dut_alu|divider_u:dut_divider_u|q[15] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.703      ;
; 0.438 ; alu:dut_alu|mul_u:dut_mul_u|q[4]          ; alu:dut_alu|mul_u:dut_mul_u|q[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.705      ;
; 0.438 ; alu:dut_alu|alu_done_d                    ; encorder:dut_encorder|state.IDLE          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.704      ;
; 0.439 ; alu:dut_alu|divider_u:dut_divider_u|q[8]  ; alu:dut_alu|divider_u:dut_divider_u|q[9]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; alu:dut_alu|divider_u:dut_divider_u|q[3]  ; alu:dut_alu|divider_u:dut_divider_u|q[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.705      ;
; 0.440 ; alu:dut_alu|mul_u:dut_mul_u|q[4]          ; alu:dut_alu|mul_u:dut_mul_u|result[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.707      ;
; 0.440 ; alu:dut_alu|mul_u:dut_mul_u|q[8]          ; alu:dut_alu|mul_u:dut_mul_u|q[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.707      ;
; 0.441 ; alu:dut_alu|divider_u:dut_divider_u|q[12] ; alu:dut_alu|divider_u:dut_divider_u|q[13] ; clk          ; clk         ; 0.000        ; 0.079      ; 0.706      ;
; 0.441 ; alu:dut_alu|divider_u:dut_divider_u|q[7]  ; alu:dut_alu|divider_u:dut_divider_u|q[8]  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.706      ;
; 0.442 ; decorder:d1|state.END_DATA                ; decorder:d1|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.708      ;
; 0.443 ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.709      ;
; 0.444 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[2]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.710      ;
; 0.445 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[1]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.711      ;
; 0.450 ; alu:dut_alu|mul_u:dut_mul_u|A[3]          ; alu:dut_alu|mul_u:dut_mul_u|A[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.716      ;
; 0.451 ; alu:dut_alu|mul_s:dut_mul_s|A[10]         ; alu:dut_alu|mul_s:dut_mul_s|A[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|mul_s:dut_mul_s|A[5]          ; alu:dut_alu|mul_s:dut_mul_s|A[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; encorder:dut_encorder|state.IDLE          ; encorder:dut_encorder|state.UART_SHIFT    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.716      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[14]         ; alu:dut_alu|mul_s:dut_mul_s|q[13]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|A[7]          ; alu:dut_alu|mul_s:dut_mul_s|A[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[5]          ; alu:dut_alu|mul_s:dut_mul_s|q[4]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.717      ;
; 0.452 ; alu:dut_alu|mul_s:dut_mul_s|q[11]         ; alu:dut_alu|mul_s:dut_mul_s|q[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.452 ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|A[3]          ; alu:dut_alu|mul_s:dut_mul_s|A[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; alu:dut_alu|mul_s:dut_mul_s|q[3]          ; alu:dut_alu|mul_s:dut_mul_s|q[2]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; alu:dut_alu|mul_s:dut_mul_s|q[4]          ; alu:dut_alu|mul_s:dut_mul_s|q[3]          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.719      ;
; 0.457 ; alu:dut_alu|mul_u:dut_mul_u|A[10]         ; alu:dut_alu|mul_u:dut_mul_u|A[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.723      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[13]         ; alu:dut_alu|mul_u:dut_mul_u|A[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[11]         ; alu:dut_alu|mul_u:dut_mul_u|A[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; alu:dut_alu|mul_u:dut_mul_u|A[5]          ; alu:dut_alu|mul_u:dut_mul_u|A[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.724      ;
; 0.459 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.725      ;
; 0.460 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.726      ;
; 0.461 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.727      ;
; 0.476 ; encorder:dut_encorder|state.UART_SHIFT    ; encorder:dut_encorder|state.UART_DATA     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.742      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                             ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[0]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[1]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[2]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[3]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[4]  ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|done_edge ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[0]      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[11]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[12]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[13]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[14]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|state     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[10]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[11]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[12]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[13]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[14]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[15]     ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[0]                        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[1]                        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[0]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[1]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[2]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[3]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|count[4]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|done_edge         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q0                ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[0]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[13]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[14]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|q[15]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[14]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[26]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[27]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[28]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[29]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[31]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[3]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|state             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[0]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[15]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[1]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[2]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[3]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[4]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[5]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[6]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[7]              ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[0]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[1]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[2]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[3]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[4]          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|done_edge         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[14]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[15]             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[0]         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[14]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[15]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[18]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[19]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[20]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[21]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[22]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[24]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[26]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[27]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[28]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[31]        ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|state             ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[0]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[1]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[2]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[3]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[10]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[14]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[15]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[18]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[19]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[1]                       ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[20]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[21]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[22]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[24]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[26]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[27]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[2]                       ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[31]                      ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[3]                       ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[6]                       ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|cnt_1[0]                          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|cnt_1[1]                          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|cnt_1[2]                          ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|op_d[0]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|op_d[1]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|op_d[2]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|op_d[3]                           ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[1]                         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[2]                         ;
; 9.757 ; 9.945        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[3]                         ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 2.891 ; 3.344 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -2.154 ; -2.601 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 11.060 ; 10.886 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 10.718 ; 10.549 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 73.13 MHz ; 73.13 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 6.325 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.777 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 6.325 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.060     ; 13.614     ;
; 6.449 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.064     ; 13.486     ;
; 6.570 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 13.369     ;
; 6.587 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.051     ; 13.361     ;
; 6.653 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.060     ; 13.286     ;
; 6.704 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.064     ; 13.231     ;
; 6.724 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.064     ; 13.211     ;
; 6.786 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.073     ; 13.140     ;
; 6.791 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.066     ; 13.142     ;
; 6.921 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.073     ; 13.005     ;
; 6.938 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.055     ; 13.006     ;
; 6.965 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.971     ;
; 6.997 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.065     ; 12.937     ;
; 7.041 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.066     ; 12.892     ;
; 7.048 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.892     ;
; 7.087 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.842     ;
; 7.106 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.830     ;
; 7.111 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.821     ;
; 7.143 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.793     ;
; 7.144 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.792     ;
; 7.146 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.790     ;
; 7.148 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.788     ;
; 7.165 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.774     ;
; 7.166 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.066     ; 12.767     ;
; 7.168 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.771     ;
; 7.168 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.762     ;
; 7.169 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.775     ;
; 7.200 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.046     ; 12.753     ;
; 7.227 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.054     ; 12.718     ;
; 7.252 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.692     ;
; 7.262 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.674     ;
; 7.299 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.637     ;
; 7.300 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.636     ;
; 7.302 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.634     ;
; 7.303 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.637     ;
; 7.304 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.632     ;
; 7.313 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.064     ; 12.622     ;
; 7.314 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.064     ; 12.621     ;
; 7.323 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.617     ;
; 7.324 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.606     ;
; 7.348 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.596     ;
; 7.369 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.563     ;
; 7.385 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.066     ; 12.548     ;
; 7.386 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.558     ;
; 7.389 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.543     ;
; 7.390 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.554     ;
; 7.403 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.527     ;
; 7.404 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.061     ; 12.534     ;
; 7.406 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.538     ;
; 7.412 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.527     ;
; 7.417 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.519     ;
; 7.427 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.503     ;
; 7.474 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.052     ; 12.473     ;
; 7.496 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.444     ;
; 7.501 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.070     ; 12.428     ;
; 7.526 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.404     ;
; 7.559 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.371     ;
; 7.583 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.347     ;
; 7.617 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.327     ;
; 7.640 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.286     ;
; 7.645 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.061     ; 12.293     ;
; 7.654 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.061     ; 12.284     ;
; 7.668 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.046     ; 12.285     ;
; 7.682 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.069     ; 12.248     ;
; 7.700 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.055     ; 12.244     ;
; 7.734 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.198     ;
; 7.751 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.189     ;
; 7.754 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.185     ;
; 7.768 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.061     ; 12.170     ;
; 7.771 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.169     ;
; 7.777 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.073     ; 12.149     ;
; 7.780 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.065     ; 12.154     ;
; 7.798 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.134     ;
; 7.834 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.105     ;
; 7.871 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.068     ;
; 7.872 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.067     ;
; 7.872 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.061     ; 12.066     ;
; 7.874 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.065     ;
; 7.876 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.060     ; 12.063     ;
; 7.880 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.054     ; 12.065     ;
; 7.884 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.048     ;
; 7.887 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.067     ; 12.045     ;
; 7.896 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.066     ; 12.037     ;
; 7.897 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.064     ; 12.038     ;
; 7.912 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.028     ;
; 7.913 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.059     ; 12.027     ;
; 7.923 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.063     ; 12.013     ;
; 7.942 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.063     ; 11.994     ;
; 7.957 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.047     ; 11.995     ;
; 7.979 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.063     ; 11.957     ;
; 7.980 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.063     ; 11.956     ;
; 7.982 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.063     ; 11.954     ;
; 7.984 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.063     ; 11.952     ;
; 7.989 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.943     ;
; 8.004 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.069     ; 11.926     ;
; 8.016 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.051     ; 11.932     ;
; 8.038 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.894     ;
; 8.040 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.892     ;
; 8.043 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.067     ; 11.889     ;
; 8.062 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.063     ; 11.874     ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; uart:dut_uart|tx:dut_tx|tx_state.DATA     ; uart:dut_uart|tx:dut_tx|tx_state.DATA     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; encorder:dut_encorder|state.UART_VALID    ; encorder:dut_encorder|state.UART_VALID    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; encorder:dut_encorder|state.IDLE          ; encorder:dut_encorder|state.IDLE          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; encorder:dut_encorder|cnt[3]              ; encorder:dut_encorder|cnt[3]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; encorder:dut_encorder|cnt[1]              ; encorder:dut_encorder|cnt[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; encorder:dut_encorder|cnt[2]              ; encorder:dut_encorder|cnt[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; alu:dut_alu|divider_s:dut_divider_s|state ; alu:dut_alu|divider_s:dut_divider_s|state ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; decorder:d1|src1_d[3]                     ; decorder:d1|src1_d[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|src2_d[3]                     ; decorder:d1|src2_d[3]                     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.START    ; uart:dut_uart|tx:dut_tx|tx_state.START    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]         ; uart:dut_uart|tx:dut_tx|tx_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|mul_u:dut_mul_u|state         ; alu:dut_alu|mul_u:dut_mul_u|state         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|mul_s:dut_mul_s|state         ; alu:dut_alu|mul_s:dut_mul_s|state         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; alu:dut_alu|divider_u:dut_divider_u|state ; alu:dut_alu|divider_u:dut_divider_u|state ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.DATA_2                  ; decorder:d1|state.DATA_2                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.OPERATION               ; decorder:d1|state.OPERATION               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|cnt_1[2]                      ; decorder:d1|cnt_1[2]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.DATA_1                  ; decorder:d1|state.DATA_1                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|cnt_1[1]                      ; decorder:d1|cnt_1[1]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.TYPE                    ; decorder:d1|state.TYPE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.FORMAT                  ; decorder:d1|state.FORMAT                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.IDLE                    ; decorder:d1|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|cnt_2[2]                      ; decorder:d1|cnt_2[2]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|cnt_2[1]                      ; decorder:d1|cnt_2[1]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; decorder:d1|state.EQUAL                   ; decorder:d1|state.EQUAL                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE     ; uart:dut_uart|rx:dut_rx|rx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]         ; uart:dut_uart|rx:dut_rx|rx_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; alu:dut_alu|mul_s:dut_mul_s|A[15]         ; alu:dut_alu|mul_s:dut_mul_s|A[15]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|delay:dut_delay|cnt[1]        ; alu:dut_alu|delay:dut_delay|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|state         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.365 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[0]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[0]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[0]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; alu:dut_alu|delay:dut_delay|cnt[0]        ; alu:dut_alu|delay:dut_delay|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.608      ;
; 0.388 ; alu:dut_alu|delay:dut_delay|cnt[0]        ; alu:dut_alu|delay:dut_delay|state         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.629      ;
; 0.389 ; uart:dut_uart|tx:dut_tx|tx_done           ; encorder:dut_encorder|state.UART_VALID    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.632      ;
; 0.392 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[2]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.634      ;
; 0.393 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[2]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.635      ;
; 0.394 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[1]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.636      ;
; 0.395 ; encorder:dut_encorder|shift_result[0]     ; encorder:dut_encorder|shift_result[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.638      ;
; 0.395 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[1]                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.637      ;
; 0.396 ; encorder:dut_encorder|shift_result[29]    ; encorder:dut_encorder|data[1]             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.638      ;
; 0.397 ; encorder:dut_encorder|uart_out_d[3]       ; uart:dut_uart|tx:dut_tx|shift_data[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.397 ; encorder:dut_encorder|shift_result[1]     ; encorder:dut_encorder|shift_result[5]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; encorder:dut_encorder|shift_result[26]    ; encorder:dut_encorder|shift_result[30]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.398 ; encorder:dut_encorder|shift_result[22]    ; encorder:dut_encorder|shift_result[26]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; encorder:dut_encorder|shift_result[28]    ; encorder:dut_encorder|data[0]             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.642      ;
; 0.399 ; encorder:dut_encorder|shift_result[17]    ; encorder:dut_encorder|shift_result[21]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.399 ; decorder:d1|state.EQUAL                   ; decorder:d1|state.END_DATA                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.400 ; encorder:dut_encorder|shift_result[25]    ; encorder:dut_encorder|shift_result[29]    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.642      ;
; 0.401 ; decorder:d1|state.END_DATA                ; decorder:d1|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.643      ;
; 0.402 ; alu:dut_alu|divider_u:dut_divider_u|q[5]  ; alu:dut_alu|divider_u:dut_divider_u|q[6]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.402 ; alu:dut_alu|divider_u:dut_divider_u|q[2]  ; alu:dut_alu|divider_u:dut_divider_u|q[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.402 ; alu:dut_alu|mul_u:dut_mul_u|q[2]          ; alu:dut_alu|mul_u:dut_mul_u|q[1]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.402 ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.644      ;
; 0.403 ; alu:dut_alu|divider_u:dut_divider_u|q[14] ; alu:dut_alu|divider_u:dut_divider_u|q[15] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; alu:dut_alu|divider_u:dut_divider_u|q[11] ; alu:dut_alu|divider_u:dut_divider_u|q[12] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; alu:dut_alu|divider_u:dut_divider_u|q[10] ; alu:dut_alu|divider_u:dut_divider_u|q[11] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.645      ;
; 0.403 ; alu:dut_alu|mul_u:dut_mul_u|q[8]          ; alu:dut_alu|mul_u:dut_mul_u|result[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; alu:dut_alu|mul_u:dut_mul_u|q[10]         ; alu:dut_alu|mul_u:dut_mul_u|result[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; alu:dut_alu|mul_u:dut_mul_u|q[12]         ; alu:dut_alu|mul_u:dut_mul_u|result[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; alu:dut_alu|mul_u:dut_mul_u|q[12]         ; alu:dut_alu|mul_u:dut_mul_u|q[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.403 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[2]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.404 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[1]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.647      ;
; 0.404 ; alu:dut_alu|alu_done_d                    ; encorder:dut_encorder|state.IDLE          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.647      ;
; 0.405 ; alu:dut_alu|divider_u:dut_divider_u|q[8]  ; alu:dut_alu|divider_u:dut_divider_u|q[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.647      ;
; 0.405 ; alu:dut_alu|divider_u:dut_divider_u|q[3]  ; alu:dut_alu|divider_u:dut_divider_u|q[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.647      ;
; 0.405 ; alu:dut_alu|mul_u:dut_mul_u|q[2]          ; alu:dut_alu|mul_u:dut_mul_u|result[2]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.647      ;
; 0.405 ; alu:dut_alu|mul_u:dut_mul_u|q[6]          ; alu:dut_alu|mul_u:dut_mul_u|result[6]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.647      ;
; 0.406 ; alu:dut_alu|divider_u:dut_divider_u|q[12] ; alu:dut_alu|divider_u:dut_divider_u|q[13] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.648      ;
; 0.406 ; alu:dut_alu|mul_u:dut_mul_u|q[4]          ; alu:dut_alu|mul_u:dut_mul_u|q[3]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.648      ;
; 0.406 ; alu:dut_alu|mul_u:dut_mul_u|q[8]          ; alu:dut_alu|mul_u:dut_mul_u|q[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.649      ;
; 0.407 ; alu:dut_alu|divider_u:dut_divider_u|q[7]  ; alu:dut_alu|divider_u:dut_divider_u|q[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.649      ;
; 0.407 ; encorder:dut_encorder|state.IDLE          ; encorder:dut_encorder|state.UART_SHIFT    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.650      ;
; 0.408 ; alu:dut_alu|mul_u:dut_mul_u|q[4]          ; alu:dut_alu|mul_u:dut_mul_u|result[4]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.408 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.649      ;
; 0.410 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.651      ;
; 0.416 ; alu:dut_alu|mul_s:dut_mul_s|q[11]         ; alu:dut_alu|mul_s:dut_mul_s|q[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; alu:dut_alu|mul_u:dut_mul_u|A[3]          ; alu:dut_alu|mul_u:dut_mul_u|A[2]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.658      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[14]         ; alu:dut_alu|mul_s:dut_mul_s|q[13]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|A[10]         ; alu:dut_alu|mul_s:dut_mul_s|A[9]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|A[5]          ; alu:dut_alu|mul_s:dut_mul_s|A[4]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[3]          ; alu:dut_alu|mul_s:dut_mul_s|q[2]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; alu:dut_alu|mul_s:dut_mul_s|q[5]          ; alu:dut_alu|mul_s:dut_mul_s|q[4]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.419 ; alu:dut_alu|mul_s:dut_mul_s|A[7]          ; alu:dut_alu|mul_s:dut_mul_s|A[6]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; alu:dut_alu|mul_s:dut_mul_s|A[3]          ; alu:dut_alu|mul_s:dut_mul_s|A[2]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.420 ; alu:dut_alu|mul_s:dut_mul_s|q[4]          ; alu:dut_alu|mul_s:dut_mul_s|q[3]          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.661      ;
; 0.421 ; alu:dut_alu|mul_u:dut_mul_u|A[10]         ; alu:dut_alu|mul_u:dut_mul_u|A[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.664      ;
; 0.422 ; alu:dut_alu|mul_u:dut_mul_u|A[13]         ; alu:dut_alu|mul_u:dut_mul_u|A[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.665      ;
; 0.422 ; alu:dut_alu|mul_u:dut_mul_u|A[11]         ; alu:dut_alu|mul_u:dut_mul_u|A[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.665      ;
; 0.424 ; alu:dut_alu|mul_u:dut_mul_u|A[5]          ; alu:dut_alu|mul_u:dut_mul_u|A[4]          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.666      ;
; 0.425 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.667      ;
; 0.426 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.668      ;
; 0.427 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.437 ; encorder:dut_encorder|state.UART_SHIFT    ; encorder:dut_encorder|state.UART_DATA     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.680      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|alu_done_d                        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[10]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[11]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[12]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[13]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[14]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[15]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[16]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[8]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[9]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[0]  ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[1]  ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[2]  ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[3]  ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[4]  ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|done_edge ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[0]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[10]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[11]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[12]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[13]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[14]     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[1]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[2]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[3]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[4]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[5]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[6]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[7]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[8]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[9]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|state     ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[2]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[3]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[4]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[5]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[6]      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[0]                        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|dtype_s[1]                        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[14]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[17]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[18]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[19]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[20]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[21]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[0]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[1]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[2]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[3]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[4]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[5]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[6]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[7]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[0]          ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[1]          ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[2]          ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[3]          ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|count[4]          ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|done_edge         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[0]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[15]             ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[1]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[2]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[3]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[4]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[5]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[6]              ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[14]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[18]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[19]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[1]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[20]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[21]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[22]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[24]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[26]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[27]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[28]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[2]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[31]        ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[3]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[4]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[5]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[6]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]         ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|state             ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[0]                           ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[1]                           ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[2]                           ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|op_s[3]                           ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[0]                       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[10]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[14]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[18]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[19]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[1]                       ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[20]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[21]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[22]                      ;
; 9.777 ; 9.963        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[24]                      ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 2.575 ; 2.878 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.929 ; -2.197 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 9.861 ; 9.877 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 9.539 ; 9.553 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 12.470 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.437 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 12.470 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.032     ; 7.485      ;
; 12.546 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.034     ; 7.407      ;
; 12.558 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.021     ; 7.408      ;
; 12.663 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.032     ; 7.292      ;
; 12.689 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.038     ; 7.260      ;
; 12.697 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.034     ; 7.256      ;
; 12.722 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.034     ; 7.231      ;
; 12.723 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.032     ; 7.232      ;
; 12.723 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.036     ; 7.228      ;
; 12.743 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.038     ; 7.206      ;
; 12.778 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.178      ;
; 12.839 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.034     ; 7.114      ;
; 12.854 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.033     ; 7.100      ;
; 12.863 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.036     ; 7.088      ;
; 12.866 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.090      ;
; 12.866 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.020     ; 7.101      ;
; 12.877 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.079      ;
; 12.878 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.039     ; 7.070      ;
; 12.880 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.076      ;
; 12.884 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.072      ;
; 12.887 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.069      ;
; 12.902 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.027     ; 7.058      ;
; 12.902 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.035     ; 7.050      ;
; 12.920 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.036      ;
; 12.930 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.036     ; 7.021      ;
; 12.931 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.025      ;
; 12.934 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.022      ;
; 12.938 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.018      ;
; 12.941 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.031     ; 7.015      ;
; 12.956 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.996      ;
; 12.959 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.996      ;
; 12.962 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.993      ;
; 12.978 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.029     ; 6.980      ;
; 12.990 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.016     ; 6.981      ;
; 12.993 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.963      ;
; 13.004 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.021     ; 6.962      ;
; 13.005 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.949      ;
; 13.013 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.939      ;
; 13.016 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.944      ;
; 13.027 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.933      ;
; 13.030 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.924      ;
; 13.030 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.930      ;
; 13.033 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.919      ;
; 13.034 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.926      ;
; 13.037 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.923      ;
; 13.042 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.036     ; 6.909      ;
; 13.052 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.904      ;
; 13.055 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.900      ;
; 13.058 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.895      ;
; 13.058 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.895      ;
; 13.067 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.885      ;
; 13.079 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.881      ;
; 13.084 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.868      ;
; 13.087 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.865      ;
; 13.123 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.039     ; 6.825      ;
; 13.129 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.029     ; 6.829      ;
; 13.138 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.814      ;
; 13.154 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.029     ; 6.804      ;
; 13.155 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.029     ; 6.803      ;
; 13.157 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.792      ;
; 13.163 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[31] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.793      ;
; 13.167 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.016     ; 6.804      ;
; 13.183 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[20] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.773      ;
; 13.207 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.747      ;
; 13.215 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.739      ;
; 13.227 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.020     ; 6.740      ;
; 13.234 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[18] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.722      ;
; 13.239 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.038     ; 6.710      ;
; 13.259 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[16] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.694      ;
; 13.260 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.695      ;
; 13.260 ; decorder:d1|src2_d[1] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.016     ; 6.711      ;
; 13.261 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.693      ;
; 13.264 ; decorder:d1|src1_d[1] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.690      ;
; 13.272 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.688      ;
; 13.300 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.655      ;
; 13.306 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[24] ; clk          ; clk         ; 20.000       ; -0.029     ; 6.652      ;
; 13.311 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.644      ;
; 13.314 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.641      ;
; 13.315 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[27] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.639      ;
; 13.318 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.637      ;
; 13.318 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[21] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.636      ;
; 13.320 ; decorder:d1|src1_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.634      ;
; 13.321 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.032     ; 6.634      ;
; 13.329 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.627      ;
; 13.331 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[19] ; clk          ; clk         ; 20.000       ; -0.029     ; 6.627      ;
; 13.332 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.027     ; 6.628      ;
; 13.332 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.624      ;
; 13.333 ; decorder:d1|src2_d[0] ; alu:dut_alu|result_d[13] ; clk          ; clk         ; 20.000       ; -0.022     ; 6.632      ;
; 13.334 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[29] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.622      ;
; 13.336 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.034     ; 6.617      ;
; 13.336 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.036     ; 6.615      ;
; 13.345 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[23] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.611      ;
; 13.348 ; decorder:d1|src1_d[0] ; alu:dut_alu|result_d[15] ; clk          ; clk         ; 20.000       ; -0.021     ; 6.618      ;
; 13.348 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[25] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.608      ;
; 13.352 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[17] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.604      ;
; 13.355 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[30] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.601      ;
; 13.370 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[22] ; clk          ; clk         ; 20.000       ; -0.035     ; 6.582      ;
; 13.405 ; decorder:d1|src2_d[3] ; alu:dut_alu|result_d[26] ; clk          ; clk         ; 20.000       ; -0.033     ; 6.549      ;
; 13.406 ; decorder:d1|src2_d[2] ; alu:dut_alu|result_d[14] ; clk          ; clk         ; 20.000       ; -0.016     ; 6.565      ;
; 13.407 ; decorder:d1|src1_d[3] ; alu:dut_alu|result_d[28] ; clk          ; clk         ; 20.000       ; -0.031     ; 6.549      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.DATA     ; uart:dut_uart|tx:dut_tx|tx_state.DATA     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.START    ; uart:dut_uart|tx:dut_tx|tx_state.START    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:dut_uart|tx:dut_tx|tx_cnt[0]         ; uart:dut_uart|tx:dut_tx|tx_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|state.UART_VALID    ; encorder:dut_encorder|state.UART_VALID    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|state.IDLE          ; encorder:dut_encorder|state.IDLE          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[3]              ; encorder:dut_encorder|cnt[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[1]              ; encorder:dut_encorder|cnt[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; encorder:dut_encorder|cnt[2]              ; encorder:dut_encorder|cnt[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; alu:dut_alu|mul_u:dut_mul_u|state         ; alu:dut_alu|mul_u:dut_mul_u|state         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; alu:dut_alu|divider_s:dut_divider_s|state ; alu:dut_alu|divider_s:dut_divider_s|state ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.DATA_2                  ; decorder:d1|state.DATA_2                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.OPERATION               ; decorder:d1|state.OPERATION               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|cnt_1[2]                      ; decorder:d1|cnt_1[2]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.DATA_1                  ; decorder:d1|state.DATA_1                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|cnt_1[1]                      ; decorder:d1|cnt_1[1]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.TYPE                    ; decorder:d1|state.TYPE                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.FORMAT                  ; decorder:d1|state.FORMAT                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.IDLE                    ; decorder:d1|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|cnt_2[2]                      ; decorder:d1|cnt_2[2]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|cnt_2[1]                      ; decorder:d1|cnt_2[1]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; decorder:d1|state.EQUAL                   ; decorder:d1|state.EQUAL                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; alu:dut_alu|mul_s:dut_mul_s|A[15]         ; alu:dut_alu|mul_s:dut_mul_s|A[15]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|src1_d[3]                     ; decorder:d1|src1_d[3]                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; decorder:d1|src2_d[3]                     ; decorder:d1|src2_d[3]                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|mul_s:dut_mul_s|state         ; alu:dut_alu|mul_s:dut_mul_s|state         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|divider_u:dut_divider_u|state ; alu:dut_alu|divider_u:dut_divider_u|state ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|delay:dut_delay|cnt[1]        ; alu:dut_alu|delay:dut_delay|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|state         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.IDLE     ; uart:dut_uart|rx:dut_rx|rx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart:dut_uart|rx:dut_rx|rx_cnt[0]         ; uart:dut_uart|rx:dut_rx|rx_cnt[0]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; encorder:dut_encorder|shift_result[29]    ; encorder:dut_encorder|data[1]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.313      ;
; 0.189 ; encorder:dut_encorder|uart_out_d[3]       ; uart:dut_uart|tx:dut_tx|shift_data[3]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|shift_result[0]     ; encorder:dut_encorder|shift_result[4]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|shift_result[22]    ; encorder:dut_encorder|shift_result[26]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|shift_result[1]     ; encorder:dut_encorder|shift_result[5]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[0]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[0]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; encorder:dut_encorder|shift_result[26]    ; encorder:dut_encorder|shift_result[30]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.315      ;
; 0.190 ; alu:dut_alu|delay:dut_delay|cnt[0]        ; alu:dut_alu|delay:dut_delay|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; decorder:d1|state.EQUAL                   ; decorder:d1|state.END_DATA                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.315      ;
; 0.191 ; encorder:dut_encorder|shift_result[17]    ; encorder:dut_encorder|shift_result[21]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.316      ;
; 0.192 ; encorder:dut_encorder|shift_result[28]    ; encorder:dut_encorder|data[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.192 ; encorder:dut_encorder|shift_result[25]    ; encorder:dut_encorder|shift_result[29]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.192 ; alu:dut_alu|divider_u:dut_divider_u|q[11] ; alu:dut_alu|divider_u:dut_divider_u|q[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.192 ; alu:dut_alu|divider_u:dut_divider_u|q[5]  ; alu:dut_alu|divider_u:dut_divider_u|q[6]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; alu:dut_alu|divider_u:dut_divider_u|q[2]  ; alu:dut_alu|divider_u:dut_divider_u|q[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.192 ; alu:dut_alu|mul_u:dut_mul_u|q[12]         ; alu:dut_alu|mul_u:dut_mul_u|result[12]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.193 ; alu:dut_alu|divider_u:dut_divider_u|q[14] ; alu:dut_alu|divider_u:dut_divider_u|q[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; alu:dut_alu|divider_u:dut_divider_u|q[10] ; alu:dut_alu|divider_u:dut_divider_u|q[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; alu:dut_alu|mul_u:dut_mul_u|q[2]          ; alu:dut_alu|mul_u:dut_mul_u|q[1]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.317      ;
; 0.193 ; alu:dut_alu|mul_u:dut_mul_u|q[12]         ; alu:dut_alu|mul_u:dut_mul_u|q[11]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.193 ; alu:dut_alu|alu_done_d                    ; encorder:dut_encorder|state.IDLE          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.194 ; alu:dut_alu|mul_u:dut_mul_u|q[8]          ; alu:dut_alu|mul_u:dut_mul_u|result[8]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.319      ;
; 0.194 ; alu:dut_alu|mul_u:dut_mul_u|q[10]         ; alu:dut_alu|mul_u:dut_mul_u|result[10]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.319      ;
; 0.195 ; alu:dut_alu|mul_u:dut_mul_u|q[2]          ; alu:dut_alu|mul_u:dut_mul_u|result[2]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.195 ; alu:dut_alu|mul_u:dut_mul_u|q[6]          ; alu:dut_alu|mul_u:dut_mul_u|result[6]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.196 ; alu:dut_alu|divider_u:dut_divider_u|q[12] ; alu:dut_alu|divider_u:dut_divider_u|q[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.196 ; alu:dut_alu|divider_u:dut_divider_u|q[3]  ; alu:dut_alu|divider_u:dut_divider_u|q[4]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.320      ;
; 0.196 ; alu:dut_alu|mul_u:dut_mul_u|q[4]          ; alu:dut_alu|mul_u:dut_mul_u|q[3]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.320      ;
; 0.196 ; alu:dut_alu|mul_u:dut_mul_u|q[8]          ; alu:dut_alu|mul_u:dut_mul_u|q[7]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.196 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[2]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.196 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[2]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.196 ; decorder:d1|cnt_2[0]                      ; decorder:d1|cnt_2[1]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.321      ;
; 0.197 ; alu:dut_alu|divider_u:dut_divider_u|q[8]  ; alu:dut_alu|divider_u:dut_divider_u|q[9]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.320      ;
; 0.197 ; alu:dut_alu|mul_u:dut_mul_u|q[4]          ; alu:dut_alu|mul_u:dut_mul_u|result[4]     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.321      ;
; 0.198 ; alu:dut_alu|divider_u:dut_divider_u|q[7]  ; alu:dut_alu|divider_u:dut_divider_u|q[8]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.321      ;
; 0.198 ; alu:dut_alu|delay:dut_delay|cnt[0]        ; alu:dut_alu|delay:dut_delay|state         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.322      ;
; 0.199 ; alu:dut_alu|mul_u:dut_mul_u|A[3]          ; alu:dut_alu|mul_u:dut_mul_u|A[2]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; decorder:d1|cnt_1[0]                      ; decorder:d1|cnt_1[1]                      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.199 ; uart:dut_uart|tx:dut_tx|tx_done           ; encorder:dut_encorder|state.UART_VALID    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.324      ;
; 0.200 ; alu:dut_alu|mul_s:dut_mul_s|q[11]         ; alu:dut_alu|mul_s:dut_mul_s|q[10]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|q[14]         ; alu:dut_alu|mul_s:dut_mul_s|q[13]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|A[10]         ; alu:dut_alu|mul_s:dut_mul_s|A[9]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.201 ; alu:dut_alu|mul_s:dut_mul_s|A[5]          ; alu:dut_alu|mul_s:dut_mul_s|A[4]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.325      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|A[7]          ; alu:dut_alu|mul_s:dut_mul_s|A[6]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|A[3]          ; alu:dut_alu|mul_s:dut_mul_s|A[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|q[3]          ; alu:dut_alu|mul_s:dut_mul_s|q[2]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; alu:dut_alu|mul_s:dut_mul_s|q[5]          ; alu:dut_alu|mul_s:dut_mul_s|q[4]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.202 ; uart:dut_uart|rx:dut_rx|rx_state.DATA     ; uart:dut_uart|rx:dut_rx|rx_state.STOP     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; alu:dut_alu|mul_s:dut_mul_s|q[4]          ; alu:dut_alu|mul_s:dut_mul_s|q[3]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.203 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.328      ;
; 0.204 ; alu:dut_alu|mul_u:dut_mul_u|A[5]          ; alu:dut_alu|mul_u:dut_mul_u|A[4]          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.204 ; decorder:d1|state.END_DATA                ; decorder:d1|state.IDLE                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[13]         ; alu:dut_alu|mul_u:dut_mul_u|A[12]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[11]         ; alu:dut_alu|mul_u:dut_mul_u|A[10]         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; alu:dut_alu|mul_u:dut_mul_u|A[10]         ; alu:dut_alu|mul_u:dut_mul_u|A[9]          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.329      ;
; 0.205 ; encorder:dut_encorder|cnt[0]              ; encorder:dut_encorder|cnt[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; uart:dut_uart|tx:dut_tx|tx_state.STOP     ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.330      ;
; 0.206 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[3]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.206 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[2]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.331      ;
; 0.208 ; uart:dut_uart|tx:dut_tx|tx_state.IDLE     ; uart:dut_uart|tx:dut_tx|tx_cnt[1]         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.333      ;
; 0.209 ; encorder:dut_encorder|state.IDLE          ; encorder:dut_encorder|state.UART_SHIFT    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.334      ;
; 0.209 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|cnt[0]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.333      ;
; 0.211 ; alu:dut_alu|delay:dut_delay|state         ; alu:dut_alu|delay:dut_delay|cnt[1]        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.335      ;
; 0.214 ; encorder:dut_encorder|state.UART_SHIFT    ; encorder:dut_encorder|state.UART_DATA     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.339      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                              ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[0]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[1]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[2]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[3]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[4]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[5]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[6]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[7]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[0]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[1]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[2]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[3]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|count[4]  ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|done_edge ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|q[15]     ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|state     ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[7]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[8]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_u:dut_divider_u|q[9]      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[15]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[1]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[22]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[23]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[24]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[25]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_s:dut_mul_s|result[5]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[10]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[11]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[12]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[13]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[14]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[8]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|A[9]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[0]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[10]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[11]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[12]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[13]             ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[1]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[2]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[3]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[4]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[5]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[6]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[7]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[8]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|q[9]              ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[10]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[11]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[12]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[13]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[17]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[1]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[23]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[25]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[29]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[2]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[30]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[3]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[4]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[5]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[6]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[7]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[8]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|mul_u:dut_mul_u|result[9]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[17]                      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[23]                      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[25]                      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[28]                      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[29]                      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[30]                      ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[7]                       ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[8]                       ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|result_d[9]                       ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[4]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src1_d[7]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[4]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[5]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[6]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; decorder:d1|src2_d[7]                         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|data[1]                 ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|data[2]                 ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[13]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[17]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[18]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[1]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[21]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[22]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[25]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[26]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[29]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[30]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[5]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; encorder:dut_encorder|shift_result[9]         ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|gen_en:dut_gen_en|cnt[0]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|gen_en:dut_gen_en|cnt[4]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|gen_en:dut_gen_en|cnt[7]        ;
; 9.437 ; 9.621        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; uart:dut_uart|gen_en:dut_gen_en|cnt[8]        ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|alu_done_d                        ;
; 9.438 ; 9.622        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; alu:dut_alu|divider_s:dut_divider_s|A[10]     ;
+-------+--------------+----------------+-----------------+-------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 1.401 ; 2.074 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.028 ; -1.728 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.228 ; 5.907 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.044 ; 5.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.867 ; 0.182 ; N/A      ; N/A     ; 9.437               ;
;  clk             ; 4.867 ; 0.182 ; N/A      ; N/A     ; 9.437               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rxd       ; clk        ; 2.891 ; 3.344 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rxd       ; clk        ; -1.028 ; -1.728 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; txd       ; clk        ; 11.060 ; 10.886 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.044 ; 5.734 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; n_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 74489    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 74489    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 450   ; 450  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Aug 22 14:10:51 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.867               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.757
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.757               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.325
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.325               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.777
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.777               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 12.470
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.470               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.437               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4739 megabytes
    Info: Processing ended: Tue Aug 22 14:10:55 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


