TimeQuest Timing Analyzer report for top_level
Tue May 02 16:38:17 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_50'
 12. Slow Model Hold: 'clock_50'
 13. Slow Model Recovery: 'clock_50'
 14. Slow Model Removal: 'clock_50'
 15. Slow Model Minimum Pulse Width: 'clock_50'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clock_50'
 26. Fast Model Hold: 'clock_50'
 27. Fast Model Recovery: 'clock_50'
 28. Fast Model Removal: 'clock_50'
 29. Fast Model Minimum Pulse Width: 'clock_50'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_level                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clock_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 182.18 MHz ; 182.18 MHz      ; clock_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -4.489 ; -257.490      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Slow Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -1.386 ; -30.044       ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 1.179 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; -1.814 ; -183.405           ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50'                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.489 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.450      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.149 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.110      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.144 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.105      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.104      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.142 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.141 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.103      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.140 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.102      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.139 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.101      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.136 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[6] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.097      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.133 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.076     ; 5.095      ;
; -4.132 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.093      ;
; -4.132 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.093      ;
; -4.132 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.093      ;
; -4.132 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.077     ; 5.093      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50'                                                                                                                                                       ;
+-------+------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_start_bit     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[0]         ; serial_uart:i_serial_uart|tx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[1]         ; serial_uart:i_serial_uart|tx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_state.s_tx_data       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_stop_bit      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_state.s_idle          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[0]         ; serial_uart:i_serial_uart|rx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[1]         ; serial_uart:i_serial_uart|rx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[2]         ; serial_uart:i_serial_uart|rx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; serial_uart:i_serial_uart|rx_state.s_rx_data       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_state.s_stop_bit      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|rx_byte_int[6]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[5]       ; serial_uart:i_serial_uart|rx_byte_int[5]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|rx_byte_int[4]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|rx_byte_int[3]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|rx_byte_int[2]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|rx_byte_int[1]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[0]       ; serial_uart:i_serial_uart|rx_byte_int[0]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|counting_state       ; serial_uart:i_serial_uart|counting_state           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; serial_uart:i_serial_uart|rx_r                 ; serial_uart:i_serial_uart|rx_2r                    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; serial_uart:i_serial_uart|rx_byte_int[0]       ; serial_uart:i_serial_uart|received_data[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.898      ;
; 0.614 ; sw0_r                                          ; sw0_2r                                             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.625 ; serial_uart:i_serial_uart|rx_byte_int[5]       ; serial_uart:i_serial_uart|received_data[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.626 ; serial_uart:i_serial_uart|start_bit_cnt[0]     ; serial_uart:i_serial_uart|serial_uart_test_port[0] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.912      ;
; 0.627 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|received_data[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.913      ;
; 0.627 ; serial_uart:i_serial_uart|start_bit_cnt[5]     ; serial_uart:i_serial_uart|serial_uart_test_port[5] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|received_data[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.631 ; serial_uart:i_serial_uart|start_bit_cnt[7]     ; serial_uart:i_serial_uart|serial_uart_test_port[7] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.634 ; serial_uart:i_serial_uart|start_bit_cnt[9]     ; serial_uart:i_serial_uart|start_bit_cnt[9]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.634 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_tx_data       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.920      ;
; 0.646 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|counting_state           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.932      ;
; 0.649 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_state.s_stop_bit      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.935      ;
; 0.650 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_data_valid      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.936      ;
; 0.652 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.938      ;
; 0.653 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.939      ;
; 0.653 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.939      ;
; 0.744 ; serial_uart:i_serial_uart|start_bit_cnt[4]     ; serial_uart:i_serial_uart|serial_uart_test_port[4] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.030      ;
; 0.746 ; serial_uart:i_serial_uart|start_bit_cnt[2]     ; serial_uart:i_serial_uart|serial_uart_test_port[2] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.032      ;
; 0.781 ; serial_uart:i_serial_uart|received_data[3]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.067      ;
; 0.783 ; serial_uart:i_serial_uart|reset_r              ; serial_uart:i_serial_uart|reset_2r                 ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.784 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_bit_cnt_en            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.796 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|received_data[3]         ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.081      ;
; 0.810 ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; serial_uart:i_serial_uart|tx_bit_cnt_wrap          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.096      ;
; 0.811 ; serial_uart:i_serial_uart|start_bit_cnt[9]     ; serial_uart:i_serial_uart|serial_uart_test_port[9] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.097      ;
; 0.820 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx                       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.849 ; reset_n_r                                      ; reset_n_2r                                         ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.134      ;
; 0.857 ; serial_uart:i_serial_uart|received_data[6]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.142      ;
; 0.857 ; serial_uart:i_serial_uart|received_data[5]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.142      ;
; 0.863 ; serial_uart:i_serial_uart|start_bit_cnt[8]     ; serial_uart:i_serial_uart|serial_uart_test_port[8] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.149      ;
; 0.864 ; serial_uart:i_serial_uart|received_data[2]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.149      ;
; 0.870 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_bit_cnt_en            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.156      ;
; 0.870 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_state.s_idle          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.156      ;
; 0.871 ; serial_uart:i_serial_uart|start_bit_cnt[3]     ; serial_uart:i_serial_uart|serial_uart_test_port[3] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.157      ;
; 0.872 ; serial_uart:i_serial_uart|start_bit_cnt[6]     ; serial_uart:i_serial_uart|serial_uart_test_port[6] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.158      ;
; 0.880 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_data[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.166      ;
; 0.944 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_idle          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.230      ;
; 0.944 ; serial_uart:i_serial_uart|start_bit_cnt[1]     ; serial_uart:i_serial_uart|serial_uart_test_port[1] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.230      ;
; 0.950 ; sw0_2r                                         ; ledred[8]                                          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.236      ;
; 0.950 ; sw0_2r                                         ; ledred[9]                                          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.236      ;
; 0.953 ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; serial_uart:i_serial_uart|rx_bit_cnt_half          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.239      ;
; 0.968 ; serial_uart:i_serial_uart|start_bit_cnt[1]     ; serial_uart:i_serial_uart|start_bit_cnt[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; serial_uart:i_serial_uart|tx_bit_cnt[7]        ; serial_uart:i_serial_uart|tx_bit_cnt[7]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; serial_uart:i_serial_uart|start_bit_cnt[5]     ; serial_uart:i_serial_uart|start_bit_cnt[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|received_data[4]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.259      ;
; 0.976 ; serial_uart:i_serial_uart|start_bit_cnt[3]     ; serial_uart:i_serial_uart|start_bit_cnt[3]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; serial_uart:i_serial_uart|start_bit_cnt[7]     ; serial_uart:i_serial_uart|start_bit_cnt[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.979 ; serial_uart:i_serial_uart|rx_bit_cnt[7]        ; serial_uart:i_serial_uart|rx_bit_cnt[7]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx                       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_bit_cnt_en            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; serial_uart:i_serial_uart|start_bit_cnt[8]     ; serial_uart:i_serial_uart|start_bit_cnt[8]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.982 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|counting_state           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.268      ;
; 0.983 ; serial_uart:i_serial_uart|tx_bit_cnt[0]        ; serial_uart:i_serial_uart|tx_bit_cnt[0]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; serial_uart:i_serial_uart|tx_bit_cnt[2]        ; serial_uart:i_serial_uart|tx_bit_cnt[2]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; serial_uart:i_serial_uart|tx_bit_cnt[5]        ; serial_uart:i_serial_uart|tx_bit_cnt[5]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.987 ; serial_uart:i_serial_uart|rx_bit_cnt[0]        ; serial_uart:i_serial_uart|rx_bit_cnt[0]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.273      ;
; 0.989 ; serial_uart:i_serial_uart|rx_bit_cnt[2]        ; serial_uart:i_serial_uart|rx_bit_cnt[2]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.991 ; serial_uart:i_serial_uart|received_data[4]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.276      ;
; 0.992 ; serial_uart:i_serial_uart|received_data[1]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 1.277      ;
; 0.993 ; serial_uart:i_serial_uart|rx_bit_cnt[5]        ; serial_uart:i_serial_uart|rx_bit_cnt[5]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.279      ;
; 1.010 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|received_data[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.010 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|rx_byte_int[5]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.014 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|rx_byte_int[0]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.014 ; serial_uart:i_serial_uart|rx_bit_cnt_wrap      ; serial_uart:i_serial_uart|received_data_valid      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; serial_uart:i_serial_uart|start_bit_cnt[0]     ; serial_uart:i_serial_uart|start_bit_cnt[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.018 ; serial_uart:i_serial_uart|start_bit_cnt[2]     ; serial_uart:i_serial_uart|start_bit_cnt[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; serial_uart:i_serial_uart|start_bit_cnt[4]     ; serial_uart:i_serial_uart|start_bit_cnt[4]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.022 ; serial_uart:i_serial_uart|tx_bit_cnt[1]        ; serial_uart:i_serial_uart|tx_bit_cnt[1]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; serial_uart:i_serial_uart|rx_bit_cnt_wrap          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; serial_uart:i_serial_uart|tx_bit_cnt[3]        ; serial_uart:i_serial_uart|tx_bit_cnt[3]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; serial_uart:i_serial_uart|tx_bit_cnt[4]        ; serial_uart:i_serial_uart|tx_bit_cnt[4]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; serial_uart:i_serial_uart|start_bit_cnt[6]     ; serial_uart:i_serial_uart|start_bit_cnt[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx_state.s_start_bit     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.312      ;
; 1.030 ; serial_uart:i_serial_uart|rx_bit_cnt[1]        ; serial_uart:i_serial_uart|rx_bit_cnt[1]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.316      ;
; 1.033 ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; serial_uart:i_serial_uart|rx_bit_cnt[6]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.319      ;
; 1.034 ; serial_uart:i_serial_uart|rx_bit_cnt[3]        ; serial_uart:i_serial_uart|rx_bit_cnt[3]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.320      ;
; 1.035 ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; serial_uart:i_serial_uart|tx_bit_cnt[6]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.321      ;
; 1.035 ; serial_uart:i_serial_uart|rx_bit_cnt[4]        ; serial_uart:i_serial_uart|rx_bit_cnt[4]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.321      ;
; 1.036 ; serial_uart:i_serial_uart|tx_bit_cnt[8]        ; serial_uart:i_serial_uart|tx_bit_cnt[8]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.322      ;
; 1.036 ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; serial_uart:i_serial_uart|rx_bit_cnt[8]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.322      ;
+-------+------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_50'                                                                                                                                            ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.386 ; reset_n_2r                                     ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.425      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.148 ; reset_n_2r                                     ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 2.186      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -1.135 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.001      ; 2.174      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.897 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.935      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[0] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[1] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[2] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[3] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[4] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[5] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[6] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[7] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[8] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
; -0.427 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[9] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.465      ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_50'                                                                                                                                            ;
+-------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[3] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[4] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[5] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[6] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[7] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[8] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.179 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[9] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.465      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.649 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.935      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.887 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.174      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 1.900 ; reset_n_2r                                     ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 2.186      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
; 2.138 ; reset_n_2r                                     ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.001      ; 2.425      ;
+-------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50 ; Rise       ; clock_50                                                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|addr_valid                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|addr_valid                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid                                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledgreen[6]                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledgreen[6]                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledgreen[7]                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledgreen[7]                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[0]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[0]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[1]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[1]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[2]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[2]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[3]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[3]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[4]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[4]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[5]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[5]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[6]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[6]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[7]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[7]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[8]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[8]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; ledred[9]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[9]                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; reset_n_2r                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; reset_n_2r                                                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; reset_n_r                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; reset_n_r                                                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|counting_state                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|counting_state                                                                                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7]                                                                              ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data_valid                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data_valid                                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r                                                                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r                                                                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r                                                                                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]                                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[4]                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; -0.306 ; -0.306 ; Rise       ; clock_50        ;
; sw0       ; clock_50   ; -0.277 ; -0.277 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; 3.683  ; 3.683  ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; 0.554  ; 0.554  ; Rise       ; clock_50        ;
; sw0       ; clock_50   ; 0.525  ; 0.525  ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; -3.435 ; -3.435 ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 7.440 ; 7.440 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 7.419 ; 7.419 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 7.434 ; 7.434 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 7.431 ; 7.431 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
; hex1[*]   ; clock_50   ; 8.041 ; 8.041 ; Rise       ; clock_50        ;
;  hex1[0]  ; clock_50   ; 8.041 ; 8.041 ; Rise       ; clock_50        ;
;  hex1[1]  ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
;  hex1[2]  ; clock_50   ; 7.434 ; 7.434 ; Rise       ; clock_50        ;
;  hex1[3]  ; clock_50   ; 7.827 ; 7.827 ; Rise       ; clock_50        ;
;  hex1[4]  ; clock_50   ; 7.657 ; 7.657 ; Rise       ; clock_50        ;
;  hex1[5]  ; clock_50   ; 7.352 ; 7.352 ; Rise       ; clock_50        ;
;  hex1[6]  ; clock_50   ; 7.450 ; 7.450 ; Rise       ; clock_50        ;
; hex2[*]   ; clock_50   ; 7.836 ; 7.836 ; Rise       ; clock_50        ;
;  hex2[0]  ; clock_50   ; 7.822 ; 7.822 ; Rise       ; clock_50        ;
;  hex2[1]  ; clock_50   ; 7.044 ; 7.044 ; Rise       ; clock_50        ;
;  hex2[2]  ; clock_50   ; 7.382 ; 7.382 ; Rise       ; clock_50        ;
;  hex2[3]  ; clock_50   ; 7.706 ; 7.706 ; Rise       ; clock_50        ;
;  hex2[4]  ; clock_50   ; 7.826 ; 7.826 ; Rise       ; clock_50        ;
;  hex2[5]  ; clock_50   ; 7.422 ; 7.422 ; Rise       ; clock_50        ;
;  hex2[6]  ; clock_50   ; 7.836 ; 7.836 ; Rise       ; clock_50        ;
; ledg[*]   ; clock_50   ; 7.668 ; 7.668 ; Rise       ; clock_50        ;
;  ledg[6]  ; clock_50   ; 7.668 ; 7.668 ; Rise       ; clock_50        ;
;  ledg[7]  ; clock_50   ; 7.649 ; 7.649 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 8.083 ; 8.083 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 7.739 ; 7.739 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 7.319 ; 7.319 ; Rise       ; clock_50        ;
;  ledr[2]  ; clock_50   ; 7.638 ; 7.638 ; Rise       ; clock_50        ;
;  ledr[3]  ; clock_50   ; 8.083 ; 8.083 ; Rise       ; clock_50        ;
;  ledr[4]  ; clock_50   ; 7.706 ; 7.706 ; Rise       ; clock_50        ;
;  ledr[5]  ; clock_50   ; 7.339 ; 7.339 ; Rise       ; clock_50        ;
;  ledr[6]  ; clock_50   ; 7.626 ; 7.626 ; Rise       ; clock_50        ;
;  ledr[7]  ; clock_50   ; 7.704 ; 7.704 ; Rise       ; clock_50        ;
;  ledr[8]  ; clock_50   ; 7.409 ; 7.409 ; Rise       ; clock_50        ;
;  ledr[9]  ; clock_50   ; 7.385 ; 7.385 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 7.150 ; 7.150 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 7.440 ; 7.440 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 7.419 ; 7.419 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 7.434 ; 7.434 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 7.431 ; 7.431 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
; hex1[*]   ; clock_50   ; 7.352 ; 7.352 ; Rise       ; clock_50        ;
;  hex1[0]  ; clock_50   ; 8.041 ; 8.041 ; Rise       ; clock_50        ;
;  hex1[1]  ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
;  hex1[2]  ; clock_50   ; 7.434 ; 7.434 ; Rise       ; clock_50        ;
;  hex1[3]  ; clock_50   ; 7.827 ; 7.827 ; Rise       ; clock_50        ;
;  hex1[4]  ; clock_50   ; 7.657 ; 7.657 ; Rise       ; clock_50        ;
;  hex1[5]  ; clock_50   ; 7.352 ; 7.352 ; Rise       ; clock_50        ;
;  hex1[6]  ; clock_50   ; 7.450 ; 7.450 ; Rise       ; clock_50        ;
; hex2[*]   ; clock_50   ; 7.044 ; 7.044 ; Rise       ; clock_50        ;
;  hex2[0]  ; clock_50   ; 7.822 ; 7.822 ; Rise       ; clock_50        ;
;  hex2[1]  ; clock_50   ; 7.044 ; 7.044 ; Rise       ; clock_50        ;
;  hex2[2]  ; clock_50   ; 7.382 ; 7.382 ; Rise       ; clock_50        ;
;  hex2[3]  ; clock_50   ; 7.706 ; 7.706 ; Rise       ; clock_50        ;
;  hex2[4]  ; clock_50   ; 7.826 ; 7.826 ; Rise       ; clock_50        ;
;  hex2[5]  ; clock_50   ; 7.422 ; 7.422 ; Rise       ; clock_50        ;
;  hex2[6]  ; clock_50   ; 7.836 ; 7.836 ; Rise       ; clock_50        ;
; ledg[*]   ; clock_50   ; 7.649 ; 7.649 ; Rise       ; clock_50        ;
;  ledg[6]  ; clock_50   ; 7.668 ; 7.668 ; Rise       ; clock_50        ;
;  ledg[7]  ; clock_50   ; 7.649 ; 7.649 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 7.319 ; 7.319 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 7.739 ; 7.739 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 7.319 ; 7.319 ; Rise       ; clock_50        ;
;  ledr[2]  ; clock_50   ; 7.638 ; 7.638 ; Rise       ; clock_50        ;
;  ledr[3]  ; clock_50   ; 8.083 ; 8.083 ; Rise       ; clock_50        ;
;  ledr[4]  ; clock_50   ; 7.706 ; 7.706 ; Rise       ; clock_50        ;
;  ledr[5]  ; clock_50   ; 7.339 ; 7.339 ; Rise       ; clock_50        ;
;  ledr[6]  ; clock_50   ; 7.626 ; 7.626 ; Rise       ; clock_50        ;
;  ledr[7]  ; clock_50   ; 7.704 ; 7.704 ; Rise       ; clock_50        ;
;  ledr[8]  ; clock_50   ; 7.409 ; 7.409 ; Rise       ; clock_50        ;
;  ledr[9]  ; clock_50   ; 7.385 ; 7.385 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 7.150 ; 7.150 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -1.780 ; -57.061       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


+-----------------------------------+
; Fast Model Recovery Summary       ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clock_50 ; -0.071 ; -0.497        ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Removal Summary       ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; clock_50 ; 0.586 ; 0.000         ;
+----------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clock_50 ; -1.423 ; -149.148           ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50'                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.780 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_2[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.747      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.648 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[6] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.615      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.645 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.612      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.641 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.608      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.640 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[4] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.607      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.639 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[0] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.606      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[5] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.637 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_1[2] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.604      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ; seven_seg_vector_0[1] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
; -1.635 ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ; seven_seg_vector_0[3] ; clock_50     ; clock_50    ; 1.000        ; -0.065     ; 2.602      ;
+--------+-------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50'                                                                                                                                                       ;
+-------+------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_start_bit     ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_bit_no[0]         ; serial_uart:i_serial_uart|tx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_bit_no[1]         ; serial_uart:i_serial_uart|tx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_state.s_tx_data       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_stop_bit      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_state.s_idle          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_bit_no[0]         ; serial_uart:i_serial_uart|rx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_bit_no[1]         ; serial_uart:i_serial_uart|rx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_bit_no[2]         ; serial_uart:i_serial_uart|rx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_state.s_rx_data   ; serial_uart:i_serial_uart|rx_state.s_rx_data       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_state.s_stop_bit      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|rx_byte_int[6]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[5]       ; serial_uart:i_serial_uart|rx_byte_int[5]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|rx_byte_int[4]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|rx_byte_int[3]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|rx_byte_int[2]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|rx_byte_int[1]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|rx_byte_int[0]       ; serial_uart:i_serial_uart|rx_byte_int[0]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; serial_uart:i_serial_uart|counting_state       ; serial_uart:i_serial_uart|counting_state           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; serial_uart:i_serial_uart|rx_r                 ; serial_uart:i_serial_uart|rx_2r                    ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.387      ;
; 0.236 ; serial_uart:i_serial_uart|rx_byte_int[0]       ; serial_uart:i_serial_uart|received_data[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; sw0_r                                          ; sw0_2r                                             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.241 ; serial_uart:i_serial_uart|rx_byte_int[5]       ; serial_uart:i_serial_uart|received_data[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; serial_uart:i_serial_uart|rx_byte_int[2]       ; serial_uart:i_serial_uart|received_data[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; serial_uart:i_serial_uart|start_bit_cnt[0]     ; serial_uart:i_serial_uart|serial_uart_test_port[0] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; serial_uart:i_serial_uart|start_bit_cnt[9]     ; serial_uart:i_serial_uart|start_bit_cnt[9]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; serial_uart:i_serial_uart|start_bit_cnt[5]     ; serial_uart:i_serial_uart|serial_uart_test_port[5] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|received_data[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; serial_uart:i_serial_uart|start_bit_cnt[7]     ; serial_uart:i_serial_uart|serial_uart_test_port[7] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; serial_uart:i_serial_uart|tx_state.s_start_bit ; serial_uart:i_serial_uart|tx_state.s_tx_data       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|counting_state           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_data_valid      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; serial_uart:i_serial_uart|tx_bit_no[2]         ; serial_uart:i_serial_uart|tx_state.s_stop_bit      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.411      ;
; 0.259 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; serial_uart:i_serial_uart|tx_state.s_tx_data   ; serial_uart:i_serial_uart|tx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.412      ;
; 0.297 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_bit_cnt_en            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.449      ;
; 0.307 ; serial_uart:i_serial_uart|reset_r              ; serial_uart:i_serial_uart|reset_2r                 ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.459      ;
; 0.314 ; serial_uart:i_serial_uart|rx_byte_int[3]       ; serial_uart:i_serial_uart|received_data[3]         ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.465      ;
; 0.319 ; serial_uart:i_serial_uart|start_bit_cnt[9]     ; serial_uart:i_serial_uart|serial_uart_test_port[9] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320 ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; serial_uart:i_serial_uart|tx_bit_cnt_wrap          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.320 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx                       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.321 ; reset_n_r                                      ; reset_n_2r                                         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.321 ; serial_uart:i_serial_uart|received_data[3]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]        ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.473      ;
; 0.326 ; serial_uart:i_serial_uart|received_data[6]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.477      ;
; 0.326 ; serial_uart:i_serial_uart|received_data[5]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.477      ;
; 0.327 ; serial_uart:i_serial_uart|start_bit_cnt[8]     ; serial_uart:i_serial_uart|serial_uart_test_port[8] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; serial_uart:i_serial_uart|received_data[2]     ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]        ; clock_50     ; clock_50    ; 0.000        ; -0.001     ; 0.479      ;
; 0.328 ; serial_uart:i_serial_uart|start_bit_cnt[4]     ; serial_uart:i_serial_uart|serial_uart_test_port[4] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; serial_uart:i_serial_uart|start_bit_cnt[2]     ; serial_uart:i_serial_uart|serial_uart_test_port[2] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; serial_uart:i_serial_uart|start_bit_cnt[3]     ; serial_uart:i_serial_uart|serial_uart_test_port[3] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; serial_uart:i_serial_uart|start_bit_cnt[6]     ; serial_uart:i_serial_uart|serial_uart_test_port[6] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_state.s_idle          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; serial_uart:i_serial_uart|rx_bit_cnt_half      ; serial_uart:i_serial_uart|rx_bit_cnt_en            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; serial_uart:i_serial_uart|rx_2r                ; serial_uart:i_serial_uart|received_data[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.488      ;
; 0.356 ; serial_uart:i_serial_uart|start_bit_cnt[1]     ; serial_uart:i_serial_uart|start_bit_cnt[1]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; serial_uart:i_serial_uart|tx_bit_cnt[7]        ; serial_uart:i_serial_uart|tx_bit_cnt[7]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; serial_uart:i_serial_uart|start_bit_cnt[3]     ; serial_uart:i_serial_uart|start_bit_cnt[3]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; serial_uart:i_serial_uart|start_bit_cnt[5]     ; serial_uart:i_serial_uart|start_bit_cnt[5]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; serial_uart:i_serial_uart|rx_bit_cnt[7]        ; serial_uart:i_serial_uart|rx_bit_cnt[7]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; serial_uart:i_serial_uart|start_bit_cnt[7]     ; serial_uart:i_serial_uart|start_bit_cnt[7]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; serial_uart:i_serial_uart|start_bit_cnt[8]     ; serial_uart:i_serial_uart|start_bit_cnt[8]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; serial_uart:i_serial_uart|rx_byte_int[4]       ; serial_uart:i_serial_uart|received_data[4]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|counting_state           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx                       ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; serial_uart:i_serial_uart|tx_bit_cnt[0]        ; serial_uart:i_serial_uart|tx_bit_cnt[0]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; serial_uart:i_serial_uart|tx_bit_cnt[2]        ; serial_uart:i_serial_uart|tx_bit_cnt[2]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; serial_uart:i_serial_uart|tx_bit_cnt[5]        ; serial_uart:i_serial_uart|tx_bit_cnt[5]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; serial_uart:i_serial_uart|tx_state.s_stop_bit  ; serial_uart:i_serial_uart|tx_state.s_idle          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; serial_uart:i_serial_uart|rx_bit_cnt[0]        ; serial_uart:i_serial_uart|rx_bit_cnt[0]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; serial_uart:i_serial_uart|rx_bit_cnt[2]        ; serial_uart:i_serial_uart|rx_bit_cnt[2]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sw0_2r                                         ; ledred[8]                                          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; sw0_2r                                         ; ledred[9]                                          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|rx_byte_int[5]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; serial_uart:i_serial_uart|rx_state.s_idle      ; serial_uart:i_serial_uart|rx_bit_cnt_en            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; serial_uart:i_serial_uart|rx_bit_cnt[5]        ; serial_uart:i_serial_uart|rx_bit_cnt[5]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; serial_uart:i_serial_uart|start_bit_cnt[0]     ; serial_uart:i_serial_uart|start_bit_cnt[0]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; serial_uart:i_serial_uart|rx_byte_int[1]       ; serial_uart:i_serial_uart|rx_byte_int[0]           ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; serial_uart:i_serial_uart|start_bit_cnt[2]     ; serial_uart:i_serial_uart|start_bit_cnt[2]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; serial_uart:i_serial_uart|rx_byte_int[6]       ; serial_uart:i_serial_uart|received_data[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; serial_uart:i_serial_uart|start_bit_cnt[4]     ; serial_uart:i_serial_uart|start_bit_cnt[4]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; serial_uart:i_serial_uart|start_bit_cnt[6]     ; serial_uart:i_serial_uart|start_bit_cnt[6]         ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; serial_uart:i_serial_uart|tx_bit_cnt[1]        ; serial_uart:i_serial_uart|tx_bit_cnt[1]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; serial_uart:i_serial_uart|tx_bit_cnt[3]        ; serial_uart:i_serial_uart|tx_bit_cnt[3]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; serial_uart:i_serial_uart|tx_bit_cnt[4]        ; serial_uart:i_serial_uart|tx_bit_cnt[4]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; serial_uart:i_serial_uart|rx_bit_cnt[1]        ; serial_uart:i_serial_uart|rx_bit_cnt[1]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; serial_uart:i_serial_uart|rx_bit_cnt[6]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; serial_uart:i_serial_uart|rx_bit_cnt[8]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; serial_uart:i_serial_uart|rx_bit_cnt[8]        ; serial_uart:i_serial_uart|rx_bit_cnt_half          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; serial_uart:i_serial_uart|tx_bit_cnt[6]        ; serial_uart:i_serial_uart|tx_bit_cnt[6]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; serial_uart:i_serial_uart|tx_bit_cnt[8]        ; serial_uart:i_serial_uart|tx_bit_cnt[8]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; serial_uart:i_serial_uart|rx_bit_cnt[3]        ; serial_uart:i_serial_uart|rx_bit_cnt[3]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_bit_no[0]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_bit_no[1]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; serial_uart:i_serial_uart|rx_bit_cnt[4]        ; serial_uart:i_serial_uart|rx_bit_cnt[4]            ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; serial_uart:i_serial_uart|rx_state.s_stop_bit  ; serial_uart:i_serial_uart|rx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; serial_uart:i_serial_uart|rx_bit_cnt[6]        ; serial_uart:i_serial_uart|rx_bit_cnt_wrap          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.392 ; serial_uart:i_serial_uart|tx_state.s_idle      ; serial_uart:i_serial_uart|tx_bit_no[2]             ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.544      ;
; 0.392 ; serial_uart:i_serial_uart|rx_bit_cnt_en        ; serial_uart:i_serial_uart|rx_bit_cnt_half          ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.544      ;
+-------+------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_50'                                                                                                                                            ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; -0.071 ; reset_n_2r                                     ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.103      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; reset_n_2r                                     ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 1.017      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.986      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.132  ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.900      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[0] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[1] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[2] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[3] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[4] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[5] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[6] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[7] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[8] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
; 0.294  ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[9] ; clock_50     ; clock_50    ; 1.000        ; 0.000      ; 0.738      ;
+--------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_50'                                                                                                                                            ;
+-------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[0] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[1] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[2] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[3] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[4] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[5] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[6] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[7] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[8] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; serial_uart:i_serial_uart|reset_2r             ; serial_uart:i_serial_uart|start_bit_cnt[9] ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.900      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.834 ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 0.986      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_0[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_1[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_2[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_2[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_2[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_2[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_2[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.865 ; reset_n_2r                                     ; seven_seg_vector_2[6]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.017      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_0[0]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_0[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_0[2]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_0[3]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_0[4]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_0[5]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.951 ; reset_n_2r                                     ; seven_seg_vector_2[1]                      ; clock_50     ; clock_50    ; 0.000        ; 0.000      ; 1.103      ;
+-------+------------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_ro71:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50 ; Rise       ; clock_50                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|addr_valid                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|addr_valid                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; bcd_decode_rom:i_bcd_decode_rom|rom_data_valid                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledgreen[6]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledgreen[6]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledgreen[7]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledgreen[7]                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[0]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[0]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[1]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[1]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[2]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[2]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[3]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[3]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[4]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[4]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[5]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[5]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[6]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[6]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[7]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[7]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[8]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[8]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; ledred[9]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; ledred[9]                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; reset_n_2r                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; reset_n_2r                                                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; reset_n_r                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; reset_n_r                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|counting_state                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|counting_state                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[0]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[1]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[2]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[3]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[4]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[5]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[6]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data[7]                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data_valid                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|received_data_valid                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_2r                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|reset_r                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_2r                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50 ; Rise       ; serial_uart:i_serial_uart|rx_bit_cnt[4]                                                                                 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; -0.637 ; -0.637 ; Rise       ; clock_50        ;
; sw0       ; clock_50   ; -0.617 ; -0.617 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; 1.664  ; 1.664  ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; 0.757  ; 0.757  ; Rise       ; clock_50        ;
; sw0       ; clock_50   ; 0.737  ; 0.737  ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; -1.544 ; -1.544 ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 3.955 ; 3.955 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 3.928 ; 3.928 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 3.931 ; 3.931 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 3.900 ; 3.900 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 3.901 ; 3.901 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 3.926 ; 3.926 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 3.955 ; 3.955 ; Rise       ; clock_50        ;
; hex1[*]   ; clock_50   ; 4.172 ; 4.172 ; Rise       ; clock_50        ;
;  hex1[0]  ; clock_50   ; 4.172 ; 4.172 ; Rise       ; clock_50        ;
;  hex1[1]  ; clock_50   ; 3.956 ; 3.956 ; Rise       ; clock_50        ;
;  hex1[2]  ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex1[3]  ; clock_50   ; 4.113 ; 4.113 ; Rise       ; clock_50        ;
;  hex1[4]  ; clock_50   ; 4.003 ; 4.003 ; Rise       ; clock_50        ;
;  hex1[5]  ; clock_50   ; 3.939 ; 3.939 ; Rise       ; clock_50        ;
;  hex1[6]  ; clock_50   ; 3.942 ; 3.942 ; Rise       ; clock_50        ;
; hex2[*]   ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
;  hex2[0]  ; clock_50   ; 4.097 ; 4.097 ; Rise       ; clock_50        ;
;  hex2[1]  ; clock_50   ; 3.770 ; 3.770 ; Rise       ; clock_50        ;
;  hex2[2]  ; clock_50   ; 3.888 ; 3.888 ; Rise       ; clock_50        ;
;  hex2[3]  ; clock_50   ; 4.043 ; 4.043 ; Rise       ; clock_50        ;
;  hex2[4]  ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
;  hex2[5]  ; clock_50   ; 3.918 ; 3.918 ; Rise       ; clock_50        ;
;  hex2[6]  ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
; ledg[*]   ; clock_50   ; 4.102 ; 4.102 ; Rise       ; clock_50        ;
;  ledg[6]  ; clock_50   ; 4.102 ; 4.102 ; Rise       ; clock_50        ;
;  ledg[7]  ; clock_50   ; 4.091 ; 4.091 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 4.184 ; 4.184 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 4.053 ; 4.053 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 3.868 ; 3.868 ; Rise       ; clock_50        ;
;  ledr[2]  ; clock_50   ; 4.080 ; 4.080 ; Rise       ; clock_50        ;
;  ledr[3]  ; clock_50   ; 4.184 ; 4.184 ; Rise       ; clock_50        ;
;  ledr[4]  ; clock_50   ; 4.037 ; 4.037 ; Rise       ; clock_50        ;
;  ledr[5]  ; clock_50   ; 3.879 ; 3.879 ; Rise       ; clock_50        ;
;  ledr[6]  ; clock_50   ; 4.072 ; 4.072 ; Rise       ; clock_50        ;
;  ledr[7]  ; clock_50   ; 4.025 ; 4.025 ; Rise       ; clock_50        ;
;  ledr[8]  ; clock_50   ; 3.924 ; 3.924 ; Rise       ; clock_50        ;
;  ledr[9]  ; clock_50   ; 3.901 ; 3.901 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 3.832 ; 3.832 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 3.900 ; 3.900 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 3.928 ; 3.928 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 3.931 ; 3.931 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 3.900 ; 3.900 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 3.901 ; 3.901 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 3.926 ; 3.926 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 3.955 ; 3.955 ; Rise       ; clock_50        ;
; hex1[*]   ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex1[0]  ; clock_50   ; 4.172 ; 4.172 ; Rise       ; clock_50        ;
;  hex1[1]  ; clock_50   ; 3.956 ; 3.956 ; Rise       ; clock_50        ;
;  hex1[2]  ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex1[3]  ; clock_50   ; 4.113 ; 4.113 ; Rise       ; clock_50        ;
;  hex1[4]  ; clock_50   ; 4.003 ; 4.003 ; Rise       ; clock_50        ;
;  hex1[5]  ; clock_50   ; 3.939 ; 3.939 ; Rise       ; clock_50        ;
;  hex1[6]  ; clock_50   ; 3.942 ; 3.942 ; Rise       ; clock_50        ;
; hex2[*]   ; clock_50   ; 3.770 ; 3.770 ; Rise       ; clock_50        ;
;  hex2[0]  ; clock_50   ; 4.097 ; 4.097 ; Rise       ; clock_50        ;
;  hex2[1]  ; clock_50   ; 3.770 ; 3.770 ; Rise       ; clock_50        ;
;  hex2[2]  ; clock_50   ; 3.888 ; 3.888 ; Rise       ; clock_50        ;
;  hex2[3]  ; clock_50   ; 4.043 ; 4.043 ; Rise       ; clock_50        ;
;  hex2[4]  ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
;  hex2[5]  ; clock_50   ; 3.918 ; 3.918 ; Rise       ; clock_50        ;
;  hex2[6]  ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
; ledg[*]   ; clock_50   ; 4.091 ; 4.091 ; Rise       ; clock_50        ;
;  ledg[6]  ; clock_50   ; 4.102 ; 4.102 ; Rise       ; clock_50        ;
;  ledg[7]  ; clock_50   ; 4.091 ; 4.091 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 3.868 ; 3.868 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 4.053 ; 4.053 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 3.868 ; 3.868 ; Rise       ; clock_50        ;
;  ledr[2]  ; clock_50   ; 4.080 ; 4.080 ; Rise       ; clock_50        ;
;  ledr[3]  ; clock_50   ; 4.184 ; 4.184 ; Rise       ; clock_50        ;
;  ledr[4]  ; clock_50   ; 4.037 ; 4.037 ; Rise       ; clock_50        ;
;  ledr[5]  ; clock_50   ; 3.879 ; 3.879 ; Rise       ; clock_50        ;
;  ledr[6]  ; clock_50   ; 4.072 ; 4.072 ; Rise       ; clock_50        ;
;  ledr[7]  ; clock_50   ; 4.025 ; 4.025 ; Rise       ; clock_50        ;
;  ledr[8]  ; clock_50   ; 3.924 ; 3.924 ; Rise       ; clock_50        ;
;  ledr[9]  ; clock_50   ; 3.901 ; 3.901 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 3.832 ; 3.832 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.489   ; 0.215 ; -1.386   ; 0.586   ; -1.814              ;
;  clock_50        ; -4.489   ; 0.215 ; -1.386   ; 0.586   ; -1.814              ;
; Design-wide TNS  ; -257.49  ; 0.0   ; -30.044  ; 0.0     ; -183.405            ;
;  clock_50        ; -257.490 ; 0.000 ; -30.044  ; 0.000   ; -183.405            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; -0.306 ; -0.306 ; Rise       ; clock_50        ;
; sw0       ; clock_50   ; -0.277 ; -0.277 ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; 3.683  ; 3.683  ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; key_n     ; clock_50   ; 0.757  ; 0.757  ; Rise       ; clock_50        ;
; sw0       ; clock_50   ; 0.737  ; 0.737  ; Rise       ; clock_50        ;
; uart_rxd  ; clock_50   ; -1.544 ; -1.544 ; Rise       ; clock_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 7.440 ; 7.440 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 7.419 ; 7.419 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 7.390 ; 7.390 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 7.434 ; 7.434 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 7.431 ; 7.431 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
; hex1[*]   ; clock_50   ; 8.041 ; 8.041 ; Rise       ; clock_50        ;
;  hex1[0]  ; clock_50   ; 8.041 ; 8.041 ; Rise       ; clock_50        ;
;  hex1[1]  ; clock_50   ; 7.460 ; 7.460 ; Rise       ; clock_50        ;
;  hex1[2]  ; clock_50   ; 7.434 ; 7.434 ; Rise       ; clock_50        ;
;  hex1[3]  ; clock_50   ; 7.827 ; 7.827 ; Rise       ; clock_50        ;
;  hex1[4]  ; clock_50   ; 7.657 ; 7.657 ; Rise       ; clock_50        ;
;  hex1[5]  ; clock_50   ; 7.352 ; 7.352 ; Rise       ; clock_50        ;
;  hex1[6]  ; clock_50   ; 7.450 ; 7.450 ; Rise       ; clock_50        ;
; hex2[*]   ; clock_50   ; 7.836 ; 7.836 ; Rise       ; clock_50        ;
;  hex2[0]  ; clock_50   ; 7.822 ; 7.822 ; Rise       ; clock_50        ;
;  hex2[1]  ; clock_50   ; 7.044 ; 7.044 ; Rise       ; clock_50        ;
;  hex2[2]  ; clock_50   ; 7.382 ; 7.382 ; Rise       ; clock_50        ;
;  hex2[3]  ; clock_50   ; 7.706 ; 7.706 ; Rise       ; clock_50        ;
;  hex2[4]  ; clock_50   ; 7.826 ; 7.826 ; Rise       ; clock_50        ;
;  hex2[5]  ; clock_50   ; 7.422 ; 7.422 ; Rise       ; clock_50        ;
;  hex2[6]  ; clock_50   ; 7.836 ; 7.836 ; Rise       ; clock_50        ;
; ledg[*]   ; clock_50   ; 7.668 ; 7.668 ; Rise       ; clock_50        ;
;  ledg[6]  ; clock_50   ; 7.668 ; 7.668 ; Rise       ; clock_50        ;
;  ledg[7]  ; clock_50   ; 7.649 ; 7.649 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 8.083 ; 8.083 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 7.739 ; 7.739 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 7.319 ; 7.319 ; Rise       ; clock_50        ;
;  ledr[2]  ; clock_50   ; 7.638 ; 7.638 ; Rise       ; clock_50        ;
;  ledr[3]  ; clock_50   ; 8.083 ; 8.083 ; Rise       ; clock_50        ;
;  ledr[4]  ; clock_50   ; 7.706 ; 7.706 ; Rise       ; clock_50        ;
;  ledr[5]  ; clock_50   ; 7.339 ; 7.339 ; Rise       ; clock_50        ;
;  ledr[6]  ; clock_50   ; 7.626 ; 7.626 ; Rise       ; clock_50        ;
;  ledr[7]  ; clock_50   ; 7.704 ; 7.704 ; Rise       ; clock_50        ;
;  ledr[8]  ; clock_50   ; 7.409 ; 7.409 ; Rise       ; clock_50        ;
;  ledr[9]  ; clock_50   ; 7.385 ; 7.385 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 7.150 ; 7.150 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; hex0[*]   ; clock_50   ; 3.900 ; 3.900 ; Rise       ; clock_50        ;
;  hex0[0]  ; clock_50   ; 3.928 ; 3.928 ; Rise       ; clock_50        ;
;  hex0[1]  ; clock_50   ; 3.931 ; 3.931 ; Rise       ; clock_50        ;
;  hex0[2]  ; clock_50   ; 3.900 ; 3.900 ; Rise       ; clock_50        ;
;  hex0[3]  ; clock_50   ; 3.901 ; 3.901 ; Rise       ; clock_50        ;
;  hex0[4]  ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex0[5]  ; clock_50   ; 3.926 ; 3.926 ; Rise       ; clock_50        ;
;  hex0[6]  ; clock_50   ; 3.955 ; 3.955 ; Rise       ; clock_50        ;
; hex1[*]   ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex1[0]  ; clock_50   ; 4.172 ; 4.172 ; Rise       ; clock_50        ;
;  hex1[1]  ; clock_50   ; 3.956 ; 3.956 ; Rise       ; clock_50        ;
;  hex1[2]  ; clock_50   ; 3.929 ; 3.929 ; Rise       ; clock_50        ;
;  hex1[3]  ; clock_50   ; 4.113 ; 4.113 ; Rise       ; clock_50        ;
;  hex1[4]  ; clock_50   ; 4.003 ; 4.003 ; Rise       ; clock_50        ;
;  hex1[5]  ; clock_50   ; 3.939 ; 3.939 ; Rise       ; clock_50        ;
;  hex1[6]  ; clock_50   ; 3.942 ; 3.942 ; Rise       ; clock_50        ;
; hex2[*]   ; clock_50   ; 3.770 ; 3.770 ; Rise       ; clock_50        ;
;  hex2[0]  ; clock_50   ; 4.097 ; 4.097 ; Rise       ; clock_50        ;
;  hex2[1]  ; clock_50   ; 3.770 ; 3.770 ; Rise       ; clock_50        ;
;  hex2[2]  ; clock_50   ; 3.888 ; 3.888 ; Rise       ; clock_50        ;
;  hex2[3]  ; clock_50   ; 4.043 ; 4.043 ; Rise       ; clock_50        ;
;  hex2[4]  ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
;  hex2[5]  ; clock_50   ; 3.918 ; 3.918 ; Rise       ; clock_50        ;
;  hex2[6]  ; clock_50   ; 4.108 ; 4.108 ; Rise       ; clock_50        ;
; ledg[*]   ; clock_50   ; 4.091 ; 4.091 ; Rise       ; clock_50        ;
;  ledg[6]  ; clock_50   ; 4.102 ; 4.102 ; Rise       ; clock_50        ;
;  ledg[7]  ; clock_50   ; 4.091 ; 4.091 ; Rise       ; clock_50        ;
; ledr[*]   ; clock_50   ; 3.868 ; 3.868 ; Rise       ; clock_50        ;
;  ledr[0]  ; clock_50   ; 4.053 ; 4.053 ; Rise       ; clock_50        ;
;  ledr[1]  ; clock_50   ; 3.868 ; 3.868 ; Rise       ; clock_50        ;
;  ledr[2]  ; clock_50   ; 4.080 ; 4.080 ; Rise       ; clock_50        ;
;  ledr[3]  ; clock_50   ; 4.184 ; 4.184 ; Rise       ; clock_50        ;
;  ledr[4]  ; clock_50   ; 4.037 ; 4.037 ; Rise       ; clock_50        ;
;  ledr[5]  ; clock_50   ; 3.879 ; 3.879 ; Rise       ; clock_50        ;
;  ledr[6]  ; clock_50   ; 4.072 ; 4.072 ; Rise       ; clock_50        ;
;  ledr[7]  ; clock_50   ; 4.025 ; 4.025 ; Rise       ; clock_50        ;
;  ledr[8]  ; clock_50   ; 3.924 ; 3.924 ; Rise       ; clock_50        ;
;  ledr[9]  ; clock_50   ; 3.901 ; 3.901 ; Rise       ; clock_50        ;
; uart_txd  ; clock_50   ; 3.832 ; 3.832 ; Rise       ; clock_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 1298     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 1298     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 52       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock_50   ; clock_50 ; 52       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 34    ; 34   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 02 16:38:17 2023
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50 clock_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.489      -257.490 clock_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clock_50 
Info (332146): Worst-case recovery slack is -1.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.386       -30.044 clock_50 
Info (332146): Worst-case removal slack is 1.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.179         0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814      -183.405 clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.780
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.780       -57.061 clock_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock_50 
Info (332146): Worst-case recovery slack is -0.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.071        -0.497 clock_50 
Info (332146): Worst-case removal slack is 0.586
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.586         0.000 clock_50 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -149.148 clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Tue May 02 16:38:17 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


