//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-35583870
// Cuda compilation tools, release 12.8, V12.8.93
// Based on NVVM 7.0.1
//

.version 8.7
.target sm_80
.address_size 64

	// .globl	my_kernel_kernel1

.visible .entry my_kernel_kernel1(
	.param .u64 my_kernel_kernel1_param_0,
	.param .u64 my_kernel_kernel1_param_1
)
{
	.reg .f32 	%f<3>;
	.reg .b32 	%r<2>;
	.reg .b64 	%rd<8>;


	ld.param.u64 	%rd1, [my_kernel_kernel1_param_0];
	ld.param.u64 	%rd2, [my_kernel_kernel1_param_1];
	cvta.to.global.u64 	%rd3, %rd1;
	cvta.to.global.u64 	%rd4, %rd2;
	mov.u32 	%r1, %ctaid.x;
	mul.wide.s32 	%rd5, %r1, 4;
	add.s64 	%rd6, %rd4, %rd5;
	ld.global.nc.f32 	%f1, [%rd6];
	mul.f32 	%f2, %f1, 0f3A800000;
	add.s64 	%rd7, %rd3, %rd5;
	st.global.f32 	[%rd7], %f2;
	ret;

}
	// .globl	my_kernel_kernel0
.visible .entry my_kernel_kernel0(
	.param .u64 my_kernel_kernel0_param_0,
	.param .u64 my_kernel_kernel0_param_1,
	.param .u64 my_kernel_kernel0_param_2
)
{
	.reg .pred 	%p<2>;
	.reg .f32 	%f<53>;
	.reg .b32 	%r<12>;
	.reg .b64 	%rd<16>;


	ld.param.u64 	%rd5, [my_kernel_kernel0_param_0];
	ld.param.u64 	%rd6, [my_kernel_kernel0_param_1];
	ld.param.u64 	%rd7, [my_kernel_kernel0_param_2];
	cvta.to.global.u64 	%rd8, %rd7;
	mov.u32 	%r4, %ctaid.x;
	shl.b32 	%r5, %r4, 1;
	mov.u32 	%r6, %tid.x;
	add.s32 	%r7, %r5, %r6;
	cvta.to.global.u64 	%rd9, %rd5;
	mul.wide.s32 	%rd10, %r7, 4;
	add.s64 	%rd1, %rd9, %rd10;
	mov.f32 	%f52, 0f00000000;
	mov.u32 	%r11, 0;
	st.global.u32 	[%rd1], %r11;
	add.s64 	%rd11, %rd8, %rd10;
	ld.global.nc.f32 	%f1, [%rd11];
	shl.b32 	%r8, %r4, 11;
	shl.b32 	%r9, %r6, 10;
	add.s32 	%r10, %r8, %r9;
	cvta.to.global.u64 	%rd12, %rd6;
	mul.wide.s32 	%rd13, %r10, 4;
	add.s64 	%rd14, %rd12, %rd13;
	add.s64 	%rd15, %rd14, 32;

$L__BB1_1:
	ld.global.nc.f32 	%f5, [%rd15+-32];
	sub.f32 	%f6, %f5, %f1;
	fma.rn.f32 	%f7, %f6, %f6, %f52;
	ld.global.nc.f32 	%f8, [%rd15+-28];
	sub.f32 	%f9, %f8, %f1;
	fma.rn.f32 	%f10, %f9, %f9, %f7;
	ld.global.nc.f32 	%f11, [%rd15+-24];
	sub.f32 	%f12, %f11, %f1;
	fma.rn.f32 	%f13, %f12, %f12, %f10;
	ld.global.nc.f32 	%f14, [%rd15+-20];
	sub.f32 	%f15, %f14, %f1;
	fma.rn.f32 	%f16, %f15, %f15, %f13;
	ld.global.nc.f32 	%f17, [%rd15+-16];
	sub.f32 	%f18, %f17, %f1;
	fma.rn.f32 	%f19, %f18, %f18, %f16;
	ld.global.nc.f32 	%f20, [%rd15+-12];
	sub.f32 	%f21, %f20, %f1;
	fma.rn.f32 	%f22, %f21, %f21, %f19;
	ld.global.nc.f32 	%f23, [%rd15+-8];
	sub.f32 	%f24, %f23, %f1;
	fma.rn.f32 	%f25, %f24, %f24, %f22;
	ld.global.nc.f32 	%f26, [%rd15+-4];
	sub.f32 	%f27, %f26, %f1;
	fma.rn.f32 	%f28, %f27, %f27, %f25;
	ld.global.nc.f32 	%f29, [%rd15];
	sub.f32 	%f30, %f29, %f1;
	fma.rn.f32 	%f31, %f30, %f30, %f28;
	ld.global.nc.f32 	%f32, [%rd15+4];
	sub.f32 	%f33, %f32, %f1;
	fma.rn.f32 	%f34, %f33, %f33, %f31;
	ld.global.nc.f32 	%f35, [%rd15+8];
	sub.f32 	%f36, %f35, %f1;
	fma.rn.f32 	%f37, %f36, %f36, %f34;
	ld.global.nc.f32 	%f38, [%rd15+12];
	sub.f32 	%f39, %f38, %f1;
	fma.rn.f32 	%f40, %f39, %f39, %f37;
	ld.global.nc.f32 	%f41, [%rd15+16];
	sub.f32 	%f42, %f41, %f1;
	fma.rn.f32 	%f43, %f42, %f42, %f40;
	ld.global.nc.f32 	%f44, [%rd15+20];
	sub.f32 	%f45, %f44, %f1;
	fma.rn.f32 	%f46, %f45, %f45, %f43;
	ld.global.nc.f32 	%f47, [%rd15+24];
	sub.f32 	%f48, %f47, %f1;
	fma.rn.f32 	%f49, %f48, %f48, %f46;
	ld.global.nc.f32 	%f50, [%rd15+28];
	sub.f32 	%f51, %f50, %f1;
	fma.rn.f32 	%f52, %f51, %f51, %f49;
	add.s64 	%rd15, %rd15, 64;
	add.s32 	%r11, %r11, 16;
	setp.ne.s32 	%p1, %r11, 1024;
	@%p1 bra 	$L__BB1_1;

	st.global.f32 	[%rd1], %f52;
	ret;

}

