 
****************************************
Report : port
Design : UART_TX
Version: K-2015.06
Date   : Sun Oct 20 03:17:13 2024
****************************************



Attributes:
    d - dont_touch_network

                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
CLK            in      0.0000   0.0000   --      --      --         d
Data_Valid     in      0.0000   0.0000    1.50    0.18   --         
PAR_EN         in      0.0000   0.0000    1.50    0.18   --         
PAR_TYP        in      0.0000   0.0000    1.50    0.18   --         
P_DATA[0]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[1]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[2]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[3]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[4]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[5]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[6]      in      0.0000   0.0000    1.50    0.18   --         
P_DATA[7]      in      0.0000   0.0000    1.50    0.18   --         
RST            in      0.0000   0.0000   --      --      --         d
SE             in      0.0000   0.0000    1.50    0.18   --         
SI             in      0.0000   0.0000    1.50    0.18   --         
scan_clk       in      0.0000   0.0000   --      --      --         d
scan_rst       in      0.0000   0.0000   --      --      --         d
test_mode      in      0.0000   0.0000    1.50    0.18   --         
SO             out     0.5000   0.0000   --      --      --         
TX_OUT         out     0.5000   0.0000   --      --      --         
busy           out     0.5000   0.0000   --      --      --         

1
