<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Renato Perez Ribas)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a href="http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784459U6&amp;idiomaExibicao=2" class="btn-br">English</a><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=1149542159006335" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	
		
		
		<li><a href="#OutrasInformacoesRelevantes">Outras informações relevantes</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	
		
		
		<li><a href="#FormacaoComplementar">Formação complementar</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#RevisorPeriodico">Revisor de periódico</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("patentes-registros");</script>
		
		
		<a id="ancora-menu-patentes-registros" href="#PatentesRegistros" class="acessibilidade separador"><span></span>Patentes e Registros</a>
		
	
		
		
		<div id="menu-patentes-registros" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Patente">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputador">Programa de computador</a></li>
		
	
		
		
		<li><a href="#CultivarProtegida">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistrada">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrial">Desenho industrial</a></li>
		
	
		
		
		<li><a href="#MarcaRegistrada">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegrado">Topografia de circuito integrado</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("potencialInovacao");</script>
		
		
		<a id="ancora-menu-potencialInovacao" href="#PotencialInovacao" class="acessibilidade separador"><span></span>Inovação</a>
		
	
		
		
		<div id="menu-potencialInovacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#PatentePI">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoPI">Programa de computador registrado</a></li>
		
	
		
		
		<li><a href="#CultivarProtegidaPI">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistradaPI">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrialRegistradoPI">Desenho industrial registrado</a></li>
		
	
		
		
		<li><a href="#MarcaRegistradaPI">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegradoRegistradaPI">Topografia de circuito integrado registrada</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorSemRegistroPI">Programa de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosPI">Produtos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicasPI">Processos ou técnicas</a></li>
		
	
		
		
		<li><a href="#ProjetosPesquisaPI">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetoDesenvolvimentoTecnologicoPI">Projeto de desenvolvimento tecnológico</a></li>
		
	
		
		
		<li><a href="#ProjetoExtensaoPI">Projeto de extensão</a></li>
		
	
		
		
		<li><a href="#OutrosProjetosPI">Outros projetos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("citacoes");</script>
		
		
		<a id="ancora-menu-citacoes" href="#Citacoes" class="acessibilidade separador"><span></span>Citações</a>
		
	
		
		
		<div id="menu-citacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Citacoes">Citações no ISI</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SciELO</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações no SCOPUS</a></li>
		
	
		
		
		<li><a href="#Citacoes">Citações em outras bases bibliográficas</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4784459U6&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4784459U6"><div class="infpessoa">
<h2 class="nome">Renato Perez Ribas<br>
<br>
<span align="center" style="font-weight: bold" class="texto">Bolsista de Produtividade em Pesquisa do CNPq - N&iacute;vel 2</span>
</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/1149542159006335</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 25/02/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">Graduado em Engenharia Eletrica pela Universidade Federal do Rio Grande do Sul ? UFRGS (1991), mestre em Engenharia Elétrica pela Universidade Estadual de Campinas - Unicamp (1994) e doutor em Microeletrônica pelo Institut National Polytechnique de Grenoble - INPG, França (1998). Pós-doutorado na University of British Columbia, Canadá (2010-2011). Cientista-chefe na empresa Nangate Inc., Herlev - Dinamarca, de set/2005 a jul/2006. Projetista de circuitos integrados no Centro Tecnológico para Informática ? CTI, em Campinas ? SP, de ago/1991 a jun/1994. Realizou seus estudos de doutorado no Laboratório TIMA, em Grenoble ? França, sob a supervisão de Bernard Courtois e Jean-Michel Karam. Trabalhou como pesquisador visitante na Pontifícia Universidade Católica de Campinas ? PUC-Campinas, em 1999, com apoio da agência de fomento Fapesp - SP. Professor do Departamento de Informática Aplicada, no Instituto de Informática da UFRGS, desde jan/2000. Coordenou o laboratório de pesquisa 'Nangate-UFRGS Research Lab', de ago/2006 a jul/2009, dentro do convênio de colaboração em P&D entre a UFRGS e a empresa dinamarquesa Nangate. Presidente da Sociedade Brasileira de Microeletrônica no biênio 2000-2002, diretor administrativo na gestão 2002-2004, vice-presidente nas gestões 2008-2010 e 2010-2012, e membro do conselho desta sociedade científica no período 1999-2000, 2005-2008 e 2017-. Coordenador do curso de Engenharia de Computação da UFRGS nas gestões 2003-2004 e 2007-2008. Coordenador geral do evento ?17th Symposium on Microelectronics Technology and Devices? - SBMicro'2002, em Porto Alegre ? RS. Coordenador financeiro dos eventos ?Chip-in-the-Pampa 2008? - (SBMicro'2008, SBCCI'2008, SForum'2008), em Gramado ? RS, '28th South Symposium on Microelectronics' (SIM 2013) e 'XV Microelectronics School' (EMicro-Sul 2013), em Porto Alegre ? RS. Coordenador de programa do evento ?22nd Symposium on Integrated Circuits and Systems Design? - SBCCI'2009, em Natal ? RN. Coordenador dos convênios pela Lei de Informática da UFRGS com as empresas Motorola, em 2000-2001, e Dell Computadores do Brasil, em 2002-2005. Participante em diversos Conselhos como do Centro de Microscopia Eletrônica ? UFRGS, de 2003 a 2005, do Instituto de Informática ? UFRGS no período de 2001 a 2004 e 2007 a 2010, e do Centro de Excelência em Tecnologia Eletrônica Avançada ? CEITEC no período de 2003 a 2004 como membro suplente representante da SBMicro. Membro do Comitê Gestor do Programa CI-Brasil do MCT no período de 2008-2010, e chefe do Depto. Informática Aplicada da UFRGS no período de 2009-2010. Como áreas de interesse estão o projeto de circuitos integrados digitais e MEMS, incluindo o desenvolvimento de modelos e ferramentas de CAD relacionados a esses tópicos.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Renato Perez Ribas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">RIBAS, R. P.;Ribas, Renato P.;RIBAS, R.P.;RIBAS, RENATO PEREZ;RIBAS, RENATO P;RIBAS, RENATO</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Endereço Profissional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Universidade Federal do Rio Grande do Sul, Instituto de Informática, Departamento de Informática Aplicada. <br class="clear" />Av. Bento Gonçalves, 9500<br class="clear" />Agronomia<br class="clear" />91501-970 - Porto Alegre, RS - Brasil - Caixa-postal: 15064<br class="clear" />Telefone: (51) 33086810<br class="clear" />Ramal: 6810<br class="clear" />Fax: (51) 33167308<br class="clear" />URL da Homepage: <a target="blank" href="http://www.inf.ufrgs.br/~rpribas">http://www.inf.ufrgs.br/~rpribas</a></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Microelectronique<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso=D"></span>. <br class="clear" />Institut National Polytechnique de Grenoble, INPG, França.
		
	<br class="clear" />Título: Etude et Conception de Micrsystemes Micro-Usine en Utilisant des Technologies Standards de Circuits Integres en Arseniure de Gallium, Ano de obtenção: 1998. <br class="clear" />Orientador: Bernard Courtois. <br class="clear" />Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. <br class="clear" />Palavras-chave: Microssistema; Arseneto de Galio; MEMS; circuito integrado; cad; Indutores. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos / Especialidade: Materiais e Componentes Semicondutores. <br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Telecomunicações / Especialidade: Teoria Eletromagnetica, Microondas, Propagação de Ondas, Antenas. <br class="clear" />Setores de atividade: Pesquisa e desenvolvimento científico; Informática; Industria Eletro-Eletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1993 - 1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Engenharia Elétrica<span class="ajaxCAPES" data-param="&codigoCurso=33003017021P3&nivelCurso=M"></span>. <br class="clear" />Universidade Estadual de Campinas, UNICAMP, Brasil.
		
	<br class="clear" />Título: Estudo de Uso de Componentes de Logica Programavel (PLDs) em Ambiente de Prototipagem Rapida,Ano de Obtenção: 1994.<br class="clear" />Orientador: Elnatan Chagas Ferreira.<br class="clear" />Palavras-chave: FPGA; EPLD; Prototipagem; ASIC; Gate Array.<br class="clear" />Grande área: Engenharias<br class="clear" />Setores de atividade: Industria Eletro-Eletrônica; Informática; Educação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1987 - 1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia Eletrica<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaPosDoutorado">
<h1>P&oacute;s-doutorado</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pós-Doutorado. <br class="clear" />University of British Columbia, UBC, Canadá.
		
	<br class="clear" />Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Ferramentas de Projeto de Circuitos Integrados. <br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoComplementar">
<h1>Forma&ccedil;&atilde;o Complementar</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - 2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Dcse Desktop Notebook e Servidores.  (Carga horária: 60h). <br class="clear" />Dell Computers, DELL, Estados Unidos.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Nangate A/S, NANGATE, Dinamarca.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Contract, Enquadramento Funcional: Chief Scientist, Carga horária: 40</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Outras informações</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Foi obtido um afastamento para interesses particulares da UFRGS pois o salário da universidade não era suficiente para viver na Dinamarca. Porém o trabalho desenvolvido na empresa Nangate estava vinculado ao convênio firmado entre esta empresa e a UFRGS para colaboração em P&D. A função desenvolvida na empresa foi de "chief scientist", podendo ser considerado um pós-doutoramento realizado no setor industrial.</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>09/2005 - 07/2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Nangate A/S, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Caracterização de biblioteca de células digitais CMOS'>Caracterização de biblioteca de células digitais CMOS</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Sociedade Brasileira de Microeletrônica, SBMICRO, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Diretor de Comunicação e Eventos, Carga horária: 4</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2008 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Vice-Presidente, Carga horária: 4</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2004 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho, Carga horária: 1</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2002 - 2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Diretor Administrativo, Carga horária: 2</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - 2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Presidente, Carga horária: 4</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1999 - 2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Membro do Conselho, Carga horária: 1</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/2002 - 9/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Sociedade Brasileira de Microeletrônica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Diretor Administrativo.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/2000 - 9/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Direção e administração, Sociedade Brasileira de Microeletrônica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Presidente.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1999 - 9/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Sociedade Brasileira de Microeletrônica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro de conselho.
				
				</div>
</div><br class="clear" /><div class="inst_back">
<b>Pontifícia Universidade Católica de Campinas, PUC Campinas, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1998 - 2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Professor Visitante, Enquadramento Funcional: Bolsa FAPESP, Carga horária: 0, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/1998 - 2/2000</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Projeto e Modelagem de Microssistemas'>Projeto e Modelagem de Microssistemas</a><br class="clear" /><a href='#LP_Desenvolvimento de Ambiente para Projeto de Microssistemas'>Desenvolvimento de Ambiente para Projeto de Microssistemas</a><br class="clear" /><a href='#LP_Desenvolvimento de Circuitos Integrados'>Desenvolvimento de Circuitos Integrados</a><br class="clear" /><a href='#LP_Trabalho com Microcontroladores e FPGAs'>Trabalho com Microcontroladores e FPGAs</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Laboratorio Tima, TIMA, França.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1994 - 1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Colaborador, Enquadramento Funcional: Bolsista de Doutorado, Carga horária: 0, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9/1994 - 10/1998</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Laboratorio Tima, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Desenvolvimento de Microssistemas'>Desenvolvimento de Microssistemas</a><br class="clear" /><a href='#LP_Desenvolvimento de Ferramentas de Projeto de Microssistemas'>Desenvolvimento de Ferramentas de Projeto de Microssistemas</a><br class="clear" /><a href='#LP_Caracterização de Processos para Fabricacao de Microssistemas'>Caracterização de Processos para Fabricacao de Microssistemas</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Fundação Centro Tecnológico para Informática, CTI, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1991 - 1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista do Programa RHAE-CNPq, Enquadramento Funcional: Projetista de Circuito Integrado, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1991 - 7/1994</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Microeletronica, Laboratorio de Projeto de Circuitos Integrados. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Desenvolvimento de Matriz Gate Array'>Desenvolvimento de Matriz Gate Array</a><br class="clear" /><a href='#LP_Desenvolvimento de Estruturas de Teste'>Desenvolvimento de Estruturas de Teste</a><br class="clear" /><a href='#LP_Desenvolvimento com FPGAs/EPLDs'>Desenvolvimento com FPGAs/EPLDs</a><br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade Federal do Rio Grande do Sul, UFRGS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2000 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Servidor Público, Enquadramento Funcional: professor associado, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1988 - 1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista de Iniciação Científi, Enquadramento Funcional: Bolsista de Iniciacao Cientifica, Carga horária: 20</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2007 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Microeletrônica, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />MIC60 - Concepção Avançada de Circuitos VLSI<br class="clear" />MIC62 - Fluxo de Projeto de ASIC Digital<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2003 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Computação, Nível: Pós-Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />CMP115 - Projeto de Circuitos Integrados I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2000 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />INF01040 - Introdução à Programação<br class="clear" />INF01058 - Circuitos Digitais<br class="clear" />INF01118 - Técnicas Digitais para Computação<br class="clear" />INF01175 - Sistemas Digitais<br class="clear" />INF01185 - Concepção de Circuitos Integrados I<br class="clear" />INF01194 - Concepção de Circuitos Integrados II<br class="clear" />INF01050 - Tópicos Especiais em Eng. Computação - Circuitos Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/2000 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Microeletrônica (Projeto e CAD)'>Microeletrônica (Projeto e CAD)</a><br class="clear" /><a href='#LP_Microssistemas Integrados - MEMS (Projeto e CAD)'>Microssistemas Integrados - MEMS (Projeto e CAD)</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2002 - 9/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Centro de Microscopia Eletronica, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro de conselho de centro.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11/2000 - 8/2005</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Convênio DELL-UFRGS.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/2003 - 12/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro de comissão permanente (Coordenador Eng. Computação).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/2001 - 12/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro de conselho de unidade.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2001 - 5/2004</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro de comissão temporária (Presidente da Comissão de Laboratórios).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/2002 - 1/2003</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Extensão universitária , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade de extensão realizada<br class="clear" />Coordenador de cursos de extensão pelo convênio DELL. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3/2001 - 12/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Extensão universitária , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade de extensão realizada<br class="clear" />Instrutor de cursos de Sistemas Computacionais Dell. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1/2001 - 12/2002</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Membro de comissão permanente (Coordenador Substituto da Eng. Computação).
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5/2000 - 12/2001</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Conselhos, Comissões e Consultoria, Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Cargo ou função<br class="clear" />Coordenador do Convênio PCT Motorola.
				
				</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/1988 - 8/1991</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Instituto de Informática, Departamento de Informática Aplicada. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Desenvolvimento de Biblioteca de Células Gate Array'>Desenvolvimento de Biblioteca de Células Gate Array</a><br class="clear" /><a href='#LP_Desenvolvimento de ASICs'>Desenvolvimento de ASICs</a><br class="clear" /><a href='#LP_Desenvolvimento de Matriz de Pre-Difundidos'>Desenvolvimento de Matriz de Pre-Difundidos</a><br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Desenvolvimento de Matriz Gate Array'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Matriz Gate Array</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Projeto da matriz 'gate-array' para o serviço de prototipagem rápida a ser oferecido pelo Centro Tecnológico para Informática - CTI.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; CMOS; microeletrônica; ASIC; Gate Array.</div>
</div><a name='LP_Desenvolvimento de Estruturas de Teste'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Estruturas de Teste</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Teste e caracterização da biblioteca de células e matriz 'gate-array' em desenvolvimento no Centro Tecnológico para Informática - CTI. <br class="clear" />Grande área: Engenharias<br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: CMOS; circuito integrado; microeletrônica; circuitos digitais; Gate Array.</div>
</div><a name='LP_Desenvolvimento com FPGAs/EPLDs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento com FPGAs/EPLDs</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Integração da tecnologia de componentes programáveis (FPGAs e EPLDs) na plataforma de prototipagem rápida em desenvolvimento no Centro Tecnológico para Informática - CTI.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Ferramentas de Projeto de Circuitos Integrados. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; CMOS; microeletrônica; ASIC; PLD.</div>
</div><a name='LP_Desenvolvimento de Biblioteca de C&eacute;lulas Gate Array'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Biblioteca de Células Gate Array</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Projeto (circuito elétrico e leiaute) e caracterização de células digitais para uso no estilo 'gate-array'.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; CMOS; microeletrônica; circuitos digitais; Gate Array.</div>
</div><a name='LP_Desenvolvimento de ASICs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de ASICs</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de projetos de circuitos integrados, em particular blocos de operadores aritméticos.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: microeletrônica; circuito integrado; CMOS; circuitos digitais.</div>
</div><a name='LP_Desenvolvimento de Matriz de Pre-Difundidos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Matriz de Pre-Difundidos</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento da plataforma para projeto de circuitos integrados no estilo 'cell-array'.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; CMOS; microeletrônica; circuitos digitais.</div>
</div><a name='LP_Microeletr&ocirc;nica (Projeto e CAD)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microeletrônica (Projeto e CAD)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de ferramentas computacionais para auxílio ao projeto de circuitos integrados digitais.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; cad; circuitos digitais; ASIC.</div>
</div><a name='LP_Microssistemas Integrados - MEMS (Projeto e CAD)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Microssistemas Integrados - MEMS (Projeto e CAD)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de modelos de comportamento de microssistemas integrados baseados na estrutura básica 'comb-drive'.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Engenharias / Área: Engenharia Mecânica / Subárea: Mecânica dos Sólidos / Especialidade: Mecânica dos Corpos Sólidos, Elásticos e Plásticos. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: MEMS; microeletrônica; modelagem; acelerometros.</div>
</div><a name='LP_Projeto e Modelagem de Microssistemas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto e Modelagem de Microssistemas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Modelagem de estruturas eletro-mecânicas miniaturizadas (MEMS) utilizando modelos equivalentes elétrico-mecânicos e por métodos de elementos finitos.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Engenharias / Área: Engenharia Mecânica / Subárea: Mecânica dos Sólidos / Especialidade: Mecânica dos Corpos Sólidos, Elásticos e Plásticos. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: MEMS; modelagem; microeletronica.</div>
</div><a name='LP_Desenvolvimento de Ambiente para Projeto de Microssistemas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Ambiente para Projeto de Microssistemas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de plataforma para prototipagem de microssistemas integrados, envolvendo funções em software, hardware e funções não eletrônica (sensores e atuadores).. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; MEMS; CMOS.</div>
</div><a name='LP_Desenvolvimento de Circuitos Integrados'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Circuitos Integrados</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Projeto de circuitos integrados digitais em tecnologia CMOS.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; circuitos digitais; CMOS; microeletrônica.</div>
</div><a name='LP_Trabalho com Microcontroladores e FPGAs'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Trabalho com Microcontroladores e FPGAs</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de plataforma de prototipagem rápida para 'co-design', envolvendo a implementação mista de sistemas eletrônicos em software e hardware.. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Ferramentas de Projeto de Circuitos Integrados. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuito integrado; CMOS; microeletrônica.</div>
</div><a name='LP_Desenvolvimento de Microssistemas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Microssistemas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Projeto de microsistemas integrados em substrato de AsGa, em particular sensores de infra-vermelho baseado em termopares microusinados, e indutores suspensos.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos / Especialidade: Circuitos Eletrônicos. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: MEMS; microeletrônica; GaAs.</div>
</div><a name='LP_Desenvolvimento de Ferramentas de Projeto de Microssistemas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Desenvolvimento de Ferramentas de Projeto de Microssistemas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Desenvolvimento de ferramentas computacionais em plataforma Mentor Graphics (linguagem script Ample) para auxílio no projeto de microssistemas integrados.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: microeletrônica; MEMS.</div>
</div><a name='LP_Caracteriza&ccedil;&atilde;o de Processos para Fabricacao de Microssistemas'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Caracterização de Processos para Fabricacao de Microssistemas</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Trabalho de base para o oferecimento do serviço de prototipagem de microssistemas em AsGa através do CMP-TIMA na França.. <br class="clear" />Grande área: Ciências Exatas e da Terra<br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: MEMS; GaAs; microeletronica.</div>
</div><a name='LP_Caracteriza&ccedil;&atilde;o de biblioteca de c&eacute;lulas digitais CMOS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Caracterização de biblioteca de células digitais CMOS</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Objetivo: Estudo sobre estilos de projeto de células digitais e métodos de caracterização (NLDM, CCS, ECSM).. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação / Especialidade: Hardware. <br class="clear" />Setores de atividade: Fabricação de Material Eletrônico e de Aparelhos e Equipamentos de Comunicação. <br class="clear" />Palavras-chave: circuitos digitais; circuito integrado; CMOS; microeletronica.</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="RevisorPeriodico">
<h1>Revisor de peri&oacute;dico</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Electronics Letters</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: JICS. Journal of Integrated Circuits and Systems (Ed. Português)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2001 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: IEEE Electron Device Letters (Print)</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2006 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Periódico: Journal of The Brazilian Computer Society (Online)</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Circuitos Elétricos, Magnéticos e Eletrônicos/Especialidade: Circuitos Eletrônicos. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Hardware. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Engenharias / Área: Engenharia Elétrica / Subárea: Materiais Elétricos/Especialidade: Materiais e Componentes Semicondutores. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Ciências Exatas e da Terra / Área: Ciência da Computação / Subárea: Sistemas de Computação/Especialidade: Ferramentas de Projeto de Circuitos Integrados. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Francês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Razoavelmente, Fala Razoavelmente, Lê Razoavelmente, Escreve Pouco. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Português</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">1º Concurso de Teses e Dissertações da SBMicro - Doutorado, categoria Design (orientador), Sociedade Brasileira de Microeletrônica. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper in the 26th Symposium on Integrated Circuits and Systems Design (SBCCI 2013), SBC, SBMicro, IEEE, ACM, IFIP. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a><div class="cita-artigos"> <b>Citações</b> </div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">SCOPUS</div><div class="trab">Total de trabalhos:62</div><div class="cita">Total de citações:162</div><div class="detalhes">Ribas, R.P.; Ribas, Renato P.; Ribas, R. P.; Ribas, Renato&nbsp;&nbsp;Data:&nbsp;02/08/2013</div></div></div></div></div><br class="clear"><div class="layout-cell layout-cell-12"><div class="layout-cell layout-cell-6"><div class="layout-cell-pad"> <div class="science_cont"><div class="web_s">Outras</div><div class="trab">Total de trabalhos:129</div><div class="cita">Total de citações:440</div><div class="detalhes">Ribas, R.P.; Ribas, Renato P.; Ribas, R. P.; Ribas, Renato&nbsp;&nbsp;Data:&nbsp;19/06/2016</div></div></div></div></div><br class="clear"><div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARRANGHELLO, FELIPE S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tvlsi.2019.2890843" target="_blank"></a>MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Four-Level Forms for Memristive Material Implication Logic. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS<sup><img id='10638210_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. pp, p. 1-5, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tvlsi.2019.2890843&issn=10638210&volume=pp&issue=&paginaInicial=1&titulo=Four-Level Forms for Memristive Material Implication Logic&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUTZLING, AUGUSTO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2019</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcad.2019.2897704" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MARRANGHELLO, FELIPE S. ; MATOS, JODY MAICK ; REIS, ANDRE ; <b>Ribas, Renato P.</b> . Maj-n Logic Synthesis for Emerging Technology. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS<sup><img id='02780070_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. pp, p. 1-1, 2019. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcad.2019.2897704&issn=02780070&volume=pp&issue=&paginaInicial=1&titulo=Maj-n Logic Synthesis for Emerging Technology&sequencial=2&nomePeriodico=IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUTZLING, AUGUSTO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcad.2018.2834434" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MATOS, JODY MAICK ; MISHCHENKO, ALAN ; REIS, ANDRE ; <b>Ribas, Renato P.</b> . Effective Logic Synthesis for Threshold Logic Circuit Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS<sup><img id='02780070_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 1, p. 1-1, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcad.2018.2834434&issn=02780070&volume=1&issue=&paginaInicial=1&titulo=Effective Logic Synthesis for Threshold Logic Circuit Design&sequencial=3&nomePeriodico=IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NEUTZLING, AUGUSTO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcad.2017.2729403" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; REIS, ANDRI I. ; <b>Ribas, Renato P.</b> . A Simple and Effective Heuristic Method for Threshold Logic Identification. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS<sup><img id='02780070_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 37, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcad.2017.2729403&issn=02780070&volume=37&issue=&paginaInicial=1&titulo=A Simple and Effective Heuristic Method for Threshold Logic Identification&sequencial=4&nomePeriodico=IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>DAL BEM, VINICIUS</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2017</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tetc.2016.2644381" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">DAL BEM, VINICIUS</a> ; MARRANGHELLO, FELIPE ; REIS, ANDRE ; <b>RIBAS, RENATO</b> . SAT-Based Formulation for Logical Capacity Evaluation of VIA-Configurable Structured ASIC. IEEE Transactions on Emerging Topics in Computing<sup><img id='21686750_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='21686750' /></sup>, v. 5, p. 1-1, 2017. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tetc.2016.2644381&issn=21686750&volume=5&issue=&paginaInicial=1&titulo=SAT-Based Formulation for Logical Capacity Evaluation of VIA-Configurable Structured ASIC&sequencial=5&nomePeriodico=IEEE Transactions on Emerging Topics in Computing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>POSSANI, VINICIUS NEVES</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tvlsi.2015.2410764" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS NEVES</a> ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> ; DE SOUZA MARQUES, FELIPE ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA, LEOMAR SOARES</a> . Graph-Based Transistor Network Generation Method for Supergate Design. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS<sup><img id='10638210_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. 24, p. 692-705, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tvlsi.2015.2410764&issn=10638210&volume=24&issue=&paginaInicial=692&titulo=Graph-Based Transistor Network Generation Method for Supergate Design&sequencial=6&nomePeriodico=IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>POSSANI, VINICIUS N.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcad.2016.2629451" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; REIS, ANDRE INACIO ; <b>Ribas, Renato P.</b> ; MARQUES, FELIPE S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA, LEOMAR SOARES</a> . Transistor Count Optimization in IG FinFET Network Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS<sup><img id='02780070_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='02780070' /></sup>, v. 36, p. 1-1, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcad.2016.2629451&issn=02780070&volume=36&issue=&paginaInicial=1&titulo=Transistor Count Optimization in IG FinFET Network Design&sequencial=7&nomePeriodico=IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARRANGHELLO, F. S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9335097879910437" target="_blank">MARRANGHELLO, F. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b>Ribas, Renato P.</b> . Improving Analytical Delay Modeling for CMOS Inverters. JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS)<sup><img id='18071953_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 10, p. 123-134, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=10&issue=&paginaInicial=123&titulo=Improving Analytical Delay Modeling for CMOS Inverters&sequencial=8&nomePeriodico=JICS. JOURNAL OF INTEGRATED CIRCUITS AND SYSTEMS (ED. PORTUGUÊS)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MARRANGHELLO, FELIPE S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/JETCAS.2015.2426511" target="_blank"></a>MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; MARTINS, MAYLER G. A. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Factored Forms for Memristive Material Implication Stateful Logic. IEEE Journal on Emerging and Selected Topics in Circuits and Systems<sup><img id='21563357_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='21563357' /></sup>, v. 5, p. 267-278, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/JETCAS.2015.2426511&issn=21563357&volume=5&issue=&paginaInicial=267&titulo=Factored Forms for Memristive Material Implication Stateful Logic&sequencial=9&nomePeriodico=IEEE Journal on Emerging and Selected Topics in Circuits and Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALLEGARO, V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <b>RIBAS, R.P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . A Domain-Transformation Approach to Synthesize Read-Polarity-Once Boolean Functions. JICS. Journal of Integrated Circuits and Systems (Ed. Português)<sup><img id='18071953_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='18071953' /></sup>, v. 9, p. 60-69, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=18071953&volume=9&issue=&paginaInicial=60-69&titulo=A Domain-Transformation Approach to Synthesize Read-Polarity-Once Boolean Functions&sequencial=10&nomePeriodico=JICS. Journal of Integrated Circuits and Systems (Ed. Português)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>NUNES, C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2013.07.044" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3018042138515667" target="_blank">NUNES, C.</a> ; BUTZEN, P.F. ; REIS, A.I. ; <b>RIBAS, R.P.</b> . BTI, HCI and TDDB aging impact in flip-flops. Microelectronics and Reliability<sup><img id='00262714_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 53, p. 1355-1359, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2013.07.044&issn=00262714&volume=53&issue=&paginaInicial=1355&titulo=BTI, HCI and TDDB aging impact in flip-flops&sequencial=11&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BUTZEN, P.F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2013.07.087" target="_blank"></a>BUTZEN, P.F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">Dal Bem, V.</a> ; REIS, A.I. ; <b>RIBAS, R.P.</b> . BTI and HCI first-order aging estimation for early use in standard cell technology mapping. MICROELECTRONICS RELIABILITY<sup><img id='00262714_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 53, p. 1360-1364, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2013.07.087&issn=00262714&volume=53&issue=&paginaInicial=1360&titulo=BTI and HCI first-order aging estimation for early use in standard cell technology mapping&sequencial=12&nomePeriodico=MICROELECTRONICS RELIABILITY" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BUTZEN, P.F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2012</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2012.06.092" target="_blank"></a>BUTZEN, P.F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">Dal Bem, V.</a> ; REIS, A.I. ; <b>RIBAS, R.P.</b> . Design of CMOS logic gates with enhanced robustness against aging degradation. Microelectronics and Reliability<sup><img id='00262714_13' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 52, p. 1822-1826, 2012. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2012.06.092&issn=00262714&volume=52&issue=&paginaInicial=1822&titulo=Design of CMOS logic gates with enhanced robustness against aging degradation&sequencial=13&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RIBAS, R. P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2011</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.mejo.2010.11.012" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; BAVARESCO, S. ; SCHUCH, N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Contributions to the evaluation of ensembles of combinational logic gates. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal)<sup><img id='00262692_14' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262692' /></sup>, v. 42, p. 371-381, 2011. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.mejo.2010.11.012&issn=00262692&volume=42&issue=&paginaInicial=371&titulo=Contributions to the evaluation of ensembles of combinational logic gates&sequencial=14&nomePeriodico=Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Butzen, P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1166/jolpe.2010.1070" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>Ribas, Renato P.</b> . Leakage Analysis Considering the Effect of Intra-Cell Wire Resistance for Nanoscaled CMOS Circuits. Journal of Low Power Electronics (Print)<sup><img id='15461998_15' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15461998' /></sup>, v. 6, p. 192-200, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1166/jolpe.2010.1070&issn=15461998&volume=6&issue=&paginaInicial=192&titulo=Leakage Analysis Considering the Effect of Intra-Cell Wire Resistance for Nanoscaled CMOS Circuits&sequencial=15&nomePeriodico=Journal of Low Power Electronics (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Butzen, P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.mejo.2010.03.003" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8745722630222073" target="_blank">CHIAPPETTA FILHO, E.J.D.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>Ribas, Renato P.</b> . Standby power consumption estimation by interacting leakage current mechanisms in nanoscaled CMOS digital circuits. MICROELECTRONICS JOURNAL<sup><img id='00262692_16' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262692' /></sup>, v. 41, p. 247-255, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.mejo.2010.03.003&issn=00262692&volume=41&issue=&paginaInicial=247&titulo=Standby power consumption estimation by interacting leakage current mechanisms in nanoscaled CMOS digital circuits&sequencial=16&nomePeriodico=MICROELECTRONICS JOURNAL" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>da Silva, Digeorgia N.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2010.07.071" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4180805476847844" target="_blank">da Silva, Digeorgia N.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>RIBAS, R. P.</b> . Gate Delay Variability Model for Parametric Yield Improvement in Nanometer CMOS Technology. Microelectronics and Reliability<sup><img id='00262714_17' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 50, p. 1223-1229, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2010.07.071&issn=00262714&volume=50&issue=&paginaInicial=1223&titulo=Gate Delay Variability Model for Parametric Yield Improvement in Nanometer CMOS Technology&sequencial=17&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>KLOCK, C.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7242736809768003" target="_blank">KLOCK, C.</a> ; <b>Ribas, Renato P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Karma: um ambiente para o aprendizado de síntese de funções Booleanas. Revista Brasileira de Informática na Educação<sup><img id='14145685_18' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='14145685' /></sup>, v. 18, p. 33-42, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=14145685&volume=18&issue=&paginaInicial=33&titulo=Karma: um ambiente para o aprendizado de síntese de funções Booleanas&sequencial=18&nomePeriodico=Revista Brasileira de Informática na Educação" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>Butzen, P.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2010</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2010.07.140" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">Dal Bem, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>RIBAS, R. P.</b> . Transistor Network Restructuring Against NBTI Degradation. Microelectronics and Reliability<sup><img id='00262714_19' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 50, p. 1298-1303, 2010. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2010.07.140&issn=00262714&volume=50&issue=&paginaInicial=1298&titulo=Transistor Network Restructuring Against NBTI Degradation&sequencial=19&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>da Silva, Digeorgia N.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2009</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.microrel.2009.07.023" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4180805476847844" target="_blank">da Silva, Digeorgia N.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . CMOS logic gate performance variability related to transistor network arrangements. Microelectronics and Reliability<sup><img id='00262714_20' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262714' /></sup>, v. 49, p. 977-981, 2009. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.microrel.2009.07.023&issn=00262714&volume=49&issue=&paginaInicial=977&titulo=CMOS logic gate performance variability related to transistor network arrangements&sequencial=20&nomePeriodico=Microelectronics and Reliability" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RIBAS, R. P.;Ribas, Renato P.;RIBAS, R.P.;RIBAS, RENATO PEREZ;RIBAS, RENATO P;RIBAS, RENATO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2001</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> . Concepção de Circuitos e Sistemas Integrados. Revista de Informática Teórica e Aplicada (Impresso)<sup><img id='01034308_21' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01034308' /></sup>, Porto Alegre, v. 8, n.1, p. 7-21, 2001. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01034308&volume=8&issue=&paginaInicial=7&titulo=Concepção de Circuitos e Sistemas Integrados&sequencial=21&nomePeriodico=Revista de Informática Teórica e Aplicada (Impresso)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RIBAS, R. P.;Ribas, Renato P.;RIBAS, R.P.;RIBAS, RENATO PEREZ;RIBAS, RENATO P;RIBAS, RENATO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2000</span>
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/22.859477" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; LESCOT, J. ; LECLERCQ, J. L. ; KARAM, J. M. ; NDAGIJIMANA, F. . Micromachined Microwave Planar Spiral Inductors and Transformers. IEEE Transactions on Microwave Theory and Techniques<sup><img id='00189480_22' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00189480' /></sup>, v. 48, n.8, p. 1326-1335, 2000. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/22.859477&issn=00189480&volume=48&issue=&paginaInicial=1326&titulo=Micromachined Microwave Planar Spiral Inductors and Transformers&sequencial=22&nomePeriodico=IEEE Transactions on Microwave Theory and Techniques" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RIBAS, R. P.;Ribas, Renato P.;RIBAS, R.P.;RIBAS, RENATO PEREZ;RIBAS, RENATO P;RIBAS, RENATO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1998</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/S0921-5107(97)00282-1" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; KARAM, J. M. ; COURTOIS, B. ; LECLERCQ, J. L. ; VIKTOROVITCH, P. . Bulk Micromachining Characterization of 0.2um HEMT MMIC Technology for GaAs MEMS Design. Materials Science and Engineering B-Advanced Functional Solid-State Materials<sup><img id='09215107_23' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09215107' /></sup>, The Netherlands, v. 51, n.1-3, p. 267-273, 1998. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/S0921-5107(97)00282-1&issn=09215107&volume=51&issue=&paginaInicial=267&titulo=Bulk Micromachining Characterization of 0.2um HEMT MMIC Technology for GaAs MEMS Design&sequencial=23&nomePeriodico=Materials Science and Engineering B-Advanced Functional Solid-State Materials" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RIBAS, R. P.;Ribas, Renato P.;RIBAS, R.P.;RIBAS, RENATO PEREZ;RIBAS, RENATO P;RIBAS, RENATO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1998</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/55.704401" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; LESCOT, J. ; LECLERCQ, J. L. ; BENNOURI, N. ; KARAM, J. M. ; COURTOIS, B. . Micromachined Planar Spiral Inductor in Standard GaAs HEMT MMIC Technology. IEEE Electron Device Letters (Print)<sup><img id='07413106_24' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='07413106' /></sup>, Piscataway, v. 19, n.8, p. 285-287, 1998. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/55.704401&issn=07413106&volume=19&issue=&paginaInicial=285&titulo=Micromachined Planar Spiral Inductor in Standard GaAs HEMT MMIC Technology&sequencial=24&nomePeriodico=IEEE Electron Device Letters (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>LECLERCQ, J. L.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1998</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/s0026-2692(98)00024-x" target="_blank"></a>LECLERCQ, J. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; KARAM, J. M. ; COURTOIS, B. . III-V micromachined devices for microsystems. Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal)<sup><img id='00262692_25' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='00262692' /></sup>, The Netherlands, v. 29, p. 613-619, 1998. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/s0026-2692(98)00024-x&issn=00262692&volume=29&issue=&paginaInicial=613&titulo=III-V micromachined devices for microsystems&sequencial=25&nomePeriodico=Microelectronics (Luton) (Cessou em 1978. Cont. ISSN 0959-8324 Microelectronics Journal)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>RIBAS, R. P.;Ribas, Renato P.;RIBAS, R.P.;RIBAS, RENATO PEREZ;RIBAS, RENATO P;RIBAS, RENATO</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1998</span><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; BENNOURI, N. ; KARAM, J. M. ; COURTOIS, B. . Study of Suspended Microstrip and Planar Spiral Inductor Built Using GaAs Compatible Micromachining. Journal of Solid-State Devices and Circuits<sup><img id='01049631_26' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01049631' /></sup>, São Paulo, v. 6, n.1, p. 11-16, 1998. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01049631&volume=6&issue=&paginaInicial=11&titulo=Study of Suspended Microstrip and Planar Spiral Inductor Built Using GaAs Compatible Micromachining&sequencial=26&nomePeriodico=Journal of Solid-State Devices and Circuits" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>BERNAL, A.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>1998</span>BERNAL, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; GUYOT, A. . Lógica Diferencial de Bajo Consumo - Circuitos Digitales Asíncronos en AsGa. Energía y Computación<sup><img id='01215299_27' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01215299' /></sup>, Cali, v. 7, n.1, p. 13-19, 1998. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=&issn=01215299&volume=7&issue=&paginaInicial=13&titulo=Lógica Diferencial de Bajo Consumo - Circuitos Digitales Asíncronos en AsGa&sequencial=27&nomePeriodico=Energía y Computación" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="LivrosCapitulos"></a>Livros publicados/organizados ou edições</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">WAGNER, Flávio Rech ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Fundamentos de Circuitos Digitais. 1. ed. Porto Alegre: Editora Sagra Luzzatto, 2006. v. 1. 164p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">E. J. P. Santos (Org.) ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> (Org.) ; SWART, J. W. (Org.) . Microelectronics Technology and Devices - SBMicro 2004. 1. ed. Pennington, New Jersey, USA: The Electrochemical Society, Inc., 2004. v. 1. 398p . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORIMOTO, N. (Org.) ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> (Org.) ; VERDONCK, P. (Org.) . Microelectronics Technology and Devices - SBMicro 2002. 1. ed. Pennington, New Jersey: The Electrochemical Society, 2002. v. 1. 488p . </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="CapitulosLivrosPublicados"></a>Capítulos de livros publicados</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">Dal Bem, V.</a> ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Efeitos Físicos Nanométricos em Circuitos Integrados Digitais. In: Julio Mattos; Leomar S. da Rosa Jr.; Maurício Pilla. (Org.). Desafios e Avanços em Computação - O Estado da Arte. Pelotas: UFPel, 2009, v. 1, p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Redes de Transistores e Portas Lógicas CMOS. In: Julio Mattos; Leomar S. da Rosa Jr.; Maurício Pilla. (Org.). Desafios e Avanços em Computação - O Estado da Arte. Pelotas: UFPel, 2009, v. 1, p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe S</a> ; MARTINELLO JR., O. ; ROSA JR, Leomar da ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Mapeamento Tecnológico no Projeto de Circuitos Integrados Digitais. In: Julio Mattos; Leomar S. da Rosa Jr.; Maurício Pilla. (Org.). Desafios e Avanços em Computação - O Estado da Arte. Pelotas: UFPel, 2009, v. 1, p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHUCH, N. ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Validação de Bibliotecas de Células para Projeto de Circuitos Integrados Digitais. In: Julio Mattos; Leomar S. da Rosa Jr.; Maurício Pilla. (Org.). Desafios e Avanços em Computação - Inovações e Tecnologia. Pelotas: UFPel, 2009, v. 1, p. -. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Leakage Current in Sub-Micrometer CMOS Gates. In: Ricardo Reis. (Org.). Advanced Topics on VLSI Design. Porto Alegre: Instituto de Informática - UFRGS, 2009, v. 1, p. 211-240. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. MEMS Technology for RF Applications. In: Ricardo Augusto da Luz Reis; Sandro Sawicki; Rafael Santos;. (Org.). Advanced Topics on Microelectronics. 1ed.Porto Alegre: Doravante Publicações, 2006, v. 1, p. 145-176. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. Microssistemas Integrados (MEMS). In: Ricardo Augusto da Luz Reis. (Org.). Sistemas Digitales - Síntese Física de Circuitos Integrados. Bogota D.C.: Ediciones Uniandes, 2000, v. , p. 321-373. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. Microssistemas Integrados. In: Ricardo Augusto da Luz Reis; Marcello da Rocha Macarthy. (Org.). I Escola de Microeletrônica da SBC-Sul. : , 1999, v. , p. 265-284. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/3240765.3240861" target="_blank"></a>POSSANI, VINICIUS ; LU, YI-SHAN ; MISHCHENKO, ALAN ; PINGALI, KESHAV ; <b>RIBAS, RENATO</b> ; REIS, ANDRE . Unlocking fine-grain parallelism for AIG rewriting. In: the International Conference, 2018, San Diego. Proceedings of the International Conference on Computer-Aided Design - ICCAD &apos;18. Los Alamitos: IEEE, 2018. p. 1-8. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2018.8533248" target="_blank"></a>NETO, WALTER L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; MARRANGHELLO, FELIPE S. ; MATOS, JODY M. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Exact Multi-Level Benchmark Circuit Generation for Logic Synthesis Evaluation. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI). Los Alamitos, CA, USA: IEEE, 2018. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LAU NETO, W. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9335097879910437" target="_blank">MARRANGHELLO, F. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, V. N.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b>RIBAS, R.P.</b> . Exact Multi-Level Logic Benchmark Generation. In: International Workshop on Logic and Synthesis (IWLS), 2018, San Francisco, CA, EUA. Technical Digest of the 2018 International Workshop on Logic and Synthesis (IWLS), 2018. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, V. N.</a> ; LU, Y. ; MISHCHENKO, A. ; PINGALI, K. ; <b>RIBAS, R.P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Parallel AIG Rewriting. In: International Workshop on Logic & Synthesis (IWLS), 2018, San Francisco, CA, EUA. Technical Digest of the 2018 International Workshop on Logic & Synthesis. Los Alamitos: IEEE, 2018. p. 1-1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isqed.2017.7918304" target="_blank"></a>BAQUETA, JEFERSON J. ; MARRANGHELLO, FELIPE S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Binary adder circuit design using emerging MIGFET devices. In: 2017 18th International Symposium on Quality Electronic Design (ISQED), 2017, Santa Clara. 2017 18th International Symposium on Quality Electronic Design (ISQED). Los Alamitos: IEEE, 2017. p. 125-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2016.7451051" target="_blank"></a>VALDES, ANDRES M. A. ; POSSANI, VINICIUS ; MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Performance evaluation of optimized transistor networks built using independent-gate FinFET. In: 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS). p. 227-230. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/latw.2016.7483353" target="_blank"></a>DE CARVALHO, M. ; ALTIERI, M. ; PURICELLI, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <b>RIBAS, R. P.</b> ; FABRIS, E. . On-silicon validation of a benchmark generation methodology for effectively evaluating combinational cell library design. In: 2016 17th LatinAmerican Test Symposium (LATS), 2016, Foz do Iguacu. 2016 17th Latin-American Test Symposium (LATS). Los Alamitos: IEEE, 2016. p. 135. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2717764.2717785" target="_blank"></a>MATOS, JODY MAICK ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; <b>Ribas, Renato P.</b> ; REIS, ANDRÉ . A Benchmark Suite to Jointly Consider Logic Synthesis and Physical Design. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD &apos;15. p. 185-192. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2717764.2717783" target="_blank"></a>MARTINS, MAYLER ; MATOS, JODY MAICK ; <b>Ribas, Renato P.</b> ; REIS, ANDRÉ ; SCHLINKER, GUILHERME ; RECH, LUCIO ; MICHELSEN, JENS . Open Cell Library in 15nm FreePDK Technology. In: the 2015 Symposium, 2015, Monterey. Proceedings of the 2015 Symposium on International Symposium on Physical Design - ISPD &apos;15. p. 171-178. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2015.7168599" target="_blank"></a>MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Fast buffer delay estimation considering time-dependent dielectric breakdown. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 177. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2015.7168600" target="_blank"></a>MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; MARTINS, MAYLER G.A. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Improved logic synthesis for memristive stateful logic using multi-memristor implication. In: 2015 IEEE International Symposium on Circuits and Systems (ISCAS), 2015, Lisbon. 2015 IEEE International Symposium on Circuits and Systems (ISCAS). p. 181. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iccad.2015.7372610" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MATOS, JODY MAICK ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> ; MISHCHENKO, ALAN . Threshold logic synthesis based on cut pruning. In: 2015 IEEE/ACM International Conference on ComputerAided Design (ICCAD), 2015, Austin. 2015 IEEE/ACM International Conference on Computer-Aided Design (ICCAD). p. 494. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iccd.2015.7357181" target="_blank"></a>CALLEGARO, VINICIUS ; MARRANGHELLO, FELIPE S. ; MARTINS, MAYLER G. A. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Bottom-up disjoint-support decomposition based on cofactor and boolean difference analysis. In: 2015 33rd IEEE International Conference on Computer Design (ICCD), 2015, New York City. 2015 33rd IEEE International Conference on Computer Design (ICCD). p. 680. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/dsd.2015.102" target="_blank"></a>MARTINS, MAYLER ; MARRANGHELLO, FELIPE ; FRIEDMAN, JOSEPH ; SAHAKIAN, ALAN ; <b>RIBAS, RENATO</b> ; REIS, ANDRE . Enhanced Spin-Diode Synthesis Using Logic Sharing. In: 2015 Euromicro Conference on Digital System Design (DSD), 2015, Madeira. 2015 Euromicro Conference on Digital System Design. p. 218. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9335097879910437" target="_blank">MARRANGHELLO, F. S.</a> ; FRIEDMAN, J. S. ; SAHAKIAN, A. V. ; <b>RIBAS, R.P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Automated Synthesis Approaches for Digital Integrated Design of Spin-Diode Circuits. In: International Workshop on Logic and Synthesis (IWLS), 2015, Mountain View, CA. Proceedings of 24th International Workshop on Logic and Synthesis. Los Alamitos, CA: IEEE Press, 2015. p. 19-26. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9335097879910437" target="_blank">MARRANGHELLO, F. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <b>RIBAS, R.P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . A bottom-up disjoint-support decomposition based on Boolean difference analysis. In: International Workshop on Logic and Synthesis (IWLS), 2015, Mountain View, CA. Proceedings of 24th International Workshop on Logic and Synthesis. Los Alamitos, CA: IEEE Press, 2015. p. 34-41. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0185705024762506" target="_blank">MATOS, J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4758541901226956" target="_blank">BACKES, M. H.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0994187406222820" target="_blank">RITT, M.</a> ; <b>RIBAS, R.P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Mapping Circuits with Simple Cells from Xor-And-Inverter Graphs. In: International Workshop on Logic and Synthesis (IWLS), 2015, Mountain View, CA. Proceedings of 24th International Workshop on Logic and Synthesis. Los Alamitos, CA: IEEE Press, 2015. p. 75-82. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, V. N.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0185705024762506" target="_blank">MATOS, J. M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4758541901226956" target="_blank">BACKES, M. H.</a> ; <b>RIBAS, R.P.</b> ; ROSA JR, L. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Towards Optimal Area Synthesis of Small Combinational Circuits. In: International Workshop on Logic and Synthesis (IWLS), 2015, Mountain View, CA. Proceedings of 24th International Workshop on Logic and Synthesis. Los Alamitos, CA: IEEE Press, 2015. p. 83-90. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0185705024762506" target="_blank">MATOS, J. M.</a> ; MISHCHENKO, A. ; <b>RIBAS, R.P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Threshold logic synthesis based on cut pruning. In: International Workshop on Logic and Synthesis (IWLS), 2015, Mountain View, CA. Proceedings of 24th International Workshop on Logic and Synthesis. Los Alamitos, CA: IEEE Press, 2015. p. 147-153. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2800986.2801016" target="_blank"></a>CANAL, BRUNO ; NUNES, CICERO S. ; <b>Ribas, Renato P.</b> ; FABRIS, ERIC E. . MCML Gate Design for Standard Cell Library. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;15. New York, NY: ACM, 2015. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">REINICKE, L. H. ; PURICELLI, L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3018042138515667" target="_blank">NUNES, C.</a> ; ALTIERI, M. ; ERIGSON, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, A.</a> ; SCHMIDT, A. ; BUTZEN, PAULO F. ; <b>RIBAS, R.P.</b> ; FABRIS, E. E. . Standard Cell Library Database Generation for Digital ASIC Design Flow. In: Workshop on Circuits and Systems Design (WCAS), 2015, Salvador, BA. Technical Digest of the 5th Workshop on Circuits and Systems Design, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2015.7440269" target="_blank"></a>AVELAR, HELDER H. ; BUTZEN, PAULO F. ; <b>Ribas, Renato P.</b> . Automatic circuit generation for sequential logic debug. In: 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS), 2015, Cairo. 2015 IEEE International Conference on Electronics, Circuits, and Systems (ICECS). p. 141. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iccd.2015.7357108" target="_blank"></a>MARRANGHELLO, FELIPE S. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . SOP based logic synthesis for memristive IMPLY stateful logic. In: 2015 33rd IEEE International Conference on Computer Design (ICCD), 2015, New York City. 2015 33rd IEEE International Conference on Computer Design (ICCD). p. 228-235. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASYNC.2014.15" target="_blank"></a>MOREIRA, MATHEUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MARTINS, MAYLER ; REIS, ANDRE ; <b>RIBAS, RENATO</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?. In: 2014 20th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. 2014 20th IEEE International Symposium on Asynchronous Circuits and Systems, 2014. p. 53-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2014.6841916" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7482827809634477" target="_blank">GOMES, IURI A. C.</a> ; MARTINS, MAYLER ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6532338737692493" target="_blank">KASTENSMIDT, FERNANDA LIMA</a> ; REIS, ANDRE ; <b>RIBAS, RENATO</b> ; NOVALES, SYLVAIN P. . Methodology for achieving best trade-off of area and fault masking coverage in ATMR. In: 2014 15th Latin American Test Workshop LATW, 2014, Fortaleza. 2014 15th Latin American Test Workshop - LATW, 2014. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2014.6865146" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MARTINS, MAYLER G. A. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . A constructive approach for threshold logic circuit synthesis. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014. p. 385-388. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2014.6865419" target="_blank"></a>MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . CMOS inverter analytical delay model considering all operating regions. In: 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014, Melbourne VIC. 2014 IEEE International Symposium on Circuits and Systems (ISCAS), 2014. p. 1452-1455. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2661008" target="_blank"></a>MATOS, JODY MAICK ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0994187406222820" target="_blank">RITT, MARCUS</a> ; <b>RIBAS, RENATO</b> ; REIS, ANDRÉ . Deriving Reduced Transistor Count Circuits from AIGs. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI '14. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2661009" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; Reis, André I. ; <b>Ribas, Renato P.</b> ; MARQUES, FELIPE S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA JUNIOR, LEOMAR S.</a> . Exploring Independent Gates in FinFET-Based Transistor Network Generation. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;14. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/nano.2014.6967991" target="_blank"></a>MARRANGHELLO, FELIPE S. ; MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Exploring factored forms for sequential implication logic synthesis. In: 2014 IEEE 14th International Conference on Nanotechnology (IEEENANO), 2014, Toronto. 14th IEEE International Conference on Nanotechnology. p. 268. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/nano.2014.6968043" target="_blank"></a>MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; MARRANGHELLO, FELIPE S. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Majority-based logic synthesis for nanometric technologies. In: 2014 IEEE 14th International Conference on Nanotechnology (IEEENANO), 2014, Toronto. 14th IEEE International Conference on Nanotechnology. p. 256. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2013.6523679" target="_blank"></a>MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . CMOS inverter delay model based on DC transfer curve for slow input. In: 2013 14th International Symposium on Quality Electronic Design (ISQED), 2013, Santa Clara. International Symposium on Quality Electronic Design (ISQED), 2013. p. 651-657. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2483028.2483089" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS NEVES</a> ; CALLEGARO, VINICIUS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>RIBAS, RENATO PEREZ</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA JUNIOR, LEOMAR SOARES</a> . Efficient transistor-level design of CMOS gates. In: the 23rd ACM international conference, 2013, Paris. Proceedings of the 23rd ACM international conference on Great lakes symposium on VLSI - GLSVLSI &apos;13. New York: ACM Press, 2013. p. 191-196. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644854" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> ; MARQUES, FELIPE S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA, LEOMAR S.</a> . Improving the methodology to build non-series-parallel transistor arrangements. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644860" target="_blank"></a>NUNES, CICERO ; BUTZEN, PAULO F. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . A methodology to evaluate the aging impact on flip-flops performance. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644862" target="_blank"></a>CALLEGARO, VINICIUS ; MARTINS, MAYLER G. A. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Read-polarity-once Boolean functions. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644863" target="_blank"></a>WILTGEN, ALBERTO ; ESCOBAR, KIM A. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Power consumption analysis in static CMOS gates. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644864" target="_blank"></a>MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Delay model for static CMOS complex gates. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644871" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2373499622095261" target="_blank">NEUTZLING, AUGUSTO</a> ; MARTINS, MAYLER G. A. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Synthesis of threshold logic gates to nanoelectronics. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644872" target="_blank"></a>ALEGRETTI, CAIO G. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">DAL BEM, VINICIUS</a> ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Analytical logical effort formulation for minimum active area under delay constraints. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644873" target="_blank"></a>MARTINS, MAYLER G. A. ; MARRANGHELLO, FELIPE S. ; FRIEDMAN, JOSEPH S. ; SAHAKIAN, ALAN V. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Spin diode network synthesis using functional composition. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644887" target="_blank"></a>ESCOBAR, KIM A. ; <b>Ribas, Renato P.</b> . Parallel prefix adder design using quantum-dot cellular automata. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5288344313782873" target="_blank">SILVA, A. S.</a> ; REIS, A.I. ; <b>RIBAS, R. P.</b> . Fast and Effective P-Matching Method Based on Bipartite Graph. In: XIII Microelectronics Student Forum, 2013, Curitiba. Proceedings of the XIII Microelectronics Student Forum. São Paulo: SBMicro/SBC, 2013. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2013.6654638" target="_blank"></a>MACHADO, LUCAS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">DAL BEM, VINICIUS</a> ; MOLL, FRANCESC ; GOMEZ, SERGIO ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Logic synthesis for manufacturability considering regularity and lithography printability. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 230-235. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2013.6654639" target="_blank"></a>MACHADO, LUCAS ; MARTINS, MAYLER G. A. ; CALLEGARO, VINICIUS ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Iterative remapping respecting timing constraints. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 236-241. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2013.6519029" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; MARQUES, FELIPE S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA JUNIOR, LEOMAR S.</a> ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Transistor-level optimization of CMOS complex gates. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013. p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2012.6187500" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Functional composition: a new paradigm for performing logic synthesis. In: IEEE International Symposium on Quality Electronic Design, 2012. Proceedings of the 13th International Symposium on Quality Electronic Design. Los Alamitos: IEEE, 2012. p. 236-242. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IEDEC.2012.6186924" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Learning CMOS logic gate design by exploring switch network domain. In: Interdisciplinary Engineering Design Education Conference, 2012, Santa Clara, CA. Proceedings of the 2nd Interdisciplinary Engineering Design Education Conference (IEDEC). Los Alamitos: IEEE, 2012. p. 60-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Read polarity once functions. In: International Workshop on Logic and Synthesis, 2012, Berkeley. Proceedings of the International Workshop on Logics and Synthesis. Berkeley: ACM, 2012. p. 165-171. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4447398964294326" target="_blank">MACHADO, L.</a> ; MARTINELLO JR., O. ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . K-cuts and KL-cuts on netlist representations for local remapping. In: International Workshop on Logic and Synthesis, 2012, Berkeley. Proceedings of the International Workshop on Logics and Synthesis. Berkeley: ACM, 2012. p. 78-83. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4447398964294326" target="_blank">MACHADO, L.</a> ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Functional composition paradigm and applications. In: International Workshop on Logic and Synthesis, 2012, Berkeley. Proceedings of the International Workshop on Logics and Synthesis. Berkeley: ACM, 2012. p. 10-17. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344424" target="_blank"></a>MARRANGHELLO, FELIPE S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Design-oriented delay model for CMOS inverter. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344452" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9140000134821731" target="_blank">POSSANI, VINICIUS N.</a> ; MARQUES, FELIPE S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA JUNIOR, LEOMAR S.</a> ; CALLEGARO, VINICIUS ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . NSP kernel finder - A methodology to find and to build non-series-parallel transistor arrangements. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1-6. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2011.5770816" target="_blank"></a>FIGUEIRO, T. ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Constructive AIG optimization considering input weights. In: International Symposium on Quality Electronic Design, 2011, Santa Clara, CA, USA. Proceedings of the Twelfth International Symposium on Quality Electronic Design. Piscataway, NJ, USA: IEEE, 2011. p. 769-776. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FIGUEIRO, T. ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Constructive AIG optimization through functional composition. In: Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italy. Workshop Proceedings of ERDIAP. Berlin, Germany: VDE Publishing House, 2011. p. 230-234. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9335097879910437" target="_blank">MARRANGHELLO, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">Dal Bem, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b>RIBAS, R. P.</b> ; MOLL, F. . Transistor sizing analysis of regular fabrics. In: Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italy. Workshop Proceedings of ERDIAP. Berlin, Germany: VDE Publishing House, 2011. p. 235-242. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ELHOJ, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b>RIBAS, R. P.</b> ; FERRANDI, F. ; PILATO, C. ; MOLL, F. ; MIRANDA, M. ; DOBROVOLNY, P. ; WOOLAWAY, N. ; GRASSET, A. ; BONNOT, P. ; DESOLI, G. ; PANDINI, D. . SYNAPTIC project: regularity applied to enhance manufacturability and yield at several abstraction levels. In: Workshop on Exploiting Regularity in the Design of IPs, Architectures and Platforms, 2011, Como, Italy. Workshop Proceedings of ERDIAP. Berlin, Germany: VDE Publishing House, 2011. p. 189-192. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1973009.1973098" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Efficient method to compute minimum decision chains of Boolean functions. In: ACM Great Lakes Symposium on VLSI, 2011, Lausanne. Proceedings of GLSVLSI 2011. New York: ACM, 2011. p. 419-422. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020893" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">Ribas, Renato P.</a></b>; SUN, Y. ; Ivanov, Andre ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Ring Oscillators for Functional and Delay Test of Latches and Flip-Flops. In: Symposium on Integrated Circuits and Systems Design, 2011, João Pessoa, PB, Brazil. Proceeding s of the 24th Symposium on Integrated Circuits and Systems Design. Piscataway, NJ, USA: ACM, 2011. p. 67-72. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020901" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">DAL BEM, VINÍCIUS</a> ; BUTZEN, PAULO F. ; KLOCK, CARLOS E. ; CALLEGARO, VINICIUS ; Reis, André I. ; <b>Ribas, Renato P.</b> . Area impact analysis of via-configurable regular fabric for digital integrated circuit design. In: the 24th symposium, 2011, Jo&amp;#227;o Pessoa. Proceedings of the 24th symposium on Integrated circuits and systems design - SBCCI &apos;11. New York: ACM Press. p. 103-108. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2020876.2020900" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9335097879910437" target="_blank">MARRANGHELLO, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7047373918053490" target="_blank">Dal Bem, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; MOLL, F. ; <b>RIBAS, R. P.</b> . Transistor sizing in lithography-aware regular fabrics. In: Symposium on Integrated Circuits and Systems Design, 2011, João Pessoa, PB, Brazil. Proceedings of the 24th Symposium on Integrated Circuits and Systems Design. Piscataway, NJ, USA: ACM, 2011. p. 97-102. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>62. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/IOLTS.2011.5993846" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">Ribas, Renato P.</a></b>; SUN, YUYANG ; REIS, ANDRE I. ; Ivanov, Andre . Self-checking test circuits for latches and flip-flops. In: 2011 IEEE 17th International OnLine Testing Symposium (IOLTS 2011), 2011, Athens. 2011 IEEE 17th International On-Line Testing Symposium. p. 210-213. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>63. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DATE.2010.5456946" target="_blank"></a>MARTINELLO, OSVALDO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe S</a> ; <b>RIBAS, RENATO P</b> ; REIS, ANDRE I . KL-Cuts: A new approach for logic synthesis targeting multiple output blocks. In: 2010 Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE 2010), 2010, Dresden. 2010 Design, Automation &amp; Test in Europe Conference &amp; Exhibition (DATE 2010). v. 1. p. 777-782. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>64. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe S</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7242736809768003" target="_blank">KLOCK, C.</a> ; ROSA JR, Leomar da ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . SwitchCraft: a framework for transistor network design. In: Symposium on Integrated Circuits and Systems Design, 2010, São Paulo. Proceedings of the 23rd Symposium on Integrated Circuits and System Design. New York, NY, USA: ACM, 2010. p. 49-53. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>65. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1854153.1854201" target="_blank"></a>MARQUES, FELIPE S. ; MARTINELLO, OSVALDO ; <b>Ribas, Renato P.</b> ; Reis, André I. . Improvements on the detection of false paths by using unateness and satisfiability. In: the 23rd symposium, 2010, S&amp;#227;o Paulo. Proceedings of the 23rd symposium on Integrated circuits and system design - SBCCI &apos;10. New York: ACM Press. p. 192-197. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>66. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCD.2010.5647772" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7459177478486429" target="_blank">MARTINS, M. G. A.</a> ; ROSA JR, Leomar da ; RASMUSSEN, A. B. ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Boolean factoring with multi-objective goals. In: International Conference on Computer Design (ICCD), 2010, Amsterdam. Proceedings of the International Conference on Computer Design, 2010. p. 229-234. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>67. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; RASMUSSEN, A. B. ; ROSA JR, Leomar da ; <b>Ribas, Renato P.</b> . Fast Boolean factoring with multi-objective goals. In: International Workshop on Logic and Synthesis, 2009, Berkeley. International Workshop on Logic and Synthesis Technical Digest, 2009. p. 303-309. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>68. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARTINELLO JR., O. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe S</a> ; <b>Ribas, Renato P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . KL-cuts. In: International Workshop on Logic and Synthesis, 2009, Berkeley. International Workshop on Logic and Synthesis Technical Digest, 2009. p. 172-179. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>69. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1149/1.3183747" target="_blank"></a>SCHUCH, NIVEA ; DAL BEM, VINI'CIUS ; REIS, ANDRE' I. ; <b>Ribas, Renato P.</b> . Equivalent Circuit for NBTI Evaluation in CMOS Logic Gates. In: 24th Symposium on Microelectronics Technology and Devices, 2009, Natal. ECS Transactions. v. 23. p. 421-428. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>70. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1149/1.3183749" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4180805476847844" target="_blank">da Silva, Digeorgia N.</a> ; REIS, ANDRE' I. ; <b>Ribas, Renato P.</b> . The Impact of CMOS Logic Gate Topologies on Performance Variability. In: 24th Symposium on Microelectronics Technology and Devices, 2009, Natal. ECS Transactions. v. 23. p. 439-446. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>71. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b>Ribas, Renato P.</b> . Routing resistance influence in loading effect on leakage analysis. In: International Workshop on Power and Timing Modeling: Optimization and Simulation, 2009, Delft, The Nederlands. Lecture Notes in Computer Science. New York: Springer Berlin Heidelberg, 2009. p. 317-325. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>72. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2009.4810315" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">DA ROSA, LEOMAR S.</a> ; SCHNEIDER, FELIPE R. ; <b>Ribas, Renato P.</b> ; REIS, ANDRE I. . Switch level optimization of digital CMOS gate networks. In: 2009 10th International Symposium on Quality of Electronic Design (ISQED), 2009, San Jose. 2009 10th International Symposium on Quality of Electronic Design. p. 324-329. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>73. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISCAS.2009.5118367" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; BAVARESCO, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> . Efficient test circuit to qualify logic cells. In: 2009 IEEE International Symposium on Circuits and Systems ISCAS 2009, 2009, Taipei. 2009 IEEE International Symposium on Circuits and Systems. p. 2733-2736. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>74. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2008.4479696" target="_blank"></a>CARDOSO, TIAGO MULLER GIL ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">JR., LEOMAR SOARES DA ROSA</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; <b>RIBAS, RENATO PEREZ</b> ; REIS, ANDRE INACIO . Speed-Up of ASICs Derived from FPGAs by Transistor Network Synthesis Including Reordering. In: 2008 9th International Symposium of Quality of Electronic Design (ISQED), 2008, San Jose. 9th International Symposium on Quality Electronic Design (isqed 2008). p. 47-52. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>75. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/1366110.1366207" target="_blank"></a>BUTZEN, PAULO F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1423810014480514" target="_blank">ROSA JR., LEOMAR S.</a> ; CHIAPPETTA FILHO, ERASMO J.D. ; MOURA, DIONATAN S. ; REIS, ANDRE I. ; <b>Ribas, Renato P.</b> . Simple and accurate method for fast static currentestimation in cmos complex gates with interaction ofleakage mechanisms. In: the 18th ACM Great Lakes symposium, 2008, Orlando. Proceedings of the 18th ACM Great Lakes symposium on VLSI - GLSVLSI &apos;08. New York: ACM Press. p. 407-410. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>76. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8745722630222073" target="_blank">CHIAPPETTA FILHO, E.J.D.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3256098457104233" target="_blank">MOURA, D.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Subthreshold and gate leakage estimation in complex gates. In: International Workshop on Logic and Synthesis, 2008, Lake Tahoe, EUA. Workshop Notes of the 17th ACM/IEEE International Workshop on Logic and Synthesis, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>77. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAVARESCO, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <b>RIBAS, R. P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . On-chip verification and validation of logic cell libraries. In: IEEE Latin American Test Workshop, 2008, Puebla, Mexico. LATW'2008 proceedings, 2008. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>78. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1149/1.2956020" target="_blank"></a>REIMBOLD, MANUEL M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3721096641255364" target="_blank">CHONG, WANG</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0365437321038162" target="_blank">LEANDRO, GIDEON V.</a> ; <b>Ribas, Renato P.</b> . ARX Model of Elastic Nuclei for Rotors MEMS. In: 23rd Symposium on Microelectronics Technology and Devices, 2008, Gramado. ECS Transactions. v. 14. p. 83-91. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>79. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; Kim, C. H. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Modeling and estimating leakage current in series-parallel CMOS networks. In: ACM Great Lakes Symposium on VLSI, 2007, Stresa-Lago Maggiore, Italy. Proceedings of the 17th great lakes symposium on Great lakes symposium on VLSI. New York, NW, USA: ACM Press, 2007. v. 1. p. 269-274. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>80. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; ROSA JR, Leomar da ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; SAPATNEKAR, Sachin S ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . DAG Based Library-Free Technology Mapping. In: ACM Great Lakes Symposium on VLSI, 2007, Stresa-Lago Maggiore, Italy. Proceedings of the 17th great lakes symposium on Great lakes symposium on VLSI. New York, NW, USA: ACM Press, 2007. v. 1. p. 293-298. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>81. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, Felipe Ribeiro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . A Comparative Study of CMOS Gates with Minimum Transistor Stacks. In: Symposium on Integrated Circuits and Systems Design, 2007, Rio de Janeiro, Brasil. Proceedings of 20th Symposium on Integrated Circuits and Systems Design. New york, NY, USA: The Association for Computing Machinery - ACM, 2007. p. 93-98. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>82. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; Kim, C. H. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Subthreshold Leakage Modeling and Estimation of General CMOS Complex Gates. In: International Workshop on Power and Timing Modeling: Optimization and Simulation, 2007, Goteborg, Sweden. Proceedings fo International Workshop on Power and Timing Modeling, Optimization and Simulation. Berlin: Springer, 2007. p. 474-484. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>83. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Modeling and Estimating Leakage Current in Pass Transistor Logic Networks. In: Workshop Iberchip, 2007, Lima, Peru. Proceedings of XIII Workshop Iberchip. Lima: Hozlo S.R.L., 2007. p. 295-298. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>84. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; MANCUSO, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, Felipe Ribeiro</a> ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Leakage Behavior in CMOS and PTL Logic Styles for Logic Synthesis Orientation. In: International Workshop on Logic and Synthesis, 2007, San Diego, EUA. IWLS Workshop Notes, 2007. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>85. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MOCHO, Renato Ubiratan ; SARTORI, Giovani Heribero ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Asynchronous Circuit Design on Reconfigurable Devices. In: Symposium on Integrated Circuits and Systems Design, 2006, Ouro Preto. Proceedings. New York: ACM, 2006. p. 20-25. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>86. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; CARDOSO, Tiago ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; SAPATNEKAR, Sachin ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Fast Disjoint Transistor Networks from BDDs. In: Symposium on Integrated Circuits and Systems Design, 2006, Ouro Preto. Proceedings. New York: ACM, 2006. p. 137-142. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>87. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, Felipe Ribeiro</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . CMOS Logic Gates Based on the Minimum Theoretical Number of Transistor in Series. In: The Nordic Microelectronics event, 2006, Linkoping, Sweden. Proceedings of the 24th Norchip Conference, 2006. p. 85-88. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>88. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SARTORI, Giovani Heribero ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Evaluation of Dual-Rail CMOS Logic Styles for Self-Timed Circuits. In: The Nordic Microelectronics event, 2006, Linkoping, Sweden. Proceedings of the 24th Norchip Conference, 2006. p. 197-200. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>89. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe S</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; SAPATNEKAR, Sachin ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . A New Approach to the Use of Satisfiability in False Path Detection. In: LATW2005 - 6th IEEE Latin-American Test Workshop, 2005, Salvador. Digest of Papers, 2005. v. 1. p. 59-64. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>90. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OSÓRIO NETO, Mário Carlos de Bem ; COTA, Erika ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Fault Detection in Dynamic and Differential CMOS Structures. In: LATW2005 - 6th IEEE Latin-American Test Workshop, 2005, Salvador. Digest of Papers, 2005. v. 1. p. 321-324. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>91. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, Felipe Ribeiro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; SAPATNEKAR, Sachin S ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Exact lower bound for the number of switches to implement a combinational logic cell. In: International Conference on Computer Design, 2005, san Jose. Proceedings ICCD 2005. Los Alamitos: IEEE computer society, 2005. v. 1. p. 357-362. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>92. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; SAPATNEKAR, Sachin S ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . A new approach to the use of satisfiability in false path detection. In: 2005 ACM Great Lakes symposium on VLSI, 2005, Chicago. Proceedings GLSVLSI 2005. New York: The Association for Computing Machinery, 2005. v. 1. p. 308-311. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>93. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; LISBOA, Maria Lúcia Blank ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Tool integration using the web-services approach. In: 2005 ACM Great Lakes symposium on VLSI, 2005, Chicago. Proceedings GLSVLSI 2005. New York: The Association for Computing Machinery, 2005. v. 1. p. 337-340. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>94. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; LISBÔA, Maria Lúcia ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Integração de Ferramentas e Ambientes de CAD para Microeletrônica. In: X Workshop IBERCHIP, 2004, Cartagena de Indias, Colômbia. Anais do X Workshop IBERCHIP, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>95. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHMIDT, Vagner ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1570902612226384" target="_blank">REIMBOLD, Manuel</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; ITURRIOZ, Inácio ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1645630141306804" target="_blank">FONSECA, Jun</a> . CADMEMS para Geração Automática e Análise de Estruturas Comb-Drive. In: X Workshop IBERCHIP, 2004, Cartagena de Indias, Colômbia. Anais do X Workshop Iberchip, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>96. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OSÓRIO, Mário Carlos de Bem ; REIS, André Ináco ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Estruturas CMOS Dinâmicas com Múltiplas Saídas. In: X Workshop IBERCHIP, 2004, Cartagena de Indias, Colômbia. Anais do X Workshop Iberchip, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>97. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7538328437449597" target="_blank">CORREIA, Vinicius Pazutti</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Métodos e Resultados de Optimizações de Circuitos Implementados sobre o Ambiente de Síntese Lógica ELIS. In: X Workshop IBERCHIP, 2004, Cartagena de Indias, Colômbia. Anais do X Workshop Iberchip, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>98. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SAMPAIO, Carlos Alberto ; SILVA, Rodrigo Travisan Vaz da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Construção de Parallel-Prefix Adders com Portas MOCMOS. In: X Workshop IBERCHIP, 2004, Cartagena de Indias, Colômbia. Anais do X Workshop Iberchip, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>99. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . A Novel Approach for Identifying False Paths. In: International Workshop on Logic Synthesis, 2004, Temecula. Proceedings of International Workshop on Logic Synthesis, 2004. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>100. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OSÓRIO, Mário Carlos de Bem ; SAMPAIO, Carlos Alberto ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>Ribas, Renato P.</b> . Enhanced 32-bit carry-lookahead adder using multiple output enable-disable CMOS differential logic. In: 19th Symposium on Integrated Circuits and Systems Design, 2004, Recife, PE, Brazil. Proceedings of the 19th Symposium on Integrated Circuits and System Design. Los Alamitos: IEEE Computer Society, 2004. v. 1. p. 181-185. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>101. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">POLI, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, F.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Unified Theory to Build Cell-Level Transistor Networks from BDDs. In: 16th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2003, São Paulo. Proceedings of 16th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Loa Alamos, CA, USA: IEEE Computer Society, 2003. p. 199-204. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>102. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585428395415027" target="_blank">VASSOLER, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1645630141306804" target="_blank">FONSECA, Jun</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2887483998607584" target="_blank">ITURRIOZ, I.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Comb-Shape Microresonators Modeling for Microelectromecanical Filter Synthesis. In: Symposium on Microelectronics Technology and Devices - SBMicro 2003, 2003, São Paulo. Electrochemical Society Proceeding. Pennington, New Jersey: Electrochemical Society, Inc., 2003. v. 2003-9. p. 233-239. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>103. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8782007018929906" target="_blank">NELI, R.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9821667100700766" target="_blank">DOI, I.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1237244904128562" target="_blank">DINIZ, J.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0432617620213212" target="_blank">SWART, J.</a> . Orientation-Dependent Anisotropic Etching Simulation in Silicon Wafer. In: Symposium on Microelectronics Technology and Devices - SBMicro 2003, 2003, São Paulo. Electrochemical Society Proceeding. Pennington, New Jersey: Electrochemical Society, Inc., 2003. v. 2003-9. p. 389-397. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>104. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BEROULLE, V. ; BERTRAND, Y. ; LATORRE, L. ; NOUET, P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Testing Resonant Micro-Electro-Mechanical Sensors using the Oscillation-based Test Methodology. In: IEEE Latin-American Test, 2002, Montevideo. LATW2002 - Digest of Papers, 2002. p. 99-104. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>105. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, J. D.</a> ; SCHENIDER, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7538328437449597" target="_blank">CORREIA, V.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Automatic Generation of Digital Cell Libraries. In: 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN, 2002, Porto Alegre. Proceedings of 15th SYMPOSIUM ON INTEGRATED CIRCUITS AND SYSTEM DESIGN. Los Alamitos, California: IEEE Computer Society, 2002. p. 265-270. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>106. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARTINAZZO, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0955226605047894" target="_blank">KONZEN, A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Etching Simulator for Bulk Micromachining in Java Platform. In: 17th SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES, 2002, Porto Alegre. Proceedings of 17th SYMPOSIUM ON MICROELECTRONICS TECHNOLOGY AND DEVICES. Pennington, New Jersey: The Electrochemical Society, 2002. p. 72-80. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>107. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SCHENIDER, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7538328437449597" target="_blank">CORREIA, V.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Comparing Transistor Level Implementations of 4-Input Logic Functions. In: International Workshop on Logic Synthesis, 2002, New Orleans. IWLS Workshop Notes, 2002. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>108. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6458866871363508" target="_blank">BARBOSA, F. R.</a> ; TURATTI, N. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . EMBRYO: Didactic Module for Designing Integrated Circuits using Mentor Graphics Environment: Full-Custom Layout. In: VII Workshop IBERCHIP, 2001, Montevideo. VII Workshop IBERCHIP Proceedings, 2001. p. 54-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>109. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, A. I.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . WEB-Based Automatic Layout Generation Tool with Visualization Features. In: VII Workshop IBERCHIP, 2001, Montevideo. VII Workshop IBERCHIP Proceedings, 2001. p. 56-56. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>110. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; LESCOT, J. ; LECLERCQ, J. ; COURTOIS, B. . Thermal and Mechanical Evaluation of Micromachined Planar Spiral Inductors. In: Simposium on Design, test and Microfabrication of MEMS and MOEMS, 2001, Cannes Mandelieu. Simposium on Design, test and Microfabrication of MEMS and MOEMS Proceedings, 2001. p. 438-444. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>111. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b>Ribas, Renato P.</b> . WEB-based Automatic Layout Generation Tool with Visualization Features. In: XVI International Conference on Microelectronics and Packaging, 2001, Pirenópolis, GO, Brazil. Proceedings of the XVI International Conference on Microelectronics and Packaging, 2001. v. 1. p. 41-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>112. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">AOYAMA, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1980174273456568" target="_blank">FINCO, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Projeto e Simulação de Estrutura Comb-Drive para Acelerômetros e Atuadores Mecânicos. In: Workshop Iberchip, 2000, São Paulo. Anais do VI Workshop Iberchip, 2000. p. 324-333. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>113. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; GARCIA, R. P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Thermal Library for MEMS Simulation Using Equivalent Electrical Circuit Models. In: XV International Conference on Microelectronics and Packaging - SBMicro, 2000, Manaus. XV International Conference on Microelectronics and Packaging Proceedings, 2000. p. 394-398. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>114. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DANILOV, I. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0432617620213212" target="_blank">SWART, J.</a> ; DANILOVA, T. ; LARA, D. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/9717167743813352" target="_blank">SOTERO, A. P.</a> . Post-Etching Characterization for Front-Side Bulk Micromachining. In: XV International Conference on Microelectronics and Packaging - SBMicro, 2000, Manaus. XV International Conference on Microelectronics and Packaging Proceedings, 2000. p. 262-267. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>115. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">LESCOT, J. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; NDAGIJIMANA, F. ; KARAM, J. M. . Modeling of Micromachined Planar Spiral Inductors. In: Microcoll, 1999, Budapest. Proceeding of the 10th Microcoll. Budapest: Publishing Company of Technical University of Budapest, 1999. p. 355-358. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>116. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . An Approach for Microsystems Codesign. In: Simposium on Integrated Circuits and Systems Design, 1999, Natal. Proceedings of the XII Simposium on Integrated Circuits and Systems Design. Los Alamitos: IEEE Computer Society, 1999. p. 46-49. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>117. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; COURTOIS, B. . CAD Environment for MEMS. In: International Conference onMicroelectronics and Packaging, 1999, Campinas. 1999 International Conference onMicroelectronics and Packaging Technical Digest, 1999. p. 316-325. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>118. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; VEYCHARD, D. ; LECLERCQ, J. L. ; COURTOIS, B. . Thermopile-Based GaAs Micromachined Devices. In: International Conference on Microelectronics and Packaging, 1999, Campinas. 1999 International Conference on Microelectronics and Packaging Technical Digest, 1999. p. 238-243. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>119. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; VEYCHARD, D. ; KARAM, J. M. ; COURTOIS, B. . Providing Technology Infrastructure for MEMS. In: Simposium on Design, Test and Microfabrication of MEMS and MOEMS, 1999, Paris. Proceedings of SPIE - Design, Test and Microfabrication of MEMS and MOEMS, 1999. v. 3680. p. 298-305. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>120. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/GAAS.1998.722692" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; LESCOT, J. ; LECLERCQ, J. L. ; KARAM, J. M. ; NDAGIJIMANA, F. . Monolithic Micromachined Planar Spiral Transformer. In: IEEE GaAs IC Symposium, 1998, Atlanta. 1998 IEEE GaAs IC Symposium Technical Digest. Piscataway: IEEE Service Center, 1998. p. 255-258. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>121. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/GAAS.1997.628253" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; BENNOURI, N. ; KARAM, J. M. ; COURTOIS, B. . GaAs MEMS Design Using 0.2um HEMT MMIC Technology. In: IEEE GaAs IC Symposium, 1997, Anaheim. 1997 IEEE GaAs IC Symposium Technical Digest. Piscataway: IEEE Service Center, 1997. p. 127-130. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>122. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BERNAL, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; GUYOT, A. . GaAs MESFET SRAM Using a New High Speed Memory Cell. In: European Gallium Arsenide and Related III-V Compounds Applications Symposium, 1997, Bologna. Proceedings of the 5th European Gallium Arsenide and Related III-V Compounds Applications Symposium, 1997. p. 255-258. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>123. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BERNAL, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; GUYOT, A. . New High Speed GaAs Memory Cell. In: Design of circuits and Integrated Systems Conference, 1997, Sevilla. Proceedings of XII Design of Circuits and Integrated Systems Conference, 1997. p. 441-446. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>124. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; BERNAL, A. ; GUYOT, A. . A Low-Power Enable/Disable GaAs MESFET Differential Logic. In: IEEE GaAs IC Symposium, 1996, Orlando. 1996 IEEE GaAs IC Symposium Technical Digest. Piscataway: IEEE Service Center, 1996. p. 81-84. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>125. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; BERNAL, A. ; GUYOT, A. . A Low-Power Differential Cross-Coupled FET Logic for GaAs Asynchronous Design. In: European Gallium Arsenide and Related III-V Compounds Application Simposium, 1996, Paris. Proceedings of the 4th European Gallium Arsenide and Related III-V Compounds Application Simposium, 1996. p. 2A5. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>126. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; GUYOT, A. . Can Asynchronous Design Reduce Power Dissipation in GaAs ICs?. In: International Workshop on Power, Timing, Modeling, Optimization and Simulation (PATMOS), 1996, Bologna. Proceedings of 6th International Workshop on Power, Timing, Modeling, Optimization and Simulation. Bologna: Pitagora Editrice Bologna, 1996. p. 125-134. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>127. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BERNAL, A. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; GUYOT, A. . Logica Diferencial de Bajo Consumo para el Diseño de Circuitos Digitales Asíncronos en GaAs. In: Design of Integrated Circuits and Systems Conference, 1996, Barcelona. Proceedings of XI Design of Integrated Circuits and Systems Conference. Barcelona: CPDA, sal., 1996. p. 555-560. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>128. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TCHOUMATCHENKO, V. ; VASSILEVA, T. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; GUYOT, A. . FPGA Design Migration: Some Remarks. In: International Workshop on Field-Programmable Logic and Applications, 1996, Darmstadt. Proceedings of 6th International Workshop on Field-Programmable Logic and Applications, 1996. p. 405-409. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>129. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; GUYOT, A. . DCFL- and DPTL-Based Approaches to Self-Timed GaAs Circuits. In: European Solid-State Circuits Conference, 1995, Lille. Proceedings of the XXI European Solid-State Circuits Conference. Gif-sur-Yvette: Editions Frontieres, 1995. p. 186-189. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>130. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1980174273456568" target="_blank">FINCO, S.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; CHAVEZ, F. ; RAZERA JUNIOR, L. A. . Matriz Gate Array CMOS Avançada, Configuravel por um Unico Nivel de Metal. In: Workshop Iberchip, 1995, Cartagena de Indias. Memorias del Primer Workshop Iberchip, 1995. p. 259-270. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>131. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Estudo Comparativo entre a Matriz GA2500 e PLDs: Capacidade Logica. In: Simposio Brasileiro de Concepção de Circuitos Integrados, 1994, Gramado. Anais do VIII Simposio Brasileiro de Concepção de Circuitos Integrados, 1994. p. 201-210. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>132. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; CHAVEZ, F. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Matriz Gate Array CMOS Avançada, Configuravel por um Unico Nivel de Metal: Resultados Experimentais. In: Congresso da Sociedade Brasileira de Microeletrônica, 1993, Campinas. Anais do VIII Congresso da Sociedade Brasileira de Microeletrônica, 1993. p. XXI18-XXI23. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>133. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SIMÕES, S. ; CHAVEZ, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1980174273456568" target="_blank">FINCO, S.</a> ; CUIN, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Matriz Gate Array CMOS Avançada, Configurável por um Único Nível de Metal. In: Congresso da Sociedade Brasileira de Microeletrônica, 1992, São Paulo. Anais do VII Congresso da Sociedade Brasileira de Microeletrônica, 1992. p. 281-291. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>134. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> . Marcela: Uma Nova Abordagem para Pré-Difundidos. In: Congresso da Sociedade Brasileira de Microeletrônica, 1991, Belo Horizonte. Anais do VI Congresso da Sociedade Brasileira de Microeletrônica, 1991. p. 534-543. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>135. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; FACHIN, D. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> . Tchê: O Circuito Teste do Projeto Marcela. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991, Jaguariúna. Anais do VI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991. p. 21-30. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>136. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CHAVEZ, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; SIMÕES, S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1980174273456568" target="_blank">FINCO, S.</a> ; CUIN, M. ; TONIN, E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Uma Análise para o Dimensionamento dos Transistores de um Gate Array CMOS 1.5um. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991, Jaguariúna. Anais do VI Simpósio Brasileiro de Concepção de Circuitos Integrados, 1991. p. 1-10. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>137. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HOLSBACH, J. L. K. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> ; FREIRE, L. O. S. . Concepção de uma Memória RAM Estática no Estilo Gate Array - Percanta. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990, Ouro Preto. Anais do V Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990. p. 101-110. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>138. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3431795837830476" target="_blank">GUNTZEL, J. L.</a> ; FREIRE, L. O. S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; HOLSBACH, J. L. K. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> . Taura, um ASIC para Terminal de Video. In: Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990, Ouro Preto. Anais do V Simpósio Brasileiro de Concepção de Circuitos Integrados, 1990. p. 315-324. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7242736809768003" target="_blank">KLOCK, C.</a> ; GOMES, M. V. N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3256098457104233" target="_blank">MOURA, D.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . KARMA: A Didactic Tool for Two-Level Logic Synthesis. In: International Conference on Microelectronic Systems Education, 2007, San Diego, EUA. Proceedings of MSE'2007, 2007. p. 59-60. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1952072482347004" target="_blank">Butzen, P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; Kim, C. H. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Modeling Subthreshold Leakage Current in General Transistor Networks. In: IEEE Computer Society Annual Symposium on VLSI, 2007, Porto Alegre, Brazil. Proceedings of the IEEE Computer Society Annual Symposium on VLSI. Los Alamitos, CA, USA: IEEE Computer Society, 2007. p. 512-513. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OSORIO, M. C. B. ; POLI, P. B. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Compact 4-bit Carry Look-Ahead Adder in Multiple Output ECDL Gate. In: Student Forum 2003 - Chip in Sampa, 2003, São Paulo. Proceedings, 2003. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, F.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7538328437449597" target="_blank">CORREIA, V.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> . Comparing transistor-level implementations of 4-input logic functions. In: 17o. Simpósio Sul de Microeletrônica, 2002, Gramado. Proceedings. Porto Alegre: UFRGS, 2002. p. 19-22. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0955226605047894" target="_blank">KONZEN, A.</a> ; MARTINAZZO, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . A simulation program for bulk anisotropic etching in Java. In: 17o. Simpósio Sul de Microeletrônica, 2002, Gramado. Proceedings. Porto Alegre: UFRGS, 2002. p. 51-54. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/0955226605047894" target="_blank">KONZEN, A.</a> ; MARTINAZZO, F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . VisualWave: a graphical tool for Spice output data visualization. In: 17o. Simpósio Sul de Microeletrônica, 2002, Gramado. Proceedings. Porto Alegre: UFRGS, 2002. p. 113-114. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6458866871363508" target="_blank">BARBOSA, F. R.</a> ; TURATTI, N. . Integrated Circuits Design Teaching Using Professional CAD Environments. In: International Conference on Microelectronics System Education, 2001, Las Vegas. 2001 International Conference on Microelectronics System Education Proceedings, 2001. p. 77-78. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . A Portable Environment for Lyout Generator. In: XVI Microelectronics Seminar, 2001, Santa Maria - RS. Proceedings of XVI Microelectronics Seminar, 2001. p. 57-60. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/6458866871363508" target="_blank">BARBOSA, F. R.</a> ; TURATTI, N. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . EMBRYO - Didactic Module for Designing Integrated Circuits using Mentor Graphics Environment: Layout-Level Design. In: XVI Microelectronics Seminar, 2001, Santa Maria - RS. Proceedings of XVI Microelectronics Seminar, 2001. p. 61-66. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">POLACHINI, T. F. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Implementação de Modelos da Interface Paralela Programável 8255 no Ambiente Max+Plus II. In: Workshop Iberchip, 2000, São Paulo. Anais do VI Workshop Iberchip, 2000. p. 511-514. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SAGGIORO, I. N. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8342254131202324" target="_blank">BEHRENS, F. H.</a> . Design and FEM Analysis of Thermal Actuators. In: XV International Conference on Microelectronics and Packaging - SBMicro, 2000, Manaus. XV International Conference on Microelectronics and Packaging Proceedings, 2000. p. 312-314. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; KARAM, J. M. ; COURTOIS, B. ; LECLERCQ, J. L. ; VIKTOROVITCH, P. . Bulk Micromachining Characterization of 0.2um HEMT MMIC Technology for GaAs MEMS Design. In: The Second International Conference on Low Dimensional Structures and Devices, 1997, Lisboa. The Second International Conference on Low Dimensional Structures and Devices Reference Manual. Kidlington: Elsevier Science Ltd, 1997. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. Percanta, Uma Memória RAM Estática de 64 Bits. In: Salão de Iniciação Científica, 1990, Porto Alegre. Anais do II Salão de Iniciação Científica, 1990. p. 80-80. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FROSI, L. R. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; WONG, Z. Y. ; LEBOUTE, M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> . Correção do Multiplicador 4x4 em Arquitetura Pipeline, Trevo III. In: Seminário Interno de Microeletrônica, 1990, Tramandaí. Anais do VI Seminário Interno de Microeletrônica, 1990. p. 54-57. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HOLSBACH, J. L. K. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; FREIRE, L. O. S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> . Percanta, Uma Memória RAM Estática de 64 Bits em Gate Array. In: Seminário Interno de Microeletrônica, 1990, Tramandaí. Anais do VI Seminário Interno de Microeletrônica, 1990. p. 58-61. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUNTZEL, J. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a> . Projeto Marcela: Uma Opção de Implementação para o Sistema Tranca. In: Seminário Interno de Microeletrônica, 1990, Tramandaí. Anais do VI Seminário Interno de Microeletrônica, 1990. p. 62-65. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GUNTZEL, J. L. ; HOLSBACH, J. L. K. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Teste Funcionais do C.I. Taura. In: Seminário Interno de Microeletrônica, 1990, Tramandaí. Anais do VI Seminário Interno de Microeletrônica, 1990. p. 66-69. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREIRE, L. O. S. ; GUNTZEL, J. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; COSTA, A. L. . A Concepção de Pealo, CI Gate Array Controlador de Acesso Direto à Memória de um Canal. In: Congresso da Sociedade Brasileira de Microeletrônica, 1989, Porto Alegre. Anais do IV Congresso da Sociedade Brasileira de Microeletrônica, 1989. v. 2. p. 741-742. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREIRE, L. O. S. ; GUNTZEL, J. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; COSTA, A. L. . Pealo, Um CI Gate Array Controlador de Acesso Direto à Memória de um Canal. In: Seminário Interno de Microeletrônica, 1989, Tramandaí. Anais do V Seminário Interno de Microeletrônica, 1989. p. 49-52. </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1321900742194999" target="_blank">CALLEGARO, V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe S</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7242736809768003" target="_blank">KLOCK, C.</a> ; ROSA JR, Leomar da ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b>Ribas, Renato P.</b> . Switch Craft. 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7242736809768003" target="_blank">KLOCK, C.</a> ; <b>Ribas, Renato P.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> . Karma 3. 2009. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/7242736809768003" target="_blank">KLOCK, C.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5317699240097165" target="_blank">TOGNI, João Daniel</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André I</a> ; <b>Ribas, Renato P.</b> . ET - Etching Simulator. 2005. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; GOY, J. . Kit MEMS Mentor Graphics. 1998. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosTecnicos"></a>Trabalhos técnicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">GÜNTZEL, J. L. ; FREIRE, L. O. S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> . Taura, um Asic para Terminal de Vídeo. 1991. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HOLSBACH, J. L. K. ; FREIRE, L. O. S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> . Documentação da Concepção de Percanta, Memória RAM Estática de 1/4 Kbits. 1990. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">FREIRE, L. O. S. ; GÜNTZEL, J. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; COSTA, A. L. ; FRÖHLICH, A. A. M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8385283959153698" target="_blank">BARONE, D. A. C.</a> . Documentação da Concepção de Pealo (CADM1C) - Un Circuito Integrado Pré-Difundido Controlador de Acesso Direto à Memória de Um Canal para Sistemas Baseados em Microprocessadores 8085A. 1989. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CALAZANS, N. L. V. ; FREIRE, L. O. S. ; GÜNTZEL, J. L. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> ; COSTA, A. L. A. . Biblioteca de Células para Circuitos Pré-Difundidos. 1988. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="DemaisTrabalhos"></a>Demais trabalhos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. MEMS. 2002 (Curso Avançado) . </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. Microssistemas Integrados: Tecnologia e Fabricação. 2002 (Palestra) . </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PatentesRegistros">
<h1>Patentes e registros</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Patente"></a><br class="clear" /><div class="inst_back">
<b>Patente</b>
</div><br/><div class='status-patente'>A Confirmação do status de um pedido de patentes poderá ser solicitada à Diretoria de Patentes (DIRPA) por meio de uma Certidão de atos relativos aos processos</div><div style='clear:both'></div><a name="patente"></a>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span title="Clique aqui para visualizar as informações da patente no site do INPI" class="ajaxINPI tooltip" data-param="codigoRegistro=11/711,828&idCNPq=1149542159006335&sequencial=241">&nbsp;</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, Felipe Ribeiro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Methods of deriving switch networks. 
						2006, 
						Estados Unidos. <br>
                Patente:
                Privilégio de Inovação.
            Número do registro: 11/711,828, título: "Methods of deriving switch networks" , Instituição de registro: United States Patent and Trademark Office.          
        Depósito: 01/03/2006; Pedido do Exame: 01/08/2006; Concessão: 25/02/2011. Instituição(ões) financiadora(s): Nangate A/S.
					</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>RIBAS, R.P.</b>; SUSIN, A. A.; Balen, T. R..  Participação em banca de Ricardo Vanni Dallasen. Simulação e Análise do Efeito de Ruído Flicker em Circuitos sob Polarização Direta de Substrato. 2013. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>RIBAS, R.P.</b>; Moraes, F. G..  Participação em banca de Leandro Sehnem Heck. Modelagem e Projeto de um Gerador de Relógio Local Baseado em DCO para MPSoCs GALS. 2013. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a>; PEDRONI, V.; <b>RIBAS, R.P.</b>.  Participação em banca de Kleber Hugo Stangherlin. Energy and Speed Exploration in Digital CMOS Circuits in the Near-threshold Regime for Very-Wide Voltage-Frequency Scaling. 2013. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>RIBAS, R.P.</b>; SUSIN, A. A.; Balen, T. R..  Participação em banca de Rafael Della Giustina. Estudo e Simulação de Ruído em Circuitos e Dispositivos MOS. 2012. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>RIBAS, R.P.</b>; LIMA FILHO, J. A.; Moraes, F. G.; MARCON, C..  Participação em banca de Guilherme Heck. Um MPSoC GALS Baseado em Rede Intrachip com Geração Local de Relógio. 2012. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MARTINS, J. B.; <b>Ribas, Renato P.</b>; OLIVEIRA, L. L.; ALMEIDA, S. J. M..  Participação em banca de Mateus Beck Fonseca. Exploração de Operadores Aritméticos na Transformada Rápida de Fourier. 2010. Dissertação (Mestrado em Informática) - Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">F. Damiani; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1980174273456568" target="_blank">FINCO, S.</a>; J. A. Pomilio; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; E. Moschim.  Participação em banca de Daniel Pasti Mioni. Amplificador de Áudio Classe D Baseado em Modulação Sigma-Delta Destinado a Aparelhos Auditivos. 2007. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M.</a>; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; J. L. Fragoso.  Participação em banca de Milene Handel. Circuitos Aritméticos e Representação Numérica por Resíduos. 2007. Dissertação (Mestrado em Pós Graduação Em Ciência da Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">COTA, Erika; BAMPI, S.; MARTINS, J. B.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de Tiago Müller Gil Cardoso. Exploração de Reodernamento de ROBDDs no Mapeamento Tecnológico. 2007. Dissertação (Mestrado em Pós Graduação Em Ciência da Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">COSTA, J. C.; KASTENSMIDT, Fernanda Gusmão de Lima; JOHANN, Marcelo de Oliveira; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de Felipe Ribeiro Schneider. Building Transistor-Level Networks Following the Lower Bound on the Number of Stacked Switches. 2007. Dissertação (Mestrado em Pós Graduação Em Ciência da Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; JOHANN, Marcelo de Oliveira; KASTENSMIDT, Fernanda Gusmão de Lima.  Participação em banca de Vinicius Pazutti Correia. Mapeamento Tecnológico para Bibliotecas Virtuais Simétricas a Assimétricas com Minimização da Profundidade Lógica do Circuito. 2005. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; VARGAS, Fabian Luis; FAGUNDES, Rubem.  Participação em banca de Letícia Maria Veiras Bolzani. Explorando uma Solução Híbrida: Hardware + Software para a Detecção de Falhas em Systems-on-Chip (SoCs). 2005. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; RODRIGUES, C. R.; SILVEIRA, F.; BAMPI, S..  Participação em banca de Alessandro Gonçalves Girardi. Uma Ferramenta para Automação de Geração do Leiaute de Circuitos Analógicos sobre uma Matriz de Transistores MOS Pré-Difundida. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; SEABRA, A. C.; MISKULIN, R. G. S.; SWART, J. W..  Participação em banca de Luiz Gustavo Turatti. WTProcess - Uma Ferramenta para Ensino de Microfabricação. 2003. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; CARRO, L.; CHOI, J. H.; BAMPI, S..  Participação em banca de Fernando da Rocha Paixão Cortes. Modelagem e Projeto de Módulos Amplificadores e Computadores em Tecnologia CMOS 0.35um. 2003. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; STRUM, M.; CARRO, L..  Participação em banca de Leandro José Cassol. Teste de Sistemas Integrados Utilizando Controladores Específicos. 2002. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; PORTO, I.; VARGAS, F..  Participação em banca de Eduardo Santos Back. Inserção de Testabilidade em um Núcleo Pré-Projetado de um Microcontrolador 8051 Fonte Compatível. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; SILVA, I. S.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4585719152284650" target="_blank">REIS, R. A. L.</a>.  Participação em banca de Flávio Zimmermann. Um Microprocessador com Capacidades Analógicas. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; SILVA, I. S.; CARRO, L..  Participação em banca de Roberto Vargas Pacheco. Projeto de um Codificador/Decodificador Viterbi Integrado. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; JACOBI, R. P.; SUSIN, A. A..  Participação em banca de Débora Bertasi. Implementação de um Sistema de Alto Nível Baseado em Modelos Java. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; RIBAS, M.; OLIVEIRA, L. R..  Participação em banca de Siane de Castro Pasetto. Previsão de Falhas no Período de Garantia a Partir da Percepção do Cliente: Um Estudo de Caso Junto a uma Empresa de Alta Tecnologia. 2002. Dissertação (Mestrado em Engenharia de Produção) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; CARRO, L.; SUSIN, A. A.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>; GÜNTZEL, J. L..  Participação em banca de Alex dias Gonsales. Projeto de uma Nova Arquitetura de FPGA para Aplicações BIST e DSP. 2002. Dissertação (Mestrado em Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; COSTA, J. C.; ROCHA, A. F..  Participação em banca de Ricardo Rodrigues Linder. Linguagem de Máquina para Processador num Sistema em Chip (SOC). 2002. Dissertação (Mestrado em Engenharia Elétrica) - Universidade de Brasília. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de João Leonardo Fragoso. WTROPIC - Um Gerador Automático de Macro Células CMOS Acessível via WWW. 2001. Dissertação (Mestrado em Pós Graduação Em Ciência da Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; CALAZANS, N.; MORAES, F..  Participação em banca de Ewerton Artur Cappelatti. Implementação do Padrão de Barramento PCI para Interação Hardware/Software em Dispositivos Reconfiguráveis. 2001. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de Fábio Klein Ferreira. Extração de Elementos Parasitas em Circuitos CMOS Submicrônicos. 2000. Dissertação (Mestrado em Pós Graduação Em Ciência da Computação) - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Teses de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORIMOTO, N.; Borges, B.H.V.; Mesquita Filho, A. C.; COSTA, J. C.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de Acácio Luiz Siarkowski. Implementação de Sensores Ópticos Integrados para Aplicações em Análises Químicas e Ambientais. 2007. Tese (Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; RODRIGUEZ, E. C.; NOIJE, W. A. M. V.; CORRERA, F. S.; FIGUEROA, H. E. H..  Participação em banca de Jaime Hernando Lasso Vásquez. Caracterização de Microindutores CMOS e Eletrodepositados em Cobre para Aplicações em Biotelemetria. 2003. Tese (Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; NOIJE, W. V.; RODRIGUEZ, E. C.; CORRERA, F. S.; FIGUEROA, H. H. H..  Participação em banca de Luiz Carlos Moreira. Estruturas de Indutores Monolíticos para Circuitos RF na Tecnologia MOS. 2002. Tese (Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de Saulo Finco. Integração Inteligente de Potência Baseada em Transistores NMOS. 2000. Tese (Doutorado em Engenharia Elétrica)  - Universidade Estadual de Campinas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>.  Participação em banca de Juan Manuel Jaramillo Ocampo. Desenvolvimento de um Microsensor de Pressão Intravascular Utilizando Pós-Processamento. 1999. Tese (Doutorado em Engenharia Elétrica)  - Universidade de São Paulo. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/5265254209364825" target="_blank">LUBASZEWSKI, M. S.</a>.  Participação em banca de Vinícius Pazutti Correia.Mapeamento Tecnológico Baseado em Restrições Estruturais.
							2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>; JOHANN, Marcelo de Oliveira; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2054259785006041" target="_blank">MARQUES, Felipe de Souza</a>.  Participação em banca de Maurício Saraiva Carraro.Mapeamento Tecnológico para Bibliotecas Pré-Projetadas.
							2003. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a>; LISBOA, Maria Lúcia Blank.  Participação em banca de Júlio César Silvello.Visualizador de Diagrama Elétrico de Circuitos CMOS.
							2002. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; LISBOA, Maria Lúcia Blank; CESAR NETTO, J..  Participação em banca de Sílvio dos Santos Antunes.Servidor Proxy para Monitoramento Remoto de Processos.
							2000. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /><a name="ParticipacaoBancasComissoes"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de comissões julgadoras</b>
</div>
<div class="cita-artigos">
<b>Concurso público</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BAMPI, S.; CHAVEZ, F.; <b>RIBAS, R. P.</b>. Concurso Público para o Cargo de Projetista Analógico - Backend.
							2012. Centro Nacional de Tecnologia Eletrônica Avançada. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RODRIGUES, C.; GOMES, N. R.; <b>RIBAS, R. P.</b>. Concurso para Professor Adjunto na Área de Instrumentação.
							2012. Universidade Federal de Santa Maria. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SANTOS, L. C. V.; <b>RIBAS, R. P.</b>; SOUZA, F. R.; BEZERRA, E. A.; FABRIS, E. E.. Concurso para Professor Adjunto na Área de Hardware - UFSC.
							2010. Universidade Federal de Santa Catarina. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">RODRIGUES, R. J.; <b>RIBAS, R. P.</b>; ONMORI, R. K.. Concurso para Professor Adjunto na Área de Microssensores e Microatuadores - UFABC.
							2008. Universidade Federal do ABC. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">UEDA, M.; <b>RIBAS, R. P.</b>; MORIMOTO, N.; SENNA, J. R. S.. Concurso para Pesquisador Titular em Microeletrônica - CTI.
							2008. Centro de Tecnologia da Informação Renato Archer. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">E. J. P. Santos; R. C. de Souza; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>. Concurso para Professor Adjunto da Área de Eletrônica - UFPE.
							2006. Universidade Federal de Pernambuco. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; MARTINS, J. B.; SUSIN, A.. Concurso para Professor Adjunto na Área de Microeletrônica - UFPel.
							2002. Universidade Federal de Pelotas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JANNUZZI, N.; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b>; PIMENTEL, M.; MANSANARES, M.; MORAES, W. B.. Concurso para Tecnologista em Eletrônica - CenPRA.
							2002. Centro de Pesquisas Renato Archer. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-on-the-Mountains (SBCCI, SBMicro, WCAS, SForum). CTC06 Standard Cell Library Design. 2016. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-Aracaju (SBCCI, SBMicro, WCAS, SForum). Exploring Independent Gates in FinFET-Based Transistor Network Generation. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Symposium on Circuits and Systems (ISCAS). A constructive approach for threshold logic circuit synthesis. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-Curitiba (SBCCI, SBMicro, SForum). Synthesis of threshold logic gates to nanoelectronics. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Quality Electronic Design (ISQED). CMOS inverter delay model based on DC transfer curve for slow input. 2013. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-Brasília (SBCCI, SBMicro, SForum). Design-oriented delay model for CMOS inverter. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-on-the-Cliffs (SBCCI, SBMicro, SForum). Ring Oscillators for Functional and Delay Test of Latches and Flip-Flops. 2011. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-on-the-Dunes (SBCCI, SBMicro, SForum). Equivalent Circuit for NBTI Evaluation in CMOS Logic Gates. 2009. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-the-Pampa II (SBCCI, SBMicro, SForum). ARX Model of Elastic Nuclei for Rotors MEMS. 2008. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-Rio (SBCCI, SBMicro, SForum). A Comparative Study of CMOS Gates with Minimum Transistor Stacks. 2007. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-on-the-Mountains (SBCCI, SBMicro, SForum). Asynchronous Circuit Design on Reconfigurable Devices. 2006. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-on-the-Reefs (SBCCI, SBMicro, SForum). Enhanced 32-bit carry-lookahead adder using multiple output enable-disable CMOS differential logic. 2004. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-Sampa (SBCCI, SBMicro, SForum). Unified Theory to Build Cell-Level Transistor Networks from BDDs. 2003. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-the-Pampa (SBCCI, SBMicro, SForum). 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-the-Pampa (SBCCI, SBMicro, SForum). Automatic Generation of Digital Cell Libraries. 2002. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IV Escola de Microeletrônica da SBC-Sul (EMicro'2002).Escola regional de microeletrônica. 2002. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">X SBMO - Simpósio Brasileiro de Microondas e Optoeletrônica.Simposio bi-anual da SBMO (Sociedade Brasileira de Microondas e Optoeletrônica).
							2002. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VLSI-SOC 2001 - 11th IFIP International Conference on Very Large Scale Integration. Conferencia da IFIP sobre Concepção de Circuitos Integrados. 2001. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip-in-the-Jungle (SBCCI, SBMicro). 2000. (Congresso). </div>
</div>
<br class="clear">
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacaoemandamento"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões em andamento</b>
</div>
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2373499622095261'><img src='images/curriculo/logolattes.gif' /></a>Augusto Neutzling. Logic synthesis based on threshold logic functions.
						Início: 2014. Tese (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9335097879910437'><img src='images/curriculo/logolattes.gif' /></a>Felipe dos Santos Marranghello. Digital design based on memristor.
						Início: 2013. Tese (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. (Orientador). </div>
</div>
<br class="clear">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Dissertação de mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Walter Lau Neto. Exact Multi-Level Benchmark Circuit Generation for Logic Synthesis Evaluation.
							2018.
						
					Dissertação  (Mestrado em Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9320501404120829'><img src='images/curriculo/logolattes.gif' /></a>Jeferson José Baqueta. Evaluation of using MIGFET Devices in Digital Integrated Circuit Design.
							2017.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/0149245413192586'><img src='images/curriculo/logolattes.gif' /></a>Andres Mauricio Asprilla Valdes. Design and Evaluation of Logic Gates Based on IG FinFET.
							2016.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Bruno Canal. MCML Gate Design Methodology and the Tradeoffs Between MCML and CMOS Applications.
							2016.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2373499622095261'><img src='images/curriculo/logolattes.gif' /></a>Augusto Neutzling Silva. Synthesis of Threshold Logic Based Circuits.
							2014.
						
					Dissertação  (Mestrado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3018042138515667'><img src='images/curriculo/logolattes.gif' /></a>Cícero Souza Nunes. Metodologia para avaliação do impacto de efeitos envelhecimento em flip-flops.
							2014.
						
					Dissertação  (Mestrado em Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2329657805848267'><img src='images/curriculo/logolattes.gif' /></a>Alberto Wiltgen Junior. Consumo em Portas Lógicas CMOS e Estudo do Componente Dinâmico de Curto-Circuito.
							2013.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lucas Machado. KL-cut Based Remapping.
							2013.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9335097879910437'><img src='images/curriculo/logolattes.gif' /></a>Felipe dos Santos Marranghello. Analytical Delay Model for Static CMOS Gates.
							2012.
						
					Dissertação  (Mestrado em Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mayler Gama Alvarenga Martins. Functional Composition Paradigm and Applications.
							2012.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Vinicius Callegaro. Read Polarity Once Functions.
							2012.
						
					Dissertação  (Mestrado em Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Nivea Griesbach Schuch. Geração e Avaliação de Bibliotecas de Portas Lógicas CMOS.
							2010.
						
					Dissertação  (Mestrado em Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7047373918053490'><img src='images/curriculo/logolattes.gif' /></a>Vinicius Dal Bem. CMOS Digital Integrated Circuit Design Faced to NBTI and Other Nanometric Effects.
							2010.
						
					Dissertação  (Mestrado em Pós-Graduação em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Osvaldo Martinello Jr.. KL-Cuts: A New Approach for Logic Synthesis Targeting Multiple Output Blocks.
							2010.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Thiago Rosa Figueiró. Multiple objective technology independent logic synthesis for multiple output functions through AIG functional composition.
							2010.
						
					Dissertação  (Mestrado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Simone Bavaresco. On-Silicon Testbench for Validation of Soft Logic Cell Libraries.
							2008.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Milene Handel. Circuitos Aritméticos e Representação Numérica por Resíduos.
							2007.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Ribeiro Schneider. Building Transistor-Level Networks Following the Lower Bound on the Number of Stacked Switches.
							2007.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1952072482347004'><img src='images/curriculo/logolattes.gif' /></a>Paulo Francisco Butzen. Leakage Current Modeling in Sub-micrometer CMOS Complex Gates.
							2007.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Giovani Heriberto Sartori. Avaliação de Circuitos Assíncronos Utilizando Somadores Dual-Rail.
							2005. 0 f.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/5317699240097165'><img src='images/curriculo/logolattes.gif' /></a>João Daniel Togni. Integração e Interoperabilidade de Ferramentas de CAD para Microeletrônica.
							2005. 0 f.
						
					Dissertação  (Mestrado em Pós Graduação Em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Tese de doutorado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/9335097879910437'><img src='images/curriculo/logolattes.gif' /></a>Felipe dos Santos Marranghello.
						Logic synthesis for sequential material implication logic based on resistance switching devices.
							2017. Tese
					 (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/2373499622095261'><img src='images/curriculo/logolattes.gif' /></a>Augusto Neutzling Silva.
						Threshold Logic Technology Mapping for Emerging Technologies.
							2017. Tese
					 (Doutorado em PPGC - Programa de Pós Graduação em Computação UFRGS)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/7047373918053490'><img src='images/curriculo/logolattes.gif' /></a>Vinicius Dal Bem.
						SAT-Based Environment for Logical Capacity Evaluation of Via-Configurable Block Templates.
							2015. Tese
					 (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, . Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Mayler Gama Alvarenga Martins.
						Applications of Functional Composition for CMOS and Emerging Technologies.
							2015. Tese
					 (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Caio Graco Prates Alegretti.
						Analytical Logical Effort Formulation for Local Sizing.
							2013. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1952072482347004'><img src='images/curriculo/logolattes.gif' /></a>Paulo Francisco Butzen.
						Aging Aware Design Techniques and CMOS Gate Degradation Estimatives.
							2012. Tese
					 (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/4180805476847844'><img src='images/curriculo/logolattes.gif' /></a>Digeorgia Natalie da Silva.
						An Estimation Method for Gate Delay Variability Model in Nanometer CMOS Technology.
							2010. Tese
					 (Doutorado em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/1570902612226384'><img src='images/curriculo/logolattes.gif' /></a>Manuel Martin Perez Reimbold.
						Otimização da Síntese do Projeto de Atuadores MEMS baseados em Deformação Elástica e Comb-Drive.
							2009. Tese
					 (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Orientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leomar Soares da Rosa Junior.
						Automatic Generation and Evaluation of Transistor Networks in Different Logic Styles.
							2008. Tese
					 (Doutorado em Pós Graduação Em Microeletrônica)  - Universidade Federal do Rio Grande do Sul, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Coorientador: Renato Perez Ribas. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Rodrigues Barbosa.
							Projeto de Circuitos Integrados Utilizando o Processo NMOS do Centro de Componentes Semicondutores da Unicamp.
							2003. 52 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">João Daniel Togni.
							LAGARTO - Um Ambiente para Geração Automática de Leiautes.
							2002. 32 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Júlio César Silvello.
							Visualizador de Diagrama Elétrico
Visualizador de Diagrama Elétrico de Circuitos CMOS.
							2002. 46 f.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Iniciação científica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fábio Martinazzo.
							Desenvolvimento de Simulador de Etching Úmido para Microusinagem do Substrato pela Face Superior..
							2003. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Alcides Silveira Costa.
							Estudo e Modelagem de Componentes Integrados Passivos para Aplicações em Circuitos RF e Microondas..
							2003. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Lúcia Suertegaray Saldivar.
							Desenvolvimento de Ferramentas de Auxílio ao Projeto de Microssistemas Integrados..
							2003. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Pró Reitoria de Pesquisa Universidade Federal do Rio Grande do Sul. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Anderson Konzen.
							Desenvolvimento de Ferramentas de Auxílio para projeto de Circuitos e Desenvolvimento de Ferramentas de Suporte para projeto de Microssistemas Integrados..
							2002. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Felipe Rodrigues Barbosa.
							Desenvolvimento de Biblioteca de Células e Geradores Automáticos de Layout para Projeto de Circuitos Integrados.
							2002. 0 f.
							Iniciação Científica. (Graduando em Ciência da Computação)  - Universidade Federal do Rio Grande do Sul,
							Conselho Nacional de Desenvolvimento Científico e Tecnológico. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Anderson Konzen.
							Desenvolvimento de Ferramentas de Auxílio para Projeto de Circuitos e Microssistemas Integrados para Plataforma World Wide Web.
							2001. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Fundação de Amparo à Pesquisa do Estado do Rio Grande do Sul. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fábio Martinazzo.
							Estudo de Dispositivos MEMS e Desenvolvimento de Ferramentas de Auxílio para Projeto de Microssistemas Integrados.
							2001. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Universidade Federal do Rio Grande do Sul,
							Pró Reitoria de Pesquisa Universidade Federal do Rio Grande do Sul. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Tulio Favaro Polachini.
							Estudo e Implementação de Funções em Hardware
Estudo e Implementação de Funções em Hardware em uma Placa Padrão ´Hardware/Software Codesign´.
							1999. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Pontifícia Universidade Católica de Campinas,
							Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Patrícia Ribeiro Pegurier.
							Estudo e Implementação de Funções em Software em uma Placa Padrão ´Hardware/Software Codesign´.
							1999. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Pontifícia Universidade Católica de Campinas,
							Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Marcel Augusto Gorri.
							Estudo e Implementação de Sensores e Atuadores em uma Placa Padrão para Prototipagem de Microssistemas.
							1999. 0 f.
							Iniciação Científica. (Graduando em Engenharia da Computação)  - Pontifícia Universidade Católica de Campinas,
							Fundação de Amparo à Pesquisa do Estado de São Paulo. Orientador: Renato Perez Ribas.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PotencialInovacao">
<h1>Inova&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="PatentePI"></a><br class="clear" /><div class="inst_back">
<b>Patente</b>
</div>
<a name="patente"></a>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span title="Clique aqui para visualizar as informações da patente no site do INPI" class="ajaxINPI tooltip" data-param="codigoRegistro=11/711,828&idCNPq=1149542159006335&sequencial=241">&nbsp;</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2846614269371078" target="_blank">REIS, André Inácio</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1267895146453984" target="_blank">SCHNEIDER, Felipe Ribeiro</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/1149542159006335" target="_blank">RIBAS, R. P.</a></b> . Methods of deriving switch networks. 
						2006, 
						Estados Unidos. <br>
                Patente:
                Privilégio de Inovação.
            Número do registro: 11/711,828, título: "Methods of deriving switch networks" , Instituição de registro: United States Patent and Trademark Office.          
        Depósito: 01/03/2006; Pedido do Exame: 01/08/2006; Concessão: 25/02/2011. Instituição(ões) financiadora(s): Nangate A/S.
					</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="OutrasInformacoesRelevantes">
<h1>Outras informa&ccedil;&otilde;es relevantes</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<pre class="outras-informacoes">O pesquisador trabalhou durante 11 meses (09/2005 a 07/2006) na empresa Nangate A/S, na Dinamarca, como cientista chefe. Este período pode ser considerado como um estágio pós-doutoral uma vez que as atividades realizadas eram exclusivamente de pesquisa, embora desenvolvidas no setor industrial. A colaboração com a empresa Nangate também deu início a um convênio de P&D entre esta e a UFRGS, que permitiu a implantação de uma laboratório de pesquisa na área de desenvolvimento de ferramentas de CAD para projeto de circuitos integrados digitais CMOS. De ago/2006 a jul/2009 o pesquisador foi o responsável por este convênio na UFRGS e coordenador do laboratório 'Nangate-UFRGS Research Lab', com financiamento da própria empresa. O pesquisador também tem atuado muito próximo da Sociedade Brasileira de Microeletrônica - SBMicro, tendo sido presidente, além de membro diretoria e do conselho desta sociedade acadêmica em diversas oportunidades. Na pós-graduação, participa de dois programas PPGC e PGMicro, ambos na UFRGS, tendo sido membro da comissão coordenadora deste último na gestão 2007-2008. Na graduação, foi coordenador do curso de Engenharia de Computação da UFRGS, por duas gestões, sendo escolhido paraninfo dos formandos deste curso por diversas vezes. Chefe do Departamento de Informática Aplicada da UFRGS na gestão 2009-2010. Por fim, o pesquisador é inventor, junto com os colegas André I. Reis e Felipe Schneider, em uma patente internacional registrada pela empresa Nangate Inc. nos EUA, em 2006.</pre>
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 20/09/2019 &agrave;s 24:06:23</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=1149542159006335" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
