
module ex_cnt(
	input	wire	sclk,
	input wire	rst_n,
	output	wire	[7:0]	cnt_w

);

reg	[7:0]	cnt;
assign cnt_w = cnt;

always @(posedge sclk or negedge rst_N) //异步复位
	if(rst_n == 1'b0)
		cnt<= 1'b0;
	else
		cnt <= cnt + 1'b1;
		//always @(posedge sclk) //同步复位 复位只在时钟上升沿发生
//	if(rst_n == 1'b0)
//		cnt <= 1'b0;
//	else
//		cnt <= cnt + 1'b1;

endmodule


module top(
	input wire	sclk,
	input wire	rst_n,
	output	wire [7:0]	cnt_o
);

ex_cnt ex_cnt_inst(
	.sclk		(sclk_i),
	.rst_n	(rst_n_i),
	.cnt_w	(cnt_o)
);
endmodule

