---
title: "I 计算机设计基础"
slug: /course/ca/note/1
---

![](https://cdn.hobbitqia.cc/20230921202940.png)

## 1. Introduction

### 1.1. 冯·诺依曼结构

**冯·诺依曼结构(Von Neumann Structure)**：

![](https://img.memset0.cn/2025/02/25/YX9nmq2D.png)

### 1.2. 计算机的分类

**第一种分类**：

- **Desktop Computers**：又称 **个人电脑(Personal Computers, PC)**，包括台式机和笔记本电脑，主要用于通用计算。
- **Servers Computers**：具有更强大的处理能力，更大的存储容量（可用于冗余备份），更高的稳定性。
- **Embedded Computers**：不能随意安装第三方应用，与宿主系统紧密结合，服务于特定功能。
- **Personal Mobile Devices**：如手机、平板电脑等。
- **Supercomputer**：处理复杂的科学计算任务。

**Flynn 分类法**：从指令流和数据流的角度对计算机进行分类：

![cWoK3fEE.png|800](https://img.memset0.cn/2025/02/25/cWoK3fEE.png)

- **单指令流单数据流(Single Instruction Stream Single Data Stream, SISD)** ：早期的单核 PC 采用此架构。
- **单指令流多数据流(Single Instruction Stream Multiple Data Stream, SIMD)**：一条指令可以处理多条数据流（如向量数据），便于进行流水线操作。
- **多指令流单数据流(Multiple Instruction Stream Single Data Stream, MISD)** ：理论上的并行计算架构，并不实际存在。
- **多指令流多数据流(Multiple Instruction Stream Multiple Data Stream, MIMD)** ：每个处理器都可以执行不同的指令流，处理不同的数据流。如多核处理器和计算机集群，能够实现真正的并行计算。

> [!important] Summary
>
> 关注数据的处理，计算机的发展主要围绕以下三个方向：
>
> -   加速 **处理(process)** / **并行(parallel)**：通过并行计算等技术提高数据处理速度。
> -   加速 **传输(tarnsmission)** / **准确性(accuracy)**：提高数据传输速度和准确性，保证数据高效可靠地流动。
> -   提高 **存储容量(storage capacity)** 和速度 / **可靠性(reliability)**：增大存储容量，提升存储速度，并确保数据存储的可靠性。

## 2. Performance

> -   什么是 **性能(Performance)**？——==性能最简单的定义就是执行时间的倒数==，即性能越高，执行时间越短。
> -   如何 **量化分析(quantify)** 性能？——只有将性能量化，才能进行有效的 trade-off。
> -   如何 **优化(optimize)** 性能？——分析性能瓶颈并采取相应的优化策略来。

### 2.1. 衡量性能的指标

- 对于 PC 上的单用户应用，通常关注 **响应时间(response time)**，目标是尽可能缩短响应时间。
    - **延迟(latency)**：指从一个事件开始到该事件完成所经历的时间。
- 对于大数据处理等任务，通常关注 **吞吐量(throughput)**，即单位时间内完成的任务量，目标是最大化吞吐量。
    - **带宽(bandwidth)**：指在给定的时间范围内，系统所能完成的工作量。例如，服务器每秒处理的请求数，或者网络每秒传输的数据量。

### 2.2. 影响计算机性能的因素

- **Algorithm**：算法的选择直接影响解决问题的效率。
- **Programming language, compiler, architecture**：编程语言的效率、编译器的优化程度以及计算机体系结构的特点都会影响程序性能。
- **Processor and memory system**：处理器的运算速度和存储器系统的访问速度是影响计算机性能的关键硬件因素。
- **I/O system (including OS)**：输入输出系统的速度以及操作系统的效率也会影响整体性能。

## 3. Technology Trend

计算机体系结构的改进和发展，可以从以下几个方面来看：

- **输入/输出的改进 (Improvement of input / output)**
    - 更快的 I/O 接口标准，如 PCIe Gen5、Thunderbolt 4 等，提供更高的数据传输带宽。
    - 更智能的 I/O 控制器，减轻 CPU 的 I/O 处理负担。
    - 新型存储介质的出现，如 NVMe SSD，大幅提升存储设备的读写性能。
- **存储器组织结构的演进 (The development of memory organization structure)**
    - **存储器层次结构(Hierarchy of Memories)** 的完善，包括高速缓存(Cache)、主存储器(Main Memory)、辅助存储器(Secondary Memory)等多层结构，利用程序访问的局部性原理，提高存储器系统的整体性能。
    - 新型存储技术的发展，如 3D 堆叠存储、持久性内存(Persistent Memory)等，提升存储密度和性能。
- **指令集发展的两个方向 (Two directions of instruction set development)**
    - **复杂指令集计算机(Complex Instruction Set Computer, CISC)** / **精简指令集计算机(Reduced Instruction Set Computer, RISC)**
    - 【课件中展示了 CISC 和 RISC 指令集的对比】
    - **CISC** 的设计理念侧重于提供功能丰富的指令，以尽可能用较少的指令完成复杂的任务，从而缩短程序代码长度。**CISC** 的指令集通常包含大量指令和多种寻址方式，指令长度不固定。
    - **RISC** 的设计理念则相反，它追求指令集的精简和高效。**RISC** 通过简化指令集，将复杂的指令操作分解为一系列简单的指令组合来完成。**RISC** 的指令集通常指令数量较少，寻址方式简单，指令长度固定。
- **并行处理技术 (Parallel processing technology)**
    - **指令级并行(Instruction-Level Parallelism, ILP)**：如流水线(Pipelining)、超标量(Superscalar)技术，在指令级别实现并行。
    - **线程级并行(Thread-Level Parallelism, TLP)**：如多线程(Multi-threading)、多核(Multi-core)技术，在线程级别实现并行。
    - **数据级并行(Data-Level Parallelism, DLP)**：如 SIMD、向量处理器，在数据级别实现并行。
    - **任务级并行(Task-Level Parallelism, TLP)**：将一个大的任务分解成多个子任务，分配到不同的处理器上并行执行。
    - **多处理器系统(Multiprocessor System)** 和 **计算机集群(Computer Cluster)** 等系统级并行技术。

## 4. Quantitative Approaches

### 4.1. CPU 性能公式

- 这一部分和计算机组成相同。
- ==多核运算比较难以使用上述公式衡量，一般直接比较运行时间==。
- **加速比(Speedup)**：衡量性能提升的指标
    $$
    Sp \text{ (Speedup)} := \dfrac{f_{\text{改进后}}}{f_\text{改进前}} = \dfrac{T_{\text{改进前}}}{T_{\text{改进后}}}
    $$

### 4.2. 阿姆达尔定律

**阿姆达尔定律(Amdahl's Law)**：通过改进系统的某个部分获得的性能提升，将受到该部分在系统中执行时间占比的限制。

$$
T_{\text{improved}}=\dfrac{T_{\text{affected}}}{f\text{ (improvement factor)}}+T_{\text{unaffected}}
$$

- 核心思想：_Make the common case fast_！
- 也被用来分析可行性。
- **整体加速比(Overall Speedup)**：考虑到阿姆达尔定律，仅被优化部分有加速：
    $$
    Sp_{\text{overall}} = \dfrac{T_{\text{改进前}}}{T_{\text{改进后}}} = \dfrac{1}{(1-f) + \dfrac{f}{Sp}}
    $$

## 5. Great Architecture Ideas

1. **Design for Moore's Law**：设计紧跟 **摩尔定律(Moore's Law)**。
    - 计算机设计领域变化迅速，需要面向未来进行设计。
    - 强调做这件事情本身（_for where it will be_）。
2. **Use Abstraction to Simplify Design**：通过抽象简化设计。

    - **抽象(abstraction)** 强调通过隐藏低层级的具体实现细节来提升高层级的设计开发效率。
    - 【课件中举例：例如，开发自动驾驶汽车，控制系统可以依赖车辆已有的传感器系统（车道偏离、智能巡航等），开发者无需关注底层传感器模块的具体细节】。这个例子体现了抽象如何简化系统设计，使开发者可以专注于更高层次的功能实现。

3. **加速大概率事件 (Make the Common Case Fast)** - 针对**大概率事件**进行优化，提高系统性能

    - 在计算机系统中，某些操作会比其他操作更频繁地执行。**加速大概率事件** 的核心思想是，**投入更多资源优化那些最常见的操作，从而获得整体性能的最大提升**。这与 **阿姆达尔定律** 的思想相符。
    - 【课件中举例：例如，高楼内设置快速电梯，以满足人们日常通勤的需求】。快速电梯满足了高楼用户最频繁的出行需求，是 **加速大概率事件** 思想的体现。

4. **通过并行提高性能 (Performance via Parallelism)** - 利用**并行**技术提升性能

    - **并行** 是提高计算机系统性能的关键技术之一。通过 **同时执行多个任务或操作**，可以显著缩短程序的执行时间，提高系统吞吐量。并行可以发生在不同的层级，如指令级并行、线程级并行、数据级并行、任务级并行等。
    - 【课件中举例：例如，增加 **CMOS 晶体管** 的栅极面积以降低电阻，从而减少开关时间】。这个例子从硬件层面展示了如何通过 **并行** (增加晶体管数量) 来提高性能。

5. **通过流水线提高性能 (Performance via Pipelining)** - 使用**流水线**技术提升性能

    - **流水线** 是一种将 **指令执行过程分解为多个阶段，并让多条指令** **同时** **处于不同执行阶段** 的技术。类似于工厂的装配流水线，可以提高指令执行的 **吞吐率**。
    - 【课件中展示了指令流水线的示意图】
    - 【课件中举例：例如，汽车制造中的装配线 (assembly lines)】。装配线是 **流水线** 思想的典型应用，通过将汽车制造过程分解为多个工序，并让不同的汽车同时处于不同的工序，提高了生产效率。

6. **通过预测提高性能 (Performance via Prediction)** - 采用**预测**技术提升性能

    - 在某些情况下，程序需要在多个选项中进行选择，例如条件分支语句 (if-else)。**预测** 技术可以在 **程序实际执行到分支语句之前，提前预测分支的走向**，并 **预取** 或 **预执行** 后续指令，从而减少程序执行的 **等待时间**，提高性能。
    - 【课件中举例：例如，包含风力信息的飞机和航海导航系统】。导航系统利用风力预测等信息，提前规划航线，从而更高效地到达目的地。 又例如，**分支预测器(Branch Predictor)** 是处理器中常用的 **预测** 硬件，用于预测条件分支的跳转方向。

7. **存储器层次结构 (Hierarchy of Memories)** - 构建**多级存储器层次结构**

    - 由于不同存储介质在 **速度、容量、成本** 等方面存在差异，**存储器层次结构** 采用 **多层存储器** 协同工作的模式。**高速、小容量、昂贵** 的存储器 (如 Cache) 位于层次结构的 **顶端**，**低速、大容量、廉价** 的存储器 (如硬盘) 位于 **底层**。利用程序访问的 **局部性原理**，将 **最常用的数据** 存储在 **高速存储器** 中，从而 **提高存储器系统的平均访问速度**。
    - 【课件中展示了存储器层次结构的示意图】
    - 【课件中举例：例如，图书馆查书台 - 将常用的书籍放在最容易取阅的位置】。查书台上的书通常是读者经常查阅的，这类似于 **Cache** 的思想，将 **常用数据** 放在 **高速访问的位置**。

8. **通过冗余提高可靠性 (Dependability via Redundancy)** - 利用**冗余**技术提高系统**可靠性(Dependability)**
    - **冗余** 是提高系统可靠性的常用方法。通过 **增加额外的硬件或软件资源**，当系统发生故障时，**冗余部件可以接替故障部件的工作**，保证系统 **持续** 提供服务。
    - 【课件中举例：例如，使用备用处理器，如果检测到主处理器输出错误的结果，则启用备用处理器】。 又例如， **RAID 磁盘阵列** 使用 **数据冗余** 技术，当 **少量磁盘** 发生故障时，仍能保证数据 **不丢失** 和系统 **正常运行**。
    - 【课件中举例：例如，悬索桥的缆索】。悬索桥通常有多条缆索，即使 **少量缆索** 发生断裂，桥梁仍然可以 **安全** 运行，体现了 **冗余设计** 提高可靠性的思想。

## 6. 指令集架构(Instruction Set Architecture, ISA)

**指令集架构(ISA)** 是计算机硬件和软件之间的接口，定义了 **计算机可以执行的所有指令的集合**。**ISA** 包含了指令的 **格式、寻址方式、数据类型、操作类型** 等信息。指令集是人类可读的 **最低层级的计算机语言**。

- **指令集架构(Instruction Set Architecture, ISA)**
<div align = center><img src="https://cdn.hobbitqia.cc/20230928223516.png" width=60%></div>

**指令集设计需要考虑的关键问题 (Instruction Set Design Issues)**

- **操作数(Operands) 存储在哪里？(Where are operands stored?)**  
     操作数可以存储在 **寄存器(registers)**、**内存(memory)**、**栈(stack)** 或 **累加器(accumulator)** 中。不同的存储位置会影响指令的 **寻址方式** 和指令执行的 **效率**。
- **显式操作数(Explicit Operands) 的数量？(How many explicit operands are there?) (ISAs 的分类依据)**
    根据指令中显式指定的操作数数量，可以将 **ISA** 分为 0-地址指令集、1-地址指令集、2-地址指令集 和 3-地址指令集。
- **如何指定操作数的位置？(How is the operand location specified?) (寻址方式)**  
     **寻址方式(Addressing Modes)** 定义了如何 **计算操作数在内存或寄存器中的地址**。常见的寻址方式包括 **寄存器寻址(register)**、**立即数寻址(immediate)**、**直接寻址(direct)**、**间接寻址(indirect)** 等。
- **支持的操作数类型和大小？(What type & size of operands are supported?) (数据表示)**  
     **ISA** 需要定义支持的 **数据类型(Data Representation)**，例如 字节(byte)、整型(int)、浮点型(float)、双精度浮点型(double)、字符串(string)、向量(vector) 等，以及每种数据类型的大小和表示方式。
- **支持的操作类型？(What operations are supported?) (指令类型)**  
     **ISA** 需要定义支持的 **操作类型(Types of Instructions)**，例如 算术运算(add, sub, mul)、数据传输(move)、比较(compare)、逻辑运算(AND, OR, NOT)、控制流(branch, jump, call, return) 等。

**指令集设计的基本原则 (Basic Principles)**

- **兼容性(Compatibility)**
    指令集需要 **保持向后兼容性**，即新的处理器架构应**兼容** 之前架构的指令集，以保证 **软件的可移植性** 和 **延续性**。
- **通用性(Versatility)**
    指令集应 **具有通用性**，能够 **支持各种不同的应用场景和计算任务**。
- **高效率(High efficiency)**
    指令集设计应 **追求高效性**，**指令执行速度快**，**指令编码效率高**，能够充分发挥硬件性能。
- **安全性(Security)**
    现代指令集也越来越注重 **安全性**，提供一些 **安全相关的指令** 和 **机制**，以增强系统的安全性。

### 6.1. ISA 分类依据 (ISA Classification Basis)

**ISA 的分类** 主要依据于指令在执行过程中，**操作数从哪里获取**，**结果存储到哪里**，以及 **计算规则** 是如何定义的。

- **栈结构(stack)**
    - **零地址指令架构(0-address Instruction Architecture)**，指令的操作数 **隐式** 地从 **栈顶** 获取，运算结果也 **压回栈顶**。
    - 例如，执行加法指令 `ADD` 时，栈顶的两个元素 (作为操作数) 会被弹出，相加的结果再压回栈顶。
    - 栈架构的优点是 **指令简洁**，代码密度高。缺点是 **访存次数较多**，**性能相对较低**。
    - "First operand removed from second op replaced by the result." - 指的是第一个操作数从栈顶弹出，第二个操作数也从栈顶弹出，运算结果替换掉第二个操作数的位置并压回栈顶。（个人理解，此处描述可能不够清晰，建议参考更详细的栈架构资料）
- **累加器结构(accumulator)**
    - **单地址指令架构(1-address Instruction Architecture)**，指令中 **显式** 地指定一个操作数，**另一个操作数** 和 **运算结果** 都 **隐式** 地使用 **累加器(Accumulator)**。
    - 累加器既是 **隐式的输入操作数**，又是 **结果的存储位置**。早期的计算机常采用累加器架构。
    - 累加器架构的优点是 **结构简单**，指令格式简单。缺点是 **通用性较差**，**程序灵活性受限**。
    - "One implicit operand: the accumulator; one explicit operand: mem location" - 指的是指令中显式指定一个内存位置的操作数，另一个操作数是累加器中的值，累加器同时用于存储运算结果。
    - "Accumulator is both an implicit input operand and a result" - 强调累加器在运算中同时充当输入和输出的角色。
- **寄存器结构(register)**
    - **通用寄存器架构(General Purpose Register Architecture, GPR)**，指令的操作数 **显式** 地使用 **寄存器** 或 **内存** 中的数据。现代计算机普遍采用 **GPR** 架构。
    - **寄存器-内存架构(Register-memory architecture)**  
         指令的 **操作数** 可以 **同时** 来自 **寄存器** 和 **内存**。即 **任何指令** 都可以访问内存。
    - **Load-store 架构(Load-store architecture)**  
         只有 **load** (**取数**) 和 **store** (**存数**) 指令可以 **访问内存**，其他 **运算指令** 的操作数 **必须** 来自 **寄存器**。**RISC** 架构通常采用 **load-store** 模式。
    - **GPR** 架构的优点是 **灵活性高**，**通用性好**，**易于编译优化**。**Load-store** 架构进一步简化了指令集设计，提高了指令执行效率。

### 6.2. 通用寄存器分类 (GPR Classification)

<div align = center><img src="https://cdn.hobbitqia.cc/20230928225257.png" width=60%></div>
<div align = center><img src="https://cdn.hobbitqia.cc/20230928225337.png" width=60%></div>

!!! Example "A+B"

<div align = center><img src="https://cdn.hobbitqia.cc/20230928225409.png" width=60%></div>

    More: try to do with $D=A*B-(A+C*B)$

**通用寄存器(GPR)** 的优点是 访问速度快，可以有效减少访存操作，提高程序执行效率。但 **GPR** 的数量是有限的，**过多的 GPR** 会 增加硬件成本，也可能导致 **寄存器查找时间增加**，反而降低性能。因此，**寄存器数量需要在性能和成本之间进行权衡**。
 