
Fake_ABS.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000066  00000000  00000000  000000d4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00000066  0000019e  2**0
                  ALLOC
  2 .comment      0000002f  00000000  00000000  000001f0  2**0
                  CONTENTS, READONLY
  3 .stack.descriptors.hdr 0000000e  00000000  00000000  0000021f  2**0
                  CONTENTS, READONLY
  4 .debug_aranges 00000030  00000000  00000000  0000022d  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   0000070a  00000000  00000000  0000025d  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000003fa  00000000  00000000  00000967  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000002b2  00000000  00000000  00000d61  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000064  00000000  00000000  00001014  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000100  00000000  00000000  00001078  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000190  00000000  00000000  00001178  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000020  00000000  00000000  00001308  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .text         00000002  00000112  00000112  000001e6  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 13 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00001328  2**2
                  CONTENTS, READONLY, DEBUGGING
 14 .text.__vector_2 0000003a  000000ca  000000ca  0000019e  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 15 .text.main    00000064  00000066  00000066  0000013a  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 16 .bss.status_blink 00000001  00800060  00800060  000001f0  2**0
                  ALLOC
 17 .text.__dummy_fini 00000002  00000114  00000114  000001e8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 18 .text.__dummy_funcs_on_exit 00000002  00000116  00000116  000001ea  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 19 .text.__dummy_simulator_exit 00000002  00000118  00000118  000001ec  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 20 .text.exit    0000000e  00000104  00000104  000001d8  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
 21 .text._Exit   00000002  0000011a  0000011a  000001ee  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c c0       	rjmp	.+24     	; 0x1a <__ctors_end>
   2:	87 c0       	rjmp	.+270    	; 0x112 <__bad_interrupt>
   4:	62 c0       	rjmp	.+196    	; 0xca <__vector_2>
   6:	85 c0       	rjmp	.+266    	; 0x112 <__bad_interrupt>
   8:	84 c0       	rjmp	.+264    	; 0x112 <__bad_interrupt>
   a:	83 c0       	rjmp	.+262    	; 0x112 <__bad_interrupt>
   c:	82 c0       	rjmp	.+260    	; 0x112 <__bad_interrupt>
   e:	81 c0       	rjmp	.+258    	; 0x112 <__bad_interrupt>
  10:	80 c0       	rjmp	.+256    	; 0x112 <__bad_interrupt>
  12:	7f c0       	rjmp	.+254    	; 0x112 <__bad_interrupt>

00000014 <.dinit>:
  14:	00 60       	ori	r16, 0x00	; 0
  16:	00 61       	ori	r16, 0x10	; 16
  18:	80 00       	.word	0x0080	; ????

0000001a <__ctors_end>:
  1a:	11 24       	eor	r1, r1
  1c:	1f be       	out	0x3f, r1	; 63
  1e:	cf e9       	ldi	r28, 0x9F	; 159
  20:	cd bf       	out	0x3d, r28	; 61

00000022 <__do_copy_data>:
  22:	e4 e1       	ldi	r30, 0x14	; 20
  24:	f0 e0       	ldi	r31, 0x00	; 0
  26:	40 e0       	ldi	r20, 0x00	; 0
  28:	17 c0       	rjmp	.+46     	; 0x58 <__do_clear_bss+0x8>
  2a:	b5 91       	lpm	r27, Z+
  2c:	a5 91       	lpm	r26, Z+
  2e:	35 91       	lpm	r19, Z+
  30:	25 91       	lpm	r18, Z+
  32:	05 91       	lpm	r16, Z+
  34:	07 fd       	sbrc	r16, 7
  36:	0c c0       	rjmp	.+24     	; 0x50 <__do_clear_bss>
  38:	95 91       	lpm	r25, Z+
  3a:	85 91       	lpm	r24, Z+
  3c:	ef 01       	movw	r28, r30
  3e:	f9 2f       	mov	r31, r25
  40:	e8 2f       	mov	r30, r24
  42:	05 90       	lpm	r0, Z+
  44:	0d 92       	st	X+, r0
  46:	a2 17       	cp	r26, r18
  48:	b3 07       	cpc	r27, r19
  4a:	d9 f7       	brne	.-10     	; 0x42 <__DATA_REGION_LENGTH__+0x2>
  4c:	fe 01       	movw	r30, r28
  4e:	04 c0       	rjmp	.+8      	; 0x58 <__do_clear_bss+0x8>

00000050 <__do_clear_bss>:
  50:	1d 92       	st	X+, r1
  52:	a2 17       	cp	r26, r18
  54:	b3 07       	cpc	r27, r19
  56:	e1 f7       	brne	.-8      	; 0x50 <__do_clear_bss>
  58:	e9 31       	cpi	r30, 0x19	; 25
  5a:	f4 07       	cpc	r31, r20
  5c:	31 f7       	brne	.-52     	; 0x2a <__do_copy_data+0x8>
  5e:	03 d0       	rcall	.+6      	; 0x66 <_etext>
  60:	51 c0       	rjmp	.+162    	; 0x104 <exit>

00000062 <_exit>:
  62:	f8 94       	cli

00000064 <__stop_program>:
  64:	ff cf       	rjmp	.-2      	; 0x64 <__stop_program>

Disassembly of section .text:

00000112 <__bad_interrupt>:
 112:	76 cf       	rjmp	.-276    	; 0x0 <__TEXT_REGION_ORIGIN__>

Disassembly of section .text.__vector_2:

000000ca <__vector_2>:
unsigned char status_blink = 0;

void blink(void);

ISR(PCINT0_vect)
{
  ca:	1f 92       	push	r1
  cc:	0f 92       	push	r0
  ce:	0f b6       	in	r0, 0x3f	; 63
  d0:	0f 92       	push	r0
  d2:	11 24       	eor	r1, r1
  d4:	8f 93       	push	r24
	if (!(PORTB & (1<<BTNPIN)))
  d6:	c1 99       	sbic	0x18, 1	; 24
  d8:	07 c0       	rjmp	.+14     	; 0xe8 <__vector_2+0x1e>
	{
		status_blink = 1;
  da:	81 e0       	ldi	r24, 0x01	; 1
  dc:	80 93 60 00 	sts	0x0060, r24	; 0x800060 <__DATA_REGION_ORIGIN__>
		PORTB|=(1<<TESTPIN);
  e0:	88 b3       	in	r24, 0x18	; 24
  e2:	88 60       	ori	r24, 0x08	; 8
  e4:	88 bb       	out	0x18, r24	; 24
  e6:	08 c0       	rjmp	.+16     	; 0xf8 <__vector_2+0x2e>
	}
	else
	{
		status_blink = 0;
  e8:	10 92 60 00 	sts	0x0060, r1	; 0x800060 <__DATA_REGION_ORIGIN__>
		PORTB&=~(1<<OUTPIN);
  ec:	88 b3       	in	r24, 0x18	; 24
  ee:	8e 7f       	andi	r24, 0xFE	; 254
  f0:	88 bb       	out	0x18, r24	; 24
		PORTB&=~(1<<TESTPIN);
  f2:	88 b3       	in	r24, 0x18	; 24
  f4:	87 7f       	andi	r24, 0xF7	; 247
  f6:	88 bb       	out	0x18, r24	; 24
	}
	
}
  f8:	8f 91       	pop	r24
  fa:	0f 90       	pop	r0
  fc:	0f be       	out	0x3f, r0	; 63
  fe:	0f 90       	pop	r0
 100:	1f 90       	pop	r1
 102:	18 95       	reti

Disassembly of section .text.main:

00000066 <main>:

int main(void)
{
	DDRB|=(1<<OUTPIN)|(1<<TESTPIN);
  66:	87 b3       	in	r24, 0x17	; 23
  68:	89 60       	ori	r24, 0x09	; 9
  6a:	87 bb       	out	0x17, r24	; 23
	PCMSK |= (1 << BTNPIN) | (1 << FUSEPIN);
  6c:	85 b3       	in	r24, 0x15	; 21
  6e:	82 61       	ori	r24, 0x12	; 18
  70:	85 bb       	out	0x15, r24	; 21
	GIMSK |= (1 << PCIE);
  72:	8b b7       	in	r24, 0x3b	; 59
  74:	80 62       	ori	r24, 0x20	; 32
  76:	8b bf       	out	0x3b, r24	; 59
	sei();
  78:	78 94       	sei
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  7a:	2f eb       	ldi	r18, 0xBF	; 191
  7c:	84 ed       	ldi	r24, 0xD4	; 212
  7e:	91 e0       	ldi	r25, 0x01	; 1
  80:	21 50       	subi	r18, 0x01	; 1
  82:	80 40       	sbci	r24, 0x00	; 0
  84:	90 40       	sbci	r25, 0x00	; 0
  86:	e1 f7       	brne	.-8      	; 0x80 <main+0x1a>
  88:	00 c0       	rjmp	.+0      	; 0x8a <main+0x24>
  8a:	00 00       	nop
	
	//-----------Start Blink-----------
	_delay_ms(500);
	PORTB|=(1<<OUTPIN);
  8c:	88 b3       	in	r24, 0x18	; 24
  8e:	81 60       	ori	r24, 0x01	; 1
  90:	88 bb       	out	0x18, r24	; 24
  92:	2f e3       	ldi	r18, 0x3F	; 63
  94:	8e e7       	ldi	r24, 0x7E	; 126
  96:	95 e0       	ldi	r25, 0x05	; 5
  98:	21 50       	subi	r18, 0x01	; 1
  9a:	80 40       	sbci	r24, 0x00	; 0
  9c:	90 40       	sbci	r25, 0x00	; 0
  9e:	e1 f7       	brne	.-8      	; 0x98 <main+0x32>
  a0:	00 c0       	rjmp	.+0      	; 0xa2 <__stack+0x3>
  a2:	00 00       	nop
	_delay_ms(1500);
	PORTB&=~(1<<OUTPIN);
  a4:	88 b3       	in	r24, 0x18	; 24
  a6:	8e 7f       	andi	r24, 0xFE	; 254
  a8:	88 bb       	out	0x18, r24	; 24
	//---------------------------------
	
    while(1)
    {
        if (status_blink == 1)
  aa:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__DATA_REGION_ORIGIN__>
  ae:	81 30       	cpi	r24, 0x01	; 1
  b0:	e1 f7       	brne	.-8      	; 0xaa <__stack+0xb>
  b2:	03 c0       	rjmp	.+6      	; 0xba <__stack+0x1b>
        {
			while(!(PORTB & (1<<BTNPIN)))
			{
				PORTB|=(1<<OUTPIN);
  b4:	88 b3       	in	r24, 0x18	; 24
  b6:	81 60       	ori	r24, 0x01	; 1
  b8:	88 bb       	out	0x18, r24	; 24
	
    while(1)
    {
        if (status_blink == 1)
        {
			while(!(PORTB & (1<<BTNPIN)))
  ba:	c1 9b       	sbis	0x18, 1	; 24
  bc:	fb cf       	rjmp	.-10     	; 0xb4 <__stack+0x15>
			{
				PORTB|=(1<<OUTPIN);
			}
			PORTB&=~(1<<OUTPIN);
  be:	88 b3       	in	r24, 0x18	; 24
  c0:	8e 7f       	andi	r24, 0xFE	; 254
  c2:	88 bb       	out	0x18, r24	; 24
			status_blink = 0;
  c4:	10 92 60 00 	sts	0x0060, r1	; 0x800060 <__DATA_REGION_ORIGIN__>
  c8:	f0 cf       	rjmp	.-32     	; 0xaa <__stack+0xb>

Disassembly of section .text.__dummy_fini:

00000114 <_fini>:
 114:	08 95       	ret

Disassembly of section .text.__dummy_funcs_on_exit:

00000116 <__funcs_on_exit>:
 116:	08 95       	ret

Disassembly of section .text.__dummy_simulator_exit:

00000118 <__simulator_exit>:
 118:	08 95       	ret

Disassembly of section .text.exit:

00000104 <exit>:
 104:	ec 01       	movw	r28, r24
 106:	07 d0       	rcall	.+14     	; 0x116 <__funcs_on_exit>
 108:	05 d0       	rcall	.+10     	; 0x114 <_fini>
 10a:	ce 01       	movw	r24, r28
 10c:	05 d0       	rcall	.+10     	; 0x118 <__simulator_exit>
 10e:	ce 01       	movw	r24, r28
 110:	04 d0       	rcall	.+8      	; 0x11a <_Exit>

Disassembly of section .text._Exit:

0000011a <_Exit>:
 11a:	a3 df       	rcall	.-186    	; 0x62 <_exit>
