<html>

<head>
<title>Calcolatori Elettronici (s.m.)</title>
</head>

<body background="../../images/tela.jpg">

<h4><a href="../vecchi/didahome.html"><img src="../../images/back.gif" width="40" height="40">
 Menù DIDATTICA</a> <a href="../index3.html"><img src="../../images/home.gif" width="40" height="40"> HomePage DIPLOMA</a></h4>

<hr>

<h2>Calcolatori Elettronici (s.m.)&nbsp;</h2>

<p>Docente: Ciciani Bruno </p>

<p> A.A. 1998/1999 </p>

<p>Interfacciamento del processore didattico &quot;PD32&quot; con le unità
esterne<br>
- Set delle Istruzioni Ingresso/Uscita<br>
- Organizzazione del SCO del PD32 per la gestione dell'I/O<br>
. Passi elementari dell'esecuzione di una istruzione di I/O<br>
. Temporizzazioni tra PD32 e dispositivi di I/O<br>
. Gestione degli eventi asincroni<br>
- Gestione dell'interruzione<br>
- Gestione dell'Hold<br>
. Diagramma di stato del microprogramma<br>
. Segnali di controllo<br>
. Una possibile organizzazione del microcodice<br>
. Esempi di Microcodice<br>
- Comunicazione tramite tecnica &quot;Busy Waiting&quot;<br>
. Interfaccia di un dispositivo di Input<br>
. Interfaccia di un dispositivo di Output<br>
- Comunicazione tramite interruzione<br>
. Interfaccia di un dispositivo di Input<br>
. Interfaccia di un dispositivo di Output<br>
. Gestione della priorità<br>
- Trasferimento dati tramite tecnica DMA<br>
. Architettura di un DMA Controller<br>
. Inizializzazione di un DMA Controller </p>

<pre>Interfacciamento tra processori reali e periferiche commerciali
	- Tipi e caratteristiche delle periferiche:
		. Bus:
			- Tipi di BUS: processore-memoria, I/O, generici
			- Bus sincroni ed asincroni
			- Arbitraggio del bus
			- Bus standard	
	- Tecniche di interfacciamento dei processori con le unità esterne
		. Busy waiting
		. Polling
		. Interruzione
		. Tecnica di trasferimento dei dati tra memoria e periferiche
		  di tipo Direct Memory Access (DMA)</pre>

<pre>Metriche di misura delle prestazioni dei sistemi di elaborazione e delle CPU
	- Concetto di prestazione (tempo di esecuzione di un programma e throughput)
	- Clock per Instruction (CPI)
	- I MIPS ed i loro limiti
	- I MFLOPS ed i loro limiti
	- Analisi del carico e &quot;benchmarks&quot;
	- Tempo di risposta in funzione dell'utilizzazione delle risorse
	- Dai processori CISC ai processori RISC</pre>

<pre>Organizzazione del processore &quot;MIPS&quot; (di tipo RISC)
	- Set delle istruzioni
	- Formato dell'istruzione
	- Architettura nel caso di realizzazione a ciclo singolo
		. Archittetura del SCA
		. Organizzazione del SCO
		. Temporizzazioni
	- Architettura nel caso di realizzazione di cicli di clock multipli
		. Archittetura del SCA
		. Organizzazione del SCO
		. Temporizzazioni
		. Gestione delle eccezioni
	- Architettura nel caso di SCA organizzata a pipeline
		. Vantaggi dell'organizzazione pipeline
		. Archittetura del SCA
		. Organizzazione del SCO
		. Conflitti di dati e loro controllo
		. Come limitare conflitti di dati
		. Conflitti di salto condizionato e loro controllo
		. Gestione delle eccezioni
	- Considerazioni costo/prestazioni delle tre architetture analizzate</pre>

<pre>Gestione della memoria
	- Memorie RAM statiche e dinamiche
	- La gerarchia di memoria
	- Memoria cache
		. Gestione dei fallimenti di accesso alla cache
		. Organizzazione della memoria principale
		. Bus cache-memoria principale
		. Trasferimento dati in modalità DMA
		. Prestazioni dilla cache
	- Memoria virtuale a paginazione
	- Gestione della gerarchia di memoria
		. a indirizzamento diretto, set-associativa, completamente associativa
	- Protezione della memoria</pre>

<pre>Architetture avanzate
	- Classificazioendi Flynn
	- Caratteristiche delle architetture SIMD
	- Caratteristiche delle architetture MIMD
	- Programmazione dei calcolatori MIMD
	- Architetture MIMD a bus singolo
	- Architetture MIMD con strutture di interconnessione
		. Strutture di Interconnessione
			- Architetture
			- Tecniche di istradamento
			- Politiche di routing
	- Cluster di Workstations
</pre>

<pre>Testi consigliati</pre>

<pre>Ciciani : Dispense &quot;Complementi sull'architettura del PD32&quot;
Cioffi, Iorno, Villani - Il processore PD32 - Architettura, Assembler e simulatore, Ed. Masson ESA 1994
Patterson Hennessy: Struttura e progetto dei calcolatori, l'interfaccia HW e SW, Zanichelli
- oppure -
Patterson Hennessy: Computer Organization &amp; Design: the hardware/software interface, 2nd edition,
	Morgan Kaufmann Publishers
AA.VV: Appunti Integrativi
Ciciani: Lucidi delle lezioni


Prof. Bruno Ciciani
Dipartimento di Informatica e Sistemistica
Università degli studi di Roma &quot;La Sapienza&quot;
Via Salaria 113
00198 Roma
Tel. +39-0649918325
Fax. +39-0685300849</pre>

<hr>
</body>
</html>
