module bcd_tb();
reg a,b,c,d;
wire [4:0]r;
integer i;

bcd uut(a,b,c,d,r);

initial
begin
$monitor($time,"a=%b,b=%b,c=%b,b=%b,r=%b",a,b,c,d,r);
{a,b,c,d}=4'b0000;
{a,b,c,d}=4'b0001;
{a,b,c,d}=4'b0010;
{a,b,c,d}=4'b0011;
{a,b,c,d}=4'b0110;
end
$finish();
endmodule