# MISIRI Core - N√∫cleo RISC de 32 bits

MISIRI es un n√∫cleo de procesamiento de prop√≥sito general basado en arquitectura RISC monociclo de 32 bits, desarrollado completamente en espa√±ol y con identidad mexicana. Est√° dise√±ado para ser **modular, determinista y f√°cil de verificar**, inspirado en arquitecturas RV32I y proyectos previos como SARABI, pero con un conjunto de instrucciones minimalista y controlado completamente desde `decode` y `control_unit`.

---

## üß± Pipeline MISIRI v1

El pipeline tiene **3 etapas deterministas**:

| Etapa | Funci√≥n | Se√±ales clave |
|-------|---------|---------------|
| **IF (Instruction Fetch)** | Mantener PC, leer instrucci√≥n desde memoria, calcular PC+4 | `pc_if`, `instr_if`, `pc_next`, `if_valid` |
| **ID (Decode / Register Read)** | Decodificar instrucci√≥n RV32I, leer registros rs1 y rs2, generar se√±ales de control | `alu_op`, `alu_src_a`, `alu_src_b`, `reg_write`, `mem_read`, `mem_write`, `wb_sel`, `branch_type`, `imm_type` |
| **EX/WB (Execute / Writeback)** | Ejecutar ALU, acceder a memoria (Load/Store Unit), escribir resultados | `alu_result`, `mem_data`, `wb_data` |

**Filosof√≠a de dise√±o:**

- Sin forwarding complejo  
- Stalls expl√≠citos  
- Determinista y verificable  
- Todo controlado desde decode + control_unit  

---

## üìã Decode RV32I (MISIRI v1)

Campos de instrucci√≥n:

| Campo  | Bits  |
|--------|-------|
| opcode | [6:0] |
| rd     | [11:7]|
| funct3 | [14:12]|
| rs1    | [19:15]|
| rs2    | [24:20]|
| funct7 | [31:25]|

Se√±ales de control:

| Se√±al        | Descripci√≥n                              |
|--------------|------------------------------------------|
| `alu_op`     | Operaci√≥n de la ALU                       |
| `alu_src_a`  | Fuente A: PC o rs1                        |
| `alu_src_b`  | Fuente B: rs2 o inmediato                 |
| `reg_write`  | Habilita escritura en rd                   |
| `mem_read`   | Lectura desde memoria                     |
| `mem_write`  | Escritura a memoria                        |
| `wb_sel`     | Selecci√≥n writeback: ALU / MEM / PC+4    |
| `branch_type`| Tipo de branch                            |
| `imm_type`   | Tipo de inmediato                         |

---

### üßÆ Tabla de decode principal

| Instrucci√≥n | Opcode   | alu_op | srcA | srcB | regW | memR | memW | wb_sel | branch | imm_type |
|-------------|----------|--------|------|------|------|------|------|--------|--------|----------|
| ADD         | 0110011  | ADD    | rs1  | rs2  | 1    | 0    | 0    | ALU    | NONE   | ‚Äî        |
| SUB         | 0110011  | SUB    | rs1  | rs2  | 1    | 0    | 0    | ALU    | NONE   | ‚Äî        |
| ADDI        | 0010011  | ADD    | rs1  | imm  | 1    | 0    | 0    | ALU    | NONE   | IMM_I    |
| LW          | 0000011  | ADD    | rs1  | imm  | 1    | 1    | 0    | MEM    | NONE   | IMM_I    |
| SW          | 0100011  | ADD    | rs1  | imm  | 0    | 0    | 1    | ‚Äî      | NONE   | IMM_S    |
| BEQ         | 1100011  | SUB    | rs1  | rs2  | 0    | 0    | 0    | ‚Äî      | BEQ    | IMM_B    |
| JAL         | 1101111  | ADD    | PC   | imm  | 1    | 0    | 0    | PC+4   | JUMP   | IMM_J    |

---

### üìå Tipos de inmediato (`imm_type`)
- `IMM_I` ‚Üí ADDI, LW  
- `IMM_S` ‚Üí SW  
- `IMM_B` ‚Üí BEQ  
- `IMM_J` ‚Üí JAL  
- `IMM_U` ‚Üí LUI (para futuras versiones)

---

## üõ† Mini programa de prueba

La memoria de instrucciones (`imem`) contiene un programa de prueba que valida:

- operaciones aritm√©ticas
- branching
- jumps
- generaci√≥n de inmediatos

| Index | Instrucci√≥n           | Descripci√≥n                      |
|-------|----------------------|----------------------------------|
| 0     | `ADDI x1, x0, 5`     | x1 = 5                           |
| 1     | `ADDI x2, x0, 10`    | x2 = 10                          |
| 2     | `ADD x3, x1, x2`     | x3 = 15                          |
| 3     | `ADDI x4, x0, -3`    | x4 = -3                          |
| 4     | `SLT x5, x4, x1`     | x5 = 1 si x4 < x1, else 0       |
| 5     | `JAL x0, 8`          | Salta a instrucci√≥n 7            |
| 6     | `ADDI x6, x0, 1`     | Se saltar√°                       |
| 7     | `ADDI x7, x0, 2`     | x7 = 2                           |
| 8     | `ADD x8, x6, x7`     | x8 = x6 + x7 = 2                 |
| resto | NOP                  | No operaci√≥n                     |

---

## üîß Verificaci√≥n

- Simulaci√≥n con Verilog (ModelSim / Vivado)  
- Vector de prueba de instrucciones manual  
- Verificaci√≥n flanco a flanco de se√±ales: `pc_out`, `instr_out`, `imm_ext`, `alu_result`  
- Test de branching y jumps  
- Validaci√≥n de immediatos generados (`imm_gen`)  

---

## üöÄ Filosof√≠a de dise√±o

- N√∫cleo **determinista** y f√°cil de verificar  
- Pipeline simple de 3 etapas  
- Sin forwarding complejo, stalls expl√≠citos  
- Modular y escalable, preparado para extensiones futuras (FPU, cache, interrupciones)  
- Ideal para implementaci√≥n **FPGA o ASIC**  

---

## üìÑ Licencia

- Creative Commons BY-NC-ND 4.0  
- Prohibido uso comercial  
- No se permiten derivados ni implementaciones sin autorizaci√≥n  
- Atribuci√≥n obligatoria al autor  

¬© 2025 David Alexander Ram√≠rez D√≠az  
Todos los derechos reservados
