$comment
	File created using the following command:
		vcd file relogio.msim.vcd -direction
$end
$date
	Fri Nov 04 15:56:40 2022
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module relogio_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " FPGA_RESET_N $end
$var wire 1 # HEX0 [6] $end
$var wire 1 $ HEX0 [5] $end
$var wire 1 % HEX0 [4] $end
$var wire 1 & HEX0 [3] $end
$var wire 1 ' HEX0 [2] $end
$var wire 1 ( HEX0 [1] $end
$var wire 1 ) HEX0 [0] $end
$var wire 1 * HEX1 [6] $end
$var wire 1 + HEX1 [5] $end
$var wire 1 , HEX1 [4] $end
$var wire 1 - HEX1 [3] $end
$var wire 1 . HEX1 [2] $end
$var wire 1 / HEX1 [1] $end
$var wire 1 0 HEX1 [0] $end
$var wire 1 1 HEX2 [6] $end
$var wire 1 2 HEX2 [5] $end
$var wire 1 3 HEX2 [4] $end
$var wire 1 4 HEX2 [3] $end
$var wire 1 5 HEX2 [2] $end
$var wire 1 6 HEX2 [1] $end
$var wire 1 7 HEX2 [0] $end
$var wire 1 8 HEX3 [6] $end
$var wire 1 9 HEX3 [5] $end
$var wire 1 : HEX3 [4] $end
$var wire 1 ; HEX3 [3] $end
$var wire 1 < HEX3 [2] $end
$var wire 1 = HEX3 [1] $end
$var wire 1 > HEX3 [0] $end
$var wire 1 ? HEX4 [6] $end
$var wire 1 @ HEX4 [5] $end
$var wire 1 A HEX4 [4] $end
$var wire 1 B HEX4 [3] $end
$var wire 1 C HEX4 [2] $end
$var wire 1 D HEX4 [1] $end
$var wire 1 E HEX4 [0] $end
$var wire 1 F HEX5 [6] $end
$var wire 1 G HEX5 [5] $end
$var wire 1 H HEX5 [4] $end
$var wire 1 I HEX5 [3] $end
$var wire 1 J HEX5 [2] $end
$var wire 1 K HEX5 [1] $end
$var wire 1 L HEX5 [0] $end
$var wire 1 M KEY [3] $end
$var wire 1 N KEY [2] $end
$var wire 1 O KEY [1] $end
$var wire 1 P KEY [0] $end
$var wire 1 Q LEDR [9] $end
$var wire 1 R LEDR [8] $end
$var wire 1 S LEDR [7] $end
$var wire 1 T LEDR [6] $end
$var wire 1 U LEDR [5] $end
$var wire 1 V LEDR [4] $end
$var wire 1 W LEDR [3] $end
$var wire 1 X LEDR [2] $end
$var wire 1 Y LEDR [1] $end
$var wire 1 Z LEDR [0] $end
$var wire 1 [ PC_OUT [8] $end
$var wire 1 \ PC_OUT [7] $end
$var wire 1 ] PC_OUT [6] $end
$var wire 1 ^ PC_OUT [5] $end
$var wire 1 _ PC_OUT [4] $end
$var wire 1 ` PC_OUT [3] $end
$var wire 1 a PC_OUT [2] $end
$var wire 1 b PC_OUT [1] $end
$var wire 1 c PC_OUT [0] $end
$var wire 1 d SW [9] $end
$var wire 1 e SW [8] $end
$var wire 1 f SW [7] $end
$var wire 1 g SW [6] $end
$var wire 1 h SW [5] $end
$var wire 1 i SW [4] $end
$var wire 1 j SW [3] $end
$var wire 1 k SW [2] $end
$var wire 1 l SW [1] $end
$var wire 1 m SW [0] $end

$scope module i1 $end
$var wire 1 n gnd $end
$var wire 1 o vcc $end
$var wire 1 p unknown $end
$var wire 1 q devoe $end
$var wire 1 r devclrn $end
$var wire 1 s devpor $end
$var wire 1 t ww_devoe $end
$var wire 1 u ww_devclrn $end
$var wire 1 v ww_devpor $end
$var wire 1 w ww_CLOCK_50 $end
$var wire 1 x ww_KEY [3] $end
$var wire 1 y ww_KEY [2] $end
$var wire 1 z ww_KEY [1] $end
$var wire 1 { ww_KEY [0] $end
$var wire 1 | ww_FPGA_RESET_N $end
$var wire 1 } ww_SW [9] $end
$var wire 1 ~ ww_SW [8] $end
$var wire 1 !! ww_SW [7] $end
$var wire 1 "! ww_SW [6] $end
$var wire 1 #! ww_SW [5] $end
$var wire 1 $! ww_SW [4] $end
$var wire 1 %! ww_SW [3] $end
$var wire 1 &! ww_SW [2] $end
$var wire 1 '! ww_SW [1] $end
$var wire 1 (! ww_SW [0] $end
$var wire 1 )! ww_LEDR [9] $end
$var wire 1 *! ww_LEDR [8] $end
$var wire 1 +! ww_LEDR [7] $end
$var wire 1 ,! ww_LEDR [6] $end
$var wire 1 -! ww_LEDR [5] $end
$var wire 1 .! ww_LEDR [4] $end
$var wire 1 /! ww_LEDR [3] $end
$var wire 1 0! ww_LEDR [2] $end
$var wire 1 1! ww_LEDR [1] $end
$var wire 1 2! ww_LEDR [0] $end
$var wire 1 3! ww_PC_OUT [8] $end
$var wire 1 4! ww_PC_OUT [7] $end
$var wire 1 5! ww_PC_OUT [6] $end
$var wire 1 6! ww_PC_OUT [5] $end
$var wire 1 7! ww_PC_OUT [4] $end
$var wire 1 8! ww_PC_OUT [3] $end
$var wire 1 9! ww_PC_OUT [2] $end
$var wire 1 :! ww_PC_OUT [1] $end
$var wire 1 ;! ww_PC_OUT [0] $end
$var wire 1 <! ww_HEX0 [6] $end
$var wire 1 =! ww_HEX0 [5] $end
$var wire 1 >! ww_HEX0 [4] $end
$var wire 1 ?! ww_HEX0 [3] $end
$var wire 1 @! ww_HEX0 [2] $end
$var wire 1 A! ww_HEX0 [1] $end
$var wire 1 B! ww_HEX0 [0] $end
$var wire 1 C! ww_HEX1 [6] $end
$var wire 1 D! ww_HEX1 [5] $end
$var wire 1 E! ww_HEX1 [4] $end
$var wire 1 F! ww_HEX1 [3] $end
$var wire 1 G! ww_HEX1 [2] $end
$var wire 1 H! ww_HEX1 [1] $end
$var wire 1 I! ww_HEX1 [0] $end
$var wire 1 J! ww_HEX2 [6] $end
$var wire 1 K! ww_HEX2 [5] $end
$var wire 1 L! ww_HEX2 [4] $end
$var wire 1 M! ww_HEX2 [3] $end
$var wire 1 N! ww_HEX2 [2] $end
$var wire 1 O! ww_HEX2 [1] $end
$var wire 1 P! ww_HEX2 [0] $end
$var wire 1 Q! ww_HEX3 [6] $end
$var wire 1 R! ww_HEX3 [5] $end
$var wire 1 S! ww_HEX3 [4] $end
$var wire 1 T! ww_HEX3 [3] $end
$var wire 1 U! ww_HEX3 [2] $end
$var wire 1 V! ww_HEX3 [1] $end
$var wire 1 W! ww_HEX3 [0] $end
$var wire 1 X! ww_HEX4 [6] $end
$var wire 1 Y! ww_HEX4 [5] $end
$var wire 1 Z! ww_HEX4 [4] $end
$var wire 1 [! ww_HEX4 [3] $end
$var wire 1 \! ww_HEX4 [2] $end
$var wire 1 ]! ww_HEX4 [1] $end
$var wire 1 ^! ww_HEX4 [0] $end
$var wire 1 _! ww_HEX5 [6] $end
$var wire 1 `! ww_HEX5 [5] $end
$var wire 1 a! ww_HEX5 [4] $end
$var wire 1 b! ww_HEX5 [3] $end
$var wire 1 c! ww_HEX5 [2] $end
$var wire 1 d! ww_HEX5 [1] $end
$var wire 1 e! ww_HEX5 [0] $end
$var wire 1 f! \CLOCK_50~input_o\ $end
$var wire 1 g! \KEY[1]~input_o\ $end
$var wire 1 h! \KEY[2]~input_o\ $end
$var wire 1 i! \KEY[3]~input_o\ $end
$var wire 1 j! \FPGA_RESET_N~input_o\ $end
$var wire 1 k! \SW[0]~input_o\ $end
$var wire 1 l! \SW[1]~input_o\ $end
$var wire 1 m! \SW[2]~input_o\ $end
$var wire 1 n! \SW[3]~input_o\ $end
$var wire 1 o! \SW[4]~input_o\ $end
$var wire 1 p! \SW[5]~input_o\ $end
$var wire 1 q! \SW[6]~input_o\ $end
$var wire 1 r! \SW[7]~input_o\ $end
$var wire 1 s! \SW[8]~input_o\ $end
$var wire 1 t! \SW[9]~input_o\ $end
$var wire 1 u! \LEDR[0]~output_o\ $end
$var wire 1 v! \LEDR[1]~output_o\ $end
$var wire 1 w! \LEDR[2]~output_o\ $end
$var wire 1 x! \LEDR[3]~output_o\ $end
$var wire 1 y! \LEDR[4]~output_o\ $end
$var wire 1 z! \LEDR[5]~output_o\ $end
$var wire 1 {! \LEDR[6]~output_o\ $end
$var wire 1 |! \LEDR[7]~output_o\ $end
$var wire 1 }! \LEDR[8]~output_o\ $end
$var wire 1 ~! \LEDR[9]~output_o\ $end
$var wire 1 !" \PC_OUT[0]~output_o\ $end
$var wire 1 "" \PC_OUT[1]~output_o\ $end
$var wire 1 #" \PC_OUT[2]~output_o\ $end
$var wire 1 $" \PC_OUT[3]~output_o\ $end
$var wire 1 %" \PC_OUT[4]~output_o\ $end
$var wire 1 &" \PC_OUT[5]~output_o\ $end
$var wire 1 '" \PC_OUT[6]~output_o\ $end
$var wire 1 (" \PC_OUT[7]~output_o\ $end
$var wire 1 )" \PC_OUT[8]~output_o\ $end
$var wire 1 *" \HEX0[0]~output_o\ $end
$var wire 1 +" \HEX0[1]~output_o\ $end
$var wire 1 ," \HEX0[2]~output_o\ $end
$var wire 1 -" \HEX0[3]~output_o\ $end
$var wire 1 ." \HEX0[4]~output_o\ $end
$var wire 1 /" \HEX0[5]~output_o\ $end
$var wire 1 0" \HEX0[6]~output_o\ $end
$var wire 1 1" \HEX1[0]~output_o\ $end
$var wire 1 2" \HEX1[1]~output_o\ $end
$var wire 1 3" \HEX1[2]~output_o\ $end
$var wire 1 4" \HEX1[3]~output_o\ $end
$var wire 1 5" \HEX1[4]~output_o\ $end
$var wire 1 6" \HEX1[5]~output_o\ $end
$var wire 1 7" \HEX1[6]~output_o\ $end
$var wire 1 8" \HEX2[0]~output_o\ $end
$var wire 1 9" \HEX2[1]~output_o\ $end
$var wire 1 :" \HEX2[2]~output_o\ $end
$var wire 1 ;" \HEX2[3]~output_o\ $end
$var wire 1 <" \HEX2[4]~output_o\ $end
$var wire 1 =" \HEX2[5]~output_o\ $end
$var wire 1 >" \HEX2[6]~output_o\ $end
$var wire 1 ?" \HEX3[0]~output_o\ $end
$var wire 1 @" \HEX3[1]~output_o\ $end
$var wire 1 A" \HEX3[2]~output_o\ $end
$var wire 1 B" \HEX3[3]~output_o\ $end
$var wire 1 C" \HEX3[4]~output_o\ $end
$var wire 1 D" \HEX3[5]~output_o\ $end
$var wire 1 E" \HEX3[6]~output_o\ $end
$var wire 1 F" \HEX4[0]~output_o\ $end
$var wire 1 G" \HEX4[1]~output_o\ $end
$var wire 1 H" \HEX4[2]~output_o\ $end
$var wire 1 I" \HEX4[3]~output_o\ $end
$var wire 1 J" \HEX4[4]~output_o\ $end
$var wire 1 K" \HEX4[5]~output_o\ $end
$var wire 1 L" \HEX4[6]~output_o\ $end
$var wire 1 M" \HEX5[0]~output_o\ $end
$var wire 1 N" \HEX5[1]~output_o\ $end
$var wire 1 O" \HEX5[2]~output_o\ $end
$var wire 1 P" \HEX5[3]~output_o\ $end
$var wire 1 Q" \HEX5[4]~output_o\ $end
$var wire 1 R" \HEX5[5]~output_o\ $end
$var wire 1 S" \HEX5[6]~output_o\ $end
$var wire 1 T" \KEY[0]~input_o\ $end
$var wire 1 U" \CPU|incrementaPC|Add0~2\ $end
$var wire 1 V" \CPU|incrementaPC|Add0~5_sumout\ $end
$var wire 1 W" \CPU|MUX_PC|saida_MUX[1]~1_combout\ $end
$var wire 1 X" \ROM|memROM~2_combout\ $end
$var wire 1 Y" \ROM|memROM~3_combout\ $end
$var wire 1 Z" \CPU|incrementaPC|Add0~6\ $end
$var wire 1 [" \CPU|incrementaPC|Add0~9_sumout\ $end
$var wire 1 \" \CPU|MUX_PC|saida_MUX[2]~2_combout\ $end
$var wire 1 ]" \CPU|incrementaPC|Add0~10\ $end
$var wire 1 ^" \CPU|incrementaPC|Add0~14\ $end
$var wire 1 _" \CPU|incrementaPC|Add0~18\ $end
$var wire 1 `" \CPU|incrementaPC|Add0~21_sumout\ $end
$var wire 1 a" \CPU|MUX_PC|saida_MUX[5]~5_combout\ $end
$var wire 1 b" \CPU|incrementaPC|Add0~22\ $end
$var wire 1 c" \CPU|incrementaPC|Add0~25_sumout\ $end
$var wire 1 d" \CPU|MUX_PC|saida_MUX[6]~6_combout\ $end
$var wire 1 e" \CPU|incrementaPC|Add0~26\ $end
$var wire 1 f" \CPU|incrementaPC|Add0~29_sumout\ $end
$var wire 1 g" \CPU|MUX_PC|saida_MUX[7]~7_combout\ $end
$var wire 1 h" \ROM|memROM~5_combout\ $end
$var wire 1 i" \CPU|incrementaPC|Add0~30\ $end
$var wire 1 j" \CPU|incrementaPC|Add0~33_sumout\ $end
$var wire 1 k" \CPU|MUX_PC|saida_MUX[8]~8_combout\ $end
$var wire 1 l" \ROM|memROM~1_combout\ $end
$var wire 1 m" \ROM|memROM~6_combout\ $end
$var wire 1 n" \ROM|memROM~10_combout\ $end
$var wire 1 o" \ROM|memROM~7_combout\ $end
$var wire 1 p" \ROM|memROM~11_combout\ $end
$var wire 1 q" \ROM|memROM~8_combout\ $end
$var wire 1 r" \ROM|memROM~12_combout\ $end
$var wire 1 s" \CPU|decoder|Equal8~0_combout\ $end
$var wire 1 t" \ROM|memROM~13_combout\ $end
$var wire 1 u" \CPU|incrementaPC|Add0~13_sumout\ $end
$var wire 1 v" \CPU|MUX_PC|saida_MUX[3]~3_combout\ $end
$var wire 1 w" \ROM|memROM~9_combout\ $end
$var wire 1 x" \CPU|FF_Zero|DOUT~0_combout\ $end
$var wire 1 y" \CPU|FF_Zero|DOUT~1_combout\ $end
$var wire 1 z" \CPU|decoder|Equal8~2_combout\ $end
$var wire 1 {" \CPU|decoder|OP~0_combout\ $end
$var wire 1 |" \CPU|decoder|Equal8~1_combout\ $end
$var wire 1 }" \CPU|decoder|Equal8~3_combout\ $end
$var wire 1 ~" \RAM|process_0~0_combout\ $end
$var wire 1 !# \RAM|ram~291_combout\ $end
$var wire 1 "# \RAM|ram~292_combout\ $end
$var wire 1 ## \RAM|ram~16_q\ $end
$var wire 1 $# \RAM|ram~293_combout\ $end
$var wire 1 %# \RAM|ram~24_q\ $end
$var wire 1 &# \RAM|ram~274_combout\ $end
$var wire 1 '# \ROM|memROM~14_combout\ $end
$var wire 1 (# \RAM|ram~275_combout\ $end
$var wire 1 )# \CPU|MUXULA|saida_MUX[1]~1_combout\ $end
$var wire 1 *# \RAM|ram~15_q\ $end
$var wire 1 +# \RAM|ram~271_combout\ $end
$var wire 1 ,# \RAM|ram~23_q\ $end
$var wire 1 -# \RAM|ram~272_combout\ $end
$var wire 1 .# \RAM|ram~273_combout\ $end
$var wire 1 /# \CPU|MUXULA|saida_MUX[0]~0_combout\ $end
$var wire 1 0# \CPU|ULA1|Add0~34_cout\ $end
$var wire 1 1# \CPU|ULA1|Add0~2\ $end
$var wire 1 2# \CPU|ULA1|Add0~5_sumout\ $end
$var wire 1 3# \ROM|memROM~15_combout\ $end
$var wire 1 4# \CPU|decoder|saida[5]~0_combout\ $end
$var wire 1 5# \CPU|decoder|saida[6]~1_combout\ $end
$var wire 1 6# \CPU|REGs|registrador~37_combout\ $end
$var wire 1 7# \CPU|REGs|registrador~13_q\ $end
$var wire 1 8# \CPU|ULA1|Equal0~0_combout\ $end
$var wire 1 9# \CPU|ULA1|res[1]~1_combout\ $end
$var wire 1 :# \CPU|REGs|registrador~36_combout\ $end
$var wire 1 ;# \CPU|REGs|registrador~21_q\ $end
$var wire 1 <# \CPU|REGs|registrador~29_combout\ $end
$var wire 1 =# \RAM|ram~17_q\ $end
$var wire 1 ># \RAM|ram~276_combout\ $end
$var wire 1 ?# \RAM|ram~25_q\ $end
$var wire 1 @# \RAM|ram~277_combout\ $end
$var wire 1 A# \RAM|ram~278_combout\ $end
$var wire 1 B# \CPU|MUXULA|saida_MUX[2]~2_combout\ $end
$var wire 1 C# \CPU|ULA1|Add0~6\ $end
$var wire 1 D# \CPU|ULA1|Add0~9_sumout\ $end
$var wire 1 E# \CPU|REGs|registrador~14_q\ $end
$var wire 1 F# \CPU|ULA1|res[2]~2_combout\ $end
$var wire 1 G# \CPU|REGs|registrador~22_q\ $end
$var wire 1 H# \CPU|REGs|registrador~30_combout\ $end
$var wire 1 I# \CPU|FF_Zero|DOUT~2_combout\ $end
$var wire 1 J# \CPU|ULA1|res[0]~0_combout\ $end
$var wire 1 K# \RAM|ram~18_q\ $end
$var wire 1 L# \RAM|ram~26_q\ $end
$var wire 1 M# \RAM|ram~279_combout\ $end
$var wire 1 N# \RAM|ram~280_combout\ $end
$var wire 1 O# \CPU|MUXULA|saida_MUX[3]~3_combout\ $end
$var wire 1 P# \CPU|ULA1|Add0~10\ $end
$var wire 1 Q# \CPU|ULA1|Add0~13_sumout\ $end
$var wire 1 R# \CPU|REGs|registrador~23_q\ $end
$var wire 1 S# \CPU|REGs|registrador~15_q\ $end
$var wire 1 T# \CPU|REGs|registrador~31_combout\ $end
$var wire 1 U# \CPU|ULA1|res[3]~3_combout\ $end
$var wire 1 V# \RAM|ram~19_q\ $end
$var wire 1 W# \RAM|ram~281_combout\ $end
$var wire 1 X# \RAM|ram~27_q\ $end
$var wire 1 Y# \RAM|ram~282_combout\ $end
$var wire 1 Z# \RAM|ram~283_combout\ $end
$var wire 1 [# \CPU|MUXULA|saida_MUX[4]~4_combout\ $end
$var wire 1 \# \CPU|ULA1|Add0~14\ $end
$var wire 1 ]# \CPU|ULA1|Add0~17_sumout\ $end
$var wire 1 ^# \CPU|REGs|registrador~24_q\ $end
$var wire 1 _# \CPU|REGs|registrador~16_q\ $end
$var wire 1 `# \CPU|REGs|registrador~32_combout\ $end
$var wire 1 a# \CPU|ULA1|res[4]~4_combout\ $end
$var wire 1 b# \CPU|REGs|registrador~17_q\ $end
$var wire 1 c# \CPU|REGs|registrador~33_combout\ $end
$var wire 1 d# \RAM|ram~20_q\ $end
$var wire 1 e# \RAM|ram~28_q\ $end
$var wire 1 f# \RAM|ram~284_combout\ $end
$var wire 1 g# \RAM|ram~285_combout\ $end
$var wire 1 h# \CPU|MUXULA|saida_MUX[5]~5_combout\ $end
$var wire 1 i# \CPU|ULA1|Add0~18\ $end
$var wire 1 j# \CPU|ULA1|Add0~21_sumout\ $end
$var wire 1 k# \CPU|REGs|registrador~25_q\ $end
$var wire 1 l# \CPU|ULA1|res[5]~5_combout\ $end
$var wire 1 m# \CPU|REGs|registrador~18_q\ $end
$var wire 1 n# \CPU|REGs|registrador~34_combout\ $end
$var wire 1 o# \RAM|ram~21_q\ $end
$var wire 1 p# \RAM|ram~286_combout\ $end
$var wire 1 q# \RAM|ram~29_q\ $end
$var wire 1 r# \RAM|ram~287_combout\ $end
$var wire 1 s# \RAM|ram~288_combout\ $end
$var wire 1 t# \CPU|MUXULA|saida_MUX[6]~6_combout\ $end
$var wire 1 u# \CPU|ULA1|Add0~22\ $end
$var wire 1 v# \CPU|ULA1|Add0~25_sumout\ $end
$var wire 1 w# \CPU|REGs|registrador~26_q\ $end
$var wire 1 x# \CPU|ULA1|res[6]~6_combout\ $end
$var wire 1 y# \CPU|FF_Zero|DOUT~3_combout\ $end
$var wire 1 z# \CPU|ULA1|Add0~1_sumout\ $end
$var wire 1 {# \CPU|FF_Zero|DOUT~4_combout\ $end
$var wire 1 |# \CPU|FF_Zero|DOUT~5_combout\ $end
$var wire 1 }# \CPU|REGs|registrador~19_q\ $end
$var wire 1 ~# \RAM|ram~22_q\ $end
$var wire 1 !$ \RAM|ram~30_q\ $end
$var wire 1 "$ \RAM|ram~289_combout\ $end
$var wire 1 #$ \RAM|ram~290_combout\ $end
$var wire 1 $$ \CPU|ULA1|flagNeg~0_combout\ $end
$var wire 1 %$ \CPU|REGs|registrador~27_q\ $end
$var wire 1 &$ \CPU|REGs|registrador~35_combout\ $end
$var wire 1 '$ \CPU|MUXULA|saida_MUX[7]~7_combout\ $end
$var wire 1 ($ \CPU|ULA1|Add0~26\ $end
$var wire 1 )$ \CPU|ULA1|Add0~29_sumout\ $end
$var wire 1 *$ \CPU|FF_Zero|DOUT~6_combout\ $end
$var wire 1 +$ \CPU|FF_Zero|DOUT~7_combout\ $end
$var wire 1 ,$ \CPU|FF_Zero|DOUT~q\ $end
$var wire 1 -$ \CPU|FF_Neg|DOUT~0_combout\ $end
$var wire 1 .$ \CPU|FF_Neg|DOUT~1_combout\ $end
$var wire 1 /$ \CPU|FF_Neg|DOUT~q\ $end
$var wire 1 0$ \CPU|PC|DOUT[0]~0_combout\ $end
$var wire 1 1$ \CPU|PC|DOUT[0]~1_combout\ $end
$var wire 1 2$ \CPU|incrementaPC|Add0~17_sumout\ $end
$var wire 1 3$ \CPU|MUX_PC|saida_MUX[4]~4_combout\ $end
$var wire 1 4$ \ROM|memROM~16_combout\ $end
$var wire 1 5$ \ROM|memROM~4_combout\ $end
$var wire 1 6$ \CPU|incrementaPC|Add0~1_sumout\ $end
$var wire 1 7$ \CPU|MUX_PC|saida_MUX[0]~0_combout\ $end
$var wire 1 8$ \ROM|memROM~0_combout\ $end
$var wire 1 9$ \CPU|REGs|registrador~20_q\ $end
$var wire 1 :$ \CPU|REGs|registrador~12_q\ $end
$var wire 1 ;$ \CPU|REGs|registrador~28_combout\ $end
$var wire 1 <$ \DataAddr|decEndereco|Equal7~0_combout\ $end
$var wire 1 =$ \FF1|DOUT~0_combout\ $end
$var wire 1 >$ \FF1|DOUT~q\ $end
$var wire 1 ?$ \REGLED|DOUT\ [7] $end
$var wire 1 @$ \REGLED|DOUT\ [6] $end
$var wire 1 A$ \REGLED|DOUT\ [5] $end
$var wire 1 B$ \REGLED|DOUT\ [4] $end
$var wire 1 C$ \REGLED|DOUT\ [3] $end
$var wire 1 D$ \REGLED|DOUT\ [2] $end
$var wire 1 E$ \REGLED|DOUT\ [1] $end
$var wire 1 F$ \REGLED|DOUT\ [0] $end
$var wire 1 G$ \CPU|PC|DOUT\ [8] $end
$var wire 1 H$ \CPU|PC|DOUT\ [7] $end
$var wire 1 I$ \CPU|PC|DOUT\ [6] $end
$var wire 1 J$ \CPU|PC|DOUT\ [5] $end
$var wire 1 K$ \CPU|PC|DOUT\ [4] $end
$var wire 1 L$ \CPU|PC|DOUT\ [3] $end
$var wire 1 M$ \CPU|PC|DOUT\ [2] $end
$var wire 1 N$ \CPU|PC|DOUT\ [1] $end
$var wire 1 O$ \CPU|PC|DOUT\ [0] $end
$var wire 1 P$ \CPU|ULA1|ALT_INV_Add0~29_sumout\ $end
$var wire 1 Q$ \CPU|ULA1|ALT_INV_Add0~25_sumout\ $end
$var wire 1 R$ \CPU|ULA1|ALT_INV_Add0~21_sumout\ $end
$var wire 1 S$ \CPU|ULA1|ALT_INV_Add0~17_sumout\ $end
$var wire 1 T$ \CPU|ULA1|ALT_INV_Add0~13_sumout\ $end
$var wire 1 U$ \CPU|ULA1|ALT_INV_Add0~9_sumout\ $end
$var wire 1 V$ \CPU|ULA1|ALT_INV_Add0~5_sumout\ $end
$var wire 1 W$ \CPU|ULA1|ALT_INV_Add0~1_sumout\ $end
$var wire 1 X$ \CPU|incrementaPC|ALT_INV_Add0~33_sumout\ $end
$var wire 1 Y$ \CPU|incrementaPC|ALT_INV_Add0~29_sumout\ $end
$var wire 1 Z$ \CPU|incrementaPC|ALT_INV_Add0~25_sumout\ $end
$var wire 1 [$ \CPU|incrementaPC|ALT_INV_Add0~21_sumout\ $end
$var wire 1 \$ \CPU|incrementaPC|ALT_INV_Add0~17_sumout\ $end
$var wire 1 ]$ \CPU|incrementaPC|ALT_INV_Add0~13_sumout\ $end
$var wire 1 ^$ \CPU|incrementaPC|ALT_INV_Add0~9_sumout\ $end
$var wire 1 _$ \CPU|incrementaPC|ALT_INV_Add0~5_sumout\ $end
$var wire 1 `$ \CPU|incrementaPC|ALT_INV_Add0~1_sumout\ $end
$var wire 1 a$ \CPU|REGs|ALT_INV_registrador~19_q\ $end
$var wire 1 b$ \CPU|REGs|ALT_INV_registrador~27_q\ $end
$var wire 1 c$ \CPU|REGs|ALT_INV_registrador~18_q\ $end
$var wire 1 d$ \CPU|REGs|ALT_INV_registrador~26_q\ $end
$var wire 1 e$ \CPU|REGs|ALT_INV_registrador~17_q\ $end
$var wire 1 f$ \CPU|REGs|ALT_INV_registrador~25_q\ $end
$var wire 1 g$ \CPU|REGs|ALT_INV_registrador~16_q\ $end
$var wire 1 h$ \CPU|REGs|ALT_INV_registrador~24_q\ $end
$var wire 1 i$ \CPU|REGs|ALT_INV_registrador~15_q\ $end
$var wire 1 j$ \CPU|REGs|ALT_INV_registrador~23_q\ $end
$var wire 1 k$ \CPU|REGs|ALT_INV_registrador~14_q\ $end
$var wire 1 l$ \CPU|REGs|ALT_INV_registrador~22_q\ $end
$var wire 1 m$ \CPU|REGs|ALT_INV_registrador~13_q\ $end
$var wire 1 n$ \CPU|REGs|ALT_INV_registrador~21_q\ $end
$var wire 1 o$ \CPU|REGs|ALT_INV_registrador~12_q\ $end
$var wire 1 p$ \CPU|REGs|ALT_INV_registrador~20_q\ $end
$var wire 1 q$ \RAM|ALT_INV_process_0~0_combout\ $end
$var wire 1 r$ \CPU|decoder|ALT_INV_Equal8~3_combout\ $end
$var wire 1 s$ \CPU|decoder|ALT_INV_Equal8~2_combout\ $end
$var wire 1 t$ \ROM|ALT_INV_memROM~16_combout\ $end
$var wire 1 u$ \CPU|MUXULA|ALT_INV_saida_MUX[7]~7_combout\ $end
$var wire 1 v$ \CPU|MUXULA|ALT_INV_saida_MUX[6]~6_combout\ $end
$var wire 1 w$ \CPU|MUXULA|ALT_INV_saida_MUX[5]~5_combout\ $end
$var wire 1 x$ \CPU|MUXULA|ALT_INV_saida_MUX[4]~4_combout\ $end
$var wire 1 y$ \CPU|MUXULA|ALT_INV_saida_MUX[3]~3_combout\ $end
$var wire 1 z$ \CPU|MUXULA|ALT_INV_saida_MUX[2]~2_combout\ $end
$var wire 1 {$ \CPU|MUXULA|ALT_INV_saida_MUX[1]~1_combout\ $end
$var wire 1 |$ \RAM|ALT_INV_ram~291_combout\ $end
$var wire 1 }$ \CPU|MUXULA|ALT_INV_saida_MUX[0]~0_combout\ $end
$var wire 1 ~$ \CPU|FF_Neg|ALT_INV_DOUT~0_combout\ $end
$var wire 1 !% \CPU|FF_Zero|ALT_INV_DOUT~6_combout\ $end
$var wire 1 "% \CPU|FF_Zero|ALT_INV_DOUT~5_combout\ $end
$var wire 1 #% \CPU|FF_Zero|ALT_INV_DOUT~4_combout\ $end
$var wire 1 $% \CPU|FF_Zero|ALT_INV_DOUT~3_combout\ $end
$var wire 1 %% \CPU|FF_Zero|ALT_INV_DOUT~2_combout\ $end
$var wire 1 &% \CPU|FF_Zero|ALT_INV_DOUT~1_combout\ $end
$var wire 1 '% \CPU|FF_Zero|ALT_INV_DOUT~0_combout\ $end
$var wire 1 (% \CPU|ULA1|ALT_INV_flagNeg~0_combout\ $end
$var wire 1 )% \RAM|ALT_INV_ram~290_combout\ $end
$var wire 1 *% \RAM|ALT_INV_ram~289_combout\ $end
$var wire 1 +% \RAM|ALT_INV_ram~30_q\ $end
$var wire 1 ,% \RAM|ALT_INV_ram~22_q\ $end
$var wire 1 -% \CPU|ULA1|ALT_INV_res[6]~6_combout\ $end
$var wire 1 .% \RAM|ALT_INV_ram~288_combout\ $end
$var wire 1 /% \RAM|ALT_INV_ram~287_combout\ $end
$var wire 1 0% \RAM|ALT_INV_ram~29_q\ $end
$var wire 1 1% \RAM|ALT_INV_ram~286_combout\ $end
$var wire 1 2% \RAM|ALT_INV_ram~21_q\ $end
$var wire 1 3% \CPU|ULA1|ALT_INV_res[5]~5_combout\ $end
$var wire 1 4% \RAM|ALT_INV_ram~285_combout\ $end
$var wire 1 5% \RAM|ALT_INV_ram~284_combout\ $end
$var wire 1 6% \RAM|ALT_INV_ram~28_q\ $end
$var wire 1 7% \RAM|ALT_INV_ram~20_q\ $end
$var wire 1 8% \CPU|ULA1|ALT_INV_res[4]~4_combout\ $end
$var wire 1 9% \RAM|ALT_INV_ram~283_combout\ $end
$var wire 1 :% \RAM|ALT_INV_ram~282_combout\ $end
$var wire 1 ;% \RAM|ALT_INV_ram~27_q\ $end
$var wire 1 <% \RAM|ALT_INV_ram~281_combout\ $end
$var wire 1 =% \RAM|ALT_INV_ram~19_q\ $end
$var wire 1 >% \CPU|ULA1|ALT_INV_res[3]~3_combout\ $end
$var wire 1 ?% \RAM|ALT_INV_ram~280_combout\ $end
$var wire 1 @% \RAM|ALT_INV_ram~279_combout\ $end
$var wire 1 A% \RAM|ALT_INV_ram~26_q\ $end
$var wire 1 B% \RAM|ALT_INV_ram~18_q\ $end
$var wire 1 C% \RAM|ALT_INV_ram~278_combout\ $end
$var wire 1 D% \RAM|ALT_INV_ram~277_combout\ $end
$var wire 1 E% \RAM|ALT_INV_ram~25_q\ $end
$var wire 1 F% \RAM|ALT_INV_ram~276_combout\ $end
$var wire 1 G% \RAM|ALT_INV_ram~17_q\ $end
$var wire 1 H% \RAM|ALT_INV_ram~275_combout\ $end
$var wire 1 I% \RAM|ALT_INV_ram~274_combout\ $end
$var wire 1 J% \RAM|ALT_INV_ram~24_q\ $end
$var wire 1 K% \RAM|ALT_INV_ram~16_q\ $end
$var wire 1 L% \CPU|decoder|ALT_INV_saida[6]~1_combout\ $end
$var wire 1 M% \ROM|ALT_INV_memROM~15_combout\ $end
$var wire 1 N% \CPU|decoder|ALT_INV_saida[5]~0_combout\ $end
$var wire 1 O% \CPU|decoder|ALT_INV_Equal8~1_combout\ $end
$var wire 1 P% \CPU|ULA1|ALT_INV_res[0]~0_combout\ $end
$var wire 1 Q% \CPU|ULA1|ALT_INV_Equal0~0_combout\ $end
$var wire 1 R% \CPU|decoder|ALT_INV_OP~0_combout\ $end
$var wire 1 S% \RAM|ALT_INV_ram~273_combout\ $end
$var wire 1 T% \RAM|ALT_INV_ram~272_combout\ $end
$var wire 1 U% \RAM|ALT_INV_ram~23_q\ $end
$var wire 1 V% \RAM|ALT_INV_ram~271_combout\ $end
$var wire 1 W% \RAM|ALT_INV_ram~15_q\ $end
$var wire 1 X% \ROM|ALT_INV_memROM~14_combout\ $end
$var wire 1 Y% \ROM|ALT_INV_memROM~13_combout\ $end
$var wire 1 Z% \CPU|decoder|ALT_INV_Equal8~0_combout\ $end
$var wire 1 [% \CPU|PC|ALT_INV_DOUT[0]~1_combout\ $end
$var wire 1 \% \CPU|PC|ALT_INV_DOUT[0]~0_combout\ $end
$var wire 1 ]% \CPU|FF_Neg|ALT_INV_DOUT~q\ $end
$var wire 1 ^% \CPU|FF_Zero|ALT_INV_DOUT~q\ $end
$var wire 1 _% \ROM|ALT_INV_memROM~12_combout\ $end
$var wire 1 `% \ROM|ALT_INV_memROM~11_combout\ $end
$var wire 1 a% \ROM|ALT_INV_memROM~10_combout\ $end
$var wire 1 b% \ROM|ALT_INV_memROM~9_combout\ $end
$var wire 1 c% \CPU|REGs|ALT_INV_registrador~35_combout\ $end
$var wire 1 d% \CPU|REGs|ALT_INV_registrador~34_combout\ $end
$var wire 1 e% \CPU|REGs|ALT_INV_registrador~33_combout\ $end
$var wire 1 f% \CPU|REGs|ALT_INV_registrador~32_combout\ $end
$var wire 1 g% \CPU|REGs|ALT_INV_registrador~31_combout\ $end
$var wire 1 h% \CPU|REGs|ALT_INV_registrador~30_combout\ $end
$var wire 1 i% \CPU|REGs|ALT_INV_registrador~29_combout\ $end
$var wire 1 j% \ROM|ALT_INV_memROM~8_combout\ $end
$var wire 1 k% \ROM|ALT_INV_memROM~7_combout\ $end
$var wire 1 l% \ROM|ALT_INV_memROM~6_combout\ $end
$var wire 1 m% \ROM|ALT_INV_memROM~5_combout\ $end
$var wire 1 n% \ROM|ALT_INV_memROM~4_combout\ $end
$var wire 1 o% \ROM|ALT_INV_memROM~3_combout\ $end
$var wire 1 p% \ROM|ALT_INV_memROM~2_combout\ $end
$var wire 1 q% \CPU|REGs|ALT_INV_registrador~28_combout\ $end
$var wire 1 r% \ROM|ALT_INV_memROM~1_combout\ $end
$var wire 1 s% \ROM|ALT_INV_memROM~0_combout\ $end
$var wire 1 t% \CPU|PC|ALT_INV_DOUT\ [8] $end
$var wire 1 u% \CPU|PC|ALT_INV_DOUT\ [7] $end
$var wire 1 v% \CPU|PC|ALT_INV_DOUT\ [6] $end
$var wire 1 w% \CPU|PC|ALT_INV_DOUT\ [5] $end
$var wire 1 x% \CPU|PC|ALT_INV_DOUT\ [4] $end
$var wire 1 y% \CPU|PC|ALT_INV_DOUT\ [3] $end
$var wire 1 z% \CPU|PC|ALT_INV_DOUT\ [2] $end
$var wire 1 {% \CPU|PC|ALT_INV_DOUT\ [1] $end
$var wire 1 |% \CPU|PC|ALT_INV_DOUT\ [0] $end
$var wire 1 }% \FF1|ALT_INV_DOUT~q\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
x!
x"
0n
1o
xp
1q
1r
1s
1t
1u
1v
xw
x|
xf!
xg!
xh!
xi!
xj!
xk!
xl!
xm!
xn!
xo!
xp!
xq!
xr!
xs!
xt!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
10"
01"
02"
03"
04"
05"
06"
17"
08"
09"
0:"
0;"
0<"
0="
1>"
0?"
0@"
0A"
0B"
0C"
0D"
1E"
0F"
0G"
0H"
0I"
0J"
0K"
1L"
0M"
0N"
0O"
0P"
0Q"
0R"
1S"
1T"
0U"
0V"
0W"
1X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
1l"
0m"
1n"
1o"
1p"
0q"
0r"
0s"
1t"
0u"
0v"
0w"
0x"
0y"
0z"
1{"
0|"
1}"
0~"
1!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
14#
15#
16#
07#
18#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
0M#
0N#
1O#
0P#
1Q#
0R#
0S#
0T#
1U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
1|#
0}#
0~#
0!$
0"$
0#$
0$$
0%$
0&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
16$
17$
08$
09$
0:$
0;$
0<$
0=$
0>$
1P$
1Q$
1R$
1S$
0T$
1U$
1V$
1W$
1X$
1Y$
1Z$
1[$
1\$
1]$
1^$
1_$
0`$
1a$
1b$
1c$
1d$
1e$
1f$
1g$
1h$
1i$
1j$
1k$
1l$
1m$
1n$
1o$
1p$
1q$
0r$
1s$
1t$
1u$
1v$
1w$
1x$
0y$
1z$
1{$
0|$
1}$
1~$
1!%
0"%
1#%
1$%
1%%
1&%
1'%
1(%
1)%
1*%
1+%
1,%
1-%
1.%
1/%
10%
11%
12%
13%
14%
15%
16%
17%
18%
19%
1:%
1;%
1<%
1=%
0>%
1?%
1@%
1A%
1B%
1C%
1D%
1E%
1F%
1G%
1H%
1I%
1J%
1K%
0L%
1M%
0N%
1O%
1P%
0Q%
0R%
1S%
1T%
1U%
1V%
1W%
1X%
0Y%
1Z%
1[%
1\%
1]%
1^%
1_%
0`%
0a%
1b%
1c%
1d%
1e%
1f%
1g%
1h%
1i%
1j%
0k%
1l%
1m%
1n%
1o%
0p%
1q%
0r%
1s%
1}%
xM
xN
xO
1P
xx
xy
xz
1{
x}
x~
x!!
x"!
x#!
x$!
x%!
x&!
x'!
x(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
1<!
0=!
0>!
0?!
0@!
0A!
0B!
1C!
0D!
0E!
0F!
0G!
0H!
0I!
1J!
0K!
0L!
0M!
0N!
0O!
0P!
1Q!
0R!
0S!
0T!
0U!
0V!
0W!
1X!
0Y!
0Z!
0[!
0\!
0]!
0^!
1_!
0`!
0a!
0b!
0c!
0d!
0e!
0?$
0@$
0A$
0B$
0C$
0D$
0E$
0F$
0G$
0H$
0I$
0J$
0K$
0L$
0M$
0N$
0O$
1t%
1u%
1v%
1w%
1x%
1y%
1z%
1{%
1|%
1#
0$
0%
0&
0'
0(
0)
1*
0+
0,
0-
0.
0/
00
11
02
03
04
05
06
07
18
09
0:
0;
0<
0=
0>
1?
0@
0A
0B
0C
0D
0E
1F
0G
0H
0I
0J
0K
0L
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
xd
xe
xf
xg
xh
xi
xj
xk
xl
xm
$end
#10000
0P
0{
0T"
#20000
1P
1{
1T"
1S#
1O$
0|%
0i$
1T#
06$
1U"
0t"
0!#
14$
18$
0s%
0t$
1|$
1Y%
1`$
0g%
1!"
1V"
0Q#
1\#
07$
0O#
0U#
15$
13#
0T#
0_$
1;!
1g%
0M%
0n%
1>%
1y$
1T$
1c
1W"
1]#
1y#
1/#
1J#
06#
1:#
0\#
0S$
0P%
0}$
0$%
0]#
1z#
0y#
1S$
1$%
0W$
#30000
0P
0{
0T"
#40000
1P
1{
1T"
1N$
0O$
19$
0p$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
1t"
0}"
1~"
1;$
0q%
0q$
1r$
0Y%
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
0t"
17$
0p"
1r"
0/#
1$#
0z#
11#
0J#
0^$
0_$
0;!
1:!
0["
1P%
1W$
1}$
0_%
1`%
1Y%
0c
1b
1W"
1\"
12#
1^$
05#
1z#
01#
1y#
0V$
0\"
0$%
0W$
1L%
02#
0:#
1V$
#50000
0P
0{
0T"
#60000
1P
1{
1T"
1,#
1O$
0|%
0U%
1-#
06$
1U"
1h"
04$
08$
1s%
1t$
0m%
1`$
0T%
1!"
0V"
1Z"
1.#
07$
0$#
1=$
05$
03#
1T#
0;$
1_$
1;!
1["
1q%
0g%
1M%
1n%
0S%
1c
0W"
0^$
0.#
1/#
1<$
1Q#
0z#
1J#
0=$
1\"
0P%
1W$
0T$
0}$
1S%
0/#
0J#
1z#
0y#
1$%
0W$
1P%
1}$
0z#
1y#
0$%
1W$
#70000
0P
0{
0T"
#80000
1P
1{
1T"
0N$
1M$
0O$
1C$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0h"
1m"
1z"
0~"
14$
0t$
1q$
0s$
0l%
1m%
0`$
1^$
0_$
1x!
0!"
1#"
0""
0V"
1u"
1["
0]"
1W"
0\"
17$
0n"
10$
04#
08#
0<$
15$
0^$
0]$
1_$
1/!
0;!
19!
0:!
0u"
0n%
1Q%
1N%
0\%
1a%
1W
0c
0b
1a
0W"
1v"
1\"
1]$
0{"
15#
0y#
1.#
0v"
0S%
1$%
0L%
1R%
16#
1/#
0}$
1z#
0W$
#90000
0P
0{
0T"
#100000
1P
1{
1T"
1O$
1:$
0o$
0|%
06$
1U"
1h"
0m"
0z"
1~"
04$
1;$
0q%
1t$
0q$
1s$
1l%
0m%
1`$
1!"
1V"
07$
1n"
00$
10#
12#
1D#
0Q#
1\#
1]#
1j#
1v#
1)$
05$
1J#
1=$
0_$
1;!
0P%
1n%
0P$
0Q$
0R$
0S$
1T$
0U$
0V$
1\%
0a%
1c
1W"
0]#
1i#
0z#
11#
1{"
05#
0|#
0.#
1<$
0=$
1W$
1S$
02#
1C#
0j#
1u#
1S%
1"%
1L%
0R%
1R$
1V$
00#
1z#
12#
0C#
14#
18#
1Q#
0\#
1]#
0i#
1j#
0u#
0)$
06#
0/#
0J#
1P%
1}$
1P$
0R$
0S$
0T$
0Q%
0N%
0V$
0W$
0v#
0j#
0]#
0D#
0z#
1z#
01#
1y#
1W$
1U$
1S$
1R$
1Q$
0$%
0W$
1|#
02#
1V$
0"%
#110000
0P
0{
0T"
#120000
1P
1{
1T"
1N$
0O$
1F$
1|%
0{%
0V"
1Z"
16$
0U"
0h"
1m%
0`$
1_$
1u!
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1"#
0<$
1^$
0_$
12!
0;!
1:!
1u"
1["
0]"
1Z
0c
1b
1W"
0\"
0^$
0]$
0u"
1v"
1\"
1]$
0v"
#130000
0P
0{
0T"
#140000
1P
1{
1T"
1*#
1K#
1O$
0|%
0B%
0W%
1+#
1M#
06$
1U"
1o"
0q"
1}"
0~"
1!#
1'#
18$
0s%
0X%
0|$
1q$
0r$
1j%
0k%
1`$
0@%
0V%
1!"
0V"
1Z"
1.#
07$
1p"
0r"
0"#
0+#
0-#
1[#
1a#
13#
0T#
1_$
1;!
0["
1]"
1g%
0M%
08%
0x$
1T%
1V%
1_%
0`%
0S%
1c
0W"
1^$
15#
0.#
1]#
0y#
0Q#
1u"
0\"
0]$
1T$
1$%
0S$
1S%
0L%
1:#
1v"
#150000
0P
0{
0T"
#160000
1P
1{
1T"
0N$
0M$
1L$
1^#
0O$
09$
1p$
1|%
0h$
0y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0u"
1^"
1`#
16$
0U"
0o"
1q"
0}"
0!#
0'#
0;$
1q%
1X%
1|$
1r$
0j%
1k%
0`$
0f%
1]$
0^$
0p%
0_$
0!"
1$"
0#"
0""
0V"
12$
1u"
0^"
0["
1W"
1w"
1\"
0v"
0]#
1i#
17$
0p"
1r"
1+#
1-#
1N#
0[#
0a#
0z#
1^$
0]$
0\$
1_$
0;!
18!
09!
0:!
02$
1W$
18%
1x$
0?%
0T%
0V%
0_%
1`%
1S$
0b%
0c
0b
0a
1`
0W"
13$
1v"
0\"
1j#
1\$
0{"
05#
1-$
1.#
1O#
1U#
1]#
0i#
1y#
0R$
03$
0$%
0S$
0>%
0y$
0S%
0~$
1L%
1R%
0|#
0j#
10#
1z#
12#
04#
08#
1D#
0]#
1i#
1j#
1v#
1)$
0:#
1/#
1J#
0y#
1R$
1"%
1$%
0P%
0}$
0P$
0Q$
0R$
1S$
0U$
1Q%
1N%
0V$
0W$
1|#
0j#
1u#
0z#
11#
0J#
0U#
0|#
1.$
1z#
01#
1W$
1R$
0"%
02#
1C#
0v#
1($
0W$
1"%
1>%
1P%
12#
0C#
1Q$
1V$
0)$
0D#
1P#
0V$
1|#
1D#
0P#
1U$
1P$
1Q#
0U$
0"%
0.$
0Q#
0T$
1T$
#170000
0P
0{
0T"
#180000
1P
1{
1T"
1O$
0|%
06$
1U"
1Y"
1o"
0q"
08$
1s%
1j%
0k%
0o%
1`$
1!"
1V"
07$
0.#
0M#
1p"
0r"
03#
1T#
0`#
1;$
0_$
1;!
0q%
1f%
0g%
1M%
1_%
0`%
1@%
1S%
1c
1W"
0/#
0N#
0-$
1Q#
1U#
1]#
0i#
0z#
11#
1W$
0S$
0>%
0T$
1~$
1?%
1}$
02#
1C#
1j#
0u#
1z#
0O#
0U#
0R$
1V$
1v#
0($
0D#
1P#
1>%
1y$
0W$
0|#
1U$
0Q$
1\#
1)$
1"%
0P$
0]#
1i#
1S$
0j#
1u#
1R$
0v#
1($
1Q$
0)$
1|#
1P$
0"%
#190000
0P
0{
0T"
#200000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0Y"
1m"
0o"
1k%
0l%
1o%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
0w"
17$
1.#
1M#
0n"
0p"
0^$
0_$
0;!
1:!
0["
1`%
1a%
0@%
0S%
1b%
0c
1b
1W"
1\"
1^$
1/#
1J#
1N#
0\"
0?%
0P%
0}$
0z#
1O#
1U#
0>%
0y$
1W$
0Q#
1T$
1{#
0#%
#210000
0P
0{
0T"
#220000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#230000
0P
0{
0T"
#240000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0`$
1^$
0_$
0!"
1#"
0""
0V"
0u"
1^"
1["
0]"
1W"
0\"
17$
0^$
1]$
1_$
0;!
19!
0:!
1u"
0^"
12$
0c
0b
1a
0W"
0v"
1\"
0\$
0]$
02$
1v"
13$
1\$
03$
#250000
0P
0{
0T"
#260000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#270000
0P
0{
0T"
#280000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
0u"
1^"
1["
0]"
0c
1b
1W"
0\"
0^$
1]$
1u"
0^"
12$
0v"
1\"
0\$
0]$
02$
1v"
13$
1\$
03$
#290000
0P
0{
0T"
#300000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
0u"
1^"
0\"
1]$
12$
0v"
0\$
13$
#310000
0P
0{
0T"
#320000
1P
1{
1T"
0N$
0M$
0L$
1K$
0O$
1|%
0x%
1y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
1u"
0^"
02$
1_"
0l"
16$
0U"
0m"
1o"
1}"
1!#
0|$
0r$
0k%
1l%
0`$
1r%
1\$
0]$
0^$
0p%
0_$
0!"
1%"
0$"
0#"
0""
0V"
1`"
12$
0_"
0u"
0["
1W"
1\"
1v"
03$
0}"
0!#
17$
0/#
0J#
0O#
0U#
1^$
1]$
0\$
0[$
1_$
0;!
17!
08!
09!
0:!
0`"
1>%
1y$
1P%
1}$
1|$
1r$
0c
0b
0a
0`
1_
0W"
1a"
13$
0v"
0\"
1[$
1/#
1J#
1O#
1U#
1z#
1Q#
0a"
0T$
0W$
0>%
0y$
0P%
0}$
0z#
0Q#
0{#
1#%
1T$
1W$
1{#
0#%
#330000
0P
0{
0T"
#340000
1P
1{
1T"
1O$
0|%
06$
1U"
14$
18$
0s%
0t$
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#350000
0P
0{
0T"
#360000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#370000
0P
0{
0T"
#380000
1P
1{
1T"
1O$
0|%
06$
1U"
04$
08$
1s%
1t$
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#390000
0P
0{
0T"
#400000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
1m"
14$
0t$
0l%
0`$
1^$
0_$
0!"
1#"
0""
0V"
1u"
1["
0]"
1W"
0\"
17$
10$
0^$
0]$
1_$
0;!
19!
0:!
0u"
0\%
0c
0b
1a
0W"
1v"
1\"
1]$
0v"
#410000
0P
0{
0T"
#420000
1P
1{
1T"
1O$
0|%
06$
1U"
0m"
04$
1t$
1l%
1`$
1!"
1V"
07$
00$
0_$
1;!
1\%
1c
1W"
#430000
0P
0{
0T"
#440000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
1u"
1["
0]"
0c
1b
1W"
0\"
0^$
0]$
0u"
1v"
1\"
1]$
0v"
#450000
0P
0{
0T"
#460000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
18$
0s%
1j%
0k%
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
1u"
0\"
0]$
1v"
#470000
0P
0{
0T"
#480000
1P
1{
1T"
0N$
0M$
1L$
0O$
1|%
0y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0u"
1^"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1]$
0^$
0p%
0_$
0!"
1$"
0#"
0""
0V"
02$
1_"
1u"
0^"
0["
1W"
1\"
0v"
17$
1^$
0]$
1\$
1_$
0;!
18!
09!
0:!
12$
0_"
1`"
0c
0b
0a
1`
0W"
03$
1v"
0\"
0[$
0\$
0`"
13$
1a"
1[$
0a"
#490000
0P
0{
0T"
#500000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
08$
1s%
1j%
0k%
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#510000
0P
0{
0T"
#520000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
1m"
0o"
1k%
0l%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#530000
0P
0{
0T"
#540000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#550000
0P
0{
0T"
#560000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0`$
1^$
0_$
0!"
1#"
0""
0V"
0u"
1^"
1["
0]"
1W"
0\"
17$
0^$
1]$
1_$
0;!
19!
0:!
1u"
0^"
02$
1_"
0c
0b
1a
0W"
0v"
1\"
1\$
0]$
1`"
12$
0_"
1v"
03$
0\$
0[$
0`"
1a"
13$
1[$
0a"
#570000
0P
0{
0T"
#580000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#590000
0P
0{
0T"
#600000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
0u"
1^"
1["
0]"
0c
1b
1W"
0\"
0^$
1]$
1u"
0^"
02$
1_"
0v"
1\"
1\$
0]$
1`"
12$
0_"
1v"
03$
0\$
0[$
0`"
1a"
13$
1[$
0a"
#610000
0P
0{
0T"
#620000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
0u"
1^"
0\"
1]$
02$
1_"
0v"
1\$
1`"
03$
0[$
1a"
#630000
0P
0{
0T"
#640000
1P
1{
1T"
0N$
0M$
1J$
0L$
0K$
0O$
1|%
1x%
1y%
0w%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0`"
1b"
1u"
0^"
12$
0_"
16$
0U"
0m"
1o"
0k%
1l%
0`$
0\$
0]$
1[$
0^$
0p%
0_$
0!"
0%"
0$"
1&"
0#"
0""
0V"
1`"
0b"
02$
1c"
0u"
0["
1W"
1\"
0a"
1v"
13$
17$
1^$
1]$
0Z$
1\$
0[$
1_$
0;!
07!
08!
16!
09!
0:!
0c"
0c
0b
0a
0`
0_
1^
0W"
1a"
03$
1d"
0v"
0\"
1Z$
0d"
#650000
0P
0{
0T"
#660000
1P
1{
1T"
1O$
0|%
06$
1U"
14$
18$
0s%
0t$
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#670000
0P
0{
0T"
#680000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#690000
0P
0{
0T"
#700000
1P
1{
1T"
1O$
0|%
06$
1U"
04$
08$
1s%
1t$
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#710000
0P
0{
0T"
#720000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
1m"
14$
0t$
0l%
0`$
1^$
0_$
0!"
1#"
0""
0V"
1u"
1["
0]"
1W"
0\"
17$
10$
0^$
0]$
1_$
0;!
19!
0:!
0u"
0\%
0c
0b
1a
0W"
1v"
1\"
1]$
0v"
#730000
0P
0{
0T"
#740000
1P
1{
1T"
1O$
0|%
06$
1U"
0m"
04$
1t$
1l%
1`$
1!"
1V"
07$
00$
0_$
1;!
1\%
1c
1W"
#750000
0P
0{
0T"
#760000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
1u"
1["
0]"
0c
1b
1W"
0\"
0^$
0]$
0u"
1v"
1\"
1]$
0v"
#770000
0P
0{
0T"
#780000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
18$
0s%
1j%
0k%
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
1u"
0\"
0]$
1v"
#790000
0P
0{
0T"
#800000
1P
1{
1T"
0N$
0M$
1L$
0O$
1|%
0y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0u"
1^"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1]$
0^$
0p%
0_$
0!"
1$"
0#"
0""
0V"
12$
1u"
0^"
0["
1W"
1\"
0v"
17$
1^$
0]$
0\$
1_$
0;!
18!
09!
0:!
02$
0c
0b
0a
1`
0W"
13$
1v"
0\"
1\$
03$
#810000
0P
0{
0T"
#820000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
08$
1s%
1j%
0k%
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#830000
0P
0{
0T"
#840000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
1m"
0o"
1k%
0l%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#850000
0P
0{
0T"
#860000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#870000
0P
0{
0T"
#880000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0`$
1^$
0_$
0!"
1#"
0""
0V"
0u"
1^"
1["
0]"
1W"
0\"
17$
0^$
1]$
1_$
0;!
19!
0:!
1u"
0^"
12$
0c
0b
1a
0W"
0v"
1\"
0\$
0]$
02$
1v"
13$
1\$
03$
#890000
0P
0{
0T"
#900000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#910000
0P
0{
0T"
#920000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
0u"
1^"
1["
0]"
0c
1b
1W"
0\"
0^$
1]$
1u"
0^"
12$
0v"
1\"
0\$
0]$
02$
1v"
13$
1\$
03$
#930000
0P
0{
0T"
#940000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
0u"
1^"
0\"
1]$
12$
0v"
0\$
13$
#950000
0P
0{
0T"
#960000
1P
1{
1T"
0N$
0M$
0L$
1K$
0O$
1|%
0x%
1y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
1u"
0^"
02$
1_"
16$
0U"
0m"
1o"
0k%
1l%
0`$
1\$
0]$
0^$
0p%
0_$
0!"
1%"
0$"
0#"
0""
0V"
0`"
1b"
12$
0_"
0u"
0["
1W"
1\"
1v"
03$
17$
1^$
1]$
0\$
1[$
1_$
0;!
17!
08!
09!
0:!
1`"
0b"
1c"
0c
0b
0a
0`
1_
0W"
0a"
13$
0v"
0\"
0Z$
0[$
0c"
1a"
1d"
1Z$
0d"
#970000
0P
0{
0T"
#980000
1P
1{
1T"
1O$
0|%
06$
1U"
14$
18$
0s%
0t$
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#990000
0P
0{
0T"
#1000000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1010000
0P
0{
0T"
#1020000
1P
1{
1T"
1O$
0|%
06$
1U"
04$
08$
1s%
1t$
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1030000
0P
0{
0T"
#1040000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
1m"
14$
0t$
0l%
0`$
1^$
0_$
0!"
1#"
0""
0V"
1u"
1["
0]"
1W"
0\"
17$
10$
0^$
0]$
1_$
0;!
19!
0:!
0u"
0\%
0c
0b
1a
0W"
1v"
1\"
1]$
0v"
#1050000
0P
0{
0T"
#1060000
1P
1{
1T"
1O$
0|%
06$
1U"
0m"
04$
1t$
1l%
1`$
1!"
1V"
07$
00$
0_$
1;!
1\%
1c
1W"
#1070000
0P
0{
0T"
#1080000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
1u"
1["
0]"
0c
1b
1W"
0\"
0^$
0]$
0u"
1v"
1\"
1]$
0v"
#1090000
0P
0{
0T"
#1100000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
18$
0s%
1j%
0k%
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
1u"
0\"
0]$
1v"
#1110000
0P
0{
0T"
#1120000
1P
1{
1T"
0N$
0M$
1L$
0O$
1|%
0y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0u"
1^"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1]$
0^$
0p%
0_$
0!"
1$"
0#"
0""
0V"
02$
1_"
1u"
0^"
0["
1W"
1\"
0v"
17$
1^$
0]$
1\$
1_$
0;!
18!
09!
0:!
12$
0_"
0`"
1b"
0c
0b
0a
1`
0W"
03$
1v"
0\"
1[$
0\$
1c"
1`"
0b"
13$
0a"
0[$
0Z$
0c"
1d"
1a"
1Z$
0d"
#1130000
0P
0{
0T"
#1140000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
08$
1s%
1j%
0k%
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1150000
0P
0{
0T"
#1160000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
1m"
0o"
1k%
0l%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1170000
0P
0{
0T"
#1180000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1190000
0P
0{
0T"
#1200000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0`$
1^$
0_$
0!"
1#"
0""
0V"
0u"
1^"
1["
0]"
1W"
0\"
17$
0^$
1]$
1_$
0;!
19!
0:!
1u"
0^"
02$
1_"
0c
0b
1a
0W"
0v"
1\"
1\$
0]$
0`"
1b"
12$
0_"
1v"
03$
0\$
1[$
1`"
0b"
1c"
0a"
13$
0Z$
0[$
0c"
1a"
1d"
1Z$
0d"
#1210000
0P
0{
0T"
#1220000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1230000
0P
0{
0T"
#1240000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
0u"
1^"
1["
0]"
0c
1b
1W"
0\"
0^$
1]$
1u"
0^"
02$
1_"
0v"
1\"
1\$
0]$
0`"
1b"
12$
0_"
1v"
03$
0\$
1[$
1`"
0b"
1c"
0a"
13$
0Z$
0[$
0c"
1a"
1d"
1Z$
0d"
#1250000
0P
0{
0T"
#1260000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
0u"
1^"
0\"
1]$
02$
1_"
0v"
1\$
0`"
1b"
03$
1[$
1c"
0a"
0Z$
1d"
#1270000
0P
0{
0T"
#1280000
1P
1{
1T"
0N$
0M$
0J$
1I$
0L$
0K$
0O$
1|%
1x%
1y%
0v%
1w%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
1`"
0b"
0c"
1e"
1u"
0^"
12$
0_"
16$
0U"
0m"
1o"
0k%
1l%
0`$
0\$
0]$
1Z$
0[$
0^$
0p%
0_$
0!"
0%"
0$"
1'"
0&"
0#"
0""
0V"
0`"
02$
1f"
1c"
0e"
0u"
0["
1W"
1\"
1a"
0d"
1v"
13$
17$
1^$
1]$
0Z$
0Y$
1\$
1[$
1_$
0;!
07!
08!
15!
06!
09!
0:!
0f"
0c
0b
0a
0`
0_
0^
1]
0W"
0a"
03$
1g"
1d"
0v"
0\"
1Y$
0g"
#1290000
0P
0{
0T"
#1300000
1P
1{
1T"
1O$
0|%
06$
1U"
14$
18$
0s%
0t$
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1310000
0P
0{
0T"
#1320000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1330000
0P
0{
0T"
#1340000
1P
1{
1T"
1O$
0|%
06$
1U"
04$
08$
1s%
1t$
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1350000
0P
0{
0T"
#1360000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
1m"
14$
0t$
0l%
0`$
1^$
0_$
0!"
1#"
0""
0V"
1u"
1["
0]"
1W"
0\"
17$
10$
0^$
0]$
1_$
0;!
19!
0:!
0u"
0\%
0c
0b
1a
0W"
1v"
1\"
1]$
0v"
#1370000
0P
0{
0T"
#1380000
1P
1{
1T"
1O$
0|%
06$
1U"
0m"
04$
1t$
1l%
1`$
1!"
1V"
07$
00$
0_$
1;!
1\%
1c
1W"
#1390000
0P
0{
0T"
#1400000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
1u"
1["
0]"
0c
1b
1W"
0\"
0^$
0]$
0u"
1v"
1\"
1]$
0v"
#1410000
0P
0{
0T"
#1420000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
18$
0s%
1j%
0k%
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
1u"
0\"
0]$
1v"
#1430000
0P
0{
0T"
#1440000
1P
1{
1T"
0N$
0M$
1L$
0O$
1|%
0y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0u"
1^"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1]$
0^$
0p%
0_$
0!"
1$"
0#"
0""
0V"
12$
1u"
0^"
0["
1W"
1\"
0v"
17$
1^$
0]$
0\$
1_$
0;!
18!
09!
0:!
02$
0c
0b
0a
1`
0W"
13$
1v"
0\"
1\$
03$
#1450000
0P
0{
0T"
#1460000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
08$
1s%
1j%
0k%
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1470000
0P
0{
0T"
#1480000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
1m"
0o"
1k%
0l%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1490000
0P
0{
0T"
#1500000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1510000
0P
0{
0T"
#1520000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0`$
1^$
0_$
0!"
1#"
0""
0V"
0u"
1^"
1["
0]"
1W"
0\"
17$
0^$
1]$
1_$
0;!
19!
0:!
1u"
0^"
12$
0c
0b
1a
0W"
0v"
1\"
0\$
0]$
02$
1v"
13$
1\$
03$
#1530000
0P
0{
0T"
#1540000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1550000
0P
0{
0T"
#1560000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
0u"
1^"
1["
0]"
0c
1b
1W"
0\"
0^$
1]$
1u"
0^"
12$
0v"
1\"
0\$
0]$
02$
1v"
13$
1\$
03$
#1570000
0P
0{
0T"
#1580000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
0u"
1^"
0\"
1]$
12$
0v"
0\$
13$
#1590000
0P
0{
0T"
#1600000
1P
1{
1T"
0N$
0M$
0L$
1K$
0O$
1|%
0x%
1y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
1u"
0^"
02$
1_"
16$
0U"
0m"
1o"
0k%
1l%
0`$
1\$
0]$
0^$
0p%
0_$
0!"
1%"
0$"
0#"
0""
0V"
1`"
12$
0_"
0u"
0["
1W"
1\"
1v"
03$
17$
1^$
1]$
0\$
0[$
1_$
0;!
17!
08!
09!
0:!
0`"
0c
0b
0a
0`
1_
0W"
1a"
13$
0v"
0\"
1[$
0a"
#1610000
0P
0{
0T"
#1620000
1P
1{
1T"
1O$
0|%
06$
1U"
14$
18$
0s%
0t$
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1630000
0P
0{
0T"
#1640000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1650000
0P
0{
0T"
#1660000
1P
1{
1T"
1O$
0|%
06$
1U"
04$
08$
1s%
1t$
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1670000
0P
0{
0T"
#1680000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
1m"
14$
0t$
0l%
0`$
1^$
0_$
0!"
1#"
0""
0V"
1u"
1["
0]"
1W"
0\"
17$
10$
0^$
0]$
1_$
0;!
19!
0:!
0u"
0\%
0c
0b
1a
0W"
1v"
1\"
1]$
0v"
#1690000
0P
0{
0T"
#1700000
1P
1{
1T"
1O$
0|%
06$
1U"
0m"
04$
1t$
1l%
1`$
1!"
1V"
07$
00$
0_$
1;!
1\%
1c
1W"
#1710000
0P
0{
0T"
#1720000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
1u"
1["
0]"
0c
1b
1W"
0\"
0^$
0]$
0u"
1v"
1\"
1]$
0v"
#1730000
0P
0{
0T"
#1740000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
18$
0s%
1j%
0k%
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
1u"
0\"
0]$
1v"
#1750000
0P
0{
0T"
#1760000
1P
1{
1T"
0N$
0M$
1L$
0O$
1|%
0y%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0u"
1^"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1]$
0^$
0p%
0_$
0!"
1$"
0#"
0""
0V"
02$
1_"
1u"
0^"
0["
1W"
1\"
0v"
17$
1^$
0]$
1\$
1_$
0;!
18!
09!
0:!
12$
0_"
1`"
0c
0b
0a
1`
0W"
03$
1v"
0\"
0[$
0\$
0`"
13$
1a"
1[$
0a"
#1770000
0P
0{
0T"
#1780000
1P
1{
1T"
1O$
0|%
06$
1U"
1o"
0q"
08$
1s%
1j%
0k%
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1790000
0P
0{
0T"
#1800000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
1m"
0o"
1k%
0l%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1810000
0P
0{
0T"
#1820000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1830000
0P
0{
0T"
#1840000
1P
1{
1T"
0N$
1M$
0O$
1|%
0z%
1{%
1V"
0Z"
0["
1]"
16$
0U"
0`$
1^$
0_$
0!"
1#"
0""
0V"
0u"
1^"
1["
0]"
1W"
0\"
17$
0^$
1]$
1_$
0;!
19!
0:!
1u"
0^"
02$
1_"
0c
0b
1a
0W"
0v"
1\"
1\$
0]$
1`"
12$
0_"
1v"
03$
0\$
0[$
0`"
1a"
13$
1[$
0a"
#1850000
0P
0{
0T"
#1860000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1870000
0P
0{
0T"
#1880000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
16$
0U"
0`$
1_$
0!"
1""
1V"
0Z"
0["
1]"
0W"
17$
1^$
0_$
0;!
1:!
0u"
1^"
1["
0]"
0c
1b
1W"
0\"
0^$
1]$
1u"
0^"
02$
1_"
0v"
1\"
1\$
0]$
1`"
12$
0_"
1v"
03$
0\$
0[$
0`"
1a"
13$
1[$
0a"
#1890000
0P
0{
0T"
#1900000
1P
1{
1T"
1O$
0|%
06$
1U"
1`$
1!"
0V"
1Z"
07$
1_$
1;!
0["
1]"
1c
0W"
1^$
0u"
1^"
0\"
1]$
02$
1_"
0v"
1\$
1`"
03$
0[$
1a"
#1910000
0P
0{
0T"
#1920000
1P
1{
1T"
0N$
0M$
1J$
0L$
0K$
0O$
1|%
1x%
1y%
0w%
1z%
1{%
1V"
0Z"
1X"
1["
0]"
0`"
1b"
1u"
0^"
12$
0_"
16$
0U"
0m"
1o"
0k%
1l%
0`$
0\$
0]$
1[$
0^$
0p%
0_$
0!"
0%"
0$"
1&"
0#"
0""
0V"
1`"
0b"
02$
0c"
1e"
0u"
0["
1W"
1\"
0a"
1v"
13$
17$
1^$
1]$
1Z$
1\$
0[$
1_$
0;!
07!
08!
16!
09!
0:!
1f"
1c"
0e"
0c
0b
0a
0`
0_
1^
0W"
1a"
03$
0d"
0v"
0\"
0Z$
0Y$
0f"
1g"
1d"
1Y$
0g"
#1930000
0P
0{
0T"
#1940000
1P
1{
1T"
1O$
0|%
06$
1U"
14$
18$
0s%
0t$
1`$
1!"
1V"
07$
0_$
1;!
1c
1W"
#1950000
0P
0{
0T"
#1960000
1P
1{
1T"
1N$
0O$
1|%
0{%
0V"
1Z"
0X"
16$
0U"
0o"
1q"
0j%
1k%
0`$
1p%
1_$
0!"
1""
1V"
0Z"
1["
0W"
17$
0^$
0_$
0;!
1:!
0["
0c
1b
1W"
1\"
1^$
0\"
#1970000
0P
0{
0T"
#1980000
1P
1{
1T"
1O$
0|%
06$
1U"
04$
08$
1s%
1t$
1`$
1!"
0V"
1Z"
07$
1_$
1;!
1["
1c
0W"
0^$
1\"
#1990000
0P
0{
0T"
#2000000
