#零基础/nz学/vFPGA/nz（/w二/nz）/w关于/p触发器/gi
作者/nnt：/w时间/gi：/w2014/nz-/nz12/nz-/nz26/nz来源/gi：/w网络/gi /x　　/nz1/nz、/w关于/p的/ude1分类/gi　　/nz呢/y大体/d可以/v按/p这/rzv几个/nz部分/n分类/gi：/w1/nz、/w按/p晶体管/gi性质/n分/qt，/w可以/v分为/vbjt/nz集成电路/n和/ccmos/nz型/k集成电路/n触发器/gi。/w2/nz、/w按/p工作方式/gi分/qt，/w可/v分为/v异步/gi工作方式/gi和/cc同步/gi工作方式/gi，/w异步/gi工作方式/gi也/d就是/v不受/v时钟/gi控制/vn，/w像/v基本/ars/nz触发器/gi，/w同步/gi方式/n就是/v受/v时钟/gi控制/vn，/w称为/v时钟/gi触发器/gi。/w3/nz、/w按/p结构/gi方式/n分/qt，/w可/v分为/v维持/v阻塞/vn触发器/gi，/w延边/ns触发器/gi，/w主从/gi触发器/gi等/udeng。/w4/nz、/w按/p逻辑/n功能/gi分/qt，/w可/v分为/vrs/nz触发器/gi，/wjk/nz触发器/gi，/wd/nz触发器/gi，/wt/nz触发器/gi，/wt/nz'/nz触发器/gi等/udeng。/w　　/nz2/nz、/w关于/p触发器/gi的/ude1逻辑/n功能/gi　　/nz触发器/gi总体/n来说/uls有/vyou四种/nz功能/gi：/w分别/d是/vshi置/v“/w0/nz”/w、/w置/v“/w1/nz”/w、/w保持/v、/w翻转/gi。/w前/f两/nz个/q不说/c了/ule，/w就是/v高低/n电平/n，/w保持/v就是/v维持/v原状态/nz不变/nz，/w翻转/gi就是/v从/p原状态/nz变为/v他/rr的/ude1反状态/nz。/w　　/nz3/nz、/w基本/ars/nz触发器/gi　　/nz　　/nz这/rzv是/vshi基本/ars/nz触发器/gi原理图/gi，/w具体/a工作原理/gi就/d不/d写/v了/ule吧/y，/w个人/n觉得/v比较/gi好/a理解/gi，/w就/d说/v几/d个/q我/rr刚开始/nz看/v的/ude1时候/n有些/rz看不懂/v的/ude1地方/n吧/y。/w　　/nz1/nz、/w关于/p负脉冲/nz和/cc低电平/nz　　/nz所谓/v负脉冲/nz呢/y，/w就是/v一个/mq信号/gi从/p高电平/nz置/v为/p低电平/nz，/w然后/c延迟/v一段时间/nz后/f再/d置/v为/p高电平/nz的/ude1过程/gi，/w就/d像/v上/f图/gi所示/nz的/ude1脉冲/gi。/w而/cc低电平/nz就/d没有/v返回/v高电平/nz的/ude1过程/gi。/w　　/nz2/nz、/w关于/pq/nz端/v　　/nz我们/rr知道/v不管/c是/vshi置/v“/w1/nz”端/nz还是/c置/v“/w0/nz”端/nz，/w操作/gi的/ude1都/d是/vshiq/nz端/v，/w间接/b操作/giq/nz非端/nz，/w刚开始/nz我/rr就/d错误/gi的/ude1以为/vsd/nz非/b端/v控制/vn相应/vi上面/f的/ude1端口/gi，/w其实/d不是/c，/wrd/nz非端/nz和/ccsd/nz非/b端/v都/d是/vshi控制/vnq/nz端/v，/w即/vsd/nz非端一个/nz负脉冲/nz，/wq/nz端/v置/v“/w1/nz”/w，/wq/nz端/v如果/c原状态/nz就是/v“/w1/nz”/w，/w则/d加/v一个/mq负脉冲/nz后/f原状态/nz不/d改变/v。/wrd/nz非端一个/nz负脉冲/nz，/wq/nz端/v置/v“/w0/nz”/w，/wq/nz端/v如果/c原状态/nz就是/v“/w1/nz”/w，/w则/d加/v一个/mq负脉冲/nz后/f原状态/nz不/d改变/v。/w　　/nz3/nz、/w两/nz个/q端口/gi都/d加/v负脉冲/nz的/ude1情况下/nz　　/nz按理说/vl两/nz个/q端口/gi是/vshi不/d允许/v同时/c加/v负脉冲/nz的/ude1，/w因为/c一旦/d两端/n同时/c加/v负脉冲/nz，/w则/d两/nz个/q输出/gi端/v就/d都/d为/p“/w1/nz”/w，/w这样/rzv与/cc我们/rr认为/v的/ude1两/nz个/q输出/gi端的/z互为/v反变/nz量/n的/ude1原则/gi就/d相/d违背/v了/ule，/w但是/c在/p画/v时序/n图/gi的/ude1时候/n，/w可以/v将/d两/nz个/q输出/gi端/v同画/nz为/p高电平/nz。/w重点/n是/vshi，/w当/p两/nz个/q输入/v端/v都/d为/p低电平/nz的/ude1时候/n，/w再/d把/pba它们/rr扳回/v高电/nz平时/t，/w这时候/rzt输出/gi端/v就/d会/v有/vyou两/nz种/q结果/n，/w具体/a是/vshi哪种/ry结果/n，/w这/rzv要/v取决于/v两/nz个/q门电路/n的/ude1运转/vi速度/n问题/gi了/ule。/w下面/f是/vshi时序/n图/gi　　/nz　　/nz下面/f是/vshi基本/ars/nz触发器/gi的/ude1真表/nz　　/nz　　/nz4/nz、/w同步/girs/nz触发器/gi　　/nz　　/nz同步/girs/nz触发器/gi是/vshi在/p基本/ars/nz触发器/gi的/ude1基础上/nz加/v了/ule两/nz个/q与非门/gi，/wcp/nz是/vshi时钟/gi。/w　　/nz当/pcp/nz为/p“/w0/nz”/w时/qt，/w下面/f两/nz个/q门电路/n相当于/v被/pbei封死/nz，/w这时/rzt第一级/nz门电路/n的/ude1输出/gi端/v就/d都/d为/p1/nz,/nz即/v保持/v状态/gi。/w当/pcp/nz为/p“/w1/nz”/w时/qt，/w门电路/n被/pbei打开/gi，/w第一级/nz门电路/n的/ude1输出/gi端/v分别为/vrd/nz非/b和/ccsd/nz非/b，/w这/rzv就/d和/cc刚才/t的/ude1基本/ars/nz触发器/gi一样/uyy了/ule。/w　　/nz5/nz、/wjk/nz触发器/gi　　/nzjk/nz触发器/gi的/ude1内部/f原理/gi比较复杂/l，/w对于/p初学者/gi来说/uls，/w我/rr觉得/v直接/ad记住/v他/rr的/ude1功能/gi就/d可以/v了/ule，/w这样/rzv不至于/d越/d学/v越/d迷/v糊/v，/w当然/d有条件/nz的/ude1朋友/n也/d可以/v自己/rr去/vf弄/v明白/v其中/rz的/ude1原理/gi　　/nz　　/nz这/rzv是/vshijk/nz触发器/gi的/ude1逻辑/n符号/gi，/w其中/rzc1/gi代表/nnt时钟/gi，/w左边/f那个/rz箭头/n代表/nnt负脉冲/nz有效/gi，/w也/d就是说/c只有/c在/p时钟/gi负脉冲/nz来临/vi的/ude1时候/nq/nz端/v才/d会/v发生变化/l(/nz同步/gi工作/gi的/ude1情况/n，/w异步/gi除外/vi)/nz，/wr/nz,/nzs/nz端/v为/p强制/vd置/v“/w0/nz”/w、/w“/w1/nz”端/nz，/w这/rzv两/nz个/q端口/gi不受/v时钟/gi控制/vn，/w可以/v强迫/v置位/nz，/wr/nz端/v负脉/nz冲置/nz“/w0/nz”/w，/ws/nz端/v负脉/nz冲置/nz“/w1/nz”/w，/wj/nz、/wk/nz端/v为/p信号/gi端/v。/w　　/nz　　/nz这/rzv张/q是/vshijk/nz触发器/gi真表/nz，/w可以/v看出/v当/pr/nz、/ws/nz端/v都/d为/p“/w1/nz”/w的/ude1情况下/nz，/w信号/gi端的/zj/nz、/wk/nz才/d会/v发挥作用/n，/w从上到下/nz依次/d是/vshi“/w保持/v”/w、/w置/v“/w0/nz”/w、/w置/v“/w1/nz”/w、/w翻转/gi。/w　　/nz　　/nz这样/rzv就/d可以/v得到/vjk/nz触发器/gi的/ude1特性表/nz，/w有/vyou了/ule这个/rz表/n，/w我们/rr就/d可以/v写出/v他/rr的/ude1特性/gi方程/gi　　/nz即/v　　/nz　　/nz这/rzv是/vshi时序/n图/gi，/w注意/vq/nz端/v只/d在/p时钟/gi下降/vi沿/p出/vf变化/gi　　/nz6/nz、/wd/nz触发器/gi　　/nz　　/nz这/rzv是/vshid/nz触发器/gi的/ude1逻辑/n符号/gi，/w注意/v时钟/gi是/vshi高电平/nz有效/gi，/wr/nz、/ws/nz端/v是/vshi强迫/v置位/nz端/v，/wd/nz为/p信号/gi端/v　/nz　/nzd/nz触发器/gi比较简单/l，/w真/a表见/nz下图/n　　/nz　　/nz7/nz、/wt/nz触发器/gi　　/nz　　/nz真表/nz　　/nz　　/nz8/nz、/wt/nz‘/w触发器/gi　　/nz　　/nz特性/gi方程/gi　　/nzt/nz’/w触发器/gi的/ude1重要/a应用/gi，/w可以/v用作/v分频/nz　　/nz9/nz、/w最后/f展示/gi一下/m我/rr之前/f的/ude1作品/n，/w呵呵/e./nz./nz　　/nz　　/nz