#Substrate Graph
# noVertices
40
# noArcs
98
# Vertices: id availableCpu routingCapacity isCenter
0 100 100 0
1 261 261 1
2 25 25 0
3 279 279 1
4 542 542 1
5 946 946 1
6 286 286 1
7 124 124 1
8 279 279 1
9 279 279 1
10 661 661 1
11 500 500 1
12 510 510 1
13 99 99 1
14 436 436 1
15 167 167 1
16 37 37 0
17 99 99 1
18 37 37 0
19 37 37 0
20 37 37 0
21 150 150 0
22 37 37 0
23 223 223 1
24 405 405 1
25 37 37 0
26 284 284 1
27 37 37 0
28 37 37 0
29 99 99 1
30 37 37 0
31 37 37 0
32 37 37 0
33 37 37 0
34 37 37 0
35 99 99 1
36 37 37 0
37 37 37 0
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 7 75
1 0 7 75
0 2 1 25
2 0 1 25
1 3 8 93
3 1 8 93
1 9 8 93
9 1 8 93
3 4 3 93
4 3 3 93
3 12 4 93
12 3 4 93
4 5 1 156
5 4 1 156
4 6 4 125
6 4 4 125
4 9 4 93
9 4 4 93
4 21 5 75
21 4 5 75
5 8 3 93
8 5 3 93
5 10 2 187
10 5 2 187
5 15 2 93
15 5 2 93
5 16 1 37
16 5 1 37
5 25 4 37
25 5 4 37
5 29 2 62
29 5 2 62
5 11 4 125
11 5 4 125
5 12 3 156
12 5 3 156
6 7 11 62
7 6 11 62
6 17 3 62
17 6 3 62
6 18 8 37
18 6 8 37
7 26 4 62
26 7 4 62
8 14 1 93
14 8 1 93
8 24 7 93
24 8 7 93
9 12 3 93
12 9 3 93
10 11 7 125
11 10 7 125
10 13 6 62
13 10 6 62
10 32 4 37
32 10 4 37
10 24 9 125
24 10 9 125
10 14 4 125
14 10 4 125
11 24 8 125
24 11 8 125
11 14 4 125
14 11 4 125
12 21 5 75
21 12 5 75
12 23 3 93
23 12 3 93
13 22 9 37
22 13 9 37
14 23 6 93
23 14 6 93
15 19 6 37
19 15 6 37
15 20 9 37
20 15 9 37
17 38 6 37
38 17 6 37
23 27 4 37
27 23 4 37
24 35 6 62
35 24 6 62
26 28 2 37
28 26 2 37
26 30 8 37
30 26 8 37
26 31 3 37
31 26 3 37
26 33 6 37
33 26 6 37
26 36 5 37
36 26 5 37
26 37 3 37
37 26 3 37
29 34 4 37
34 29 4 37
35 39 7 37
39 35 7 37
