# SoC-Design-and-Lab

SoC설계및실습 과목의 Lab 과제들을 정리한 저장소입니다.

## 폴더 구조
- `Lab2. APB configuration`
- `Lab3. DMA Engine`
- `Lab4. DMA Engine with FIFO`
- `Lab5. Coverage`
- `Lab7. Synthesis`
- `Lab8. Register Retiming`
- `Lab9. Register Automation`

## Lab 요약
- Lab2: APB 기반 설정 DMA top 구현
- Lab3: DMA Engine 동작 구현
- Lab4: FIFO를 포함한 DMA 구조 확장
- Lab5: Coverage 기반 검증 실습
- Lab7: 합성 및 리포트 분석
- Lab8: Register Retiming 실습
- Lab9: RDL 기반 Register 자동화

## 환경
- OS: Linux
- EDA Toolchain: Synopsys
- VCS: Synopsys Verilog/SystemVerilog 시뮬레이터 (Compile/Simulation 실행)
- Verdi: Synopsys 디버깅/파형 분석
