<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2020.2 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2020 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="54" Path="C:/Users/zakkh/Dark_Matter/PartitionAcceleratorHLS/tanish_v2_vivado/tanish_v2_vivado.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="4b7ff54f1ed04d519678ae941065b506"/>
    <Option Name="Part" Val="xcvu19p-fsvb3824-1-e"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="SimulatorInstallDirModelSim" Val=""/>
    <Option Name="SimulatorInstallDirQuesta" Val=""/>
    <Option Name="SimulatorInstallDirIES" Val=""/>
    <Option Name="SimulatorInstallDirXcelium" Val=""/>
    <Option Name="SimulatorInstallDirVCS" Val=""/>
    <Option Name="SimulatorInstallDirRiviera" Val=""/>
    <Option Name="SimulatorInstallDirActiveHdl" Val=""/>
    <Option Name="SimulatorGccInstallDirModelSim" Val=""/>
    <Option Name="SimulatorGccInstallDirQuesta" Val=""/>
    <Option Name="SimulatorGccInstallDirIES" Val=""/>
    <Option Name="SimulatorGccInstallDirXcelium" Val=""/>
    <Option Name="SimulatorGccInstallDirVCS" Val=""/>
    <Option Name="SimulatorGccInstallDirRiviera" Val=""/>
    <Option Name="SimulatorGccInstallDirActiveHdl" Val=""/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPDefaultOutputPath" Val="$PGENDIR/sources_1"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="WTXSimLaunchSim" Val="0"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="0"/>
    <Option Name="WTModelSimExportSim" Val="0"/>
    <Option Name="WTQuestaExportSim" Val="0"/>
    <Option Name="WTIesExportSim" Val="0"/>
    <Option Name="WTVcsExportSim" Val="0"/>
    <Option Name="WTRivieraExportSim" Val="0"/>
    <Option Name="WTActivehdlExportSim" Val="0"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="1024"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
    <Option Name="SimTypes" Val="bfm"/>
    <Option Name="SimTypes" Val="tlm"/>
    <Option Name="SimTypes" Val="tlm_dpi"/>
    <Option Name="MEMEnableMemoryMapGeneration" Val="TRUE"/>
    <Option Name="DcpsUptoDate" Val="TRUE"/>
    <Option Name="DSAExtensible" Val="TRUE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_GDarrayDecoded_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_GDarrayDecoded_V.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_add_patch9.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_add_patch9.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/ip/MPSQ_ap_dcmp_0_no_dsp_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/ip/MPSQ_ap_dcmp_0_no_dsp_64.v"/>
          <Attr Name="ImportTime" Val="1722106788"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/ip/MPSQ_ap_fadd_3_full_dsp_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/ip/MPSQ_ap_fadd_3_full_dsp_32.v"/>
          <Attr Name="ImportTime" Val="1722106788"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/ip/MPSQ_ap_fcmp_0_no_dsp_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/ip/MPSQ_ap_fcmp_0_no_dsp_32.v"/>
          <Attr Name="ImportTime" Val="1722106788"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/ip/MPSQ_ap_sitodp_2_no_dsp_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/ip/MPSQ_ap_sitodp_2_no_dsp_32.v"/>
          <Attr Name="ImportTime" Val="1722106788"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/ip/MPSQ_ap_sitodp_2_no_dsp_64.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/ip/MPSQ_ap_sitodp_2_no_dsp_64.v"/>
          <Attr Name="ImportTime" Val="1722106788"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/ip/MPSQ_ap_sitofp_1_no_dsp_32.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/ip/MPSQ_ap_sitofp_1_no_dsp_32.v"/>
          <Attr Name="ImportTime" Val="1722106788"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_areWedgeSuperPointsEqual.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_areWedgeSuperPointsEqual.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_dcmp_64ns_64ns_1_2_no_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_dcmp_64ns_64ns_1_2_no_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_delete_patch.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_delete_patch.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_encodeCoordinates.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_encodeCoordinates.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_fadd_32ns_32ns_32_5_full_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_fadd_32ns_32ns_32_5_full_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_fcmp_32ns_32ns_1_2_no_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_fcmp_32ns_32ns_1_2_no_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_getParallelograms.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_getParallelograms.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_getShadows.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_getShadows.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_getSolveNextColumnWhileConditional.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_getSolveNextColumnWhileConditional.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_getSolveNextPatchPairWhileCondition.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_getSolveNextPatchPairWhileCondition.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_get_acceptanceCorners.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_get_acceptanceCorners.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_get_index_from_z.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_get_index_from_z.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_initializeArrays.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_initializeArrays.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mSP_findLRBounds.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mSP_findLRBounds.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mSP_findLRBounds_trapezoid_edges_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mSP_findLRBounds_trapezoid_edges_V.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mSP_findStartIndex.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mSP_findStartIndex.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makePatch_alignedToLine.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makePatch_alignedToLine.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makePatch_alignedToLine_NPpatches_parameters_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makePatch_alignedToLine_NPpatches_parameters_V.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makePatch_alignedToLine_NPpatches_superpoints_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makePatch_alignedToLine_NPpatches_superpoints_V.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makePatch_alignedToLine_init_patch_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makePatch_alignedToLine_init_patch_V.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makeSuperPoint_alignedToLine11.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makeSuperPoint_alignedToLine11.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makeSuperPoint_alignedToLine11_radii.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makeSuperPoint_alignedToLine11_radii.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makeSuperPoint_alignedToLine11_row_list_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makeSuperPoint_alignedToLine11_row_list_V.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_makeThirdPatch.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_makeThirdPatch.v"/>
          <Attr Name="ImportTime" Val="1722106789"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mul_25ns_33s_58_1_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mul_25ns_33s_58_1_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mul_26s_32s_57_1_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mul_26s_32s_57_1_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mul_33s_64s_64_2_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mul_33s_64s_64_2_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mul_58s_60ns_117_2_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mul_58s_60ns_117_2_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mul_64ns_66ns_129_2_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mul_64ns_66ns_129_2_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mul_mul_18ns_20ns_37_4_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mul_mul_18ns_20ns_37_4_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_mux_42_32_1_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_mux_42_32_1_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_patches_parameters_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_patches_parameters_V.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_sdiv_57ns_26s_32_61_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_sdiv_57ns_26s_32_61_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_sitodp_32ns_64_4_no_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_sitodp_32ns_64_4_no_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_sitodp_64ns_64_4_no_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_sitodp_64ns_64_4_no_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_sitodp_64s_64_4_no_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_sitodp_64s_64_4_no_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_sitofp_32ns_32_3_no_dsp_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_sitofp_32ns_32_3_no_dsp_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_solveComplmentaryPatch.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_solveComplmentaryPatch.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_solveComplmentaryPatch_current_z_i_index.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_solveComplmentaryPatch_current_z_i_index.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_solveComplmentaryPatch_new_z_i_V.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_solveComplmentaryPatch_new_z_i_V.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_solveComplmentaryPatch_new_z_i_index.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_solveComplmentaryPatch_new_z_i_index.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_solveNextColumn.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_solveNextColumn.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_solveNextPatchPair.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_solveNextPatchPair.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_straightLineProjectorFromLayerIJtoK.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_straightLineProjectorFromLayerIJtoK.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_straightLineProjectorFromLayerIJtoK_radii.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_straightLineProjectorFromLayerIJtoK_radii.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_urem_11ns_4ns_11_15_seq_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_urem_11ns_4ns_11_15_seq_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_urem_11ns_4ns_8_15_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_urem_11ns_4ns_8_15_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_urem_57s_4ns_57_61_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_urem_57s_4ns_57_61_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_urem_57s_4ns_57_61_seq_1.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_urem_57s_4ns_57_61_seq_1.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ_wedgePatch_init.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ_wedgePatch_init.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/verilog/MPSQ.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/hdl/verilog/MPSQ.v"/>
          <Attr Name="ImportTime" Val="1722106790"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="MPSQ"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/imports/constraints/MPSQ_ooc.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../tanish2/constraints/MPSQ_ooc.xdc"/>
          <Attr Name="ImportTime" Val="1722106792"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1" RelGenDir="$PGENDIR/sim_1">
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="MPSQ"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SelectedSimModel" Val="rtl"/>
        <Option Name="PamDesignTestbench" Val=""/>
        <Option Name="PamDutBypassFile" Val="xil_dut_bypass"/>
        <Option Name="PamSignalDriverFile" Val="xil_bypass_driver"/>
        <Option Name="PamPseudoTop" Val="pseudo_tb"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
    <FileSet Name="utils_1" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
      <Filter Type="Utils"/>
      <Config>
        <Option Name="TopAutoSet" Val="TRUE"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="15">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xcvu19p-fsvb3824-1-e" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true" AutoIncrementalDir="$PSRCDIR/utils_1/imports/synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020">
          <Desc>Vivado Synthesis Defaults</Desc>
        </StratHandle>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2020"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xcvu19p-fsvb3824-1-e" ConstrsSet="constrs_1" Description="Default settings for Implementation." AutoIncrementalCheckpoint="false" WriteIncrSynthDcp="false" State="current" SynthRun="synth_1" IncludeInArchive="true" GenFullBitstream="true" AutoIncrementalDir="$PSRCDIR/utils_1/imports/impl_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2020">
          <Desc>Default settings for Implementation.</Desc>
        </StratHandle>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2020"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
      <RQSFiles/>
    </Run>
  </Runs>
  <Board/>
  <DashboardSummary Version="1" Minor="0">
    <Dashboards>
      <Dashboard Name="default_dashboard">
        <Gadgets>
          <Gadget Name="drc_1" Type="drc" Version="1" Row="2" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_drc_0 "/>
          </Gadget>
          <Gadget Name="methodology_1" Type="methodology" Version="1" Row="2" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_methodology_0 "/>
          </Gadget>
          <Gadget Name="power_1" Type="power" Version="1" Row="1" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_power_0 "/>
          </Gadget>
          <Gadget Name="timing_1" Type="timing" Version="1" Row="0" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_route_report_timing_summary_0 "/>
          </Gadget>
          <Gadget Name="utilization_1" Type="utilization" Version="1" Row="0" Column="0">
            <GadgetParam Name="REPORTS" Type="string_list" Value="synth_1#synth_1_synth_report_utilization_0 "/>
            <GadgetParam Name="RUN.STEP" Type="string" Value="synth_design"/>
            <GadgetParam Name="RUN.TYPE" Type="string" Value="synthesis"/>
          </Gadget>
          <Gadget Name="utilization_2" Type="utilization" Version="1" Row="1" Column="1">
            <GadgetParam Name="REPORTS" Type="string_list" Value="impl_1#impl_1_place_report_utilization_0 "/>
          </Gadget>
        </Gadgets>
      </Dashboard>
      <CurrentDashboard>default_dashboard</CurrentDashboard>
    </Dashboards>
  </DashboardSummary>
</Project>
