# 10.1 简介
如前几章所述，CPU从主存中获取指令并执行。在这种情况下，系统（注意，这里强调的是系统，不是CPU）中发生的大多数操作都是由CPU发起的，这些操作都是CPU指令执行的结果。例如，在主存和外设之间读写数据是由CPU在执行指令时触发的事件。但有些事件是由其他硬件（如外设）发起的。例如在9.4节讨论的系统中，当按下一个小键盘的键时，小键盘控制器将该信息记录到小键盘控制器寄存器上。即使事件不是由CPU发起的，它也可能需要CPU的关注，例如它可能需要CPU执行一些操作。因此，必须有一种方法来通知CPU有一些外设需要它的关注。  
为了说明这个概念，让我们考虑图10.1所示的计算系统，它包含一个RV32I CPU、主存和一个小键盘。  

![](./imgs/ch10/10.1.png)  
> 图10.1

小键盘连接到小键盘控制器，该控制器包含两个8位寄存器：Data寄存器和Status寄存器。映射到地址0x00000050的Data寄存器存储了一个值，表示键盘上按下的最后一个键。映射到地址0x00000054的Status寄存器包含一个值，表示键盘的当前状态。状态寄存器的最低有效位（第0位那个bit），称为就绪位（READY bit），表示CPU上次从Data寄存器读取值后是否按下了键盘。如果它的值是0，意味着自上次CPU从Data寄存器读取值以来，没有按下任何键，否则，它的值是1。状态寄存器的第二个最低有效位（第1位那个bit），称为OVRN位，表示自从CPU上一次从Data寄存器读取值以来，键盘是否被多次按下。如果它的值是1，则意味着自上次CPU从Data寄存器读取值以来，键盘被按了不止一次。由于小键盘控制器只包含一个Data寄存器，如果在CPU获得读取Data寄存器的机会之前多次按下小键盘，一个或多个的按键值会丢失。这种情况称为OVRN (overrun，数据溢出)，可以通过检查Status寄存器的OVRN位来检测。  

程序读取Data寄存器内容的时间越长，数据溢出的可能性就越高。为防止数据溢出，按下键盘后，通常将Data寄存器的值复制到位于主存中的先进先出（FIFO）队列。这种方法如图10.2所示，它使用一个长度为8的循环缓冲区和两个指针实现了FIFO队列，一个指向队列头（插入的最老元素），另一个指向队列尾（插入的最后一个元素）。在这个例子中，按键1、9和6被按下并存储在队列中。

![](./imgs/ch10/10.2.png)  
> 图10.2

在这种方法中，每当按下一个键时，它的值就会被推送到队列的尾部，而每当用户程序需要读取一个键值时，它就会从队列的头部弹出该键，而不是从键盘Data寄存器读取。注意，队列作为缓冲区能够存储多个键值，允许程序在读取每个键值之前执行较长的计算。图10.3说明了按下键盘键9时会发生什么。
* 首先，按下了键9。①
* 然后，键盘控制器在Data和Status寄存器上记录该信息。②
* 最后，CPU执行一个例程，将Data寄存器的值推送到队列尾部。③

![](./imgs/ch10/10.3.png)  
> 图10.3

将值从键盘的Data寄存器复制到位于主存的队列通常是由CPU通过执行例程来实现的。在这种情况下，每当键被按下时，CPU必须尽快执行该例程，以防止数据溢出。有两种主要方法可以通知CPU去处理由外部硬件引起的事件：轮询和硬件中断。

## 10.1.1 轮询
轮询是一种程序设计方法，让CPU周期性地检查是否需要处理外设的信号。在这种方法中，程序被设计成随时检查可能需要CPU介入的外设。例如，程序可能包含一个主循环，反复检查外设并执行一些计算。每当有一个外设需要处理时，程序都会调用一个例程来处理这个外设。算法3演示了一个使用轮询来处理外设的程序。它由一个主循环（`while`循环）组成，该循环检查外设以是否需要处理，并交替执行一些计算。

```Pascal
while True do
    // 处理外设
    for p in Peripherals do
        if needsAttention(p) then
            handlePeripheral(p);
        end
    end
    PerformSomeComputation();
end
```
> 算法3：使用轮训处理外设

算法4演示了使用轮询来定期检查和处理键盘的代码。在这个例子中，`keypadPressed()`函数检查键盘就绪位是否设置，如果设置则返回true，然后程序调用`getKey()`和`pushKeyOnQueue()`例程读取数据寄存器的内容，并将其推送到队列的尾部。`Compute()`例程表示程序在这段时间内完成的工作。

```Pascal
while True do
    if keypadPressed() then
        k ← getKey();
        pushKeyOnQueue(k);
    end
    Compute();
end
```
> 算法4：使用轮训处理小键盘

请注意，`Compute()`例程执行的工作量会影响检查键盘的频率。一方面，`Compute()`例程执行的时间越长，发生数据溢出的可能性就越高。另一方面，中断`Compute()`的计算会使每次对它的调用执行变快（例如，每次调用只执行一小部分计算），但可能会导致巨大的开销（检查外设可能需要很长时间），并且可能使程序难以设计和实现。因此，轮询通常不是检查和处理外设事件的最佳方法。

# 10.2 外部中断
**硬件中断（Hardware interrupt）是一种机制，允许硬件通知CPU它们（有事情）需要（CPU）处理。而外部中断是由外部（非CPU）硬件（如外设）引起的中断，通知CPU它们需要处理。** 在这种方法中，外设向CPU发送一个中断信号，一旦CPU接收到这个信号，它就会：
* 保存当前程序的上下文信息
* 调用例程去处理硬件中断
* 恢复被保存的上下文信息然后继续执行程序

为了说明这个概念，让我们考虑图10.4所示的计算系统。 

![](./imgs/ch10/10.4.png)  
> 图10.4

这个系统与图10.1/10.2/10.3非常相似。主要的区别是CPU包含一个中断引脚，键盘控制器连接到该引脚（红色箭头）。**中断引脚是一个输入引脚，通知CPU是否有外部中断**。每当按键被按下时，键盘控制器通过中断引脚向CPU发送一个信号。CPU硬件不断地监视中断引脚，如果它接收到中断信号，它就中断当前的执行流来执行中断服务程序。**中断服务程序（ISR）是处理中断的软件例程**。有几种实现ISR的方法，但一般来说，它们通常将正在执行的程序的上下文（例如，CPU寄存器的内容）保存在主存上，与发送中断信号的外设交互，最后恢复保存的上下文，以便CPU继续执行被中断的程序。


## 10.2.1  检测外部中断
1.2节中介绍的CPU指令执行周期，算法5对该执行周期进行调整以便检测外部中断。在本例中，在获取执行指令之前，它会验证`interrupt_pin`是否被设置了，当CPU收到了中断且开启了中断检测这个变量才会被修改。即`interrupts -enabled`被设置了。如果两个条件都满足，它就将PC寄存器的值保存到`SAVED_PC`中，然后将PC寄存器的值设为中断服务程序（ISR）的地址，并通过清除中断启用寄存器来禁用中断。这些都完成后，下一条获取执行的指令是中断服务程序的第一条指令。

```pascal
while True do
    // 检查中断是否发生
    if (interrupt_pin = '1') and (interrupts_enabled = '1') then
        // 如果发生了且中断检测开启，则调用ISR
        SAVED_PC ← PC ;
        PC ← ISR_ADDRESS;
        interrupts_enabled ← '0';
    end
    // 获取指令并更新PC寄存器
    IR ← MainMemory[PC] ;
    PC ← PC+4;
    ExecuteInstruction(IR);
end
```
> 算法5

注意，算法5中的伪代码在调用ISR时禁用中断。这样做是为了在CPU重定向执行流以处理新的中断之前，ISR有机会保存所有重要的上下文（包括`SAVED_PC`的值）。此外，在某些系统中，ISR负责与外设交互，因此它停止（其它设备）向中断引脚发送信号。此时，CPU必须忽略`interrupt_pin`，~~直到外设停止向中断引脚发出信号~~（译注：这句不好理解，疑似有误）。一旦可以处理新的中断了，ISR会设置`interrupts_enabled`，这样CPU可以处理新的中断了。
> 注：CPU通常在上电时禁用中断，以便引导软件可以配置硬件并注册适当的ISR，等初始化ISR完毕之后才会处理中断。


## 10.2.2  调用适当的中断服务例程

一个计算系统可能包含几个外设，这些外设可能会中断CPU。此外，每个外设通常需要一个专门的ISR来处理其中断。例如，键盘控制器可能需要一个将Data寄存器中的值添加到主存队列的ISR，而指向设备（鼠标）控制器可能需要另一个操作。因此，每当中断发生时，系统必须执行两个任务：
1. 确定是哪个外设中断了CPU
2. 调用适当的ISR处理该中断

根据系统体系结构的不同，这两项任务可以由硬件、软件或两者结合来执行。实际上，有几种方法可以用来判断，哪个外设中断了CPU然后调用适当的ISR来处理中断。为了讨论主要的权衡，我们将考虑三种不同的设计：
* SW-only（software-only）
* SW/HW
* HW-only（hardware-only）

**SW-only**  
在SW-only中，ISR负责识别中断CPU的外设，并调用适当的例程来处理中断。在这种方法中，在中断发生时，CPU调用一个通用的ISR，该ISR必须执行这两项任务。由于没有硬件支持来确定是哪个外设中断了CPU， ISR可能必须与所有外设交互，以确定需要CPU关注的外设。一旦ISR发现哪个外设中断了CPU，它就可以调用适当的中断服务程序来处理外设中断。（译注：这种方法中，ISR可能需要轮询外设）

这种方法的主要优点是它简化了CPU硬件设计，这通常是一个重要的目标，因为硬件bug很难找到，而且一旦CPU制造和销售就不容易修补。尽管如此，如果有多个外设、或外设运行速度慢，ISR可能需要很长时间才能弄清楚是哪个外设中断了CPU。这可能会影响整体系统性能，甚至如前面几节所讨论的那样，可能导致系统由于overruns而丢失数据。


**SW/HW**  
在SW-HW中，ISR也负责执行这两项任务；但硬件提供了一些支持，（协助ISR）识别中断CPU的外设。在这种情况下，在中断发生时，硬件将寄存器的值设为某个值，该值表示哪个外设产生了中断。因此，ISR只需读取该寄存器，就能找出是哪个外设产生了中断。一旦ISR发现哪个外设中断了CPU，它就可以调用适当的中断服务程序来处理外设中断。

（在这种方式中）CPU的硬件设计可能不如SW-only那么简单；但这种方法中ISR花费很少的时间（通常是执行一两个指令所需的时间）来确定哪个外设发送中断信号。


**HW-only**  
在HW-only中，硬件负责识别中断CPU的外设，并调用适当的ISR。在这种情况下，每个外设都关联一个中断id，CPU必须自动将该id映射到各自的ISR。这通常通过一张表（称为中断向量表）来完成，该表将中断id映射到ISR的地址。


为说明这个概念，我们考虑这样一个系统，其中每个外设都关联到一个惟一的中断id，范围从0到15，每当接收到中断信号时，CPU都会自动将中断id注册到`INTERRUPT_ID`寄存器。此外，主存上有一个数组，称为中断向量表，它的下标为i的元素中包含了一个ISR的地址，而这个ISR就是与中断id为i的外设服务的。系统还包含一个名为`INT_TABLE_BASE`的寄存器，存储了中断向量表的地址。在这种情况下，为调用正确的ISR， CPU可以使用中断id从中断向量表加载ISR地址。算法6说明了CPU如何从中断向量表自动加载正确的ISR的地址。CPU将`INTERRUPT ID`寄存器的值乘以4，因为中断向量表中的每一项都是一个32位（4字节）的地址。

开机后，在启用中断之前，引导软件必须初始化内存中的中断向量表，并将中断向量表的地址写到`INT_TABLE_BASE`寄存器中。

这种方法的主要优点是性能好，因为CPU在中断发生时直接调用ISR。但CPU的硬件设计就变得更加复杂。


```pascal
while True do
    // 检查中断
    if (interrupt pin = '1') and (interrupts enabled = '1') then
        // 保存PC寄存器的值
        SAVED_PC ← PC ;
        //从中断向量表中获取ISR的地址，并设置PC寄存器
        PC ← MainMemory[INT TABLE BASE + INTERRUPT ID × 4];
        interrupts_enabled ← '0' ;
    end
    // 获取指令并更新PC寄存器
    IR ← MainMemory[PC] ;
    PC ← PC+4;
    ExecuteInstruction(IR);
end
```
> 算法6：CPU指令执行周期内自动调用适当的ISR  



# 10.3 RV32I上的中断
在本节中，我们将讨论RISV-V CPU的外部中断。我们将在11.1节中讨论RISC-V指令集体系结构定义了三个特权级别：
* 用户/应用模式
* 监督（Supervisor）
* 机器（Machine）

此外，它还规定微处理器可以只实现这些特权级别的一个子集。为简化讨论，本章将重点讨论只实现机器特权级别的系统，这通常是嵌入式系统的情景。第11章将讨论其他特权级别，以及它们对RISC-V中断处理机制的影响。



## 10.3.1 控制与状态寄存器
RISC-V控制和状态寄存器（CSR）是特殊的寄存器，它向软件公开CPU状态，并允许软件配置CPU行为。例如在RV32I ISA上，`mstatus`是一个32位CSR，其中包含几个暴露CPU当前状态或控制CPU行为的bit。

RISC-V ISA包含一组特殊的指令，使软件能够读取和修改CSR的值。

* `csrrw rd, csr, rs1`指令以原子方式交换CSR和普通寄存器中的值。例如`csrrw a0, mscratch, a0`指令会原子交换`a0`寄存器和`mscratch`CSR的内容。
* `csrr rd, csr`指令将`csr`这个CSR的的值复制到`rd`通用寄存器中。例如`csrr a0, mstatus`指令会复制`mstatus`这个CSR的值到`a0`寄存器。
* `csrw csr, rd `指令将`rd`通用寄存器的内容复制到`csr`这个CSR中。例如`csrw mtvec, a1`指令会复制`a1`寄存器的值到`mtvec` CSR中。

RV32I的CSR都是32位的，其中一些可能包含用于不同目的的子字段（subfield）。例如`mstatus` CSR（如图10.5所示）包含超过17个子字段（例如`MIE`、`MPIE`等），每个都有特定的用途。

在后续的讨论中，我们将使用`csr.FIELD`来表示`csr`中的子字段`FIELD`。例如`mstatus.MIE`是指`mstatus`这个CSR中的子字段`MIE`。

![](./imgs/ch10/10.5.png)  
> 图10.5

## 10.3.2 中断相关的CSR

下列的RV32I CSR，当运行在Machine特权级别下时，提供了中断发生时的中断处理机制（interrupt handling mechanism，下面简称为**IHM**）的状态，或者控制其行为。

### `mstatus`
`mstatus`的下列子字段提供了IHM的信息，或者控制其行为。
* `mstatus.MIE`（Machine Interrupt Enable）：该子字段控制CPU是否处理中断。如果它包含0，则CPU忽略所有中断。该位在（机器）重置时清除，启动程序通常在外设和IHM被正确配置好之后将它设为1。
  
  > 有一个CSR也叫做`mie`（Machine Interrupt Enable），但是它有不同的用途，不应该将它和子字段`mstatus.MIE`混淆
* `mstatus.MPIE`（Machine Previous Interrupt Enable）：在中断发生时，CPU改变子字段`mstatus.MIE`的值从而忽略新的中断，直到ISR再次启用它。`mstatus.MIE`之前的值被CPU自动保存在`mstatus.MPIE`子字段中。
* `mstatus.MPP`（Machine Previous privilege）：在中断发生时，CPU可以改变特权模式。在这种情况下，它（在切换特权模式之前）会将当前的特权模式保存在这个子字段中。


### `mcause`（Machine Interrupt Cause）：
`mcause`这个CSR存储了中断的原因，即一个表明中断为何产生的值。它有两个子字段：`mcause.EXCCODE`（0到30位）和`mcause.INTERRUPT`（31位）。`mcause.INTERRUPT`表明中断是实际中断(1)还是异常(0)。`mcause.EXCCODE`子字段存储了中断（或异常）的标识符。在机器模式下，由外设引起的中断被分类为"机器外部中断"，此时`mcause.INTERRUPT`和`mcause.EXCCODE`上的值分别是0x1和0xB。
### `mtvec`（Machine Trap Vector）：
`mtvec`存储了CPU在中断发生时需要调用的ISR的地址信息。它有两个字段：`mtvec.MODE`（比特位0到1）和`mtvec.BASE`（比特位2到31）。`mtvec.MODE`表示CPU工作在vectored（01）或者direct（00）模式。在direct模式下，发生中断时，CPU将PC寄存器的值设为`mtvec.BASE`值。在vector模式下，发生中断时，CPU将PC寄存器的值设为`mtvec.BASE` +（4 × `mcause.EXCCODE`）。

### `mie`（Machine Interrupt Enable ）

在RISC-V CPU上可能有几个中断源。`mie`允许系统配置哪些中断必须启用或禁用，也就是说，哪些中断必须被CPU处理，哪些中断必须被忽略。在运行在machine模式时，以下子字段控制了IHM：

* `mie.MEIE`（The Machine External Interrupt Enabled）：该子字段长度是11位，控制CPU接受或者忽略外部中断。
* `mie.MTIE`（The Machine Timer Interrupt Enabled）：RISC-V CPU包含一个内部定时器，可以配置它（定时地）产生中断。该子字段长度是7位，控制CPU接受或者忽略定时器发出的中断。
* `mie.MSIE`（The Machine Software Interrupt Enabled）：该子字段长度是3位，控制CPU接受或者忽略软件发出的中断。

> 子字段`mstatus.MIE`在全局上决定了是否启用中断，而`mie`这个CSR则控制更细粒度的配置。如果`mstatus.MIE`的值是0，CPU将忽略所有中断，即使`mie`启用了中断。



### `mip`（Machine Interrupt Pending）

该CSR记录了哪些中断正在排队等待处理，即那些发出了中断信号但尚未被CPU处理的中断。当运行在machine模式时，以下子字段表明了正在排队的中断的状态：：

* `mip.MEIP `（The Machine External Interrupt Pending）：长度为11位，表明是否有一个外部中断正在等候处理。
* `mip.MTIP `（The Machine Timer Interrupt Pending）：长度为7位，表明是否有一个定时器产生的中断正在等候处理。
* `mip.MSIP `（The Machine Software Interrupt Pending）：长度为3，表明是否有一个软件产生的中断正在等候处理。

### `mepc`（Machine Exception Program Counter）：

当中断发生的时候，CPU将PC寄存器的值保存到该CSR（以便ISR执行之后恢复到之前的执行流）。

### `mscratch`（Machine Scratch）：

该CSR是machine模式下可见的一个缓存寄存器，第10.3.4节讨论了如何使用它来实现ISR。




## 10.3.3 中断处理流程

如10.2节所述，为处理外部中断，系统必须保存当前程序的上下文，接着执行一个例程来处理硬件中断，最后恢复保存的上下文，然后CPU才能继续执行前一个程序。

在RISC-V CPU中，上述动作中的一部分由CPU执行，其余的必须由ISR执行。例如，PC寄存器的值由CPU自己保存，而其他通用寄存器必须由ISR保存。本节讨论由CPU自动执行的操作，而第10.3.4节讨论必须由ISR执行的操作。

算法7演示了RV32I CPU如何处理外部中断。

* 首先，它通过检查子字段`mstatus.MIE`的值来验证CPU是否必须处理中断。（第2行）。如果值为1，则检查中断（第3-20行），否则，忽略中断并继续正常的指令执行周期（第22行）。
* 假设`mstatus.MIE`=1（第4行），`mip.MEIP`=1（有中断等候处理），`mie.MEIE`=1（外部中断开启），则CPU会处理中断（第5-19行）
* 在处理中断时，CPU首先保存`mstatus.MIE`的值然后设为0，以便忽略新的中断（第6行和第7行）。
* 然后，CPU将PC的内容保存到`mepc`寄存器（第8行）中，并设置`mcause`的值（第10行和第11行）。
* 最后，它改写PC寄存器，使其它指向ISR的第一条指令（第13-19行）。

```pascal
while True do
    if mstatus.MIE = '1' then
        // 如果启用了中断，则开始处理外部中断
        if (mip.MEIP = '1') and (mie.MEIE = '1') then
            // 保存部分上下文并忽略新的中断
            mstatus.MPIE ← mstatus.MIE ; //这句代码的作用是保存MIE
            mstatus.MIE = '0' ; 
            mepc ← PC ;
            // 设置中断的原因
            mcause.INTERRUPT ← '1' ;
            mcause.EXCCODE ← '0xB' ;
            // 修改PC使其指向ISR
            if mtvec.MODE = '0' then
                // Direct模式 (0)
                PC ← mtvec.BASE ;
            else
                // Vectored模式 (1)
                PC ← mtvec.BASE + (4 × mcause.EXCCODE) ;
            end
        end
    end
    // 拉取新的指令并更新PC
    IR ← MainMemory[PC];
    PC ← PC+4;
    ExecuteInstruction(IR);
end
```
> 算法7：RV32I CPU的中断处理流程

## 10.3.4 实现一个中断服务例程

## 10.3.5 初始化中断处理机制
