# 西邮FPGA创新小组历届作品

希望后续同学持续添加并修改此文件目录

#### 注意
- 上传单个文件大小不能超过25Mb，否侧无法上传
- 只需要将工程中的Verilog文件和涉及到的coe文件上传即可
- 每个工程后面需要添加文档说明文件夹位置及代码使用


