# 异步复位，同步撤离(释放)

[异步复位，同步释放 - 知乎](https://zhuanlan.zhihu.com/p/344425393)
[reset 详解：异步复位，同步释放 - 大地丶 - 博客园](https://www.cnblogs.com/liushaowe1/p/16143752.html)

> 逻辑电路的任何一个寄存器、存储器结构和其他逻辑单元都必须要附加复位逻辑电路，以保证电路能够从错误状态中恢复，可靠地工作

- 异步复位：就是复位信号可以直接不受时钟信号影响，在任意时刻只要是低电平就能复位，即复位信号不需要和时钟同步
- 同步撤离：让复位信号取消的时候，必须跟时钟信号同步，即刚好跟时钟同沿

[数字设计小思 - D 触发器与死缠烂打的亚稳态\_d 触发器亚稳态-CSDN 博客](https://blog.csdn.net/weixin_41445387/article/details/130441816)

# STA setup-hold 检查

[【STA 专题一】Setup check 与 Hold check - 知乎](https://zhuanlan.zhihu.com/p/442402978)
[建立时间(setup time)和保持时间(hold time）详析 - 知乎](https://zhuanlan.zhihu.com/p/278523793)
[为什么会有建立时间(setup time)和保持时间(hold time)要求 - 知乎](https://zhuanlan.zhihu.com/p/269274800)
[上升沿触发的 D 触发器电路结构图(一眼就能看懂)以及触发器为什么要有建立时间和保持时间要求 - 不好说话甄 - 博客园](https://www.cnblogs.com/zhendeblog/p/17548765.html)

电路中所有时序元件的输入端在时钟脉冲到来之前是否出现稳定的数据输入，这也被称作 setup 检查
电路中所有时序元件的数据输入在时钟脉冲到来后是否依旧能够在一定时间内维持有效，这也被称作 hold 检查

触发器为什么要有建立时间和保持时间要求？

- 之所以有建立时间要求，就是要保证主 D 锁存器能够锁存住稳定的信号，因此时钟上升沿之前 D 输入信号要提前一段时间进入稳定
- 之所以有保持时间要求，就是要保证主 D 锁存器锁存的信号不被 D 输入信号的变化而被破坏，因此时钟上升沿之后 D 输入信号要保持一段时间

### setup time(建立时间)

在时钟有效沿(例如上升沿)之前，数据输入端信号必须保持稳定的最短时间
![](https://picx.zhimg.com/v2-e560745a0a970d73f5d38880e0bac2e3_r.jpg)

### hold time(保持时间)

在时钟有效沿（下图为上升沿）之后，数据输入端信号必须保持稳定的最短时间

![](https://pic3.zhimg.com/v2-35a20de6765d25aecbd7053cfd46c8a2_r.jpg)

![](https://pic4.zhimg.com/v2-5080d76add8927c70ff35711fbb78507_1440w.jpg)
两个触发器(FF)组成的电路
![](https://pica.zhimg.com/v2-1754a61110df2b907c669df929c2719c_1440w.jpg)
setup&hold 时序分析
