## Makefile

## make

make可执行程序，用来解析Makefile文件的命令

这个命令存放于/usr/bin

#### Makefile

makefile文件，这个文件中描述程序的编译规则

执行make命令时，make命令会在当前目录下寻找makefile文件，根据makefile文件里的规则来编译程序

M

注意：Makefile规则文件是程序员曹鸿箭根据自己的程序，编写的编译规则

#### Makefile的好处

1.简化编译程序的时候输入的命令，编译的时候只需执行make命名即可。

2.可以节省编译时间，提高编译效率。（下次编译时，只编译修改过（时间戳）的文件）。

## make概述

1.GNU make是一种代码维护工具

2.make命令会根据Makefile完成整个软件项目的代码维护工作

3.简化编译工作，提高开发效率

4.linux下手动编写，windows下由IDE自动生成

#### make主要解决两个问题

- 大量代码的关系维护：

  项目中源代码很多的时候，手工维护，编译时间长，且编译命令复杂，难以记忆和维护

- 减少重复编译时间

  在只改动部分文件时，只对修改过的文件重新编译，然后重新链接所有的目标文件，节省编译时间

## Makefile语法及其执行

#### 语法规则

```makefile
目标：依赖文件
<tab> 命令列表
```

1.目标：

通常是要产生的文件名称，目标可以是可执行文件或其他的obj文件，也可是一个动作的名称

2.依赖文件：

是用来输入从而产生目标的文件，一个目标通常有多个依赖文件

3.命令：

make执行的动作，一个规则可以含有多个命名。有多个命名时，每个命令占一行。



简单实例：

```c
//main.c
#include <stdio.h>
#include "main.h"

int main(){
    printf("make bala bala\n");
    printf("PI = %f\n");
    return 0;
}

//main.h
#define PI 3.1415926
```

```makefile
main:main.c main.h
	gcc main.c -o main
clean:
	rm main
```

#### make命令格式

```bash
make [-f file] [targets]
```

**1.[-f file]**

make默认在工作目录中寻找GNUmakefile,makefile,Makefile的文件作为makefile文件的输入

-f可以指定以上名字以外的文件作为makefile输入文件

**2.[targets]**

若使用make时没有指定目标，则make会默认实现makefile文件内的第一个目标，然后退出；

指定了make要实现的目标，目标可以时一个或多个（多个目标用空格隔开）。



实例：

main.c调用printf1.c中的printf1函数，同时需要使用main.h中的PI，printf1.h需要使用main.h中的PI

```c
// main.c
#include "head.h"
#include <stdio.h>

int main(){
    int x=1000,y=900;
    
    printf("%d+%d=%d\n",x,y,sum(x,y));
    printf("%d-%d=%d\n",x,y,sub(x,y));
    
    return 0;
}

//****************************
// head.h
#ifndef _HEAD_H_
#define _HEAD_H_

#include <stdio.h>

int sum(int a,int b);
int sub(int a,int b);

#endif

//******************************
//sum.c
#include "head.h"

int sum(int a,int b){
    return a+b;
}

//**************************
//sub.c
#include "head.h"

int sub(int a,int b){
    return a-b;
}
```

```bash
gcc *.c
./a.out
```

```makefile
main: main.o sub.o sum.o
	gcc main.o sub.o sum.o -o main
	
main.o:main.c
	gcc -c main.c -o main.o
	
sub.o:sub.c
	gcc -c sub.c -o sub.o
	
sum.o:sum.c
	gcc -c sum.c -o sum.o
	
clean:
	rm *.o main a.out -rf
```

执行：

```bash
./main
1000+900=1900
1000-900=100
```

### 假想目标

makefile中出现的文件称为假想目标，并不是一个真正的文件名，通常是一个目标集合或者动作

可以没有依赖或者命令

一般需要显式的使用make+名字 显式调用

```makefile
all:exec1 exec2
clean:
<Tab>rm *.o exec
```

运行时使用`make clean`就会执行clean后面的命令

### makefile变量

相当于C语言中的宏，当被make解析时，其中的变量会被展开

变量的作用：

- 保存文件名列表
- 保存文件目录列表
- 保存编译器名
- 保存编译参数
- 保存编译的输出

**makefile变量的分类**

1.自定义变量

在makefile文件中定义的变量。make工具传给makefile的变量

2.系统环境变量

make工具解析makefile前，读取系统环境变量并设置为makefile的变量

3.预定义变量（自动变量）

#### 自定义变量语法

定义变量：

​	`变量名=变量值`

引用变量：

​	`$(变量名)$`或者`${变量名}`

makefile的变量名：

​	makefile变量名可以以数字开头

注意：

- 变量名时大小写敏感的
- 变量一般都在makefile的头部顶i有
- 变量几乎可在makefile的任何地方使用

比如，修改上例，使用自定义变量使其更加通用：

```makefile
CC=gcc
# CC=arm-linux-gcc
obj=main
obj1=sub
obj2=sum
OBJ=main.o sub.o sum.o
cflags=-Wall -g

$(obj):$(OBJ)
	$(CC) $(OBJ) -o $(obj).o
	
$(obj).o:$(obj).c
	$(CC) -c $(obj).c -o $(obj).o
	
$(obj1).o:$(obj1).c
	$(CC) -c $(obj1).c -o $(obj1).o
	
$(obg2).o:$(obj2).c
	$(CC) -c $(obj2).c -o $(obj2).o
	
clean:
	rm *.o $(obj) a.out -rf
```

#### 系统环境变量

在makefile中可直接读取或修改拷贝后的变量

```makefile
#export test=100
#make clean
#echo $test

main:main.c main.h
	gcc main.c -o main
clean:
	rm main -rf
	echo $(PWD)
	echo "test=$(test)"
```

#### 预定义变量

makefile中有许多预定义变量，有特殊含义，可直接在makefile中使用

```makefile
$@ # 目标名
$< # 依赖文件列表中的第一个文件
$^ # 依赖文件列表中除去重复文件的部分

AR # 归档维护程序的程序名，默认值为ar
ARFLAGS # 归档维护程序的选项
AS # 汇编程序 的名称，默认值为as
ASFLAGS # 汇编程序的选项

CC # C编译器的名称，默认值为cc
CFLAGS # C编译器的选项

CPP # C预编译器的名称，默认值为$(CC) -E
CPPFLAGS # C预编译的选项

CXX # C++编译器的名称，默认为g++
CXXFLAGS # C++编译器的选项
```



