---
title: "哈工大2020秋计算机组成原理试题"
math: true
categories: 
  - "Computer"
tags: 
  - "HIT exam"
  - "Computer Architecture"
---

分数组成：必修（选修）：作业5%（10%）+报告5%（10%）+平时5%（10%）+实验35%（0%）+考试50%（70%）

期末试卷：填空（20分）+选择（20分）+简答题（6×4=24分）+3个大题（12×3=36分）

填空和选择很多都是网上能找到的题，复习时间充裕的话可以找一些做。

## 填空

1. 软件兼容分为哪两种，哪一种是其根本特征？
2. 提高并行性的三种途径有？
3. 指令字长16位，分为单、双地址指令，地址位5位，双地址指令A条，问单地址指令最多多少条？
4. CPU存储操作数的单元有？（堆栈、累加器、一组寄存器）
5. 一个实例，让判断流水线瓶颈和给出消除流水线瓶颈的两种方法。
6. 程序局部性分哪两种？
7. Tomasulo算法和支持前瞻机制的版本，寄存器重命名分别用什么实现的？
8. 根据Cache性能公式给出改进Cache性能的三种办法。
9. CPU在什么时刻采样中断请求信号（在开中断情况下），在什么时刻采样DMA的总线请求信号？

## 选择

1. 一个实例，用Amdahl定律计算加速比。
2. 总线集中判优中，什么方式响应速度最快，什么方式对电路故障最为敏感？
3. 一个实例，计算1位和2位分支预测准确率。
4. 有关分支指令调度的一道概念题。
5. MIPS五段流水线在哪里判断Load指令的RAW相关？
6. 前瞻执行允许指令（乱序）执行，但要求（顺序）确认。
7. 浮点数运算对阶的原则（小阶对大阶）。
8. 关于CARY-Ⅰ向量机的一道题，请见[该链接](https://wenku.baidu.com/view/6ca38dd176eeaeaad1f33065)第8题。
9. 访问速度最快的是（寄存器）。
10. 在程序执行过程中，Cache与主存的地址映射是由（硬件自动）完成的。

## 简答题

1. 简述CPU的性能公式，并根据该公式比较CISC和RISC指令集的CPU。
2. 名相关分哪两种？判断下列指令序列中的名相关，使用寄存器重命名（给两个寄存器S和T）消除名相关。
3. 计算使用BTB的分支代价，没搞错的话是原题。
4. 五个方面比较程序中断方式和DMA方式（大意了，没有看）。

## 3道大题

1. 给出一些条件，让计算L2 Cache的相连度对不命中时间的影响。
2. 一个4级流水线（每一级耗时都是$\Delta t$），执行12条指令。第一个小问：画出时空图，计算效率。第二个小问，把这个流水线改成ILP为4的超标量流水线，画出时空图，计算效率和加速比。
3. Tomasulo算法，给出以下指令序列，对于每个阶段，写出加法保留站、乘法保留站、浮点寄存器和$Q_i$的内容。
```
MULTD   F0, F4, F6
ADDD    F2, F0, F6
```

最后，计算机的运算方法（唐朔飞教材第6章）大题一点都没考，这是怎么回事呢？
