<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>ğŸ€ â›©ï¸ ğŸ‘• Tren dalam mendesain FPGA. Terjemahan ğŸ´ ğŸ¤µğŸ¿ ğŸŒ»</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Ini bukan tahun pertama Wilson Research Group meneliti tren di FPGA dan ASIC. Menurut penelitian, Anda dapat menentukan vektor utama pengembangan dan ...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Tren dalam mendesain FPGA. Terjemahan</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/417953/">  Ini bukan tahun pertama Wilson Research Group meneliti tren di FPGA dan ASIC.  Menurut penelitian, Anda dapat menentukan vektor utama pengembangan dan perubahan yang terjadi di dunia logika yang dapat diprogram. <br><br><img src="https://nikellanjilo.ru/wp/wp-content/uploads/2018/07/2183634705_2fe4344698_o-1.png" alt="gambar"><br><a name="habracut"></a><br><h2>  Benih </h2><br>  Di HabrÃ©, dan di tempat lain, Anda jarang dapat menemukan informasi tentang analisis pasar pengembangan FPGA.  Tidak jelas apa dan bagaimana perubahannya, meskipun tampaknya ada banyak perubahan dan minat di pasar.  Orang-orang jauh dari FPGA dan mereka mendengar tentang pembelian Altera oleh Intel. <br><br>  Jadi mengapa tidak ada informasi?  Posting ini dirancang untuk memperbaiki semuanya dan menertibkan dan memperjelas jajaran perangkat keras.  <s>Dan masih berusaha menyelesaikan holivar antara pendukung Verilog / SystemVerilog dan VHDL.</s> <br><br>  Namun ... inilah poin utama pada FPGA, jika Anda membutuhkan ASIC - ada tautan ke sumber di footer.  Jika ada banyak minat - Anda dapat menulis posting terpisah. <br><br><h2>  Mari kita mulai </h2><br>  Sebagian besar peserta dalam survei adalah perancang elektronik (perancang perangkat keras), insinyur verifikasi (insinyur verifikasi). <br><br>  Studi ini mengungkapkan kecenderungan untuk meningkatkan jumlah prosesor tertanam dalam proyek FPGA sejak 2014 (meningkat dari 56% menjadi 59%). <br><br>  Peningkatannya bisa diabaikan.  Dan jelas mengapa.  Proyek yang menggunakan prosesor tertanam menambah kerumitan verifikasi karena interaksi perangkat keras dan perangkat lunak, serta kebutuhan untuk mengimplementasikan antarmuka yang kompleks. <br><br>  Pasar untuk FPGA SoC yang dapat diprogram seperti ZYNQ dari Xilinx, Arria / Cydone dari Altera (Intel) dan SmartFusion dari Microsemi sedang berkembang.  Implementasi proyek dengan prosesor terintegrasi telah disederhanakan secara signifikan dan sekarang 36% proyek FPGA dirilis pada chip ini. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-2-520x293.png" alt="gambar"></div><br>  Seiring dengan ini, pangsa proyek menggunakan antarmuka standar pada sebuah chip bukannya yang eksklusif semakin meningkat.  Pertumbuhan AMBA disebabkan oleh fakta bahwa pada chip di atas, sebagai aturan, prosesor bawaan adalah ARM.  Ya, dan standar terbuka. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-3-520x293.png" alt="gambar"></div><br><h2>  Sekarang tentang verifikasi </h2><br>  48% dari waktu yang dihabiskan untuk proyek ini dikhususkan untuk verifikasi.  Nilai ini tumbuh.  Jadi, misalnya, pada 2014, verifikasi mengambil 46%, dan pada 2012 - 43% dari waktu proyek. <br>  Jika Anda melihat waktu rata-rata yang dihabiskan insinyur verifikasi untuk berbagai tugas yang terkait dengan proyek tertentu, kami akan melihat bahwa mereka menghabiskan sebagian besar waktu untuk menemukan dan memperbaiki kesalahan.  Biasanya, waktu ini berbeda secara signifikan dari proyek ke proyek. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-3-2-520x293.png" alt="gambar"></div><br>  Data berikut akan membantu menjelaskan kepada manajer mengapa Anda belum menyelesaikan proyek tepat waktu :) <br><br>  Jika Anda menyelesaikan proyek Anda untuk jangka waktu satu setengah kali lebih tinggi dari yang direncanakan, Anda akan jauh dari pengecualian (sekitar setiap proyek kesepuluh akan dikirimkan dengan cara itu). <br>  Selama atau sebelum batas waktu, hanya 35% dari proyek diselesaikan. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-1-520x293.png" alt="gambar"></div><br>  Sebagai aturan, jeda waktu disebabkan oleh fakta bahwa 78% proyek memiliki kesalahan "sulit".  Setidaknya 30% proyek memiliki satu kesalahan dan ketergantungan dari jumlah proyek pada jumlah kesalahan memiliki bentuk distribusi Rayleigh. <br><br>  Jenis kesalahan dalam proyek FPGA dapat dikategorikan dari yang paling populer ke yang lebih kecil.  Kesalahan paling populer yang membutuhkan proyek untuk diproses adalah kesalahan logis atau fungsional, kemudian kesalahan waktu, dalam sirkuit analog-ke-digital, kesalahan dalam file firmware untuk prosesor, dll. <br><br>  Penyebab utama kesalahan dalam logika dan fungsionalitas proyek adalah: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-5-520x293.png" alt="gambar"></div><br>  1. Kesalahan dalam desain, 2. Perubahan dalam spesifikasi, 3. Dokumentasi yang tidak benar atau tidak lengkap, 4. Kesalahan dalam blok IP / pihak ketiga mereka / testbenches dan elemen lain dari proyek. <br><br>  Pernyataan, cakupan fungsional dan kode, dan simulasi terbatas secara acak semakin banyak digunakan sebagai alat pengujian: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-5-1-520x293.png" alt="gambar"></div><br><br>  47% proyek diadaptasi untuk verifikasi asersi sebagai strategi verifikasi kode. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-4-520x293.png" alt="gambar"></div><br><h2>  Bahasa HDL dan banyak lagi </h2><br>  <i>Bahasa yang digunakan untuk desain RTL</i> . <br><br>  Ada penurunan jumlah kode VHDL dalam proyek.  Dan ini adalah tren global.  Tetapi penurunan ini kurang relevan untuk pengembang Eropa, di mana proyek-proyek FPGA 79% ditulis dalam VHDL, ketika rata-rata dunia adalah 62%. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-1-1-520x293.png" alt="gambar"></div><br>  <i>Bahasa yang digunakan dalam tes</i> <br><br>  Di sini, pemimpin yang tidak perlu adalah SystemVerilog.  Tapi di sini pengembang Eropa sangat berbeda dari yang lain di dunia.  Di Eropa, VHDL digunakan untuk verifikasi dalam 66% kasus, sedangkan SystemVerilog di 41%. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-2-1-520x293.png" alt="gambar"></div><br>  Jadi VHDL entah bagaimana hidup.  Tidak jelas, tentu saja, mengapa di Eropa statistik berbeda dari yang global.  Mungkin ini karena belajar di universitas.  Meskipun di sisi lain saya harus freelance dan ada pesanan mahasiswa Amerika, dan hampir semuanya dari mereka menggunakan VHDL. <br><br>  Itu saja. <br><br>  Semoga artikel ini bermanfaat bagi Anda. <br><br>  Baca lebih lanjut di sini - <br><br>  Sumber FPGA: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Waktu</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Dua</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Tiga</a> <br><br>  Sumber ASIC: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Waktu</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Dua</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=id&amp;u=">Tiga</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/id417953/">https://habr.com/ru/post/id417953/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../id417943/index.html">Serverless and React 2: Sleight of Hand dan No Fraud</a></li>
<li><a href="../id417945/index.html">Alat apa yang dimiliki probe surya Parker</a></li>
<li><a href="../id417947/index.html">Visualisasi data untuk proyek web Anda</a></li>
<li><a href="../id417949/index.html">Bagaimana saya menulis library C ++ 11 standar atau mengapa boost sangat menakutkan. Bab 4.2</a></li>
<li><a href="../id417951/index.html">Menulis Kode Java Ramah Kotlin</a></li>
<li><a href="../id417955/index.html">Bagaimana menjadi perancang antarmuka. Keterampilan yang diperlukan dan alat yang kuat yang tidak kita ketahui</a></li>
<li><a href="../id417957/index.html">Buka webinar Mekanisme Kontainer Linux</a></li>
<li><a href="../id417959/index.html">10 tips desain antarmuka</a></li>
<li><a href="../id417963/index.html">Angin, belalang, dan tenggat waktu: bagaimana kami membangun gardu listrik</a></li>
<li><a href="../id417965/index.html">Buka pelajaran â€œKami menulis perpustakaan kami untuk bekerja dengan file xlsxâ€</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>