{
  "module_name": "dma2d-regs.h",
  "hash_id": "b50cc8f230804c66877c91f3f41af4f5610e8c5defe9bab558d8bc9826a0ca2b",
  "original_prompt": "Ingested from linux-6.6.14/drivers/media/platform/st/stm32/dma2d/dma2d-regs.h",
  "human_readable_source": " \n \n\n#ifndef __DMA2D_REGS_H__\n#define __DMA2D_REGS_H__\n\n#define DMA2D_CR_REG\t\t0x0000\n#define CR_MODE_MASK\t\tGENMASK(17, 16)\n#define CR_MODE_SHIFT\t\t16\n#define CR_M2M\t\t\t0x0000\n#define CR_M2M_PFC\t\tBIT(16)\n#define CR_M2M_BLEND\t\tBIT(17)\n#define CR_R2M\t\t\t(BIT(17) | BIT(16))\n#define CR_CEIE\t\t\tBIT(13)\n#define CR_CTCIE\t\tBIT(12)\n#define CR_CAEIE\t\tBIT(11)\n#define CR_TWIE\t\t\tBIT(10)\n#define CR_TCIE\t\t\tBIT(9)\n#define CR_TEIE\t\t\tBIT(8)\n#define CR_ABORT\t\tBIT(2)\n#define CR_SUSP\t\t\tBIT(1)\n#define CR_START\t\tBIT(0)\n\n#define DMA2D_ISR_REG\t\t0x0004\n#define ISR_CEIF\t\tBIT(5)\n#define ISR_CTCIF\t\tBIT(4)\n#define ISR_CAEIF\t\tBIT(3)\n#define ISR_TWIF\t\tBIT(2)\n#define ISR_TCIF\t\tBIT(1)\n#define ISR_TEIF\t\tBIT(0)\n\n#define DMA2D_IFCR_REG\t\t0x0008\n#define IFCR_CCEIF\t\tBIT(5)\n#define IFCR_CCTCIF\t\tBIT(4)\n#define IFCR_CAECIF\t\tBIT(3)\n#define IFCR_CTWIF\t\tBIT(2)\n#define IFCR_CTCIF\t\tBIT(1)\n#define IFCR_CTEIF\t\tBIT(0)\n\n#define DMA2D_FGMAR_REG\t\t0x000c\n#define DMA2D_FGOR_REG\t\t0x0010\n#define FGOR_LO_MASK\t\tGENMASK(13, 0)\n\n#define DMA2D_BGMAR_REG\t\t0x0014\n#define DMA2D_BGOR_REG\t\t0x0018\n#define BGOR_LO_MASK\t\tGENMASK(13, 0)\n\n#define DMA2D_FGPFCCR_REG\t0x001c\n#define FGPFCCR_ALPHA_MASK\tGENMASK(31, 24)\n#define FGPFCCR_AM_MASK\t\tGENMASK(17, 16)\n#define FGPFCCR_CS_MASK\t\tGENMASK(15, 8)\n#define FGPFCCR_START\t\tBIT(5)\n#define FGPFCCR_CCM_RGB888\tBIT(4)\n#define FGPFCCR_CM_MASK\t\tGENMASK(3, 0)\n\n#define DMA2D_FGCOLR_REG\t0x0020\n#define FGCOLR_REG_MASK\t\tGENMASK(23, 16)\n#define FGCOLR_GREEN_MASK\tGENMASK(15, 8)\n#define FGCOLR_BLUE_MASK\tGENMASK(7, 0)\n\n#define DMA2D_BGPFCCR_REG\t0x0024\n#define BGPFCCR_ALPHA_MASK\tGENMASK(31, 24)\n#define BGPFCCR_AM_MASK\t\tGENMASK(17, 16)\n#define BGPFCCR_CS_MASK\t\tGENMASK(15, 8)\n#define BGPFCCR_START\t\tBIT(5)\n#define BGPFCCR_CCM_RGB888\tBIT(4)\n#define BGPFCCR_CM_MASK\t\tGENMASK(3, 0)\n\n#define DMA2D_BGCOLR_REG\t0x0028\n#define BGCOLR_REG_MASK\t\tGENMASK(23, 16)\n#define BGCOLR_GREEN_MASK\tGENMASK(15, 8)\n#define BGCOLR_BLUE_MASK\tGENMASK(7, 0)\n\n#define DMA2D_OPFCCR_REG\t0x0034\n#define OPFCCR_CM_MASK\t\tGENMASK(2, 0)\n\n#define DMA2D_OCOLR_REG\t\t0x0038\n#define OCOLR_ALPHA_MASK\tGENMASK(31, 24)\n#define OCOLR_RED_MASK\t\tGENMASK(23, 16)\n#define OCOLR_GREEN_MASK\tGENMASK(15, 8)\n#define OCOLR_BLUE_MASK\t\tGENMASK(7, 0)\n\n#define DMA2D_OMAR_REG\t\t0x003c\n\n#define DMA2D_OOR_REG\t\t0x0040\n#define OOR_LO_MASK\t\tGENMASK(13, 0)\n\n#define DMA2D_NLR_REG\t\t0x0044\n#define NLR_PL_MASK\t\tGENMASK(29, 16)\n#define NLR_NL_MASK\t\tGENMASK(15, 0)\n\n \n#define MAX_WIDTH\t\t2592\n#define MAX_HEIGHT\t\t2592\n\n#define DEFAULT_WIDTH\t\t240\n#define DEFAULT_HEIGHT\t\t320\n#define DEFAULT_SIZE\t\t307200\n\n#define CM_MODE_ARGB8888\t0x00\n#define CM_MODE_ARGB4444\t0x04\n#define CM_MODE_A4\t\t0x0a\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}